JP6126181B2 - 光スイッチ - Google Patents

Description

本発明は、大容量光通信ネットワークを支えるための重要な光部品である光スイッチに関する。

近年、通信トラフィックの急激な増大に起因して、電気ルータの膨大な電力消費量が大きな課題となっている。そこで、ルータ内において入力光（光パケット）を光のまま所望の出力ポートにパケット毎にスイッチングするＮ入力Ｎ出力（以下、Ｎ×Ｎとする）光スイッチが提案されており、これは、例えば、４０Ｇｂｉｔ／ｓや１００Ｇｂｉｔ／ｓなどの高速なビットレートの光パケット信号を光−電気変換及び電気−光変換を必要とせずにスイッチングできるため、ルータの低消費電力化や低遅延化に有効な光部品として期待されている。

Ｎ×Ｎ光スイッチは、例えば、図１３に示すように、Ｎ個の１×Ｎ光スイッチ１３１₁〜１３１_NとＮ個のＮ×１光カプラ１３２₁〜１３２_Nを接続することで構成できる。光入力ポートＰＩ₁〜ＰＩ_Nより入力された入力光（光パケット）は、１×Ｎ光スイッチ素子１３１₁〜１３１_Nにより、所望の光出力ポートＰＯ₁〜ＰＯ_Nに接続されたＮ×１光カプラ１３２₁〜１３２_Nに向けて出力され、所望の光出力ポートＰＯ₁〜ＰＯ_Nから出力光として出力される。

このようなＮ×Ｎ光スイッチを構成する光スイッチ素子の従来技術として、例えば、下記の特許文献１に示す２×２光スイッチ素子が提案されている。図１４に従来の２×２光スイッチ素子の斜視図を示す。図１４に示した従来の２×２光スイッチ素子は、方向性結合器型の光スイッチ素子であり、ｎ−ＩｎＰ基板６上に、光入力部（図中のI）、光スイッチ部（同II）、光出力部（同III）及び光吸収部（同IV）を設けた構成となっている。

より詳細に説明すると、従来の２×２光スイッチ素子は、ｎ−ＩｎＰ基板６上に、ｉ−ＭＱＷ層５、ｉ−ＩｎＰクラッド層４、ｐ−ＩｎＰクラッド層３が順に積層され、ｐ−ＩｎＰクラッド層３は、図１４に示すような構造で、細線状に形成されている。更に、光スイッチ部IIの一方のｐ−ＩｎＰクラッド層３上及び光吸収部IVの両方のｐ−ＩｎＰクラッド層３上には、ｐ⁺−ＩｎＧａＡｓキャップ層２が形成され、ｐ⁺−ＩｎＧａＡｓキャップ層２上に各々ｐ形電極１、１０、１１が形成されている。ｎ−ＩｎＰ基板６の裏面にはｎ型電極７が形成されている。なお、符号９は、電気的分離溝である。

光パケットなどの入力信号光は、ｉ−ＭＱＷ層５内の、細線状に形成されたｐ−ＩｎＰクラッド層３の下部に位置する部分を導波する。以下、光入力部I、光スイッチ部II、光出力部III及び光吸収部IVに設けたｐ−ＩｎＰクラッド層３の下部に位置するｉ−ＭＱＷ層５を、それぞれ入力光導波路、光スイッチ導波路、出力光導波路及び光吸収導波路と呼ぶこととする。

入力信号光は、いずれか一方の入力光導波路（図中のＡ又はＢ）に入力され、光スイッチ導波路に導かれる。光スイッチ導波路では、光スイッチ部IIに設けたｐ形電極１とｎ型電極７との間に所望の電圧を印加することにより、例えば、多重量子井戸（Multiple Quantum Well: MQW）構造に起因する量子井戸閉じ込め効果（Quantum Confined Stark Effect: QCSE）により、ｐ形電極１下方の光スイッチ導波路の屈折率を変えることで、いずれか一方の光スイッチ導波路からのみ信号光を出力する。即ち、光路切り替えを行う。

光吸収部IVでは、信号光が入力された光吸収導波路と異なる光吸収導波路に設けたｐ形電極１０又は１１と、ｎ型電極７との間に、所望の電界が印加される。これにより、光スイッチ導波路から漏れ出たクロストーク光は光吸収導波路で吸収される一方、光スイッチ導波路から出力された信号光は出力光導波路（図中のＣ又はＤ）へ導かれる。このように、光吸収部IVを備えることにより、光スイッチ導波路からの漏れ光の影響を低減可能な光スイッチ素子を実現している。

特開平６−５９２９４号公報

図１４に示した従来の光スイッチ素子の構造を用いて１×Ｎ光スイッチを構成するには、図１５に示すように、２×２光スイッチ１５１₁〜１５１₃（図１４では光スイッチ部IIの光カプラ）をツリー状に配置し、Ｎ個の各光出力ポートＰＯ₁〜ＰＯ₄に電界印加光吸収ゲート１５２₁〜１５２₄を設ける手法が考えられる。なお、図１５ではＮ＝４の場合を図示している。光入力ポートＰＩ₁から入力された入力信号光は、２×２光スイッチ１５１₁〜１５１₃の光路切り替えにより、所望の光出力ポートＰＯ₁〜ＰＯ₄の１つ（図中ではＰＯ₁）に導波される。一方、それ以外の光出力ポートＰＯ₁〜ＰＯ₄（図中ではＰＯ₂〜ＰＯ₄）では、電界印加光吸収ゲート１５２₁〜１５２₄（図中では１５２₂〜１５２₄）により、２×２光スイッチ１５１₂〜１５１₃から漏れ出たクロストーク光を吸収し、低光クロストークを実現する。

その他の構成として、図１６に示すように、１×Ｎ光カプラ１６１と、Ｎ個の電界印加光吸収ゲート１６２₁〜１６２₄を用いた分配選択型として１×Ｎ光スイッチを構成しても良い。なお、図１６でもＮ＝４の場合を図示している。この場合、光入力ポートＰＩ₁から入力された入力信号光は、１×Ｎ光カプラ１６１により各光出力ポートＰＯ₁〜ＰＯ₄に等しく分配される。信号光を出力する所望の光出力ポートＰＯ₁〜ＰＯ₄の電界印加光吸収ゲート１６２₁〜１６２₄（図中では１６２₁）は０Ｖである一方、それ以外のＮ−１個の電界印加光吸収ゲート１６２₁〜１６２₄（図中では１６２₂〜１６２₄）は逆バイアスの電圧を印加して信号光を遮断する。

図１５に示したツリー型の１×Ｎ光スイッチを制御する際、光路切り替えを行う２×２光スイッチ１５１₁〜１５１₃及び漏れ光を消光させる電界印加光吸収ゲート１５２₁〜１５２₄は、逆バイアスの電圧をそれぞれ独立に制御端子に印加してスイッチング動作を行う。例えば、８×８光スイッチを図１３に示した構成で実現する場合、図１５に示したようなツリー型の１×８光スイッチの制御端子数は少なくとも１５個を必要とし、８×８光スイッチ全体で１２０個の制御端子が必要となる。１６×１６光スイッチに拡張する場合、１×１６光スイッチの制御端子数は少なくとも３１個必要とし、１６×１６光スイッチ全体で４９６個の制御端子数が必要となる。光スイッチ規模Ｎで一般化すると、１×Ｎ光スイッチの制御端子数は少なくとも２Ｎ−１個、Ｎ×Ｎ光スイッチ全体でＮ×（２Ｎ−１）個の制御端子数となる。

通常、ルータ等の装置内で電界印加型の光デバイスを駆動する場合、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated Circuit）、外部からの信号、例えば、ＴＴＬ（Transistor-Transistor Logic）などのデジタル回路からの信号をデジタル−アナログ変換する変換回路、オペアンプ等の電子回路を用いて、所望の電圧振幅を持つアナログ信号を生成する。例えば、図１７に示すように、ＦＰＧＡ１７１からの信号を、バッファ１７２₁〜１７２_N、ドライバ１７３₁〜１７３_Nを用いて、所望の電圧振幅を持つアナログ信号を生成する。

上述したような光スイッチ１７４（例えば、１６×１６光スイッチ）と駆動回路（例えば、ドライバ１７３₁〜１７３_N）とをＰＣＢ（Printed-Circuit Board）上に実装する場合、独立に電圧制御が必要な端子は上述した数となり、電子回路規模は必然的に大きくなり、光スイッチ１７４と駆動回路（例えば、ドライバ１７３₁〜１７３_N）との物理的な距離は少なくとも数ｃｍ〜数十ｃｍは必要となる。

一方、１００Ｇｂｉｔ／ｓといった高速なビットレートを有する光パケットをスイッチングするには、１ｎｓ以下の高速なオン／オフのスイッチングが求められる。即ち、１ＧＨｚ程度の帯域をもつスイッチング信号をＦＰＧＡ１７１から光スイッチ１７４まで伝送させる必要があるが、上述した数十ｃｍといった距離では、もはや集中定数回路としての扱いが困難である。そのため、光スイッチ１７４までの伝送路の特性インピーダンス（例えば、５０Ω）を光スイッチ１７４のインピーダンスと整合させた分布定数回路として実装することが考えられる。

しかし、上述した光スイッチは電界印加型のデバイスであり、その素子は高抵抗（〜数ＭΩ）なため、インピーダンスを整合させるには、図１８に示すように、バイアス印加端子ＴＢ₁〜ＴＢ_Nと接地端子ＴＧ₁〜ＴＧ_Nとの間の各素子（２×２光スイッチ素子ＳＷ₁〜ＳＷ_N又は電界印加光吸収ゲートＧＡ₁〜ＧＡ_N）と並列に、終端抵抗ＲＴ（この場合５０Ω）を配置する必要がある。

仮に、２×２光スイッチ素子ＳＷ₁〜ＳＷ_Nの制御端子（バイアス印加端子ＴＢ₁〜ＴＢ_N）に−５Ｖの電圧を印加すると、５０Ωの終端抵抗ＲＴには１００ｍＡの電流が流れ、電力としては１つの制御端子あたり０．５Ｗを消費する。上述したツリー型及び分配選択型１×１６光スイッチは、光出力ポートに設けられた１６個の電界印加光吸収ゲートのうち、信号光を出力する所望の電界印加光吸収ゲートは０Ｖ、それ以外の１５個の電界印加光吸収ゲートは電圧を印加して信号光を遮断する必要がある。即ち、少なくとも１５×０．５Ｗ＝７．５Ｗの電力を常に終端抵抗ＲＴで消費してしまう。

この電力は、１６×１６光スイッチを構成すると２４０Ｗとなり、終端抵抗ＲＴで生じる電力は、スイッチ規模Ｎの拡大、即ち、制御端子数の増加とともに増大する。スイッチ規模の拡大に伴う消費電力の増加は、ルータの電力消費量、更には、ネットワーク全体における電力消費量の増大を引き起こし、大きな問題であり、駆動回路を含めた光スイッチの省電力化は不可欠である。このように、高速性、消費電力の観点から、多電極の光スイッチを如何に高速・低電力に制御するかが重要な課題である。

本発明は上記課題に鑑みなされたもので、高速なスイッチングを可能とすると共に、駆動回路を含めた消費電力が極めて低い光スイッチを提供することを目的とする。

上記課題を解決する第１の発明に係る光スイッチは、
１個の入力光導波路に入力された信号光を、分岐素子により、Ｎを２以上の整数とするＮ個に分岐し、Ｎ個の出力光導波路の１つから出力する光スイッチにおいて、
Ｎ個の前記出力光導波路に各々設けられ、２つの電極による電界の印加により、前記信号光の通過又は遮断を行う電界印加光吸収型の光ゲート素子と、
第１のトランジスタと、前記第１のトランジスタのソースにドレインが接続された第２のトランジスタと、前記第１のトランジスタのソースと前記第２のトランジスタのドレインと前記光ゲート素子のアノード側の前記電極とに一端が接続され、他端が接地されたキャパシタとを有するインバータ回路で構成され、前記キャパシタを用いて、前記光ゲート素子のカソード側の前記電極との間に印加される電圧を制御するＮ個の第１の駆動回路とを有し、
前記入力光導波路、前記出力光導波路、前記分岐素子、前記光ゲート素子及び前記第１の駆動回路を同一の半導体基板上に集積させると共に、
前記第１の駆動回路は、前記第１のトランジスタ及び前記第２のトランジスタのゲートに入力された分布定数線路の終端回路からの制御信号に基づき、前記光ゲート素子の状態を遮断から通過に切り替えるときのみ、前記第１のトランジスタのソース、ドレイン間に電流を流し、前記キャパシタの充電を行い、充電後の前記キャパシタの一端の電位を前記光ゲート素子のカソード側の前記電極の電位と等しくし、前記光ゲート素子に電界が印加されない状態として、前記信号光を通過させる一方、前記光ゲート素子の状態を通過から遮断に切り替えるときのみ、前記第２のトランジスタのソース、ドレイン間に電流を流し、前記キャパシタの放電を行い、放電後の前記キャパシタの一端の電位を前記光ゲート素子のカソード側の前記電極の電位より低くし、前記光ゲート素子に電界が印加される状態として、前記信号光を遮断する
ことを特徴とする。

上記課題を解決する第２の発明に係る光スイッチは、
上記第１の発明に記載の光スイッチにおいて、
前記分岐素子は、１入力Ｎ出力の光カプラである
ことを特徴とする。

上記課題を解決する第３の発明に係る光スイッチは、
上記第１の発明に記載の光スイッチにおいて、
前記分岐素子は、少なくとも１つの２入力２出力ＭＺＩ（Mach Zehnder Interferometer）からなると共に、複数の前記２入力２出力ＭＺＩからなる場合には、前段の前記２入力２出力ＭＺＩの２つの光出力ポートの各々に後段の前記２入力２出力ＭＺＩの２つの光入力ポートの一方が接続されて、複数の前記２入力２出力ＭＺＩがツリー状に多段に接続された構成である
ことを特徴とする。

上記課題を解決する第４の発明に係る光スイッチは、
上記第３の発明に記載の光スイッチにおいて、
前記２入力２出力ＭＺＩの２つのアーム光導波路の少なくとも一方に設けた電極に対して電流又は電圧を付与する、第３のトランジスタを用いた第２の駆動回路を更に有し、
前記第２の駆動回路を更に前記半導体基板上に集積すると共に、
前記第２の駆動回路は、前記分布定数線路の前記終端回路からの前記制御信号により、前記第３のトランジスタのゲートをオン又はオフ動作させる
ことを特徴とする。

上記課題を解決する第５の発明に係る光スイッチは、
上記第１〜第４のいずれか１つの発明に記載の光スイッチにおいて、
前記第１のトランジスタ及び前記第２のトランジスタは、ＨＥＭＴ（High Electron Mobility Transistor）である
ことを特徴とする。

上記課題を解決する第６の発明に係る光スイッチは、
上記第１〜第５のいずれか１つの発明に記載の光スイッチにおいて、
前記分布定数線路は、ＬＶＤＳ（Low Voltage Differential Signaling）である
ことを特徴とする。

上記課題を解決する第７の発明に係る光スイッチは、
上記第１〜第６のいずれか１つの発明に記載の光スイッチにおいて、
前記終端回路を更に前記半導体基板上に集積した
ことを特徴とする。

本発明によれば、光ゲート素子を駆動する第１の駆動回路にキャパシタを用い、光ゲート素子の印加電圧の切り替え動作時にのみ電力を消費する構成としたので、当該駆動回路を含めた消費電力が極めて低い光スイッチを実現することができる。

又、本発明によれば、少なくとも、分岐素子、光ゲート素子及び第１の駆動回路を同一の半導体基板上に集積（１チップ集積）させて、光ゲート素子と第１の駆動回路との間の距離を縮小したので、高速なスイッチングが可能となる。

本発明の実施形態の一例（実施例１）として、光スイッチ及びその周辺回路の構成を示す構成図である。 実施例１で用いるＨＥＭＴの層構造を示す断面図である。 実施例１で用いるＨＥＭＴ集積型光スイッチ素子の層構造を示す断面図である。 実施例１で用いる光スイッチ層の層構造を説明する図である。 実施例１で用いる光スイッチ素子を構成する光導波路を示す断面図である。 実施例１で用いる光吸収ゲートの印加電圧に対する透過率を示すグラフである。 実施例１で用いる駆動回路の動作を説明する図であり、（ａ）は信号光通過時、（ｂ）は信号光遮断時である。 実施例１で用いる、ＬＶＤＳ終端回路を含めた光吸収ゲート用駆動回路の一例を示す回路図である。 本発明の実施形態の他の一例（実施例２）として、２×２ＭＺＩを用いた光スイッチの構成を示す構成図である。 実施例２で用いる２×２ＭＺＩの注入電流に対する透過率を示すグラフである。 実施例２で用いる駆動回路の動作を説明する図であり、（ａ）は屈折率変化が無い時、（ｂ）は屈折率変化が有る時である。 実施例２で用いる、ＬＶＤＳ終端回路を含めた２×２ＭＺＩ用駆動回路の一例を示す回路図である。 Ｎ×Ｎ光スイッチの構成を示す構成図である。 従来の２×２光スイッチ素子を示す斜視図である。 Ｎ＝４の場合のツリー型の１×Ｎ光スイッチの構成を示す構成図である。 Ｎ＝４の場合の分配選択型の１×Ｎ光スイッチの構成を示す構成図である。 従来の光スイッチ及びその周辺回路の構成を示す構成図である。 従来の光スイッチで用いる制御端子の構成を示す構成図である。

以下、本発明に係る光スイッチの実施形態について、図面を参照して説明を行う。

［実施例１］
本実施例の光スイッチは、トランジスタを用いたインバータ回路をモノリシック集積した駆動回路集積光スイッチである。このような駆動回路集積光スイッチとその周辺回路の構成を図１に示す。図１に示すように、周辺回路となるＦＰＧＡ１０１と駆動回路集積光スイッチ１０２とを有し、ＦＰＧＡ１０１と駆動回路集積光スイッチ１０２との間は、分布定数線路を用いて接続している。なお、ＦＰＧＡ１０１に代えてＡＳＩＣを用いても良い。

そして、駆動回路集積光スイッチ１０２は、図１６に示した分配選択型の１×Ｎ光スイッチの構成となっている。即ち、１個の光入力ポート（入力光導波路）と、Ｎを２以上の整数とするＮ個の光出力ポート（出力光導波路）とを有する１×Ｎ光スイッチであって、後述するように、光入力ポートに入力された信号光が導波する光導波路をＮ個に分岐する１×Ｎカプラ（分岐素子）と、Ｎ個の光出力ポートに各々設けられ、信号光の通過又は遮断を行う光吸収ゲート（光ゲート素子）と、光吸収ゲートを駆動するＮ個のインバータ回路（第１の駆動回路）とを有する構成である。光吸収ゲートとしては、例えば、電界印加光吸収型の光ゲート素子を用いる。

本実施例では、光スイッチ素子として電圧駆動を想定し、その駆動回路として、例えば、高速な電圧増幅回路を実現可能な高電子移動度トランジスタ（High Electron Mobility Transistor: HEMT）を用いたインバータ回路を構成する。

図１７に示した従来の光スイッチ及びその周辺回路では、図１８に示したように、光スイッチ素子である２×２光スイッチ素子ＳＷ₁〜ＳＷ_N（又は、電界印加光吸収ゲートＧＡ₁〜ＧＡ_N）と並列に終端抵抗ＲＴを配置し、駆動回路（例えば、ドライバ１７３₁〜１７３_N）から光スイッチ１７４までをインピーダンスが整合した伝送路を用いていた。

一方、本実施例では、制御回路として機能するＦＰＧＡ１０１から発生させる制御信号を伝搬させる線路として、分布定数線路を用いる。ここでは、分布定数線路の一例として、２本の伝送路を使用した差動信号方式であるＬＶＤＳ（Low Voltage Differential Signaling）を用いて、駆動回路一体型である駆動回路集積光スイッチ１０２を動作させる。これにより、数ＧＨｚまでの高速信号伝送、低消費電力（３．５ｍＡ駆動、信号振幅３５０ｍＶ）、高ノイズ耐性（差動信号により同相ノイズをキャンセル）を可能としている。

本実施例で用いるＨＥＭＴの層構造を図２に示す。半絶縁性（Semi Insulator: SI）−ＩｎＰ基板２１上に、バッファ層２２としてｉ−ＩｎＧａＡｓ、ｉ−ＩｎＡｌＡｓを形成し、チャネル層２３としてｉ−ＩｎＰ、ｉ−ＩｎＡｌＡｓ、Ｓｉδドーピング層、ｉ−ＩｎＡｌＡｓを形成し、キャップ層２４としてｎ−ＩｎＧａＡｓ、ｎ−ＩｎＡｌＡｓを形成し、チャネル層２３の上にゲート電極２５ｇを形成すると共に、キャップ層２４の上にソース電極２５ｓ、ドレイン電極２５ｄを形成した構造を作製する。

本実施例のＨＥＭＴにおいては、ゲート長０．１μｍ、ゲート幅２５μｍとする。これらの設計値は、ＨＥＭＴの特性を決める重要なパラメータとなる。ゲート長によってＨＥＭＴの応答速度が決まるが、本実施例のゲート長０．１μｍでは、ＧＨｚまでの高速信号に対応した動作を実現することがわかっている。又、ゲート幅の大小によってソース、ドレイン間に流れる電流値を決定できる。

本実施例の駆動回路集積光スイッチ１０２を構成するＨＥＭＴ集積型光スイッチ素子の層構造を図３に示す。従来の光スイッチ素子は、特許文献１で示されているように、通常、ｎ基板上で作製されるが、本実施例では、ＳＩ−ＩｎＰ基板２１上にＨＥＭＴ層２０を作製し、更に、その上に光スイッチ層３０を作製している。

ｎ基板上の光スイッチ素子は、例えば、図１４に示したように、基板裏面にグランド電極（ｎ型電極７）を形成することができる。しかしながら、本実施例では、ＳＩ（半絶縁性）基板上で光スイッチ素子（光スイッチ）を実現する必要があるため、抵抗率の高いＳＩ基板の裏面をグランドとすることはできない。

そこで、本実施例では、光スイッチ層３０の層構造を、図４の右図に示すように、ＳＩ−ＩｎＰ基板２１上のＨＥＭＴ層２０と光スイッチ層３０との境界に光スイッチ用のｎ−コンタクト層３１を設け、ｎ−コンタクト層３１の上面までエッチングすることにより、ｎ−コンタクト層３１の表面にグランド電極３６ｇを形成した構造を実現している。即ち、ＳＩ−ＩｎＰ基板２１及びＨＥＭＴ層２０上に、ｎ⁺−ＩｎＧａＡｓＰコンタクト層３１、ｎ層となるｎ−ＩｎＰ下部クラッド層３２、ｉ層となるバルク１．４Ｑ組成のＩｎＧａＡｓＰコア層３３（フォトルミネッセンスピーク波長１．４μｍ、厚さ０．３μｍ）、ｐ層となるｐ−ＩｎＰ上部クラッド層３４、ｐ⁺−ＩｎＧａＡｓＰコンタクト層３５の順に形成された積層構造を作製する。そして、後述する光吸収ゲートを制御するための信号電極３６ｓは、ｐ⁺−ＩｎＧａＡｓＰコンタクト層３５上に形成され、ｐ型電極となっており、グランド電極３６ｇは、ｎ⁺−ＩｎＧａＡｓＰコンタクト層３１上に形成され、ｎ型電極となっている。なお、図４の左図は、比較のために、基板裏面にグランド電極を形成した光スイッチ素子を図示している。

ここでのｎ⁺−ＩｎＧａＡｓＰコンタクト層３１は、ｎ型４元のコンタクト層とし、ドーピング濃度を高くすることで、抵抗率の低い層としている。つまり、ｎ⁺−ＩｎＧａＡｓＰコンタクト層３１は、低抵抗グランド層として機能する。このｎ⁺−ＩｎＧａＡｓＰコンタクト層３１は、光スイッチ全面で共通となるため、その表面にグランド電極３６ｇを形成することで、裏面のグランド電極と同様に、単一のグランド層（ｎ⁺−ＩｎＧａＡｓＰコンタクト層３１）のみでスイッチング動作を可能とする。

光スイッチ素子を構成する光導波路は、光スイッチ層３０と同じ層構造をＩｎＧａＡｓＰコア層３３の下方までエッチングすることで作製し、ｐｉｎダブルヘテロ接合構造を有するハイメサ導波路とした。図５に光導波路の断面構造を示す。入力光導波路、１×４光カプラ、光吸収ゲート及び出力光導波路の光導波路高さは、４μｍとした。入力光導波路、光吸収ゲート及び出力光導波路の光導波路幅は１．４μｍとした。光吸収ゲートの導波方向の長さ（即ち、光吸収ゲートに設けたｐ型電極の長さ）は１０００μｍとした。１×４光カプラは、マルチモード干渉（ＭＭＩ）光カプラとし、そのサイズは３１×７．６μｍとした（導波方向の長さが３１μｍ）。又、グランド電極３６ｇは、図４に示すように、光吸収ゲートとなる光導波路の近傍に深さ４．５μｍの溝を形成し、当該溝の底部に作製する。

ここで、本実施例の光吸収ゲートの動作について説明する。例えば、グランド電極３６ｇは接地し（電位＝０Ｖ）、光吸収ゲートに設けたｐ型電極である信号電極３６ｓにマイナス電圧を印加すると、ＦＫ（Franz-Keldysh）効果により、ＩｎＧａＡｓＰコア層３３における吸収端がシフトし、光吸収ゲートを伝搬する信号光波長での吸収係数が増加する。

そこで、例えば、光吸収ゲートの１つのｐ型電極（信号電極３６ｓ）に０Ｖを印加し、残りの光吸収ゲートのｐ型電極（信号電極３６ｓ）に信号光波長で所望の吸収率（減衰）が得られるマイナス電圧を印加することで、光入力ポートに入力された入力信号光が、０Ｖ印加の光吸収ゲートと接続する光出力ポートからのみ出力されるようになる。つまり、出力させたい光出力ポートと接続する光吸収ゲートのｐ型電極（信号電極３６ｓ）に電圧０Ｖを印加し、その他の光吸収ゲートのｐ型電極（信号電極３６ｓ）にマイナス電圧を印加することで、出力させる光出力ポートを選択できるため、光吸収ゲートへの印加電圧の制御により、光スイッチング動作させることができる。

なお、光吸収ゲートへの印加電圧が０Ｖである場合、信号光波長を１．５５μｍとすると、光吸収ゲートの吸収端は信号光波長よりも１００ｎｍ以上離れており、光吸収ゲートにおける伝搬損失は０．５ｄＢ／ｍｍと十分に小さい。

本実施例の光吸収ゲートでは、図６に示すように、印加電圧−３Ｖで消光比２０ｄＢを得ることができる。入力側の１×Ｎ光スイッチと出力側のＮ×１光スイッチとを併せて、Ｎ×Ｎ光スイッチ全体で消光比４０ｄＢ以上を得ることができる。

なお、光吸収ゲートとして、半導体光増幅器を用いて同様の機能を実現することも可能であるが、電界印加型の光吸収ゲートを用いると、パタン効果や非線形光学効果による入力信号の劣化を避けることが可能である。

電界印加型の光吸収ゲートは、信号の通過時にのみ印加電圧を０Ｖとするため、信号を通過させるポート以外の全てを電界印加状態とする必要がある。通常の構成では、駆動回路に電流を流すことで電界印加を行うため、光吸収ゲートに電界印加を行う間、電力を消費し続けるが、本実施例では、印加電圧の切り替え動作時にのみ電力を消費する構成とすることで、低消費電力動作を実現するようにしている。すなわち、光パケット信号の１％の時間だけ、回路に電流が流れる構成であるため、大幅な電力削減が可能になる。

図７（ａ）、（ｂ）に、光吸収ゲートを駆動する駆動回路となるインバータ回路を含む回路構成を示す。図７（ａ）、（ｂ）の回路構成において、分布定数線路（ここでは、ＬＶＤＳ）の終端には、ＬＶＤＳ終端回路７１が設けられ、このＬＶＤＳ終端回路７１からインバータ回路７２（第１の駆動回路）へ制御信号が出力される。インバータ回路７２は、トランジスタＴ₁₁（第１のトランジスタ）と、トランジスタＴ₁₁のソースにドレインが接続されたトランジスタＴ₁₂（第２のトランジスタ）と、トランジスタＴ₁₁のソースとトランジスタＴ₁₂のドレインとを接続する接続線の点Ａ１に一端が接続され、他端が接地されたキャパシタＣとを有している。

インバータ回路７２において、ＬＶＤＳ終端回路７１からの一方の出力は、トランジスタＴ₁₁のゲートに入力されており、ＬＶＤＳ終端回路７１からの他方の出力は、トランジスタＴ₁₂のゲートに入力されている。トランジスタＴ₁₁のドレインには電圧Ｖ_D1が印加され、トランジスタＴ₁₂のソースには電圧Ｖ_S1が印加されている。そして、ダイオードである光吸収ゲートＤ₁₁のアノードは、インバータ回路７２内の点Ａ１に接続され、光吸収ゲートＤ₁₁のカソードには電圧Ｖ_Eが印加されている。ここで、図３、図４を参照すると、ｐ型電極の信号電極３６ｓが光吸収ゲートＤ₁₁のアノード側となり、グランド電極３６ｇが光吸収ゲートＤ₁₁のカソード側となる。

図７（ａ）、（ｂ）に示した回路構成について、その動作をより詳細に説明する。図７（ａ）、（ｂ）に示した回路構成では、電圧Ｖ_D1及び電圧Ｖ_Eには３Ｖ、電圧Ｖ_S1には０Ｖの電位を与え、ＬＶＤＳ終端回路７１からの信号を用いて、トランジスタＴ₁₁及びトランジスタＴ₁₂のゲートの開閉を行うことで、キャパシタＣへのチャージ状態を変化させ、光吸収ゲートＤ₁₁に印加する電圧を切り替える（スイッチング動作）。

例えば、図７（ａ）は、トランジスタＴ₁₁のゲートに信号が送られた状態を示す。この場合、トランジスタＴ₁₁のソース、ドレイン間に電流ｉ_aが流れ、キャパシタＣのチャージが溜まると、点Ａ１における電位はＶ_A1≒Ｖ_D1となり、この電流ｉ_aは流れなくなる。このとき、Ｖ_E≒Ｖ_A1となり、光吸収ゲートＤ₁₁への電圧は印加されず、信号光は通過する。それに対し、図７（ｂ）は、トランジスタＴ₁₂のゲートに信号が送られた状態を示す。この場合、トランジスタＴ₁₂のソース、ドレイン間に電流ｉ_bが流れ、キャパシタＣのチャージが開放されると、点Ａ１における電位はＶ_A1≒Ｖ_S1となり、この電流ｉ_bは流れなくなる。このとき、Ｖ_A1＜Ｖ_Eとなり、光吸収ゲートＤ₁₁に対して逆バイアスの電圧を印加することになる。これにより、ＦＫ効果による光吸収が発生し、信号光を遮断する。

図８に、ＬＶＤＳ終端回路を含めた光吸収ゲート用駆動回路の回路構成の一例を示す。なお、図８においては、トランジスタＴ₁₁、トランジスタＴ₁₂及びキャパシタＣが上述したインバータ回路７２を構成しており、トランジスタＴ₂₁、トランジスタＴ₂₂、抵抗Ｒ₂₁、抵抗Ｒ₂₂及び終端抵抗ＲＴが上述したＬＶＤＳ終端回路７１を構成しており、光吸収ゲートＤ₁₁のアノードは、トランジスタＴ₁₁のソースとトランジスタＴ₁₂のドレインとを接続する接続線に接続されている。

図８に示すＬＶＤＳ終端回路では、分布定数線路（ＬＶＤＳ）に終端抵抗ＲＴが並列に接続され、分布定数線路の一方にトランジスタＴ₂₁のゲートが接続され、分布定数線路の他方にトランジスタＴ₂₂のゲートが接続され、トランジスタＴ₂₁のソースがトランジスタＴ₂₂のソースと接続され、トランジスタＴ₂₁のドレインがトランジスタＴ₁₁のソース及び抵抗Ｒ₂₁の一端と接続され、トランジスタＴ₂₂のドレインがトランジスタＴ₁₁のゲート及び抵抗Ｒ₂₂の一端と接続され、抵抗Ｒ₂₁の他端が抵抗Ｒ₂₂の他端と接続されている。

図８に示す回路構成において、ＬＶＤＳ差動信号は１．２Ｖを中心とした３５０ｍＶ振幅の差動信号であり、トランジスタＴ₂₁のゲートに１．３７５Ｖ印加されるとき、トランジスタＴ₂₂のゲートには１．０２５Ｖが印加される。このとき、トランジスタＴ₁₁のゲートは開き、トランジスタＴ₁₂のゲートが閉じた状態となる。そして、図７（ａ）で説明したように、トランジスタＴ₁₁のソース、ドレイン間に電流ｉ_aが流れ、キャパシタＣがチャージされることで、トランジスタＴ₁₁のドレインの電位が上がり、電流ｉ_aが流れなくなる。その結果、光吸収ゲートＤ₁₁への電圧は印加されず、信号光は通過する。

一方、トランジスタＴ₂₁のゲートに１．０２５Ｖ印加されるとき、トランジスタＴ₂₂のゲートに１．３７５Ｖ印加され、このとき、トランジスタＴ₁₁のゲートは閉じ、トランジスタＴ₁₂のゲートが開いた状態となる。そして、図７（ｂ）で説明したように、トランジスタＴ₁₂のソース、ドレイン間に電流ｉ_bが流れ、キャパシタＣのチャージが開放されることで、トランジスタＴ₁₂のソースの電位が下がり、電流ｉ_bが流れなくなる。その結果、光吸収ゲートＤ₁₁に逆バイアスの電圧を印加して、信号光を遮断する。

このように、ＬＶＤＳ差動信号を切り替えることで、トランジスタＴ₁₁とトランジスタＴ₁₂のゲートの開閉を行い、キャパシタＣの充放電を行うことで、光吸収ゲートＤ₁₁に印加する電圧を切り替え、スイッチング動作を実現する。上述したように、光スイッチ素子に対してＨＥＭＴを用いた駆動回路（インバータ回路７２）を同一基板にモノリシック集積することで、更には、ＬＶＤＳ終端回路７１も含めて、同一基板にモノリシック集積することで、光スイッチ素子と駆動回路との距離は数ミリメートルオーダに縮小することができ（図１参照）、数ＧＨｚまでの高速信号で制御することが可能となる。

図７（ａ）、（ｂ）に示したようなインバータ回路７２を用いて、光スイッチを駆動させる場合、例えば、１００ｎｓ程度の長さの光パケットに対しては、１ｎｓ程度の間、インバータ回路７２に電流を流して、消費電力が発生する構成となる。キャパシタＣにチャージを溜めるため、流す電流量は多くなるが、時間で平均した場合、消費電力は大幅に削減することができる。図１６に示した分配選択型の１×Ｎ光スイッチにおいて、例えば、１×１６光スイッチの場合では、消費電力を２４ｍＷに抑えることができる。このような動作を実現した場合、光スイッチ全体の合計の消費電力は、１６×１６光スイッチであっても７６８ｍＷとなり、前述した従来の消費電力（例えば、２４０Ｗ）に比べ、消費電力の大きな低減が見込め、消費電力が極めて低い光スイッチを実現することができる。

なお、光吸収ゲートＤ₁₁に印加する電圧は、図６に示した特性から、消光効果が得られる範囲として０〜−７Ｖが適切であり、電圧Ｖ_D1及びＶ_Eの値は０〜７Ｖが好ましい。又、本実施例では、ＨＥＭＴを用いたユニポーラ型トランジスタを用いて説明してきたが、ＨＢＴ（Hetero-junction Bipolar Transistor）などの他のバイポーラ型トランジスタを用いても良い。

次に、本実施例の光スイッチ素子（光スイッチ層３０）の作製方法について、図２〜図５を参照して説明する。

まず、ＳＩ−ＩｎＰ基板２１及びＨＥＭＴ層２０上に、ｎ⁺−ＩｎＧａＡｓＰコンタクト層３１、ｎ−ＩｎＰ下部クラッド層３２、１．４Ｑ組成０．３μｍ膜厚のバルクｉ−ＩｎＧａＡｓＰコア層３３、ｐ−ＩｎＰ上部クラッド層３４、ｐ⁺−ＩｎＧａＡｓＰコンタクト層３５を、有機金属気相成長法（Metal Organic Vapor Phase Epitaxy: MOVPE）により成長させる。次いで、フォトリソグラフィとドライエッチングにより、ハイメサ導波路構造を一括形成する。このように、光スイッチ素子を作製するためのＭＯＶＰＥ成長、光導波路構造の形成を一括で行えるようになる。

その後、局所領域への埋め込みが可能で平坦化に優れた有機材料であるベンゾシクロブテン（Benzocyclobutene: BCB）をスピンコートにより塗布し、Ｏ₂／Ｃ₂Ｆ₆混合ガスを用いたＲＩＥ（Reactive Ion Etching）により、埋込前の基板表面が露出するまでエッチバックし、基板表面を平坦化する。そして、フォトリソグラフィとドライエッチングにより、グランド電極３６ｇ形成のための溝を形成し、その溝にグランド電極３６ｇとなるｎ型電極を形成する。最後に、光吸収ゲートＤ₁₁となる部分のｐ⁺−ＩｎＧａＡｓＰコンタクト層３５上に信号電極３６ｓとなるｐ型電極を形成する。

本実施例では、膜厚０．３μｍ、幅１．４μｍの１．４Ｑ組成のＩｎＧａＡｓＰコア層３３を用いている。これらの設計値は、光スイッチ素子の光学的特性を決める重要なパラメータとなる。入力信号光波長が、例えば、１．５３μｍから１．５７μｍで動作し、低損失、高速、かつ低消費電力な動作を実現するためには、下記の条件（１）〜（３）が満たされることが好ましい。

（１）ＩｎＧａＡｓＰコア層３３の厚さは、入力信号光に対してシングルモード導波条件で、かつ、ＩｎＧａＡｓＰコア層３３への十分な光閉じ込めを有する条件であり、０．１μｍ〜０．４μｍの範囲が望ましい。
（２）ＩｎＧａＡｓＰコア層３３の幅は、入力信号光に対してシングルモード導波条件であり、０．８μｍ〜３μｍの範囲が望ましい。
（３）駆動回路の消費電力を低減する観点から、光吸収ゲートＤ₁₁への印加電圧の絶対値が７Ｖ以下となる条件であり、ＩｎＧａＡｓＰコア層３３の組成は１．３Ｑ〜１．５Ｑで、各電極長は１００μｍ〜２０００μｍの範囲が望ましい。

なお、本実施例の光スイッチ素子では、光吸収ゲートＤ₁₁のＩｎＧａＡｓＰコア層３３としてバルク層を用いるように説明してきたが、多重量子井戸構造としても良い。その場合は、量子閉じ込めシュタルク効果により、光吸収ゲートＤ₁₁において高効率に消光できるようになる。又、光導波路構造をハイメサ型光導波路構造としているが、それ以外の構造、例えば、リッジ導波路構造として作製しても良い。あるいは、ＩｎＧａＡｓＰコア層３３の両横が半導体で埋め込まれた埋め込み型光導波路構造やリブ型光導波路構造などであっても良い。

又、本実施例では、ＩｎＰ系の化合物半導体を用いて説明してきたが、ＧａＡｓ系の化合物半導体を用いても良い。又、シリコン細線導波路などのナノ秒オーダの屈折率及び吸収係数の変化が可能な材料系を用いても、同様な光スイッチ素子を実現できる。この場合、駆動回路を構成するトランジスタとしてＭＯＳＦＥＴなどが挙げられる。

［実施例２］
本実施例の光スイッチも、実施例１と同じように、ＨＥＭＴを用いたインバータ回路をモノリシック集積したものである。以下、図面を参照して、その構成及び動作について詳細に説明する。

本実施例の光スイッチは、図１５に示した構成とする。詳細は後述するが、１個の光入力ポート（入力光導波路）と、Ｎを２以上の整数とするＮ個の光出力ポート（出力光導波路）とを有する１×Ｎ光スイッチであって、光入力ポートに入力された信号光が導波する光導波路をＮ個に分岐するように接続した少なくとも１つの２×２光スイッチ素子（分岐素子）と、Ｎ個の光出力ポートに各々設けられ、信号光の通過又は遮断を行う光吸収ゲート（光ゲート素子）と、光吸収ゲートを駆動するＮ個のインバータ回路（第１の駆動回路）とを有する構成である。ここでの光吸収ゲートは、電界印加光吸収型の光ゲート素子である。又、本実施例のインバータ回路は実施例１で説明したインバータ回路と同等のもので良い。

なお、２×２光スイッチ素子を複数用いる場合には、前段の２×２光スイッチ素子の２つの光出力ポートの各々に後段の２×２光スイッチ素子の２つの光入力ポートの一方を接続して、２×２光スイッチ素子をツリー状に多段接続した構成として、１×Ｎ分岐素子とする。

そして、１×Ｎ光スイッチに入力された入力信号光は、２×２光スイッチ素子の光路切り替えにより所望の光出力ポートに導波される一方、それ以外の光出力ポートでは、電界印加光吸収ゲートにより２×２光スイッチ素子から漏れ出たクロストーク光を吸収し、低光クロストークを実現している。

ここで、本実施例の光スイッチの最小限の構成となる１×２光スイッチを図９に例示する。本実施例の光スイッチは、図９を参照すると、少なくとも、２×２ＭＺＩ９１（分岐素子）、電界印加光吸収ゲート９６₁、９６₂及び出力光導波路９８から構成され、これらは、同一のＳＩ−ＩｎＰ基板及びＨＥＭＴ層上に形成される。

２×２ＭＺＩ９１の構成の詳細は後述するが、２つの光入力ポートＰＩ₁、ＰＩ₂を有し、光入力ポートＰＩ₁、ＰＩ₂の一方に入力信号光が入力される。電界印加光吸収ゲート９６₁、９６₂は、実施例１で述べた光吸収ゲートの動作と同じ動作をする。即ち、マイナス電圧の印加に従い、入力された光を透過ないし減衰する。電界印加光吸収ゲート９６₁、９６₂から出力される信号光は出力光導波路９８（光出力ポートＰＯ₁、ＰＯ₂）へ導かれ、その端面から出力される。２×２ＭＺＩ９１、電界印加光吸収ゲート９６₁、９６₂及び出力光導波路９８は全て図５に示すものと同じ断面構造を有する。なお、ＭＺＩ（Mach Zehnder Interferometer）は、マッハツェンダ干渉計のことである。

そして、２×２ＭＺＩ９１は、入力された信号を２分岐する２×２光カプラ９２及び２×２光カプラ９３と、２×２光カプラ９２の２つの出力光導波路と２×２光カプラ９３の２つの入力光導波路をそれぞれ接続する、長さの等しい２つのアーム光導波路９４とで構成される。２つのアーム光導波路９４上のｐ⁺−ＩｎＧａＡｓＰコンタクト層３５上にはそれぞれ電流注入用電極９５となるｐ型電極が形成され、プラス電圧を印加することで、ＩｎＧａＡｓＰコア層３３に電流を注入できるようになっている（図５参照）。電流注入用電極９５が形成されたアーム光導波路９４の長さはそれぞれ２００μｍである。なお、電流注入用電極９５において、電流に代えて、電圧を印加する構成としても良い。

ｐ型電極（電流注入用電極９５）を介して電流が注入されると、注入電流はＩｎＧａＡｓＰコア層３３に効率的に閉じ込められ、プラズマ効果により屈折率が変化し、２つのアーム光導波路９４間に位相差が与えられる。

図１０に２×２ＭＺＩ９１の透過特性を示す。２つのアーム光導波路９４への注入電流が０ｍＡの場合、２×２ＭＺＩ９１に入力された入力信号光は、図９における光出力ポートＰＯ₁側に出力される。どちらか一方のｐ型電極（電流注入用電極９５）に電流を注入すると、注入した方のアーム光導波路９４の屈折率が変化し、このアーム光導波路９４を伝搬する光の位相が変化する。アーム光導波路９４への注入電流が５ｍＡとなったとき、光出力ポートＰＯ₁からの出力は最小となり、光出力ポートＰＯ₂への光出力が最大となる。このとき、光出力ポートＰＯ₁への光出力と光出力ポートＰＯ₂への光出力との比は２０ｄＢ以上が得られた。

このように、本実施例の２×２ＭＺＩ９１において、注入電流を０ｍＡと５ｍＡの二つの状態、即ち、２値をデジタル的に切り替えることで、光出力ポートＰＯ₁か光出力ポートＰＯ₂の所望のポートに信号光を出力することができる。

なお、前述のとおり、２×２ＭＺＩ９１を動作させるためには、２つのアーム光導波路９４の一方のみに電流を注入すれば良いため、ｐ型電極（電流注入用電極９５）は一方のアーム光導波路９４にのみ設けるようにしても良い。

本実施例の光スイッチは、２×２ＭＺＩ９１の２つの光出力ポートのそれぞれに、２×２ＭＺＩ９１と同じ構造、同一組成を光導波層とする電界印加光吸収ゲート９６₁、９６₂を接続するようにしている。電界印加光吸収ゲート９６₁及び電界印加光吸収ゲート９６₂とも、その導波方向の長さは１０００μｍであり、実施例１と同様に、ｐ⁺−ＩｎＧａＡｓＰコンタクト層３５上には、それぞれ電界印加用電極９７となるｐ型電極が設けられている（図３参照）。

実施例１と同様に、電界印加光吸収ゲート９６₁、９６₂の電界印加用電極９７にマイナス電圧を印加すると、ＦＫ効果によりＩｎＧａＡｓＰコア層３３における吸収端がシフトし、電界印加光吸収ゲート９６₁、９６₂を伝搬する信号光波長での吸収係数が増加する。本実施例の電界印加光吸収ゲート９６₁、９６₂では、図６に示したように、印加電圧−３Ｖで消光比２０ｄＢを得ることができる。２×２ＭＺＩ９１の消光比２０ｄＢと併せて、光スイッチ全体で消光比４０ｄＢ以上を得ることができる。

なお、電界印加光吸収ゲート９６₁、９６₂として、半導体光増幅器を用いて同様の機能を実現することも可能であるが、電界印加型の光吸収ゲートを用いると、パタン効果や非線形光学効果による入力信号の劣化を避けることが可能である。

電界印加光吸収ゲート９６₁、９６₂は実施例１で述べた回路により（図７（ａ）、（ｂ）、図８参照）、高速動作を可能とし、又、印加電圧の切り替え動作時に電力消費が発生する回路構成によって省電力化を実現する。

次に、電界印加光吸収ゲート９６₁、９６₂と同一基板上に集積する２×２ＭＺＩ９１の駆動回路の回路構成に関して、図１１（ａ）、（ｂ）を用いて説明する。図１１（ａ）、（ｂ）の回路構成において、分布定数線路（ここでは、ＬＶＤＳ）の終端には、ＬＶＤＳ終端回路１１１が設けられ、このＬＶＤＳ終端回路１１１から、トランジスタＴ₃₁（第３のトランジスタ）を有する駆動回路１１２（第２の駆動回路）へ制御信号が出力される。

駆動回路１１２において、ＬＶＤＳ終端回路１１１からの出力は、トランジスタＴ₃₁のゲートに入力されており、トランジスタＴ₃₁のドレインには電圧Ｖ_D2が印加され、トランジスタＴ₃₁のソースにダイオードであるアーム光導波路Ｄ₃₁のアノードが接続されて、アーム光導波路Ｄ₃₁のカソードに電圧Ｖ_S2が印加されている。なお、このアーム光導波路Ｄ₃₁は、図９中では、アーム光導波路９４に該当する。

図１１（ａ）、（ｂ）に示した回路構成について、その動作をより詳細に説明する。図１１（ａ）、（ｂ）に示した回路構成では、電圧Ｖ_D2には２Ｖ、電圧Ｖ_S2には０Ｖの電位を与え、ＬＶＤＳ終端回路１１１からの信号を用いて、トランジスタＴ₃₁のゲートの開閉を行うことで、アーム光導波路Ｄ₃₁に注入する電流を切り替える（スイッチング動作）。

例えば、図１１（ａ）は、トランジスタＴ₃₁のゲートが閉じた状態を示す。駆動回路１１２には電流が流れないため、アーム光導波路Ｄ₃₁には電流が注入されず、光は光出力ポートＰＯ₁へと出力される。それに対し、図１１（ｂ）は、トランジスタＴ₃₁のゲートが開いた状態を示す。駆動回路１１２では、電圧Ｖ_D2から電圧Ｖ_S2に向かって電流が流れるため、アーム光導波路Ｄ₃₁に電流が注入され、プラズマ効果によって屈折率が変化する。このとき、２つのアーム光導波路９４間に位相差が与えられるため、光は光出力ポートＰＯ₂へと出力される。

図１２に、ＬＶＤＳ終端回路を含めた２×２ＭＺＩ用駆動回路の回路構成の一例を示す。なお、図１２においては、トランジスタＴ₃₁が上述した駆動回路１１２を構成しており、トランジスタＴ₄₁、トランジスタＴ₄₂、抵抗Ｒ₄₁、抵抗Ｒ₄₂及び終端抵抗ＲＴが上述したＬＶＤＳ終端回路１１１を構成している。

図１２に示すＬＶＤＳ終端回路では、分布定数線路（ＬＶＤＳ）に終端抵抗ＲＴが並列に接続され、分布定数線路の一方にトランジスタＴ₄₁のゲートが接続され、分布定数線路の他方にトランジスタＴ₄₂のゲートが接続され、トランジスタＴ₄₁のソースがトランジスタＴ₄₂のソースと接続され、トランジスタＴ₄₁のドレインがトランジスタＴ₃₁のドレイン及び抵抗Ｒ₄₁の一端と接続され、トランジスタＴ₄₂のドレインがトランジスタＴ₃₁のゲート及び抵抗Ｒ₄₂の一端と接続され、抵抗Ｒ₄₁の他端が抵抗Ｒ₄₂の他端と接続されている。

図１２に示す回路構成において、ＬＶＤＳ差動信号は１．２Ｖを中心とした３５０ｍＶ振幅の差動信号であり、トランジスタＴ₄₁のゲートに１．３７５Ｖ印加されるとき、トランジスタＴ₄₂のゲートには１．０２５Ｖが印加される。このとき、トランジスタＴ₄₂のゲートは閉じており、トランジスタＴ₄₂のソース、ドレイン間に電流は流れないため、トランジスタＴ₃₁のゲートに電圧は発生せず、トランジスタＴ₃₁のゲートが閉じた状態になる。つまり、図１１（ａ）で説明したように、アーム光導波路Ｄ₃₁には電流が注入されず、光は光出力ポートＰＯ₁へと出力される。一方、トランジスタＴ₄₁のゲートに１．０２５Ｖ印加されるとき、トランジスタＴ₄₂のゲートに１．３７５Ｖ印加され、このとき、トランジスタＴ₄₂のソース、ドレイン間に電流が流れるため、トランジスタＴ₃₁のゲートに電圧が印加され、トランジスタＴ₃₁のゲートが開いた状態になる。つまり、図１１（ｂ）で説明したように、アーム光導波路Ｄ₃₁に電流が注入され、光は光出力ポートＰＯ₂へと出力される。

このように、ＬＶＤＳ差動信号を切り替えることで、トランジスタＴ₃₁のゲートの開閉を行い、光出力ポートの切り替え動作を実現する。上述したように、光スイッチ素子に対してＨＥＭＴを用いた駆動回路（インバータ回路７２及び駆動回路１１２）をモノリシック集積することで、更には、ＬＶＤＳ終端回路７１、１１１も含めて、同一基板にモノリシック集積することで、光スイッチ素子と駆動回路との距離は数ミリメートルオーダに縮小することができ（図１参照）、数ＧＨｚまでの高速信号で制御することが可能となる。

なお、本実施例では、光スイッチ素子として２×２ＭＺＩを１つ用いた１×２光スイッチについて説明してきたが、図１５に示したように、複数の２×２ＭＺＩをツリー状に多段接続した構成とし、最終段の光出力ポートにＮ個の電界印加光吸収ゲートを備えた、１×Ｎ光スイッチとしても良い。又、各種の応用的構成については、実施例１と同様に取り扱って良い。

本発明は、光スイッチに好適なものである。

２０ ＨＥＭＴ層
３０ 光スイッチ層
７１、１１１ ＬＶＤＳ終端回路
７２ インバータ回路
９１ ２×２ＭＺＩ
９６₁、９６₂ 電界印加光吸収ゲート
１０２ 駆動回路集積光スイッチ
１１２ 駆動回路

Claims (7)

1. １個の入力光導波路に入力された信号光を、分岐素子により、Ｎを２以上の整数とするＮ個に分岐し、Ｎ個の出力光導波路の１つから出力する光スイッチにおいて、
   Ｎ個の前記出力光導波路に各々設けられ、２つの電極による電界の印加により、前記信号光の通過又は遮断を行う電界印加光吸収型の光ゲート素子と、
   第１のトランジスタと、前記第１のトランジスタのソースにドレインが接続された第２のトランジスタと、前記第１のトランジスタのソースと前記第２のトランジスタのドレインと前記光ゲート素子のアノード側の前記電極とに一端が接続され、他端が接地されたキャパシタとを有するインバータ回路で構成され、前記キャパシタを用いて、前記光ゲート素子のカソード側の前記電極との間に印加される電圧を制御するＮ個の第１の駆動回路とを有し、
   前記入力光導波路、前記出力光導波路、前記分岐素子、前記光ゲート素子及び前記第１の駆動回路を同一の半導体基板上に集積させると共に、
   前記第１の駆動回路は、前記第１のトランジスタ及び前記第２のトランジスタのゲートに入力された分布定数線路の終端回路からの制御信号に基づき、前記光ゲート素子の状態を遮断から通過に切り替えるときのみ、前記第１のトランジスタのソース、ドレイン間に電流を流し、前記キャパシタの充電を行い、充電後の前記キャパシタの一端の電位を前記光ゲート素子のカソード側の前記電極の電位と等しくし、前記光ゲート素子に電界が印加されない状態として、前記信号光を通過させる一方、前記光ゲート素子の状態を通過から遮断に切り替えるときのみ、前記第２のトランジスタのソース、ドレイン間に電流を流し、前記キャパシタの放電を行い、放電後の前記キャパシタの一端の電位を前記光ゲート素子のカソード側の前記電極の電位より低くし、前記光ゲート素子に電界が印加される状態として、前記信号光を遮断する
   ことを特徴とする光スイッチ。
2. 請求項１に記載の光スイッチにおいて、
   前記分岐素子は、１入力Ｎ出力の光カプラである
   ことを特徴とする光スイッチ。
3. 請求項１に記載の光スイッチにおいて、
   前記分岐素子は、少なくとも１つの２入力２出力ＭＺＩ（Mach Zehnder Interferometer）からなると共に、複数の前記２入力２出力ＭＺＩからなる場合には、前段の前記２入力２出力ＭＺＩの２つの光出力ポートの各々に後段の前記２入力２出力ＭＺＩの２つの光入力ポートの一方が接続されて、複数の前記２入力２出力ＭＺＩがツリー状に多段に接続された構成である
   ことを特徴とする光スイッチ。
4. 請求項３に記載の光スイッチにおいて、
   前記２入力２出力ＭＺＩの２つのアーム光導波路の少なくとも一方に設けた電極に対して電流又は電圧を付与する、第３のトランジスタを用いた第２の駆動回路を更に有し、
   前記第２の駆動回路を更に前記半導体基板上に集積すると共に、
   前記第２の駆動回路は、前記分布定数線路の前記終端回路からの前記制御信号により、前記第３のトランジスタのゲートをオン又はオフ動作させる
   ことを特徴とする光スイッチ。
5. 請求項１から請求項４のいずれか１つに記載の光スイッチにおいて、
   前記第１のトランジスタ及び前記第２のトランジスタは、ＨＥＭＴ（High Electron Mobility Transistor）である
   ことを特徴とする光スイッチ。
6. 請求項１から請求項５のいずれか１つに記載の光スイッチにおいて、
   前記分布定数線路は、ＬＶＤＳ（Low Voltage Differential Signaling）である
   ことを特徴とする光スイッチ。
7. 請求項１から請求項６のいずれか１つに記載の光スイッチにおいて、
   前記終端回路を更に前記半導体基板上に集積した
   ことを特徴とする光スイッチ。

Images