WO2021059675A1 - 固体撮像素子、および、電子機器 - Google Patents
固体撮像素子、および、電子機器 Download PDFInfo
- Publication number
- WO2021059675A1 WO2021059675A1 PCT/JP2020/027193 JP2020027193W WO2021059675A1 WO 2021059675 A1 WO2021059675 A1 WO 2021059675A1 JP 2020027193 W JP2020027193 W JP 2020027193W WO 2021059675 A1 WO2021059675 A1 WO 2021059675A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- signal
- pixels
- solid
- unit
- analog
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 40
- 238000001514 detection method Methods 0.000 claims abstract description 112
- 238000006243 chemical reaction Methods 0.000 claims description 140
- 238000012545 processing Methods 0.000 claims description 34
- 230000007423 decrease Effects 0.000 claims description 20
- 230000004044 response Effects 0.000 claims description 20
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 16
- 238000012790 confirmation Methods 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 description 56
- 238000000034 method Methods 0.000 description 45
- 238000010586 diagram Methods 0.000 description 34
- 230000000694 effects Effects 0.000 description 14
- 238000005259 measurement Methods 0.000 description 11
- 238000012986 modification Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 238000007493 shaping process Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 241000251468 Actinopterygii Species 0.000 description 6
- 210000000988 bone and bone Anatomy 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 240000004050 Pentaglottis sempervirens Species 0.000 description 1
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
- G01S17/88—Lidar systems specially adapted for specific applications
- G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
- G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
- H04N25/705—Pixels for depth measurement, e.g. RGBZ
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
- G01C3/00—Measuring distances in line of sight; Optical rangefinders
- G01C3/02—Details
- G01C3/06—Use of electric means to obtain final indication
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
- G01S7/481—Constructional features, e.g. arrangements of optical elements
- G01S7/4816—Constructional features, e.g. arrangements of optical elements of receivers alone
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
- G01S7/483—Details of pulse systems
- G01S7/486—Receivers
- G01S7/4861—Circuits for detection, sampling, integration or read-out
- G01S7/4863—Detector arrays, e.g. charge-transfer gates
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
- G01S7/483—Details of pulse systems
- G01S7/486—Receivers
- G01S7/4865—Time delay measurement, e.g. time-of-flight measurement, time of arrival measurement or determining the exact position of a peak
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
- H04N25/773—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters comprising photon counting circuits, e.g. single photon detection [SPD] or single photon avalanche diodes [SPAD]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Definitions
- This technology relates to a solid-state image sensor. More specifically, the present invention relates to a solid-state image sensor that counts the number of incident photons, and an electronic device.
- This ToF method is a method in which an object is irradiated with irradiation light from a distance measuring device, and the distance is measured by obtaining the round-trip time until the irradiation light is reflected and returned.
- a distance measuring method called a ToF (Time of Flight) method
- This ToF method is a method in which an object is irradiated with irradiation light from a distance measuring device, and the distance is measured by obtaining the round-trip time until the irradiation light is reflected and returned.
- each of a plurality of pixels and an adder are connected via a pulse waveform circuit and a signal line, a histogram for each pixel is synthesized by the adder, and the time to the peak of the synthesized histogram is converted into a distance.
- An apparatus has been proposed (see, for example, Patent Document 1).
- the S / N (Signal to Noise) ratio can be improved as compared with the case where the histogram is not combined.
- the number of wiring of the signal line increases as the number of pixels increases due to the miniaturization of the pixels.
- the signal line must be thinned, which makes it difficult to secure the transmission band.
- the degree of freedom in wiring design decreases and the skew increases. As described above, there is a problem that it becomes difficult to miniaturize the pixels due to the increase in the number of wirings.
- This technology was created in view of this situation, and aims to facilitate the miniaturization of pixels in a solid-state image sensor that measures distance.
- the present technology has been made to solve the above-mentioned problems, and the first aspect thereof is that a plurality of pixels that generate a predetermined analog signal according to the incident of a photon and the plurality of pixels are common.
- a solid-state image sensor including a pixel array unit provided with a connected signal line and a photon number detection unit that detects the number of photons incident based on the analog signal transmitted via the signal line. is there. This has the effect of reducing the number of signal line wires.
- each of the plurality of pixels supplies a current signal as the analog signal via the signal line, and the photon number detection unit converts the current signal into a voltage signal.
- a conversion unit and an analog-digital conversion unit that converts the voltage signal into the number of photons may be provided. This has the effect of detecting the number of photons based on the current signal.
- each of the plurality of pixels has a light receiving circuit that outputs a cathode potential that decreases when a photon is incident, and a second pulse signal that generates a second pulse signal according to the cathode potential.
- the pulse signal generation unit 2 and a current source transistor that outputs the current signal to the signal line in response to the pulse signal may be provided. This has the effect of transmitting the current signal in response to the drop in the cathode potential.
- each of the plurality of pixels generates a first pulse signal having a pulse width shorter than that of the second pulse signal based on the inverted signal obtained by inverting the cathode potential.
- the analog-digital conversion unit further includes a pulse signal generation unit and a mask processing unit that stops the output of the current signal to the signal line for a predetermined mask period after the first pulse signal is generated. May convert the voltage signal to the number of photons within the mask period. This has the effect of masking the current signal over the masking period after the pulse signal is generated in response to the cathode potential inversion signal.
- each of the plurality of pixels may transmit a pair of differential signals obtained by differentially amplifying the pulse signal and the signal obtained by inverting the pulse signal as the current signal. This has the effect of suppressing the decrease in signal level due to the increase in wiring resistance.
- the analog-to-digital converter has a zero current confirmation circuit for confirming whether or not the current signal is output, and a light emission timing when the current signal is not output.
- a time digital converter that converts the elapsed time until the lowering of the cathode potential into a digital value, and a simultaneous reaction number detector that detects the number of photons incident within the elapsed time based on the digital value and the voltage signal. And may be provided. This has the effect of detecting the number of simultaneous reactions.
- the simultaneous reaction number detection unit has a peak hold circuit that holds the peak value of the voltage signal within the elapsed time, and a logic circuit that detects the number of photons based on the peak value. And may be provided. This has the effect of detecting the number of photons from the peak value of the voltage signal.
- the simultaneous reaction number detection unit takes in the voltage signal at a predetermined timing within the elapsed time and holds the voltage signal as a hold value, and the photon based on the hold value. It may be provided with a logic circuit for detecting a number. This has the effect of detecting the number of photons from the sample-held value.
- each of the plurality of pixels supplies a voltage signal as the analog signal via the signal line, and the photon number detection unit converts the voltage signal into the photon number.
- An analog-to-digital converter may be provided. This has the effect of eliminating the need for a current-voltage converter.
- the analog-to-digital converter may detect the number of photons based on the frequency characteristic of the voltage signal. This eliminates the need for a current-voltage converter and has the effect of detecting the number of photons based on the frequency characteristics.
- the analog-to-digital converter may detect the number of photons based on the slew rate of the voltage signal. This has the effect of reducing the circuit scale.
- the pixel array unit may be divided into a plurality of pixel blocks, and the photon number detection unit may detect the number of photons for each of the plurality of pixel blocks. This has the effect of generating ranging data for each pixel block.
- the second aspect of the present technology is a pixel array unit provided with a plurality of pixels that generate a predetermined analog signal according to the incident of a photon and a signal line in which the plurality of pixels are commonly connected. It includes a photon number detection unit that detects the number of incident photons based on the analog signal transmitted via the signal line, and a signal processing unit that measures the distance to a predetermined object based on the photon number. It is an electronic device. This has the effect of reducing the number of signal line wirings in the distance measuring device.
- FIG. 5 is a plan view showing an example of pixel blocks arranged in 3 rows ⁇ 2 columns or 3 rows ⁇ 3 columns in a modified example of the first embodiment of the present technology. It is a top view which shows an example of the pixel block arranged in 4 rows ⁇ 4 columns in the modification of 1st Embodiment of this technique. It is a top view which shows an example of the pixel block of the staggered arrangement in the modification of the 1st Embodiment of this technique. It is a top view which shows an example of the pixel block arranged in a hexagon in the modification of the 1st Embodiment of this technique.
- FIG. 5 is a plan view showing an example of pixel blocks arranged in 3 rows ⁇ 2 columns or 3 rows ⁇ 3 columns in a modified example of the first embodiment of the present technology. It is a top view which shows an example of the pixel block arranged in 4 rows ⁇ 4 columns in the modification of 1st Embodiment of this technique. It is a top view which shows an example
- FIG. 5 is a plan view showing an example of a pixel block in which each pixel is a hexagon in a modified example of the first embodiment of the present technology. It is a circuit diagram which shows one configuration example of a pixel in the 2nd Embodiment of this technique. It is a circuit diagram which shows one configuration example of the rise detection part and the mask processing part in the 2nd Embodiment of this technique. It is a timing chart which shows an example of the operation of the solid-state image sensor in the 2nd Embodiment of this technique. It is a timing chart which shows an example of the operation of the solid-state image sensor when the current signal is masked in the 2nd Embodiment of this technique.
- Embodiment Example of connecting a plurality of pixels to a signal line in common
- Second embodiment example in which a plurality of pixels are commonly connected to a signal line and mask processing is performed
- Third Embodiment Example in which a plurality of pixels are commonly connected to a signal line and a sample hold circuit is provided
- Fourth Embodiment Example of connecting a plurality of pixels to a signal line in common and performing differential amplification
- FIG. 1 is a block diagram showing a configuration example of the ranging module 100 according to the embodiment of the present technology.
- the distance measuring module 100 is an electronic device that measures a distance by a ToF method, and includes a light emitting unit 110, a control unit 120, and a solid-state image sensor 200.
- the ranging module 100 is an example of the electronic device described in the claims.
- the light emitting unit 110 intermittently emits irradiation light to irradiate an object.
- the light emitting unit 110 generates irradiation light in synchronization with, for example, a square wave synchronization signal.
- a light emitting diode is used as the light emitting unit 110, and near infrared light or the like is used as the irradiation light.
- the motion signal is not limited to a rectangular wave as long as it is a periodic signal.
- the synchronization signal may be a sine wave.
- the irradiation light is not limited to near-infrared light, and may be visible light or the like.
- the control unit 120 controls the light emitting unit 110 and the solid-state image sensor 200.
- the control unit 120 generates a synchronization signal and supplies it to the light emitting unit 110 and the solid-state image sensor 200 via the signal lines 128 and 129.
- the frequency of this sync signal is, for example, 20 MHz (MHz).
- the frequency of the synchronization signal is not limited to 20 MHz (MHz) and may be 5 MHz (MHz) or the like.
- the solid-state image sensor 200 receives reflected light from the intermittent irradiation light and measures the distance to the object by the ToF method.
- the solid-state image sensor 200 generates distance measurement data indicating the measured distance and outputs it to the outside.
- FIG. 2 is a diagram showing an example of a laminated structure of the solid-state image sensor 200 according to the embodiment of the present technology.
- the solid-state image sensor 200 includes a light receiving chip 201 and a logic chip 202 laminated on the light receiving chip 201. A signal line for transmitting a signal is provided between these chips.
- FIG. 3 is a plan view showing a configuration example of the light receiving chip 201 according to the embodiment of the present technology.
- the light receiving chip 201 is provided with a light receiving unit 210, and the light receiving unit 210 is provided with a plurality of light receiving circuits 220 in a two-dimensional lattice pattern. The details of the light receiving circuit 220 will be described later.
- FIG. 4 is a block diagram showing a configuration example of the logic chip 202 according to the embodiment of the present technology.
- An analog circuit accessory 230, a current signal generation unit 240, a current-voltage conversion unit 260, an analog-digital conversion unit 270, and a signal processing unit 290 are arranged on the logic chip 202.
- the analog circuit accessory 230 controls the operation of the analog-digital conversion unit 270 and the signal processing unit 290.
- the analog circuit accessory 230 supplies a bias voltage, a bias current, a clock signal, and the like.
- the current signal generation unit 240 generates a current signal according to the number of photons incident on the light receiving unit 210.
- the current signal generation unit 240 supplies the current signal to the current-voltage conversion unit 260.
- the current-voltage conversion unit 260 converts the current signal into a voltage signal and outputs it to the analog-digital conversion unit 270.
- the analog-to-digital conversion unit 270 converts a voltage signal into a digital signal indicating the number of incident photons.
- the analog-to-digital conversion unit 270 supplies a digital signal to the signal processing unit 290.
- the signal processing unit 290 processes the digital signal in synchronization with the synchronization signal from the control unit 120, and generates distance measurement data.
- FIG. 5 is a block diagram showing a configuration example of the current signal generation unit 240 according to the first embodiment of the present technology.
- a plurality of circuit blocks 241 are arranged in the current signal generation unit 240.
- a plurality of current supply circuits 250 are arranged in each of the circuit blocks 241.
- the current supply circuits 250 having 4 rows ⁇ 4 columns are arranged in a two-dimensional lattice pattern.
- the current supply circuit 250 is provided for each light receiving circuit 220 of the light receiving chip 201, and is connected to the corresponding light receiving circuit 220 via a signal line.
- a circuit including a light receiving circuit 220 and a current supply circuit 250 corresponding to the circuit is used to generate distance measurement data for one pixel in a distance measurement image.
- FIG. 6 is a circuit diagram showing a configuration example of the pixel 305 according to the first embodiment of the present technology.
- the circuit including the light receiving circuit 220 in the light receiving chip 201 and the corresponding current supply circuit 250 functions as one pixel 305.
- the current supply circuit 250 having 4 rows and 4 columns in the circuit block 241 is commonly connected to one signal line 249-j (j is an integer).
- the signal line 249-j functions as a bus for transmitting signals from each of the current supply circuits 250.
- the light receiving circuit 220 includes a resistor 221 and a photoelectric conversion element 222. These resistors 221 and photoelectric conversion element 222 are connected in series between the power supply terminal and the ground terminal.
- the photoelectric conversion element 222 photoelectrically converts incident light and outputs a photocurrent.
- the cathode of the photoelectric conversion element 222 is connected to a terminal of a power supply potential via a resistor 221 and the anode is connected to a terminal having a potential lower than the power supply potential (such as a ground terminal).
- a reverse bias is applied to the photoelectric conversion element 222.
- the photocurrent flows in the direction from the cathode to the anode of the photoelectric conversion element 222.
- the photoelectric conversion element 222 for example, an avalanche photodiode capable of detecting the presence or absence of an incident of one photon by amplifying a photocurrent is used. Further, it is particularly desirable to use SPAD among the avalanche diodes.
- One end of the resistor 221 is connected to the terminal of the power supply potential, and the other end is connected to the cathode of the photoelectric conversion element 222.
- a photocurrent flows through the resistor 221 and the cathode potential COUT of the photoelectric conversion element 222 drops to a value lower than the power supply potential.
- the current supply circuit 250 supplies a current signal to the current-voltage conversion unit 260 via the signal line 249-j when the cathode potential of the photoelectric conversion element 222 drops (in other words, a photon is incident). ..
- the current supply circuit 250 includes an inverter 251 and a monostable multivibrator 252 and a transistor 253.
- the inverter 251 inverts the signal of the cathode potential COUT and supplies it to the monostable multivibrator 252 as an inverted signal.
- the monostable multivibrator 252 outputs a pulse signal MMOUT having a predetermined pulse width to the transistor 253 in response to a high-level inversion signal from the inverter 251.
- the circuit including the inverter 251 and the monostable multivibrator 252 is an example of the second pulse signal generation unit described in the claims.
- the transistor 253 generates a current signal in response to the pulse signal MMOUT and supplies it to the signal line 249-j.
- the pixel 305 generates a pulse signal by the inverter 251 and the monostable multivibrator 252, but the configuration is not limited to this.
- the pixel 305 can also generate a pulse signal only by the inverter 251.
- FIG. 7 is a plan view showing a wiring example in the pixel array unit 300 according to the first embodiment of the present technology.
- a plurality of pixels 305 are arranged in a two-dimensional grid pattern.
- the pixel array unit 300 is divided into a plurality of pixel blocks 301 each consisting of pixels 305 having 4 rows ⁇ 4 columns.
- a signal line 249-j is vertically wired in the j-row of the pixel 305.
- Each of the signal lines 249-j is connected to the pixel 305 in the pixel block 301 which is different from each other.
- the pixel block 301 including the 1st to 4th rows is referred to as PB1
- the pixel block 301 including the 5th to 8th rows is referred to as PB2.
- the pixel block 301 including the 9th to 12th rows is referred to as PB3, and the pixel block 301 including the 13th to 16th rows is referred to as PB4.
- the pixel block PB1 is connected to the signal line 249-4
- the pixel block PB2 is connected to the signal line 249-3.
- the pixel block PB3 is connected to the signal line 249-2
- the pixel block PB4 is connected to the signal line 249-1.
- the signal lines 249-5 and subsequent lines are similarly connected to different pixel blocks 301.
- the 16 pixels 305 in the pixel block 301 corresponding to the signal line 249-j are commonly connected to the signal line 249-j. Further, each of the signal lines 249-j is connected to the current-voltage conversion unit 260.
- the 16 pixels 305 in the pixel block 301 supply a current signal to the signal line 249-j to which they are commonly connected.
- each of the generated current signals merges at the signal line 249-j and is input to the current-voltage converter 260. ..
- the current-voltage conversion unit 260 converts a current signal into a voltage signal for each row by means of a resistor or the like. As a result, a voltage signal at a level corresponding to the number of photons incident at substantially the same time is generated.
- FIG. 8 is a block diagram showing a configuration example of the analog-to-digital conversion unit 270 according to the first embodiment of the present technology.
- the analog-to-digital converter 270 includes a plurality of zero current confirmation circuits 271, a plurality of time digital converters 272, and a plurality of simultaneous reaction number detection circuits 280.
- the zero current confirmation circuit 271, the time digital converter 272, and the simultaneous reaction number detection circuit 280 are arranged for each row and are commonly connected to the signal lines 249-j of the corresponding row.
- the zero current confirmation circuit 271 confirms whether or not the current flowing through the corresponding signal line 249-j is zero, in other words, whether or not a current signal is output via the signal line 249-j. is there.
- the zero current confirmation circuit 271 supplies the confirmation result to the time digital converter 272.
- the time digital converter 272 converts the elapsed time from the light emission timing of the light emitting unit 110 to the drop of the cathode potential into a digital value. Further, the time digital converter 272 supplies the converted digital value to the simultaneous reaction number detection circuit 280 and the signal processing unit 290.
- the simultaneous reaction number detection circuit 280 simultaneously reacts the number of photons incident substantially simultaneously in the corresponding pixel block 301 based on the voltage signal from the signal line 249-j and the digital value from the time digital converter 272. It is detected as a number.
- substantially simultaneous means that the incident timings of a plurality of photons are completely simultaneous, or even if the incident timings are not completely simultaneous, a part of the pulse period of the corresponding pulse signal overlaps. It means that there is a time difference.
- the simultaneous reaction number detection circuit 280 supplies a digital signal indicating the detection result to the signal processing unit 290.
- the signal processing unit 290 generates a histogram for each pixel block 301 based on the detection result from the analog-digital conversion unit 270. This histogram shows the detection frequency for each timing when the number of simultaneous reactions is detected. Further, the detection frequency is weighted by a larger weight as the number of simultaneous reactions increases. Then, the signal processing unit 290 detects the timing of the peak value of the histogram as the incident timing of the reflected light, and converts the round-trip time from the irradiation timing of the irradiation light to the incident timing of the reflected light into the distance to the object.
- FIG. 9 is a circuit diagram showing a configuration example of the simultaneous reaction number detection circuit 280 according to the first embodiment of the present technology.
- the simultaneous reaction number detection circuit 280 includes a peak hold circuit 281, an ADC (Analog to Digital Converter) 285, and a logic circuit 286.
- ADC Analog to Digital Converter
- the peak hold circuit 281 holds the peak value of the voltage signal transmitted via the corresponding signal line 249-j.
- the peak hold circuit 281 includes an nMOS transistor 282, a capacitance 283, and a reset switch 284.
- the nMOS transistor 282 and the capacitance 283 are inserted in series between the power supply terminal and the ground terminal.
- the gate of the nMOS transistor 282 is connected to the corresponding signal line 249-j. Further, the connection points of the nMOS transistor 282 and the capacitance 283 are connected to the reset switch 284 and the ADC 285.
- the reset switch 284 initializes the charge amount of the capacitance 283 according to the control of the logic circuit 286.
- the ADC 285 converts the potential at the connection point of the nMOS transistor 282 and the capacitance 283 into a digital signal and supplies it to the logic circuit 286.
- the logic circuit 286 detects the number of simultaneous reactions based on the digital value (that is, the voltage value of the voltage signal) indicated by the ADC 285. For example, when detecting the maximum number of 16 simultaneous reactions, 16 threshold values THk (k is an integer of 1 to 16) are set in advance, and when the voltage value is lower than THk, the voltage value is k. Converted to pieces. The logic circuit 286 supplies the detected number of simultaneous reactions to the signal processing unit 290.
- the logic circuit 286 controls the reset switch 284 to initialize the capacitance 283 when the digital value TDCOUT from the time digital converter 272 is a predetermined value (for example, “1”).
- the peak hold circuit 281 holds the peak value of the voltage signal within the elapsed time measured by the time digital converter 272.
- FIG. 10 is a diagram showing a configuration example of a pixel array unit 300, a current-voltage conversion unit 260, and an analog-digital conversion unit 270 according to the first embodiment of the present technology.
- the current-voltage conversion unit 260 and the analog-digital conversion unit 270 function as a photon number detection unit 306 that detects the number of simultaneous reactions.
- the pixel array unit 300 is provided with a pixel block 301 in which a plurality of pixels 305 are arranged and a signal line 249-j to which those pixels 305 are commonly connected. Each of the pixels 305 generates a current signal as an analog signal according to the incident of a photon.
- the photon number detection unit 306 detects the number of photons (that is, the number of simultaneous reactions) incident on the pixel block 301 substantially simultaneously based on the analog signal (that is, the current signal).
- the current-voltage conversion unit 260 in the photon number detection unit 306 converts the current signal into a voltage signal. Further, the analog-digital conversion unit 270 in the photon number detection unit 306 converts the voltage signal into the number of simultaneous reactions.
- the zero current confirmation circuit 271 in the analog-digital conversion unit 270 confirms whether or not a current signal is output.
- the time-digital converter 272 in the analog-to-digital converter 270 converts the elapsed time from the light emission timing to the drop in the cathode potential into a digital value.
- the simultaneous reaction number detection circuit 280 in the analog-digital conversion unit 270 detects the number of simultaneous reactions based on the digital value and the voltage signal.
- FIG. 11 is a timing chart showing an example of the operation of the solid-state image sensor 200 according to the first embodiment of the present technology. Let the cathode potentials of the 16 pixels 305 in the pixel block 301 be COUT_1 to COUT_116, and the pulse signals be MMOUT_1 to MMOUT_116.
- the cathode potential COUT_1 decreases in response to the incident of a photon immediately before the timing T0, and the cathode potential COUT_1 decreases in response to the incident of a photon immediately before the timing T1.
- the pulse signal MMOUT_1 having a pulse width of timings T0 to T2 is generated, and immediately after that, the pulse signal MMOUT_1 having a pulse width of timings T1 to T3 is generated.
- a current signal at the level of two photons is output via the signal line 249-j.
- the simultaneous reaction number detection circuit 280 detects "2" as the number of simultaneous reactions based on the peak value of the current signal.
- the time digital converter 272 When zero current is confirmed after timing T3, the time digital converter 272 is initialized. Then, it is assumed that the cathode potential COUT_16 decreases in response to the incident of photons immediately before the timing T4. In this case, the pulse signals MMOUT_16 having the pulse widths of the timings T4 to T5 are generated, and immediately after the timing T4, a current signal at the level of one photon is output via the signal line 249-j.
- the simultaneous reaction number detection circuit 280 detects "1" as the number of simultaneous reactions based on the peak value of the current signal.
- FIG. 12 is a diagram showing an example of a histogram according to the first embodiment of the present technology.
- the signal processing unit 290 generates a histogram for the pixel block 301 based on the detection result of a predetermined number of simultaneous reactions.
- the vertical axis indicates the detection frequency of the number of simultaneous reactions
- the horizontal axis indicates the detection time.
- the detection frequency is weighted by a larger value as the number of simultaneous reactions increases. For example, assuming that the weight of the detection frequency of "1" for the number of simultaneous reactions is "w" (w is a real number), the weight of "4w” is set for the detection frequency of "4" for the number of simultaneous reactions.
- FIG. 13 is a diagram showing a histogram of a comparative example. Comparing FIG. 12 and FIG. 13, when detecting the number of simultaneous reactions of a plurality of photons, the peak of the histogram is more prominent than that of the comparative example. For example, when four photons are incident at the same time, when detecting the number of simultaneous reactions, all four can be detected, whereas in the comparative example, only one of the four is detected. Because it cannot be done. Therefore, the detection accuracy of the peak value of the histogram is improved by detecting the number of simultaneous reactions, and the distance measurement accuracy can be improved by improving the detection accuracy.
- FIG. 14 is a flowchart showing an example of the operation of the pixel 305 in the first embodiment of the present technology. This operation is started, for example, when a predetermined application for performing distance measurement is executed.
- the pixel 305 determines whether or not the cathode potential of the photoelectric conversion element 222 has decreased (in other words, a photon is incident) (step S901). When the cathode potential drops (step S901: Yes), the pixel 305 generates a current signal and transmits it via the signal line (step S902). When the cathode potential has not decreased (step S901: No), or after step S902, the pixel 305 repeatedly executes step S901 and subsequent steps.
- FIG. 15 is a flowchart showing an example of the operation of the analog-to-digital conversion unit 270 according to the first embodiment of the present technology. This operation is started, for example, when a predetermined application for performing distance measurement is executed. The analog-to-digital conversion unit 270 determines whether or not the zero current has been confirmed (step S951).
- step S951: Yes the analog-to-digital conversion unit 270 executes the time-digital conversion process (step S952) and detects the number of simultaneous reactions (step S953).
- step S951: No the analog-to-digital conversion unit 270 repeatedly executes step S951 and subsequent steps.
- the analog-to-digital converter 270 reacts simultaneously based on the current signal transmitted via the signal line 249-j in which the plurality of pixels 305 are commonly connected. Since the number is detected, it is not necessary to wire a signal line for each pixel. As a result, the number of wires can be reduced and the pixel can be easily miniaturized as compared with the case where the signal line is wired for each pixel.
- the pixels 305 of 4 rows ⁇ 4 columns are arranged in the pixel block 301, but in this configuration, the AF points (that is, the resolution) per unit area are insufficient. There is.
- the solid-state image sensor 200 of the modification of the first embodiment is different from the first embodiment in that the number of pixels in the pixel block 301 is reduced and the resolution is improved.
- FIG. 16 is a plan view showing an example of a pixel block 301 in which one column or one row is arranged in a modified example of the first embodiment of the present technology.
- a is an example of a pixel block 301 in which pixels 305 of 4 rows ⁇ 1 column are arranged.
- b is an example of a pixel block 301 in which pixels 305 in 2 rows ⁇ 1 column are arranged.
- c is an example of a pixel block 301 in which pixels 305 in 1 row ⁇ 4 columns are arranged.
- FIG. 17 is a plan view showing an example of a pixel block 301 in which 2 rows ⁇ 2 columns are arranged in a modified example of the first embodiment of the present technology.
- a is an example of a pixel block 301 in which pixels 305 in 2 rows ⁇ 2 columns are arranged and signal lines are wired in the shape of a fish bone.
- b is an example of a pixel block 301 in which pixels 305 in 2 rows ⁇ 2 columns are arranged and signal lines are wired in an H shape.
- FIG. 18 is a plan view showing an example of a pixel block 301 in which 3 rows ⁇ 2 columns and 3 rows ⁇ 3 columns are arranged in a modified example of the first embodiment of the present technology.
- a is an example of a pixel block 301 in which pixels 305 of 3 rows ⁇ 2 columns are arranged and signal lines are wired in an H shape.
- b is an example of a pixel block 301 in which pixels 305 in 3 rows ⁇ 3 columns are arranged and signal lines are wired in the shape of a fish bone.
- the number of AF points (resolution) in the horizontal direction and the vertical direction can be increased by reducing the number of pixels as compared with 4 rows ⁇ 4 columns.
- FIG. 19 is a plan view showing an example of pixel blocks 301 arranged in 4 rows ⁇ 4 columns in a modified example of the first embodiment of the present technology.
- a is an example of the pixel block 301 in which the signal line is wired in an H shape
- b in the figure is an example of the pixel block 301 in which the signal line is wired in the shape of a fish bone.
- the wiring may be H-shaped or may be wired in the shape of a fish bone.
- FIG. 20 is a plan view showing an example of a staggered pixel block 301 in a modified example of the first embodiment of the present technology.
- a is an example of a pixel block 301 in which eight pixels 305 are staggered
- a in the figure is an example of a pixel block 301 in which 16 pixels 305 are staggered.
- the pixels 305 can also be staggered.
- FIG. 21 is a plan view showing an example of pixel blocks 301 arranged in a hexagon in a modified example of the first embodiment of the present technology.
- a is an example of a pixel block 301 in which one of the seven pixels 305 is centered and the remaining six are arranged in a hexagon and wired in the shape of a fish bone.
- b is an example of a pixel block 301 in which one of the seven pixels 305 is centered and the remaining six are arranged in a hexagon and wired radially.
- Pixels 305 can also be arranged in a hexagon as illustrated in the figure.
- FIG. 22 is a plan view showing an example of a pixel block 301 in which each pixel is a hexagon in a modified example of the first embodiment of the present technology.
- a is an example of a pixel block 301 in which one of the seven hexagonal pixels 305 is centered and the remaining six are arranged in a hexagonal shape and wired in the shape of a fish bone.
- b is an example of a pixel block 301 in which one of the seven hexagonal pixels 305 is centered and the remaining six are arranged in a hexagonal shape and wired radially.
- the pixel 305 may be rectangular or, as illustrated in the figure, hexagonal.
- the number of pixels in the pixel block 301 is reduced, so that the resolution can be improved.
- the analog-to-digital converter 270 has detected the number of simultaneous reactions, but is newly added during the period in which the linearity between the number of photons and the level of the current signal is maintained.
- erroneous detection may occur.
- the solid-state image sensor 200 of the second embodiment is different from that of the first embodiment in that erroneous detection is suppressed by masking the supply of the current signal over the mask period in which the linearity is maintained. different.
- FIG. 23 is a circuit diagram showing a configuration example of the pixel 305 according to the second embodiment of the present technology.
- the pixel 305 is different from the first embodiment in that a pulse shaping unit 320 and a mask processing unit 330 are further provided in the current supply circuit 250. Further, a signal line 259-j is further wired for each pixel block 301, and each of the mask processing units 330 in the pixel block 301 is commonly connected to the signal line 259-j. The mask signal MSK is transmitted via this signal line 259-j.
- FIG. 24 is a circuit diagram showing a configuration example of the rise detection unit 320 and the mask processing unit 330 according to the second embodiment of the present technology.
- the pulse shaping unit 320 includes an inverter 321 and an AND (logical product) gate 322.
- the mask processing unit 330 includes a resistor 331, an nMOS transistor 332, an AND gate 333, switches 334, 335 and 337, and a NOR (NOR) gate 336.
- the number of inverters 321 in the pulse shaping unit 320 is not limited to one if it is an odd number.
- the inverter 321 inverts the inverting signal from the inverter 251 and supplies it to the AND gate 322.
- the AND gate 322 supplies the logical product of the inverted signal from the inverter 251 and the signal from the inverter 321 as a pulse signal A1'to the AND gate 333 and the monostable multivibrator 252.
- the AND gate 333 outputs the logical product of the pulse signal A1'from the AND gate 322 and the mask signal MSK as the pulse signal A1 to the switch 334 and the NOR gate 336. Further, the resistor 331 and the nMOS transistor 332 are connected in series between the power supply terminal and the ground terminal.
- the monostable multivibrator 252 of the second embodiment supplies the pulse signal B1 to the gate of the nMOS transistor 332, the switch 335, and the NOR gate 336.
- the switch 334 opens and closes the path between the power supply terminal and the switch 337 according to the pulse signal A1.
- the switch 335 opens and closes the path between the terminal of the bias voltage V bias and the connection points of the switches 334 and 337 according to the pulse signal B1.
- This connection point is connected to the gate of transistor 253.
- the NOR gate 336 supplies the control signal C1 of the negative OR of the pulse signal A1 and the pulse signal B1 to the switch 337.
- the switch 337 opens and closes the path between the switch 334 and the ground terminal according to the control signal C1.
- the pulse shaping unit 320 generates a pulse signal A1 having a pulse width shorter than the pulse signal generated by the subsequent monostable multivibrator 252 based on the inverting signal from the inverter 251.
- the pulse width of the pulse signal A1 is adjusted by the number of inverters 321.
- the pulse shaping unit 320 is an example of a first pulse signal generation unit within the scope of claims.
- the mask processing unit 330 supplies the low-level mask signal MSK to the signal line 259-j for a certain mask period after the pulse signal A1 is generated and the signal falls. This mask period corresponds to a period in which the pulse signal B1 or the like is at a high level.
- the mask processing unit 330 keeps the transistor 253 in the off state and masks the output of the current signal even if the pulse signal A1 is newly generated.
- the circuit of the pulse shaping unit 320 is not limited to the circuit illustrated in the figure as long as it can generate a pulse signal having a pulse width shorter than that of the monostable multivibrator 252 in the subsequent stage.
- a monostable multivibrator can also be arranged in the pulse shaping unit 320.
- a resistor 331 and an nMOS transistor 332 are arranged for each pixel 305, but the configuration is not limited to this.
- a resistor 331 and an nMOS transistor 332 may be arranged one by one in the pixel block 301, and all the pixels in the pixel block 301 may share them.
- FIG. 25 is a timing chart showing an example of the operation of the solid-state image sensor 200 according to the second embodiment of the present technology.
- the cathode potential COUT_1 decreases in response to the incident of a photon immediately before the timing T0
- the cathode potential COUT_1 decreases in response to the incident of a photon immediately before the timing T1.
- the rising edge of the inverted signal is detected and the pulse signal A1'is generated.
- the pulse signal A2' is generated at the timing T1.
- the mask signal MSK is controlled to a low level over the mask period of timings T2 to T3. This mask period corresponds to a period in which either the pulse signals B1 and B2 are at a high level. It is assumed that no new photons are incident during this pulse period.
- pulse signals A1 and A2 are generated at timings T0 and T1, and a current signal is transmitted by them. The number of simultaneous reactions is detected based on this current signal.
- the mask signal MSK is controlled to a low level over the mask period of the timings T4 to T5.
- the current signal is not masked, and the number of simultaneous reactions is detected from the current signal as in the first embodiment.
- FIG. 26 is a timing chart showing an example of the operation of the solid-state image sensor when the current signal is masked in the second embodiment of the present technology.
- the cathode potential COUT_1 decreases in response to the incident of a photon immediately before the timing T0, and the cathode potential COUT_1 decreases in response to the incident of a photon immediately before the timing T1.
- the cathode potential COUT_16 decreases in response to the incident of photons.
- the pulse signal A1' is generated at the timing T0.
- the pulse signal A2' is generated at the timing T1 and the pulse signal A3' is generated at the timing T3.
- the mask signal MSK is controlled to a low level over the mask period of timings T2 to T4.
- This mask period corresponds to a period in which any of the pulse signals B1, B2 and B16 is at a high level.
- the mask processing unit 330 eliminates the corresponding pulse signal A16 according to the low-level mask signal MSK. As a result, the output of the current signal corresponding to the pulse signal A16 is masked.
- pulse signals A1 and A2 are generated at timings T0 and T1, and a current signal is transmitted by them.
- the number of simultaneous reactions is detected based on this current signal.
- the linearity is not maintained between the number of photons incident at substantially the same time and the level of the current signal, but the linearity is maintained after that period. Will be maintained. Therefore, in the first embodiment in which the current signal is not masked, if a new photon is incident within the period in which the linearity is maintained, the current signal fluctuates according to the new photon, resulting in an error.
- the number of simultaneous reactions may be detected.
- the second embodiment as illustrated in the figure, since the new current signal is masked over the mask period in which the linearity is maintained, the number of simultaneous reactions is accurately detected. Can be done.
- FIG. 27 is a flowchart showing an example of the operation of the pixel 305 in the second embodiment of the present technology.
- the pixel 305 of this second embodiment is different from the first embodiment in that step S903 is further executed.
- the pixel 305 refers to the mask signal MSK and determines whether or not it is within the mask period (step S903).
- step S903: No If it is not within the mask period (step S903: No), the pixel 305 generates a current signal and transmits it via the signal line (step S902). If it is within the mask period (step S903: Yes), or after step S902, the pixel 305 repeatedly executes step S901 and subsequent steps.
- the mask processing unit 330 masks the new current signal over the mask period in which the linearity is maintained between the number of photons and the level of the current signal. Therefore, it is possible to suppress erroneous detection of the number of simultaneous reactions.
- the mask processing unit 330 masks the current signal over the mask period, but during the pulse period of the pulse signal B16 corresponding to the pulse signal B16 after the pulse signal B2, , The current signal is not masked. Therefore, the level of the signal line 249-j may fluctuate within that period.
- the solid-state image sensor 200 of the third embodiment is different from the second embodiment in that the influence of the fluctuation of the current signal during the unmasked period is suppressed by providing the sample hold circuit.
- FIG. 28 is a circuit diagram showing a configuration example of the simultaneous reaction number detection circuit 280 according to the third embodiment of the present technology.
- the simultaneous reaction number detection circuit 280 of the third embodiment is different from the second embodiment in that the sample hold circuit 310 is provided instead of the peak hold circuit 281.
- the sample hold circuit 310 takes in the voltage signal from the current-voltage conversion unit 260 at a predetermined timing and holds it as a hold value.
- the sample hold circuit 310 includes a sample switch 311 and a capacitance 312.
- the sample switch 311 opens and closes the path between the signal line 249-j and the ADC 285 under the control of the logic circuit 286.
- the capacitance 312 is inserted between the path between the sample switch 311 and the ADC 285 and the ground terminal.
- the circuit configuration of the sample hold circuit 310 is not limited to that illustrated in the figure. For example, a circuit for performing bottom plate sampling may be provided.
- the logic circuit 286 detects the number of simultaneous reactions based on the hold value. Further, the logic circuit 286 controls the sample switch 311 to capture the voltage signal (that is, when the digital value TDCOUT from the time digital converter 272 is a predetermined value (for example, “1”), for example. Let me sample). As a result, the voltage signal within the pulse period of the pulse signal B16 after that is not sampled, so that the hold value does not change even if the current signal fluctuates within the pulse period. This makes it possible to suppress erroneous detection due to fluctuations in the current signal.
- the sample hold circuit 310 since the sample hold circuit 310 takes in and holds the voltage signal at a predetermined timing, the hold value does not change even if the current signal fluctuates thereafter. This makes it possible to suppress erroneous detection due to fluctuations in the current signal.
- the current signal is transmitted via one signal line 249-j for each pixel block 301, but as the signal line becomes longer, the wiring resistance increases and the signal level increases. It may decrease.
- the solid-state image sensor 200 of the fourth embodiment is different from the first embodiment in that it transmits a pair of differential signals obtained by differentially amplifying a pulse signal and an inverted signal thereof.
- FIG. 29 is a circuit diagram showing a configuration example of the pixel 305 according to the fourth embodiment of the present technology.
- the pixel 305 of this fifth embodiment differs from the first embodiment in that it includes an inverter 256, differential transistors 254 and 255, and a current source 257 instead of the transistor 253.
- the signal line 248-j is further wired in addition to the signal line 249-j for each pixel block 301.
- a plurality of pixels 305 in the pixel block 301 are commonly connected to these pair of signal lines.
- the monostable multivibrator 252 of the fourth embodiment supplies a pulse signal to the gate of the differential transistor 254 and the inverter 256.
- the inverter 256 inverts the pulse signal and supplies it to the gate of the differential transistor 255.
- the differential transistor 254 is inserted between the signal line 248-j and the current source 257, and the differential transistor 255 is inserted between the signal line 249-j and the current source 257.
- the current source 257 supplies a constant current.
- the circuit including the differential transistors 254 and 255 and the current source 257 functions as a differential amplifier circuit that differentially amplifies the pulse signal and its inverting signal. Then, a pair of differential signals are supplied to the current-voltage conversion unit 260 as current signals via the signal lines 248-j and 249-j. By transmitting the pair of differentially amplified differential signals in this way, it is possible to suppress a decrease in signal level due to an increase in wiring resistance, as compared with a case where transmission is performed without differential amplification.
- the pixel 305 since the pixel 305 transmits the pair of differentially amplified differential signals, the signal due to the increase in wiring resistance as compared with the case where the differential amplification is not performed. It is possible to suppress the decrease in level.
- each of the pixels 305 transmits a current signal as an analog signal, but a voltage signal can be transmitted instead.
- the solid-state image sensor 200 of the fifth embodiment is different from the first embodiment in that a voltage signal is transmitted.
- FIG. 30 is a circuit diagram showing a configuration example of the pixel array unit 300 according to the fifth embodiment of the present technology.
- the pixel array unit 300 of the fifth embodiment is provided with an nMOS transistor 361, an inverter 362, and a recharge control unit 350 for each pixel block 301. Further, a voltage control circuit 340 is arranged in each of the pixels 305 instead of the current signal supply circuit 250.
- Inverter 341, NOR gate 342, AND gate 343, and NMOS transistor 344 are arranged in the voltage control circuit 340. Further, an OR gate 351 and a delay circuit 352 and a monostable multivibrator 353 are arranged in the recharge control unit 350.
- the inverter 341 inverts the signal of the cathode potential COUT and supplies it as an inverted signal INVOUT_1 to the OR gate 351 and the AND gate 343.
- the AND gate 343 outputs the logical product of the inverted signal from the inverter 341 and the pulse signal MMOUT from the monostable multivibrator 353 to the NOR gate 342.
- the NOR gate 342 supplies the negative logical sum of the signal of the cathode potential COUT and the signal from the AND gate 343 to the gate of the nMOS transistor 344.
- the nMOS transistor 344 is inserted between the signal line 249-j and the ground terminal.
- the OR gate 351 supplies the logical sum of the inverted signals INVOUT_1 to INVOUT_1 from each of the pixels 305 in the pixel block 301 to the delay circuit 352.
- the delay circuit 352 delays the signal from the OR gate 351 and supplies it to the monostable multivibrator 353.
- the monostable multivibrator 353 generates a pulse signal MMOUT in response to a delay signal from the delay circuit 352, and outputs the pulse signal MMOUT to the inverter 362 and the AND gate 343 of each pixel 305.
- the inverter 362 inverts the pulse signal MMOUT and outputs it to the gate of the nMOS transistor 361.
- the nMOS transistor 361 is inserted between the power supply terminal and the signal line 249-j.
- the current-voltage conversion unit 260 is not arranged, and the signal line 249-j is connected to the analog-digital conversion unit 270 without going through the current-voltage conversion unit 260.
- the recharge control unit 350 detects the earliest rising edge of the inverted signals INVOUT_1 to INVOUT_116, delays the detection result, and generates the pulse signal MMOUT.
- the recharge control unit 350 turns on the nMOS transistor 361 on the power supply side within the pulse period of the pulse signal MMOUT and turns it off outside the pulse period to recharge the signal line 249-j (that is, the bus).
- FIG. 31 is a block diagram showing a configuration example of the analog-to-digital conversion unit 270 according to the fifth embodiment of the present technology.
- the analog-to-digital conversion unit 270 of the fifth embodiment is different from the first embodiment in that the zero current confirmation circuit 271 is not arranged in each row.
- time digital converter 272 converts the timing synchronized with the clock signal CLK (falling edge, falling edge, etc.), that is, the elapsed time from the light emission timing into a digital value.
- FIG. 32 is a block diagram showing a configuration example of the simultaneous reaction number detection circuit 280 according to the fifth embodiment of the present technology.
- the simultaneous reaction number detection circuit 280 of the fifth embodiment includes a plurality of frequency component extraction circuits 370 for extracting frequency components different from each other, and a logic circuit 380. Further, each of the frequency component extraction circuits 370 includes a bandpass filter 371, a peak hold circuit 372, and an ADC 373.
- the bandpass filter 371 passes the corresponding frequency component in the voltage signal and supplies it to the peak hold circuit 372.
- the configuration of the peak hold circuit 372 and the ADC 373 is the same as that of the peak hold circuit 281 and the ADC 285 of the first embodiment.
- the logic circuit 380 detects the number of simultaneous reactions based on the frequency characteristics of the voltage signal. For example, when a low frequency component whose frequency is lower than a predetermined value and a high frequency component whose frequency is higher than a predetermined value are extracted, the higher the level of the high frequency component with respect to the low frequency component, the larger the number detected. Will be done. Further, the logic circuit 380 initializes the peak hold circuit 372 when the digital value from the time digital converter 272 is a predetermined value.
- FIG. 33 is a timing chart showing an example of the operation of the solid-state image sensor according to the fifth embodiment of the present technology.
- the cathode potential COUT_1 decreases in response to the incident of a photon immediately before the timing T0, and the cathode potential COUT_1 decreases in response to the incident of a photon immediately before the timing T1. Further, it is assumed that the cathode potential COUT_16 decreases in response to the incident of photons immediately before the timing T3. In this case, the inverting signal INVOUT_1 is generated at the timing T0, and the inverting signal INVOUT_1 is generated at the timing T1.
- the OR gate 351 starts the output of the high-level OR OUT. Then, the pulse signal MMOUT having the pulse width of the timings T2 to T4 is output according to the delay signal OROUTd whose logical sum OROUT is delayed.
- a voltage signal having frequency characteristics corresponding to the number of simultaneous reactions is output via the signal line 249-j.
- This signal line 249-j is recharged by the inverted signal of the pulse signal MMOUT after the timing T2. Further, by inputting the high-level pulse signal MMUOT to the AND gate 343, the generation of the inverted signal INVOUT_16 corresponding to the photons that are not incident at substantially the same time is suppressed.
- FIG. 34 is a flowchart showing an example of the operation of the pixel 305 in the fifth embodiment of the present technology.
- the pixel 305 determines whether or not the cathode potential of the photoelectric conversion element 222 has decreased (in other words, a photon is incident) (step S901).
- the pixel 305 determines whether or not the photon of the pixel is incident at substantially the same time as the photon of another pixel (step S904). This determination is made by the AND gate 343.
- the high level output of the AND gate 343 indicates that the photons are not incident at about the same time.
- step S904 When photons are incident at substantially the same time (step S904: Yes), the pixel 305 generates a voltage signal and transmits it via a signal line (step S905). Then, the pixel 305 determines whether or not the recharge of the signal line 249-j is completed (step S906). When the photons are not incident at substantially the same time (step S904: No), step S906 is executed without outputting a voltage signal from the pixel 305.
- step S906: No If the recharge is not completed (step S906: No), the pixel 305 repeats step S906. When the recharge is completed (step S906: Yes), the pixel 305 repeatedly executes step S901 and subsequent steps.
- the current-voltage conversion unit 260 and the zero current confirmation circuit 271 become unnecessary. ..
- the simultaneous reaction number detection circuit 280 is provided with a bandpass filter 371 and a peak hold circuit 372 for each frequency component to extract the frequency component.
- the circuit scale of the simultaneous reaction number detection circuit 280 increases.
- the solid-state image sensor 200 of the sixth embodiment is different from the fifth embodiment in that the circuit scale of the simultaneous reaction number detection circuit 280 is reduced by detecting the number of simultaneous reactions based on the slew rate. ..
- FIG. 35 is a block diagram showing a configuration example of the simultaneous reaction number detection circuit 280 according to the sixth embodiment of the present technology.
- the simultaneous reaction number detection circuit 280 of the sixth embodiment includes comparators 391 and 392, latch circuits 393 and 394, an inverter 395, and an AND gate 396. Further, the simultaneous reaction number detection circuit 280 further includes a current source 397, a switch 398, a capacitance 399, an ADC 400, a reset switch 401, and a logic circuit 402.
- the comparator 391 compares the level of the voltage signal transmitted via the signal line 249-j with the predetermined upper limit threshold value ThH.
- the comparator 391 outputs the comparison result to the clock terminal of the latch circuit 393.
- the comparator 392 compares the level of the voltage signal with the lower threshold ThL, which is lower than the upper threshold ThH.
- the comparator 392 outputs the comparison result to the clock terminal of the latch circuit 394.
- the latch circuit 393 maintains a high level in synchronization with the signal from the comparator 391 and outputs it to the inverter 395. Further, the holding value of the latch circuit 393 is initialized to a low level by the logic circuit 402. The latch circuit 394 holds a high level in synchronization with the signal from the comparator 392 and outputs it to the AND gate 396. Further, the holding value of the latch circuit 394 is initialized to a low level by the logic circuit 402.
- the inverter 395 inverts the output of the latch circuit 393 and outputs it to the AND gate 396.
- the AND gate 396 outputs the logical product of the output of the inverter 395 and the output of the latch circuit 394 to the switch 398.
- the current source 397 supplies a constant current.
- the switch 398 supplies the current from the current source 397 to the capacitance 399 when the AND gate 396 is ANDed at a high level. On the other hand, when the logical product of the AND gate 396 is low level, the switch 398 switches the current output destination to the ground terminal.
- the reset switch 401 initializes the charge amount of the capacitance 399 according to the control of the logic circuit 402.
- the ADC 400 converts the potential at the connection point between the switch 398 and the capacitance 399 into a digital signal and outputs it to the logic circuit 402.
- This potential is a value according to the time when the voltage signal changes from one of the upper limit threshold value ThH and the lower limit threshold value ThL to the other.
- the logic circuit 402 obtains the slew rate based on the digital signal from the ADC 400.
- the digital signal (potential) of the ADC 400 indicates the time during which the voltage signal changes from one of the upper limit threshold value ThH and the lower limit threshold value ThL to the other. Therefore, the logic circuit 402 can obtain the speed (that is, the slew rate) at which the level of the voltage signal changes by dividing the difference between the upper limit threshold value ThH and the lower limit threshold value ThL by the time indicated by the digital signal. Then, the logic circuit 402 detects the number of simultaneous reactions based on the slew rate and outputs the signal to the signal processing unit 290. For example, the higher the slew rate, the greater the number of simultaneous reactions detected.
- the logic circuit 402 controls the reset switch 401 at a predetermined timing after detecting the number of simultaneous reactions to initialize the capacitance 399, and supplies a reset signal to the latch circuits 393 and 394 to initialize the holding value. To be.
- the simultaneous reaction number detection circuit 280 detects the number of simultaneous reactions based on the slew rate, the bandpass filter 371 and the peak hold circuit 372 for each frequency component are used. No placement is required. As a result, the circuit scale of the simultaneous reaction number detection circuit 280 can be reduced.
- the technology according to the present disclosure can be applied to various products.
- the technology according to the present disclosure is realized as a device mounted on a moving body of any kind such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. You may.
- FIG. 36 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technique according to the present disclosure can be applied.
- the vehicle control system 12000 includes a plurality of electronic control units connected via the communication network 12001.
- the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050.
- a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (interface) 12053 are shown as a functional configuration of the integrated control unit 12050.
- the drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs.
- the drive system control unit 12010 provides a driving force generator for generating the driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism for adjusting and a braking device for generating braking force of the vehicle.
- the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
- the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, blinkers or fog lamps.
- the body system control unit 12020 may be input with radio waves transmitted from a portable device that substitutes for the key or signals of various switches.
- the body system control unit 12020 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.
- the vehicle outside information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
- the image pickup unit 12031 is connected to the vehicle exterior information detection unit 12030.
- the vehicle outside information detection unit 12030 causes the image pickup unit 12031 to capture an image of the outside of the vehicle and receives the captured image.
- the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as a person, a vehicle, an obstacle, a sign, or a character on the road surface based on the received image.
- the imaging unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of the light received.
- the image pickup unit 12031 can output an electric signal as an image or can output it as distance measurement information. Further, the light received by the imaging unit 12031 may be visible light or invisible light such as infrared light.
- the in-vehicle information detection unit 12040 detects the in-vehicle information.
- a driver state detection unit 12041 that detects the driver's state is connected to the in-vehicle information detection unit 12040.
- the driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing.
- the microcomputer 12051 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and the drive system control unit.
- a control command can be output to 12010.
- the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, and the like. It is possible to perform cooperative control for the purpose of.
- ADAS Advanced Driver Assistance System
- the microcomputer 12051 controls the driving force generating device, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040. It is possible to perform coordinated control for the purpose of automatic driving that runs autonomously without depending on the operation.
- the microprocessor 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the vehicle exterior information detection unit 12030.
- the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the external information detection unit 12030, and performs cooperative control for the purpose of anti-glare such as switching the high beam to the low beam. It can be carried out.
- the audio image output unit 12052 transmits the output signal of at least one of the audio and the image to the output device capable of visually or audibly notifying the passenger or the outside of the vehicle of the information.
- an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
- the display unit 12062 may include, for example, at least one of an onboard display and a heads-up display.
- FIG. 37 is a diagram showing an example of the installation position of the imaging unit 12031.
- the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
- the imaging units 12101, 12102, 12103, 12104, 12105 are provided at positions such as the front nose, side mirrors, rear bumpers, back doors, and the upper part of the windshield in the vehicle interior of the vehicle 12100, for example.
- the imaging unit 12101 provided on the front nose and the imaging unit 12105 provided on the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
- the imaging units 12102 and 12103 provided in the side mirrors mainly acquire images of the side of the vehicle 12100.
- the imaging unit 12104 provided on the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100.
- the imaging unit 12105 provided on the upper part of the windshield in the vehicle interior is mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
- FIG. 37 shows an example of the photographing range of the imaging units 12101 to 12104.
- the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
- the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
- the imaging range 12114 indicates the imaging range of the imaging units 12102 and 12103.
- the imaging range of the imaging unit 12104 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 as viewed from above can be obtained.
- At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
- at least one of the image pickup units 12101 to 12104 may be a stereo camera composed of a plurality of image pickup elements, or may be an image pickup element having pixels for phase difference detection.
- the microcomputer 12051 has a distance to each three-dimensional object within the imaging range 12111 to 12114 based on the distance information obtained from the imaging units 12101 to 12104, and a temporal change of this distance (relative velocity with respect to the vehicle 12100).
- a predetermined speed for example, 0 km / h or more.
- the microprocessor 12051 can set an inter-vehicle distance to be secured in front of the preceding vehicle in advance, and can perform automatic braking control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform coordinated control for the purpose of automatic driving or the like in which the vehicle travels autonomously without depending on the operation of the driver.
- the microcomputer 12051 converts three-dimensional object data related to a three-dimensional object into two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, electric poles, and other three-dimensional objects based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles.
- the microprocessor 12051 identifies obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
- At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
- the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging units 12101 to 12104.
- pedestrian recognition includes, for example, a procedure for extracting feature points in an image captured by an imaging unit 12101 to 12104 as an infrared camera, and pattern matching processing for a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian. It is done by the procedure to determine.
- the audio image output unit 12052 When the microcomputer 12051 determines that a pedestrian is present in the captured images of the imaging units 12101 to 12104 and recognizes the pedestrian, the audio image output unit 12052 outputs a square contour line for emphasizing the recognized pedestrian.
- the display unit 12062 is controlled so as to superimpose and display. Further, the audio image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
- the above is an example of a vehicle control system to which the technology according to the present disclosure can be applied.
- the technique according to the present disclosure can be applied to, for example, the vehicle exterior information detection unit 12030 among the configurations described above.
- the ranging module 100 of FIG. 1 can be applied to the vehicle exterior information detection unit 12030.
- the pixels can be easily miniaturized, so that the distance measurement accuracy can be improved.
- the present technology can have the following configurations.
- a pixel array unit provided with a plurality of pixels that generate a predetermined analog signal according to the incident of a photon and a signal line in which the plurality of pixels are commonly connected.
- a solid-state image sensor including a photon number detection unit that detects the number of incident photons based on the analog signal transmitted via the signal line.
- Each of the plurality of pixels supplies a current signal as the analog signal via the signal line.
- the photon number detection unit A current-voltage converter that converts a current signal into a voltage signal,
- Each of the plurality of pixels A light receiving circuit that outputs a cathode potential that decreases when a photon is incident, A second pulse signal generation unit that generates a second pulse signal according to the cathode potential, and a second pulse signal generation unit.
- Each of the plurality of pixels A first pulse signal generation unit that generates a first pulse signal having a pulse width shorter than that of the second pulse signal based on the inverted signal obtained by inverting the cathode potential. Further, a mask processing unit for stopping the output of the current signal to the signal line for a predetermined mask period after the first pulse signal is generated is provided.
- the analog-to-digital conversion unit is A zero current confirmation circuit that confirms whether or not the current signal is output, and When the current signal is not output, a time digital converter that converts the elapsed time from the light emission timing to the drop of the cathode potential into a digital value, and
- the solid-state image sensor according to any one of (3) to (5), further comprising a simultaneous reaction number detection unit that detects the number of photons incident within the elapsed time based on the digital value and the voltage signal.
- the simultaneous reaction number detection unit is A peak hold circuit that holds the peak value of the voltage signal within the elapsed time, and The solid-state image sensor according to (6) above, comprising a logic circuit that detects the number of photons based on the peak value.
- the simultaneous reaction number detection unit is A sample hold circuit that captures the voltage signal at a predetermined timing within the elapsed time and holds it as a hold value.
- Each of the plurality of pixels supplies a voltage signal as the analog signal via the signal line.
- the solid-state image sensor according to any one of (1) to (11), wherein the photon number detection unit detects the number of photons for each of the plurality of pixel blocks.
- a pixel array unit provided with a plurality of pixels that generate a predetermined analog signal according to the incident of a photon and a signal line in which the plurality of pixels are commonly connected.
- a photon number detection unit that detects the number of incident photons based on the analog signal transmitted via the signal line, and a photon number detection unit.
- An electronic device including a signal processing unit that measures a distance to a predetermined object based on the number of photons.
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Optical Radar Systems And Details Thereof (AREA)
- Measurement Of Optical Distance (AREA)
Abstract
距離を測定する固体撮像素子において、画素の微細化を容易にする。 固体撮像素子は、画素アレイ部および光子数検出部を具備する。この画素アレイ部および光子数検出部を具備する固体撮像素子において画素アレイ部には、光子の入射に応じて所定のアナログ信号を生成する複数の画素と複数の画素が共通に接続された信号線とが設けられる。また、固体撮像素子において、光子数検出部は、信号線を介して伝送されたアナログ信号に基づいて入射された光子数を検出する。
Description
本技術は、固体撮像素子に関する。詳しくは、光子の入射数を計数する固体撮像素子、および、電子機器に関する。
従来より、測距機能を持つ電子装置において、ToF(Time of Flight)方式と呼ばれる測距方式が知られている。このToF方式は、照射光を測距装置から物体に照射し、その照射光が反射して戻ってくるまでの往復時間を求めて距離を測定する方式である。例えば、複数の画素のそれぞれと加算器とをパルス波形回路および信号線を介して接続し、加算器により画素毎のヒストグラムを合成し、合成したヒストグラムのピークまでの時間を距離に変換する測距装置が提案されている(例えば、特許文献1参照。)。
上述の従来技術では、画素毎のヒストグラムを合成することにより、合成しない場合と比較してS/N(Signal to Noise)比を向上させることができる。しかしながら、画素のそれぞれを加算器と信号線を介して接続する必要があるため、画素の微細化により画素数が増大するほど、信号線の配線数が増大する。配線数が増大すると、信号線を細くしなければならず、伝送帯域の確保が困難となる。また、配線数の増大により、配線の設計自由度が低下するとともに、スキューが大きくなってしまう。このように、配線数の増大により、画素の微細化が困難になるという問題がある。
本技術はこのような状況に鑑みて生み出されたものであり、距離を測定する固体撮像素子において、画素の微細化を容易にすることを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第1の側面は、光子の入射に応じて所定のアナログ信号を生成する複数の画素と上記複数の画素が共通に接続された信号線とが設けられた画素アレイ部と、上記信号線を介して伝送された上記アナログ信号に基づいて入射された光子数を検出する光子数検出部とを具備する固体撮像素子である。これにより、信号線の配線数が削減されるという作用をもたらす。
また、この第1の側面において、上記複数の画素のそれぞれは、上記アナログ信号として電流信号を上記信号線を介して供給し、上記光子数検出部は、電流信号を電圧信号に変換する電流電圧変換部と、上記電圧信号を上記光子数に変換するアナログデジタル変換部とを備えてもよい。これにより、電流信号に基づいて光子数が検出されるという作用をもたらす。
また、この第1の側面において、上記複数の画素のそれぞれは、上記光子が入射されると低下するカソード電位を出力する受光回路と、上記カソード電位に応じて第2のパルス信号を生成する第2のパルス信号生成部と、上記パルス信号に応じて上記電流信号を上記信号線に出力する電流源トランジスタとを備えてもよい。これにより、カソード電位の降下に対応して電流信号が伝送されるという作用をもたらす。
また、この第1の側面において、上記複数の画素のそれぞれは、上記カソード電位を反転した反転信号に基づいて上記第2のパルス信号よりパルス幅の短い第1のパルス信号を生成する第1のパルス信号生成部と、上記第1のパルス信号が生成されてから所定のマスク期間に亘って上記電流信号の上記信号線への出力を停止させるマスク処理部とをさらに備え、上記アナログデジタル変換部は、上記マスク期間内に上記電圧信号を上記光子数に変換してもよい。これにより、カソード電位の反転信号に応じてパルス信号が生成されてから、マスク期間に亘って電流信号がマスクされるという作用をもたらす。
また、この第1の側面において、上記複数の画素のそれぞれは、上記パルス信号と上記パルス信号を反転した信号とを差動増幅した一対の差動信号を上記電流信号として伝送してもよい。これにより、配線抵抗の増大による信号レベルの低下が抑制されるという作用をもたらす。
また、この第1の側面において、上記アナログデジタル変換部は、上記電流信号が出力されているか否かを確認するゼロ電流確認回路と、上記電流信号が出力されていない場合には、発光タイミングから上記カソード電位の降下までの経過時間をデジタル値に変換する時間デジタル変換器と、上記デジタル値および上記電圧信号に基づいて上記経過時間内に入射された上記光子数を検出する同時反応個数検出部とを備えてもよい。これにより、同時反応個数が検出されるという作用をもたらす。
また、この第1の側面において、上記同時反応個数検出部は、上記経過時間内の上記電圧信号のピーク値を保持するピークホールド回路と、上記ピーク値に基づいて上記光子数を検出するロジック回路とを備えてもよい。これにより、電圧信号のピーク値から光子数が検出されるという作用をもたらす。
また、この第1の側面において、上記同時反応個数検出部は、上記経過時間内の所定のタイミングで上記電圧信号を取り込んでホールド値として保持するサンプルホールド回路と、上記ホールド値に基づいて上記光子数を検出するロジック回路とを備えてもよい。これにより、サンプルホールドされた値から光子数が検出されるという作用をもたらす。
また、この第1の側面において、上記複数の画素のそれぞれは、上記アナログ信号として電圧信号を上記信号線を介して供給し、上記光子数検出部は、上記電圧信号を上記光子数に変換するアナログデジタル変換部を備えてもよい。これにより、電流電圧変換部が不要になるという作用をもたらす。
また、この第1の側面において、上記アナログデジタル変換部は、上記電圧信号の周波数特性に基づいて上記光子数を検出してもよい。これにより、電流電圧変換部が不要になり、周波数特性に基づいて光子数が検出されるという作用をもたらす。
また、この第1の側面において、上記アナログデジタル変換器は、上記電圧信号のスルーレートに基づいて上記光子数を検出してもよい。これにより、回路規模が削減されるという作用をもたらす。
また、この第1の側面において、上記画素アレイ部は、複数の画素ブロックに分割され、上記光子数検出部は、上記複数の画素ブロックのそれぞれについて上記光子数を検出してもよい。これにより、画素ブロックごとに測距データが生成されるという作用をもたらす。
また、本技術の第2の側面は、光子の入射に応じて所定のアナログ信号を生成する複数の画素と上記複数の画素が共通に接続された信号線とが設けられた画素アレイ部と、上記信号線を介して伝送された上記アナログ信号に基づいて入射された光子数を検出する光子数検出部と、上記光子数に基づいて所定の物体までの距離を測定する信号処理部とを具備する電子機器である。これにより、測距を行う機器において、信号線の配線数が削減されるという作用をもたらす。
以下、本技術を実施するための形態(以下、実施の形態と称する)について説明する。説明は以下の順序により行う。
1.第1の実施の形態(信号線に複数の画素を共通に接続する例)
2.第2の実施の形態(信号線に複数の画素を共通に接続し、マスク処理を行う例)
3.第3の実施の形態(信号線に複数の画素を共通に接続し、サンプルホールド回路を設けた例)
4.第4の実施の形態(信号線に複数の画素を共通に接続し、差動増幅する例)
5.第5の実施の形態(信号線に複数の画素を共通に接続し、電圧信号を伝送する例)
6.第6の実施の形態(信号線に複数の画素を共通に接続し、スルーレートを求める例)
7.移動体への応用例
1.第1の実施の形態(信号線に複数の画素を共通に接続する例)
2.第2の実施の形態(信号線に複数の画素を共通に接続し、マスク処理を行う例)
3.第3の実施の形態(信号線に複数の画素を共通に接続し、サンプルホールド回路を設けた例)
4.第4の実施の形態(信号線に複数の画素を共通に接続し、差動増幅する例)
5.第5の実施の形態(信号線に複数の画素を共通に接続し、電圧信号を伝送する例)
6.第6の実施の形態(信号線に複数の画素を共通に接続し、スルーレートを求める例)
7.移動体への応用例
<1.第1の実施の形態>
[測距モジュールの構成例]
図1は、本技術の実施の形態における測距モジュール100の一構成例を示すブロック図である。この測距モジュール100は、ToF方式により距離を測定する電子機器であり、発光部110、制御部120および固体撮像素子200を備える。なお、測距モジュール100は、特許請求の範囲に記載の電子機器の一例である。
[測距モジュールの構成例]
図1は、本技術の実施の形態における測距モジュール100の一構成例を示すブロック図である。この測距モジュール100は、ToF方式により距離を測定する電子機器であり、発光部110、制御部120および固体撮像素子200を備える。なお、測距モジュール100は、特許請求の範囲に記載の電子機器の一例である。
発光部110は、間欠的に照射光を発して物体に照射するものである。この発光部110は、例えば、矩形波の同期信号に同期して照射光を発生する。また、例えば、発光部110として発光ダイオードが用いられ、照射光として近赤外光などが用いられる。なお、動き信号は、周期信号であれば、矩形波に限定されない。例えば、同期信号は、サイン波であってもよい。また、照射光は、近赤外光に限定されず、可視光などであってもよい。
制御部120は、発光部110および固体撮像素子200を制御するものである。この制御部120は、同期信号を生成して発光部110および固体撮像素子200に信号線128および129を介して供給する。この同期信号の周波数は、例えば、20メガヘルツ(MHz)である。なお、同期信号の周波数は、20メガヘルツ(MHz)に限定されず、5メガヘルツ(MHz)などであってもよい。
固体撮像素子200は、間欠的な照射光に対する反射光を受光して、物体までの距離をToF方式で測定するものである。この固体撮像素子200は、測定した距離を示す測距データを生成して外部に出力する。
[固体撮像素子の構成例]
図2は、本技術の実施の形態における固体撮像素子200の積層構造の一例を示す図である。この固体撮像素子200は、受光チップ201と、その受光チップ201に積層されたロジックチップ202とを備える。これらのチップ間には、信号を伝送するための信号線が設けられる。
図2は、本技術の実施の形態における固体撮像素子200の積層構造の一例を示す図である。この固体撮像素子200は、受光チップ201と、その受光チップ201に積層されたロジックチップ202とを備える。これらのチップ間には、信号を伝送するための信号線が設けられる。
[受光チップの構成例]
図3は、本技術の実施の形態における受光チップ201の一構成例を示す平面図である。この受光チップ201には、受光部210が設けられ、受光部210には、二次元格子状に複数の受光回路220が設けられる。受光回路220の詳細については後述する。
図3は、本技術の実施の形態における受光チップ201の一構成例を示す平面図である。この受光チップ201には、受光部210が設けられ、受光部210には、二次元格子状に複数の受光回路220が設けられる。受光回路220の詳細については後述する。
[ロジックチップの構成例]
図4は、本技術の実施の形態におけるロジックチップ202の一構成例を示すブロック図である。このロジックチップ202には、アナログ回路アクセサリ230、電流信号生成部240、電流電圧変換部260、アナログデジタル変換部270および信号処理部290が配置される。
図4は、本技術の実施の形態におけるロジックチップ202の一構成例を示すブロック図である。このロジックチップ202には、アナログ回路アクセサリ230、電流信号生成部240、電流電圧変換部260、アナログデジタル変換部270および信号処理部290が配置される。
アナログ回路アクセサリ230は、アナログデジタル変換部270や信号処理部290の動作を制御するものである。例えば、アナログ回路アクセサリ230は、バイアス電圧やバイアス電流の供給、クロック信号の供給などを行う。
電流信号生成部240は、受光部210に入射された光子数に応じた電流信号を生成するものである。この電流信号生成部240は、電流信号を電流電圧変換部260へ供給する。
電流電圧変換部260は、電流信号を電圧信号に変換し、アナログデジタル変換部270へ出力するものである。
アナログデジタル変換部270は、電圧信号を、入射された光子数を示すデジタル信号に変換するものである。このアナログデジタル変換部270は、デジタル信号を信号処理部290に供給する。
信号処理部290は、制御部120からの同期信号に同期してデジタル信号を処理し、測距データを生成するものである。
[電流信号生成部の構成例]
図5は、本技術の第1の実施の形態における電流信号生成部240の一構成例を示すブロック図である。この電流信号生成部240には、複数の回路ブロック241が配列される。回路ブロック241のそれぞれには、複数の電流供給回路250が配列される。例えば、回路ブロック241には、4行×4列の電流供給回路250が二次元格子状に配列される。この電流供給回路250は、受光チップ201の受光回路220ごとに設けられ、対応する受光回路220と信号線を介して接続されている。受光回路220と、その回路に対応する電流供給回路250とからなる回路は、測距画像における1画素分の測距データを生成するために用いられる。
図5は、本技術の第1の実施の形態における電流信号生成部240の一構成例を示すブロック図である。この電流信号生成部240には、複数の回路ブロック241が配列される。回路ブロック241のそれぞれには、複数の電流供給回路250が配列される。例えば、回路ブロック241には、4行×4列の電流供給回路250が二次元格子状に配列される。この電流供給回路250は、受光チップ201の受光回路220ごとに設けられ、対応する受光回路220と信号線を介して接続されている。受光回路220と、その回路に対応する電流供給回路250とからなる回路は、測距画像における1画素分の測距データを生成するために用いられる。
[画素の構成例]
図6は、本技術の第1の実施の形態における画素305の一構成例を示す回路図である。受光チップ201内の受光回路220と、対応する電流供給回路250とからなる回路は、1つの画素305として機能する。また、回路ブロック241内の4行×4列の電流供給回路250は、1本の信号線249-j(jは、整数)に共通に接続されている。この信号線249-jは、電流供給回路250のそれぞれからの信号を伝送するバスとして機能する。
図6は、本技術の第1の実施の形態における画素305の一構成例を示す回路図である。受光チップ201内の受光回路220と、対応する電流供給回路250とからなる回路は、1つの画素305として機能する。また、回路ブロック241内の4行×4列の電流供給回路250は、1本の信号線249-j(jは、整数)に共通に接続されている。この信号線249-jは、電流供給回路250のそれぞれからの信号を伝送するバスとして機能する。
受光回路220は、抵抗221および光電変換素子222を備える。これらの抵抗221および光電変換素子222は、電源端子と接地端子との間において直列に接続される。
光電変換素子222は、入射光を光電変換して光電流を出力するものである。この光電変換素子222のカソードは、抵抗221を介して電源電位の端子に接続され、アノードは、その電源電位よりも低い電位の端子(接地端子など)に接続される。これにより、光電変換素子222には、逆バイアスが印加される。また、光電流は、光電変換素子222のカソードからアノードへの方向に流れる。
光電変換素子222としては、例えば、光電流を増幅することにより1光子の入射の有無を検出することができるアバランシェフォトダイオードが用いられる。また、アバランシェダイオードの中でも特に、SPADを用いることが望ましい。
抵抗221の一端は、電源電位の端子に接続され、他端は、光電変換素子222のカソードに接続される。光子が入射されるたびに、抵抗221に光電流が流れ、光電変換素子222のカソード電位COUTが、電源電位より低い値に降下する。
電流供給回路250は、光電変換素子222のカソード電位が降下した(言い換えれば、光子が入射された)際に電流信号を信号線249-jを介して電流電圧変換部260に供給するものである。この電流供給回路250は、インバータ251、単安定マルチバイブレータ252およびトランジスタ253を備える。トランジスタ253として、例えば、nMOS(n-channel Metal Oxide Semiconductor)トランジスタが用いられる。
インバータ251は、カソード電位COUTの信号を反転し、反転信号として単安定マルチバイブレータ252に供給するものである。
単安定マルチバイブレータ252は、インバータ251からのハイレベルの反転信号に応じて、所定のパルス幅のパルス信号MMOUTをトランジスタ253に出力するものである。なお、インバータ251および単安定マルチバイブレータ252からなる回路は、特許請求の範囲に記載の第2のパルス信号生成部の一例である。
トランジスタ253は、パルス信号MMOUTに応じて電流信号を生成し、信号線249-jに供給するものである。
なお、画素305は、インバータ251および単安定マルチバイブレータ252により、パルス信号を生成しているが、この構成に限定されない。画素305は、インバータ251のみによりパルス信号を生成することもできる。
図7は、本技術の第1の実施の形態における画素アレイ部300内の配線例を示す平面図である。画素アレイ部300には、複数の画素305が二次元格子状に配列される。また、画素アレイ部300は、各々が4行×4列の画素305からなる複数の画素ブロック301に分割される。また、画素305のj列には、信号線249-jが垂直方向に配線される。
信号線249-jのそれぞれは、互いに異なる画素ブロック301内の画素305に接続される。例えば、1乃至4行目を含む画素ブロック301をPB1とし、5乃至8行目を含む画素ブロック301をPB2とする。9乃至12行目を含む画素ブロック301をPB3とし、13乃至16行目を含む画素ブロック301をPB4とする。このとき、画素ブロックPB1は、信号線249-4に接続され、画素ブロックPB2は、信号線249-3に接続される。また、画素ブロックPB3は、信号線249-2に接続され、画素ブロックPB4は、信号線249-1に接続される。信号線249-5以降も同様に互いに異なる画素ブロック301に接続される。
信号線249-jに対応する画素ブロック301内の16個の画素305は、その信号線249-jに共通に接続される。また、信号線249-jのそれぞれは、電流電圧変換部260に接続される。
同図に例示した接続構成により、画素ブロック301内の16個の画素305は、それらが共通に接続された信号線249-jに電流信号を供給する。これらの画素305のうち、光子が略同時に入射された画素305が2つ以上ある場合、それらの生成した電流信号のそれぞれが信号線249-jにおいて合流し、電流電圧変換部260に入力される。電流電圧変換部260は、列ごとに、抵抗などにより、電流信号を電圧信号に変換する。これにより、略同時に入射された光子数に応じたレベルの電圧信号が生成される。
[アナログデジタル変換部の構成例]
図8は、本技術の第1の実施の形態におけるアナログデジタル変換部270の一構成例を示すブロック図である。このアナログデジタル変換部270は、複数のゼロ電流確認回路271と、複数の時間デジタル変換器272と、複数の同時反応個数検出回路280とを備える。ゼロ電流確認回路271、時間デジタル変換器272および同時反応個数検出回路280は、列ごとに配置され、対応する列の信号線249-jに共通に接続される。
図8は、本技術の第1の実施の形態におけるアナログデジタル変換部270の一構成例を示すブロック図である。このアナログデジタル変換部270は、複数のゼロ電流確認回路271と、複数の時間デジタル変換器272と、複数の同時反応個数検出回路280とを備える。ゼロ電流確認回路271、時間デジタル変換器272および同時反応個数検出回路280は、列ごとに配置され、対応する列の信号線249-jに共通に接続される。
ゼロ電流確認回路271は、対応する信号線249-jに流れる電流がゼロであるか否か、言い換えれば、信号線249-jを介して電流信号が出力されているか否かを確認するものである。このゼロ電流確認回路271は、確認結果を時間デジタル変換器272に供給する。
時間デジタル変換器272は、対応する信号線249-jについてゼロ電流が確認された場合には、発光部110の発光タイミングからカソード電位の降下までの経過時間をデジタル値に変換するものである。また、時間デジタル変換器272は、変換したデジタル値を同時反応個数検出回路280と信号処理部290とに供給する。
同時反応個数検出回路280は、信号線249-jからの電圧信号と時間デジタル変換器272からのデジタル値とに基づいて、対応する画素ブロック301内に、略同時に入射された光子数を同時反応個数として検出するものである。ここで、「略同時」とは、複数の光子の入射タイミングが完全に同時である場合、あるいは、入射タイミングが完全に同時でなくとも、対応するパルス信号のパルス期間の一部が重なる程度の時間差である場合を意味する。この同時反応個数検出回路280は、検出結果を示すデジタル信号を信号処理部290に供給する。
信号処理部290は、アナログデジタル変換部270からの検出結果に基づいて、画素ブロック301ごとにヒストグラムを生成する。このヒストグラムは、同時反応個数を検出したタイミングごとに、検出頻度を表すものである。また、検出頻度は、同時反応個数が多いほど、大きな重みにより重み付けされる。そして、信号処理部290は、ヒストグラムのピーク値のタイミングを反射光の入射タイミングとして検出し、照射光の照射タイミングから反射光の入射タイミングまでの往復時間を物体までの距離に変換する。
[同時反応個数検出回路の構成例]
図9は、本技術の第1の実施の形態における同時反応個数検出回路280の一構成例を示す回路図である。この同時反応個数検出回路280は、ピークホールド回路281、ADC(Analog to Digital Converter)285およびロジック回路286を備える。
図9は、本技術の第1の実施の形態における同時反応個数検出回路280の一構成例を示す回路図である。この同時反応個数検出回路280は、ピークホールド回路281、ADC(Analog to Digital Converter)285およびロジック回路286を備える。
ピークホールド回路281は、対応する信号線249-jを介して伝送される電圧信号のピーク値を保持するものである。このピークホールド回路281は、nMOSトランジスタ282、容量283およびリセットスイッチ284を備える。
nMOSトランジスタ282および容量283は、電源端子と接地端子との間に直列に挿入される。nMOSトランジスタ282のゲートは、対応する信号線249-jに接続される。また、nMOSトランジスタ282および容量283の接続点は、リセットスイッチ284およびADC285に接続される。
リセットスイッチ284は、ロジック回路286の制御に従って、容量283の電荷量を初期化するものである。
ADC285は、nMOSトランジスタ282および容量283の接続点の電位をデジタル信号に変換し、ロジック回路286に供給するものである。
ロジック回路286は、ADC285の示すデジタル値(すなわち、電圧信号の電圧値)に基づいて、同時反応個数を検出するものである。例えば、最大で16個の同時反応個数を検出する場合、16個の閾値THk(kは、1乃至16の整数)が予め設定され、電圧値がTHkを下回る場合などに、その電圧値がk個に変換される。ロジック回路286は、検出した同時反応個数を信号処理部290に供給する。
また、ロジック回路286は、時間デジタル変換器272からのデジタル値TDCOUTが所定値(例えば、「1」)であるときに、リセットスイッチ284を制御して容量283を初期化させる。これにより、ピークホールド回路281には、時間デジタル変換器272の計測する経過時間内における、電圧信号のピーク値が保持される。
図10は、本技術の第1の実施の形態における画素アレイ部300、電流電圧変換部260およびアナログデジタル変換部270の一構成例を示す図である。電流電圧変換部260およびアナログデジタル変換部270は、同時反応個数を検出する光子数検出部306として機能する。
画素アレイ部300には、複数の画素305が配列された画素ブロック301と、それらの画素305が共通に接続された信号線249-jとが設けられる。画素305のそれぞれは、光子の入射に応じてアナログ信号として電流信号を生成する。光子数検出部306は、そのアナログ信号(すなわち、電流信号)に基づいて、画素ブロック301内に略同時に入射された光子数(すなわち、同時反応個数)を検出する。
光子数検出部306内の電流電圧変換部260は、電流信号を電圧信号に変換する。また、光子数検出部306内のアナログデジタル変換部270は、電圧信号を同時反応個数に変換する。
また、アナログデジタル変換部270内のゼロ電流確認回路271は、電流信号が出力されているか否かを確認する。アナログデジタル変換部270内の時間デジタル変換器272は、電流が出力されていない場合には、発光タイミングからカソード電位の降下までの経過時間をデジタル値に変換する。アナログデジタル変換部270内の同時反応個数検出回路280は、デジタル値および電圧信号に基づいて、同時反応個数を検出する。
ここで、画素305ごとに、光子数検出部306までの信号線を個別に配線する比較例を想定する。この比較例では、画素305を微細化するほど、画素305と光子数検出部306との間の信号線の配線数が増大する。配線数が増大すると、信号線を細くしなければならず、伝送帯域の確保が困難となる。また、配線数の増大により、配線の設計自由度が低下し、スキューが大きくなってしまう。このように、配線数の増大により、画素の微細化が困難になる。
これに対して、信号線249-jを複数の画素305が共有する構成では、配線数の増大を抑制することができるため、画素の微細化が容易となる。
図11は、本技術の第1の実施の形態における固体撮像素子200の動作の一例を示すタイミングチャートである。画素ブロック301内の16個の画素305のそれぞれのカソード電位をCOUT_1乃至COUT_16とし、パルス信号をMMOUT_1乃至MMOUT_16とする。
タイミングT0の直前に、光子の入射に応じてカソード電位COUT_1が低下し、タイミングT1の直前に、光子の入射に応じてカソード電位COUT_2が低下したものとする。この場合、タイミングT0乃至T2のパルス幅のパルス信号MMOUT_1が生成され、その直後にタイミングT1乃至T3のパルス幅のパルス信号MMOUT_2が生成される。そして、タイミングT1の直後に、光子2つ分のレベルの電流信号が信号線249-jを介して出力される。同時反応個数検出回路280は、その電流信号のピーク値に基づいて、同時反応個数として「2」を検出する。
タイミングT3の後にゼロ電流が確認されると、時間デジタル変換器272が初期化される。そして、タイミングT4の直前に、光子の入射に応じてカソード電位COUT_16が低下したものとする。この場合、タイミングT4乃至T5のパルス幅のパルス信号MMOUT_16が生成され、タイミングT4の直後に、光子1つ分のレベルの電流信号が信号線249-jを介して出力される。同時反応個数検出回路280は、その電流信号のピーク値に基づいて、同時反応個数として「1」を検出する。
図12は、本技術の第1の実施の形態におけるヒストグラムの一例を示す図である。信号処理部290は、画素ブロック301について、所定数の同時反応個数の検出結果に基づいてヒストグラムを生成する。
画素ブロック301内に4画素が配置されるものとする。この場合、同時反応個数として、「0」乃至「4」が検出される。同図における縦軸は、同時反応個数の検出頻度を示し、横軸は、検出された時間を示す。検出頻度は、同時反応個数が多いほど、大きな値により重み付けされる。例えば、同時反応個数が「1」の検出頻度の重みを「w」(wは、実数)とすると、同時反応個数が「4」の検出頻度に対して「4w」の重みが設定される。
ここで、画素ブロック301内に略同時に入射された光子数を検出せず、画素毎に、その画素に光子が入射されたか否かを検出する比較例を想定する。
図13は、比較例のヒストグラムを示す図である。図12と図13とを比較すると、複数の光子の同時反応個数を検出する場合、ヒストグラムのピークが比較例よりも際立つ。これは、例えば、4個の光子が同時に入射した場合、同時反応個数を検出する際は、4個の全てを検出することができるのに対し、比較例では、4個のうち1個しか検出することができないためである。したがって、同時反応個数の検出により、ヒストグラムのピーク値の検出精度が向上し、その検出精度の向上により測距精度を高くすることができる。
[固体撮像素子の動作例]
図14は、本技術の第1の実施の形態における画素305の動作の一例を示すフローチャートである。この動作は、例えば、測距を行うための所定のアプリケーションが実行されたときに開始される。画素305は、まず、光電変換素子222のカソード電位が低下(言い換えれば、光子が入射)したか否かを判断する(ステップS901)。カソード電位が低下した場合(ステップS901:Yes)、画素305は、電流信号を生成して信号線を介して伝送する(ステップS902)。カソード電位が低下していない場合(ステップS901:No)、または、ステップS902の後に、画素305は、ステップS901以降を繰り返し実行する。
図14は、本技術の第1の実施の形態における画素305の動作の一例を示すフローチャートである。この動作は、例えば、測距を行うための所定のアプリケーションが実行されたときに開始される。画素305は、まず、光電変換素子222のカソード電位が低下(言い換えれば、光子が入射)したか否かを判断する(ステップS901)。カソード電位が低下した場合(ステップS901:Yes)、画素305は、電流信号を生成して信号線を介して伝送する(ステップS902)。カソード電位が低下していない場合(ステップS901:No)、または、ステップS902の後に、画素305は、ステップS901以降を繰り返し実行する。
図15は、本技術の第1の実施の形態におけるアナログデジタル変換部270の動作の一例を示すフローチャートである。この動作は、例えば、測距を行うための所定のアプリケーションが実行されたときに開始される。アナログデジタル変換部270は、ゼロ電流を確認したか否かを判断する(ステップS951)。
ゼロ電流を確認した場合(ステップS951:Yes)、アナログデジタル変換部270は、時間デジタル変換処理を実行し(ステップS952)、同時反応個数を検出する(ステップS953)。ゼロ電流を確認していない場合(ステップS951:No)、または、ステップS953の後にアナログデジタル変換部270は、ステップS951以降を繰り返し実行する。
このように、本技術の第1の実施の形態では、アナログデジタル変換部270は、複数の画素305が共通に接続された信号線249-jを介して伝送された電流信号に基づいて同時反応個数を検出するため、画素ごとに信号線を配線する必要が無くなる。これにより、画素毎に信号線を配線する場合と比較して、配線数を削減し、画素の微細化を容易にすることができる。
[変形例]
上述の第1の実施の形態では、4行×4列の画素305を画素ブロック301内に配列していたが、この構成では、単位面積当たりの測距点(すなわち、分解能)が不足する場合がある。この第1の実施の形態の変形例の固体撮像素子200は、画素ブロック301内の画素数を削減して、分解能を向上させた点において第1の実施の形態と異なる。
上述の第1の実施の形態では、4行×4列の画素305を画素ブロック301内に配列していたが、この構成では、単位面積当たりの測距点(すなわち、分解能)が不足する場合がある。この第1の実施の形態の変形例の固体撮像素子200は、画素ブロック301内の画素数を削減して、分解能を向上させた点において第1の実施の形態と異なる。
図16は、本技術の第1の実施の形態の変形例における1列または1行を配列した画素ブロック301の一例を示す平面図である。同図におけるaは、4行×1列の画素305を配列した画素ブロック301の一例である。同図におけるbは、2行×1列の画素305を配列した画素ブロック301の一例である。同図におけるcは、1行×4列の画素305を配列した画素ブロック301の一例である。
図17は、本技術の第1の実施の形態の変形例における2行×2列を配列した画素ブロック301の一例を示す平面図である。同図におけるaは、2行×2列の画素305を配列し、魚の骨状に信号線を配線した画素ブロック301の一例である。同図におけるbは、2行×2列の画素305を配列し、H型に信号線を配線した画素ブロック301の一例である。
図18は、本技術の第1の実施の形態の変形例における3行×2列および3行×3列を配列した画素ブロック301の一例を示す平面図である。同図におけるaは、3行×2列の画素305を配列し、H型に信号線を配線した画素ブロック301の一例である。同図におけるbは、3行×3列の画素305を配列し、魚の骨状に信号線を配線した画素ブロック301の一例である。
図16乃至18に例示するように、4行×4列よりも画素数を削減することにより、水平方向や垂直方向の測距点の個数(分解能)を増大することができる。
図19は、本技術の第1の実施の形態の変形例における4行×4列に配列した画素ブロック301の一例を示す平面図である。同図におけるaは、H型に信号線を配線した画素ブロック301の一例であり、同図におけるbは、魚の骨状に信号線を配線した画素ブロック301の一例である。画素数を削減しない場合、同図に例示するように、H型に配線してもよいし、魚の骨状に配線することもできる。
図20は、本技術の第1の実施の形態の変形例における千鳥配列の画素ブロック301の一例を示す平面図である。同図におけるaは、8個の画素305を千鳥配列した画素ブロック301の一例であり、同図におけるaは、16個の画素305を千鳥配列した画素ブロック301の一例である。同図に例示するように、画素305を千鳥配列することもできる。
図21は、本技術の第1の実施の形態の変形例における6角形に配列した画素ブロック301の一例を示す平面図である。同図におけるaは、7個の画素305のうち1個を中心として残りの6個を6角形に配列し、魚の骨状に配線した画素ブロック301の一例である。同図におけるbは、7個の画素305のうち1個を中心として残りの6個を6角形に配列し、放射状に配線した画素ブロック301の一例である。同図に例示するように6角形に画素305を配列することもできる。
図22は、本技術の第1の実施の形態の変形例における個々の画素が6角形の画素ブロック301の一例を示す平面図である。同図におけるaは、6角形の7個の画素305のうち1個を中心として残りの6個を6角形に配列し、魚の骨状に配線した画素ブロック301の一例である。同図におけるbは、6角形の7個の画素305のうち1個を中心として残りの6個を6角形に配列し、放射状に配線した画素ブロック301の一例である。画素305は矩形であってもよいし、同図に例示するように、6角形であってもよい。
このように、本技術の第1の実施の形態の変形例によれば、画素ブロック301内の画素数を削減したため、分解能を向上させることができる。
<2.第2の実施の形態>
上述の第1の実施の形態では、アナログデジタル変換部270は、同時反応個数を検出していたが、光子数と電流信号のレベルとの間に線形性が維持される期間中に、新たに光子が入射されると、誤検出が生じるおそれがある。この第2の実施の形態の固体撮像素子200は、線形性が維持されるマスク期間に亘って、電流信号の供給をマスクすることにより、誤検出を抑制した点において第1の実施の形態と異なる。
上述の第1の実施の形態では、アナログデジタル変換部270は、同時反応個数を検出していたが、光子数と電流信号のレベルとの間に線形性が維持される期間中に、新たに光子が入射されると、誤検出が生じるおそれがある。この第2の実施の形態の固体撮像素子200は、線形性が維持されるマスク期間に亘って、電流信号の供給をマスクすることにより、誤検出を抑制した点において第1の実施の形態と異なる。
図23は、本技術の第2の実施の形態における画素305の一構成例を示す回路図である。この画素305は、電流供給回路250内にパルス整形部320およびマスク処理部330をさらに設けた点において第1の実施の形態と異なる。また、画素ブロック301ごとに信号線259-jがさらに配線され、画素ブロック301内のマスク処理部330のそれぞれは、その信号線259-jに共通に接続される。この信号線259-jを介してマスク信号MSKが伝送される。
図24は、本技術の第2の実施の形態における立上り検出部320およびマスク処理部330の一構成例を示す回路図である。パルス整形部320は、インバータ321およびAND(論理積)ゲート322を備える。マスク処理部330は、抵抗331と、nMOSトランジスタ332と、ANDゲート333と、スイッチ334、335および337と、NOR(否定論理和)ゲート336とを備える。なお、パルス整形部320内のインバータ321の個数は、奇数個であれば、1個に限定されない。
インバータ321は、インバータ251からの反転信号を反転してANDゲート322に供給するものである。ANDゲート322は、インバータ251からの反転信号と、インバータ321からの信号との論理積をパルス信号A1'としてANDゲート333および単安定マルチバイブレータ252に供給するものである。
マスク処理部330において、ANDゲート333は、ANDゲート322からのパルス信号A1'と、マスク信号MSKとの論理積をパルス信号A1としてスイッチ334およびNORゲート336に出力するものである。また、抵抗331およびnMOSトランジスタ332は、電源端子と接地端子との間において、直列に接続される。
第2の実施の形態の単安定マルチバイブレータ252は、パルス信号B1を、nMOSトランジスタ332のゲートと、スイッチ335と、NORゲート336とに供給する。
スイッチ334は、電源端子とスイッチ337との間の経路をパルス信号A1に従って開閉するものである。スイッチ335は、バイアス電圧Vbiasの端子と、スイッチ334および337の接続点の間の経路を、パルス信号B1に従って開閉するものである。この接続点は、トランジスタ253のゲートに接続される。NORゲート336は、パルス信号A1と、パルス信号B1との否定論理和の制御信号C1をスイッチ337に供給するものである。スイッチ337は、スイッチ334と接地端子との間の経路を制御信号C1に従って開閉するものである。
同図に例示した回路構成により、パルス整形部320は、インバータ251からの反転信号に基づいて、後段の単安定マルチバイブレータ252の生成するパルス信号より短いパルス幅のパルス信号A1を生成する。パルス信号A1のパルス幅は、インバータ321の個数により調整される。なお、パルス整形部320は、特許請求の範囲に第1のパルス信号生成部の一例である。また、マスク処理部330は、パルス信号A1が生成され、その信号が立ち下がってから、一定のマスク期間に亘ってローレベルのマスク信号MSKを信号線259-jに供給する。このマスク期間は、パルス信号B1などがハイレベルである期間に該当する。このマスク期間内において、マスク処理部330は、パルス信号A1が新たに生成されたとしても、トランジスタ253をオフ状態に維持し、電流信号の出力をマスクする。なお、パルス整形部320の回路は、後段の単安定マルチバイブレータ252よりも短いパルス幅のパルス信号を生成することができるものであれば、同図に例示した回路に限定されない。例えば、パルス整形部320にも単安定マルチバイブレータを配置することができる。
なお、画素305ごとに、抵抗331およびnMOSトランジスタ332を配置しているが、この構成に限定されない。画素ブロック301内に、抵抗331およびnMOSトランジスタ332を1つずつ配置し、画素ブロック301内の全画素でそれらを共有する構成とすることもできる。
図25は、本技術の第2の実施の形態における固体撮像素子200の動作の一例を示すタイミングチャートである。
タイミングT0の直前に、光子の入射に応じてカソード電位COUT_1が低下し、タイミングT1の直前に、光子の入射に応じてカソード電位COUT_2が低下したものとする。この場合、タイミングT0で、反転信号の立上りが検出され、パルス信号A1'が生成される。また、タイミングT1でパルス信号A2'が生成される。このパルス信号A2'が立ち下がってから、タイミングT2乃至T3のマスク期間に亘って、マスク信号MSKがローレベルに制御される。このマスク期間は、パルス信号B1およびB2のいずれかがハイレベルである期間に該当する。このパルス期間内に新たな光子の入射がないものとする。
また、タイミングT0およびT1においてパルス信号A1およびA2が生成され、それらにより、電流信号が伝送される。この電流信号に基づいて同時反応個数が検出される。
そして、マスク期間経過時のタイミングT3にパルス信号A16'が生成されると、タイミングT4乃至T5のマスク期間に亘って、マスク信号MSKがローレベルに制御される。
同図に例示したように、マスク期間内に新たな光子の入射が無い場合、電流信号はマスクされず、第1の実施の形態と同様に電流信号から同時反応個数が検出される。
図26は、本技術の第2の実施の形態における電流信号がマスクされる際の固体撮像素子の動作の一例を示すタイミングチャートである。
タイミングT0の直前に、光子の入射に応じてカソード電位COUT_1が低下し、タイミングT1の直前に、光子の入射に応じてカソード電位COUT_2が低下したものとする。その後のタイミングT3の直前に、光子の入射に応じてカソード電位COUT_16が低下したものとする。この場合、タイミングT0で、反転信号の立上りが検出され、パルス信号A1'が生成される。また、タイミングT1でパルス信号A2'が生成され、タイミングT3でパルス信号A3'が生成される。
また、検出信号A2'が立ち下がってから、タイミングT2乃至T4のマスク期間に亘って、マスク信号MSKがローレベルに制御される。このマスク期間は、パルス信号B1、B2およびB16のいずれかがハイレベルである期間に該当する。
同図においては、マスク期間内に光が入射され、パルス信号A16'が生成されている。この場合、マスク処理部330は、ローレベルのマスク信号MSKに従って、対応するパルス信号A16を消失させる。これにより、パルス信号A16に対応する電流信号の出力がマスクされる。
また、タイミングT0およびT1においてパルス信号A1およびA2が生成され、それらにより、電流信号が伝送される。この電流信号に基づいて同時反応個数が検出される。ここで、パルス信号A1の立上りから立下りまでの期間内は、略同時に入射された光子数と、電流信号のレベルとの間に線形性が維持されないが、その期間の経過後は線形性が維持されるようになる。このため、電流信号をマスクしない第1の実施の形態では、その線形性が維持される期間内に、新たな光子が入射されると、その新たな光子に応じた電流信号の変動により、誤った同時反応個数が検出されるおそれがある。これに対して、第2の実施の形態では、同図に例示したように、線形性の維持されるマスク期間に亘って新たな電流信号をマスクするため、同時反応個数を正確に検出することができる。
図27は、本技術の第2の実施の形態における画素305の動作の一例を示すフローチャートである。この第2の実施の形態の画素305は、ステップS903をさらに実行する点において第1の実施の形態と異なる。カソード電位が低下した場合(ステップS901:Yes)、画素305は、マスク信号MSKを参照し、マスク期間内であるか否かを判断する(ステップS903)。
マスク期間内でない場合(ステップS903:No)、画素305は、電流信号を生成して信号線を介して伝送する(ステップS902)。マスク期間内である場合(ステップS903:Yes)、または、ステップS902の後に画素305は、ステップS901以降を繰り返し実行する。
このように本技術の第2の実施の形態によればマスク処理部330は、光子数と電流信号のレベルとの間に線形性が維持されるマスク期間に亘って新たな電流信号をマスクするため、同時反応個数の誤検出を抑制することができる。
<3.第3の実施の形態>
上述の第2の実施の形態では、マスク処理部330が、マスク期間に亘って電流信号をマスクしていたが、パルス信号B2の後のパルス信号B16に対応するパルス信号B16のパルス期間内は、電流信号がマスクされていない。このため、その期間内に信号線249-jのレベルが変動するおそれがある。この第3の実施の形態の固体撮像素子200は、サンプルホールド回路を設けることにより、マスクされていない期間の電流信号の変動の影響を抑制した点において第2の実施の形態と異なる。
上述の第2の実施の形態では、マスク処理部330が、マスク期間に亘って電流信号をマスクしていたが、パルス信号B2の後のパルス信号B16に対応するパルス信号B16のパルス期間内は、電流信号がマスクされていない。このため、その期間内に信号線249-jのレベルが変動するおそれがある。この第3の実施の形態の固体撮像素子200は、サンプルホールド回路を設けることにより、マスクされていない期間の電流信号の変動の影響を抑制した点において第2の実施の形態と異なる。
図28は、本技術の第3の実施の形態における同時反応個数検出回路280の一構成例を示す回路図である。この第3の実施の形態の同時反応個数検出回路280は、ピークホールド回路281の代わりにサンプルホールド回路310を備える点において第2の実施の形態と異なる。
サンプルホールド回路310は、所定のタイミングで、電流電圧変換部260からの電圧信号を取り込んでホールド値として保持するものである。このサンプルホールド回路310は、サンプルスイッチ311および容量312を備える。
サンプルスイッチ311は、ロジック回路286の制御に従って、信号線249-jとADC285との間の経路を開閉するものである。容量312は、サンプルスイッチ311およびADC285の間の経路と接地端子との間に挿入される。なお、サンプルホールド回路310の回路構成は、同図に例示したものに限定されない。例えば、ボトムプレートサンプリングを行う回路を設けてもよい。
ロジック回路286は、ホールド値に基づいて同時反応個数を検出する。また、ロジック回路286は、例えば、時間デジタル変換器272からのデジタル値TDCOUTが所定値(例えば、「1」)であるときに、サンプルスイッチ311を制御して、電圧信号を取り込ませる(すなわち、サンプルさせる)。これにより、この後のパルス信号B16のパルス期間内の電圧信号がサンプルされないため、そのパルス期間内に電流信号が変動しても、ホールド値は変動しない。これにより、電流信号の変動による誤検出を抑制することができる。
このように、本技術の第3の実施の形態では、サンプルホールド回路310が、所定のタイミングで電圧信号を取り込んで保持するため、その後に電流信号が変動しても、ホールド値は変動しない。これにより、電流信号の変動による誤検出を抑制することができる。
<4.第4の実施の形態>
上述の第1の実施の形態では、画素ブロック301ごとに1本の信号線249-jを介して電流信号を伝送していたが、信号線が長くなるほど、配線抵抗が増大し、信号レベルが低下するおそれがある。この第4の実施の形態の固体撮像素子200は、パルス信号と、その反転信号とを差動増幅した一対の差動信号を伝送する点において第1の実施の形態と異なる。
上述の第1の実施の形態では、画素ブロック301ごとに1本の信号線249-jを介して電流信号を伝送していたが、信号線が長くなるほど、配線抵抗が増大し、信号レベルが低下するおそれがある。この第4の実施の形態の固体撮像素子200は、パルス信号と、その反転信号とを差動増幅した一対の差動信号を伝送する点において第1の実施の形態と異なる。
図29は、本技術の第4の実施の形態における画素305の一構成例を示す回路図である。この第5の実施の形態の画素305は、トランジスタ253の代わりに、インバータ256と、差動トランジスタ254および255と、電流源257とを備える点において第1の実施の形態と異なる。
また、第4の実施の形態では、画素ブロック301ごとに、信号線249-jに加えて信号線248-jがさらに配線される。これらの一対の信号線に、画素ブロック301内の複数の画素305が共通に接続される。
第4の実施の形態の単安定マルチバイブレータ252は、パルス信号を差動トランジスタ254のゲートとインバータ256とに供給する。インバータ256は、パルス信号を反転して差動トランジスタ255のゲートに供給するものである。
差動トランジスタ254は、信号線248-jと電流源257の間に挿入され、差動トランジスタ255は、信号線249-jと電流源257の間に挿入される。電流源257が、一定の電流を供給するものである。
差動トランジスタ254およ255と、電流源257とからなる回路は、パルス信号と、その反転信号とを差動増幅する差動増幅回路として機能する。そして、信号線248-jおよび249-jを介して、一対の差動信号が、電流信号として電流電圧変換部260に供給される。このように、差動増幅した一対の差動信号を伝送することにより、差動増幅せずに伝送する場合と比較して、配線抵抗の増大による信号レベルの低下を抑制することができる。
なお、第4の実施の形態に第3の実施の形態を適用することもできる。
このように、本技術の第4の実施の形態によれば、画素305が、差動増幅した一対の差動信号を伝送するため、差動増幅しない場合と比較して配線抵抗の増大による信号レベルの低下を抑制することができる。
<5.第5の実施の形態>
上述の第1の実施の形態では、画素305のそれぞれは、アナログ信号として電流信号を伝送していたが、その代わりに電圧信号を伝送することもできる。この第5の実施の形態の固体撮像素子200は、電圧信号を伝送する点において、第1の実施の形態と異なる。
上述の第1の実施の形態では、画素305のそれぞれは、アナログ信号として電流信号を伝送していたが、その代わりに電圧信号を伝送することもできる。この第5の実施の形態の固体撮像素子200は、電圧信号を伝送する点において、第1の実施の形態と異なる。
図30は、本技術の第5の実施の形態における画素アレイ部300の一構成例を示す回路図である。この第5の実施の形態の画素アレイ部300には、画素ブロック301ごとに、nMOSトランジスタ361、インバータ362およびリチャージ制御部350が設けられる。また、画素305のそれぞれには、電流信号供給回路250の代わりに、電圧制御回路340が配置される。
電圧制御回路340には、インバータ341、NORゲート342、ANDゲート343およびNMOSトランジスタ344が配置される。また、リチャージ制御部350には、ORゲート351、遅延回路352および単安定マルチバイブレータ353が配置される。
インバータ341は、カソード電位COUTの信号を反転し、反転信号INVOUT_1としてORゲート351およびANDゲート343へ供給するものである。ANDゲート343は、インバータ341からの反転信号と、単安定マルチバイブレータ353からのパルス信号MMOUTとの論理積をNORゲート342に出力するものである。NORゲート342は、カソード電位COUTの信号と、ANDゲート343からの信号との否定論理和をnMOSトランジスタ344のゲートに供給するものである。nMOSトランジスタ344は、信号線249-jと接地端子との間に挿入される。
リチャージ制御部350において、ORゲート351は、画素ブロック301内の画素305のそれぞれからの反転信号INVOUT_1乃至INVOUT_16の論理和を遅延回路352に供給するものである。遅延回路352は、ORゲート351からの信号を遅延させて単安定マルチバイブレータ353に供給するものである。単安定マルチバイブレータ353は、遅延回路352からの遅延信号に応じてパルス信号MMOUTを生成し、インバータ362と、それぞれの画素305のANDゲート343とに出力するものである。
インバータ362は、パルス信号MMOUTを反転してnMOSトランジスタ361のゲートに出力するものである。nMOSトランジスタ361は、電源端子と信号線249-jとの間に挿入される。
また、第5の実施の形態では、電流電圧変換部260が配置されず、信号線249-jは、電流電圧変換部260を介さずにアナログデジタル変換部270に接続される。
同図に例示した構成により、リチャージ制御部350は、反転信号INVOUT_1乃至INVOUT_16のうち最も早い立上りを検出し、その検出結果を遅延させてパルス信号MMOUTを生成する。
また、リチャージ制御部350は、パルス信号MMOUTのパルス期間内において電源側のnMOSトランジスタ361をオン状態にし、パルス期間外はオフ状態にして信号線249-j(すなわち、バス)をリチャージさせる。これらの制御により、同時反応個数が多いほど、レベルが急速に変化する電圧信号がアナログ信号として生成され、信号線249-jを介して伝送される。
図31は、本技術の第5の実施の形態におけるアナログデジタル変換部270の一構成例を示すブロック図である。この第5の実施の形態のアナログデジタル変換部270は、各列に、ゼロ電流確認回路271が配置されない点において第1の実施の形態と異なる。
また、時間デジタル変換器272は、クロック信号CLKに同期したタイミング(立下りや立下りなど)、すなわち発光タイミングからの経過時間をデジタル値に変換する。
図32は、本技術の第5の実施の形態における同時反応個数検出回路280の一構成例を示すブロック図である。この第5の実施の形態の同時反応個数検出回路280は、互いに異なる周波数成分を抽出する複数の周波数成分抽出回路370と、ロジック回路380とを備える。また、周波数成分抽出回路370のそれぞれは、バンドパスフィルタ371、ピークホールド回路372およびADC373を備える。
バンドパスフィルタ371は、電圧信号内の対応する周波数成分を通過させて、ピークホールド回路372に供給するものである。ピークホールド回路372およびADC373の構成は、第1の実施の形態のピークホールド回路281およびADC285と同様である。
ロジック回路380は、電圧信号の周波数特性に基づいて、同時反応個数を検出するものである。例えば、周波数が所定値より低い低周波数成分と、周波数が所定値より高い高周波数成分とが抽出された際に、低周波数成分に対して高周波数成分のレベルが高いほど、多くの個数が検出される。また、ロジック回路380は、時間デジタル変換器272からのデジタル値が所定値であるときに、ピークホールド回路372を初期化する。
図33は、本技術の第5の実施の形態における固体撮像素子の動作の一例を示すタイミングチャートである。
タイミングT0の直前に、光子の入射に応じてカソード電位COUT_1が低下し、タイミングT1の直前に、光子の入射に応じてカソード電位COUT_2が低下したものとする。また、タイミングT3の直前に、光子の入射に応じてカソード電位COUT_16が低下したものとする。この場合、タイミングT0において、反転信号INVOUT_1が生成され、タイミングT1において反転信号INVOUT_2が生成される。
そして、タイミングT0の直後に、ORゲート351によりハイレベルの論理和OROUTの出力が開始される。そして、その論理和OROUTを遅延した遅延信号OROUTdに応じて、タイミングT2乃至T4のパルス幅のパルス信号MMOUTが出力される。
また、タイミングT0の直後に、同時反応個数に応じた周波数特性の電圧信号が信号線249-jを介して出力される。この信号線249-jは、タイミングT2以降において、パルス信号MMOUTの反転信号によりリチャージされる。また、ハイレベルのパルス信号MMUOTがANDゲート343に入力されることにより、略同時に入射されていない光子に対応する反転信号INVOUT_16の生成が抑制される。
図34は、本技術の第5の実施の形態における画素305の動作の一例を示すフローチャートである。画素305は、まず、光電変換素子222のカソード電位が低下(言い換えれば、光子が入射)したか否かを判断する(ステップS901)。カソード電位が低下した場合(ステップS901:Yes)、画素305は、当該画素の光子が他の画素の光子と略同時に入射されたか否かを判断する(ステップS904)。この判断は、ANDゲート343により行われる。ANDゲート343の出力がハイレベルであることは、光子が略同時に入射されていないことを示す。
光子が略同時に入射された場合(ステップS904:Yes)、画素305は、電圧信号を生成し、信号線を介して伝送する(ステップS905)。そして、画素305は、信号線249-jのリチャージが完了したか否かを判断する(ステップS906)。光子が略同時に入射されていない場合(ステップS904:No)、その画素305からは電圧信号は出力されずにステップS906が実行される。
リチャージが完了していない場合(ステップS906:No)、画素305は、ステップS906を繰り返す。リチャージが完了した場合(ステップS906:Yes)、画素305は、ステップS901以降を繰り返し実行する。
このように、本技術の第5の実施の形態では、画素305は、光の入射に応じて電圧信号を生成して伝送するため、電流電圧変換部260やゼロ電流確認回路271が不要となる。
<6.第6の実施の形態>
上述の第5の実施の形態では、同時反応個数検出回路280は、周波数成分ごとにバンドパスフィルタ371やピークホールド回路372を設けて、その周波数成分を抽出していた。しかし、この構成では、抽出する周波数成分が多いほど、バンドパスフィルタ371等の個数が多くなり、同時反応個数検出回路280の回路規模が増大してしまう。この第6の実施の形態の固体撮像素子200は、スルーレートに基づいて同時反応個数を検出することにより、同時反応個数検出回路280の回路規模を削減した点において第5の実施の形態と異なる。
上述の第5の実施の形態では、同時反応個数検出回路280は、周波数成分ごとにバンドパスフィルタ371やピークホールド回路372を設けて、その周波数成分を抽出していた。しかし、この構成では、抽出する周波数成分が多いほど、バンドパスフィルタ371等の個数が多くなり、同時反応個数検出回路280の回路規模が増大してしまう。この第6の実施の形態の固体撮像素子200は、スルーレートに基づいて同時反応個数を検出することにより、同時反応個数検出回路280の回路規模を削減した点において第5の実施の形態と異なる。
図35は、本技術の第6の実施の形態における同時反応個数検出回路280の一構成例を示すブロック図である。この第6の実施の形態の同時反応個数検出回路280は、コンパレータ391および392と、ラッチ回路393および394と、インバータ395と、ANDゲート396とを備える。また、同時反応個数検出回路280は、電流源397、スイッチ398、容量399、ADC400、リセットスイッチ401およびロジック回路402をさらに備える。
コンパレータ391は、信号線249-jを介して伝送される電圧信号のレベルと、所定の上限閾値ThHとを比較するものである。このコンパレータ391は、比較結果をラッチ回路393のクロック端子に出力する。コンパレータ392は、電圧信号のレベルと、上限閾値ThHより低い下限閾値ThLとを比較するものである。このコンパレータ392は、比較結果をラッチ回路394のクロック端子に出力する。
ラッチ回路393は、コンパレータ391からの信号に同期して、ハイレベルを保持し、インバータ395に出力するものである。また、ラッチ回路393の保持値は、ロジック回路402によりローレベルに初期化される。ラッチ回路394は、コンパレータ392からの信号に同期して、ハイレベルを保持し、ANDゲート396に出力するものである。また、ラッチ回路394の保持値は、ロジック回路402によりローレベルに初期化される。
インバータ395は、ラッチ回路393の出力を反転してANDゲート396に出力するものである。ANDゲート396は、インバータ395の出力と、ラッチ回路394の出力との論理積をスイッチ398に出力するものである。
電流源397は、一定の電流を供給するものである。スイッチ398は、ANDゲート396の論理積がハイレベルである場合に、電流源397からの電流を容量399に供給するものである。一方、ANDゲート396の論理積がローレベルである場合、スイッチ398は、電流の出力先を接地端子に切り替える。
リセットスイッチ401は、ロジック回路402の制御に従って、容量399の電荷量を初期化するものである。
ADC400は、スイッチ398および容量399の接続点の電位をデジタル信号に変換し、ロジック回路402に出力するものである。この電位は、電圧信号が、上限閾値ThHおよび下限閾値ThLの一方から他方へ変化する時間に応じた値である。
ロジック回路402は、ADC400からのデジタル信号に基づいて、スルーレートを求めるものである。前述したように、ADC400のデジタル信号(電位)は、電圧信号が、上限閾値ThHおよび下限閾値ThLの一方から他方へ変化する時間を示す。したがって、ロジック回路402は、上限閾値ThHおよび下限閾値ThLの差分を、デジタル信号の示す時間により除算することにより、電圧信号のレベルが変化する速度(すなわち、スルーレート)を求めることができる。そして、ロジック回路402は、スルーレートに基づいて、同時反応個数を検出して信号処理部290へ出力する。例えば、スルーレートが高いほど、多くの同時反応個数が検出される。
また、ロジック回路402は、同時反応個数の検出後の所定のタイミングでリセットスイッチ401を制御して容量399を初期化させ、また、ラッチ回路393および394へリセット信号を供給して保持値を初期化する。
同図に例示したように、スルーレートに基づいて同時反応個数を検出する場合、周波数成分ごとにバンドパスフィルタ371やピークホールド回路372を設ける必要が無くなる。これにより、同時反応個数検出回路280の回路規模を削減することができる。
このように、本技術の第6の実施の形態では、同時反応個数検出回路280は、スルーレートに基づいて同時反応個数を検出するため、周波数成分ごとのバンドパスフィルタ371やピークホールド回路372の配置が不要となる。これにより、同時反応個数検出回路280の回路規模を削減することができる。
<7.移動体への応用例>
本開示に係る技術(本技術)は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
本開示に係る技術(本技術)は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図36は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム12000は、通信ネットワーク12001を介して接続された複数の電子制御ユニットを備える。図36に示した例では、車両制御システム12000は、駆動系制御ユニット12010、ボディ系制御ユニット12020、車外情報検出ユニット12030、車内情報検出ユニット12040、及び統合制御ユニット12050を備える。また、統合制御ユニット12050の機能構成として、マイクロコンピュータ12051、音声画像出力部12052、及び車載ネットワークI/F(interface)12053が図示されている。
駆動系制御ユニット12010は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット12010は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット12020は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット12020は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット12020には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット12020は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット12030は、車両制御システム12000を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット12030には、撮像部12031が接続される。車外情報検出ユニット12030は、撮像部12031に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット12030は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部12031は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部12031は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部12031が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット12040は、車内の情報を検出する。車内情報検出ユニット12040には、例えば、運転者の状態を検出する運転者状態検出部12041が接続される。運転者状態検出部12041は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット12040は、運転者状態検出部12041から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット12010に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むADAS(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ12051は、車外情報検出ユニット12030で取得される車外の情報に基づいて、ボディ系制御ユニット12020に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車外情報検出ユニット12030で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部12052は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図36の例では、出力装置として、オーディオスピーカ12061、表示部12062及びインストルメントパネル12063が例示されている。表示部12062は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図37は、撮像部12031の設置位置の例を示す図である。
図37では、撮像部12031として、撮像部12101,12102,12103,12104,12105を有する。
撮像部12101,12102,12103,12104,12105は、例えば、車両12100のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部12101及び車室内のフロントガラスの上部に備えられる撮像部12105は、主として車両12100の前方の画像を取得する。サイドミラーに備えられる撮像部12102,12103は、主として車両12100の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部12104は、主として車両12100の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部12105は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図37には、撮像部12101ないし12104の撮影範囲の一例が示されている。撮像範囲12111は、フロントノーズに設けられた撮像部12101の撮像範囲を示し、撮像範囲12112,12113は、それぞれサイドミラーに設けられた撮像部12102,12103の撮像範囲を示し、撮像範囲12114は、リアバンパ又はバックドアに設けられた撮像部12104の撮像範囲を示す。例えば、撮像部12101ないし12104で撮像された画像データが重ね合わせられることにより、車両12100を上方から見た俯瞰画像が得られる。
撮像部12101ないし12104の少なくとも1つは、距離情報を取得する機能を有していてもよい。例えば、撮像部12101ないし12104の少なくとも1つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を基に、撮像範囲12111ないし12114内における各立体物までの距離と、この距離の時間的変化(車両12100に対する相対速度)を求めることにより、特に車両12100の進行路上にある最も近い立体物で、車両12100と略同じ方向に所定の速度(例えば、0km/h以上)で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ12051は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御(追従停止制御も含む)や自動加速制御(追従発進制御も含む)等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を元に、立体物に関する立体物データを、2輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ12051は、車両12100の周辺の障害物を、車両12100のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ12051は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ12061や表示部12062を介してドライバに警報を出力することや、駆動系制御ユニット12010を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部12101ないし12104の少なくとも1つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ12051は、撮像部12101ないし12104の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部12101ないし12104の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ12051が、撮像部12101ないし12104の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部12052は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部12062を制御する。また、音声画像出力部12052は、歩行者を示すアイコン等を所望の位置に表示するように表示部12062を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、車外情報検出ユニット12030に適用され得る。具体的には、図1の測距モジュール100を、車外情報検出ユニット12030に適用することができる。車外情報検出ユニット12030に本開示に係る技術を適用することにより、画素の微細化が容易となるため、測距精度を向上させることが可能になる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
なお、本技術は以下のような構成もとることができる。
(1)光子の入射に応じて所定のアナログ信号を生成する複数の画素と前記複数の画素が共通に接続された信号線とが設けられた画素アレイ部と、
前記信号線を介して伝送された前記アナログ信号に基づいて入射された光子数を検出する光子数検出部と
を具備する固体撮像素子。
(2)前記複数の画素のそれぞれは、前記アナログ信号として電流信号を前記信号線を介して供給し、
前記光子数検出部は、
電流信号を電圧信号に変換する電流電圧変換部と、
前記電圧信号を前記光子数に変換するアナログデジタル変換部と
を備える前記(1)記載の固体撮像素子。
(3)前記複数の画素のそれぞれは、
前記光子が入射されると低下するカソード電位を出力する受光回路と、
前記カソード電位に応じて第2のパルス信号を生成する第2のパルス信号生成部と、
前記パルス信号に応じて前記電流信号を前記信号線に出力するトランジスタと
を備える前記(2)記載の固体撮像素子。
(4)前記複数の画素のそれぞれは、
前記カソード電位を反転した反転信号に基づいて前記第2のパルス信号よりパルス幅の短い第1のパルス信号を生成する第1のパルス信号生成部と、
前記第1のパルス信号が生成されてから所定のマスク期間に亘って前記電流信号の前記信号線への出力を停止させるマスク処理部と
をさらに備え、
前記アナログデジタル変換部は、前記マスク期間内に前記電圧信号を前記光子数に変換する
前記(3)記載の固体撮像素子。
(5)前記複数の画素のそれぞれは、前記パルス信号と前記パルス信号を反転した信号とを差動増幅した一対の差動信号を前記電流信号として伝送する
前記(3)または(4)に記載の固体撮像素子。
(6) 前記アナログデジタル変換部は、
前記電流信号が出力されているか否かを確認するゼロ電流確認回路と、
前記電流信号が出力されていない場合には、発光タイミングから前記カソード電位の降下までの経過時間をデジタル値に変換する時間デジタル変換器と、
前記デジタル値および前記電圧信号に基づいて前記経過時間内に入射された前記光子数を検出する同時反応個数検出部と
を備える前記(3)から(5)のいずれかに記載の固体撮像素子。
(7)前記同時反応個数検出部は、
前記経過時間内の前記電圧信号のピーク値を保持するピークホールド回路と、
前記ピーク値に基づいて前記光子数を検出するロジック回路と
を備える前記(6)記載の固体撮像素子。
(8)前記同時反応個数検出部は、
前記経過時間内の所定のタイミングで前記電圧信号を取り込んでホールド値として保持するサンプルホールド回路と、
前記ホールド値に基づいて前記光子数を検出するロジック回路と
を備える前記(6)記載の固体撮像素子。
(9)前記複数の画素のそれぞれは、前記アナログ信号として電圧信号を前記信号線を介して供給し、
前記光子数検出部は、前記電圧信号を前記光子数に変換するアナログデジタル変換部を備える前記(1)記載の固体撮像素子。
(10)前記アナログデジタル変換部は、前記電圧信号の周波数特性に基づいて前記光子数を検出する
前記(9)記載の固体撮像素子。
(11)前記アナログデジタル変換器は、前記電圧信号のスルーレートに基づいて前記光子数を検出する
前記(9)記載の固体撮像素子。
(12)前記画素アレイ部は、複数の画素ブロックに分割され、
前記光子数検出部は、前記複数の画素ブロックのそれぞれについて前記光子数を検出する
前記(1)から(11)のいずれかに記載の固体撮像素子。
(13)光子の入射に応じて所定のアナログ信号を生成する複数の画素と前記複数の画素が共通に接続された信号線とが設けられた画素アレイ部と、
前記信号線を介して伝送された前記アナログ信号に基づいて入射された光子数を検出する光子数検出部と、
前記光子数に基づいて所定の物体までの距離を測定する信号処理部と
を具備する電子機器。
(1)光子の入射に応じて所定のアナログ信号を生成する複数の画素と前記複数の画素が共通に接続された信号線とが設けられた画素アレイ部と、
前記信号線を介して伝送された前記アナログ信号に基づいて入射された光子数を検出する光子数検出部と
を具備する固体撮像素子。
(2)前記複数の画素のそれぞれは、前記アナログ信号として電流信号を前記信号線を介して供給し、
前記光子数検出部は、
電流信号を電圧信号に変換する電流電圧変換部と、
前記電圧信号を前記光子数に変換するアナログデジタル変換部と
を備える前記(1)記載の固体撮像素子。
(3)前記複数の画素のそれぞれは、
前記光子が入射されると低下するカソード電位を出力する受光回路と、
前記カソード電位に応じて第2のパルス信号を生成する第2のパルス信号生成部と、
前記パルス信号に応じて前記電流信号を前記信号線に出力するトランジスタと
を備える前記(2)記載の固体撮像素子。
(4)前記複数の画素のそれぞれは、
前記カソード電位を反転した反転信号に基づいて前記第2のパルス信号よりパルス幅の短い第1のパルス信号を生成する第1のパルス信号生成部と、
前記第1のパルス信号が生成されてから所定のマスク期間に亘って前記電流信号の前記信号線への出力を停止させるマスク処理部と
をさらに備え、
前記アナログデジタル変換部は、前記マスク期間内に前記電圧信号を前記光子数に変換する
前記(3)記載の固体撮像素子。
(5)前記複数の画素のそれぞれは、前記パルス信号と前記パルス信号を反転した信号とを差動増幅した一対の差動信号を前記電流信号として伝送する
前記(3)または(4)に記載の固体撮像素子。
(6) 前記アナログデジタル変換部は、
前記電流信号が出力されているか否かを確認するゼロ電流確認回路と、
前記電流信号が出力されていない場合には、発光タイミングから前記カソード電位の降下までの経過時間をデジタル値に変換する時間デジタル変換器と、
前記デジタル値および前記電圧信号に基づいて前記経過時間内に入射された前記光子数を検出する同時反応個数検出部と
を備える前記(3)から(5)のいずれかに記載の固体撮像素子。
(7)前記同時反応個数検出部は、
前記経過時間内の前記電圧信号のピーク値を保持するピークホールド回路と、
前記ピーク値に基づいて前記光子数を検出するロジック回路と
を備える前記(6)記載の固体撮像素子。
(8)前記同時反応個数検出部は、
前記経過時間内の所定のタイミングで前記電圧信号を取り込んでホールド値として保持するサンプルホールド回路と、
前記ホールド値に基づいて前記光子数を検出するロジック回路と
を備える前記(6)記載の固体撮像素子。
(9)前記複数の画素のそれぞれは、前記アナログ信号として電圧信号を前記信号線を介して供給し、
前記光子数検出部は、前記電圧信号を前記光子数に変換するアナログデジタル変換部を備える前記(1)記載の固体撮像素子。
(10)前記アナログデジタル変換部は、前記電圧信号の周波数特性に基づいて前記光子数を検出する
前記(9)記載の固体撮像素子。
(11)前記アナログデジタル変換器は、前記電圧信号のスルーレートに基づいて前記光子数を検出する
前記(9)記載の固体撮像素子。
(12)前記画素アレイ部は、複数の画素ブロックに分割され、
前記光子数検出部は、前記複数の画素ブロックのそれぞれについて前記光子数を検出する
前記(1)から(11)のいずれかに記載の固体撮像素子。
(13)光子の入射に応じて所定のアナログ信号を生成する複数の画素と前記複数の画素が共通に接続された信号線とが設けられた画素アレイ部と、
前記信号線を介して伝送された前記アナログ信号に基づいて入射された光子数を検出する光子数検出部と、
前記光子数に基づいて所定の物体までの距離を測定する信号処理部と
を具備する電子機器。
100 測距モジュール
110 発光部
120 制御部
200 固体撮像素子
201 受光チップ
202 ロジックチップ
210 受光部
220 受光回路
221、331 抵抗
222 光電変換素子
230 アナログ回路アクセサリ
240 電流信号生成部
241 回路ブロック
250 電流供給回路
251、256、321、341、362、395 インバータ
252、353 単安定マルチバイブレータ
253 トランジスタ
254、255 差動トランジスタ
257 電流源
260 電流電圧変換部
270 アナログデジタル変換部
271 ゼロ電流確認回路
272 時間デジタル変換器
280 同時反応個数検出回路
281、372 ピークホールド回路
282、332、344、361 nMOSトランジスタ
283、312、399 容量
284、401 リセットスイッチ
285、373、400 ADC
286、380、402 ロジック回路
290 信号処理部
300 画素アレイ部
301 画素ブロック
305 画素
306 光子数検出部
310 サンプルホールド回路
311 サンプルスイッチ
320 パルス整形部
322、333、343、396 AND(論理積)ゲート
330 マスク処理部
334、335、337、398 スイッチ
336、342 NOR(否定論理和)ゲート
340 電圧制御回路
350 リチャージ制御部
351 OR(論理和)ゲート
352 遅延回路
370 周波数成分抽出回路
371 バンドパスフィルタ
391、392 コンパレータ
393、394 ラッチ回路
397 電流源
12030 車外情報検出ユニット
110 発光部
120 制御部
200 固体撮像素子
201 受光チップ
202 ロジックチップ
210 受光部
220 受光回路
221、331 抵抗
222 光電変換素子
230 アナログ回路アクセサリ
240 電流信号生成部
241 回路ブロック
250 電流供給回路
251、256、321、341、362、395 インバータ
252、353 単安定マルチバイブレータ
253 トランジスタ
254、255 差動トランジスタ
257 電流源
260 電流電圧変換部
270 アナログデジタル変換部
271 ゼロ電流確認回路
272 時間デジタル変換器
280 同時反応個数検出回路
281、372 ピークホールド回路
282、332、344、361 nMOSトランジスタ
283、312、399 容量
284、401 リセットスイッチ
285、373、400 ADC
286、380、402 ロジック回路
290 信号処理部
300 画素アレイ部
301 画素ブロック
305 画素
306 光子数検出部
310 サンプルホールド回路
311 サンプルスイッチ
320 パルス整形部
322、333、343、396 AND(論理積)ゲート
330 マスク処理部
334、335、337、398 スイッチ
336、342 NOR(否定論理和)ゲート
340 電圧制御回路
350 リチャージ制御部
351 OR(論理和)ゲート
352 遅延回路
370 周波数成分抽出回路
371 バンドパスフィルタ
391、392 コンパレータ
393、394 ラッチ回路
397 電流源
12030 車外情報検出ユニット
Claims (13)
- 光子の入射に応じて所定のアナログ信号を生成する複数の画素と前記複数の画素が共通に接続された信号線とが設けられた画素アレイ部と、
前記信号線を介して伝送された前記アナログ信号に基づいて入射された光子数を検出する光子数検出部と
を具備する固体撮像素子。 - 前記複数の画素のそれぞれは、前記アナログ信号として電流信号を前記信号線を介して供給し、
前記光子数検出部は、
電流信号を電圧信号に変換する電流電圧変換部と、
前記電圧信号を前記光子数に変換するアナログデジタル変換部と
を備える請求項1記載の固体撮像素子。 - 前記複数の画素のそれぞれは、
前記光子が入射されると低下するカソード電位を出力する受光回路と、
前記カソード電位に応じて第2のパルス信号を生成する第2のパルス信号生成部と、
前記パルス信号に応じて前記電流信号を前記信号線に出力するトランジスタと
を備える請求項2記載の固体撮像素子。 - 前記複数の画素のそれぞれは、
前記カソード電位を反転した反転信号に基づいて前記第2のパルス信号よりパルス幅の短い第1のパルス信号を生成する第1のパルス信号生成部と、
前記第1のパルス信号が生成されてから所定のマスク期間に亘って前記電流信号の前記信号線への出力を停止させるマスク処理部と
をさらに備え、
前記アナログデジタル変換部は、前記マスク期間内に前記電圧信号を前記光子数に変換する
請求項3記載の固体撮像素子。 - 前記複数の画素のそれぞれは、前記パルス信号と前記パルス信号を反転した信号とを差動増幅した一対の差動信号を前記電流信号として伝送する
請求項3記載の固体撮像素子。 - 前記アナログデジタル変換部は、
前記電流信号が出力されているか否かを確認するゼロ電流確認回路と、
前記電流信号が出力されていない場合には、発光タイミングから前記カソード電位の降下までの経過時間をデジタル値に変換する時間デジタル変換器と、
前記デジタル値および前記電圧信号に基づいて前記経過時間内に入射された前記光子数を検出する同時反応個数検出部と
を備える請求項3記載の固体撮像素子。 - 前記同時反応個数検出部は、
前記経過時間内の前記電圧信号のピーク値を保持するピークホールド回路と、
前記ピーク値に基づいて前記光子数を検出するロジック回路と
を備える請求項6記載の固体撮像素子。 - 前記同時反応個数検出部は、
前記経過時間内の所定のタイミングで前記電圧信号を取り込んでホールド値として保持するサンプルホールド回路と、
前記ホールド値に基づいて前記光子数を検出するロジック回路と
を備える請求項6記載の固体撮像素子。 - 前記複数の画素のそれぞれは、前記アナログ信号として電圧信号を前記信号線を介して供給し、
前記光子数検出部は、前記電圧信号を前記光子数に変換するアナログデジタル変換部を備える請求項1記載の固体撮像素子。 - 前記アナログデジタル変換部は、前記電圧信号の周波数特性に基づいて前記光子数を検出する
請求項9記載の固体撮像素子。 - 前記アナログデジタル変換器は、前記電圧信号のスルーレートに基づいて前記光子数を検出する
請求項9記載の固体撮像素子。 - 前記画素アレイ部は、複数の画素ブロックに分割され、
前記光子数検出部は、前記複数の画素ブロックのそれぞれについて前記光子数を検出する
請求項1記載の固体撮像素子。 - 光子の入射に応じて所定のアナログ信号を生成する複数の画素と前記複数の画素が共通に接続された信号線とが設けられた画素アレイ部と、
前記信号線を介して伝送された前記アナログ信号に基づいて入射された光子数を検出する光子数検出部と、
前記光子数に基づいて所定の物体までの距離を測定する信号処理部と
を具備する電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202080065329.XA CN114424524A (zh) | 2019-09-24 | 2020-07-13 | 固态成像元件和电子设备 |
US17/760,930 US20220345652A1 (en) | 2019-09-24 | 2020-07-13 | Solid-state imaging element and electronic device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019-172485 | 2019-09-24 | ||
JP2019172485A JP2021050949A (ja) | 2019-09-24 | 2019-09-24 | 固体撮像素子、および、電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2021059675A1 true WO2021059675A1 (ja) | 2021-04-01 |
Family
ID=75157592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2020/027193 WO2021059675A1 (ja) | 2019-09-24 | 2020-07-13 | 固体撮像素子、および、電子機器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20220345652A1 (ja) |
JP (1) | JP2021050949A (ja) |
CN (1) | CN114424524A (ja) |
WO (1) | WO2021059675A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2024023058A (ja) * | 2022-08-08 | 2024-02-21 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置および光検出システム |
WO2024084792A1 (ja) * | 2022-10-17 | 2024-04-25 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置、測距装置、および、光検出装置の制御方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014081253A (ja) * | 2012-10-16 | 2014-05-08 | Toyota Central R&D Labs Inc | 光検出器 |
JP2018113397A (ja) * | 2017-01-13 | 2018-07-19 | 株式会社東芝 | 受光装置 |
US20180338127A1 (en) * | 2017-05-16 | 2018-11-22 | Samsung Electronics Co., Ltd. | Time-resolving sensor using shared ppd + spad pixel and spatial-temporal correlation for range measurement |
JP2019002760A (ja) * | 2017-06-14 | 2019-01-10 | オムロンオートモーティブエレクトロニクス株式会社 | 距離計測装置 |
-
2019
- 2019-09-24 JP JP2019172485A patent/JP2021050949A/ja active Pending
-
2020
- 2020-07-13 US US17/760,930 patent/US20220345652A1/en active Pending
- 2020-07-13 CN CN202080065329.XA patent/CN114424524A/zh active Pending
- 2020-07-13 WO PCT/JP2020/027193 patent/WO2021059675A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014081253A (ja) * | 2012-10-16 | 2014-05-08 | Toyota Central R&D Labs Inc | 光検出器 |
JP2018113397A (ja) * | 2017-01-13 | 2018-07-19 | 株式会社東芝 | 受光装置 |
US20180338127A1 (en) * | 2017-05-16 | 2018-11-22 | Samsung Electronics Co., Ltd. | Time-resolving sensor using shared ppd + spad pixel and spatial-temporal correlation for range measurement |
JP2019002760A (ja) * | 2017-06-14 | 2019-01-10 | オムロンオートモーティブエレクトロニクス株式会社 | 距離計測装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2021050949A (ja) | 2021-04-01 |
CN114424524A (zh) | 2022-04-29 |
US20220345652A1 (en) | 2022-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3745710A1 (en) | Solid-state imaging element, imaging device, and control method for solid-state imaging element | |
WO2019073705A1 (ja) | 固体撮像素子、および、電子装置 | |
JP6761534B2 (ja) | 固体撮像装置、電子装置および固体撮像装置の制御方法 | |
US20190353760A1 (en) | Time measurement device and time measurement unit | |
WO2019150785A1 (ja) | 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 | |
JP6860467B2 (ja) | フォトダイオード、画素回路、および、フォトダイオードの製造方法 | |
US11513200B2 (en) | Distance measuring device and distance measuring method | |
JPWO2019150752A1 (ja) | 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 | |
WO2021090691A1 (ja) | センシングデバイスおよび測距装置 | |
WO2021059675A1 (ja) | 固体撮像素子、および、電子機器 | |
WO2021059619A1 (en) | Light detecting device and system | |
US20210293958A1 (en) | Time measurement device and time measurement apparatus | |
WO2020184224A1 (ja) | 距離測定装置及びスキュー補正方法 | |
WO2021059682A1 (ja) | 固体撮像素子、電子機器、および、固体撮像素子の制御方法 | |
US20240111033A1 (en) | Photodetection device and photodetection system | |
WO2022153746A1 (ja) | 撮像装置 | |
WO2021131831A1 (ja) | 固体撮像素子、および、撮像装置 | |
WO2021192460A1 (ja) | センシングデバイス、および、電子装置 | |
JP7491897B2 (ja) | 計測装置、測距装置、電子機器および計測方法 | |
JP2022105924A (ja) | 撮像装置および測距システム | |
WO2021215113A1 (ja) | 固体撮像素子、センシングシステム、および、固体撮像素子の制御方法 | |
WO2022074939A1 (ja) | 受光素子、測距モジュール、測距システム、および、受光素子の制御方法 | |
US20230232128A1 (en) | Photodetection device and electronic apparatus | |
WO2024084792A1 (ja) | 光検出装置、測距装置、および、光検出装置の制御方法 | |
US20240056700A1 (en) | Photodetection device and photodetection system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 20868677 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 20868677 Country of ref document: EP Kind code of ref document: A1 |