WO2021028975A1 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- WO2021028975A1 WO2021028975A1 PCT/JP2019/031672 JP2019031672W WO2021028975A1 WO 2021028975 A1 WO2021028975 A1 WO 2021028975A1 JP 2019031672 W JP2019031672 W JP 2019031672W WO 2021028975 A1 WO2021028975 A1 WO 2021028975A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- voltage
- circuit
- power
- capacitor
- switch
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
- H02M1/007—Plural converter units in cascade
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/4835—Converters with outputs that each can have more than two voltages levels comprising two or more cells, each including a switchable capacitor, the capacitors having a nominal charge voltage which corresponds to a given fraction of the input voltage, and the capacitors being selectively connected in series to determine the instantaneous output voltage
Definitions
- the present invention relates to a power converter, and more specifically, to a power converter configured by connecting at least one unit converter of a main circuit power supply system in series.
- the MMC is configured by connecting multiple unit converters in series.
- the unit converter includes a main circuit having a switching element and a DC capacitor.
- the voltage of the DC capacitor is output to the output terminal by the switching operation of the switching element in the unit converter.
- a semiconductor switching element such as an IGBT (Insulated Gate Bipolar Transistor) capable of controlling conduction / non-conduction is generally used.
- the unit converter includes a control circuit and a power supply for controlling the continuity / non-conduction of the switching element of the main circuit in cooperation with a higher-level control device that controls the entire MMC.
- the power supply supplies a power supply voltage to the control circuit based on the electric power generated in the main circuit. This is called the main circuit power supply system.
- the DC voltage of the DC capacitor of the main circuit is stepped down by a current limiting resistor to generate an input voltage to the power supply. Electric power corresponding to this input voltage is temporarily stored in the capacitor provided inside the power supply. The power supply supplies a power supply voltage obtained by further stepping down this input voltage to the control circuit.
- an object of the present invention is to provide a power conversion device capable of expanding the operating range of the control circuit and reducing the surplus power.
- the power converter of the present invention includes a power converter having an arm configured by connecting a plurality of unit converters in series, and a control device for controlling the power converter.
- Each of the unit converters receives from a controller and a main circuit containing a plurality of switching elements and a first capacitor electrically connected between the first DC line and the second DC line.
- a control circuit configured to control a plurality of switching elements according to the control signal, a power supply that lowers the voltage of the first capacitor to generate a power supply voltage, and supplies the power supply voltage to the control circuit, and a main circuit. It is provided with a current limiting resistance circuit that is arranged between the power supply and has a variable resistance value.
- the power supply is electrically connected between a second DC line electrically connected between the first DC line and the second DC line, and between the first DC line and the second DC line.
- a power supply circuit that is electrically connected between the first DC line and the second DC line and is configured to convert the voltage of the second capacitor into a power supply voltage, and a control. It has a part.
- the control unit has an overcharge suppression control circuit that controls the overcharge suppression circuit according to the magnitude of the voltage of the second capacitor, and a resistance of the current limiting resistance circuit according to the magnitude of the voltage of the first capacitor. Includes a resistance switching circuit that switches the value.
- the operating range of the control circuit can be expanded and the surplus power can be reduced.
- FIG. 1 It is a block diagram of the power conversion apparatus 100 of an embodiment. It is a circuit block diagram which shows the structure of the unit converter 5. It is a figure which shows the structure of the unit converter 5 of a reference example. It is a figure which shows the relationship between the DC voltage Vdc and the supply power PIN when the resistance value of a current limiting resistor R is ⁇ . It is a figure which shows the relationship between the DC voltage Vdc and the supply power PIN when the resistance value of a current limiting resistor R is ⁇ ( ⁇ ). It is a circuit block diagram of the unit converter of Embodiment 1. It is a figure for demonstrating operation of power source 50. FIG.
- FIG. 5 is a diagram showing a change in the supplied power PIN when the DC voltage Vdc increases in the first embodiment.
- FIG. 5 is a diagram showing a change in the supplied power PIN when the DC voltage Vdc decreases in the first embodiment. It is a figure which shows the structure of the current limiting resistance circuit 80 of Embodiment 2.
- FIG. 2 is a diagram showing a change in the supplied power PIN when the DC voltage Vdc increases in the second embodiment.
- FIG. 2 is a diagram showing a change in the supplied power PIN when the DC voltage Vdc decreases in the second embodiment.
- FIG. 3 is a diagram showing a change in the supplied power PIN when the DC voltage Vdc increases and decreases in the third embodiment.
- FIG. 5 is a diagram showing a change in the supplied power PIN when the DC voltage Vdc increases in the fourth embodiment.
- FIG. 5 is a diagram showing a change in the supplied power PIN when the DC voltage Vdc decreases in the fourth embodiment.
- FIG. 1 is a configuration diagram of the power conversion device 100 of the embodiment.
- the power conversion device 100 is used as an ineffective power compensator for compensating for the inactive power of the power system 1.
- the power converter 100 controls the arms A1 to A3 configured by connecting at least one unit converter 5 of the main circuit power supply system in series, and controls at least one unit converter 5. It includes a device 4. More specifically, the power converter 100 includes switches S1 to S6, transformers 2 and 3, current limiting resistors R1 to R3, AC lines UL, VL, WL, current transformers C1 to C3, and reactors L1 to L3.
- the arms A1 to A3 and the control device 4 are provided.
- each of the switches S1, S2, S3 is connected to the three-phase transmission lines 1u, 1v, 1w of the power system 1, and the other terminal is connected to each of the three primary windings of the transformer 2.
- the switches S1, S2, and S3 are normally in a conductive state, and are brought into a non-conducting state during maintenance of, for example, the power converter 100.
- the transformer 2 includes three primary windings and three secondary windings, and transfers three-phase AC power.
- each of the current limiting resistors R1 to R3 is connected to each of the three secondary windings of the transformer 2, and the other terminal is connected to the AC lines UL, VL, and WL, respectively.
- the current limiting resistors R1 to R3 limit the current flowing from the power system 1 to the arms A1 to A3 when the power conversion device 100 is started.
- the switches S4, S5, and S6 are connected in parallel to the current limiting resistors R1 to R3, respectively.
- the switches S4, S5, and S6 are brought into a conductive state after the currents flowing through the arms A1 to A3 are stabilized when the power conversion device 100 is started.
- the transformer 3 outputs three-phase AC voltages Vu, Vv, Vw of values corresponding to the AC voltages of the AC lines UL, VL, and WL to the control device 4.
- the reactor L1 and the arm A1 are connected in series between the AC line UL and the AC line VL.
- the reactor L2 and the arm A2 are connected in series between the AC line VL and the AC line WL.
- the reactor L3 and the arm A3 are connected in series between the AC line WL and the AC line UL. That is, the arms A1 to A3 are delta-connected.
- the arms A1 to A3 are controlled by the control device 4 to generate three-phase AC power.
- Each of the arms A1 to A3 includes a plurality of unit converters 5 connected in cascade.
- Each of the plurality of unit converters 5 generates AC power according to a control signal from the control device 4.
- the first terminal 5a of the unit converter 5 in the first stage of the arm A1 is connected to one terminal of the reactor L1.
- the second terminal 5b of the unit converter 5 other than the final stage is connected to the first terminal 5a of the unit converter 5 in the subsequent stage.
- the second terminal 5b of the unit converter 5 in the final stage of the arm A1 is connected to one terminal of the reactor L2.
- the first terminal 5a of the unit converter 5 in the first stage of the arm A2 is connected to one terminal of the reactor L2.
- the second terminal 5b of the unit converter 5 other than the final stage is connected to the first terminal 5a of the unit converter 5 in the subsequent stage.
- the second terminal 5b of the unit converter 5 in the final stage of the arm A2 is connected to one terminal of the reactor L3.
- the first terminal 5a of the unit converter 5 in the first stage of the arm A3 is connected to one terminal of the reactor L3.
- the second terminal 5b of the unit converter 5 other than the final stage is connected to the first terminal 5a of the unit converter 5 in the subsequent stage.
- the second terminal 5b of the unit converter 5 in the final stage of the arm A3 is connected to one terminal of the reactor L1.
- Reactors L1 to L3 suppress the circulating current flowing through the arms A1 to A3, respectively.
- the reactors L1 to L3 may be provided separately from the arms A1 to A3, or may be an inductance component of the arms A1 to A3.
- the current transformers C1 to C3 detect the alternating currents Iuv, Ivw, and Iwoo flowing through the arms A1 to A3, respectively, and output them to the control device 4.
- the control device 4 receives inputs such as an invalid power command value Qr, a three-phase AC voltage Vu, Vv, Vw, an AC current Iuv, Ivw, Iwoo, and a DC voltage Vdc described later, and receives a control signal GC and a gate block signal GB described later. , Gate deblock signal DEB, continuity command Son, etc. are output to control each of the three arms A1 to A3 (that is, each of the plurality of unit converters 5).
- the reactive power command value QR is given, for example, from the central command room (not shown) of the power system 1.
- the power conversion device 100 supplies the power system 1 with a value corresponding to the reactive power command value QR.
- FIG. 2 is a circuit block diagram showing the configuration of the unit converter 5.
- the unit converter 5 includes a main circuit 30, a control circuit 32, a current limiting resistance circuit 80, and a power supply 50.
- the main circuit 30 is composed of a full bridge circuit provided with a capacitor. Specifically, the main circuit 30 has a first terminal 5a and a second terminal 5b.
- the main circuit 30 includes switching elements 11 to 14, diodes D1 to D4, and a first capacitor 15.
- the main circuit 30 outputs a voltage pulse having an amplitude corresponding to the voltage of the first capacitor 15 between the first terminal 5a and the second terminal 5b by controlling the conduction / non-conduction of the switching elements 11 to 14. , Perform power conversion.
- the switching elements 11 to 14 are self-extinguishing power semiconductor elements, and are composed of, for example, an IGBT.
- the switching elements 11 and 13 are connected in series between the first DC line PL and the second DC line NL.
- the switching elements 12 and 14 are connected in series between the first DC line PL and the second DC line NL.
- the collectors of the switching elements 11 and 12 are both connected to the first DC line PL, and the emitters of the switching elements 13 and 14 are both connected to the second DC line NL.
- the connection point between the emitter of the switching element 11 and the collector of the switching element 13 is connected to the first terminal 5a.
- the connection point between the emitter of the switching element 12 and the collector of the switching element 14 is connected to the second terminal 5b.
- Diodes D1 to D4 are connected to switching elements 11 to 14 in antiparallel, respectively.
- the first capacitor 15 is electrically connected between the first DC line PL and the second DC line NL to store DC power.
- the switching elements 11 to 14 are controlled to be conductive / non-conducting by the control circuit 32.
- the switching elements 11 and 13 are complementarily brought into a conductive state.
- the switching elements 12 and 14 are complementarily brought into a conductive state.
- the cell voltage Vcell is controlled by the conduction / non-conduction of the switching elements 11 to 14. ..
- the cell voltage Vcell is substantially equal to the DC voltage Vdc of the first capacitor 15.
- the cell voltage Vcell is substantially zero.
- the switching elements 11 and 12 are both in the non-conducting state and the switching elements 13 and 14 are both in the conducting state, the cell voltage Vcell is substantially zero.
- the cell voltage Vcell is substantially equal to the voltage obtained by reversing the polarity of the DC voltage Vdc of the first capacitor 15.
- the total voltage of each of the arms A1 to A3 is represented by the sum of the cell voltages Vcell of each unit converter 5 included in the corresponding arms A1 to A3. Therefore, the overall voltage of each of the arms A1 to A3 can be controlled by the conduction / non-conduction of the switching elements 11 to 14 constituting each unit converter 5.
- the main circuit 30 further includes a switch S7.
- the switch S7 is connected between the first terminal 5a and the second terminal 5b.
- the switch S7 is configured to be able to short-circuit the first terminal 5a and the second terminal 5b by closing the switch S7 in response to the continuity command Son from the control circuit 32.
- the control circuit 32 includes drive circuits 40 and 42, a switch operation circuit 44, and an I / F (interface) circuit 48.
- the control circuit 32 is configured to control the continuity / non-conduction of the switching elements 11 to 14 according to the control signal received from the control device 4.
- the I / F circuit 48 communicates with the control device 4 by wire or wirelessly (not shown).
- the I / F circuit 48 receives a control signal GC for controlling the full bridge circuit of the main circuit 30 from the control device 4.
- the I / F circuit 48 further receives a gate block signal GB for fixing all the switching elements 11 to 14 constituting the full bridge circuit to non-conductivity from the control device 4. More specifically, when all the switching elements 11 to 14 are fixed to non-conducting, the gate block signal GB is activated to the H level.
- the gate deblock signal DEB is deactivated to the L level in response to the activation of the H level of the gate block signal GB.
- the IF circuit 48 receives a gate deblock signal DEB from the control device 4 for releasing the non-conduction fixing of the switching elements 11 to 14 constituting the full bridge circuit. More specifically, when the non-conduction fixing of the switching elements 11 to 14 is released, the gate deblock signal DEB is activated to the H level. In response to the activation of the H level of the gate deblock signal DEB, the gate block signal GB is deactivated to the L level.
- the I / F circuit 48 outputs the received control signal GC, gate block signal GB, and gate deblock signal DEB to the drive circuits 40 and 42.
- the drive circuit 40 controls the continuity / non-conduction of the switching elements 11 and 13 in response to the control signal GC.
- the drive circuit 40 sets the switching elements 11 and 13 in a non-conducting state (stopped state or gate block state).
- the drive circuit 40 sets the switching elements 11 and 13 in a non-conducting fixed state (not a gate block state or a gate deblock state).
- the drive circuit 42 controls the continuity / non-conduction of the switching elements 12 and 14 in response to the control signal GC.
- the drive circuit 42 sets the switching elements 12 and 14 in a non-conducting state (stopped state or gate block state).
- the drive circuit 42 sets the switching elements 12 and 14 in a non-conducting fixed state (not a gate block state or a gate deblock state).
- the switching elements 11 to 14 are in the gate block state.
- the switching elements 11 to 14 are not in the gate block state.
- the control device 4 may simultaneously control the level of the gate block signal GB and the level of the gate deblock signal DEB to all the unit converters 5 in the arm A1. As a result, the switching elements 11 to 14 of all the unit converters 5 in the arm A1 become non-conducting at the same time, and the non-conductivity fixing is released at the same time. The same applies to the arm A2 and the arm A3.
- the switch operation circuit 44 is a circuit for operating the switch S7.
- the switch operation circuit 44 controls the energization of the exciting coil 18 in response to a command from the control device 4. During normal operation, the current supply to the exciting coil 18 is stopped, so that the switch S7 is in a non-conducting state.
- the control device 4 detects an abnormality such as a short-circuit failure of the switching elements 11 to 14 in any one of the plurality of unit converters 5, the failed unit converter 5
- the continuity command Son of the switch S7 is output toward.
- the I / F circuit 48 receives the continuity command Son and outputs it to the switch operation circuit 44.
- the switch operation circuit 44 supplies a current to the exciting coil 18 in response to the continuity command Son, so that the switch S7 is brought into a conductive state. As a result, the output of the failed unit converter 5 is short-circuited.
- the current limiting resistance circuit 80 is inserted in the first DC line PL between the main circuit 30 and the power supply 50.
- the current limiting resistance circuit 80 steps down the DC voltage Vdc of the first capacitor 15.
- the power supply 50 includes input terminals 501 and 502.
- the input terminal 501 is connected to the first DC line PL.
- the input terminal 502 is connected to the second DC line NL.
- the power supply 50 is electrically connected in parallel to the first capacitor 15.
- the power supply 50 steps down the voltage of the first capacitor 15 to generate a power supply voltage, and supplies the power supply voltage to the control circuit 32.
- the unit converter 5 forms a self-sufficient cell capable of supplying electric power from the main circuit 30 to the control circuit 32.
- the control device 4 generates a three-phase AC current Iu, Iv, Iw at a level corresponding to the AC current flowing through the AC lines UL, VL, and WL based on the AC currents Iuv, Ivw, and Iu from the current transformers C1 to C3.
- Iu Iuv-Iu
- Iv Ivw-Iuv
- Iw Iw-Ivw.
- the control device 4 obtains the reactive power Q0 based on the three-phase AC voltages Vu, Vv, Vw from the transformer 3 and the three-phase AC currents Iu, Iv, Iw from the arithmetic unit 31.
- the control device 4 corresponds to a plurality of unit converters 5 based on the AC currents Iuv, Ivw, Iwoo from the current transformers C1 to C3, the three-phase AC voltages Vu, Vv, Vw from the transformer 3, and the like. Generates a plurality of voltage command values Vdcr.
- the control device 4 obtains the deviation ⁇ Vdc between the voltage command value Vdcr and the DC voltage Vdc.
- the control device 4 generates the three-phase AC voltage command values Vuvr, Vvwr, and Vur by executing the control calculation for setting the voltage deviation ⁇ Vdc to 0 and the invalid power deviation ⁇ Q to 0.
- control device 4 controls the active current of each unit converter 5 so that the voltage deviation ⁇ Vdc becomes 0, and controls the reactive current of each unit converter 5 so that the reactive power deviation ⁇ Q becomes 0. Do.
- each unit converter 5 of the arms A1 to A3 is operated, the DC voltage Vdc matches the voltage command value Vdcr, and the reactive power Q0 is the reactive power command value. Matches Qr.
- the control device 4 generates a control signal GC for the power conversion device to output a voltage corresponding to the three-phase AC voltage command values Vuvr, Vvwr, and Vwur according to, for example, PWM (Pulse Width Modulation) control. To do.
- the control device 4 outputs the control signal GC to the control circuit 32 of each unit converter 5 of the arms A1 to A3.
- the DC voltage is converted into an AC voltage by each control circuit 32 making each of the switching elements 11 to 14 conductive at a predetermined timing according to the control signal GC.
- FIG. 3 is a diagram showing the configuration of the unit converter 5 of the reference example.
- the unit converter 5 of the reference example includes a power supply 150 instead of the power supply 50 of the present embodiment, and has a current limiting resistor R instead of the current limiting resistor circuit 80.
- the power supply 150 includes a second capacitor 51 and an overcharge suppression circuit 54.
- the second capacitor 51 is connected between the first DC line PL and the second DC line NL.
- the overcharge suppression circuit 54 includes a resistor R5 and a switch S8 connected in series between the first DC line PL and the second DC line NL.
- the electric charge from the first capacitor 15 is supplied to the second capacitor 51 through the current limiting resistor R. Power is supplied from the power source 150 to the control circuit 32.
- the power supply PIN from the main circuit 30 to the power supply 150 is as follows. It is represented by.
- PIN (Vdc-Vin) / R * Vin ⁇ ⁇ ⁇ (1)
- PIN Po
- the input voltage Vin is kept constant.
- PIN> Po the surplus power (PIN-Po) causes the second capacitor 51 to be overcharged.
- the input voltage Vin is restricted by the internal circuit specifications of the power supply 150, and its average value needs to be substantially constant. Therefore, the resistor R5 in the overcharge suppression circuit 54 provided in parallel with the second capacitor 51 consumes surplus power to maintain the input voltage Vin at a substantially constant value.
- PIN ⁇ Po the power required by the control circuit 32 is not supplied to the control circuit 32.
- the DC voltage Vdc of the first capacitor 15 fluctuates within a predetermined range according to the operating state of the main circuit 30.
- FIG. 4 is a diagram showing the relationship between the DC voltage Vdc and the supplied power PIN when the resistance value of the current limiting resistor R is ⁇ .
- FIG. 5 is a diagram showing the relationship between the DC voltage Vdc and the supplied power PIN when the resistance value of the current limiting resistor R is ⁇ ( ⁇ ).
- the supply power PIN changes according to the change from the lower limit voltage VL of the DC voltage Vdc to the upper limit voltage VH.
- the supply power PIN is the required power Po or more.
- the supply power PIN is less than the required power Po. Therefore, when the DC voltage Vdc is less than Vx, the power required by the control circuit 32 is not supplied to the control circuit 32. Even when the DC voltage Vdc is small, the resistance value of the current limiting resistor R may be reduced in order to supply the necessary power to the control circuit 32.
- power is supplied when the DC voltage Vdc is low by switching the resistance value of the current limiting resistance circuit 80 according to the region where the DC voltage Vdc is Vx or more or less than Vx. And the suppression of power loss when the DC voltage Vdc is high.
- FIG. 6 is a circuit block diagram of the unit converter of the first embodiment.
- the current limiting resistance circuit 80 includes resistors Ra and Rb and a switch SW.
- the power supply 50 includes a second capacitor 51, voltage sensors 46 and 52, an overcharge suppression circuit 54, a control unit 500, and a power supply circuit 56.
- the overcharge suppression circuit 54 includes a switch S8 and a resistor R5.
- the resistor Ra and the resistor Rb are connected in series on the first DC line PL.
- the resistor Rb and the switch SW are connected in parallel.
- the switch SW is controlled by the control unit 500.
- Ra be the resistance value of the resistor Ra and Rb be the resistance value of the resistor Rb.
- the switch SW is on, the resistance of the current limiting resistor circuit 80 becomes Ra.
- the switch SW is off, the resistance of the current limiting resistor circuit 80 is (Ra + Rb).
- the second capacitor 51 is connected between the input terminal 501 on the first DC line PL and the input terminal 502 on the second DC line NL.
- the second capacitor 51 is configured to generate an input voltage Vin by the electric power given from the first capacitor 15 via the current limiting resistance circuit 80.
- the power supply circuit 56 is electrically connected between the first DC line PL and the second DC line NL, and is configured to convert the voltage of the second capacitor 51 into the power supply voltage.
- the voltage sensor 46 detects the DC voltage Vdc between the terminals of the first capacitor 15 and outputs the detected value to the control unit 500.
- the voltage sensor 52 detects the voltage (hereinafter, input voltage) Vin between the terminals of the second capacitor 51, and outputs the detected value to the control unit 500.
- the switch S8 and the resistor R5 are electrically connected in series between the first DC line PL and the second DC line NL.
- the switch S8 is controlled to be conductive / non-conducting by the control unit 500.
- the switch S8 is in the conductive state, the discharge current of the second capacitor 51 flows through the resistor R5, and the input voltage Vin of the second capacitor 51 drops. That is, the resistor R5 is an overcharge suppression resistor of the second capacitor 51.
- the switch S8 is composed of a transistor, a relay, and the like.
- the control power supply 90 is activated to operate the power supply 50 when the input voltage Vin rises to V7. With the activation of the control power supply 90, the control power supply activation signal UC becomes H level.
- the control unit 500 controls the continuity / non-conduction of the switch S8 and the start / stop of the power supply circuit 56 based on the detected value of the voltage sensor 52.
- the control unit 500 controls the switch SW of the current limiting resistance circuit 80 based on the detected value of the voltage sensor 46.
- the control unit 500 includes an overcharge suppression control circuit 53, a start / stop circuit 55, and a resistance switching circuit 88.
- the resistance switching circuit 88 includes a voltage detection circuit 83 and an AND circuit 82.
- the overcharge suppression control circuit 53 suppresses overcharge of the second capacitor 51 by making the switch S8 conductive / non-conducting based on the input voltage Vin.
- the signal output from the overcharge suppression control circuit 53 to the switch S8 is from L (logical low) level to H (logical high) level when the detected value of the input voltage Vin becomes the threshold value V3 or more when the input voltage Vin rises. Transition to.
- the signal output from the overcharge suppression control circuit 53 to the switch S8 transitions from the H level to the L level when the detected value of the input voltage Vin becomes equal to or less than the threshold value V4 when the input voltage Vin drops.
- the switch S8 is configured to be in a conductive state when the signal output from the overcharge suppression control circuit 53 is at H level, and is in a non-conducting state when it is at L level.
- the start / stop circuit 55 controls the start / stop of the power supply circuit 56 based on the detected value of the input voltage Vin.
- the signal output from the start / stop circuit 55 to the power supply circuit 56 transitions from the L level to the H level when the detection value of the input voltage Vin becomes the threshold value V5 or more when the input voltage Vin rises.
- the signal output from the start / stop circuit 55 to the power supply circuit 56 transitions from the H level to the L level when the detection value of the input voltage Vin becomes equal to or less than the threshold value V6 when the input voltage Vin drops.
- the power supply circuit 56 is activated when the output signal of the start / stop circuit 55 changes from the L level to the H level, and supplies the power supply voltage to the control circuit 32. As a result, the control circuit 32 is activated. On the other hand, the power supply circuit 56 is stopped when the output signal of the start / stop circuit 55 transitions from the H level to the L level. As a result, the supply of the power supply voltage from the power supply circuit 56 to the control circuit 32 is stopped, and the control circuit 32 is stopped.
- the resistance switching circuit 88 switches the resistance value of the current limiting resistance circuit 80 based on the voltage Vdc of the first capacitor 15 and the control power supply start signal UC.
- the signal output from the voltage detection circuit 83 transitions from the H level to the L level when the detection value of the DC voltage Vdc becomes equal to or higher than the threshold value V1 (first threshold value) when the DC voltage Vdc rises.
- the signal output from the voltage detection circuit 83 to the switch SW transitions from the L level to the H level when the detection value of the DC voltage Vdc becomes equal to or less than the threshold value V2 (second threshold value) when the DC voltage Vdc drops.
- the threshold value V1 corresponds to Vx in FIGS. 4 and 5 when the DC voltage Vdc rises.
- the threshold value V2 corresponds to Vx in FIGS. 4 and 5 when the DC voltage Vdc drops.
- the magnitudes of the thresholds V1 and V2 are the initial stable voltage VS, which is the voltage at which the voltage of the first capacitor 15 is stabilized after the power conversion device 100 is started and before the plurality of switching elements 11 to 14 are switched. It is between the control target voltage VR of the first capacitor 15.
- the AND circuit 82 outputs a signal representing the logical product of the output signal of the voltage detection circuit 83 and the control power supply start signal UC to the switch SW.
- the switch SW is turned off when the control power supply start signal UC is at the L level.
- the resistance value of the current limiting resistance circuit 80 becomes (Ra + Rb). That is, since the control power supply start signal UC becomes H level after the input voltage Vin rises to V7, the switch SW does not operate until the input voltage Vin becomes V7 or higher after the power conversion device 100 is started. , Turns off.
- the switch SW is turned on when the control power supply start signal UC is at H level and the output signal of the resistance switching circuit 88 is at H level. As a result, the resistance value of the current limiting resistance circuit 80 becomes Ra.
- the switch SW is turned off when the control power supply start signal UC is at H level and the output signal of the resistance switching circuit 88 is at L level. As a result, the resistance value of the current limiting resistance circuit 80 becomes (Ra + Rb).
- FIG. 7 is a diagram for explaining the operation of the power supply 50.
- the DC voltage Vdc changes between the lower limit voltage VL and the upper limit voltage VH, which are the operating ranges of the power converter.
- the control device 4 puts the switches S1, S2, and S3 in a conductive state, and activates the power conversion device 100. Since the switch SW in the current limiting resistance circuit 80 is normally off, the resistance value of the current limiting resistance circuit 80 is (Ra + Rb).
- the initial charge of the first capacitor 15 is executed, and the DC voltage Vdc of the first capacitor 15 rises.
- the second capacitor 51 is charged via the resistor Ra and the resistor Rb connected in series, and the input voltage Vin of the second capacitor 51 also rises.
- the control power supply 90 for operating the power supply 50 is activated.
- the control power supply activation signal UC becomes H level
- the voltage sensors 46 and 52, the overcharge suppression control circuit 53, the start / stop circuit 55, and the resistance switching circuit 88 start operation. .. Since the DC voltage Vdc of the second capacitor 51 detected by the voltage sensor 46 is V2 or less, the resistance switching circuit 88 sends an H level signal (on command) to the switch SW. As a result, the switch SW is turned on, and the resistance value of the current limiting resistance circuit 80 is reduced to Ra.
- the start / stop circuit 55 sends an H level signal to the power supply circuit 56.
- the power supply circuit 56 is activated, the power supply voltage is supplied to the control circuit 32, and the control circuit 32 is activated.
- the voltage Vdc of the first capacitor 15 reaches the initial stable voltage VS, which is a stable point in the initial charge state.
- the initial stable voltage VS is set to be equal to or higher than the lower limit voltage VL.
- the overcharge suppression control circuit 53 operates the overcharge suppression circuit 54, and the input voltage Vin is controlled to be within the range of V3 to V4.
- the control device 4 activates the gate deblock signal DEB for releasing the non-conduction fixing of the switching elements 11 to 14 to the H level.
- the I / F circuit 48 outputs the gate deblock signal DEB to the drive circuits 40 and 42.
- the drive circuit 40 releases the non-conducting fixed state of the switching elements 11 and 13 in response to the gate deblock signal DEB.
- the drive circuit 42 releases the non-conducting fixed state of the switching elements 12 and 14 in response to the gate deblock signal DEB.
- the control device 4 outputs a control signal GC that controls continuity / non-conduction of the switching elements 11 to 14 so that the DC voltage Vdc matches the control target voltage VR.
- the I / F circuit 48 outputs the control signal GC to the drive circuits 40 and 42.
- the drive circuit 40 controls the continuity / non-conduction of the switching elements 11 and 13 in response to the control signal GC.
- the drive circuit 42 controls the continuity / non-conduction of the switching elements 12 and 14 in response to the control signal GC.
- the DC voltage Vdc of the first capacitor 15 rises toward the control target voltage VR.
- the resistance switching circuit 88 sends an L level signal (off command) to the switch SW.
- the switch SW is turned off, and the resistance value of the current limiting resistance circuit 80 increases to (Ra + Rb).
- the supplied power PIN is reduced and the surplus power is suppressed.
- the voltage Vdc of the first capacitor 15 rises toward the control target voltage VR, reaches the control target voltage VR, and then maintains the control target voltage VR.
- the control device 4 activates the gate block signal GB for fixing the switching elements 11 to 14 in the non-conducting state to a high level.
- the I / F circuit 48 outputs the gate block signal GB to the drive circuits 40 and 42.
- the drive circuit 40 fixes the switching elements 11 and 13 in a non-conducting state in response to the gate block signal GB.
- the drive circuit 42 fixes the switching elements 12 and 14 in a non-conducting state in response to the gate block signal GB.
- the DC voltage Vdc of the first capacitor 15 decreases from the control target voltage VR toward the initial stable voltage VS.
- the resistance switching circuit 88 sends an H level signal (on command) to the switch SW.
- the switch SW is turned on, and the resistance value of the current limiting resistance circuit 80 is reduced to Ra. This increases the power supply PIN.
- the start / stop circuit 55 sends an L level signal to the power supply circuit 56.
- the power supply circuit 56 is stopped, and the supply of the power supply voltage to the control circuit 32 is stopped.
- the control power supply start signal UC becomes the L level.
- the resistance switching circuit 88 sends an L level signal (off command) to the switch SW, and the control power supply 90 is stopped.
- the control power supply 90 is stopped, the function of the power supply 50 is stopped.
- FIG. 8 is a diagram showing a change in the supplied power PIN when the DC voltage Vdc increases in the first embodiment.
- FIG. 9 is a diagram showing a change in the supplied power PIN when the DC voltage Vdc decreases in the first embodiment. 8 and 9 show the power supply PIN when the DC voltage Vdc is equal to or higher than the lower limit voltage VL.
- the straight line LA represents the value of the power supply PIN with respect to the DC voltage Vdc when the switch SW is set to ON and the resistance value of the current limiting resistance circuit 80 becomes Ra.
- the straight line LB represents the value of the power supply PIN with respect to the DC voltage Vdc when the switch SW is set to off and the resistance value of the current limiting resistance circuit 80 is (Ra + Rb).
- the value of the DC voltage Vdc when the value of the supply power PIN on the straight line LB matches the value of the required power Po is V2. That is, the sum of the power required by the control circuit 32 and the power consumed by the power supply 50 matches the power supply PIN to the control circuit 32 when the DC voltage Vdc is V2 when the switch SW is off. .. V1 is set to a value larger than V2.
- the switch SW When the DC voltage Vdc increases and reaches V1, the switch SW is turned off, so the resistance value of the current limiting resistance circuit 80 increases to (Ra + Rb). As a result, as the DC voltage Vdc increases, the supplied power PIN rises on the straight line LB. Even after the DC voltage Vdc increases and reaches V1, if the supplied power PIN changes on the linear LA, the difference between the supplied power PIN and the required power Po increases, so that the surplus power increases. .. In the present embodiment, when the DC voltage Vdc increases and reaches V1, the surplus power can be suppressed by changing the supply power PIN on the straight line LB.
- the switch SW is turned on, so the resistance value of the current limiting resistance circuit 80 decreases to Ra.
- the supplied power PIN descends on the straight line LA. If the supply power PIN changes on the straight line LB even after the DC voltage Vdc decreases and reaches V2, the supply power PIN becomes smaller than the required power Po, and the power required for the control circuit 32 is reduced. Cannot be supplied.
- the supply power PIN can be changed to be equal to or higher than the required power Po by changing the supply power PIN on the straight line LA.
- FIG. 10 is a diagram showing the configuration of the current limiting resistance circuit 80 according to the second embodiment.
- the current limiting resistance circuit 80 includes resistors Ra, Rb, Rc and a switch SW.
- a resistor Ra, a resistor Rb, and a resistor Rc are connected in series on the first DC line PL.
- the resistor Rb and the switch SW are connected in parallel.
- the resistor Rc and the switch SW2 are connected in parallel.
- the switch SW and the switch SW2 are controlled by the resistance switching circuit 88.
- the resistance value of the resistor Ra is Ra
- the resistance value of the resistor Rb is Rb
- the resistance value of the resistor Rc is Rc.
- the resistance of the current limiting resistor circuit 80 is Ra
- the resistance of the current limiting resistor circuit 80 is (Ra + Rb).
- the resistance of the current limiting resistor circuit 80 is (Ra + Rb + Rc).
- FIG. 11 is a diagram showing a change in the supplied power PIN when the DC voltage Vdc increases in the second embodiment.
- FIG. 12 is a diagram showing a change in the supplied power PIN when the DC voltage Vdc decreases in the second embodiment. 11 and 12 show the power supply PIN when the DC voltage Vdc is equal to or higher than the lower limit voltage VL.
- the straight line LA represents the value of the power supply PIN with respect to the DC voltage Vdc when the switch SW and the switch SW2 are set to ON and the resistance value of the current limiting resistance circuit 80 becomes Ra.
- the straight line LB represents the value of the power supply PIN with respect to the DC voltage Vdc when the switch SW is set to off and the switch SW2 is set to on and the resistance value of the current limiting resistance circuit 80 is (Ra + Rb).
- the straight line LC represents the value of the power supply PIN with respect to the DC voltage Vdc when the switch SW and the switch SW2 are set to off and the resistance value of the current limiting resistance circuit 80 is (Ra + Rb + RC).
- the value of the DC voltage Vdc when the value of the supplied power PIN on the straight line LB matches the value of the required power Po is V2. That is, the sum of the power required by the control circuit 32 and the power consumed by the power supply 50 is supplied to the control circuit 32 when the DC voltage Vdc is V2 when the switch SW is off and the switch SW2 is on. Matches the power PIN. V1 is set to a value larger than V2.
- Vb The value of the DC voltage Vdc when the value of the supplied power PIN on the straight line LC matches the value of the required power Po is Vb. That is, the sum of the power required by the control circuit 32 and the power consumed by the power supply 50, and the power supply PIN to the control circuit 32 when the DC voltage Vdc is Vb when the switch SW and the switch SW2 are off. Match. Va is set to a value larger than Vb.
- the switch SW When the DC voltage Vdc increases and reaches V1, the switch SW is turned off, so the resistance value of the current limiting resistance circuit 80 increases to (Ra + Rb). As a result, as the DC voltage Vdc increases, the supplied power PIN rises on the straight line LB. Even after the DC voltage Vdc increases and reaches V1, if the supplied power PIN rises on the straight line LA, the difference between the supplied power PIN and the required power Po increases, so that the surplus power increases. .. In the present embodiment, when the DC voltage Vdc increases and reaches V1, the surplus power can be suppressed by making the supply power PIN rise on the straight line LB.
- the switch SW2 is turned off, so that the resistance value of the current limiting resistance circuit 80 increases to (Ra + Rb + Rc).
- the supplied power PIN rises on the linear LC. If the supplied power PIN rises on the straight line LB even after the DC voltage Vdc increases and reaches Va, the difference between the supplied power PIN and the required power Po increases, so that the surplus power increases. ..
- the surplus power can be suppressed by making the supply power PIN rise on the linear LC.
- the resistance value of the current limiting resistance circuit 80 is (Ra + Rb + Rc) because the switch SW and the switch SW2 are off.
- the supplied power PIN drops on the linear LC.
- the switch SW2 When the DC voltage Vdc decreases and reaches Vb, the switch SW2 is turned on, so that the resistance value of the current limiting resistance circuit 80 decreases to (Ra + Rb). As a result, as the DC voltage Vdc decreases, the supplied power PIN descends on the straight line LB. Even after the DC voltage Vdc decreases and reaches Vb, if the supply power PIN falls on the linear LC, the supply power PIN becomes smaller than the required power Po, and the power required for the control circuit 32 is applied. Cannot be supplied. In the present embodiment, when the DC voltage Vdc decreases and reaches Vb, the supply power PIN can be made equal to or higher than the required power Po by causing the supply power PIN to descend on the straight line LB.
- the switch SW is turned on, so that the resistance value of the current limiting resistance circuit 80 decreases to Ra.
- the supplied power PIN descends on the straight line LA.
- the supply power PIN becomes smaller than the required power Po, and the power required for the control circuit 32 is supplied. Cannot be supplied.
- the supply power PIN can be set to be equal to or higher than the required power Po by causing the supply power PIN to descend on the straight line LA.
- the DC voltage can be changed in the same manner as in the first embodiment by switching the resistance value of the current limiting resistance circuit 80 in two stages according to the magnitude of the DC voltage Vdc. It is possible to both secure the power supply when the Vdc is low voltage and suppress the power loss when the DC voltage Vdc is high voltage.
- the switch SW is switched with the common voltage V2 as the threshold voltage when the DC voltage Vdc increases and when the DC voltage Vdc decreases.
- FIG. 13 is a diagram showing changes in the supplied power PIN when the DC voltage Vdc increases and decreases in the third embodiment.
- FIG. 13 shows the power supply PIN when the DC voltage Vdc is equal to or higher than the lower limit voltage VL.
- the switch SW When the DC voltage Vdc decreases and reaches V2, the switch SW is turned on, so the resistance value of the current limiting resistance circuit 80 decreases to Ra. As a result, as the DC voltage Vdc decreases, the supplied power PIN descends on the straight line LA. As a result, the supply power PIN can be set to be equal to or higher than the required power Po.
- the implementation is performed. Similar to the first embodiment, it is possible to secure the power supply when the DC voltage Vdc is low and to suppress the power loss when the DC voltage Vdc is high.
- Embodiment 4 the DC voltage Vdc when the value of the supplied power PIN matches the value of the required power Po when the DC voltage Vdc is reduced is set to the threshold V2 which is a switching point of the switch SW when the DC voltage Vdc is reduced. And said. Then, in order to have hysteresis, the switching point of the switch SW when the DC voltage Vdc is increased is set to V1 which is larger than V2. Hysteresis can prevent frequent unnecessary switching.
- the threshold value V2 which is the switching point of the switch SW when the DC voltage Vdc decreases, is larger than the value of the DC voltage Vdc when the supplied power PIN matches the required power Po when the DC voltage Vdc decreases. Set to a value.
- FIG. 14 is a diagram showing a change in the supplied power PIN when the DC voltage Vdc increases in the fourth embodiment.
- FIG. 15 is a diagram showing a change in the supplied power PIN when the DC voltage Vdc decreases in the fourth embodiment. 14 and 15 show the power supply PIN when the DC voltage Vdc is equal to or higher than the lower limit voltage VL.
- the straight line LA represents the value of the power supply PIN with respect to the DC voltage Vdc when the resistance value of the current limiting resistance circuit 80 is Ra.
- the straight line LB represents the value of the power supply PIN with respect to the DC voltage Vdc when the resistance value of the current limiting resistance circuit 80 is (Ra + Rb).
- the value of the DC voltage Vdc when the value of the supply power PIN on the straight line LB matches the value of the required power Po is smaller than the switching point V2.
- V1 is set to a value larger than V2.
- the power supply is secured when the DC voltage Vdc is low, and the power loss is suppressed when the DC voltage Vdc is high. Can be compatible with each other.
- the main circuit is described as being composed of a full bridge circuit, but the present invention is not limited to this.
- the main circuit may be composed of a half-bridge circuit.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Rectifiers (AREA)
Abstract
複数の単位変換器の各々は、主回路(30)と、制御装置から受信した制御信号に従って複数のスイッチング素子(11~14)を制御するように構成された制御回路(32)と、第1のコンデンサ(15)の電圧を降圧して電源電圧を生成し、電源電圧を制御回路(32)へ供給する電源(50)と、主回路(30)と電源(50)との間に配置され、抵抗値が可変の限流抵抗回路(80)とを備える。電源(50)は、第2のコンデンサ(51)と、過充電抑制回路(54)と、電源回路(56)と、制御部(500)とを備える。制御部(500)は、第2のコンデンサ(51)の電圧の大きさに応じて、過充電抑制回路(54)を制御する過充電抑制制御回路(53)と、第1のコンデンサ(15)の電圧の大きさに応じて、限流抵抗回路(80)の抵抗値を切り替える抵抗切替回路(88)とを含む。
Description
この発明は、電力変換装置に関し、より特定的には、少なくとも1つの主回路給電方式の単位変換器を直列接続して構成された電力変換装置に関する。
近年、STATCOM(Static Synchronous Compensator)などの自励式無効電力補償装置、BTB(Back to Back)システムなどの直流送電システム、および、モータドライブインバータなどにおいては、モジュラー・マルチレベル変換器(MMC:Modular Multilevel Converter)の適用が検討されている(たとえば、国際公開第2007/025828号(特許文献1)参照)。
MMCは、複数の単位変換器を直列に接続して構成されている。単位変換器は、スイッチング素子と直流コンデンサとを有する主回路を備える。単位変換器内のスイッチング素子がスイッチング動作することによって、直流コンデンサの電圧が出力端子へ出力される。スイッチング素子としては、一般的に、IGBT(Insulated Gate Bipolar Transistor)などの導通/非導通の制御が可能な半導体スイッチング素子が用いられる。
単位変換器は、主回路に加え、MMC全体を制御する上位の制御装置と連携して主回路のスイッチング素子の導通/非導通を制御するための制御回路および電源を備える。電源は、主回路で生成した電力を基に制御回路に電源電圧を供給する。これは、主回路給電方式と呼ばれる。
一般に、このような構成のMMCにおいて、主回路の直流コンデンサの直流電圧を限流抵抗により降圧して、電源への入力電圧が生成される。電源内部に設けられたコンデンサには、この入力電圧に応じた電力が一時的に蓄えられる。電源はこの入力電圧をさらに降圧した電源電圧を制御回路に供給する。
しかしながら、主回路の直流コンデンサの電圧が低い範囲では、制御回路への供給電力が小さくなり、制御回路が動作できないという問題がある。一方、主回路の直流コンデンサの電圧が高い範囲では、余剰電力が発生するという問題がある。
それゆえに、本発明の目的は、制御回路の動作範囲を拡大し、かつ余剰電力を低減することができる電力変換装置を提供することである。
本発明の電力変換装置は、複数の単位変換器を直列接続して構成されたアームを備える電力変換器と、電力変換器を制御する制御装置とを備える。複数の単位変換器の各々は、複数のスイッチング素子、および第1の直流ラインと第2の直流ラインとの間に電気的に接続された第1のコンデンサを含む主回路と、制御装置から受信した制御信号に従って複数のスイッチング素子を制御するように構成された制御回路と、第1のコンデンサの電圧を降圧して電源電圧を生成し、電源電圧を制御回路へ供給する電源と、主回路と電源との間に配置され、抵抗値が可変の限流抵抗回路とを備える。電源は、第1の直流ラインと第2の直流ラインとの間に電気的に接続された第2のコンデンサと、第1の直流ラインと第2の直流ラインとの間に電気的に接続された過充電抑制回路と、第1の直流ラインと第2の直流ラインとの間に電気的に接続され、第2のコンデンサの電圧を電源電圧に変換するように構成された電源回路と、制御部とを備える。制御部は、第2のコンデンサの電圧の大きさに応じて、過充電抑制回路を制御する過充電抑制制御回路と、第1のコンデンサの電圧の大きさに応じて、限流抵抗回路の抵抗値を切り替える抵抗切替回路とを含む。
本発明によれば、第1のコンデンサの電圧の大きさに応じて、限流抵抗回路の抵抗値を切り替えるので、制御回路の動作範囲を拡大し、かつ余剰電力を低減することができる。
以下、実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分には同一符号を付してその説明は繰返さない。
実施の形態1.
図1は、実施の形態の電力変換装置100の構成図である。
図1は、実施の形態の電力変換装置100の構成図である。
電力変換装置100は、電力系統1の無効電力を補償する無効電力補償装置として使用される。図1を参照して、電力変換装置100は、少なくとも1つの主回路給電方式の単位変換器5を直列接続して構成されたアームA1~A3と、少なくとも1つの単位変換器5を制御する制御装置4とを備える。より詳細には、電力変換装置100は、スイッチS1~S6、変圧器2,3、限流抵抗器R1~R3、交流ラインUL,VL,WL、変流器C1~C3、リアクトルL1~L3、アームA1~A3、および制御装置4を備える。
スイッチS1,S2,S3の各々の一方端子はそれぞれ電力系統1の三相の送電線1u,1v,1wに接続され、他方端子はそれぞれ変圧器2の3つの一次巻線に接続される。スイッチS1,S2,S3は、通常は導通状態であり、たとえば電力変換装置100のメンテナンス時に非導通状態にされる。変圧器2は、3つの一次巻線と3つの二次巻線とを含み、三相交流電力を授受する。
限流抵抗器R1~R3の各々の一方端子はそれぞれ変圧器2の3つの二次巻線に接続され、他方端子はそれぞれ交流ラインUL,VL,WLに接続される。限流抵抗器R1~R3は、電力変換装置100の起動時に電力系統1からアームA1~A3にそれぞれ流れる電流を制限する。
スイッチS4,S5,S6は、それぞれ限流抵抗器R1~R3に並列接続される。スイッチS4,S5,S6は、電力変換装置100の起動時においてアームA1~A3に流れる電流が安定した後に導通状態にされる。変圧器3は、交流ラインUL,VL,WLの交流電圧に応じた値の三相交流電圧Vu,Vv,Vwを制御装置4に出力する。
リアクトルL1およびアームA1は、交流ラインULと交流ラインVLとの間に直列接続される。リアクトルL2およびアームA2は、交流ラインVLと交流ラインWLとの間に直列接続される。リアクトルL3およびアームA3は、交流ラインWLと交流ラインULとの間に直列接続される。すなわち、アームA1~A3はデルタ接続されている。アームA1~A3は、制御装置4によって制御され、三相交流電力を発生する。
アームA1~A3の各々は、カスケード接続された複数の単位変換器5を含む。複数の単位変換器5の各々は、制御装置4からの制御信号に従って交流電力を発生する。
アームA1の初段の単位変換器5の第1端子5aは、リアクトルL1の一方端子に接続されている。アームA1において、最終段以外の単位変換器5の第2端子5bは、後段の単位変換器5の第1端子5aに接続されている。アームA1の最終段の単位変換器5の第2端子5bは、リアクトルL2の一方端子に接続されている。
アームA2の初段の単位変換器5の第1端子5aは、リアクトルL2の一方端子に接続されている。アームA2において、最終段以外の単位変換器5の第2端子5bは、後段の単位変換器5の第1端子5aに接続されている。アームA2の最終段の単位変換器5の第2端子5bは、リアクトルL3の一方端子に接続されている。
アームA3の初段の単位変換器5の第1端子5aは、リアクトルL3の一方端子に接続されている。アームA3において、最終段以外の単位変換器5の第2端子5bは、後段の単位変換器5の第1端子5aに接続されている。アームA3の最終段の単位変換器5の第2端子5bは、リアクトルL1の一方端子に接続されている。
リアクトルL1~L3は、アームA1~A3に流れる循環電流をそれぞれ抑制する。リアクトルL1~L3は、アームA1~A3とは別に設けられていてもよいし、アームA1~A3のインダクタンス成分であっても構わない。変流器C1~C3は、アームA1~A3に流れる交流電流Iuv,Ivw,Iwuをそれぞれ検出して、制御装置4に出力する。
制御装置4は、無効電力指令値Qr、三相交流電圧Vu,Vv,Vw、交流電流Iuv,Ivw,Iwu、後述する直流電圧Vdcなどの入力を受け、後述する制御信号GC、ゲートブロック信号GB、ゲートデブロック信号DEB、導通指令Sonなどを出力することにより、3つのアームA1~A3の各々(すなわち複数個の単位変換器5の各々)を制御する。無効電力指令値Qrは、たとえば電力系統1の中央指令室(図示せず)から与えられる。電力変換装置100は、無効電力指令値Qrに応じた値の無効電力を電力系統1に供給する。
図2は、単位変換器5の構成を示す回路ブロック図である。図2を参照して、単位変換器5は、主回路30と、制御回路32と、限流抵抗回路80と、電源50とを含む。
主回路30は、コンデンサを備えたフルブリッジ回路により構成される。具体的には、主回路30は、第1端子5aおよび第2端子5bを有する。主回路30は、スイッチング素子11~14と、ダイオードD1~D4と、第1のコンデンサ15とを含む。主回路30は、スイッチング素子11~14の導通/非導通を制御することにより第1のコンデンサ15の電圧に応じた振幅の電圧パルスを第1端子5aおよび第2端子5b間に出力することで、電力変換を行なう。
スイッチング素子11~14は、自己消弧型電力用半導体素子であり、たとえばIGBTで構成されている。スイッチング素子11,13は第1の直流ラインPLおよび第2の直流ラインNLの間に直列に接続されている。スイッチング素子12,14は第1の直流ラインPLおよび第2の直流ラインNLの間に直列に接続されている。スイッチング素子11,12のコレクタはともに第1の直流ラインPLに接続され、スイッチング素子13,14のエミッタはともに第2の直流ラインNLに接続されている。スイッチング素子11のエミッタとスイッチング素子13のコレクタとの接続点は第1端子5aに接続されている。スイッチング素子12のエミッタとスイッチング素子14のコレクタとの接続点は第2端子5bに接続されている。
ダイオードD1~D4は、スイッチング素子11~14にそれぞれ逆並列に接続されている。第1のコンデンサ15は、第1の直流ラインPLと第2の直流ラインNLとの間に電気的に接続され、直流電力を蓄える。
単位変換器5において、スイッチング素子11~14は制御回路32によって導通/非導通が制御される。スイッチング素子11,13はそれぞれ相補的に導通状態とされる。スイッチング素子12,14はそれぞれ相補的に導通状態とされる。図2に示されるように、第2端子5bを基準とした第1端子5aまでの電圧をセル電圧Vcellと定義すると、セル電圧Vcellは、スイッチング素子11~14の導通/非導通によって制御される。
具体的には、スイッチング素子11,14が共に導通状態であり、スイッチング素子12,13が共に非導通状態である場合、セル電圧Vcellは第1のコンデンサ15の直流電圧Vdcと略等しい。スイッチング素子11,12が共に導通状態であり、スイッチング素子13,14が共に非導通状態である場合、セル電圧Vcellは略零である。スイッチング素子11,12が共に非導通状態であり、スイッチング素子13,14が共に導通状態である場合、セル電圧Vcellは略零である。スイッチング素子11,14が共に非導通状態であり、スイッチング素子12,13が共に導通状態である場合、セル電圧Vcellは第1のコンデンサ15の直流電圧Vdcの極性を反転させた電圧に略等しい。
アームA1~A3各々の全体の電圧は、対応するアームA1~A3に含まれる各単位変換器5のセル電圧Vcellの和で表される。したがって、アームA1~A3各々の全体の電圧は、各単位変換器5を構成するスイッチング素子11~14の導通/非導通によって制御することができる。
主回路30は、スイッチS7をさらに含む。スイッチS7は、第1端子5aと第2端子5bとの間に接続されている。スイッチS7は、制御回路32からの導通指令Sonに応じて閉成することにより、第1端子5aおよび第2端子5bを短絡することが可能に構成されている。
制御回路32は、駆動回路40,42と、スイッチ操作回路44と、I/F(インターフェイス)回路48とを含む。制御回路32は、制御装置4から受信した制御信号に従ってスイッチング素子11~14の導通/非導通を制御するように構成される。
I/F回路48は、図示しない有線または無線で制御装置4と通信する。I/F回路48は、制御装置4から、主回路30のフルブリッジ回路を制御するための制御信号GCを受信する。I/F回路48はさらに、制御装置4から、フルブリッジ回路を構成するスイッチング素子11~14を全て非導通に固定するためのゲートブロック信号GBを受信する。より具体的には、スイッチング素子11~14を全て非導通に固定するときには、ゲートブロック信号GBは、Hレベルに活性化される。ゲートブロック信号GBのHレベルの活性化に応じて、ゲートデブロック信号DEBは、Lレベルに非活性化される。IF回路48は、制御装置4から、フルブリッジ回路を構成するスイッチング素子11~14の非導通固定を解除するためのゲートデブロック信号DEBを受信する。より具体的には、スイッチング素子11~14の非導通固定を解除するときには、ゲートデブロック信号DEBは、Hレベルに活性化される。ゲートデブロック信号DEBのHレベルの活性化に応じて、ゲートブロック信号GBは、Lレベルに非活性化される。I/F回路48は、受信した制御信号GC、ゲートブロック信号GB、およびゲートデブロック信号DEBを駆動回路40,42へ出力する。
駆動回路40は、制御信号GCに応答してスイッチング素子11,13の導通/非導通を制御する。駆動回路40は、ゲートブロック信号GBに応答して、スイッチング素子11,13を非導通状態に固定された状態(停止状態、またはゲートブロック状態)とする。駆動回路40は、ゲートデブロック信号DEBに応答して、スイッチング素子11,13の非導通固定状態が解除された状態(ゲートブロック状態ではない状態、またはゲートデブロック状態)とする。
駆動回路42は、制御信号GCに応答してスイッチング素子12,14の導通/非導通を制御する。駆動回路42は、ゲートブロック信号GBに応答して、スイッチング素子12,14を非導通状態に固定された状態(停止状態、またはゲートブロック状態)とする。駆動回路42は、ゲートデブロック信号DEBに応答して、スイッチング素子12,14の非導通固定状態が解除された状態(ゲートブロック状態ではない状態、またはゲートデブロック状態)とする。
言い換えると、ゲートブロック信号GBがHレベル、およびゲートデブロック信号DEBがLレベルのときに、スイッチング素子11~14は、ゲートブロック状態となる。ゲートブロック信号GBがLレベル、およびゲートデブロック信号DEBがHレベルのときに、スイッチング素子11~14は、ゲートブロック状態ではない状態となる。
制御装置4は、アームA1内のすべての単位変換器5へのゲートブロック信号GBのレベルおよびゲートデブロック信号DEBのレベルを同時に制御することとしてもよい。これによって、アームA1内のすべての単位変換器5のスイッチング素子11~14は、同時に非導通となるとともに、同時に非導通固定が解除される。アームA2、およびアームA3についても同様である。
スイッチ操作回路44は、スイッチS7を操作するための回路である。スイッチ操作回路44は、励磁コイル18への通電を制御装置4からの指令に応じて制御する。通常動作時、励磁コイル18への電流供給が停止されているため、スイッチS7は非導通状態とされる。一方、制御装置4は、複数の単位変換器5のうちのいずれかの単位変換器5において、スイッチング素子11~14の短絡故障等の異常を検知した場合には、この故障した単位変換器5に向けてスイッチS7の導通指令Sonを出力する。故障した単位変換器5では、I/F回路48が導通指令Sonを受信してスイッチ操作回路44へ出力する。導通指令Sonに応じてスイッチ操作回路44が励磁コイル18に電流を供給することにより、スイッチS7が導通状態にされる。これにより、故障した単位変換器5の出力が短絡される。
限流抵抗回路80は、主回路30と電源50との間の第1の直流ラインPLに介挿される。限流抵抗回路80は、第1のコンデンサ15の直流電圧Vdcを降圧する。
電源50は、入力端子501,502を含む。入力端子501は第1の直流ラインPLに接続される。入力端子502は第2の直流ラインNLに接続される。電源50は、第1のコンデンサ15に電気的に並列に接続される。電源50は、第1のコンデンサ15の電圧を降圧して電源電圧を生成し、電源電圧を制御回路32へ供給する。これにより、単位変換器5は、主回路30から制御回路32に電力を供給することができる自給式のセルを形成する。
次に、電力変換装置100の通常動作の概要を説明する。
制御装置4は、変流器C1~C3からの交流電流Iuv,Ivw,Iwuに基づいて、交流ラインUL,VL,WLに流れる交流電流に応じたレベルの三相交流電流Iu,Iv,Iwを求める。ただし、Iu=Iuv-Iwu、Iv=Ivw-Iuv、Iw=Iwu-Ivwである。
制御装置4は、変流器C1~C3からの交流電流Iuv,Ivw,Iwuに基づいて、交流ラインUL,VL,WLに流れる交流電流に応じたレベルの三相交流電流Iu,Iv,Iwを求める。ただし、Iu=Iuv-Iwu、Iv=Ivw-Iuv、Iw=Iwu-Ivwである。
制御装置4は、変圧器3からの三相交流電圧Vu,Vv,Vwと演算器31からの三相交流電流Iu,Iv,Iwとに基づいて無効電力Q0を求める。制御装置4は、無効電力指令値Qrと無効電力Q0との偏差ΔQ=Qr-Q0を求める。
制御装置4は、変流器C1~C3からの交流電流Iuv,Ivw,Iwu、変圧器3からの三相交流電圧Vu,Vv,Vwなどに基づいて、それぞれ複数個の単位変換器5に対応する複数個の電圧指令値Vdcrを生成する。
制御装置4は、電圧指令値Vdcrと直流電圧Vdcとの偏差ΔVdcを求める。制御装置4は、電圧偏差ΔVdcを0とし、かつ無効電力偏差ΔQを0とするための制御演算を実行することにより、三相交流電圧指令値Vuvr,Vvwr,Vwurを生成する。
換言すると、制御装置4は、電圧偏差ΔVdcが0になるように各単位変換器5の有効電流制御を行なうとともに、無効電力偏差ΔQが0になるように各単位変換器5の無効電流制御を行なう。
三相交流電圧指令値Vuvr,Vvwr,Vwurを基に、アームA1~A3の各単位変換器5が運転され、直流電圧Vdcが電圧指令値Vdcrに一致するとともに、無効電力Q0が無効電力指令値Qrに一致する。具体的には、制御装置4は、たとえばPWM(Pulse Width Modulation)制御に従って、電力変換装置が三相交流電圧指令値Vuvr,Vvwr,Vwurに相当する電圧を出力するための、制御信号GCを生成する。制御装置4は、制御信号GCをアームA1~A3の各単位変換器5の制御回路32に出力する。各制御回路32が、制御信号GCに従って、スイッチング素子11~14の各々を所定のタイミングで導通状態にすることにより、直流電圧が交流電圧に変換される。
(参考例)
図3は、参考例の単位変換器5の構成を表わす図である。
図3は、参考例の単位変換器5の構成を表わす図である。
参考例の単位変換器5は、本実施の形態の電源50に代えて電源150を備え、限流抵抗回路80に代えて限流抵抗Rを備える。
電源150は、第2のコンデンサ51と、過充電抑制回路54とを備える。
第2のコンデンサ51は、第1の直流ラインPLおよび第2の直流ラインNLの間に接続される。過充電抑制回路54は、第1の直流ラインPLおよび第2の直流ラインNLの間に直列に接続された抵抗R5とスイッチS8とを備える。第2のコンデンサ51には、第1のコンデンサ15からの電荷が限流抵抗Rを通じて供給される。電源150から制御回路32に電力が供給される。
第2のコンデンサ51は、第1の直流ラインPLおよび第2の直流ラインNLの間に接続される。過充電抑制回路54は、第1の直流ラインPLおよび第2の直流ラインNLの間に直列に接続された抵抗R5とスイッチS8とを備える。第2のコンデンサ51には、第1のコンデンサ15からの電荷が限流抵抗Rを通じて供給される。電源150から制御回路32に電力が供給される。
ここで、制御回路32の負荷電力と電源150において発生する損失電力との和をPoと定義する。Poが必要電力である。限流抵抗Rの抵抗値をRとし、第1のコンデンサ15の直流電圧をVdcとし、第2のコンデンサ51の入力電圧をVinとすると、主回路30から電源150への供給電力PINは次式で表される。
PIN=(Vdc-Vin)/R*Vin・・・(1)
制御回路32への電源供給を維持するためには、PIN≧Poの関係が成立する必要がある。PIN=Poの場合には、入力電圧Vinは一定値に保たれる。PIN>Poの場合には、余剰電力(PIN-Po)によって、第2のコンデンサ51は、過充電される。入力電圧Vinは、電源150の内部回路仕様によって制約があり、その平均値はほぼ一定にする必要がある。このため、第2のコンデンサ51と並列に設けられた過充電抑制回路54内の抵抗R5が、余剰電力を消費することによって、入力電圧Vinをほぼ一定値に維持している。PIN<Poの場合には、制御回路32には、制御回路32が必要する電力が供給されない。
制御回路32への電源供給を維持するためには、PIN≧Poの関係が成立する必要がある。PIN=Poの場合には、入力電圧Vinは一定値に保たれる。PIN>Poの場合には、余剰電力(PIN-Po)によって、第2のコンデンサ51は、過充電される。入力電圧Vinは、電源150の内部回路仕様によって制約があり、その平均値はほぼ一定にする必要がある。このため、第2のコンデンサ51と並列に設けられた過充電抑制回路54内の抵抗R5が、余剰電力を消費することによって、入力電圧Vinをほぼ一定値に維持している。PIN<Poの場合には、制御回路32には、制御回路32が必要する電力が供給されない。
第1のコンデンサ15の直流電圧Vdcは、主回路30の運転状態に応じて所定の範囲で変動する。
図4は、限流抵抗Rの抵抗値がαの場合における直流電圧Vdcと供給電力PINとの関係を表わす図である。図5は、限流抵抗Rの抵抗値がβ(<α)の場合における直流電圧Vdcと供給電力PINとの関係を表わす図である。
図4に示すように、直流電圧Vdcの下限電圧VLから上限電圧VHまでの変化に応じて、供給電力PINは変化する。直流電圧VdcがVx以上のときには、供給電力PINは必要電力Po以上となる。直流電圧VdcがVx未満のときには、供給電力PINは、必要電力Po未満となる。したがって、直流電圧VdcがVx未満のときには、制御回路32には、制御回路32が必要する電力が供給されない。直流電圧Vdcが小さいときにも、制御回路32に必要な電力を供給するためには、限流抵抗Rの抵抗値を小さくすればよい。
図5に示すように、限流抵抗Rの抵抗値を小さくすると、直流電圧Vdcに対する供給電力PINの変化は大きくなる。直流電圧Vdcが下限電圧VLのときでも、供給電力PINは、必要電力Po以上となる。しかし、直流電圧Vdcが大きくなると、必要電力Poに対する供給電力PINの過剰が大きくなる。必要電力Poよりも供給電力PINが大きい場合には、前述の過充電抑制回路の機能によって、入力電圧Vinをほぼ一定値に保つことは可能であるが、抵抗R5での電力損失が大きくなる。
本実施の形態では、直流電圧VdcがVx以上の領域か、あるいはVx未満の領域かに応じて、限流抵抗回路80の抵抗値を切り替えることによって、直流電圧Vdcが低電圧のときの電源供給の確保と、直流電圧Vdcが高電圧のときの電力損失の抑制とを両立させる。
図6は、実施の形態1の単位変換器の回路ブロック図である。図6を参照して、限流抵抗回路80は、抵抗Ra,Rbと、スイッチSWとを備える。電源50は、第2のコンデンサ51、電圧センサ46,52、過充電抑制回路54、制御部500、および電源回路56を備える。過充電抑制回路54は、スイッチS8と、抵抗R5とを含む。
第1の直流ラインPL上に抵抗Raと抵抗Rbとが直列に接続される。抵抗RbとスイッチSWとが並列に接続される。スイッチSWは、制御部500によって制御される。抵抗Raの抵抗値をRa、抵抗Rbの抵抗値をRbとする。スイッチSWがオンのときには、限流抵抗回路80の抵抗は、Raとなる。スイッチSWがオフのときには、限流抵抗回路80の抵抗は、(Ra+Rb)となる。
第2のコンデンサ51は、第1の直流ラインPL上の入力端子501と第2の直流ラインNL上の入力端子502との間に接続される。第2のコンデンサ51は、第1のコンデンサ15から限流抵抗回路80を介して与えられる電力により入力電圧Vinを生成するように構成される。
電源回路56は、第1の直流ラインPLと第2の直流ラインNLとの間に電気的に接続され、第2のコンデンサ51の電圧を電源電圧に変換するように構成される。
電圧センサ46は、第1のコンデンサ15の端子間の直流電圧Vdcを検出し、検出値を制御部500に出力する。電圧センサ52は、第2のコンデンサ51の端子間の電圧(以下、入力電圧)Vinを検出し、検出値を制御部500に出力する。
スイッチS8および抵抗R5は、第1の直流ラインPLと第2の直流ラインNLとの間に、電気的に直列に接続される。スイッチS8は、制御部500により導通/非導通が制御される。スイッチS8が導通状態であるときに、抵抗R5に第2のコンデンサ51の放電電流が流れ、第2のコンデンサ51の入力電圧Vinが低下する。すなわち、抵抗R5は第2のコンデンサ51の過充電抑制抵抗である。スイッチS8は、トランジスタ、リレー等によって構成される。
制御電源90は、入力電圧VinがV7まで上昇すると、電源50を機能させるために起動される。制御電源90の起動に伴って、制御電源起動信号UCがHレベルとなる。
制御部500は、電圧センサ52の検出値に基づいて、スイッチS8の導通/非導通および電源回路56の起動/停止を制御する。制御部500は、電圧センサ46の検出値に基づいて、限流抵抗回路80のスイッチSWを制御する。制御部500は、過充電抑制制御回路53と、起動/停止回路55と、抵抗切替回路88とを備える。抵抗切替回路88は、電圧検出回路83と、AND回路82とを備える。
過充電抑制制御回路53は、入力電圧Vinに基づいて、スイッチS8を導通/非導通させることにより、第2のコンデンサ51の過充電を抑制する。過充電抑制制御回路53からスイッチS8へ出力される信号は、入力電圧Vinの上昇時に入力電圧Vinの検出値が閾値V3以上となったときにL(論理ロー)レベルからH(論理ハイ)レベルに遷移する。一方、過充電抑制制御回路53からスイッチS8へ出力される信号は、入力電圧Vinの下降時に入力電圧Vinの検出値が閾値V4以下となったときにHレベルからLレベルに遷移する。ただし、V3>V4である。
スイッチS8は、過充電抑制制御回路53から出力される信号がHレベルのときに導通状態にされ、Lレベルのときに非導通状態にされるように構成される。
起動/停止回路55は、入力電圧Vinの検出値に基づいて、電源回路56の起動/停止を制御する。起動/停止回路55から電源回路56へ出力される信号は、入力電圧Vinの上昇時に入力電圧Vinの検出値が閾値V5以上となったときにLレベルからHレベルに遷移する。一方、起動/停止回路55から電源回路56へ出力される信号は、入力電圧Vinの下降時に入力電圧Vinの検出値が閾値V6以下となったときにHレベルからLレベルに遷移する。ただし、V5>V6である。
電源回路56は、起動/停止回路55の出力信号がLレベルからHレベルに遷移したときに起動され、制御回路32に電源電圧を供給する。これによって、制御回路32が起動される。一方、電源回路56は、起動/停止回路55の出力信号がHレベルからLレベルに遷移したときに停止される。これによって、電源回路56から制御回路32への電源電圧の供給が停止され、制御回路32が停止される。
抵抗切替回路88は、第1のコンデンサ15の電圧Vdcおよび制御電源起動信号UCに基づいて、限流抵抗回路80の抵抗値を切り替える。
電圧検出回路83から出力される信号は、直流電圧Vdcの上昇時に直流電圧Vdcの検出値が閾値V1(第1の閾値)以上となったときにHレベルからLレベルに遷移する。一方、電圧検出回路83からスイッチSWへ出力される信号は、直流電圧Vdcの下降時に直流電圧Vdcの検出値が閾値V2(第2の閾値)以下となったときにLレベルからHレベルに遷移する。ただし、V1>V2である。閾値V1は、直流電圧Vdcの上昇時の図4、図5のVxに相当する。閾値V2は、直流電圧Vdcの下降時の図4、図5のVxに相当する。閾値V1およびV2の大きさは、電力変換装置100が起動後、複数のスイッチング素子11~14がスイッチング動作する前において、第1のコンデンサ15の電圧が安定する電圧である初期安定電圧VSと、第1のコンデンサ15の制御目標電圧VRとの間である。
AND回路82は、電圧検出回路83の出力信号と、制御電源起動信号UCとの論理積を表わす信号をスイッチSWへ出力する。
スイッチSWは、制御電源起動信号UCがLレベルのときには、オフとなる。これによって、限流抵抗回路80の抵抗値は、(Ra+Rb)となる。つまり、制御電源起動信号UCがHレベルとなるのは、入力電圧VinがV7まで立ち上がった後であるから、スイッチSWは、電力変換装置100の起動後、入力電圧VinがV7以上となるまでは、オフとなる。
スイッチSWは、制御電源起動信号UCがHレベルであり、かつ抵抗切替回路88の出力信号がHレベルのときに、オンとなる。これによって、限流抵抗回路80の抵抗値は、Raとなる。スイッチSWは、制御電源起動信号UCがHレベルであり、抵抗切替回路88の出力信号がLレベルのときに、オフとなる。これによって、限流抵抗回路80の抵抗値は、(Ra+Rb)となる。
図7は、電源50の動作を説明するための図である。直流電圧Vdcは、電力変換装置の運転範囲である下限電圧VLと上限電圧VHとの間で変化する。
時刻t0において、制御装置4によって、スイッチS1,S2,S3が導通状態にされて、電力変換装置100が起動される。限流抵抗回路80内のスイッチSWは、ノーマリオフのため、限流抵抗回路80の抵抗値は、(Ra+Rb)である。単位変換器5では第1のコンデンサ15の初期充電が実行され、第1のコンデンサ15の直流電圧Vdcが上昇する。それに伴い、第2のコンデンサ51は、直列接続された抵抗Raおよび抵抗Rbを介して充電されて、第2のコンデンサ51の入力電圧Vinも上昇する。
時刻t1において、入力電圧VinがV7まで上昇すると、電源50を機能させるための制御電源90が起動する。制御電源90の起動に伴って、制御電源起動信号UCがHレベルとなるとともに、電圧センサ46,52、過充電抑制制御回路53、起動/停止回路55、および抵抗切替回路88が動作を開始する。電圧センサ46によって検出された第2のコンデンサ51の直流電圧Vdcは、V2以下であるため、抵抗切替回路88によって、スイッチSWへHレベルの信号(オン指令)が送られる。これによって、スイッチSWがオンとなり、限流抵抗回路80の抵抗値はRaに低減される。
時刻t2において、入力電圧VinがV5まで上昇すると、起動/停止回路55によって、電源回路56へHレベルの信号が送られる。これによって、電源回路56が起動され、制御回路32に電源電圧が供給されて、制御回路32が起動される。
その後、第1のコンデンサ15の電圧Vdcは、初期充電状態における安定点である初期安定電圧VSに到達する。初期安定電圧VSは、下限電圧VL以上に設定されている。このときには、PIN>Poとなるため、過充電抑制制御回路53によって、過充電抑制回路54が動作して、入力電圧VinはV3~V4の範囲内となるように制御される。
時刻t3において、制御装置4は、スイッチング素子11~14の非導通固定を解除するためのゲートデブロック信号DEBをHレベルに活性化する。I/F回路48は、ゲートデブロック信号DEBを駆動回路40,42へ出力する。駆動回路40は、ゲートデブロック信号DEBに応答して、スイッチング素子11,13の非導通固定状態を解除する。駆動回路42は、ゲートデブロック信号DEBに応答して、スイッチング素子12,14の非導通固定状態を解除する。さらに、制御装置4は、直流電圧Vdcが制御目標電圧VRと一致するようにするために、スイッチング素子11~14の導通/非導通を制御する制御信号GCを出力する。I/F回路48は、制御信号GCを駆動回路40,42へ出力する。駆動回路40は、制御信号GCに応答してスイッチング素子11,13の導通/非導通を制御する。駆動回路42は、制御信号GCに応答してスイッチング素子12,14の導通/非導通を制御する。これによって、第1のコンデンサ15の直流電圧Vdcは、制御目標電圧VRに向かって上昇する。
時刻t4において、第2のコンデンサ51の直流電圧VdcがV1まで上昇すると、抵抗切替回路88によって、スイッチSWへLレベルの信号(オフ指令)が送られる。これによって、スイッチSWがオフとなり、限流抵抗回路80の抵抗値は(Ra+Rb)に増加する。その結果、供給電力PINが減少して余剰電力が抑えられる。その後も、第1のコンデンサ15の電圧Vdcは、制御目標電圧VRに向かって上昇し、制御目標電圧VRに達した後、制御目標電圧VRを維持する。
時刻t5において、制御装置4は、スイッチング素子11~14を非導通状態に固定するためのゲートブロック信号GBをハイレベルに活性化する。I/F回路48は、ゲートブロック信号GBを駆動回路40,42へ出力する。駆動回路40は、ゲートブロック信号GBに応答して、スイッチング素子11,13を非導通状態に固定する。駆動回路42は、ゲートブロック信号GBに応答して、スイッチング素子12,14を非導通状態に固定する。これによって、第1のコンデンサ15の直流電圧Vdcは、制御目標電圧VRから、初期安定電圧VSに向かって、減少する。
時刻t6において、第2のコンデンサ51の直流電圧VdcがV2まで下降すると、抵抗切替回路88によって、スイッチSWへHレベルの信号(オン指令)が送られる。これによって、スイッチSWがオンとなり、限流抵抗回路80の抵抗値はRaに低減される。これによって、供給電力PINが増加する。
時刻t7において、制御装置4によって、スイッチS1,S2,S3が非導通状態にされて、電力変換装置100が停止すると、第1のコンデンサ15の直流電圧Vdcおよび入力電圧Vinが減少する。
時刻t8において、入力電圧VinがV6まで下降すると、起動/停止回路55によって、電源回路56へLレベルの信号が送られる。これによって、電源回路56が停止し、制御回路32への電源電圧の供給が停止する。
時刻t9において、入力電圧VinがV7まで下降すると、制御電源起動信号UCがLレベルとなる。これによって、抵抗切替回路88によって、スイッチSWへLレベルの信号(オフ指令)が送られるとともに、制御電源90が停止する。制御電源90の停止によって、電源50の機能が停止する。
図8は、実施の形態1において、直流電圧Vdcが増加するときの供給電力PINの変化を表わす図である。図9は、実施の形態1において、直流電圧Vdcが減少するときの供給電力PINの変化を表わす図である。図8および図9には、直流電圧Vdcが下限電圧VL以上のときの供給電力PINが示されている。
直線LAは、スイッチSWがオンに設定されて限流抵抗回路80の抵抗値がRaとなる場合における直流電圧Vdcに対する供給電力PINの値を表わす。直線LBは、スイッチSWがオフに設定されて限流抵抗回路80の抵抗値が(Ra+Rb)の場合における直流電圧Vdcに対する供給電力PINの値を表わす。直線LB上の供給電力PINの値が必要電力Poの値と一致するときの直流電圧Vdcの値がV2である。すなわち、制御回路32が必要とする電力と電源50が消費する電力との和と、スイッチSWがオフの状態において、直流電圧VdcがV2のときの制御回路32への供給電力PINとが一致する。V1は、V2よりも大きな値に設定されている。
図8を参照して、直流電圧VdcがV1未満のときには、スイッチSWがオンのため、限流抵抗回路80の抵抗値はRaである。その結果、直流電圧Vdcの増加とともに、供給電力PINは、直線LA上を上昇する。
直流電圧Vdcが増加してV1に達したときに、スイッチSWがオフとなるため、限流抵抗回路80の抵抗値は(Ra+Rb)に増加する。その結果、直流電圧Vdcの増加とともに、供給電力PINは、直線LB上を上昇する。仮に、直流電圧Vdcが増加してV1に達した後も、供給電力PINが直線LA上で変化する場合には、供給電力PINと必要電力Poとの差が増加するので、余剰電力が増加する。本実施の形態では、直流電圧Vdcが増加してV1に達したときに、供給電力PINを直線LB上で変化させることによって、余剰電力を抑制することができる。
図9を参照して、直流電圧VdcがV2を超えるときには、スイッチSWがオフのため、限流抵抗回路80の抵抗値は(Ra+Rb)である。その結果、直流電圧Vdcの減少とともに、供給電力PINは、直線LB上を下降する。
直流電圧Vdcが減少してV2に達したときに、スイッチSWがオンとなるため、限流抵抗回路80の抵抗値はRaに減少する。その結果、直流電圧Vdcの減少とともに、供給電力PINは、直線LA上を下降する。仮に、直流電圧Vdcが減少してV2に達した後も、供給電力PINが直線LB上で変化する場合には、供給電力PINが必要電力Poよりも小さくなり、制御回路32に必要な電力を供給することができない。本実施の形態では、直流電圧Vdcが減少してV2に達したときに、供給電力PINを直線LA上で変化させることによって、供給電力PINを必要電力Po以上にすることができる。
以上のように、本実施の形態によれば、直流電圧Vdcの大きさに応じて、限流抵抗回路80の抵抗値を切り替えることによって、直流電圧Vdcが低電圧のときの電源供給の確保と、直流電圧Vdcが高電圧のときの電力損失の抑制とを両立させることができる。
実施の形態2.
図10は、実施の形態2の限流抵抗回路80の構成を表わす図である。
図10は、実施の形態2の限流抵抗回路80の構成を表わす図である。
限流抵抗回路80は、抵抗Ra,Rb,Rcと、スイッチSWとを備える。
第1の直流ラインPL上に抵抗Raと抵抗Rbと抵抗Rcとが直列に接続される。抵抗RbとスイッチSWとが並列に接続される。抵抗RcとスイッチSW2とが並列に接続される。
第1の直流ラインPL上に抵抗Raと抵抗Rbと抵抗Rcとが直列に接続される。抵抗RbとスイッチSWとが並列に接続される。抵抗RcとスイッチSW2とが並列に接続される。
スイッチSWおよびスイッチSW2は、抵抗切替回路88によって制御される。抵抗Raの抵抗値をRa、抵抗Rbの抵抗値をRbと、抵抗Rcの抵抗値をRcとする。スイッチSWがオン、かつスイッチSW2がオンのときには、限流抵抗回路80の抵抗は、Raとなる。スイッチSWがオフ、かつスイッチSW2がオンのときには、限流抵抗回路80の抵抗は、(Ra+Rb)となる。スイッチSWがオフ、かつスイッチSW2がオフのときには、限流抵抗回路80の抵抗は、(Ra+Rb+Rc)となる。
図11は、実施の形態2において、直流電圧Vdcが増加するときの供給電力PINの変化を表わす図である。図12は、実施の形態2において、直流電圧Vdcが減少するときの供給電力PINの変化を表わす図である。図11および図12には、直流電圧Vdcが下限電圧VL以上のときの供給電力PINが示されている。
直線LAは、スイッチSWおよびスイッチSW2がオンに設定されて限流抵抗回路80の抵抗値がRaとなる場合における直流電圧Vdcに対する供給電力PINの値を表わす。直線LBは、スイッチSWがオフ、かつスイッチSW2がオンに設定されて限流抵抗回路80の抵抗値が(Ra+Rb)の場合における直流電圧Vdcに対する供給電力PINの値を表わす。直線LCは、スイッチSWおよびスイッチSW2がオフに設定されて限流抵抗回路80の抵抗値が(Ra+Rb+RC)の場合における直流電圧Vdcに対する供給電力PINの値を表わす。
直線LB上の供給電力PINの値が必要電力Poの値と一致するときの直流電圧Vdcの値がV2である。すなわち、制御回路32が必要とする電力と電源50が消費する電力との和と、スイッチSWがオフ、かつスイッチSW2がオンの状態において、直流電圧VdcがV2のときの制御回路32への供給電力PINとが一致する。V1は、V2よりも大きな値に設定されている。
直線LC上の供給電力PINの値が必要電力Poの値と一致するときの直流電圧Vdcの値がVbである。すなわち、制御回路32が必要とする電力と電源50が消費する電力との和と、スイッチSWおよびスイッチSW2がオフの状態において、直流電圧VdcがVbのときの制御回路32への供給電力PINとが一致する。Vaは、Vbよりも大きな値に設定されている。
図11を参照して、直流電圧VdcがV1未満のときには、スイッチSWおよびスイッチSW2がオンのため、限流抵抗回路80の抵抗値はRaである。その結果、直流電圧Vdcの増加とともに、供給電力PINは、直線LA上を上昇する。
直流電圧Vdcが増加してV1に達したときに、スイッチSWがオフとなるため、限流抵抗回路80の抵抗値は(Ra+Rb)に増加する。その結果、直流電圧Vdcの増加とともに、供給電力PINは、直線LB上を上昇する。仮に、直流電圧Vdcが増加してV1に達した後も、供給電力PINが直線LA上を上昇する場合には、供給電力PINと必要電力Poとの差が増加するので、余剰電力が増加する。本実施の形態では、直流電圧Vdcが増加してV1に達したときに、供給電力PINが直線LB上を上昇するようすることによって、余剰電力を抑制することができる。
さらに、直流電圧Vdcが増加してVaに達したときに、スイッチSW2がオフとなるため、限流抵抗回路80の抵抗値は(Ra+Rb+Rc)に増加する。その結果、直流電圧Vdcの増加とともに、供給電力PINは、直線LC上を上昇する。仮に、直流電圧Vdcが増加してVaに達した後も、供給電力PINが直線LB上を上昇する場合には、供給電力PINと必要電力Poとの差が増加するため、余剰電力が増加する。本実施の形態では、直流電圧Vdcが増加してVaに達したときに、供給電力PINが直線LC上を上昇するようにすることによって、余剰電力を抑制することができる。
図12を参照して、直流電圧VdcがVbを超えるときには、スイッチSWおよびスイッチSW2がオフのため、限流抵抗回路80の抵抗値は(Ra+Rb+Rc)である。その結果、直流電圧Vdcの減少とともに、供給電力PINは、直線LC上を下降する。
直流電圧Vdcが減少してVbに達したときに、スイッチSW2がオンとなるため、限流抵抗回路80の抵抗値は(Ra+Rb)に減少する。その結果、直流電圧Vdcの減少とともに、供給電力PINは、直線LB上を下降する。仮に、直流電圧Vdcが減少してVbに達した後も、供給電力PINが直線LC上を下降する場合には、供給電力PINが必要電力Poよりも小さくなり、制御回路32に必要な電力を供給することができない。本実施の形態では、直流電圧Vdcが減少してVbに達したときに、供給電力PINが直線LB上を下降するようにすることによって、供給電力PINを必要電力Po以上にすることができる。
さらに、直流電圧Vdcが減少してV2に達したときに、スイッチSWがオンとなるため、限流抵抗回路80の抵抗値はRaに減少する。その結果、直流電圧Vdcの減少とともに、供給電力PINは、直線LA上を下降する。仮に、直流電圧Vdcが減少してV2に達した後も、供給電力PINが直線LB上を下降する場合には、供給電力PINが必要電力Poよりも小さくなり、制御回路32に必要な電力を供給することができない。本実施の形態では、直流電圧Vdcが減少してV2達したときに、供給電力PINが直線LA上を下降するようにすることによって、供給電力PINを必要電力Po以上にすることができる。
以上のように、本実施の形態によれば、直流電圧Vdcの大きさに応じて、限流抵抗回路80の抵抗値を2段階に切り替えることによっても、実施の形態1と同様に、直流電圧Vdcが低電圧のときの電源供給の確保と、直流電圧Vdcが高電圧のときの電力損失の抑制とを両立させることができる。
実施の形態3.
本実施の形態では、直流電圧Vdcの増加するときと、直流電圧Vdcが下降するときとで、共通の電圧V2を閾値電圧として、スイッチSWを切り替える。
本実施の形態では、直流電圧Vdcの増加するときと、直流電圧Vdcが下降するときとで、共通の電圧V2を閾値電圧として、スイッチSWを切り替える。
図13は、実施の形態3において、直流電圧Vdcが増加するときおよび減少するときの供給電力PINの変化を表わす図である。図13には、直流電圧Vdcが下限電圧VL以上のときの供給電力PINが示されている。
直流電圧VdcがV2未満のときには、スイッチSWがオンのため、限流抵抗回路80の抵抗値はRaである。その結果、直流電圧Vdcの増加とともに、供給電力PINは、直線LA上を上昇する。
直流電圧Vdcが増加してV2に達したときに、スイッチSWがオフとなるため、限流抵抗回路80の抵抗値は(Ra+Rb)に増加する。その結果、直流電圧Vdcの増加とともに、供給電力PINは、直線LB上を上昇する。これによって、実施の形態1と同様に余剰電力を抑制することができる。
直流電圧VdcがV2を超えるときには、スイッチSWがオフのため、限流抵抗回路80の抵抗値は(Ra+Rb)である。その結果、直流電圧Vdcの減少とともに、供給電力PINは、直線LB上を下降する。
直流電圧Vdcが減少してV2に達したときに、スイッチSWがオンとなるため、限流抵抗回路80の抵抗値はRaに減少する。その結果、直流電圧Vdcの減少とともに、供給電力PINは、直線LA上を下降する。これによって、供給電力PINを必要電力Po以上にすることができる。
以上のように、本実施の形態によれば、直流電圧Vdcの増加するときと、直流電圧Vdcが下降するときとで、共通の電圧V2をスイッチSWを切り替える閾値電圧とした場合でも、実施の形態1と同様に、直流電圧Vdcが低電圧のときの電源供給の確保と、直流電圧Vdcが高電圧のときの電力損失の抑制とを両立させることができる。
実施の形態4.
実施の形態1では、直流電圧Vdcの減少時に、供給電力PINの値が必要電力Poの値と一致するときの直流電圧Vdcを、直流電圧Vdcの減少時のスイッチSWの切替ポイントである閾値V2とした。そして、ヒステリシスを持たせるために、直流電圧Vdcの増加時のスイッチSWの切替ポイントをV2よりも大きなV1とした。ヒステリシスによって、不要な切替えが頻繁に起こるのを防止することができる。
実施の形態1では、直流電圧Vdcの減少時に、供給電力PINの値が必要電力Poの値と一致するときの直流電圧Vdcを、直流電圧Vdcの減少時のスイッチSWの切替ポイントである閾値V2とした。そして、ヒステリシスを持たせるために、直流電圧Vdcの増加時のスイッチSWの切替ポイントをV2よりも大きなV1とした。ヒステリシスによって、不要な切替えが頻繁に起こるのを防止することができる。
本実施の形態では、直流電圧Vdcの減少時のスイッチSWの切替ポイントである閾値V2を直流電圧Vdcの減少時に、供給電力PINが必要電力Poと一致するときの直流電圧Vdcの値よりも大きな値に設定する。
図14は、実施の形態4において、直流電圧Vdcが増加するときの供給電力PINの変化を表わす図である。図15は、実施の形態4において、直流電圧Vdcが減少するときの供給電力PINの変化を表わす図である。図14および図15には、直流電圧Vdcが下限電圧VL以上のときの供給電力PINが示されている。
直線LAは、限流抵抗回路80の抵抗値がRaの場合における直流電圧Vdcに対する供給電力PINの値を表わす。直線LBは、限流抵抗回路80の抵抗値が(Ra+Rb)の場合における直流電圧Vdcに対する供給電力PINの値を表わす。直線LB上の供給電力PINの値が必要電力Poの値と一致するときの直流電圧Vdcの値は、切替ポイントであるV2よりも小さい。V1は、V2よりも大きな値に設定されている。
以上のように、本実施の形態によれば、実施の形態1と同様に、直流電圧Vdcが低電圧のときの電源供給の確保と、直流電圧Vdcが高電圧のときの電力損失の抑制とを両立させることができる。
なお、上記の実施の形態1~4では、主回路が、フルブリッジ回路により構成されるものとして説明したが、これに限定されるものではない。主回路が、ハーフブリッジ回路により構成されてもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 電力系統、1u,1v,1w 送電線、2,3 変圧器、4 制御装置、5 単位変換器、5a 第1端子、5b 第2端子、11~14 スイッチング素子、15,51 コンデンサ、18 励磁コイル、30 主回路、32 制御回路、40,42 駆動回路、44 スイッチ操作回路、46,52 電圧センサ、48 I/F回路、50 電源、53 過充電抑制制御回路、54 過充電抑制回路、55 起動/停止回路、56 電源回路、500 制御部、501,502 入力端子、80 限流抵抗回路、82 AND回路、83 電圧検出回路、88 抵抗切替回路、90 制御電源、A1~A3 アーム、C1~C3 変流器、D1~D4 ダイオード、Iuv,Ivw,Iwu 交流電流、L1~L3 リアクトル、NL,PL 直流ライン、R1~R3 限流抵抗器、R5,Ra,Rb,Rc 抵抗、S1~S8,SW,SW2 スイッチ、UL,VL,WL 交流ライン。
Claims (9)
- 複数の単位変換器を直列接続して構成されたアームを備える電力変換器と、
前記電力変換器を制御する制御装置とを備え、
前記複数の単位変換器の各々は、
複数のスイッチング素子、および第1の直流ラインと第2の直流ラインとの間に電気的に接続された第1のコンデンサを含む主回路と、
前記制御装置から受信した制御信号に従って前記複数のスイッチング素子を制御するように構成された制御回路と、
前記第1のコンデンサの電圧を降圧して電源電圧を生成し、前記電源電圧を前記制御回路へ供給する電源と、
前記主回路と前記電源との間に配置され、抵抗値が可変の限流抵抗回路とを備え、
前記電源は、
前記第1の直流ラインと前記第2の直流ラインとの間に電気的に接続された第2のコンデンサと、
前記第1の直流ラインと前記第2の直流ラインとの間に電気的に接続された過充電抑制回路と、
前記第1の直流ラインと前記第2の直流ラインとの間に電気的に接続され、前記第2のコンデンサの電圧を前記電源電圧に変換するように構成された電源回路と、
制御部とを備え、
前記制御部は、
前記第2のコンデンサの電圧の大きさに応じて、前記過充電抑制回路を制御する過充電抑制制御回路と、
前記第1のコンデンサの電圧の大きさに応じて、前記限流抵抗回路の抵抗値を切り替える抵抗切替回路とを含む、電力変換装置。 - 前記限流抵抗回路は、
直列に接続された第1の抵抗素子および第2の抵抗素子と、
前記第2の抵抗素子と並列に接続されたスイッチとを含み、
前記抵抗切替回路は、前記第1のコンデンサの電圧の大きさに応じて、前記スイッチをオンまたはオフに設定する、請求項1記載の電力変換装置。 - 前記抵抗切替回路は、
前記スイッチがオンの状態で、前記第1のコンデンサの電圧が上昇しているときには、前記第1のコンデンサの電圧が第1の閾値以上となったときに、前記スイッチをオフに切替え、
前記スイッチがオフの状態で、前記第1のコンデンサの電圧が下降しているときには、前記第1のコンデンサの電圧が第2の閾値以下となったときに、前記スイッチをオンに切替え、
前記第1の閾値と前記第2の閾値とは、同一または相違する、請求項2記載の電力変換装置。 - 前記第2の閾値は、前記第1の閾値よりも小さい、請求項3記載の電力変換装置。
- 前記第1の閾値および前記第2の閾値の大きさは、前記電力変換装置が起動後、前記複数のスイッチング素子がスイッチング動作する前において前記第1のコンデンサの電圧が安定する電圧である初期安定電圧と、前記第1のコンデンサの制御目標電圧との間である、請求項3または4記載の電力変換装置。
- 前記第1の閾値および前記第2の閾値の大きさは、前記制御回路が必要とする電力と前記電源が消費する電力との和と、前記スイッチがオフの状態における前記制御回路への供給電力とが一致するときの前記第1のコンデンサの電圧の値以上である、請求項3または4記載の電力変換装置。
- 前記第2の閾値の大きさは、前記制御回路が必要とする電力と前記電源が消費する電力との和と、前記スイッチがオフの状態における前記制御回路への供給電力とが一致するときの前記第1のコンデンサの電圧と同一である、請求項4記載の電力変換装置。
- 前記スイッチは、前記電力変換装置が起動後、前記第1のコンデンサの電圧が定められた値以上となるまでは、オフである、請求項3~7のいずれか1項に記載の電力変換装置。
- 前記電力変換装置が起動後、前記第1のコンデンサの電圧が前記定められた値に達したときに、前記電源を機能させるための制御電源が起動し、前記スイッチがオンとなる、請求項8記載の電力変換装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP19941377.4A EP4012913A4 (en) | 2019-08-09 | 2019-08-09 | POWER CONVERSION DEVICE |
US17/278,369 US11722050B2 (en) | 2019-08-09 | 2019-08-09 | Current limiting circuit for multilevel power converter cell |
JP2019563109A JP7023986B2 (ja) | 2019-08-09 | 2019-08-09 | 電力変換装置 |
PCT/JP2019/031672 WO2021028975A1 (ja) | 2019-08-09 | 2019-08-09 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/031672 WO2021028975A1 (ja) | 2019-08-09 | 2019-08-09 | 電力変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2021028975A1 true WO2021028975A1 (ja) | 2021-02-18 |
Family
ID=74570977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2019/031672 WO2021028975A1 (ja) | 2019-08-09 | 2019-08-09 | 電力変換装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11722050B2 (ja) |
EP (1) | EP4012913A4 (ja) |
JP (1) | JP7023986B2 (ja) |
WO (1) | WO2021028975A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4131756A1 (en) * | 2021-08-03 | 2023-02-08 | General Electric Technology GmbH | Improvements in or relating to chain-link modules for voltage source converters |
JP7387078B1 (ja) | 2023-03-24 | 2023-11-27 | 三菱電機株式会社 | 電力変換装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021001888A1 (ja) * | 2019-07-01 | 2021-01-07 | 三菱電機株式会社 | 電力変換装置 |
JP6886072B1 (ja) * | 2019-08-09 | 2021-06-16 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007025828A1 (de) | 2005-08-30 | 2007-03-08 | Siemens Aktiengesellschaft | Stromrichterschaltung mit verteilten energiespeichern |
JP2011193615A (ja) * | 2010-03-15 | 2011-09-29 | Hitachi Ltd | 電力変換装置 |
WO2018193606A1 (ja) * | 2017-04-21 | 2018-10-25 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
WO2018198331A1 (ja) * | 2017-04-28 | 2018-11-01 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160080021A (ko) | 2014-12-29 | 2016-07-07 | 주식회사 효성 | Mmc 컨버터의 서브모듈용 전원제어장치 |
US10367428B2 (en) | 2015-06-15 | 2019-07-30 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | Power conversion device |
JP6683950B2 (ja) * | 2016-05-27 | 2020-04-22 | 富士電機株式会社 | 電圧駆動型半導体スイッチング素子の駆動電源装置及びその制御方法 |
KR101943882B1 (ko) | 2016-12-26 | 2019-01-30 | 효성중공업 주식회사 | Mmc 컨버터의 서브모듈 제어기용 전원장치 |
JP6821268B2 (ja) * | 2017-11-16 | 2021-01-27 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
WO2019155522A1 (ja) * | 2018-02-06 | 2019-08-15 | 株式会社東芝 | 電力変換装置 |
JP6886072B1 (ja) * | 2019-08-09 | 2021-06-16 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
-
2019
- 2019-08-09 EP EP19941377.4A patent/EP4012913A4/en active Pending
- 2019-08-09 US US17/278,369 patent/US11722050B2/en active Active
- 2019-08-09 WO PCT/JP2019/031672 patent/WO2021028975A1/ja unknown
- 2019-08-09 JP JP2019563109A patent/JP7023986B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007025828A1 (de) | 2005-08-30 | 2007-03-08 | Siemens Aktiengesellschaft | Stromrichterschaltung mit verteilten energiespeichern |
JP2011193615A (ja) * | 2010-03-15 | 2011-09-29 | Hitachi Ltd | 電力変換装置 |
WO2018193606A1 (ja) * | 2017-04-21 | 2018-10-25 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
WO2018198331A1 (ja) * | 2017-04-28 | 2018-11-01 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
Non-Patent Citations (1)
Title |
---|
See also references of EP4012913A4 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4131756A1 (en) * | 2021-08-03 | 2023-02-08 | General Electric Technology GmbH | Improvements in or relating to chain-link modules for voltage source converters |
JP7387078B1 (ja) | 2023-03-24 | 2023-11-27 | 三菱電機株式会社 | 電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2021028975A1 (ja) | 2021-09-27 |
JP7023986B2 (ja) | 2022-02-22 |
EP4012913A4 (en) | 2023-04-12 |
EP4012913A1 (en) | 2022-06-15 |
US20210359588A1 (en) | 2021-11-18 |
US11722050B2 (en) | 2023-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7023986B2 (ja) | 電力変換装置 | |
JP6730515B2 (ja) | 電力変換装置 | |
EP3605823B1 (en) | Power conversion device and test method for same | |
WO2014056742A2 (en) | Controlling a mocular converter | |
US20130286699A1 (en) | Power supplying apparatus, method of operating the same, and solar power generation system including the same | |
US10958189B2 (en) | Power conversion device | |
JP6102897B2 (ja) | 電力変換装置 | |
US20030128561A1 (en) | Power converter | |
WO2003103126A1 (ja) | 電力変換装置 | |
JP6886072B1 (ja) | 電力変換装置 | |
JP6792097B1 (ja) | 電力変換装置 | |
EP3605822B1 (en) | Power conversion device | |
WO2019155522A1 (ja) | 電力変換装置 | |
JP2000184622A (ja) | 無停電電源装置 | |
JPWO2017199878A1 (ja) | 系統連系用電力変換システム | |
WO2020044454A1 (ja) | 電力変換装置 | |
KR100507999B1 (ko) | 에너지 저장 기능을 갖는 쵸퍼 타입 전압 보상기 | |
KR20230109977A (ko) | 무정전 전원 장치 모드를 지원하는 계통연계 인버터 | |
JP2020010564A (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ENP | Entry into the national phase |
Ref document number: 2019563109 Country of ref document: JP Kind code of ref document: A |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 19941377 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
ENP | Entry into the national phase |
Ref document number: 2019941377 Country of ref document: EP Effective date: 20220309 |