WO2021006247A1 - 表示装置、及びその製造方法 - Google Patents

表示装置、及びその製造方法 Download PDF

Info

Publication number
WO2021006247A1
WO2021006247A1 PCT/JP2020/026471 JP2020026471W WO2021006247A1 WO 2021006247 A1 WO2021006247 A1 WO 2021006247A1 JP 2020026471 W JP2020026471 W JP 2020026471W WO 2021006247 A1 WO2021006247 A1 WO 2021006247A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
mounting electrode
mounting
display device
layer
Prior art date
Application number
PCT/JP2020/026471
Other languages
English (en)
French (fr)
Inventor
山田　一幸
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Priority to CN202080050461.3A priority Critical patent/CN114097084A/zh
Publication of WO2021006247A1 publication Critical patent/WO2021006247A1/ja
Priority to US17/569,351 priority patent/US20220131059A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • An embodiment of the present invention relates to a display device and a method for manufacturing the same.
  • LED Light Emitting Diode
  • a micro LED display a display device using a minute light emitting diode element called a micro LED (hereinafter referred to as a micro LED display) has been developed.
  • this micro LED display is formed by mounting a large number of chip-shaped micro LEDs in the display area, so it is easy to achieve both high definition and large size. , Is attracting attention as a next-generation display.
  • a method of mounting micro LEDs on an array substrate is adopted.
  • the electrodes of the micro LEDs are brought into contact with the mounting electrodes on the array substrate, the laser is irradiated from the array substrate side to the area where they overlap, and the micro LEDs are mounted on the array substrate by the energy.
  • the laser is shielded and attenuated by a mounting electrode made of metal. Therefore, the laser energy may not sufficiently reach the bonding interface between the micro LED electrode and the mounting electrode, resulting in insufficient metal bonding between the mounting electrode and the micro LED electrode.
  • An object of the present embodiment is to provide a display device capable of strengthening the connection between the array substrate and the micro LED when mounting the micro LED.
  • the display device is a substrate; a drive transistor provided on the substrate; a first insulating layer provided on the substrate so as to cover the drive transistor; a drive transistor arranged on the first insulating layer.
  • the first mounting electrode and the first electrode are formed of a metal material and bonded to each other, and the first mounting electrode has at least one first through hole at a position overlapping the first electrode in a plan view.
  • the method of manufacturing the display device is a substrate; a drive transistor provided on the substrate; a first insulating layer provided on the substrate over the drive transistor; and arranged on the first insulating layer.
  • the first mounting electrode and the first electrode are formed of a metal material and joined to each other, and the first mounting electrode has at least one first through hole at a position overlapping the first electrode in a plan view. ..
  • the method for manufacturing the display device includes a step of irradiating a laser from the substrate side through the first through hole to join the first mounting electrode and the first electrode.
  • the method of manufacturing the display device is a substrate; a drive transistor provided on the substrate; a first insulating layer provided on the substrate over the drive transistor; and arranged on the first insulating layer.
  • the first mounting electrode to which the signal whose current value is controlled is given from the drive transistor; the second mounting electrode arranged on the first insulating layer; and the first mounting electrode and the second mounting electrode mounted on the second mounting electrode.
  • the first mounting electrode and the first electrode are formed of a metal material and bonded to each other
  • the second mounting electrode and the second electrode are formed of a metal material and bonded to each other
  • the first mounting electrode is formed.
  • the second mounting electrode has at least one second through hole at a position overlapping the first electrode in plan view
  • the second mounting electrode has at least one second through hole at a position overlapping with the second electrode in plan view.
  • the manufacturing method of the display device is to irradiate a laser from the substrate side through the first through hole and the second through hole, and between the first mounting electrode and the first electrode, and between the second mounting electrode and the second electrode. Includes the steps of joining each.
  • FIG. 1 is a perspective view schematically showing a configuration of a display device according to the first embodiment.
  • FIG. 2 is a plan view showing an example of the circuit configuration of the display device 1 of FIG.
  • FIG. 3 is a diagram schematically showing an example of a partial cross-sectional structure of the display device of FIG.
  • FIG. 4 is a plan view showing an example of the first through hole of the display device of FIG.
  • FIG. 5 is a plan view showing another example of the first through hole.
  • FIG. 6 is a diagram schematically showing an example of a partial cross-sectional structure of the display device according to the first modification of the first embodiment.
  • FIG. 7 is a diagram schematically showing an example of a partial cross-sectional structure of the display device according to the second modification of the first embodiment.
  • FIG. 1 is a perspective view schematically showing a configuration of a display device according to the first embodiment.
  • FIG. 2 is a plan view showing an example of the circuit configuration of the display device 1 of FIG.
  • FIG. 8 is a diagram schematically showing an example of a partial cross-sectional structure of the display device according to the second embodiment.
  • FIG. 9 is a diagram schematically showing an example of a partial cross-sectional structure of the display device according to the first modification of the second embodiment.
  • FIG. 10 is a diagram schematically showing an example of a partial cross-sectional structure of the display device according to the second modification of the second embodiment.
  • the display device 1 is a micro LED display device using a micro light emitting diode (hereinafter, referred to as a micro LED (Light Emitting Diode)) which is a self-luminous element will be described.
  • a micro LED Light Emitting Diode
  • FIG. 1 is a perspective view schematically showing the configuration of the display device 1 according to the embodiment.
  • FIG. 1 shows a three-dimensional space defined by a first direction X, a second direction Y perpendicular to the first direction X, and a third direction Z perpendicular to the first direction X and the second direction Y. ..
  • the first direction X and the second direction Y are orthogonal to each other, but may intersect at an angle other than 90 °.
  • the third direction Z is defined as upper, and the direction opposite to the third direction Z is defined as lower.
  • the second member may be in contact with the first member and is located away from the first member. You may be.
  • the display device 1 includes a display panel 2, a first circuit board 3, a second circuit board 4, and the like.
  • the display panel 2 has a rectangular shape in one example.
  • the short side EX of the display panel 2 is parallel to the first direction X
  • the long side EY of the display panel 2 is parallel to the second direction Y.
  • the third direction Z corresponds to the thickness direction of the display panel 2.
  • the main surface of the display panel 2 is parallel to the XY plane defined by the first direction X and the second direction Y.
  • the display panel 2 has a display area DA and a non-display area NDA outside the display area DA.
  • the non-display area NDA has a terminal area MT. In the illustrated example, the non-display area NDA surrounds the display area DA.
  • the display area DA is an area for displaying an image, and includes, for example, a plurality of main pixels PX arranged in a matrix.
  • the terminal area MT is provided along the short side EX of the display panel 2 and includes a terminal for electrically connecting the display panel 2 to an external device or the like.
  • the first circuit board 3 is mounted on the terminal area MT and is electrically connected to the display panel 2.
  • the first circuit board 3 is, for example, a flexible printed circuit board (Flexible Printed Circuit).
  • the first circuit board 3 includes a drive IC chip (hereinafter, referred to as a panel driver) 5 for driving the display panel 2.
  • the panel driver 5 is arranged on the first circuit board 3, but may be arranged below the first circuit board 3.
  • the panel driver 5 may be mounted on other than the first circuit board 3, for example, may be mounted on the display panel 2, or may be mounted on, for example, the second circuit board 4.
  • the second circuit board 4 is, for example, a rigid printed circuit board (Printed Circuit Board).
  • the second circuit board 4 is connected to the first circuit board 3 at, for example, below the first circuit board 3.
  • the panel driver 5 described above is connected to a control board (not shown) via, for example, a second circuit board 4.
  • the panel driver 5 executes control for displaying an image on the display panel 2 by driving a plurality of main pixels PX based on, for example, a video signal output from the control board.
  • the display panel 2 may have a bending region BA indicated by a diagonal line.
  • the bent area BA is an area that is bent when the display device 1 is housed in a housing such as an electronic device.
  • the bent region BA is located on the terminal region MT side of the non-display region NDA.
  • the first circuit board 3 and the second circuit board 4 are arranged below the display panel 2 so as to face the display panel 2 by bending the bending region BA.
  • FIG. 2 is a plan view showing an example of the circuit configuration of the display device 1.
  • the display device 1 includes an active matrix type display panel 2.
  • the display panel 2 has an insulating substrate 21, a plurality of main pixels PX arranged on the insulating substrate 21, various wirings, gate drivers GD1 and GD2, and a selection circuit SD.
  • the plurality of main pixels PX are arranged in a matrix in the display area DA as described above.
  • Each primary pixel PX has a plurality of sub-pixels SP.
  • the main pixel PX includes three types of sub-pixels: a first pixel SPR exhibiting a first color, a second pixel SPG exhibiting a second color, and a third pixel SPB exhibiting a third color. ..
  • the first color is red
  • the second color is green
  • the third color is blue.
  • the main pixel PX includes a light emitting element (micro LED) and a pixel circuit for driving the light emitting element.
  • the pixel circuit includes a drive transistor and various switching elements described later.
  • the various switching elements and the like may include a pixel switch, an initialization switch, a holding capacity, an auxiliary capacity, and the like, but details thereof will be omitted here.
  • the drive transistor, pixel switch, and initialization switch are formed of, for example, a thin film transistor (TFT).
  • TFT thin film transistor
  • the terms of the main pixel PX and the sub-pixel SP have been described, but it is also possible to paraphrase PX as a pixel and SP as a sub-pixel.
  • FIG. 2 illustrates a plurality of control wiring SSGs and a plurality of image signal lines VL as a part of various wirings.
  • the gate drivers GD1 and GD2 and the selection circuit SD are located in the non-display area NDA.
  • the control wiring SSG and the image signal line VL are connected to the pixel SP.
  • the control wiring SSG is connected to the gate drivers GD1 and GD2 in the non-display area NDA.
  • the image signal line VL is connected to the selection circuit SD in the non-display area NDA.
  • Various signals and voltages are given to the gate drivers GD1 and GD2 and the selection circuit SD from the panel driver 5.
  • FIG. 3 is a diagram schematically showing an example of the partial cross-sectional structure of the display device.
  • a minute light emitting diode element called a micro LED described above is mounted on the first mounting electrode SE1 as a display element will be described.
  • the array substrate AR of the display panel 2 shown in FIG. 3 includes an insulating substrate 21.
  • the insulating substrate 21 is not particularly limited as long as it is made of a material that can withstand the processing temperature when manufacturing the TFT, and for example, a glass substrate such as quartz or non-alkali glass, or a resin substrate such as polyimide can be used.
  • the insulating substrate 21 is a flexible resin substrate, the display device 1 can be configured as a sheet display.
  • a resin substrate such as polyimide is used for the insulating substrate 21, it may be more appropriate to refer to the insulating substrate 21 as an organic insulating layer or a resin layer.
  • the undercoat layer 22 is provided on the insulating substrate 21.
  • the undercoat layer 22 is an inorganic insulating layer composed of a single layer or a plurality of layers.
  • the undercoat layer 22 is not particularly limited as long as it is formed of an inorganic insulating layer.
  • the lower layer 22a is a silicon oxide film (SiO 2 )
  • the middle layer 22b is a silicon nitride film (SiN)
  • the upper layer 22c is a silicon oxide film.
  • a three-layer laminated structure of (SiO 2 ) can be used.
  • the lower layer 22a can improve the adhesion of the semiconductor layer SC to the insulating substrate 21 described later, and the middle layer 22b blocks the diffusion of moisture and impurities from the outside to the semiconductor layer SC described later.
  • the upper layer 22c can block the diffusion of hydrogen atoms contained in the middle layer 22b into the semiconductor layer SC described later.
  • the silicon nitride (SiN) which is the middle layer 22b does not need to be provided with the lower layer 22a because it has good adhesion to the glass substrate.
  • a light-shielding layer SL is arranged on the insulating substrate 21.
  • the light-shielding layer SL is arranged in accordance with the location where various TFTs such as the drive transistor DRT are arranged in a plan view.
  • the light-shielding layer SL is not particularly limited as long as it is made of a light-shielding material, and for example, a metal layer or a black resin layer can be used. According to the light-shielding layer SL, it is possible to suppress the intrusion of light from the insulating substrate 21 side into the channel region of the TFT, and it is possible to suppress the change in the characteristics of the TFT due to the light.
  • a conductive material such as a metal layer
  • TFTs such as a drive transistor DRT are formed on the undercoat layer 22.
  • the TFT such as the drive transistor DRT is a top gate type TFT in which polycrystalline silicon is used for the semiconductor layer SC, and is an N channel type TFT (Nch TFT).
  • the TFT may be a bottom gate type TFT, a P channel type (Pch TFT), or a mixture of TFTs having various configurations.
  • a TFT such as a drive transistor DRT includes a semiconductor layer SC, a gate electrode GE, a source electrode E1, and a drain electrode E2.
  • the semiconductor layer SC is arranged on the undercoat layer 22.
  • the semiconductor layer SC is arranged so as to be located on the above-mentioned light-shielding layer SL in a plan view.
  • the semiconductor layer SC of the Nch TFT has a channel region between a first region, a second region, a first region and a second region, a channel region and a first region, and a channel region and a second region, respectively. It has a low-concentration impurity region provided. One of the first region and the second region functions as a source region, and the other of the first and second regions functions as a drain region.
  • various known semiconductor materials can be used, and for example, amorphous silicon, oxide semiconductors, and the like may be used.
  • the gate insulating film 23 is provided on the undercoat layer 22 and the semiconductor layer SC.
  • the gate electrode GE is arranged on the gate insulating film 23 and faces the channel region of the semiconductor layer SC.
  • An interlayer insulating film 24 is provided on the gate insulating film 23 and the gate electrode GE.
  • a source electrode E1, a drain electrode E2, and a cathode contact portion LL are provided on the interlayer insulating film 24.
  • the source electrode E1 and the drain electrode E2 pass through the contact holes formed in the gate insulating film 23 and the interlayer insulating film 24, respectively, and are electrically connected to the corresponding semiconductor layer SC.
  • the flattening film 25 is formed on the interlayer insulating film 24, the source electrode E1, the drain electrode E2, and the cathode contact portion LL, and covers the TFT and the cathode contact portion LL.
  • the flattening film 25 functions as a first insulating layer.
  • the gate electrode GE also has a function as a holding capacitance electrode described later.
  • the source electrode E1 is connected to the first region of the semiconductor layer SC, and the drain electrode E2 is connected to the second region of the semiconductor layer SC.
  • the source electrode E1 forms a holding capacitance Cs1 together with the interlayer insulating film 24 and the gate electrode (holding capacitance electrode) GE of the TFT.
  • the cathode contact portion LL extends to the end of the peripheral edge of the insulating substrate 21 and functions as a terminal for connecting the first circuit board 3 and the panel driver (drive IC) 5.
  • the gate electrode GE is not particularly limited as long as it is formed of a conductive material such as a metal material, but is formed of, for example, a molybdenum-tungsten alloy (M réelleW).
  • the source electrode E1, the drain electrode E2, and the cathode contact portion LL are not particularly limited as long as they are formed of a conductive material such as a metal material, but for example, each has a three-layer laminated structure (Ti system / Al system / Ti system). Can be used.
  • the three-layer laminated structure (Ti-based / Al-based / Ti-based) consists of a lower layer made of a metal material containing Ti as a main component, such as Ti (titanium) and an alloy containing Ti, and Al (aluminum), an alloy containing Al, etc. It has a middle layer made of a metal material containing Ti as a main component and an upper layer made of a metal material containing Ti as a main component such as an alloy containing Ti and Ti.
  • the gate insulating film 23, the interlayer insulating film 24, and the flattening film 25 are not particularly limited as long as they are formed of an inorganic insulating layer or an organic insulating layer.
  • the gate insulating film 23 is formed of a silicon oxide film (SiO 2 )
  • the interlayer insulating film 24 is formed of a two-layer laminated structure of a silicon nitride film (SiN) and a silicon oxide film (SiO 2 ), and is a flattening film 25. Is made of photosensitive acrylic resin.
  • a conductive layer CL is provided on the flattening film 25.
  • An insulating layer 26 is provided on the conductive layer CL and the flattening film 25.
  • the insulating layer 26 functions as a second insulating layer.
  • the conductive layer CL includes a conductive layer CL1 that passes through a contact hole formed in the flattening film 25 and is electrically connected to the source electrode E1.
  • the conductive layer CL includes a conductive layer CL2 which is arranged below the first mounting electrode SE1 described later and is arranged to face the first mounting electrode SE1 via an insulating layer 26.
  • the conductive layer CL includes a conductive layer CL3 that passes through a contact hole formed in the flattening film 25 and is electrically connected to the cathode contact portion LL.
  • each of the conductive layers CL1, CL2, and CL3 is formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO).
  • the insulating layer 26 is not particularly limited as long as it is formed of an insulating material, but is formed of, for example, a silicon nitride film.
  • the conductive layer CL2, the insulating layer 26, and the first mounting electrode SE1 form an auxiliary capacitance Cs2.
  • the auxiliary capacity Cs2 is a capacity provided for adjusting the amount of light emission current.
  • the first mounting electrode SE1 is provided on the insulating layer 26.
  • the first mounting electrode SE1 passes through a contact hole formed in the insulating layer 26 and is electrically connected to the source electrode E1 via the conductive layer CL1.
  • the first mounting electrode SE1 functions as a connection terminal for mounting the first electrode AN (anode) of the light emitting element 10 described later.
  • the first mounting electrode SE1 is also referred to as a pixel electrode. A signal in which the current value is controlled is given to the first mounting electrode SE1 from the drive transistor DRT.
  • the insulating layer 27 is provided on the insulating layer 26 and the first mounting electrode SE1.
  • the insulating layer 27 has an opening OP1 for mounting the light emitting element 10 on a part of the surface of the first mounting electrode SE1.
  • the insulating layer 27 is provided on the first mounting electrode SE1 provided by each of the plurality of pixels SP, and has an opening OP1 on a part of the surface of each of the plurality of first mounting electrodes SE1.
  • the first mounting electrode SE1 has at least one first through hole TH1 at a position overlapping the first electrode AN in a plan view.
  • FIG. 4 is a plan view showing an example of the first through hole TH1.
  • the first mounting electrode SE1 has a rectangular shape having an area of 10 ⁇ m ⁇ 10 ⁇ m at a position overlapping the first electrode AN in the central portion of the region exposed by the opening OP1 of the insulating layer 27. It has a first through hole TH1.
  • the size of the opening OP1 of the insulating layer 27 is formed to be one size larger than that of the light emitting element 10 in consideration of the amount of mounting deviation in the mounting process of the light emitting element 10. For example, when the light emitting element 10 has a mounting area of substantially 30 ⁇ m ⁇ 30 ⁇ m, it is preferable that the opening OP1 has a substantially 40 ⁇ m ⁇ 40 ⁇ m area.
  • the light emitting element 10 is mounted on the array substrate AR (first mounting electrode SE1).
  • the light emitting element 10 has a first electrode AN (anode), a second electrode CA (cathode), and a light emitting layer LI that emits light.
  • the first electrode AN and the second electrode CA are arranged at positions facing each other via the light emitting layer LI.
  • FIG. 3 only one light emitting element 10 is shown, but the light emitting element 10 is provided with the first color, the second color, and the third light emitting color in the pixel SP, respectively, and corresponds to the light emitting element 10. It is mounted on the first mounting electrode SE1.
  • the second electrode CA needs to be formed of a transparent conductive material in order to take out the emitted light from the light emitting element 10, and is formed of, for example, ITO or IZO.
  • the first mounting electrode SE1 and the first electrode AN of the light emitting element 10 are formed of a metal material and are bonded to each other.
  • the light emitting element 10 is mounted on the first mounting electrode SE1 by the bonding.
  • the first electrode AN and the first mounting electrode SE1 of the light emitting element 10 In the bonding between the first electrode AN and the first mounting electrode SE1 of the light emitting element 10, good conduction can be ensured between them, and laser irradiation is transmitted through the laminated structure from the insulating substrate 21 to the insulating layer 27. If it is realized by, it is not particularly limited. In the present embodiment, the first mounting electrode SE1 and the first electrode AN are directly bonded to each other, and no other layer is interposed between them.
  • the first mounting electrode SE1 and the first electrode AN are not particularly limited as long as they are formed of a metal material.
  • the first mounting metal SE1 and the first electrode AN are Al, Ag (silver), Au (gold), In (indium), Mg (magnesium), Mo (molybdenum), Ti (titanium), W (tungsten), And a metal material such as Sn (tin), or a metal material such as an alloy containing them.
  • the first mounting electrode SE1 and the first electrode AN those having a single-layer structure or a multi-layer laminated structure can be used.
  • the first mounting electrode SE1 and the first electrode AN are composed of a material whose metal material located at the junction interface reaches a melting point or a eutectic temperature by the thermal energy given by laser irradiation. Is preferable, and among the above-mentioned metal materials, for example, it is composed of a material having a melting point or eutectic temperature of 1000 ° C. or lower.
  • the first mounting electrode SE1 and the first electrode AN can be, for example, those having a single layer structure formed of Al or an Al alloy, respectively.
  • an element insulating layer 28 is provided on the array substrate AR on which the light emitting element 10 is mounted.
  • the element insulating layer 28 is filled in the gaps between the light emitting elements 10 on the array substrate AR, and is formed of, for example, an organic insulating material such as a photosensitive acrylic resin.
  • the element insulating layer 28 is filled so that the surface of the second electrode CA of the light emitting element 10 is exposed.
  • the counter electrode CE is arranged at a position facing the first mounting electrode SE1 via the light emitting element 10.
  • the counter electrode CE is formed on the element insulating layer 28 in contact with the surface of the second electrode CA, and is electrically connected to the second electrode CA. Since the light emitted from the light emitting element 10 is taken out from the counter electrode CE side, the counter electrode CE is formed of a transparent conductive material such as ITO or IZO.
  • the counter electrode CE is commonly connected to the second electrode CA of the plurality of light emitting elements 10 mounted in the display region DA.
  • the counter electrode CE extends to the non-display region NDA and is electrically connected to the cathode contact portion LL in the non-display region NDA.
  • the counter electrode CE is electrically connected to the cathode contact portion LL through contact holes formed in the element insulating layer 28, the insulating layer 27, the insulating layer 26, and the flattening film 25.
  • the light-shielding layer or the metal layer that blocks the laser is not arranged in the portion located between the insulating substrate 21 and the first mounting electrode SE1 and overlapping with the first through hole TH1 in a plan view. That is, as shown in FIG. 3, the above-mentioned light-shielding layer SL and various wirings such as the gate electrode GE, the source electrode E1 and the drain electrode E2 are not arranged at the positions overlapping the first through hole TH1 in a plan view. It is placed in an off position.
  • the display panel 2 has a structure from the insulating substrate 21 to the counter electrode CE.
  • the counter electrode CE may be provided with a cover member such as a cover glass, a touch panel substrate, or the like.
  • the display device can be manufactured by, for example, the following method. First, an array substrate AR having a laminated structure from the insulating substrate 21 to the insulating layer 27 is prepared. Subsequently, the first electrode AN of the light emitting element 10 is arranged on the first mounting electrode SE1 exposed from the opening OP1 of the insulating layer 27. At this time, the first electrode AN of the light emitting element 10 is arranged so as to be located on the first through hole TH1.
  • the first mounting electrode SE1 and the first electrode AN of the light emitting element 10 are each made of a metal material and have a single-layer structure formed of, for example, an Al alloy.
  • the laser is irradiated from the AR side of the array substrate to the lower surface of the region where the first mounting electrode SE1 and the first electrode AN overlap.
  • the laser is not particularly limited as long as it promotes bonding between the first mounting electrode SE1 and the first electrode AN, and for example, a YAG laser or a CO 2 laser is used.
  • the irradiated laser passes through various insulating layers and the like constituting the array substrate AR, further passes through the first through hole TH1 of the first mounting electrode SE1, and reaches the lower surface of the first electrode AN.
  • the laser that has reached the lower surface of the first electrode AN applies thermal energy to the interface between the first mounting electrode SE1 and the first electrode AN to be joined, and joins the interfaces.
  • the first mounting electrode SE1 and the first electrode AN are formed from an Al alloy, the laser is melted and joined as thermal energy.
  • the element insulating layer 28 is filled in the gap between the light emitting elements 10 on the array substrate AR. Subsequently, the element insulating layer 28 is flattened so as to expose the surface of the second electrode CA of the light emitting element 10. After that, the counter electrode CE is commonly connected to the second electrode CA of the plurality of light emitting elements 10 mounted in the display region DA by a conventionally known method.
  • the display device 1 has a first through hole TH1 in the first mounting electrode. Therefore, when the laser is irradiated from the array substrate AR side in order to metal-bond the first mounting electrode SE1 and the first electrode AN of the light emitting element 10, the laser is directly irradiated to the first electrode AN through the first through hole TH1. be able to. The thermal energy generated by the irradiation of the laser moves to the interface to be joined between the first mounting electrode SE1 and the first electrode AN, and the interface is joined. That is, a stronger metal bond can be formed at the interface as compared with the case where the first through hole TH1 is not provided. Therefore, according to the present embodiment, since the first mounting electrode SE1 and the first electrode AN can be firmly metal-bonded, it is possible to suppress display defects of point defects and provide a highly reliable display device.
  • the display device 1 in a plan view, it is a region where the first mounting electrode SE1 and the first electrode AN overlap (particularly, a region where the first through hole TH1 overlaps) with the insulating substrate 21.
  • No light-shielding layer or metal layer is arranged in the portion located between the first mounting electrodes SE1.
  • various wirings such as the light-shielding layer SL, the gate electrode GE, the source electrode E1 and the drain electrode E2 are arranged so as not to overlap with the first through hole TH1 in a plan view.
  • the laser when the laser is irradiated from the AR side of the array substrate, the laser having sufficient intensity is directly sent to the first electrode AN through the first through hole TH1 without being attenuated by the light-shielding layer or the metal layer. It can be irradiated and a strong metal bond can be formed at their interface.
  • the conductive layer CL2 arranged under the first mounting electrode SE1 is formed of a transparent conductive material.
  • the intensity of the laser is not attenuated when the conductive layer CL2 is transmitted during the laser irradiation, and the interface between the first mounting electrode SE1 and the first electrode AN is not attenuated. Can form a strong metal joint.
  • the first mounting electrode SE1 has been described as being also referred to as a pixel electrode, but the present invention is not limited to this.
  • the first mounting electrode may be a pad electrode or the like in which a flattening film formed of an organic insulating material is further provided on the pixel electrode and is provided on the flattening film.
  • the first mounting electrode may be electrically connected to the pixel electrode via a contact hole provided in the flattening film, and the light emitting element may be mounted on the pixel electrode.
  • the conductive layers CL1 to CL3 may not be formed depending on the configuration of the display device 1, and may be configured without the auxiliary capacity Cs2.
  • the first mounting electrode SE1 has one first through hole TH1 at the center of the overlapping region of the first mounting electrode SE1 and the first electrode AN.
  • the number and shape of the first through holes TH1 are not limited to this.
  • a plurality of the first through holes TH1 may be formed, or may have other shapes such as a circular shape and a slit shape.
  • the first through hole TH1 may have a shape such as a slit that is arranged in parallel in the overlapping regions so as to be separated from each other. Further, as shown in FIG.
  • the first through hole TH1 may have a configuration in which a plurality of rectangular first through holes TH1 are dispersedly arranged in the overlapping region. According to such a configuration, laser irradiation from the AR side of the array substrate can be performed more efficiently as compared with the case where one first through hole TH1 is formed as shown in FIG. A strong metal bond can be formed at the interface to be joined.
  • the method of joining the first mounting electrode SE1 and the first electrode AN of the light emitting element 10 only the method of irradiating the region where the first mounting electrode SE1 and the first electrode AN described above overlap with the laser from the array substrate AR side.
  • a stronger metal bond may be formed by combining solid phase bonding methods such as firing bonding or ultrasonic bonding.
  • An air layer may be present inside the through hole TH1 of the first mounting electrode connected to the first electrode AN through these processes, or the element insulating layer 28 may fill the through hole TH1. ..
  • FIG. 6 is a diagram schematically showing an example of a partial cross-sectional structure of the display device according to the first modification of the first embodiment.
  • the first low melting point metal layer CM1 is interposed between them, and they are joined to each other by the first low melting point metal layer CM1.
  • the first low melting point metal layer CM1 is formed of a metal material having a melting point lower than that of the metal materials of the first mounting electrode SE1 and the first electrode AN.
  • the first low melting point metal layer CM1 is not particularly limited as long as it is formed of a metal material having a lower melting point than the metal material forming the first mounting electrode SE1 and the first electrode AN, and is not particularly limited, but for example, In (indium) and Sn ( A metal layer formed from a metal material such as indium) and Te (tellu), and an alloy thereof.
  • the metal material having a low melting point is a metal material having a melting point of 700 ° C. or lower, preferably a metal material having a melting point of 400 ° C. or lower.
  • a Sn—Pb alloy can be used for the first low melting point metal layer CM1, for example, a Sn—Pb alloy can be used.
  • the first mounting electrode SE1 and the first electrode AN are formed of, for example, the same material as the one mounting electrode SE1 and the first electrode AN of the first embodiment, and preferably have a three-layer laminated structure (Ti system / Al system / Ti). System, Mo system / Al system / Mo system), two-layer laminated structure (Al system / Mo system, Ti system / Al system) and the like can be adopted.
  • the first mounting electrode SE1 and the first electrode AN having a three-layer laminated structure are not limited to Ti-based / Al-based / Ti-based, and may be Mo-based / Al-based / Mo-based.
  • the first mounting electrode SE1 and the first electrode AN include a lower layer made of a metal material containing Mo as a main component such as Mo (molybdenum) and an alloy containing Mo, and Al and Al. It has an intermediate layer made of a metal material containing Al as a main component such as an alloy, and an upper layer made of a metal material containing Mo as a main component such as an alloy containing Mo and Mo.
  • the first mounting electrode SE1 and the first electrode AN having a two-layer laminated structure have, for example, a lower layer made of a metal material containing Al as a main component and an upper layer made of a metal material containing Ti as a main component. ..
  • the first mounting electrode SE1 has, for example, a lower layer made of a metal material containing Mo as a main component and an upper layer made of a metal material containing Al as a main component, respectively.
  • the same effect as that of the first embodiment can be obtained in the display device 1 according to the modification 1 of the above configuration.
  • the first mounting electrode SE1 and the first electrode AN are joined to the interface to be joined via the first low melting point metal layer CM1. Therefore, the metal bonding between these members can be further improved by laser irradiation without depending on the type of the metal material of the first electrode SE1 of the first mounting electrode SE1 and the first electrode AN of the light emitting element 10.
  • the first low melting point metal layer CM1 may form the first low melting point metal layer on the opening OP1 of the first mounting electrode in advance before the joining step.
  • the low melting point material is locally deposited on the opening OP1 by a laser CVD (Chemical Vapor deposition) method, or a material such as cream solder containing the low melting point metal material is applied. It can be formed by the method of.
  • the low melting point metal layer CM1 may be formed on one or both of the first mounting electrode SE1 and the first electrode AN before mounting.
  • FIG. 7 is a diagram schematically showing an example of a partial cross-sectional structure of the display device according to the second modification of the first embodiment.
  • the first low melting point metal layer CM1 may fill at least a part of the first through hole TH1.
  • the first low melting point metal layer CM1 fills the first through hole TH1 of the first mounting electrode SE1
  • the side surface of the first through hole TH1 and the first low melting point metal layer CM1 are joined to each other. It is preferable because the bonding area of the interface becomes large, the electrical connection of the interface becomes good, and the bonding strength of the bonding interface becomes stronger.
  • a cured layer of a conductive paste such as Ag paste may be provided instead of the first low melting point metal layer CM1 in the modified example of the first embodiment.
  • a conductive paste such as Ag paste
  • a conductive paste whose curing is promoted by an ultraviolet laser or the like is interposed between the first mounting electrode SE1 and the first electrode AN, and the laser is applied to the conductive paste through the first through hole TH1. It can be manufactured by irradiating it. Even with such a configuration, the same effect as that of the display device according to the modification of the first embodiment described above can be obtained.
  • FIG. 8 is a diagram schematically showing an example of a partial cross-sectional structure of the display device according to the second embodiment.
  • the display panel 2 further includes a second mounting electrode SE2.
  • the first mounting electrode SE1 and the second mounting electrode SE2 are arranged on the insulating layer 26 at a desired distance from each other.
  • the insulating layer 27 is provided on the insulating layer 26 so as to cover the first mounting electrode SE1 and the second mounting electrode SE2.
  • the insulating layer 27 has openings OP2 and OP3 on a part of the upper surface of the first mounting electrode SE1 and a part of the upper surface of the second mounting electrode SE2, respectively. A part of the upper surface of the first mounting electrode SE1 is exposed from the opening OP2 of the insulating layer 27.
  • the second mounting electrode SE2 extends to the non-display region NDA and is electrically connected to the cathode contact portion LL via the conductive layer CL3 through the contact holes provided in the flattening film 25 and the insulating layer 26. ..
  • Each light emitting element 10' provides a first electrode AN and a second electrode CA provided on the lower surface side of the light emitting layer LI so as to be separated from each other.
  • the first electrode AN of the light emitting element 10' is electrically connected to the first mounting electrode SE1 through the opening OP2 of the insulating layer 27.
  • the second electrode CA (second electrode) of the light emitting element 10' is electrically connected to the second mounting electrode SE2 through the opening OP3 of the insulating layer 27.
  • At least one first through hole TH1 is opened in the first mounting electrode SE1 at a position overlapping with the first electrode AN in a plan view.
  • the second mounting electrode SE2 has at least one second through hole TH2 opened at a position overlapping the first electrode AN in a plan view.
  • the first mounting electrode SE1 and the first electrode AN are formed of a metal material and are metal-bonded to each other.
  • the first mounting electrode SE1 and the first electrode AN are not particularly limited as long as they are made of a metal material, and are formed of, for example, the same material as the first mounting electrode SE1 and the first electrode AN in the first embodiment.
  • the second mounting electrode SE2 and the second electrode CA are formed of a metal material and are joined to each other.
  • the second mounting electrode SE2 and the second electrode CA are not particularly limited as long as they are made of a metal material, and are formed of, for example, the same material as the first mounting electrode SE1 and the first electrode AN in the first embodiment.
  • the portions of the first and second through holes TH1 and TH2 that overlap in plan view are located between the insulating substrate 21 and the first mounting electrode SE1 and between the insulating substrate 21 and the second mounting electrode SE2. Is not provided with a light-shielding layer or a metal layer that blocks laser light. Specifically, in the plan view, the light-shielding layer SL and various wirings such as the gate electrode GE, the source electrode E1 and the drain electrode E2 are not arranged at the positions overlapping the first and second through holes TH1 and TH2, respectively. , Is placed in an off position.
  • the display device according to the second embodiment configured in this way, the same effect as that of the first embodiment can be obtained.
  • the display device according to the second embodiment has a first through hole TH1 and a second through hole TH2 in the first mounting electrode SE1 and the second mounting electrode SE2 arranged on the insulating layer 26, respectively. Therefore, when the light emitting element is mounted on the substrate, the laser is passed through the first through hole TH1 and the second through hole TH2 to the first electrode AN portion near the interface between the first mounting electrode SE1 and the first electrode AN, and the second mounting electrode.
  • the second electrode CA portion located near the interface between the SE2 and the second electrode CA can be irradiated, respectively.
  • a strong bond can be formed at the interface between the first mounting electrode SE1 and the first electrode AN, and the interface between the second mounting electrode SE2 and the second electrode CA, and each interface when subjected to a physical impact can be formed. It is possible to suppress the disconnection of the electrical connection. Therefore, according to the display device according to the present embodiment, it is possible to suppress display defects of point defects and provide a display device having high reliability.
  • first and second mounting electrodes SE1 and SE2 having one first and second through holes TH1 and TH2, respectively, have been described, but the first embodiment has been described. Similar to the first through hole TH1 in the above, the number and shape of the first and second through holes TH1 and TH2 are not limited to this, and may be changed as appropriate.
  • FIG. 9 is a diagram schematically showing an example of a partial cross-sectional structure of the display device according to the first modification of the second embodiment.
  • the first low melting point metal layer CM1 formed of a metal material having a melting point lower than those of the metal materials is interposed between the first mounting electrode SE1 and the first electrode AN.
  • a second low melting point metal layer CM2 formed of a metal material having a melting point lower than those of the metal materials is interposed between the second mounting electrode SE2 and the second electrode CA.
  • the first low melting point metal layer CM1 and the second low melting point metal layer CM2 can be formed of, for example, the same material as the first low melting point metal layer CM1 described in the first modification of the first embodiment.
  • the display device 1 according to the modified example 1 configured in this way can also obtain the same effect as that of the second embodiment.
  • the first mounting electrode SE1 and the first electrode AN of the light emitting element 10' are joined via the first low melting point metal layer CM1
  • the CA is joined via the second low melting point metal layer CM2. Therefore, metal bonding between these members can be performed satisfactorily without depending on the metal materials of the first and second mounting electrodes SE1 and SE2, and the first and second electrodes AN and CA.
  • FIG. 10 is a diagram schematically showing an example of a partial cross-sectional structure of the display device according to the second modification of the second embodiment.
  • the first low melting point metal layer CM1 and the second low melting point metal layer CM2 may fill at least a part of the first through hole TH1 and the second through hole TH2, respectively.
  • the first low melting point metal layer CM1 is at least a part of the first through hole TH1 of the first mounting electrode SE1
  • the second low melting point metal layer CM2 is the second through hole of the second mounting electrode SE2.
  • the bonding area of the bonding interface becomes large, the electrical connection of the interface becomes good, and the interface between the first mounting electrode SE1 and the first electrode AN of the light emitting element 10'is increased.
  • the bonding strength at the interface between the second mounting electrode SE2 and the second electrode CA of the light emitting element 10' can be further strengthened.
  • the cured layer of the conductive paste such as Ag paste is used instead of the first and second low melting point metal layers CM1 and CM2 in the modified example of the second embodiment. It may be provided. Even with such a configuration, the same effect as that of the display device according to the modification of the second embodiment described above can be obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

マイクロＬＥＤを実装する際のアレイ基板とマイクロＬＥＤとの接合を強固にし得る表示装置を提供する。　基板；基板の上に設けられた駆動トランジスタ；基板の上に駆動トランジスタを覆って設けられた第１絶縁層；第１絶縁層の上に配置され、駆動トランジスタから電流値を制御した信号が与えられる第１実装電極；及び第１実装電極の上に実装され、第１電極及び第２電極を有し、第１電極は前記第１実装電極に電気的に接続される発光素子；を備える表示装置を提供する。第１実装電極及び前記第１電極は、金属材料から形成され、互いに接合され、第１実装電極は、平面視において第１電極と重なる位置に少なくとも１つの第１貫通孔を有する。

Description

表示装置、及びその製造方法
　本発明の実施形態は、表示装置、及びその製造方法に関する。
　自発光素子である発光ダイオード（ＬＥＤ：Light Emitting Diode）を用いたＬＥＤディスプレイが知られている。近年では、より高精細化した表示装置として、マイクロＬＥＤと称される微小な発光ダイオード素子を用いた表示装置（以下、マイクロＬＥＤディスプレイと表記）が開発されている。
　このマイクロＬＥＤディスプレイは、従来の液晶表示ディスプレイや有機ＥＬディスプレイと異なり、表示領域に、チップ状の多数のマイクロＬＥＤが実装されて形成されるため、高精細化と大型化の両立が容易であり、次世代ディスプレイとして注目されている。
　マイクロＬＥＤディスプレイの製造では、マイクロＬＥＤをアレイ基板に実装する方法が採用されている。この方法は、アレイ基板の上の実装電極の上にマイクロＬＥＤの電極を当接させ、アレイ基板側からそれらが重なる領域にレーザーを照射して、そのエネルギーによってマイクロＬＥＤをアレイ基板上の実装電極に実装（接合）する。
　しかしながら、このような実装方法では、レーザーが金属からなる実装電極によって遮蔽されて減衰する。このため、レーザーのエネルギーがマイクロＬＥＤの電極と実装電極の接合界面に十分に到達せず、実装電極とマイクロＬＥＤの電極の間の金属接合が不十分になる可能性がある。
特開２０１８－２６５４０号公報
　本実施形態は、マイクロＬＥＤを実装する際のアレイ基板とマイクロＬＥＤとの接合を強固にし得る表示装置を提供することを目的とする。
　一実施形態に係る表示装置は、基板；基板の上に設けられた駆動トランジスタ；基板の上に駆動トランジスタを覆って設けられた第１絶縁層；第１絶縁層の上に配置され、駆動トランジスタから電流値を制御した信号が与えられる第１実装電極；及び第１実装電極の上に実装され、第１電極及び第２電極を有し、第１電極は前記第１実装電極に電気的に接続される発光素子；を備える。第１実装電極及び前記第１電極は、金属材料から形成され、互いに接合され、第１実装電極は、平面視において第１電極と重なる位置に少なくとも１つの第１貫通孔を有する。
　一実施形態に係る表示装置の製造方法は、基板；基板の上に設けられた駆動トランジスタ；基板の上に駆動トランジスタを覆って設けられた第１絶縁層；第１絶縁層の上に配置され、駆動トランジスタから電流値を制御した信号が与えられる第１実装電極；及び第１実装電極の上に実装され、第１電極及び第２電極を有し、第１電極は第１実装電極に電気的に接続される発光素子；を備える表示装置の製造方法である。当該表示装置において、第１実装電極及び第１電極は、金属材料から形成され、互いに接合され、第１実装電極は、平面視において第１電極と重なる位置に少なくとも１つの第１貫通孔を有する。当該表示装置の製造方法は、基板側から、第１貫通孔を通してレーザーを照射して、第１実装電極と第１電極とを接合する工程を含む。
　一実施形態に係る表示装置の製造方法は、基板；基板の上に設けられた駆動トランジスタ；基板の上に駆動トランジスタを覆って設けられた第１絶縁層；第１絶縁層の上に配置され、駆動トランジスタから電流値を制御した信号が与えられる第１実装電極；第１絶縁層の上に配置される第２実装電極；及び第１実装電極及び第２実装電極の上に実装され、第１電極及び第２電極を有し、第１電極は第１実装電極に電気的に接続され、第２電極は第２実装電極に電気的に接続される発光素子；を備える表示装置の製造方法である。当該表示装置において、第１実装電極及び第１電極は、金属材料から形成され、互いに接合され、第２実装電極及び第２電極は、金属材料から形成され、互いに接合され、第１実装電極は、平面視において第１電極と重なる位置に少なくとも１つの第１貫通孔を有し、かつ第２実装電極は、平面視において第２電極と重なる位置に少なくとも１つの第２貫通孔を有する。当該表示装置の製造方法は、基板側から、第１貫通孔及び第２貫通孔を通してレーザーを照射して、第１実装電極と第１電極の間、及び第２実装電極と第２電極の間をそれぞれ接合する工程を含む。
図１は、第１実施形態に係る表示装置の構成を概略的に示す斜視図である。 図２は、図１の表示装置１の回路構成の一例を示す平面図である。 図３は、図１の表示装置の部分断面構造の一例を模式的に示す図である。 図４は、図１の表示装置の第１貫通孔の一例を示す平面図である。 図５は、第１貫通孔の他の例を示す平面図である。 図６は、第１実施形態の変形例１に係る表示装置の部分断面構造の一例を模式的に示す図である。 図７は、第１実施形態の変形例２に係る表示装置の部分断面構造の一例を模式的に示す図である。 図８は、第２実施形態に係る表示装置の部分断面構造の一例を模式的に示す図である。 図９は、第２実施形態の変形例１に係る表示装置の部分断面構造の一例を模式的に示す図である。 図１０は、第２実施形態の変形例２に係る表示装置の部分断面構造の一例を模式的に示す図である。
　以下、図面を参照して、実施形態について説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の趣旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
　（第１実施形態）
　まず、第１実施形態に係る表示装置について説明する。以下、本実施形態においては、表示装置１が自発光素子であるマイクロ発光ダイオード（以下、マイクロＬＥＤ（Light Emitting Diode）と称する）を用いたマイクロＬＥＤ表示装置である場合について説明する。
　図１は、一実施形態に係る表示装置１の構成を概略的に示す斜視図である。図１は、第１方向Ｘと、第１方向Ｘに垂直な第２方向Ｙと、第１方向Ｘ及び第２方向Ｙに垂直な第３方向Ｚによって規定される三次元空間を示している。なお、第１方向Ｘ及び第２方向Ｙは、互いに直交しているが、９０°以外の角度で交差していてもよい。また、本実施形態においては、第３方向Ｚを上と定義し、第３方向Ｚと反対側の方向を下と定義する。「第１部材の上の第２部材」及び「第１部材の下の第２部材」とした場合、第２部材は、第１部材に接していてもよく、第１部材から離れて位置していてもよい。
　図１に示すように、表示装置１は、表示パネル２、第１回路基板３及び第２回路基板４等を備えている。
　表示パネル２は、一例では矩形状である。図示した例では、表示パネル２の短辺ＥＸは、第１方向Ｘと平行であり、表示パネル２の長辺ＥＹは、第２方向Ｙと平行である。第３方向Ｚは、表示パネル２の厚さ方向に相当する。表示パネル２の主面は、第１方向Ｘと第２方向Ｙとにより規定されるＸ－Ｙ平面に平行である。表示パネル２は、表示領域ＤＡ、及び表示領域ＤＡの外側の非表示領域ＮＤＡを有している。非表示領域ＮＤＡは、端子領域ＭＴを有している。図示した例では、非表示領域ＮＤＡは、表示領域ＤＡを囲んでいる。
　表示領域ＤＡは、画像を表示する領域であり、例えばマトリクス状に配置された複数の主画素ＰＸを備えている。端子領域ＭＴは、表示パネル２の短辺ＥＸに沿って設けられ、表示パネル２を外部装置等と電気的に接続するための端子を含んでいる。
　第１回路基板３は、端子領域ＭＴの上に実装され、表示パネル２と電気的に接続されている。第１回路基板３は、例えばフレキシブルプリント回路基板（Flexible Printed Circuit）である。第１回路基板３は、表示パネル２を駆動する駆動ＩＣチップ（以下、パネルドライバと表記）５等を備えている。なお、図示した例において、パネルドライバ５は、第１回路基板３の上に配置されているが、第１回路基板３の下に配置されていてもよい。また、パネルドライバ５は、第１回路基板３以外に実装されていてもよく、例えば表示パネル２に実装されていてもよいし、例えば第２回路基板４に実装されていてもよい。第２回路基板４は、例えばリジットプリント回路基板（Printed Circuit Board）である。第２回路基板４は、第１回路基板３の例えば下方において第１回路基板３と接続されている。
　上記したパネルドライバ５は、例えば第２回路基板４を介して制御基板（図示せず）と接続されている。パネルドライバ５は、例えば制御基板から出力される映像信号に基づいて複数の主画素ＰＸを駆動することによって表示パネル２に画像を表示するための制御を実行する。
　なお、表示パネル２は、斜線を付して示す折り曲げ領域ＢＡを有していてもよい。折り曲げ領域ＢＡは、表示装置１が電子機器等の筐体に収容される際に折り曲げられる領域である。折り曲げ領域ＢＡは、非表示領域ＮＤＡのうち端子領域ＭＴ側に位置している。第１回路基板３及び第２回路基板４は、折り曲げ領域ＢＡが折り曲げられることによって、表示パネル２と対向するように、表示パネル２の下方に配置される。
　図２は、表示装置１の回路構成の一例を示す平面図である。
　図２に示すように、表示装置１は、アクティブマトリクス型の表示パネル２を備えている。表示パネル２は、絶縁基板２１と、絶縁基板２１の上に配置された複数の主画素ＰＸ、各種の配線、ゲートドライバＧＤ１，ＧＤ２、及び選択回路ＳＤと、を有している。
　複数の主画素ＰＸは、上述するように表示領域ＤＡにてマトリクス状に配列されている。各々の主画素ＰＸは、複数の副画素ＳＰを有している。本実施形態において、主画素ＰＸは、第１色を呈する第１画素ＳＰＲ、第２色を呈する第２画素ＳＰＧ、及び第３色を呈する第３画素ＳＰＢの３種類の副画素を含んでいる。ここでは、第１色は赤色であり、第２色は緑色であり、第３色は青色である。
　主画素ＰＸは、発光素子（マイクロＬＥＤ）及び当該発光素子を駆動するための画素回路を含む。上記画素回路は、後述する駆動トランジスタ及び各種スイッチング素子等を含む。各種スイッチング素子等としては、画素スイッチ、初期化スイッチ、保持容量、補助容量等を含み得るが、ここでは詳述を省略する。駆動トランジスタ、画素スイッチ、及び初期化スイッチは、例えば、薄膜トランジスタ（ＴＦＴ）で形成されている。本実施形態において、主画素ＰＸ、及び副画素ＳＰの用語で説明したが、ＰＸを画素、ＳＰを副画素と言い換えることも可能である。
　上記各種の配線は、表示領域ＤＡにて延在し、非表示領域ＮＤＡに引き出されている。図２には、各種の配線の一部として、複数本の制御配線ＳＳＧと、複数本の画像信号線ＶＬと、を例示している。ゲートドライバＧＤ１，ＧＤ２、及び選択回路ＳＤは、非表示領域ＮＤＡに位置している。表示領域ＤＡにおいて、制御配線ＳＳＧ及び画像信号線ＶＬは、画素ＳＰに接続されている。制御配線ＳＳＧは、非表示領域ＮＤＡにてゲートドライバＧＤ１，ＧＤ２に接続されている。画像信号線ＶＬは、非表示領域ＮＤＡにて選択回路ＳＤに接続されている。
　ゲートドライバＧＤ１，ＧＤ２、及び選択回路ＳＤには、パネルドライバ５から各種の信号や電圧が与えられる。
　図３は、表示装置の部分断面構造の一例を模式的に示す図である。ここでは、上述するマイクロＬＥＤと称される微小な発光ダイオード素子が表示素子として第１実装電極ＳＥ１上に実装された例について説明する。
　図３に示す表示パネル２のアレイ基板ＡＲは、絶縁基板２１を備えている。
　絶縁基板２１としては、ＴＦＴを製造する際の処理温度に耐える材質であれば特に限定されないが、例えば、石英、無アルカリガラス等のガラス基板、又はポリイミド等の樹脂基板を使用できる。絶縁基板２１が可撓性を有する樹脂基板である場合、表示装置１をシートディスプレイとして構成することができる。なお、絶縁基板２１にポリイミド等の樹脂基板を使用する場合、絶縁基板２１を有機絶縁層又は樹脂層と称した方が適当な場合があり得る。
　絶縁基板２１上には、アンダーコート層２２が設けられている。アンダーコート層２２は、単層又は複数層で構成される無機絶縁層である。
　アンダーコート層２２としては、無機絶縁層から形成されていれば特に限定されないが、例えば、下層２２ａがシリコン酸化膜（ＳｉＯ２）、中層２２ｂがシリコン窒化膜（ＳｉＮ）、上層２２ｃがシリコン酸化膜（ＳｉＯ２）である三層積層構造のものを使用できる。このような構成のアンダーコート層２２では、下層２２ａは後述する半導体層ＳＣの絶縁基板２１への密着性を向上でき、中層２２ｂは後述する半導体層ＳＣへの外部から水分及び不純物の拡散をブロックでき、上層２２ｃは後述する半導体層ＳＣへの中層２２ｂが含む水素原子の拡散をブロックできる。なお、絶縁基板２１にガラス基板を使用する場合、中層２２ｂであるシリコン窒化物（ＳｉＮ）はガラス基板への密着性が良好なため下層２２ａを設けなくてもよい。
　絶縁基板２１の上には、遮光層ＳＬが配置されている。遮光層ＳＬは、平面視において駆動トランジスタＤＲＴ等の各種のＴＦＴを配置する箇所に合わせて配置されている。
　遮光層ＳＬとしては、遮光性の材料で形成されていれば特に限定されないが、例えば、金属層又は黒色樹脂層等を使用できる。遮光層ＳＬによれば、ＴＦＴのチャネル領域に対する絶縁基板２１側からの光の侵入を抑制でき、当該光に起因するＴＦＴの特性の変化を抑制できる。なお、遮光層ＳＬに金属層等の導電材料を使用する場合、当該遮光層ＳＬに所定の電位を与えてＴＦＴにバックゲート効果を付与することが可能である。
　アンダーコート層２２の上には、駆動トランジスタＤＲＴ等の各種の薄膜トランジスタ（ＴＦＴ）が形成されている。本実施形態において、駆動トランジスタＤＲＴ等のＴＦＴは、半導体層ＳＣに多結晶シリコンを用いたトップゲート型ＴＦＴであり、Ｎチャネル型ＴＦＴ（ＮｃｈＴＦＴ）である。なお、ＴＦＴは、ボトムゲート型ＴＦＴであってもよく、Ｐチャネル型（ＰｃｈＴＦＴ）であってもよく、各構成のＴＦＴが混在して構成されていてもよい。
　駆動トランジスタＤＲＴなどのＴＦＴは、半導体層ＳＣと、ゲート電極ＧＥと、ソース電極Ｅ１と、ドレイン電極Ｅ２と、を備えている。半導体層ＳＣは、アンダーコート層２２の上に配置されている。本実施形態において、半導体層ＳＣは、平面視において上述する遮光層ＳＬの上に位置するように配置されている。
　ＮｃｈＴＦＴの半導体層ＳＣは、第１領域と、第２領域と、第１領域及び第２領域の間のチャネル領域と、チャネル領域及び第１領域の間並びにチャネル領域及び第２領域の間にそれぞれ設けられた低濃度不純物領域と、を有している。第１領域及び第２領域の一方がソース領域として機能し、第１及び第２領域の他方がドレイン領域として機能している。なお、半導体層ＳＣとしては、公知の種々の半導体材料を使用でき、例えば、アモルファスシリコン、酸化物半導体等を使用してもよい。
　ゲート絶縁膜２３は、アンダーコート層２２及び半導体層ＳＣの上に設けられている。ゲート電極ＧＥは、ゲート絶縁膜２３の上に配置され、半導体層ＳＣのチャネル領域と対向している。ゲート絶縁膜２３及びゲート電極ＧＥの上には、層間絶縁膜２４が設けられている。層間絶縁膜２４の上には、ソース電極Ｅ１、ドレイン電極Ｅ２、及び陰極コンタクト部ＬＬが設けられている。ソース電極Ｅ１及びドレイン電極Ｅ２は、それぞれゲート絶縁膜２３及び層間絶縁膜２４に形成されたコンタクトホールを通り、対応する半導体層ＳＣに電気的に接続されている。平坦化膜２５は、層間絶縁膜２４、ソース電極Ｅ１、ドレイン電極Ｅ２、及び陰極コンタクト部ＬＬの上に形成され、ＴＦＴ及び陰極コンタクト部ＬＬを覆っている。平坦化膜２５は、第１絶縁層として機能する。なお、ゲート電極ＧＥは、ＴＦＴのゲート電極として機能するに加え、後述する保持容量電極としての機能も有している。
　ソース電極Ｅ１は半導体層ＳＣの第１領域に接続され、ドレイン電極Ｅ２は半導体層ＳＣの第２領域に接続されている。ソース電極Ｅ１は、層間絶縁膜２４、及びＴＦＴのゲート電極（保持容量電極）ＧＥと共に保持容量Ｃｓ１を形成している。陰極コンタクト部ＬＬは、絶縁基板２１の周縁の端部まで延在され第１回路基板３やパネルドライバ（駆動ＩＣ）５を接続する端子として機能する。
　ゲート電極ＧＥは、金属材料等の導電材料から形成されていれば特に限定されないが、例えば、モリブデン・タングステン合金（ＭоＷ）で形成されている。
　ソース電極Ｅ１、ドレイン電極Ｅ２、及び陰極コンタクト部ＬＬは、金属材料等の導電材料で形成されていれば特に限定されないが、例えば、それぞれ三層積層構造（Ｔｉ系／Ａｌ系／Ｔｉ系）を使用することができる。三層積層構造（Ｔｉ系／Ａｌ系／Ｔｉ系）は、Ｔｉ（チタン）、Ｔｉを含む合金等Ｔｉを主成分とする金属材料からなる下層と、Ａｌ（アルミニウム）、Ａｌを含む合金等Ａｌを主成分とする金属材料からなる中層と、Ｔｉ、Ｔｉを含む合金等Ｔｉを主成分とする金属材料からなる上層と、を有している。
　ゲート絶縁膜２３、層間絶縁膜２４及び平坦化膜２５は、無機絶縁層又は有機絶縁層から形成されていれば特に限定されない。例えば、ゲート絶縁膜２３はシリコン酸化膜（ＳｉＯ２）で形成され、層間絶縁膜２４はシリコン窒化膜（ＳｉＮ）及びシリコン酸化膜（ＳｉＯ２）の二層積層構造から形成され、平坦化膜２５は感光性アクリル樹脂から形成されている。
　平坦化膜２５の上には、導電層ＣＬが設けられている。導電層ＣＬ及び平坦化膜２５の上には、絶縁層２６が設けられている。絶縁層２６は第２絶縁層として機能する。導電層ＣＬは、平坦化膜２５に形成されるコンタクトホールを通り、ソース電極Ｅ１と電気的に接続される導電層ＣＬ１を含んでいる。導電層ＣＬは、後述する第１実装電極ＳＥ１の下に配置され、絶縁層２６を介して第１実装電極ＳＥ１に対向配置される導電層ＣＬ２を含んでいる。導電層ＣＬは、平坦化膜２５に形成されるコンタクトホールを通り、陰極コンタクト部ＬＬと電気的に接続される導電層ＣＬ３を含んでいる。
　本実施形態において、各導電層ＣＬ１，ＣＬ２，ＣＬ３は、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等の透明導電材料によって形成されている。絶縁層２６は、絶縁材料から形成されていれば特に限定されないが、例えばシリコン窒化膜で形成されている。本実施形態において、導電層ＣＬ２、絶縁層２６、及び第１実装電極ＳＥ１は、補助容量Ｃｓ２を形成している。補助容量Ｃｓ２は、発光電流量を調整するために設けられる容量である。
　絶縁層２６の上には、第１実装電極ＳＥ１が設けられている。第１実装電極ＳＥ１は、絶縁層２６に形成されるコンタクトホールを通り、導電層ＣＬ１を介して、ソース電極Ｅ１に電気的に接続されている。本実施形態において、第１実装電極ＳＥ１は、後述する発光素子１０の第１電極ＡＮ（陽極）を実装するための接続端子として機能する。第１実装電極ＳＥ１は、画素電極とも称される。第１実装電極ＳＥ１には、駆動トランジスタＤＲＴから電流値を制御した信号が与えられる。
　絶縁層２７は、絶縁層２６及び第１実装電極ＳＥ１の上に設けられている。絶縁層２７は、第１実装電極ＳＥ１の表面の一部に発光素子１０を実装するための開口ＯＰ１を有している。図示しないが、絶縁層２７は、複数の画素ＳＰが各々備える第１実装電極ＳＥ１の上に設けられ、複数の第１実装電極ＳＥ１の各々の表面の一部に開口ＯＰ１を有している。
　本実施形態において、第１実装電極ＳＥ１は、平面視において第１電極ＡＮと重なる位置に少なくとも１つの第１貫通孔ＴＨ１を有する。図４は、第１貫通孔ＴＨ１の一例を示す平面図である。本実施形態において、第１実装電極ＳＥ１は、絶縁層２７の開口ＯＰ１によって露出される領域の中央部分であって第１電極ＡＮと重なる位置に１０μｍ×１０μｍの面積を有する、１つの矩形状の第１貫通孔ＴＨ１を有している。絶縁層２７の上記開口ＯＰ１の大きさは、発光素子１０の実装工程における実装ずれ量等を考慮し、発光素子１０よりも一回り大きく形成されている。例えば、発光素子１０が、実質的に３０μｍ×３０μｍの実装面積である場合、上記開口ＯＰ１は実質的に４０μｍ×４０μｍの面積が確保されることが好ましい。
　表示領域ＤＡにおいて、アレイ基板ＡＲ（第１実装電極ＳＥ１）の上に、発光素子１０が実装されている。発光素子１０は、第１電極ＡＮ（陽極）と、第２電極ＣＡ（陰極）と、光を放出する発光層ＬＩと、を有している。第１電極ＡＮ及び第２電極ＣＡは、発光層ＬＩを介して対向する位置に配置されている。図３においては、１つの発光素子１０のみを図示しているが、発光素子１０は、第１色、第２色、及び第３色の発光色を有するものが画素ＳＰに各々設けられ、対応する第１実装電極ＳＥ１に実装されている。第２電極ＣＡは、発光素子１０からの出射光を取り出すために、透明導電材料によって形成される必要があり、例えばＩＴＯやＩＺＯ等によって形成されている。
　本実施形態において、第１実装電極ＳＥ１及び発光素子１０の第１電極ＡＮは、金属材料から形成され、互いに接合されている。発光素子１０は、当該接合によって、第１実装電極ＳＥ１に実装されている。
　発光素子１０の第１電極ＡＮと第１実装電極ＳＥ１との間の接合は、両者の間で良好な導通が確保でき、かつ、絶縁基板２１から絶縁層２７までの積層構造を透過するレーザー照射によって、実現されれば特に限定されるものではない。本実施形態においては、第１実装電極ＳＥ１及び第１電極ＡＮが直接に接合しており、他の層がそれらの間に介在していない。
　第１実装電極ＳＥ１及び第１電極ＡＮは、金属材料から形成されれば特に限定されない。例えば、第1実装金属ＳＥ１及び第1電極ＡＮはＡｌ、Ａｇ(銀)、Ａｕ（金）、Ｉｎ(インジウム)、Ｍｇ(マグネシウム)、Ｍｏ（モリブデン）、Ｔｉ（チタン）、Ｗ（タングステン）、及びＳｎ（スズ）等の金属材料、又はそれらを含む合金等の金属材料から形成される。第１実装電極ＳＥ１及び第１電極ＡＮは、単層構造、又は複数層積層構造のものを使用できる。本実施例においては、第１実装電極ＳＥ１及び第１電極ＡＮは、それら接合界面に位置する金属材料がレーザー照射によって与えられる熱エネルギーによって、融点又は共晶温度に到達する材料から構成されることが好ましく、上述の金属材料の中でも、例えば１０００℃以下の融点又は共晶温度を有する材料から構成される。本実施形態では、第１実装電極ＳＥ１及び第１電極ＡＮは、例えばそれぞれＡｌ又はＡｌ合金から形成される単層構造のものを使用できる。
　図３に示すように、発光素子１０が実装されたアレイ基板ＡＲの上には、素子絶縁層２８が設けられている。素子絶縁層２８は、アレイ基板ＡＲの上で発光素子１０の間の空隙部に充填され、例えば、感光性アクリル樹脂等の有機絶縁材料で形成されている。なお、素子絶縁層２８の充填は、発光素子１０の第２電極ＣＡの表面が露出するようになされる。
　対向電極ＣＥは、発光素子１０を介して第１実装電極ＳＥ１と対向する位置に配置されている。対向電極ＣＥは、素子絶縁層２８の上に第２電極ＣＡの表面と接して形成され、当該第２電極ＣＡと電気的に接続される。発光素子１０から出射される光は、対向電極ＣＥ側から取り出されるために、当該対向電極ＣＥは例えばＩＴＯやＩＺＯ等の透明導電材料によって形成される。対向電極ＣＥは、表示領域ＤＡに実装された複数の発光素子１０の第２電極ＣＡと共通に接続される。対向電極ＣＥは、非表示領域ＮＤＡに延在し、非表示領域ＮＤＡにおいて陰極コンタクト部ＬＬに電気的に接続されている。対向電極ＣＥは、素子絶縁層２８、絶縁層２７、絶縁層２６、及び平坦化膜２５に形成されたコンタクトホールを通して陰極コンタクト部ＬＬに電気的に接続されている。
　本実施形態において、絶縁基板２１と第１実装電極ＳＥ１の間に位置し、第１貫通孔ＴＨ１と平面視において重なる部分には、レーザーを遮断する遮光層又は金属層が配置されない。すなわち、図３に示すように、第１貫通孔ＴＨ１と平面視において重なる位置には、上述する遮光層ＳＬ、並びにゲート電極ＧＥ、ソース電極Ｅ１及びドレイン電極Ｅ２等の各種配線は配置されず、外れた位置に配置されている。
　本実施形態に係る発光素子１０を表示素子として用いる表示装置１において、表示パネル２は絶縁基板２１から対向電極ＣＥまでの構造を有している。なお、対向電極ＣＥはその上にカバーガラスなどのカバー部材やタッチパネル基板等が設けられてもよい。
　本実施形態に係る表示装置は、例えば以下の方法により製造することができる。
　始めに、絶縁基板２１から絶縁層２７までの積層構造を有するアレイ基板ＡＲを用意する。続いて、絶縁層２７の開口ＯＰ１から露出される第１実装電極ＳＥ１の上に、発光素子１０の第１電極ＡＮを配置する。このとき、第１貫通孔ＴＨ１の上に発光素子１０の第１電極ＡＮが位置するように配置する。第１実装電極ＳＥ１及び発光素子１０の第１電極ＡＮは、それぞれ金属材料で形成され、例えばＡｌ合金から形成される単層構造を有している。
　次いで、レーザーをアレイ基板ＡＲ側から、第１実装電極ＳＥ１及び第１電極ＡＮが重なる領域の下面に照射する。当該レーザーは、第１実装電極ＳＥ１及び第１電極ＡＮの間の接合を促すものであれば特に限定されず、例えばＹＡＧレーザー又はＣＯ２レーザーが使用される。照射されたレーザーは、アレイ基板ＡＲを構成する各種絶縁層等を透過し、更に第１実装電極ＳＥ１の第１貫通孔ＴＨ１を通過して、第１電極ＡＮの下面まで到達する。第１電極ＡＮの下面まで到達したレーザーは、第1実装電極ＳＥ１及び第１電極ＡＮの接合すべき界面に熱エネルギーを与え、当該界面を接合させる。例えば、第１実装電極ＳＥ１及び第１電極ＡＮがＡｌ合金から形成される場合、当該レーザーを熱エネルギーとして溶融され、接合される。
　次いで、素子絶縁層２８を、アレイ基板ＡＲの上で発光素子１０の間の空隙部に充填する。続いて、発光素子１０の第２電極ＣＡの表面を露出させるように、素子絶縁層２８を平坦化する。その後、従来公知の方法によって、対向電極ＣＥを表示領域ＤＡに実装された複数の発光素子１０の第２電極ＣＡに共通接続する。
　本実施形態に係る表示装置１においては、第１実装電極に第１貫通孔ＴＨ１を有している。そのため、第１実装電極ＳＥ１及び発光素子１０の第１電極ＡＮを金属接合させるためにレーザーをアレイ基板ＡＲ側から照射する際、レーザーを当該第１貫通孔ＴＨ１を通して第１電極ＡＮに直接照射することができる。レーザーの照射によって発生した熱エネルギーは第１実装電極ＳＥ１と第１電極ＡＮの接合すべき界面に移動し、当該界面を接合する。すなわち、第１貫通孔ＴＨ１が設けない場合と比較して、当該界面に強固な金属接合を形成することができる。従って、本実施形態によれば第１実装電極ＳＥ１と第１電極ＡＮとを強固に金属接合できるため、点欠陥の表示不良を抑制でき、高い信頼性を有する表示装置を提供することができる。
　更に、本実施形態に係る表示装置１においては、平面視において、第１実装電極ＳＥ１及び第１電極ＡＮが重なる領域（特に、第１貫通孔ＴＨ１と重なる領域）であって、絶縁基板２１と第１実装電極ＳＥ１の間に位置する部分には、遮光層や金属層が配置されない。具体的には、遮光層ＳＬやゲート電極ＧＥ、ソース電極Ｅ１及びドレイン電極Ｅ２等の各種配線が、平面視において、第１貫通孔ＴＨ１と重ならないように配置することが好ましい。このような構成によれば、レーザーをアレイ基板ＡＲ側から照射する際、遮光層や金属層で減衰されることなく、十分な強度を有するレーザーを第１貫通孔ＴＨ１を通して第１電極ＡＮに直接照射でき、それらの界面に強固な金属接合を形成することができる。
　更に、本実施形態に係る表示装置１においては、第１実装電極ＳＥ１の下に配置される導電層ＣＬ２が透明導電材料で形成することが好ましい。このように導電層ＣＬ２を透明導電材料で形成すれば、上記レーザー照射の際、当該レーザーの強度が導電層ＣＬ２の透過時に減衰されることなく、第１実装電極ＳＥ１と第１電極ＡＮの界面に強固な金属接合を形成できる。
　なお、上記実施形態においては、上記第１実装電極ＳＥ１は画素電極とも称されるものとして説明したがこれに限定されない。例えば、第１実装電極は、画素電極の上に更に有機絶縁材料で形成される平坦化膜を設け、その上に設けられるパット電極等であってもよい。第１実装電極は、当該平坦化膜に設けられるコンタクトホールを介して、画素電極に電気的に接続され、その上に発光素子を実装する構成であってもよい。
　なお、各導電層ＣＬ１～３は表示装置１の構成によっては形成されなくともよく、補助容量Ｃｓ２がない構成であってもよい。
　なお、上記実施形態においては、第1実装電極ＳＥ１が、第１実装電極ＳＥ１及び第１電極ＡＮの重なる領域の中央の位置に１つの第１貫通孔ＴＨ１を有している例を示して説明したが、第１貫通孔ＴＨ１の数や形状はこれに限定されない。第１貫通孔ＴＨ１は、複数形成されていてもよく、円形やスリット状等の他の形状であってもよい。例えば、第１貫通孔ＴＨ１は、図５の(ａ)に示すように、上記重なる領域に互いに離隔して並列して配置されるスリット等の形状であってもよい。また、第１貫通孔ＴＨ１は図５の（ｂ）に示すように、当該重なる領域に、複数の矩形状の第１貫通孔ＴＨ１が分散して配置される構成であってもよい。このような構成によれば、図４に示すように１つの第１貫通孔ＴＨ１を形成する場合と比較して、アレイ基板ＡＲ側からのレーザー照射を更に効率的に行うことができ、更に当該接合すべき界面に強固な金属接合を形成することができる。
　また、第１実装電極ＳＥ１及び発光素子１０の第１電極ＡＮの接合方法に関しては、上述する第１実装電極ＳＥ１及び第１電極ＡＮが重なった領域にアレイ基板ＡＲ側からレーザーを照射する手法のみに限定されない。例えば、焼成結合又は超音波接合等の固相接合の手法を組み合わせることで、より強固な金属接合を形成してもよい。これらプロセスを経て第１電極ＡＮと接続された第１実装電極の貫通孔ＴＨ１内部は空気層が存在していてもよいし、素子絶縁層２８が貫通孔ＴＨ１を充填するものであってもよい。
　（第１実施形態の変形例）
　次に、上記第１実施形態の変形例に係る表示装置１について説明する。図６は、第１実施形態の変形例１に係る表示装置の部分断面構造の一例を模式的に示す図である。
　第１実施形態においては、前述した図３に示すように発光素子１０の第１電極ＡＮと第１実装電極ＳＥ１が直接接合する場合について説明した。この変形例１では、それらの間に第１低融点金属層ＣＭ１を介在し、当該第１低融点金属層ＣＭ１によってそれらを相互に接合する。第１低融点金属層ＣＭ１は、第１実装電極ＳＥ１及び第１電極ＡＮの金属材料よりも低融点の金属材料で形成される。
　第１低融点金属層ＣＭ１は、第１実装電極ＳＥ１及び第１電極ＡＮを形成する金属材料よりも低融点の金属材料で形成されれば特に限定されないが、例えば、Ｉｎ（インジウム）、Ｓｎ（スズ）、及びＴｅ（テルル）等の金属材料、並びにそれらの合金から形成される金属層である。例えば、当該低融点の金属材料は、融点７００℃以下の金属材料であり、好ましくは融点４００℃以下の金属材料である。第１低融点金属層ＣＭ１には、例えばＳｎ-Ｐｂ合金を使用することができる。
　第１実装電極ＳＥ１及び第１電極ＡＮは、例えば第１実施形態の１実装電極ＳＥ１及び第１電極ＡＮと同様の材料で形成され、好ましくは、三層積層構造（Ｔｉ系／Ａｌ系／Ｔｉ系、Ｍｏ系／Ａｌ系／Ｍｏ系）、二層積層構造（Ａｌ系／Ｍｏ系、Ｔｉ系／Ａｌ系）等が採用できる。
　三層積層構造を有する第１実装電極ＳＥ１及び第１電極ＡＮは、Ｔｉ系／Ａｌ系／Ｔｉ系に限らず、Ｍｏ系／Ａｌ系／Ｍｏ系であってもよい。Ｍｏ系／Ａｌ系／Ｍｏ系において、第１実装電極ＳＥ１及び第１電極ＡＮは、Ｍｏ（モリブデン）、Ｍｏを含む合金などＭｏを主成分とする金属材料からなる下層と、Ａｌ、Ａｌを含む合金などＡｌを主成分とする金属材料からなる中間層と、Ｍｏ、Ｍｏを含む合金などＭｏを主成分とする金属材料からなる上層と、を有している。
　二層積層構造を有する第１実装電極ＳＥ１及び第１電極ＡＮは、例えばＡｌを主成分とする金属材料からなる下層と、Ｔｉを主成分とする金属材料からなる上層と、を有している。第１実装電極ＳＥ１は、例えば、それぞれＭｏを主成分とする金属材料からなる下層と、Ａｌを主成分とする金属材料からなる上層と、を有している。
　上記構成の変形例１に係る表示装置１においても、上記第１実施形態と同様の効果を得ることができる。このような構成では、第１実装電極ＳＥ１及び第１電極ＡＮの接合すべき界面に第１低融点金属層ＣＭ１を介して接合されている。そのため、第１実装電極ＳＥ１及び発光素子１０の第１電極ＡＮの金属材料の種類に依存せずに、レーザー照射によってこれらの部材間を更に良好に金属接合することができる。
　第１低融点金属層ＣＭ１は、上記接合工程の前に予め第１実装電極の開口ＯＰ１上に第１低融点金属層を形成してもよい。第１低融点金属層ＣＭ２は、当該低融点材料をレーザーＣＶＤ（Chemical Vapor deposition）法により開口ＯＰ１に局所的に堆積する、又は当該低融点金属材料を含むクリームはんだ等の材料を塗布する、等の方法によって形成できる。当該低融点金属層ＣＭ１は、実装前に第１実装電極ＳＥ１及び第１電極ＡＮの一方又は両方に形成してよい。
　図７は、第１実施形態の変形例２に係る表示装置の部分断面構造の一例を模式的に示す図である。ここで、図７に示すように、第１低融点金属層ＣＭ1は、前記第１貫通孔ＴＨ１の少なくとも一部を埋めていてもよい。このような構成によれば、第１低融点金属層ＣＭ１が第１実装電極ＳＥ１の第１貫通孔ＴＨ１を埋める分、第１貫通孔ＴＨ１の側面と第１低融点金属層ＣＭ１との当該接合界面の接合面積が大きくなり、当該界面の電気的な接続が良好になり、当該接合界面の接合強度もより強固になるため好ましい。
　なお、第１実施形態の変形例における第１低融点金属層ＣＭ１に代えて、Ａｇペースト等の導電性ペーストの硬化層が設けられていてもよい。このような表示装置は、第１実装電極ＳＥ１と第１電極ＡＮの間に、紫外線レーザー等で硬化が促進される導電性ペーストを介在させ、第１貫通孔ＴＨ１を通して、導電性ペーストにレーザーを照射させることで製造することができる。このような構成でも、上述する第１実施形態の変形例に係る表示装置と同様の効果を得ることができる。
　（第２実施形態）
　次に、第２の実施形態に係る表示装置１について図８を参照して説明する。図８は、第２実施形態に係る表示装置の部分断面構造の一例を模式的に示す図である。
　図８に示すように、第２の実施形態において、当該表示パネル２が更に、第２実装電極ＳＥ２を備えている。第１実装電極ＳＥ１及び第２実装電極ＳＥ２は、絶縁層２６上に互いに所望距離隔てて配置されている。絶縁層２７は、第１実装電極ＳＥ１及び第２実装電極ＳＥ２を覆って絶縁層２６上に設けられている。絶縁層２７は、第１実装電極ＳＥ１の上面の一部、及び第２実装電極ＳＥ２の上面一部にそれぞれ開口ＯＰ２、ＯＰ３を有している。第１実装電極ＳＥ１の上面の一部は、絶縁層２７の開口ＯＰ２から露出している。第２実装電極ＳＥ２の上面の一部は、絶縁層２７の開口ＯＰ３から露出している。第２実装電極ＳＥ２は、非表示領域ＮＤＡまで延在して、平坦化膜２５及び絶縁層２６に設けられるコンタクトホールを通して、導電層ＣＬ３を介して陰極コンタクト部ＬＬに電気的に接続されている。
　各々の発光素子１０’は、発光層ＬＩの下面側に、互いに離隔して設けられている第１電極ＡＮ及び第２電極ＣＡを備えている。発光素子１０’の第１電極ＡＮは、絶縁層２７の開口ＯＰ２を通して第１実装電極ＳＥ１に電気的に接続されている。発光素子１０’の第２電極ＣＡ（第２電極）は、絶縁層２７の開口ＯＰ３を通して第２実装電極ＳＥ２に電気的に接続されている。第１実装電極ＳＥ１には、平面視において第１電極ＡＮと重なる位置に少なくとも１つの第１貫通孔ＴＨ１が開口されている。第２実装電極ＳＥ２には、平面視において第１電極ＡＮと重なる位置に少なくとも１つの第２貫通孔ＴＨ２が開口されている。
　第２実施形態において、第１実装電極ＳＥ１及び第１電極ＡＮは、金属材料から形成され、互いに金属接合されている。第１実装電極ＳＥ１及び第１電極ＡＮは、金属材料で形成されていれば特に限定されず、例えば第１実施形態における第１実装電極ＳＥ１及び第１電極ＡＮと同様の材料で形成される。
　第２実施形態において、第２実装電極ＳＥ２及び第２電極ＣＡは、金属材料から形成され、互いに接合されている。第２実装電極ＳＥ２及び第２電極ＣＡは、金属材料で形成されていれば特に限定されず、例えば第１実施形態における第１実装電極ＳＥ１及び第１電極ＡＮと同様の材料で形成される。
　第２実施形態において、第１及び第２貫通孔ＴＨ１，ＴＨ２の平面視において重なる、絶縁基板２１と第１実装電極ＳＥ１の間、及び絶縁基板２１と第２実装電極ＳＥ２の間に位置する部分には、レーザー光を遮断する遮光層又は金属層が配置されない。具体的には、平面視において、第１及び第２貫通孔ＴＨ１，ＴＨ２と重なる位置には、それぞれ遮光層ＳＬ、並びにゲート電極ＧＥ、ソース電極Ｅ１及びドレイン電極Ｅ２等の各種配線が配置されず、外れた位置に配置されている。
　このように構成される第２実施形態に係る表示装置によれば、第１実施形態と同様の効果を得ることができる。第２実施形態に係る表示装置は、絶縁層２６上に配置された第１実装電極ＳＥ１及び第２実装電極ＳＥ２にそれぞれ第１貫通孔ＴＨ１及び第２貫通孔ＴＨ２を有している。そのため、発光素子を基板に実装する際、レーザーを第１貫通孔ＴＨ１及び第２貫通孔ＴＨ２を通して第１実装電極ＳＥ１及び第１電極ＡＮの界面近傍の第１電極ＡＮ部分、並びに第２実装電極ＳＥ２及び第２電極ＣＡの界面近傍に位置する第２電極ＣＡ部分にそれぞれ照射できる。その結果、第１実装電極ＳＥ１及び第１電極ＡＮの界面、第２実装電極ＳＥ２及び第２電極ＣＡの界面に強固な接合を形成することができ、物理的衝撃を受けた際の各界面の電気的接続の切断を抑制できる。従って、本実施形態に係る表示装置によれば、点欠陥の表示不良を抑制でき、高い信頼性を有する表示装置を提供することができる。
　なお、上記実施形態においては、第1及び第２実装電極ＳＥ１，ＳＥ２が、それぞれ１つの第１及び第２貫通孔ＴＨ１，ＴＨ２を有している例を示して説明したが、第１実施形態における第１貫通孔ＴＨ１と同様に、第１及び第２貫通孔ＴＨ１，ＴＨ２の数や形状はこれに限定されず適宜変更されてよい。
　（第２実施形態の変形例）
　次に、上記第２実施形態の変形例に係る表示装置１について説明する。図９は、第２実施形態の変形例１に係る表示装置の部分断面構造の一例を模式的に示す図である。
　第２実施形態における変形例１においては、第１実装電極ＳＥ１及び第１電極ＡＮの間にそれらの金属材料よりも低融点の金属材料で形成される第１低融点金属層ＣＭ１が介在されている。また、第２実装電極ＳＥ２及び第２電極ＣＡの間にそれらの金属材料よりも低融点の金属材料で形成される第２低融点金属層ＣＭ２が介在されている。第１低融点金属層ＣＭ１及び第２低融点金属層ＣＭ２は、例えば、第１実施形態の変形例１で説明した第１低融点金属層ＣＭ１と同様の材料によって形成することができる。
　このように構成された変形例１に係る表示装置１においても、第２実施形態と同様の効果を得ることができる。また、変形例１では第１実装電極ＳＥ１と発光素子１０’の第１電極ＡＮとが第１低融点金属層ＣＭ１を介して接合され、第２実装電極ＳＥ２と発光素子１０’の第２電極ＣＡとが第２低融点金属層ＣＭ２を介して接合されている。そのため、第１及び第２実装電極ＳＥ１，ＳＥ２、第１及び第２電極ＡＮ，ＣＡの金属材料に依存せずに、これらの部材間を良好に金属接合することができる。
　図１０は、第２実施形態の変形例２に係る表示装置の部分断面構造の一例を模式的に示す図である。ここで、図１０に示すように、第１低融点金属層ＣＭ１及び第２低融点金属層ＣＭ２は、それぞれ第１貫通孔ＴＨ１及び第２貫通孔ＴＨ２の少なくとも一部を埋めていてもよい。このような構成によれば、第１低融点金属層ＣＭ１が第１実装電極ＳＥ１の第１貫通孔ＴＨ１の少なくとも一部、第２低融点金属層ＣＭ２が第２実装電極ＳＥ２の第２貫通孔ＴＨ２の少なくとも一部、それぞれを埋める分、当該接合界面の接合面積が大きくなり、当該界面の電気的な接続が良好になり、第１実装電極ＳＥ１と発光素子１０’の第１電極ＡＮの界面、第２実装電極ＳＥ２と発光素子１０’の第２電極ＣＡの界面の接合強度をより強固にできる。
　なお、第２実施形態の変形例において説明したように、第２実施形態の変形例における第１及び第２低融点金属層ＣＭ１，ＣＭ２に代えて、Ａｇペースト等の導電性ペーストの硬化層が設けられていてもよい。このような構成でも、上述する第２実施形態の変形例に係る表示装置と同様の効果を得ることができる。
　本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
　１…表示装置、２…表示パネル、３…第１回路基板、４…第２回路基板、５…パネルドライバ、２１…絶縁基板、ＣＬ…導電層、ＳＥ１…第１実装電極、ＤＲＴ…駆動トランジスタ、１０，１０’…発光素子、ＣＥ…対向電極、ＳＥ２…第２実装電極、ＡＮ…第１電極、ＣＡ…第２電極、ＴＨ１…第１貫通孔、ＣＭ１…第１低融点金属層、ＣＭ２…第２低融点金属層、ＴＨ２…第２貫通孔。

Claims (12)

  1. 　基板；
    　前記基板の上に設けられた駆動トランジスタ；
    　前記基板の上に前記駆動トランジスタを覆って設けられた第１絶縁層；
    　前記第１絶縁層の上に配置され、前記駆動トランジスタから電流値を制御した信号が与えられる第１実装電極；及び
    　前記第１実装電極の上に実装され、第１電極及び第２電極を有し、前記第１電極は前記第１実装電極に電気的に接続される発光素子；
    　を備え、
    　前記第１実装電極及び前記第１電極は、金属材料から形成され、互いに接合され、
    　前記第１実装電極は、平面視において前記第１電極と重なる位置に少なくとも１つの第１貫通孔を有する、
    　表示装置。
  2. 　前記発光素子は、マイクロ発光ダイオードである、請求項１に記載の表示装置。
  3. 　平面視において前記第１貫通孔と重なる、前記基板と前記第１実装電極の間に位置する部分には、レーザーを遮断する遮光層又は金属層が配置されない、
    請求項１に記載の表示装置。
  4. 　前記第１絶縁層の上に設けられた第２絶縁層；及び
    　前記第１絶縁層と前記第２絶縁層の間に配置される導電層；を更に備え、
    　前記第１実装電極は前記第２絶縁層の上に配置され、かつ
    　前記導電層は、前記第１実装電極と前記駆動トランジスタとを電気的に接続し、透明導電材料から形成される、請求項１に記載の表示装置。
  5. 　前記第１実装電極と第１電極の間には、それらを形成する前記金属材料よりも低融点の金属材料から形成される第１低融点金属層が介在され、前記第１実装電極及び前記第１電極は前記第１低融点金属層によって互いに接合される、請求項１に記載の表示装置。
  6. 　前記第１低融点金属層は、前記第１貫通孔の少なくとも一部を埋めている、請求項５に記載の表示装置。
  7. 　前記発光素子を介して、前記第１実装電極と対向する位置に配置された対向電極を更に備え、前記対向電極には前記第２電極が電気的に接続される、請求項１に記載の表示装置。
  8. 　前記第１絶縁層の上に配置される第２実装電極を更に備え、
    　前記第２電極は、前記第２実装電極に電気的に接続され、
    　前記第２実装電極及び前記第２電極は、金属材料から形成され、互いに接合され、
    　前記第２実装電極は、平面視において前記第２電極と重なる位置に少なくとも１つの第２貫通孔を有する、
    　請求項１に記載の表示装置。
  9. 　前記第２実装電極と第２電極の間には、それらを形成する前記金属材料よりも低融点の金属材料から形成される第２低融点金属層が介在され、前記第２実装電極及び前記第２電極は前記第２低融点金属層によって互いに接合される、請求項８に記載の表示装置。
  10. 　平面視において前記第２貫通孔と重なる、前記基板と前記第２実装電極の間に位置する部分には、レーザーを遮断する遮光層又は金属層が配置されない、
    請求項８に記載の表示装置。
  11. 　基板；
    　前記基板の上に設けられた駆動トランジスタ；
    　前記基板の上に前記駆動トランジスタを覆って設けられた第１絶縁層；
    　前記第１絶縁層の上に配置され、前記駆動トランジスタから電流値を制御した信号が与えられる第１実装電極；及び
    　前記第１実装電極の上に実装され、第１電極及び第２電極を有し、前記第１電極は前記第１実装電極に電気的に接続される発光素子；
    を備え、
    　前記第１実装電極及び前記第１電極は、金属材料から形成され、互いに接合され、
    　前記第１実装電極は、平面視において前記第１電極と重なる位置に少なくとも１つの第１貫通孔を有する、
    　表示装置の製造方法であって、
    　前記基板側から、前記第１貫通孔を通してレーザーを照射して、前記第１実装電極と前記第１電極とを接合する工程を含む、
    　表示装置の製造方法。
  12. 　基板；
    　前記基板の上に設けられた第１絶縁層；
    　前記基板の上に設けられた駆動トランジスタ；
    　前記基板の上に前記駆動トランジスタを覆って設けられた第１絶縁層；
    　前記第１絶縁層の上に配置され、前記駆動トランジスタから電流値を制御した信号が与えられる第１実装電極；
    　前記第１絶縁層の上に配置される第２実装電極；及び
    　前記第１実装電極及び前記第２実装電極の上に実装され、第１電極及び第２電極を有し、前記第１電極は前記第１実装電極に電気的に接続され、前記第２電極は前記第２実装電極に電気的に接続される発光素子；
    　を備え、
    　前記第１実装電極及び前記第１電極は、金属材料から形成され、互いに接合され、
    　前記第２実装電極及び前記第２電極は、金属材料から形成され、互いに接合され、
    　前記第１実装電極は、平面視において前記第１電極と重なる位置に少なくとも１つの第１貫通孔を有し、かつ
    　前記第２実装電極は、平面視において前記第２電極と重なる位置に少なくとも１つの第２貫通孔を有する、
    　表示装置の製造方法であって、
    　前記基板側から、前記第１貫通孔及び前記第２貫通孔を通してレーザーをそれぞれ照射して、前記第１実装電極と前記第１電極の間、及び前記第２実装電極と前記第２電極の間をそれぞれ接合する工程を含む、
    　表示装置の製造方法。
PCT/JP2020/026471 2019-07-11 2020-07-06 表示装置、及びその製造方法 WO2021006247A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202080050461.3A CN114097084A (zh) 2019-07-11 2020-07-06 显示装置及其制造方法
US17/569,351 US20220131059A1 (en) 2019-07-11 2022-01-05 Display device and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019129159A JP7289744B2 (ja) 2019-07-11 2019-07-11 表示装置、及びその製造方法
JP2019-129159 2019-07-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/569,351 Continuation US20220131059A1 (en) 2019-07-11 2022-01-05 Display device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
WO2021006247A1 true WO2021006247A1 (ja) 2021-01-14

Family

ID=74115054

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/026471 WO2021006247A1 (ja) 2019-07-11 2020-07-06 表示装置、及びその製造方法

Country Status (5)

Country Link
US (1) US20220131059A1 (ja)
JP (1) JP7289744B2 (ja)
CN (1) CN114097084A (ja)
TW (1) TWI766310B (ja)
WO (1) WO2021006247A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7494538B2 (ja) * 2020-04-06 2024-06-04 Ｔｏｐｐａｎホールディングス株式会社 液晶表示装置
CN114093902A (zh) * 2020-08-25 2022-02-25 京东方科技集团股份有限公司 一种显示面板及其制作方法
WO2023013210A1 (ja) * 2021-08-05 2023-02-09 株式会社村田製作所 電池パック、電池パックの製造方法、電動車両及び電動工具
CN114333628B (zh) * 2021-12-31 2024-03-08 成都天马微电子有限公司 显示面板、显示装置及显示面板的制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282478A (ja) * 2002-01-17 2003-10-03 Sony Corp 合金化方法及び配線形成方法、表示素子の形成方法、画像表示装置の製造方法
JP2014225586A (ja) * 2013-05-17 2014-12-04 日清紡メカトロニクス株式会社 電子部品実装装置
JP2016522585A (ja) * 2013-06-17 2016-07-28 ルクスビュー テクノロジー コーポレイション 反射バンク構造及び発光デバイスを組み込むための方法
JP2017054092A (ja) * 2015-09-11 2017-03-16 株式会社東芝 ディスプレイパネル、表示装置およびディスプレイパネルの製造方法
US20180122836A1 (en) * 2016-10-28 2018-05-03 Lg Display Co., Ltd. Light emitting diode display device
JP2018194718A (ja) * 2017-05-19 2018-12-06 株式会社ディスコ Ｌｅｄディスプレーパネルの製造方法
CN109003996A (zh) * 2018-07-27 2018-12-14 上海天马微电子有限公司 显示面板、显示面板的检修方法及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278385A (ja) * 2005-03-28 2006-10-12 Alps Electric Co Ltd 電子部品及びその製造方法
JP2014197619A (ja) * 2013-03-29 2014-10-16 日清紡メカトロニクス株式会社 プリント配線板および該プリント配線板を使用した実装基板の製造方法
TWI674682B (zh) * 2016-09-07 2019-10-11 優顯科技股份有限公司 光電半導體裝置及其製造方法
JP6366799B1 (ja) * 2017-02-10 2018-08-01 ルーメンス カンパニー リミテッド マイクロｌｅｄモジュール及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282478A (ja) * 2002-01-17 2003-10-03 Sony Corp 合金化方法及び配線形成方法、表示素子の形成方法、画像表示装置の製造方法
JP2014225586A (ja) * 2013-05-17 2014-12-04 日清紡メカトロニクス株式会社 電子部品実装装置
JP2016522585A (ja) * 2013-06-17 2016-07-28 ルクスビュー テクノロジー コーポレイション 反射バンク構造及び発光デバイスを組み込むための方法
JP2017054092A (ja) * 2015-09-11 2017-03-16 株式会社東芝 ディスプレイパネル、表示装置およびディスプレイパネルの製造方法
US20180122836A1 (en) * 2016-10-28 2018-05-03 Lg Display Co., Ltd. Light emitting diode display device
JP2018194718A (ja) * 2017-05-19 2018-12-06 株式会社ディスコ Ｌｅｄディスプレーパネルの製造方法
CN109003996A (zh) * 2018-07-27 2018-12-14 上海天马微电子有限公司 显示面板、显示面板的检修方法及显示装置

Also Published As

Publication number Publication date
TW202109157A (zh) 2021-03-01
TWI766310B (zh) 2022-06-01
US20220131059A1 (en) 2022-04-28
JP2021015177A (ja) 2021-02-12
CN114097084A (zh) 2022-02-25
JP7289744B2 (ja) 2023-06-12

Similar Documents

Publication Publication Date Title
WO2021006247A1 (ja) 表示装置、及びその製造方法
EP2105964B1 (en) Organic light emitting display device
KR102025835B1 (ko) 표시 장치 및 유기 발광 표시 장치
US9609758B2 (en) Display device and method of manufacturing the same
JP6104099B2 (ja) 有機ｅｌ表示装置
WO2020189047A1 (ja) 表示装置
KR20190048642A (ko) 디스플레이 장치
KR102479020B1 (ko) 표시 장치
CN111952331A (zh) 微发光二极管显示基板及其制作方法
WO2019100478A1 (zh) 触控显示面板及其制造方法
KR20180127605A (ko) 표시 장치
JP2017151371A (ja) 表示装置
CN111354768A (zh) 显示装置和制造该显示装置的设备
WO2020189131A1 (ja) 表示装置
WO2019150503A1 (ja) 表示装置
WO2019167279A1 (ja) 表示装置
JP7313925B2 (ja) 表示装置
JP7274929B2 (ja) 表示装置
WO2021024722A1 (ja) 表示装置
KR20160060835A (ko) 유기발광다이오드 표시장치 및 그 제조방법
US11404525B2 (en) Display device and method for manufacturing display device
KR20210065281A (ko) 유기 발광 표시 장치
KR20210028773A (ko) 표시 장치
KR102269139B1 (ko) 표시 장치 및 유기 발광 표시 장치
KR102047746B1 (ko) 유기전계 발광소자 및 이의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20836270

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 20836270

Country of ref document: EP

Kind code of ref document: A1