JP7494538B2 - 液晶表示装置 - Google Patents

Description

本発明は、液晶表示装置に関する。

スマートフォンやタブレット端末など小型で高精細な液晶表示装置への需要が高まっている。小型で高精細な液晶表示装置を実現するためには、画素サイズの縮小化が必要となる。画素サイズを縮小すると、画素の開口率が低下する。それに伴い、液晶表示装置の輝度を確保するために、バックライトの高輝度化が必要となる。

また、ヘッドアップディスプレイ（ＨＵＤ）は、拡大光学系を利用し、液晶表示装置から出射した光をフロントウインドウで反射させて情報を表示させる。このため、ヘッドアップディスプレイでは、直視型ディスプレイに比べて非常に高輝度なバックライトが必要となる。

このように高輝度なバックライトを使用する場合、画素に含まれるＴＦＴにリーク電流が発生し、液晶表示装置の特性が劣化する。このため、耐光性を確保するためのＴＦＴ設計が必要となる。

特開２０１６－２１２２９２号公報

本発明は、動作特性を向上させることが可能な液晶表示装置を提供する。

本発明の第１態様に係る液晶表示装置は、第１及び第２基板と、前記第１及び第２基板間に挟持された液晶層と、前記第１基板上に設けられ、第１方向に延びる第１遮光層と、前記第１遮光層上に設けられた第１絶縁層と、前記第１絶縁層上に設けられ、前記第１方向に延びるゲート電極と、前記ゲート電極上に設けられた第２絶縁層と、前記第２絶縁層上に設けられ、画素ごとに設けられた半導体層と、前記半導体層に部分的に重なるようにして、前記第１方向に交差する第２方向に離間して設けられたソース電極及びドレイン電極と、前記第２絶縁層上に設けられ、前記ドレイン電極に電気的に接続され、前記第２方向に延びる画素電極と、前記半導体層及び前記画素電極上に設けられた第３絶縁層と、前記第３絶縁層上に設けられ、前記第２方向に延びるスリットを有する共通電極とを具備する。

本発明の第２態様に係る液晶表示装置は、第１態様に係る液晶表示装置において、前記第２方向において、前記第１遮光層の長さは、前記ゲート電極の長さより長い。

本発明の第３態様に係る液晶表示装置は、第１又は第２態様に係る液晶表示装置において、前記第２方向において、前記ゲート電極の長さは、前記半導体層の長さより長い。

本発明の第４態様に係る液晶表示装置は、第１乃至第３態様の何れかに係る液晶表示装置において、前記第３絶縁層と前記共通電極との間に設けられ、前記第１方向に延びる第２遮光層をさらに具備する。

本発明の第５態様に係る液晶表示装置は、第４態様に係る液晶表示装置において、前記第２方向において、前記第２遮光層の長さは、前記半導体層の長さ以上である。

本発明の第６態様に係る液晶表示装置は、第１乃至第５態様の何れかに係る液晶表示装置において、前記共通電極は、前記ゲート電極を覆うように配置される。

本発明の第７態様に係る液晶表示装置は、第１乃至第６態様の何れかに係る液晶表示装置において、前記画素電極は、前記ゲート電極と重ならないように配置される。

本発明の第８態様に係る液晶表示装置は、第１乃至第７態様の何れかに係る液晶表示装置において、前記第１遮光層は、前記共通電極に印加される共通電圧と同じ電圧が印加される。

本発明の第９態様に係る液晶表示装置は、第１乃至第７態様の何れかに係る液晶表示装置において、前記第１遮光層は、フローティング状態にされる。

本発明の第１０態様に係る液晶表示装置は、第４又は第５態様に係る液晶表示装置において、前記第２基板上に設けられ、前記半導体層の上方に設けられた第３遮光層をさらに具備し、前記第２方向において、前記第３遮光層の長さは、前記第２遮光層の長さより短い。

本発明の第１１態様に係る液晶表示装置は、第１乃至第１０態様の何れかに係る液晶表示装置において、前記第１遮光層は、それぞれが前記第１方向に延び、前記第２方向に隣接する第１部分及び第２部分から構成され、前記第２方向において、前記第１部分は、前記ゲート電極の一端に重なるように配置され、前記第２部分は、前記ゲート電極の他端に重なるように配置される。

本発明の第１２態様に係る液晶表示装置は、第１乃至第１１態様の何れかに係る液晶表示装置において、前記第１方向に隣接する第１及び第２画素を含み、前記第１遮光層は、前記第１及び第２画素で分割される。

本発明によれば、動作特性を向上させることが可能な液晶表示装置を提供することができる。

図１は、第１実施形態に係る液晶表示装置のブロック図である。 図２は、第１実施形態に係る液晶表示パネルの平面図である。 図３は、液晶表示パネルのうち第２遮光層及び共通電極より下の構成を説明する平面図である。 図４は、第２遮光層及び共通電極を抽出した平面図である。 図５は、図２のＡ－Ａ´線に沿った液晶表示パネルの断面図である。 図６は、図２のＢ－Ｂ´線に沿った液晶表示パネルの断面図である。 図７は、半導体層を中心に示した画素の一部の平面図である。 図８は、図７のＣ－Ｃ´線に沿った画素の一部の断面図である。 図９は、第１遮光層の電位制御を説明するための液晶表示パネルの模式的な平面図である。 図１０は、他の実施例に係る第１遮光層の電位制御を説明するための液晶表示パネルの模式的な平面図である。 図１１は、第２実施形態に係る液晶表示パネルの平面図である。 図１２は、液晶表示パネルのうち第２遮光層及び共通電極より下の構成を説明する平面図である。 図１３は、図１１のＢ－Ｂ´線に沿った液晶表示パネルの断面図である。 図１４は、第３実施形態に係る液晶表示パネルの平面図である。 図１５は、液晶表示パネルのうち第２遮光層及び共通電極より下の構成を説明する平面図である。 図１６は、第４実施形態に係る液晶表示パネルの平面図である。 図１７は、液晶表示パネルのうち第２遮光層及び共通電極より下の構成を説明する平面図である。

以下、実施形態について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率等は必ずしも現実のものと同一とは限らない。また、図面の相互間で同じ部分を表す場合においても、互いの寸法の関係や比率が異なって表される場合もある。特に、以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置等によって、本発明の技術思想が特定されるものではない。なお、以下の説明において、同一の機能及び構成を有する要素については同一符号を付し、重複する説明は省略する。

［１］ 第１実施形態
［１－１］ 液晶表示装置の全体構成
本実施形態に係る液晶表示装置は、ＦＦＳ（fringe field switching）方式の液晶表示装置である。ＦＦＳ方式は、ホモジニアス配向させた液晶をフリンジ電界でスイッチングする方式である。

図１は、第１実施形態に係る液晶表示装置１のブロック図である。液晶表示装置１は、液晶表示パネル２、バックライト（照明装置）３、走査線駆動回路４、信号線駆動回路５、共通電極ドライバ６、電圧生成回路７、及び制御回路８を備える。

液晶表示パネル２は、複数の画素ＰＸがマトリクス状に配列された画素アレイを備える。液晶表示パネル２には、それぞれがロウ方向に延びる複数の走査線ＧＬ１～ＧＬｍと、それぞれがカラム方向に延びる複数の信号線ＳＬ１～ＳＬｎとが配設される。“ｍ”及び“ｎ”はそれぞれ、２以上の整数である。走査線ＧＬと信号線ＳＬとの交差領域には、画素ＰＸが配置される。

バックライト３は、液晶表示パネル２の背面に光を照射する面光源である。バックライト３としては、例えば、直下型又はサイドライト型（エッジライト型）のＬＥＤバックライトが用いられる。

走査線駆動回路４は、複数の走査線ＧＬに電気的に接続される。走査線駆動回路４は、制御回路８から送られる制御信号に基づいて、画素ＰＸに含まれるスイッチング素子をオン／オフするための走査信号を液晶表示パネル２に送る。

信号線駆動回路５は、複数の信号線ＳＬに電気的に接続される。信号線駆動回路５は、制御回路８から制御信号、及び表示データを受ける。信号線駆動回路５は、制御信号に基づいて、表示データに対応する階調信号（駆動電圧）を液晶表示パネル２に送る。

共通電極ドライバ６は、共通電圧Ｖｃｏｍを生成し、これを液晶表示パネル２内の共通電極に供給する。電圧生成回路７は、液晶表示装置１の動作に必要な各種電圧を生成して各回路に供給する。

制御回路８は、液晶表示装置１の動作を統括的に制御する。制御回路８は、外部から画像データＤＴ及び制御信号ＣＮＴを受ける。制御回路８は、画像データＤＴに基づいて、各種制御信号を生成し、これら制御信号を、対応する回路に送る。

［１－２］ 液晶表示パネル２の構成
図２は、第１実施形態に係る液晶表示パネル２の平面図である。図３は、液晶表示パネル２のうち第２遮光層２２及び共通電極２３より下の構成を説明する平面図である。図４は、第２遮光層２２及び共通電極２３を抽出した平面図である。図５は、図２のＡ－Ａ´線に沿った液晶表示パネル２の断面図である。図６は、図２のＢ－Ｂ´線に沿った液晶表示パネル２の断面図である。図２において、Ｘ方向は、ゲート電極が延びる方向であり、Ｙ方向は、Ｘ方向に直交する方向であり、Ｙ´方向は、Ｙ方向に対して５～１０度傾いた斜め方向である。図２には、１つの画素に対応する部分を抽出して示しており、実際には、図２の画素がマトリクス状に複数個配置される。

液晶表示パネル２は、スイッチング素子（ＴＦＴ）及び画素電極等が形成されるＴＦＴ基板１０と、カラーフィルタ等が形成されかつＴＦＴ基板１０に対向配置されるカラーフィルタ基板（ＣＦ基板）１１とを備える。ＴＦＴ基板１０及びＣＦ基板１１の各々は、透明かつ絶縁性を有する基板（例えば、ガラス基板、又はプラスチック基板）から構成される。

液晶層１２は、ＴＦＴ基板１０及びＣＦ基板１１間に挟持及び充填される。具体的には、液晶層１２は、ＴＦＴ基板１０及びＣＦ基板１１と、シール材（図示せず）とによって包囲された表示領域内に封入される。シール材は、例えば、紫外線硬化樹脂、熱硬化樹脂、又は紫外線・熱併用型硬化樹脂等からなり、製造プロセスにおいてＴＦＴ基板１０又はＣＦ基板１１に塗布された後、紫外線照射、又は加熱等により硬化させられる。

液晶層１２を構成する液晶材料は、印加された電界に応じて液晶分子の配向が操作されて光学特性が変化する。本実施形態では、液晶層１２としては、正の誘電率異方性を有するポジ型（Ｐ型）のネマティック液晶が用いられる。液晶層１２は、初期状態において、水平配向（ホモジニアス配向）される。液晶分子は、無電圧（無電界）時には基板の主面に対してほぼ水平に配向する。電圧印加（電界印加）時には、液晶分子のダイレクタが電界方向に向かって傾く。

まず、ＴＦＴ基板１０側の構成について説明する。ＴＦＴ基板１０の液晶層１２側には、第１遮光層１３が設けられる。第１遮光層１３は、スイッチング素子に含まれる半導体層を遮光する機能を有する。第１遮光層１３は、Ｘ方向に延びる。例えば、第１遮光層１３は、Ｘ方向に並んだ１行分の複数の画素に共通して設けられる。ＴＦＴ基板１０及び第１遮光層１３上には、絶縁層１４が設けられる。

絶縁層１４上には、画素ごとに、スイッチング素子１５が設けられる。スイッチング素子１５としては、例えばＴＦＴ（Thin Film Transistor）が用いられ、またｎチャネルＴＦＴが用いられる。後述するように、ＴＦＴ１５は、走査線として機能するゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられた半導体層と、半導体層上に互いに離間して設けられたソース電極及びドレイン電極とを備える。

絶縁層１４上には、Ｘ方向に延びるゲート電極ＧＬが設けられる。ゲート電極ＧＬは、走査線ＧＬとして機能する。Ｘ方向に並んだ１行分の複数の画素は、１本の走査線ＧＬに共通接続される。絶縁層１４及びゲート電極ＧＬ上には、ゲート絶縁膜（絶縁層ともいう）１６が設けられる。

ゲート絶縁膜１６上には、画素ごとに、半導体層１７が設けられる。半導体層１７としては、例えばアモルファスシリコンが用いられる。半導体層１７の構造は、エッチングストッパー型構造であってもよいし、チャネルエッチ型構造であってもよい。エッチングストッパー型構造では、半導体層上に保護膜（例えばシリコン酸化膜）を形成し、この保護膜をエッチングストッパーとして半導体層を加工する。チャネルエッチ型構造では、エッチングストッパーを形成せず、ソース電極及びドレイン電極を加工する際に半導体層を加工する。

半導体層１７及びゲート絶縁膜１６上には、Ｙ方向において互いに離間したソース電極１８及びドレイン電極１９が設けられる。ソース電極１８及びドレイン電極１９は、半導体層１７に部分的に重なる。なお、ソース電極１８と半導体層１７との間には、これらの電気的接続を良好にするために、高濃度のｎ型不純物が導入されたｎ^＋型半導体層を設けてもよい。同様に、ドレイン電極１９と半導体層１７との間には、ｎ^＋型半導体層を設けてもよい。

ゲート絶縁膜１６上には、Ｙ´方向に延びる画素電極２０が設けられる。画素電極２０の平面形状は、例えば平行四辺形である。画素電極２０は、ドレイン電極１９に電気的に接続される。図２の構成例では、画素電極２０は、ドレイン電極１９に向かって突出する凸部を有する。

ゲート絶縁膜１６上には、Ｙ方向に延びる信号線ＳＬが設けられる。例えば、信号線ＳＬのうち画素電極２０と隣接する部分は、Ｙ´方向に延びる。信号線ＳＬは、Ｘ方向に隣接する２個の画素の境界部分に配置される。Ｙ方向に並んだ１列分の複数の画素は、１本の信号線ＳＬに共通接続される。ソース電極１８は、信号線ＳＬに電気的に接続される。

ソース電極１８、ドレイン電極１９、画素電極２０、信号線ＳＬ、及びゲート絶縁膜１６上には、絶縁層２１が設けられる。

絶縁層２１上には、第２遮光層２２が設けられる。第２遮光層２２は、スイッチング素子に含まれる半導体層を遮光する機能を有する。第２遮光層２２は、Ｘ方向に延びる。第２遮光層２２は、Ｘ方向に並んだ１行分の複数の画素に共通して設けられる。

第２遮光層２２及び絶縁層２１上には、共通電極２３が設けられる。共通電極２３は、第２遮光層２２に電気的に接続される。共通電極２３は、複数の画素に共通に設けられる。共通電極２３は、画素ごとに複数のスリット２４を有する。図２では、画素ごとに２個のスリット２４が設けられる構成例を示している。スリット２４の数は、１個でもよいし、２個以上であってもよい。２個のスリット２４は、画素電極２０の上方に配置される。スリット２４は、画素電極２０と同様に、Ｙ´方向に延びる。スリット２４の平面形状は、例えば平行四辺形である。

共通電極２３及び絶縁層２１上には、液晶層１２の配向を制御する配向膜（図示せず）が設けられる。配向膜は、液晶層１２の初期状態において、液晶分子を水平に配向させる。また、配向膜は、液晶分子の長軸がＹ方向を向くようにラビング処理される。

次に、ＣＦ基板１１側の構成について説明する。ＣＦ基板１１の液晶層１２側には、遮光用のブラックマトリクス（ブラックマスク、遮光層ともいう）２５が設けられる。ブラックマトリクス２５は、画素の境界部に配置され、網目状に形成される。ブラックマトリクス２５は、ＴＦＴ１５を遮光する機能と、色の異なるカラーフィルタ間の不要な光を遮蔽することで、コントラストを向上させる機能とを有する。ブラックマトリクス２５としては、例えば、黒色顔料を含む感光性樹脂等が用いられる。

ＣＦ基板１１上及びブラックマトリクス２５上には、複数のカラーフィルタ２６が設けられる。複数のカラーフィルタ（カラー部材）２６は、複数の赤フィルタ、複数の緑フィルタ、及び複数の青フィルタを備える。一般的なカラーフィルタは光の三原色である赤（Ｒ）、緑（Ｇ）、青（Ｂ）で構成される。隣接したＲ、Ｇ、Ｂの三色のセットが表示の単位（画素）となっており、１つの画素中のＲ、Ｇ、Ｂのいずれか単色の部分はサブピクセル（サブ画素）と呼ばれる最小駆動単位である。ＴＦＴ１５及び画素電極２０は、サブピクセルごとに設けられる。本明細書の説明では、画素とサブ画素との区別が特に必要な場合を除き、サブ画素を画素と呼ぶものとする。カラーフィルタの配列としては、ストライプ配列、モザイク配列、及びデルタ配列を含む任意の配列を適用可能である。なお、図２の平面図では、カラーフィルタ２６及びブラックマトリクス２５の図示を省略している。

カラーフィルタ２６上には、液晶層１２の配向を制御する配向膜（図示せず）が設けられる。配向膜は、液晶層１２の初期状態において、液晶分子を水平に配向させる。また、配向膜は、液晶分子の長軸がＹ方向を向くようにラビング処理される。

図示は省略するが、ＴＦＴ基板１０の液晶層１２と反対側には、第１偏光板が積層され、ＣＦ基板１１の液晶層１２と反対側には、第２偏光板が積層される。第１偏光板及び第２偏光板は、互いの透過軸が直交するように、すなわち直交ニコル状態で配置される。

（材料の例示）
ゲート電極ＧＬ、ソース電極１８、ドレイン電極１９、及び信号線ＳＬとしては、例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、及びタングステン（Ｗ）のいずれか、又はこれらの１種類以上を含む合金等が用いられる。

画素電極２０、及び共通電極２３は、透明電極から構成され、例えばＩＴＯ（インジウム錫酸化物）が用いられる。

第１遮光層１３、及び第２遮光層２２としては、例えば、クロム（Ｃｒ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、又は銀（Ａｇ）等が用いられる。

絶縁層１４、ゲート絶縁膜１６、及び絶縁層２１としては、透明な絶縁材料が用いられ、例えばシリコン窒化物（ＳｉＮ）が用いられる。

［１－３］ 液晶層１２の配向
次に、液晶層１２の配向について説明する。

共通電極２３には、共通電極ドライバ６により共通電圧Ｖｃｏｍが印加される。共通電圧Ｖｃｏｍは、例えば０Ｖである。オフ状態とは、液晶層１２に電界が印加されない状態であり、画素電極２０には、共通電極２３と同じ共通電圧Ｖｃｏｍが印加される。オン状態とは、液晶層１２に電界が印加された状態であり、画素電極２０には、正電圧が印加される。なお、実際には、画素電極２０及び共通電極２３間の電界の極性を所定周期で反転させる反転駆動（交流駆動）が行われる。反転駆動を行うことで、液晶が劣化するのを抑制することができる。反転駆動の周期は任意に設定可能である。

オフ状態において、液晶分子は、初期状態に設定され、すなわち、液晶分子の長軸は、Ｙ方向に向いている。Ｙ方向は、配向膜のラビング方向と同じである。

オン状態において、液晶層１２には、共通電極２３から画素電極２０に向かう電界が印加される。平面視において、液晶分子は、Ｙ方向に対して斜め方向に旋回する。これにより、液晶表示パネル２は、入射光の透過量を制御することができる。すなわち、液晶表示パネル２の透過率を変化させることができる。

［１－４］ 積層構造のサイズに関する条件
次に、液晶表示パネル２を構成する積層構造のサイズに関する条件について説明する。図７は、半導体層１７を中心に示した画素の一部の平面図である。図８は、図７のＣ－Ｃ´線に沿った画素の一部の断面図である。

第１遮光層１３のＹ方向の長さは、ゲート電極ＧＬのＹ方向の長さより長い。また、Ｙ方向において、ゲート電極ＧＬの一端は、第１遮光層１３の一端より内側に配置される。Ｙ方向において、ゲート電極ＧＬの他端は、第１遮光層１３の他端より内側に配置される。

ゲート電極ＧＬのＹ方向の長さは、半導体層１７のＹ方向の長さより長い。また、Ｙ方向において、半導体層１７の一端は、ゲート電極ＧＬの一端より内側に配置される。Ｙ方向において、半導体層１７の他端は、ゲート電極ＧＬの他端より内側に配置される。

半導体層１７のＹ方向の長さは、第１遮光層１３のＹ方向の長さより短い。また、Ｙ方向において、半導体層１７の一端は、第１遮光層１３の一端より内側に配置される。Ｙ方向において、半導体層１７の他端は、第１遮光層１３の他端より内側に配置される。Ｙ方向において、半導体層１７の一端と第１遮光層１３の一端との距離、及び半導体層１７の他端と第１遮光層１３の他端との距離をそれぞれ“ａ”とする。距離“ａ”は、３μｍ以上かつ６μｍ以下である。バックライト３は、液晶表示パネル２の基板１０側に配置され、基板１０に向けて照明光を照射する。上記条件を満たす第１遮光層１３は、バックライト３からの光が半導体層１７に入射するのを抑制できる。

半導体層１７のＹ方向の長さは、第２遮光層２２のＹ方向の長さ以下である。また、Ｙ方向において、半導体層１７の一端は、第２遮光層２２の一端と同じか第２遮光層２２の一端より内側に配置される。Ｙ方向において、半導体層１７の他端は、第２遮光層２２の他端と同じか第２遮光層２２の他端より内側に配置される。Ｙ方向において、半導体層１７の一端と第２遮光層２２の一端との距離、及び半導体層１７の他端と第２遮光層２２の他端との距離をそれぞれ“ｂ”とする。距離“ｂ”は、０以上かつ３μｍ以下である。液晶表示パネル２には、液晶表示パネル２の基板１１側から外光が入射する場合がある。第２遮光層２２は、液晶表示パネル２に入射する外光が半導体層１７に入射するのを抑制できる。

平面視において、共通電極２３は、ゲート電極ＧＬを覆うように配置される。平面視とは、画素を基板に対して上から見た状態をいう。すなわち、Ｙ方向において、ゲート電極ＧＬの一端は、第１画素に含まれるスリット２４の一端と同じかスリット２４の一端から離れて配置される。Ｙ方向において、ゲート電極ＧＬの他端は、第１画素のＹ方向に隣接する第２画素に含まれるスリット２４の一端と同じかスリット２４の一端から離れて配置される。Ｙ方向において、ゲート電極ＧＬの一端と第１画素に含まれるスリット２４の一端との距離、及びゲート電極ＧＬの他端と第２画素に含まれるスリット２４の一端との距離をそれぞれ“ｃ”とする。距離“ｃ”は、０以上かつ４μｍ以下である。

本実施形態では、ゲート電極ＧＬを共通電極２３で覆うことができる。これにより、ゲート電極ＧＬに印加された電位が液晶層１２に印加されるのを抑制できる。よって、ゲート電極ＧＬの電位によって液晶層１２の配向が乱れるのを抑制できる。

平面視において、画素電極２０は、ゲート電極ＧＬと重ならないように配置される。すなわち、Ｙ方向において、ゲート電極ＧＬの一端は、第１画素に含まれる画素電極２０の一端と同じか画素電極２０の一端から離れて配置される。なお、画素電極２０の一端は、図８の断面図に示した端であり、画素電極２０のうちドレイン電極１９上の凸部は考慮していない。Ｙ方向において、ゲート電極ＧＬの他端は、第１画素のＹ方向に隣接する第２画素に含まれる画素電極２０の一端と同じか画素電極２０の一端から離れて配置される。Ｙ方向において、ゲート電極ＧＬの一端と第１画素に含まれる画素電極２０の一端との距離、及びゲート電極ＧＬの他端と第２画素に含まれる画素電極２０の一端との距離をそれぞれ“ｃ”とする。距離“ｃ”の条件は、前述した距離“ｃ”と同じである。

本実施形態では、画素電極２０とゲート電極ＧＬとが重ならないように構成できる。これにより、画素電極２０とゲート電極ＧＬとの間の寄生容量を低減できる。よって、液晶表示パネル２の動作特性を向上させることができる。

ブラックマトリクス２５は、第２遮光層２２の上方に配置される。Ｙ方向において、ブラックマトリクス２５の長さは、第２遮光層２２の長さより短い。また、Ｙ方向において、ブラックマトリクス２５の一端は、第２遮光層２２の一端より内側に配置される。Ｙ方向において、ブラックマトリクス２５の他端は、第２遮光層２２の他端より内側に配置される。ブラックマトリクス２５は、基板１１から入射する外光が半導体層１７に入射するのを抑制できる。

［１－５］ 第１遮光層１３の電位制御
次に、第１遮光層１３の電位制御について説明する。図９は、第１遮光層１３の電位制御を説明するための液晶表示パネル２の模式的な平面図である。

液晶表示パネル２は、表示領域（ビューエリア）３０、額縁３１、集積回路（ＩＣ：Integrated Circuit）３２、及び電源線３３－１、３３－２を備える。

表示領域３０は、液晶表示パネル２のうち画像が表示される領域である。額縁３１は、表示領域３０を囲む周辺領域である。額縁３１は、信号線や電源線などが設けられる領域であり、黒の遮光層で遮光され、ユーザからは黒として視認される。

電源線３３－１、３３－２は、額縁３１に設けられる。電源線３３－１、３３－２はそれぞれ、表示領域３０の両側に配置される。電源線３３－１、３３－２は、集積回路３２に電気的に接続される。電源線３３－１、３３－２には、共通電圧Ｖｃｏｍが印加される。

集積回路３２は、基板１０上に設けられる。集積回路３２は、前述した走査線駆動回路４、信号線駆動回路５、共通電極ドライバ６、電圧生成回路７、及び制御回路８を含む。集積回路３２は、電源線３３－１、３３－２に共通電圧Ｖｃｏｍを供給する。

表示領域３０には、それぞれがＸ方向に延びる複数の第１遮光層１３が配設される。複数の第１遮光層１３は、電源線３３－１、３３－２に電気的に接続され、共通電圧Ｖｃｏｍが印加される。

本実施例によれば、第１遮光層１３を共通電圧Ｖｃｏｍに固定することができる。よって、第１遮光層１３の電位が液晶層１２の配向を乱すのを抑制できる。

図１０は、他の実施例に係る第１遮光層１３の電位制御を説明するための液晶表示パネル２の模式的な平面図である。

複数の第１遮光層１３は、電源線３３－１、３３－２に接続されず、フローティング状態にされる。第１遮光層１３をフローティング状態にすることで、第１遮光層１３の容量結合を低減できる。よって、液晶表示パネル２の動作特性を向上させることができる。

また、前述したように、第２遮光層２２は、共通電極２３に電気的に接続され、共通電圧Ｖｃｏｍが印加される。よって、第２遮光層２２に起因して液晶層１２の配向が乱れるのを防ぐことができる。

［１－６］ 第１実施形態の効果
以上詳述したように第１実施形態によれば、動作特性を向上させることが可能な液晶表示装置を提供することができる。以下に具体的な効果について説明する。

ゲート電極ＧＬの下方には、第１遮光層１３が設けられる。ゲート電極ＧＬの上方には、スイッチング素子１５に含まれる半導体層１７が設けられる。第１遮光層１３のＹ方向の長さは、ゲート電極ＧＬのＹ方向の長さより長い。ゲート電極ＧＬのＹ方向の長さは、半導体層１７のＹ方向の長さより長い。これにより、基板１０に照射されるバックライト３からの照明光が半導体層１７に入射するのを抑制できる。よって、スイッチング素子１５のリーク電流を低減できる。

また、半導体層１７を遮光する機能を第１遮光層１３が担うことで、ゲート電極ＧＬのＹ方向の長さを短くすることができる。ゲート電極ＧＬを短くした分、画素電極２０をゲート電極ＧＬに近づけることができる。これにより、画素の開口率を向上させることができ、ひいては画素の透過率を向上させることができる。

また、半導体層１７の上方には、第２遮光層２２が設けられる。第２遮光層２２のＹ方向の長さは、半導体層１７のＹ方向の長さ以上である。これにより、基板１１側から入射する外光が半導体層１７に入射するのを抑制できる。よって、スイッチング素子１５のリーク電流を低減できる。

また、共通電極２３は、ゲート電極ＧＬを覆うように配置される。これにより、ゲート電極ＧＬに印加された電位が液晶層１２に印加されるのを抑制できる。よって、ゲート電極ＧＬの電位によって液晶層１２の配向が乱れるのを抑制できる。

また、画素電極２０は、ゲート電極ＧＬと重ならないように配置される。これにより、画素電極２０とゲート電極ＧＬとの間の寄生容量を低減できる。よって、液晶表示パネル２の動作特性を向上させることができる。

［２］ 第２実施形態
第２実施形態は、第１実施形態で示した第１遮光層１３を２個の第１遮光層１３－１、１３－２に分割し、第１遮光層１３－１、１３－２とゲート電極ＧＬとで半導体層１７を遮光するようにしている。

図１１は、第２実施形態に係る液晶表示パネル２の平面図である。図１２は、液晶表示パネル２のうち第２遮光層２２及び共通電極２３より下の構成を説明する平面図である。図１３は、図１１のＢ－Ｂ´線に沿った液晶表示パネル２の断面図である。第２遮光層２２及び共通電極２３を抽出した平面図は、図４と同じである。図１１のＡ－Ａ´線に沿った液晶表示パネル２の断面図は、図５と同じである。

ＴＦＴ基板１０の液晶層１２側には、第１遮光層１３－１、１３－２が設けられる。第１遮光層１３－１、１３－２は、スイッチング素子に含まれる半導体層を遮光する機能を有する。第１遮光層１３－１、１３－２はそれぞれ、Ｘ方向に延びる。例えば、第１遮光層１３－１、１３－２は、Ｘ方向に並んだ１行分の複数の画素に共通して設けられる。

Ｙ方向において、第１遮光層１３－１は、ゲート電極ＧＬの一端と重なるように配置される。Ｙ方向において、第１遮光層１３－２は、ゲート電極ＧＬの他端と重なるように配置される。

Ｙ方向において、第１遮光層１３－１の一端と半導体層１７の一端との距離“ａ”の条件は、第１実施形態と同じである。Ｙ方向において、第１遮光層１３－２の一端と半導体層１７の他端との距離“ａ”の条件は、第１実施形態と同じである。

また、第１実施形態で示した距離“ｂ”及び距離“ｃ”の条件も第２実施形態に適用される。第１遮光層１３－１、１３－２は、共通電圧Ｖｃｏｍに固定してもよいし、フローティング状態にしてもよい。

第２実施形態によれば、第１遮光層１３－１、１３－２からなる第１遮光層１３の面積を小さくできる。また、第１遮光層１３とゲート電極ＧＬとが重なる領域を小さくできる。これにより、第１遮光層１３とゲート電極ＧＬとの間の寄生容量を低減できる。よって、液晶表示パネル２の動作特性を向上させることができる。

［３］ 第３実施形態
第３実施形態は、第１実施形態の変形例であり、画素ごとに、第１遮光層１３を分割するようにしている。

図１４は、第３実施形態に係る液晶表示パネル２の平面図である。図１５は、液晶表示パネル２のうち第２遮光層２２及び共通電極２３より下の構成を説明する平面図である。第２遮光層２２及び共通電極２３を抽出した平面図は、図４と同じである。図１４のＡ－Ａ´線に沿った液晶表示パネル２の断面図は、図５と同じである。図１４のＢ－Ｂ´線に沿った液晶表示パネル２の断面図は、図６と同じである。

液晶表示パネル２は、画素ごとに設けられた複数の第１遮光層１３を備える。各第１遮光層１３は、対応する半導体層１７の下方に配置される。第１遮光層１３は、Ｘ方向に延びる。第１遮光層１３のＸ方向の長さは、半導体層１７のＸ方向に長さより長い。本実施形態では、第１遮光層１３は、画素のＸ方向を区画する２本のソース線ＳＬに亘って延びる。Ｘ方向に隣接する２個の第１遮光層１３は、ソース線ＳＬの下方で電気的に分離される。複数の第１遮光層１３は、フローティング状態にされる。

第３実施形態によれば、複数の第１遮光層１３とゲート電極ＧＬとの間の寄生容量を低減できる。よって、液晶表示パネル２の動作特性を向上させることができる。

［４］ 第４実施形態
第４実施形態は、第２実施形態の変形例であり、画素ごとに、第１遮光層１３－１、１３－２を分割するようにしている。

図１６は、第４実施形態に係る液晶表示パネル２の平面図である。図１７は、液晶表示パネル２のうち第２遮光層２２及び共通電極２３より下の構成を説明する平面図である。第２遮光層２２及び共通電極２３を抽出した平面図は、図４と同じである。図１６のＡ－Ａ´線に沿った液晶表示パネル２の断面図は、図５と同じである。図１６のＢ－Ｂ´線に沿った液晶表示パネル２の断面図は、図１３と同じである。

液晶表示パネル２は、画素ごとに設けられた複数の第１遮光層１３－１、及び複数の第１遮光層１３－２を備える。各第１遮光層１３－１及び各第１遮光層１３－２は、対応する半導体層１７の下方に配置される。第１遮光層１３－１、１３－２は、Ｘ方向に延びる。第１遮光層１３－１、１３－２のＸ方向の長さは、半導体層１７のＸ方向に長さより長い。本実施形態では、第１遮光層１３－１は、画素のＸ方向を区画する２本のソース線ＳＬに亘って延びる。Ｘ方向に隣接する２個の第１遮光層１３－１は、ソース線ＳＬの下方で電気的に分離される。第１遮光層１３－２は、画素のＸ方向を区画する２本のソース線ＳＬに亘って延びる。Ｘ方向に隣接する２個の第１遮光層１３－２は、ソース線ＳＬの下方で電気的に分離される。第１遮光層１３－１、１３－２は、フローティング状態にされる。

第４実施形態によれば、複数の第１遮光層１３－１とゲート電極ＧＬとの間の寄生容量を低減できる。また、複数の第１遮光層１３－２とゲート電極ＧＬとの間の寄生容量を低減できる。よって、液晶表示パネル２の動作特性を向上させることができる。

上記各実施形態では、画素電極２０、及びスリット２４は、Ｙ方向に対して傾いた斜め方向（Ｙ´方向）に延びるように構成している。しかし、この構成に限定されず、画素電極２０、及びスリット２４は、Ｙ方向に延びるように構成してもよい。

本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の発明が含まれており、開示される複数の構成要件から選択された組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、課題が解決でき、効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

１…液晶表示装置、２…液晶表示パネル、３…バックライト、４…走査線駆動回路、５…信号線駆動回路、６…共通電極ドライバ、７…電圧生成回路、８…制御回路、１０…ＴＦＴ基板、１１…ＣＦ基板、１２…液晶層、１３…第１遮光層、１４…絶縁層、１５…スイッチング素子、１６…ゲート絶縁膜、１７…半導体層、１８…ソース電極、１９…ドレイン電極、２０…画素電極、２１…絶縁層、２２…第２遮光層、２３…共通電極、２４…スリット、２５…ブラックマトリクス、２６…カラーフィルタ、３０…表示領域、３１…額縁、３２…集積回路、３３－１，３３－２…電源線。

Claims (12)

1. 第１及び第２基板と、
   前記第１及び第２基板間に挟持された液晶層と、
   前記第１基板上に設けられ、第１方向に延びる第１遮光層と、
   前記第１遮光層上に設けられた第１絶縁層と、
   前記第１絶縁層上に設けられ、前記第１方向に延びるゲート電極と、
   前記ゲート電極上に設けられた第２絶縁層と、
   前記第２絶縁層上に設けられ、画素ごとに設けられた半導体層と、
   前記半導体層に部分的に重なるようにして、前記第１方向に交差する第２方向に離間して設けられたソース電極及びドレイン電極と、
   前記第２絶縁層上に設けられ、前記ドレイン電極に電気的に接続され、前記第２方向に延びる画素電極と、
   前記半導体層及び前記画素電極上に設けられた第３絶縁層と、
   前記第３絶縁層上に設けられ、前記第２方向に延びるスリットを有する共通電極と、
   を具備し、
   前記半導体層は、平面視において、その全部が前記第１遮光層の内側に配置される
   液晶表示装置。
2. 前記第２方向において、前記第１遮光層の長さは、前記ゲート電極の長さより長い
   請求項１に記載の液晶表示装置。
3. 前記第２方向において、前記ゲート電極の長さは、前記半導体層の長さより長い
   請求項１又は２に記載の液晶表示装置。
4. 前記第３絶縁層と前記共通電極との間に設けられ、前記第１方向に延びる第２遮光層をさらに具備する
   請求項１乃至３の何れか１項に記載の液晶表示装置。
5. 前記第２方向において、前記第２遮光層の長さは、前記半導体層の長さ以上である
   請求項４に記載の液晶表示装置。
6. 前記共通電極は、前記ゲート電極を覆うように配置される
   請求項１乃至５の何れか１項に記載の液晶表示装置。
7. 前記画素電極は、前記ゲート電極と重ならないように配置される
   請求項１乃至６の何れか１項に記載の液晶表示装置。
8. 前記第１遮光層は、前記共通電極に印加される共通電圧と同じ電圧が印加される
   請求項１乃至７の何れか１項に記載の液晶表示装置。
9. 前記第１遮光層は、フローティング状態にされる
   請求項１乃至７の何れか１項に記載の液晶表示装置。
10. 前記第２基板上に設けられ、前記半導体層の上方に設けられた第３遮光層をさらに具備し、
    前記第２方向において、前記第３遮光層の長さは、前記第２遮光層の長さより短い
    請求項４又は５に記載の液晶表示装置。
11. 前記第１遮光層は、それぞれが前記第１方向に延び、前記第２方向に隣接する第１部分及び第２部分から構成され、
    前記第２方向において、前記第１部分は、前記ゲート電極の一端に重なるように配置され、前記第２部分は、前記ゲート電極の他端に重なるように配置される
    請求項１乃至１０の何れか１項に記載の液晶表示装置。
12. 前記第１方向に隣接する第１及び第２画素を含み、
    前記第１遮光層は、前記第１及び第２画素で分割される
    請求項１乃至１１の何れか１項に記載の液晶表示装置。