WO2021000355A1 - 液晶显示装置及其驱动方法 - Google Patents

液晶显示装置及其驱动方法 Download PDF

Info

Publication number
WO2021000355A1
WO2021000355A1 PCT/CN2019/096603 CN2019096603W WO2021000355A1 WO 2021000355 A1 WO2021000355 A1 WO 2021000355A1 CN 2019096603 W CN2019096603 W CN 2019096603W WO 2021000355 A1 WO2021000355 A1 WO 2021000355A1
Authority
WO
WIPO (PCT)
Prior art keywords
display
data
area
display area
timing controller
Prior art date
Application number
PCT/CN2019/096603
Other languages
English (en)
French (fr)
Inventor
肖光星
Original Assignee
深圳市华星光电技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市华星光电技术有限公司 filed Critical 深圳市华星光电技术有限公司
Publication of WO2021000355A1 publication Critical patent/WO2021000355A1/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Definitions

  • the present invention relates to the field of display technology, in particular to a liquid crystal display device and a driving method thereof.
  • LCD Liquid Crystal Display
  • a liquid crystal display panel consists of a color filter substrate (CF, Color Filter), a thin film transistor substrate (TFT, Thin Film Transistor), a liquid crystal (LC, Liquid Crystal) sandwiched between the color filter substrate and the thin film transistor substrate, and a sealant frame ( Sealant), and its molding process generally includes: front-end array (film, yellow, etching, and peeling), middle-end cell (TFT substrate and CF substrate bonding) and back-end module assembly Manufacturing process (drive IC and printed circuit board pressing).
  • CF color filter substrate
  • TFT Thin Film Transistor
  • LC Liquid Crystal
  • Sealant Sealant
  • its molding process generally includes: front-end array (film, yellow, etching, and peeling), middle-end cell (TFT substrate and CF substrate bonding) and back-end module assembly Manufacturing process (drive IC and printed circuit board pressing).
  • the front Array process is mainly to form TFT substrates to control the movement of liquid crystal molecules;
  • the middle Cell process is mainly to add liquid crystal between the TFT substrate and the CF substrate;
  • the back module assembly process is mainly to drive IC pressing and printed circuits
  • the integration of the panel drives the rotation of the liquid crystal molecules to display images.
  • the external drive circuit generally includes: a printed circuit board (Printed The timing control chip (TCON), the power management chip (Power manage IC) and the programmable gamma correction chip (P-gamma) on the Circuit Board, PCB IC), etc., where the timing control chip is mainly used for low-voltage differential (Low-Voltage Differential Signaling (LVDS) signals are converted into Mini-LVDS signals with low amplitude and high transmission frequency and generate timing signals for driving the liquid crystal panel.
  • the power management chip is mainly used to generate various voltages for driving the liquid crystal display panel.
  • the horse correction chip is mainly used to generate gamma voltage.
  • the object of the present invention is to provide a liquid crystal display device capable of improving the display effect of the boundary area of a two-chip driven liquid crystal display device.
  • the present invention provides a liquid crystal display device, comprising: a liquid crystal display panel and a first timing controller and a second timing controller electrically connected to the liquid crystal display panel, the liquid crystal display panel including adjacent
  • the first display area and the second display area are set, a part of the second display area close to the first display area is a first boundary area, and the first display area is close to a part of the second display area.
  • Part of the area on the side is the second boundary area;
  • the first timing controller is used to receive and process the display data of the first display area and the first boundary area according to a preset image processing algorithm to obtain the corrected display data of the first display area, and use the corrected first display data
  • the display data of a display area drives the first display area to display images
  • the second timing controller is used to receive and process the display data of the second display area and the second boundary area according to a preset image processing algorithm to obtain the corrected display data of the second display area, and use the corrected first display data
  • the display data in the second display area drives the second display area to display images.
  • the first timing controller includes a first data receiving unit, a first processing unit connected to the first data receiving unit, a first buffer connected to the first processing unit, and a first buffer connected to the first buffer Connected second buffer;
  • the second timing controller includes a second data receiving unit, a second processing unit connected to the second data receiving unit and the first processing unit, a third buffer connected to the second processing unit, and A fourth buffer connected to the third buffer;
  • N be a positive integer, within one frame of time
  • the first data receiving unit is configured to receive the N+2th line of display data in the first display area and the first border area;
  • the second data receiving unit is configured to receive the second display area and the N+2th line of the second border area when the first data receiving unit receives the N+2th line of the first display area and the first border area.
  • the first buffer is used for buffering the display data of the N+1th line of the first display area and the first border area when the first data receiving unit receives the display data of the N+2th line of the first display area and the first border area ;
  • the second buffer is used for buffering the display data of the first display area and the Nth line of the first border area when the first data receiving unit receives the display data of the N+2 line of the first display area and the first border area;
  • the third buffer is used for buffering the display data of the second display area and the N+1th line of the second border area when the first data receiving unit receives the display data of the N+2th line of the first display area and the first border area ;
  • the fourth buffer is used for buffering the display data of the second display area and the Nth line of the second border area when the first data receiving unit receives the display data of the N+2 line of the first display area and the first border area;
  • the first processing unit is used to perform algorithmic processing on the display data of the N+2th line and the display data of the N+1th line of the first display area and the first border area, generate first transition data, and receive the second processing unit
  • the transferred second transition data, and the N+2 row display data of the first display area is corrected according to the second transition data
  • the second processing unit is configured to perform algorithmic processing on the display data of the N+2th line and the display data of the N+1th line of the second display area and the second boundary area, generate second transition data, and receive the first processing unit The first transition data is transferred, and the N+2 row display data of the second display area is corrected according to the first transition data.
  • the first processing unit generates first transition data before the first data receiving unit receives the N+3th line of display data in the first display area and the first border area;
  • the second processing unit generates second transition data before the second data receiving unit receives the N+3th line of display data of the second display area and the second boundary area;
  • the first processing unit completes the correction of the N+2 line of display data in the first display area before the first data receiving unit receives the N+4 line of display data in the first display area and the first boundary area;
  • the second processing unit completes the correction of the N+2 line display data of the second display area before the second data receiving unit receives the N+4 line display data of the second display area and the second boundary area.
  • the first timing controller is used to receive the M-th frame display data of the first display area and the first boundary area, and perform algorithm processing on the M-th frame display data of the first display area and the first boundary area to obtain the first One intermediate data, and receiving the second intermediate data transmitted from the second timing controller, and correcting the M+1 frame display data of the first display area according to the second intermediate data, where M is a positive integer;
  • the second timing controller is used to receive the M-th frame display data of the second display area and the second boundary area, and perform algorithm processing on the M-th frame display data of the second display area and the second boundary area to obtain the first Two intermediate data, and receiving the first intermediate data transmitted from the first timing controller, and correcting the M+1 frame display data of the second display area according to the first intermediate data.
  • the first timing controller and the second timing controller correct the M+th of the first display area and the second display area by adjusting the polarity of the driving voltage of the liquid crystal display device or the gamma curve of the liquid crystal display device. Display data for 1 frame.
  • the present invention also provides a driving method of a liquid crystal display device, which includes the following steps:
  • Step S1 Provide a liquid crystal display device.
  • the liquid crystal display device includes a liquid crystal display panel and a first timing controller and a second timing controller electrically connected to the liquid crystal display panel.
  • a first display area and a second display area that are adjacently arranged driven by a timing controller and a second timing controller;
  • Step S2 Set a part of the second display area on the side close to the first display area as a first boundary area, and set a part of the first display area on the side close to the second display area as a second boundary area;
  • Step S3 The first timing controller receives and processes the display data of the first display area and the first boundary area according to the preset image processing algorithm to obtain the corrected display data of the first display area, and uses the corrected display data
  • the display data of the first display area drives the first display area for screen display
  • the second timing controller receives and processes the display data of the second display area and the second boundary area according to a preset image processing algorithm to obtain
  • the corrected display data of the second display area is used to drive the second display area for screen display using the corrected display data of the second display area.
  • the step S3 specifically includes:
  • N be a positive integer, within one frame of time
  • Step S31 The first timing controller receives the display data of the N+2th line of the first display area and the first border area, and buffers the display data of the N+1th line and the first display area and the first border area. N lines of display data; the second timing controller receives the N+2 line of display data in the second display area and the second border area, and caches the N+1 line of display data in the second display area and the second border area And the Nth line shows the data;
  • Step S32 The first timing controller performs algorithmic processing on the display data of the N+2th line and the display data of the N+1th line of the first display area and the first boundary area to generate first transition data;
  • the timing controller performs algorithmic processing on the display data of the N+2th line and the display data of the N+1th line of the second display area and the second boundary area to generate second transition data;
  • Step S33 The first timing controller receives the second transition data, and corrects the display data of the N+2 row of the first display area according to the second transition data; the second timing controller receives the first transition data , And modify the display data of the N+2th line of the second display area according to the first transition data.
  • the first timing controller Before the first timing controller receives the N+4th line of display data in the first display area and the first boundary area, completing the correction of the N+2th line of display data in the first display area;
  • the second timing controller Before the second timing controller receives the N+4th line display data of the second display area and the second boundary area, the correction of the N+2th line display data of the second display area is completed.
  • the step S3 specifically includes:
  • Step S31' the first timing controller receives the M-th frame display data of the first display area and the first boundary area, and performs algorithm processing on the M-th frame display data of the first display area and the first boundary area , Obtain the first intermediate data;
  • the second timing controller receives the M-th frame display data of the second display area and the second boundary area, and displays data for the M-th frame of the second display area and the second boundary area Perform algorithm processing to obtain the second intermediate data, where M is a positive integer;
  • Step S32' the first timing controller receives the second intermediate data, and corrects the M+1 frame display data of the first display area according to the second intermediate data; the second timing controller receives the first intermediate data, And according to the first intermediate data, the display data of the M+1 frame of the second display area is corrected.
  • the first timing controller and the second timing controller correct the M+th of the first display area and the second display area by adjusting the polarity of the driving voltage of the liquid crystal display device or the gamma curve of the liquid crystal display device. Display data for 1 frame.
  • the present invention provides a liquid crystal display device, comprising: a liquid crystal display panel, and a first timing controller and a second timing controller electrically connected to the liquid crystal display panel, the liquid crystal display panel including a phase Adjacent to the first display area and the second display area, a part of the second display area close to the first display area is the first boundary area, and the first display area is close to the second display area Part of the area on one side is the second boundary area; when driving, the first timing controller receives and processes the display data of the first display area and the first boundary area according to a preset image processing algorithm, and the second timing control The device receives and processes the display data of the second display area and the second boundary area according to a preset image processing algorithm to obtain the corrected display data of the first display area and the second display area, and drives the first display area accordingly Performing screen display with the second display area can improve the display effect of the boundary area of the two-chip driven liquid crystal display device.
  • the present invention also provides a driving method of a liquid crystal display device
  • FIG. 1 is a schematic diagram of the liquid crystal display device of the present invention
  • FIG. 3 is a timing diagram of the first embodiment of the liquid crystal display device of the present invention.
  • FIG. 4 is a timing chart of the second embodiment of the liquid crystal display device of the present invention.
  • the present invention provides a liquid crystal display device, including: a liquid crystal display panel 10 and a first timing controller 11 and a second timing controller 12 electrically connected to the liquid crystal display panel 10, the liquid crystal display
  • the panel 10 includes a first display area 101 and a second display area 102 arranged adjacently.
  • a part of the second display area 102 on the side close to the first display area 101 is a first boundary area 103.
  • a part of the display area 101 on the side close to the second display area 102 is the second boundary area 104;
  • the first timing controller 11 is configured to receive and process the display data of the first display area 101 and the first boundary area 103 according to a preset image processing algorithm to obtain the corrected display data of the first display area 101, and Using the corrected display data of the first display area 101 to drive the first display area 101 for screen display;
  • the second timing controller 12 is configured to receive and process the display data of the second display area 102 and the second boundary area 104 according to a preset image processing algorithm to obtain the corrected display data of the second display area 102, and The corrected display data of the second display area 102 is used to drive the second display area 102 for screen display.
  • the first timing controller 11 includes a first data receiving unit 31, and a first data receiving unit 31 connected to the first data receiving unit 31.
  • the second timing controller 12 includes a second data receiving unit 41, a second processing unit 42 connected to the second data receiving unit 41 and the first processing unit 32, and connected to the second processing unit 42 The third buffer 43 and the fourth buffer 44 connected to the third buffer 43;
  • N be a positive integer, within one frame of time
  • the first data receiving unit 31 is configured to receive the N+2th line of display data in the first display area 101 and the first border area 103;
  • the second data receiving unit 41 is configured to receive the second display area 102 and the second border area 104 when the first data receiving unit 31 receives the N+2th line of display data of the first display area 101 and the first border area 103
  • the N+2 line shows the data
  • the first buffer 33 is used for buffering the first display area 101 and the first border area 103 when the first data receiving unit 31 receives the N+2th line of display data of the first display area 101 and the first border area 103 Line N+1 displays data;
  • the second buffer 34 is used for buffering the first display area 101 and the first border area 103 when the first data receiving unit 31 receives the N+2th line of display data of the first display area 101 and the first border area 103
  • the Nth line shows the data
  • the third buffer 43 is used for buffering the second display area 102 and the second border area 104 when the first data receiving unit 31 receives the N+2th line of display data of the first display area 101 and the first border area 103 Line N+1 displays data;
  • the fourth buffer 44 is used for buffering the second display area 102 and the second border area 104 when the first data receiving unit 31 receives the N+2th line of display data of the first display area 101 and the first border area 103
  • the Nth line shows the data
  • the first processing unit 32 is configured to perform algorithmic processing on the display data of the N+2th line and the display data of the N+1th line of the first display area 101 and the first boundary area 103, generate first transition data, and receive the first transition data.
  • the second processing unit 42 is configured to perform algorithmic processing on the display data of the N+2th line and the display data of the N+1th line of the second display area 102 and the second boundary area 104, generate second transition data, and receive the A processing unit 32 transmits the first transition data, and corrects the display data of the N+2th line of the second display area 102 according to the first transition data.
  • the first processing unit 32 generates a first transition before the first data receiving unit 31 receives the display data of the N+3th line of the first display area 101 and the first border area 103 Data; the second processing unit 42 generates second transition data before the second data receiving unit 41 receives the second display area 102 and the second boundary area 104 of the N+3 line of display data; the first processing The unit 32 completes the correction of the display data of the N+2th line of the first display area 101 before the first data receiving unit 31 receives the display data of the N+4th line of the first display area 101 and the first border area 103; The second processing unit 42 completes the processing of the N+2th line of the second display area 102 before the second data receiving unit 41 receives the N+4th line of display data of the second display area 102 and the second border area 104 The modification of the display data, that is, the first transition data and the second transition data are generated before the time T1 in FIG. 3, and the reception of the first transition data and the second transition data is completed
  • system clocks there is a difference of at least 20 system clocks (Sys_CLk) between the receiving completion time of the second transitional data and the time for the second buffer 34 to buffer the display data of the first display area 101 and the first boundary area 103 in the N+1th line.
  • the time when the first transitional data is received and the fourth buffer 44 buffers the second display area 102 and the fourth boundary area 104 of the N+1th line of display data is at least 20 system clocks apart.
  • the generation and transmission of the first transition data and the second transition data and the correction of the display data of the N+2th line are all completed during the HS-Blank period. .
  • the first data receiving unit 31 receives the third line of display data L3 of the first display area 101 and the first border area 103
  • the first buffer 33 buffers the second line of display data L2 of the first display area 101 and the first border area 103
  • the second buffer 34 buffers the first line of the first display area 101 and the first border area 103 Display data L1.
  • the second data receiving unit 41 receives the second display area 102 and the second border area 104 and the third line of display data L3'.
  • the fourth buffer 43 buffers the second display area 102 and the second border area.
  • the fourth buffer 44 buffers the second display area 102 and the second boundary area 104 the first line of display data L1'; then, in the second line, the display data L2/L2' is After the first buffer 33/third buffer 43 is buffered and before the time T1, the first processing unit 31 displays the data L3 and the second line L2 of the first display area 101 and the first border area 103.
  • the first processing unit 31 corrects the display data L3 of the third line of the first display area 101 according to the second transition data
  • the second processing unit 41 corrects according to The first transition data
  • the first transition data corrects the display data L3' of the third line of the second display area 102
  • the data L3' is buffered in the second buffer 34 and the fourth buffer 44, respectively, and the first liquid crystal display panel 10 performs a picture based on the corrected display data buffered in the second buffer 34 and the fourth buffer 44
  • the display can improve the display effect of the liquid crystal display device, especially the display effect of the border area, and eliminate the crosstalk phenomenon.
  • the first timing controller 11 is configured to receive the M-th frame of display data of the first display area 101 and the first border area 103, and to compare the first display area 101 And the M-th frame display data of the first boundary area 103 to perform algorithm processing to obtain the first intermediate data and transmit it to the second timing controller 12, and to receive the second intermediate data transmitted from the second timing controller 12, and according to The second intermediate data modifies the display data of the M+1th frame of the first display area 101, and M is a positive integer;
  • the second timing controller 12 is configured to receive the M-th frame of display data of the second display area 102 and the second boundary area 104, and display data of the M-th frame of the second display area 102 and the second boundary area 104 Perform algorithm processing to obtain the second intermediate data and transmit it to the first timing controller 11, and receive the first intermediate data transmitted from the first timing controller 11, and modify the first intermediate data of the second display area 102 according to the first intermediate data.
  • M+1 frame display data M+1 frame display data.
  • the first timing controller 11 and the second timing controller 12 adjust the polarity of the driving voltage of the liquid crystal display device or the gamma of the liquid crystal display device.
  • the curve modifies the display data of the M+1th frame of the first display area 101 and the second display area 102.
  • the generation and transmission of the first intermediate data and the second intermediate data and the correction of the display data of the M+1 frame are all completed during the frame blanking (VS-Blank) period.
  • the first intermediate data and the second intermediate data are generated after multiple system clocks after the M-th frame display data is received, that is, the T3 time in FIG. 4
  • the first The intermediate data and the second intermediate data are received by the first timing controller 11 and the second timing controller 12 before the multiple system clocks of the M+1 frame display data are generated, that is, the time T4 in FIG.
  • the time T3 from the completion of the frame display data reception is the calculation time for algorithmic processing of the M-th frame display data
  • the time from T4 to the generation of the M+1-th frame display data is the time to correct the M+1-th frame display data.
  • the refresh frequency of the liquid crystal display device is 120 Hz, and the resolution is 4K or 8K.
  • the present invention uses the first timing driver 11 and the second timing driver 12 to mutually transfer the display data of the boundary area, and performs image processing based on the display data of the corresponding display area and the display data of the boundary area of the adjacent display area.
  • the present invention also provides a driving method of a liquid crystal display device, which includes the following steps:
  • Step S1 Provide a liquid crystal display device.
  • the liquid crystal display device includes a liquid crystal display panel 10 and a first timing controller 11 and a second timing controller 12 electrically connected to the liquid crystal display panel 10.
  • the liquid crystal display panel 10 includes a first display area 101 and a second display area 102 that are adjacently arranged and driven by a first timing controller 11 and a second timing controller 12, respectively;
  • Step S2 Set a part of the second display area 102 on the side close to the first display area 101 as the first boundary area 103, and set the part of the first display area 101 on the side close to the second display area 102
  • the area is the second boundary area 104;
  • Step S3 The first timing controller 11 receives and processes the display data of the first display area 101 and the first boundary area 103 according to a preset image processing algorithm to obtain the corrected display data of the first display area 101. And use the corrected display data of the first display area 101 to drive the first display area 101 for screen display, and the second timing controller 12 receives and processes the second display area 102 and the second display area 102 according to a preset image processing algorithm.
  • the display data of the boundary area 104 is used to obtain the corrected display data of the second display area 102
  • the corrected display data of the second display area 102 is used to drive the second display area 102 for screen display.
  • the step S3 specifically includes:
  • N be a positive integer, within one frame of time
  • Step S31 The first timing controller 11 receives the N+2th line of display data of the first display area 101 and the first border area 103, and caches the N+1th line of the first display area 101 and the first border area 103 Line display data and the Nth line of display data; the second timing controller 12 receives the N+2th line of display data of the second display area 102 and the second border area 104, and caches the second display area 102 and the second border The N+1th row of display data and the Nth row of display data of the area 104;
  • Step S32 The first timing controller 11 performs algorithmic processing on the display data of the N+2th line and the display data of the N+1th line of the first display area 101 and the first boundary area 103 to generate first transition data;
  • the second timing controller 12 performs algorithmic processing on the display data of the N+2th line and the display data of the N+1th line of the second display area 102 and the second boundary area 104 to generate second transition data;
  • Step S33 The first timing controller 11 receives the second transition data, and corrects the display data of the N+2 row of the first display area 101 according to the second transition data; the second timing controller 12 receives the second transition data A transition data, and the N+2 row display data of the second display area 102 is corrected according to the first transition data.
  • the first transition data is generated before the first timing controller 11 receives the display data of the N+3th line of the first display area 101 and the first border area 103;
  • the second timing controller 12 generates second transition data before receiving the N+3 line display data of the second display area 102 and the second boundary area 104;
  • the first timing controller 11 receives the first display area 101 And the first boundary area 103 before the N+4th line of display data, the correction of the N+2th line of the first display area 101 is completed;
  • the second timing controller 12 receives the second display area 102 and the second Before the display data of the N+4th line of the boundary area 104, the correction of the display data of the N+2th line of the second display area 102 is completed, that is, the first transition data and the second transition data are before the time T1 in FIG. 3 Generated, the reception of the first transition data and the second transition data is completed before T2 in FIG. 3.
  • the receiving completion time of the second transition data is different from the time when the first timing controller 11 receives the display data of the first display area 101 and the first boundary area 103 in the N+2th line by at least 20 system clocks (Sys_CLk );
  • the receiving completion time of the first transition data and the second timing controller 12 receiving the second display area 102 and the fourth boundary area 104 of the N+2 line of display data is at least 20 system clocks.
  • the generation and transmission of the first transition data and the second transition data and the correction of the display data of the N+2th line are all completed during the HS-Blank period. .
  • the first timing controller 11 receives the third line of display data L3 of the first display area 101 and the first border area 103, At the same time, the first timing controller 11 first-level caches the first display area 101 and the first border area 103 of the second line of display data L2, and the second-level cache first display area 101 and the first border area 103 of the first line of display data Data L1, the second timing controller 12 receives the second display area 102 and the second boundary area 104 and the third line of display data L3', the second timing controller 12 caches the second display area 102 and the second The second line of the boundary area 104 displays the data L2', the second timing controller 12 caches the second display area 102 and the second line of the second boundary area 104 the first line of the display data L1'; then, the data L2 is displayed on the second line After /L2' is first-level cached by the first timing controller 11/second timing controller 12 and before time T1, the first timing
  • the second timing controller 12 corrects the display data L3' of the third line of the second display area 102 according to the first transition data.
  • the first timing controller 11 and the second timing controller 12 respectively, after the second level buffering the display data L3 on the third line of the first display area 101 and the display data L3' on the third line of the second display area 102, the first liquid crystal display panel 10 Performing screen display according to the corrected display data in the secondary cache of the first timing controller 11 and the second timing controller 12 can improve the display effect of the liquid crystal display device, especially the display effect of the border area, and eliminate the crosstalk phenomenon.
  • the step S3 specifically includes:
  • Step S31' the first timing controller 11 receives the display data of the Mth frame of the first display area 101 and the first border area 103, and compares the display data of the Mth frame of the first display area 101 and the first border area 103
  • the display data is processed by algorithm to obtain the first intermediate data
  • the second timing controller 12 receives the M-th frame of display data of the second display area 102 and the second boundary area 104, and compares the second display area 102 and the first
  • the M-th frame display data of the second boundary area 104 is processed by algorithm to obtain second intermediate data, where M is a positive integer;
  • Step S32' the first timing controller 11 receives the second intermediate data, and corrects the M+1 frame display data of the first display area 101 according to the second intermediate data; the second timing controller 12 receives the first The M+1 frame display data of the second display area 102 is corrected according to the first intermediate data.
  • first timing controller 11 and the second timing controller 12 modify the first display area 101 and the second display area 101 by adjusting the polarity of the driving voltage of the liquid crystal display device or the gamma curve of the liquid crystal display device.
  • the M+1 frame of the display area 102 displays data.
  • the generation and transmission of the first intermediate data and the second intermediate data and the correction of the display data of the M+1 frame are all completed during the frame blanking (VS-Blank) period.
  • the first intermediate data and the second intermediate data are generated after multiple system clocks after the M-th frame display data is received, that is, the T3 time in FIG. 4
  • the first The intermediate data and the second intermediate data are received by the first timing controller 11 and the second timing controller 12 before the multiple system clocks of the M+1 frame display data are generated, that is, the time T4 in FIG.
  • the time T3 from the completion of the frame display data reception is the calculation time for algorithmic processing of the M-th frame display data
  • the time from T4 to the generation of the M+1-th frame display data is the time to correct the M+1-th frame display data.
  • the refresh frequency of the liquid crystal display device is 120 Hz, and the resolution is 4K or 8K.
  • the present invention uses the first timing driver 11 and the second timing driver 12 to mutually transfer the display data of the boundary area, and performs image processing based on the display data of the corresponding display area and the display data of the boundary area of the adjacent display area.
  • the present invention provides a liquid crystal display device, including: a liquid crystal display panel, and a first timing controller and a second timing controller electrically connected to the liquid crystal display panel, the liquid crystal display panel including adjacent
  • the first display area and the second display area are set, a part of the second display area close to the first display area is a first boundary area, and the first display area is close to a part of the second display area.
  • Part of the area on the side is the second boundary area; when driving, the first timing controller receives and processes the display data of the first display area and the first boundary area according to a preset image processing algorithm, and the second timing controller The display data of the second display area and the second boundary area are received and processed according to the preset image processing algorithm to obtain the corrected display data of the first display area and the second display area, and the first display area and the second display area are driven accordingly.
  • the second display area performs screen display, which can improve the display effect of the boundary area of the two-chip driven liquid crystal display device.
  • the present invention also provides a driving method of a liquid crystal display device, which can improve the display effect of the boundary area of the two-chip driven liquid crystal display device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

液晶显示装置及驱动方法。装置包括：与液晶显示面板（10）电性连接的第一时序控制器（11）和第二时序控制器（12），液晶显示面板（10）包括相邻设置的第一显示区（101）及第二显示区（102），第二显示区（102）靠近第一显示区（101）的一侧的部分区域为第一边界区域（103），第一显示区（101）靠近第二显示区（102）的一侧的部分区域为第二边界区域（104）；驱动时，第一时序控制器（11）接收并处理第一显示区（101）及第一边界区域（103）的显示数据，第二时序控制器（12）接收并处理第二显示区（102）及第二边界区域（104）的显示数据，以得到修正后的第一显示区（101）和第二显示区（102）的显示数据以驱动第一显示区（101）和第二显示区（102）进行画面显示。

Description

液晶显示装置及其驱动方法 技术领域
本发明涉及显示技术领域，尤其涉及一种液晶显示装置及其驱动方法。
 背景技术
随着显示技术的发展，液晶显示器（Liquid Crystal Display，LCD）等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
通常液晶显示面板由彩膜基板（CF，Color Filter）、薄膜晶体管基板（TFT，Thin Film Transistor)、夹于彩膜基板与薄膜晶体管基板之间的液晶（LC，Liquid Crystal）及密封胶框（Sealant）组成，其成型工艺一般包括：前段阵列（Array）制程（薄膜、黄光、蚀刻及剥膜）、中段成盒（Cell）制程（TFT基板与CF基板贴合）及后段模组组装制程（驱动IC与印刷电路板压合）。其中，前段Array制程主要是形成TFT基板，以便于控制液晶分子的运动；中段Cell制程主要是在TFT基板与CF基板之间添加液晶；后段模组组装制程主要是驱动IC压合与印刷电路板的整合，进而驱动液晶分子转动，显示图像。
液晶显示面板工作时需要通过外部驱动电路进行驱动，所述外部驱动电路一般包括：设于一印刷电路板（ Printed Circuit Board ，PCB）上的时序控制芯片（TCON）、电源管理芯片（Power manage IC）及可编程伽马校正芯片（P-gamma IC）等，其中，所述时序控制芯片主要用于将低压差分（Low-Voltage Differential Signaling，LVDS）信号转化为低幅值传输频率高的Mini-LVDS信号以及产生驱动液晶面板的时序讯号，所述电源管理芯片主要用于产生驱动液晶显示面板各类电压，所述可编程伽马校正芯片主要用于产生伽马电压。
随着液晶显示装置的尺寸及分辨率的提升，对于液晶显示装置的时序控制器的要求也越来越高，对于超高清120Hz或8K 120Hz的液晶显示装置，单一的时序控制器难以满足生产要求，为此，提出了包括双芯片驱动（2 Chip）的技术方案，即液晶显示装置中设置2个时序控制器同时工作，每个时序控制器对应控制一个相应子区域，即每个时序控制器只能获取并处理与其对应子区域内的资料(如视频数据)，2个子区域共同组成整个显示装置的显示区，但这种多芯片驱动的液晶显示装置中，在2个子区域的交界的位置，2个时序控制器里的图像处理算法(如色偏补偿算法、视觉补偿算法等)对图像的处理无法保持一致，容易出现串扰现象，导致液晶显示面板的显示效果不能满足观看要求。
 技术问题
本发明的目的在于提供一种液晶显示装置，能够改善双芯片驱动的液晶显示装置的边界区域的显示效果。
本发明的目的还在于提供一种液晶显示装置的驱动方法，能够改善双芯片驱动的液晶显示装置的边界区域的显示效果。
 技术解决方案
为实现上述目的，本发明提供一种液晶显示装置，包括：液晶显示面板以及与所述液晶显示面板电性连接的第一时序控制器和第二时序控制器，所述液晶显示面板包括相邻设置的第一显示区及第二显示区，所述第二显示区靠近所述第一显示区的一侧的部分区域为第一边界区域，所述第一显示区靠近第二显示区的一侧的部分区域为第二边界区域；
所述第一时序控制器用于根据预设的图像处理算法接收并处理第一显示区及第一边界区域的显示数据，以获得修正后的第一显示区的显示数据，并利用修正后的第一显示区的显示数据驱动第一显示区进行画面显示；
所述第二时序控制器用于根据预设的图像处理算法接收并处理第二显示区及第二边界区域的显示数据，以获得修正后的第二显示区的显示数据，并利用修正后的第二显示区的显示数据驱动第二显示区进行画面显示。
所述第一时序控制器包括第一数据接收单元、与所述第一数据接收单元相连的第一处理单元、与所述第一处理单元相连的第一缓存器及与所述第一缓存器相连的第二缓存器；
所述第二时序控制器包括第二数据接收单元、与所述第二数据接收单元和所述第一处理单元相连的第二处理单元、与所述第二处理单元相连的第三缓存器及与所述第三缓存器相连的第四缓存器；
设N为正整数，在一帧画面时间内，
所述第一数据接收单元用于接收第一显示区及第一边界区域的第N+2行显示数据；
所述第二数据接收单元用于在第一数据接收单元接收第一显示区及第一边界区域的第N+2行显示数据时接收第二显示区及第二边界区域的第N+2行显示数据；
所述第一缓存器用于在第一数据接收单元接收第一显示区及第一边界区域的第N+2行显示数据时缓存第一显示区及第一边界区域的第N+1行显示数据；
所述第二缓冲器用于在第一数据接收单元接收第一显示区及第一边界区域的第N+2行显示数据时缓存第一显示区及第一边界区域的第N行显示数据；
所述第三缓存器用于在第一数据接收单元接收第一显示区及第一边界区域的第N+2行显示数据时缓存第二显示区及第二边界区域的第N+1行显示数据；
所述第四缓冲器用于在第一数据接收单元接收第一显示区及第一边界区域的第N+2行显示数据时缓存第二显示区及第二边界区域的第N行显示数据；
所述第一处理单元用于对第一显示区及第一边界区域的第N+2行显示数据和第N+1行显示数据进行算法处理，产生第一过渡数据，以及接收第二处理单元传送来的第二过渡数据，并根据第二过渡数据对第一显示区的第N+2行显示数据进行修正；
所述第二处理单元用于对第二显示区及第二边界区域的第N+2行显示数据和第N+1行显示数据进行算法处理，产生第二过渡数据，以及接收第一处理单元传送来的第一过渡数据，并根据第一过渡数据对第二显示区的第N+2行显示数据进行修正。
所述第一处理单元在所述第一数据接收单元接收第一显示区及第一边界区域的第N+3行显示数据之前产生第一过渡数据；
所述第二处理单元在所述第二数据接收单元接收第二显示区及第二边界区域的第N+3行显示数据之前产生第二过渡数据；
所述第一处理单元在所述第一数据接收单元接收第一显示区及第一边界区域第N+4行显示数据之前完成对第一显示区的第N+2行显示数据的修正；
所述第二处理单元在所述第二数据接收单元接收第二显示区及第二边界区域第N+4行显示数据之前完成对第二显示区的第N+2行显示数据的修正。
所述第一时序控制器用于接收第一显示区及第一边界区域的第M帧显示数据，并对所述第一显示区及第一边界区域的第M帧显示数据进行算法处理，得到第一中间数据，以及接收从第二时序控制器传送来的第二中间数据，并根据第二中间数据修正第一显示区的第M+1帧显示数据，M为正整数；
所述第二时序控制器用于接收第二显示区及第二边界区域的第M帧显示数据，并对所述第二显示区及第二边界区域的第M帧显示数据进行算法处理，得到第二中间数据，以及接收从第一时序控制器传送来的第一中间数据，并根据第一中间数据修正第二显示区的第M+1帧显示数据。
所述第一时序控制器和第二时序控制器通过调整所述液晶显示装置的驱动电压的极性或所述液晶显示装置的伽马曲线修正第一显示区和第二显示区的第M+1帧显示数据。
本发明还提供一种液晶显示装置的驱动方法，包括如下步骤：
步骤S1、提供一液晶显示装置，所述液晶显示装置包括液晶显示面板以及与所述液晶显示面板电性连接的第一时序控制器和第二时序控制器，所述液晶显示面板包括分别由第一时序控制器和第二时序控制器驱动的相邻设置的第一显示区及第二显示区；
步骤S2、设置所述第二显示区靠近所述第一显示区的一侧的部分区域为第一边界区域，所述第一显示区靠近第二显示区的一侧的部分区域为第二边界区域；
步骤S3、所述第一时序控制器根据预设的图像处理算法接收并处理第一显示区及第一边界区域的显示数据，以获得修正后的第一显示区的显示数据，并利用修正后的第一显示区的显示数据驱动第一显示区进行画面显示，同时所述第二时序控制器根据预设的图像处理算法接收并处理第二显示区及第二边界区域的显示数据，以获得修正后的第二显示区的显示数据，并利用修正后的第二显示区的显示数据驱动第二显示区进行画面显示。
所述步骤S3具体包括：
设N为正整数，在一帧画面时间内，
步骤S31、所述第一时序控制器接收第一显示区及第一边界区域的第N+2行显示数据，并缓存第一显示区及第一边界区域的第N+1行显示数据及第N行显示数据；所述第二时序控制器接收第二显示区及第二边界区域的第N+2行显示数据，并缓存第二显示区及第二边界区域的第N+1行显示数据及第N行显示数据；
步骤S32、所述第一时序控制器对第一显示区及第一边界区域的第N+2行显示数据和第N+1行显示数据进行算法处理，产生第一过渡数据；所述第二时序控制器对第二显示区及第二边界区域的第N+2行显示数据和第N+1行显示数据进行算法处理，产生第二过渡数据；
步骤S33、所述第一时序控制器接收第二过渡数据，并根据第二过渡数据对第一显示区的第N+2行显示数据进行修正；所述第二时序控制器接收第一过渡数据，并根据第一过渡数据对第二显示区的第N+2行显示数据进行修正。
在所述第一时序控制器接收第一显示区及第一边界区域的第N+3行显示数据之前产生第一过渡数据；
在所述第二时序控制器接收第二显示区及第二边界区域的第N+3行显示数据之前产生第二过渡数据；
在所述第一时序控制器接收第一显示区及第一边界区域的第N+4行显示数据之前完成对第一显示区的第N+2行显示数据的修正；
在所述第二时序控制器接收第二显示区及第二边界区域的第N+4行显示数据之前完成对第二显示区的第N+2行显示数据的修正。
所述步骤S3具体包括：
步骤S31’、所述第一时序控制器接收第一显示区及第一边界区域的第M帧显示数据，并对所述第一显示区及第一边界区域的第M帧显示数据进行算法处理，得到第一中间数据；所述第二时序控制器接收第二显示区及第二边界区域的第M帧显示数据，并对所述第二显示区及第二边界区域的第M帧显示数据进行算法处理，得到第二中间数据，M为正整数；
步骤S32’、所述第一时序控制器接收第二中间数据，并根据第二中间数据修正第一显示区的第M+1帧显示数据；所述第二时序控制器接收第一中间数据，并根据第一中间数据修正第二显示区的第M+1帧显示数据。
所述第一时序控制器和第二时序控制器通过调整所述液晶显示装置的驱动电压的极性或所述液晶显示装置的伽马曲线修正第一显示区和第二显示区的第M+1帧显示数据。
 有益效果
本发明的有益效果：本发明提供一种液晶显示装置，包括：液晶显示面板以及与所述液晶显示面板电性连接的第一时序控制器和第二时序控制器，所述液晶显示面板包括相邻设置的第一显示区及第二显示区，所述第二显示区靠近所述第一显示区的一侧的部分区域为第一边界区域，所述第一显示区靠近第二显示区的一侧的部分区域为第二边界区域；驱动时，所述第一时序控制器根据预设的图像处理算法接收并处理第一显示区及第一边界区域的显示数据，所述第二时序控制器根据预设的图像处理算法接收并处理第二显示区及第二边界区域的显示数据，以获得修正后的第一显示区和第二显示区的显示数据，并据此驱动第一显示区和第二显示区进行画面显示，能够改善双芯片驱动的液晶显示装置的边界区域的显示效果。本发明还提供一种液晶显示装置的驱动方法，能够改善双芯片驱动的液晶显示装置的边界区域的显示效果。
 附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为本发明的液晶显示装置的示意图；
图2为本发明的液晶显示装置的驱动方法的流程图；
图3为本发明的液晶显示装置的第一实施例的时序图；
图4为本发明的液晶显示装置的第二实施例的时序图。
 本发明的实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1，本发明提供一种液晶显示装置，包括：液晶显示面板10以及与所述液晶显示面板10电性连接的第一时序控制器11和第二时序控制器12，所述液晶显示面板10包括相邻设置的第一显示区101及第二显示区102，所述第二显示区102靠近所述第一显示区101的一侧的部分区域为第一边界区域103，所述第一显示区101靠近第二显示区102的一侧的部分区域为第二边界区域104；
所述第一时序控制器11用于根据预设的图像处理算法接收并处理第一显示区101及第一边界区域103的显示数据，以获得修正后的第一显示区101的显示数据，并利用修正后的第一显示区101的显示数据驱动第一显示区101进行画面显示；
所述第二时序控制器12用于根据预设的图像处理算法接收并处理第二显示区102及第二边界区域104的显示数据，以获得修正后的第二显示区102的显示数据，并利用修正后的第二显示区102的显示数据驱动第二显示区102进行画面显示。
具体地，如图1及图3所示，在本发明的第一实施例中，所述第一时序控制器11包括第一数据接收单元31、与所述第一数据接收单元31相连的第一处理单元32、与所述第一处理单元32相连的第一缓存器33及与所述第一缓存器33相连的第二缓存器34；
所述第二时序控制器12包括第二数据接收单元41、与所述第二数据接收单元41和所述第一处理单元32相连的第二处理单元42、与所述第二处理单元42相连的第三缓存器43及与所述第三缓存器43相连的第四缓存器44；
设N为正整数，在一帧画面时间内，
所述第一数据接收单元31用于接收第一显示区101及第一边界区域103的第N+2行显示数据；
所述第二数据接收单元41用于在第一数据接收单元31接收第一显示区101及第一边界区域103的第N+2行显示数据时接收第二显示区102及第二边界区域104第N+2行显示数据；
所述第一缓存器33用于在第一数据接收单元31接收第一显示区101及第一边界区域103的第N+2行显示数据时缓存第一显示区101及第一边界区域103的第N+1行显示数据；
所述第二缓冲器34用于在第一数据接收单元31接收第一显示区101及第一边界区域103的第N+2行显示数据时缓存第一显示区101及第一边界区域103的第N行显示数据；
所述第三缓存器43用于在第一数据接收单元31接收第一显示区101及第一边界区域103的第N+2行显示数据时缓存第二显示区102及第二边界区域104的第N+1行显示数据；
所述第四缓冲器44用于在第一数据接收单元31接收第一显示区101及第一边界区域103的第N+2行显示数据时缓存第二显示区102及第二边界区域104的第N行显示数据；
所述第一处理单元32用于对第一显示区101及第一边界区域103的第N+2行显示数据和第N+1行显示数据进行算法处理，产生第一过渡数据，以及接收第二处理单元42传送来的第二过渡数据，并根据第二过渡数据对第一显示区101的第N+2行显示数据进行修正；
所述第二处理单元42用于对第二显示区102及第二边界区域104的第N+2行显示数据和第N+1行显示数据进行算法处理，产生第二过渡数据，以及接收第一处理单元32传送来的第一过渡数据，并根据第一过渡数据对第二显示区102的第N+2行显示数据进行修正。
进一步地，如图3所示，所述第一处理单元32在所述第一数据接收单元31接收第一显示区101及第一边界区域103的第N+3行显示数据之前产生第一过渡数据；所述第二处理单元42在所述第二数据接收单元41接收第二显示区102及第二边界区域104的第N+3行显示数据之前产生第二过渡数据；所述第一处理单元32在所述第一数据接收单元31接收第一显示区101及第一边界区域103的第N+4行显示数据之前完成对第一显示区101的第N+2行显示数据的修正；所述第二处理单元42在所述第二数据接收单元41接收第二显示区102及第二边界区域104的第N+4行显示数据之前完成对第二显示区102的第N+2行显示数据的修正，也即所述第一过渡数据和第二过渡数据在图3中的T1时间之前产生，第一过渡数据和第二过渡数据的接收在图3中的T2之前完成。
具体地，所述第二过渡数据的接收完成时间和第二缓存器34缓存第一显示区101及第一边界区域103的第N+1行显示数据的时间相差至少20个***时钟（Sys_CLk）；所述第一过渡数据的接收完成时间和第四缓存器44缓存第二显示区102及第四边界区域104的第N+1行显示数据的时间相差至少20个***时钟。
具体地，在本发明的第一实施例中，所述第一过渡数据和第二过渡数据的产生与传输以及对第N+2行显示数据修正均在行消隐（HS-Blank）期间完成。
举例来说，在本发明的第一实施例中，以图3为例，首先，所述第一数据接收单元31接收第一显示区101及第一边界区域103的第3行显示数据L3，所述第一缓存器33缓存第一显示区101及第一边界区域103的第2行显示数据L2，所述第二缓冲器34缓存第一显示区101及第一边界区域103的第1行显示数据L1，所述第二数据接收单元41接收第二显示区102及第二边界区域104第3行显示数据L3’，所述第四缓存器43缓存第二显示区102及第二边界区域104第2行显示数据L2’，所述第四缓冲器44缓存第二显示区102及第二边界区域104第1行显示数据L1’；接着，在第2行显示数据L2/L2’被第一缓存器33/第三缓存器43缓存之后到T1时间之前，所述第一处理单元31对第一显示区101及第一边界区域103的第3行显示数据L3和第2行显示数据L2进行算法处理，产生第一过渡数据，并将第一过渡数据发送给第二处理单元41，所述第二处理单元41对第二显示区102及第二边界区域104第3行显示数据L3’和第2行显示数据L2’进行算法处理，产生第二过渡数据，并将第二过渡数据发送给第一处理单元31；然后，T1时间与T2时间之间，第一过渡数据和第二过渡数据被第二处理单元41和第一处理单元31接收完成，接着，在T2时间之后到第一显示区101的第3行显示数据L3和第二显示区102的第3行显示数据L3’被第二缓存器34和第四缓存器44缓存之前，所述第一处理单元31根据第二过渡数据对第一显示区101的第3行显示数据L3进行修正，所述第二处理单元41根据第一过渡数据对第二显示区102的第3行显示数据L3’进行修正，最后，将修正后的第一显示区101的第3行显示数据L3和第二显示区102的第3行显示数据L3’分别被缓存到第二缓存器34和第四缓存器44，所述第一液晶显示面板10根据缓存在第二缓存器34和第四缓存器44中的经过修正的显示数据进行画面显示，能够提升液晶显示装置的显示效果，尤其是边界区域的显示效果，消除串扰现象。
具体地，如图1和图4所示，所述第一时序控制器11用于接收第一显示区101及第一边界区域103的第M帧显示数据，并对所述第一显示区101及第一边界区域103的第M帧显示数据进行算法处理，得到第一中间数据并传送给第二时序控制器12，以及接收从第二时序控制器12传送来的第二中间数据，并根据第二中间数据修正第一显示区101的第M+1帧显示数据，M为正整数；
所述第二时序控制器12用于接收第二显示区102及第二边界区域104的第M帧显示数据，并对所述第二显示区102及第二边界区域104的第M帧显示数据进行算法处理，得到第二中间数据并传送给第一时序控制器11，以及接收从第一时序控制器11传送来的第一中间数据，并根据第一中间数据修正第二显示区102的第M+1帧显示数据。
具体地，在本发明的第二实施例中，所述第一时序控制器11和第二时序控制器12通过调整所述液晶显示装置的驱动电压的极性或所述液晶显示装置的伽马曲线修正第一显示区101和第二显示区102的第M+1帧显示数据。
进一步地，在本发明的第二实施例中，所述第一中间数据和第二中间数据的产生与传输以及对第M+1帧显示数据修正均在帧消隐（VS-Blank）期间完成，进一步地，如图4所示，所述第一中间数据和第二中间数据在第M帧显示数据接收完成之后的多个***时钟后产生，即图4中的T3时间，所述第一中间数据和第二中间数据在第M+1帧显示数据产生之前的多个***时钟被第一时序控制器11和第二时序控制器12的接收完成，即图4中的T4时间，第M帧显示数据接收完成到T3时间为对第M帧显示数据进行算法处理的运算时间，T4时间到第M+1帧显示数据产生为对第M+1帧显示数据修正的时间。
优选地，所述液晶显示装置的刷新频率为120Hz，分辨率为4K或8K。
从而，本发明通过第一时序驱动器11和第二时序驱动器12互传边界区域的显示数据，并基于其对应的显示区的显示数据和相邻显示区的边界区域的显示数据进行图像处理，能够提升双芯片驱动的液晶显示装置的显示效果，尤其是边界区域的显示效果，消除串扰现象。
请参阅图2，基于上述的液晶显示装置，本发明还提供一种液晶显示装置的驱动方法，包括如下步骤：
步骤S1、提供一液晶显示装置，所述液晶显示装置包括液晶显示面板10以及与所述液晶显示面板10电性连接的第一时序控制器11和第二时序控制器12，所述液晶显示面板10包括分别由第一时序控制器11和第二时序控制器12驱动的相邻设置的第一显示区101及第二显示区102；
步骤S2、设置所述第二显示区102靠近所述第一显示区101的一侧的部分区域为第一边界区域103，所述第一显示区101靠近第二显示区102的一侧的部分区域为第二边界区域104；
步骤S3、所述第一时序控制器11根据预设的图像处理算法接收并处理第一显示区101及第一边界区域103的显示数据，以获得修正后的第一显示区101的显示数据，并利用修正后的第一显示区101的显示数据驱动第一显示区101进行画面显示，同时所述第二时序控制器12根据预设的图像处理算法接收并处理第二显示区102及第二边界区域104的显示数据，以获得修正后的第二显示区102的显示数据，并利用修正后的第二显示区102的显示数据驱动第二显示区102进行画面显示。
具体地，结合图3所示，在本发明的第一实施例中，所述步骤S3具体包括：
设N为正整数，在一帧画面时间内，
步骤S31、所述第一时序控制器11接收第一显示区101及第一边界区域103的第N+2行显示数据，并缓存第一显示区101及第一边界区域103的第N+1行显示数据及第N行显示数据；所述第二时序控制器12接收第二显示区102及第二边界区域104的第N+2行显示数据，并缓存第二显示区102及第二边界区域104的第N+1行显示数据及第N行显示数据；
步骤S32、所述第一时序控制器11对第一显示区101及第一边界区域103的第N+2行显示数据和第N+1行显示数据进行算法处理，产生第一过渡数据；所述第二时序控制器12对第二显示区102及第二边界区域104的第N+2行显示数据和第N+1行显示数据进行算法处理，产生第二过渡数据；
步骤S33、所述第一时序控制器11接收第二过渡数据，并根据第二过渡数据对第一显示区101的第N+2行显示数据进行修正；所述第二时序控制器12接收第一过渡数据，并根据第一过渡数据对第二显示区102的第N+2行显示数据进行修正。
进一步地，在本发明的第一实施例中，在所述第一时序控制器11接收第一显示区101及第一边界区域103的第N+3行显示数据之前产生第一过渡数据；在所述第二时序控制器12接收第二显示区102及第二边界区域104的第N+3行显示数据之前产生第二过渡数据；在所述第一时序控制器11接收第一显示区101及第一边界区域103第N+4行显示数据之前完成对第一显示区101的第N+2行显示数据的修正；在所述第二时序控制器12接收第二显示区102及第二边界区域104第N+4行显示数据之前完成对第二显示区102的第N+2行显示数据的修正，也即所述第一过渡数据和第二过渡数据在图3中的T1时间之前产生，第一过渡数据和第二过渡数据的接收在图3中的T2之前完成。
具体地，所述第二过渡数据的接收完成时间和第一时序控制器11接收第一显示区101及第一边界区域103的第N+2行显示数据的时间相差至少20个***时钟（Sys_CLk）；所述第一过渡数据的接收完成时间和第二时序控制器12接收第二显示区102及第四边界区域104的第N+2行显示数据的时间相差至少20个***时钟。
具体地，在本发明的第一实施例中，所述第一过渡数据和第二过渡数据的产生与传输以及对第N+2行显示数据修正均在行消隐（HS-Blank）期间完成。
举例来说，在本发明的第一实施例中，以图3为例，首先，所述第一时序控制器11接收第一显示区101及第一边界区域103的第3行显示数据L3，同时所述第一时序控制器11一级缓存第一显示区101及第一边界区域103的第2行显示数据L2，二级缓存第一显示区101及第一边界区域103的第1行显示数据L1，所述第二时序控制器12接收第二显示区102及第二边界区域104第3行显示数据L3’，所述第二时序控制器12一级缓存第二显示区102及第二边界区域104第2行显示数据L2’，所述第二时序控制器12二级缓存第二显示区102及第二边界区域104第1行显示数据L1’；接着，在第2行显示数据L2/L2’被第一时序控制器11/第二时序控制器12一级缓存之后到T1时间之前，所述第一时序控制器11对第一显示区101及第一边界区域103的第3行显示数据L3和第2行显示数据L2进行算法处理，产生第一过渡数据，并将第一过渡数据发送给第二时序控制器12，所述第二时序控制器12对第二显示区102及第二边界区域104第3行显示数据L3’和第2行显示数据L2’进行算法处理，产生第二过渡数据，并将第二过渡数据发送给第一时序控制器11；然后，T1时间与T2时间之间，第一过渡数据和第二过渡数据的被第一时序控制器11和第二时序控制器12接收完成，接着，在T2时间之后到第一显示区101的第3行显示数据L3和第二显示区102的第3行显示数据L3’被第一时序控制器11和第二时序控制器12二级缓存之前，所述第一时序控制器11根据第二过渡数据对第一显示区101的第3行显示数据L3进行修正，所述第二时序控制器12根据第一过渡数据对第二显示区102的第3行显示数据L3’进行修正，最后，第一时序控制器11和第二时序控制器12分别二级缓存修正后的第一显示区101的第3行显示数据L3和第二显示区102的第3行显示数据L3’，所述第一液晶显示面板10根据第一时序控制器11和第二时序控制器12二级缓存的经过修正的显示数据进行画面显示，能够提升液晶显示装置的显示效果，尤其是边界区域的显示效果，消除串扰现象。
具体地，结合图4，在本发明的第二实施例中，所述步骤S3具体包括：
步骤S31’、所述第一时序控制器11接收第一显示区101及第一边界区域103的第M帧显示数据，并对所述第一显示区101及第一边界区域103的第M帧显示数据进行算法处理，得到第一中间数据；所述第二时序控制器12接收第二显示区102及第二边界区域104的第M帧显示数据，并对所述第二显示区102及第二边界区域104的第M帧显示数据进行算法处理，得到第二中间数据，M为正整数；
步骤S32’、所述第一时序控制器11接收第二中间数据，并根据第二中间数据修正第一显示区101的第M+1帧显示数据；所述第二时序控制器12接收第一中间数据，并根据第一中间数据修正第二显示区102的第M+1帧显示数据。
进一步地，所述第一时序控制器11和第二时序控制器12通过调整所述液晶显示装置的驱动电压的极性或所述液晶显示装置的伽马曲线修正第一显示区101和第二显示区102的第M+1帧显示数据。
进一步地，在本发明的第二实施例中，所述第一中间数据和第二中间数据的产生与传输以及对第M+1帧显示数据修正均在帧消隐（VS-Blank）期间完成，进一步地，如图4所示，所述第一中间数据和第二中间数据在第M帧显示数据接收完成之后的多个***时钟后产生，即图4中的T3时间，所述第一中间数据和第二中间数据在第M+1帧显示数据产生之前的多个***时钟被第一时序控制器11和第二时序控制器12的接收完成，即图4中的T4时间，第M帧显示数据接收完成到T3时间为对第M帧显示数据进行算法处理的运算时间，T4时间到第M+1帧显示数据产生为对第M+1帧显示数据修正的时间。
优选地，所述液晶显示装置的刷新频率为120Hz，分辨率为4K或8K。
从而，本发明通过第一时序驱动器11和第二时序驱动器12互传边界区域的显示数据，并基于其对应的显示区的显示数据和相邻显示区的边界区域的显示数据进行图像处理，能够提升双芯片驱动的液晶显示装置的显示效果，尤其是边界区域的显示效果，消除串扰现象。
综上所述，本发明提供一种液晶显示装置，包括：液晶显示面板以及与所述液晶显示面板电性连接的第一时序控制器和第二时序控制器，所述液晶显示面板包括相邻设置的第一显示区及第二显示区，所述第二显示区靠近所述第一显示区的一侧的部分区域为第一边界区域，所述第一显示区靠近第二显示区的一侧的部分区域为第二边界区域；驱动时，所述第一时序控制器根据预设的图像处理算法接收并处理第一显示区及第一边界区域的显示数据，所述第二时序控制器根据预设的图像处理算法接收并处理第二显示区及第二边界区域的显示数据，以获得修正后的第一显示区和第二显示区的显示数据，并据此驱动第一显示区和第二显示区进行画面显示，能够改善双芯片驱动的液晶显示装置的边界区域的显示效果。本发明还提供一种液晶显示装置的驱动方法，能够改善双芯片驱动的液晶显示装置的边界区域的显示效果。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (10)

  1. 一种液晶显示装置，包括：液晶显示面板以及与所述液晶显示面板电性连接的第一时序控制器和第二时序控制器，所述液晶显示面板包括相邻设置的第一显示区及第二显示区，所述第二显示区靠近所述第一显示区的一侧的部分区域为第一边界区域，所述第一显示区靠近第二显示区的一侧的部分区域为第二边界区域；
    所述第一时序控制器用于根据预设的图像处理算法接收并处理第一显示区及第一边界区域的显示数据，以获得修正后的第一显示区的显示数据，并利用修正后的第一显示区的显示数据驱动第一显示区进行画面显示；
    所述第二时序控制器用于根据预设的图像处理算法接收并处理第二显示区及第二边界区域的显示数据，以获得修正后的第二显示区的显示数据，并利用修正后的第二显示区的显示数据驱动第二显示区进行画面显示。
  2. 如权利要求1所述的液晶显示装置，其中，所述第一时序控制器包括第一数据接收单元、与所述第一数据接收单元相连的第一处理单元、与所述第一处理单元相连的第一缓存器及与所述第一缓存器相连的第二缓存器；
    所述第二时序控制器包括第二数据接收单元、与所述第二数据接收单元和所述第一处理单元相连的第二处理单元、与所述第二处理单元相连的第三缓存器及与所述第三缓存器相连的第四缓存器；
    设N为正整数，在一帧画面时间内，
    所述第一数据接收单元用于接收第一显示区及第一边界区域的第N+2行显示数据；
    所述第二数据接收单元用于在第一数据接收单元接收第一显示区及第一边界区域的第N+2行显示数据时接收第二显示区及第二边界区域第N+2行显示数据；
    所述第一缓存器用于在第一数据接收单元接收第一显示区及第一边界区域的第N+2行显示数据时缓存第一显示区及第一边界区域的第N+1行显示数据；
    所述第二缓冲器用于在第一数据接收单元接收第一显示区及第一边界区域的第N+2行显示数据时缓存第一显示区及第一边界区域的第N行显示数据；
    所述第三缓存器用于在第一数据接收单元接收第一显示区及第一边界区域的第N+2行显示数据时缓存第二显示区及第二边界区域的第N+1行显示数据；
    所述第四缓冲器用于在第一数据接收单元接收第一显示区及第一边界区域的第N+2行显示数据时缓存第二显示区及第二边界区域的第N行显示数据；
    所述第一处理单元用于对第一显示区及第一边界区域的第N+2行显示数据和第N+1行显示数据进行算法处理，产生第一过渡数据，以及接收第二处理单元传送来的第二过渡数据，并根据第二过渡数据对第一显示区的第N+2行显示数据进行修正；
    所述第二处理单元用于对第二显示区及第二边界区域的第N+2行显示数据和第N+1行显示数据进行算法处理，产生第二过渡数据，以及接收第一处理单元传送来的第一过渡数据，并根据第一过渡数据对第二显示区的第N+2行显示数据进行修正。
  3. 如权利要求2所述的液晶显示装置，其中，所述第一处理单元在所述第一数据接收单元接收第一显示区及第一边界区域的第N+3行显示数据之前产生第一过渡数据；
    所述第二处理单元在所述第二数据接收单元接收第二显示区及第二边界区域的第N+3行显示数据之前产生第二过渡数据；
    所述第一处理单元在所述第一数据接收单元接收第一显示区及第一边界区域的第N+4行显示数据之前完成对第一显示区的第N+2行显示数据的修正；
    所述第二处理单元在所述第二数据接收单元接收第二显示区及第二边界区域的第N+4行显示数据之前完成对第二显示区的第N+2行显示数据的修正。
  4. 如权利要求1所述的液晶显示装置，其中，所述第一时序控制器用于接收第一显示区及第一边界区域的第M帧显示数据，并对所述第一显示区及第一边界区域的第M帧显示数据进行算法处理，得到第一中间数据并传送给第二时序控制器，以及接收从第二时序控制器传送来的第二中间数据，并根据第二中间数据修正第一显示区的第M+1帧显示数据，M为正整数；
    所述第二时序控制器用于接收第二显示区及第二边界区域的第M帧显示数据，并对所述第二显示区及第二边界区域的第M帧显示数据进行算法处理，得到第二中间数据并传送给第一时序控制器，以及接收从第一时序控制器传送来的第一中间数据，并根据第一中间数据修正第二显示区的第M+1帧显示数据。
  5. 如权利要求4所述的液晶显示装置，其中，所述第一时序控制器和第二时序控制器通过调整所述液晶显示装置的驱动电压的极性或所述液晶显示装置的伽马曲线修正第一显示区和第二显示区的第M+1帧显示数据。
  6. 一种液晶显示装置的驱动方法，包括如下步骤：
    步骤S1、提供一液晶显示装置，所述液晶显示装置包括液晶显示面板以及与所述液晶显示面板电性连接的第一时序控制器和第二时序控制器，所述液晶显示面板包括分别由第一时序控制器和第二时序控制器驱动的相邻设置的第一显示区及第二显示区；
    步骤S2、设置所述第二显示区靠近所述第一显示区的一侧的部分区域为第一边界区域，所述第一显示区靠近第二显示区的一侧的部分区域为第二边界区域；
    步骤S3、所述第一时序控制器根据预设的图像处理算法接收并处理第一显示区及第一边界区域的显示数据，以获得修正后的第一显示区的显示数据，并利用修正后的第一显示区的显示数据驱动第一显示区进行画面显示，同时所述第二时序控制器根据预设的图像处理算法接收并处理第二显示区及第二边界区域的显示数据，以获得修正后的第二显示区的显示数据，并利用修正后的第二显示区的显示数据驱动第二显示区进行画面显示。
  7. 如权利要求6所述的液晶显示装置的驱动方法，其中，所述步骤S3具体包括：
    设N为正整数，在一帧画面时间内，
    步骤S31、所述第一时序控制器接收第一显示区及第一边界区域的第N+2行显示数据，并缓存第一显示区及第一边界区域的第N+1行显示数据及第N行显示数据；所述第二时序控制器接收第二显示区及第二边界区域的第N+2行显示数据，并缓存第二显示区及第二边界区域的第N+1行显示数据及第N行显示数据；
    步骤S32、所述第一时序控制器对第一显示区及第一边界区域的第N+2行显示数据和第N+1行显示数据进行算法处理，产生第一过渡数据；所述第二时序控制器对第二显示区及第二边界区域的第N+2行显示数据和第N+1行显示数据进行算法处理，产生第二过渡数据；
    步骤S33、所述第一时序控制器接收第二过渡数据，并根据第二过渡数据对第一显示区的第N+2行显示数据进行修正；所述第二时序控制器接收第一过渡数据，并根据第一过渡数据对第二显示区的第N+2行显示数据进行修正。
  8. 如权利要求7所述的液晶显示装置的驱动方法，其中，在所述第一时序控制器接收第一显示区及第一边界区域的第N+3行显示数据之前产生第一过渡数据；
    在所述第二时序控制器接收第二显示区及第二边界区域的第N+3行显示数据之前产生第二过渡数据；
    在所述第一时序控制器接收第一显示区及第一边界区域第N+4行显示数据之前完成对第一显示区的第N+2行显示数据的修正；
    在所述第二时序控制器接收第二显示区及第二边界区域第N+4行显示数据之前完成对第二显示区的第N+2行显示数据的修正。
  9. 如权利要求6所述的液晶显示装置的驱动方法，其中，所述步骤S3具体包括：
    步骤S31’、所述第一时序控制器接收第一显示区及第一边界区域的第M帧显示数据，并对所述第一显示区及第一边界区域的第M帧显示数据进行算法处理，得到第一中间数据；所述第二时序控制器接收第二显示区及第二边界区域的第M帧显示数据，并对所述第二显示区及第二边界区域的第M帧显示数据进行算法处理，得到第二中间数据，M为正整数；
    步骤S32’、所述第一时序控制器接收第二中间数据，并根据第二中间数据修正第一显示区的第M+1帧显示数据；所述第二时序控制器接收第一中间数据，并根据第一中间数据修正第二显示区的第M+1帧显示数据。
  10. 如权利要求9所述的液晶显示装置的驱动方法，其中，所述第一时序控制器和第二时序控制器通过调整所述液晶显示装置的驱动电压的极性或所述液晶显示装置的伽马曲线修正第一显示区和第二显示区的第M+1帧显示数据。
PCT/CN2019/096603 2019-07-02 2019-07-18 液晶显示装置及其驱动方法 WO2021000355A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910591548.0A CN110415661B (zh) 2019-07-02 2019-07-02 液晶显示装置及其驱动方法
CN201910591548.0 2019-07-02

Publications (1)

Publication Number Publication Date
WO2021000355A1 true WO2021000355A1 (zh) 2021-01-07

Family

ID=68358825

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/096603 WO2021000355A1 (zh) 2019-07-02 2019-07-18 液晶显示装置及其驱动方法

Country Status (2)

Country Link
CN (1) CN110415661B (zh)
WO (1) WO2021000355A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI841333B (zh) 2023-04-07 2024-05-01 達擎股份有限公司 顯示系統以及用於顯示系統的影像顯示方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113012614A (zh) * 2019-12-20 2021-06-22 高创(苏州)电子有限公司 显示组件、显示装置、数据信号显示方法及传输方法
CN111326125B (zh) * 2020-04-07 2021-06-01 Tcl华星光电技术有限公司 Tcon时序控制信号控制方法及驱动电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160079562A (ko) * 2014-12-26 2016-07-06 엘지디스플레이 주식회사 복수의 타이밍 컨트롤러 및 이를 이용한 표시 장치
CN106415697A (zh) * 2014-05-21 2017-02-15 三星电子株式会社 显示装置、包括该显示装置的电子设备以及操作该电子设备的方法
CN107731148A (zh) * 2017-10-31 2018-02-23 武汉天马微电子有限公司 一种显示屏电压配置方法、装置及显示设备
CN107945727A (zh) * 2017-11-23 2018-04-20 深圳市华星光电半导体显示技术有限公司 一种Mura现象补偿方法及其装置
US20190197943A1 (en) * 2017-12-22 2019-06-27 Sharp Kabushiki Kaisha Display control apparatus, display apparatus, and control method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080117231A1 (en) * 2006-11-19 2008-05-22 Tom Kimpe Display assemblies and computer programs and methods for defect compensation
TWI407421B (zh) * 2009-02-17 2013-09-01 Au Optronics Corp 用於驅動一液晶顯示面板之驅動裝置
CN105867867B (zh) * 2016-04-19 2019-04-26 京东方科技集团股份有限公司 显示控制方法、装置及***
CN109064987A (zh) * 2018-08-31 2018-12-21 深圳市华星光电技术有限公司 液晶显示面板及具有该液晶显示面板的液晶显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106415697A (zh) * 2014-05-21 2017-02-15 三星电子株式会社 显示装置、包括该显示装置的电子设备以及操作该电子设备的方法
KR20160079562A (ko) * 2014-12-26 2016-07-06 엘지디스플레이 주식회사 복수의 타이밍 컨트롤러 및 이를 이용한 표시 장치
CN107731148A (zh) * 2017-10-31 2018-02-23 武汉天马微电子有限公司 一种显示屏电压配置方法、装置及显示设备
CN107945727A (zh) * 2017-11-23 2018-04-20 深圳市华星光电半导体显示技术有限公司 一种Mura现象补偿方法及其装置
US20190197943A1 (en) * 2017-12-22 2019-06-27 Sharp Kabushiki Kaisha Display control apparatus, display apparatus, and control method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI841333B (zh) 2023-04-07 2024-05-01 達擎股份有限公司 顯示系統以及用於顯示系統的影像顯示方法

Also Published As

Publication number Publication date
CN110415661A (zh) 2019-11-05
CN110415661B (zh) 2020-12-08

Similar Documents

Publication Publication Date Title
US8330687B2 (en) Liquid crystal display
CN100483194C (zh) 液晶显示装置及其驱动方法
TWI424424B (zh) 液晶顯示裝置及驅動該裝置的方法
WO2016179852A1 (zh) 显示屏动态帧频驱动电路及驱动方法
KR101361956B1 (ko) 액정표시장치
JP2011118398A (ja) 液晶表示装置
CN107464538B (zh) 显示装置及其驱动方法
TWI327304B (en) Liquid crystal display device and driving method of the same
WO2017152462A1 (zh) 液晶显示面板驱动方法及液晶显示面板驱动***
US20150187288A1 (en) White Tracking Adjustment Method, Manufacturing Method of Liquid Crystal Display and Liquid Crystal Display
WO2017152460A1 (zh) 液晶显示面板驱动方法
TW201133456A (en) Display controller and method for driving liquid crystal display panel
WO2016155044A1 (zh) 驱动电路及驱动方法
WO2019051925A1 (zh) 显示装置及其驱动方法
US20230059695A1 (en) Display apparatus
WO2020124870A1 (zh) 信号传输***及信号传输方法
WO2021000355A1 (zh) 液晶显示装置及其驱动方法
US11410623B2 (en) Control method of time sequential control signal and driving circuit
US20080024474A1 (en) Driving device and display apparatus having the same
TWI421823B (zh) 用於平面顯示器的顯示控制裝置及平面顯示裝置
WO2019051926A1 (zh) 显示装置及其驱动方法
WO2019184458A1 (zh) 显示装置及背光控制方法
KR20120078628A (ko) 액정 디스플레이 장치의 게이트 라인 구동방법 및 게이트 라인 구동장치
WO2020047910A1 (zh) 液晶显示装置及其驱动方法
WO2019051927A1 (zh) 显示装置及其驱动方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19936128

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19936128

Country of ref document: EP

Kind code of ref document: A1