WO2020261736A1 - 選択素子、メモリセル、および、記憶装置 - Google Patents

選択素子、メモリセル、および、記憶装置 Download PDF

Info

Publication number
WO2020261736A1
WO2020261736A1 PCT/JP2020/017291 JP2020017291W WO2020261736A1 WO 2020261736 A1 WO2020261736 A1 WO 2020261736A1 JP 2020017291 W JP2020017291 W JP 2020017291W WO 2020261736 A1 WO2020261736 A1 WO 2020261736A1
Authority
WO
WIPO (PCT)
Prior art keywords
selection element
switch layers
switch
layer
diode
Prior art date
Application number
PCT/JP2020/017291
Other languages
English (en)
French (fr)
Inventor
雅之 紫牟田
椎本　恒則
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to CN202080044458.0A priority Critical patent/CN114008806A/zh
Priority to US17/620,224 priority patent/US20220238602A1/en
Publication of WO2020261736A1 publication Critical patent/WO2020261736A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells

Definitions

  • This technology relates to selective elements. More specifically, the present invention relates to a selection element, a memory, and a storage device that perform selection control according to an applied voltage.
  • non-volatile memory for data storage represented by resistance change type memory such as ReRAM (Resistance Random Access Memory) and PRAM (Phase-Change Random Access Memory) has been progressing.
  • ReRAM Resistance Random Access Memory
  • PRAM Phase-Change Random Access Memory
  • a cross-point memory configuration is attracting attention so as to reduce the floor area per unit cell and increase the capacity.
  • a memory element and a selection element are arranged at an intersection (cross point) between intersecting wirings.
  • selection element for example, a selection element composed of a metal oxide, a selection element in which the resistance value switches at a certain voltage and the current rapidly increases (snapback), and a selection element using a chalcogenide material (Obonic). Threshold switch (OTS: Ovonic Threshold Switch)) and the like can be mentioned.
  • OTS Ovonic Threshold Switch
  • a selection element using two laminated layers as a switch layer has been proposed (see, for example, Patent Document 1).
  • This technology was created in view of such a situation, and aims to extend the usable period of the selection element having a plurality of switch layers.
  • the present technology has been made to solve the above-mentioned problems, and the first side surface thereof is arranged between the first and second electrodes facing each other and the first and second electrodes. It is a selection element, a memory cell, and a storage device including the intermediate electrode and a plurality of switch layers arranged so as to sandwich the intermediate electrode in opposite directions. As a result, even if any of the switch layers is short-circuited due to deterioration, the remaining switch layers have the effect of functioning as a selection element.
  • each of the plurality of switch layers may be in a low resistance state when a voltage higher than a predetermined threshold voltage is applied, and may be in a high resistance state in other cases. This has the effect of performing a switch operation according to the applied voltage.
  • At least one of the plurality of switch layers may be capable of operating in both directions. Further, at least one of the plurality of switch layers may include a negative resistance component.
  • At least one of the plurality of switch layers may contain at least one of oxygen (O), sulfur (S), selenium (Se) and tellurium (Te).
  • At least one of the plurality of switch layers is a bidirectional diode, a MIM diode, a punch-through diode, a PN diode, a PIN diode, a PIP diode, a Schottky diode, an avalanche diode, and a Zener diode. At least one of the above may be included.
  • a storage layer arranged between the first and second electrodes may be further provided.
  • the storage layer may be any of a resistance change layer made of a transition metal oxide, a phase change type memory layer, and a magnetoresistance change type memory layer.
  • an ion source layer and a resistance changing layer may be laminated.
  • the ion source layer contains a moving element that forms a conduction path in the resistance changing layer by applying an electric field, and this moving element is, for example, a transition metal element, aluminum (Al), copper (Cu), or chalcogen element. Is. Examples of chalcogen elements include tellurium (Te), selenium (Se), and sulfur (S).
  • the transition metal element is an element of Group 4 to Group 6 of the Periodic Table.
  • titanium (Ti), zirconium (Zr), hafnium (Hf), vanadium (V), niobium (Nb), tantalum ( Ta), chromium (Cr), molybdenum (Mo), tungsten (W) and the like can be mentioned.
  • the ion source layer is composed of one or more of the above-mentioned movable elements.
  • the ion source layer is oxygen (O), nitrogen (N), an element other than the above-mentioned moving elements (for example, manganese (Mn), cobalt (Co), iron (Fe), nickel (Ni), or platinum (Pt). )), Or silicon (Si) or the like may be contained.
  • FIG. 1 is a diagram showing an example of a three-dimensional image of a cross-point memory according to the first embodiment of the present technology.
  • This cross-point memory is provided at each intersection of a plurality of bit lines (BL: BitLine) 211 extending in a predetermined direction and a plurality of word lines (WL: WordLine) 212 extending in a direction different from the bit line 211. It is a non-volatile memory in which each memory cell is arranged. It is assumed that one of the plurality of bit lines 211 and the plurality of word lines 212 extends in the vertical direction and the other extends in the horizontal direction and is orthogonal to each other.
  • the plurality of bit lines 211 are signal lines output from the bit line decoder, and a voltage is applied to the memory cells at a predetermined timing.
  • the plurality of word lines 212 are signal lines output from the word line decoder, and a voltage is applied to the memory cells at a predetermined timing. Therefore, at the intersection of the plurality of bit lines 211 and the plurality of word lines 212, the memory cell to which the voltage is applied is selected, and the write or read operation is performed.
  • Each of the memory cells at the intersection of the plurality of bit lines 211 and the plurality of word lines 212 includes switch layers 121 and 122, intermediate electrodes 131 and 139, and a resistance change layer 141.
  • the switch layers 121 and 122 operate the switch according to the applied voltage, and have either an on state or an off state. That is, when a voltage higher than a predetermined threshold voltage is applied, the switch layers 121 and 122 transition to a low resistance state and are turned on, and otherwise are turned off in a high resistance state.
  • any of the switch layers 121 and 122 contains, for example, at least one of oxygen (O), sulfur (S), selenium (Se) and tellurium (Te). It is assumed that any of the switch layers 121 and 122 is an ovonic threshold switch (OTS). More specifically, any of the switch layers 121 and 122 contains any of the compositions of BTe, CTe, BCTe, CSiTe, BSiTe, BCSiTe, BTeN, CTeN, BCTeN, CSiTeN, BSiTeN, BCSiTeN. It is preferably configured.
  • the intermediate electrode 131 is an electrode that divides the switch layers 121 and 122. That is, the switch layers 121 and 122 are arranged so as to sandwich the intermediate electrode 131.
  • the direction in which the switch layers 121 and 122 sandwich the intermediate electrode 131 is the direction in which the bit line 211 and the word line 212 face each other.
  • the intermediate electrode 139 is an electrode sandwiched between the switch layer 121 and the resistance change layer 141.
  • the intermediate electrodes 131 and 139 may function as long as the divided switch layers 121 and 122 are in the on or off state. Therefore, the material of the intermediate electrode 131 is tungsten (W), tungsten nitride (WN), titanium (Ti), titanium nitride (TiN), carbon (C), copper (Cu), aluminum (Al), molybdenum (Mo). ), Tantalum (Ta), tantalum nitride (TaN), ruthenium (Ru), and the like, and general materials such as tetrahydrofuran thereof may be used.
  • the resistance change layer 141 has a property of changing the resistance state, and is a memory element indicating one of a low resistance state (LRS: Low Resistance State) and a high resistance state (HRS: High Resistance State). is there.
  • the distribution of the cumulative number of bits when a predetermined read voltage is applied to the resistance change layer 141 is classified into either a low resistance state or a high resistance state with a predetermined threshold value as a boundary. Further, by applying a predetermined set voltage or reset voltage to the resistance change layer 141, it transitions to either a low resistance state or a high resistance state.
  • the resistance change layer 141 functions as a memory element indicating either a binary value of "0" or "1".
  • the resistance change layer 141 is an example of the storage layer described in the claims.
  • the resistance change layer 141 can use ReRAM, PCM (Phase Change Memory), STT-MRAM (Spin Transfer Torque Magnetoresistive Random Access Memory), FeRAM (Ferroelectric Random Access Memory), or the like. ..
  • FIG. 2 is a diagram showing a structural example of a selection element according to an embodiment of the present technology.
  • the switch layers 121 and 122 are divided by the intermediate electrode 131 and arranged so as to sandwich the intermediate electrode 131.
  • the structure as a selection element is shown.
  • the upper electrode 111 is shown above the switch layer 121
  • the lower electrode 112 is shown below the switch layer 122.
  • the upper electrode 111 and the lower electrode 112 are examples of the first and second electrodes described in the claims.
  • FIG. 3 is a diagram showing the current-voltage characteristics of the switch layer. It should be noted that the figure shows the characteristics in which the selection element and the transistor are connected in series to limit the current.
  • a in the figure shows the current-voltage characteristics before and after the switch layer in the conventional structure deteriorates due to repeated operation and short-circuits.
  • the threshold voltage of the switch layer before deterioration is Vb.
  • the current can be switched according to the voltage with reference to the threshold voltage Vb, and has a function as a switch layer.
  • Vb threshold voltage
  • the switch layer does not function with respect to changes in voltage. Therefore, when the switch layer deteriorates due to repeated operation and short-circuits, a large current flows through the memory element combined with the short-circuited selection element, and other memory elements on the same wiring cannot be selected, and the information of those memory elements is lost. It will be lost.
  • either one of the switch layers 121 and 122 when either one of the switch layers 121 and 122 is short-circuited due to repeated operation, it functions as a selection element having a threshold voltage of either Vb1 or Vb2. If the magnitudes of Vb1 or Vb2 are different, it is difficult to determine which of the switch layers 121 and 122 has deteriorated first and short-circuited for each selection element. Therefore, the selection having the smaller threshold voltage of Vb1 and Vb2 is selected. It needs to be treated as an element. Further, as the selection element of the cross point type memory, it is generally preferable that the threshold voltage is large.
  • the threshold voltage of the selection element becomes maximum when Vb1 and Vb2 have the same magnitude.
  • Vb1 and Vb2 have the same size in order to function as a selection element having a larger threshold voltage when one of them deteriorates and short-circuits. Therefore, it is desirable that the switch layers 121 and 122 have the same material composition so that Vb1 and Vb2 have the same size.
  • Vb1 + Vb2 + Vb3 have the same size, if any one of the switch layers deteriorates and short-circuits, the threshold voltage of the selection element has a size of two-thirds of that before the deterioration.
  • the threshold voltage that functions as a selection element can be increased as compared with the case where the switch layer is two layers.
  • the number of switch layers constituting one selection element is not limited to two layers, and may be three or more layers.
  • FIG. 4 is a diagram showing the film thickness dependence of the threshold voltage of the switch layer.
  • BCTeN containing tellurium (Te), which is a chalcogenide element, is assumed as the switch layer. Further, titanium (TiN) is assumed as one electrode, and tungsten (W) is assumed as the other electrode. The figure shows the value when the intermediate electrode is not included.
  • the switch layers 121 and 122 are used as in this embodiment, when each has a film thickness of 20 nm, each has a threshold voltage of 2 V. That is, in order to obtain a total threshold voltage of 4 V by the switch layers 121 and 122, a total film thickness of 40 nm is sufficient. Assuming that the resistance component of the intermediate electrode 131 is about several K ohms, the threshold voltage is not affected by the intermediate electrode 131. Therefore, the switch layers 121 and 122 connected in series have one threshold voltage of 4 V. This is because it is considered to function as a selection element.
  • the film thickness can be reduced by dividing the switch layers 121 and 122 by the intermediate electrode 131. Since the thickness of the intermediate electrode 131 is assumed to be about 1 to 2 nm, the influence of the thickness of the intermediate electrode 131 itself is small. In this way, even if the switch layers 121 and 122 are divided by the intermediate electrode 131, the switch layers electrically connected in series function as one selection element and can have the same threshold voltage as the conventional one. At this time, since the film thickness of the switch layers 121 and 122 as a whole can be reduced, the aspect ratio at the time of etching processing becomes small, which is advantageous for miniaturization. Further, if the switch layers 121 and 122 have different material configurations, the conditions for etching are changed, which leads to a decrease in the productivity of microfabrication. Therefore, it is desirable that the switch layers 121 and 122 have the same material configurations.
  • any of the switch layers 121 and 122 is bidirectional, such as a bidirectional diode, that is, a MIM (Metal-Insulator-Metal) diode or a punch-through diode.
  • a bidirectional diode that is, a MIM (Metal-Insulator-Metal) diode or a punch-through diode.
  • Any type of switch layer that operates can be used, even if it is a general one.
  • any of the switch layers 121 and 122 may have a negative resistance component as a voltage-current characteristic.
  • the partial pressures related to the switch layers 121 and 122 decrease, and the partial pressure applied to the memory elements connected in series increases by the same amount. Since the partial pressure applied to the memory element increases as compared with the case where it does not have a negative resistance component, the net voltage required to drive the selection element and the memory element connected in series can be reduced. Therefore, a switch layer capable of bidirectional operation having a negative resistance component such as one containing a chalcogenide element, a so-called OTS material, is desirable.
  • the plurality of switch layers 121 and 122 constituting the selection element may operate in one direction.
  • any of the switch layers 121 and 122 is a PN diode, a PIN (P-Intrinsic-N) diode, or a PIP (P-Intrinsic-P) diode.
  • Schottky diodes, Zener diodes, avalanche diodes, etc. regardless of the type.
  • the switch layers 121 and 122 have a negative resistance component
  • the following advantages can be mentioned.
  • the phenomenon that the differential resistance of the current-voltage characteristic becomes negative (negative differential resistance) at the time of state transition between the off state and the on state is often seen when a chalcogen element is contained.
  • the switch layer shifts to the on state the partial pressure of the switch layer decreases.
  • the wiring connected to both ends of the selection element and the memory element has a parasitic capacitance, and a phenomenon occurs in which a transient current flows so that the amount of charge accumulated in the parasitic capacitance changes with this voltage change. Due to this transient current, the performance of the selection element and the memory element deteriorates.
  • the resistance value of the memory element changes due to Joule heat due to a transient current, and a malfunction as a memory may occur.
  • the intermediate electrode 131 by having the intermediate electrode 131, it can be expected that the transient current is suppressed by the resistance component of the intermediate electrode 131. That is, the switch layers 121 and 122 have resistances on the order of several K to several tens of K ohms when they are on, but on the other hand, the resistance component of the intermediate electrode 131 is also about several K to several tens of K ohms. The transient current can be suppressed.
  • the resistance is as high as several ohms or more, so that the resistance component of the intermediate electrode 131 is sufficiently small, and the intermediate electrode 131 does not affect the above-mentioned threshold voltage. ..
  • switch layers 121 and 122 may be selective elements in which the resistance value switches at a certain voltage and the current rapidly increases (snapback), or may be non-linear resistance layers that do not snap back.
  • FIG. 5 is a diagram showing a structural example of a memory cell according to the first embodiment of the present technology.
  • a in the figure shows a structural example similar to the above-mentioned crosspoint type memory.
  • the resistance change layer 141 is arranged directly below the upper electrode 111.
  • the resistance change layer 141 may be arranged anywhere as long as it is between the upper electrode 111 and the lower electrode 112.
  • FIG. 6 is a diagram showing an example of a three-dimensional image of the stacked cross-point memory according to the first embodiment of the present technology.
  • each of the memory cells is divided into switch layers 121 and 122 by the intermediate electrode 131.
  • the same effect as that of the single-layer cross-point memory described above can be obtained.
  • FIG. 7 is a diagram showing a modified example of the structure of the selection element according to the embodiment of the present technology.
  • FIG. 8 is a diagram showing a modified example of the structure of the selection element in the first embodiment of the present technology.
  • the resistance change layer 141 may be arranged anywhere as long as it is between the upper electrode 111 and the lower electrode 112.
  • the resistance change layer 141 is arranged directly below the upper electrode 111. In b in the figure, the resistance change layer 141 is arranged between the switch layers 121 and 122. In c in the figure, the resistance change layer 141 is arranged between the switch layers 122 and 123. Further, in d in the figure, the resistance change layer 141 is arranged directly above the lower electrode 112.
  • some intermediate electrodes may be omitted if necessary.
  • the step of switching the etching chamber at the time of etching can be omitted, and the manufacturing process can be simplified.
  • the switch layer by dividing the switch layer into a plurality of switch layers by the intermediate electrode, even if any switch layer is short-circuited due to deterioration, the remaining switch layer remains. It can function as a selection element. Further, this makes it possible to reduce the film thickness of the switch layer. Further, when the switch layer has a negative resistance component, it is possible to suppress the transient current due to Joule heat generated when the switch layer shifts to the on state.
  • FIG. 9 is a diagram showing an example of a three-dimensional image of the cross-point memory according to the second embodiment of the present technology.
  • the cross-point memory in the second embodiment is the same as the first embodiment described above in that the memory cells are arranged at the intersections of the plurality of bit lines 211 and the plurality of word lines 212.
  • the memory element is configured by the resistance changing layer 141, but in this second embodiment, the memory element is configured by the laminated structure of the resistance changing layer 141 and the ion source layer 142. doing.
  • the ion source layer 142 contains a movable element that forms a conduction path in the resistance change layer 141 by applying an electric field.
  • This moving element is, for example, a transition metal element, aluminum (Al), copper (Cu), or chalcogen element.
  • chalcogen elements include tellurium (Te), selenium (Se), and sulfur (S).
  • the transition metal element is an element of Group 4 to Group 6 of the Periodic Table. For example, titanium (Ti), zirconium (Zr), hafnium (Hf), vanadium (V), niobium (Nb), tantalum ( Ta), chromium (Cr), molybdenum (Mo), tungsten (W) and the like can be mentioned.
  • the ion source layer 142 is configured to contain one or more of the above-mentioned movable elements. Further, the ion source layer 142 includes oxygen (O), nitrogen (N), elements other than the above-mentioned moving elements (for example, manganese (Mn), cobalt (Co), iron (Fe), nickel (Ni), or platinum (for example). Pt))), silicon (Si) and the like may be contained.
  • the ion source layer 142 is an example of the storage layer described in the claims.
  • FIG. 10 is a diagram showing a structural example of a memory cell according to the second embodiment of the present technology.
  • a in the figure shows an example of a structure similar to the cross-point memory in the second embodiment described above.
  • the resistance change layer 141 and the ion source layer 142 are arranged directly below the upper electrode 111.
  • the resistance change layer 141 and the ion source layer 142 may be arranged anywhere as long as they are between the upper electrode 111 and the lower electrode 112.
  • FIG. 11 is a diagram showing an example of a three-dimensional image of the stacked cross-point memory according to the second embodiment of the present technology.
  • each of the memory cells is divided into switch layers 121 and 122 by the intermediate electrode 131.
  • the same effect as that of the single-layer cross-point memory described above can be obtained.
  • FIG. 12 is a diagram showing a modified example of the structure of the selection element according to the second embodiment of the present technology.
  • the number of switch layers is not limited to two, and may be three or more.
  • an example is shown in the case where the switch layers 121 to 123 are divided as described above.
  • the resistance change layer 141 and the ion source layer 142 may be arranged anywhere as long as they are between the upper electrode 111 and the lower electrode 112.
  • the resistance change layer 141 and the ion source layer 142 are arranged directly below the upper electrode 111.
  • the resistance change layer 141 and the ion source layer 142 are arranged between the switch layers 121 and 122.
  • the resistance change layer 141 and the ion source layer 142 are arranged between the switch layers 122 and 123.
  • the resistance change layer 141 and the ion source layer 142 are arranged directly above the lower electrode 112.
  • the resistance change layer 141 and the ion source layer 142 are used as the memory elements, they are divided into a plurality of switch layers by the intermediate electrode. It can be effective.
  • the present technology can have the following configurations. (1) With the first and second electrodes facing each other, An intermediate electrode arranged between the first and second electrodes and A selection element including a plurality of switch layers arranged so as to sandwich the intermediate electrode in opposite directions. (2) The selection element according to (1) above, wherein each of the plurality of switch layers transitions to a low resistance state when a voltage higher than a predetermined threshold voltage is applied, and is in a high resistance state otherwise. (3) The selection element according to (1) or (2), wherein at least one of the plurality of switch layers can operate in both directions. (4) The selection element according to any one of (1) to (3) above, wherein at least one of the plurality of switch layers has a negative resistance component.
  • the selection element described in. (9) The selection element according to (1) above, wherein the plurality of switch layers are all made of the same material. (10) With the first and second electrodes facing each other, A storage layer arranged between the first and second electrodes, An intermediate electrode arranged between the first and second electrodes and A memory cell including a plurality of switch layers arranged so as to sandwich the intermediate electrode in opposite directions.
  • the storage layer includes an ion source layer containing at least one of tellurium (Te), aluminum (Al), copper (Cu), zirconium (Zr), nitrogen (N) and oxygen (O).
  • at least one of the plurality of switch layers contains at least one of oxygen (O), sulfur (S), selenium (Se) and tellurium (Te). The memory cell described in either.
  • a storage device including a plurality of memory cells each including a plurality of switch layers arranged so as to sandwich the intermediate electrode in opposite directions.

Landscapes

  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

複数のスイッチ層を備えて印加電圧に応じて選択制御を行う選択素子について、その選択素子としての使用可能期間を延ばす。　選択素子は、第１および第２の電極と、複数のスイッチ層と、中間電極とを備える。第１および第２の電極は、互いに対向して設けられる。中間電極は、第１および第２の電極の間に配置される。複数のスイッチ層は、中間電極を挟んで配置される。複数のスイッチ層が中間電極を挟む向きは、第１および第２の電極が対向する向きである。

Description

選択素子、メモリセル、および、記憶装置
　本技術は、選択素子に関する。詳しくは、印加電圧に応じて選択制御を行う選択素子、メモリ、および、記憶装置に関する。
　近年、ＲｅＲＡＭ（Resistance Random Access Memory）やＰＲＡＭ（Phase-Change Random Access Memory）等の抵抗変化型メモリに代表されるデータストレージ用の不揮発性メモリの開発が進んでいる。このような不揮発性メモリを記憶装置として利用するに当たり、単位セルあたりのフロア面積を小さくして、大容量化を可能にするように、クロスポイント型メモリの構成が注目されている。クロスポイント型メモリでは、交差する配線間の交点（クロスポイント）にメモリ素子と選択素子が配置される。選択素子としては、例えば、金属酸化物を用いて構成されたものや、ある電圧で抵抗値がスイッチして急激に電流が増大（スナップバック）する選択素子、カルコゲナイド材料を用いた選択素子（オボニック閾値スイッチ（ＯＴＳ：Ovonic Threshold Switch））などが挙げられる。例えば、積層された２つの層をスイッチ層として用いる選択素子が提案されている（例えば、特許文献１参照。）。
国際公開第２０１６／１５８４２９号
　上述の従来技術では、選択素子をオン状態に遷移させることにより、その選択素子に接続されるメモリ素子の書込みまたは読出しを可能にする。しかしながら、この選択素子は、選択動作を繰り返すと劣化が生じ、最終的にはショートしてしまう。複数のスイッチ層を有する場合であっても、形成される信号パスは共通であるため、何れかのスイッチ層が劣化してショートすると選択素子として機能しなくなってしまう。
　本技術はこのような状況に鑑みて生み出されたものであり、複数のスイッチ層を備える選択素子の使用可能期間を延ばすことを目的とする。
　本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、互いに対向する第１および第２の電極と、上記第１および第２の電極の間に配置された中間電極と、上記中間電極を上記対向する向きに挟んで配置された複数のスイッチ層とを具備する選択素子、メモリセルおよび記憶装置である。これにより、何れかのスイッチ層が劣化によりショートした場合であっても、残りのスイッチ層により選択素子として機能させるという作用をもたらす。
　また、この第１の側面において、上記複数のスイッチ層の各々は、所定の閾値電圧より高い電圧を印加すると低抵抗状態に遷移し、それ以外では高抵抗状態であるものであってもよい。これにより、印加される電圧に応じてスイッチ動作を行うという作用をもたらす。
　また、この第１の側面において、上記複数のスイッチ層のうち少なくとも１つは、双方向に動作可能であってもよい。また、上記複数のスイッチ層のうち少なくとも１つは、負性抵抗成分を備えてもよい。
　また、この第１の側面において、上記複数のスイッチ層のうち少なくとも１つは、酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）およびテルル（Ｔｅ）のうち少なくとも１種を含んでもよい。
　また、この第１の側面において、上記複数のスイッチ層のうち少なくとも１つは、双方向ダイオード、ＭＩＭダイオード、パンチスルーダイオード、ＰＮダイオード、ＰＩＮダイオード、 ＰＩＰダイオード、ショットキーダイオード、アバランシェダイオード、ツェナーダイオードの少なくとも何れかを含んでもよい。
　また、この第１の側面において、上記第１および第２の電極の間に配置された記憶層をさらに具備してもよい。この記憶層は、遷移金属酸化物からなる抵抗変化層、相変化型メモリ層、および、磁気抵抗変化型メモリ層のいずれかであってもよい。また、この記憶層は、例えば、イオン源層と抵抗変化層とが積層されていてもよい。イオン源層は、電界の印加によって抵抗変化層内に伝導パスを形成する可動元素を含んでおり、この可動元素は、例えば、遷移金属元素、アルミニウム（Ａｌ）、銅（Ｃｕ）、またはカルコゲン元素である。カルコゲン元素としては、例えば、テルル（Ｔｅ）、セレン（Ｓｅ）、または硫黄（Ｓ）が挙げられる。遷移金属元素としては、周期律表第４族乃至第６族の元素であり、例えば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、または、タングステン(Ｗ)などが挙げられる。イオン源層は、上述の可動元素を１種あるいは２種以上含んで構成されている。また、イオン源層は、酸素（Ｏ）、窒素（Ｎ）、上記可動元素以外の元素（例えば、マンガン（Ｍｎ）、コバルト（Ｃｏ）、鉄（Ｆe）、ニッケル（Ｎｉ）、または白金（Ｐｔ））、またはケイ素（Ｓｉ）等を含んでいても構わない。
本技術の第１の実施の形態におけるクロスポイント型メモリの立体イメージ例を示す図である。 本技術の実施の形態における選択素子の構造例を示す図である。 スイッチ層の電流電圧特性を示す図である。 スイッチ層の閾値電圧の膜厚依存性を示す図である。 本技術の第１の実施の形態におけるメモリセルの構造例を示す図である。 本技術の第１の実施の形態における積層クロスポイント型メモリの立体イメージ例を示す図である。 本技術の実施の形態における選択素子の構造の変形例を示す図である。 本技術の第１の実施の形態における選択素子の構造の変形例を示す図である。 本技術の第２の実施の形態におけるクロスポイント型メモリの立体イメージ例を示す図である。 本技術の第２の実施の形態におけるメモリセルの構造例を示す図である。 本技術の第２の実施の形態における積層クロスポイント型メモリの立体イメージ例を示す図である。 本技術の第２の実施の形態における選択素子の構造の変形例を示す図である。
　以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
　１．第１の実施の形態（スイッチ層の間に中間電極を設けた例）
　２．第２の実施の形態（イオン源層をさらに設けた例）
　＜１．第１の実施の形態＞
　［クロスポイント型メモリ］
　図１は、本技術の第１の実施の形態におけるクロスポイント型メモリの立体イメージ例を示す図である。
　このクロスポイント型メモリは、所定方向に伸びる複数のビットライン（ＢＬ：Bit Line）２１１と、ビットライン２１１とは異なる方向に伸びる複数のワードライン（ＷＬ：Word Line）２１２との交点の各々にメモリセルがそれぞれ配置された不揮発性のメモリである。複数のビットライン２１１と複数のワードライン２１２は、一方が垂直方向に伸び、他方が水平方向に伸びて、互いに直交することが想定される。
　複数のビットライン２１１は、ビットラインデコーダから出力される信号線であり、所定のタイミングでメモリセルに電圧が印加される。複数のワードライン２１２は、ワードラインデコーダから出力される信号線であり、所定のタイミングでメモリセルに電圧が印加される。したがって、複数のビットライン２１１および複数のワードライン２１２の交点において、電圧が印加されたメモリセルが選択され、書込みまたは読出しの動作が行われる。
　複数のビットライン２１１および複数のワードライン２１２の交点におけるメモリセルの各々は、スイッチ層１２１および１２２と、中間電極１３１および１３９と、抵抗変化層１４１とを備える。
　スイッチ層１２１および１２２は、印加電圧に応じてスイッチ動作を行うものであり、オン状態とオフ状態の何れかの状態を有する。すなわち、スイッチ層１２１および１２２は、所定の閾値電圧より高い電圧を印加すると低抵抗状態に遷移してオン状態となり、それ以外では高抵抗状態のオフ状態となる。
　このスイッチ層１２１および１２２の何れかは、例えば、酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）およびテルル（Ｔｅ）のうち少なくとも１種を含む。このスイッチ層１２１および１２２の何れかは、オボニック閾値スイッチ（ＯＴＳ）であることが想定される。より具体的には、このスイッチ層１２１および１２２の何れかは、ＢＴｅ、ＣＴｅ、ＢＣＴｅ、ＣＳｉＴｅ、ＢＳｉＴｅ、ＢＣＳｉＴｅ、ＢＴｅＮ、ＣＴｅＮ、ＢＣＴｅＮ、ＣＳｉＴｅＮ、ＢＳｉＴｅＮ、ＢＣＳｉＴｅＮのうちのいずれかの組成を含んで構成されていることが好ましい。
　中間電極１３１は、スイッチ層１２１および１２２を分割する電極である。すなわち、スイッチ層１２１および１２２は、中間電極１３１を挟んで配置される。スイッチ層１２１および１２２が中間電極１３１を挟む向きは、ビットライン２１１とワードライン２１２とが対向する向きである。また、中間電極１３９は、スイッチ層１２１と抵抗変化層１４１に挟まれる電極である。
　これら中間電極１３１および１３９は、分割されたスイッチ層１２１および１２２がオン状態またはオフ状態となるように機能するものであればよい。したがって、この中間電極１３１の材料は、タングステン（Ｗ）、窒化タングステン（ＷＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、炭素（Ｃ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、ルテニウム（Ｒｕ）などや、それらのシリサイド等の、一般的な材料でよい。
　抵抗変化層１４１は、抵抗状態が変化する性質を有するものであり、低抵抗状態（ＬＲＳ：Low Resistance State）と高抵抗状態（ＨＲＳ：High Resistance State）の何れか一方の状態を示すメモリ素子である。この抵抗変化層１４１に所定の読出し電圧を印加した際の累積ビット数の分布は、所定の閾値を境として低抵抗状態および高抵抗状態の何れかに区別される。また、この抵抗変化層１４１に所定のセット電圧またはリセット電圧を印加することにより、低抵抗状態および高抵抗状態の何れかに遷移する。これにより、この抵抗変化層１４１は、「０」または「１」の２値の何れかを示すメモリ素子として機能する。なお、抵抗変化層１４１は、特許請求の範囲に記載の記憶層の一例である。
　この抵抗変化層１４１は、抵抗変化型のメモリ素子として、ＲｅＲＡＭ、ＰＣＭ（Phase Change Memory）、ＳＴＴ－ＭＲＡＭ（Spin Transfer Torque Magnetoresistive Random Access Memory）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）などを用いることができる。
　［選択素子の特性］
　図２は、本技術の実施の形態における選択素子の構造例を示す図である。
　上述のように、スイッチ層１２１および１２２は、中間電極１３１によって分割され、中間電極１３１を挟んで配置される。ここでは、選択素子としての構造について示している。この例では、スイッチ層１２１の上側に上電極１１１を、スイッチ層１２２の下側に下電極１１２を、それぞれ示している。なお、上電極１１１および下電極１１２は、特許請求の範囲に記載の第１および第２の電極の一例である。
　以下、この構造例について選択素子としての特性を考察する。
　図３は、スイッチ層の電流電圧特性を示す図である。なお、同図は、選択素子とトランジスタを直列に接続して電流制限をした特性である。
　同図におけるａは、従来構造におけるスイッチ層が繰り返し動作により劣化してショートする前後の電流電圧特性を示している。劣化前のスイッチ層の閾値電圧をＶｂとしている。劣化前は、閾値電圧Ｖｂを基準として、電圧に応じて電流を切り替えることができ、スイッチ層としての機能を有している。しかし、劣化後はショートして、電圧の変化に対してスイッチ層としての機能を有していないことがわかる。したがって、繰り返し動作によってスイッチ層が劣化してショートすると、ショートした選択素子に組み合わせられるメモリ素子に大電流が流れ、同一配線上にある他のメモリ素子が選択できず、それらのメモリ素子の情報が失われてしまう。
　同図におけるｂは、本技術の実施の形態において中間電極１３１に分割されたスイッチ層１２１および１２２の一方が劣化してショートする前後の電流電圧特性を示している。このとき、スイッチ層１２１および１２２のそれぞれの閾値電圧をＶｂ１、Ｖｂ２とすると、スイッチ層１２１とスイッチ層１２２とを合わせた１つの選択素子としての閾値電圧Ｖｂは、劣化してショートする前はＶｂ＝Ｖｂ１＋Ｖｂ２であり、ショートした後はＶｂ２となる。すなわち、この場合、片方のスイッチ層のみがショートしても、もう片方のスイッチ層により閾値電圧Ｖｂ２をもつ選択素子として機能する。この選択素子に印加される電圧を閾値電圧Ｖｂ２以下にすれば、同一配線上の他のメモリ素子も選択することができる。スイッチ層１２１および１２２のいずれか一方がショートした時点で、同一配線上の他のメモリ素子の情報を読み出し、別の配線上のメモリ素子に情報を移すことができるため、情報が失われることを回避することが可能となる。
　また、繰り返し動作によってスイッチ層１２１および１２２のいずれか一方がショートした時、Ｖｂ１もしくはＶｂ２のどちらかの閾値電圧を持つ選択素子として機能する。Ｖｂ１もしくはＶｂ２の大きさが異なると、スイッチ層１２１および１２２のどちらが先に劣化してショートしたかを選択素子毎に判別することは難しいため、Ｖｂ１とＶｂ２のうち小さい方の閾値電圧を持つ選択素子として扱う必要がある。また、クロスポイント型メモリの選択素子としては、閾値電圧が大きい方が一般的に好ましい。したがって、スイッチ層１２１および１２２のどちらか片方が劣化しショートした場合の選択素子の閾値電圧が最大になるのは、Ｖｂ１とＶｂ２が同等の大きさを持つ場合である。このとき、どちらが先にショートしても、選択素子として機能する閾値電圧に差は生じることがなく、いずれか一方が先に劣化してショートした際の閾値電圧は、いずれか一方が劣化してショートする前に比べて２分の１となる。したがって、片方が劣化してショートした場合、より大きな閾値電圧を持つ選択素子として機能させるため、Ｖｂ１とＶｂ２が同等の大きさを持つことが望ましい。したがって、スイッチ層１２１および１２２は、Ｖｂ１とＶｂ２が同等の大きさを持つように同種の材料構成であることが望ましい。
　同図におけるｃは、３つのスイッチ層が電気的に繋がり一つの選択素子として機能する場合の電流電圧特性を示す。３つのスイッチ層の閾値電圧をそれぞれＶｂ１、Ｖｂ２、Ｖｂ３とすると、１つの選択素子としての閾値電圧はＶｂ＝Ｖｂ１＋Ｖｂ２＋Ｖｂ３である。繰り返し動作によって、３つのスイッチ層のうち、たとえばＶｂ１の閾値をもつスイッチ層が劣化してショートしても、閾値電圧Ｖｂ＝Ｖｂ２＋Ｖｂ３を持つ選択素子として機能することができる。例えば、Ｖｂ１＋Ｖｂ２＋Ｖｂ３が同等の大きさを持つ場合、いずれか１つのスイッチ層が劣化してショートすると、選択素子の閾値電圧は劣化前に比べて３分の２の大きさを持つ。スイッチ層が２層である場合に比べると、選択素子として機能する閾値電圧を大きくすることができる。このように、一つの選択素子を構成するスイッチ層の数は２層に限定されるものではなく、３層以上であってもよい。
　図４は、スイッチ層の閾値電圧の膜厚依存性を示す図である。
　同図では、スイッチ層として、カルコゲナイド元素であるテルル（Ｔｅ）を含むＢＣＴｅＮを想定している。また、一方の電極としてチタン（ＴｉＮ）、他方の電極としてタングステン（Ｗ）を想定している。なお、同図は中間電極を含まない場合の値を示している。
　この図から、従来のような中間電極を含まないスイッチ層では、例えば閾値電圧４Ｖを得るためには、４５ｎｍ以上の膜厚が必要であることがわかる。一方、この実施の形態のようにスイッチ層１２１および１２２を用いた場合、それぞれが２０ｎｍの膜厚を有するとき、それぞれが２Ｖの閾値電圧を有する。すなわち、スイッチ層１２１および１２２によって計４Ｖの閾値電圧を得るためには、計４０ｎｍの膜厚で足りることになる。これは、中間電極１３１の抵抗成分を数Ｋオーム程度と想定すると、閾値電圧としては中間電極１３１の影響は受けないため、直列に接続されるスイッチ層１２１および１２２は閾値電圧４Ｖを有する１つの選択素子として機能するものと考えられるからである。
　したがって、中間電極１３１によってスイッチ層１２１および１２２に分割することにより、膜厚を薄膜化することができる。中間電極１３１の厚みは１乃至２ｎｍ程度であることが想定されるため、中間電極１３１自体の厚みによる影響は少ない。このように、中間電極１３１によってスイッチ層１２１および１２２に分割しても、電気的に直列に繋がるスイッチ層が１つの選択素子として機能し、従来と同様の閾値電圧を有することができる。このとき、スイッチ層１２１および１２２の全体としての膜厚を薄くできるため、エッチング加工時のアスペクト比が小さくなり、微細化に有利である。また、スイッチ層１２１および１２２が異なる材料構成であると、エッチング加工する条件の変更が生じ、微細加工の生産性が低下に繋がるため、同種の材料構成であることが望ましい。
　このように、クロスポイント型メモリのための選択素子としての効果は、原理的に、中間電極１３１によって分割された複数のスイッチ層１２１および１２２直列に繋がることによって得られる。したがって、ＲｅＲＡＭなど双方向に動作するメモリ素子と組み合わせる際には、スイッチ層１２１および１２２の何れかは、双方向ダイオード、すなわち、ＭＩＭ（Metal-Insulator-Metal）ダイオードやパンチスルーダイオードなど双方向に動作するスイッチ層であれば、一般的なものでもその種類は問わない。
　また、スイッチ層１２１および１２２の何れかは、電圧電流特性として負性抵抗成分を有するものであってもよい。このとき、スイッチ層１２１および１２２がオン状態に移行することによってスイッチ層１２１および１２２に係る分圧が減少し、直列に繋がったメモリ素子に掛かる分圧が同じ分だけ増加することになる。負性抵抗成分を持たない場合に比べると、メモリ素子に掛かる分圧が増加するため、直列に繋がる選択素子とメモリ素子を駆動させるのに必要な正味の電圧を小さくすることができる。したがって、カルコゲナイド元素を含むもの、いわゆるＯＴＳ材料のような負性抵抗成分を持つ双方向動作可能なスイッチ層が望ましい。
　また、ＰＣＭのように単方向動作する抵抗変化メモリと組み合わせる選択素子には、選択素子を構成する複数のスイッチ層１２１および１２２は単方向動作するものでもよい。上述のように、複数のスイッチ層が直列に繋がってさえいれば、スイッチ層１２１および１２２の何れかは、ＰＮダイオード、ＰＩＮ（P-Intrinsic-N）ダイオード、ＰＩＰ（P-Intrinsic-P）ダイオード、ショットキーダイオード、ツェナーダイオード、アバランシェダイオードなど一般的なものでもその種類は問わない。
　また、スイッチ層１２１および１２２が負性抵抗成分を有する場合、以下の利点が挙げられる。一般に、オフ状態およびオン状態の状態遷移時において、電流電圧特性の微分抵抗が負になる現象（負性微分抵抗）は、カルコゲン元素を含む場合によく見られるものである。スイッチ層がオン状態に移行すると、スイッチ層の分圧は減少する。選択素子とメモリ素子の両端に繋がる配線は寄生容量を持ち、この電圧変化に付随して寄生容量に溜まる電荷量が変化するよう過渡電流が流れる現象が起きる。この過渡電流により、選択素子およびメモリ素子の性能が劣化する。例えばＰＣＭのように熱を動作原理にしたものは、過渡電流によるジュール熱によってメモリ素子の抵抗値が変化し、メモリとしての誤動作が起こり得る。この点、この実施の形態では、中間電極１３１を有することにより、中間電極１３１の抵抗成分によって過渡電流を抑制することが期待できる。すなわち、スイッチ層１２１および１２２はオン状態であれば数Ｋから数十Ｋオームのオーダの抵抗を有するが、その一方で中間電極１３１の抵抗成分も数Ｋから数十Ｋオーム程度であるため、過渡電流を抑制することができる。なお、スイッチ層１２１および１２２がオフ状態のときは数Ｍオーム以上の高抵抗であるため、中間電極１３１の抵抗成分は十分小さく、上述の閾値電圧としては中間電極１３１が影響を及ぼすものではない。
　なお、スイッチ層１２１および１２２は、ある電圧で抵抗値がスイッチして急激に電流が増大（スナップバック）する選択素子であってもよく、また、スナップバックしない非線形抵抗層であってもよい。
　［抵抗変化層の配置］
　図５は、本技術の第１の実施の形態におけるメモリセルの構造例を示す図である。
　同図におけるａは、上述のクロスポイント型メモリと同様の構造例を示すものである。この例では、抵抗変化層１４１は、上電極１１１の直下に配置されている。ただし、この抵抗変化層１４１は、上電極１１１と下電極１１２の間であれば、何れに配置しても構わない。
　したがって、同図におけるｂに示すように、スイッチ層１２１および１２２の間に配置してもよい。また、同図におけるｃに示すように、下電極１１２の直上に配置してもよい。
　［積層クロスポイント型メモリ］
　図６は、本技術の第１の実施の形態における積層クロスポイント型メモリの立体イメージ例を示す図である。
　上述の例では、対となるビットライン２１１およびワードライン２１２を設けて、その交点にメモリセルを設けたクロスポイント型メモリの例について説明した。ここでは、さらにビットライン２１３を設けて、ビットライン２１３とワードライン２１２の交点にさらにメモリセルを設けた積層クロスポイント型メモリの例を示す。
　この積層クロスポイント型メモリにおいても、上述の単層のクロスポイント型メモリと同様に、メモリセルの各々において中間電極１３１によってスイッチ層１２１および１２２に分割する。これにより、上述の単層のクロスポイント型メモリと同様の効果を得ることができる。
　［変形例］
　図７は、本技術の実施の形態における選択素子の構造の変形例を示す図である。
　上述の例では、中間電極１３１によって２つのスイッチ層１２１および１２２に分割する例について説明した。ここでは、さらに中間電極１３２を設けて３つのスイッチ層１２１乃至１２３に分割する例を示す。すなわち、この実施の形態における効果は、複数のスイッチ層が直列に繋がることにより得られるものであるため、スイッチ層の数は２層に限定されるものではなく、この例に示すように３層以上であってもよい。
　図８は、本技術の第１の実施の形態における選択素子の構造の変形例を示す図である。
　ここでは、上述のように３つのスイッチ層１２１乃至１２３に分割した場合の例を示している。この場合においても、抵抗変化層１４１は、上電極１１１と下電極１１２の間であれば、何れに配置しても構わない。
　同図におけるａでは、抵抗変化層１４１は、上電極１１１の直下に配置されている。同図におけるｂでは、抵抗変化層１４１は、スイッチ層１２１および１２２の間に配置されている。同図におけるｃでは、抵抗変化層１４１は、スイッチ層１２２および１２３の間に配置されている。また、同図におけるｄでは、抵抗変化層１４１は、下電極１１２の直上に配置されている。
　なお、この変形例において、必要に応じて一部の中間電極を省いてもよい。これにより、エッチングの際にエッチングチャンバーを切り替える工程を省くことができ、製造工程を簡単化することが可能である。
　このように、本技術の第１の実施の形態によれば、中間電極によって複数のスイッチ層に分割することにより、何れかのスイッチ層が劣化によりショートした場合であっても、残りのスイッチ層により選択素子として機能させることができる。また、これにより、スイッチ層の膜厚を薄膜化することができる。さらに、スイッチ層が負性抵抗成分を有する場合には、オン状態に移行する際に発生するジュール熱による過渡電流を抑制することができる。
　＜２．第２の実施の形態＞
　［クロスポイント型メモリ］
　図９は、本技術の第２の実施の形態におけるクロスポイント型メモリの立体イメージ例を示す図である。
　この第２の実施の形態におけるクロスポイント型メモリは、複数のビットライン２１１および複数のワードライン２１２の交点にメモリセルを配置した点において、上述の第１の実施の形態と同様である。上述の第１の実施の形態では、抵抗変化層１４１によってメモリ素子を構成していたが、この第２の実施の形態では、抵抗変化層１４１およびイオン源層１４２の積層構造によりメモリ素子を構成している。
　イオン源層１４２は、電界の印加によって抵抗変化層１４１内に伝導パスを形成する可動元素を含んでいる。この可動元素は、例えば、遷移金属元素、アルミニウム（Ａｌ）、銅（Ｃｕ）、またはカルコゲン元素である。カルコゲン元素としては、例えば、テルル（Ｔｅ）、セレン（Ｓｅ）、または硫黄（Ｓ）が挙げられる。遷移金属元素としては、周期律表第４族乃至第６族の元素であり、例えば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、または、タングステン(Ｗ)などが挙げられる。イオン源層１４２は、上述の可動元素を１種あるいは２種以上含んで構成されている。また、イオン源層１４２は、酸素（Ｏ）、窒素（Ｎ）、上記可動元素以外の元素（例えば、マンガン（Ｍｎ）、コバルト（Ｃｏ）、鉄（Ｆe）、ニッケル（Ｎｉ）、または白金（Ｐｔ））、またはケイ素（Ｓｉ）等を含んでいても構わない。なお、イオン源層１４２は、特許請求の範囲に記載の記憶層の一例である。
　［抵抗変化層の配置］
　図１０は、本技術の第２の実施の形態におけるメモリセルの構造例を示す図である。
　同図におけるａは、上述の第２の実施の形態におけるクロスポイント型メモリと同様の構造例を示すものである。この例では、抵抗変化層１４１およびイオン源層１４２は、上電極１１１の直下に配置されている。ただし、この抵抗変化層１４１およびイオン源層１４２は、上電極１１１と下電極１１２の間であれば、何れに配置しても構わない。
　したがって、同図におけるｂに示すように、スイッチ層１２１および１２２の間に配置してもよい。また、同図におけるｃに示すように、下電極１１２の直上に配置してもよい。
　［積層クロスポイント型メモリ］
　図１１は、本技術の第２の実施の形態における積層クロスポイント型メモリの立体イメージ例を示す図である。
　上述の例では、対となるビットライン２１１およびワードライン２１２を設けて、その交点にメモリセルを設けたクロスポイント型メモリの例について説明した。ここでは、上述の第１の実施の形態の場合と同様に、さらにビットライン２１３を設けて、ビットライン２１３とワードライン２１２の交点にさらにメモリセルを設けた積層クロスポイント型メモリの例を示す。
　この積層クロスポイント型メモリにおいても、上述の単層のクロスポイント型メモリと同様に、メモリセルの各々において中間電極１３１によってスイッチ層１２１および１２２に分割する。これにより、上述の単層のクロスポイント型メモリと同様の効果を得ることができる。
　［変形例］
　図１２は、本技術の第２の実施の形態における選択素子の構造の変形例を示す図である。
　上述の第１の実施の形態において説明したように、スイッチ層の数は２層に限定されるものではなく、３層以上であってもよい。ここでは、上述のように３つのスイッチ層１２１乃至１２３に分割した場合の例を示している。この場合においても、抵抗変化層１４１およびイオン源層１４２は、上電極１１１と下電極１１２の間であれば、何れに配置しても構わない。
　同図におけるａでは、抵抗変化層１４１およびイオン源層１４２は、上電極１１１の直下に配置されている。同図におけるｂでは、抵抗変化層１４１およびイオン源層１４２は、スイッチ層１２１および１２２の間に配置されている。同図におけるｃでは、抵抗変化層１４１およびイオン源層１４２は、スイッチ層１２２および１２３の間に配置されている。また、同図におけるｄでは、抵抗変化層１４１およびイオン源層１４２は、下電極１１２の直上に配置されている。
　このように、本技術の第２の実施の形態によれば、メモリ素子として抵抗変化層１４１およびイオン源層１４２を用いた場合においても、中間電極によって複数のスイッチ層に分割することによる上述の効果を奏することができる。
　なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
　なお、本技術は以下のような構成もとることができる。
（１）互いに対向する第１および第２の電極と、
　前記第１および第２の電極の間に配置された中間電極と、
　前記中間電極を前記対向する向きに挟んで配置された複数のスイッチ層と
を具備する選択素子。
（２）前記複数のスイッチ層の各々は、所定の閾値電圧より高い電圧を印加すると低抵抗状態に遷移し、それ以外では高抵抗状態である
前記（１）に記載の選択素子。
（３）前記複数のスイッチ層のうち少なくとも１つは、双方向に動作可能である
前記（１）または（２）に記載の選択素子。
（４）前記複数のスイッチ層のうち少なくとも１つは、負性抵抗成分を備える
前記（１）から（３）のいずれかに記載の選択素子。
（５）前記複数のスイッチ層のうち少なくとも１つは、酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）およびテルル（Ｔｅ）のうち少なくとも１種を含む
前記（１）から（４）のいずれかに記載の選択素子。
（６）前記複数のスイッチ層のうち少なくとも１つは、双方向ダイオードを含む
前記（１）から（５）のいずれかに記載の選択素子。
（７）前記複数のスイッチ層のうち少なくとも１つは、ＭＩＭダイオードおよびパンチスルーダイオードの少なくとも何れかを含む
前記（１）から（５）のいずれかに記載の選択素子。
（８）前記複数のスイッチ層のうち少なくとも１つは、ＰＮダイオード、ＰＩＮダイオード、 ＰＩＰダイオード、ショットキーダイオード、アバランシェダイオード、ツェナーダイオードの少なくとも何れかを含む
前記（１）から（５）のいずれかに記載の選択素子。
（９）　前記複数のスイッチ層は、いずれも同種の材料からなる
前記（１）に記載の選択素子。
（１０）互いに対向する第１および第２の電極と、
　前記第１および第２の電極の間に配置された記憶層と、
　前記第１および第２の電極の間に配置された中間電極と、
　前記中間電極を前記対向する向きに挟んで配置された複数のスイッチ層と
を具備するメモリセル。
（１１）前記記憶層は、遷移金属酸化物からなる抵抗変化層、相変化型メモリ層、および、磁気抵抗変化型メモリ層のいずれかである
前記（９）に記載のメモリセル。
（１２）前記記憶層は、テルル（Ｔｅ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、ジルコニウム（Ｚｒ）、窒素（Ｎ）および酸素（Ｏ）のうちの少なくとも１種を含むイオン源層と、酸化物材料からなる抵抗変化層とを含む
前記（９）に記載のメモリセル。
（１３）前記複数のスイッチ層のうち少なくとも１つは、酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）およびテルル（Ｔｅ）のうち少なくとも１種を含む
前記（９）から（１１）のいずれかに記載のメモリセル。
（１４）互いに対向する第１および第２の電極と、前記第１および第２の電極の間に配置された記憶層と、前記第１および第２の電極の間に配置された中間電極と、前記中間電極を前記対向する向きに挟んで配置された複数のスイッチ層とを各々が備える複数のメモリセルを具備する記憶装置。
　１１１　上電極
　１１２　下電極
　１２１～１２３　スイッチ層
　１３１～１３３、１３９　中間電極
　１４１　抵抗変化層
　１４２　イオン源層
　２１１、２１３　ビットライン
　２１２　ワードライン

Claims (14)

  1. 　互いに対向する第１および第２の電極と、
    　前記第１および第２の電極の間に配置された中間電極と、
    　前記中間電極を前記対向する向きに挟んで配置された複数のスイッチ層と
    を具備する選択素子。
  2. 　前記複数のスイッチ層の各々は、所定の閾値電圧より高い電圧を印加すると低抵抗状態に遷移し、それ以外では高抵抗状態である
    請求項１記載の選択素子。
  3. 　前記複数のスイッチ層のうち少なくとも１つは、双方向に動作可能である
    請求項１記載の選択素子。
  4. 　前記複数のスイッチ層のうち少なくとも１つは、負性抵抗成分を備える
    請求項１記載の選択素子。
  5. 　前記複数のスイッチ層のうち少なくとも１つは、酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）およびテルル（Ｔｅ）のうち少なくとも１種を含む
    請求項１記載の選択素子。
  6. 　前記複数のスイッチ層のうち少なくとも１つは、双方向ダイオードを含む
    請求項１記載の選択素子。
  7. 　前記複数のスイッチ層のうち少なくとも１つは、ＭＩＭダイオードおよびパンチスルーダイオードの少なくとも何れかを含む
    請求項１記載の選択素子。
  8. 　前記複数のスイッチ層のうち少なくとも１つは、ＰＮダイオード、ＰＩＮダイオード、 ＰＩＰダイオード、ショットキーダイオード、アバランシェダイオード、ツェナーダイオードの少なくとも何れかを含む
    請求項１記載の選択素子。
  9. 　前記複数のスイッチ層は、いずれも同種の材料からなる
    請求項１記載の選択素子。
  10. 　互いに対向する第１および第２の電極と、
    　前記第１および第２の電極の間に配置された記憶層と、
    　前記第１および第２の電極の間に配置された中間電極と、
    　前記中間電極を前記対向する向きに挟んで配置された複数のスイッチ層と
    を具備するメモリセル。
  11. 　前記記憶層は、遷移金属酸化物からなる抵抗変化層、相変化型メモリ層、および、磁気抵抗変化型メモリ層のいずれかである
    請求項９記載のメモリセル。
  12. 　前記記憶層は、テルル（Ｔｅ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、ジルコニウム（Ｚｒ）、窒素（Ｎ）および酸素（Ｏ）のうちの少なくとも１種を含むイオン源層と、酸化物材料からなる抵抗変化層とを含む
    請求項９記載のメモリセル。
  13. 　前記複数のスイッチ層のうち少なくとも１つは、酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）およびテルル（Ｔｅ）のうち少なくとも１種を含む
    請求項９記載のメモリセル。
  14. 　互いに対向する第１および第２の電極と、前記第１および第２の電極の間に配置された記憶層と、前記第１および第２の電極の間に配置された中間電極と、前記中間電極を前記対向する向きに挟んで配置された複数のスイッチ層とを各々が備える複数のメモリセルを具備する記憶装置。
PCT/JP2020/017291 2019-06-26 2020-04-22 選択素子、メモリセル、および、記憶装置 WO2020261736A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202080044458.0A CN114008806A (zh) 2019-06-26 2020-04-22 选择元件、存储器单元和存储装置
US17/620,224 US20220238602A1 (en) 2019-06-26 2020-04-22 Selection element, memory cell, and storage device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019118281A JP2021005611A (ja) 2019-06-26 2019-06-26 選択素子、メモリセル、および、記憶装置
JP2019-118281 2019-06-26

Publications (1)

Publication Number Publication Date
WO2020261736A1 true WO2020261736A1 (ja) 2020-12-30

Family

ID=74061615

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/017291 WO2020261736A1 (ja) 2019-06-26 2020-04-22 選択素子、メモリセル、および、記憶装置

Country Status (5)

Country Link
US (1) US20220238602A1 (ja)
JP (1) JP2021005611A (ja)
CN (1) CN114008806A (ja)
TW (1) TW202105681A (ja)
WO (1) WO2020261736A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022051104A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 スイッチング素子

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135206A (ja) * 2007-11-29 2009-06-18 Sony Corp メモリセル
WO2012169198A1 (ja) * 2011-06-10 2012-12-13 パナソニック株式会社 不揮発性記憶素子、その製造方法及び初期ブレーク方法、並びに不揮発性記憶装置
JP2014530491A (ja) * 2011-09-14 2014-11-17 インテル・コーポレーション 抵抗変化メモリ装置用電極
WO2016129306A1 (ja) * 2015-02-10 2016-08-18 ソニー株式会社 選択素子およびメモリセルならびに記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135206A (ja) * 2007-11-29 2009-06-18 Sony Corp メモリセル
WO2012169198A1 (ja) * 2011-06-10 2012-12-13 パナソニック株式会社 不揮発性記憶素子、その製造方法及び初期ブレーク方法、並びに不揮発性記憶装置
JP2014530491A (ja) * 2011-09-14 2014-11-17 インテル・コーポレーション 抵抗変化メモリ装置用電極
WO2016129306A1 (ja) * 2015-02-10 2016-08-18 ソニー株式会社 選択素子およびメモリセルならびに記憶装置

Also Published As

Publication number Publication date
CN114008806A (zh) 2022-02-01
US20220238602A1 (en) 2022-07-28
TW202105681A (zh) 2021-02-01
JP2021005611A (ja) 2021-01-14

Similar Documents

Publication Publication Date Title
JP5501966B2 (ja) 多状態の不揮発性メモリ素子
CN103238185B (zh) 非易失性半导体存储装置及其写入方法
CN102339952B (zh) 存储元件及其驱动方法以及存储装置
US9966139B2 (en) Resistive random access memory device
KR20170134381A (ko) 스위치 소자 및 기억 장치
JPWO2006137111A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP5270809B2 (ja) 不揮発性記憶素子、及び不揮発性記憶装置
US11522132B2 (en) Storage device and storage unit with a chalcogen element
US20120168706A1 (en) Resistance random access memory
TWI759457B (zh) 記憶裝置
JP2013197420A (ja) 抵抗変化メモリ素子
WO2020261736A1 (ja) 選択素子、メモリセル、および、記憶装置
WO2013136731A1 (ja) 抵抗変化型不揮発性記憶装置
US10497437B1 (en) Decoding scheme for 3D cross-point memory array
US11967375B2 (en) Memory cell with built-in amplifying function, memory device and method using the same
KR20140013364A (ko) 가변 저항 메모리 장치 및 그 제조 방법
TW201828455A (zh) 隨機存取記憶體結構
WO2012102025A1 (ja) 不揮発性記憶装置
TW202407704A (zh) 一次性可編程記憶體及其操作方法及半導體裝置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20831864

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20831864

Country of ref document: EP

Kind code of ref document: A1