WO2020235092A1 - フィルタ回路 - Google Patents

フィルタ回路 Download PDF

Info

Publication number
WO2020235092A1
WO2020235092A1 PCT/JP2019/020507 JP2019020507W WO2020235092A1 WO 2020235092 A1 WO2020235092 A1 WO 2020235092A1 JP 2019020507 W JP2019020507 W JP 2019020507W WO 2020235092 A1 WO2020235092 A1 WO 2020235092A1
Authority
WO
WIPO (PCT)
Prior art keywords
line
filter circuit
wiring surface
circuit
electrically connected
Prior art date
Application number
PCT/JP2019/020507
Other languages
English (en)
French (fr)
Inventor
藤之 中本
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2019/020507 priority Critical patent/WO2020235092A1/ja
Publication of WO2020235092A1 publication Critical patent/WO2020235092A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details

Definitions

  • the present invention relates to a filter circuit.
  • An electronic device equipped with a circuit element such as an LSI (Large Scale Integrated Circuit) or an IC (Integrated Circuit) is provided with a filter circuit in order to remove electromagnetic noise in a high frequency band leaking from the circuit element.
  • a circuit element such as an LSI (Large Scale Integrated Circuit) or an IC (Integrated Circuit)
  • the first and second power supply lines are connected at a connection point, the connection point is connected to ground via a bypass capacitor, and the first and second power supply lines are electromagnetically coupled to each other.
  • a circuit equivalent to the mutual inductance of the inductance value-M being connected to the ground line is realized, the inductance value of the parasitic inductor of the ground line, and the inductance of the parasitic inductor of the bypass capacitor.
  • a filter circuit is disclosed in which the first and second power supply lines are formed so as to match the combined inductor of the value and the mutual inductor-M.
  • the filter circuit disclosed in Patent Document 1 is used for a power supply
  • FIG. 9 is a configuration diagram showing an example of the configuration of a main part of the conventional filter circuit 200 disclosed in Patent Document 1.
  • the first power supply line 220, the second power supply line 230, and the bypass capacitor 250 are mounted on the first wiring surface 211 of the printed circuit board 210, and the second wiring surface 212 of the printed circuit board 210 is mounted.
  • the ground conductor surface 260, and the connection line 240 are mounted.
  • the first power supply line 220, the connection line 240, and the second power supply line 230 are connected in series via vias 213 and 214.
  • One end of the bypass capacitor 250 is connected to the second power supply line 230, and the other end is connected to the ground conductor surface 260 via the via 215.
  • the first proximity line 221 which is a part of the first power supply line 220 and the second proximity line 231 which is a part of the second power supply line 230 are connected to each other. They are connected in series via 240.
  • the first proximity line 221 and the second proximity line 231 form a mutual inductance by magnetic coupling.
  • FIG. 10 is an equivalent circuit of the conventional filter circuit 200 shown in FIG.
  • a mutual inductance 270 is formed by the first proximity line 221 and the second proximity line 231.
  • the mutual inductance 270 appears as ⁇ M, which has a negative inductance value.
  • the inductor 222 shown in FIG. 10 is a combination of the parasitic inductor of the first proximity line 221 having an inductance value of L1 and the mutual inductance of the first proximity line 221.
  • the inductor 232 shown in FIG. 10 is a combination of the parasitic inductor of the second proximity line 231 having an inductance value of L2 and the mutual inductance of the second proximity line 231.
  • the inductance value ⁇ M of the mutual inductance 270, the inductance value Lp of the parasitic inductor 251 of the bypass capacitor 250, and the inductance value L4 of the parasitic inductor 252 of the bypass circuit including the bypass capacitor 250 are mutually exclusive. Cancel each other. Therefore, in the conventional filter circuit 200, deterioration of the performance of the bypass circuit can be suppressed without adding new electronic components, and the power supply quality can be improved.
  • the width of the power supply line or the connection line arranged on the printed circuit board in the direction orthogonal to the extending direction of the wire in the plane orthogonal to the printed circuit board is larger than the width in the thickness direction of the printed circuit board. It is twice to several tens of times larger. Therefore, in the conventional filter circuit 200 described in Patent Document 1, since the first proximity line 221 and the connection line 240 are located in the vicinity of the printed circuit board 210, the first proximity line 221 and the connection line 240 are connected to each other. Due to the influence of the mutual inductance generated between them, the deterioration of the bypass performance due to the parasitic inductor of the wiring used when connecting the bypass capacitor 250 cannot be sufficiently suppressed.
  • the present invention is for solving the above-mentioned problems, and an object of the present invention is to provide a filter circuit capable of sufficiently suppressing performance deterioration of a bypass circuit including a bypass capacitor.
  • the filter circuit according to the present invention includes a first line, a second line, a ground conductor surface, a third line and a third line which are partially arranged to face and parallel to a part of the first line.
  • a first connection hole that electrically connects one end and one end of the second line, one end is electrically connected to the ground conductor surface, and the other end is one end of the first line or another of the third line.
  • the performance deterioration of the bypass circuit including the bypass capacitor can be sufficiently suppressed.
  • FIG. 1 is a cross-sectional view showing an example of a cross section of a printed circuit board constituting the filter circuit according to the first embodiment.
  • FIG. 2A is a configuration diagram showing an example of the configuration of a main part of the first wiring surface in the filter circuit according to the first embodiment.
  • FIG. 2B is a configuration diagram showing an example of the configuration of the main part of the second wiring surface in the filter circuit according to the first embodiment.
  • FIG. 3A is a circuit diagram showing an example of a mutual induction circuit including a parasitic inductor of the first approaching line and a parasitic inductor of the second approaching line in the filter circuit according to the first embodiment.
  • FIG. 3B is a circuit diagram showing an example of a mutual induction circuit under a predetermined condition in the mutual induction circuit shown in FIG. 3A.
  • FIG. 4 is a circuit diagram showing an example of a main part of an equivalent circuit in a printed circuit board of an electronic device to which the filter circuit according to the first embodiment is applied.
  • FIG. 5 is a cross-sectional view showing an example of a cross section of a printed circuit board constituting the filter circuit according to the second embodiment.
  • FIG. 6A is a configuration diagram showing an example of the configuration of the main part of the first wiring surface in the filter circuit according to the second embodiment.
  • FIG. 6B is a configuration diagram showing an example of the configuration of the main part of the second wiring surface in the filter circuit according to the second embodiment.
  • FIG. 7 is a cross-sectional view showing an example of the configuration of a main part of the filter circuit according to the second embodiment.
  • FIG. 8 is a graph showing an example of the electromagnetic field calculation result of the S parameter (S 21 ) showing the filter performance of the filter circuit according to the first embodiment.
  • FIG. 9A is a configuration diagram showing an example of the configuration of the main part of the first surface in the conventional filter circuit.
  • FIG. 9B is a configuration diagram showing an example of the configuration of the main part of the second surface facing the first surface in the conventional filter circuit.
  • FIG. 10 is an equivalent circuit of the conventional filter circuit shown in FIG.
  • Embodiment 1 The filter circuit 100 according to the first embodiment will be described with reference to FIGS. 1 to 4.
  • FIG. 1 is a cross-sectional view showing an example of a cross section of a printed circuit board 110 constituting the filter circuit 100 according to the first embodiment.
  • the printed circuit board 110 is a board that can be mounted on both sides, and has two wiring surfaces, a first wiring surface 111 and a second wiring surface 112 facing the first wiring surface 111.
  • the printed circuit board 110 has an insulating plate 113 that insulates the first wiring surface 111 and the second wiring surface 112 between the first wiring surface 111 and the second wiring surface 112.
  • the insulating plate 113 is made of an electrically insulating material such as a non-conductive resin.
  • FIG. 2A is a configuration diagram showing an example of the configuration of the main part of the first wiring surface 111 in the filter circuit 100 according to the first embodiment.
  • FIG. 2A shows the configuration of the main part of the first wiring surface 111 when the printed circuit board 110 is viewed from the direction of the arrow Z shown in FIG.
  • FIG. 2B is a configuration diagram showing an example of the configuration of the main part of the second wiring surface 112 in the filter circuit 100 according to the first embodiment.
  • FIG. 2B shows the configuration of the main part of the second wiring surface 112 when the printed circuit board 110 is viewed from the direction of the arrow Z shown in FIG.
  • the electronic device 10 to which the filter circuit 100 is applied includes a filter circuit 100, a connector circuit 11, and a circuit element 12.
  • the electronic device 10 is electrically connected to an external power source 20 such as a DCDC converter or an in-vehicle battery.
  • the connector circuit 11 receives electric power from the external power source 20 and outputs a voltage to the filter circuit 100.
  • the filter circuit 100 receives a voltage from the connector circuit 11, removes electromagnetic noise, and supplies the voltage after removing the electromagnetic noise to the circuit element 12.
  • the circuit element 12 is a circuit such as an LSI or an IC. That is, the connector circuit 11 and the circuit element 12 are connected via the filter circuit 100, and the filter circuit 100 removes electromagnetic noise when supplying the power received by the connector circuit 11 to the circuit element 12.
  • the filter circuit 100 includes a printed circuit board 110, a first line 120, a second line 130, a ground conductor surface 160, a bypass capacitor 150, a third line 140, and a fourth line 170.
  • the first line 120 is arranged on the first wiring surface 111.
  • the second line 130 is arranged on the first wiring surface 111.
  • the third line 140 is arranged on the second wiring surface 112.
  • the fourth line 170 is arranged on the first wiring surface 111.
  • the ground conductor surface 160 is arranged on the second wiring surface 112.
  • the first line 120, the second line 130, the third line 140, the fourth line 170, and the ground conductor surface 160 are each composed of a conductor such as copper foil.
  • the bypass capacitor 150 is arranged on the first wiring surface 111.
  • the bypass capacitor 150 may be arranged on the second wiring surface 112. In the filter circuit 100 shown in FIG. 2, the bypass capacitor 150 is arranged on the first wiring surface 111. In the first embodiment, the bypass capacitor 150 will be described as being arranged on the first wiring surface 111.
  • One end of the first line 120 is electrically connected to one end of the fourth line 170.
  • the other end of the first line 120 is electrically connected to the connector circuit 11 and electrically connected to the anode of the external power supply 20 via the connector circuit 11. That is, the other end of the first line 120 is connected to the external power supply 20 via the connector circuit 11.
  • One end of the second line 130 is electrically connected to one end of the third line 140. More specifically, one end of the second line 130 and one end of the third line 140 are electrically connected through a first connection hole 115 penetrating between the first wiring surface 111 and the second wiring surface 112. Connected to.
  • the first connection hole 115 is a through hole such as a via hole provided in the insulating plate 113 of the printed circuit board 110.
  • the other end of the second line 130 is electrically connected to the circuit element 12 to supply electric power to the circuit element 12.
  • the ground conductor surface 160 is grounded.
  • One end of the bypass capacitor 150 is electrically connected to the ground conductor surface 160. More specifically, one end of the bypass capacitor 150 and the ground conductor surface 160 are electrically connected via a second connection hole 116 penetrating between the first wiring surface 111 and the second wiring surface 112. ..
  • the second connection hole 116 is a through hole such as a via hole provided in the insulating plate 113 of the printed circuit board 110.
  • the other end of the bypass capacitor 150 is electrically connected to the other end of the fourth line 170.
  • one end of the third line 140 is electrically connected to one end of the second line 130.
  • the other end of the third line 140 is electrically connected to the other end of the fourth line 170.
  • one end of the second line 130 and one end of the third line 140 are electrically connected through a third connection hole 117 penetrating between the first wiring surface 111 and the second wiring surface 112. Connected to.
  • the third connection hole 117 is a through hole such as a via hole provided in the insulating plate 113 of the printed circuit board 110.
  • a part of the first line 120 and a part of the third line 140 are arranged so as to face each other and in parallel.
  • first approaching line 121 which is a part of the first line 120
  • second approaching line 141 which is a part of the third line 140
  • first approach line 121 and the second approach line 141 are arranged in parallel with the positions facing each other with the printed circuit board 110 interposed therebetween.
  • one end of the fourth line 170 is electrically connected to one end of the first line 120, and the other end is electrically connected to the other end of the bypass capacitor 150 and the other end of the third line 140. Be connected.
  • the third line 140 and the fourth line 170 shown in FIG. 2 have a bent shape that is bent at a right angle, but the present invention is not limited to this.
  • the third line 140 and the fourth line 170 may have a linear shape, a circular shape, an elliptical shape, or the like. Further, a part of the fourth line 170 is arranged in parallel with the first line 120, but this is not the case.
  • the fourth line 170 and the first line 120 are mutual induction between the fourth line 170 and the first line 120 as compared with the mutual induction between the first approach line 121 and the second approach line 141. It is preferable that the fourth line 170 and the first line 120 are arranged so as to be separated from each other.
  • the connector circuit 11 and the circuit element 12 are connected via the first line 120, the fourth line 170, the third line 140, and the second line 130. That is, the filter circuit 100 supplies the power output from the external power supply 20 to the circuit element 12.
  • a part of the first line 120 and a part of the third line 140 arranged so as to face each other and in parallel are magnetically summed when a current flows through the first line 120 and the third line 140.
  • Dynamically coupled when a current flows through the first line 120 and the third line 140, the first approach line 121 which is a part of the first line 120 and the second line 140 which is a part of the third line 140.
  • a current flows from the left to the right in FIG. Since the first approaching line 121 and the second approaching line 141 are arranged so as to face each other and in parallel, the magnetic field generated from the first approaching line 121 and the magnetic field generated from the second approaching line 141 are magnetic with each other. It binds to the sum and causes mutual induction.
  • the filter circuit 100 includes a first approach line 121, a second approach line 141, and a bypass capacitor 150.
  • the first approach line 121 will be described as having a parasitic inductor 122 having an inductance value of L1
  • the second approach line 141 will be described as having a parasitic inductor 142 having an inductance value of L2.
  • the first approaching line 121 and the second approaching line 141 are magnetically harmonized with each other to cause mutual induction.
  • the conductors constituting the first approach line 121, the second approach line 141, and the fourth line 170 arranged on the printed circuit board 110 are planes orthogonal to the printed circuit board 110 as compared with the width in the thickness direction of the printed circuit board 110.
  • the width in the direction orthogonal to the extending direction of the lead wire is several to several tens of times larger. Therefore, the influence of the magnetic differential coupling between the first approaching line 121 and the fourth approaching line 170 can be ignored as compared with the magnetic summing coupling between the first approaching line 121 and the second approaching line 141. It will be as small as possible.
  • FIG. 3A is a circuit diagram showing an example of a mutual induction circuit including the parasitic inductor 122 of the first approaching line 121 and the parasitic inductor 142 of the second approaching line 141 in the filter circuit 100 according to the first embodiment.
  • FIG. 3B is a circuit diagram showing an example of a mutual induction circuit under a predetermined condition in the mutual induction circuit shown in FIG. 3A.
  • FIG. 3A when the current i1 flows from the node a1 into the parasitic inductor 122 of the first approaching line 121 and the current i2 flows from the contact a2 into the parasitic inductor 142 of the second approaching line 141, the parasitic inductor 122 and the parasitic inductor 142 Mutual inductance is formed between.
  • a mutual inductance having an inductance value of ⁇ M will be described between the parasitic inductor 122 and the parasitic inductor 142.
  • FIG. 3A in FIG. 3A, when the potential of the node b1 and the potential of the node b2 are common potentials, as shown in FIG.
  • the mutual induction circuit has an equivalent inductance 123 having an inductance value of L1 + M and an inductance. It can be considered as an equivalent circuit called a T-type equivalent circuit including an equivalent inductance 143 having a value of L2 + M and an equivalent inductance 190 having an inductance value of ⁇ M.
  • the distance between the first approach line 121 and the second approach line 141 parallel to each other is separated by d (unit: m), and the first approach line 121 and the second approach line 141 are opposed to each other.
  • M ( ⁇ 0 / (2 ⁇ )) ⁇ R ⁇ (ln (2R / d) -1)
  • the inductance value M of the mutual inductance formed between the first approach line 121 and the second approach line 141 is also given by the following equation (2).
  • M k ⁇ (L1 ⁇ L2) 1/2 (2)
  • k is a coupling coefficient.
  • FIG. 4 is a circuit diagram showing an example of a main part of an equivalent circuit in the printed circuit board 110 of the electronic device 10 to which the filter circuit 100 according to the first embodiment is applied.
  • the equivalent circuit shown in FIG. 4 includes the equivalent circuit shown in FIG. 3B, the bypass capacitor 150, the parasitic inductor 153 of the bypass circuit including the bypass capacitor 150, the connector circuit 11, and the circuit element 12.
  • the bypass capacitor 150 includes a capacitor 151 having a capacitance value of C and a parasitic inductor 152 having an inductance value of Lp.
  • the bypass circuit according to the first embodiment extends from the other end of the fourth line 170 to the ground conductor surface 160 via the bypass capacitor 150 and the second connection hole 116. Therefore, the parasitic inductor 153 of the bypass circuit including the bypass capacitor 150 is, for example, a line from the other end of the fourth line 170 to the other end of the bypass capacitor 150, a line from one end of the bypass capacitor 150 to the second connection hole 116, and the like. And the sum of the respective parasitic inductors of the second connection hole 116.
  • the parasitic inductor 153 will be described assuming that the inductance value is L4. In FIG. 4, the resistance component, the inductor component, the capacitor component, and the like in the connector circuit 11 or the circuit element 12 arranged on the printed circuit board 110 are omitted.
  • the inductance value is an equivalent of the negative inductance value ⁇ M, as shown in FIG. It has an inductance of 190. Specifically, it corresponds to connecting the equivalent inductance 190 to the series connection point Np between the equivalent inductance 123 and the equivalent inductance 143. Therefore, in the bypass circuit, the equivalent inductance 190 having an inductance value of ⁇ M, the capacitor 151 of the bypass capacitor 150 having a capacitance value of C, and the parasitic inductor 152 of the bypass capacitor 150 having an inductance value of Lp are connected in series. Equivalent to being done.
  • the inductance value L4 of the parasitic inductor 153 of the bypass circuit is approximated based on the length of the line and the diameter of the line in the bypass circuit, and the length of the second connection hole 116 and the diameter of the second connection hole 116. Can be calculated. Further, by measuring the characteristics of the bypass capacitor 150, the inductance value Lp of the parasitic inductor 152 of the bypass capacitor 150 can also be calculated. Therefore, the inductance value ⁇ M of the equivalent inductance 190 formed between the parasitic inductor 122 and the parasitic inductor 142, the inductance value L4 of the parasitic inductor 153 of the bypass circuit, and the inductance value Lp of the parasitic inductor 152 of the bypass capacitor 150.
  • the impedance of the bypass circuit is changed to the capacitance value of the capacitor 151 which is the capacitor component of the bypass capacitor 150. It can be equivalent to the C-only impedance. Specifically, for example, it is possible to design the mutual inductance formed between the parasitic inductor 122 and the parasitic inductor 142 by using the above equation (1).
  • the inductance value ⁇ M of the equivalent inductance 190 formed between the parasitic inductor 122 and the parasitic inductor 142, the inductance value L4 of the parasitic inductor 153 of the bypass circuit, and the inductance of the parasitic inductor 152 of the bypass capacitor 150 By designing the mutual inductance formed between the parasitic inductor 122 and the parasitic inductor 142 so that the values Lp cancel each other out, the bypass path in the bypass circuit can be substantially free of the inductor component. Therefore, even when the signal propagating on the first line 120 has high-frequency electromagnetic noise, it is possible to suppress the deterioration of the bypass performance.
  • FIG. 8 is a graph showing an example of the electromagnetic field calculation result of the S parameter (S 21 ) showing the filter performance of the filter circuit 100 according to the first embodiment.
  • the horizontal axis is frequency.
  • the frequency indicated by the horizontal axis is indicated by a logarithm.
  • the vertical axis is the passage characteristic of the S parameter (S 21 ).
  • the curve b1 shown by the solid line shows the calculation result in the conventional filter circuit 200 shown in FIGS. 9 and 10
  • the curve a1 shown by the broken line is the filter circuit 100 according to the first embodiment. The calculation result is shown.
  • the characteristics of the members constituting the filter circuit 100 according to the first embodiment and the characteristics of the members constituting the conventional filter circuit 200 were calculated as equivalent. Further, in the electromagnetic field calculation, it is assumed that the bypass capacitor 150 is composed of a chip capacitor having a capacitance value of 0.1 ⁇ F (microfarad), and the terminal impedance values of both terminals of the bypass capacitor 150 are 50 ⁇ (ohms). It was supposed to be. Further, in the electromagnetic field calculation, the thickness of the printed circuit board 110 and the distance between the first approach line 121 and the fourth line 170 are calculated as equivalent, and the thickness of the printed circuit board 210 and the first proximity line 221 are calculated. The distance from the second power supply line 230 was calculated as equivalent.
  • the filter circuit 100 according to the first embodiment the deterioration of the filter performance on the higher frequency side than the resonance frequency of about 50 MHz is improved as compared with the conventional filter circuit 200. Therefore, when the filter circuit 100 according to the first embodiment is applied to suppress high-frequency electromagnetic noise, in order for the filter circuit 100 according to the first embodiment to have the same performance as the conventional filter circuit 200, The lengths of the first approach line 121 and the second approach line 141 that are magnetically harmonized are combined with the first proximity line 221 and the second proximity line 231 that are magnetically harmonized in the conventional filter circuit 200. It can be shorter than the length. That is, since the printed circuit board 110 of the filter circuit 100 according to the first embodiment can be made smaller than the printed circuit board 210 of the conventional filter circuit 200, the filter circuit 100 according to the first embodiment is It can be made smaller than the conventional filter circuit 200.
  • the filter circuit 100 includes a first line 120, a second line 130, a ground conductor surface 160, and a third line which is partially arranged so as to face and parallel to a part of the first line 120.
  • the first connection hole 115 that electrically connects the 140, one end of the third line 140, and one end of the second line 130, one end is electrically connected to the ground conductor surface 160, and the other end is the first.
  • a part of the first line 120 and the third line 140 are provided with a bypass capacitor 150 electrically connected to one end of the line 120 or the other end of the third line 140, and are arranged so as to face and parallel to each other.
  • a part of the above is configured to be magnetically harmonized when a current flows through the first line 120 and the third line 140.
  • the filter circuit 100 can sufficiently suppress the performance deterioration of the bypass circuit including the bypass capacitor 150.
  • the filter circuit 100 has an inductance of an equivalent inductance 190 formed between the parasitic inductor 122 of the first approaching line 121 and the parasitic inductor 142 of the second approaching line 141.
  • the value ⁇ M can cancel the inductance value L4 of the parasitic inductor 153 of the bypass circuit and the inductance value Lp of the parasitic inductor 152 of the bypass capacitor 150. Therefore, with such a configuration, the filter circuit 100 can suppress performance deterioration of the bypass circuit including the bypass capacitor 150 without adding new electronic components.
  • the filter circuit 100 can suppress performance deterioration of the bypass circuit including the bypass capacitor 150 without additionally mounting such an electronic component on the printed circuit board 110.
  • the lengths of the first approach line 121 and the second approach line 141 that are magnetically harmonized are magnetically coupled in the conventional filter circuit 200. It can be shortened as compared with the length of the first proximity line 221 and the second proximity line 231. Therefore, the filter circuit 100 according to the first embodiment can make the printed circuit board 110 smaller than the printed circuit board 210 of the conventional filter circuit 200, and as a result, the filter circuit 100 according to the first embodiment. Can be made smaller than the conventional filter circuit 200.
  • the filter circuit 100 includes a fourth line 170 whose one end is electrically connected to one end of the first line 120, the other end of the fourth line 170, and the other end of the third line 140.
  • a third connection hole 117 is provided for electrically connecting the and.
  • the filter circuit 100 removes electromagnetic noise while sufficiently suppressing performance deterioration of the bypass circuit including the bypass capacitor 150, and supplies power to the circuit element 12 after removing the electromagnetic noise. can do.
  • the filter circuit 100 includes an insulating plate 113 having a first wiring surface 111 and a second wiring surface 112 facing the first wiring surface 111, and includes a first line 120 and a second line.
  • the 130 is arranged on the first wiring surface 111
  • the third line 140 and the ground conductor surface 160 are arranged on the second wiring surface 112
  • the bypass capacitor 150 is arranged on the first wiring surface 111 or the second wiring surface 112.
  • the first connection hole 115 is configured to penetrate between the first wiring surface 111 and the second wiring surface 112 of the insulating plate 113.
  • the insulating plate 113 has a second connection hole 116 penetrating between the first wiring surface 111 and the second wiring surface 112, and the bypass capacitor 150 is arranged on the first wiring surface 111 and is second connected.
  • the hole 116 is configured to electrically connect one end of the bypass capacitor 150 and the ground conductor surface 160.
  • the filter circuit 100 includes a fourth line 170 whose one end is electrically connected to one end of the first line 120, and the insulating plate 113 includes a first wiring surface 111 and a second wiring.
  • a third connection hole 117 that penetrates between the surface 112 and the fourth line 170 is arranged on the first wiring surface 111, and the third connection hole 117 is the other end of the fourth line 170 and a third
  • a fourth line 140 is electrically connected to the other end, and the other end of the bypass capacitor 150 is electrically connected to the other end of the fourth line 170 or the other end of the third line 140. It is configured to be electrically connected to one end of the first line 120 via the line 170. With this configuration, the filter circuit 100 can sufficiently suppress the performance deterioration of the bypass circuit including the bypass capacitor 150.
  • Embodiment 2 The filter circuit 100a according to the second embodiment will be described with reference to FIGS. 5 to 8.
  • FIG. 5 is a cross-sectional view showing an example of a cross section of the printed circuit board 110a constituting the filter circuit 100a according to the second embodiment.
  • the printed circuit board 110a has a first wiring surface 111, a second wiring surface 112, an insulating plate 113a, and a magnetic material 114a. That is, in the printed circuit board 110a according to the second embodiment, the insulating plate 113 of the printed circuit board 110 according to the first embodiment is composed of the insulating plate 113a and the magnetic material 114a.
  • the insulating plate 113a is made of an electrically insulating material such as a non-conductive resin.
  • the magnetic material 114a is made of a magnetic material such as a ferrite magnetic material having a large electric resistance.
  • the insulating plate 113a and the magnetic material 114a are integrally formed, and the insulating plate 113a fixes the magnetic material 114a in a state of being arranged so as to surround the magnetic material 114a.
  • FIG. 6A is a configuration diagram showing an example of the configuration of the main part of the first wiring surface 111 in the filter circuit 100a according to the second embodiment.
  • FIG. 6A shows the configuration of the main part of the first wiring surface 111 when the printed circuit board 110a is viewed from the direction of the arrow Z shown in FIG.
  • FIG. 6B is a configuration diagram showing an example of the configuration of the main part of the second wiring surface 112 in the filter circuit 100a according to the second embodiment.
  • FIG. 6B shows the configuration of the main part of the second wiring surface 112 when the printed circuit board 110a is viewed from the direction of the arrow Z shown in FIG.
  • the filter circuit 100a includes a printed circuit board 110a, a first line 120, a second line 130, a ground conductor surface 160, a bypass capacitor 150, a third line 140, and a fourth line 170.
  • the electronic device 10a to which the filter circuit 100a is applied includes a filter circuit 100a, a connector circuit 11, and a circuit element 12.
  • the electronic device 10a is electrically connected to an external power source 20 such as a DCDC converter or an in-vehicle battery.
  • the connector circuit 11 receives electric power from the external power source 20 and outputs a voltage to the filter circuit 100a.
  • the filter circuit 100a receives a voltage from the connector circuit 11, removes electromagnetic noise, and supplies the voltage after removing the electromagnetic noise to the circuit element 12.
  • the same reference numerals are given to the same configurations as the filter circuit 100 according to the first embodiment, and duplicate description will be omitted. That is, the description of the configuration of FIG. 6 having the same reference numerals as those shown in FIG. 2 will be omitted.
  • the magnetic material 114a on the printed circuit board 110a is arranged between a part of the first line 120 and a part of the third line 140 arranged so as to face each other and in parallel. Specifically, the magnetic material 114a is arranged between the first approach line 121 which is a part of the first line 120 and the second approach line 141 which is a part of the third line 140.
  • the magnetic body 114a confine at least a part of the magnetic flux generated from the first approach line 121 and the second approach line 141 inside the magnetic body 114a.
  • FIG. 7 is a cross-sectional view showing an example of the configuration of the main part of the filter circuit 100a according to the second embodiment.
  • FIG. 7 shows a cross section of the filter circuit 100a at the position of the broken line shown in FIG.
  • the magnetic material 114a is arranged between the first approach line 121 and the second approach line 141 so as to abut the first approach line 121 and the second approach line 141. There is.
  • the magnetic body 114a By arranging the magnetic body 114a in this way, a magnetic path through which the magnetic flux MF generated from the first approach line 121 and the second approach line 141 passes is formed inside the magnetic body 114a.
  • the coupling coefficient k between the first approach line 121 and the second approach line 141 is 1, which is the maximum value.
  • the inductance value M of the mutual inductance formed between the parasitic inductor 122 and the parasitic inductor 142 is the inductance value L4 of the parasitic inductor 153 of the bypass circuit and the parasitic of the bypass capacitor 150. It is a value determined by the inductance value Lp of the inductor 152. Therefore, it is possible to reduce the product of the inductance value L1 of the parasitic inductor 122 and the inductance value L2 of the parasitic inductor 142 as the coupling coefficient k increases from the equation (2).
  • the parasitic inductor 122 is the parasitic inductor of the first approaching line 121 and the parasitic inductor 142 is the parasitic inductor of the second approaching line 141, as a result, the length of the first approaching line 121 or the second It is possible to shorten the length of the approach line 141.
  • the filter circuit 100a can be miniaturized.
  • the magnetic material 114a is made of a ferrite magnetic material having a high magnetic permeability for a high frequency signal of several MHz or more.
  • the magnetic material 114a is constructed by using a resin sheet in which soft magnetic metal powder is dispersed or a ferrite plating film having a thickness of about several ⁇ m.
  • the filter circuit 100a according to the second embodiment can shorten the first approach line 121 and the second approach line 141 as compared with the filter circuit 100 according to the first embodiment. Therefore, the filter circuit 100a according to the second embodiment can make the printed circuit board 110a smaller than the filter circuit 100 according to the first embodiment, and as a result, the filter circuit 100a according to the second embodiment. Can be made smaller than the filter circuit 100 according to the first embodiment. Further, the filter circuit 100a according to the second embodiment can increase the value of the mutual inductance formed between the first approach line 121 and the second approach line 141, so that the performance of the bypass circuit is sufficiently deteriorated. It can be suppressed.
  • the filter circuit 100a includes the first line 120, the second line 130, the ground conductor surface 160, and the third line which is partially arranged so as to face and parallel to a part of the first line 120.
  • the first connection hole 115 that electrically connects the 140, one end of the third line 140, and one end of the second line 130, one end is electrically connected to the ground conductor surface 160, and the other end is the first.
  • a part of the first line 120 and the third line 140 are provided with a bypass capacitor 150 electrically connected to one end of the line 120 or the other end of the third line 140, and are arranged so as to face and parallel to each other.
  • a part of the first line 120 is configured to be magnetically harmonized when a current flows through the first line 120 and the third line 140, and is further arranged so as to face and parallel to each other.
  • a magnetic body 114a arranged between a part of the line 120 and a part of the third line 140 and confining at least a part of the magnetic flux generated by the first line 120 and the third line 140 is provided.
  • the filter circuit 100a can sufficiently suppress the performance deterioration of the bypass circuit including the bypass capacitor 150.
  • the filter circuit 100a has an inductance of an equivalent inductance 190 formed between the parasitic inductor 122 of the first approaching line 121 and the parasitic inductor 142 of the second approaching line 141.
  • the value ⁇ M can cancel the inductance value L4 of the parasitic inductor 153 of the bypass circuit and the inductance value Lp of the parasitic inductor 152 of the bypass capacitor 150. Therefore, with such a configuration, the filter circuit 100a can suppress performance deterioration of the bypass circuit including the bypass capacitor 150 without adding new electronic components.
  • the filter circuit 100a can suppress performance deterioration of the bypass circuit including the bypass capacitor 150 without additionally mounting such an electronic component on the printed circuit board 110a.
  • the filter circuit 100a can be downsized as compared with the filter circuit 100 according to the first embodiment.
  • the printed circuit boards 110 and 110a according to the above-described embodiment are double-sided printed circuit boards having a two-layer structure, but the present invention is not limited to this, and the printed circuit boards 110 and 110a have three or more wiring layers. It may be a multi-layer printed circuit board having. Further, the filter circuits 100 and 100a can be configured by using a bus bar or the like instead of the printed circuit boards 110 and 110a.
  • the external power supply 20 has shown an example of existing outside the electronic devices 10 and 10a to which the filter circuits 100 and 100a are applied, but the external power supply 20 is an internal power supply mounted on the printed circuit boards 110 and 110a. It may be a power supply element. With this configuration, it is possible to suppress the propagation of electromagnetic noise in the power output from the power supply elements mounted on the printed circuit boards 110 and 110a.
  • any combination of the embodiments can be freely combined, any component of each embodiment can be modified, or any component can be omitted in each embodiment. ..
  • the filter circuit according to the present invention can be applied to electronic devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Filters And Equalizers (AREA)

Abstract

フィルタ回路（１００，１００ａ）は、第１線路（１２０）と、第２線路（１３０）と、グランド導体面（１６０）と、一部が第１線路（１２０）の一部に対向且つ平行して配置された第３線路（１４０）と、第３線路（１４０）の一端と、第２線路（１３０）の一端とを電気的に接続する第１接続孔（１１５）と、一端がグランド導体面（１６０）と電気的に接続され、他端が、第１線路（１２０）の一端、又は、第３線路（１４０）の他端と電気的に接続されたバイパスコンデンサ（１５０）と、を備え、互いに対向且つ平行して配置された第１線路（１２０）の一部と第３線路（１４０）の一部とは、第１線路（１２０）と第３線路（１４０）とに電流が流れた際に、磁気的に和動結合されるように構成した。

Description

フィルタ回路
　この発明は、フィルタ回路に関するものである。
　ＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｅｄ　ｃｉｒｃｕｉｔ）又はＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）等の回路素子を備えた電子機器は、回路素子から漏洩する高周波帯域の電磁ノイズを除去するために、フィルタ回路を備えている。
　例えば、特許文献１には、第１、第２電源供給ラインは接続点で接続され、接続点は、バイパスコンデンサを介してグランドへ接続され、第１、第２電源供給ラインは互いに電磁界結合するように形成され、この相互誘導によりインダクタンス値－Ｍの相互インダクタンスが接地ラインに接続されるのと等価な回路が実現され、接地ラインの寄生インダクタのインダクタンス値、及びバイパスコンデンサの寄生インダクタのインダクタンス値の合成インダクタと、相互インダクタ－Ｍとを一致させるように、第１、第２電源供給ラインを形成したフィルタ回路が開示されている。なお、特許文献１に開示されたフィルタ回路は、電子機器の電源供給部に用いられるものである。
　図９は、特許文献１に開示された従来のフィルタ回路２００の要部の構成の一例を示す構成図である。
　従来のフィルタ回路２００は、プリント基板２１０の第１配線面２１１に、第１電源供給ライン２２０、第２電源供給ライン２３０、及びバイパスコンデンサ２５０が実装され、プリント基板２１０の第２配線面２１２に、グランド導体面２６０、及び接続ライン２４０が実装されている。第１電源供給ライン２２０、接続ライン２４０、及び、第２電源供給ライン２３０は、ビア２１３，２１４を介して直列接続されている。バイパスコンデンサ２５０は、一端が第２電源供給ライン２３０と接続され、他端がグランド導体面２６０とビア２１５を介して接続されている。
　図９に示す従来のフィルタ回路２００は、第１電源供給ライン２２０の一部である第１近接ライン２２１と、第２電源供給ライン２３０の一部である第２近接ライン２３１とが、接続ライン２４０を介して直列に接続されている。第１近接ライン２２１と第２近接ライン２３１とは、磁気的結合により相互インダクタンスを形成する。
　図１０は、図９に示す従来のフィルタ回路２００の等価回路である。図１０に示すように、従来のフィルタ回路２００は、第１近接ライン２２１と第２近接ライン２３１とにより相互インダクタンス２７０が形成される。相互インダクタンス２７０は、インダクタンス値が負の値である－Ｍとなって現れる。なお、図１０に示すインダクタ２２２は、インダクタンス値がＬ１である第１近接ライン２２１の寄生インダクタと、第１近接ライン２２１における相互インダクタンスとを合わせたものである。また、図１０に示すインダクタ２３２は、インダクタンス値がＬ２である第２近接ライン２３１の寄生インダクタと、第２近接ライン２３１における相互インダクタンスとを合わせたものである。
　従来のフィルタ回路２００は、相互インダクタンス２７０のインダクタンス値－Ｍと、バイパスコンデンサ２５０の寄生インダクタ２５１のインダクタンス値Ｌｐ、及び、バイパスコンデンサ２５０を含むバイパス回路の寄生インダクタ２５２のインダクタンス値Ｌ４とが、互いに打ち消し合う。したがって、従来のフィルタ回路２００は、新たな電子部品を追加することなく、バイパス回路の性能劣化を抑制することができ電源品位の向上が可能となる。
特開２０１７－０３４１１５号
　しかしながら、プリント基板に配置される電源供給ライン又は接続ライン等の導線は、プリント基板の厚み方向の幅と比較して、プリント基板に直交する平面における導線が伸びる方向に直交する方向の幅が数倍から数１０倍大きい。したがって、特許文献１に記載された従来のフィルタ回路２００は、第１近接ライン２２１と接続ライン２４０とがプリント基板２１０を挟んで近傍に位置するため、第１近接ライン２２１と接続ライン２４０との間に発生する相互インダクタンスの影響により、バイパスコンデンサ２５０を接続する際に使用される配線の寄生インダクタに起因するバイパス性能の劣化を十分に抑制することができない。
　この発明は、上述の問題点を解決するためのもので、バイパスコンデンサを含むバイパス回路の性能劣化を十分に抑制することができるフィルタ回路を提供することを目的とする。
　この発明に係るフィルタ回路は、第１線路と、第２線路と、グランド導体面と、一部が第１線路の一部に対向且つ平行して配置された第３線路と、第３線路の一端と、第２線路の一端とを電気的に接続する第１接続孔と、一端がグランド導体面と電気的に接続され、他端が、第１線路の一端、又は、第３線路の他端と電気的に接続されたバイパスコンデンサと、を備え、互いに対向且つ平行して配置された第１線路の一部と第３線路の一部とは、第１線路と第３線路とに電流が流れた際に、磁気的に和動結合されるように構成した。
　この発明によれば、バイパスコンデンサを含むバイパス回路の性能劣化を十分に抑制することができる。
図１は、実施の形態１に係るフィルタ回路を構成するプリント基板の断面の一例を示す断面図である。 図２Ａは、実施の形態１に係るフィルタ回路における第１配線面の要部の構成の一例を示す構成図である。図２Ｂは、実施の形態１に係るフィルタ回路における第２配線面の要部の構成の一例を示す構成図である。 図３Ａは、実施の形態１に係るフィルタ回路における第１接近線路の寄生インダクタと、第２接近線路の寄生インダクタとを含む相互誘導回路の一例を示す回路図である。図３Ｂは、図３Ａに示す相互誘導回路における所定条件下の相互誘導回路の一例を示す回路図である。 図４は、実施の形態１に係るフィルタ回路が適用された電子機器のプリント基板における等価回路の要部の一例を示す回路図である。 図５は、実施の形態２に係るフィルタ回路を構成するプリント基板の断面の一例を示す断面図である。 図６Ａは、実施の形態２に係るフィルタ回路における第１配線面の要部の構成の一例を示す構成図である。図６Ｂは、実施の形態２に係るフィルタ回路における第２配線面の要部の構成の一例を示す構成図である。 図７は、実施の形態２に係るフィルタ回路の要部の構成の一例を示す断面図である。 図８は、実施の形態１に係るフィルタ回路のフィルタ性能を示すＳパラメータ（Ｓ２１）の電磁界計算結果の一例を示すグラフである。 図９Ａは、従来のフィルタ回路における第１面の要部の構成の一例を示す構成図である。図９Ｂは、従来のフィルタ回路における第１面に対向する第２面の要部の構成の一例を示す構成図である。 図１０は、図９に示す従来のフィルタ回路の等価回路である。
　以下、この発明の実施の形態について、図面を参照しながら詳細に説明する。
実施の形態１． 
　図１から図４を参照して実施の形態１に係るフィルタ回路１００について説明する。
　図１及び図２を参照して、実施の形態１に係るフィルタ回路１００の要部の構成を説明する。
　実施の形態１に係るフィルタ回路１００は、電子機器１０に適用される。
　図１は、実施の形態１に係るフィルタ回路１００を構成するプリント基板１１０の断面の一例を示す断面図である。
　プリント基板１１０は、両面実装可能な基板であり、第１配線面１１１、及び、第１配線面１１１に対向する第２配線面１１２の２つの配線面を有する。
　プリント基板１１０は、第１配線面１１１と第２配線面１１２との間において、第１配線面１１１と第２配線面１１２とを絶縁する絶縁板１１３を有する。絶縁板１１３は、非導電性樹脂等の電気絶縁素材により構成される。
　図２Ａは、実施の形態１に係るフィルタ回路１００における第１配線面１１１の要部の構成の一例を示す構成図である。図２Ａは、図１に示す矢印Ｚの方向からプリント基板１１０を見た際の第１配線面１１１の要部の構成を示している。
　図２Ｂは、実施の形態１に係るフィルタ回路１００における第２配線面１１２の要部の構成の一例を示す構成図である。図２Ｂは、図１に示す矢印Ｚの方向からプリント基板１１０を見た際の第２配線面１１２の要部の構成を示している。
　フィルタ回路１００が適用される電子機器１０は、フィルタ回路１００と、コネクタ回路１１、及び回路素子１２とを備える。
　電子機器１０は、ＤＣＤＣコンバータ又は車載用バッテリ等の外部電源２０と電気的に接続される。
　コネクタ回路１１は、外部電源２０から電力を受けて、フィルタ回路１００に電圧を出力する。
　フィルタ回路１００は、コネクタ回路１１から電圧を受けて、電磁ノイズを除去し、回路素子１２に電磁ノイズを除去した後の電圧を供給する。
　回路素子１２は、ＬＳＩ又はＩＣ等の回路である。
　すなわち、コネクタ回路１１と回路素子１２とは、フィルタ回路１００を介して接続され、フィルタ回路１００は、コネクタ回路１１が受けた電力を回路素子１２に供給する際に、電磁ノイズを除去する。
　フィルタ回路１００は、プリント基板１１０、第１線路１２０、第２線路１３０、グランド導体面１６０、バイパスコンデンサ１５０、第３線路１４０、及び、第４線路１７０を備える。
　第１線路１２０は、第１配線面１１１に配置される。
　第２線路１３０は、第１配線面１１１に配置される。
　第３線路１４０は、第２配線面１１２に配置される。
　第４線路１７０は、第１配線面１１１に配置される。
　グランド導体面１６０は、第２配線面１１２に配置される。
　第１線路１２０、第２線路１３０、第３線路１４０、第４線路１７０、及び、グランド導体面１６０は、それぞれ、銅箔等の導電体により構成される。
　バイパスコンデンサ１５０は、第１配線面１１１に配置される。バイパスコンデンサ１５０は、第２配線面１１２に配置されても良い。図２に示すフィルタ回路１００は、バイパスコンデンサ１５０が第１配線面１１１に配置されたものである。実施の形態１では、バイパスコンデンサ１５０は、第１配線面１１１に配置されているものとして説明する。
　第１線路１２０は、一端が、第４線路１７０の一端と電気的に接続されている。
　第１線路１２０は、他端が、コネクタ回路１１と電気的に接続され、コネクタ回路１１を介して外部電源２０の陽極と電気的に接続される。すなわち、第１線路１２０の他端は、コネクタ回路１１を介して、外部電源２０に接続される。
　第２線路１３０は、一端が、第３線路１４０の一端と電気的に接続されている。
　より具体的には、第２線路１３０の一端と、第３線路１４０の一端とは、第１配線面１１１と第２配線面１１２との間を貫通する第１接続孔１１５を介して電気的に接続される。第１接続孔１１５は、プリント基板１１０の絶縁板１１３に設けられたビアホール等のスルーホールである。
　第２線路１３０は、他端が、回路素子１２と電気的に接続され、回路素子１２に電力を供給する。
　グランド導体面１６０は、接地される。
　バイパスコンデンサ１５０は、一端が、グランド導体面１６０と電気的に接続されている。
　より具体的には、バイパスコンデンサ１５０の一端とグランド導体面１６０とは、第１配線面１１１と第２配線面１１２との間を貫通する第２接続孔１１６を介して電気的に接続される。第２接続孔１１６は、プリント基板１１０の絶縁板１１３に設けられたビアホール等のスルーホールである。
　バイパスコンデンサ１５０は、他端が、第４線路１７０の他端と電気的に接続されている。
　第３線路１４０は、上述のとおり、一端が、第２線路１３０の一端と電気的に接続されている。
　第３線路１４０は、他端が、第４線路１７０の他端と電気的に接続されている。
　より具体的には、第２線路１３０の一端と、第３線路１４０の一端とは、第１配線面１１１と第２配線面１１２との間を貫通する第３接続孔１１７を介して電気的に接続される。第３接続孔１１７は、プリント基板１１０の絶縁板１１３に設けられたビアホール等のスルーホールである。
　第１線路１２０の一部と、第３線路１４０の一部とは、対向且つ平行して配置されている。
　具体的には、第１線路１２０の一部である第１接近線路１２１と、第３線路１４０の一部である第２接近線路１４１とは、対向且つ平行して配置されている。
　より具体的には、第１接近線路１２１と第２接近線路１４１とは、プリント基板１１０を挟んで対向する位置に平行して配置されている。
　第４線路１７０は、上述のとおり、一端が、第１線路１２０の一端と電気的に接続され、他端が、バイパスコンデンサ１５０の他端、及び、第３線路１４０の他端と電気的に接続される。
　なお、図２に示す第３線路１４０及び第４線路１７０は、直角に折れ曲がる屈曲形状を有するが、これに限定されるものではない。第３線路１４０及び第４線路１７０は、直線形状、円形状、又は、楕円形状等の形状であっても良い。
　また、第４線路１７０の一部は、第１線路１２０と平行して配置されているが、この限りではない。
　また、第４線路１７０と第１線路１２０とは、第１接近線路１２１と第２接近線路１４１との間の相互誘導に比較して、第４線路１７０と第１線路１２０と間の相互誘導が小さくなるように、第４線路１７０と第１線路１２０との間の距離を離して配置されることが好適である。
　以上のように構成することにより、コネクタ回路１１と回路素子１２とは、第１線路１２０、第４線路１７０、第３線路１４０、及び第２線路１３０を介して接続される。
　すなわち、フィルタ回路１００は、外部電源２０から出力された電力を回路素子１２に供給する。
　互いに対向且つ平行して配置された第１線路１２０の一部と、第３線路１４０の一部とは、第１線路１２０と第３線路１４０とに電流が流れた際に、磁気的に和動結合される。
　具体的には、第１線路１２０と第３線路１４０とに電流が流れた際に、第１線路１２０の一部である第１接近線路１２１と、第３線路１４０の一部である第２接近線路１４１とは、いずれも、図２における左から右に向かって電流が流れる。第１接近線路１２１と第２接近線路１４１とは、対向且つ平行して配置されているため、第１接近線路１２１から発生する磁界と、第２接近線路１４１から発生する磁界とが互いに磁気的に和動結合して相互誘導を起こす。
　図３を参照して、実施の形態１に係るフィルタ回路１００の電気特性について説明する。
　フィルタ回路１００は、第１接近線路１２１、第２接近線路１４１、及び、バイパスコンデンサ１５０を備えるものである。以下、第１接近線路１２１は、インダクタンス値がＬ１である寄生インダクタ１２２を有し、第２接近線路１４１は、インダクタンス値がＬ２である寄生インダクタ１４２を有するものとして説明する。第１接近線路１２１と第２接近線路１４１とは、互いに磁気的に和動結合して相互誘導を起こす。
　プリント基板１１０に配置される第１接近線路１２１、第２接近線路１４１、及び第４線路１７０を構成する導線は、プリント基板１１０の厚み方向の幅と比較して、プリント基板１１０に直交する平面における導線が伸びる方向に直交する方向の幅が数倍から数１０倍大きい。したがって、第１接近線路１２１と第２接近線路１４１とによる磁気的な和動結合と比較して、第１接近線路１２１と第４線路１７０とによる磁気的な差動結合による影響は、無視できるほど小さいものとなる。
　図３Ａは、実施の形態１に係るフィルタ回路１００における第１接近線路１２１の寄生インダクタ１２２と、第２接近線路１４１の寄生インダクタ１４２とを含む相互誘導回路の一例を示す回路図である。
　図３Ｂは、図３Ａに示す相互誘導回路における所定条件下の相互誘導回路の一例を示す回路図である。
　図３Ａにおいて、節点ａ１から電流ｉ１が、第１接近線路１２１の寄生インダクタ１２２に流れ込み、接点ａ２から電流ｉ２が第２接近線路１４１の寄生インダクタ１４２に流れ込む場合、寄生インダクタ１２２と寄生インダクタ１４２との間に相互インダクタンスが形成される。以下、寄生インダクタ１２２と寄生インダクタ１４２との間には、図３Ａに示すように、インダクタンス値が－Ｍである相互インダクタンスが形成されるものとして説明する。
　図３Ａにおいて、図３Ａにおいて、節点ｂ１の電位と、節点ｂ２の電位とが共通電位である場合、図３Ｂに示すように、相互誘導回路は、インダクタンス値がＬ１＋Ｍである等価インダクタンス１２３と、インダクタンス値がＬ２＋Ｍである等価インダクタンス１４３と、インダクタンス値が－Ｍである等価インダクタンス１９０とからなるＴ型等価回路と呼ばれる等価回路と考えることができる。
　ここで、互いに平行な第１接近線路１２１と第２接近線路１４１との間の距離がｄ（単位：ｍ）だけ離れて対向し、且つ、第１接近線路１２１と第２接近線路１４１とが対向する長さが共にＲ（単位：ｍ）である場合、第１接近線路１２１と第２接近線路１４１との間に形成される相互インダクタンスのインダクタンス値Ｍ（単位：Ｈ＝Ｗｂ／Ａ）は、例えば、次式（１）を用いて近似可能である。
　Ｍ＝（μ０／（２π））×Ｒ×（ｌｎ（２Ｒ／ｄ）－１）　　　　（１）
　ここで、μ０は、真空の透磁率（＝４π×１０－７Ｈ／ｍ）である。
　式（１）に基づいて、相互インダクタンスを設計することが可能である。
　なお、第１接近線路１２１と第２接近線路１４１との間に形成される相互インダクタンスのインダクタンス値Ｍは、次式（２）によっても与えられる。
　Ｍ＝ｋ×（Ｌ１×Ｌ２）１／２　　　　　　　　　　　　　　　　（２）
　ここで、ｋは、結合係数である。
　図４は、実施の形態１に係るフィルタ回路１００が適用された電子機器１０のプリント基板１１０における等価回路の要部の一例を示す回路図である。
　図４に示す等価回路は、図３Ｂに示す等価回路、バイパスコンデンサ１５０、バイパスコンデンサ１５０を含むバイパス回路の寄生インダクタ１５３、コネクタ回路１１、及び回路素子１２を含む。バイパスコンデンサ１５０は、キャパシタンス値がＣであるキャパシタ１５１と、インダクタンス値がＬｐである寄生インダクタ１５２とを含む。
　実施の形態１に係るバイパス回路は、第４線路１７０の他端から、バイパスコンデンサ１５０及び第２接続孔１１６を介して、グランド導体面１６０に至るまでである。したがって、バイパスコンデンサ１５０を含むバイパス回路の寄生インダクタ１５３は、例えば、第４線路１７０の他端からバイパスコンデンサ１５０の他端までの線路、バイパスコンデンサ１５０の一端から第２接続孔１１６までの線路、及び第２接続孔１１６のそれぞれの寄生インダクタの和である。寄生インダクタ１５３は、インダクタンス値がＬ４であるものとして説明する。
　なお、図４において、プリント基板１１０に配置されたコネクタ回路１１又は回路素子１２における抵抗成分、インダクタ成分、又はキャパシタ成分等は省略されている。
　実施の形態１に係るバイパス回路は、第１接近線路１２１と第２接近線路１４１とが磁気的に和動結合すると、図４に示すように、インダクタンス値が負のインダクタンス値－Ｍである等価インダクタンス１９０を有するものとなる。具体的には、等価インダクタンス１２３と等価インダクタンス１４３との間の直列接続点Ｎｐに等価インダクタンス１９０が接続されることに相当する。したがって、バイパス回路は、インダクタンス値が－Ｍである等価インダクタンス１９０と、キャパシタンス値がＣであるバイパスコンデンサ１５０のキャパシタ１５１と、インダクタンス値がＬｐであるバイパスコンデンサ１５０の寄生インダクタ１５２とが直列に接続されることに相当する。
　ここで、バイパス回路の寄生インダクタ１５３のインダクタンス値Ｌ４は、バイパス回路における線路の長さ及び線路の径、並びに、第２接続孔１１６の長さ及び第２接続孔１１６の径に基づいて、近似的に算出可能である。また、バイパスコンデンサ１５０の特性を測定することにより、バイパスコンデンサ１５０の寄生インダクタ１５２のインダクタンス値Ｌｐも算出可能である。
　したがって、寄生インダクタ１２２と寄生インダクタ１４２との間に形成される等価インダクタンス１９０のインダクタンス値－Ｍと、バイパス回路の寄生インダクタ１５３のインダクタンス値Ｌ４、及び、バイパスコンデンサ１５０の寄生インダクタ１５２のインダクタンス値Ｌｐとが互いに打消し合うように、寄生インダクタ１２２と寄生インダクタ１４２との間に形成される相互インダクタンスを設計することにより、バイパス回路のインピーダンスを、バイパスコンデンサ１５０のキャパシタ成分であるキャパシタ１５１のキャパシタンス値Ｃのみのインピーダンスと等価なものにすることができる。
　具体的には、例えば、上述の式（１）を用いて、寄生インダクタ１２２と寄生インダクタ１４２との間に形成される相互インダクタンスを設計することが可能である。
　このように、寄生インダクタ１２２と寄生インダクタ１４２との間に形成される等価インダクタンス１９０のインダクタンス値－Ｍと、バイパス回路の寄生インダクタ１５３のインダクタンス値Ｌ４、及び、バイパスコンデンサ１５０の寄生インダクタ１５２のインダクタンス値Ｌｐとが互いに打消し合うように、寄生インダクタ１２２と寄生インダクタ１４２との間に形成される相互インダクタンスを設計することにより、バイパス回路におけるバイパス経路が実質的にインダクタ成分を含まないようにできるため、第１線路１２０を伝搬する信号が高周波の電磁ノイズを有する場合であっても、バイパス性能の低下を抑制することができる。
　図８は、実施の形態１に係るフィルタ回路１００のフィルタ性能を示すＳパラメータ（Ｓ２１）の電磁界計算結果の一例を示すグラフである。
　図８において、横軸は、周波数である。図８において、横軸が示す周波数は対数により示されている。図８において、縦軸は、Ｓパラメータ（Ｓ２１）の通過特性である。
　図８において、実線により示した曲線ｂ１は、図９及び図１０に示す従来のフィルタ回路２００における計算結果を示しており、破線により示した曲線ａ１は、実施の形態１に係るフィルタ回路１００における計算結果を示している。
　なお、電磁界計算において、実施の形態１に係るフィルタ回路１００を構成する部材の特性と、従来のフィルタ回路２００を構成する部材の特性とは、同等なものとして計算した。
　また、電磁界計算において、バイパスコンデンサ１５０は、キャパシタンス値が０．１μＦ（マイクロファラッド）のチップコンデンサにより構成されているものとし、バイパスコンデンサ１５０の両端子の終端インピーダンス値がいずれも５０Ω（オーム）であるものとしてした。
　また、電磁界計算において、プリント基板１１０の厚みと、第１接近線路１２１と第４線路１７０との間隔とは、同等なものとして計算し、プリント基板２１０の厚みと、第１近接ライン２２１と第２電源供給ライン２３０との間隔とは、同等なものとして計算した。
　図８から明らかなように、実施の形態１に係るフィルタ回路１００は、従来のフィルタ回路２００と比較して、共振周波数である約５０ＭＨｚよりも高周波側におけるフィルタ性能の劣化が改善されている。
　したがって、実施の形態１に係るフィルタ回路１００を高周波の電磁ノイズの抑制に適用する場合において、実施の形態１に係るフィルタ回路１００が、従来のフィルタ回路２００と同等の性能を有するためには、磁気的に和動結合する第１接近線路１２１と第２接近線路１４１との長さを、従来のフィルタ回路２００において磁気的に和動結合する第１近接ライン２２１と第２近接ライン２３１との長さと比較して、短くすることができる。すなわち、実施の形態１に係るフィルタ回路１００のプリント基板１１０は、従来のフィルタ回路２００のプリント基板２１０と比較して、小型にすることができるため、実施の形態１に係るフィルタ回路１００は、従来のフィルタ回路２００と比較して、小型にすることができる。
　以上のように、フィルタ回路１００は、第１線路１２０と、第２線路１３０と、グランド導体面１６０と、一部が第１線路１２０の一部に対向且つ平行して配置された第３線路１４０と、第３線路１４０の一端と、第２線路１３０の一端とを電気的に接続する第１接続孔１１５と、一端がグランド導体面１６０と電気的に接続され、他端が、第１線路１２０の一端、又は、第３線路１４０の他端と電気的に接続されたバイパスコンデンサ１５０と、を備え、互いに対向且つ平行して配置された第１線路１２０の一部と第３線路１４０の一部とは、第１線路１２０と第３線路１４０とに電流が流れた際に、磁気的に和動結合されるように構成した。
　このように構成することにより、フィルタ回路１００は、バイパスコンデンサ１５０を含むバイパス回路の性能劣化を十分に抑制することができる。
　具体的には、このように構成することにより、フィルタ回路１００は、第１接近線路１２１の寄生インダクタ１２２と、第２接近線路１４１の寄生インダクタ１４２との間に形成される等価インダクタンス１９０のインダクタンス値－Ｍにより、バイパス回路の寄生インダクタ１５３のインダクタンス値Ｌ４、及び、バイパスコンデンサ１５０の寄生インダクタ１５２のインダクタンス値Ｌｐを打ち消すことができる。したがって、このように構成することにより、フィルタ回路１００は、新たな電子部品を追加することなく、バイパスコンデンサ１５０を含むバイパス回路の性能劣化を抑制することができる。
　より具体的には、バイパス回路の寄生インダクタ１５３のインダクタンス値Ｌ４、及び、バイパスコンデンサ１５０の寄生インダクタ１５２のインダクタンス値Ｌｐを打ち消すために、インダクタなどの電子部品を追加で実装する場合、新たな電子部品の追加は、プリント基板１１０の製造コストの増加を招くとともに、当該新たな電子部品がプリント基板１１０上の他の配線又は他の電子部品に電磁的に作用して悪影響を与える恐れがある。実施の形態２に係るフィルタ回路１００は、プリント基板１１０に、そのような電子部品を追加で実装することなく、バイパスコンデンサ１５０を含むバイパス回路の性能劣化を抑制することができる。
　また、実施の形態１に係るフィルタ回路１００は、磁気的に和動結合する第１接近線路１２１と第２接近線路１４１との長さを、従来のフィルタ回路２００において磁気的に和動結合する第１近接ライン２２１と第２近接ライン２３１との長さと比較して、短くすることができる。そのため、実施の形態１に係るフィルタ回路１００は、従来のフィルタ回路２００のプリント基板２１０と比較して、プリント基板１１０を小型にすることができ、結果として、実施の形態１に係るフィルタ回路１００は、従来のフィルタ回路２００と比較して、小型にすることができる。
　また、フィルタ回路１００は、上述の構成に加えて、一端が第１線路１２０の一端と電気的に接続された第４線路１７０と、第４線路１７０の他端と第３線路１４０の他端とを電気的に接続する第３接続孔１１７を備えた。
　このように構成することにより、フィルタ回路１００は、バイパスコンデンサ１５０を含むバイパス回路の性能劣化を十分に抑制することができる。
　また、第１線路１２０の他端は、外部電源２０と電気的に接続され、第２線路１３０の他端は、回路素子１２と電気的に接続され、外部電源２０から出力された電力を回路素子１２に供給するように構成した。
　このように構成することにより、フィルタ回路１００は、バイパスコンデンサ１５０を含むバイパス回路の性能劣化を十分に抑制しつつ、電磁ノイズを除去し、回路素子１２に電磁ノイズを除去した後の電力を供給することができる。
　また、フィルタ回路１００は、上述の構成に加えて、第１配線面１１１と、第１配線面１１１に対向する第２配線面１１２と有する絶縁板１１３を備え、第１線路１２０及び第２線路１３０は、第１配線面１１１に配置され、第３線路１４０及びグランド導体面１６０は、第２配線面１１２に配置され、バイパスコンデンサ１５０は、第１配線面１１１又は第２配線面１１２に配置され、第１接続孔１１５は、絶縁板１１３における第１配線面１１１と第２配線面１１２との間を貫通するように構成した。
　このように構成することにより、フィルタ回路１００は、バイパスコンデンサ１５０を含むバイパス回路の性能劣化を十分に抑制することができる。
　また、絶縁板１１３は、第１配線面１１１と第２配線面１１２との間を貫通する第２接続孔１１６を有し、バイパスコンデンサ１５０は、第１配線面１１１に配置され、第２接続孔１１６は、バイパスコンデンサ１５０の一端と、グランド導体面１６０とを電気的に接続するように構成した。
　このように構成することにより、フィルタ回路１００は、バイパスコンデンサ１５０を含むバイパス回路の性能劣化を十分に抑制することができる。
　また、フィルタ回路１００は、上述の構成に加えて、一端が第１線路１２０の一端と電気的に接続された第４線路１７０を備え、絶縁板１１３は、第１配線面１１１と第２配線面１１２との間を貫通する第３接続孔１１７を有し、第４線路１７０は、第１配線面１１１に配置され、第３接続孔１１７は、第４線路１７０の他端と、第３線路１４０の他端とを電気的に接続し、バイパスコンデンサ１５０の他端は、第４線路１７０の他端、又は、第３線路１４０の他端と電気的に接続されることにより、第４線路１７０を介して、第１線路１２０の一端と電気的に接続されるように構成した。
　このように構成することにより、フィルタ回路１００は、バイパスコンデンサ１５０を含むバイパス回路の性能劣化を十分に抑制することができる。
実施の形態２．
　図５から図８を参照して実施の形態２に係るフィルタ回路１００ａについて説明する。
　図５及び図６を参照して、実施の形態２に係るフィルタ回路１００ａの要部の構成を説明する。
　図５は、実施の形態２に係るフィルタ回路１００ａを構成するプリント基板１１０ａの断面の一例を示す断面図である。
　プリント基板１１０ａは、第１配線面１１１、第２配線面１１２、絶縁板１１３ａ、及び、磁性体１１４ａを有する。
　すなわち、実施の形態２に係るプリント基板１１０ａは、実施の形態１に係るプリント基板１１０の絶縁板１１３が、絶縁板１１３ａ、及び、磁性体１１４ａにより構成されたものである。
　実施の形態２に係るプリント基板１１０ａの構成において、実施の形態１に係るプリント基板１１０と同様の構成については、同じ符号を付して重複した説明を省略する。すなわち、図１に記載した符号と同じ符号を付した図５の構成については、説明を省略する。
　絶縁板１１３ａは、非導電性樹脂等の電気絶縁素材により構成される。
　磁性体１１４ａは、電気抵抗が大きいフェライト磁性体等の磁性体素材により構成される。
　絶縁板１１３ａと磁性体１１４ａとは、例えば、一体形成せれ、絶縁板１１３ａは、磁性体１１４ａの周囲を囲むように配置された状態で、磁性体１１４ａを固定している。
　図６Ａは、実施の形態２に係るフィルタ回路１００ａにおける第１配線面１１１の要部の構成の一例を示す構成図である。図６Ａは、図５に示す矢印Ｚの方向からプリント基板１１０ａを見た際の第１配線面１１１の要部の構成を示している。
　図６Ｂは、実施の形態２に係るフィルタ回路１００ａにおける第２配線面１１２の要部の構成の一例を示す構成図である。図６Ｂは、図５に示す矢印Ｚの方向からプリント基板１１０ａを見た際の第２配線面１１２の要部の構成を示している。
　フィルタ回路１００ａは、プリント基板１１０ａ、第１線路１２０、第２線路１３０、グランド導体面１６０、バイパスコンデンサ１５０、第３線路１４０、及び、第４線路１７０を備える。
　フィルタ回路１００ａが適用される電子機器１０ａは、フィルタ回路１００ａと、コネクタ回路１１、及び回路素子１２とを備える。
　電子機器１０ａは、ＤＣＤＣコンバータ又は車載用バッテリ等の外部電源２０と電気的に接続される。
　コネクタ回路１１は、外部電源２０から電力を受けて、フィルタ回路１００ａに電圧を出力する。
　フィルタ回路１００ａは、コネクタ回路１１から電圧を受けて、電磁ノイズを除去し、回路素子１２に電磁ノイズを除去した後の電圧を供給する。
　実施の形態２に係るフィルタ回路１００ａの構成において、実施の形態１に係るフィルタ回路１００と同様の構成については、同じ符号を付して重複した説明を省略する。すなわち、図２に記載した符号と同じ符号を付した図６の構成については、説明を省略する。
　プリント基板１１０ａにおける磁性体１１４ａは、図６に示すように、互いに対向且つ平行して配置された第１線路１２０の一部と第３線路１４０の一部との間に配置される。磁性体１１４ａは、具体的には、第１線路１２０の一部である第１接近線路１２１と、第３線路１４０の一部である第２接近線路１４１との間に配置される。磁性体１１４ａは、第１接近線路１２１と第２接近線路１４１とから発生する磁束の少なくとも一部を磁性体１１４ａの内部に閉じ込めるものである。
　図７は、実施の形態２に係るフィルタ回路１００ａの要部の構成の一例を示す断面図である。図７は、図６に示す破線の位置におけるフィルタ回路１００ａの断面を示している。
　図７に示すように、例えば、磁性体１１４ａは、第１接近線路１２１と第２接近線路１４１との間に、第１接近線路１２１と第２接近線路１４１とに当接するように配置されている。
　このように磁性体１１４ａを配置することにより、磁性体１１４ａの内部には、第１接近線路１２１と第２接近線路１４１とから発生する磁束ＭＦが通過する磁路が形成される。第１接近線路１２１又は第２接近線路１４１の一方から発生する磁束の全てが、空気中に漏れ出ずに、第１接近線路１２１又は第２接近線路１４１の他方から発生する磁束に鎖交する状態のとき、第１接近線路１２１と第２接近線路１４１との間の結合係数ｋは、最大値である１となる。第１接近線路１２１と第２接近線路１４１との近傍に磁性体１１４ａを配置することにより、第１接近線路１２１と第２接近線路１４１とから発生する磁束ＭＦは、磁性体１１４ａの内部集中するため、空気中に漏れ出る磁束の量を減らすことができる。その結果、結合係数ｋが１に近付く。
　実施の形態１にて説明したとおり、寄生インダクタ１２２と寄生インダクタ１４２との間に形成される相互インダクタンスのインダクタンス値Ｍは、バイパス回路の寄生インダクタ１５３のインダクタンス値Ｌ４、及び、バイパスコンデンサ１５０の寄生インダクタ１５２のインダクタンス値Ｌｐにより決定される値である。
　したがって、式（２）から結合係数ｋが大きくなるほど、寄生インダクタ１２２のインダクタンス値Ｌ１と、寄生インダクタ１４２のインダクタンス値Ｌ２との積を小さくすることが可能である。寄生インダクタ１２２は、第１接近線路１２１の寄生インダクタであり、寄生インダクタ１４２は、第２接近線路１４１の寄生インダクタであることから、結果として、第１接近線路１２１の長さ、又は、第２接近線路１４１の長さを短くすることが可能となる。
　すなわち、プリント基板１１０ａが磁性体１１４ａを有することにより、バイパス回路の寄生インダクタ１５３のインダクタンス値Ｌ４、及び、バイパスコンデンサ１５０の寄生インダクタ１５２のインダクタンス値Ｌｐを打ち消す等価インダクタンス１９０のインダクタンス値－Ｍを得るために必要な第１接近線路１２１の長さ、又は、第２接近線路１４１の長さを短くすることでき、結果として、フィルタ回路１００ａを小型化することができる。
　なお、磁性体１１４ａは、数ＭＨｚ以上の高周波信号に対して高い透磁率を有するフェライト磁性体により構成されることが好適である。例えば、磁性体１１４ａは、軟磁性金属粉末が分散された樹脂シート、又は、厚みが数μｍ程度のフェライトめっき膜を用いて構成される。
　以上のように、実施の形態２に係るフィルタ回路１００ａは、実施の形態１に係るフィルタ回路１００と比較して、第１接近線路１２１と第２接近線路１４１とを短くすることができる。したがって、実施の形態２に係るフィルタ回路１００ａは、実施の形態１に係るフィルタ回路１００と比較して、プリント基板１１０ａを小型にすることができ、結果として、実施の形態２に係るフィルタ回路１００ａは、実施の形態１に係るフィルタ回路１００と比較して、小型にすることができる。
　また、実施の形態２に係るフィルタ回路１００ａは、第１接近線路１２１と第２接近線路１４１との間に形成される相互インダクタンスの値を大きくすることができるため、バイパス回路の性能劣化を十分抑制することができる。
　以上のように、フィルタ回路１００ａは、第１線路１２０と、第２線路１３０と、グランド導体面１６０と、一部が第１線路１２０の一部に対向且つ平行して配置された第３線路１４０と、第３線路１４０の一端と、第２線路１３０の一端とを電気的に接続する第１接続孔１１５と、一端がグランド導体面１６０と電気的に接続され、他端が、第１線路１２０の一端、又は、第３線路１４０の他端と電気的に接続されたバイパスコンデンサ１５０と、を備え、互いに対向且つ平行して配置された第１線路１２０の一部と第３線路１４０の一部とは、第１線路１２０と第３線路１４０とに電流が流れた際に、磁気的に和動結合されるように構成し、更に、互いに対向且つ平行して配置された第１線路１２０の一部と第３線路１４０の一部との間に配置され、第１線路１２０及び第３線路１４０により発生する磁束の少なくとも一部を閉じ込める磁性体１１４ａを備えた。
　このように構成することにより、フィルタ回路１００ａは、バイパスコンデンサ１５０を含むバイパス回路の性能劣化を十分に抑制することができる。
　具体的には、このように構成することにより、フィルタ回路１００ａは、第１接近線路１２１の寄生インダクタ１２２と、第２接近線路１４１の寄生インダクタ１４２との間に形成される等価インダクタンス１９０のインダクタンス値－Ｍにより、バイパス回路の寄生インダクタ１５３のインダクタンス値Ｌ４、及び、バイパスコンデンサ１５０の寄生インダクタ１５２のインダクタンス値Ｌｐを打ち消すことができる。したがって、このように構成することにより、フィルタ回路１００ａは、新たな電子部品を追加することなく、バイパスコンデンサ１５０を含むバイパス回路の性能劣化を抑制することができる。
　より具体的には、バイパス回路の寄生インダクタ１５３のインダクタンス値Ｌ４、及び、バイパスコンデンサ１５０の寄生インダクタ１５２のインダクタンス値Ｌｐを打ち消すために、インダクタなどの電子部品を追加で実装する場合、新たな電子部品の追加は、プリント基板１１０ａの製造コストの増加を招くとともに、当該新たな電子部品がプリント基板１１０ａ上の他の配線又は他の電子部品に電磁的に作用して悪影響を与える恐れがある。実施の形態２に係るフィルタ回路１００ａは、プリント基板１１０ａに、そのような電子部品を追加で実装することなく、バイパスコンデンサ１５０を含むバイパス回路の性能劣化を抑制することができる。
　更に、このように構成することにより、実施の形態１に係るフィルタ回路１００と比較して、フィルタ回路１００ａを小型化することができる。
　以上、図面を参照して実施の形態について述べたが、上述の実施の形態は一例に過ぎず、上述の実施の形態以外の様々な形態を採用することもできる。
　例えば、上述の実施の形態に係るプリント基板１１０，１１０ａは、２層構造の両面プリント基板であるが、これに限定されるものではなく、プリント基板１１０，１１０ａは、３層以上の配線層を有する多層プリント基板であっても良い。
　また、フィルタ回路１００，１００ａは、プリント基板１１０，１１０ａの代わりに、バスバー等を用いて構成することも可能である。
　また、外部電源２０は、フィルタ回路１００，１００ａが適用される電子機器１０，１０ａの外部に存在する例を示したが、外部電源２０は、プリント基板１１０，１１０ａに実装された内部電源である電源素子であっても良い。このように構成した場合、プリント基板１１０，１１０ａに実装された電源素子から出力される電力における電磁ノイズの伝播を抑制することが可能である。
　なお、この発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
　この発明に係るフィルタ回路は、電子機器に適用することができる。
　１０，１０ａ　電子機器、１１　コネクタ回路、１２　回路素子、２０　外部電源、１００，１００ａ　フィルタ回路、１１０，１１０ａ　プリント基板、１１１　第１配線面、１１２　第２配線面、１１３，１１３ａ　絶縁板、１１４ａ　磁性体、１１５　第１接続孔、１１６　第２接続孔、１１７　第３接続孔、１２０　第１線路、１２１　第１接近線路、１２２　寄生インダクタ、１２３　等価インダクタンス、１３０　第２線路、１４０　第３線路、１４１　第２接近線路、１４２　寄生インダクタ、１４３　等価インダクタンス、１５０　バイパスコンデンサ、１５１　キャパシタ、１５２，１５３　寄生インダクタ、１６０　グランド導体面、１７０　第４線路、１９０　等価インダクタンス。

Claims (8)

  1. 　第１線路と、
    　第２線路と、
    　グランド導体面と、
    　一部が前記第１線路の一部に対向且つ平行して配置された第３線路と、
    　前記第３線路の一端と、前記第２線路の一端とを電気的に接続する第１接続孔と、
    　一端が前記グランド導体面と電気的に接続され、他端が、前記第１線路の一端、又は、前記第３線路の他端と電気的に接続されたバイパスコンデンサと、
    　を備え、
    　互いに対向且つ平行して配置された前記第１線路の一部と前記第３線路の一部とは、前記第１線路と前記第３線路とに電流が流れた際に、磁気的に和動結合されること
    　を特徴とするフィルタ回路。
  2. 　一端が前記第１線路の一端と電気的に接続された第４線路と、
    　前記第４線路の他端と、前記第３線路の他端とを電気的に接続する第３接続孔と、
    　を備え、
    　前記バイパスコンデンサの他端は、前記第４線路の他端、又は、前記第３線路の他端と電気的に接続されることにより、前記第４線路を介して、前記第１線路の一端と電気的に接続されること
    　を特徴とする請求項１記載のフィルタ回路。
  3. 　前記第１線路の他端は、外部電源と電気的に接続され、
    　前記第２線路の他端は、回路素子と電気的に接続され、
    　前記外部電源から出力された電力を前記回路素子に供給すること
    　を特徴とする請求項１又は請求項２記載のフィルタ回路。
  4. 　互いに対向且つ平行して配置された前記第１線路の一部と前記第３線路の一部との間に配置され、前記第１線路及び前記第３線路により発生する磁束の少なくとも一部を閉じ込める磁性体を備えたこと
    　を特徴とする請求項１から請求項３のいずれか１項記載のフィルタ回路。
  5. 　前記磁性体は、フェライト前記磁性体であること
    　を特徴とする請求項４記載のフィルタ回路。
  6. 　第１配線面と、前記第１配線面に対向する第２配線面と有する絶縁板を備え、
    　前記第１線路及び前記第２線路は、前記第１配線面に配置され、
    　前記第３線路及び前記グランド導体面は、前記第２配線面に配置され、
    　前記バイパスコンデンサは、前記第１配線面又は前記第２配線面に配置され、
    　前記第１接続孔は、前記絶縁板における前記第１配線面と前記第２配線面との間を貫通すること
    　を特徴とする請求項１記載のフィルタ回路。
  7. 　前記絶縁板は、前記第１配線面と前記第２配線面との間を貫通する第２接続孔を有し、
    　前記バイパスコンデンサは、前記第１配線面に配置され、
    　前記第２接続孔は、前記バイパスコンデンサの一端と、前記グランド導体面とを電気的に接続すること
    　を特徴とする請求項６記載のフィルタ回路。
  8. 　一端が前記第１線路の一端と電気的に接続された第４線路を備え、
    　前記絶縁板は、前記第１配線面と前記第２配線面との間を貫通する第３接続孔を有し、
    　前記第４線路は、前記第１配線面に配置され、
    　前記第３接続孔は、前記第４線路の他端と、前記第３線路の他端とを電気的に接続し、
    　前記バイパスコンデンサの他端は、前記第４線路の他端、又は、前記第３線路の他端と電気的に接続されることにより、前記第４線路を介して、前記第１線路の一端と電気的に接続されること
    すること
    　を特徴とする請求項６記載のフィルタ回路。
PCT/JP2019/020507 2019-05-23 2019-05-23 フィルタ回路 WO2020235092A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/020507 WO2020235092A1 (ja) 2019-05-23 2019-05-23 フィルタ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/020507 WO2020235092A1 (ja) 2019-05-23 2019-05-23 フィルタ回路

Publications (1)

Publication Number Publication Date
WO2020235092A1 true WO2020235092A1 (ja) 2020-11-26

Family

ID=73458971

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/020507 WO2020235092A1 (ja) 2019-05-23 2019-05-23 フィルタ回路

Country Status (1)

Country Link
WO (1) WO2020235092A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016031965A (ja) * 2014-07-28 2016-03-07 三菱電機株式会社 プリント基板
WO2018229978A1 (ja) * 2017-06-16 2018-12-20 三菱電機株式会社 プリント配線板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016031965A (ja) * 2014-07-28 2016-03-07 三菱電機株式会社 プリント基板
WO2018229978A1 (ja) * 2017-06-16 2018-12-20 三菱電機株式会社 プリント配線板

Similar Documents

Publication Publication Date Title
JP3232562B2 (ja) 電磁干渉抑制部品および電磁干渉抑制回路
KR101385167B1 (ko) 프린트 회로판
JPH1140915A (ja) プリント配線板
EP1387431A1 (en) Transmission line type components
JP2016031965A (ja) プリント基板
JP6504960B2 (ja) プリント基板
JP6472344B2 (ja) ノイズフィルタ及びプリント基板
US8027170B2 (en) Substrate and electronic device using the same
CN115299184B (zh) 电路基板及电子设备
JP6338784B1 (ja) ノイズフィルタ
WO2018229978A1 (ja) プリント配線板
WO2020235092A1 (ja) フィルタ回路
CN217789670U (zh) 印刷电路板
JP6425632B2 (ja) プリント基板
WO2021251354A1 (ja) フィルタ回路
US11252813B2 (en) Multilayer circuit board filter
TWI462386B (zh) 濾波裝置與濾波電路
JP6583560B2 (ja) 電子機器
CN116848783B (zh) 电路基板
WO2017208919A1 (ja) フィルタ回路およびコネクタ
JP6520685B2 (ja) ノイズフィルタ
JP5131861B2 (ja) リードフレーム及びインターポーザ
JP4599678B2 (ja) 多層プリント回路基板
KR20130043489A (ko) 전원면의 잡음을 억제하기 위한 다층 나선형 공진기
JP2019160720A (ja) コネクタ及び半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19929536

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19929536

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP