WO2020217394A1 - ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法 - Google Patents

ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法 Download PDF

Info

Publication number
WO2020217394A1
WO2020217394A1 PCT/JP2019/017688 JP2019017688W WO2020217394A1 WO 2020217394 A1 WO2020217394 A1 WO 2020217394A1 JP 2019017688 W JP2019017688 W JP 2019017688W WO 2020217394 A1 WO2020217394 A1 WO 2020217394A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
support piece
film
forming
resin layer
Prior art date
Application number
PCT/JP2019/017688
Other languages
English (en)
French (fr)
Inventor
達也 矢羽田
紘平 谷口
慎太郎 橋本
義信 尾崎
Original Assignee
日立化成株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立化成株式会社 filed Critical 日立化成株式会社
Priority to PCT/JP2019/017688 priority Critical patent/WO2020217394A1/ja
Priority to TW109113932A priority patent/TWI850375B/zh
Priority to SG11202110148YA priority patent/SG11202110148YA/en
Priority to KR1020217028895A priority patent/KR20220002255A/ko
Priority to CN202080020997.0A priority patent/CN113574665A/zh
Priority to US17/439,400 priority patent/US20220149031A1/en
Priority to JP2021516271A priority patent/JP7494843B2/ja
Priority to PCT/JP2020/017731 priority patent/WO2020218526A1/ja
Publication of WO2020217394A1 publication Critical patent/WO2020217394A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Definitions

  • One aspect of the present disclosure relates to a method for manufacturing a laminated film for forming a support piece.
  • This manufacturing method includes a step of preparing an adhesive film having a base film and an adhesive layer formed on one surface thereof, and a step of laminating a support piece forming film on the surface of the adhesive layer.
  • the support piece forming film is a film made of a heat-curable resin layer, or a multilayer film having a heat-curable resin layer and a resin layer or a metal layer having higher rigidity than the heat-curable resin layer.
  • the manufacturing method according to this embodiment includes the following steps (A) to (H).
  • E Step of arranging a plurality of support pieces Da on the substrate 10 around the first chip T1 (see FIG. 6).
  • Example 1 As described above, cyclohexanone was used as a solvent, and the solid content ratio of varnish A was adjusted to 40% by mass. Varnish A was filtered with a 100 mesh filter and vacuum defoamed. As a film to which the varnish A was applied, a polyethylene terephthalate (PET) film (thickness 38 ⁇ m) subjected to a mold release treatment was prepared. The varnish A after vacuum defoaming was applied onto the release-treated surface of the PET film. The applied varnish A was heated and dried in two steps at 90 ° C. for 5 minutes and then at 140 ° C. for 5 minutes. In this way, the thermosetting resin layer A in the B stage state (semi-cured state) was formed on the surface of the PET film.
  • PET polyethylene terephthalate
  • This ultraviolet irradiation type pressure-sensitive adhesive solution was applied and dried on a polyethylene terephthalate release film (thickness: 38 ⁇ m) so that the thickness after drying was 10 ⁇ m. Then, a polyolefin film (thickness: 90 ⁇ m) having been subjected to corona discharge treatment on one side was attached to the pressure-sensitive adhesive layer. The obtained laminated film was aged in a constant temperature bath at 40 ° C. for 72 hours to prepare a dicing tape.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)

Abstract

本開示に係る半導体装置は、基板と、基板上に配置された第一のチップと、基板上であって第一のチップの周囲に配置された複数の支持片と、複数の支持片によって支持され且つ第一のチップを覆うように配置された第二のチップとを含むドルメン構造を有し、支持片が熱硬化性樹脂組成物の硬化物からなる、あるいは、熱硬化性樹脂組成物の硬化物からなる層と樹脂層又は金属層とを含む。

Description

ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
　本開示は、基板と、基板上に配置された第一のチップと、基板上であって第一のチップの周囲に配置された複数の支持片と、複数の支持片によって支持され且つ第一のチップを覆うように配置された第二のチップとを含むドルメン構造を有する半導体装置に関する。また、本開示は、ドルメン構造を有する半導体装置の製造方法、並びに、支持片形成用積層フィルム及びその製造方法に関する。なお、ドルメン（ｄｏｌｍｅｎ、支石墓）は、石墳墓の一種であり、複数の支柱石と、その上に載せられた板状の岩とを備える。ドルメン構造を有する半導体装置において、支持片が「支柱石」に相当し、第二のチップが「板状の岩」に相当する。
　近年、半導体装置の分野において、高集積、小型化及び高速化が求められている。半導体装置の一態様として、基板上に配置されたコントローラーチップの上に半導体チップを積層させる構造が注目を集めている。例えば、特許文献１は、コントローラダイと、コントローラダイの上に支持部材によって支持されたメモリダイとを含む半導体ダイアセンブリを開示している。特許文献１の図１Ａに図示された半導体アセンブリ１００はドルメン構造を有するということができる。すなわち、半導体アセンブリ１００は、パッケージ基板１０２と、その表面上に配置されたコントローラダイ１０３と、コントローラダイ１０３の上方に配置されたメモリダイ１０６ａ，１０６ｂと、メモリダイ１０６ａを支持する支持部材１３０ａ，１３０ｂとを備える。
特表２０１７－５１５３０６号公報
　特許文献１は、支持部材（支持片）として、シリコンなどの半導体材料を使用できること、より具体的には半導体ウェハをダイシングして得られる半導体材料の断片を使用できることを開示している（特許文献１の［００１２］、［００１４］及び図２参照）。半導体ウェハを使用してドルメン構造用の支持片を製造するには、通常の半導体チップの製造と同様、例えば、以下の各工程が必要である。
（１）半導体ウェハにバックグラインドテープを貼り付ける工程
（２）半導体ウェハをバックグラインドする工程
（３）ダイシングリングとその中に配置されたバックグラインド後の半導体ウェハに対し、粘着層と接着剤層とを有するフィルム（ダイシング・ダイボンディング一体型フィルム）を貼り付ける工程
（４）半導体ウェハからバックグラインドテープを剥がす工程
（５）半導体ウェハを個片化する工程
（６）半導体チップと接着剤片の積層体からなる支持片を粘着層からピックアップする工程
（７）複数の支持片を基板の所定の位置に圧着する工程
　本開示は、ドルメン構造を有する半導体装置の製造プロセスにおいて支持片を作製する工程を簡略化できる半導体装置の製造方法を提供する。また、本開示は、ドルメン構造を有する半導体装置、並びに支持片形成用積層フィルム及びその製造方法を提供する。
　本開示の一側面はドルメン構造を有する半導体装置の製造方法に関する。この製造方法は以下の工程を含む。
（Ａ）基材フィルムと、粘着層と、支持片形成用フィルムとをこの順序で備える積層フィルムを準備する工程
（Ｂ）支持片形成用フィルムを個片化することによって、粘着層の表面上に複数の支持片を形成する工程
（Ｃ）粘着層から支持片をピックアップする工程
（Ｄ）基板上に第一のチップを配置する工程
（Ｅ）基板上であって第一のチップの周囲に複数の支持片を配置する工程
（Ｆ）第二のチップと、第二のチップの一方の面上に設けられた接着剤片とを備える接着剤片付きチップを準備する工程
（Ｇ）複数の支持片の表面上に接着剤片付きチップを配置することによってドルメン構造を構築する工程
　上記支持片形成用フィルムは以下のフィルムのいずれか一つである。
・熱硬化性樹脂層からなるフィルム
・熱硬化性樹脂層と、当該熱硬化性樹脂層よりも高い剛性を有する樹脂層とを有する多層フィルム
・熱硬化性樹脂層と、当該熱硬化性樹脂層よりも高い剛性を有する金属層とを有する多層フィルム
　なお、上記熱硬化性樹脂層の熱硬化後の剛性は樹脂層又は金属層の剛性よりも低くても高くてもよい。剛性は、物体が曲げ又はねじれに対して破壊に耐える能力を意味する。
　本開示に係る上記製造方法においては、支持片形成用フィルムを個片化して得られる支持片を使用する。これにより、支持片として、半導体ウェハをダイシングして得られる半導体材料の断片を使用する従来の製造方法と比較すると、支持片を作製する工程を簡略化できる。すなわち、従来、上述の（１）～（７）の工程を必要としていたのに対し、支持片形成用フィルムは半導体ウェハを含まないため、半導体ウェハのバックグラインドに関する（１）、（２）及び（４）の工程を省略できる。また、樹脂材料と比較して高価な半導体ウェハを使用しないため、コストも削減できる。なお、熱硬化性樹脂層は他の部材（例えば、基板）に対して接着性を有するため、支持片に接着剤層等を別途設けなくてもよい。
　（Ａ）工程で準備する積層フィルムの粘着層は、感圧型であっても、紫外線硬化型であってもよい。すなわち、粘着層は、紫外線照射によって硬化するものであっても、そうでなくてもよく、換言すれば、光反応性を有する炭素－炭素二重結合を有する樹脂を含有しても、含有しなくてもよい。なお、感圧型の粘着層が光反応性を有する炭素－炭素二重結合を有する樹脂を含有してもよい。例えば、粘着層は、その所定の領域に紫外線を照射することによって当該領域の粘着性を低下させたものであってもよく、例えば、光反応性を有する炭素－炭素二重結合を有する樹脂が残存していてもよい。粘着層が紫外線硬化型である場合、（Ｂ）工程と（Ｃ）工程の間に、粘着層に紫外線を照射する工程を実施することで粘着層の粘着性を低下させることができる。
　支持片形成用フィルムは熱硬化性樹脂層を含む。支持片形成用フィルム又は支持片を加熱して熱硬化性樹脂層又は接着剤片を硬化させる工程は適切なタイミングで実施すればよく、例えば、（Ｇ）工程よりも前に実施すればよい。複数の支持片の表面に接するように接着剤片付きチップを配置する段階において、熱硬化性樹脂層が既に硬化していることで接着剤片付きチップの配置に伴って支持片が変形することを抑制できる。
　本開示の一側面はドルメン構造を有する半導体装置に関する。すなわち、この半導体装置は、基板と、基板上に配置された第一のチップと、基板上であって第一のチップの周囲に配置された複数の支持片と、複数の支持片によって支持され且つ第一のチップを覆うように配置された第二のチップとを含むドルメン構造を有し、支持片が、熱硬化性樹脂組成物の硬化物からなる、あるいは、熱硬化性樹脂組成物の硬化物からなる層と樹脂層又は金属層とを含む。
　本開示に係る上記半導体装置は、第二のチップの一方の面上に設けられており且つ第二のチップと複数の支持片とによって挟まれている接着剤片を更に備えてもよい。この場合、上記第一のチップは、接着剤片と離間していてもよいし、接着剤片と接していてもよい。
　本開示の一側面は支持片形成用積層フィルムに関する。この積層フィルムは、基材フィルムと、粘着層と、支持片形成用フィルムとをこの順序で備え、支持片形成用フィルムは、熱硬化性樹脂層からなるフィルム、あるいは、熱硬化性樹脂層と当該熱硬化性樹脂層よりも高い剛性を有する樹脂層又は金属層とを有する多層フィルムである。
　上記支持片形成用フィルムの厚さは、例えば、５～１８０μｍである。支持片形成用フィルムの厚さがこの範囲であることで、第一のチップ（例えば、コントローラチップ）に対して適度な高さのドルメン構造を構築できる。支持片形成用フィルムにおける熱硬化性樹脂層は、例えば、エポキシ樹脂を含む。熱硬化性樹脂層はエラストマを含むことが好ましい。支持片を構成する熱硬化性樹脂層がエラストマを含むことで半導体装置内における応力を緩和できる。
　支持片形成用フィルムが有する樹脂層は、例えば、ポリイミド層である。支持片形成用フィルムが有する金属層は、例えば、銅層又はアルミニウム層である。
　本開示の一側面は支持片形成用積層フィルムの製造方法に関する。この製造方法は、基材フィルムと、その一方の面上に形成された粘着層とを有する粘着フィルムを準備する工程と、粘着層の表面上に支持片形成用フィルムを積層する工程とを含み、支持片形成用フィルムは、熱硬化性樹脂層からなるフィルム、あるいは、熱硬化性樹脂層と当該熱硬化性樹脂層よりも高い剛性を有する樹脂層又は金属層とを有する多層フィルムである。
　樹脂層又は金属層を有する支持片形成用積層フィルムは、例えば、以下のように製造することができる。すなわち、この支持片形成用積層フィルムの製造方法は、基材フィルムと、粘着層と、熱硬化性樹脂層とをこの順序で備える積層フィルムを準備する工程と、熱硬化性樹脂層の表面に当該熱硬化性樹脂層よりも高い剛性を有する樹脂層又は金属層を貼り合わせる工程とを含む。
　本開示によれば、ドルメン構造を有する半導体装置の製造プロセスにおいて支持片を作製する工程を簡略化できる半導体装置の製造方法が提供される。また、本開示によれば、ドルメン構造を有する半導体装置、並びに支持片形成用積層フィルム及びその製造方法が提供される。
図１は本開示に係る半導体装置の第一実施形態を模式的に示す断面図である。 図２（ａ）及び図２（ｂ）は第一のチップと複数の支持片との位置関係の例を模式的に示す平面図である。 図３（ａ）は支持片形成用積層フィルムの一実施形態を模式的に示す平面図であり、図３（ｂ）は図３（ａ）のｂ－ｂ線における断面図である。 図４は粘着層と支持片形成用フィルムとを貼り合わせる工程を模式的に示す断面図である。 図５（ａ）～図５（ｄ）は支持片の作製過程を模式的に示す断面図である。 図６は基板上であって第一のチップの周囲に複数の支持片を配置した状態を模式的に示す断面図である。 図７は接着剤片付きチップの一例を模式的に示す断面図である。 図８は基板上に形成されたドルメン構造を模式的に示す断面図である。 図９は本開示に係る半導体装置の第二実施形態を模式的に示す断面図である。 図１０（ａ）及び図１０（ｂ）は支持片形成用積層フィルムの他の実施形態をそれぞれ模式的に示す断面図である。
　以下、図面を参照しつつ、本開示の実施形態について詳細に説明する。ただし、本発明は以下の実施形態に限定されるものではない。なお、本明細書において、「（メタ）アクリル酸」とは、アクリル酸又はメタクリル酸を意味し、「（メタ）アクリレート」とは、アクリレート又はそれに対応するメタクリレートを意味する。「Ａ又はＢ」とは、ＡとＢのどちらか一方を含んでいればよく、両方とも含んでいてもよい。
　本明細書において「層」との語は、平面図として観察したときに、全面に形成されている形状の構造に加え、一部に形成されている形状の構造も包含される。また、本明細書において「工程」との語は、独立した工程だけではなく、他の工程と明確に区別できない場合であってもその工程の所期の作用が達成されれば、本用語に含まれる。また、「～」を用いて示された数値範囲は、「～」の前後に記載される数値をそれぞれ最小値及び最大値として含む範囲を示す。
　本明細書において組成物中の各成分の含有量は、組成物中に各成分に該当する物質が複数存在する場合、特に断らない限り、組成物中に存在する当該複数の物質の合計量を意味する。また、例示材料は特に断らない限り単独で用いてもよいし、２種以上を組み合わせて用いてもよい。また、本明細書中に段階的に記載されている数値範囲において、ある段階の数値範囲の上限値又は下限値は、他の段階の数値範囲の上限値又は下限値に置き換えてもよい。また、本明細書中に記載されている数値範囲において、その数値範囲の上限値又は下限値は、実施例に示されている値に置き換えてもよい。
＜第一実施形態＞
（半導体装置）
　図１は本実施形態に係る半導体装置を模式的に示す断面図である。この図に示す半導体装置１００は、基板１０と、基板１０の表面上に配置されたチップＴ１（第一のチップ）と、基板１０の表面上であってチップＴ１の周囲に配置された複数の支持片Ｄｃと、チップＴ１の上方に配置されたチップＴ２（第二のチップ）と、チップＴ２と複数の支持片Ｄｃとによって挟まれている接着剤片Ｔｃと、チップＴ２上に積層されたチップＴ３，Ｔ４と、基板１０の表面上の電極（不図示）とチップＴ１～Ｔ４とをそれぞれ電気的に接続する複数のワイヤｗと、チップＴ１とチップＴ２との隙間等に充填された封止材５０とを備える。
　本実施形態においては、複数の支持片Ｄｃと、チップＴ２と、支持片ＤｃとチップＴ２との間に位置する接着剤片Ｔｃとによって基板１０上にドルメン構造が構成されている。チップＴ１は、接着剤片Ｔｃと離間している。支持片Ｄｃの厚さを適宜設定することで、チップＴ１の上面と基板１０とを接続するワイヤｗのためのスペースを確保することができる。
　基板１０は、有機基板であってもよく、リードフレーム等の金属基板であってもよい。基板１０は、半導体装置１００の反りを抑制する観点から、基板１０の厚さは、例えば、９０～３００μｍであり、９０～２１０μｍであってもよい。
　チップＴ１は、例えば、コントローラーチップであり、接着剤片Ｔｃによって基板１０に接着され且つワイヤｗによって基板１０と電気的に接続されている。平面視におけるチップＴ１の形状は、例えば矩形（正方形又は長方形）である。チップＴ１の一辺の長さは、例えば、５ｍｍ以下であり、２～５ｍｍ又は１～５ｍｍであってもよい。チップＴ１の厚さは、例えば、１０～１５０μｍであり、２０～１００μｍであってもよい。
　チップＴ２は、例えば、メモリチップであり、接着剤片Ｔｃを介して支持片Ｄｃの上に接着されている。平面視でチップＴ２は、チップＴ１よりも大きいサイズを有する。平面視におけるチップＴ２の形状は、例えば矩形（正方形又は長方形）である。チップＴ２の一辺の長さは、例えば、２０ｍｍ以下であり、４～２０ｍｍ又は４～１２ｍｍであってもよい。チップＴ２の厚さは、例えば、１０～１７０μｍであり、２０～１２０μｍであってもよい。なお、チップＴ３，Ｔ４も、例えば、メモリチップであり、接着剤片Ｔｃを介してチップＴ２の上に接着されている。チップＴ３，Ｔ４の一辺の長さは、チップＴ２と同様であればよく、チップＴ３，Ｔ４の厚さもチップＴ２と同様であればよい。
　支持片Ｄｃは、チップＴ１の周囲に空間を形成するスペーサーの役割を果たす。支持片Ｄｃは、熱硬化性樹脂組成物の硬化物からなる。なお、図２（ａ）に示すように、チップＴ１の両側の離れた位置に、二つの支持片Ｄｃ（形状：長方形）を配置してもよいし、図２（ｂ）に示すように、チップＴ１の角に対応する位置にそれぞれ一つの支持片Ｄｃ（形状：正方形、計４個）を配置してもよい。平面視における支持片Ｄｃの一辺の長さは、例えば、２０ｍｍ以下であり、１～２０ｍｍ又は１～１２ｍｍであってもよい。支持片Ｄｃの厚さ（高さ）は、例えば、１０～１８０μｍであり、２０～１２０μｍであってもよい。
（支持片の作製方法）
　支持片の作製方法の一例について説明する。なお、図１に示す支持片Ｄｃは熱硬化性樹組成物が硬化した後のものである。一方、支持片Ｄａは熱硬化性樹組成物が完全に硬化する前の状態のものである（例えば、図５（ｂ）参照）。
　まず、図３（ａ）及び図３（ｂ）に示す支持片形成用積層フィルム２０（以下、場合により「積層フィルム２０」という。）を準備する。積層フィルム２０は、基材フィルム１と、粘着層２と、支持片形成用フィルムＤとを備える。基材フィルム１は、例えば、ポリエチレンテレフタレートフィルム（ＰＥＴフィルム）である。粘着層２は、パンチング等によって円形に形成されている（図３（ａ）参照）。粘着層２は、紫外線硬化型の粘着剤からなる。すなわち、粘着層２は紫外線が照射されることによって粘着性が低下する性質を有する。支持片形成用フィルムＤは、パンチング等によって円形に形成されており、粘着層２よりも小さい直径を有する（図３（ａ）参照）。支持片形成用フィルムＤは、熱硬化性樹脂組成物からなる。
　支持片形成用フィルムＤを構成する熱硬化性樹脂組成物は、半硬化（Ｂステージ）状態を経て、その後の硬化処理によって完全硬化物（Ｃステージ）状態となり得るものである。熱硬化性樹脂組成物は、エポキシ樹脂と、硬化剤と、エラストマ（例えば、アクリル樹脂）とを含み、必要に応じて、無機フィラー及び硬化促進剤等を更に含む。支持片形成用フィルムＤを構成する熱硬化性樹脂組成物の詳細については後述する。
　積層フィルム２０は、例えば、基材フィルム１とその表面上に粘着層２とを有する第１の積層フィルムと、カバーフィルム３とその表面上に支持片形成用フィルムＤとを有する第２の積層フィルムとを貼り合わせることによって作製することができる（図４参照）。第１の積層フィルムは、基材フィルム１の表面上に粘着層を塗工によって形成する工程と、粘着層をパンチング等によって所定の形状（例えば、円形）に加工する工程を経て得られる。第２の積層フィルムは、カバーフィルム３（例えば、ＰＥＴフィルム又はポリエチレンフィルム）の表面上に支持片形成用フィルムを塗工によって形成する工程と、支持片形成用フィルムをパンチング等によって所定の形状（例えば、円形）に加工する工程を経て得られる。積層フィルム２０を使用するに際し、カバーフィルム３は適当なタイミングで剥がされる。
　図５（ａ）に示されたように、積層フィルム２０にダイシングリングＤＲを貼り付ける。すなわち、積層フィルム２０の粘着層２にダイシングリングＤＲを貼り付け、ダイシングリングＤＲの内側に支持片形成用フィルムＤが配置された状態にする。支持片形成用フィルムＤをダイシングによって個片化する（図５（ｂ）参照）。これにより、支持片形成用フィルムＤから多数の支持片Ｄａが得られる。その後、粘着層２に対して紫外線を照射することにより、粘着層２と支持片Ｄａとの間の粘着力を低下させる。紫外線照射後、図５（ｃ）に示されるように、基材フィルム１をエキスパンドすることで、支持片Ｄａを互いに離間させる。図５（ｄ）に示されるように、支持片Ｄａを突き上げ治具４２で突き上げることによって粘着層２から支持片Ｄａを剥離させるとともに、吸引コレット４４で吸引して支持片Ｄａをピックアップする。なお、ダイシング前の支持片形成用フィルムＤ又はピックアップ前の支持片Ｄａを加熱することによって、熱硬化性樹脂の硬化反応を進行させておいてもよい。ピックアップする際に支持片Ｄａが適度に硬化していることで優れたピックアップ性を達成し得る。
（半導体装置の製造方法）
　半導体装置１００の製造方法について説明する。本実施形態に係る製造方法は、以下の（Ａ）～（Ｈ）の工程を含む。
（Ａ）積層フィルム２０を準備する工程（図４参照）
（Ｂ）支持片形成用フィルムＤを個片化することによって、粘着層２の表面上に複数の支持片Ｄａを形成する工程（図５（ｂ）参照）
（Ｃ）粘着層２から支持片Ｄａをピックアップする工程（図５（ｄ）参照）
（Ｄ）基板１０上に第一のチップＴ１を配置する工程
（Ｅ）基板１０上であって第一のチップＴ１の周囲に複数の支持片Ｄａを配置する工程（図６参照）
（Ｆ）第二のチップＴ２と、第二のチップＴ２の一方の面上に設けられた接着剤片Ｔａとを備える接着剤片付きチップＴ２ａを準備する工程（図７参照）
（Ｇ）複数の支持片Ｄｃの表面上に接着剤片付きチップＴ２ａを配置することによってドルメン構造を構築する工程（図８参照）
（Ｈ）チップＴ１とチップＴ２との隙間等を封止材５０で封止する工程（図１参照）
　（Ａ）～（Ｃ）工程は、複数の支持片Ｄａを作製するプロセスであり、説明済みである。（Ｄ）～（Ｈ）工程は、複数の支持片Ｄａを使用してドルメン構造を基板１０上に構築していくプロセスである。以下、図６～８を参照しながら、（Ｄ）～（Ｈ）工程について説明する。
［（Ｄ）工程］
　（Ｄ）工程は、基板１０上に第一のチップＴ１を配置する工程である。例えば、まず、基板１０上の所定の位置に接着剤層Ｔ１ｃを介してチップＴ１を配置する。その後、チップＴ１はワイヤｗで基板１０と電気的に接続される。
［（Ｅ）工程］
　（Ｅ）工程は、基板１０上であって第一のチップＴ１の周囲に複数の支持片Ｄａを配置する工程である。この工程を経て、図６に示す構造体３０が作製される。構造体３０は、基板１０と、その表面上に配置されたチップＴ１と、複数の支持片Ｄａとを備える。支持片Ｄａの配置は圧着処理によって行えばよい。圧着処理は、例えば、８０～１８０℃、０．０１～０．５０ＭＰａの条件で、０．５～３．０秒間にわたって実施することが好ましい。なお、支持片Ｄａは（Ｅ）工程の時点で完全に硬化して支持片Ｄｃとなっていてもよく、この時点では完全硬化していなくてもよい。支持片Ｄａは（Ｇ）工程の開始前の時点で完全硬化して支持片Ｄｃとなっていることが好ましい。
［（Ｆ）工程］
　（Ｆ）工程は、図７に示す接着剤片付きチップＴ２ａを準備する工程である。接着剤片付きチップＴ２ａは、チップＴ２と、その一方の表面に設けられた接着剤片Ｔａとを備える。接着剤片付きチップＴ２ａは、例えば、半導体ウェハ及びダイシング・ダイボンディング一体型フィルムを使用し、ダイシング工程及びピックアップ工程を経て得ることができる。
［（Ｇ）工程］
　（Ｇ）工程は、複数の支持片Ｄｃの上面に接着剤片Ｔａが接するように、チップＴ１の上方に接着剤片付きチップＴ２ａを配置する工程である。具体的には、支持片Ｄｃの上面に接着剤片Ｔａを介してチップＴ２を圧着する。この圧着処理は、例えば、８０～１８０℃、０．０１～０．５０ＭＰａの条件で、０．５～３．０秒間にわたって実施することが好ましい。次に、加熱によって接着剤片Ｔａを硬化させる。この硬化処理は、例えば、６０～１７５℃、０．０１～１．０ＭＰａの条件で、５分間以上にわたって実施することが好ましい。これにより、接着剤片Ｔａが硬化して接着剤片Ｔｃとなる。この工程を経て、基板１０上にドルメン構造が構築される（図８参照）。
　（Ｇ）工程後であって（Ｈ）工程前に、チップＴ２の上に接着剤片を介してチップＴ３を配置し、更に、チップＴ３の上に接着剤片を介してチップＴ４を配置する。接着剤片は上述の接着剤片Ｔａと同様の熱硬化性樹脂組成物であればよく、加熱硬化によって接着剤片Ｔｃとなる（図１参照）。他方、チップＴ２，Ｔ３，Ｔ４と基板１０とをワイヤｗで電気的にそれぞれ接続する。なお、チップＴ１の上方に積層するチップの数は本実施形態の三つに限定されず、適宜設定すればよい。
［（Ｈ）工程］
　（Ｈ）工程は、チップＴ１とチップＴ２との隙間等を封止材５０で封止する工程である。この工程を経て図１に示す半導体装置１００が完成する。
（支持片形成用フィルムを構成する熱硬化性樹脂組成物）
　支持片形成用フィルムＤを構成する熱硬化性樹脂組成物は、上述のとおり、エポキシ樹脂と、硬化剤と、エラストマとを含み、必要に応じて、無機フィラー及び硬化促進剤等を更に含む。本発明者らの検討によると、支持片Ｄａ及び硬化後の支持片Ｄｃは以下の特性を有することが好ましい。
・特性１：基板１０の所定の位置に支持片Ｄａを熱圧着したとき位置ずれが生じにくいこと（１２０℃における支持片Ｄａの溶融粘度が、例えば、４３００～５００００Ｐａ・ｓ又は５０００～４００００Ｐａ・ｓであること）
・特性２：半導体装置１００内において支持片Ｄｃが応力緩和性を発揮すること（熱硬化性樹脂組成物がエラストマ（ゴム成分）を含むこと）
・特性３：接着剤片付きチップの接着剤片Ｔｃとの接着強度が十分に高いこと（接着剤片Ｔｃに対する支持片Ｄｃのダイシェア強度が、例えば、２．０～７．０Ｍｐａ又は３．０～６．０Ｍｐａであること）
・特性４：硬化に伴う収縮率が十分に小さいこと
・特性５：ピックアップ工程においてカメラによる支持片Ｄａの視認性が良いこと（熱硬化性樹脂組成物が、例えば、着色料を含んでいること）
・特性６：支持片Ｄｃが十分な機械的強度を有すること
［エポキシ樹脂］
　エポキシ樹脂は、硬化して接着作用を有するものであれば特に限定されない。ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂等の二官能エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂などを使用することができる。また、多官能エポキシ樹脂、グリシジルアミン型エポキシ樹脂、複素環含有エポキシ樹脂または脂環式エポキシ樹脂など、一般に知られているものを適用することができる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
［硬化剤］
　硬化剤として、例えば、フェノール樹脂、エステル化合物、芳香族アミン、脂肪族アミン及び酸無水物が挙げられる。これらのうち、高いダイシェア強度を達成する観点から、フェノール樹脂が好ましい。フェノール樹脂の市販品として、例えば、ＤＩＣ（株）製のＬＦ－４８７１（商品名、ＢＰＡノボラック型フェノール樹脂）、エア・ウォーター（株）製のＨＥ－１００Ｃ－３０（商品名、フェニルアラキル型フェノール樹脂）、ＤＩＣ（株）製のフェノライトＫＡ及びＴＤシリーズ、三井化学（株）製のミレックスＸＬＣ－シリーズとＸＬシリーズ（例えば、ミレックスＸＬＣ－ＬＬ）、エア・ウォーター（株）製のＨＥシリーズ（例えば、ＨＥ１００Ｃ－３０）、明和化成（株）製のＭＥＨＣ－７８００シリーズ（例えばＭＥＨＣ－７８００－４Ｓ）、ＪＥＦケミカル（株）のＪＤＰＰシリーズが挙げられる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
　エポキシ樹脂とフェノール樹脂の配合量は、高いダイシェア強度を達成する観点から、それぞれエポキシ当量と水酸基当量の当量比が０．６～１．５であることが好ましく、０．７～１．４であることがより好ましく、０．８～１．３であることが更に好ましい。配合比が上記範囲内であることで、硬化性及び流動性の両方を十分に高水準に達成しやすい。
［エラストマ］
　エラストマとして、例えば、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリイミド樹脂、シリコーン樹脂、ポリブタジエン、アクリロニトリル、エポキシ変性ポリブタジエン、無水マレイン酸変性ポリブタジエン、フェノール変性ポリブタジエン及びカルボキシ変性アクリロニトリルが挙げられる。
　高いダイシェア強度を達成する観点から、エラストマとしてアクリル系樹脂が好ましく、更に、グリシジルアクリレート又はグリシジルメタクリレート等のエポキシ基又はグリシジル基を架橋性官能基として有する官能性モノマーを重合して得たエポキシ基含有（メタ）アクリル共重合体等のアクリル系樹脂がより好ましい。アクリル系樹脂のなかでもエポキシ基含有（メタ）アクリル酸エステル共重合体及びエポキシ基含有アクリルゴムが好ましく、エポキシ基含有アクリルゴムがより好ましい。エポキシ基含有アクリルゴムは、アクリル酸エステルを主成分とし、主として、ブチルアクリレートとアクリロニトリル等の共重合体、エチルアクリレートとアクリロニトリル等の共重合体などからなる、エポキシ基を有するゴムである。なお、アクリル系樹脂は、エポキシ基だけでなく、アルコール性又はフェノール性水酸基、カルボキシル基等の架橋性官能基を有していてもよい。
　アクリル樹脂の市販品としては、ナガセケムテック（株）製のＳＧ－７０Ｌ、ＳＧ－７０８－６、ＷＳ－０２３　ＥＫ３０、ＳＧ－２８０　ＥＫ２３、ＳＧ－Ｐ３溶剤変更品（商品名、アクリルゴム、重量平均分子量：８０万、Ｔｇ：１２℃、溶剤はシクロヘキサノン）等が挙げられる。
　アクリル樹脂のガラス転移温度（Ｔｇ）は、高いダイシェア強度を達成する観点から、－５０～５０℃であることが好ましく、－３０～３０℃であることがより好ましい。アクリル樹脂の重量平均分子量（Ｍｗ）は、高いダイシェア強度を達成する観点から、１０万～３００万であることが好ましく、５０万～２００万であることがより好ましい。ここで、Ｍｗは、ゲルパーミエーションクロマトグラフィー（ＧＰＣ）で測定し、標準ポリスチレンによる検量線を用いて換算した値を意味する。なお、分子量分布の狭いアクリル樹脂を用いることにより、高弾性の接着剤片を形成できる傾向にある。
　熱硬化性樹脂組成物に含まれるアクリル樹脂の量は、高いダイシェア強度を達成する観点から、エポキシ樹脂及びエポキシ樹脂硬化剤の合計１００質量部に対して１０～２００質量部であることが好ましく、２０～１００質量部であることがより好ましい。
［無機フィラー］
　無機フィラーとして、例えば、水酸化アルミニウム、水酸化マグネシウム、炭酸カルシウム、炭酸マグネシウム、ケイ酸カルシウム、ケイ酸マグネシウム、酸化カルシウム、酸化マグネシウム、酸化アルミニウム、窒化アルミニウム、ホウ酸アルミウィスカ、窒化ホウ素及び結晶性シリカ、非晶性シリカが挙げられる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
　無機フィラーの平均粒径は、高いダイシェア強度を達成する観点から、０．００５μｍ～１．０μｍが好ましく、０．０５～０．５μｍがより好ましい。無機フィラーの表面は、高いダイシェア強度を達成する観点から、化学修飾されていることが好ましい。（追記しました）表面を化学修飾する材料として適したものにシランカップリング剤が挙げられる。シランカップリング剤の官能基の種類として、例えば、ビニル基、アクリロイル基、エポキシ基、メルカプト基、アミノ基、ジアミノ基、アルコキシ基、エトキシ基が挙げられる。
　高いダイシェア強度を達成する観点から、熱硬化性樹脂組成物の樹脂成分１００質量部に対して、無機フィラーの含有量は２０～２００質量部であることが好ましく、３０～１００質量部であることがより好ましい。
［硬化促進剤］
　硬化促進剤として、例えば、イミダゾール類及びその誘導体、有機リン系化合物、第二級アミン類、第三級アミン類、及び第四級アンモニウム塩が挙げられる。高いダイシェア強度を達成する観点から、イミダゾール系の化合物が好ましい。イミダゾール類としては、２－メチルイミダゾール、１－ベンジル－２－メチルイミダゾール、１－シアノエチル－２－フェニルイミダゾール、１－シアノエチルー２－メチルイミダゾール等が挙げられる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
　熱硬化性樹脂組成物における硬化促進剤の含有量は、高いダイシェア強度を達成する観点から、エポキシ樹脂及びエポキシ樹脂硬化剤の合計１００質量部に対して０．０４～３質量部が好ましく、０．０４～０．２質量部がより好ましい。
＜第二実施形態＞
　図９は第二実施形態に係る半導体装置を模式的に示す断面図である。第一実施形態に係る半導体装置１００はチップＴ１が接着剤片Ｔｃと離間している態様であったのに対し、本実施形態に係る半導体装置２００はチップＴ１が接着剤片Ｔｃと接している。つまり、接着剤片Ｔｃは、チップＴ１の上面及び支持片Ｄｃの上面に接している。例えば、支持片形成用フィルムＤの厚さを適宜設定することで、チップＴ１の上面の位置と支持片Ｄｃの上面の位置を一致させることができる。
　半導体装置２００においては、チップＴ１が基板１０に対し、ワイヤボンディングではなく、フリップチップ接続されている。なお、チップＴ２とともに接着剤片付きチップＴ２ａを構成する接着剤片Ｔａに埋め込まれる構成とすれば、基板１０にチップＴ１がワイヤボンディングされた態様であっても、チップＴ１が接着剤片Ｔｃと接した状態とすることができる。
　以上、本開示の実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態においては、紫外線硬化型の粘着層２を有する積層フィルム２０を例示したが、粘着層２は感圧型であってもよい。
　上記実施形態においては、図３（ｂ）に示すように、熱硬化性樹脂層からなる支持片形成用フィルムＤを備える支持片形成用積層フィルム２０を例示したが、支持片形成用積層フィルムは、熱硬化性樹脂層と当該熱硬化性樹脂層よりも高い剛性を有する樹脂層又は金属層とを有する多層フィルムを備えたものであってもよい。図１０（ａ）に示す支持片形成用積層フィルム２０Ａは、熱硬化性樹脂層５と、熱硬化性樹脂層よりも高い剛性を有する樹脂層６とを有する二層フィルムＤ２（支持片形成用フィルム）を有する。すなわち、支持片形成用積層フィルム２０Ａにおいては、粘着層２と最外面の樹脂層６との間に熱硬化性樹脂層５が配置されている。なお、熱硬化性樹脂層５は、第一実施形態に係る支持片形成用フィルムＤを構成する熱硬化性樹脂組成物からなる。樹脂層６の厚さは、例えば、５～１００μｍであり、１０～９０μｍ又は２０～８０μｍであってもよい。樹脂層６は、例えば、ポリイミド層である。
　図１０（ｂ）に示す支持片形成用積層フィルム２０Ｂは、熱硬化性樹脂層よりも高い剛性を有する樹脂層６と、樹脂層６を挟む二層の熱硬化性樹脂層５とを有する三層フィルムＤ３（支持片形成用フィルム）を有する。支持片形成用積層フィルム２０Ｂにおいては、粘着層２の表面上に三層フィルムＤ３が配置されている。
　支持片形成用積層フィルム２０Ａ，２０Ｂは、熱硬化性樹脂層５よりも高い剛性を有する樹脂層６を含むことで、ダイシングによって個片化された後において、熱硬化性樹脂層５の熱硬化処理を実施しなくても、優れたピックアップ性を達成し得る。支持片形成用積層フィルム２０Ａ，２０Ｂにおいて、樹脂層６の代わりに、熱硬化性樹脂層よりも高い金属層（例えば、銅層又はアルミニウム層）を採用してもよい。金属層の厚さは、例えば、５～１００μｍであり、１０～９０μｍ又は２０～８０μｍであってもよい。支持片形成用積層フィルム２０Ａ，２０Ｂが金属層を含むことで、優れたピックアップ性に加え、樹脂材料と金属材料の光学的なコントラストにより、ピックアップ工程において支持片の優れた視認性を達成し得る。
　支持片形成用積層フィルム２０Ａは、例えば、以下の工程を経て製造することができる。
・基材フィルム１と、粘着層２と、熱硬化性樹脂層５とをこの順序で備える積層フィルムを準備する工程
・上記積層フィルムの表面に熱硬化性樹脂層５よりも高い剛性を有する樹脂層６又は金属層を貼り合わせる工程
　以下、実施例により本開示について説明するが、本発明はこれらの実施例に限定されるものではない。
（ワニスＡの調製）
　以下の材料を使用して支持片形成用フィルムのためのワニスＡを調製した。
・エポキシ樹脂１：ＹＤＣＮ－７００－１０：（商品名、新日鉄住金化学（株）製、クレゾールノボラック型エポキシ樹脂、２５℃において固体）５．４質量部
・エポキシ樹脂２：ＹＤＦ－８１７０Ｃ：（商品名、新日鉄住金化学（株）製、液状ビスフェノールＦ型エポキシ樹脂、２５℃において液状）１６．２質量部
・フェノール樹脂（硬化剤）：ＬＦ－４８７１：（商品名、ＤＩＣ（株）製、ＢＰＡノボラック型フェノール樹脂）１３．３質量部
・無機フィラー：ＳＣ２０５０－ＨＬＧ：（商品名、（株）アドマテックス製、シリカフィラー分散液、平均粒径０．５０μｍ）４９．８質量部
・エラストマ：ＳＧ－Ｐ３溶剤変更品（商品名、ナガセケムテックス（株）製、アクリルゴム、重量平均分子量：８０万、Ｔｇ：１２℃、溶剤はシクロヘキサノン）１４．９質量部
・カップリング剤１：Ａ－１８９：（商品名、ＧＥ東芝（株）製、γ－メルカプトプロピルトリメトキシシラン）０．１質量部
・カップリング剤２：Ａ－１１６０：（商品名、ＧＥ東芝（株）製、γ－ウレイドプロピルトリエトキシシラン）０．３質量部
・硬化促進剤：キュアゾール２ＰＺ－ＣＮ：（商品名、四国化成工業（株）製、１－シアノエチル－２－フェニルイミダゾール）０．０５質量部
・溶媒：シクロヘキサン
（ワニスＢの調製）
　以下の材料を使用して支持片形成用フィルムのためのワニスＢを調製した。
・エポキシ樹脂：ＹＤＣＮ－７００－１０：（商品名、新日鉄住金化学（株）製、クレゾールノボラック型エポキシ樹脂、２５℃において固体）１３．２質量部
・フェノール樹脂（硬化剤）：ＨＥ－１００Ｃ－３０：（商品名、エア・ウォーター（株）製、フェニルアラキル型フェノール樹脂）１１．０質量部
・無機フィラー：アエロジルＲ９７２：（商品名、日本アエロジル（株）製、シリカ、平均粒径０．０１６μｍ）７．８質量部
・エラストマ：ＳＧ－Ｐ３溶剤変更品（商品名、ナガセケムテックス（株）製、アクリルゴム、重量平均分子量：８０万、Ｔｇ：１２℃、溶剤はシクロヘキサノン）６６．４質量部
・カップリング剤１：Ａ－１８９：（商品名、ＧＥ東芝（株）製、γ－メルカプトプロピルトリメトキシシラン）０．４質量部
・カップリング剤２：Ａ－１１６０：（商品名、ＧＥ東芝（株）製、γ－ウレイドプロピルトリエトキシシラン）１．１５質量部
・硬化促進剤：キュアゾール２ＰＺ－ＣＮ：（商品名、四国化成工業（株）製、１－シアノエチル－２－フェニルイミダゾール）０．０３質量部
・溶媒：シクロヘキサン
＜実施例１＞
　上記のとおり、溶媒としてシクロヘキサノンを使用し、ワニスＡの固形分割合が４０質量％となるように調整した。１００メッシュのフィルターでワニスＡをろ過するとともに真空脱泡した。ワニスＡを塗布するフィルムとして、離型処理が施されたポリエチレンテレフタレート（ＰＥＴ）フィルム（厚さ３８μｍ）を準備した。真空脱泡後のワニスＡを、ＰＥＴフィルムの離型処理が施された面上に塗布した。塗布したワニスＡを、９０℃で５分間、続いて１４０℃で５分間の二段階で加熱乾燥した。こうして、Ｂステージ状態（半硬化状態）の熱硬化性樹脂層ＡをＰＥＴフィルムの表面上に作製した。
　紫外線硬化型の粘着層を有する積層フィルム（ダイシングテープ）を以下の手順で作製した。まず、アクリル酸２－エチルヘキシル８３質量部、アクリル酸２－ヒドロキシエチル１５質量部、メタクリル酸２質量部を原料として、溶媒には酢酸エチルを用いて、溶液ラジカル重合により共重合体を得た。このアクリル共重合体に対し、２－メタクリロイルオキシエチルイソシアネートを、１２質量部反応させて、炭素－炭素二重結合を有する紫外線照射型アクリル共重合体を合成した。上記の反応にあたっては、重合禁止剤としてヒドロキノン・モノメチルエーテルを０．０５部用いた。合成したアクリル共重合体の重量平均分子量をＧＰＣにより測定したところ、３０万～７０万であった。このようにして得られたアクリル共重合体と、硬化剤としてポリイソシアネート化合物（日本ポリウレタン（株）製、商品名：コロネートＬ）を固形分換算で２．０部と、光重合開始剤として１－ヒドロキシシクロヘキシルフェニルケトン０．５部とを混合し、紫外線照射型粘着剤溶液を調製した。この紫外線照射型粘着剤溶液を、ポリエチレンテレフタレート製剥離フィルム（厚み：３８μｍ）上に、乾燥後の厚さが１０μｍとなるように塗布及び乾燥した。その後、粘着剤層に、片面にコロナ放電処理が施されたポリオレフィン製フィルム（厚さ：９０μｍ）を貼り合わせた。得られた積層フィルムを４０℃の恒温槽で７２時間エージングを行い、ダイシングテープを作製した。
　上記ダイシングテープの粘着層に熱硬化性樹脂層Ａを７０℃のホットプレート上でゴムロールを使用して貼り合わせた。熱硬化性樹脂層Ａの厚さは５０μｍであった。その後、熱硬化性樹脂層Ａを１１０℃で１時間にわたって加熱した後、１３０℃で３時間にわたって加熱することによって硬化させた。この工程を経て支持片形成用フィルムと、ダイシングテープとの積層体を得た。
＜実施例２＞
　熱硬化性樹脂層Ａを１１０℃で１時間にわたって加熱した後、１３０℃で３時間にわたって加熱する代わりに、１１０℃で２時間にわたって加熱することによって硬化させたことの他は実施例１と同様にして、支持片形成用フィルムと、ダイシングテープとの積層体を得た。
＜実施例３＞
　ワニスＡの代わりにワニスＢを使用してＰＥＴフィルムの表面上に熱硬化性樹脂層Ｂを形成するとともに、７０℃のホットプレート上において、ダイシングテープの粘着層に熱硬化性樹脂層Ｂをゴムロールで貼り合わせた後、熱硬化性樹脂層Ｂにポリイミドフィルム（厚さ２５μｍ）をゴムロールで貼り合わせた。その後の加熱による硬化処理を施さなかったことの他は、実施例１と同様にして、支持片形成用フィルムと、ダイシングテープとの積層体を得た。
　実施例１～３の支持片形成用フィルムに対して以下の評価を行った。
（１）剥離強度
　実施例１～３に係る支持片形成用フィルムを含む積層体を幅２５ｍｍ、長さ１００ｍｍの長さにそれぞれカットして試験片を作製した。その後、ハロゲンランンプにて８０ｍＷ／ｃｍ２、２００ｍＪ／ｃｍ２の条件でダイシングテープ側から紫外線を照射した。紫外線照射の粘着層と支持片形成用フィルムとの界面の剥離強度（剥離角度：１８０°、剥離速度：３００ｍｍ／分）を測定した。各実施例につき、測定を３回ずつ行い、その平均値を以下に示す。
・実施例１…０．０３Ｎ／２５ｍｍ
・実施例２…０．０４Ｎ／２５ｍｍ
・実施例３…０．０５Ｎ／２５ｍｍ
（２）ピックアップ性
　実施例１～３に係る支持片形成用フィルム（形状：直径３２０ｍｍの円形）と、上記と同様にして作製したダイシングテープ（形状：直径３３５ｍｍの円形）の積層体を準備した。この積層体のダイシングテープにダイシングリングを７０℃の条件でラミネートした。ダイサーを用いて支持片形成用フィルムをハイト５５μｍの条件で個片化した。これにより、サイズが１０ｍｍ×１０ｍｍの支持片を得た。支持片の粘着層に向けてハロゲンランンプにて８０ｍＷ／ｃｍ２、２００ｍＪ／ｃｍ２の条件でダイシングテープ側から紫外線照射した。その後、ダイボンダにてエキスパンド（エキスパンド量：３ｍｍ）した状態で、支持片をピックアップした。突き上げ治具として、三段突き上げステージを使用し、条件は突き上げ速度１０ｍｍ／秒及び突き上げ高さ１２００μｍとした。各実施例について、６個の支持片に対してピックアップを試みたところ、実施例１～３のいずれにおいても、６個の支持片のすべてをピックアップすることができた。
　本開示によれば、ドルメン構造を有する半導体装置の製造プロセスにおいて支持片を作製する工程を簡略化できる半導体装置の製造方法が提供される。また、本開示によれば、ドルメン構造を有する半導体装置、並びに支持片形成用積層フィルム及びその製造方法が提供される。
１…基材フィルム、２…粘着層、５…熱硬化性樹脂層、６…樹脂層、１０…基板、２０，２０Ａ，２０Ｂ…支持片形成用積層フィルム、５０…封止材、１００，２００…半導体装置、Ｄ…支持片形成用フィルム、Ｄ２…二層フィルム（支持片形成用フィルム）、Ｄ３…三層フィルム（支持片形成用フィルム）、Ｄａ…支持片、Ｄｃ…支持片（硬化物）、Ｔ１…第一のチップ、Ｔ２…第二のチップ、Ｔ２ａ…接着剤片付きチップ、Ｔａ…接着剤片、Ｔｃ…接着剤片（硬化物）

Claims (16)

  1. 　基板と、前記基板上に配置された第一のチップと、前記基板上であって前記第一のチップの周囲に配置された複数の支持片と、前記複数の支持片によって支持され且つ前記第一のチップを覆うように配置された第二のチップとを含むドルメン構造を有する半導体装置の製造方法であって、
    （Ａ）基材フィルムと、粘着層と、支持片形成用フィルムとをこの順序で備える積層フィルムを準備する工程と、
    （Ｂ）前記支持片形成用フィルムを個片化することによって、前記粘着層の表面上に複数の支持片を形成する工程と、
    （Ｃ）前記粘着層から前記支持片をピックアップする工程と、
    （Ｄ）基板上に第一のチップを配置する工程と、
    （Ｅ）前記基板上であって前記第一のチップの周囲に複数の前記支持片を配置する工程と、
    （Ｆ）第二のチップと、前記第二のチップの一方の面上に設けられた接着剤片とを備える接着剤片付きチップを準備する工程と、
    （Ｇ）複数の前記支持片の表面上に前記接着剤片付きチップを配置することによってドルメン構造を構築する工程と、
    を含み、
    　前記支持片形成用フィルムが、熱硬化性樹脂層からなるフィルム、あるいは、熱硬化性樹脂層と当該熱硬化性樹脂層よりも高い剛性を有する樹脂層又は金属層とを有する多層フィルムである、半導体装置の製造方法。
  2. 　前記粘着層が紫外線硬化型であり、
    　（Ｂ）工程と（Ｃ）工程の間に、前記粘着層に紫外線を照射する工程を含む、請求項１に記載の半導体装置の製造方法。
  3. 　（Ｇ）工程よりも前に、前記支持片形成用フィルム又は前記支持片を加熱する工程を含む、請求項１又は２に記載の半導体装置の製造方法。
  4. 　基板と、
    　前記基板上に配置された第一のチップと、
    　前記基板上であって前記第一のチップの周囲に配置された複数の支持片と、
    　前記複数の支持片によって支持され且つ前記第一のチップを覆うように配置された第二のチップと、
    を含むドルメン構造を有し、
    　前記支持片が、熱硬化性樹脂組成物の硬化物からなる、あるいは、熱硬化性樹脂組成物の硬化物からなる層と樹脂層又は金属層とを含む、半導体装置。
  5. 　前記第二のチップの一方の面上に設けられており且つ前記第二のチップと前記複数の支持片とによって挟まれている接着剤片を更に備える、請求項４に記載の半導体装置。
  6. 　前記第一のチップが前記接着剤片と離間している、請求項５に記載の半導体装置。
  7. 　前記第一のチップが前記接着剤片と接している、請求項５に記載の半導体装置。
  8. 　基板と、前記基板上に配置された第一のチップと、前記基板上であって前記第一のチップの周囲に配置された複数の支持片と、前記複数の支持片によって支持され且つ前記第一のチップを覆うように配置された第二のチップとを含むドルメン構造を有する半導体装置の製造プロセスにおいて使用される支持片形成用積層フィルムであって、
    　基材フィルムと、
    　粘着層と、
    　支持片形成用フィルムと、
    をこの順序で備え、
    　前記支持片形成用フィルムが、熱硬化性樹脂層からなるフィルム、あるいは、熱硬化性樹脂層と当該熱硬化性樹脂層よりも高い剛性を有する樹脂層又は金属層とを有する多層フィルムである、支持片形成用積層フィルム。
  9. 　前記支持片形成用フィルムの厚さが５～１８０μｍである、請求項８に記載の支持片形成用積層フィルム。
  10. 　前記粘着層が感圧型又は紫外線硬化型である、請求項８又は９に記載の支持片形成用積層フィルム。
  11. 　前記熱硬化性樹脂層がエポキシ樹脂を含む、請求項８～１０のいずれか一項に記載の支持片形成用積層フィルム。
  12. 　前記熱硬化性樹脂層がエラストマを含む、請求項８～１１のいずれか一項に記載の支持片形成用積層フィルム。
  13. 　前記樹脂層がポリイミド層である、請求項８～１２のいずれか一項に記載の支持片形成用積層フィルム。
  14. 　前記金属層が銅層又はアルミニウム層である、請求項８～１３のいずれか一項に記載の支持片形成用積層フィルム。
  15. 　基板と、前記基板上に配置された第一のチップと、前記基板上であって前記第一のチップの周囲に配置された複数の支持片と、前記複数の支持片によって支持され且つ前記第一のチップを覆うように配置された第二のチップとを含むドルメン構造を有する半導体装置の製造プロセスにおいて使用される支持片形成用積層フィルムの製造方法であって、
    　基材フィルムと、その一方の面上に形成された粘着層とを有する粘着フィルムを準備する工程と、
    　前記粘着層の表面上に支持片形成用フィルムを積層する工程と、
    を含み、
    　前記支持片形成用フィルムが、熱硬化性樹脂層からなるフィルム、あるいは、熱硬化性樹脂層と当該熱硬化性樹脂層よりも高い剛性を有する樹脂層又は金属層とを有する多層フィルムである、支持片形成用積層フィルムの製造方法。
  16. 　基板と、前記基板上に配置された第一のチップと、前記基板上であって前記第一のチップの周囲に配置された複数の支持片と、前記複数の支持片によって支持され且つ前記第一のチップを覆うように配置された第二のチップとを含むドルメン構造を有する半導体装置の製造プロセスにおいて使用される支持片形成用積層フィルムの製造方法であって、
    　基材フィルムと、粘着層と、熱硬化性樹脂層とをこの順序で備える積層フィルムを準備する工程と、
    　前記熱硬化性樹脂層の表面に当該熱硬化性樹脂層よりも高い剛性を有する樹脂層又は金属層を貼り合わせる工程と、
    を含む、支持片形成用積層フィルムの製造方法。
PCT/JP2019/017688 2019-04-25 2019-04-25 ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法 WO2020217394A1 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
PCT/JP2019/017688 WO2020217394A1 (ja) 2019-04-25 2019-04-25 ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
TW109113932A TWI850375B (zh) 2019-04-25 2020-04-24 具有支石墓結構的半導體裝置的製造方法以及支持片形成用積層膜及其製造方法
SG11202110148YA SG11202110148YA (en) 2019-04-25 2020-04-24 Semiconductor device having dolmen structure and manufacturing method therefor, and support piece formation laminate film and manufacturing method therefor
KR1020217028895A KR20220002255A (ko) 2019-04-25 2020-04-24 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
CN202080020997.0A CN113574665A (zh) 2019-04-25 2020-04-24 具有支石墓结构的半导体装置及其制造方法以及支撑片形成用层叠膜及其制造方法
US17/439,400 US20220149031A1 (en) 2019-04-25 2020-04-24 Semiconductor device having dolmen structure and manufacturing method therefor, and support piece formation laminate film and manufacturing method therefor
JP2021516271A JP7494843B2 (ja) 2019-04-25 2020-04-24 ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
PCT/JP2020/017731 WO2020218526A1 (ja) 2019-04-25 2020-04-24 ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/017688 WO2020217394A1 (ja) 2019-04-25 2019-04-25 ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法

Publications (1)

Publication Number Publication Date
WO2020217394A1 true WO2020217394A1 (ja) 2020-10-29

Family

ID=72940649

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2019/017688 WO2020217394A1 (ja) 2019-04-25 2019-04-25 ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
PCT/JP2020/017731 WO2020218526A1 (ja) 2019-04-25 2020-04-24 ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/017731 WO2020218526A1 (ja) 2019-04-25 2020-04-24 ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法

Country Status (6)

Country Link
US (1) US20220149031A1 (ja)
JP (1) JP7494843B2 (ja)
KR (1) KR20220002255A (ja)
CN (1) CN113574665A (ja)
SG (1) SG11202110148YA (ja)
WO (2) WO2020217394A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023102570A (ja) * 2022-01-12 2023-07-25 株式会社レゾナック 個片化体形成用積層フィルム及びその製造方法、並びに半導体装置の製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222889A (ja) * 2001-01-24 2002-08-09 Nec Kyushu Ltd 半導体装置及びその製造方法
JP2003124433A (ja) * 2001-08-27 2003-04-25 Samsung Electronics Co Ltd マルチチップパッケージ
JP2006005333A (ja) * 2004-05-20 2006-01-05 Toshiba Corp 積層型電子部品とその製造方法
US20070181990A1 (en) * 2006-02-03 2007-08-09 Siliconware Precision Industries Co., Ltd. Stacked semiconductor structure and fabrication method thereof
US20080029885A1 (en) * 2006-08-07 2008-02-07 Sandisk Il Ltd. Inverted Pyramid Multi-Die Package Reducing Wire Sweep And Weakening Torques
JP2010206136A (ja) * 2009-03-06 2010-09-16 Disco Abrasive Syst Ltd ワーク分割装置
US7859119B1 (en) * 2003-11-10 2010-12-28 Amkor Technology, Inc. Stacked flip chip die assembly
JP2013131557A (ja) * 2011-12-20 2013-07-04 Toshiba Corp 半導体装置およびその製造方法
US20130270717A1 (en) * 2012-04-17 2013-10-17 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
JP2015176906A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置および半導体装置の製造方法
JP2017515306A (ja) * 2014-04-29 2017-06-08 マイクロン テクノロジー， インク． 支持部材を有する積層半導体ダイアセンブリと、関連するシステムおよび方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3210126B2 (ja) * 1993-03-15 2001-09-17 株式会社東芝 液晶表示装置の製造方法
US5721452A (en) * 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
DE10360708B4 (de) * 2003-12-19 2008-04-10 Infineon Technologies Ag Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
TWI317993B (en) * 2006-08-18 2009-12-01 Advanced Semiconductor Eng Stackable semiconductor package
US8169058B2 (en) * 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
KR102161776B1 (ko) * 2014-03-28 2020-10-06 에스케이하이닉스 주식회사 적층 패키지
JP6748976B2 (ja) * 2017-02-28 2020-09-02 パナソニックＩｐマネジメント株式会社 ピラー供給用シートの製造方法、ガラスパネルユニットの製造方法及びガラス窓の製造方法
WO2020217401A1 (ja) * 2019-04-25 2020-10-29 日立化成株式会社 ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
IT201900006736A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222889A (ja) * 2001-01-24 2002-08-09 Nec Kyushu Ltd 半導体装置及びその製造方法
JP2003124433A (ja) * 2001-08-27 2003-04-25 Samsung Electronics Co Ltd マルチチップパッケージ
US7859119B1 (en) * 2003-11-10 2010-12-28 Amkor Technology, Inc. Stacked flip chip die assembly
JP2006005333A (ja) * 2004-05-20 2006-01-05 Toshiba Corp 積層型電子部品とその製造方法
US20070181990A1 (en) * 2006-02-03 2007-08-09 Siliconware Precision Industries Co., Ltd. Stacked semiconductor structure and fabrication method thereof
US20080029885A1 (en) * 2006-08-07 2008-02-07 Sandisk Il Ltd. Inverted Pyramid Multi-Die Package Reducing Wire Sweep And Weakening Torques
JP2010206136A (ja) * 2009-03-06 2010-09-16 Disco Abrasive Syst Ltd ワーク分割装置
JP2013131557A (ja) * 2011-12-20 2013-07-04 Toshiba Corp 半導体装置およびその製造方法
US20130270717A1 (en) * 2012-04-17 2013-10-17 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
JP2015176906A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置および半導体装置の製造方法
JP2017515306A (ja) * 2014-04-29 2017-06-08 マイクロン テクノロジー， インク． 支持部材を有する積層半導体ダイアセンブリと、関連するシステムおよび方法

Also Published As

Publication number Publication date
TW202107670A (zh) 2021-02-16
WO2020218526A1 (ja) 2020-10-29
CN113574665A (zh) 2021-10-29
US20220149031A1 (en) 2022-05-12
SG11202110148YA (en) 2021-11-29
JPWO2020218526A1 (ja) 2020-10-29
JP7494843B2 (ja) 2024-06-04
KR20220002255A (ko) 2022-01-06

Similar Documents

Publication Publication Date Title
JP7494841B2 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
US11935870B2 (en) Method for manufacturing semiconductor device having dolmen structure, method for manufacturing support piece, and laminated film
JP7247733B2 (ja) ドルメン構造を有する半導体装置の製造方法
WO2020218526A1 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
TWI833985B (zh) 支撐片的製造方法、半導體裝置的製造方法及支撐片形成用積層膜
WO2020218524A1 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
WO2020218530A1 (ja) ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
JP7294410B2 (ja) ドルメン構造を有する半導体装置及びその製造方法
JP7482112B2 (ja) ドルメン構造を有する半導体装置の製造方法、支持片の製造方法、及び支持片形成用積層フィルム
JP7351335B2 (ja) ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム
WO2020218532A1 (ja) ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
TW202420557A (zh) 具有支石墓結構的半導體裝置的製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19925822

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 19925822

Country of ref document: EP

Kind code of ref document: A1