WO2020159270A1 - 반도체 발광소자 및 이를 제조하는 방법 - Google Patents

반도체 발광소자 및 이를 제조하는 방법 Download PDF

Info

Publication number
WO2020159270A1
WO2020159270A1 PCT/KR2020/001450 KR2020001450W WO2020159270A1 WO 2020159270 A1 WO2020159270 A1 WO 2020159270A1 KR 2020001450 W KR2020001450 W KR 2020001450W WO 2020159270 A1 WO2020159270 A1 WO 2020159270A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
emitting device
semiconductor light
device chip
electrical connection
Prior art date
Application number
PCT/KR2020/001450
Other languages
English (en)
French (fr)
Inventor
김경민
정겨울
박은현
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190013070A external-priority patent/KR102161006B1/ko
Priority claimed from KR1020190126931A external-priority patent/KR102275368B1/ko
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to US17/414,503 priority Critical patent/US20220069184A1/en
Publication of WO2020159270A1 publication Critical patent/WO2020159270A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • the present disclosure (Disclosure) relates to a semiconductor light emitting device as a whole and a method of manufacturing the same, and particularly to a semiconductor light emitting device having a low probability of being disconnected and a method of manufacturing the same.
  • the present disclosure (Disclosure) relates to a semiconductor light emitting device as a whole, and particularly to a semiconductor light emitting device capable of six-sided light emission.
  • FIG. 1 is a view showing an example of a conventional semiconductor light emitting device chip.
  • the semiconductor light emitting device chip includes a growth substrate 11 (eg, a sapphire substrate), a growth layer 11, a buffer layer 12, a first semiconductor layer having a first conductivity (eg, n-type GaN layer), electrons, and the like.
  • the active layer 14 eg; INGaN/(In)GaN MQWs) that generates light through recombination of holes, and the second semiconductor layer 15 having a second conductivity different from the first conductivity (eg, p-type GaN layer) are sequentially And an electrode 17 serving as a pad is formed thereon, and an electrode serving as a pad on the exposed first semiconductor layer 13 is exposed by etching ( 18: Example: Cr/Ni/Au laminated metal pad) is formed.
  • the semiconductor light emitting device of the type shown in FIG. 1 is called a lateral chip.
  • a semiconductor light emitting device chip or an exterior to which the semiconductor light emitting device is electrically connected means a printed circuit board (PCB), a submount, or a thin film transistor (TFT).
  • FIG. 2 is a view showing another example of a semiconductor light emitting device chip disclosed in U.S. Patent No. 7,262,436.
  • the drawing symbols have been changed for convenience of explanation.
  • the semiconductor light emitting device chip includes a growth substrate 21, a first semiconductor layer 23 having a first conductivity on the growth substrate 21, an active layer 24 generating light through recombination of electrons and holes, and a first conductivity
  • the first electrode layer 29 may be an Ag reflective layer
  • the second electrode layer 29-1 may be a Ni diffusion barrier
  • the third electrode layer 29-2 may be an Au bonding layer.
  • An electrode 28 serving as a pad is formed on the etched and exposed first semiconductor layer 23.
  • the electrode film 29-2 side is electrically connected to the outside, it becomes a mounting surface.
  • the semiconductor light emitting device chip of the type shown in FIG. 2 is called a flip chip.
  • the electrode 28 formed on the first semiconductor layer 23 is at a lower height than the electrode films 29, 29-1 and 29-2 formed on the second semiconductor layer, but at the same height It can also be formed in.
  • the standard of height may be a height from the growth substrate 21.
  • FIG. 3 is a view showing another example of a semiconductor light emitting device chip proposed in US Patent Publication No. 8,008,683.
  • the drawing symbols have been changed for convenience of explanation.
  • the semiconductor light emitting device chip includes a first semiconductor layer 33 having a first conductivity, an active layer 34 generating light through recombination of electrons and holes, and a second semiconductor layer 35 having a second conductivity different from the first conductivity ) Are sequentially formed, and supply a current to the upper electrode 36 and the second semiconductor layer 35 formed on the side from which the growth substrate has been removed, while supporting the semiconductor substrates 33, 34 and 35. 31), and a lower electrode 32 formed on the supporting substrate 31.
  • the upper electrode 36 is electrically connected to the outside using wire bonding. When the lower electrode 32 side is electrically connected to the outside, it functions as a mounting surface.
  • semiconductor light emitting device chips having one electrode 36 and 32 one above and below the active layer 34 are referred to as vertical chips.
  • FIG. 4 is a view showing an example of a conventional semiconductor light emitting device.
  • the semiconductor light emitting device 40 is provided with vertical semiconductor light emitting device chips 45 (45) in the lead frames 41 and 42 functioning as pads, the mold 43, and the cavity 44,
  • the cavity 44 is filled with an encapsulant 47 containing a wavelength conversion material 46.
  • the lower surface of the vertical semiconductor light emitting device chip 45 is electrically directly connected to the lead frame 41, and the upper surface is electrically connected to the lead frame 42 by a wire 48.
  • a part of the light from the vertical semiconductor light emitting device chip 45 excites the wavelength conversion material 46 to make different colors of light, and two different lights are mixed to produce white light.
  • the semiconductor light emitting device chip 45 produces blue light, and light generated by excitation by the wavelength converter 46 is yellow light, and blue light and yellow light are mixed to make white light.
  • FIG. 4 shows a semiconductor light emitting device using the vertical semiconductor light emitting device chip 45 shown in FIG. 3, but uses the semiconductor light emitting device chip shown in FIGS. 1 and 2 to emit a semiconductor light emitting device of the same type as in FIG. 4. Devices can also be manufactured.
  • FIG. 5 is a view showing an example of the LED display proposed in Japanese Patent Application Laid-open No. 1995-288341.
  • the drawing symbols have been changed for convenience of explanation.
  • FIG. 5 is a plan view 190 showing one pixel structure in an LED display.
  • the semiconductor light emitting device chips 54, 55, and 56 are electrically connected to the conductor layer 51 formed on the PCB.
  • the semiconductor light emitting device chip 54 that emits blue light is a lateral chip and is electrically connected to the conductor layer 51 through wire bonding and is adhered with an insulating adhesive 53 on the conductor layer 51.
  • the semiconductor light emitting device chips 55 and 56 emitting green and red are vertical chips and are electrically connected to the conductive layer 51 through a conductive adhesive 57 and wire bonding. And it is surrounded by a cover part 52 to distinguish it from other adjacent pixels.
  • the sealing material covers the semiconductor light emitting device chips 54, 55, and 56 to protect the semiconductor light emitting device chips 54, 55, and 56.
  • a semiconductor light emitting device using a mini or micro semiconductor light emitting device chip having a maximum side size of 300 ⁇ m or less has a problem in the SMT process, such as short and poor adhesion, as the size of the pad and the spacing between the pads become smaller.
  • the present disclosure is to solve a problem in the SMT process in a semiconductor light emitting device using a mini or micro semiconductor light emitting device chip and further to provide a semiconductor light emitting device suitable for a transparent display.
  • a semiconductor light emitting device comprising: at least one semiconductor light emitting device chip including a plurality of electrodes; A plurality of pads each corresponding to a plurality of electrodes at a predetermined distance from a plurality of electrodes of at least one semiconductor light emitting device chip on a plane; An electrical connection provided on the same plane as the plurality of pads and electrically connecting the plurality of pads and the plurality of electrodes, respectively; Then, at least one semiconductor light emitting device is provided with a semiconductor light emitting device comprising a; encapsulant covering the chip.
  • a method of manufacturing a semiconductor light emitting device including at least one semiconductor light emitting device chip, comprising: preparing a substrate; Providing at least one semiconductor light emitting device chip on a substrate; Providing an encapsulant on the substrate and at least one semiconductor light emitting device chip; Removing the substrate;
  • a method of manufacturing a semiconductor light emitting device including; forming an electrical connection between the semiconductor light emitting device chip and a pad and a pad spaced apart from the semiconductor light emitting device chip by at least one semiconductor light emitting device chip is provided.
  • a method of manufacturing a semiconductor light emitting device including at least one semiconductor light emitting device chip comprising: preparing a substrate; Forming an electrical connection between the plurality of pads and the plurality of pads and the at least one semiconductor light emitting device chip at a predetermined distance from the at least one semiconductor light emitting device chip on the substrate; Providing at least one semiconductor light emitting device chip on a substrate; Providing an encapsulant on the substrate and at least one semiconductor light emitting device chip; And, there is provided a method of manufacturing a semiconductor light emitting device comprising a; removing the substrate.
  • a semiconductor light emitting device comprising: a semiconductor light emitting device chip including a first electrode and a second electrode; A substrate including a plate on which an electrical connection and an electrical connection are formed, including a first electrical connection electrically connected to the first electrode and a second electrical connection electrically connected to the second electrode; And, provided on the substrate, the first metal block including an upper surface electrically connected to the outside and a first electrical connection and a lower surface electrically connected to the outside and the upper surface and the second electrical connection electrically connected to the outside A metal block including a second metal block including a lower surface; including, the height of the metal block is provided with a semiconductor light emitting device that is higher than the height of the semiconductor light emitting device chip.
  • FIG. 1 is a view showing an example of a conventional semiconductor light emitting device chip
  • FIG. 2 is a view showing another example of a semiconductor light emitting device chip proposed in U.S. Patent No. 7,262,436;
  • FIG. 3 is a view showing another example of a semiconductor light emitting device chip presented in U.S. Patent No. 8,008,683,
  • FIG. 4 is a view showing an example of a conventional semiconductor light emitting device
  • FIG. 6 is a view showing an example of a semiconductor light emitting device according to the present disclosure
  • FIG. 7 is a view showing another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 8 is a view showing still another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 9 is a view showing still another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 11 is a view showing examples of a pattern according to the present disclosure.
  • FIG. 12 is a view showing an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure
  • FIG. 13 is a view showing another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure
  • FIG. 15 is a view showing another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 16 is a view showing another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 17 is a view showing another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • FIG. 18 is a view showing another example of a semiconductor light emitting device according to the present disclosure.
  • 19 is a view showing examples in which the semiconductor light emitting device according to the present disclosure is applied to a transparent substrate.
  • FIG. 6 is a view showing an example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 6(a) is a plan view of the semiconductor light emitting device 100, and FIG. 6(b) shows a cross-section AA' of FIG. 6(a).
  • the semiconductor light emitting device 100 includes at least one semiconductor light emitting device chip 110, a plurality of pads 121, an electrical connection 123, and an encapsulant 150.
  • At least one semiconductor light emitting device chip 110 includes a plurality of electrodes 111.
  • the plurality of pads 121 are formed at a predetermined distance from the at least one semiconductor light emitting device chip 110 on a plane.
  • the semiconductor light emitting device 100 is electrically connected to the outside directly through the pad 121.
  • the plurality of pads 121 are not provided under the at least one semiconductor light emitting device chip 110. That is, a certain distance is formed between the plurality of pads 121 and the at least one semiconductor light emitting device chip 110. By forming a certain distance between the plurality of pads 121 and the at least one semiconductor light emitting device chip 110, the size of the pad 121 can be increased, and the spacing between the pads 121 is widened to increase SMT (Surface Mount Technology: Surface) In the process of Mounted Technology), problems such as short and poor adhesion were solved.
  • SMT Surface Mount Technology: Surface
  • the semiconductor light emitting device 100 when a device occupying a certain area, such as the pad 121 and the semiconductor light emitting device chip 110, is provided without being dense, the semiconductor light emitting device 100 is applied to a transparent display. ) To make it less noticeable. Furthermore, since light can exit through the gap between the pad 121 and the semiconductor light emitting device chip 110, six-sided light emission is possible. At this time, the plurality of pads 121 respectively correspond to the plurality of electrodes 111.
  • the electrical connection 123 is provided between the plurality of pads 121 and the plurality of electrodes 111.
  • the electrical connection 123 electrically connects the plurality of pads 121 and the plurality of electrodes 111.
  • the electrical connection 123 may be formed on the same plane as the pad 121.
  • the electrical connection 123 is formed by one line in FIG. 6(a).
  • the electrical connection 123 is formed by one line, when the electrical connection 123 is broken, a problem that the semiconductor light emitting device chip 110 cannot be driven may occur, and a solution thereof will be described in FIG. 7.
  • the encapsulant 150 covers at least one semiconductor light emitting device chip 110. Since the transmissive encapsulant 150, the semiconductor light emitting device chip 110, and the pad 121 are formed at regular intervals, the present disclosure may be a semiconductor light emitting device capable of six-sided light emission.
  • the plurality of pads 121 and the electrical connection 123 may protrude from the encapsulant 150. The case where the plurality of pads 121 and the electrical connection 123 are formed in the encapsulant 150 will be described in FIG. 7.
  • the size of the pad 121 is larger than the size of the semiconductor light emitting device chip 110, and a predetermined distance between the pad 121 and the semiconductor light emitting device chip 110 is preferably larger than the size of the semiconductor light emitting device chip 110.
  • the size of one semiconductor light emitting device chip 110 is a mini or micro semiconductor light emitting device chip having a maximum side size of 300 ⁇ m or less, and the size of one pad 121 has a maximum side size of 100 ⁇ m or more, and one The distance between the pad 121 and one semiconductor light emitting device chip 110 has a maximum side size of 150 ⁇ m or more, and the semiconductor light emitting device 100 has a maximum side size of 300 ⁇ m or more.
  • FIG. 7 is a view showing another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 7(a) is a plan view of the semiconductor light emitting device 100
  • FIG. 7(b) is a view showing a cross section of the semiconductor light emitting device 100 of FIG. 7(a).
  • the electrical connection 123 forms a plurality of paths between the plurality of pads 121 and the plurality of electrodes 111, respectively. Since a plurality of pads 121 and a plurality of electrodes 111 are electrically connected through a plurality of paths, even if one path is disconnected, the electric path between the plurality of pads 121 and the plurality of electrodes 111 is the remaining path. Leads to Therefore, when there is only one line as shown in FIG. 6(a), the semiconductor light emitting device does not operate when one line is disconnected, but even if one line is disconnected, between the plurality of pads 121 and the plurality of electrodes 111 Any one of a plurality of paths of the electrical connection 123 may be electrically connected. In addition, since the electrical connection 123 is not dense and spreads thinly and widely, the back surface of the semiconductor light emitting device 100 is better seen.
  • the encapsulant 150 covers the electrical connection 123 and at least a portion of the electrical connection 123 may be exposed.
  • the encapsulant 150 covers the plurality of pads 121 and at least a portion of the pads may be exposed.
  • the Zener diode 130 is provided to prevent a reverse voltage applied to the at least one semiconductor light emitting device chip 110.
  • the Zener diode 130 is connected to the semiconductor light emitting device chip 110 in parallel, and when a reverse voltage is applied to the semiconductor light emitting device chip 110, current flows through the Zener diode 130 so that the semiconductor light emitting device chip 110 Protects.
  • the Zener diode 130 has a plurality of Zener electrodes 131, one of the plurality of Zener electrodes 131 is in contact with the corresponding one of the pad 121 of the plurality of pad 121, a plurality of Zener The other zener electrode 131 among the electrodes 131 is electrically connected to be inversely connected to the corresponding at least one semiconductor light emitting device chip 110.
  • one Zener electrode 131 of the plurality of Zener electrodes 131 may be connected to one of the plurality of electrodes 121 of the semiconductor light emitting device chip 110, or may be connected to one of the plurality of pads 121, It can be connected to the electrical connection (123).
  • the Zener diode 130 will be described in detail in FIG. 14.
  • FIG. 8 is a view showing still another example of a semiconductor light emitting device according to the present disclosure.
  • the electrical connection 123 has a plurality of paths formed between the plurality of pads 121 and the plurality of electrodes 111.
  • the electrical connection 123 is formed in a net shape.
  • the pattern of the electrical connection 123 is an example formed in a honeycomb shape as a hexagon. This is an example in which the pattern is formed in a constant size.
  • the net type makes the back surface of the semiconductor light emitting device 100 more visible.
  • FIG. 9 is a view showing still another example of a semiconductor light emitting device according to the present disclosure.
  • 9A is a diagram illustrating an example of a semiconductor light emitting device 100 including a plurality of semiconductor light emitting device chips 110 according to the present disclosure.
  • the at least one semiconductor light emitting device chip 110 includes a first semiconductor light emitting device chip 110 and a third electrode 111-3 including the first electrode 111-1 and the second electrode 111-2.
  • the second semiconductor light emitting device chip 110 including the fourth electrode 111-4 and the third semiconductor light emitting device chip 110 including the fifth electrode 111-5 and the sixth electrode 111-6 It may include.
  • the first electrode 111-1 and the second electrode 111-2 of one semiconductor light emitting device chip 110 have different polarities.
  • the first electrode 111-1 of the first semiconductor light emitting device chip 110 may be a-electrode
  • the second electrode 111-2 may be a + electrode.
  • the third electrode 111-3 of the second semiconductor light emitting device chip 110 may be a-electrode
  • the fourth electrode 111-4 may be a + electrode.
  • the fifth electrode 111-5 of the third semiconductor light emitting device chip 110 may be a-electrode
  • the sixth electrode 111-6 may be a + electrode.
  • the plurality of pads 121 includes a first pad 121-1, a second pad 121-2, a third pad 121-3, and a fourth pad 121-4.
  • the first pad 121-1 is electrically connected to the first electrode 111-1, the third electrode 111-3, and the fifth electrode 111-5.
  • the second pad 121-2 is electrically connected to the second electrode 111-2.
  • the third pad 121-3 is connected to the fourth electrode 111-4.
  • the fourth pad 121-4 is connected to the sixth electrode 111-6.
  • the first pad 121-1, the second pad 121-2, the third pad 121-3, and the fourth pad 121-4 may have different polarities.
  • the second pad 121-2, the third pad 121-3 and the fourth pad 121-4 have the same polarity, but the first semiconductor light emitting device chip 110, the second semiconductor light emitting device chip 110 and It is formed separately to control ON/OFF of the third semiconductor light emitting device chip 110, respectively.
  • the electrical connection 123 includes a first electrical connection 123-1, a second electrical connection 123-2, a third electrical connection 123-3, and a fourth electrical connection 123-4.
  • the first electrical connection 123-1 is electrically connected between the first pad 121-1 and the first electrode 111-1, the third electrode 111-3, and the fifth electrode 111-5. do.
  • the second electrical connection 123-2 electrically connects between the second pad 121-2 and the second electrode 111-2.
  • the third electrical connection 123-3 electrically connects between the third pad 121-3 and the fourth electrode 111-4.
  • the fourth electrical connection 123-4 electrically connects between the fourth pad 121-4 and the sixth electrode 111-6.
  • the plurality of semiconductor light emitting device chips 110 may be turned on/off in various combinations in order to emit white light or various colors.
  • the plurality of semiconductor light emitting device chips 110 are gathered in the center and provided in the semiconductor light emitting device 100, one semiconductor light emitting device chip (110;110-1,110-2,110-3) and one pad (121;121-1,121) A certain distance may be formed between -2,121-3).
  • the plurality of semiconductor light emitting device chips 110 Since the plurality of semiconductor light emitting device chips 110 must mix well with colors to form one pixel, the plurality of semiconductor light emitting device chips 110 must be provided at the center of the semiconductor light emitting device 100. When a plurality of pads 121 are provided under the plurality of semiconductor light emitting device chips 110 and the plurality of pads 121 enter the SMT process, a problem that a plurality of pads 121 may be shorted may occur. . Therefore, the present disclosure, characterized in that the electrical connection 123 between the plurality of pads 121 and the semiconductor light emitting device chip 110, centers the plurality of mini or micro semiconductor light emitting device chips 110 as shown in FIG. It is more effective when collecting and deploying.
  • 9B is a view showing another example of the semiconductor light emitting device 100 including the plurality of semiconductor light emitting device chips 110 according to the present disclosure.
  • the electrical connection 123 formed of one line described in FIG. 9(a) may be formed in a net shape to solve the problem of being broken.
  • the electrical connection 123 is formed thinner and the total area where the electrical connection 123 is formed is formed wide.
  • the electrical connection 123 has a probability that a connected route exists even if a part of the thin electrical connection 123 is disconnected because a plurality of routes are formed between the plurality of pads 121 and the plurality of electrodes 111. Will increase. Therefore, the probability that electricity does not pass through the semiconductor light emitting device chip 110 is lowered.
  • the electrical connection 123 may be formed to have a constant pattern.
  • the electrical connection 123 may be formed in a net shape.
  • the size of the pattern of the electrical connection 123 contacting the plurality of pads 121 or the plurality of electrodes 111 is formed smaller than the size of the pattern not contacting the plurality of pads 121 or the plurality of electrodes 111. . The detailed reason is explained in FIG. 10.
  • the first electrical connection 123-1 to the fourth electrical connection 123-4 are formed in a net shape.
  • the net type is formed by connecting a plurality of patterns.
  • the pattern may be formed as a figure, and examples of the pattern are described in FIG. 11.
  • Forming the first electrical connection 123-1 to the fourth electrical connection 123-4 in the form of a net is when the semiconductor light emitting device 100 is used in a transparent display, the electrical connection 123 of FIG. 9(a) ), the back side of the semiconductor light emitting device 100 of FIG. 9( b) is more visible than the back surface of the semiconductor light emitting device 100 of FIG. 9( a).
  • FIG. 10 is a view for explaining A in FIG. 9(b) in detail.
  • a third electrical connection 123-3 is positioned between the third pad 121-3 and the fourth electrode 111-4.
  • the size of the pattern a contacting the third pad 121-3 and the fourth electrode 111-4 among the third electrical connections 123-3 is reduced. This is because more paths can be formed when the size of the pattern a contacting the third pad 121-3 and the fourth electrode 111-4 is reduced. Since the area of the third electrical connection 123-3 that can contact the third pad 121-3 and the fourth electrode 111-4 is limited, the third pad 121- to form more paths The size of the pattern (a) contacting 3) and the third electrode 111-3 may be formed smaller than the pattern (b) not contacting. Therefore, the probability that the third electrical connection 123-3 between the first pad 121-1 and the third electrode 111-3 is disconnected can be reduced, and it is more electrical than forming a pattern having one size. A plurality of paths can be formed in the connection 121.
  • FIG. 11 is a view showing examples of a pattern according to the present disclosure.
  • the pattern can be formed in various shapes. Various squares as shown in FIG. 11(a)(b), hexagons as shown in FIG. 11(c), circular as shown in FIG. 11(d), and triangular as shown in FIG. 11(e).
  • the shape of the pattern is not limited to the illustrated drawings.
  • FIG. 12 is a view showing an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • a substrate 140 is prepared as shown in FIG. 12(a). Subsequently, the semiconductor light emitting device chip 110 is temporarily fixed to the substrate 140, and may be, for example, a silicon tape. The substrate 140 is not electrically connected to the semiconductor light emitting device chip 110.
  • At least one semiconductor light emitting device chip 110 is provided on the substrate 140 as shown in FIG. 12(b).
  • a zener diode 130 (see FIG. 7) may be provided on the substrate 140.
  • the zener diode 130 may be provided to correspond to the at least one semiconductor light emitting device chip 110, and may include the zener diode 130 to be spaced apart from the at least one semiconductor light emitting device chip 110.
  • the encapsulant 150 is provided on the substrate 140 and at least one semiconductor light emitting device chip 110.
  • the encapsulant 150 may be covered on the substrate 140 so that the semiconductor light emitting device chip 110 is fixed.
  • the substrate 140 is removed as shown in FIG. 12(d). Since it is a structure for temporarily fixing the semiconductor light emitting device chip 110, it can be removed.
  • An electrical connection 123 connecting therebetween is formed.
  • a plurality of pads 121 and an electrical connection 123 are formed under the semiconductor light emitting device chip 110 and the encapsulant 150, so that the plurality of pads 121 and the electrical connection 123 are formed. Is projected from the encapsulant 150. Since the plurality of pads 121 and the electrical connection 123 are formed on one surface of the encapsulant 150 by a method such as deposition, the plurality of pads 121 and the electrical connection 123 are provided on the same plane.
  • FIG. 13 is a view showing another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • a substrate 140 is prepared as shown in FIG. 13(a). Subsequently, the semiconductor light emitting device chip 110 is temporarily fixed to the substrate 140, and may be, for example, a silicon tape. The substrate 140 is not electrically connected to the semiconductor light emitting device chip 110.
  • At least one semiconductor light emitting device chip 110 is provided on the substrate 140 as shown in FIG. 13(c).
  • the semiconductor light emitting device chip 110 may be positioned to contact the electrical connection 123.
  • a Zener diode 130 may be provided on at least one semiconductor light emitting device chip 110 on the plurality of pads 121.
  • an encapsulant 150 is provided on the substrate 140 and at least one semiconductor light emitting device chip 110.
  • the substrate 140 is removed as shown in FIG. 13(e). Since the plurality of pads 121 and the electrical connection 123 are formed and then the encapsulant 150 is covered, the plurality of pads 121 and the electrical connection 123 are provided in the encapsulant 150 and the substrate 140 When removing the plurality of pads 121 and the electrical connection 123, only one surface in contact with the substrate 140 is exposed.
  • the plurality of pads 121 and the electrical connection 123 are preferably provided in the encapsulant 150. Because when the plurality of pads 121 and the electrical connection 123 protrudes out of the encapsulant 150 as shown in FIG. 12(e), the adhesion between the encapsulant 150 and the plurality of pads 121 and the electrical connection 123 This is because they are weak and can be separated from each other.
  • FIG. 14 is a diagram illustrating a zener diode according to the present disclosure.
  • 14(a) is a diagram illustrating an example in which a zener diode is mounted in a conventional semiconductor light emitting device.
  • the PCB substrate 240 is provided with a hole H, and an electrical connection is formed along the hole H while forming the pad 221 provided below the PCB substrate 240, and to the upper surface of the PCB substrate 240. Electrical connections are made to protrude.
  • the pad electrode 223 is formed on the upper surface of the PCB substrate 240 so as to be connected to the pad 221, and the pad electrode 223 is also protruded by protruding electrical connection. Therefore, when the Zener electrode 131 of the Zener diode 130 is attached to the pad electrode 223, there is a problem that the Zener diode 130 is likely to fall off. Therefore, although not shown, the zener diode 130 is provided in a portion other than the pad electrode 223 to avoid the hole H, and the zener diode 130 is provided in a position that does not overlap with the pad 221.
  • FIG. 14(b) is a view showing the cross-section BB' of FIG. 7.
  • One of the Zener electrodes 131 of the Zener diode 130 is in contact with one pad 121. This is a possible structure since the pad 121 is formed flat without the hole H (FIG. 14(a)) and the pad electrode 223 (FIG. 14(a)).
  • the pad 121 and the zener diode 130 are configured to increase the optical loss, and the pad 121 is formed flat so that the zener diode 130 can be positioned in the pad 121 on a flat surface, so that the pad 121 It is formed so that the area of and the area of the zener diode 130 overlap so that light loss can be reduced.
  • the transparency of the semiconductor light emitting device 100 can be increased.
  • FIG. 15 is a view showing another example of a semiconductor light emitting device according to the present disclosure.
  • 15(a) is a bottom view showing the bottom surface of the semiconductor light emitting device 100, and is an example in which one semiconductor light emitting device chip 110 is provided in the semiconductor light emitting device 100.
  • 15(b) is a view showing the cross-section AA' of FIG. 15(a).
  • the semiconductor light emitting device 100 may include an insulating layer 160 covering the electrical connection 123 and exposing the plurality of pads 121.
  • the electrical connection 123 may be covered with the insulating layer 160 to reduce the risk of short circuit when soldering.
  • the insulating layer 160 may be formed using methods such as silk screen printing after FIGS. 12(e) and 13(e).
  • the height (h) of the insulating layer 160 is preferably formed to 10um or less. Since the insulating layer 160 is formed such that the plurality of pads 121 are exposed after FIGS. 12(e) or 13(e), the plurality of pads 121 may be formed lower than the insulating layer 160. When electrically connected to the outside by soldering, it is preferable that the height (h) of the insulating layer 160 is 10 ⁇ m or less so that the solder material is in good contact with the plurality of pads 121.
  • the heights of the plurality of pads 121 may be increased to be equal to or higher than the height h of the insulating layer 160 by using a method such as plating to increase the height of the plurality of pads 121 as the dotted line 122.
  • the insulating layer 160 may be formed of at least one of a transparent material or an opaque material.
  • the semiconductor light emitting device 100 may emit 6 surfaces.
  • the insulating layer 160 is formed of an opaque material, the semiconductor light emitting device 100 may emit 5 surfaces.
  • the insulating layer 160 may be formed of an opaque material.
  • the semiconductor light emitting device 100 may be well recognized in a case where the size is larger than the existing (eg, a semiconductor light emitting device having a size of 1500umX1500um).
  • the portion 170 indicated by the dotted line in FIG. 15(a) of the insulating layer 160 under the semiconductor light emitting device chip 110 is formed of an opaque material, and the other part is formed of a transparent material. Can.
  • the light emitted from the semiconductor light emitting device chip 110 is prevented from going under the semiconductor light emitting device 100, and the rest is transparent, so that even when the size of the semiconductor light emitting device is increased by the present disclosure, the semiconductor light emitting device is down. It can be applied to transparent displays that need no light.
  • the size of the portion 170 indicated by the dotted line is preferably 300um or less.
  • 15( c) is a bottom view showing the bottom surface of the semiconductor light emitting device 100, and is an example in which the semiconductor light emitting device 100 is provided with a plurality of semiconductor light emitting device chips 110.
  • 15(d) is a view showing the cross-section BB' of FIG. 15(c).
  • FIGS. 15(a) and 15(b) can be applied to FIGS. 15(c) and 15(d).
  • 16 is a view showing another example of a semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device 200 includes a semiconductor light emitting device chip 210, a substrate 230, a metal block 250, and an encapsulant 270.
  • the semiconductor light emitting device chip 210 emits light, and the size of the semiconductor light emitting device chip 210 is 300 ⁇ m or less in the case of a mini LED, and 100 ⁇ m or less in the case of a micro LED, and the semiconductor light emitting device chip having such a size ( 210) is preferably a mini LED, micro LED, and the like.
  • the semiconductor light emitting device chip 210 may be a flip chip.
  • the flip chip which is an example of the semiconductor light emitting device chip 210, may mainly emit light in the direction of the top surface of the flip chip.
  • the substrate 230 includes a plate 231 and an electrical connection 232.
  • the plate 231 may be formed of a light-transmitting material.
  • the plate 231 may be formed of glass, sapphire, or the like.
  • the electrical connection 232 may be provided by being deposited on the plate 231.
  • the electrical connection 232 electrically connects the semiconductor light emitting device chip 210 and the metal block 250.
  • the encapsulant 150 and the electrical connection 123 are in direct contact.
  • the precision of the encapsulant 150 and the electrical connection 123 decreases due to heat.
  • the difference between the degree of expansion and contraction of the encapsulant 150 and the electrical connection 123 is large, and the electrical connection 123 is disconnected because the thickness of the electrical connection 123 is thin.
  • the plate 231 is provided with an electrical connection 231, and the plate 231 has less strain due to heat, thereby solving the above problems and simplifying the process and ensuring reliability.
  • the metal block 250 is provided on the substrate 230, and the metal block 250 is electrically connected to the outside.
  • the metal block 250 includes an upper surface 250-1 in contact with the outside, and the metal block 250 includes a lower surface 250-2 in contact with the electrical connection 232.
  • the metal block 250 may be formed in a column shape, for example, may be formed in a columnar shape, a square shape, or the like.
  • the shape of the metal block 250 is partially exposed to be electrically connected to the outside, and is not limited as long as it can be electrically connected to the electrical connection 232.
  • the height h2 of the metal block 250 may be formed to be greater than or equal to the height h1 of the semiconductor light emitting device chip 210.
  • the height h2 of the metal block 250 is formed to be higher than the height h1 of the semiconductor light emitting device chip 210 so that the semiconductor light emitting device 200 can be electrically connected to the top surface direction of the semiconductor light emitting device chip 210. have.
  • the height h2 of the metal block 250 may be the same as the height h1 of the semiconductor light emitting device chip 210. If the height h2 of the metal block 250 and the height h1 of the semiconductor light emitting device chip 210 are the same, the top surface 250-1 of the metal block 250 is exposed as if the semiconductor light emitting device chip 210 is exposed.
  • the top surface (not shown) may also be exposed. Then, there is a disadvantage that the semiconductor light emitting device chip 210 is not completely protected from the outside. When the upper surface of the semiconductor light emitting device chip 210 is exposed, it may be adversely affected by external physical impact and electrical ESD (Electro Static Discharge), and moisture may permeate to cause defects such as discoloration. Therefore, the height h2 of the metal block 250 is preferably higher than the height h1 of the semiconductor light emitting device chip 210.
  • the encapsulant 270 may cover the semiconductor light emitting device chip 210 and the substrate 230 and surround the metal block 250 so that the top surface 250-1 of the metal block 250 is exposed.
  • the encapsulant 270 may shrink while being cured.
  • the plate 231 of the substrate 230 is preferably formed of a material that is not easily bent, for example, than a silicon tape. This is because the semiconductor light emitting device 200 may be broken or bent when the substrate 230 is bent due to the contracting force of the encapsulant 270.
  • the semiconductor light emitting device chip 210 includes a first electrode 211 and a second electrode 212.
  • the electrical connection 232 includes a first electrical connection 232-1 and a second electrical connection 232-2.
  • the first electrical connection 232-1 is electrically connected to the first electrode 211 of the semiconductor light emitting device chip 210
  • the second electrical connection 232-2 is the second electrical connection of the semiconductor light emitting device chip 210. It is electrically connected to the electrode 212.
  • the metal block 250 includes a first metal block 251 and a second metal block 252.
  • the first metal block 251 is electrically connected to the first electrical connection 232-1.
  • the second metal block 252 is electrically connected to the second electrical connection 232-2.
  • the first metal block 251 and the second metal block 252 may have the same height h2.
  • the first electrical connection 232-1 includes a first contact portion 233-1, a first pad 234-1, and a first connection portion 235-1.
  • the first contact portion 233-1 contacts the first electrode 211 of the semiconductor light emitting device chip 210, and the first pad 234-1 contacts the first metal block 251.
  • the first connection part 235-1 is provided between the first contact part 233-1 and the first pad 234-1, between the first contact part 233-1 and the first pad 234-1. Connect electrically. It is preferable that a certain distance s is formed between the first contact portion 233-1 and the first pad 234-1. For 6-sided light emission, light should be emitted in the direction of the bottom surface of the semiconductor light emitting device chip 210. If a certain distance is not formed between the first contact portion 233-1 and the first pad 234-1, light is emitted from the semiconductor. It is difficult to go out toward the bottom surface of the device chip 210. Therefore, the first connection portion 235-1 may be formed in a net shape. The first connection part 235-1 may have various patterns as shown in FIG. 11.
  • the second electrical connection 232-2 includes a second contact portion 233-2, a second pad 234-2, and a second connection portion 235-2.
  • the second contact part 233-2 contacts the second electrode 212 of the semiconductor light emitting device chip 210, and the second pad 234-2 contacts the second metal block 252.
  • the second connection part 235-2 is provided between the second contact part 233-2 and the second pad 234-2 to electrically communicate between the second contact part 233-2 and the second pad 234-2. Connect with. It is preferable that a certain distance s is formed between the second contact portion 233-2 and the second pad 234-2. For 6-sided light emission, light should also be emitted in the bottom direction of the semiconductor light emitting device chip 210. If a certain distance s is not formed between the second contact portion 233-2 and the second pad 234-2, It is difficult for light to exit in the direction of the bottom surface of the semiconductor light emitting device chip 210. Therefore, the second connection portion 235-2 may be formed in a net shape. The second connection part 235-2 may have various patterns as shown in FIG. 11.
  • the first electrical connection 232-1 has a plurality of paths between the first electrode 211 and the first metal block 251, and the second electrical connection 232-2 is the second electrode 212 and the second electrical connection.
  • a plurality of paths may be formed between the two metal blocks 252. That is, the first connection portion 232-1 and the second connection portion 232-2 are formed between the first contact portion 232-1 and the first pad 234-1, and the second contact portion 233-2.
  • the two pads 234-2 may be connected by a plurality of paths. At this time, the first connection portion 232-1 and the second connection portion 232-2 may form a space through which light can pass.
  • the first pad 234-1 and the second pad 234-2 may be formed as passages electrically connected to the outside, and the first pad 234-1 and the second pad 234-2 may also be formed. It can have the characteristics of the pad 121 of 6.
  • 17 is a view showing another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • the substrate 230 is prepared as shown in Fig. 17(a).
  • the substrate 230 may prepare the plate 231 and form an electrical connection 232 to the plate 231. Electrical connections 232 can be deposited.
  • the electrical connection 232 includes a first electrical connection 232-1 and a second electrical connection 232-2.
  • the semiconductor light emitting device chip 210 includes a first electrode 211 and a second electrode 212.
  • the first electrode 211 is electrically connected to the first electrical connection 232-1
  • the second electrode 212 is electrically connected to the second electrical connection 232-2.
  • the first pad 234-1 and the second pad 234-2 and the first metal regardless of the areas of the lower surfaces 251-2 and 252-2 of the first metal block 251 and the second metal block 252
  • the block 251 and the second metal block 252 need only be electrically connected.
  • the encapsulant 270 is covered to surround the periphery.
  • the encapsulant 270 covers the upper surfaces of the semiconductor light emitting device chip 210 and the substrate 230.
  • FIG. 18 is a view showing another example of a semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device 200 includes a plurality of semiconductor light emitting device chips 210.
  • the plurality of semiconductor light emitting device chips 210 may emit red light, green light, and blue light, respectively.
  • the plurality of semiconductor light emitting device chips 210 include a first semiconductor light emitting device chip 210-1, a second semiconductor light emitting device chip 210-2, and a third semiconductor light emitting device chip 210-3.
  • the first semiconductor light emitting device chip 210-1 includes a first electrode 211 and a second electrode 212
  • the second semiconductor light emitting device chip 210-2 includes a third electrode 213 and a fourth electrode.
  • An electrode 214 is included
  • the third semiconductor light emitting device chip 210-3 includes a fifth electrode 215 and a sixth electrode 216.
  • the metal block 250 includes a first metal block 251, a second metal block 252, a third metal block 253, and a fourth metal block 254.
  • the first metal block 251, the third metal block 253, the fourth metal block 254, and the second metal block 252 may have different polarities.
  • the reason why four metal blocks 250 are provided is to control the first semiconductor light emitting device chip 210-1, the second semiconductor light emitting device chip 210-2, and the third semiconductor light emitting device chip 210-3, respectively. It is to do.
  • the second metal block 252 may be used as a common electrode.
  • the electrical connection 232 (FIG. 16) includes a first electrical connection 232-1, a second electrical connection 232-2, a third electrical connection 232-3, and a fourth electrical connection 232-4. can do.
  • the first electrical connection 232-1 may include a first contact portion 233-1, a first pad 234-1, and a first connection portion 235-1.
  • the second electrical connection 232-1 includes a second contact 233-2, a fourth contact 233-4 and a sixth contact 233-6, a second pad 234-2, and a second connection ( 235-2).
  • the third electrical connection 232-3 includes a third contact 233-3, a third pad 234-3, and a third connection 235-3
  • the fourth electrical connection 232-4 is A fourth contact part 233-4, a fourth pad 234-4, and a fourth connection part 235-4 may be included.
  • the first contact portion 233-1 contacts the first electrode 211 and is electrically connected.
  • the second contact portion 233-2 contacts the second electrode 212 and is electrically connected.
  • the third contact portion 233-3 contacts the third electrode 213 and is electrically connected.
  • the fourth contact portion 233-4 contacts the fourth electrode 214 and is electrically connected.
  • the fifth contact portion 233-5 contacts the fifth electrode 215 and is electrically connected.
  • the sixth contact portion 233-6 contacts the sixth electrode 216 and is electrically connected.
  • the first pad 234-1 contacts the first metal block 251 and is electrically connected.
  • the second pad 234-2 contacts the second metal block 252 and is electrically connected.
  • the third pad 234-3 contacts the third metal block 253 and is electrically connected.
  • the fourth pad 234-4 contacts the fourth metal block 254 and is electrically connected.
  • the first connection part 235-1 is provided between the first contact part 233-1 and the first pad 234-1, and electrically connects them.
  • the second connection part 235-2 is provided between the second contact part 233-2, the fourth contact part 233-4, and the sixth contact part 233-6 and the second pad 234-2, Electrically connect.
  • the third connection part 235-3 is provided between the third contact part 233-3 and the third pad 234-3 and electrically connects them.
  • the fourth connection part 235-4 is provided between the fifth contact part 233-4 and the fourth pad 234-4, and electrically connects the space.
  • the semiconductor light emitting device 200 may further include a zener diode z.
  • the Zener diode (z) was described in detail in FIG. 7.
  • the zener diode z may be electrically connected to the first electrical connection 232-1 and the second electrical connection 232-2.
  • the first electrical connection 232-1 and the second electrical connection 232-2 may be provided with zener pads z1 and z2, respectively, to which the zener diode z contacts.
  • Other zener diodes (z) are not shown, but the third electrical connection (232-3), the second electrical connection (232-2) and the fourth electrical connection (232-4), the second electrical connection (232-2) It can also be provided in between.
  • the Zener diode 130 contacted the pad 121, and the pad 121 and the electrical connection 123 were provided on the same plane, thereby being possible.
  • the metal block 250 provided on the pad 234 has a height h2 (FIG. 16) so that the metal block 250 is not provided on the same plane, and thus the first electrical connection provided on the same plane (232-1), the third electrical connection (232-3), may be electrically connected between the fourth electrical connection (232-4) and the second electrical connection (232-2).
  • FIG. 19 is a diagram illustrating examples in which the semiconductor light emitting device according to the present disclosure is applied to a transparent substrate.
  • the semiconductor light emitting device chips 110 and 210 of FIG. 19 are formed of flip chips, and in the case of the flip chip, most of the light is emitted to the upper surface of the semiconductor light emitting device chips 110 and 210 in the drawing.
  • the transparent substrate may be a transparent PCB (an example).
  • the semiconductor light emitting device 200 of FIG. 19(b) is electrically connected to the transparent substrate 290 through the upper surface 250-1 of the metal block 250, and most of the light of the semiconductor light emitting device 200 is transparent. It may exit in the direction of the substrate 290.
  • the plate 231 of the semiconductor light emitting device 100 may be glass or sapphire, it is difficult to electrically connect the transparent substrate 290 directly. If the plate 231 of the semiconductor light emitting device 200 needs to be attached to the transparent substrate 290 as shown in FIG. 19(a), electrical connections are formed on the upper and lower surfaces of the plate 231, and the electrical connections are A connecting hole is required. In order to form a hole, a laser drill processing process is required, and laser drilling processing is a high cost of equipment and takes a long time to cause a process cost increase. In order to reduce cost and time, the metal electrode 250 may be electrically connected to the transparent substrate 290 as shown in FIG. 19(b) without holes.
  • a semiconductor light emitting device comprising: at least one semiconductor light emitting device chip including a plurality of electrodes; A plurality of pads each corresponding to a plurality of electrodes at a predetermined distance from a plurality of electrodes of at least one semiconductor light emitting device chip on a plane; An electrical connection provided on the same plane as the plurality of pads and electrically connecting the plurality of pads and the plurality of electrodes, respectively; And an encapsulant covering at least one semiconductor light emitting device chip.
  • the electrical connection is a semiconductor light emitting device that forms a plurality of paths between a plurality of pads and a plurality of electrodes, respectively.
  • the electrical connection is a semiconductor light emitting device formed in a net shape.
  • the electrical connection is a semiconductor light emitting device formed to have a constant pattern.
  • a semiconductor light emitting device in which a size of a pattern of an electrical connection contacting a plurality of pads or a plurality of electrodes is smaller than a size of a pattern not contacting a plurality of pads or a plurality of electrodes.
  • a semiconductor light emitting device in which an encapsulant covers an electrical connection and at least a portion of the electrical connection is exposed.
  • a semiconductor light emitting device in which an encapsulant covers a plurality of pads and at least a portion of the pads is exposed.
  • a semiconductor light emitting device in which a predetermined distance between a plurality of pads and a semiconductor light emitting device chip is greater than or equal to the width of the semiconductor light emitting device chip.
  • the width of the plurality of pads is a semiconductor light emitting device that is larger than the width of the semiconductor light emitting device chip.
  • a semiconductor light emitting device comprising a; a zener diode provided to prevent a reverse voltage applied to at least one semiconductor light emitting device chip.
  • Zener diode is a semiconductor light emitting device provided on the pad.
  • At least one semiconductor light emitting device chip includes a first semiconductor light emitting device chip including a first electrode and a second electrode, a second semiconductor light emitting device chip including a third electrode and a fourth electrode, and a fifth electrode and a second electrode.
  • a third semiconductor light emitting device chip including six electrodes, the pad comprising: a first electrode, a third electrode, and a first pad electrically connected to a fifth electrode, a second pad electrically connected to a second electrode, And a third pad connected to the fourth electrode and a fifth pad connected to the sixth electrode, wherein the electrical connection is a first electrical connection electrically between the first pad and the first electrode, the third electrode, and the fifth electrode. Connection, a second electrical connection electrically connecting the second pad and the second electrode, a third electrical connection electrically connecting the third pad and the third electrode, and an electrical connection between the fourth pad and the fourth electrode
  • a semiconductor light emitting device comprising a fourth electrical connection.
  • a plurality of zener diodes are provided on the second pad, the third pad, and the fourth pad, respectively.
  • a method of manufacturing a semiconductor light emitting device including at least one semiconductor light emitting device chip comprising: preparing a substrate; Providing at least one semiconductor light emitting device chip on a substrate; Providing an encapsulant on the substrate and at least one semiconductor light emitting device chip; Removing the substrate; And forming an electrical connection between the semiconductor light emitting device chip and a pad and a pad spaced apart from the semiconductor light emitting device chip and at least one semiconductor light emitting device chip.
  • the semiconductor light emitting device corresponds to at least one semiconductor light emitting device chip, and includes a zener diode so as to be separated from the at least one semiconductor light emitting device chip by a certain distance. How to manufacture.
  • a method for manufacturing a semiconductor light emitting device including at least one semiconductor light emitting device chip comprising: preparing a substrate; Forming an electrical connection between the plurality of pads and the plurality of pads and the at least one semiconductor light emitting device chip at a predetermined distance from the at least one semiconductor light emitting device chip on the substrate; Providing at least one semiconductor light emitting device chip on a substrate; Providing an encapsulant on the substrate and at least one semiconductor light emitting device chip; And, Removing the substrate; Method for manufacturing a semiconductor light emitting device comprising a.
  • a semiconductor light emitting device comprising: a semiconductor light emitting device chip including a first electrode and a second electrode; A substrate including a plate on which an electrical connection and an electrical connection are formed, including a first electrical connection electrically connected to the first electrode and a second electrical connection electrically connected to the second electrode; And, provided on the substrate, the first metal block including an upper surface electrically connected to the outside and a first electrical connection and a lower surface electrically connected to the outside and the upper surface and the second electrical connection electrically connected to the outside A metal block including a second metal block including a lower surface; including, the height of the metal block is a semiconductor light emitting device that is more than the height of the semiconductor light emitting device chip.
  • the substrate is a transparent semiconductor light emitting device.
  • the plate is formed of a transparent material, and the electrical connection is a semiconductor light emitting device formed to have a plurality of paths.
  • a semiconductor light emitting device further comprising a sealing material covering the first metal block and the second metal block and covering the semiconductor light emitting device chip and the substrate so that the upper surface of the first metal block and the upper surface of the second metal block are exposed.
  • the first electrical connection includes a first contact portion contacting the first electrode, a first pad contacting the first metal block, and a first connection portion electrically connecting the first contact portion and the first pad.
  • the electrical connection includes a second contact portion contacting the second electrode, a second pad contacting the second metal block, and a second connection portion electrically connecting the second contact portion and the second pad.
  • a semiconductor light emitting device provided under one metal block, and the second pad provided under the second metal block.
  • the first connecting portion and the second connecting portion are formed in a net-shaped semiconductor light emitting device.
  • a second semiconductor light emitting device including a third electrode and a fourth electrode; And, a third semiconductor light-emitting device including a fifth electrode and a sixth electrode; further includes, the metal block further includes a third metal block and a fourth metal block, the first metal block is the first electrode and the electrical , The second metal block is electrically connected to the second electrode, the fourth electrode and the sixth electrode, the third metal block is electrically connected to the third electrode, and the fourth metal block is electrically connected to the fifth electrode The first electrical connection is formed between the first metal block and the first electrode, and the second electrical connection is formed between the second metal block and the second electrode, the fourth electrode, and the sixth electrode.
  • a semiconductor light emitting device including a third electrical connection formed between a 3 metal block and a third electrode and a fourth electrical connection formed between a fourth metal block and a fifth electrode.
  • the electrical connection is between a semiconductor light emitting device chip and a metal block, and a semiconductor light emitting device connecting a semiconductor light emitting device chip and a metal block by a plurality of paths.
  • the electrical connection is formed in a net shape, the electrical connection is made thinner, so that visibility is good.
  • the electrical connection is connected to the rest of the path even if one path is disconnected because a plurality of paths are formed between the pad and the electrode.
  • an electrical connection and a plurality of pads are provided inside the encapsulant so as not to fall off from the encapsulant.
  • a metal block connected to the outside is provided in a direction in which light of the semiconductor light emitting device chip exits.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 개시는 반도체 발광소자에 있어서, 복수의 전극을 포함하는 적어도 하나 이상의 반도체 발광소자 칩; 평면상에서 적어도 하나 이상의 반도체 발광소자 칩의 복수의 전극과 일정거리 떨어져 복수의 전극과 각각 대응되는 복수의 패드; 복수의 패드와 동일평면상에 구비되며, 복수의 패드와 복수의 전극 사이를 각각 전기적으로 연결하는 전기적 연결; 그리고, 적어도 하나 이상의 반도체 발광소자 칩을 덮는 봉지재;를 포함하는 반도체 발광소자에 관한 것이다.

Description

반도체 발광소자 및 이를 제조하는 방법
본 개시(Disclosure)는 전체적으로 반도체 발광소자 및 이를 제조하는 방법에 관한 것으로, 특히 단선 될 확률이 떨어지는 반도체 발광소자 및 이를 제조하는 방법에 관한 것이다.
또한, 본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 6면 발광 가능한 반도체 발광소자에 관한 것이다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art). 또한 본 명세서에서 상측/하측, 위/아래 등과 같은 방향 표시는 도면을 기준으로 한다.
도 1은 종래의 반도체 발광소자 칩의 일 예를 나타내는 도면이다.
반도체 발광소자 칩은 성장기판(11; 예: 사파이어 기판), 성장기판(11) 위에, 버퍼층(12), 제1 도전성을 가지는 제1 반도체층(13; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(14; 예; INGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(15; 예: p형 GaN층)이 순차로 증착되어 있으며, 그 위에 전류 확산을 위한 투광성 전도막(16)과, 패드로 역할하는 전극(17)이 형성되어 있고, 식각되어 노출된 제1 반도체층(13) 위에 패드로 역할하는 전극(18: 예: Cr/Ni/Au 적층 금속 패드)이 형성되어 있다. 도 1과 같은 형태의 반도체 발광소자를 특히 레터럴 칩(Lateral Chip)이라고 한다. 여기서, 성장기판(11) 측이 외부와 전기적으로 연결될 때 장착면이 된다. 본 명세서에서 반도체 발광소자 칩 또는 반도체 발광소자가 전기적으로 연결되는 외부는 PCB(Printed Circuit Board), 서브마운트, TFT(Thin Film Transistor) 등을 의미한다.
도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자 칩의 다른 예를 나타내는 도면이다. 설명의 편의를 위해 도면기호를 변경하였다.
반도체 발광소자 칩은 성장기판(21), 성장기판(21) 위에, 제1 도전성을 가지는 제1 반도체층(23), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(24), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(25)이 순차로 증착되어 있으며, 그 위에 성장기판(21) 측으로 빛을 반사시키기 위한 3층으로 된 전극막(29, 29-1, 29-2)이 형성되어 있다. 제1 전극막(29)은 Ag 반사막, 제2 전극막(29-1)은 Ni 확산 방지막, 제3 전극막(29-2)은 Au 본딩층일 수 있다. 식각되어 노출된 제1 반도체층(23) 위에 패드로 기능하는 전극(28)이 형성되어 있다. 여기서, 전극막(29-2) 측이 외부와 전기적으로 연결될 때 장착면이 된다. 도 2와 같은 형태의 반도체 발광소자 칩을 특히 플립 칩(Flip Chip)이라고 한다. 도 2에 도시된 플립 칩의 경우 제1 반도체층(23) 위에 형성된 전극(28)이 제2 반도체층 위에 형성된 전극막(29, 29-1, 29-2)보다 낮은 높이에 있지만, 동일한 높이에 형성될 수 있도록 할 수도 있다. 여기서 높이의 기준은 성장기판(21)으로부터의 높이일 수 있다.
도 3은 미국 등록특허공보 제8,008,683호에 제시된 반도체 발광소자 칩의 또 다른 예를 나타내는 도면이다. 설명의 편의를 위해 도면기호를 변경하였다.
반도체 발광소자 칩은 제1 도전성을 가지는 제1 반도체층(33), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(34), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(35)이 순차로 형성되어 있으며, 성장 기판이 제거된 측에 형성된 상부 전극(36), 제2 반도체층(35)에 전류를 공급하는 한편 반도체층(33, 34, 35)을 지지하는 지지 기판(31), 그리고 지지 기판(31)에 형성된 하부 전극(32)을 포함한다. 상부 전극(36)은 와이어 본딩을 이용하여 외부와 전기적으로 연결된다. 하부 전극(32)측이 외부와 전기적으로 연결될 때 장착면으로 기능한다. 도 3과 같이 전극(36, 32)이 활성층(34)의 위 및 아래에 1개씩 있는 구조의 반도체 발광소자 칩을 수직 칩(Vertical Chip)이라 한다.
도 4는 종래의 반도체 발광소자의 일 예를 나타내는 도면이다.
반도체 발광소자(40)는 패드로 기능하는 리드 프레임(41, 42), 몰드(43), 그리고 캐비티(44) 내에 수직형 반도체 발광소자 칩(45; Vertical Type Light Emitting Chip)이 구비되어 있고, 캐비티(44)는 파장 변환재(46)를 함유하는 봉지제(47)로 채워져 있다. 수직형 반도체 발광소자 칩(45)의 하면이 리드 프레임(41)에 전기적으로 직접 연결되고, 상면이 와이어(48)에 의해 리드 프레임(42)에 전기적으로 연결되어 있다. 수직형 반도체 발광소자 칩(45)에서 나온 광의 일부가 파장 변환재(46)를 여기 시켜 다른 색의 광을 만들어 두 개의 서로 다른 광이 혼합되어 백색광을 만들 수 있다. 예를 들어 반도체 발광소자 칩(45)은 청색광을 만들고 파장 변환재(46)에 여기 되어 만들어진 광은 황색광이며, 청색광과 황색광이 혼합되어 백색광을 만들 수 있다. 도 4는 도 3에 도시된 수직형 반도체 발광소자 칩(45)을 사용한 반도체 발광소자를 보여주고 있지만, 도 1 및 도 2에 도시된 반도체 발광소자 칩을 사용하여 도 4와 같은 형태의 반도체 발광소자를 제조할 수도 있다.
도 5는 일본 공개특허공보 제1995-288341호에 제시된 LED 디스플레이의 예를 나타내는 도면이다. 설명의 편의를 위해 도면기호를 변경하였다.
도 5는 LED 디스플레이에서 한 개의 픽셀(pixel) 구조를 나타내는 평면도(190)이다. 픽셀의 구조는 PCB 위에 형성된 전도체층(51)에 반도체 발광소자 칩(54, 55, 56)이 전기적으로 연결되어 있다. 청색을 발광하는 반도체 발광소자 칩(54)은 래터럴 칩으로 와이어 본딩을 통해 전도체층(51)과 전기적으로 연결되고 전도체층(51) 위에 절연성 접착제(53)로 접착되어 있다. 녹색과 적색을 발광하는 반도체 발광소자 칩(55, 56)은 수직 칩으로서 도전성 접착제(57) 및 와이어 본딩을 통해 전도체층(51)과 전기적으로 연결되어 있다. 그리고 인접한 다른 픽셀과 구분하기 위해서 커버부품(52)으로 둘러싸여 있다. 도면에는 도시하지 않았지만 반도체 발광소자 칩(54, 55, 56)을 보호하기 위해서 밀봉재가 반도체 발광소자 칩(54, 55, 56)을 덮고 있다.
소형화 및 경량화 추세에 따라서 반도체 발광소자의 크기는 점점 소형화 되었다. 그런데 최대 변의 크기가 300um 이하의 크기를 갖는 미니 또는 마이크로 반도체 발광소자 칩을 사용한 반도체 발광소자는 패드의 크기 및 패드 사이의 간격이 작아지면서 쇼트 및 부착불량 등 SMT 공정에서 문제가 발생하였다.
이에 본 개시는 미니 또는 마이크로 반도체 발광소자 칩을 사용한 반도체 발광소자에서 SMT 공정에서의 문제점을 해결하고 더 나아가 투명 디스플레이에 적합한 반도체 발광소자를 제공하고자 한다.
이에 대하여 '발명의 실시를 위한 형태'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 측면에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 복수의 전극을 포함하는 적어도 하나 이상의 반도체 발광소자 칩; 평면상에서 적어도 하나 이상의 반도체 발광소자 칩의 복수의 전극과 일정거리 떨어져 복수의 전극과 각각 대응되는 복수의 패드; 복수의 패드와 동일평면상에 구비되며, 복수의 패드와 복수의 전극 사이를 각각 전기적으로 연결하는 전기적 연결; 그리고, 적어도 하나 이상의 반도체 발광소자 칩을 덮는 봉지재;를 포함하는 반도체 발광소자가 제공된다.
본 개시에 따른 다른 측면에 의하면(According to another aspect of the present disclosure), 적어도 하나 이상의 반도체 발광소자 칩을 포함하는 반도체 발광소자를 제조하는 방법에 있어서, 기판을 준비하는 단계; 기판에 적어도 하나 이상의 반도체 발광소자 칩을 구비하는 단계; 기판과 적어도 하나 이상의 반도체 발광소자 칩 위에 봉지재를 구비하는 단계; 기판을 제거하는 단계; 그리고, 봉지재에 반도체 발광소자 칩과 일정거리 떨어진 패드 및 패드와 적어도 하나 이상의 반도체 발광소자 칩 사이를 연결하는 전기적 연결을 형성하는 단계;를 포함하는 반도체 발광소자를 제조하는 방법이 제공된다.
본 개시에 따른 또 다른 측면에 의하면(According to another aspect of the present disclosure), 적어도 하나 이상의 반도체 발광소자 칩을 포함하는 반도체 발광소자를 제조하는 방법에 있어서, 기판을 준비하는 단계; 기판에 적어도 하나 이상의 반도체 발광소자 칩과 일정거리 떨어진 복수의 패드 및 복수의 패드와 적어도 하나 이상의 반도체 발광소자 칩 사이를 연결하는 전기적 연결을 형성하는 단계; 기판에 적어도 하나 이상의 반도체 발광소자 칩을 구비하는 단계; 기판과 적어도 하나 이상의 반도체 발광소자 칩 위에 봉지재를 구비하는 단계; 그리고, 기판을 제거하는 단계;를 포함하는 반도체 발광소자를 제조하는 방법이 제공된다.
본 개시에 따른 또 다른 측면에 의하면(According to another aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 전극 및 제2 전극을 포함하는 반도체 발광소자 칩; 제1 전극과 전기적으로 연결되는 제1 전기적 연결 및 제2 전극과 전기적으로 연결되는 제2 전기적 연결을 포함하는 전기적 연결 및 전기적 연결이 형성되는 판을 포함하는 기판; 그리고, 기판 위에 구비되어, 외부와 전기적으로 연결되는 상면 및 제1 전기적 연결과 전기적으로 연결되는 하면을 포함하는 제1 메탈블럭 및 외부와 전기적으로 연결되는 상면 및 제2 전기적 연결과 전기적으로 연결되는 하면을 포함하는 제2 메탈블럭을 포함하는 메탈블럭;을 포함하며, 메탈블럭의 높이는 반도체 발광소자 칩의 높이 이상인 반도체 발광소자가 제공된다.
이에 대하여 '발명의 실시를 위한 형태'의 후단에 기술한다.
도 1은 종래의 반도체 발광소자 칩의 일 예를 나타내는 도면,
도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자 칩의 다른 예를 나타내는 도면,
도 3은 미국 등록특허공보 제8,008,683호에 제시된 반도체 발광소자 칩의 또 다른 예를 나타내는 도면,
도 4는 종래의 반도체 발광소자의 일 예를 나타내는 도면,
도 5는 일본 공개특허공보 제1995-288341호에 제시된 LED 디스플레이의 예를 나타내는 도면,
도 6은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,
도 7은 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면,
도 8은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 나타내는 도면,
도 9는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 나타내는 도면,
도 10은 도 9(b)의 A를 자세하게 설명하는 도면,
도 11은 본 개시에 따른 패턴의 예들을 나타내는 도면,
도 12는 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 나타내는 도면,
도 13은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 다른 예를 나타내는 도면,
도 14는 본 개시에 따른 제너다이오드를 설명하는 도면,
도 15는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 16은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 17은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 또 다른 예를 나타낸 도면,
도 18은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 19는 본 개시에 따른 반도체 발광소자가 투명 기판에 적용된 예들을 나타내는 도면.
도 6은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면이다.
도 6(a)는 반도체 발광소자(100)의 평면도이며, 도 6(b)는 도 6(a)의 AA' 단면을 나타낸다.
반도체 발광소자(100)는 적어도 하나 이상의 반도체 발광소자 칩(110), 복수의 패드(121), 전기적 연결(123) 및 봉지재(150)를 포함한다.
적어도 하나 이상의 반도체 발광소자 칩(110)은 복수의 전극(111)을 포함한다.
복수의 패드(121)는 평면상에서 적어도 하나 이상의 반도체 발광소자 칩(110)과 일정거리 떨어져 형성된다. 반도체 발광소자(100)는 패드(121)를 통해 직접 외부와 전기적으로 연결된다.
복수의 패드(121)는 적어도 하나 이상의 반도체 발광소자 칩(110) 아래에 구비되지 않는다. 즉, 복수의 패드(121)와 적어도 하나 이상의 반도체 발광소자 칩(110) 사이에 일정거리가 형성된다. 복수의 패드(121)와 적어도 하나 이상의 반도체 발광소자 칩(110) 사이에 일정거리를 형성하여 패드(121)의 크기를 키울 수 있고 패드(121) 사이의 간격을 넓혀 SMT(표면실장기술: Surface Mounted Technology) 공정에서 쇼트 및 부착불량 등의 문제를 해결하였다. 또한, 반도체 발광소자(100)를 구성하는 소자 중 패드(121) 및 반도체 발광소자 칩(110)과 같이 일정한 면적을 차지하는 소자가 밀집되지 않고 떨어져 구비되어 투명 디스플레이에 적용하는 경우 반도체 발광소자(100)가 눈에 잘 띄지 않게 할 수 있다. 더 나아가, 패드(121)와 반도체 발광소자 칩(110) 사이의 간격을 통해 빛이 나갈 수 있어 6면 발광이 가능하다. 이때, 복수의 패드(121)는 복수의 전극(111)과 각각 대응된다.
전기적 연결(123)은 복수의 패드(121)와 복수의 전극(111) 사이에 구비된다. 전기적 연결(123)은 복수의 패드(121)와 복수의 전극(111) 사이를 전기적으로 연결한다. 특히 전기적 연결(123)은 패드(121)와 동일한 평면에 형성될 수 있다.
전기적 연결(123)은 도 6(a)에서는 하나의 선으로 형성된다. 전기적 연결(123)이 하나의 선으로 형성되는 경우 전기적 연결(123)이 끊어지면 반도체 발광소자 칩(110)을 구동시킬 수 없는 문제점이 생길 수 있으며 이의 해결방안은 도 7에서 설명한다.
봉지재(150)는 적어도 하나 이상의 반도체 발광소자 칩(110)을 덮는다. 투광성의 봉지재(150)와 반도체 발광소자 칩(110)과 패드(121)가 일정 간격 떨어져 형성되어 본 개시는 6면 발광이 가능한 반도체 발광소자가 될 수 있다. 복수의 패드(121) 및 전기적 연결(123)이 봉지재(150)로부터 돌출될 수 있다. 복수의 패드(121) 및 전기적 연결(123)이 봉지재(150) 내에 형성되는 경우는 도 7에서 설명한다.
패드(121)의 크기는 반도체 발광소자 칩(110)의 크기보다 크고 패드(121)와 반도체 발광소자 칩(110) 사이의 일정 거리는 반도체 발광소자 칩(110)의 크기보다 큰 것이 바람직하다. 예를 들면, 하나의 반도체 발광소자 칩(110)의 크기는 최대 변의 크기가 300um이하의 미니 또는 마이크로 반도체 발광소자 칩이며, 하나의 패드(121)의 크기는 최대 변의 크기가 100um 이상이며, 하나의 패드(121)와 하나의 반도체 발광소자 칩(110) 사이의 거리는 최대 변의 크기가 150um 이상이며, 반도체 발광소자(100)의 크기는 최대 변의 크기가 300um 이상이다.
도 7은 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면이다.
도 7(a)는 반도체 발광소자(100)의 평면도를 나타낸 도면이며, 도 7(b)는 도 7(a)의 반도체 발광소자(100)의 단면을 나타낸 도면이다.
전기적 연결(123)은 복수의 패드(121)와 복수의 전극(111) 사이에 각각 복수의 경로를 형성한다. 복수의 경로를 통해서 복수의 패드(121)와 복수의 전극(111) 사이가 전기적으로 연결되기 때문에 하나의 경로가 단절되더라도 나머지 경로로 복수의 패드(121)와 복수의 전극(111) 사이는 전기적으로 연결된다. 따라서, 도 6(a)와 같이 하나의 선만 있는 경우에는 하나의 선이 단선되면 반도체 발광소자가 작동이 되지 않지만, 하나의 선이 단선되더라도 복수의 패드(121)와 복수의 전극(111) 사이에 전기적 연결(123)의 복수의 경로 중 하나라도 전기적으로 연결될 수 있다. 또한, 전기적 연결(123)이 밀집되지 않고 얇고 넓게 퍼지게 되므로 반도체 발광소자(100)의 뒷면이 더 잘 보이게 된다.
봉지재(150)가 전기적 연결(123)을 덮고 있으며 전기적 연결(123)의 적어도 일부분이 노출될 수 있다. 봉지재(150)가 복수의 패드(121)를 덮고 적어도 패드의 일부분이 노출될 수 있다.
제너다이오드(130)는 적어도 하나 이상의 반도체 발광소자 칩(110)에 걸리는 역전압을 방지하기 위해 구비된다. 제너다이오드(130)는 반도체 발광소자 칩(110)과 병렬 연결되며, 반도체 발광소자 칩(110)에 역전압이 걸렸을 때, 제너다이오드(130)로 전류가 흐르도록하여 반도체 발광소자 칩(110)을 보호한다.
그리고, 제너다이오드(130)는 복수의 제너전극(131)을 가지며, 복수의 제너전극(131) 중 하나는 복수의 패드(121) 중 대응되는 하나의 패드(121) 위에 접촉되고, 복수의 제너전극(131) 중 다른 제너전극(131)은 대응되는 적어도 하나 이상의 반도체 발광소자 칩(110)과 역병렬로 연결되도록 전기적으로 연결된다. 이때, 복수의 제너전극(131) 중 하나의 제너전극(131)은 반도체 발광소자 칩(110)의 복수의 전극(121) 중 하나와 연결될 수 있고 복수의 패드(121) 중 하나에 연결되거나, 전기적 연결(123)에 연결될 수 있다. 제너다이오드(130)는 도 14에서 자세히 설명하도록 한다.
도 8은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 나타내는 도면이다.
도 8(a)는 전기적 연결(123)이 복수의 패드(121)와 복수의 전극(111) 사이에 복수의 경로가 형성된 일 예이다.
도 8(b)는 전기적 연결(123)이 네트형으로 형성된 일 예이다. 전기적 연결(123)의 패턴은 육각형으로서 벌집모양으로 형성된 일 예이다. 패턴이 일정한 크기로 형성된 예이다. 네트형은 반도체 발광소자(100)의 뒷면이 더 잘 보이게 된다.
도 9는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 나타내는 도면이다.
도 9(a)는 본 개시에 따른 복수의 반도체 발광소자 칩(110)을 포함하는 반도체 발광소자(100)의 일 예를 나타내는 도면이다.
적어도 하나 이상의 반도체 발광소자 칩(110)은 제1 전극(111-1)과 제2 전극(111-2)을 포함하는 제1 반도체 발광소자 칩(110), 제3 전극(111-3)과 제4 전극(111-4)을 포함하는 제2 반도체 발광소자 칩(110) 및 제5 전극(111-5)과 제6 전극(111-6)을 포함하는 제3 반도체 발광소자 칩(110)을 포함할 수 있다. 하나의 반도체 발광소자 칩(110)의 제1 전극(111-1)과 제2 전극(111-2)은 서로 다른 극성을 가진다. 예를 들면, 제1 반도체 발광소자 칩(110)의 제1 전극(111-1)은 -전극이고, 제2 전극(111-2)은 +전극일 수 있다. 제2 반도체 발광소자 칩(110)의 제3 전극(111-3)은 -전극이고, 제4 전극(111-4)은 +전극일 수 있다. 제3 반도체 발광소자 칩(110)의 제5 전극(111-5)은 -전극이고, 제6 전극(111-6)은 +전극일 수 있다.
복수의 패드(121)는 제1 패드(121-1), 제2 패드(121-2), 제3 패드(121-3) 및 제4 패드(121-4)를 포함한다. 제1 패드(121-1)는 제1 전극(111-1), 제3 전극(111-3), 및 제5 전극(111-5)과 전기적으로 연결된다. 제2 패드(121-2)는 제2 전극(111-2)과 전기적으로 연결된다. 제3 패드(121-3)는 제4 전극(111-4)과 연결된다. 제4 패드(121-4)는 제6 전극(111-6)과 연결된다. 제1 패드(121-1)와 제2 패드(121-2), 제3 패드(121-3), 제4 패드(121-4)는 극성이 서로 다르게 형성될 수 있다. 제2 패드(121-2), 제3 패드(121-3) 및 제4 패드(121-4)는 극성이 같지만 제1 반도체 발광소자 칩(110), 제2 반도체 발광소자 칩(110) 및 제3 반도체 발광소자 칩(110)의 ON/OFF를 각각 제어하기 위해 분리되어 형성된다.
전기적 연결(123)은 제1 전기적 연결(123-1), 제2 전기적 연결(123-2), 제3 전기적 연결(123-3) 및 제4 전기적 연결(123-4)을 포함한다. 제1 전기적 연결(123-1)은 제1 패드(121-1)와 제1 전극(111-1), 제3 전극(111-3) 및 제5 전극(111-5) 사이를 전기적으로 연결한다. 제2 전기적 연결(123-2)은 제2 패드(121-2)와 제2 전극(111-2) 사이를 전기적으로 연결한다. 제3 전기적 연결(123-3)은 제3 패드(121-3)와 제4 전극(111-4) 사이를 전기적으로 연결한다. 제4 전기적 연결(123-4)은 제4 패드(121-4)와 제6 전극(111-6) 사이를 전기적으로 연결한다.
복수의 반도체 발광소자 칩(110)은 백색광을 내거나 여러 가지 색을 내기 위해서 여러 가지 조합으로 ON/OFF 될 수 있다. 복수의 반도체 발광소자 칩(110)은 가운데에 모여서 반도체 발광소자(100)에 구비되며, 하나의 반도체 발광소자 칩(110;110-1,110-2,110-3)과 하나의 패드(121;121-1,121-2,121-3) 사이에는 일정거리가 형성될 수 있다.
복수의 반도체 발광소자 칩(110)은 색이 잘 섞여서 하나의 화소를 구성해야 하기 때문에 복수의 반도체 발광소자 칩(110)이 반도체 발광소자(100)의 중앙에 구비될 수 밖에 없다. 복수의 반도체 발광소자 칩(110) 아래에 복수의 패드(121)가 구비되고, 복수의 패드(121)가 SMT 공정에 들어가게 되면 가까운 복수의 패드(121)가 쇼트 될 수 있는 문제가 생길 수 있다. 따라서 복수의 패드(121)와 반도체 발광소자 칩(110) 사이에 전기적 연결(123)을 하는 것을 특징으로 하는 본 개시는 도 9와 같이 복수의 미니 또는 마이크로 반도체 발광소자 칩(110)을 중앙에 모아서 배치하는 경우 더 효과적이다.
도 9(b)는 본 개시에 따른 복수의 반도체 발광소자 칩(110)을 포함하는 반도체 발광소자(100)의 다른 예를 나타내는 도면이다.
도 9(a)에서 설명한 하나의 선으로 형성된 전기적 연결(123)은 끊어지는 문제점을 해결하기 위해서 네트형으로 형성할 수 있다. 전기적 연결(123)은 더 얇게 형성되고 전기적 연결(123)이 형성되는 총 면적은 넓게 형성된다. 도 7에서 설명한 바와 같이 전기적 연결(123)은 복수의 패드(121)와 복수의 전극(111) 사이에 복수의 경로가 형성되어 얇은 전기적 연결(123)의 일부가 단선되더라도 연결된 경로가 존재할 확률이 높아진다. 따라서 반도체 발광소자 칩(110)에 전기가 통하지 않을 확률이 낮아진다.
전기적 연결(123)은 일정한 패턴을 가지도록 형성될 수 있다. 전기적 연결(123)은 네트형으로 형성될 수 있다. 복수의 패드(121) 또는 복수의 전극(111)에 접촉되는 전기적 연결(123)의 패턴의 크기가 복수의 패드(121) 또는 복수의 전극(111)에 접촉되지 않는 패턴의 크기보다 작게 형성된다. 자세한 이유는 도 10에서 설명한다.
제1 전기적 연결(123-1) 내지 제4 전기적 연결(123-4)은 네트형으로 형성된다. 네트형은 패턴이 복수 개 연결되어 형성된다. 패턴은 도형으로 형성될 수 있으며, 패턴의 예들은 도 11에서 설명한다. 제1 전기적 연결(123-1) 내지 제4 전기적 연결(123-4)을 네트형으로 형성하는 것은 투명 디스플레이에서 반도체 발광소자(100)가 사용되는 경우, 도 9(a)의 전기적 연결(123)보다 얇은 선으로 넓게 퍼져 있으므로, 도 9(a)의 반도체 발광소자(100) 뒷면 보다 도 9(b)의 반도체 발광소자(100)의 뒷면이 더 잘 보일 수 있다.
도 10은 도 9(b)의 A를 자세하게 설명하는 도면이다.
제3 패드(121-3)와 제4 전극(111-4) 사이에는 제3 전기적 연결(123-3)이 위치한다. 제3 전기적 연결(123-3) 중 제3 패드(121-3)와 제4 전극(111-4)에 접촉하는 패턴(a)의 크기는 작아진다. 왜냐하면 제3 패드(121-3)와 제4 전극(111-4)에 접촉하는 패턴(a)의 크기가 작아져야 더 많은 경로가 형성될 수 있기 때문이다. 제3 패드(121-3)와 제4 전극(111-4)에 닿을 수 있는 제3 전기적 연결(123-3)의 면적은 한정되어 있기 때문에 더 많은 경로를 형성하기 위해 제3 패드(121-3)와 제3 전극(111-3)에 접촉하는 패턴(a)의 크기를 접촉하지 않는 패턴 (b)보다 작게 형성할 수 있다. 따라서 제1 패드(121-1)와 제3 전극(111-3) 사이의 제3 전기적 연결(123-3)이 단선되는 확률을 낮출 수 있고, 하나의 크기를 가지는 패턴으로 형성하는 것보다 전기적 연결(121)에 복수의 경로가 형성될 수 있게 된다.
도 11은 본 개시에 따른 패턴의 예들을 나타내는 도면이다.
패턴은 다양한 도형으로 형성될 수 있다. 도 11(a)(b)와 같이 다양한 사각형, 도 11(c)와 같이 육각형 도 11(d)와 같이 원형 및 도 11(e)와 같이 삼각형으로 형성될 수 있다. 패턴의 모양은 도시된 도면으로 한정되지 않는다.
도 12는 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 나타내는 도면이다.
적어도 하나 이상의 반도체 발광소자 칩(110)을 포함하는 반도체 발광소자(100)를 제조하는 방법에 있어서, 먼저, 도 12(a)와 같이 기판(140)을 준비한다. 기판(140)은 이후에 반도체 발광소자 칩(110)이 임시로 고정되며, 예를 들면, 실리콘 테이프 등일 수 있다. 기판(140)은 반도체 발광소자 칩(110)과 전기적으로 연결되지 않는다.
이후, 도 12(b)와 같이 기판(140) 위에 적어도 하나 이상의 반도체 발광소자 칩(110)을 구비한다. 이때, 도시하지는 않았지만 제너다이오드(130;도 7 참조)가 기판(140) 위에 구비될 수 있다. 제너다이오드(130)는 적어도 하나 이상의 반도체 발광소자 칩(110)과 대응되도록 구비되며, 적어도 하나 이상의 반도체 발광소자 칩(110)으로부터 일정거리 떨어지도록 제너다이오드(130)를 구비할 수 있다.
이후, 도 12(c)와 같이 기판(140)과 적어도 하나 이상의 반도체 발광소자 칩(110) 위에 봉지재(150)를 구비한다. 기판(140) 위에 봉지재(150)를 덮어서 반도체 발광소자 칩(110)이 고정되도록 할 수 있다.
이후, 도 12(d)과 같이 기판(140)을 제거한다. 임시로 반도체 발광소자 칩(110)을 고정하기 위한 구성이므로 이를 제거할 수 있다.
이후, 도 12(e)와 같이 봉지재(150)에 반도체 발광소자 칩(110)과 일정거리 떨어진 복수의 패드(121) 및 복수의 패드(121)와 적어도 하나 이상의 반도체 발광소자 칩(110) 사이를 연결하는 전기적 연결(123)을 형성한다. 봉지재(150)가 형성된 후 반도체 발광소자 칩(110)과 봉지재(150) 아래에 복수의 패드(121) 및 전기적 연결(123)이 형성되므로 복수의 패드(121) 및 전기적 연결(123)은 봉지재(150)로부터 돌출된다. 봉지재(150)의 일면에 증착 등과 같은 방법으로 복수의 패드(121) 및 전기적 연결(123)을 형성하기 때문에 복수의 패드(121) 및 전기적 연결(123)은 동일 평면상에 구비된다.
도 13은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 다른 예를 나타내는 도면이다.
적어도 하나 이상의 반도체 발광소자 칩(110)을 포함하는 반도체 발광소자(100)를 제조하는 방법에 있어서, 먼저, 도 13(a)와 같이 기판(140)을 준비한다. 기판(140)은 이후에 반도체 발광소자 칩(110)이 임시로 고정되며, 예를 들면, 실리콘 테이프 등일 수 있다. 기판(140)은 반도체 발광소자 칩(110)과 전기적으로 연결되지 않는다.
이후, 도 13(b)와 같이 기판(140)에 적어도 하나 이상의 반도체 발광소자 칩(110)과 일정거리 떨어진 복수의 패드(121) 및 복수의 패드(121)와 적어도 하나 이상의 반도체 발광소자 칩(110) 사이를 연결하는 전기적 연결(123)을 형성한다. 기판(140)의 일면에 증착 등과 같은 방법으로 복수의 패드(121) 및 전기적 연결(123)을 형성하기 때문에 복수의 패드(121) 및 전기적 연결(123)은 동일 평면상에 구비된다.
이후, 도 13(c)와 같이 기판(140)에 적어도 하나 이상의 반도체 발광소자 칩(110)을 구비한다. 반도체 발광소자 칩(110)은 전기적 연결(123)에 접촉할 수 있도록 위치할 수 있다. 이때, 도시하지는 않았지만 복수의 패드(121) 위에 적어도 하나 이상의 반도체 발광소자 칩(110)과 대응되는 제너다이오드(130)를 구비할 수 있다.
이후, 도 13(d)와 같이 기판(140)과 적어도 하나 이상의 반도체 발광소자 칩(110) 위에 봉지재(150)를 구비한다.
이후, 도 13(e)와 같이 기판(140)을 제거한다. 복수의 패드(121) 및 전기적 연결(123)을 형성한 후 봉지재(150)을 덮기 때문에 복수의 패드(121) 및 전기적 연결(123)은 봉지재(150) 내에 구비되고, 기판(140)을 제거하는 경우 복수의 패드(121) 및 전기적 연결(123)은 기판(140)과 접촉되어 있던 일 면만 노출된다.
복수의 패드(121) 및 전기적 연결(123)은 봉지재(150) 내에 구비되는 것이 바람직하다. 왜냐하면 도 12(e)와 같이 복수의 패드(121) 및 전기적 연결(123)이 봉지재(150) 밖으로 돌출되는 경우 봉지재(150)와 복수의 패드(121) 및 전기적 연결(123)의 접착력이 약해서 서로 분리될 수 있기 때문이다.
도 14는 본 개시에 따른 제너다이오드를 설명하는 도면이다.
도 14(a)는 종래의 반도체 발광소자에서 제너다이오드가 실장되는 일 예를 나타내는 도면이다.
PCB 기판(240)에는 홀(H)이 구비되고, PCB 기판(240) 아래에 구비된 패드(221)를 형성하면서 전기적 연결이 홀(H)을 따라 형성되고, PCB 기판(240)의 윗면으로 돌출되도록 전기적 연결이 형성된다. 패드(221)와 연결되도록 PCB 기판(240)의 윗면에 패드전극(223)을 형성하는데, 돌출된 전기적 연결에 의해서 패드전극(223)도 돌출되어 형성된다. 따라서 제너다이오드(130)의 제너전극(131)을 패드전극(223)에 부착하면 틈이 생겨서 제너다이오드(130)가 떨어지기 쉬운 문제점이 있었다. 따라서 도시하지는 않았지만 제너다이오드(130)는 홀(H)을 피해서 패드전극(223) 이외의 부분에 구비되며, 제너다이오드(130)는 패드(221)와도 중복되지 않는 위치에 구비되었다.
도 14(b)는 도 7의 BB' 단면을 나타내는 도면이다.
하나의 패드(121)에 제너다이오드(130)의 제너전극(131) 중 하나가 접촉되어 있다. 이는 본 개시는 홀(H;도 14(a)) 및 패드전극(223; 도 14(a)) 없이 패드(121)가 평탄하게 형성되기 때문에 가능한 구조이다.
패드(121)와 제너다이오드(130)는 광손실을 높일 수 있는 구성이며, 패드(121)가 평탄하게 형성되어 평면상에서 패드(121) 내에 제너다이오드(130)가 위치할 수 있어서 패드(121)의 면적과 제너다이오드(130)의 면적이 겹치도록 형성되어 광손실을 줄일 수 있다. 또한, 투명 디스플레이에 적용하는 경우에는 패드(121)와 제너다이오드(130)가 많은 부분이 겹치게 되므로 반도체 발광소자(100)의 투명도를 높일 수 있다.
도 15는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면이다.
도 15(a)는 반도체 발광소자(100)의 하면을 나타내는 저면도이며, 반도체 발광소자(100)에 하나의 반도체 발광소자 칩(110)이 구비된 예이다. 도 15(b)는 도 15(a)의 AA' 단면을 나타내는 도면이다.
반도체 발광소자(100)는 전기적 연결(123)을 덮고 복수의 패드(121)를 노출시키는 절연층(160)을 포함할 수 있다. 절연층(160)으로 전기적 연결(123)을 덮어 솔더링시 쇼트의 위험성을 줄일 수 있다. 전기적 연결(123)과 패드(121)가 봉지재(150) 내부에 구비되는 예를 나타내었지만 전기적 연결(123)과 패드(121)가 봉지재(150)로부터 돌출되는 예에도 적용할 수 있다. 절연층(160)은 도 12(e) 및 도 13(e) 이후에 실크 스크린 인쇄 등의 방법을 이용하여 형성할 수 있다.
절연층(160)의 높이(h)는 10um이하로 형성되는 것이 바람직하다. 절연층(160)은 도 12(e) 또는 도 13(e) 이후에 복수의 패드(121)가 노출되도록 형성하기 때문에 복수의 패드(121)가 절연층(160) 보다 낮게 형성될 수 있다. 솔더링에 의해 외부와 전기적으로 연결될 때, 솔더물질이 복수의 패드(121)와 잘 접촉하기 위해 절연층(160)의 높이(h)는 10um 이하로 얇은 것이 바람직하다. 또는 절연층(160)의 형성 이후에 도금 등의 방법으로 복수의 패드(121)의 높이를 점선(122)과 같이 높여 절연층(160)의 높이(h)와 같거나 높게 형성할 수 있다.
절연층(160)은 투명한 재질 또는 불투명한 재질 중 적어도 하나 이상으로 형성될 수 있다. 절연층(160)이 투명한 재질로 형성되는 경우에는 반도체 발광소자(100)는 6면 발광할 수 있다. 반면에, 절연층(160)이 불투명한 재질로 형성되는 경우에는 반도체 발광소자(100)는 5면 발광할 수 있다. 투명 디스플레이에 적용되는 경우 뒷면으로 빛이 나가지 않도록 해야 하는 경우도 있다. 따라서 절연층(160)을 불투명한 재질로 형성할 수 있다. 그러나 예를 들어 반도체 발광소자의 크기가 500umX500um 이하인 경우 절연층이 불투명해도 반도체 발광소자가 잘 시인되지 않지만 본 개시와 같이 패드와 반도체 발광소자 칩 사이의 간격을 넓혀서 반도체 발광소자(100)의 크기가 기존보다 큰 경우(예 : 1500umX1500um 크기의 반도체 발광소자)에 반도체 발광소자(100)가 잘 시인될 수 있다. 이와 같은 문제점을 해결하기 위해서 반도체 발광소자 칩(110) 아래의 절연층(160) 중 도 15(a)의 점선으로 표시된 부분(170)만 불투명한 재질로 형성되고 나머지 부분은 투명한 재질로 형성될 수 있다. 이 경우에 반도체 발광소자 칩(110)에서 나온 빛이 반도체 발광소자(100)의 아래로 나가는 것을 막고 나머지 부분은 투명하여 본 개시에 의해 반도체 발광소자의 크기가 커진 경우에도 반도체 발광소자의 아래로 빛이 나가지 않는 것이 필요한 투명 디스플레이에 적용할 수 있다. 이때, 점선으로 표시된 부분(170)의 크기는 300um 이하인 것이 바람직하다.
도 15(c)는 반도체 발광소자(100)의 하면을 나타내는 저면도이며, 반도체 발광소자(100)에 복수의 반도체 발광소자 칩(110)이 구비된 예이다. 도 15(d)는 도 15(c)의 BB' 단면을 나타내는 도면이다.
도 15(a) 및 도 15(b)에서 설명한 것들이 도 15(c)와 도 15(d)에 적용될 수 있다.
도 16은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면이다.
반도체 발광소자(200)는 반도체 발광소자 칩(210), 기판(230), 메탈블럭(250) 및 봉지재(270)를 포함한다.
반도체 발광소자 칩(210)은 빛을 내고, 반도체 발광소자 칩(210)의 크기는 미니 LED 인 경우 300um이하이고, 마이크로 LED인 경우 100um이하의 크기이며, 이와 같은 크기를 가지는 반도체 발광소자 칩(210)은 미니 LED, 마이크로 LED 등인 것이 바람직하다. 반도체 발광소자 칩(210)은 플립칩일 수 있다. 반도체 발광소자 칩(210)의 일 예인 플립칩은 플립칩의 상면 방향으로 빛이 주로 나갈 수 있다.
기판(230)은 판(231) 및 전기적 연결(232)을 포함한다. 판(231)은 투광성 재질로 형성될 수 있다. 예를 들면, 판(231)은 유리, 사파이어 등으로 형성될 수 있다. 전기적 연결(232)은 판(231) 위에 증착되어 구비될 수 있다. 전기적 연결(232)은 반도체 발광소자 칩(210)과 메탈블럭(250) 사이를 전기적으로 연결한다.
도 15까지 설명한 반도체 발광소자(100)의 경우, 봉지재(150)와 전기적 연결(123)이 직접 접촉된다. 솔더링을 통해 반도체 발광소자(100)를 외부 기판에 부착할 때, 열에의해 봉지재(150)와 전기적 연결(123)의 정밀도가 하락하는 문제점이 있었다. 또한, 봉지재(150) 및 전기적 연결(123)의 팽창 및 수축 정도의 차이가 크고, 전기적 연결(123)의 두께가 얇아서 전기적 연결(123)이 끊어지는 문제가 있었다. 이를 해결하기 위해서 판(231)에 전기적 연결(231)을 구비하고, 판(231)이 열에 의한 변형률이 적어서 상기 문제점 해결 및 공정간소화가 가능하고 신뢰성 확보가 가능하다.
메탈블럭(250)은 기판(230) 위에 구비되며, 메탈블럭(250)은 외부와 전기적으로 연결된다. 메탈블럭(250)은 외부와 접촉하는 상면(250-1)을 포함하며, 메탈블럭(250)은 전기적 연결(232)과 접촉하는 하면(250-2)을 포함한다. 메탈블럭(250)은 기둥모양으로 형성될 수 있으며, 일 예로, 원기둥, 사각기둥 등으로 형성될 수 있다. 메탈블럭(250)의 모양은 외부와 전기적으로 연결되도록 일부가 노출되며, 전기적 연결(232)과 전기적으로 연결될 수 있으면 제한되지 않는다.
메탈블럭(250)의 높이(h2)는 반도체 발광소자 칩(210)의 높이(h1) 이상으로 형성될 수 있다. 메탈블럭(250)의 높이(h2)가 반도체 발광소자 칩(210)의 높이(h1)의 이상으로 형성되어 반도체 발광소자(200)가 반도체 발광소자 칩(210)의 상면방향에 전기적으로 연결될 수 있다. 메탈블럭(250)의 높이(h2)는 반도체 발광소자 칩(210)의 높이(h1)와 같을 수 있다. 메탈블럭(250)의 높이(h2)와 반도체 발광소자 칩(210)의 높이(h1)가 같으면, 메탈블럭(250)의 상면(250-1)이 노출되듯이 반도체 발광소자 칩(210)의 상면(미도시)도 노출될 수 있다. 그러면, 반도체 발광소자 칩(210)이 외부로부터 완전히 보호되지 않는 단점이 있다. 반도체 발광소자 칩(210)의 상면이 노출되면 외부의 물리적인 충격 및 전기적 ESD(Electro Static Discharge)로부터 좋지 않은 영향을 받을 수 있으며, 습기 등이 침투하여 변색 등의 불량이 발생할 수 있다. 따라서, 메탈블럭(250)의 높이(h2)는 반도체 발광소자 칩(210)의 높이(h1)보다 높은 것이 바람직하다.
봉지재(270)는 반도체 발광소자 칩(210), 기판(230)을 덮고, 메탈블럭(250)의 상면(250-1)이 노출되도록 메탈블럭(250)을 둘러쌀 수 있다. 봉지재(270)는 경화되면서 수축할 수 있다. 기판(230)의 판(231)은 예를 들어, 실리콘 테이프보다 쉽게 휘어지지 않는 재질로 형성되는 것이 바람직하다. 왜냐하면, 봉지재(270)의 수축되는 힘에 기판(230)이 휘어지면 반도체 발광소자(200)는 깨지거나 휘어지는 불량이 생길 수 있기 때문이다.
반도체 발광소자 칩(210)은 제1 전극(211) 및 제2 전극(212)을 포함한다.
전기적 연결(232)은 제1 전기적 연결(232-1)과 제2 전기적 연결(232-2)을 포함한다. 제1 전기적 연결(232-1)은 반도체 발광소자 칩(210)의 제1 전극(211)과 전기적으로 연결되고, 제2 전기적 연결(232-2)은 반도체 발광소자 칩(210)의 제2 전극(212)과 전기적으로 연결된다.
메탈블럭(250)은 제1 메탈블럭(251) 및 제2 메탈블럭(252)을 포함한다. 제1 메탈블럭(251)은 제1 전기적 연결(232-1)과 전기적으로 연결된다. 제2 메탈블럭(252)은 제2 전기적 연결(232-2)과 전기적으로 연결된다. 제1 메탈블럭(251)과 제2 메탈블럭(252)은 같은 높이(h2)를 가질 수 있다.
제1 전기적 연결(232-1)은 제1 접촉부(233-1), 제1 패드(234-1) 및 제1 연결부(235-1)를 포함한다.
제1 접촉부(233-1)는 반도체 발광소자 칩(210)의 제1 전극(211)과 접촉하며, 제1 패드(234-1)는 제1 메탈블럭(251)과 접촉한다.
제1 연결부(235-1)는 제1 접촉부(233-1)와 제1 패드(234-1) 사이에 구비되어, 제1 접촉부(233-1)와 제1 패드(234-1) 사이를 전기적으로 연결한다. 제1 접촉부(233-1)와 제1 패드(234-1) 사이에는 일정거리(s)가 형성되는 것이 바람직하다. 6면 발광을 위해 반도체 발광소자 칩(210)의 하면 방향으로 빛이 나가야 하는데, 제1 접촉부(233-1)와 제1 패드(234-1) 사이에 일정거리가 형성되지 않으면 빛이 반도체 발광소자 칩(210)의 하면 방향으로 나가기 어렵다. 따라서, 제1 연결부(235-1)가 네트형으로 형성될 수 있다. 제1 연결부(235-1)는 도 11과 같이 여러가지 패턴을 가질 수 있다.
제2 전기적 연결(232-2)은 제2 접촉부(233-2), 제2 패드(234-2) 및 제2 연결부(235-2)를 포함한다.
제2 접촉부(233-2)는 반도체 발광소자 칩(210)의 제2 전극(212)과 접촉하며, 제2 패드(234-2)는 제2 메탈블럭(252)과 접촉한다.
제2 연결부(235-2)는 제2 접촉부(233-2)와 제2 패드(234-2) 사이에 구비되어 제2 접촉부(233-2)와 제2 패드(234-2) 사이를 전기적으로 연결한다. 제2 접촉부(233-2)와 제2 패드(234-2) 사이에는 일정거리(s)가 형성되는 것이 바람직하다. 6면 발광을 위해 반도체 발광소자 칩(210)의 하면 방향으로도 빛이 나가야 하는데, 제2 접촉부(233-2)와 제2 패드(234-2) 사이에 일정거리(s)가 형성되지 않으면 빛이 반도체 발광소자 칩(210)의 하면 방향으로 나가기 어렵다. 따라서, 제2 연결부(235-2)가 네트형으로 형성될 수 있다. 제2 연결부(235-2)는 도 11과 같이 여러 가지 패턴을 가질 수 있다.
제1 전기적 연결(232-1)은 제1 전극(211)과 제1 메탈블럭(251) 사이에 복수의 경로를 가지며, 제2 전기적 연결(232-2)은 제2 전극(212)과 제2 메탈블럭(252) 사이에 복수의 경로를 형성할 수 있다. 즉, 제1 연결부(232-1)와 제2 연결부(232-2)는 제1 접촉부(232-1)과 제1 패드(234-1)의 사이 및 제2 접촉부(233-2)와 제2 패드(234-2)의 사이를 복수의 경로로 연결할 수 있다. 이때, 제1 연결부(232-1)와 제2 연결부(232-2)는 빛이 통과할 수 있는 공간을 형성할 수 있다.
제1 패드(234-1) 및 제2 패드(234-2)는 외부와 전기적으로 연결되는 통로로 형성될 수 있으며, 제1 패드(234-1) 및 제2 패드(234-2)는 도 6의 패드(121)의 특징을 가질 수 있다.
도 17은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 또 다른 예를 나타낸 도면이다.
먼저, 도 17(a)와 같이 기판(230)을 준비한다. 기판(230)은 판(231)을 준비하고, 판(231)에 전기적 연결(232)을 형성할 수 있다. 전기적 연결(232)은 증착될 수 있다. 전기적 연결(232)은 제1 전기적 연결(232-1) 및 제2 전기적 연결(232-2)을 포함한다.
이후, 도 17(b)와 같이 기판(230)에 반도체 발광소자 칩(210) 및 메탈블럭(250)을 구비한다. 반도체 발광소자 칩(210)은 제1 전극(211) 및 제2 전극(212)를 포함한다. 제1 전극(211)은 제1 전기적 연결(232-1)과 전기적으로 연결되고, 제2 전극(212)은 제2 전기적 연결(232-2)과 전기적으로 연결된다.
제1 메탈블럭(251) 및 제2 메탈블럭(252)의 하면(251-2,252-2)의 면적과 상관 없이 제1 패드(234-1) 및 제2 패드(234-2)와 제1 메탈블럭(251) 및 제2 메탈블럭(252)은 전기적으로 연결되기만 하면 된다.
이후, 도 17(c)와 같이 제1 메탈블럭(251) 및 제2 메탈블럭(252)의 상면(251-1,252-1)을 제외하고 제1 메탈블럭(251) 및 제2 메탈블럭(252)의 주위를 둘러싸도록 봉지재(270)를 덮는다. 봉지재(270)는 반도체 발광소자 칩(210), 기판(230)의 상면을 덮는다.
도 18은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면이다.
반도체 발광소자(200)는 복수의 반도체 발광소자 칩(210)을 포함한다. 복수의 반도체 발광소자 칩(210)은 각각 붉은색 빛, 녹색 빛 및 파란색 빛을 낼 수 있다. 복수의 반도체 발광소자 칩(210)은 제1 반도체 발광소자 칩(210-1), 제2 반도체 발광소자 칩(210-2), 제3 반도체 발광소자 칩(210-3)을 포함한다. 제1 반도체 발광소자 칩(210-1)은 제1 전극(211), 제2 전극(212)을 포함하고, 제2 반도체 발광소자 칩(210-2)은 제3 전극(213) 및 제4 전극(214)을 포함하고, 제3 반도체 발광소자 칩(210-3)은 제5 전극(215) 및 제6 전극(216)을 포함한다.
메탈블럭(250)은 제1 메탈블럭(251), 제2 메탈블럭(252), 제3 메탈블럭(253) 및 제4 메탈블럭(254)을 포함한다. 제1 메탈블럭(251), 제3 메탈블럭(253) 및 제4 메탈블럭(254) 그리고, 제2 메탈블럭(252)은 서로 다른 극성을 가질 수 있다. 메탈블럭(250)이 4개 구비되는 이유는 제1 반도체 발광소자 칩(210-1), 제2 반도체 발광소자 칩(210-2) 및 제3 반도체 발광소자 칩(210-3)을 각각 제어하기 위해서이다. 예를 들어, 제2 메탈블럭(252)은 공통전극으로 사용될 수 있다.
전기적 연결(232;도 16)은 제1 전기적 연결(232-1), 제2 전기적 연결(232-2), 제3 전기적 연결(232-3) 및 제4 전기적 연결(232-4)을 포함할 수 있다.
제1 전기적 연결(232-1)은 제1 접촉부(233-1), 제1 패드(234-1), 제1 연결부(235-1)를 포함할 수 있다. 제2 전기적 연결(232-1)은 제2 접촉부(233-2), 제4 접촉부(233-4) 및 제6 접촉부(233-6), 제2 패드(234-2), 제2 연결부(235-2)를 포함할 수 있다. 제3 전기적 연결(232-3)은 제3 접촉부(233-3), 제3 패드(234-3), 제3 연결부(235-3)를 포함하며, 제4 전기적 연결(232-4)은 제4 접촉부(233-4), 제4 패드(234-4), 제4 연결부(235-4)를 포함할 수 있다.
제1 접촉부(233-1)는 제1 전극(211)과 접촉하며, 전기적으로 연결된다. 제2 접촉부(233-2)는 제2 전극(212)과 접촉하며, 전기적으로 연결된다. 제3 접촉부(233-3)는 제3 전극(213)과 접촉하며, 전기적으로 연결된다. 제4 접촉부(233-4)는 제4 전극(214)과 접촉하며, 전기적으로 연결된다. 제5 접촉부(233-5)는 제5 전극(215)과 접촉하며, 전기적으로 연결된다. 제6 접촉부(233-6)는 제6 전극(216)과 접촉하며, 전기적으로 연결된다.
제1 패드(234-1)는 제1 메탈블럭(251) 접촉하며, 전기적으로 연결된다. 제2 패드(234-2)는 제2 메탈블럭(252) 접촉하며, 전기적으로 연결된다. 제3 패드(234-3)는 제3 메탈블럭(253) 접촉하며, 전기적으로 연결된다. 제4 패드(234-4)는 제4 메탈블럭(254) 접촉하며, 전기적으로 연결된다.
제1 연결부(235-1)는 제1 접촉부(233-1)와 제1 패드(234-1) 사이에 구비되며, 사이를 전기적으로 연결한다. 제2 연결부(235-2)는 제2 접촉부(233-2), 제4 접촉부(233-4) 및 제6 접촉부(233-6)와 제2 패드(234-2) 사이에 구비되며, 사이를 전기적으로 연결한다. 제3 연결부(235-3)는 제3 접촉부(233-3)와 제3 패드(234-3) 사이에 구비되며, 사이를 전기적으로 연결한다. 제4 연결부(235-4)는 제5 접촉부(233-4)와 제4 패드(234-4) 사이에 구비되며, 사이를 전기적으로 연결한다.
반도체 발광소자(200)는 제너다이오드(z)를 더 포함할 수 있다. 제너다이오드(z)는 도 7에서 자세히 설명하였다. 제너다이오드(z)는 제1 전기적 연결(232-1) 및 제2 전기적 연결(232-2)과 전기적으로 연결될 수 있다. 제1 전기적 연결(232-1) 및 제2 전기적 연결(232-2)에는 제너다이오드(z)가 접촉되는 제너 패드(z1,z2)가 각각 구비될 수 있다. 이외의 제너다이오드(z)는 미도시 되었지만 제3 전기적 연결(232-3), 제2 전기적 연결(232-2) 및 제4 전기적 연결(232-4), 제2 전기적 연결(232-2) 사이에도 구비될 수 있다.
도 8에서 제너다이오드(130)는 패드(121)에 접촉했는데, 패드(121)와 전기적 연결(123)이 동일평면상에 구비되어 가능한 구조였다. 본 발명에서는 패드(234)에 구비되는 메탈블럭(250)이 높이(h2;도 16)를 가져 메탈블럭(250)은 동일평면상에 구비되지 않으며, 따라서 동일평면상에 구비된 제1 전기적 연결(232-1), 제3 전기적 연결(232-3), 제4 전기적 연결(232-4)과 제2 전기적 연결(232-2) 사이에 전기적으로 연결될 수 있다.
도 19는 본 개시에 따른 반도체 발광소자가 투명 기판에 적용된 예들을 나타내는 도면이다.
도 19(a,b)의 반도체 발광소자 칩(110,210)은 플립칩으로 형성되며, 플립칩의 경우 도면에서 반도체 발광소자 칩(110,210)의 상면으로 빛이 대부분 나간다.
도 19(a)의 반도체 발광소자(100)의 빛 중 일부는 투명 기판(290) 방향으로도 나가지만 대부분의 빛은 투명 기판(290)의 반대방향인 반도체 발광소자 칩(110)의 상면방향으로 나갈 수 있다. 투명 기판은 투명 PCB(일 예) 일 수 있다.
도 19(b)의 반도체 발광소자(200)는 메탈블럭(250)의 상면(250-1)을 통해 투명 기판(290)과 전기적으로 연결되며, 반도체 발광소자(200)의 대부분의 빛은 투명 기판(290) 방향으로 나갈 수 있다.
반도체 발광소자(100)의 판(231)은 유리 또는 사파이어 일 수 있으므로 투명 기판(290)과 전기적으로 직접 연결하기 어렵다. 만약 반도체 발광소자(200)의 판(231)을 도 19(a)와 같이 투명 기판(290)에 부착해야 하는 경우에는 판(231)의 상면과 하면에 전기적 연결을 형성하고, 전기적 연결 사이를 연결하는 홀이 필요하다. 홀을 형성하기 위해서는 레이져 드릴 가공 공정이 필요하며, 레이져 드릴 가공은 설비의 비용이 높고 공정 시간이 오래 걸려 공정 비용 상승의 원인이 된다. 비용 및 시간을 줄이기 위해 홀 없이 도 19(b)와 같이 메탈 전극(250)을 이용하여 투명 기판(290)과 전기적으로 연결할 수 있다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 발광소자에 있어서, 복수의 전극을 포함하는 적어도 하나 이상의 반도체 발광소자 칩; 평면상에서 적어도 하나 이상의 반도체 발광소자 칩의 복수의 전극과 일정거리 떨어져 복수의 전극과 각각 대응되는 복수의 패드; 복수의 패드와 동일평면상에 구비되며, 복수의 패드와 복수의 전극 사이를 각각 전기적으로 연결하는 전기적 연결; 그리고, 적어도 하나 이상의 반도체 발광소자 칩을 덮는 봉지재;를 포함하는 반도체 발광소자.
(2) 전기적 연결은 복수의 패드와 복수의 전극 사이에 각각 복수의 경로를 형성하는 반도체 발광소자.
(3) 전기적 연결은 네트형으로 형성되는 반도체 발광소자.
(4) 전기적 연결은 일정한 패턴을 가지도록 형성되는 반도체 발광소자.
(5) 복수의 패드 또는 복수의 전극에 접촉되는 전기적 연결의 패턴의 크기가 복수의 패드 또는 복수의 전극에 접촉되지 않는 패턴의 크기보다 작게 형성되는 반도체 발광소자.
(6) 봉지재가 전기적 연결을 덮고 있으며 전기적 연결의 적어도 일부분이 노출된 반도체 발광소자.
(7) 봉지재가 복수의 패드를 덮고 적어도 패드의 일부분이 노출된 반도체 발광소자.
(8) 복수의 패드와 반도체 발광소자 칩 사이의 일정거리는 반도체 발광소자 칩의 너비 이상인 반도체 발광소자.
(9) 복수의 패드의 너비는 반도체 발광소자 칩의 너비보다 큰 반도체 발광소자.
(10) 패드가 봉지재로부터 돌출된 반도체 발광소자.
(11) 적어도 하나 이상의 반도체 발광소자 칩에 걸리는 역전압을 방지하기 위해 구비되는 제너다이오드;를 포함하는 반도체 발광소자.
(12) 제너다이오드는 패드 위에 구비되는 반도체 발광소자.
(13) 적어도 하나 이상의 반도체 발광소자 칩은 제1 전극과 제2 전극을 포함하는 제1 반도체 발광소자 칩, 제3 전극과 제4 전극을 포함하는 제2 반도체 발광소자 칩 및 제5 전극과 제6 전극을 포함하는 제3 반도체 발광소자 칩을 포함하며, 패드는 제1 전극, 제3 전극, 및 제5 전극과 전기적으로 연결되는 제1 패드, 제2 전극과 전기적으로 연결되는 제2 패드, 제4 전극과 연결되는 제3 패드 및 제6 전극과 연결되는 제5 패드를 포함하며, 전기적 연결은 제1 패드와 제1 전극, 제3 전극 및 제5 전극 사이를 전기적으로 연결하는 제1 전기적 연결, 제2 패드와 제2 전극 사이를 전기적으로 연결하는 제2 전기적 연결, 제3 패드와 제3 전극 사이를 전기적으로 연결하는 제3 전기적 연결 및 제4 패드와 제4 전극 사이를 전기적으로 연결하는 제4 전기적 연결을 포함하는 반도체 발광소자.
(14) 제1 반도체 발광소자 칩, 제2 반도체 발광소자 칩 및 제3 반도체 발광소자에 걸리는 역전압을 방지하기 위해 각각 구비되는 복수의 제너다이오드;를 포함하는 반도체 발광소자.
(15) 복수의 제너다이오드는 제2 패드, 제3 패드 및 제4 패드 위에 각각 구비되는 반도체 발광소자.
(16) 적어도 하나 이상의 반도체 발광소자 칩을 포함하는 반도체 발광소자를 제조하는 방법에 있어서, 기판을 준비하는 단계; 기판에 적어도 하나 이상의 반도체 발광소자 칩을 구비하는 단계; 기판과 적어도 하나 이상의 반도체 발광소자 칩 위에 봉지재를 구비하는 단계; 기판을 제거하는 단계; 그리고, 봉지재에 반도체 발광소자 칩과 일정거리 떨어진 패드 및 패드와 적어도 하나 이상의 반도체 발광소자 칩 사이를 연결하는 전기적 연결을 형성하는 단계;를 포함하는 반도체 발광소자를 제조하는 방법.
(17) 기판에 적어도 하나 이상의 반도체 발광소자 칩을 구비하는 단계;에서, 적어도 하나 이상의 반도체 발광소자 칩과 대응되며, 적어도 하나 이상의 반도체 발광소자 칩으로부터 일정거리 떨어지도록 제너다이오드를 구비하는 반도체 발광소자를 제조하는 방법.
(18) 적어도 하나 이상의 반도체 발광소자 칩을 포함하는 반도체 발광소자를 제조하는 방법에 있어서, 기판을 준비하는 단계; 기판에 적어도 하나 이상의 반도체 발광소자 칩과 일정거리 떨어진 복수의 패드 및 복수의 패드와 적어도 하나 이상의 반도체 발광소자 칩 사이를 연결하는 전기적 연결을 형성하는 단계; 기판에 적어도 하나 이상의 반도체 발광소자 칩을 구비하는 단계; 기판과 적어도 하나 이상의 반도체 발광소자 칩 위에 봉지재를 구비하는 단계; 그리고, 기판을 제거하는 단계;를 포함하는 반도체 발광소자를 제조하는 방법.
(19) 기판에 적어도 하나 이상의 반도체 발광소자 칩을 구비하는 단계;에서, 복수의 패드 위에 적어도 하나 이상의 반도체 발광소자 칩과 대응되는 제너다이오드를 구비하는 반도체 발광소자를 제조하는 방법.
(20) 반도체 발광소자에 있어서, 제1 전극 및 제2 전극을 포함하는 반도체 발광소자 칩; 제1 전극과 전기적으로 연결되는 제1 전기적 연결 및 제2 전극과 전기적으로 연결되는 제2 전기적 연결을 포함하는 전기적 연결 및 전기적 연결이 형성되는 판을 포함하는 기판; 그리고, 기판 위에 구비되어, 외부와 전기적으로 연결되는 상면 및 제1 전기적 연결과 전기적으로 연결되는 하면을 포함하는 제1 메탈블럭 및 외부와 전기적으로 연결되는 상면 및 제2 전기적 연결과 전기적으로 연결되는 하면을 포함하는 제2 메탈블럭을 포함하는 메탈블럭;을 포함하며, 메탈블럭의 높이는 반도체 발광소자 칩의 높이 이상인 반도체 발광소자.
(21) 반도체 발광소자 칩과 메탈블럭 사이에는 일정거리 이상의 거리가 형성되는 반도체 발광소자.
(22) 기판은 투명한 반도체 발광소자.
(23) 판은 투명한 재질로 형성되며, 전기적 연결은 복수의 경로를 가지도록 형성되는 반도체 발광소자.
(24) 제1 메탈블럭의 상면과 제2 메탈블럭의 상면이 노출되도록 제1 메탈블럭과 제2 메탈블럭을 감싸고, 반도체 발광소자 칩 및 기판을 덮는 봉지재;를 더 포함하는 반도체 발광소자.
(25) 제1 전기적 연결은 제1 전극과 접촉되는 제1 접촉부, 제1 메탈블럭과 접촉되는 제1 패드 및 제1 접촉부와 제1 패드 사이를 전기적으로 연결하는 제1 연결부를 포함하며, 제2 전기적 연결은 제2 전극과 접촉되는 제2 접촉부, 제2 메탈블럭과 접촉되는 제2 패드 및 제2 접촉부와 제2 패드 사이를 전기적으로 연결하는 제2 연결부를 포함하며, 제1 패드는 제1 메탈블럭의 아래에 구비되며, 제2 패드는 제2 메탈블럭의 아래에 구비되는 반도체 발광소자.
(26) 제1 연결부와 제2 연결부는 네트형으로 형성되는 반도체 발광소자.
(27) 제3 전극 및 제4 전극을 포함하는 제2 반도체 발광소자; 그리고, 제5 전극 및 제6 전극을 포함하는 제3 반도체 발광소자;를 더 포함하며, 메탈블럭은 제3 메탈블럭 및 제4 메탈블럭을 더 포함하며, 제1 메탈블럭은 제1 전극과 전기적으로 연결되고, 제2 메탈블럭은 제2 전극, 제4 전극 및 제6 전극과 전기적으로 연결되고, 제3 메탈블럭은 제3 전극과 전기적으로 연결되고, 제4 메탈블럭은 제5 전극과 전기적으로 연결되고, 전기적 연결은 제1 메탈블럭 및 제1 전극 사이에 형성되는 제1 전기적 연결, 제2 메탈블럭 및 제2 전극, 제4 전극 및 제6 전극 사이에 형성되는 제2 전기적 연결, 제3 메탈블럭 및 제3 전극 사이에 형성되는 제3 전기적 연결 및 제4 메탈블럭 및 제5 전극 사이에 형성되는 제4 전기적 연결을 포함하는 반도체 발광소자.
(28) 전기적 연결은 반도체 발광소자 칩과 메탈블럭 사이를 연결하며, 반도체 발광소자 칩과 메탈블럭 사이를 복수의 경로로 연결하는 반도체 발광소자.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 전기적 연결은 네트형으로 형성되므로 전기적 연결이 더 얇게 형성되어 시인성이 좋게 된다.
본 개시에 따른 또 하나의 반도체 발광소자에 의하면, 전기적 연결이 패드와 전극 사이에 복수의 경로가 형성되어 하나의 경로가 단선되어도 나머지 경로로 전기가 연결된다.
본 개시에 따른 또 하나의 반도체 발광소자에 의하면, 전기적 연결 및 복수의 패드가 봉지재의 내측에 구비되어 봉지재로부터 탈락되지 않게 된다.
본 개시에 따른 또 하나의 반도체 발광소자를 제조하는 방법에 의하면, 전기적연결이 봉지재로부터 돌출된 반도체 발광소자를 제조할 수 있게 된다.
본 개시에 따른 또 하나의 반도체 발광소자를 제조하는 방법에 의하면, 봉지재 내측에 전기적 연결 및 복수의 패드가 구비되고 일부만 노출되는 반도체 발광소자를 제조할 수 있게 된다.
본 개시에 따른 또 하나의 반도체 발광소자에 의하면, 6면 발광이 가능하다.
본 개시에 따른 또 하나의 반도체 발광소자에 의하면, 외부에 연결되는 메탈블럭이 반도체 발광소자 칩의 빛이 나가는 방향에 구비된다.
본 개시에 따른 또 하나의 반도체 발광소자를 제조하는 방법에 의하면, 휘어짐이 없는 반도체 발광소자를 제조할 수 있게 된다.

Claims (19)

  1. 반도체 발광소자에 있어서,
    복수의 전극을 포함하는 적어도 하나 이상의 반도체 발광소자 칩;
    평면상에서 적어도 하나 이상의 반도체 발광소자 칩의 복수의 전극과 일정거리 떨어져 복수의 전극과 각각 대응되는 복수의 패드;
    복수의 패드와 동일 평면상에 구비되며, 복수의 패드와 복수의 전극 사이를 각각 전기적으로 연결하는 전기적 연결; 그리고,
    적어도 하나 이상의 반도체 발광소자 칩을 덮는 봉지재;를 포함하는 반도체 발광소자.
  2. 청구항 1에 있어서,
    전기적 연결은 복수의 패드와 복수의 전극 사이에 각각 복수의 경로를 형성하는 반도체 발광소자.
  3. 청구항 2에 있어서,
    전기적 연결은 네트형으로 형성되는 반도체 발광소자.
  4. 청구항 3에 있어서,
    전기적 연결은 일정한 패턴을 가지도록 형성되는 반도체 발광소자.
  5. 청구항 4에 있어서,
    복수의 패드 또는 복수의 전극에 접촉되는 전기적 연결의 패턴의 크기가 복수의 패드 또는 복수의 전극에 접촉되지 않는 패턴의 크기보다 작게 형성되는 반도체 발광소자.
  6. 청구항 1에 있어서,
    봉지재가 전기적 연결을 덮고 있으며 전기적 연결의 적어도 일부분이 노출된 반도체 발광소자.
  7. 청구항 6에 있어서,
    봉지재가 복수의 패드를 덮고 적어도 패드의 일부분이 노출된 반도체 발광소자.
  8. 청구항 1에 있어서,
    복수의 패드와 반도체 발광소자 칩 사이의 일정거리는 반도체 발광소자 칩의 크기 이상인 반도체 발광소자.
  9. 청구항 1에 있어서,
    복수의 패드의 크기는 반도체 발광소자 칩의 크기보다 큰 반도체 발광소자.
  10. 청구항 1에 있어서,
    패드가 봉지재로부터 돌출된 반도체 발광소자.
  11. 청구항 1에 있어서,
    적어도 하나 이상의 반도체 발광소자 칩에 걸리는 역전압을 방지하기 위해 구비되는 제너다이오드;를 포함하는 반도체 발광소자.
  12. 청구항 11에 있어서,
    제너다이오드는 패드 위에 구비되는 반도체 발광소자.
  13. 청구항 1에 있어서,
    적어도 하나 이상의 반도체 발광소자 칩은 제1 전극과 제2 전극을 포함하는 제1 반도체 발광소자 칩, 제3 전극과 제4 전극을 포함하는 제2 반도체 발광소자 칩 및 제5 전극과 제6 전극을 포함하는 제3 반도체 발광소자 칩을 포함하며,
    패드는 제1 전극, 제3 전극, 및 제5 전극과 전기적으로 연결되는 제1 패드, 제2 전극과 전기적으로 연결되는 제2 패드, 제4 전극과 연결되는 제3 패드 및 제6 전극과 연결되는 제5 패드를 포함하며,
    전기적 연결은 제1 패드와 제1 전극, 제3 전극 및 제5 전극 사이를 전기적으로 연결하는 제1 전기적 연결, 제2 패드와 제2 전극 사이를 전기적으로 연결하는 제2 전기적 연결, 제3 패드와 제3 전극 사이를 전기적으로 연결하는 제3 전기적 연결 및 제4 패드와 제4 전극 사이를 전기적으로 연결하는 제4 전기적 연결을 포함하는 반도체 발광소자.
  14. 청구항 1에 있어서,
    제1 반도체 발광소자 칩, 제2 반도체 발광소자 칩 및 제3 반도체 발광소자에 걸리는 역전압을 방지하기 위해 각각 구비되는 복수의 제너다이오드;를 포함하는 반도체 발광소자.
  15. 청구항 14에 있어서,
    복수의 제너다이오드는 제2 패드, 제3 패드 및 제4 패드 위에 각각 구비되는 반도체 발광소자.
  16. 적어도 하나 이상의 반도체 발광소자 칩을 포함하는 반도체 발광소자를 제조하는 방법에 있어서,
    기판을 준비하는 단계;
    기판에 적어도 하나 이상의 반도체 발광소자 칩을 구비하는 단계;
    기판과 적어도 하나 이상의 반도체 발광소자 칩 위에 봉지재를 구비하는 단계;
    기판을 제거하는 단계; 그리고,
    봉지재에 반도체 발광소자 칩과 일정거리 떨어진 패드 및 패드와 적어도 하나 이상의 반도체 발광소자 칩 사이를 연결하는 전기적 연결을 형성하는 단계;를 포함하는 반도체 발광소자를 제조하는 방법.
  17. 청구항 16에 있어서,
    기판에 적어도 하나 이상의 반도체 발광소자 칩을 구비하는 단계;에서,
    적어도 하나 이상의 반도체 발광소자 칩과 대응되며, 적어도 하나 이상의 반도체 발광소자 칩으로부터 일정거리 떨어지도록 제너다이오드를 구비하는 반도체 발광소자를 제조하는 방법.
  18. 적어도 하나 이상의 반도체 발광소자 칩을 포함하는 반도체 발광소자를 제조하는 방법에 있어서,
    기판을 준비하는 단계;
    기판에 적어도 하나 이상의 반도체 발광소자 칩과 일정거리 떨어진 복수의 패드 및 복수의 패드와 적어도 하나 이상의 반도체 발광소자 칩 사이를 연결하는 전기적 연결을 형성하는 단계;
    기판에 적어도 하나 이상의 반도체 발광소자 칩을 구비하는 단계;
    기판과 적어도 하나 이상의 반도체 발광소자 칩 위에 봉지재를 구비하는 단계; 그리고,
    기판을 제거하는 단계;를 포함하는 반도체 발광소자를 제조하는 방법.
  19. 청구항 18에 있어서,
    기판에 적어도 하나 이상의 반도체 발광소자 칩을 구비하는 단계;에서,
    복수의 패드 위에 적어도 하나 이상의 반도체 발광소자 칩과 대응되는 제너다이오드를 구비하는 반도체 발광소자를 제조하는 방법.
PCT/KR2020/001450 2019-01-31 2020-01-31 반도체 발광소자 및 이를 제조하는 방법 WO2020159270A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/414,503 US20220069184A1 (en) 2019-01-31 2020-01-31 Semiconductor light emitting device and method for manufacturing the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2019-0013070 2019-01-31
KR1020190013070A KR102161006B1 (ko) 2019-01-31 2019-01-31 반도체 발광소자 및 이를 제조하는 방법
KR1020190126931A KR102275368B1 (ko) 2019-10-14 2019-10-14 반도체 발광소자
KR10-2019-0126931 2019-10-14

Publications (1)

Publication Number Publication Date
WO2020159270A1 true WO2020159270A1 (ko) 2020-08-06

Family

ID=71841180

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/001450 WO2020159270A1 (ko) 2019-01-31 2020-01-31 반도체 발광소자 및 이를 제조하는 방법

Country Status (2)

Country Link
US (1) US20220069184A1 (ko)
WO (1) WO2020159270A1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187451A (ja) * 2011-04-28 2011-09-22 Koito Mfg Co Ltd 発光モジュール及び車輌用灯具
US20120112232A1 (en) * 2008-10-16 2012-05-10 Hwan Hee Jeong Semiconductor light emitting device
KR101262864B1 (ko) * 2012-01-03 2013-05-10 주식회사 레이토피아 이미지 센서와 광원을 구비하는 장치에 적합한 적외선 발광다이오드의 하부 전극 구조
KR101291092B1 (ko) * 2012-04-06 2013-08-01 주식회사 씨티랩 반도체 소자 구조물을 제조하는 방법
KR20160128516A (ko) * 2015-04-28 2016-11-08 우리이앤엘 주식회사 반도체 발광소자 패키지
KR20190129178A (ko) * 2018-05-10 2019-11-20 주식회사 루멘스 박막 패드를 구비하는 발광 소자 패키지 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120112232A1 (en) * 2008-10-16 2012-05-10 Hwan Hee Jeong Semiconductor light emitting device
JP2011187451A (ja) * 2011-04-28 2011-09-22 Koito Mfg Co Ltd 発光モジュール及び車輌用灯具
KR101262864B1 (ko) * 2012-01-03 2013-05-10 주식회사 레이토피아 이미지 센서와 광원을 구비하는 장치에 적합한 적외선 발광다이오드의 하부 전극 구조
KR101291092B1 (ko) * 2012-04-06 2013-08-01 주식회사 씨티랩 반도체 소자 구조물을 제조하는 방법
KR20160128516A (ko) * 2015-04-28 2016-11-08 우리이앤엘 주식회사 반도체 발광소자 패키지
KR20190129178A (ko) * 2018-05-10 2019-11-20 주식회사 루멘스 박막 패드를 구비하는 발광 소자 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
US20220069184A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
WO2018097447A1 (en) Display device using semiconductor light emitting device and fabrication method thereof
WO2018143682A1 (ko) 발광 다이오드 유닛
WO2012077884A1 (en) Method of fabricating semiconductor device using gang bonding and semiconductor device fabricated by the same
WO2017146489A1 (ko) 발광모듈 제조방법 및 표시장치
WO2019093641A1 (ko) 엘이디 구동 유닛들이 형성된 tft 기판을 갖는 엘이디 디스플레이 장치
WO2017146493A1 (ko) 발광소자 패키지 및 이를 갖는 표시장치
WO2011122846A2 (ko) 광소자 디바이스 및 그 제조 방법
WO2012108636A2 (en) Light emitting device having wavelength converting layer
WO2020036423A1 (ko) 발광 소자
WO2020166985A1 (ko) 디스플레이용 발광 소자 전사 방법 및 디스플레이 장치
WO2016204482A1 (ko) 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법
EP3061082A1 (en) Display device using semiconductor light emitting device
WO2020130521A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2020101323A1 (ko) 발광 소자
WO2014133367A1 (ko) 발광 모듈
WO2015020358A1 (ko) 발광소자
WO2021033949A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2020235857A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2019045277A1 (ko) 픽셀용 발광소자 및 엘이디 디스플레이 장치
WO2016018071A1 (ko) 광원 모듈
WO2020138842A1 (en) Micro light emitting diode and manufacturing method of micro light emitting diode
WO2021141407A1 (ko) 표시 장치
WO2021085993A1 (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2012002710A2 (ko) 광소자 디바이스
WO2020159270A1 (ko) 반도체 발광소자 및 이를 제조하는 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20748439

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20748439

Country of ref document: EP

Kind code of ref document: A1