WO2020095873A1 - ＳｉＣ半導体基板及びその製造方法及びその製造装置 - Google Patents

ＳｉＣ半導体基板及びその製造方法及びその製造装置 Download PDF

Info

Publication number
WO2020095873A1
WO2020095873A1 PCT/JP2019/043204 JP2019043204W WO2020095873A1 WO 2020095873 A1 WO2020095873 A1 WO 2020095873A1 JP 2019043204 W JP2019043204 W JP 2019043204W WO 2020095873 A1 WO2020095873 A1 WO 2020095873A1
Authority
WO
WIPO (PCT)
Prior art keywords
sic
raw material
vapor pressure
semiconductor substrate
material supply
Prior art date
Application number
PCT/JP2019/043204
Other languages
English (en)
French (fr)
Inventor
忠昭 金子
晃嗣 芦田
知也 井原
大地 堂島
Original Assignee
学校法人関西学院
豊田通商株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 学校法人関西学院, 豊田通商株式会社 filed Critical 学校法人関西学院
Priority to EP19881264.6A priority Critical patent/EP3879010A4/en
Priority to US17/291,572 priority patent/US20210399095A1/en
Priority to JP2020556060A priority patent/JP7464806B2/ja
Priority to CN201980072707.4A priority patent/CN113227466A/zh
Publication of WO2020095873A1 publication Critical patent/WO2020095873A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Definitions

  • the present invention relates to a SiC semiconductor substrate having a growth layer whose step height is controlled, a method for manufacturing the same, and a manufacturing apparatus for the same.
  • SiC (silicon carbide) semiconductor devices have higher breakdown voltage, higher efficiency, and higher temperature operation than Si (silicon) and GaAs (gallium arsenide) semiconductor devices, they are being developed for industrialization.
  • a step-terrace structure is formed on the surface of a SiC substrate that is slightly inclined from (0001) used for device manufacturing.
  • a SiC substrate that is slightly inclined from (0001) used for device manufacturing.
  • steps are bundled (bunching) during a device manufacturing process to form step bunching.
  • step bunching is known to adversely affect the characteristics of SiC semiconductor devices. Specifically, (1) when epitaxial growth is performed on the surface on which step bunching is formed, defects due to step bunching may occur on the surface of the epitaxial growth layer (hereinafter referred to as an epi layer), and (2) epi It is known that, in a SiC semiconductor device such as a MOSFET manufactured by forming an oxide film on the layer surface, the presence of step bunching may have a fatal influence on operation performance and reliability.
  • Patent Document 1 in a chemical vapor deposition (CVD) method, "it is necessary for epitaxial growth of SiC on a surface after gas etching of a SiC single crystal substrate having a" lattice disorder layer "of 3 nm or less. "Providing a step bunching-free SiC epitaxial wafer by simultaneously supplying a specified amount of SiH 4 gas and C 3 H 8 gas at a concentration ratio C / Si of 0.7 to 1.2". ing.
  • CVD chemical vapor deposition
  • step height formed on the surface of the SiC substrate it is desirable to control the step height formed on the surface of the SiC substrate to provide a preferable surface for device manufacturing. That is, if the step height is controlled, it is possible to contribute to the problems caused by the step-terrace structure in epitaxial growth and oxide film formation, and as a result, the operating performance and reliability of the device can be improved.
  • Patent Document 1 can suppress the occurrence of step bunching, it is not a growth method capable of controlling the step height of the SiC substrate surface.
  • An object of the present invention is to provide a SiC semiconductor substrate having a growth layer with a controlled step height, a method for manufacturing the same, and a manufacturing apparatus for the same.
  • a method for manufacturing a SiC semiconductor substrate according to one aspect of the present invention includes a growth step of growing the SiC substrate under a SiC-Si equilibrium vapor pressure environment.
  • the SiC substrate in the growing step, is arranged and grown in a raw material supply space exhausted through the Si vapor pressure space.
  • the raw material supply space is evacuated (evacuated) through the Si vapor pressure space, so that the SiC-Si equilibrium vapor pressure environment in the raw material supply space can be maintained for a long time.
  • the Si atom supply source and the C atom supply source are arranged and grown so that the atomic number ratio Si / C in the raw material supply space exceeds 1.
  • the Si atom supply source and the C atom supply source are arranged and grown so that the atomic number ratio Si / C in the raw material supply space exceeds 1.
  • the growing step is performed at a temperature of 1600 ° C. or higher. By growing in such a temperature range, the SiC substrate can be grown at high speed.
  • the invention also relates to a SiC semiconductor substrate. That is, the SiC semiconductor substrate of one aspect of the present invention includes a growth layer in which steps each having a unit cell height are arranged. In this way, by arranging the steps of 1 unit cell height, it contributes to the solution of problems such as defects caused by step bunching during epitaxial growth, problems caused by the step-terrace structure in MOSFET, etc., As a result, operating performance and reliability can be improved.
  • the growth layer is 4H—SiC.
  • an apparatus for manufacturing a SiC semiconductor substrate according to one aspect of the present invention includes a raw material supply space for supplying and growing Si atoms and C atoms to a SiC substrate, a Si vapor pressure space in which a Si vapor pressure environment is formed, and And a high temperature vacuum furnace capable of heating the raw material supply space, and the raw material supply space is exhausted through the Si vapor pressure space.
  • the material supply space is evacuated (evacuated) through the Si vapor pressure space, so that the atomic ratio Si / C, which is preferable for growth, can be maintained in the material supply space for a long time.
  • the raw material supply space has a Si atom supply source and a C atom supply source, and the Si atom supply source and the C atom supply source have an atomic ratio Si / C in the raw material supply space. It is arranged so that C exceeds 1. With such a structure, a SiC-Si equilibrium vapor pressure environment can be formed in the raw material supply space.
  • a temperature gradient is provided in the raw material supply space such that the temperature decreases toward the SiC substrate.
  • a raw material container having the raw material supply space and a carburizing container having the Si vapor pressure space are provided.
  • the high-temperature vacuum furnace has a main heating chamber capable of heating the raw material supply space, a preheating chamber connected to the main heating chamber, and a moving means for moving the raw material supply space,
  • the moving means is configured to be movable between the main heating chamber and the preheating chamber. In this way, by making the raw material supply space movable from the main heating chamber to the preheating chamber, it is possible to rapidly raise and lower the temperature of the SiC substrate.
  • the present invention also relates to a method for reducing basal plane dislocations in a SiC semiconductor substrate. That is, a method for reducing basal plane dislocations of a SiC semiconductor substrate according to one embodiment of the present invention is a method for manufacturing a SiC semiconductor substrate including a growth step of growing the SiC substrate, wherein the SiC substrate is under a SiC-Si equilibrium vapor pressure environment. It is a method of arranging steps of 1 unit cell height on the surface of a SiC semiconductor substrate, including a growing step of growing.
  • the Si atom supply source and the C atom supply source are arranged and grown so that the atomic ratio Si / C in the raw material supply space exceeds 1.
  • an SiC semiconductor substrate having a growth layer in which the step height is controlled it is possible to provide an SiC semiconductor substrate having a growth layer in which the step height is controlled, a manufacturing method thereof, and a manufacturing apparatus thereof.
  • FIG. 3 is a schematic diagram of a high temperature vacuum furnace used in the method for manufacturing the SiC semiconductor substrate of the embodiment. 3 is an SEM image of the surface of a SiC substrate observed in Example 1 of the method for manufacturing a SiC semiconductor substrate of one embodiment. 5 is an SEM image of the surface of a SiC substrate observed in Comparative Example 1 of the method for manufacturing a SiC semiconductor substrate of one embodiment. 6 is a graph illustrating growth conditions in a growth step of the method for manufacturing the SiC semiconductor substrate according to the embodiment.
  • FIGS. 1 to 7 a preferred embodiment shown in the drawings.
  • the technical scope of the present invention is not limited to the embodiments shown in the accompanying drawings, and can be appropriately modified within the scope described in the claims.
  • the method for manufacturing a SiC semiconductor substrate according to the present invention includes a growth step of growing the SiC substrate 10 under a SiC-Si equilibrium vapor pressure environment. As described above, by growing the SiC substrate 10 under the SiC-Si equilibrium vapor pressure environment, the SiC semiconductor substrate having the growth layer 11 in which the height of the step 12 is controlled can be manufactured.
  • SiC substrate 10 Any poly type may be used as the SiC substrate 10.
  • a SiC substrate 10 processed from a bulk crystal produced by a sublimation method or the like is used as a substrate of a SiC semiconductor device.
  • the surface of the SiC substrate 10 on which the semiconductor element is formed (specifically, the surface on which the growth layer 11 is deposited) is called the main surface, and the surface opposite to this main surface is called the back surface.
  • the main surface and the back surface are collectively referred to as the front surface.
  • ⁇ means the bar immediately following the index
  • a step-terrace structure is confirmed on the surface of the SiC substrate 10 that has been planarized at the atomic level.
  • the step-terrace structure has a step structure in which step 12 which is a stepped portion of one or more molecular layers and terrace 13 which is a flat portion where the ⁇ 0001 ⁇ plane is exposed are alternately arranged.
  • step 12 one molecular layer (0.25 nm) has the minimum height (minimum unit), and various ones of the one molecular layer overlap to form various step heights.
  • steps 12 are bundled (bunched) and become huge, and those having a height exceeding 1 unit cell of each polytype are called macro step bunching (MSB: Macro Step Bunching).
  • the MSB is the step 12 in which 4H-SiC is bunched over 4 molecular layers (5 molecular layers or more), and 6B-SiC is over 6 molecular layers (7 molecular layers or more). ) Step 12 where bunching is performed.
  • the MSB is not formed on the surface of the SiC substrate 10, because defects due to the MSB occur on the surface of the epi layer and one of the factors that hinders the reliability of the oxide film of the MOSFET.
  • the growth layer 11 on which the MSB is not formed can be grown on the SiC substrate 10 on which the MSB is formed by growing in the SiC-Si equilibrium vapor pressure environment. (See Figure 1).
  • Sublimation method can be used in this growth process.
  • the sublimation method is a method in which the raw material and the SiC substrate 10 are placed in the raw material supply space S1 (growth space) and heated to transport the raw material gas sublimated from the raw material onto the SiC substrate 10 for recrystallization / growth. Is.
  • a Si atom supply source and a C atom supply source that are raw materials are arranged, and by heating these, the SiC substrate 10 in the raw material supply space S1.
  • the Si atoms and C atoms, which are the raw materials of, are supplied.
  • the growth layer 11 is formed by transporting these Si atoms and C atoms to the surface of the SiC substrate 10 and recrystallizing them.
  • the SiC substrate 10 is arranged in the raw material supply space S1 that is evacuated (evacuated) through the Si vapor pressure space S2. That is, as shown in FIG. 2A, the raw material container 20 having the raw material supply space S1 is arranged in the carburizing container 30 having the Si vapor pressure space S2, and the SiC substrate 10 is further arranged in the raw material container 20. It is desirable to be done.
  • the raw material container 20 includes an upper container 21 and a lower container 22 that can be fitted into the upper container 21, and has a raw material supply space S1 in which the SiC substrate 10 is grown. At this time, a minute gap 23 is formed in the fitting portion of the upper container 21 and the lower container 22, and the inside of the raw material container 20 is evacuated (evacuated) from this gap 23.
  • Examples of the Si atom supply source and the C atom supply source include a material capable of supplying Si atoms such as a Si substrate, a material capable of supplying C atoms such as graphite, and a material capable of supplying Si atoms and C atoms such as a SiC substrate. Can be adopted. Further, by forming at least a part of the raw material container 20 from polycrystalline SiC (Poly-SiC), the raw material container 20 itself can be used as a Si atom supply source and a C atom supply source.
  • Poly-SiC polycrystalline SiC
  • FIG. 2A shows a form in which a raw material container 20 made of polycrystalline SiC is adopted and a Si substrate 24 is arranged in the raw material supply space S1.
  • the raw material container 20 and the Si substrate 24 supply Si atoms into the raw material supply space S1, and the raw material container 20 supplies C atoms.
  • the arrangement of the Si atom supply source and the C atom supply source is not limited to this form, and may be any form capable of supplying Si atom and C atom into the raw material supply space S1.
  • the raw material container 20 may be made of a material other than polycrystalline SiC, or may be a form in which the Si material, the C material, and the SiC material are arranged in the raw material supply space S1.
  • the vapor pressure difference (chemical potential difference) between the polycrystalline SiC (raw material) and the single crystal SiC (SiC substrate 10) can be used as the growth driving force.
  • a temperature gradient is provided in the raw material supply space S1 so that the temperature decreases toward the SiC substrate 10. Since the Si atoms and C atoms are transported to the SiC substrate 10 using this temperature gradient as a growth driving force, the growth rate of the growth layer 11 increases.
  • the Si atom supply source and the C atom supply source may be close to the SiC substrate 10.
  • the distance L between the main surface of the SiC substrate 10 and the top surface of the upper container 21 is preferably set in the range of 0.5 to 20 mm, more preferably 0.7 to 10 mm.
  • this distance L is 0.5 mm or more, the temperature difference between the main surface of SiC substrate 10 and the top surface of upper container 21 becomes large. As a result, the growth driving force increases and the growth rate increases.
  • the distance L is 20 mm or less, the distance between the raw material and the substrate becomes short, the raw material gas is efficiently transported, and the growth rate increases.
  • the raw material container 20 is arranged in the Si vapor pressure space S2 in which the Si vapor pressure environment is formed.
  • the raw material supply space S1 is arranged in the Si vapor pressure space S2, and the inside of the raw material container 20 is evacuated (evacuated) through the space of the Si vapor pressure environment.
  • the number of atoms can be suppressed from decreasing.
  • the atomic ratio Si / C which is preferable for growth, can be maintained in the raw material supply space S1 for a long time.
  • the Si vapor pressure space S2 only needs to have a Si vapor pressure environment formed during heating, and for example, the Si vapor pressure environment can be formed using the carburizing container 30.
  • the carburizing container 30 only needs to have a form capable of containing the raw material container 20 in the Si vapor pressure space S2, and includes, for example, an upper container 31 and a lower container 32 that can be fitted into the upper container 31. There is. Similar to the raw material container 20, this carburizing container 30 has a minute gap 33 formed at the fitting portion between the upper container 31 and the lower container 32, and the space 33 is evacuated (vacuumed).
  • the inner wall surface of the carburizing container 30 is composed of a plurality of layers.
  • a tantalum silicide layer (TaSi 2 or Ta 5 Si 3 or the like) and a tantalum carbide layer are arranged in this order from the inner side to the outer side of the Si vapor pressure space S2. (TaC or Ta 2 C) and a tantalum layer (Ta).
  • the C atoms existing in the Si vapor pressure space S2 can be taken into (carburized) the carburizing container 30 itself. Further, the tantalum silicide layer supplies Si atoms to the Si vapor pressure space S2 of the carburizing container 30 by heating. As a result, the inside of the Si vapor pressure space S2 can be made into a high purity Si vapor pressure environment (Si atmosphere) at the time of heating. In addition, if it is possible to take in C atoms and form a Si vapor pressure environment in the Si vapor pressure space S2, it can be adopted as the carburizing container 30.
  • the raw material container 20 and the carburizing container 30 are preferably formed to have a diameter capable of accommodating a 6-inch wafer or an 8-inch wafer.
  • FIG. 2B is an explanatory diagram showing an outline of the growth mechanism. It is considered that by heating the raw material supply space S1 in which the SiC substrate 10 is arranged in a temperature range of 1400 ° C. or higher and 2300 ° C. or lower, the following reactions 1) to 5) are continuously performed, and as a result, growth proceeds. ..
  • the growth environment in the growth process according to the embodiment of the present invention is characterized by being a SiC-Si equilibrium vapor pressure environment.
  • SiC-Si equilibrium vapor pressure environment and the SiC-C equilibrium vapor pressure environment will be described in detail.
  • the SiC-Si equilibrium vapor pressure environment and the SiC-C equilibrium vapor pressure environment in this specification include a near-heat equilibrium vapor pressure environment that satisfies the relationship between the growth rate and the growth temperature derived from the theoretical heat equilibrium environment.
  • the SiC-Si equilibrium vapor pressure environment refers to an environment of vapor pressure when three phases of SiC (solid phase), Si (liquid phase) and gas phase are in equilibrium.
  • the “SiC—Si vapor pressure environment” in this specification refers to an environment of vapor pressure when SiC (solid) and Si (liquid phase) are in a phase equilibrium state via a gas phase. ..
  • the SiC-Si equilibrium vapor pressure environment is formed, for example, by heat-treating a quasi-closed space having an atomic ratio Si / C of more than 1.
  • the SiC substrate 10 satisfying the stoichiometric ratio of 1: 1 and the Si vapor supply source (Si substrate, Si pellets, etc.) are provided.
  • the atomic ratio Si / C in the raw material container 20 exceeds 1.
  • the "quasi-closed space" in the present specification refers to a space in which at least a part of the vapor generated in the container can be confined, although the inside of the container can be evacuated. This semi-closed space can be formed in the raw material container 20 or the carburizing container 30.
  • the SiC-C equilibrium vapor pressure environment refers to an environment of vapor pressure when three phases of SiC (solid phase), C (solid phase), and gas phase are in equilibrium.
  • the "SiC-C equilibrium vapor pressure environment" in this specification means an environment of vapor pressure when SiC (solid phase) and C (solid phase) are in a phase equilibrium state via a gas phase.
  • the SiC-C equilibrium vapor pressure environment is formed, for example, by heat-treating a quasi-closed space having an atomic ratio Si / C of 1 or less.
  • the SiC substrate 10 satisfying the stoichiometric ratio 1: 1 is arranged in the SiC raw material container 20 satisfying the stoichiometric ratio 1: 1, the atomic number ratio in the raw material container 20 is set. Si / C becomes 1. Further, a C vapor supply source (C pellet or the like) may be arranged so that the atomic ratio Si / C is 1 or less.
  • the atomic ratio Si / C in the vapor phase of the SiC-Si equilibrium vapor pressure environment is larger than the atomic ratio Si / C in the vapor phase of the SiC-C equilibrium vapor pressure environment.
  • the vapor pressure difference between the polycrystalline SiC (SiC raw material) and the single crystal SiC (SiC substrate 10) (chemical The SiC substrate 10 is grown using the potential difference) and the temperature gradient as the growth driving force.
  • the growth rate of SiC can be calculated by the following mathematical formula 1.
  • T is the temperature of the SiC raw material side
  • k is Boltzmann's constant.
  • the P source material i 1 -P substrate i is a growth amount in which the source material gas is in a supersaturated state and is deposited as SiC, and the source material gas is assumed to be SiC, Si 2 C, or SiC 2 .
  • This SiC-Si equilibrium vapor pressure environment can be formed by arranging and heating the Si atom supply source and the C atom supply source so that the atomic number ratio Si / C in the raw material supply space S1 exceeds 1. ..
  • the arrangement of the raw material supply space S1 forming the SiC-Si equilibrium vapor pressure environment will be described in detail.
  • the SiC-Si equilibrium vapor pressure environment can be formed by arranging the Si atom supply source and the C atom supply source so that the atomic ratio Si / C in the raw material supply space S1 exceeds 1. it can.
  • the SiC-C equilibrium vapor pressure environment is formed by arranging so that the atomic ratio Si / C in the raw material supply space S1 is 1 or less.
  • SiC-Si equilibrium vapor pressure environment can be formed in the raw material supply space S1.
  • the Si substrate 24 is shown as the Si atom supply source, any material that supplies Si atoms to increase the atomic number ratio Si / C in the raw material supply space S1 can be naturally adopted.
  • the SiC-C equilibrium vapor pressure environment is formed by arranging and heating the Si atom supply source and the C atom supply source so that the atomic number ratio Si / C in the raw material supply space S1 is 1 or less. be able to.
  • FIG. 3A shows a mode in which only the SiC substrate 10 is arranged in the raw material container 20 made of SiC.
  • the heating temperature in this method is preferably set in the range of 1400 to 2200 ° C, more preferably 1600 to 2000 ° C. 2 and 3, equilibrium vapor pressures of Si atoms and C atoms depending on the heating temperature are generated from the Si atom supply source and the C atom supply source, and fill the raw material supply space S1.
  • the growth rate in this method can be controlled by the above temperature range, and can be selected in the range of 0.001 to 1 ⁇ m / min.
  • the growth amount in this method is preferably 5 to 15 ⁇ m, more preferably 8 to 10 ⁇ m.
  • the growth time in this method can be set to an arbitrary time so as to obtain a desired growth amount. For example, when the growth rate is 10 nm / min and the growth amount is desired to be 10 ⁇ m, the growth time may be 100 minutes.
  • the degree of vacuum (main heating chamber 41) in this method is 10 ⁇ 5 to 10 Pa, and more preferably 10 ⁇ 3 to 1 Pa. In this method, it is also possible to introduce an inert gas during the growth. Argon or the like can be selected as the inert gas, and the degree of vacuum of the high temperature vacuum furnace 40 (main heating chamber 41) can be adjusted by introducing the inert gas in the range of 10 ⁇ 5 to 10000 Pa. You can
  • the step of growing the SiC substrate 10 under the SiC-Si equilibrium vapor pressure environment is included.
  • the growth layer 11 in which the steps 12 having the height of one unit cell are arranged can be grown.
  • the SiC substrate 10 is arranged and grown in the raw material supply space S1 that is evacuated (evacuated) through the Si vapor pressure space S2.
  • the raw material supply space S1 is exhausted through the Si vapor pressure space S2, so that the SiC-Si equilibrium vapor pressure environment in the raw material supply space S1 can be maintained for a long time.
  • FIG. 1 shows an example in which the growth step according to the present invention is performed on the SiC substrate 10 that does not have the epi layer that is the breakdown layer
  • the SiC substrate 10 that has the epi layer that is the breakdown layer is shown.
  • the present invention is a method for manufacturing a SiC semiconductor substrate including a growth step of growing a SiC substrate, in which the SiC substrate is grown under a SiC-Si equilibrium vapor pressure environment, so that a unit cell height is increased on the surface of the SiC semiconductor substrate. This is a method of arranging the steps.
  • the SiC-Si equilibrium vapor pressure environment is formed, for example, by arranging and growing the Si atom supply source and the C atom supply source so that the atomic number ratio Si / C in the raw material supply space exceeds 1. ..
  • the SiC semiconductor substrate of one embodiment of the present invention is characterized by including a growth layer 11 in which steps 12 having a unit cell height are arranged. As shown in FIG. 5, the surface of the growth layer 11 grown on the 4H—SiC (0001) plane side has no MSB formed in the range of 100 ⁇ m or more along the ⁇ 11-20> direction and has a thickness of 1 nm. (1 unit cell) height steps 12 are arranged with a terrace 13 width of 14 nm. The step height and the terrace width can be confirmed by an atomic force microscope (AFM) or a scanning electron microscope (SEM) image contrast evaluation method described in JP-A-2005-179082.
  • AFM atomic force microscope
  • SEM scanning electron microscope
  • the growth layer 11 in which the height of the step 12 is controlled is formed to be one unit cell, when an epi layer that is a breakdown voltage layer is formed on the growth layer 11, defects due to step bunching are formed on the epi layer surface. Can be suppressed. Further, when the growth layer 11 is used as the breakdown voltage layer, the problem due to the step-terrace structure does not occur in the MOSFET, and as a result, the operating performance and reliability can be improved. That is, it can contribute to preferable formation of the oxide insulating film.
  • the manufacturing apparatus includes a carburizing container 30 having a Si vapor pressure space S2, a raw material container 20 having a raw material supply space S1, and a high temperature vacuum furnace 40 capable of heating the raw material supply space S1.
  • a carburizing container 30 having a Si vapor pressure space S2
  • a raw material container 20 having a raw material supply space S1
  • a high temperature vacuum furnace 40 capable of heating the raw material supply space S1.
  • the same reference numerals are given to the same constituent elements as those of the above-described SiC semiconductor substrate and the manufacturing method thereof, and the description thereof will be simplified.
  • FIG. 4 is an example of a high temperature vacuum furnace 40 (SiC semiconductor substrate manufacturing apparatus) used in the growth step of the method for manufacturing a SiC semiconductor substrate according to the present invention.
  • the high temperature vacuum furnace 40 includes a main heating chamber 41, a preheating chamber 42, and a moving unit 43 (moving table) that can move the carburizing container 30 from the preheating chamber 42 to the main heating chamber 41.
  • Main heating chamber 41 can heat SiC substrate 10 to a temperature of 1000 ° C. or higher and 2300 ° C. or lower.
  • Preheating chamber 42 is a space for performing preheating before heating SiC substrate 10 in main heating chamber 41.
  • a vacuum forming valve 44, an inert gas injection valve 45, and a vacuum gauge 46 are connected to the main heating chamber 41.
  • the vacuum forming valve 44 is connected to a vacuum pump that evacuates and evacuates the main heating chamber 41, and can adjust the degree of vacuum in the main heating chamber 41.
  • the inert gas injection valve 45 can introduce an inert gas (for example, Ar) into the main heating chamber 41 to adjust the pressure.
  • the vacuum gauge 46 can measure the degree of vacuum in the main heating chamber 41.
  • a heater 47 is provided inside the main heating chamber 41. Further, a heat-reflecting metal plate is fixed to the side wall and the ceiling of the main heating chamber 41 (not shown). The heat-reflecting metal plate directs the heat of the heater 47 toward the substantially central portion of the main heating chamber 41. It is configured to reflect. Thereby, SiC substrate 10 can be heated to a temperature of 1000 ° C. or higher and 2300 ° C. or lower.
  • the heater 47 for example, a resistance heating type heater or a high frequency induction heating type heater can be used.
  • the preheating chamber 42 is connected to the main heating chamber 41, and the carburizing container 30 can be moved by the moving means 43. As a result, the raw material supply space S1 is transported from the main heating chamber 41 to the preheating chamber 42 or from the preheating chamber 42 to the main heating chamber 41.
  • the preheating chamber 42 is not provided with a heater 47 like the main heating chamber 41, and is heated by the residual heat of the main heating chamber 41. For example, when the main heating chamber 41 is 2000 ° C., the preheating chamber 42 is heated to about 1000 ° C., and the decarburizing treatment of the carburizing container 30 and the like can be performed.
  • the transfer between the main heating chamber 41 and the preheating chamber 42 is completed by the moving means 43 in a minimum of about 1 minute, it is possible to realize the temperature rise / fall at 1 to 1000 ° C./min. Since rapid temperature increase and temperature decrease can be performed in this manner, it is possible to observe a surface shape having no low temperature growth history during temperature increase and temperature decrease, which was difficult with the conventional apparatus.
  • the preheating chamber 42 is arranged below the main heating chamber 41, but the present invention is not limited to this, and the preheating chamber 42 can be installed in any direction.
  • the moving means 43 is a table on which the carburizing container 30 is arranged, and releases a minute amount of heat from the contact portion with the carburizing container 30.
  • a temperature gradient is generated in the carburizing container 30 or the raw material supply space S1 and serves as a growth driving force for the SiC substrate 10.
  • a temperature gradient is provided so that the temperature decreases toward the bottom surface of the carburizing container 30 (from top to bottom).
  • this temperature gradient can be provided in any direction by changing the design of the moving means 43. For example, when a hanging type is adopted for the moving means 43, heat escapes upward.
  • a slight temperature gradient is provided so that the temperature decreases in the top surface direction of the carburizing container 30 (from bottom to top).
  • the raw material supply space S1 for growing the SiC substrate 10 is evacuated (evacuated) through the Si vapor pressure space S2 to suppress the exhaustion of Si atoms in the raw material supply space S1.
  • the atomic ratio Si / C in the raw material supply space S1 can be maintained at a ratio suitable for growth.
  • the SiC semiconductor substrates of Example 1 and Comparative Example 1 were manufactured by the following method.
  • ⁇ Example 1> (Placement process)
  • the SiC substrate 10 was arranged in the raw material supply space S1 and the Si vapor pressure space S2 under the following conditions (see FIG. 2A).
  • [SiC substrate 10] Polymorphism: 4H-SiC Off direction and off angle: ⁇ 11-20> direction 4 ° off Growth surface: (0001) surface
  • Substrate size width 10 mm x height 10 mm x thickness 0.3 mm
  • Lattice disorder layer 5 ⁇ m
  • the depth of the disordered layer was confirmed by SEM-EBSD. It may be confirmed by TEM and ⁇ XRD.
  • Raw material container 20 material Polycrystalline SiC
  • Si substrate 24 width 10 mm x height 10 mm x thickness 0.2 mm
  • Tantalum silicide layer of carburizing container 30 TaSi 2 or Ta 5 Si 3 Tantalum carbide layer of carburizing container 30: TaC or Ta 2 C Tantalum layer of carburizing container 30: Ta Carburizing container 30 size: 160 mm diameter x 60 mm height
  • FIG. 5 is an SEM image of the surface of the SiC substrate 10 of Example 1 grown under the above conditions.
  • 5A is an SEM image observed at a magnification of 1000
  • FIG. 5B is an SEM image observed at a magnification of 100,000.
  • No MSB is formed on the surface of the SiC substrate 10 of this Example 1, and the steps 12 of 1.0 nm (full unit cell) are regularly arranged with the terrace 13 width of 14 nm.
  • the height of step 12 was measured by AFM. Further, it is known that the growth environment in which the height of the step 12 can be suppressed as in Example 1 is the SiC-Si equilibrium vapor pressure environment from the relationship between the heating temperature and the growth rate (see FIG. 7).
  • FIG. 6 is an SEM image of the surface of the SiC substrate 10 of Comparative Example 1 grown under the above conditions.
  • FIG. 6A is an SEM image observed at a magnification of 1000
  • FIG. 6B is an SEM image observed at a magnification of 100,000.
  • MSBs having zigzag step ends are formed on the surface of the SiC substrate 10 of Comparative Example 1, and the steps 12 having a height of 3 nm are arranged with a terrace 13 width of 42 nm on average. The height of step 12 was measured by AFM.
  • the growth environment in which MSBs are formed as in Comparative Example 1 is a SiC-C equilibrium vapor pressure environment from the relationship between the heating temperature and the growth rate (see FIG. 7).
  • FIG. 7 is a graph showing the relationship between the heating temperature and the growth rate grown by the method for manufacturing a SiC semiconductor substrate according to the present invention.
  • the horizontal axis of this graph is the reciprocal of temperature, and the vertical axis of this graph represents the growth rate logarithmically.
  • the result of growth with the atomic ratio Si / C in the raw material supply space S1 set to exceed 1 is indicated by a circle, and the atomic ratio Si / C in the raw material supply space S1 is represented by The result of growing with C set to be 1 or less than 1 (see FIG. 3A) is shown by a cross mark. No MSB was formed on the surface of the SiC substrate 10 marked with a circle, and step 12 had a height of 1 unit cell. On the other hand, MSBs were formed on all the surfaces of the SiC substrate 10 at the X mark.
  • the broken line indicates heat generated when single crystal SiC is grown from polycrystalline SiC in a vapor pressure environment in which three phases of SiC (solid phase), Si (liquid phase) and gas phase are in equilibrium.
  • thermodynamic calculation was performed under the following conditions (i) to (iv).
  • (ii) Growth driving force is a temperature gradient in the raw material supply space S1, and a vapor pressure difference (chemical potential difference) between polycrystalline SiC and single crystal SiC.
  • the raw material gas is SiC, Si 2 C, or SiC 2
  • the adsorption coefficient at which the raw material is adsorbed in step 12 is 0.001.
  • thermodynamic calculation was performed under the following conditions (i) to (iv).
  • (ii) Growth driving force is the temperature gradient in the raw material supply space S1
  • the vapor pressure difference chemical potential difference between polycrystalline SiC and single crystal SiC.
  • the raw material gas is SiC, Si 2 C, or SiC 2
  • the adsorption coefficient at which the raw material is adsorbed in step 12 is 0.001.
  • the growth layer 11 in which the steps 12 having a unit cell height are arranged is included by including the growth step of growing the SiC substrate 10 under the SiC-Si equilibrium vapor pressure environment. Can grow.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

ステップ高さが制御された成長層を有するＳｉＣ半導体基板及びその製造方法及びその製造装置を提供することを課題とする。　ＳｉＣ基板１０をＳｉＣ-Ｓｉ平衡蒸気圧環境下で成長させる成長工程を含むことを特徴とする。このようにＳｉＣ基板１０をＳｉＣ-Ｓｉ平衡蒸気圧環境下で成長させることにより、成長層のステップ高さが制御されたＳｉＣ半導体基板を提供することができる。

Description

ＳｉＣ半導体基板及びその製造方法及びその製造装置
　本発明は、ステップ高さが制御された成長層を有するＳｉＣ半導体基板及びその製造方法及びその製造装置に関するものである。
　ＳｉＣ（炭化珪素）半導体デバイスは、Ｓｉ（シリコン）やＧａＡｓ（ガリウムヒ素）半導体デバイスに比べて高耐圧及び高効率、高温動作が可能であるため、産業化に向けて開発が進められている。
　通常、デバイス製造に用いられる（０００１）から僅かな傾斜を設けたＳｉＣ基板の表面には、ステップ－テラス構造が形成されている。従来、ＳｉＣ基板の表面制御においては、デバイス製造プロセス中にステップが束化（バンチング）して、ステップバンチングが形成されてしまうことが問題視されてきた。
　このステップバンチングは、ＳｉＣ半導体デバイスの特性に悪影響を与えることが知られている。具体的には、（１）ステップバンチングが形成された表面にエピタキシャル成長を行うと、エピタキシャル成長層（以下、エピ層という）の表面にステップバンチング起因の欠陥が発生する場合があること、（２）エピ層表面に酸化膜を形成して製造されるＭＯＳＦＥＴ等のＳｉＣ半導体デバイスにおいて、ステップバンチングの存在は動作性能および信頼性に致命的な影響を与える場合があること、がそれぞれ知られている。
　このような問題に対し、ステップバンチングの発生を抑制する技術が種々提案されている。例えば、特許文献１には、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法において「『格子乱れ層』を３ｎｍ以下にしたＳｉＣ単結晶基板のガスエッチング後の表面に、ＳｉＣのエピタキシャル成長に必要とされる量のＳｉＨ４ガスとＣ３Ｈ８ガスとを濃度比Ｃ／Ｓｉが０．７～１．２で同時に供給することによって、ステップバンチングフリーのＳｉＣエピタキシャルウェハを提供する技術」が記載されている。
特開２０１３－３４００７号公報
　ところで、上述した（１）及び（２）のステップバンチングの問題をさらに先に進めると、ＳｉＣ基板表面に形成されるステップ高さを制御して、デバイス製造に好ましい表面を提供することが望ましい。すなわち、ステップ高さが制御されれば、エピタキシャル成長や酸化膜形成において、ステップ-テラス構造に起因した問題に寄与することができ、結果としてデバイスの動作性能および信頼性を向上させることができる。
　しかしながら、特許文献１に記載の技術は、ステップバンチングの発生は抑制できるとされるものの、ＳｉＣ基板表面のステップ高さを制御可能な成長手法ではなかった。
　本発明は、ステップ高さが制御された成長層を有するＳｉＣ半導体基板及びその製造方法及びその製造装置を提供することを課題とする。
　上記課題を解決するため、本発明の一態様のＳｉＣ半導体基板の製造方法は、ＳｉＣ基板をＳｉＣ-Ｓｉ平衡蒸気圧環境下で成長させる成長工程を含む。
　このように、ＳｉＣ-Ｓｉ平衡蒸気圧環境下でＳｉＣ基板を成長させることにより、成長層のステップ高さが制御されたＳｉＣ半導体基板を提供することができる。
　この態様において、前記成長工程は、Ｓｉ蒸気圧空間を介して排気される原料供給空間に前記ＳｉＣ基板を配置して成長させる。
　このように、原料供給空間は、Ｓｉ蒸気圧空間を介して排気（真空引き）されることにより、原料供給空間内のＳｉＣ-Ｓｉ平衡蒸気圧環境を長時間維持することができる。
　前記配置工程は、前記原料供給空間内の原子数比Ｓｉ／Ｃが１を超えるよう、Ｓｉ原子供給源及びＣ原子供給源を配置して成長させる。
　このような原子数比Ｓｉ／Ｃで、Ｓｉ原子供給源及びＣ原子供給源を配置することにより、原料供給空間内に容易にＳｉＣ-Ｓｉ平衡蒸気圧環境を形成することができる。
　この態様において、前記成長工程は、１６００℃以上の温度で行う。
　このような、温度領域で成長させることにより、高速にＳｉＣ基板を成長させることができる。
　また、本発明はＳｉＣ半導体基板にも関する。すなわち、本発明の一態様のＳｉＣ半導体基板は、１ユニットセル高さのステップが配列した成長層を備える。
　このように、１ユニットセル高さのステップが配列していることにより、エピタキシャル成長時にステップバンチング起因の欠陥が発生する問題や、ＭＯＳＦＥＴ等におけるステップ-テラス構造に起因した問題等の解決に寄与し、結果として動作性能および信頼性を向上させることができる。
　この態様において、前記成長層は、４Ｈ－ＳｉＣであることを特徴とする。
　また、本発明は、上述したＳｉＣ半導体基板の製造装置にも関する。すなわち、本発明の一態様のＳｉＣ半導体基板の製造装置は、ＳｉＣ基板にＳｉ原子及びＣ原子を供給して成長させる原料供給空間と、Ｓｉ蒸気圧環境が形成されるＳｉ蒸気圧空間と、前記原料供給空間を加熱可能な高温真空炉と、を備え、前記原料供給空間は、前記Ｓｉ蒸気圧空間を介して排気される。
　このように、原料供給空間はＳｉ蒸気圧空間を介して排気（真空引き）されることにより、原料供給空間内を成長に好ましい原子数比Ｓｉ／Ｃを長時間維持することができる。
　この態様において、前記原料供給空間は、Ｓｉ原子供給源と、Ｃ原子供給源と、を有し、前記Ｓｉ原子供給源及び前記Ｃ原子供給源は、前記原料供給空間内の原子数比Ｓｉ／Ｃが１を超えるよう配置される。
　このような構成とすることにより、原料供給空間内にＳｉＣ-Ｓｉ平衡蒸気圧環境を形成することができる。
　この態様において、前記原料供給空間内には、前記ＳｉＣ基板に向かって温度が下がるような温度勾配が設けられている。
　このような温度勾配が設けられていることにより、ＳｉＣ基板にＳｉ原子とＣ原子を輸送することができ、成長速度を向上させることができる。
　この態様において、前記原料供給空間を有する原料容器と、前記Ｓｉ蒸気圧空間を有する浸炭容器と、を備える。
　この態様において、前記高温真空炉は、前記原料供給空間を加熱可能な本加熱室と、前記本加熱室に接続する予備加熱室と、前記原料供給空間を移動させる移動手段と、を有し、前記移動手段は、前記本加熱室と前記予備加熱室の間を移動可能に構成されている。
　このように、原料供給空間を本加熱室から予備加熱室へ移動可能な構成とすることにより、ＳｉＣ基板を急速に昇温及び降温させることが可能である。
　また、本発明は、ＳｉＣ半導体基板の基底面転位を低減する方法にも関する。すなわち、本発明の一態様のＳｉＣ半導体基板の基底面転位を低減する方法は、ＳｉＣ基板を成長させる成長工程を含むＳｉＣ半導体基板の製造方法において、ＳｉＣ基板をＳｉＣ-Ｓｉ平衡蒸気圧環境下で成長させる成長工程を含む、ＳｉＣ半導体基板の表面に１ユニットセル高さのステップを配列させる方法である。
　この態様において、前記成長工程は、原料供給空間内の原子数比Ｓｉ／Ｃが１を超えるよう、Ｓｉ原子供給源及びＣ原子供給源を配置して成長させる。
　開示した技術によれば、ステップ高さが制御された成長層を有するＳｉＣ半導体基板及びその製造方法及びその製造装置を提供することができる。
　他の課題、特徴及び利点は、図面及び特許請求の範囲とともに取り上げられる際に、以下に記載される発明を実施するための形態を読むことにより明らかになるであろう。
一実施の形態のＳｉＣ半導体基板の製造方法の成長工程の説明図である。 一実施の形態のＳｉＣ半導体基板の製造方法の成長工程の説明図である。 一実施の形態のＳｉＣ半導体基板の製造方法の成長工程の説明図である。 一実施の形態のＳｉＣ半導体基板の製造方法で用いる高温真空炉の概略図である。 一実施の形態のＳｉＣ半導体基板の製造方法の実施例１で観察されるＳｉＣ基板表面のＳＥＭ像である。 一実施の形態のＳｉＣ半導体基板の製造方法の比較例１で観察されるＳｉＣ基板表面のＳＥＭ像である。 一実施の形態のＳｉＣ半導体基板の製造方法の成長工程の成長条件を説明するグラフである。
　以下、本発明を、図面に示した好ましい一実施形態について、図１～図７を用いて詳細に説明する。本発明の技術的範囲は、添付図面に示した実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、適宜変更が可能である。
［ＳｉＣ半導体基板の製造方法］
　以下、本発明の一実施形態であるＳｉＣ半導体基板の製造方法について詳細に説明する。
　本発明に係るＳｉＣ半導体基板の製造方法は、ＳｉＣ基板１０をＳｉＣ-Ｓｉ平衡蒸気圧環境下で成長させる成長工程を含む。このように、ＳｉＣ-Ｓｉ平衡蒸気圧環境下でＳｉＣ基板１０を成長させることにより、ステップ１２高さが制御された成長層１１を有するＳｉＣ半導体基板を製造することができる。
＜ＳｉＣ基板＞
　ＳｉＣ基板１０としては、何れのポリタイプのものも用いることができる。ＳｉＣ半導体デバイスの基板としては昇華法等で作製したバルク結晶から加工したＳｉＣ基板１０を用いる。
　本明細書中の説明においては、ＳｉＣ基板１０の半導体素子を作る面（具体的には成長層１１を堆積する面）を主面といい、この主面に相対する面を裏面という。また、主面及び裏面を合わせて表面という。
　なお、主面としては、（０００１）面や（０００－１）面から数度（例えば、０．４～８°）のオフ角を設けた表面を例示することができる。（なお、本明細書では、ミラー指数の表記において、“－”はその直後の指数につくバーを意味する）。
　原子レベルで平坦化されたＳｉＣ基板１０の表面には、ステップ－テラス構造が確認される。このステップ－テラス構造は、１分子層以上の段差部位であるステップ１２と、{０００１}面が露出した平坦部位であるテラス１３と、が交互に並んだ階段構造となっている。
　ステップ１２は、１分子層（０．２５ｎｍ）が最小高さ（最小単位）であり、この１分子層が複数層重なることで、様々なステップ高さを形成している。本明細書中の説明においては、ステップ１２が束化（バンチング）して巨大化し、各ポリタイプの１ユニットセルを超えた高さを有するものをマクロステップバンチング（ＭＳＢ：Ｍａｃｒｏ　Ｓｔｅｐ　Ｂｕｎｃｈｉｎｇ）という。
　すなわち、ＭＳＢとは、４Ｈ-ＳｉＣの場合には４分子層を超えて（５分子層以上）バンチングしたステップ１２であり、６Ｈ-ＳｉＣの場合には６分子層を超えて（７分子層以上）バンチングしたステップ１２である。
　このＭＳＢは、エピ層表面にＭＳＢ起因の欠陥が発生することや、ＭＯＳＦＥＴの酸化膜信頼性の阻害要因の一つであるため、ＳｉＣ基板１０の表面に形成されていないことが望ましい。
＜成長工程＞
　本発明の実施形態に係る成長工程は、ＳｉＣ-Ｓｉ平衡蒸気圧環境下で成長させることにより、ＭＳＢが形成されたＳｉＣ基板１０上にＭＳＢが形成されていない成長層１１を成長させることができる（図１参照）。
　この成長工程では、昇華法を採用することができる。昇華法とは、原料とＳｉＣ基板１０を原料供給空間Ｓ１（成長空間）内に配置し加熱することで、原料から昇華した原料ガスをＳｉＣ基板１０上に輸送して再結晶化・成長させる手法である。
　すなわち、原料供給空間Ｓ１内には、ＳｉＣ基板１０に加えて、原料となるＳｉ原子供給源及びＣ原子供給源が配置されており、これらを加熱することで原料供給空間Ｓ１内にＳｉＣ基板１０の原料となるＳｉ原子及びＣ原子を供給する。このＳｉ原子及びＣ原子がＳｉＣ基板１０表面に輸送され再結晶化することにより、成長層１１が形成される。
　また、本発明の実施形態に係る成長工程では、Ｓｉ蒸気圧空間Ｓ２を介して排気（真空引き）される原料供給空間Ｓ１にＳｉＣ基板１０が配置されることが望ましい。すなわち、図２（ａ）に示すように、Ｓｉ蒸気圧空間Ｓ２を有する浸炭容器３０内に、原料供給空間Ｓ１を有する原料容器２０を配置され、さらにこの原料容器２０内にＳｉＣ基板１０が配置されることが望ましい。
　原料容器２０は、上容器２１と、この上容器２１に嵌合可能な下容器２２と、を備え、この容器内にＳｉＣ基板１０を成長させる原料供給空間Ｓ１を有している。この時、上容器２１と下容器２２の嵌合部には、微小な間隙２３が形成されており、この間隙２３から原料容器２０内が排気（真空引き）される。
　Ｓｉ原子供給源及びＣ原子供給源としては、Ｓｉ基板等のＳｉ原子を供給可能な材料や黒鉛等のＣ原子を供給可能な材料、ＳｉＣ基板等のＳｉ原子及びＣ原子を供給可能な材料を採用することができる。また、原料容器２０の少なくとも一部を多結晶ＳｉＣ（Ｐｏｌｙ-ＳｉＣ）で形成することにより、原料容器２０自体をＳｉ原子供給源及びＣ原子供給源とすることができる。
　図２（ａ）は、多結晶ＳｉＣ製の原料容器２０を採用し、加えて原料供給空間Ｓ１内にＳｉ基板２４を配置した形態を示している。この場合には、原料容器２０及びＳｉ基板２４が原料供給空間Ｓ１内にＳｉ原子を供給し、原料容器２０がＣ原子を供給する形態となっている。
　このＳｉ原子供給源及びＣ原子供給源の配置はこの形態に限られず、原料供給空間Ｓ１内にＳｉ原子及びＣ原子を供給可能な形態であればよい。例えば、原料容器２０は多結晶ＳｉＣ以外の材料を採用しても良いし、原料供給空間Ｓ１内にＳｉ材料，Ｃ材料，ＳｉＣ材料を配置する形態を採用しても良い。
　なお、原料に多結晶ＳｉＣを用いる場合には、多結晶ＳｉＣ(原料)と単結晶ＳｉＣ(ＳｉＣ基板１０)の蒸気圧差(化学ポテンシャル差)を成長駆動力とすることができる。
　また、原料供給空間Ｓ１内には、ＳｉＣ基板１０に向かって温度が下がるような温度勾配が設けられていることが望ましい。この温度勾配を成長駆動力として、ＳｉＣ基板１０へのＳｉ原子及びＣ原子の輸送が起こるため、成長層１１の成長速度が上昇する。
　さらに、ＳｉＣ基板１０に効率よくＳｉ原子とＣ原子を到達させるために、Ｓｉ原子供給源及びＣ原子供給源をＳｉＣ基板１０に近接させても良い。図２（ａ）においては、Ｓｉ原子供給源及びＣ原子供給源となる多結晶ＳｉＣ製の上容器２１をＳｉＣ基板１０と平行に近接配置した形態を示している。
　このＳｉＣ基板１０主面と上容器２１天面との距離Ｌは、好ましくは０．５～２０ｍｍの範囲に、より好ましくは０．７～１０ｍｍの範囲に設定されている。
　この距離Ｌが０．５ｍｍ以上である場合には、ＳｉＣ基板１０主面と上容器２１天面の温度差が大きくなる。その結果成長駆動力が大きくなり成長速度が増大する。
　一方、距離Ｌが２０ｍｍ以下である場合には、原料と基板との距離が近くなり、原料ガスの輸送が効率良く行われ、成長速度が増大する。
　また、図２（ａ）に示すように、原料容器２０はＳｉ蒸気圧環境が形成されるＳｉ蒸気圧空間Ｓ２内に配置されている。このように、Ｓｉ蒸気圧空間Ｓ２内に原料供給空間Ｓ１が配置され、Ｓｉ蒸気圧環境の空間を介して原料容器２０内が排気（真空引き）されることで、原料供給空間Ｓ１内からＳｉ原子が減少することを抑制することができる。これにより、原料供給空間Ｓ１内を成長に好ましい原子数比Ｓｉ／Ｃを長時間維持することができる。
　すなわち、原料供給空間Ｓ１から直接排気する場合には、間隙２３からＳｉ原子が排気されてしまう。この場合には、原料供給空間Ｓ１内の原子数比Ｓｉ／Ｃが著しく減少することにより、成長に適切な環境が維持されない。
　一方、Ｓｉ蒸気圧環境のＳｉ蒸気圧空間Ｓ２を介して原料容器２０内を排気する場合には、原料供給空間Ｓ１からＳｉ原子が排気されることを抑制して、原料供給空間Ｓ１内の原子数比Ｓｉ／Ｃを保つことができる。
　Ｓｉ蒸気圧空間Ｓ２は、加熱時にＳｉ蒸気圧環境が形成されていれば良く、例えば、浸炭容器３０を用いてＳｉ蒸気圧環境を形成することができる。
　この浸炭容器３０は、Ｓｉ蒸気圧空間Ｓ２内に原料容器２０を収容可能な形態であればよく、例えば、上容器３１と、この上容器３１に嵌合可能な下容器３２と、を備えている。この浸炭容器３０は、原料容器２０と同様に、上容器３１と下容器３２の嵌合部には、微小な間隙３３が形成されており、この間隙３３から排気（真空引き）される。
　この浸炭容器３０の内壁面は、複数の層から構成されており、Ｓｉ蒸気圧空間Ｓ２内部側から外部側に向かって順に、タンタルシリサイド層（ＴａＳｉ２又はＴａ５Ｓｉ３等）、タンタルカーバイド層（ＴａＣ又はＴａ２Ｃ）、タンタル層（Ｔａ）を有している。
　このように内側から、タンタルシリサイド層、タンタルカーバイド層、タンタル層が形成されていることにより、Ｓｉ蒸気圧空間Ｓ２内に存在するＣ原子を浸炭容器３０自体に取り込む（浸炭させる）ことができる。また、タンタルシリサイド層は、加熱することで浸炭容器３０のＳｉ蒸気圧空間Ｓ２にＳｉ原子を供給する。その結果、加熱時にＳｉ蒸気圧空間Ｓ２内を高純度のＳｉ蒸気圧環境（Ｓｉ雰囲気）とすることができる。
　なお、Ｃ原子を取り込み、Ｓｉ蒸気圧空間Ｓ２にＳｉ蒸気圧環境を形成可能であれば、浸炭容器３０として採用することができる。
　また、原料容器２０及び浸炭容器３０は、６インチウェハや８インチウェハを収納可能な直径に形成されることが望ましい。
　図２（ｂ）は、成長機構の概要を示す説明図である。ＳｉＣ基板１０を配置した原料供給空間Ｓ１を、１４００℃以上２３００℃以下の温度範囲で加熱することで、以下１）～５）の反応が持続的に行われ、結果として成長が進行すると考えられる。
　１）　Ｐｏｌｙ-ＳｉＣ（ｓ）→Ｓｉ（ｖ）＋Ｃ（s）
　２）　２Ｃ（ｓ）＋Ｓｉ（ｖ）→ＳｉＣ２（ｖ）
　３）　Ｃ（ｓ）＋２Ｓｉ（ｖ）→Ｓｉ２Ｃ（ｖ）
　４）　Ｓｉ（ｖ）＋ＳｉＣ２（ｖ）→２ＳｉＣ（ｓ）
　５）　Ｓｉ２Ｃ（ｖ）→Ｓｉ（ｖ）＋ＳｉＣ（ｓ）
　１）の説明:原料容器２０（Ｐｏｌｙ-ＳｉＣ（ｓ））が加熱されることで、熱分解によってＳｉＣからＳｉ原子（Ｓｉ（ｖ））が脱離する。
　２）及び３）の説明:Ｓｉ原子（Ｓｉ（ｖ））が脱離することで残存したＣ（Ｃ（ｓ））は、原料供給空間Ｓ１内のＳｉ蒸気（Ｓｉ（ｖ））と反応することで、Ｓｉ２Ｃ又はＳｉＣ２等となって原料供給空間Ｓ１内に昇華する。
　４）及び５）の説明:昇華したＳｉ２Ｃ又はＳｉＣ２等が、温度勾配（及び化学ポテンシャル差）によってＳｉＣ基板１０のテラス１３に到達・拡散し、ステップ１２に到達することで下地のＳｉＣ基板１０の多型を引き継いで成長する（ステップフロー成長）。
　本発明の実施形態に係る成長工程における成長環境は、ＳｉＣ－Ｓｉ平衡蒸気圧環境であることを特徴とする。以下、ＳｉＣ-Ｓｉ平衡蒸気圧環境及びＳｉＣ-Ｃ平衡蒸気圧環境について詳細に説明する。なお、本明細書におけるＳｉＣ－Ｓｉ平衡蒸気圧環境及びＳｉＣ-Ｃ平衡蒸気圧環境とは、理論的な熱平衡環境から導かれた成長速度と成長温度の関係を満たす近熱平衡蒸気圧環境を含む。
　ＳｉＣ-Ｓｉ平衡蒸気圧環境とは、ＳｉＣ（固相）とＳｉ（液相）と気相の三相が平衡状態となっているときの蒸気圧の環境のことを言う。
　言い換えれば、本明細書における「ＳｉＣ－Ｓｉ蒸気圧環境」とは、ＳｉＣ（固体）とＳｉ（液相）とが気相を介して相平衡状態となっているときの蒸気圧の環境を指す。
　ＳｉＣ－Ｓｉ平衡蒸気圧環境は、例えば、原子数比Ｓｉ／Ｃが１を超える準閉鎖空間が熱処理されることで形成される。具体的には、化学量論比１：１を満たすＳｉＣ製の原料容器２０内に、化学量論比１：１を満たすＳｉＣ基板１０と、Ｓｉ蒸気供給源（Ｓｉ基板やＳｉペレット等）と、を配置した場合には、原料容器２０内の原子数比Ｓｉ／Ｃは１を超える。
　なお、本明細書における「準閉鎖空間」とは、容器内の真空引きは可能であるが、容器内に発生した蒸気の少なくとも一部を閉じ込め可能な空間のことをいう。この準閉鎖空間は、原料容器２０内や浸炭容器３０内に形成することができる。
　また、ＳｉＣ-Ｃ平衡蒸気圧環境とは、ＳｉＣ（固相）とＣ（固相）と気相の三相が平衡状態となっているときの蒸気圧の環境のことを言う。
　言い換えれば、本明細書における「ＳｉＣ-Ｃ平衡蒸気圧環境」とは、ＳｉＣ（固相）とＣ（固相）とが気相を介して相平衡状態となっているときの蒸気圧の環境を指す。
　ＳｉＣ-Ｃ平衡蒸気圧環境は、例えば、原子数比Ｓｉ／Ｃが１以下である準閉鎖空間が熱処理されることで形成される。具体的には、化学量論比１：１を満たすＳｉＣ製の原料容器２０内に、化学量論比１：１を満たすＳｉＣ基板１０を配置した場合には、原料容器２０内の原子数比Ｓｉ／Ｃは１となる。また、Ｃ蒸気供給源（Ｃペレット等）を配置して原子数比Ｓｉ／Ｃを１以下としても良い。
　ＳｉＣ-Ｓｉ平衡蒸気圧環境の気相中の原子数比Ｓｉ／Ｃは、ＳｉＣ-Ｃ平衡蒸気圧環境の気相中の原子数比Ｓｉ／Ｃよりも大きい。
　本手法においては、ＳｉＣ原料とＳｉＣ基板間の蒸気圧環境がＳｉＣ-Ｓｉ平衡蒸気圧環境となる条件下で、多結晶ＳｉＣ(ＳｉＣ原料)と単結晶ＳｉＣ(ＳｉＣ基板１０)の蒸気圧差（化学ポテンシャル差）や温度勾配を成長駆動力として、ＳｉＣ基板１０を成長させている。
　ここで、ＳｉＣ原料とＳｉＣ基板の蒸気圧差を成長量とした場合、ＳｉＣの成長速度は以下の数１で求められる。
Figure JPOXMLDOC01-appb-M000001
　ここで、ＴはＳｉＣ原料側の温度、ｍｉは気相種（ＳｉｘＣｙ）の１分子の質量、ｋはボルツマン定数である。
　また、Ｐ原料ｉ－Ｐ基板ｉは、原料ガスが過飽和な状態となって、ＳｉＣとして析出した成長量であり、原料ガスとしてはＳｉＣ，Ｓｉ２Ｃ，ＳｉＣ２が想定される。
　このＳｉＣ-Ｓｉ平衡蒸気圧環境は、原料供給空間Ｓ１内の原子数比Ｓｉ／Ｃが１を超えるよう、Ｓｉ原子供給源及びＣ原子供給源を配置して加熱することで形成することができる。
　以下、ＳｉＣ-Ｓｉ平衡蒸気圧環境を形成する原料供給空間Ｓ１の配置について詳細に説明する。
　本手法においては、ＳｉＣ-Ｓｉ平衡蒸気圧環境は、原料供給空間Ｓ１内の原子数比Ｓｉ／Ｃが１を超えるよう、Ｓｉ原子供給源及びＣ原子供給源を配置することで形成することができる。対して、ＳｉＣ-Ｃ平衡蒸気圧環境は、原料供給空間Ｓ１内の原子数比Ｓｉ／Ｃが１以下となるよう配置することで形成される。
　すなわち、加熱前にＳｉ原子供給源をＣ原子供給源より多く原料供給空間Ｓ１内に配置しておくことで、原料供給空間Ｓ１内にＳｉＣ-Ｓｉ平衡蒸気圧環境を形成することができる。
　なお、Ｓｉ原子供給源としてＳｉ基板２４を示したが、Ｓｉ原子を供給して原料供給空間Ｓ１内の原子数比Ｓｉ／Ｃを上昇させる材料であれば当然に採用することができる。
　一方で、ＳｉＣ-Ｃ平衡蒸気圧環境は、原料供給空間Ｓ１内の原子数比Ｓｉ／Ｃが１以下となるよう、Ｓｉ原子供給源及びＣ原子供給源を配置して加熱することで形成することができる。
　図３（ａ）は、ＳｉＣ製の原料容器２０内に、ＳｉＣ基板１０のみを配置した形態を示している。
　本手法における加熱温度は、好ましくは１４００～２２００℃の範囲で設定され、より好ましくは１６００～２０００℃の範囲で設定される。
　図２及び図３の形態においては、Ｓｉ原子供給源及びＣ原子供給源から加熱温度に応じたＳｉ原子とＣ原子の平衡蒸気圧が発生し、原料供給空間Ｓ１内を満たす。
　本手法における成長速度は、上記温度領域によって制御することができ、０．００１～１μｍ／ｍｉｎの範囲で選択することが可能である。
　本手法における成長量は、好ましくは５～１５μｍであり、より好ましくは８～１０μｍである。
　本手法における成長時間は、所望の成長量となるよう任意の時間に設定することができる。例えば、成長速度が１０ｎｍ／ｍｉｎの時に、成長量を１０μｍとしたい場合には、成長時間は１００分間成長させればよい。
　本手法における真空度（本加熱室４１）は、１０－５～１０Ｐａであり、より好ましくは１０－３～１Ｐａである。
　本手法においては、成長中に不活性ガスを導入することも可能である。この不活性ガスは、Ａｒ等を選択することができ、この不活性ガスを１０－５～１００００Ｐａの範囲で導入することによって、高温真空炉４０（本加熱室４１）の真空度を調整することができる。
　本発明のＳｉＣ半導体基板の製造方法によれば、ＳｉＣ基板１０をＳｉＣ-Ｓｉ平衡蒸気圧環境下で成長させる成長工程を含む。このように、ＳｉＣ-Ｓｉ平衡蒸気圧環境下でＳｉＣ基板を成長させることにより、１ユニットセル高さのステップ１２が配列した成長層１１を成長させることができる。
　また、本発明のＳｉＣ半導体基板の製造方法によれば、Ｓｉ蒸気圧空間Ｓ２を介して排気（真空引き）される原料供給空間Ｓ１にＳｉＣ基板１０を配置して成長させる。このように、原料供給空間Ｓ１は、Ｓｉ蒸気圧空間Ｓ２を介して排気されることにより、原料供給空間Ｓ１内のＳｉＣ-Ｓｉ平衡蒸気圧環境を長時間維持することができる。
　なお、図１においては、耐圧層であるエピ層を有さないＳｉＣ基板１０に対して本発明に係る成長工程を施した例を示したが、耐圧層であるエピ層を有したＳｉＣ基板１０に対して本発明に係る成長工程を施すことも当然に可能である。
　また、本発明は、ＳｉＣ基板を成長させる成長工程を含むＳｉＣ半導体基板の製造方法において、ＳｉＣ基板をＳｉＣ-Ｓｉ平衡蒸気圧環境下で成長させることにより、ＳｉＣ半導体基板の表面に１ユニットセル高さのステップを配列させる方法である。
　また、ＳｉＣ-Ｓｉ平衡蒸気圧環境は、例えば、原料供給空間内の原子数比Ｓｉ／Ｃが１を超えるよう、Ｓｉ原子供給源及びＣ原子供給源を配置して成長させることで形成される。
［ＳｉＣ半導体基板］
　本発明の一実施形態のＳｉＣ半導体基板は、１ユニットセル高さのステップ１２が配列した成長層１１を備えることを特徴とする。４Ｈ－ＳｉＣ（０００１）面側に成長させた成長層１１の表面は、図５に示すように、＜１１－２０＞方向に沿って１００μｍ以上の範囲にわたって、ＭＳＢは形成されておらず、１ｎｍ（１ユニットセル）高さのステップ１２が、１４ｎｍのテラス１３幅で配列している。なお、このステップ高さやテラス幅は、原子間力顕微鏡（ＡＦＭ）や特開２０１５－１７９０８２号公報に記載の走査型電子顕微鏡（ＳＥＭ）像コントラストを評価する手法により確認することができる。
　このようにステップ１２高さを１ユニットセルに制御された成長層１１を有することにより、成長層１１上に耐圧層であるエピ層を形成する場合には、エピ層表面にステップバンチング起因の欠陥が発生することを抑制することができる。
　また、成長層１１を耐圧層とする場合には、ＭＯＳＦＥＴにおいてステップ-テラス構造に起因した問題が発生することがなく、結果として動作性能および信頼性を向上させることができる。すなわち、好ましい酸化絶縁膜形成に寄与することができる。
［ＳｉＣ半導体基板の製造装置］
　以下、本発明に係るＳｉＣ半導体基板の製造装置について、図４を参照して詳細に説明する。この実施形態に係る製造装置は、Ｓｉ蒸気圧空間Ｓ２を有する浸炭容器３０と、原料供給空間Ｓ１を有する原料容器２０と、原料供給空間Ｓ１を加熱可能な高温真空炉４０備える。なお、同実施形態において、先のＳｉＣ半導体基板及びその製造方法と基本的に同一の構成要素については、同一の符号を付してその説明を簡略化する。
　図４は、本発明に係るＳｉＣ半導体基板の製造方法の成長工程で用いられる高温真空炉４０（ＳｉＣ半導体基板の製造装置）の一例である。
　この高温真空炉４０は、本加熱室４１と、予備加熱室４２と、浸炭容器３０を予備加熱室４２から本加熱室４１へ移動可能な移動手段４３（移動台）と、を備えている。本加熱室４１は、ＳｉＣ基板１０を１０００℃以上２３００℃以下の温度に加熱することができる。予備加熱室４２は、ＳｉＣ基板１０を本加熱室４１で加熱する前に予備加熱を行うための空間である。
　本加熱室４１には、真空形成用バルブ４４と、不活性ガス注入用バルブ４５と、真空計４６と、が接続されている。真空形成用バルブ４４は、本加熱室４１内を排気して真空引きする真空引ポンプと接続されており、本加熱室４１内の真空度を調整することができる。また、不活性ガス注入用バルブ４５は、本加熱室４１内に不活性ガス（例えば、Ａｒ等）を導入し、この圧力を調整することができる。真空計４６は、本加熱室４１内の真空度を測定することができる。
　また、本加熱室４１の内部には、ヒータ４７が備えられている。さらに、本加熱室４１の側壁及び天井には熱反射金属板が固定されており（図示せず）、この熱反射金属板は、ヒータ４７の熱を本加熱室４１の略中央部に向けて反射させるように構成されている。
　これにより、ＳｉＣ基板１０を加熱し、１０００℃以上２３００℃以下の温度まで昇温させることができる。なお、ヒータ４７としては、例えば、抵抗加熱式のヒータ又は高周波誘導加熱式のヒータを用いることができる。
　予備加熱室４２は、本加熱室４１と接続されており、移動手段４３により浸炭容器３０を移動可能に構成されている。これにより、原料供給空間Ｓ１が、本加熱室４１から予備加熱室４２へ、又は予備加熱室４２から本加熱室４１へ搬送される。
　なお、この予備加熱室４２には、本加熱室４１のようなヒータ４７は設けられておらず、本加熱室４１の余熱により昇温される。例えば、本加熱室４１が２０００℃の場合、予備加熱室４２は１０００℃程度まで昇温し、浸炭容器３０等の脱ガス処理を行えるよう構成されている。
　また、本加熱室４１と予備加熱室４２間の搬送は、移動手段４３により最短１分程で完了するため、１～１０００℃／ｍｉｎでの昇温・降温を実現することができる。このように急速昇温及び急速降温が行えるため、従来の装置では困難であった、昇温中及び降温中の低温成長履歴を持たない表面形状を観察することが可能である。
　また、図５においては、本加熱室４１の下方に予備加熱室４２を配置しているが、これに限られず、任意の方向に設置することができる。
　移動手段４３は、浸炭容器３０を配置する台であり、この浸炭容器３０との接触部より微小な熱を逃がしている。これにより、浸炭容器３０内乃至原料供給空間Ｓ１内に温度勾配が生まれ、ＳｉＣ基板１０の成長駆動力となっている。図５に示したように、下から浸炭容器３０を支持する場合には、浸炭容器３０の底面方向に（上から下に）向かって温度が下がるように温度勾配が設けられる。
　なお、この温度勾配は、移動手段４３の設計を変更することで任意の方向に設けることができ、例えば、移動手段４３に吊り下げ式等を採用した場合には、熱が上方向に逃げるため、温度勾配は、浸炭容器３０の天面方向に（下から上に）向かって温度が下がるように僅かな温度勾配が設けられることとなる。
　本発明によれば、Ｓｉ蒸気圧空間Ｓ２を介して排気（真空引き）される原料供給空間Ｓ１にＳｉＣ基板１０を配置する配置工程と、ＳｉＣ基板１０をＳｉＣ-Ｓｉ平衡蒸気圧環境下で成長させる成長工程と、を含む。
　このように、ＳｉＣ基板１０を成長させる原料供給空間Ｓ１は、Ｓｉ蒸気圧空間Ｓ２を介して排気（真空引き）されることで、原料供給空間Ｓ１内のＳｉ原子が排気されることを抑制して、原料供給空間Ｓ１内の原子数比Ｓｉ／Ｃを成長に適した比率に保つことができる。
　さらに、ＳｉＣ-Ｓｉ平衡蒸気圧環境下でＳｉＣ基板１０を成長させることにより、ＳｉＣ基板１０表面にＭＳＢが形成されることを抑制することができる。この時、ＳｉＣ基板１０に「格子乱れ層」が存在する場合においても、ＭＳＢが形成されることを抑制することができる。
　以下の方法で実施例１、比較例１のＳｉＣ半導体基板を製造した。
＜実施例１＞
　（配置工程）
　以下の条件で、ＳｉＣ基板１０を原料供給空間Ｓ１及びＳｉ蒸気圧空間Ｓ２内に配置した（図２（ａ）参照）。
　［ＳｉＣ基板１０］
　多型:４Ｈ－ＳｉＣ
　オフ方向及びオフ角:＜１１－２０＞方向４°オフ
　成長面:（０００１）面
　基板サイズ:横幅１０ｍｍ×縦幅１０ｍｍ×厚み０．３ｍｍ
　格子乱れ層:５μｍ
　なお、格子乱れ層の深さはＳＥＭ－ＥＢＳＤにて確認した。ＴＥＭ及びμＸＲＤで確認しても良い。
　［原料供給空間Ｓ１］
　原料容器２０材料:多結晶ＳｉＣ
　原料容器２０サイズ:直径６０ｍｍ×高さ４ｍｍ
　Ｓｉ基板２４:横幅１０ｍｍ×縦幅１０ｍｍ×厚み０．２ｍｍ
　このようにＳｉ基板２４を原料容器２０内に配置することにより、原料供給空間Ｓ１内の原子数比Ｓｉ／Ｃが、１を超えるように設定されている（ＳｉＣ－Ｓｉ平衡蒸気圧環境）。
　［Ｓｉ蒸気圧空間Ｓ２］
　浸炭容器３０のタンタルシリサイド層:ＴａＳｉ２又はＴａ５Ｓｉ３
　浸炭容器３０のタンタルカーバイド層:ＴａＣ又はＴａ２Ｃ
　浸炭容器３０のタンタル層:Ｔａ
　浸炭容器３０サイズ:直径１６０ｍｍ×高さ６０ｍｍ
　（成長工程）
　上記条件で配置したＳｉＣ基板１０を、以下の条件で成長させた。
　昇温レート:１０℃／ｍｉｎ
　加熱温度：１８００℃
　加熱時間:６０ｍｉｎ
　成長速度:６８ｎｍ／ｍｉｎ
　本加熱室真空度:１０－５Ｐａ
　降温レート:１０００℃／ｍｉｎ
　図５は、上記条件で成長させた実施例１のＳｉＣ基板１０表面のＳＥＭ像である。図５（ａ）は倍率×１０００で観察したＳＥＭ像であり、図５（ｂ）は倍率×１０００００で観察したＳＥＭ像である。
　この実施例１のＳｉＣ基板１０表面には、ＭＳＢは形成されておらず、１．０ｎｍ（フルユニットセル）のステップ１２が、１４ｎｍのテラス１３幅で規則正しく配列している。なお、ステップ１２高さは、ＡＦＭにより測定した。
　また、この実施例１のようにステップ１２高さが抑制可能な成長環境は、加熱温度と成長速度の関係からＳｉＣ-Ｓｉ平衡蒸気圧環境であることがわかっている（図７参照）。
＜比較例１＞
　（配置工程）
　以下の条件で、ＳｉＣ基板１０を原料供給空間Ｓ１及びＳｉ蒸気圧空間Ｓ２内に配置した（図３（ａ）参照）。
　［ＳｉＣ基板１０］
　実施例１と同様のＳｉＣ基板１０を用いた。
　［原料供給空間Ｓ１］
　実施例１と同様の原料容器２０を用いた。Ｓｉ基板２４は配置せず、原料容器２０内にはＳｉＣ基板１０のみを配置した。その結果、原料供給空間Ｓ１内の原子数比Ｓｉ／Ｃが１以下となるよう設定されている（ＳｉＣ－Ｃ平衡蒸気圧環境）。
　［Ｓｉ蒸気圧空間Ｓ２］
　実施例１と同様の浸炭容器３０を用いた。
　（成長工程）
　上記条件で配置したＳｉＣ基板１０を、実施例１と同様の条件で成長させた。
　図６は、上記条件で成長させた比較例１のＳｉＣ基板１０表面のＳＥＭ像である。図６（ａ）は倍率×１０００で観察したＳＥＭ像であり、図６（ｂ）は倍率×１０００００で観察したＳＥＭ像である。
　この比較例１のＳｉＣ基板１０表面には、ステップ端がジグザグ形状のＭＳＢが形成されており、高さ３ｎｍのステップ１２が、平均４２ｎｍのテラス１３幅で配列している。なお、ステップ１２高さは、ＡＦＭにより測定した。
　また、この比較例１のようにＭＳＢが形成される成長環境は、加熱温度と成長速度の関係からＳｉＣ-Ｃ平衡蒸気圧環境であることがわかっている（図７参照）。
　図７は、本発明に係るＳｉＣ半導体基板の製造方法にて成長させた加熱温度と成長速度の関係を示すグラフである。このグラフの横軸は温度の逆数であり、このグラフの縦軸は成長速度を対数表示している。原料供給空間Ｓ１内の原子数比Ｓｉ／Ｃが１を超えるように設定して（図２（ａ）参照）成長させた結果を○印で示し、原料供給空間Ｓ１内の原子数比Ｓｉ／Ｃが１又は１未満となるよう設定して（図３（ａ）参照）成長させた結果を×印で示している。○印箇所のＳｉＣ基板１０表面は何れもＭＳＢが形成されておらず、ステップ１２は１ユニットセルの高さであった。一方、×印箇所のＳｉＣ基板１０表面は何れもＭＳＢが形成されていた。
　また図７のグラフでは、ＳｉＣ-Ｓｉ平衡蒸気圧環境におけるＳｉＣ基板成長の熱力学計算の結果を破線（アレニウスプロット）で、ＳｉＣ-Ｃ平衡蒸気圧環境におけるＳｉＣ基板成長の熱力学計算の結果を二点鎖線（アレニウスプロット）にて示している。
　すなわち、破線は、ＳｉＣ（固相）とＳｉ（液相）と気相の三相が平衡状態となるような蒸気圧環境において、多結晶ＳｉＣを原料として単結晶ＳｉＣを成長させた際の熱力学計算の結果である。具体的には、数１を用いて、以下の条件（ｉ）～（ｉｖ）で熱力学計算を行った。（ｉ）体積一定のＳｉＣ+Ｓｉ系であること，（ｉｉ）成長駆動力は、原料供給空間Ｓ１内の温度勾配と、多結晶ＳｉＣと単結晶ＳｉＣの蒸気圧差（化学ポテンシャル差）であること，（ｉｉｉ）原料ガスは、ＳｉＣ，Ｓｉ２Ｃ，ＳｉＣ２であること，（ｉｖ）原料がステップ１２に吸着する吸着係数は０．００１であること。
　また、二点鎖線は、ＳｉＣ（固相）とＣ（固相）と気相の三相が平衡状態となるような蒸気圧環境において、多結晶ＳｉＣを原料として単結晶ＳｉＣを成長させた際の熱力学計算の結果である。具体的には、数１を用いて、以下の条件（ｉ）～（ｉｖ）で熱力学計算を行った。（ｉ）体積一定のＳｉＣ+Ｃ系であること，（ｉｉ）成長駆動力は、原料供給空間Ｓ１内の温度勾配と、多結晶ＳｉＣと単結晶ＳｉＣの蒸気圧差（化学ポテンシャル差）であること，（ｉｉｉ）原料ガスはＳｉＣ，Ｓｉ２Ｃ，ＳｉＣ２であること，（ｉｖ）原料がステップ１２に吸着する吸着係数は０．００１であること。
　なお、熱力学計算に用いた各化学種のデータはＪＡＮＡＦ熱化学表の値を採用した。
　その結果、ＳｉＣ基板１０をＳｉＣ-Ｓｉ平衡蒸気圧環境下で成長させた図７の○印箇所の条件においては、ＭＳＢの形成が分解・抑制されており、成長層１１表面に１ｎｍ（１ユニットセル）高さのステップ１２が整列していることがわかる。
　一方で、ＳｉＣ基板１０をＳｉＣ-Ｃ平衡蒸気圧環境下で成長させた図７の×印箇所の条件においては、ＭＳＢが形成されていることがわかる。
　本発明のＳｉＣ半導体基板の製造方法によれば、ＳｉＣ基板１０をＳｉＣ-Ｓｉ平衡蒸気圧環境下で成長させる成長工程を含むことにより、１ユニットセル高さのステップ１２が配列した成長層１１を成長させることができる。
　１０　ＳｉＣ基板
　１１　成長層
　１２　ステップ
　１３　テラス
　２０　原料容器
　２４　Ｓｉ基板
　２５　Ｃ原子吸蔵部材
　３０　浸炭容器
　４０　高温真空炉
　４１　本加熱室
　４２　予備加熱室
　４３　移動手段
　Ｓ１　原料供給空間
　Ｓ２　Ｓｉ蒸気圧空間
　ＭＳＢ　マクロステップバンチング

 

Claims (14)

  1. 　ＳｉＣ基板をＳｉＣ-Ｓｉ平衡蒸気圧環境下で成長させる成長工程を含む、ＳｉＣ半導体基板の製造方法。
  2. 　前記成長工程は、Ｓｉ蒸気圧空間を介して排気される原料供給空間に前記ＳｉＣ基板を配置して成長させる、請求項１に記載のＳｉＣ半導体基板の製造方法。
  3. 　前記成長工程は、前記原料供給空間内の原子数比Ｓｉ／Ｃが１を超えるよう、Ｓｉ原子供給源及びＣ原子供給源を配置して成長させる、請求項２に記載のＳｉＣ半導体基板の製造方法。
  4. 　前記成長工程は、１６００℃以上の温度で行う、請求項１～３の何れかに記載のＳｉＣ半導体基板の製造方法。
  5. 　１ユニットセル高さのステップが配列した成長層を備える、ＳｉＣ半導体基板。
  6. 　前記成長層は、４Ｈ－ＳｉＣである、請求項５に記載のＳｉＣ半導体基板。
  7. 　ＳｉＣ基板にＳｉ原子及びＣ原子を供給して成長させる原料供給空間と、
    　Ｓｉ蒸気圧環境が形成されるＳｉ蒸気圧空間と、
    　前記原料供給空間を加熱可能な高温真空炉と、を備え、
    　前記原料供給空間は、前記Ｓｉ蒸気圧空間を介して排気される、ＳｉＣ半導体基板の製造装置。
  8. 　前記原料供給空間は、Ｓｉ原子供給源と、Ｃ原子供給源と、を有し、
    　前記Ｓｉ原子供給源及び前記Ｃ原子供給源は、前記原料供給空間内の原子数比Ｓｉ／Ｃが１を超えるよう配置される、請求項７に記載のＳｉＣ半導体基板の製造装置。
  9. 　前記原料供給空間内には、前記ＳｉＣ基板に向かって温度が下がるような温度勾配が設けられている、請求項７又は請求項８に記載のＳｉＣ半導体基板の製造装置。
  10. 　前記原料供給空間を有する原料容器と、
    　前記Ｓｉ蒸気圧空間を有する浸炭容器と、を備える、請求項９に記載のＳｉＣ半導体基板の製造装置。
  11. 　前記高温真空炉は、前記原料供給空間を加熱可能な本加熱室と、
    　前記本加熱室に接続する予備加熱室と、
    　前記原料供給空間を移動させる移動手段と、を有し、
    　前記移動手段は、前記本加熱室と前記予備加熱室の間を移動可能に構成されている、請求項７～１０の何れかに記載のＳｉＣ半導体基板の製造装置。
  12. 　ＳｉＣ基板をＳｉＣ-Ｓｉ平衡蒸気圧環境下で成長させる成長工程を含む、ＳｉＣ半導体基板の表面に１ユニットセル高さのステップを配列させる方法。
  13. 　前記成長工程は、原料供給空間内の原子数比Ｓｉ／Ｃが１を超えるよう、Ｓｉ原子供給源及びＣ原子供給源を配置して成長させる、請求項１２に記載の方法。
  14. 　請求項１～４の何れかに記載の製造方法により製造されたＳｉＣ半導体基板。
PCT/JP2019/043204 2018-11-05 2019-11-05 ＳｉＣ半導体基板及びその製造方法及びその製造装置 WO2020095873A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP19881264.6A EP3879010A4 (en) 2018-11-05 2019-11-05 SIC SEMICONDUCTOR SUBSTRATE AND METHOD FOR PRODUCTION THEREOF AND DEVICE FOR PRODUCTION THEREOF
US17/291,572 US20210399095A1 (en) 2018-11-05 2019-11-05 Sic semiconductor substrate, and, production method therefor and production device therefor
JP2020556060A JP7464806B2 (ja) 2018-11-05 2019-11-05 ＳｉＣ半導体基板及びその製造方法及びその製造装置
CN201980072707.4A CN113227466A (zh) 2018-11-05 2019-11-05 SiC半导体衬底及其制造方法和制造装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-208476 2018-11-05
JP2018208476 2018-11-05

Publications (1)

Publication Number Publication Date
WO2020095873A1 true WO2020095873A1 (ja) 2020-05-14

Family

ID=70610704

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/043204 WO2020095873A1 (ja) 2018-11-05 2019-11-05 ＳｉＣ半導体基板及びその製造方法及びその製造装置

Country Status (6)

Country Link
US (1) US20210399095A1 (ja)
EP (1) EP3879010A4 (ja)
JP (1) JP7464806B2 (ja)
CN (1) CN113227466A (ja)
TW (1) TW202035807A (ja)
WO (1) WO2020095873A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113668052A (zh) * 2021-08-13 2021-11-19 厦门大学 非平衡条件下化学势调控生长单体的SiC台阶流快速生长方法
SE2150283A1 (en) * 2021-03-11 2022-09-12 Kiselkarbid I Stockholm Ab System and method of producing monocrystalline layers on a substrate
WO2023058492A1 (ja) 2021-10-05 2023-04-13 学校法人関西学院 ドーパントの活性化率を向上させる方法及びそれらの方法により作製された構造
WO2023058493A1 (ja) 2021-10-05 2023-04-13 学校法人関西学院 エピタキシャル層のキャリア濃度を均一化する方法及びそれらの方法により作製された構造
EP4239112A4 (en) * 2020-10-28 2024-07-17 Kwansei Gakuin Educational Found HEAT TREATMENT ENVIRONMENT EVALUATION METHOD AND SILICON CARBIDE SUBSTRATE

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009256138A (ja) * 2008-04-17 2009-11-05 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2011219298A (ja) * 2010-04-07 2011-11-04 Nippon Steel Corp 炭化珪素エピタキシャル膜の製造方法
JP2013034007A (ja) 2012-10-31 2013-02-14 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
JP2013216554A (ja) * 2012-04-12 2013-10-24 Nippon Steel & Sumitomo Metal Corp 炭化珪素エピタキシャルウェハの製造装置及び炭化珪素エピタキシャルウェハの製造方法
JP2015179082A (ja) 2014-02-28 2015-10-08 学校法人関西学院 走査型電子顕微鏡観察コントラスト校正用標準試料及び走査型電子顕微鏡を用いた結晶性基板の検査方法
WO2017188381A1 (ja) * 2016-04-28 2017-11-02 学校法人関西学院 気相エピタキシャル成長方法及びエピタキシャル層付き基板の製造方法
WO2017188382A1 (ja) * 2016-04-27 2017-11-02 学校法人関西学院 グラフェン前駆体付きＳｉＣ基板の製造方法及びＳｉＣ基板の表面処理方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415422B1 (ko) * 1994-12-01 2004-03-18 지멘스 악티엔게젤샤프트 탄화규소단결정을승화성장시키기위한방법및장치
JP3550967B2 (ja) * 1997-09-11 2004-08-04 富士電機ホールディングス株式会社 炭化けい素基板の熱処理方法
US7371281B2 (en) * 2002-09-19 2008-05-13 Showa Denko K.K. Silicon carbide single crystal and method and apparatus for producing the same
JP5131675B2 (ja) * 2006-08-25 2013-01-30 国立大学法人京都大学 炭化ケイ素基板の製造方法
JP4521588B2 (ja) * 2007-12-25 2010-08-11 株式会社エコトロン 単結晶ＳｉＣ膜の製造方法
EP2411569B1 (en) * 2009-03-26 2021-09-22 II-VI Incorporated Sic single crystal sublimation growth method and apparatus
JP5564682B2 (ja) * 2010-04-28 2014-07-30 学校法人関西学院 半導体素子の製造方法
JP2014125550A (ja) 2012-12-26 2014-07-07 Sumitomo Rubber Ind Ltd ベーストレッド用ゴム組成物及び空気入りタイヤ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009256138A (ja) * 2008-04-17 2009-11-05 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2011219298A (ja) * 2010-04-07 2011-11-04 Nippon Steel Corp 炭化珪素エピタキシャル膜の製造方法
JP2013216554A (ja) * 2012-04-12 2013-10-24 Nippon Steel & Sumitomo Metal Corp 炭化珪素エピタキシャルウェハの製造装置及び炭化珪素エピタキシャルウェハの製造方法
JP2013034007A (ja) 2012-10-31 2013-02-14 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
JP2015179082A (ja) 2014-02-28 2015-10-08 学校法人関西学院 走査型電子顕微鏡観察コントラスト校正用標準試料及び走査型電子顕微鏡を用いた結晶性基板の検査方法
WO2017188382A1 (ja) * 2016-04-27 2017-11-02 学校法人関西学院 グラフェン前駆体付きＳｉＣ基板の製造方法及びＳｉＣ基板の表面処理方法
WO2017188381A1 (ja) * 2016-04-28 2017-11-02 学校法人関西学院 気相エピタキシャル成長方法及びエピタキシャル層付き基板の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3879010A4

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4239112A4 (en) * 2020-10-28 2024-07-17 Kwansei Gakuin Educational Found HEAT TREATMENT ENVIRONMENT EVALUATION METHOD AND SILICON CARBIDE SUBSTRATE
SE2150283A1 (en) * 2021-03-11 2022-09-12 Kiselkarbid I Stockholm Ab System and method of producing monocrystalline layers on a substrate
SE544999C2 (en) * 2021-03-11 2023-02-21 Kiselkarbid I Stockholm Ab System and method of producing monocrystalline layers on a substrate
CN113668052A (zh) * 2021-08-13 2021-11-19 厦门大学 非平衡条件下化学势调控生长单体的SiC台阶流快速生长方法
WO2023058492A1 (ja) 2021-10-05 2023-04-13 学校法人関西学院 ドーパントの活性化率を向上させる方法及びそれらの方法により作製された構造
WO2023058493A1 (ja) 2021-10-05 2023-04-13 学校法人関西学院 エピタキシャル層のキャリア濃度を均一化する方法及びそれらの方法により作製された構造

Also Published As

Publication number Publication date
US20210399095A1 (en) 2021-12-23
CN113227466A (zh) 2021-08-06
EP3879010A4 (en) 2022-07-13
JP7464806B2 (ja) 2024-04-10
EP3879010A1 (en) 2021-09-15
JPWO2020095873A1 (ja) 2021-10-07
TW202035807A (zh) 2020-10-01

Similar Documents

Publication Publication Date Title
WO2020095873A1 (ja) ＳｉＣ半導体基板及びその製造方法及びその製造装置
US12020928B2 (en) SiC semiconductor substrate, method for manufacturing same, and device for manufacturing same
WO2020179796A1 (ja) ＳｉＣエピタキシャル基板の製造方法及びその製造装置
US20220282395A1 (en) SiC SUBSTRATE, SiC EPITAXIAL SUBSTRATE, SiC INGOT AND PRODUCTION METHODS THEREOF
US20220333270A1 (en) SiC SEED CRYSTAL AND METHOD FOR PRODUCING SAME, SiC INGOT PRODUCED BY GROWING SAID SiC SEED CRYSTAL AND METHOD FOR PRODUCING SAME, AND SiC WAFER PRODUCED FROM SAID SiC INGOT AND SiC WAFER WITH EPITAXIAL FILM AND METHODS RESPECTIVELY FOR PRODUCING SAID SiC WAFER AND SAID SiC WAFER WITH EPITAXIAL FILM
WO2020218483A1 (ja) 半導体基板の製造方法、その製造装置、及び、エピタキシャル成長方法
WO2020179793A1 (ja) ＳｉＣ基板の製造方法及びその製造装置及びＳｉＣ基板のマクロステップバンチングを低減する方法
WO2021060368A1 (ja) ＳｉＣ単結晶の製造方法、ＳｉＣ単結晶の製造装置及びＳｉＣ単結晶ウェハ
JP7322594B2 (ja) 炭化珪素基板及びその製造方法
CN110117814A (zh) 具有低密度c空位缺陷的碳化硅外延的制备方法
WO2020218482A1 (ja) ＳｉＣ基板の製造方法、その製造装置、及び、エピタキシャル成長方法
WO2021060369A1 (ja) ＳｉＣ基板、ＳｉＣ基板の製造方法、ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19881264

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020556060

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019881264

Country of ref document: EP

Effective date: 20210607