WO2020093607A1 - 量测信号电路及其量测方法 - Google Patents

量测信号电路及其量测方法 Download PDF

Info

Publication number
WO2020093607A1
WO2020093607A1 PCT/CN2019/073197 CN2019073197W WO2020093607A1 WO 2020093607 A1 WO2020093607 A1 WO 2020093607A1 CN 2019073197 W CN2019073197 W CN 2019073197W WO 2020093607 A1 WO2020093607 A1 WO 2020093607A1
Authority
WO
WIPO (PCT)
Prior art keywords
switch
electrically coupled
node
terminal
signal
Prior art date
Application number
PCT/CN2019/073197
Other languages
English (en)
French (fr)
Inventor
黄笑宇
Original Assignee
惠科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 惠科股份有限公司 filed Critical 惠科股份有限公司
Publication of WO2020093607A1 publication Critical patent/WO2020093607A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only

Definitions

  • the present application relates to the field of display, in particular to a measuring signal circuit and a measuring method.
  • Thin film transistor liquid crystal display (Thin Film Transistor Liquid Crystal, TFT-LCD) is one of the main varieties of flat panel displays, and has become an important display platform in modern information technology and video products.
  • the main driving principle of TFT-LCD the system motherboard connects the compressed signal, control signal and power of red / green / blue pixels to the connector on the printed circuit board through the wire, and the data passes through the timing controller (Timing) on the printed circuit board Controller, TCON) chip processing, through the printed circuit board, through the source film driver chip (Source-Chip on Film, S-COF) and gate film driver chip (Gate-Chip on Film, G-COF) and the display area Connection, the voltage is transmitted through the data line (Scan line) and the scan line (Scan line) on the array substrate, so that the display panel realizes the display function.
  • TFT-LCD Thin film transistor liquid crystal display
  • the signal will be distorted after transmission through the data line and the scan line.
  • the end of the scan line (Scan) are located at the edge of the glass, and can only be measured after the glass shards. This method takes a long time, and the product is destroyed after the glass shards, causing waste, and the slivers Liquid crystal is volatilized, which is harmful to health after inhalation.
  • the main purpose of the present application is to provide a measurement signal circuit and a measurement method thereof, so as to optimize the aforementioned defects.
  • the purpose of the present application is to provide a measurement signal circuit, including: a first switch, a control terminal of the first switch is electrically coupled to a first voltage signal, the first A first terminal of a switch is electrically coupled to a first node, a second terminal of the first switch is electrically coupled to a second node; a second switch, a control terminal of the second switch is electrically Electrically coupled to the first voltage signal, a first terminal of the second switch is electrically coupled to a third node, and a second terminal of the second switch is electrically coupled to the second node; and A third switch, a control terminal of the third switch is electrically coupled to a fourth node, a first terminal of the third switch is electrically coupled to the second node, and a The second end is electrically coupled to a gasket.
  • Another object of the present application is a measurement signal circuit, including: a first switch, a control terminal of the first switch is electrically coupled to a first voltage signal, and a first terminal of the first switch Electrically coupled to a first node, a second terminal of the first switch is electrically coupled to a second node; a second switch, a control terminal of the second switch is electrically coupled to the first node Voltage signal, a first terminal of the second switch is electrically coupled to a third node, a second terminal of the second switch is electrically coupled to the second node; a third switch, the first A control terminal of the three switches is electrically coupled to a fourth node, a first terminal of the third switch is electrically coupled to the second node, and a second terminal of the third switch is electrically coupled to a A fourth switch, a control terminal of the fourth switch is electrically coupled to the fourth node, a first terminal of the fourth switch is electrically coupled to a data line, and the fourth switch A second terminal of the second node is electrically
  • a further object of the present application is a measurement method for a measurement signal circuit, including: providing a first switch, a control terminal of the first switch is electrically coupled to a first voltage signal, and the first switch A first terminal of the first is electrically coupled to a first node, a second terminal of the first switch is electrically coupled to a second node; a second switch is provided, and a control terminal of the second switch is electrically Coupled to the first voltage signal, a first terminal of the second switch is electrically coupled to a third node, and a second terminal of the second switch is electrically coupled to the second node; providing a A third switch, a control terminal of the third switch is electrically coupled to a fourth node, a first terminal of the third switch is electrically coupled to the second node, and a third terminal of the third switch The two terminals are electrically coupled to a gasket; a fourth switch is provided, a control terminal of the fourth switch is electrically coupled to the fourth node, and a first terminal of the fourth switch is electrical
  • This application provides a circuit and measurement method that can quickly measure the required signal without affecting the performance of the product, without adding additional equipment costs, and eliminating damage to the human body in the process of glass shards.
  • FIG. 1 is a schematic diagram of an exemplary liquid crystal display.
  • FIG. 2 is a schematic diagram of a measurement signal circuit according to an embodiment of the application.
  • FIG. 3 is a flowchart of a measurement method of a measurement signal circuit according to an embodiment of the application.
  • FIG. 1 is a schematic diagram of an exemplary liquid crystal display. Please refer to FIG. 1.
  • An exemplary liquid crystal display 10 includes a color filter substrate 100, an array substrate 110, a gate film driving chip 120, and a source film driving.
  • the array substrate 110 is provided with a plurality of scanning lines 122 and a plurality of data lines 132;
  • the scanning lines 122 are electrically coupled to the gate thin film driving chip 120;
  • the data lines 132 is electrically coupled to the source thin film driving chip 130.
  • FIG. 2 is a schematic diagram of a measurement signal circuit according to an embodiment of the application.
  • a measurement signal circuit 20 includes: a first switch T10, the first switch A control terminal 101a of T10 is electrically coupled to a first voltage signal VDD1, a first terminal 101b of the first switch T10 is electrically coupled to a first node P1 (n), a of the first switch T10
  • the second terminal 101c is electrically coupled to a second node P2 (n);
  • a second switch T20, a control terminal 201a of the second switch T20 is electrically coupled to the first voltage signal VDD1
  • the second A first terminal 201b of the switch T20 is electrically coupled to a third node P3 (n)
  • a second terminal 201c of the second switch T20 is electrically coupled to the second node P2 (n);
  • a first Three switches T30, a control terminal 301a of the third switch T30 is electrically coupled to a fourth node P4 (n), and
  • a fourth switch T40 is further included, a control terminal 401a of the fourth switch T40 is electrically coupled to the fourth node P4 (n), and a The first terminal 401b is electrically coupled to a data line D1, and a second terminal 401c of the fourth switch T40 is electrically coupled to the first node P1 (n).
  • a fifth switch T50 is further included, a control terminal 501a of the fifth switch T50 is electrically coupled to the fourth node P4 (n), and a The first terminal 501b is electrically coupled to a scan line S1, and a second terminal 501c of the fifth switch T50 is electrically coupled to the third node P3 (n).
  • a flip-flop 200 is further included, a first terminal 202 of the flip-flop 200 is electrically coupled to a second voltage signal VDD2, and a second terminal 204 of the flip-flop 200 is electrically A third input 206 of the flip-flop 200 is electrically coupled to the fourth node P4 (n).
  • a first resistor 210 is further included. One end of the first resistor 210 is electrically coupled to the first voltage signal VDD1, and the other end of the first resistor 210 is electrically grounded.
  • a second resistor 220 is further included, one end of the second resistor 220 is electrically coupled to the fourth node P4 (n), and the other end of the second resistor 220 is electrically Ground.
  • a measurement signal circuit 20 includes: a first switch T10, and a control terminal 101a of the first switch T10 is electrically coupled to a first voltage signal VDD1, a first terminal 101b of the first switch T10 is electrically coupled to a first node P1 (n), and a second terminal 101c of the first switch T10 is electrically coupled to a second node P2 (n );
  • a second switch T20, a control terminal 201a of the second switch T20 is electrically coupled to the first voltage signal VDD1, a first terminal 201b of the second switch T20 is electrically coupled to a third At node P3 (n), a second terminal 201c of the second switch T20 is electrically coupled to the second node P2 (n);
  • a third switch T30, a control terminal 301a of the third switch T30 is electrically A fourth node P4 (n), a first terminal 301b of the third switch T30 is electrically coupled to the second node P2 (
  • a second terminal 401c of the fourth switch T40 is electrically coupled to the first node P1 (n); a fifth switch T50, a control terminal 501a of the fifth switch T50 is electrically coupled to the In the fourth node P4 (n), a first terminal 501b of the fifth switch T50 is electrically coupled to a scanning line S1, and a second terminal 501c of the fifth switch T50 is electrically coupled to the third Node P3 (n); a first resistor 210, one end of the first resistor 210 is electrically coupled to the first voltage signal VDD1, the other end of the first resistor 210 is electrically grounded; and a second resistor 220, one end of the second resistor 220 is electrically coupled to the fourth node P4 (n), and the other end of the second resistor 220 is electrically grounded; wherein one end of the first resistor 210 is not electrically Coupled with the first voltage signal VDD1, the gate control signal of the first switch T10 and the second switch T20 is provided as a low potential
  • the first switch T10, the third switch T30, the fourth switch T40, and the fifth switch T50 are N-MOS.
  • the gate control signal is high
  • the first switch T10 , The third switch T30, the fourth switch T40, and the fifth switch T50 are turned on
  • the gate control signal is low
  • the first switch T10, the third switch T30, the The fourth switch T40 and the fifth switch T50 are turned off.
  • the second switch T20 is a P-MOS.
  • the gate control signal is low, the second switch T20 is turned on.
  • the gate control signal is high, the second switch T20 The second switch T20 is turned off.
  • FIG. 3 is a flowchart of a measurement method of a measurement signal circuit according to an embodiment of the application. 2 and 3, in an embodiment of the present application, a measurement method of the measurement signal circuit 20 includes: providing a first switch T10, a control terminal 101a of the first switch T10 is electrically A first voltage signal VDD1 is electrically coupled, a first terminal 101b of the first switch T10 is electrically coupled to a first node P1 (n), and a second terminal 101c of the first switch T10 is electrically coupled Connected to a second node P2 (n); providing a second switch T20, a control terminal 201a of the second switch T20 is electrically coupled to the first voltage signal VDD1, a first of the second switch T20 The terminal 201b is electrically coupled to a third node P3 (n), a second terminal 201c of the second switch T20 is electrically coupled to the second node P2 (n); a third switch T30 is provided, the A control terminal 301a of the third switch T
  • a second terminal 204 of the flip-flop 200 is electrically coupled to a frequency input signal A, a third terminal 206 of the flip-flop 200 is electrically coupled to the fourth node P4 (n); a first resistor is provided 210, one end of the first resistor 210 is electrically coupled to the first voltage signal VDD1, the other end of the first resistor 210 is electrically grounded; a second resistor 220 is provided, and one end of the second resistor 220 is provided Electrically coupled to the fourth node P4 (n), the other end of the second resistor 220 is electrically grounded; through the connection of the pad 230 to a data line D1, the waveform of the data line D1 is measured A signal; and measuring the waveform signal of the scan line S1 through the connection of the pad 230 to the scan line S1; wherein one end of the first resistor 210 is not electrically coupled to the first voltage signal VDD1 provides the gate control signal of the first switch T10 and the second switch T20 as a low potential signal.
  • the measuring method by connecting the gasket 230 to the data line D1, the step of measuring the waveform signal of the data line D1 includes: transmitting A signal (for example: through a timing controller chip on the printed circuit board or an external signal) to the flip-flop 200, thus enabling the third switch T30, the fourth switch T40 and the fifth switch T50
  • the gate control signal is a high potential signal, so the third switch T30, the fourth switch T40 and the fifth switch T50 are turned on; by the blocking of the first resistor 210, the first
  • the gate control signal of the switch T10 and the second switch T20 is a high-potential signal, so that the first switch T10 is turned on and the second switch T20 is turned off; and the data line is measured through the pad 230 D1 waveform signal.
  • the measuring method includes measuring the waveform signal of the scanning line S1 through the connection of the spacer 230 and the scanning line S1 including: The laser laser cuts off the first voltage signal VDD1 electrically coupled to the first resistor 210, so that the gate control signal of the first switch T10 and the second switch T20 is a low potential signal, Therefore, the first switch T10 is turned off and the second switch T20 is turned on; and the waveform signal of the scanning line S1 is measured through the pad 230.
  • a first switch is provided, a control terminal of the first switch is electrically coupled to a first voltage signal, and a first terminal of the first switch is electrically coupled to a In the first node, a second terminal of the first switch is electrically coupled to a second node.
  • a second switch is provided, a control terminal of the second switch is electrically coupled to the first voltage signal, and a first terminal of the second switch is electrically coupled A third node, a second terminal of the second switch is electrically coupled to the second node.
  • a third switch is provided, a control terminal of the third switch is electrically coupled to a fourth node, and a first terminal of the third switch is electrically coupled to the In the second node, a second terminal of the third switch is electrically coupled to a pad.
  • a fourth switch is provided, a control terminal of the fourth switch is electrically coupled to the fourth node, and a first terminal of the fourth switch is electrically coupled to a In the data line, a second terminal of the fourth switch is electrically coupled to the first node.
  • a fifth switch is provided, a control terminal of the fifth switch is electrically coupled to the fourth node, and a first terminal of the fifth switch is electrically coupled to a In the scan line, a second terminal of the fifth switch is electrically coupled to the third node.
  • a trigger is provided, a first terminal of the trigger is electrically coupled to a second voltage signal, and a second terminal of the trigger is electrically coupled to a frequency input Signal, a third terminal of the flip-flop is electrically coupled to the fourth node.
  • a first resistor is provided, one end of the first resistor is electrically coupled to the first voltage signal, and the other end of the first resistor is electrically grounded.
  • a second resistor is provided, one end of the second resistor is electrically coupled to the fourth node, and the other end of the second resistor is electrically grounded.
  • the waveform signal of the data line is measured through the connection of the gasket and the data line.
  • the waveform signal of the scan line is measured through the connection of the spacer to the scan line.
  • the gate control signal for providing the first switch and the second switch is a Low potential signal.
  • This application provides a circuit and measurement method that can quickly measure the required signal without affecting the performance of the product, without adding additional equipment costs, and eliminating damage to the human body during the process of glass shards. Therefore, it has industrial applicability.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种量测信号电路及其量测方法，该量测信号电路，包括：第一开关（T10），第一开关（T10）的一控制端（101a）电性耦接一第一电压信号（VDD1），第一开关（T10）的一第一端（101b）电性耦接一第一节点（P1(n)），第一开关（T10）的一第二端（101c）电性耦接一第二节点（P2(n)）；一第二开关（T20），第二开关（T20）的一控制端（201a）电性耦接第一电压信号（VDD1），第二开关（T20）的一第一端（201b）电性耦接一第三节点（P3(n)），第二开关（T20）的一第二端（201c）电性耦接第二节点（P2(n)）；以及一第三开关（T30），第三开关（T30）的一控制端（301a）电性耦接一第四节点（P4(n)），第三开关（T30）的一第一端（301b）电性耦接第二节点（P2(n)），第三开关（T30）的一第二端（301c）电性耦接一垫片（230）。

Description

量测信号电路及其量测方法 技术领域
本申请涉及显示领域，特别是涉及一种量测信号电路及其量测方法。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)是当前平板显示的主要品种之一，已经成为了现代信息科技、视讯产品中重要的显示平台。TFT-LCD主要驱动原理，***主板将红色/绿色/蓝色画素的压缩信号、控制信号及电源通过线材与印刷电路板上的连接器相连接，数据经过印刷电路板上的时序控制器(Timing Controller，TCON)芯片处理后，经印刷电路板，通过源级薄膜驱动芯片(Source-Chip on Film，S-COF)和栅极薄膜驱动芯片(Gate-Chip on Film，G-COF)与显示区连接，通过阵列基板上的数据线(Data line)和扫描线(Scan line)对电压进行传输，从而使显示面板实现显示功能。
由于阵列基板上走线存在一定的电容和电阻，所以经过数据线(Data line)和扫描线(Scan line)的传输后，信号会发生失真。产品的开发和后续解析过程中，常常需要量测经过阵列基板上的数据线(Data line)和扫描线(Scan line)传输衰减后的电压信号，而实际的应用中，因为数据线(Data line)和扫描线(Scan line)的末端位于玻璃的边缘，只能在进行玻璃裂片后才能量测，此方法需要较长的时间，而玻璃裂片后产品即被破坏，造成浪费，同时裂片会造成液晶挥发，人体吸入后对健康不利。
因此，本申请的主要目的在于提供一种量测信号电路及其量测方法，以更优化上述所提及的缺陷。
发明内容
为了解决上述存在的缺陷，本申请的目的在于，提供一种量测信号电路，包括：一第一开关，所述第一开关的一控制端电性耦接一第一电压信号，所述第一开关的一第一端电性耦接一第一节点，所述第一开关的一第二端电性耦接一第二节点；一第二开关，所述第二开关的一控制端电性耦接所述第一电压信号，所述第二开关的一第一端电性耦接一第三节点，所述第二开关的一第二端电性耦接所述第二节点；以及一第三开关，所述第三开关的一控制端电性耦接一第四节点，所述第三开关的一第一端电性耦接所述第二节点，所述第三开关的一第二端电性耦接一垫片。
本申请的另一目的为一种量测信号电路，包括：一第一开关，所述第一开关的一控制端电性耦接一第一电压信号，所述第一开关的一第一端电性耦接一第一节点，所述第一开关的 一第二端电性耦接一第二节点；一第二开关，所述第二开关的一控制端电性耦接所述第一电压信号，所述第二开关的一第一端电性耦接一第三节点，所述第二开关的一第二端电性耦接所述第二节点；一第三开关，所述第三开关的一控制端电性耦接一第四节点，所述第三开关的一第一端电性耦接所述第二节点，所述第三开关的一第二端电性耦接一垫片；一第四开关，所述第四开关的一控制端电性耦接所述第四节点，所述第四开关的一第一端电性耦接一资料线，所述第四开关的一第二端电性耦接所述第一节点；一第五开关，所述第五开关的一控制端电性耦接所述第四节点，所述第五开关的一第一端电性耦接一扫描线，所述第五开关的一第二端电性耦接所述第三节点；一第一电阻，所述第一电阻的一端电性耦接所述第一电压信号，所述第一电阻的另一端电性接地；以及一第二电阻，所述第二电阻的一端电性耦接所述第四节点，所述第二电阻的另一端电性接地；其中所述第一电阻的一端电性若没耦接所述第一电压信号，则提供所述第一开关及所述第二开关的栅极控制信号为一低电位信号。
本申请的又一目的为一种量测信号电路的量测方法，包括：提供一第一开关，所述第一开关的一控制端电性耦接一第一电压信号，所述第一开关的一第一端电性耦接一第一节点，所述第一开关的一第二端电性耦接一第二节点；提供一第二开关，所述第二开关的一控制端电性耦接所述第一电压信号，所述第二开关的一第一端电性耦接一第三节点，所述第二开关的一第二端电性耦接所述第二节点；提供一第三开关，所述第三开关的一控制端电性耦接一第四节点，所述第三开关的一第一端电性耦接所述第二节点，所述第三开关的一第二端电性耦接一垫片；提供一第四开关，所述第四开关的一控制端电性耦接所述第四节点，所述第四开关的一第一端电性耦接一资料线，所述第四开关的一第二端电性耦接所述第一节点；提供一第五开关，所述第五开关的一控制端电性耦接所述第四节点，所述第五开关的一第一端电性耦接一扫描线，所述第五开关的一第二端电性耦接所述第三节点；提供一触发器，所述触发器的一第一端电性耦接一第二电压信号，所述触发器的一第二端电性耦接一频率输入信号，所述触发器的一第三端电性耦接所述第四节点；提供一第一电阻，所述第一电阻的一端电性耦接所述第一电压信号，所述第一电阻的另一端电性接地；提供一第二电阻，所述第二电阻的一端电性耦接所述第四节点，所述第二电阻的另一端电性接地；通过所述垫片与所述资料线的连接，量测所述资料线的波形信号；以及通过所述垫片与所述扫描线的连接，量测所述扫描线的波形信号；其中所述第一电阻的一端电性若没耦接所述第一电压信号，则提供所述第一开关及所述第二开关的栅极控制信号为一低电位信号。
本申请提供一种不影响产品性能，同时能够在需要时快速的对所需信号进行量测的电路及量测方法，且不会增加额外的设备成本，消除玻璃裂片过程中对人体的损伤。
附图说明
图1为范例性的液晶显示器示意图。
图2为本申请一实施例的量测信号电路示意图。
图3为本申请一实施例的量测信号电路的量测方法流程图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。
附图和说明被认为在本质上是示出性的，而不是限制性的。在图中，结构相似的是以相同标号表示。另外，为了理解和便于描述，附图中示出的每个组件的尺寸和厚度是任意示出的，但是本申请不限于此。
在附图中，为了清晰起见，夸大了层、膜、面板、区域等的厚度。在附图中，为了理解和便于描述，夸大了一些层和区域的厚度。将理解的是，当例如层、膜、区域或基底的组件被称作“在”另一组件“上”时，所述组件可以直接在所述另一组件上，或者也可以存在中间组件。
另外，在说明书中，除非明确地描述为相反的，否则词语“包括”将被理解为意指包括所述组件，但是不排除任何其它组件。此外，在说明书中，“在......上”意指位于目标组件上方或者下方，而不意指必须位于基于重力方向的顶部上。
为更进一步阐述本申请为达成预定申请目的所采取的技术手段及功效，以下结合附图及具体的实施例，对依据本申请提出的一种量测信号电路及其量测方法，其具体实施方式、结构、特征及其功效，详细说明如后。
图1为范例性的液晶显示器示意图，请参考图1，一种范例性液晶显示器10，包括一彩色滤光片基板100、一阵列基板110、一栅极薄膜驱动芯片120、一源级薄膜驱动芯片130及一印刷电路板150；所述阵列基板110上设置有数条扫描线122及数条资料线132；所述扫描线122电性耦接所述栅极薄膜驱动芯片120；所述资料线132电性耦接所述源级薄膜驱动芯片130。
图2为本申请一实施例的量测信号电路示意图，请参考图2，在本申请的一实施例中，一种量测信号电路20，包括：一第一开关T10，所述第一开关T10的一控制端101a电性耦接一第一电压信号VDD1，所述第一开关T10的一第一端101b电性耦接一第一节点P1(n)，所述第一开关T10的一第二端101c电性耦接一第二节点P2(n)；一第二开关T20，所述第二 开关T20的一控制端201a电性耦接所述第一电压信号VDD1，所述第二开关T20的一第一端201b电性耦接一第三节点P3(n)，所述第二开关T20的一第二端201c电性耦接所述第二节点P2(n)；以及一第三开关T30，所述第三开关T30的一控制端301a电性耦接一第四节点P4(n)，所述第三开关T30的一第一端301b电性耦接所述第二节点P2(n)，所述第三开关T30的一第二端301c电性耦接一垫片230。
在本申请的一实施例中，更包括一第四开关T40，所述第四开关T40的一控制端401a电性耦接所述第四节点P4(n)，所述第四开关T40的一第一端401b电性耦接一资料线D1，所述第四开关T40的一第二端401c电性耦接所述第一节点P1(n)。
在本申请的一实施例中，更包括一第五开关T50，所述第五开关T50的一控制端501a电性耦接所述第四节点P4(n)，所述第五开关T50的一第一端501b电性耦接一扫描线S1，所述第五开关T50的一第二端501c电性耦接所述第三节点P3(n)。
在本申请的一实施例中，更包括一触发器200，所述触发器200的一第一端202电性耦接一第二电压信号VDD2，所述触发器200的一第二端204电性耦接一频率输入信号A，所述触发器200的一第三端206电性耦接所述第四节点P4(n)。
在本申请的一实施例中，更包括一第一电阻210，所述第一电阻210的一端电性耦接所述第一电压信号VDD1，所述第一电阻210的另一端电性接地。
在本申请的一实施例中，更包括一第二电阻220，所述第二电阻220的一端电性耦接所述第四节点P4(n),所述第二电阻220的另一端电性接地。
请参考图2，在本申请的一实施例中，一种量测信号电路20，包括：一第一开关T10，所述第一开关T10的一控制端101a电性耦接一第一电压信号VDD1，所述第一开关T10的一第一端101b电性耦接一第一节点P1(n)，所述第一开关T10的一第二端101c电性耦接一第二节点P2(n)；一第二开关T20，所述第二开关T20的一控制端201a电性耦接所述第一电压信号VDD1，所述第二开关T20的一第一端201b电性耦接一第三节点P3(n)，所述第二开关T20的一第二端201c电性耦接所述第二节点P2(n)；一第三开关T30，所述第三开关T30的一控制端301a电性耦接一第四节点P4(n)，所述第三开关T30的一第一端301b电性耦接所述第二节点P2(n)，所述第三开关T30的一第二端301c电性耦接一垫片230；一第四开关T40，所述第四开关T40的一控制端401a电性耦接所述第四节点P4(n)，所述第四开关T40的一第一端401b电性耦接一资料线D1，所述第四开关T40的一第二端401c电性耦接所述第一节点P1(n)；一第五开关T50，所述第五开关T50的一控制端501a电性耦接所述第四节点P4(n)，所述第五开关T50的一第一端501b电性耦接一扫描线S1，所述第五开关T50的一第二端501c电性耦接所述第三节点P3(n)；一第一电阻210，所述第一电阻210的一端电 性耦接所述第一电压信号VDD1，所述第一电阻210的另一端电性接地；以及一第二电阻220，所述第二电阻220的一端电性耦接所述第四节点P4(n)，所述第二电阻220的另一端电性接地；其中所述第一电阻210的一端电性若没耦接所述第一电压信号VDD1，则提供所述第一开关T10及所述第二开关T20的栅极控制信号为一低电位信号。
在本申请的一实施例中，第一开关T10、第三开关T30、第四开关T40及第五开关T50为N-MOS，当其栅极控制信号为高电位时，所述第一开关T10、所述第三开关T30、所述第四开关T40及所述第五开关T50开启，当其栅极控制信号为低电位时，所述第一开关T10、所述第三开关T30、所述第四开关T40及所述第五开关T50关闭。
在本申请的一实施例中，第二开关T20为P-MOS，当其栅极控制信号为低电位时，所述第二开关T20开启，当其栅极控制信号为高电位时，所述第二开关T20关闭。
图3为本申请一实施例的量测信号电路的量测方法流程图。请参考图2及图3，在本申请的一实施例中，一种量测信号电路20的量测方法，包括：提供一第一开关T10，所述第一开关T10的一控制端101a电性耦接一第一电压信号VDD1，所述第一开关T10的一第一端101b电性耦接一第一节点P1(n)，所述第一开关T10的一第二端101c电性耦接一第二节点P2(n)；提供一第二开关T20，所述第二开关T20的一控制端201a电性耦接所述第一电压信号VDD1，所述第二开关T20的一第一端201b电性耦接一第三节点P3(n)，所述第二开关T20的一第二端201c电性耦接所述第二节点P2(n)；提供一第三开关T30，所述第三开关T30的一控制端301a电性耦接一第四节点P4(n)，所述第三开关T30的一第一端301b电性耦接所述第二节点P2(n)，所述第三开关T30的一第二端301c电性耦接一垫片230；提供一第四开关T40，所述第四开关T40的一控制端401a电性耦接所述第四节点P4(n)，所述第四开关T40的一第一端401b电性耦接一资料线D1，所述第四开关T40的一第二端401c电性耦接所述第一节点P1(n)；提供一第五开关T50，所述第五开关T50的一控制端501a电性耦接所述第四节点P4(n)，所述第五开关T50的一第一端501b电性耦接一扫描线S1，所述第五开关T50的一第二端501c电性耦接所述第三节点P3(n)；提供一触发器200，所述触发器200的一第一端202电性耦接一第二电压信号VDD2，所述触发器200的一第二端204电性耦接一频率输入信号A，所述触发器200的一第三端206电性耦接所述第四节点P4(n)；提供一第一电阻210，所述第一电阻210的一端电性耦接所述第一电压信号VDD1，所述第一电阻210的另一端电性接地；提供一第二电阻220，所述第二电阻220的一端电性耦接所述第四节点P4(n)，所述第二电阻220的另一端电性接地；通过所述垫片230与一资料线D1的连接，量测所述资料线D1的波形信号；以及通过所述垫片230与所述扫描线S1的连接，量测所述扫描线S1的波形信号；其中所述第一电阻210的一端电性若没耦接所述第一电压信号 VDD1，则提供所述第一开关T10及所述第二开关T20的栅极控制信号为一低电位信号。
请参考图2,在本申请的一实施例中，所述量测方法，通过所述垫片230与所述资料线D1的连接，量测所述资料线D1的波形信号的步骤包括：传递一信号(举例：通过印刷电路板上的时序控制器芯片或者外灌信号)给所述触发器200，因而使所述第三开关T30、所述第四开关T40及所述第五开关T50的栅极控制信号为一高电位信号，因此使所述第三开关T30、所述第四开关T40及所述第五开关T50开启；通过所述第一电阻210的阻隔，因而使所述第一开关T10及所述第二开关T20的栅极控制信号为一高电位信号，使所述第一开关T10开启及所述第二开关T20关闭；以及通过所述垫片230量测所述资料线D1的波形信号。
请参考图2，在本申请的一实施例中，所述量测方法,通过所述垫片230与所述扫描线S1的连接，量测所述扫描线S1的波形信号的步骤包括：利用激光镭射将所述第一电阻210电性耦接的所述第一电压信号VDD1进行切断，因而使所述第一开关T10及所述第二开关T20的栅极控制信号为一低电位信号，因此使所述第一开关T10关闭及所述第二开关T20开启；以及通过所述垫片230量测所述扫描线S1的波形信号。
请参考图3，在流程S311中，提供一第一开关，所述第一开关的一控制端电性耦接一第一电压信号，所述第一开关的一第一端电性耦接一第一节点，所述第一开关的一第二端电性耦接一第二节点。
请参考图3，在流程S312中，提供一第二开关，所述第二开关的一控制端电性耦接所述第一电压信号，所述第二开关的一第一端电性耦接一第三节点，所述第二开关的一第二端电性耦接所述第二节点。
请参考图3，在流程S313中，提供一第三开关，所述第三开关的一控制端电性耦接一第四节点，所述第三开关的一第一端电性耦接所述第二节点，所述第三开关的一第二端电性耦接一垫片。
请参考图3，在流程S314中，提供一第四开关，所述第四开关的一控制端电性耦接所述第四节点，所述第四开关的一第一端电性耦接一资料线，所述第四开关的一第二端电性耦接所述第一节点。
请参考图3，在流程S315中，提供一第五开关，所述第五开关的一控制端电性耦接所述第四节点，所述第五开关的一第一端电性耦接一扫描线，所述第五开关的一第二端电性耦接所述第三节点。
请参考图3，在流程S316中，提供一触发器，所述触发器的一第一端电性耦接一第二电压信号，所述触发器的一第二端电性耦接一频率输入信号，所述触发器的一第三端电性耦接所述第四节点。
请参考图3，在流程S317中，提供一第一电阻，所述第一电阻的一端电性耦接所述第一电压信号，所述第一电阻的另一端电性接地。
请参考图3，在流程S318中，提供一第二电阻，所述第二电阻的一端电性耦接所述第四节点，所述第二电阻的另一端电性接地。
请参考图3，在流程S319中，通过所述垫片与所述资料线的连接，量测所述资料线的波形信号。
请参考图3，在流程S320中，通过所述垫片与所述扫描线的连接，量测所述扫描线的波形信号。
请参考图3，在流程S321中，所述第一电阻的一端电性若没耦接所述第一电压信号，则提供所述第一开关及所述第二开关的栅极控制信号为一低电位信号。
本申请提供一种不影响产品性能，同时能够在需要时快速的对所需信号进行量测的电路及量测方法，且不会增加额外的设备成本，消除玻璃裂片过程中对人体的损伤，因此，具有工业实用性。
“在一些实施例中”及“在各种实施例中”等用语被重复地使用。所述用语通常不是指相同的实施例；但它也可以是指相同的实施例。“包含”、“具有”及“包括”等用词是同义词，除非其前后文意显示出其它意思。
以上所述，仅是本申请的实施例，并非对本申请作任何形式上的限制，虽然本申请已以具体的实施例揭露如上，然而并非用以限定本申请，任何熟悉本专业的技术人员，在不脱离本申请技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本申请技术方案的范围内。

Claims (18)

  1. 一种量测信号电路，其中，包括：
    一第一开关，所述第一开关的一控制端电性耦接一第一电压信号，所述第一开关的一第一端电性耦接一第一节点，所述第一开关的一第二端电性耦接一第二节点；
    一第二开关，所述第二开关的一控制端电性耦接所述第一电压信号，所述第二开关的一第一端电性耦接一第三节点，所述第二开关的一第二端电性耦接所述第二节点；以及
    一第三开关，所述第三开关的一控制端电性耦接一第四节点，所述第三开关的一第一端电性耦接所述第二节点，所述第三开关的一第二端电性耦接一垫片。
  2. 如权利要求1所述的量测信号电路，其中，更包括一第四开关，所述第四开关的一控制端电性耦接所述第四节点，所述第四开关的一第一端电性耦接一资料线，所述第四开关的一第二端电性耦接所述第一节点。
  3. 如权利要求1所述的量测信号电路，其中，更包括一第五开关，所述第五开关的一控制端电性耦接所述第四节点，所述第五开关的一第一端电性耦接一扫描线，所述第五开关的一第二端电性耦接所述第三节点。
  4. 如权利要求1所述的量测信号电路，其中，更包括一触发器,所述触发器的一第一端电性耦接一第二电压信号,所述触发器的一第二端电性耦接一频率输入信号,所述触发器的一第三端电性耦接所述第四节点。
  5. 如权利要求1所述的量测信号电路，其中，更包括一第一电阻,所述第一电阻的一端电性耦接所述第一电压信号,所述第一电阻的另一端电性接地。
  6. 如权利要求1所述的量测信号电路，其中，更包括一第二电阻,所述第二电阻的一端电性耦接所述第四节点,所述第二电阻的另一端电性接地。
  7. 一种量测信号电路，其中，包括：
    一第一开关，所述第一开关的一控制端电性耦接一第一电压信号，所述第一开关的一第一端电性耦接一第一节点，所述第一开关的一第二端电性耦接一第二节点；
    一第二开关，所述第二开关的一控制端电性耦接所述第一电压信号，所述第二开关的一第一端电性耦接一第三节点，所述第二开关的一第二端电性耦接所述第二节点；
    一第三开关，所述第三开关的一控制端电性耦接一第四节点，所述第三开关的一第一端电性耦接所述第二节点，所述第三开关的一第二端电性耦接一垫片；
    一第四开关，所述第四开关的一控制端电性耦接所述第四节点，所述第四开关的一第一端电性耦接一资料线，所述第四开关的一第二端电性耦接所述第一节点；
    一第五开关，所述第五开关的一控制端电性耦接所述第四节点，所述第五开关的一第一 端电性耦接一扫描线，所述第五开关的一第二端电性耦接所述第三节点；
    一第一电阻,所述第一电阻的一端电性耦接所述第一电压信号,所述第一电阻的另一端电性接地；以及
    一第二电阻,所述第二电阻的一端电性耦接所述第四节点,所述第二电阻的另一端电性接地；其中所述第一电阻的一端电性若没耦接所述第一电压信号，则提供所述第一开关及所述第二开关的栅极控制信号为一低电位信号。
  8. 如权利要求7所述的量测信号电路，其中，更包括一触发器,所述触发器的一第一端电性耦接一第二电压信号,所述触发器的一第二端电性耦接一频率输入信号,所述触发器的一第三端电性耦接所述第四节点。
  9. 如权利要求7所述的量测信号电路，其中，通过所述垫片与所述资料线的连接，量测所述资料线的波形信号。
  10. 如权利要求8所述的量测信号电路，其中，所述量测所述资料线的波形信号，是传递一信号给所述触发器,因而使所述第三开关、所述第四开关及所述第五开关的栅极控制信号为一高电位信号,因此使所述第三开关、所述第四开关及所述第五开关开启。
  11. 如权利要求9所述的量测信号电路，其中，所述量测所述资料线的波形信号，是通过所述第一电阻的阻隔,因而使所述第一开关及所述第二开关的栅极控制信号为一高电位信号,使所述第一开关开启及所述第二开关关闭。
  12. 如权利要求9所述的量测信号电路，其中，所述量测所述资料线的波形信号，是通过所述垫片量测所述资料线的波形信号。
  13. 如权利要求7所述的量测信号电路，其中，通过所述垫片与所述扫描线的连接，量测所述扫描线的波形信号。
  14. 如权利要求13所述的量测信号电路，其中，所述量测所述扫描线的波形信号，是利用激光镭射将所述第一电阻电性耦接的所述第一电压信号进行切断,因而使所述第一开关及所述第二开关的栅极控制信号为一低电位信号,因此使所述第一开关关闭及所述第二开关开启。
  15. 如权利要求13所述的量测信号电路，其中，所述量测所述扫描线的波形信号，是通过所述垫片量测所述扫描线的波形信号。
  16. 一种量测信号电路的量测方法，其中，包括：
    提供一第一开关，所述第一开关的一控制端电性耦接一第一电压信号，所述第一开关的一第一端电性耦接一第一节点，所述第一开关的一第二端电性耦接一第二节点；
    提供一第二开关，所述第二开关的一控制端电性耦接所述第一电压信号，所述第二开关的一第一端电性耦接一第三节点，所述第二开关的一第二端电性耦接所述第二节点；
    提供一第三开关，所述第三开关的一控制端电性耦接一第四节点，所述第三开关的一第一端电性耦接所述第二节点，所述第三开关的一第二端电性耦接一垫片；
    提供一第四开关，所述第四开关的一控制端电性耦接所述第四节点，所述第四开关的一第一端电性耦接一资料线，所述第四开关的一第二端电性耦接所述第一节点；
    提供一第五开关，所述第五开关的一控制端电性耦接所述第四节点，所述第五开关的一第一端电性耦接一扫描线，所述第五开关的一第二端电性耦接所述第三节点；
    提供一触发器,所述触发器的一第一端电性耦接一第二电压信号,所述触发器的一第二端电性耦接一频率输入信号,所述触发器的一第三端电性耦接所述第四节点；
    提供一第一电阻,所述第一电阻的一端电性耦接所述第一电压信号,所述第一电阻的另一端电性接地；
    提供一第二电阻,所述第二电阻的一端电性耦接所述第四节点,所述第二电阻的另一端电性接地；
    通过所述垫片与所述资料线的连接,量测所述资料线的波形信号；以及
    通过所述垫片与所述扫描线的连接,量测所述扫描线的波形信号；
    其中所述第一电阻的一端电性若没耦接所述第一电压信号，则提供所述第一开关及所述第二开关的栅极控制信号为一低电位信号。
  17. 如权利要求16所述的量测信号电路的量测方法，其中，通过所述垫片与所述资料线的连接,量测所述资料线的波形信号的步骤包括：
    传递一信号给所述触发器,因而使所述第三开关、所述第四开关及所述第五开关的栅极控制信号为一高电位信号,因此使所述第三开关、所述第四开关及所述第五开关开启；
    通过所述第一电阻的阻隔,因而使所述第一开关及所述第二开关的栅极控制信号为一高电位信号,使所述第一开关开启及所述第二开关关闭；以及
    通过所述垫片量测所述资料线的波形信号。
  18. 如权利要求16所述的量测信号电路的量测方法，其中，通过所述垫片与所述扫描线的连接,量测所述扫描线的波形信号的步骤包括：
    利用激光镭射将所述第一电阻电性耦接的所述第一电压信号进行切断,因而使所述第一开关及所述第二开关的栅极控制信号为一低电位信号,因此使所述第一开关关闭及所述第二开关开启；以及通过所述垫片量测所述扫描线的波形信号。
PCT/CN2019/073197 2018-11-09 2019-01-25 量测信号电路及其量测方法 WO2020093607A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811332362.5A CN109243350B (zh) 2018-11-09 2018-11-09 量测讯号电路及其量测方法
CN201811332362.5 2018-11-09

Publications (1)

Publication Number Publication Date
WO2020093607A1 true WO2020093607A1 (zh) 2020-05-14

Family

ID=65077798

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/073197 WO2020093607A1 (zh) 2018-11-09 2019-01-25 量测信号电路及其量测方法

Country Status (2)

Country Link
CN (1) CN109243350B (zh)
WO (1) WO2020093607A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109243350B (zh) * 2018-11-09 2021-10-22 惠科股份有限公司 量测讯号电路及其量测方法
CN109360519B (zh) * 2018-11-09 2020-08-11 惠科股份有限公司 量测讯号电路及其量测方法
US10977972B2 (en) 2018-11-09 2021-04-13 HKC Corporation Limited Signal measurement circuit and measurement method therefor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008015366A (ja) * 2006-07-07 2008-01-24 Toshiba Matsushita Display Technology Co Ltd 表示装置および表示装置の検査方法
CN101847357A (zh) * 2009-03-23 2010-09-29 友达光电股份有限公司 显示面板、显示装置及其测试方法
CN102109688A (zh) * 2009-12-29 2011-06-29 上海天马微电子有限公司 液晶显示面板、阵列基板及驱动线线缺陷检测方法
CN103091918A (zh) * 2013-01-18 2013-05-08 北京京东方光电科技有限公司 阵列基板、显示装置及检测方法
CN108761853A (zh) * 2018-04-08 2018-11-06 深圳市华星光电半导体显示技术有限公司 一种液晶显示面板的点灯检测装置及方法
CN109243350A (zh) * 2018-11-09 2019-01-18 惠科股份有限公司 量测讯号电路及其量测方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002189428A (ja) * 2000-12-20 2002-07-05 Matsushita Electric Ind Co Ltd アレイ基板及びそれを用いた液晶表示装置
JP4026618B2 (ja) * 2004-05-20 2007-12-26 セイコーエプソン株式会社 電気光学装置、その検査方法および電子機器
TW200732808A (en) * 2006-02-24 2007-09-01 Prime View Int Co Ltd Thin film transistor array substrate and electronic ink display device
CN101303462A (zh) * 2008-07-04 2008-11-12 友达光电股份有限公司 液晶显示面板的检测电路与方法
CN201413440Y (zh) * 2009-06-12 2010-02-24 华映视讯（吴江）有限公司 能测试液晶单元缺陷、点线缺陷和配线缺陷的液晶显示面板
JP5351268B2 (ja) * 2010-01-06 2013-11-27 パナソニック株式会社 アクティブマトリクス基板、表示パネル及びそれらの検査方法
CN101877582A (zh) * 2010-06-22 2010-11-03 海洋王照明科技股份有限公司 单键开关控制电路
JP5833119B2 (ja) * 2011-06-30 2015-12-16 シャープ株式会社 フリップフロップ、シフトレジスタ、表示パネル、及び表示装置
CN102636928B (zh) * 2012-04-16 2015-04-15 深圳市华星光电技术有限公司 液晶显示面板配线区线路结构及液晶显示面板测试方法
CN103544912B (zh) * 2013-10-25 2016-02-03 深圳市华星光电技术有限公司 面板检测装置及显示面板
CN104992651B (zh) * 2015-07-24 2018-09-07 上海和辉光电有限公司 一种amoled面板测试电路
CN106526918B (zh) * 2016-12-16 2019-05-28 惠科股份有限公司 一种显示基板及其测试方法
CN113342201B (zh) * 2017-03-24 2022-09-20 南京瀚宇彩欣科技有限责任公司 一种内嵌式触控显示装置的测试方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008015366A (ja) * 2006-07-07 2008-01-24 Toshiba Matsushita Display Technology Co Ltd 表示装置および表示装置の検査方法
CN101847357A (zh) * 2009-03-23 2010-09-29 友达光电股份有限公司 显示面板、显示装置及其测试方法
CN102109688A (zh) * 2009-12-29 2011-06-29 上海天马微电子有限公司 液晶显示面板、阵列基板及驱动线线缺陷检测方法
CN103091918A (zh) * 2013-01-18 2013-05-08 北京京东方光电科技有限公司 阵列基板、显示装置及检测方法
CN108761853A (zh) * 2018-04-08 2018-11-06 深圳市华星光电半导体显示技术有限公司 一种液晶显示面板的点灯检测装置及方法
CN109243350A (zh) * 2018-11-09 2019-01-18 惠科股份有限公司 量测讯号电路及其量测方法

Also Published As

Publication number Publication date
CN109243350A (zh) 2019-01-18
CN109243350B (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
WO2020093607A1 (zh) 量测信号电路及其量测方法
US9158404B2 (en) Touch display device and method
US11295692B2 (en) Display device and driving method
US9626919B2 (en) Display method and display device applied to MVA wide viewing angle liquid crystal screen
WO2018082125A1 (zh) 阵列基板、液晶显示面板及液晶显示面板的制备方法
WO2020093598A1 (zh) 量测信号电路及其量测方法
WO2018010412A1 (zh) I2c传输电路及显示装置
US20180122314A1 (en) Liquid crystal display device and control method for the same
WO2020093450A1 (zh) 量测信号电路及其量测方法
US9904390B2 (en) Display device and touch display panel
US10867537B2 (en) Signal measurement circuit and measurement method thereof
WO2020093605A1 (zh) 量测信号电路及其量测方法
US11210974B2 (en) Driving circuit of display apparatus
WO2020093448A1 (zh) 一种显示装置的驱动电路及方法
WO2020093597A1 (zh) 一种显示面板的静电防护结构及显示装置
WO2020093449A1 (zh) 量测信号电路及其量测方法
US8810506B2 (en) Liquid crystal display device with touch function and touch panel
US10977972B2 (en) Signal measurement circuit and measurement method therefor
TWI497375B (zh) 觸控顯示裝置
WO2019019430A1 (zh) 阵列基板测试电路
US9429801B2 (en) LCD panel and LCD device
TWI778732B (zh) 多屏顯示裝置
WO2023044828A9 (zh) 显示模组和显示装置
US20210349564A1 (en) Electronic device with fingerprint sensing function
US20170038882A1 (en) Touch display panel and touch display device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19881565

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 01.09.2021)

122 Ep: pct application non-entry in european phase

Ref document number: 19881565

Country of ref document: EP

Kind code of ref document: A1