WO2020093604A1 - 显示面板及其驱动方法 - Google Patents

显示面板及其驱动方法 Download PDF

Info

Publication number
WO2020093604A1
WO2020093604A1 PCT/CN2019/073190 CN2019073190W WO2020093604A1 WO 2020093604 A1 WO2020093604 A1 WO 2020093604A1 CN 2019073190 W CN2019073190 W CN 2019073190W WO 2020093604 A1 WO2020093604 A1 WO 2020093604A1
Authority
WO
WIPO (PCT)
Prior art keywords
switch
electrically coupled
pixel
scan
input voltage
Prior art date
Application number
PCT/CN2019/073190
Other languages
English (en)
French (fr)
Inventor
黄笑宇
Original Assignee
惠科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 惠科股份有限公司 filed Critical 惠科股份有限公司
Publication of WO2020093604A1 publication Critical patent/WO2020093604A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Definitions

  • the present application relates to the display field, and relates to pixel circuits and related driving methods, in particular to a display panel and a driving method thereof.
  • the LCD panel is usually composed of a color filter substrate (Color), a thin film transistor array substrate (Thin Film Transistor Array Substrate, TFT Array Substrate) and a liquid crystal layer (Liquid Crystal Layer) between the two substrates (LCD)
  • the working principle is to control the rotation of the liquid crystal molecules of the liquid crystal layer by applying a driving voltage on two glass substrates, and refract the light of the backlight module to generate a picture.
  • the dual gate (Date) architecture is usually driven with 1 + 2line or 2line inversion, which will bring about the problem of bright and dark lines at low gray levels.
  • the main purpose of the present application is to provide a display panel and a driving method thereof, so as to optimize the above-mentioned problems.
  • the purpose of the present application is to provide a display panel and a driving method thereof, which can eliminate the problem of bright and dark lines in the low gray scale of the dual-gate structure of the display panel, thereby improving the display quality of the display panel.
  • a display panel proposed according to the present application includes: a substrate; a plurality of data lines, which are arranged on the substrate; a plurality of scanning lines, which are arranged on the substrate, are arranged to cross the data lines, and define A plurality of pixel regions; a plurality of pixel devices are disposed on the pixel regions and are electrically coupled to the data lines and the scanning lines, respectively; each pixel region includes at least one pixel circuit, and the pixel circuit includes : A first switch, a control terminal of the first switch is electrically coupled to a first capacitor device, a first terminal of the first switch is electrically coupled to a first node, the first switch A second terminal is electrically coupled to a first diode device; a second switch, a control terminal of the second switch is electrically coupled to a second capacitor device, and a first terminal of the second switch Electrically receiving a first input voltage signal, a second terminal of the second switch is electrically coupled to the first
  • a display panel including: a substrate; a plurality of data lines, which are arranged on the substrate; a plurality of scanning lines, which are arranged on the substrate, and are arranged to cross the data lines, and A plurality of pixel areas are defined; a plurality of pixel devices are disposed on the pixel areas and are electrically coupled to the data lines and the scan lines respectively; each pixel area includes at least one pixel circuit, the pixel
  • the circuit includes: a first switch, a control terminal of the first switch is electrically coupled to a first capacitor device, a first terminal of the first switch is electrically coupled to a first node, the first A second terminal of the switch is electrically coupled to a first diode device; a second switch, a control terminal of the second switch is electrically coupled to a second capacitor device, and a first terminal of the second switch One end electrically receives a first input voltage signal, a second end of the second switch is electrically coupled to the first node; a third switch,
  • the charging time of the turn-on voltage wherein, the first input voltage and the The magnitudes of the two input voltages are different, and the charging time of the first input voltage is greater than the charging time of the second input voltage; wherein, the other end of the first diode device is electrically coupled to a 2n- 1 row of scanning lines, n is a positive number; the other end of the second diode device is electrically coupled to a 2nth row of scanning lines, n is a positive number; wherein, the pixel devices are arranged in an array; the pixels The device has a rectangular shape.
  • Another object of the present application is a driving method of a display panel, comprising: providing a substrate; a plurality of data lines arranged on the substrate; a plurality of scanning lines arranged on the substrate and the data lines A cross configuration, and defining a plurality of pixel areas; a plurality of pixel devices, disposed on the pixel area, respectively electrically coupled with the data line and the scan line; each pixel area includes at least one pixel circuit,
  • the pixel circuit includes a first switch, a control terminal of the first switch is electrically coupled to a first capacitor device, and a first terminal of the first switch is electrically coupled to a first node.
  • a second terminal of the first switch is electrically coupled to a first diode device; a second switch, a control terminal of the second switch is electrically coupled to a second capacitor device, and the second switch A first terminal of the electronically receives a first input voltage signal, a second terminal of the second switch is electrically coupled to the first node; a third switch, a control terminal of the third switch is electrically Coupled to the first capacitor device, a first end of the third switch is electrically A second node is coupled, a second terminal of the third switch is electrically coupled to a second diode device; a fourth switch, a control terminal of the fourth switch is electrically coupled to the first node Two capacitor devices, a first terminal of the fourth switch electrically receives a second input voltage signal, a second terminal of the fourth switch is electrically coupled to the second node; during the first scan, Apply a first turn-on voltage to the pixel devices on the 2n-1 scan line; during a second scan, apply a second turn-on voltage to the pixel devices on the
  • the polarities of the two pixel devices on the scanning line on the 2n-1th row and the scanning line on the 2nth row are the same.
  • the polarities of adjacent pixel devices are different on the same scan line.
  • the pixel devices on the scanning line on the 2n-1th row and the pixel devices on the scanning line on the 2n + 1th row are different in polarity, and the scanning on the 2n-2th row
  • the pixel devices on the line and the pixel devices on the 2n-th scan line have different polarities.
  • the polarities of the same pixel devices of two adjacent frames are different.
  • the step of applying a first input voltage to the pixel device on the scan line of 2n-1 rows during the first scan includes: by adjusting the first A falling period of a low voltage signal provided by the capacitive device and a rising period of a low voltage signal provided by the second capacitive device; and thus a signal period of the first input voltage.
  • the step of applying a second input voltage to the pixel device on the scan line of 2n rows during the second scan includes: by adjusting the first capacitor device A rising period of a low voltage signal provided and a falling period of a low voltage signal provided by the second capacitor device; and thus a signal period of the second input voltage.
  • the polarities of the two pixel devices on the scanning line on the 2n-1th row and the scanning line on the 2nth row are the same.
  • the present application can eliminate the problem of bright and dark lines in the low gray scale of the dual-gate structure of the display panel, thereby improving the display quality of the display panel.
  • FIG. 1 is a partial schematic diagram of an exemplary display panel.
  • FIG. 2 is an exemplary schematic diagram of scanning line charging.
  • FIG. 3 is a schematic diagram of an exemplary scan line turn-on voltage.
  • 4a is a partial schematic diagram of a display panel according to an embodiment of the application.
  • 4b is a schematic diagram of a driving circuit of a display panel according to an embodiment of the application.
  • FIG. 5a is a schematic diagram of a scan line turn-on voltage according to an embodiment of the present application.
  • 5b is a schematic diagram of charging a first capacitor device and a second capacitor device according to an embodiment of the application.
  • FIG. 5c is a schematic diagram of a scan line input voltage according to an embodiment of the application.
  • FIG. 6 is a flowchart of a driving method of a display panel according to an embodiment of the application.
  • FIG. 1 is a partial schematic diagram of an exemplary pixel circuit
  • FIG. 2 is an exemplary scan line charging diagram
  • FIG. 3 is an exemplary scan line turn-on voltage diagram.
  • An exemplary display panel 10 includes: a substrate (not shown); a plurality of data lines D1 to D7 disposed on the substrate; and a plurality of scan lines G1 to G6, which are arranged on the substrate and cross the data line, define a plurality of pixel areas; a plurality of pixel devices 111, 112 are arranged on the substrate and are located in the pixel area, The pixel devices 111, 112 are electrically coupled to the data lines and the scan lines, respectively; and a plurality of active switches 140 are respectively coupled to the corresponding data lines, scan lines, and pixel devices 111, 112; The adjacent scan line in the 2n-1th row and the scan line in the 2nth row are coupled to the same data line.
  • N is a positive number.
  • This circuit design is also called a half-source driving circuit.
  • the pixel voltage configuration of such a circuit can be, for example, Two-column inversion method (as shown in Figure 2), when charging, the scan-on voltage of the pixel devices 111, 112 on the panel, from positive polarity to positive polarity or negative polarity to negative polarity, there is no voltage across or across The pressure is very small, in this case, the pixel devices 111, 112 will be relatively saturated when charging, and the final The parameters such as the panel brightness presented can achieve the desired display effect.
  • the scan-on voltage of the pixel devices 111 and 112 on the panel changes from positive polarity to negative polarity or from negative polarity to positive polarity, that is, the polarity is changed
  • the voltage across the pixel device 111 on the display panel is relatively large.
  • Switching requires a "climbing" time after step-up or step-down, and the parity pixel devices 111 and 112 have the same scan-on voltage (AB). At this time, the charging of the pixel device 111 and the charging of the pixel device 112 are relatively undetermined.
  • the display parameters such as the brightness of the pixel device 111 will not achieve the desired effect, and finally the display panel 10 will be darker, as shown in the pixel display area 200, which will form a problem of bright and dark lines, affecting the display panel 10 The quality and display effect.
  • FIG. 4a is a partial schematic diagram of a display panel according to an embodiment of the application
  • FIG. 4b is a schematic diagram of a driving circuit of a display panel according to an embodiment of the application
  • FIG. 5a is a schematic diagram of a scan line turn-on voltage according to an embodiment of the application. Please refer to FIG. 4a, FIG. 4b and FIG. 5a at the same time.
  • a display panel 20 includes: a substrate (not shown); a plurality of data lines D1-D7 are disposed on the substrate Upper; a plurality of scanning lines G1 to G6, which are arranged on the substrate, and are arranged across the data lines D1 to D7, and define a plurality of pixel areas 100; a plurality of pixel devices 120, 122, 124, 126, set On the pixel area 100, and are electrically coupled to the data lines D1-D3 and the scanning lines G1-G2, respectively; each pixel area 100 includes at least one pixel circuit 21, and the pixel circuit 21 includes: A first switch T10, a control terminal 101a of the first switch T10 is electrically coupled to a first capacitor device C1, and a first terminal 101b of the first switch T10 is electrically coupled to a first node P1 ( n), a second terminal 101c of the first switch T10 is electrically coupled to a first diode device 150; a second switch T20, a
  • the pixel devices 122 and 126 are pixel devices coupled to odd scan lines G1 (ie, scan lines in the 2n-1th row).
  • the pixel devices 120 and 124 are pixel devices to which the even-numbered scanning lines G2 (that is, the 2n-th scanning lines) are coupled.
  • the polarities of the two pixel devices 122 and 124 on the scan line G1 in the 2n-1th row and the scan line G2 in the 2nth row are the same.
  • the polarities of adjacent pixel devices 122 and 126 are different.
  • the pixel device 122 on the scan line G1 in the 2n-1th row and the pixel device 128 on the scan line G3 in the 2n + 1th row have different polarities, and the The pixel device 120 on the scanning line G2 of the 2n-2th row has a different polarity from the pixel device 130 on the scanning line G4 of the 2nth row.
  • the polarities of the same pixel devices (120, 130) (122, 128) in two adjacent frames are different.
  • FIG. 5b is a schematic diagram of charging a first capacitor device and a second capacitor device according to an embodiment of the application
  • FIG. 5c is a schematic diagram of scanning line input voltage according to an embodiment of the application. Please refer to FIG. 4a, FIG. 4b, FIG. 5a, FIG. 5b and FIG. 5c at the same time.
  • a display panel 20 includes: a substrate (not shown); a plurality of data lines D1 to D7 , Set on the substrate; a plurality of scanning lines G1 ⁇ G6, set on the substrate, intersect with the data lines D1 ⁇ D7, and define a plurality of pixel areas 100; a plurality of pixel devices 120, 122 , 124, 126, disposed on the pixel area 100, and electrically coupled to the data lines D1 to D3 and the scan lines G1 to G2, respectively; each pixel area 100 includes at least one pixel circuit 21,
  • the pixel circuit 21 includes a first switch T10, a control terminal 101a of the first switch T10 is electrically coupled to a first capacitor device C1, and a first terminal 101b of the first switch T10 is electrically coupled A first node P1 (n), a second terminal 101c of the first switch T10 is electrically coupled to a first diode device 150; a second switch T20, a control terminal of the second switch T20
  • the pixel devices 122 and 126 are pixel devices coupled to odd scan lines G1 (ie, scan lines in the 2n-1th row).
  • the pixel devices 120 and 124 are pixel devices to which the even-numbered scanning lines G2 (that is, the 2n-th scanning lines) are coupled.
  • the polarities of the two pixel devices 122 and 124 on the scan line G1 in the 2n-1th row and the scan line G2 in the 2nth row are the same.
  • the polarities of adjacent pixel devices 122 and 126 are different.
  • the pixel device 122 on the scan line G1 in the 2n-1th row and the pixel device 128 on the scan line G3 in the 2n + 1th row have different polarities, and the The pixel device 120 on the scanning line G2 of the 2n-2th row has a different polarity from the pixel device 130 on the scanning line G4 of the 2nth row.
  • the polarities of the same pixel devices (120, 130) (122, 128) in two adjacent frames are different.
  • a driving method of the display panel 20 includes: providing a substrate (not shown); A plurality of data lines D1 to D7 are provided on the substrate; a plurality of scan lines G1 to G6 are provided on the substrate and are arranged to cross the data lines D1 to D7 and define a plurality of pixel areas 100; A plurality of pixel devices 120, 122, 124, and 126 are disposed on the pixel area 100, and are electrically coupled to the data lines D1 to D3 and the scanning lines G1 to G2, respectively; each pixel area 100 includes at least A pixel circuit 21, the pixel circuit 21 includes: a first switch T10, a control terminal 101a of the first switch T10 is electrically coupled to a first capacitor device C1, a first of the first switch T10 The terminal 101b is electrical
  • a second terminal 201c of the second switch T20 is electrically coupled to the first node P1 (n); a third switch T30, a control terminal 301a of the third switch T30 is electrically coupled In the first capacitor device C1, a first terminal 301b of the third switch T30 is electrically coupled to a second node P2 (n), and a second terminal 301c of the third switch T30 is electrically coupled to a A second diode device 160; a fourth switch T40, a control terminal 401a of the fourth switch T40 is electrically coupled to the second capacitor device C2, a first terminal 401b of the fourth switch T40 is electrically Receiving a second input voltage signal CI2, a second terminal 401c of the fourth switch T40 is electrically coupled to the second node P2 (n); during the first scan, the scan line G1 of 2n-1 rows
  • the pixel devices 122, 126 on the first apply a first turn-on voltage (A1-B1); during the second scan, apply a second turn
  • the pixel devices 122 and 126 are pixel devices coupled to odd scan lines G1 (ie, scan lines in the 2n-1th row).
  • the pixel devices 120 and 124 are pixel devices to which the even-numbered scanning lines G2 (that is, the 2n-th scanning lines) are coupled.
  • the first input voltage (E1-F1) is applied to the pixel devices 122, 126 on the scan line G1 of 2n-1 rows during the first scan
  • the steps include: adjusting the falling period of a low voltage signal a provided by the first capacitor device C1 and the rising period of a low voltage signal b provided by the second capacitor device C2; and thus generating the first input The signal period t1 of the voltage (E1-F1).
  • the driving method, the step of applying a second input voltage (E2-F2) to the pixel devices 120, 124 on the scan line G2 of 2n rows during the second scan includes : By adjusting the rising period of a low voltage signal a provided by the first capacitor device C1 and the falling period of a low voltage signal b provided by the second capacitor device C2; and thus generating the second input voltage ( E2-F2) signal period t2.
  • two pixel devices 122 and 124 on the same data line D2 the scanning line G1 in the 2n-1th row and the scanning line G2 in the 2nth row have the same polarity.
  • the display panel may include an LCD (Liquid Crystal) Display panel, wherein the LCD (Liquid Crystal) Display panel includes: a switch array (thin film transistor, TFT) substrate, a color filter layer (color filter) , CF) substrate and the liquid crystal layer formed between the two substrates, the display panel may also be an OLED (Organic Light-Emitting Diode) panel, or a QLED (Quantum Dots Light-Emitting Diode) panel.
  • LCD Liquid Crystal
  • TFT thin film transistor
  • color filter layer color filter
  • CF color filter layer formed between the two substrates
  • OLED Organic Light-Emitting Diode
  • QLED Quadantum Dots Light-Emitting Diode
  • a substrate is provided.
  • a plurality of data lines are disposed on the substrate.
  • a plurality of scan lines are provided on the substrate, are arranged to cross the data lines, and define a plurality of pixel areas.
  • a plurality of pixel devices are disposed on the pixel area, and are electrically coupled to the data line and the scan line, respectively.
  • each pixel area includes at least one pixel circuit
  • the pixel circuit includes: a first switch, a control terminal of the first switch is electrically coupled to a first capacitor device, A first terminal of the first switch is electrically coupled to a first node, a second terminal of the first switch is electrically coupled to a first diode device; a second switch, the second A control terminal of the switch is electrically coupled to a second capacitor device, a first terminal of the second switch electrically receives a first input voltage signal, and a second terminal of the second switch is electrically coupled to the switch A first switch; a third switch, a control terminal of the third switch is electrically coupled to the first capacitor device, and a first terminal of the third switch is electrically coupled to a second node.
  • a second terminal of the third switch is electrically coupled to a second diode device; a fourth switch, a control terminal of the fourth switch is electrically coupled to the second capacitor device, the fourth A first terminal of the switch electrically receives a second input voltage signal, and a second terminal of the fourth switch is electrically coupled to the first Node.
  • a first turn-on voltage is applied to the pixel devices on the scan line of 2n-1 rows.
  • a second turn-on voltage is applied to the pixel devices on the scan line of 2n rows.
  • a first input voltage is applied to the pixel devices on the scan line of 2n-1 rows.
  • a second input voltage is applied to the pixel devices on the scan line of 2n rows.
  • the present application can eliminate the problem of bright and dark lines in the low gray scale of the dual-gate structure of the display panel, thereby improving the display image quality of the display panel, and thus has industrial applicability.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一种显示面板（20）及其驱动方法，显示面板（20）包括：一基板；多条数据线（D1～D7），设置于基板上；多条扫描线（G1～G6），设置于基板上，与数据线（D1～D7）交叉配置，并定义出多个像素区（100）；多个像素装置（120，122，124，126），设置于像素区（100）上，且分别与数据线（D1～D3）及扫描线（G1～G2）电性耦接；每个像素区（100）包括至少一像素电路（21）；在第一扫描期间，对2n-1行扫描线（G1）上的像素装置（122， 126）施加第一开启电压（A1-B1）；以及在第二扫描期间，对2n行扫描线（G2）上的像素装置（120， 124）施加第二开启电压（A1-B1）。

Description

显示面板及其驱动方法 技术领域
本申请关于显示领域，涉及像素电路及相关的驱动方式，特别是涉及一种显示面板及其驱动方法。
背景技术
这里的陈述仅提供与本案申请有关的背景信息，而不必然地构成现有技术。
液晶显示面板通常是由一彩膜基板(Color Filter，CF)、一薄膜晶体管阵列基板(Thin Film Transistor Array Substrate，TFT Array Substrate)以及一配置于两基板间的液晶层(Liquid Crystal Layer，LCD)所构成，其工作原理是通过在两片玻璃基板上施加驱动电压来控制液晶层的液晶分子的旋转，将背光模组的光线折射出来产生画面。
而目前液晶显示器为了节约成本，很多面板厂都会采用双栅极(dual Gate)架构，数据线(data line)减半，即源极晶粒软模接合颗数可以减半，扫描线(scan line)翻倍，即栅极晶粒软模接合颗数翻倍，但是栅极晶粒软模接合比源极晶粒软模接合便宜很多，所以总的来讲双栅极(dual Gate)架构会降低成本。但是为了画质，双栅极(dual Gate)架构通常会搭配1+2line或2line反转方式来驱动，这样就会带来低灰阶下的亮暗线问题。
双栅极(dual Gate)架构搭配2line反转方式时，会出现亮暗线问题。充电时，从正极性到正极性或负极性到负极性时，无跨压或跨压很小，这个像素充电就会比较饱和，亮度就会是预期的亮度；当从正极性到负极性或由负极性到正极性时，跨压比较大，且因为电阻电容负载的原因，电压切换需要爬坡时间，此时像素充电比较不会饱和，达不到预期的亮度，会偏暗，就会出现亮暗线，在低灰阶下会比较明显。
因此，本申请的主要目的在于提供一种显示面板及其驱动方法，以更优化上述所提的问题。
发明内容
为了解决上述技术问题，本申请的目的在于，提供一种显示面板及其驱动方法，其能消除显示面板在双栅极架构中低灰阶下亮暗线问题，从而提高显示面板的显示画质。
本申请的目的及解决其技术问题是采用以下技术方案来实现的。依据本申请提出的一种显示面板，包括：一基板；多条数据线，设置于所述基板上；多条扫描线，设置于所述基板上，与所述数据线交叉配置，并定义出多个像素区；多个像素装置，设置于所述像素区上，且分别与所述数据线及所述扫描线电性耦接；每个像素区包括至少一像素电路,所述像素电 路包括：一第一开关，所述第一开关的一控制端电性耦接一第一电容装置，所述第一开关的一第一端电性耦接一第一节点，所述第一开关的一第二端电性耦接一第一二极体装置；一第二开关，所述第二开关的一控制端电性耦接一第二电容装置，所述第二开关的一第一端电性接收一第一输入电压信号，所述第二开关的一第二端电性耦接所述第一节点；一第三开关，所述第三开关的一控制端电性耦接所述第一电容装置，所述第三开关的一第一端电性耦接一第二节点，所述第三开关的一第二端电性耦接一第二二极体装置；一第四开关，所述第四开关的一控制端电性耦接所述第二电容装置，所述第四开关的一第一端电性接收一第二输入电压信号，所述第四开关的一第二端电性耦接所述第二节点；在第一扫描期间，对2n-1行扫描线上的所述像素装置施加第一开启电压；以及在第二扫描期间，对2n行扫描线上的所述像素装置施加第二开启电压；其中，相邻的第2n-1行扫描线与第2n行扫描线耦接于同一数据线，n为正数；其中，所述第一开启电压与所述第二电开启压的大小为相同，且所述第一开启电压的充电时间等于所述第二开启电压的充电时间；其中，所述第一二极体装置另一端电性耦接一第2n-1行扫描线，n为正数；所述第二二极体装置另一端电性耦接一第2n行扫描线，n为正数。
本申请的目的及解决其技术问题还可以采用以下技术方案来实现的。
本申请的另一目的为一种显示面板，包括：一基板；多条数据线，设置于所述基板上；多条扫描线，设置于所述基板上，与所述数据线交叉配置，并定义出多个像素区；多个像素装置，设置于所述像素区上，且分别与所述数据线及所述扫描线电性耦接；每个像素区包括至少一像素电路,所述像素电路包括：一第一开关，所述第一开关的一控制端电性耦接一第一电容装置，所述第一开关的一第一端电性耦接一第一节点，所述第一开关的一第二端电性耦接一第一二极体装置；一第二开关，所述第二开关的一控制端电性耦接一第二电容装置，所述第二开关的一第一端电性接收一第一输入电压信号，所述第二开关的一第二端电性耦接所述第一节点；一第三开关，所述第三开关的一控制端电性耦接所述第一电容装置，所述第三开关的一第一端电性耦接一第二节点，所述第三开关的一第二端电性耦接一第二二极体装置；一第四开关，所述第四开关的一控制端电性耦接所述第二电容装置，所述第四开关的一第一端电性接收一第二输入电压信号，所述第四开关的一第二端电性耦接所述第二节点；在第一扫描期间，对2n-1行扫描线上的所述像素装置施加第一开启电压；在第二扫描期间，对2n行扫描线上的所述像素装置施加第二开启电压；在第一扫描期间，对2n-1行扫描线上的所述像素装置施加第一输入电压；以及在第二扫描期间，对2n行扫描线上的所述像素装置施加第二输入电压；其中，相邻的第2n-1行扫描线与第2n行扫描线耦接于同一数据线，n为正数；其中，所述第一开启电压与所述第二开启电压的大小为相同，且所述第一开启电 压的充电时间等于所述第二开启电压的充电时间；其中，所述第一输入电压与所述第二输入电压的大小为相异，且所述第一输入电压的充电时间大于所述第二输入电压的充电时间；其中，所述第一二极体装置另一端电性耦接一第2n-1行扫描线，n为正数；所述第二二极体装置另一端电性耦接一第2n行扫描线，n为正数；其中，所述像素装置为阵列式排列；所述像素装置为矩形形状。
本申请的又一目的为一种显示面板的驱动方法，包括：提供一基板；多条数据线，设置于所述基板上；多条扫描线，设置于所述基板上，与所述数据线交叉配置，并定义出多个像素区；多个像素装置，设置于所述像素区上，分别与所述数据线及所述扫描线电性耦接；每个像素区包括至少一像素电路,所述像素电路包括：一第一开关，所述第一开关的一控制端电性耦接一第一电容装置，所述第一开关的一第一端电性耦接一第一节点，所述第一开关的一第二端电性耦接一第一二极体装置；一第二开关，所述第二开关的一控制端电性耦接一第二电容装置，所述第二开关的一第一端电性接收一第一输入电压信号，所述第二开关的一第二端电性耦接所述第一节点；一第三开关，所述第三开关的一控制端电性耦接所述第一电容装置，所述第三开关的一第一端电性耦接一第二节点，所述第三开关的一第二端电性耦接一第二二极体装置；一第四开关，所述第四开关的一控制端电性耦接所述第二电容装置，所述第四开关的一第一端电性接收一第二输入电压信号，所述第四开关的一第二端电性耦接所述第二节点；在第一扫描期间，对2n-1行扫描线上的所述像素装置施加第一开启电压；在第二扫描期间，对2n行扫描线上的所述像素装置施加第二开启电压；在第一扫描期间，对2n-1行扫描线上的所述像素装置施加第一输入电压；以及在第二扫描期间，对2n行扫描线上的所述像素装置施加第二输入电压；其中，相邻的第2n-1行扫描线与第2n行扫描线耦接于同一数据线，n为正数；其中，所述第一开启电压与所述第二开启电压的大小为相同，且所述第一开启电压的充电时间等于所述第二开启电压的充电时间；其中，所述第一输入电压与所述第二输入电压的大小为相异，且所述第一输入电压的充电时间大于所述第二输入电压的充电时间；其中，所述第一二极体装置另一端电性耦接一第2n-1行扫描线，n为正数；所述第二二极体装置另一端电性耦接一第2n行扫描线，n为正数。
在本申请的一实施例中，于同一数据线，第2n-1行扫描线和第2n行扫描线上的两个像素装置的极性相同。
在本申请的一实施例中，于同一扫描线，相邻像素装置的极性相异。
在本申请的一实施例中，于同一数据线，第2n-1行扫描线上的像素装置与第2n+1行扫描线上的像素装置的极性相异，且第2n-2行扫描线上的像素装置与第2n行扫描线上的像素装置的极性相异。
在本申请的一实施例中，相邻两帧画面的相同所述像素装置的极性相异。
在本申请的一实施例中，所述驱动方法，所述在第一扫描期间，对2n-1行扫描线上的所述像素装置施加第一输入电压的步骤包括：通过调整所述第一电容装置所提供的一低电压信号的下降周期及所述第二电容装置所提供的一低电压信号上升周期；以及因而产生所述第一输入电压的信号周期。
在本申请的一实施例中，所述驱动方法，所述在第二扫描期间，对2n行扫描线上的所述像素装置施加第二输入电压的步骤包括：通过调整所述第一电容装置所提供的一低电压信号的上升周期及所述第二电容装置所提供的一低电压信号下降周期；以及因而产生所述第二输入电压的信号周期。
在本申请的一实施例中，所述驱动方法，于同一数据线，第2n-1行扫描线和第2n行扫描线上的两个像素装置的极性相同。
本申请能消除显示面板在双栅极架构中低灰阶下亮暗线问题，从而提高显示面板的显示画质。
附图说明
图1为范例性的显示面板局部示意图。
图2为范例性的扫描线充电示意图。
图3为范例性的扫描线开启电压示意图。
图4a为本申请一实施例的显示面板局部示意图。
图4b为本申请一实施例的显示面板的驱动电路示意图。
图5a为本申请一实施例的扫描线开启电压示意图。
图5b为本申请一实施例第一电容装置及第二电容装置的充电示意图。
图5c为本申请一实施例的扫描线输入电压示意图。
图6为本申请一实施例的显示面板的驱动方法流程图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。
附图和说明被认为在本质上是示出性的，而不是限制性的。在图中，结构相似的装置是以相同标号表示。另外，为了理解和便于描述，附图中示出的每个组件的尺寸和厚度是任意示出的，但是本申请不限于此。
在附图中，为了清晰起见，夸大了层、膜、面板、区域等的厚度。在附图中，为了理解和便于描述，夸大了一些层和区域的厚度。将理解的是，当例如层、膜、区域或基底的组件被称作“在”另一组件“上”时，所述组件可以直接在所述另一组件上，或者也可以存在中间组件。
另外，在说明书中，除非明确地描述为相反的，否则词语“包括”将被理解为意指包括所述组件，但是不排除任何其它组件。此外，在说明书中，“在......上”意指位于目标组件上方或者下方，而不意指必须位于基于重力方向的顶部上。
在说明书及申请专利范围当中使用了某些词汇来指称特定的组件。本领域一般技术人员应可理解，电子设备制造商可能会用不同的名词来称呼同一组件。本说明书及申请专利范围并不以名称的差异来作为区别组件的方式，而是以组件在功能上的差异来作为区别的基准。在通篇说明书及申请专利范围当中所提及的“包括”是开放式的用语，故应解释成“包括但不限定于”。此外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述第一装置电性连接于第二装置，则代表该第一装置可直接连接于该第二装置，或通过其他装置或连接手段间接地连接至该第二装置。
为更进一步阐述本申请为达成预定申请目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本申请提出的一种显示面板及其驱动方法，其具体实施方式、结构、特征及其功效，详细说明如后。
图1为范例性的像素电路局部示意图，图2为范例性的扫描线充电示意图及图3为范例性的扫描线开启电压示意图。请同时参考图1、图2及图3，一种范例性的显示面板10，包括：一基板(图未示)；多条数据线D1～D7，设置于所述基板上；多条扫描线G1～G6，设置于所述基板上，并与所述数据线交叉配置，定义出多个像素区；多个像素装置111，112，设置于所述基板上，并位于所述像素区内，所述像素装置111，112分别与所述数据线和所述扫描线电性耦接；以及多个主动开关140，分别耦接对应的数据线、扫描线及像素装置111，112；其中，相邻的第2n-1行扫描线与第2n行扫描线耦接于同一数据线，n为正数，此电路设计又称为半源极驱动电路，对此类电路的像素电压配置可例如为两列反转方式(如图2所示)，充电时，面板上像素装置111，112的扫描开启电压，从正极性到正极性或负极性到负极性时，其之间无跨压或跨压很小，这种情况下的像素装置111，112充电就会比较饱和，其最终呈现的面板亮度等参数可以达到预期的显示效果。
但，当面板上像素装置111，112的扫描开启电压从正极性到负极性或由负极性到正极性，即变换极性时，显示面板上的像素装置111跨压相对会比较大，电压的切换需要经过升压或降压的“爬坡”时间，而奇偶像素装置111，112的扫描开启电压(A-B)相同，此时像 素装置111的充电对于像素装置112的充电，其相对而定不会饱和，即像素装置111的亮度等显示参数达不到预期的效果，最终于显示面板10上会显示偏暗，其如像素显示区域200所示，进而形成亮暗线的问题，影响显示面板10的质量和显示效果。
图4a为本申请一实施例的显示面板局部示意图、图4b为本申请一实施例的显示面板的驱动电路示意图及图5a为本申请一实施例的扫描线开启电压示意图。请同时参考图4a、图4b及图5a，在本申请的一实施例中，一种显示面板20，包括：一基板(图未示)；多条数据线D1～D7，设置于所述基板上；多条扫描线G1～G6，设置于所述基板上，与所述数据线D1～D7交叉配置，并定义出多个像素区100；多个像素装置120、122、124、126，设置于所述像素区100上，且分别与所述数据线D1～D3及所述扫描线G1～G2电性耦接；每个像素区100包括至少一像素电路21,所述像素电路21包括：一第一开关T10，所述第一开关T10的一控制端101a电性耦接一第一电容装置C1，所述第一开关T10的一第一端101b电性耦接一第一节点P1(n)，所述第一开关T10的一第二端101c电性耦接一第一二极体装置150；一第二开关T20，所述第二开关T20的一控制端201a电性耦接一第二电容装置C2，所述第二开关T20的一第一端201b电性接收一第一输入电压信号CI1，所述第二开关T20的一第二端201c电性耦接所述第一节点P1(n)；一第三开关T30，所述第三开关T30的一控制端301a电性耦接所述第一电容装置C1，所述第三开关T30的一第一端301b电性耦接一第二节点P2(n)，所述第三开关T30的一第二端301c电性耦接一第二二极体装置160；一第四开关T40，所述第四开关T40的一控制端401a电性耦接所述第二电容装置C2，所述第四开关T40的一第一端401b电性接收一第二输入电压信号CI2，所述第四开关T40的一第二端401c电性耦接所述第二节点P2(n)；在第一扫描期间，对2n-1行扫描线G1上的所述像素装置122、126施加第一开启电压(A1-B1)；以及在第二扫描期间，对2n行扫描线G2上的所述像素装置120、124施加第二开启电压(A1-B1)；其中，相邻的第2n-1行扫描线G1与第2n行扫描线G2耦接于同一数据线，n为正数；其中，所述第一开启电压(A1-B1)与所述第二电开启压(A1-B1)的大小为相同，且所述第一开启电压(A1-B1)的充电时间t等于所述第二开启电压(A1-B1)的充电时间t；其中，所述第一二极体装置150另一端电性耦接一第2n-1行扫描线G1，n为正数；所述第二二极体装置160另一端电性耦接一第2n行扫描线G2，n为正数；所述第一二极体装置150及所述第二二极体装置160为单向导通二极体，可以避免所述第一输入电压信号CI1端及所述第二输入电压信号CI2端的静电放电反灌至栅极驱动芯片，造成异常。
在本申请的一实施例中，像素装置122、126为奇数扫描线G1(即第2n-1行扫描线)所耦接的像素装置。像素装置120、124为偶数扫描线G2(即第2n行扫描线)所耦接的像素装置。
在本申请的一实施例中，于同一数据线D2，第2n-1行扫描线G1和第2n行扫描线G2上的两个像素装置122、124的极性相同。
在本申请的一实施例中，于同一扫描线G1，相邻像素装置122、126的极性相异。
在本申请的一实施例中，于同一数据线D2，第2n-1行扫描线G1上的像素装置122与第2n+1行扫描线G3上的像素装置128的极性相异，且第2n-2行扫描线G2上的像素装置120与第2n行扫描线G4上的像素装置130的极性相异。
在本申请的一实施例中，相邻两帧画面的相同所述像素装置(120、130)(122、128)的极性相异。
图5b为本申请一实施例第一电容装置及第二电容装置的充电示意图及图5c为本申请一实施例的扫描线输入电压示意图。请同时参考图4a、图4b、图5a、图5b及图5c，在本申请的一实施例中，一种显示面板20，包括：一基板(图未示)；多条数据线D1～D7，设置于所述基板上；多条扫描线G1～G6，设置于所述基板上，与所述数据线D1～D7交叉配置，并定义出多个像素区100；多个像素装置120、122、124、126，设置于所述像素区100上，且分别与所述数据线D1～D3及所述扫描线G1～G2电性耦接；每个像素区100包括至少一像素电路21,所述像素电路21包括：一第一开关T10，所述第一开关T10的一控制端101a电性耦接一第一电容装置C1，所述第一开关T10的一第一端101b电性耦接一第一节点P1(n)，所述第一开关T10的一第二端101c电性耦接一第一二极体装置150；一第二开关T20，所述第二开关T20的一控制端201a电性耦接一第二电容装置C2，所述第二开关T20的一第一端201b电性接收一第一输入电压信号CI1，所述第二开关T20的一第二端201c电性耦接所述第一节点P1(n)；一第三开关T30，所述第三开关T30的一控制端301a电性耦接所述第一电容装置C1，所述第三开关T30的一第一端301b电性耦接一第二节点P2(n)，所述第三开关T30的一第二端301c电性耦接一第二二极体装置160；一第四开关T40，所述第四开关T40的一控制端401a电性耦接所述第二电容装置C2，所述第四开关T40的一第一端401b电性接收一第二输入电压信号CI2，所述第四开关T40的一第二端401c电性耦接所述第二节点P2(n)；在第一扫描期间，对2n-1行扫描线G1上的所述像素装置122、126施加第一开启电压(A1-B1)；在第二扫描期间，对2n行扫描线G2上的所述像素装置120、124施加第二开启电压(A1-B1)；在第一扫描期间，对2n-1行扫描线G1上的所述像素装置122、126施加第一输入电压(E1-F1)；以及在第二扫描期间，对2n行扫描线G2上的所述像素装置120、124施加第二输入电压(E2-F2)；其中，相邻的第2n-1行扫描线G1与第2n行扫描线G2耦接于同一数据线，n为正数；其中，所述第一开启电压(A1-B1)与所述第二开启电压(A1-B1)的大小为相同，且所述第一开启电压(A1-B1)的充电时间t等于所述第二开启电压(A1-B1)的充电时 间t；其中，所述第一输入电压(E1-F1)与所述第二输入电压(E2-F2)的大小为相异，且所述第一输入电压(E1-F1)的充电时间t1大于所述第二输入电压(E2-F2)的充电时间t2(举例：奇数行的充电时间大于偶数行的充电时间，来补偿因电压切换爬坡损失掉的时间，从而使充电效果达到一样，使正极性到负极性或负极性到正极性时，充电也能达到预期，亮度达到预期值，而不是偏暗)；其中，所述第一二极体装置150另一端电性耦接一第2n-1行扫描线G1，n为正数；所述第二二极体装置160另一端电性耦接一第2n行扫描线G2，n为正数；所述第一二极体装置150及所述第二二极体装置160为单向导通二极体，可以避免所述第一输入电压信号CI1端及所述第二输入电压信号CI2端的静电放电反灌至栅极驱动芯片，造成异常；其中，所述像素装置120、122、124、126为阵列式排列；所述像素装置120、122、124、126为矩形形状。
在本申请的一实施例中，像素装置122、126为奇数扫描线G1(即第2n-1行扫描线)所耦接的像素装置。像素装置120、124为偶数扫描线G2(即第2n行扫描线)所耦接的像素装置。
在本申请的一实施例中，于同一数据线D2，第2n-1行扫描线G1和第2n行扫描线G2上的两个像素装置122、124的极性相同。
在本申请的一实施例中，于同一扫描线G1，相邻像素装置122、126的极性相异。
在本申请的一实施例中，于同一数据线D2，第2n-1行扫描线G1上的像素装置122与第2n+1行扫描线G3上的像素装置128的极性相异，且第2n-2行扫描线G2上的像素装置120与第2n行扫描线G4上的像素装置130的极性相异。
在本申请的一实施例中，相邻两帧画面的相同所述像素装置(120、130)(122、128)的极性相异。
请参考图5b,在本申请的一实施例中，所述第一电容装置C1具有一电压(C1-D1)信号周期A,并提供的一低电压信号a；所述第二电容装置C2具有一电压(C2-D2)信号周期B,并提供的一低电压信号b,其中B＝2A；b≥a。
图6为本申请一实施例的显示面板的驱动方法流程图。请再参考图4a、图4b、图5a、图5b、图5c及图6，在本申请的一实施例中，一种显示面板20的驱动方法，包括：提供一基板(图未示)；多条数据线D1～D7，设置于所述基板上；多条扫描线G1～G6，设置于所述基板上，与所述数据线D1～D7交叉配置，并定义出多个像素区100；多个像素装置120、122、124、126，设置于所述像素区100上，分别与所述数据线D1～D3及所述扫描线G1～G2电性耦接；每个像素区100包括至少一像素电路21,所述像素电路21包括：一第一开关T10，所述第一开关T10的一控制端101a电性耦接一第一电容装置C1，所述第一开关T10的一第 一端101b电性耦接一第一节点P1(n)，所述第一开关T10的一第二端101c电性耦接一第一二极体装置150；一第二开关T20，所述第二开关T20的一控制端201a电性耦接一第二电容装置C2，所述第二开关T20的一第一端201b电性接收一第一输入电压信号CI1，所述第二开关T20的一第二端201c电性耦接所述第一节点P1(n)；一第三开关T30，所述第三开关T30的一控制端301a电性耦接所述第一电容装置C1，所述第三开关T30的一第一端301b电性耦接一第二节点P2(n)，所述第三开关T30的一第二端301c电性耦接一第二二极体装置160；一第四开关T40，所述第四开关T40的一控制端401a电性耦接所述第二电容装置C2，所述第四开关T40的一第一端401b电性接收一第二输入电压信号CI2，所述第四开关T40的一第二端401c电性耦接所述第二节点P2(n)；在第一扫描期间，对2n-1行扫描线G1上的所述像素装置122、126施加第一开启电压(A1-B1)；在第二扫描期间，对2n行扫描线G2上的所述像素装置120、124施加第二开启电压(A1-B1)；在第一扫描期间，对2n-1行扫描线G1上的所述像素装置122、126施加第一输入电压(E1-F1)；以及在第二扫描期间，对2n行扫描线G2上的所述像素装置120、124施加第二输入电压(E2-F2)；其中，相邻的第2n-1行扫描线G1与第2n行扫描线G2耦接于同一数据线，n为正数；其中，所述第一开启电压(A1-B1)与所述第二开启电压(A1-B1)的大小为相同，且所述第一开启电压(A1-B1)的充电时间t等于所述第二开启电压(A1-B1)的充电时间t；其中，所述第一输入电压(E1-F1)与所述第二输入电压(E2-F2)的大小为相异，且所述第一输入电压(E1-F1)的充电时间t1大于所述第二输入电压(E2-F2)的充电时间t2(举例：奇数行的充电时间大于偶数行的充电时间，来补偿因电压切换爬坡损失掉的时间，从而使充电效果达到一样，使正极性到负极性或负极性到正极性时，充电也能达到预期，亮度达到预期值，而不是偏暗)；其中，所述第一二极体装置150另一端电性耦接一第2n-1行扫描线G1，n为正数；所述第二二极体装置160另一端电性耦接一第2n行扫描线G2，n为正数；所述第一二极体装置150及所述第二二极体装置160为单向导通二极体，可以避免所述第一输入电压信号CI1端及所述第二输入电压信号CI2端的静电放电反灌至栅极驱动芯片，造成异常。
在本申请的一实施例中，像素装置122、126为奇数扫描线G1(即第2n-1行扫描线)所耦接的像素装置。像素装置120、124为偶数扫描线G2(即第2n行扫描线)所耦接的像素装置。
请参考图5b,在本申请的一实施例中，所述第一电容装置C1具有一电压(C1-D1)信号周期A,并提供的一低电压信号a；所述第二电容装置C2具有一电压(C2-D2)信号周期B,并提供的一低电压信号b,其中B＝2A；b≥a。
在本申请的一实施例中，所述驱动方法，所述在第一扫描期间，对2n-1行扫描线G1上 的所述像素装置122、126施加第一输入电压(E1-F1)的步骤包括：通过调整所述第一电容装置C1所提供的一低电压信号a的下降周期及所述第二电容装置C2所提供的一低电压信号b上升周期；以及因而产生所述第一输入电压(E1-F1)的信号周期t1。
在本申请的一实施例中，所述驱动方法，所述在第二扫描期间，对2n行扫描线G2上的所述像素装置120、124施加第二输入电压(E2-F2)的步骤包括：通过调整所述第一电容装置C1所提供的一低电压信号a的上升周期及所述第二电容装置C2所提供的一低电压信号b下降周期；以及因而产生所述第二输入电压(E2-F2)的信号周期t2。
在本申请的一实施例中，所述驱动方法，于同一数据线D2，第2n-1行扫描线G1和第2n行扫描线G2上的两个像素装置122、124的极性相同。
在本申请的某些实施例中，显示面板可包括LCD(Liquid Crystal Display)面板，其中LCD(Liquid Crystal Display)面板包括：开关阵列(thin film transistor，TFT)基板、彩色滤光层(color filter，CF)基板与形成于两基板之间的液晶层，显示面板也可为OLED(Organic Light-Emitting Diode)面板，或QLED(Quantum Dots Light-Emitting Diode)面板。
请参考图6，在流程S611中，提供一基板。
请参考图6，在流程S612中，多条数据线，设置于所述基板上。
请参考图6，在流程S613中，多条扫描线，设置于所述基板上，与所述数据线交叉配置，并定义出多个像素区。
请参考图6，在流程S614中，多个像素装置，设置于所述像素区上，分别与所述数据线及所述扫描线电性耦接。
请参考图6，在流程S615中，每个像素区包括至少一像素电路,所述像素电路包括：一第一开关，所述第一开关的一控制端电性耦接一第一电容装置，所述第一开关的一第一端电性耦接一第一节点，所述第一开关的一第二端电性耦接一第一二极体装置；一第二开关，所述第二开关的一控制端电性耦接一第二电容装置，所述第二开关的一第一端电性接收一第一输入电压信号，所述第二开关的一第二端电性耦接所述第一节点；一第三开关，所述第三开关的一控制端电性耦接所述第一电容装置，所述第三开关的一第一端电性耦接一第二节点，所述第三开关的一第二端电性耦接一第二二极体装置；一第四开关，所述第四开关的一控制端电性耦接所述第二电容装置，所述第四开关的一第一端电性接收一第二输入电压信号，所述第四开关的一第二端电性耦接所述第二节点。
请参考图6，在流程S616中，在第一扫描期间，对2n-1行扫描线上的所述像素装置施加第一开启电压。
请参考图6，在流程S617中，在第二扫描期间，对2n行扫描线上的所述像素装置施加 第二开启电压。
请参考图6，在流程S618中，在第一扫描期间，对2n-1行扫描线上的所述像素装置施加第一输入电压。
请参考图6，在流程S619中，在第二扫描期间，对2n行扫描线上的所述像素装置施加第二输入电压。
本申请能消除显示面板在双栅极架构中低灰阶下亮暗线问题，从而提高显示面板的显示画质，因此，具有工业实用性。
“在一些实施例中”及“在各种实施例中”等用语被重复地使用。所述用语通常不是指相同的实施例；但它也可以是指相同的实施例。“包含”、“具有”及“包括”等用词是同义词，除非其前后文意显示出其它意思。
以上所述，仅是本申请的实施例，并非对本申请作任何形式上的限制，虽然本申请已以较佳实施例揭露如上，然而并非用以限定本申请，任何熟悉本专业的技术人员，在不脱离本申请技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本申请技术方案的范围内。

Claims (18)

  1. 一种显示面板，其中，包括：
    一基板；
    多条数据线，设置于所述基板上；
    多条扫描线，设置于所述基板上，与所述数据线交叉配置，并定义出多个像素区；
    多个像素装置，设置于所述像素区上，且分别与所述数据线及所述扫描线电性耦接；
    每个像素区包括至少一像素电路,所述像素电路包括：
    一第一开关，所述第一开关的一控制端电性耦接一第一电容装置，所述第一开关的一第一端电性耦接一第一节点，所述第一开关的一第二端电性耦接一第一二极体装置；
    一第二开关，所述第二开关的一控制端电性耦接一第二电容装置，所述第二开关的一第一端电性接收一第一输入电压信号，所述第二开关的一第二端电性耦接所述第一节点；
    一第三开关，所述第三开关的一控制端电性耦接所述第一电容装置，所述第三开关的一第一端电性耦接一第二节点，所述第三开关的一第二端电性耦接一第二二极体装置；
    一第四开关，所述第四开关的一控制端电性耦接所述第二电容装置，所述第四开关的一第一端电性接收一第二输入电压信号，所述第四开关的一第二端电性耦接所述第二节点；
    在第一扫描期间，对2n-1行扫描线上的所述像素装置施加第一开启电压；以及
    在第二扫描期间，对2n行扫描线上的所述像素装置施加第二开启电压；
    其中，相邻的第2n-1行扫描线与第2n行扫描线耦接于同一数据线，n为正数；
    其中，所述第一开启电压与所述第二电开启压的大小为相同，且所述第一开启电压的充电时间等于所述第二开启电压的充电时间；
    其中，所述第一二极体装置另一端电性耦接一第2n-1行扫描线，n为正数；所述第二二极体装置另一端电性耦接一第2n行扫描线，n为正数。
  2. 如权利要求1所述的显示面板，其中，于同一数据线，第2n-1行扫描线和第2n行扫描线上的两个像素装置的极性相同。
  3. 如权利要求1所述的显示面板，其中，于同一扫描线，相邻像素装置的极性相异。
  4. 如权利要求1所述的显示面板，其中，于同一数据线，第2n-1行扫描线上的像素装置与第2n+1行扫描线上的像素装置的极性相异，且第2n-2行扫描线上的像素装置与第2n行扫描线上的像素装置的极性相异。
  5. 如权利要求1所述的显示面板，其中，相邻两帧画面的相同所述像素装置的极性相异。
  6. 如权利要求1所述的显示面板，其中，在第一扫描期间，对2n-1行扫描线上的所述像素装置施加第一输入电压。
  7. 如权利要求6所述的显示面板，其中，在第二扫描期间，对2n行扫描线上的所述像素装置施加第二输入电压。
  8. 如权利要求7所述的显示面板，其中，所述第一输入电压与所述第二输入电压的大小为相异，且所述第一输入电压的充电时间大于所述第二输入电压的充电时间。
  9. 如权利要求1所述的显示面板，其中，所述像素装置为阵列式排列；所述像素装置为矩形形状。
  10. 如权利要求1所述的显示面板，其中，所述第一二极体装置及所述第二二极体装置为单向导通二极体。
  11. 一种显示面板，其中，包括：
    一基板；
    多条数据线，设置于所述基板上；
    多条扫描线，设置于所述基板上，与所述数据线交叉配置，并定义出多个像素区；
    多个像素装置，设置于所述像素区上，且分别与所述数据线及所述扫描线电性耦接；
    每个像素区包括至少一像素电路,所述像素电路包括：
    一第一开关，所述第一开关的一控制端电性耦接一第一电容装置，所述第一开关的一第一端电性耦接一第一节点，所述第一开关的一第二端电性耦接一第一二极体装置；
    一第二开关，所述第二开关的一控制端电性耦接一第二电容装置，所述第二开关的一第一端电性接收一第一输入电压信号，所述第二开关的一第二端电性耦接所述第一节点；
    一第三开关，所述第三开关的一控制端电性耦接所述第一电容装置，所述第三开关的一第一端电性耦接一第二节点，所述第三开关的一第二端电性耦接一第二二极体装置；
    一第四开关，所述第四开关的一控制端电性耦接所述第二电容装置，所述第四开关的一第一端电性接收一第二输入电压信号，所述第四开关的一第二端电性耦接所述第二节点；
    在第一扫描期间，对2n-1行扫描线上的所述像素装置施加第一开启电压；
    在第二扫描期间，对2n行扫描线上的所述像素装置施加第二开启电压；
    在第一扫描期间，对2n-1行扫描线上的所述像素装置施加第一输入电压；以及
    在第二扫描期间，对2n行扫描线上的所述像素装置施加第二输入电压；
    其中，相邻的第2n-1行扫描线与第2n行扫描线耦接于同一数据线，n为正数；
    其中，所述第一开启电压与所述第二开启电压的大小为相同，且所述第一开启电压的充电时间等于所述第二开启电压的充电时间；
    其中，所述第一输入电压与所述第二输入电压的大小为相异，且所述第一输入电压的充电时间大于所述第二输入电压的充电时间；
    其中，所述第一二极体装置另一端电性耦接一第2n-1行扫描线，n为正数；所述第二二极体装置另一端电性耦接一第2n行扫描线，n为正数；
    其中，所述像素装置为阵列式排列；所述像素装置为矩形形状。
  12. 一种显示面板的驱动方法，其中，包括：
    提供一基板；
    多条数据线，设置于所述基板上；
    多条扫描线，设置于所述基板上，与所述数据线交叉配置，并定义出多个像素区；
    多个像素装置，设置于所述像素区上，分别与所述数据线及所述扫描线电性耦接；
    每个像素区包括至少一像素电路,所述像素电路包括：
    一第一开关，所述第一开关的一控制端电性耦接一第一电容装置，所述第一开关的一第一端电性耦接一第一节点，所述第一开关的一第二端电性耦接一第一二极体装置；
    一第二开关，所述第二开关的一控制端电性耦接一第二电容装置，所述第二开关的一第一端电性接收一第一输入电压信号，所述第二开关的一第二端电性耦接所述第一节点；
    一第三开关，所述第三开关的一控制端电性耦接所述第一电容装置，所述第三开关的一第一端电性耦接一第二节点，所述第三开关的一第二端电性耦接一第二二极体装置；
    一第四开关，所述第四开关的一控制端电性耦接所述第二电容装置，所述第四开关的一第一端电性接收一第二输入电压信号，所述第四开关的一第二端电性耦接所述第二节点；
    在第一扫描期间，对2n-1行扫描线上的所述像素装置施加第一开启电压；
    在第二扫描期间，对2n行扫描线上的所述像素装置施加第二开启电压；
    在第一扫描期间，对2n-1行扫描线上的所述像素装置施加第一输入电压；以及
    在第二扫描期间，对2n行扫描线上的所述像素装置施加第二输入电压；
    其中，相邻的第2n-1行扫描线与第2n行扫描线耦接于同一数据线，n为正数；
    其中，所述第一开启电压与所述第二开启电压的大小为相同，且所述第一开启电压的充电时间等于所述第二开启电压的充电时间；
    其中，所述第一输入电压与所述第二输入电压的大小为相异，且所述第一输入电压的充电时间大于所述第二输入电压的充电时间；
    其中，所述第一二极体装置另一端电性耦接一第2n-1行扫描线，n为正数；所述第二二极体装置另一端电性耦接一第2n行扫描线，n为正数。
  13. 如权利要求12所述的显示面板的驱动方法，其中，所述在第一扫描期间，对2n-1行扫描线上的所述像素装置施加第一输入电压的步骤包括：
    通过调整所述第一电容装置所提供的一低电压信号的下降周期及所述第二电容装置所 提供的一低电压信号上升周期；以及
    因而产生所述第一输入电压的信号周期。
  14. 如权利要求12所述的显示面板的驱动方法，其中，所述在第二扫描期间，对2n行扫描线上的所述像素装置施加第二输入电压的步骤包括：
    通过调整所述第一电容装置所提供的一低电压信号的上升周期及所述第二电容装置所提供的一低电压信号下降周期；以及
    因而产生所述第二输入电压的信号周期。
  15. 如权利要求12所述的显示面板的驱动方法，其中，于同一数据线，第2n-1行扫描线和第2n行扫描线上的两个像素装置的极性相同。
  16. 如权利要求12所述的显示面板的驱动方法，其中，于同一扫描线，相邻像素装置的极性相异。
  17. 如权利要求12所述的显示面板的驱动方法，其中，于同一数据线，第2n-1行扫描线上的像素装置与第2n+1行扫描线上的像素装置的极性相异，且第2n-2行扫描线上的像素装置与第2n行扫描线上的像素装置的极性相异。
  18. 如权利要求12所述的显示面板的驱动方法，其中，所述第一二极体装置及所述第二二极体装置为单向导通二极体。
PCT/CN2019/073190 2018-11-09 2019-01-25 显示面板及其驱动方法 WO2020093604A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811332375.2A CN109283762B (zh) 2018-11-09 2018-11-09 显示面板及其驱动方法
CN201811332375.2 2018-11-09

Publications (1)

Publication Number Publication Date
WO2020093604A1 true WO2020093604A1 (zh) 2020-05-14

Family

ID=65175524

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/073190 WO2020093604A1 (zh) 2018-11-09 2019-01-25 显示面板及其驱动方法

Country Status (2)

Country Link
CN (1) CN109283762B (zh)
WO (1) WO2020093604A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111916034A (zh) * 2020-08-19 2020-11-10 惠科股份有限公司 显示装置及其驱动方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101430853A (zh) * 2008-12-10 2009-05-13 友达光电股份有限公司 具有半源极驱动架构的显示面板的驱动方法
CN101777301A (zh) * 2010-01-15 2010-07-14 友达光电股份有限公司 栅极驱动电路
CN201716499U (zh) * 2010-05-19 2011-01-19 深圳华映显示科技有限公司 一种显示器
CN102568398A (zh) * 2012-03-02 2012-07-11 福州华映视讯有限公司 亮度均匀的双闸极液晶显示器
CN102737591A (zh) * 2011-04-12 2012-10-17 联咏科技股份有限公司 双闸极显示器的闸极驱动器以及其图框控制方法
CN103177683A (zh) * 2013-04-02 2013-06-26 华映视讯（吴江）有限公司 显示装置及其显示面板驱动方法
CN103761944A (zh) * 2013-12-25 2014-04-30 合肥京东方光电科技有限公司 一种栅极驱动电路、显示装置及驱动方法
US20140225819A1 (en) * 2013-02-08 2014-08-14 Japan Display Inc. Image display device and driving method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI533270B (zh) * 2014-03-27 2016-05-11 友達光電股份有限公司 顯示面板及其驅動方法
CN104298041B (zh) * 2014-11-10 2017-04-26 深圳市华星光电技术有限公司 阵列基板、液晶面板以及液晶显示器
CN104407479B (zh) * 2014-12-02 2017-07-21 深圳市华星光电技术有限公司 一种液晶显示面板和显示装置
CN107507588A (zh) * 2017-08-28 2017-12-22 惠科股份有限公司 显示面板的驱动电路及驱动方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101430853A (zh) * 2008-12-10 2009-05-13 友达光电股份有限公司 具有半源极驱动架构的显示面板的驱动方法
CN101777301A (zh) * 2010-01-15 2010-07-14 友达光电股份有限公司 栅极驱动电路
CN201716499U (zh) * 2010-05-19 2011-01-19 深圳华映显示科技有限公司 一种显示器
CN102737591A (zh) * 2011-04-12 2012-10-17 联咏科技股份有限公司 双闸极显示器的闸极驱动器以及其图框控制方法
CN102568398A (zh) * 2012-03-02 2012-07-11 福州华映视讯有限公司 亮度均匀的双闸极液晶显示器
US20140225819A1 (en) * 2013-02-08 2014-08-14 Japan Display Inc. Image display device and driving method
CN103177683A (zh) * 2013-04-02 2013-06-26 华映视讯（吴江）有限公司 显示装置及其显示面板驱动方法
CN103761944A (zh) * 2013-12-25 2014-04-30 合肥京东方光电科技有限公司 一种栅极驱动电路、显示装置及驱动方法

Also Published As

Publication number Publication date
CN109283762B (zh) 2021-03-30
CN109283762A (zh) 2019-01-29

Similar Documents

Publication Publication Date Title
CN107610636B (zh) 一种显示面板及显示装置
US7796106B2 (en) Liquid crystal display
US6982690B2 (en) Display apparatus with a driving circuit in which every three adjacent pixels are coupled to the same data line
WO2019242118A1 (zh) 显示装置和驱动方法
US8947609B2 (en) Active matrix driving display device and image displaying method using the same
US11056057B2 (en) Array substrate, display apparatus, and method of driving array substrate
US10985214B2 (en) Flexible display substrate for foldable display apparatus, method of manufacturing flexible display substrate, and foldable display apparatus
US20210209982A1 (en) Display apparatus and shutdown afterimage elimination method thereof
WO2019041336A1 (zh) 显示面板的驱动电路及驱动方法
TWI571852B (zh) 有機發光二極體顯示裝置及其驅動方法
US11424272B2 (en) Display panel with pixel structure and display apparatus
WO2019137077A1 (zh) 显示装置及其关机驱动方法
US11100854B2 (en) Driving method for display substrate, driving circuit and display device
CN108492786B (zh) 显示装置及背光控制方法
WO2020093604A1 (zh) 显示面板及其驱动方法
WO2020052126A1 (zh) 一种显示面板、显示面板的制造方法及显示装置
US20200013364A1 (en) Display panel and display apparatus
US11069316B2 (en) Liquid crystal display, driving circuit and driving method for the liquid crystal display
US10319323B2 (en) GOA driving panel
WO2020019657A1 (zh) 驱动电路及驱动方法
CN110703514B (zh) 画素结构及显示面板
US10453412B2 (en) Shift register circuit, waveform generating method for same, and display panel using the same
KR102456942B1 (ko) 표시장치 및 그 분할 구동방법
WO2019056627A1 (zh) 显示器的驱动***及驱动方法
CN111210783A (zh) 画素结构及其显示面板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19881876

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19881876

Country of ref document: EP

Kind code of ref document: A1