WO2020065823A1 - 表示デバイス - Google Patents

表示デバイス Download PDF

Info

Publication number
WO2020065823A1
WO2020065823A1 PCT/JP2018/035953 JP2018035953W WO2020065823A1 WO 2020065823 A1 WO2020065823 A1 WO 2020065823A1 JP 2018035953 W JP2018035953 W JP 2018035953W WO 2020065823 A1 WO2020065823 A1 WO 2020065823A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
region
display
display device
leading
Prior art date
Application number
PCT/JP2018/035953
Other languages
English (en)
French (fr)
Inventor
山田　淳一
真 横山
久保田　靖
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US17/278,927 priority Critical patent/US11943977B2/en
Priority to PCT/JP2018/035953 priority patent/WO2020065823A1/ja
Publication of WO2020065823A1 publication Critical patent/WO2020065823A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Definitions

  • the present invention relates to a display device.
  • Patent Document 1 discloses a technique for suppressing luminance unevenness in a display area having an irregular shape (a shape in which a corner is cut out).
  • one embodiment of the present invention has been made in view of the above problems, and a display in which variation in luminance is suppressed by reducing a difference in bus line load between a main display portion and a notch display portion.
  • the purpose is to provide a device.
  • a display device includes a display region in which a cutout portion is formed, and a frame region surrounding the display region, In the display area, A plurality of data signal lines, A plurality of scanning control lines intersecting the plurality of data signal lines, and a plurality of light emission control lines intersecting the plurality of data signal lines, and a plurality of control lines, A plurality of sub-pixel circuits provided to correspond to the intersection of the data signal line and the scanning control line, In the frame area around the notch in the frame area, A first routing line that is electrically connected to a first control line that is one of the control lines and extends from the display area toward the cutout portion; A second routing line that is electrically connected to a second control line adjacent to the first control line and extends from the display area toward the cutout portion.
  • the first control line and the second control line are formed of a first metal layer
  • the first wiring is formed of the first metal layer
  • the second wiring is formed of a second metal layer different from the first metal layer
  • An extending direction of the first leading wiring is the same as an extending direction of the second leading wiring
  • the first wiring and the second wiring overlap with each other via an inorganic insulating film; Either one of the first wiring and the second wiring, A first area overlapping the display area in a direction orthogonal to the extending direction of the other wiring and overlapping only an end opposite to the display area; A second area that overlaps so as to straddle only the end on the display area side in a direction orthogonal to the extending direction of the other wiring, Is a display device.
  • variation in luminance can be suppressed by reducing the difference in bus line load between the main display unit and the notch display unit.
  • FIG. 5 is a flowchart illustrating an example of a method for manufacturing a display device.
  • FIG. 3 is a cross-sectional view illustrating a configuration example of a display area of a display device.
  • FIG. 2 is a plan view illustrating a display device 2 according to the first embodiment.
  • FIG. 3 is a circuit diagram illustrating a configuration example of a sub-pixel included in a display area.
  • (A) is a plan view around a notch
  • (b) is a bb cross-sectional view of (a). It is a figure which shows the superimposed shape of the lead-out wiring W1 and W2 when the superimposition amount is uniform.
  • FIG. 3 is a cross-sectional view illustrating a configuration example of a display area of a display device.
  • FIG. 2 is a plan view illustrating a display device 2 according to the first embodiment.
  • FIG. 3 is a circuit diagram illustrating a configuration example of a sub-pixel included in a display area.
  • FIG. 4 is a diagram illustrating a superimposed shape of routing wires W1 and W2 in the display device of the first embodiment.
  • FIG. 9 is a diagram illustrating a superimposed shape of routing wires W1 and W2 in a display device according to a modification of the first embodiment of the present invention.
  • A In the display device of Embodiment 2, it is a figure which shows the superposition shape of each of lead wiring W11 and W12, lead wiring W21 and W22, and lead wiring W31 and W32.
  • FIG. 4B is an enlarged view of a superimposed shape of the routing wires W11 and W12.
  • C It is an enlarged view of the superimposed shape of lead wiring W31 and W32.
  • FIG. 9 is a plan view illustrating a part of the display device according to the second embodiment.
  • FIG. 14 is a diagram illustrating a superimposed shape of lead wirings W11 and W12 and lead wirings W21 and W22 in the display device of the third embodiment.
  • the same layer means being formed by the same process (film formation step), and “lower layer” is being formed by a process earlier than the layer to be compared. And “upper layer” means that it is formed in a process subsequent to the layer to be compared.
  • FIG. 1 is a flowchart showing an example of a method for manufacturing a display device.
  • FIG. 2 is a cross-sectional view illustrating a configuration example of a display unit of the display device.
  • a resin layer 12 is formed on a light-transmitting support substrate (for example, mother glass) (Step S1).
  • the barrier layer 3 is formed (Step S2).
  • the TFT layer 4 is formed (Step S3).
  • a top emission type light emitting element layer 5 is formed (Step S4).
  • the sealing layer 6 is formed (Step S5).
  • an upper surface film is attached on the sealing layer 6 (Step S6).
  • Step S7 the support substrate is separated from the resin layer 12 by laser light irradiation or the like (Step S7).
  • the lower surface film 10 is attached to the lower surface of the resin layer 12 (Step S8).
  • the laminate including the lower film 10, the resin layer 12, the barrier layer 3, the TFT layer 4, the light emitting element layer 5, and the sealing layer 6 is divided to obtain a plurality of pieces (Step S9).
  • the functional film 39 is attached to the obtained individual pieces (Step S10).
  • an electronic circuit board for example, an IC chip and an FPC
  • Step S11 are performed by a display device manufacturing apparatus (including a film forming apparatus that performs each step of steps S1 to S5).
  • a material of the resin layer 12 for example, polyimide or the like can be used.
  • the barrier layer 3 is a layer that prevents foreign substances such as water and oxygen from entering the TFT layer 4 and the light emitting element layer 5.
  • a silicon oxide film, a silicon nitride film, or an oxynitride film formed by a CVD method It can be composed of a silicon film or a laminated film of these.
  • the TFT layer 4 includes a semiconductor film 15, an inorganic insulating film 16 (gate insulating film) above the semiconductor film 15, and a first metal layer above the inorganic insulating film 16 and a layer above the first metal layer.
  • the first metal layer includes the gate electrode GE, the scan control line G, and the light emission control line EM.
  • the second metal layer includes a capacitance electrode CE and an initialization power line Pi.
  • the third metal layer includes a data signal line DL and a high voltage power line Ph.
  • the semiconductor film 15 is made of, for example, low-temperature polysilicon (LTPS) or an oxide semiconductor (for example, an In—Ga—Zn—O-based semiconductor), and a transistor (TFT) is formed to include the semiconductor film 15 and the gate electrode GE. Is done.
  • the transistor is illustrated as having a top-gate structure, but may have a bottom-gate structure.
  • the gate electrode GE, the scan control line G, the capacitor electrode CE, and the data signal line DL are formed of, for example, a single-layer film or a stacked film of a metal containing at least one of aluminum, tungsten, molybdenum, tantalum, chromium, titanium, and copper. Be composed.
  • the inorganic insulating films 16, 18, and 20 can be composed of, for example, a silicon oxide (SiOx) film, a silicon nitride (SiNx) film, or a stacked film of these films formed by a CVD method.
  • the flattening film 21 can be made of a coatable organic material such as polyimide or acrylic.
  • the light emitting element layer 5 includes an anode 22 above the planarizing film 21, an insulating edge cover 23 covering the edge of the anode 22, an EL (electroluminescence) layer 24 above the edge cover 23, and an EL layer 24 and a cathode 25 above.
  • the edge cover 23 is formed, for example, by applying an organic material such as polyimide or acrylic and then patterning by photolithography.
  • a light emitting element ES (for example, OLED: organic light emitting diode, QLED: quantum dot light emitting diode) including an island-shaped anode 22, an EL layer 24, and a cathode 25 is formed in the light emitting element layer 5 for each sub-pixel.
  • a control circuit for the light-emitting element ES is formed in the TFT layer 4, and a sub-pixel is formed by the light-emitting element and its control circuit (called a sub-pixel circuit).
  • the EL layer 24 is formed by, for example, stacking a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer in this order from the lower layer side.
  • the light emitting layer is formed in an island shape at the opening (for each sub-pixel) of the edge cover 23 by a vapor deposition method or an inkjet method.
  • Other layers are formed in an island shape or a solid shape (common layer). Further, a configuration in which one or more of the hole injection layer, the hole transport layer, the electron transport layer, and the electron injection layer are not formed is also possible.
  • an FMM fine metal mask
  • the FMM is a sheet having a large number of openings (for example, made of Invar material), and an organic material that has passed through one opening forms an island-shaped light-emitting layer (corresponding to one sub-pixel).
  • the light emitting layer of the QLED can form an island-shaped light emitting layer (corresponding to one sub-pixel), for example, by inkjet coating a solvent in which quantum dots are diffused.
  • the anode (anode) 22 is made of, for example, a laminate of ITO (Indium Tin Oxide) and Ag (silver) or an alloy containing Ag, and has light reflectivity.
  • the cathode (cathode) 25 can be made of a light-transmitting conductive material such as an MgAg alloy (extremely thin film), ITO, or IZO (Indium Zinc Oxide).
  • the light emitting element ES is an OLED
  • holes and electrons are recombined in the light emitting layer due to a driving current between the anode 22 and the cathode 25, and light is emitted in a process in which the generated excitons transition to the ground state.
  • the cathode 25 is translucent and the anode 22 is light-reflective, the light emitted from the EL layer 24 is directed upward, resulting in top emission.
  • the light emitting device ES is a QLED
  • holes and electrons are recombined in the light emitting layer due to the driving current between the anode 22 and the cathode 25, and the excitons generated by the recombination generate conduction band levels of the quantum dots.
  • Light (fluorescence) is emitted in the process of transitioning from to the valence band (valence band).
  • a light emitting element (such as an inorganic light emitting diode) other than the OLED and QLED may be formed in the light emitting element layer 5.
  • the sealing layer 6 is translucent, and covers an inorganic sealing film 26 covering the cathode 25, an organic buffer film 27 above the inorganic sealing film 26, and an inorganic sealing film 28 above the organic buffer film 27. And The sealing layer 6 covering the light emitting element layer 5 prevents foreign substances such as water and oxygen from penetrating into the light emitting element layer 5.
  • Each of the inorganic sealing film 26 and the inorganic sealing film 28 is an inorganic insulating film, and is formed of, for example, a silicon oxide film, a silicon nitride film, or a silicon oxynitride film formed by a CVD method, or a stacked film thereof. be able to.
  • the organic buffer film 27 is a light-transmitting organic film having a flattening effect, and can be made of an applicable organic material such as acrylic.
  • the organic buffer film 27 can be formed by, for example, ink-jet coating, but a bank for stopping the liquid droplets may be provided in the non-display area.
  • the lower surface film 10 is, for example, a PET film for realizing a display device having excellent flexibility by peeling off the support substrate and attaching the lower surface film 10 to the lower surface of the resin layer 12.
  • the functional film 39 has, for example, at least one of an optical compensation function, a touch sensor function, and a protection function.
  • step S9 when manufacturing a non-flexible display device is manufactured, it is generally unnecessary to form a resin layer or replace a base material.
  • the stacking process of steps S2 to S5 is performed on a glass substrate, and then the process proceeds to step S9.
  • FIG. 3 is a plan view showing the display device 2 of the first embodiment.
  • the display device 2 includes a display area DA and a frame area (non-display area) NA surrounding the display area DA.
  • a notch NZ is formed in the display area DA.
  • the display area DA includes a first notch display section SA1 located on one side (the right side in FIG. 3) of the notch NZ and a second display notch section SA2 located on the other side (the left side in FIG. 3). Including.
  • Each of the notch display sections SA1 and SA2 is provided with a plurality of sub-pixels.
  • the sub-pixel SP includes a light-emitting element ES (for example, OLED) and its sub-pixel circuit (formed on the TFT layer 4 in FIG. 2).
  • ES light-emitting element
  • the display area DA includes a plurality of data signal lines DL (m lines, m is an integer of one or more), a plurality of control lines, and a plurality of sub-pixel circuits.
  • the control lines include a plurality of scanning control lines G (n lines, n is an integer of 1 or more) and a plurality of light emission control lines EM (n lines, n is an integer of 1 or more). Further, n ⁇ m sub-pixel circuits are provided in a matrix so as to correspond to intersections of the data signal lines DL and the scanning control lines G.
  • the plurality of control lines cross the plurality of data signal lines DL. Further, the plurality of light emission control lines EM cross the plurality of data signal lines DL.
  • the sub-pixels SP include, for example, a data signal line DL (m), a scanning control line G (n), a light emission control line EM (n), a high voltage power supply line Ph (n), and an initialization power supply line Pi (n). Connected. One electrode of the capacitor Cp is connected to the high-voltage power supply line Ph (n), and the other electrode is connected to the gate terminal of the drive transistor Ta and the initialization power supply line Pi (n) via the initialization transistor Tf. Is done.
  • the drive transistor Ta has a gate terminal connected to the scan control line G (n), a source terminal connected to the data signal line DL (m) via the write transistor Tb, and a drain terminal connected to the light emission control transistor Td.
  • the drain terminal of the driving transistor Ta is connected to the control terminal of the driving transistor Ta via the threshold control transistor Te.
  • the source terminal of the driving transistor Ta is connected to the high-voltage power line Ph (n) via the power supply transistor Tc.
  • the cathode 25 of the light emitting element ES is a common electrode formed in common for the plurality of light emitting elements ES, and is connected to the low power supply voltage ELVSS.
  • the data signal line DL (m) is connected to the source driver SDR (m) (drive circuit), and the scan control line G (n) is connected to the gate drivers GD1 (n) and GD2 (n) (drive circuit) to perform scanning.
  • the control line G (n-1) is connected to the gate driver GD1 (n-1) .GD2 (n-1) (drive circuit), and the emission control line EM (n) is connected to the emission driver ED1 (n) .ED2 (n). ) (Drive circuit).
  • the gate drivers GD1 (n) and GD2 (n), the gate drivers GD1 (n-1) and GD2 (n-1) and the emission drivers ED1 (n) and ED2 (n) are arranged in a frame area (non-display area) NA.
  • the TFT layer 4 included is monolithically formed.
  • the gate drivers GD1 (n) and GD2 (n) are arranged to face each other across the display area DA.
  • the control line may be one-side drive or two-side drive. However, at least in the cutout portion, the control lines (the light emission control lines EM in the present embodiment) that are separated by the first notch display portion SA1 and the second notch display portion SA2 are driven on one side.
  • the display device 2 is provided with scanning control lines G1 to G5 ⁇ G (n) extending in the x direction and a data signal line DL extending in the yth direction.
  • the scanning control lines G1, G2, G5, and G6 are light emission control lines G that pass through the first notch display portion SA1 and are adjacent to each other with the light emission control line EM interposed therebetween.
  • the scanning control lines G3 and G4 are light emission control lines G that pass through the second notch display section SA2 and are adjacent to each other with the light emission control line EM interposed therebetween.
  • control lines are adjacent to each other (for example, the first control line and the second control line are adjacent to each other), and the light emission control lines G, which are the same type of control lines, are adjacent to each other. Are adjacent to each other.
  • the scanning control line G passes through the main display portion MP inside (the lower side in FIG. 3) the cutout portion NZ.
  • a first routing wire W1 electrically connected to the first scan control line G1 may be abbreviated as a scanning control line G1
  • the second scanning control line G2 may be abbreviated as a scanning control line G2
  • the second wiring W2 as a wiring W2. is there.
  • the third wiring W3 and the fourth wiring W4 correspond to the wiring W1 and the wiring W2, respectively.
  • the wiring lines W1 and W2 extend from the display area DA toward the cutout portion NZ.
  • the extending direction of the leading wiring W1 is the same as the extending direction W2 of the second leading wiring.
  • the scan control lines G1 and G2 are formed of the first metal layer so as to be adjacent to each other. Further, in the peripheral edge WR of the cutout portion NZ (the frame region around the cutout portion NZ), the lead-out wiring W1 is formed of the first metal layer, and the lead-out wiring W2 is a second layer different from the first metal layer. It is formed of a metal layer.
  • the routing wirings W1 and W2 are shaped so as to detour so as to avoid the notch NZ, and a camera lens, a sensor and the like can be arranged so as to overlap with the notch NZ.
  • the routing wiring W1 and the scanning control line G1 are electrically connected via two contact holes and the relay electrode E1.
  • the routing wiring W2 and the scanning control line G2 are electrically connected via two contact holes and the relay electrode E2.
  • the routing wiring W1 and the scanning control line G3 are electrically connected via two contact holes and the relay electrode E3.
  • the routing wiring W2 and the scanning control line G4 are electrically connected via two contact holes and the relay electrode E4.
  • the relay electrodes E1 to E4 are formed on the third metal layer (source layer) in FIG.
  • the routing wiring W1 includes detour portions W1x, W1y, and W1z located at the peripheral edge WR of the cutout portion NZ. ).
  • the routing wiring W2 includes detour portions W2x, W2y, and W2z located at the peripheral edge WR of the cutout portion NZ.
  • the detour portion W2x extends in the x direction, and the detour portions W2y and W2z extend in the y direction.
  • one of the wirings W1 and W2 has the following first area A and second area B.
  • the first region A is a region that overlaps so as to straddle only the end opposite to the display region in the direction orthogonal to the extending direction of the routing wiring. That is, in FIG. 7, the first region A is a region where the lead-out wiring W11 overlaps the upper side of the lead-out wiring W12 in the direction orthogonal to the direction in which the lead-out wiring extends, and does not overlap below the lead-out wiring W12.
  • the second region B is a region that overlaps so as to straddle only the end opposite to the display region in the direction perpendicular to the extending direction of the routing wiring. That is, in FIG. 7, the second region B is a region where the lead-out wiring W11 overlaps with the direction orthogonal to the extending direction of the lead-out wiring below the lead-out wiring W12 and does not overlap above.
  • leading wiring W1 and the leading wiring W2 can be overlapped. Further, when the leading wiring W1 and the leading wiring W2 are superimposed, both may be straight, one of them may be straight, and the other may be bent obliquely.
  • the wiring capacity can be increased and the load amount can be increased.
  • the finish of the wiring is shifted from a predetermined position such as a shift in the vertical direction, a portion that shifts in the direction in which the capacitance of the wiring increases and the capacitance of the wiring is reduced. Some parts are shifted in the decreasing direction. As a result, the shift of the wiring is offset, and the influence of the shift is reduced. Therefore, it is possible to suppress a variation in luminance caused by a difference in bus line load between the main display unit and the notch display unit.
  • the sum of the lengths of the first region A in the extending direction and the extending direction of the second region B are preferably the same.
  • the capacitance of the wiring in the first region A becomes small.
  • the second region B since the capacitance of the wiring is large, the influence of the displacement of the wiring 2 is offset. As a result, variation in luminance can be suppressed.
  • the first region A and the second region B are arranged in the order of the first region A, the second region B, and the first region A with respect to the extending direction of the routing wiring.
  • the second region B, the first region A, and the second region B may be arranged in this order with respect to the extending direction of the routing wiring.
  • both ends of the overlapping region are the first region A in the extending direction of the routing wiring, but both ends of the overlapping region may be the second region B.
  • the connection with the relay electrode and the signal line is also symmetrically designed, which facilitates the design.
  • a third region C that overlaps in an upper portion in a direction orthogonal to the extending direction of the lead-out wiring and also overlaps in a lower portion. Is also good.
  • the width of the wiring W1 and the width of the wiring W2 may be the same or different, but are preferably the same as shown in FIG. Further, the material of the routing wiring W1 and the routing wiring W2 may be the same or different, but are preferably the same. Examples of the material of the routing wiring include GE and M3.
  • the number of bending points (intersection points) of the routing wirings W1 and W2 is two, but the number of bending points may be appropriately selected.
  • the inflection point indicates a boundary between the first region A and the second region B.
  • both ends of the overlapping region be the same region. Therefore, it is preferable that the number of bending points is an even number.
  • the bending points may be arranged in a zigzag pattern as a whole of the routing wiring.
  • (Modification 1) As shown in FIG. 8, with respect to the superimposed shape of the first wiring and the second wiring of the display device, the wiring in which the wiring W32 overlaps so as to straddle only the end opposite to the display area of the wiring W32.
  • the difference from the overlapping shape shown in FIG. 7 is that the wiring W21 and the wiring W32 overlap with the wiring W31 that straddles only the end on the display area side of the wiring W32. That is, when the lead wiring having the first area A and the second area B is the lead wiring W32, the lead wiring W21 that overlaps so as to straddle only the end opposite to the display area, and the end on the display area side
  • the routing wiring W31 extending only over the portion may be adjacent.
  • the routing wiring W31 may overlap with the routing wiring W22 that overlaps only the end of the routing wiring W31 opposite to the display region and the wiring W32 that extends only over the end on the display region side. . That is, when the lead wiring having the first area A and the second area B is the lead wiring W31, the lead wiring W22 which overlaps so as to straddle only the end opposite to the display area, and the end on the display area side The routing wiring W32 extending only over the portion may be adjacent.
  • the display area includes a main display section, and a first notch display section and a second notch display section sandwiching the cutout section, A frame region adjacent to a bottom surface of the cutout portion sandwiched between the first notch display portion and the second notch display portion, a plurality of first wiring lines and second wiring lines overlapping with each other, The first area A and the second area of the first wiring and the second wiring, which are closest to the main display and overlap each other, so that luminance unevenness is not visually recognized at the boundary between the notch display and the main display.
  • the total overlapping area of B may be adjusted.
  • FIGS. 9 and 10 are diagrams showing a superposed shape of the first wiring and the second wiring in the display device according to the second embodiment of the present invention.
  • the first routing wire on the display area side is referred to as a lower first routing wire W21.
  • the first wiring on the opposite side of the display area adjacent to the lower first wiring W21 is referred to as an upper first wiring W11.
  • the second lead-out wiring overlapping the lower first lead-out wiring is referred to as a lower second lead-out wiring W22.
  • the second wiring on the opposite side of the display area adjacent to the lower second wiring W22 is referred to as an upper second wiring W12.
  • the length of the second area B of the upper first wiring W11 and the upper second wiring W12 is different from the length of the second area B of the lower first wiring W21 and the lower second wiring W22. .
  • This configuration is effective, for example, when the wiring pitch is narrow and a space between wirings is desired to be secured.
  • a first region A of the upper first wiring W11 and the upper second wiring W12, and a first region A of the lower first wiring W21 and the lower second wiring W22. May have different lengths. This configuration is effective, for example, when the wiring pitch is narrow and a space between wirings is desired to be secured.
  • the overlapping amount of the first region A of the upper first routing wiring W11 and the upper second routing wiring W12 is equal to the first overlapping amount of the lower first routing wiring W21 and the lower second routing wiring W22. It is smaller than the superposition amount of the area A. On the other hand, the overlapping amount of the second area B is large. With this configuration, it is possible to minimize the influence of a shift in the wiring.
  • the second region B of the first upper wiring W11 and the second upper wiring W12, and the second region B of the first lower wiring W21 and the second lower wiring W22 having different lengths are: Only the frame area of the cutout portion adjacent to the main display portion may be used. With this configuration, the length of the routing wiring is longer than the length of the first notch display portion or the second notch display portion in the frame region, and the degree of freedom in design is increased.
  • the first region A of the upper first wiring W11 and the upper second wiring W12, and the first region A of the lower first wiring W21 and the first region A of the lower second wiring W22 are different in length. Alternatively, only the frame region of the cutout portion adjacent to the main display portion may be used.
  • an upper first wiring W11, an upper second wiring W12, a lower first wiring W21, and a lower second wiring W22 are provided in the frame area of the cutout portion adjacent to the main display portion. You may.
  • the length of the first region A and the second region B of the second leading wiring on which the first leading wiring overlaps are the same.
  • the length of the first region A and / or the second region B may be longer or shorter from the main display portion to the notch display portion.
  • FIG. 11 is a diagram illustrating a superimposed shape of the first wiring and the second wiring in the display device according to the third embodiment of the present invention.
  • the following points of the display device according to the third embodiment are different from the superimposed shape of the first wiring and the second wiring in the display device shown in FIG.
  • the display region includes a main display portion, a first notch display portion and a second notch display portion sandwiching the cutout portion, and the first display portion and the second notch display portion overlap each other in a frame region of the cutout portion adjacent to the main display portion.
  • a plurality of first wirings and second wirings are provided.
  • the first routing wire on the display area side is referred to as a lower first routing wire W21.
  • the first wiring on the opposite side of the display area adjacent to the lower first wiring W21 is referred to as an upper first wiring W11.
  • the second lead-out wiring overlapping the lower first lead-out wiring W21 is referred to as a lower second lead-out wiring W22.
  • the second wiring on the opposite side of the display area adjacent to the lower second wiring W22 is referred to as an upper second wiring W12.
  • the overlapping width in the direction orthogonal to the extending direction of the routing wiring is different.
  • the amount of overlap between the upper first wiring W11 and the upper second wiring W12 which is the notch display unit side with a smaller number of sub-pixels, is determined by the lower first wiring W21 on the display area side. And the amount of overlap with the lower second routing wiring W22.
  • the capacity can be increased by increasing at least one of the overlapping amounts in the horizontal direction and the vertical direction. With this configuration, it is possible to reduce the difference in the load amount between the notch display unit having a small number of sub-pixels and the display region having a large number of sub-pixels, and to suppress variation in luminance.
  • first upper wiring W11 and the second upper wiring W12 and the second upper wiring W12 are smaller than the width or area of the lower first wiring W21 overlapping the lower second wiring W22 in the second region B.
  • the overlapping width or area in the region B may be small.
  • the width of at least one of the first region A and the second region B in the direction orthogonal to the extending direction of the wiring is determined according to the number of sub-pixels electrically connected to the wiring. Is also good. Further, as the number of connected sub-pixels increases, the overlapping width may be reduced.
  • the display area includes a main display section, and a first notch display section and a second notch display section sandwiching the cutout section, In the frame region of the cutout portion adjacent to the first notch display portion, one of the first wiring and the second wiring has only the first region A, In the frame region of the cutout portion adjacent to the second notch display portion, one of the first wiring and the second wiring has only the first region A. Is also good.
  • the overlapping area can be maintained not only when the wiring is shifted in the vertical direction but also when the wiring is shifted in the horizontal direction.
  • the lead-out wiring of the adjacent light emission control line G overlaps via the inorganic insulating film.
  • the lead-out wiring of the adjacent emission control line EM may be overlapped via the inorganic insulating film.
  • the control line that is divided by the first notch display portion SA1 and the second notch display portion SA2 is the light emission control line G, which is driven on one side.
  • a display device includes a display region in which a cutout portion is formed, and a frame region surrounding the display region, In the display area, A plurality of data signal lines, A plurality of scanning control lines intersecting the plurality of data signal lines, and a plurality of light emission control lines intersecting the plurality of data signal lines, and a plurality of control lines, A plurality of sub-pixel circuits provided to correspond to the intersection of the data signal line and the scanning control line, In the frame area around the notch in the frame area, A first routing line that is electrically connected to a first control line that is one of the control lines and extends from the display area toward the cutout portion; A second routing line that is electrically connected to a second control line adjacent to the first control line and extends from the display area toward the cutout portion.
  • the first control line and the second control line are formed of a first metal layer
  • the first wiring is formed of the first metal layer
  • the second wiring is formed of a second metal layer different from the first metal layer
  • An extending direction of the first leading wiring is the same as an extending direction of the second leading wiring
  • the first wiring and the second wiring overlap with each other via an inorganic insulating film; Either one of the first wiring and the second wiring, A first area overlapping the display area in a direction orthogonal to the extending direction of the other wiring and overlapping only an end opposite to the display area; A second area that overlaps so as to straddle only the end on the display area side in a direction orthogonal to the extending direction of the other wiring, Is a display device.
  • the first control line and the second control line are the scan control lines.
  • the first control line and the second control line are the light emission control lines.
  • the width of the first wiring is the same as the width of the second wiring.
  • the one of the first wirings is the first wiring, A second wiring in which the first wiring is superimposed only over the end opposite to the display area, and a second wiring in which the first wiring is superimposed only over the end on the display area side. Are adjacent.
  • the one of the wirings is the second wiring, A first wiring in which the second wiring is superimposed only over the end opposite to the display area, and a first wiring in which the second wiring is superimposed only over the display area end. Are adjacent.
  • the display device is the display device, wherein, in either one of the routing wirings, The sum of the lengths of the first regions in the stretching direction is the same as the sum of the lengths of the second regions in the stretching direction.
  • the first region and the second region may be a first region, a second region, a first region, or , The second area, the first area, and the second area.
  • both ends of the overlapping region in the extending direction of the at least one leading wiring are both the first region or both the second region.
  • the display device between the first region and the second region, overlaps at an upper portion in a direction orthogonal to a direction in which the lead-out wiring extends, and also overlaps at a lower portion.
  • a third region overlaps at a third region.
  • the display device is the display device, wherein:
  • the first leading wiring on the display area side is defined as a lower first leading wiring,
  • a first wiring on the side opposite to the display area adjacent to the lower first wiring is an upper first wiring;
  • a second leading wiring overlapping the lower first leading wiring is a lower second leading wiring;
  • a second lead-out line opposite to the display region adjacent to the lower second lead-out line is an upper second lead-out line;
  • the length of the second region of the upper first wiring and the upper second wiring is different from the length of the second region of the lower first wiring and the lower second wiring.
  • the display device is a display device, wherein: The first leading wiring on the display area side is defined as a lower first leading wiring, A first wiring on the side opposite to the display area adjacent to the lower first wiring is an upper first wiring; A second leading wiring overlapping the lower first leading wiring is a lower second leading wiring; A second lead-out line opposite to the display region adjacent to the lower second lead-out line is an upper second lead-out line; The length of the first region of the upper first wiring and the upper second wiring is different from the length of the first region of the lower first wiring and the lower second wiring.
  • the display region includes a main display portion, and a first notch display portion and a second notch display portion that sandwich the cutout portion,
  • the lower first wiring, the upper first wiring, the lower second wiring, and the upper second wiring are provided in a frame region of a cutout portion adjacent to the main display portion.
  • the display device in the first wiring closest to the display area among the first wirings, includes a first region of the second wiring where the first wiring overlaps with the second region of the second wiring. Are the same in length.
  • the length of the second region of the second routing wiring increases or decreases from the display region toward the cutout portion.
  • the length of the first region of the second routing wiring increases or decreases from the display region toward the cutout portion.
  • the display region includes a main display portion, and a first notch display portion and a second notch display portion sandwiching the cutout portion, In the frame area of the cutout portion adjacent to the main display portion, a plurality of first routing wires and second routing wires overlapping each other are provided, Among the plurality of first routing wirings,
  • the first leading wiring on the display area side is defined as a lower first leading wiring, A first wiring on the side opposite to the display area adjacent to the lower first wiring is an upper first wiring;
  • a second leading wiring overlapping the lower first leading wiring is a lower second leading wiring;
  • a second lead-out line opposite to the display region adjacent to the lower second lead-out line is an upper second lead-out line;
  • In plan view In a second region of the upper first leading wiring overlapping the upper second leading wiring and a second region of the lower first leading wiring overlapping the lower second leading wiring, in the extending direction of the leading wiring.
  • the overlapping widths in the orthogonal directions are different.
  • the display device wherein the upper first wiring has a width greater than a width of the lower first wiring overlapping with the lower second wiring in a second region.
  • the width overlapping the wiring and the second region is small.
  • the first upper wiring has a lower area than the area in which the lower first wiring overlaps the lower second wiring in a second region.
  • the area that overlaps with the routing wiring in the second region is small.
  • a width of at least one of the first region and the second region in a direction orthogonal to a direction in which the wiring is extended is equal to a width of the sub-pixel electrically connected to the wiring. It is determined according to the number.
  • the overlapping width decreases.
  • the display region includes a main display portion, and a first notch display portion and a second notch display portion sandwiching the cutout portion, In the frame area of the cutout portion adjacent to the first notch display portion, Either the first routing wiring or the second routing wiring has only the first region, In the frame area of the cutout portion adjacent to the second notch display portion, Either the first wiring or the second wiring has only a first region.
  • the display device may include a display panel having a flexible and bendable display element.
  • the display element includes a display element whose luminance and transmittance are controlled by a current, and a display element whose luminance and transmittance is controlled by a voltage.
  • the display device according to the present invention may include an OLED (Organic Light Emitting Diode) as a current control display element.
  • the display device according to the present embodiment may be an organic EL (Electro Luminescence) display.
  • the display device according to the present invention may include an inorganic light emitting diode as a current control display element.
  • the display device according to the present embodiment may be a QLED display including an EL display QLED (Quantum dot Light Emitting Diode: quantum dot light emitting diode) such as an inorganic EL display.
  • QLED Quantum dot Light Emitting Diode: quantum dot light emitting diode
  • a display element for voltage control there is a liquid crystal display element or the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

第１引き回し配線（Ｗ１）と、第２引き回し配線（Ｗ２）と、が含まれる表示デバイスであって、第１引き回し配線（Ｗ１）の延伸方向と第２引き回し配線（Ｗ２）の延伸方向が同じであって、第１引き回し配線（Ｗ１）と第２引き回し配線（Ｗ２）のどちらか一方の引き回し配線は、第１の領域（Ａ）と第２の領域（Ｂ）とを有する。

Description

表示デバイス
　本発明は、表示デバイスに関する。
　特許文献１には、異形（コーナが切り欠かれた形状）の表示領域の輝度ムラを抑える技術が開示されている。
日本国公開特許公報「特開２０１２－１０３３３５号（２０１２年５月３１日公開）」
　カメラノッチを有するパネルでは、主表示部とノッチ表示部においてバスライン負荷が不均一であると輝度のバラツキが発生するという課題がある。
　そこで、本発明の一態様は、上記の問題点に鑑みてなされたものであり、主表示部およびノッチ表示部でのバスライン負荷の差を小さくすることにより、輝度のバラツキが抑制された表示デバイスを提供することを目的とする。
　本発明の一態様に係る表示デバイスは、切り欠き部が形成された表示領域と、前記表示領域を囲む額縁領域とを備え、
　前記表示領域には、
　　複数のデータ信号線と、
　　前記複数のデータ信号線に交差する複数の走査制御線と、前記複数のデータ信号線に交差する複数の発光制御線と、を含む複数の制御線と、
　　前記データ信号線および前記走査制御線の交点に対応するように設けられた複数のサブ画素回路と、を含み、
　前記額縁領域のうち切り欠き部の周囲の額縁領域には、
　　前記制御線の１つである第１制御線と電気的に接続し、前記表示領域から前記切り欠き部に向けて延伸する第１引き回し配線と、
　　前記第１制御線に隣接する第２制御線と電気的に接続し、前記表示領域から前記切り欠き部に向けて延伸する第２引き回し配線と、が含まれる表示デバイスであって、
　前記表示領域において、
　　前記第１制御線および前記第２制御線は第１金属層で形成され、
　前記切り欠き部の周囲の額縁領域において、
　　前記第１引き回し配線が前記第１金属層で形成され、前記第２引き回し配線が前記第１金属層とは異なる層である第２金属層で形成され、
　平面視で、
　前記第１引き回し配線の延伸方向と前記第２引き回し配線の延伸方向が同じであって、
　　前記第１引き回し配線と前記第２引き回し配線とが無機絶縁膜を介して重畳し、
　前記第１引き回し配線と前記第２引き回し配線のどちらか一方の引き回し配線は、
　　他方の引き回し配線の延伸方向に直交する方向の表示領域と反対側の端部のみを跨ぐように重畳する第１の領域と、
　　他方の引き回し配線の延伸方向に直交する方向の表示領域側の端部のみを跨ぐように重畳する第２の領域と、
を有する表示デバイスである。
　本発明の一態様によれば、主表示部およびノッチ表示部でのバスライン負荷の差を小さくすることにより、輝度のバラツキを抑制することができる。
表示デバイスの製造方法の一例を示すフローチャートである。 表示デバイスの表示領域の構成例を示す断面図である。 実施形態１の表示デバイス２を示す平面図である。 表示領域に含まれるサブ画素の構成例を示す回路図である。 （ａ）は切り欠き部周りの平面図であり、（ｂ）は、（ａ）のｂ－ｂ断面図である。 重畳させる量が均一である場合の、引き回し配線Ｗ１およびＷ２の重畳形状を示す図である。 実施形態１の表示デバイスにおける、引き回し配線Ｗ１およびＷ２の重畳形状を示す図である。 本発明の実施形態１の変形例の表示デバイスにおける、引き回し配線Ｗ１とＷ２の重畳形状を示す図である。 （ａ）実施形態２の表示デバイスにおける、引き回し配線Ｗ１１とＷ１２、引き回し配線Ｗ２１とＷ２２、引き回し配線Ｗ３１とＷ３２それぞれの、重畳形状を示す図である。（ｂ）引き回し配線Ｗ１１とＷ１２の重畳形状の拡大図である。（ｃ）引き回し配線Ｗ３１とＷ３２の重畳形状の拡大図である。 実施形態２の表示デバイスの一部を示す平面図である。 実施形態３の表示デバイスにおける、引き回し配線Ｗ１１とＷ１２、引き回し配線Ｗ２１とＷ２２それぞれの重畳形状を示す図である。
　以下においては、「同層」とは同一のプロセス（成膜工程）にて形成されていることを意味し、「下層」とは、比較対象の層よりも先のプロセスで形成されていることを意味し、「上層」とは比較対象の層よりも後のプロセスで形成されていることを意味する。
　図１は表示デバイスの製造方法の一例を示すフローチャートである。図２は表示デバイスの表示部の構成例を示す断面図である。
　フレキシブルな表示デバイスを製造する場合、図１および図２に示すように、まず、透光性の支持基板（例えば、マザーガラス）上に樹脂層１２を形成する（ステップＳ１）。次いで、バリア層３を形成する（ステップＳ２）。次いで、ＴＦＴ層４を形成する（ステップＳ３）。次いで、トップエミッション型の発光素子層５を形成する（ステップＳ４）。次いで、封止層６を形成する（ステップＳ５）。次いで、封止層６上に上面フィルムを貼り付ける（ステップＳ６）。
　次いで、レーザ光の照射等によって支持基板を樹脂層１２から剥離する（ステップＳ７）。次いで、樹脂層１２の下面に下面フィルム１０を貼り付ける（ステップＳ８）。次いで、下面フィルム１０、樹脂層１２、バリア層３、ＴＦＴ層４、発光素子層５、封止層６を含む積層体を分断し、複数の個片を得る（ステップＳ９）。次いで、得られた個片に機能フィルム３９を貼り付ける（ステップＳ１０）。次いで、複数のサブ画素が形成された表示領域よりも外側（非表示領域、額縁）の一部（端子部）に電子回路基板（例えば、ＩＣチップおよびＦＰＣ）をマウントする（ステップＳ１１）。なお、ステップＳ１～Ｓ１１は、表示デバイス製造装置（ステップＳ１～Ｓ５の各工程を行う成膜装置を含む）が行う。
　樹脂層１２の材料としては、例えばポリイミド等が挙げられる。
　バリア層３は、水、酸素等の異物がＴＦＴ層４および発光素子層５に侵入することを防ぐ層であり、例えば、ＣＶＤ法により形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、またはこれらの積層膜で構成することができる。
　ＴＦＴ層４は、半導体膜１５と、半導体膜１５よりも上層の無機絶縁膜１６（ゲート絶縁膜）と、無機絶縁膜１６よりも上層の、第１金属層、第１金属層よりも上層の無機絶縁膜１８と、無機絶縁膜１８よりも上層の第２金属層と、第２金属層よりも上層の無機絶縁膜２０と、無機絶縁膜２０よりも上層の第３金属層と、第３金属層よりも上層の平坦化膜２１とを含む。
　第１金属層は、ゲート電極ＧＥ、走査制御線Ｇ、発光制御線ＥＭを含む。第２金属層は、容量電極ＣＥ、初期化電源線Ｐｉを含む。第３金属層は、データ信号線ＤＬ、高電圧電源線Ｐｈを含む。
　半導体膜１５は、例えば低温ポリシリコン（ＬＴＰＳ）あるいは酸化物半導体（例えばＩｎ－Ｇａ－Ｚｎ－Ｏ系の半導体）で構成され、半導体膜１５およびゲート電極ＧＥを含むようにトランジスタ（ＴＦＴ）が構成される。図２では、トランジスタがトップゲート構造で示されているが、ボトムゲート構造でもよい。
　ゲート電極ＧＥ、走査制御線Ｇ、容量電極ＣＥ、およびデータ信号線ＤＬは、例えば、アルミニウム、タングステン、モリブデン、タンタル、クロム、チタン、銅の少なくとも１つを含む金属の単層膜あるいは積層膜によって構成される。
　無機絶縁膜１６・１８・２０は、例えば、ＣＶＤ法によって形成された、酸化シリコン（ＳｉＯｘ）膜あるいは窒化シリコン（ＳｉＮｘ）膜またはこれらの積層膜によって構成することができる。平坦化膜２１は、例えば、ポリイミド、アクリル等の塗布可能な有機材料によって構成することができる。
　発光素子層５は、平坦化膜２１よりも上層のアノード２２と、アノード２２のエッジを覆う絶縁性のエッジカバー２３と、エッジカバー２３よりも上層のＥＬ（エレクトロルミネッセンス）層２４と、ＥＬ層２４よりも上層のカソード２５とを含む。エッジカバー２３は、例えば、ポリイミド、アクリル等の有機材料を塗布した後にフォトリソグラフィよってパターニングすることで形成される。
　サブ画素ごとに、島状のアノード２２、ＥＬ層２４、およびカソード２５を含む発光素子ＥＳ（例えば、ＯＬＥＤ：有機発光ダイオード，ＱＬＥＤ：量子ドット発光ダイオード）が発光素子層５に形成される。発光素子ＥＳの制御回路がＴＦＴ層４に形成され、発光素子およびその制御回路（サブ画素回路という）でサブ画素が構成される。
　ＥＬ層２４は、例えば、下層側から順に、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層を積層することで構成される。発光層は、蒸着法あるいはインクジェット法によって、エッジカバー２３の開口（サブ画素ごと）に、島状に形成される。他の層は、島状あるいはベタ状（共通層）に形成する。また、正孔注入層、正孔輸送層、電子輸送層、電子注入層のうち１以上の層を形成しない構成も可能である。
　ＯＬＥＤの発光層を蒸着形成する場合は、ＦＭＭ（ファインメタルマスク）を用いる。ＦＭＭは多数の開口を有するシート（例えば、インバー材製）であり、１つの開口を通過した有機物質によって島状の発光層（１つのサブ画素に対応）が形成される。
　ＱＬＥＤの発光層は、例えば、量子ドットを拡散させた溶媒をインクジェット塗布することで、島状の発光層（１つのサブ画素に対応）を形成することができる。
　アノード（陽極）２２は、例えばＩＴＯ（Indium Tin Oxide）とＡｇ（銀）あるいはＡｇを含む合金との積層によって構成され、光反射性を有する。カソード（陰極）２５は、ＭｇＡｇ合金（極薄膜）、ＩＴＯ、ＩＺＯ（Indium zinc Oxide）等の透光性の導電材で構成することができる。
　発光素子ＥＳがＯＬＥＤである場合、アノード２２およびカソード２５間の駆動電流によって正孔と電子が発光層内で再結合し、これによって生じたエキシトンが基底状態に遷移する過程で光が放出される。カソード２５が透光性であり、アノード２２が光反射性であるため、ＥＬ層２４から放出された光は上方に向かい、トップエミッションとなる。
　発光素子ＥＳがＱＬＥＤである場合、アノード２２およびカソード２５間の駆動電流によって正孔と電子が発光層内で再結合し、これによって生じたエキシトンが、量子ドットの伝導帯準位（conduction band）から価電子帯準位（valence band）に遷移する過程で光（蛍光）が放出される。
　発光素子層５には、前記のＯＬＥＤ、ＱＬＥＤ以外の発光素子（無機発光ダイオード等）を形成してもよい。
　封止層６は透光性であり、カソード２５を覆う無機封止膜２６と、無機封止膜２６よりも上層の有機バッファ膜２７と、有機バッファ膜２７よりも上層の無機封止膜２８とを含む。発光素子層５を覆う封止層６は、水、酸素等の異物の発光素子層５への浸透を防いでいる。
　無機封止膜２６および無機封止膜２８はそれぞれ無機絶縁膜であり、例えば、ＣＶＤ法により形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、またはこれらの積層膜で構成することができる。有機バッファ膜２７は、平坦化効果のある透光性有機膜であり、アクリル等の塗布可能な有機材料によって構成することができる。有機バッファ膜２７は例えばインクジェット塗布によって形成することができるが、液滴を止めるためのバンクを非表示領域に設けてもよい。
　下面フィルム１０は、支持基板を剥離した後に樹脂層１２の下面に貼り付けることで柔軟性に優れた表示デバイスを実現するための、例えばＰＥＴフィルムである。機能フィルム３９は、例えば、光学補償機能、タッチセンサ機能、保護機能の少なくとも１つを有する。
　以上にフレキシブルな表示デバイスについて説明したが、非フレキシブルな表示デバイスを製造する場合は、一般的に樹脂層の形成、基材の付け替え等が不要である。例えば、非フレキシブルな表示デバイスを製造する場合は、ガラス基板上にステップＳ２～Ｓ５の積層工程を行い、その後ステップＳ９に移行する。
　〔実施形態１〕
　図３に基づいて、実施形態１の表示デバイス２について説明する。図３は、実施形態１の表示デバイス２を示す平面図である。
　表示デバイス２は、表示領域ＤＡと、表示領域ＤＡを囲む額縁領域（非表示領域）ＮＡとを備える。
　図３に示すように、表示デバイス２においては、表示領域ＤＡに切り欠き部ＮＺが形成される。表示領域ＤＡは、切り欠き部ＮＺの一方サイド（図３における右側）に位置する第１のノッチ表示部ＳＡ１と、他方サイド（図３における左側）に位置する第２の表示ノッチ部ＳＡ２とを含む。各ノッチ表示部ＳＡ１およびＳＡ２には複数のサブ画素が設けられる。図４のように、サブ画素ＳＰは、発光素子ＥＳ（例えば、ＯＬＥＤ）およびそのサブ画素回路（図２のＴＦＴ層４に形成される）で構成される。
　表示領域ＤＡは、複数のデータ信号線ＤＬ（ｍ本、ｍは一以上の整数）と、複数の制御線と複数のサブ画素回路を含む。制御線には、複数の走査制御線Ｇ(ｎ本、ｎは一以上の整数)と、複数の発光制御線ＥＭ（ｎ本、ｎは一以上の整数)とが含まれる。また、サブ画素回路は、データ信号線ＤＬおよび走査制御線Ｇの交点に対応するようにｎ×ｍ個、マトリクス状に設けられる。
　複数の制御線は、複数のデータ信号線ＤＬと交差する。また、複数の発光制御線ＥＭは、複数のデータ信号線ＤＬと交差する。
　サブ画素ＳＰは、例えば、データ信号線ＤＬ（ｍ）、走査制御線Ｇ（ｎ）、発光制御線ＥＭ（ｎ）、高電圧電源線Ｐｈ（ｎ）、および初期化電源線Ｐｉ（ｎ）に接続される。なお、容量Ｃｐの一方の電極が高電圧電源線Ｐｈ（ｎ）に接続され、他方の電極が駆動トランジスタＴａのゲート端子と、初期化トランジスタＴｆを介して初期化電源線Ｐｉ（ｎ）に接続される。駆動トランジスタＴａは、そのゲート端子が走査制御線Ｇ（ｎ）に接続され、そのソース端子が書き込みトランジスタＴｂを介してデータ信号線ＤＬ（ｍ）に接続され、そのドレイン端子が発光制御トランジスタＴｄを介して発光素子ＥＳのアノード２２に接続される。また、駆動トランジスタＴａのドレイン端子は、閾値制御トランジスタＴｅを介して駆動トランジスタＴａの制御端子と接続する。また、駆動トランジスタＴａのソース端子は、電源供給トランジスタＴｃを介して高電圧電源線Ｐｈ（ｎ）と接続する。発光素子ＥＳのカソード２５は複数の発光素子ＥＳに共通に形成された共通電極であり、低電源電圧ＥＬＶＳＳと接続する。
　データ信号線ＤＬ（ｍ）はソースドライバＳＤＲ（ｍ）（駆動回路）に接続され、走査制御線Ｇ（ｎ）はゲートドライバＧＤ１（ｎ）・ＧＤ２（ｎ）（駆動回路）に接続され、走査制御線Ｇ（ｎ－１）はゲートドライバＧＤ１（ｎ－１）・ＧＤ２（ｎ－１）（駆動回路）に接続され、発光制御線ＥＭ（ｎ）はエミッションドライバＥＤ１（ｎ）・ＥＤ２（ｎ）（駆動回路）に接続される。ゲートドライバＧＤ１（ｎ）・ＧＤ２（ｎ）、ゲートドライバＧＤ１（ｎ－１）・ＧＤ２（ｎ－１）およびエミッションドライバＥＤ１（ｎ）・ＥＤ２（ｎ）は、額縁領域（非表示領域）ＮＡに含まれるＴＦＴ層４にモノリシック形成される。ゲートドライバＧＤ１（ｎ）・ＧＤ２（ｎ）は、表示領域ＤＡを挟んで向かい合うように配される。制御線は、片側駆動であっても、両側駆動であってもよい。但し、少なくとも、切り欠き部において、第１のノッチ表示部ＳＡ１、第２のノッチ表示部ＳＡ２でそれぞれ分断する制御線（本実施例では、発光制御線ＥＭ）は片側駆動である。
　以下では、切り欠き部の周辺の額縁領域において、隣接する走査制御線Ｇの引き回し配線が無機絶縁膜を介して重畳する実施例を説明する。表示デバイス２には、ｘ方向に延伸する走査制御線Ｇ１～Ｇ５・Ｇ（ｎ）、および第ｙ方向に延伸するデータ信号線ＤＬが設けられる。走査制御線Ｇ１・Ｇ２・Ｇ５・Ｇ６は、第１のノッチ表示部ＳＡ１を通り、間に発光制御線ＥＭを挟み、それぞれ隣接する発光制御線Ｇである。走査制御線Ｇ３・Ｇ４は、第２のノッチ表示部ＳＡ２を通り、間に発光制御線ＥＭを挟み、それぞれ隣接する発光制御線Ｇである。なお、制御線が隣接する、隣り合う（例えば、第１制御線と第２制御線が隣接する）とは、同じ種類の制御線である発光制御線Ｇが互いに隣接する、同じ種類の制御線である発光制御線ＥＭが互いに隣接する、との意味である。走査制御線Ｇは、切り欠き部ＮＺよりも内側（図３における下側）の主表示部ＭＰを通る。
　図５に示すように、切り欠き部ＮＺの周縁ＷＲ（切り欠き部ＮＺの周囲の額縁領域）には、第１走査制御線Ｇ１と電気的に接続する第１引き回し配線Ｗ１と、第２走査制御線Ｇ２と電気的に接続する第２引き回し配線Ｗ２とが設けられる。以下、第１走査制御線Ｇ１を走査制御線Ｇ１、第２走査制御線Ｇ２を走査制御線Ｇ２、第１引き回し配線Ｗ１を引き回し配線Ｗ１、第２引き回し配線Ｗ２を引き回し配線Ｗ２と略記する場合がある。なお、図５中、第３引き回し配線Ｗ３および第４引き回し配線Ｗ４はそれぞれ、引き回し配線Ｗ１および引き回し配線Ｗ２に相当する。
　引き回し配線Ｗ１およびＷ２それぞれ、表示領域ＤＡから切り欠き部ＮＺに向けて延伸する。前記引き回し配線Ｗ１の延伸方向と前記第２引き回し配線の延伸方向Ｗ２は同じである。
　表示領域ＤＡにおいて、走査制御線Ｇ１と走査制御線Ｇ２が隣り合うように第１金属層で形成される。また、切り欠き部ＮＺの周縁ＷＲ（切り欠き部ＮＺの周囲の額縁領域）において、引き回し配線Ｗ１は第１金属層で形成され、引き回し配線Ｗ２は第１金属層とは異なる層である第２金属層で形成される。
　引き回し配線Ｗ１およびＷ２は、切り欠き部ＮＺを避けるように迂回する形状であり、切り欠き部ＮＺと重畳するように、カメラレンズ、センサ等を配することができる。
　図５のように、引き回し配線Ｗ１と走査制御線Ｇ１が、２つのコンタクトホールおよび中継電極Ｅ１を介して電気的に接続されている。引き回し配線Ｗ２と走査制御線Ｇ２が、２つのコンタクトホールおよび中継電極Ｅ２を介して電気的に接続されている。引き回し配線Ｗ１と走査制御線Ｇ３が、２つのコンタクトホールおよび中継電極Ｅ３を介して電気的に接続されている。引き回し配線Ｗ２と走査制御線Ｇ４が、２つのコンタクトホールおよび中継電極Ｅ４を介して電気的に接続されている。中継電極Ｅ１～Ｅ４は、図２の第３金属層（ソース層）に形成されている。
　引き回し配線Ｗ１は、切り欠き部ＮＺの周縁ＷＲに位置する迂回部Ｗ１ｘ・Ｗ１ｙ・Ｗ１ｚを含み、迂回部Ｗ１ｘはｘ方向に延伸し、迂回部Ｗ１ｙ・Ｗ１ｚはｙ方向（ｘ方向と直交する方向）に延伸する。引き回し配線Ｗ２は、切り欠き部ＮＺの周縁ＷＲに位置する迂回部Ｗ２ｘ・Ｗ２ｙ・Ｗ２ｚを含み、迂回部Ｗ２ｘはｘ方向に延伸し、迂回部Ｗ２ｙ・Ｗ２ｚはｙ方向に延伸する。
　実施形態１では、図５に示すように、平面視で、ｘ方向に延伸する、迂回部Ｗ１ｘおよび迂回部Ｗ２ｘが無機絶縁膜１８を介して重なる。また、ｙ方向に延伸する、迂回部Ｗ１ｙおよび迂回部Ｗ２ｙが無機絶縁膜１８を介して重なる。また、ｙ方向に延伸する、迂回部Ｗ１ｚおよび迂回部Ｗ２ｚが無機絶縁膜１８を介して重なる。なお、「重なる（重畳する）」とは、平面視において重なる（重畳する）ということである。
　例えば、図７に示すように、引き回し配線Ｗ１と引き回し配線Ｗ２のどちらか一方の引き回し配線は、以下の第１の領域Ａと第２の領域Ｂとを有する。
　第１の領域Ａは、引き回し配線の延伸方向に直交する方向の表示領域と反対側の端部のみを跨ぐように重畳する領域である。すなわち、図７において、第１の領域Ａは、引き回し配線Ｗ１１が引き回し配線の延伸方向に直交する方向に対して、引き回し配線Ｗ１２の上側で重畳し、下側では重畳しない領域である。
　第２の領域Ｂは、引き回し配線の延伸方向に直交する方向の表示領域と反対側の端部のみを跨ぐように重畳する領域である。すなわち、図７において、第２の領域Ｂは、引き回し配線Ｗ１１が引き回し配線の延伸方向に直交する方向に対して、引き回し配線Ｗ１２の下側で重畳し、上側では重畳しない領域である。
　引き回し配線Ｗ１および引き回し配線Ｗ２の少なくとも一方を屈曲させることにより、引き回し配線Ｗ１と引き回し配線Ｗ２を重畳させることができる。また、引き回し配線Ｗ１と引き回し配線Ｗ２を重畳させるとき、両方とも直線であってもよいし、どちらか一方を直線、もう一方を斜めに屈曲させてもよい。
　第１の領域Ａおよび第２の領域Ｂを設けることによって、配線の容量を増やし、負荷量を大きくすることができる。また、第１の領域Ａおよび第２の領域Ｂを有することにより、配線の仕上がりが上下方向へずれる等所定の位置からずれた場合、配線の容量が増える方向にずれる部分と、配線の容量が減る方向にずれる部分が生じる。これにより、配線のずれが相殺されるため、ずれが生じることによる影響が小さくなる。したがって、主表示部およびノッチ表示部でのバスライン負荷の差で生じる輝度のバラツキを抑制することができる。
　一方、図６に示すように、重畳させる量が均一である場合、すなわち、第１の領域Ａおよび第２の領域Ｂを設けない場合、配線のずれが生じることによる影響が大きく、主表示部およびノッチ表示部でのバスライン負荷の差で生じる輝度のバラツキが発生する。
　また、図７に示すように、第１の領域Ａおよび第２の領域Ｂを有する引き回し配線において、第１の領域Ａの延伸方向の長さの和と、前記第２の領域Ｂの延伸方向の長さの和が同じであることが好ましい。例えば、引き回し配線Ｗ２が下方向にずれた場合、第１の領域Ａでは配線の容量が小さくなる。一方、第２の領域Ｂでは配線の容量が大きくなるので、配線２がずれることによる影響が相殺される。その結果、輝度のバラツキを抑制することができる。
　図７において、第１の領域Ａと第２の領域Ｂが、引き回し配線の延伸方向に対して、第１の領域Ａ、第２の領域Ｂ、第１の領域Ａの順に並んでいるが、引き回し配線の延伸方向に対して、第２の領域Ｂ、第１の領域Ａ、第２の領域Ｂの順に並んでいてもよい。
　また、図７において、引き回し配線の延伸方向に対して、重畳する領域の両端は共に第１の領域Ａであるが、重畳する領域の両端は共に第２の領域Ｂであってもよい。図７のように、第１の領域Ａと第２の領域Ｂの配置を左右対称にすることにより、中継電極や信号線との接続も左右対称の設計となり、設計が容易となる。
　また、第１の領域Ａと第２の領域Ｂの間でおいて、引き回し配線の延伸方向に直交する方向の上側部分で重畳し下側部分でも重畳する第３の領域Ｃを有していてもよい。
　引き回し配線Ｗ１の幅と引き回し配線Ｗ２の幅は、同じであっても異なっていてもよいが、図７に示すように、互いに同じであることが好ましい。また、引き回し配線Ｗ１と引き回し配線Ｗ２の材質は、同じであっても異なっていてもよいが、互いに同じであることが好ましい。引き回し配線の材質の例として、ＧＥおよびＭ３等が挙げられる。
　図７においては、引き回し配線Ｗ１とＷ２の屈曲点（交差点）は２つであるが、屈曲点の数は適宜選択してもよい。本明細書において、屈曲点とは、第１の領域Ａと第２の領域Ｂの境目を示す。設計のし易さおよび配線作業のし易さ等の点で、重畳する領域の両端が同じ領域であることが好ましい。したがって、屈曲点の数は偶数であることが好ましい。また、屈曲点は、引き回し配線全体として、千鳥状に配置させてもよい。
　（変形例１）
　図８に示すように、表示デバイスの第１引き回し配線と第２引き回し配線との重畳形状について、引き回し配線Ｗ３２が、引き回し配線Ｗ３２の表示領域と反対側の端部のみを跨ぐように重畳する引き回し配線Ｗ２１と、引き回し配線Ｗ３２の表示領域側の端部のみを跨ぐ引き回し配線Ｗ３１に重畳している点が、図７に示す重畳形状と異なる。すなわち、第１の領域Ａおよび第２の領域Ｂを有する引き回し配線が引き回し配線Ｗ３２であるとき、表示領域と反対側の端部のみを跨ぐように重畳する引き回し配線Ｗ２１と、表示領域側の端部のみを跨ぐ引き回し配線Ｗ３１は隣接してもよい。
　また、引き回し配線Ｗ３１が、引き回し配線Ｗ３１の表示領域と反対側の端部のみを跨ぐように重畳する引き回し配線Ｗ２２と、表示領域側の端部のみを跨ぐ引き回し配線Ｗ３２に重畳していてもよい。すなわち、第１の領域Ａおよび第２の領域Ｂを有する引き回し配線が引き回し配線Ｗ３１であるとき、表示領域と反対側の端部のみを跨ぐように重畳する引き回し配線Ｗ２２と、表示領域側の端部のみを跨ぐ引き回し配線Ｗ３２は隣接してもよい。
　（変形例２）
　図７に示す実施形態１の表示デバイスの変形例として、表示領域には、主表示部、および前記切り欠き部を挟む第１のノッチ表示部と第２のノッチ表示部とを含み、
　前記第１のノッチ表示部と前記第２のノッチ表示部とで挟まれた切り欠き部の底面と隣接する額縁領域に、互いに重畳する第１引き回し配線と第２引き回し配線とを複数備え、
　ノッチ表示部と主表示部との境界で輝度ムラが視認されないように、主表示部に最も近い、互いに重畳する第１引き回し配線と第２引き回し配線の、第１の領域Ａと第２の領域Ｂの合計の重畳面積が調整されていてもよい。
　つまり、主表示部とノッチ表示部との境目付近の負荷量を制御することにより、輝度のバラツキを抑制することができる。
　〔実施形態２〕
　次に、図９および１０に基づいて、本発明の実施形態２の表示デバイスについて説明する。なお、以下の各実施形態についての説明では、既に説明した内容は説明せず、相違点を中心に説明する。
　図９および１０は、本発明の実施形態２の表示デバイスにおける第１引き回し配線と第２引き回し配線との重畳形状を示す図である。
　実施形態２の表示デバイスにおいて、以下の点が、図７に示す表示デバイスにおける第１引き回し配線と第２引き回し配線との重畳形状と相違する。
　図９の（ａ）に示すように、第１引き回し配線のうち、表示領域側の第１引き回し配線を下側第１引き回し配線Ｗ２１とする。下側第１引き回し配線Ｗ２１に隣接する表示領域と反対側の第１引き回し配線を上側第１引き回し配線Ｗ１１とする。前記下側第１引き回し配線に重畳する第２引き回し配線を下側第２引き回し配線Ｗ２２とする。前記下側第２引き回し配線Ｗ２２に隣接する表示領域と反対側の第２引き回し配線を上側第２引き回し配線Ｗ１２とする。この場合、上側第１引き回し配線Ｗ１１と上側第２引き回し配線Ｗ１２の第２の領域Ｂと、下側第１引き回し配線Ｗ２１と下側第２引き回し配線Ｗ２２の第２の領域Ｂの長さが異なる。この構成は、例えば、配線ピッチが狭く、配線間スペースを確保したいときに有効である。
　また、図９および１０に示すように、上側第１引き回し配線Ｗ１１と上側第２引き回し配線Ｗ１２の第１の領域Ａと、下側第１引き回し配線Ｗ２１と下側第２引き回し配線Ｗ２２の第１の領域Ａの長さも異なっていてもよい。この構成は、例えば、配線ピッチが狭く、配線間スペースを確保したいときに有効である。
　上述のように、第１の領域Ａまたは第２の領域Ｂの長さを異ならせると、重畳量が異なる。図９に示すように、上側第１引き回し配線Ｗ１１と上側第２引き回し配線Ｗ１２の第１の領域Ａの重畳量は、下側第１引き回し配線Ｗ２１と下側第２引き回し配線Ｗ２２の第１の領域Ａの重畳量よりも小さい。一方、第２の領域Ｂの重畳量は大きい。この構成により、配線にずれが生じた場合の影響を最小限にすることができる。
　上側第１引き回し配線Ｗ１１と上側第２引き回し配線Ｗ１２の第２の領域Ｂと、下側第１引き回し配線Ｗ２１と下側第２引き回し配線Ｗ２２の第２の領域Ｂの長さが異なる領域は、主表示部に隣接する切り欠き部の額縁領域のみであってもよい。この構成により、引き回し配線の長さが、第１のノッチ表示部や第２のノッチ表示部の額縁領域での長さよりも長く、設計の自由度が高くなる。また、上側第１引き回し配線Ｗ１１と上側第２引き回し配線Ｗ１２の第１の領域Ａと、下側第１引き回し配線Ｗ２１と下側第２引き回し配線Ｗ２２の第１の領域Ａの長さが異なる領域も、主表示部に隣接する切り欠き部の額縁領域のみであってもよい。
　また、主表示部に隣接する切り欠き部の額縁領域に、上側第１引き回し配線Ｗ１１、上側第２引き回し配線Ｗ１２、下側第１引き回し配線Ｗ２１、および下側第２引き回し配線Ｗ２２を有していてもよい。
　また、第１引き回し配線のうち、表示領域に最も近い第１引き回し配線において、当該第１引き回し配線の重畳する第２引き回し配線の第１の領域Ａと第２の領域Ｂの長さが同じであることが好ましい。この構成により、主表示部とノッチ表示部との間の輝度のバラツキを抑制することができる。
　また、主表示部からノッチ表示部に向かって、第１の領域Ａおよび／または第２の領域Ｂの長さが長く、または、短くなってもよい。
　〔実施形態３〕
　次に、図１１に基づいて、本発明の実施形態３の表示デバイスについて説明する。なお、以下の各実施形態についての説明では、既に説明した内容は説明せず、相違点を中心に説明する。
　図１１は、本発明の実施形態３の表示デバイスにおける第１引き回し配線と第２引き回し配線との重畳形状を示す図である。
　実施形態３の表示デバイスにおいて、以下の点が、図７に示す表示デバイスにおける第１引き回し配線と第２引き回し配線との重畳形状と相違する。
　前記表示領域は、主表示部、および前記切り欠き部を挟む第１のノッチ表示部と第２のノッチ表示部を含み、主表示部に隣接する切り欠き部の額縁領域に、互いに重畳する第１引き回し配線と第２引き回し配線を複数備える。
　上記複数の第１引き回し配線のうち、表示領域側の第１引き回し配線を下側第１引き回し配線Ｗ２１とする。また、上記下側第１引き回し配線Ｗ２１に隣接する表示領域と反対側の第１引き回し配線を上側第１引き回し配線Ｗ１１とする。また、上記下側第１引き回し配線Ｗ２１に重畳する第２引き回し配線を下側第２引き回し配線Ｗ２２とする。また、上記下側第２引き回し配線Ｗ２２に隣接する表示領域と反対側の第２引き回し配線を上側第２引き回し配線Ｗ１２とする。
　この場合、平面視で、上側第２引き回し配線Ｗ１２と重畳する上側第１引き回し配線Ｗ１１の第２の領域Ｂと、下側第２引き回し配線Ｗ２２と重畳する下側第１引き回し配線Ｗ２１の第２の領域Ｂで、引き回し配線の延伸方向に対して直交する方向の重畳する幅が異なる。
　図１１に示すように、サブ画素数がより少ないノッチ表示部側である、上側第１引き回し配線Ｗ１１と上側第２引き回し配線Ｗ１２との重畳量を、表示領域側の下側第１引き回し配線Ｗ２１と下側第２引き回し配線Ｗ２２との重畳量よりも大きくする。左右方向および上下方向の少なくとも一方の重畳量を増やすことによって、容量を増やすことができる。この構成によって、サブ画素数が少ないノッチ表示部とサブ画素数が多い表示領域間で生じる、負荷量の差を軽減し、輝度のバラツキを抑制することができる。
　また、下側第１引き回し配線Ｗ２１が、下側第２引き回し配線Ｗ２２と第２の領域Ｂで重畳する幅または面積よりも、上側第１引き回し配線Ｗ１１が上側第２引き回し配線Ｗ１２と第２の領域Ｂで重畳する幅または面積が小さくてもよい。
　また、引き回し配線の延伸方向に対して直交する方向の第１の領域Ａと第２の領域Ｂの少なくとも一方の幅は、引き回し配線と電気的に接続するサブ画素の数に応じて決定してもよい。また、接続されるサブ画素が多いほど、重畳する幅が小さくしてもよい。
　（変形例１）
　図１１に示す実施形態３の表示デバイスの変形例として、表示領域は、主表示部、および前記切り欠き部を挟む第１のノッチ表示部と第２のノッチ表示部とを含み、
　第１のノッチ表示部と隣接する切り欠き部の額縁領域では、第１引き回し配線と前記第２引き回し配線のどちらか一方の引き回し配線は、第１の領域Ａのみを有し、
　前記第２のノッチ表示部と隣接する切り欠き部の額縁領域では、前記第１引き回し配線と前記第２引き回し配線のどちらか一方の引き回し配線は、第１の領　域Ａのみを有していてもよい。
　上記構成により、上下方向に配線がずれた場合のみならず、左右方向に配線がずれた場合でも、重畳面積を維持することができる。以上説明した実施例において、切り欠き部の周辺の額縁領域において、隣接する発光制御線Ｇの引き回し配線が無機絶縁膜を介して重畳する例を説明した。これ以外に、切り欠き部の周辺の額縁領域において、隣接する発光制御線ＥＭの引き回し配線が無機絶縁膜を介して重畳してもよい。この場合には、切り欠き部において、第１のノッチ表示部ＳＡ１、第２のノッチ表示部ＳＡ２でそれぞれ分断する制御線は、発光制御線Ｇであって、片側駆動となる。
　（まとめ）
　本発明の態様１に係る表示デバイスは、切り欠き部が形成された表示領域と、前記表示領域を囲む額縁領域とを備え、
　前記表示領域には、
　　複数のデータ信号線と、
　　前記複数のデータ信号線に交差する複数の走査制御線と、前記複数のデータ信号線に交差する複数の発光制御線と、を含む複数の制御線と、
　　前記データ信号線および前記走査制御線の交点に対応するように設けられた複数のサブ画素回路と、を含み、
　前記額縁領域のうち切り欠き部の周囲の額縁領域には、
　　前記制御線の１つである第１制御線と電気的に接続し、前記表示領域から前記切り欠き部に向けて延伸する第１引き回し配線と、
　　前記第１制御線に隣接する第２制御線と電気的に接続し、前記表示領域から前記切り欠き部に向けて延伸する第２引き回し配線と、が含まれる表示デバイスであって、
　前記表示領域において、
　　前記第１制御線および前記第２制御線は第１金属層で形成され、
　前記切り欠き部の周囲の額縁領域において、
　　前記第１引き回し配線が前記第１金属層で形成され、前記第２引き回し配線が前記第１金属層とは異なる層である第２金属層で形成され、
　平面視で、
　前記第１引き回し配線の延伸方向と前記第２引き回し配線の延伸方向が同じであって、
　　前記第１引き回し配線と前記第２引き回し配線とが無機絶縁膜を介して重畳し、
　前記第１引き回し配線と前記第２引き回し配線のどちらか一方の引き回し配線は、
　　他方の引き回し配線の延伸方向に直交する方向の表示領域と反対側の端部のみを跨ぐように重畳する第１の領域と、
　　他方の引き回し配線の延伸方向に直交する方向の表示領域側の端部のみを跨ぐように重畳する第２の領域と、
を有する表示デバイスである。
　本発明の態様２に係る表示デバイスにおいて、前記第１制御線および前記第２制御線が、前記走査制御線である。
　本発明の態様３に係る表示デバイスにおいて、前記第１制御線および前記第２制御線のが、前記発光制御線である。
　本発明の態様４に係る表示デバイスは、前記第１引き回し配線の幅と前記第２引き回し配線の幅が同じである。
　本発明の態様５に係る表示デバイスにおいて、前記どちらか一方の引き回し配線は前記第１引き回し配線であって、
　表示領域と反対側の端部のみを跨ぐように前記第１引き回し配線が重畳する第２引き回し配線と、表示領域側の端部のみを跨ぐように前記第１引き回し配線が重畳する第２引き回し配線は隣接する。
　本発明の態様６に係る表示デバイスにおいて、前記どちらか一方の引き回し配線は前記第２引き回し配線であって、
　表示領域と反対側の端部のみを跨ぐように前記第２引き回し配線が重畳する第１引き回し配線と、表示領域側の端部のみを跨ぐように前記第２引き回し配線が重畳する第１引き回し配線は隣接する。
　本発明の態様７に係る表示デバイスは、前記どちらか一方の引き回し配線において、
　前記第１の領域の延伸方向の長さの和と、前記第２の領域の延伸方向の長さの和が同じである。
　本発明の態様８に係る表示デバイスは、前記第１の領域と前記第２の領域が、前記引き回し配線の延伸方向に対して、第１の領域、第２の領域、第１の領域、もしくは、第２の領域、第１の領域、第２の領域、の順で並ぶ。
　本発明の態様９に係る表示デバイスは、前記少なくとも一方の引き回し配線の延伸方向に対して、重畳する領域の両端は共に前記第１の領域、もしくは、共に第２の領域である。
　本発明の態様１０に係る表示デバイスは、前記第１の領域と前記第２の領域の間であって、前記引き回し配線の延伸方向に直交する方向の上側部分で重畳し下側部分でも重畳する第３の領域を有する。
　本発明の態様１１に係る表示デバイスは、前記第１引き回し配線のうち、
　　表示領域側の第１引き回し配線を下側第１引き回し配線とし、
　　前記下側第１引き回し配線に隣接する表示領域と反対側の第１引き回し配線を上側第１引き回し配線とし、
　　前記下側第１引き回し配線に重畳する第２引き回し配線を下側第２引き回し配線とし、
　　前記下側第２引き回し配線に隣接する表示領域と反対側の第２引き回し配線を上側第２引き回し配線とし、
　　前記上側第１引き回し配線と前記上側第２引き回し配線の第２の領域と、前記下側第１引き回し配線と前記下側第２引き回し配線の第２の領域の長さが異なる。
　本発明の態様１２に係る表示デバイスは、前記第１引き回し配線のうち、
　　表示領域側の第１引き回し配線を下側第１引き回し配線とし、
　　前記下側第１引き回し配線に隣接する表示領域と反対側の第１引き回し配線を上側第１引き回し配線とし、
　　前記下側第１引き回し配線に重畳する第２引き回し配線を下側第２引き回し配線とし、
　　前記下側第２引き回し配線に隣接する表示領域と反対側の第２引き回し配線を上側第２引き回し配線とし、
　前記上側第１引き回し配線と前記上側第２引き回し配線の第１の領域と、前記下側第１引き回し配線と前記下側第２引き回し配線の第１の領域の長さが異なる。
　本発明の態様１３に係る表示デバイスにおいて、前記表示領域は、主表示部、および前記切り欠き部を挟む第１のノッチ表示部と第２のノッチ表示部とを含み、
　前記下側第１引き回し配線、前記上側第１引き回し配線、前記下側第２引き回し配線、および、前記上側第２引き回し配線を、前記主表示部に隣接する切り欠き部の額縁領域に有する。
　本発明の態様１４に係る表示デバイスは、前記第１引き回し配線のうち、表示領域に最も近い第１引き回し配線において、当該第１引き回し配線の重畳する第２引き回し配線の第１の領域と第２の領域の長さが同じである。
　本発明の態様１５に係る表示デバイスは、前記表示領域から切り欠き部に向かって第２引き回し配線の第２の領域の長さが長くなる、または、短くなる。
　本発明の態様１６に係る表示デバイスは、前記表示領域から切り欠き部に向かって第２引き回し配線の第１の領域の長さが長くなる、または、短くなる。
　本発明の態様１７に係る表示デバイスにおいて、前記表示領域は、主表示部、および前記切り欠き部を挟む第１のノッチ表示部と第２のノッチ表示部を含み、
　主表示部に隣接する切り欠き部の額縁領域に、互いに重畳する第１引き回し配線と第２引き回し配線を複数備え、
　前記複数の第１引き回し配線のうち、
　　表示領域側の第１引き回し配線を下側第１引き回し配線とし、
　　前記下側第１引き回し配線に隣接する表示領域と反対側の第１引き回し配線を上側第１引き回し配線とし、
　　前記下側第１引き回し配線に重畳する第２引き回し配線を下側第２引き回し配線とし、
　　前記下側第２引き回し配線に隣接する表示領域と反対側の第２引き回し配線を上側第２引き回し配線とし、
　平面視で、
　　上側第２引き回し配線と重畳する上側第１引き回し配線の第２の領域と、下側第２引き回し配線と重畳する下側第１引き回し配線の第２の領域で、引き回し配線の延伸方向に対して直交する方向の重畳する幅が異なる。
　本発明の態様１８に係る表示デバイスは、前記下側第１引き回し配線が前記下側第２引き回し配線と第２の領域で重畳する幅よりも、前記上側第１引き回し配線が前記上側第２引き回し配線と第２の領域で重畳する幅が小さい。
　本発明の態様１９に係る表示デバイスは、前記下側第１引き回し配線が、前記下側第２引き回し配線と第２の領域で重畳する面積よりも、前記上側第１引き回し配線が前記上側第２引き回し配線と第２の領域で重畳する面積が小さい。
　本発明の態様２０に係る表示デバイスにおいて、前記引き回し配線の延伸方向に対して直交する方向の第１の領域と第２の領域の少なくとも一方の幅は、引き回し配線と電気的に接続するサブ画素の数に応じて決定されている。
　本発明の態様２１に係る表示デバイスは、接続されるサブ画素が多いほど、重畳する幅が小さくなる。
　本発明の態様２２に係る表示デバイスにおいて、表示領域は、主表示部、および前記切り欠き部を挟む第１のノッチ表示部と第２のノッチ表示部とを含み、
　前記第１のノッチ表示部と隣接する切り欠き部の額縁領域では、
　　前記第１引き回し配線と前記第２引き回し配線のどちらか一方の引き回し配線は、前記第１の領域のみを有し、
　前記第２のノッチ表示部と隣接する切り欠き部の額縁領域では、
　　前記第１引き回し配線と前記第２引き回し配線のどちらか一方の引き回し配線は、第１の領域のみを有する。
　なお、本発明に関係する表示装置は、柔軟性を有し、屈曲可能な表示素子を備えた表示パネルを備えていてもよい。前記表示素子は、電流によって輝度や透過率が制御される表示素子と、電圧によって輝度や透過率が制御される表示素子とがある。
　例えば、本発明に係る表示装置は、電流制御の表示素子として、ＯＬＥＤ（Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ：有機発光ダイオード）を備えていてもよい。この場合、本実施形態に係る表示デバイスは、有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ：エレクトロルミネッセンス）ディスプレイであってもよい。
　または、本発明に係る表示装置は、電流制御の表示素子として、無機発光ダイオードを備えていてもよい。この場合、本実施形態に係る表示デバイスは、無機ＥＬディスプレイ等のＥＬディスプレイＱＬＥＤ（Ｑｕａｎｔｕｍ　ｄｏｔ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ：量子ドット発光ダイオード）を備えた、ＱＬＥＤディスプレイであってもよい。
　また、電圧制御の表示素子としては、液晶表示素子等がある。
　（付記事項）
　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
　２　　表示デバイス
　３　　バリア層
　４　　ＴＦＴ層
　５　　発光素子層
　６　　封止層
　１２　樹脂層
　１６・１８・２０　無機絶縁膜
　２１　平坦化膜
　２３　エッジカバー
　２４　ＥＬ層
　Ｇ１～Ｇ８　走査制御線（制御線）
　ＥＭ　発光制御線（制御線）
　Ｗ１～Ｗ４　引き回し配線
　Ｗ１１、Ｗ２１、Ｗ３１　第１引き回し配線
　Ｗ１２、Ｗ２２、Ｗ３２　第２引き回し配線
　Ｅ１～Ｅ４　中継電極
　Ｗ１ｘ～Ｗ１ｚ　迂回部
　Ｗ２ｘ～Ｗ２ｚ　迂回部
　Ｗ３ｘ～Ｗ３ｚ　迂回部
　Ｗ４ｘ～Ｗ４ｚ　迂回部
　ＤＡ　表示領域
　ＤＬ　データ信号線
　ＭＰ　主表示部
　ＮＡ　非表示領域
　ＮＺ　切り欠き部
　ＷＲ　（切り欠き部の）周縁
　ＳＡ１　第１のノッチ表示部
　ＳＡ２　第２のノッチ表示部
　Ａ　第１の領域
　Ｂ　第２の領域
　Ｃ　第３の領域

Claims (22)

  1. 　切り欠き部が形成された表示領域と、前記表示領域を囲む額縁領域とを備え、
    　前記表示領域には、
    　　複数のデータ信号線と、
    　　前記複数のデータ信号線に交差する複数の走査制御線と、前記複数のデータ信号線に交差する複数の発光制御線と、を含む複数の制御線と、
    　　前記データ信号線および前記走査制御線の交点に対応するように設けられた複数のサブ画素回路と、を含み、
    　前記額縁領域のうち切り欠き部の周囲の額縁領域には、
    　　前記制御線の１つである第１制御線と電気的に接続し、前記表示領域から前記切り欠き部に向けて延伸する第１引き回し配線と、
    　　前記第１制御線に隣接する第２制御線と電気的に接続し、前記表示領域から前記切り欠き部に向けて延伸する第２引き回し配線と、が含まれる表示デバイスであって、
    　前記表示領域において、
    　　前記第１制御線および前記第２制御線は第１金属層で形成され、
    　前記切り欠き部の周囲の額縁領域において、
    　　前記第１引き回し配線が前記第１金属層で形成され、前記第２引き回し配線が前記第１金属層とは異なる層である第２金属層で形成され、
    　平面視で、
    　前記第１引き回し配線の延伸方向と前記第２引き回し配線の延伸方向が同じであって、
    　　前記第１引き回し配線と前記第２引き回し配線とが無機絶縁膜を介して重畳し、
    　前記第１引き回し配線と前記第２引き回し配線のどちらか一方の引き回し配線は、
    　　他方の引き回し配線の延伸方向に直交する方向の表示領域と反対側の端部のみを跨ぐように重畳する第１の領域と、
    　　他方の引き回し配線の延伸方向に直交する方向の表示領域側の端部のみを跨ぐように重畳する第２の領域と、
    を有する表示デバイス。
  2. 　前記第１制御線および前記第２制御線が、前記走査制御線である、請求項１に記載の表示デバイス。
  3. 　前記第１制御線および前記第２制御線が、前記発光制御線である、請求項１に記載の表示デバイス。
  4. 　前記第１引き回し配線の幅と前記第２引き回し配線の幅が同じである、請求項１～３のいずれか１項に記載の表示デバイス。
  5. 　前記どちらか一方の引き回し配線は前記第１引き回し配線であって、
    　表示領域と反対側の端部のみを跨ぐように前記第１引き回し配線が重畳する第２引き回し配線と、表示領域側の端部のみを跨ぐように前記第１引き回し配線が重畳する第２引き回し配線は隣接する、請求項１～４のいずれか１項に記載の表示デバイス。
  6. 　前記どちらか一方の引き回し配線は前記第２引き回し配線であって、
    　表示領域と反対側の端部のみを跨ぐように前記第２引き回し配線が重畳する第１引き回し配線と、表示領域側の端部のみを跨ぐように前記第２引き回し配線が重畳する第１引き回し配線は隣接する、請求項１～４のいずれか１項に記載の表示デバイス。
  7. 　前記どちらか一方の引き回し配線において、
    　前記第１の領域の延伸方向の長さの和と、前記第２の領域の延伸方向の長さの和が同じである、請求項１～６のいずれか１項に記載の表示デバイス。
  8. 　前記第１の領域と前記第２の領域が、前記引き回し配線の延伸方向に対して、第１の領域、第２の領域、第１の領域、もしくは、第２の領域、第１の領域、第２の領域、の順で並ぶ、請求項１～７のいずれか１項に記載の表示デバイス。
  9. 　前記少なくとも一方の引き回し配線の延伸方向に対して、重畳する領域の両端は共に前記第１の領域、もしくは、共に第２の領域である、請求項１～８のいずれか１項に記載の表示デバイス。
  10. 　前記第１の領域と前記第２の領域の間であって、前記引き回し配線の延伸方向に直交する方向の上側部分で重畳し下側部分でも重畳する第３の領域を有する、請求項１～９のいずれか１項に記載の表示デバイス。
  11. 　前記第１引き回し配線のうち、
    　　表示領域側の第１引き回し配線を下側第１引き回し配線とし、
    　　前記下側第１引き回し配線に隣接する表示領域と反対側の第１引き回し配線を上側第１引き回し配線とし、
    　　前記下側第１引き回し配線に重畳する第２引き回し配線を下側第２引き回し配線とし、
    　　前記下側第２引き回し配線に隣接する表示領域と反対側の第２引き回し配線を上側第２引き回し配線とし、
    　　前記上側第１引き回し配線と前記上側第２引き回し配線の第２の領域と、前記下側第１引き回し配線と前記下側第２引き回し配線の第２の領域の長さが異なる、請求項１～１０のいずれか１項に記載の表示デバイス。
  12. 　前記第１引き回し配線のうち、
    　　表示領域側の第１引き回し配線を下側第１引き回し配線とし、
    　　前記下側第１引き回し配線に隣接する表示領域と反対側の第１引き回し配線を上側第１引き回し配線とし、
    　　前記下側第１引き回し配線に重畳する第２引き回し配線を下側第２引き回し配線とし、
    　　前記下側第２引き回し配線に隣接する表示領域と反対側の第２引き回し配線を上側第２引き回し配線とし、
    　前記上側第１引き回し配線と前記上側第２引き回し配線の第１の領域と、前記下側第１引き回し配線と前記下側第２引き回し配線の第１の領域の長さが異なる、請求項１～１１のいずれか１項に記載の表示デバイス。
  13. 　前記表示領域は、主表示部、および前記切り欠き部を挟む第１のノッチ表示部と第２のノッチ表示部とを含み、
    　前記下側第１引き回し配線、前記上側第１引き回し配線、前記下側第２引き回し配線、および、前記上側第２引き回し配線を、前記主表示部に隣接する切り欠き部の額縁領域に有する、請求項１１または１２に記載の表示デバイス。
  14. 　前記第１引き回し配線のうち、表示領域に最も近い第１引き回し配線において、当該第１引き回し配線の重畳する第２引き回し配線の第１の領域と第２の領域の長さが同じである、請求項１１～１３のいずれか１項に記載の表示デバイス。
  15. 　前記表示領域から切り欠き部に向かって第２引き回し配線の第２の領域の長さが長くなる、または、短くなる、請求項１４のいずれか１項に記載の表示デバイス。
  16. 　前記表示領域から切り欠き部に向かって第２引き回し配線の第１の領域の長さが長くなる、または、短くなる、請求項１４または１５に記載の表示デバイス。
  17. 　前記表示領域は、主表示部、および前記切り欠き部を挟む第１のノッチ表示部と第２のノッチ表示部を含み、
    　主表示部に隣接する切り欠き部の額縁領域に、互いに重畳する第１引き回し配線と第２引き回し配線を複数備え、
    　前記複数の第１引き回し配線のうち、
    　　表示領域側の第１引き回し配線を下側第１引き回し配線とし、
    　　前記下側第１引き回し配線に隣接する表示領域と反対側の第１引き回し配線を上側第１引き回し配線とし、
    　　前記下側第１引き回し配線に重畳する第２引き回し配線を下側第２引き回し配線とし、
    　　前記下側第２引き回し配線に隣接する表示領域と反対側の第２引き回し配線を上側第２引き回し配線とし、
    　平面視で、
    　　上側第２引き回し配線と重畳する上側第１引き回し配線の第２の領域と、下側第２引き回し配線と重畳する下側第１引き回し配線の第２の領域で、引き回し配線の延伸方向に対して直交する方向の重畳する幅が異なる、請求項１～１０のいずれか１項に記載の表示デバイス。
  18. 　前記下側第１引き回し配線が前記下側第２引き回し配線と第２の領域で重畳する幅よりも、前記上側第１引き回し配線が前記上側第２引き回し配線と第２の領域で重畳する幅が小さい、請求項１７に記載の表示デバイス。
  19. 　前記下側第１引き回し配線が、前記下側第２引き回し配線と第２の領域で重畳する面積よりも、前記上側第１引き回し配線が前記上側第２引き回し配線と第２の領域で重畳する面積が小さい、請求項１７または１８に記載の表示デバイス。
  20. 　前記引き回し配線の延伸方向に対して直交する方向の第１の領域と第２の領域の少なくとも一方の幅は、引き回し配線と電気的に接続するサブ画素の数に応じて決定されている、請求項１７～１９のいずれか１項に記載の表示デバイス。
  21. 　接続されるサブ画素が多いほど、重畳する幅が小さくなる、請求項２０に記載の表示デバイス。
  22. 　表示領域は、主表示部、および前記切り欠き部を挟む第１のノッチ表示部と第２のノッチ表示部とを含み、
    　前記第１のノッチ表示部と隣接する切り欠き部の額縁領域では、
    　　前記第１引き回し配線と前記第２引き回し配線のどちらか一方の引き回し配線は、前記第１の領域のみを有し、
    　前記第２のノッチ表示部と隣接する切り欠き部の額縁領域では、
    　　前記第１引き回し配線と前記第２引き回し配線のどちらか一方の引き回し配線は、第１の領域のみを有する、請求項１７～２１のいずれか１項に記載の表示デバイス。
PCT/JP2018/035953 2018-09-27 2018-09-27 表示デバイス WO2020065823A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/278,927 US11943977B2 (en) 2018-09-27 2018-09-27 Display device
PCT/JP2018/035953 WO2020065823A1 (ja) 2018-09-27 2018-09-27 表示デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/035953 WO2020065823A1 (ja) 2018-09-27 2018-09-27 表示デバイス

Publications (1)

Publication Number Publication Date
WO2020065823A1 true WO2020065823A1 (ja) 2020-04-02

Family

ID=69952964

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/035953 WO2020065823A1 (ja) 2018-09-27 2018-09-27 表示デバイス

Country Status (2)

Country Link
US (1) US11943977B2 (ja)
WO (1) WO2020065823A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020054039A1 (ja) * 2018-09-13 2020-03-19 シャープ株式会社 表示装置及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014024783A1 (ja) * 2012-08-09 2014-02-13 シャープ株式会社 表示装置
JP2014032379A (ja) * 2012-08-02 2014-02-20 Samsung Display Co Ltd 有機発光表示装置
US20160111040A1 (en) * 2014-10-16 2016-04-21 Lg Display Co., Ltd. Panel array for display device with narrow bezel
JP2017003660A (ja) * 2015-06-05 2017-01-05 三菱電機株式会社 アレイ基板及び当該アレイ基板を備えた液晶表示装置
CN107561806A (zh) * 2017-09-29 2018-01-09 厦门天马微电子有限公司 阵列基板及显示面板
WO2018030207A1 (ja) * 2016-08-08 2018-02-15 シャープ株式会社 表示装置
US20180190190A1 (en) * 2017-09-08 2018-07-05 Shanghai Tianma AM-OLED Co., Ltd. Display panel and display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012103335A (ja) 2010-11-08 2012-05-31 Hitachi Displays Ltd 表示装置
EP3477705B1 (en) * 2017-10-30 2021-04-07 LG Display Co., Ltd. Display device
KR102460550B1 (ko) * 2017-12-04 2022-10-31 삼성디스플레이 주식회사 표시 패널

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014032379A (ja) * 2012-08-02 2014-02-20 Samsung Display Co Ltd 有機発光表示装置
WO2014024783A1 (ja) * 2012-08-09 2014-02-13 シャープ株式会社 表示装置
US20160111040A1 (en) * 2014-10-16 2016-04-21 Lg Display Co., Ltd. Panel array for display device with narrow bezel
JP2017003660A (ja) * 2015-06-05 2017-01-05 三菱電機株式会社 アレイ基板及び当該アレイ基板を備えた液晶表示装置
WO2018030207A1 (ja) * 2016-08-08 2018-02-15 シャープ株式会社 表示装置
US20180190190A1 (en) * 2017-09-08 2018-07-05 Shanghai Tianma AM-OLED Co., Ltd. Display panel and display device
CN107561806A (zh) * 2017-09-29 2018-01-09 厦门天马微电子有限公司 阵列基板及显示面板

Also Published As

Publication number Publication date
US11943977B2 (en) 2024-03-26
US20220052145A1 (en) 2022-02-17

Similar Documents

Publication Publication Date Title
WO2019064534A1 (ja) 可撓性表示装置及び可撓性表示装置の製造方法
CN111937489B (zh) 显示装置
WO2020066011A1 (ja) 表示デバイス
CN111937058B (zh) 显示设备
WO2019187159A1 (ja) 表示デバイス
CN112385313B (zh) 显示设备
WO2019187151A1 (ja) 表示デバイス
US20200152910A1 (en) Display device
US11417281B2 (en) Display device
WO2020065823A1 (ja) 表示デバイス
WO2020021654A1 (ja) 表示装置
WO2019187074A1 (ja) 表示デバイス
WO2021053792A1 (ja) 表示装置
WO2019130427A1 (ja) 表示デバイス
WO2023105599A1 (ja) 表示デバイス
WO2020065825A1 (ja) 表示デバイス、表示デバイスの製造方法
WO2019176066A1 (ja) 表示デバイス
CN111971730B (zh) 显示设备
JP7280962B2 (ja) 表示装置
CN111919510B (zh) 显示设备
WO2019064592A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
US12041811B2 (en) Display device with a curved portion for improved realiability
WO2021064820A1 (ja) 表示装置
WO2021090408A1 (ja) 表示装置
WO2020065750A1 (ja) 表示デバイス及び表示デバイスの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18934952

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18934952

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP