WO2020048291A1 - 布线结构、显示基板、显示装置以及制作显示基板的方法 - Google Patents

布线结构、显示基板、显示装置以及制作显示基板的方法 Download PDF

Info

Publication number
WO2020048291A1
WO2020048291A1 PCT/CN2019/099960 CN2019099960W WO2020048291A1 WO 2020048291 A1 WO2020048291 A1 WO 2020048291A1 CN 2019099960 W CN2019099960 W CN 2019099960W WO 2020048291 A1 WO2020048291 A1 WO 2020048291A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal lines
type
layer
lines
type signal
Prior art date
Application number
PCT/CN2019/099960
Other languages
English (en)
French (fr)
Inventor
龙春平
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US16/642,544 priority Critical patent/US11204532B2/en
Publication of WO2020048291A1 publication Critical patent/WO2020048291A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Definitions

  • the wiring structure further includes: a plurality of peripheral connection lines located on a side of the first insulating layer facing away from the base substrate.
  • the plurality of peripheral connection lines are connected to respective first ends of the plurality of first-type signal lines.
  • the method includes: patterning a first layer of metal thin film on the base substrate to form the plurality of first-type signal lines and the gate in a display area of the display substrate, and The frame area of the substrate forms the second type of signal line and the plurality of conductive blocks; the gate insulating layer is formed on the base substrate and the patterned first layer of metal film; and the gate insulation A portion of the layer opposite to the gate forms the active layer; and a portion of the gate insulating layer not covered by the active layer and a side of the active layer facing away from the gate insulating layer Patterning a second layer of metal thin film to form the source electrode and the drain electrode in the display area, and electrically connecting the plurality of conductive blocks to the second type of signal line.
  • FIG. 17 is a schematic flowchart of a method for manufacturing the display substrate shown in FIG. 16;
  • the first type of signal line 2, the second type of signal line 3, and the conductive block 22 may be single films such as aluminum film, copper film, molybdenum film, titanium film, chromium film, aluminum neodymium alloy film, or aluminum nickel alloy film.
  • the layer metal film may also be a multilayer metal film formed by stacking at least two of an aluminum film, a copper film, a molybdenum film, a titanium film, a chromium film, an aluminum neodymium alloy film, and an aluminum nickel alloy film.
  • the gate insulating layer 62 may be formed of a silicon dioxide film layer.
  • the gate insulating layer 62 may be composed of a stack of silicon nitride and silicon dioxide.
  • the gate insulating layer 62 may be formed by using a PECVD process.
  • the first layer of metal thin film may be made of a metal material having a relatively low resistance value, such as aluminum (Al), copper (Cu), molybdenum (Mo), titanium (Ti), or aluminum neodymium alloy (AlNd), a magnetron sputtering process or Formed by evaporation process.
  • the data driver 1830 is electrically connected to a first end of each data line DL to output a data voltage to each data line DL.
  • the data driver 1830 may include multiple data driving chips operating in parallel.
  • the timing controller 1840 controls operations of each of the gate driver 1820 and the data driver 1830. Specifically, the timing controller 1840 outputs data control signals and image data to control the driving operation of the data driver 1830, and outputs a gate control signal to control the driving operation of the gate driver 1820. Data control signals and image data are applied to the data driver 1830. A gate control signal is applied to the gate driver 1820.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

一种布线结构，包括：多条信号线，位于衬底基板上，所述多条信号线包括在第一方向上延伸的多条第一类信号线以及在与所述第一方向交叉的第二方向上延伸的第二类信号线，所述第二类信号线位于所述多条第一类信号线的第一端部且与所述多条第一类信号线间隔开；以及多个导电块，每个导电块位于所述多条第一类信号线中相应的两条相邻信号线的所述第一端部之间。所述多个导电块与所述多条第一类信号线绝缘且与所述第二类信号线电连接。

Description

布线结构、显示基板、显示装置以及制作显示基板的方法
相关申请的交叉引用
本申请要求2018年9月6日向中国专利局提交的中国专利申请No.201821460536.1的优先权，其全部公开内容通过引用合并于此。
技术领域
本公开涉及显示技术领域，尤其涉及一种布线结构、显示基板及显示装置。
背景技术
显示基板(例如，其上形成像素阵列的阵列基板)包括显示区域和围绕显示区域的边框区域。显示区域内设有多条显示信号线(例如为栅线和/或数据线)，所述显示信号线可以连接到各自的***连接线，所述***信号线通常设在边框区域以从***电路接收扫描信号或数据信号。
在高分辨率及窄边框的情况下，显示区域内的显示信号线以及边框区域内的***连接线密集排列在一起，容易使得相邻线之间发生信号串扰，从而使得对应的显示信号线接收到不准确的扫描信号或数据信号。这可以导致显示装置的显示不良。
发明内容
根据本公开的一些实施例，提供了一种布线结构，包括：多条信号线，位于衬底基板上，所述多条信号线包括在第一方向上延伸的多条第一类信号线以及在与所述第一方向交叉的第二方向上延伸的第二类信号线，所述第二类信号线位于所述多条第一类信号线的第一端部且与所述多条第一类信号线间隔开；以及多个导电块，每个导电块位于所述多条第一类信号线中相应的两条相邻信号线的所述第一端部之间。所述多个导电块与所述多条第一类信号线绝缘且与所述第二类信号线电连接。
在一些实施例中，所述多条第一类信号线、所述第二类信号线以及所述多个导电块同层。
在一些实施例中，所述多个导电块与所述第二类信号线直接相连。
在一些实施例中，所述布线结构还包括：多条***连接线，位于所述第二类信号线背离所述衬底基板的一侧；以及绝缘层，位于所述多条***连接线与第一和第二类信号线之间。所述多条***连接线通过所述绝缘层中的相应过孔与所述多条第一类信号线的相应第一端部连接。
在一些实施例中，所述布线结构还包括：多条导电连接线，与所述多条***连接线同层。所述多条导电连接线通过所述绝缘层中的相应过孔连接到所述第二类信号线和所述多个导电块。
在一些实施例中，所述布线结构还包括：第一绝缘层，位于所述多条第一类信号线与所述第二类信号线之间。所述多个导电块与所述多条第一类信号线同层。
在一些实施例中，所述布线结构还包括：多条***连接线，位于所述第一绝缘层背离所述衬底基板的一侧。所述多条***连接线与所述多条第一类信号线的相应第一端部连接。
在一些实施例中，所述多条***连接线与所述多条第一类信号线同层且直接相连。
在一些实施例中，所述多个导电块通过所述第一绝缘层中的相应过孔与所述第二类信号线连接。
在一些实施例中，所述布线结构还包括：第二绝缘层，位于所述多条***连接线与所述第一绝缘层之间；以及多条导电连接线，与所述多条***连接线同层。所述多条***连接线通过所述第二绝缘层中的相应过孔与所述多条第一类信号线的相应第一端部连接。每条导电连接线的一端通过贯穿所述第二绝缘层的相应过孔与所述多个导电块中的相应一个导电块连接，并且每条导电连接线的另一端通过贯穿第一和第二绝缘层的相应过孔与所述第二类信号线连接。
在一些实施例中，所述多条信号线还包括与所述多条第一类信号线交叉且绝缘的多条第三类信号线。所述多条第三类信号线与所述多条***连接线同层。
在一些实施例中，所述第二类信号线包括沿所述第二方向延伸的信号线主干以及关于所述信号线主干对称的多个分支部。每条所述***连接线在所述衬底基板上的正投影位于所述多个分支部中在所述第 二方向上相邻的相应两个分支部在所述衬底基板上的正投影之间。
在一些实施例中，所述多个分支部每个在所述第二方向上具有第一尺寸，所述多条***连接线每个在所述第二方向上具有第二尺寸，并且所述第一尺寸大于所述第二尺寸。
在一些实施例中，所述多条***连接线和所述多条导电连接线与所述多条第一类信号线平行。
在一些实施例中，所述多条第一类信号线、所述第二类信号线以及所述多个导电块由铝膜、铜膜、钼膜、钛膜、铬膜、铝钕合金膜以及铝镍合金膜所组成的组中选择的至少一种制成。
根据本公开的一些实施例，提供了一种显示基板，包括衬底基板以及如上所述的布线结构中的任一个。
在一些实施例中，所述多条第一类信号线选自栅线和数据线所组成的组。所述第二类信号线选自公共电极线、时钟信号线、正极性电压信号线、负极线电压信号线和辅助放电线所组成的组。
根据本公开的一些实施例，提供了一种显示装置，包括如上所述的显示基板中的任一个。
根据本公开的一些实施例，提供了一种制作如上所述显示基板的方法。所述显示基板还包括底栅型薄膜晶体管，所述底栅型薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极。所述方法包括：在所述衬底基板上图案化第一层金属薄膜，以在所述显示基板的显示区域形成所述多条第一类信号线和所述栅极，并在所述显示基板的边框区域形成所述第二类信号线和所述多个导电块；在所述衬底基板和图案化的所述第一层金属薄膜上形成所述栅绝缘层；在所述栅绝缘层上与所述栅极相对的部分形成所述有源层；并且在所述栅绝缘层上未被所述有源层覆盖的部分以及所述有源层背离所述栅绝缘层的一侧图案化第二层金属薄膜，以在所述显示区域形成所述源极和所述漏极，并将所述多个导电块电连接到所述第二类信号线。
根据本公开的一些实施例，提供了一种制作如上所述显示基板的方法。所述显示基板还包括顶栅型薄膜晶体管，所述顶栅型薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极。所述方法包括：在所述衬底基板上形成缓冲层和所述有源层，其中所述有源层堆叠在所述缓冲层上；在所述缓冲层上未被所述有源层覆盖的部分以及所述有源 层背离所述缓冲层的一侧形成所述栅绝缘层；在所述栅绝缘层背离所述衬底基板的一侧图案化第一层金属薄膜，以在所述显示基板的显示区域形成所述栅极和所述多条第一类信号线，并在所述显示基板的边框区域形成所述第二类信号线和所述多个导电块；在所述栅绝缘层上形成层间绝缘层；并且在所述层间绝缘层上图案化第二层金属薄膜，以在所述显示区域形成所述源极和所述漏极，并将所述多个导电块电连接到所述第二类信号线。
附图说明
在下面结合附图对于示例性实施例的描述中，本公开的更多细节、特征和优点被公开，在附图中：
图1为根据本公开实施例的一种布线结构的示意性平面图；
图2为根据本公开实施例的另一种布线结构的示意性平面图；
图3为沿图2中的A-A’线截取的示意性剖面图；
图4为根据本公开实施例的另一种布线结构的示意性平面图；
图5为沿图4中的B-B’线截取的示意性剖面图；
图6为根据本公开实施例的另一种布线结构的示意性平面图；
图7为沿图6中的C-C’线截取的示意性剖面图；
图8为沿图6中的D-D’线截取的示意性剖面图；
图9为根据本公开实施例的另一种布线结构的示意性平面图；
图10为沿图9中的E-E’线截取的示意性剖面图；
图11为沿图9中的F-F’线截取的示意性剖面图；
图12为根据本公开实施例的第二类信号线的示意性平面图；
图13为其中应用了图4的布线结构的显示基板的局部示意图；
图14为沿图13中的H-H’线截取的示意性剖面图；
图15为制作图14所示显示基板的方法的流程示意图；
图16为沿图13中的H-H’线截取的另一示意性剖面图；
图17为制作图16所示显示基板的方法的流程示意图；并且
图18为根据本公开实施例的显示装置的示意性框图。
具体实施方式
将理解的是，尽管术语第一、第二、第三等等在本文中可以用来 描述各种元件、部件、区、层和/或部分，但是这些元件、部件、区、层和/或部分不应当由这些术语限制。这些术语仅用来将一个元件、部件、区、层或部分与另一个区、层或部分相区分。因此，下面讨论的第一元件、部件、区、层或部分可以被称为第二元件、部件、区、层或部分而不偏离本公开的教导。
诸如“在...下面”、“在...之下”、“较下”、“在...下方”、“在...之上”、“较上”等等之类的空间相对术语在本文中可以为了便于描述而用来描述如图中所图示的一个元件或特征与另一个(些)元件或特征的关系。将理解的是，这些空间相对术语意图涵盖除了图中描绘的取向之外在使用或操作中的器件的不同取向。例如，如果翻转图中的器件，那么被描述为“在其他元件或特征之下”或“在其他元件或特征下面”或“在其他元件或特征下方”的元件将取向为“在其他元件或特征之上”。因此，示例性术语“在...之下”和“在...下方”可以涵盖在...之上和在...之下的取向两者。诸如“在...之前”或“在...前”和“在...之后”或“接着是”之类的术语可以类似地例如用来指示光穿过元件所依的次序。器件可以取向为其他方式(旋转90度或以其他取向)并且相应地解释本文中使用的空间相对描述符。另外，还将理解的是，当层被称为“在两个层之间”时，其可以是在该两个层之间的唯一的层，或者也可以存在一个或多个中间层。
本文中使用的术语仅出于描述特定实施例的目的并且不意图限制本公开。如本文中使用的，单数形式“一个”、“一”和“该”意图也包括复数形式，除非上下文清楚地另有指示。将进一步理解的是，术语“包括”和/或“包含”当在本说明书中使用时指定所述及特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其群组的存在或添加一个或多个其他特征、整体、步骤、操作、元件、部件和/或其群组。如本文中使用的，术语“和/或”包括相关联的列出项目中的一个或多个的任意和全部组合。
将理解的是，当元件或层被称为“在另一个元件或层上”、“连接到另一个元件或层”、“耦合到另一个元件或层”或“邻近另一个元件或层”时，其可以直接在另一个元件或层上、直接连接到另一个元件或层、直接耦合到另一个元件或层或者直接邻近另一个元件或层， 或者可以存在中间元件或层。相反，当元件被称为“直接在另一个元件或层上”、“直接连接到另一个元件或层”、“直接耦合到另一个元件或层”、“直接邻近另一个元件或层”时，没有中间元件或层存在。然而，在任何情况下“在...上”或“直接在...上”都不应当被解释为要求一个层完全覆盖下面的层。
本文中参考本公开的理想化实施例的示意性图示(以及中间结构)描述本公开的实施例。正因为如此，应预期例如作为制造技术和/或公差的结果而对于图示形状的变化。因此，本公开的实施例不应当被解释为限于本文中图示的区的特定形状，而应包括例如由于制造导致的形状偏差。因此，图中图示的区本质上是示意性的，并且其形状不意图图示器件的区的实际形状并且不意图限制本公开的范围。
除非另有定义，本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的相同含义。将进一步理解的是，诸如那些在通常使用的字典中定义的之类的术语应当被解释为具有与其在相关领域和/或本说明书上下文中的含义相一致的含义，并且将不在理想化或过于正式的意义上进行解释，除非本文中明确地如此定义。
图1为根据本公开实施例的一种布线结构的示意性平面图。参阅图1，布线结构形成于衬底基板1上，并且包括多条第一类信号线2、至少一条第二类信号线3、以及多个导电块22。
多条第一类信号线2在第一方向(该示例中，水平方向)上延伸。在一些实施例中，第一类信号线2可以例如是栅线或数据线。
第二类信号线3在与所述第一方向交叉的第二方向(该示例中，垂直方向)上延伸。第二类信号线3位于所述多条第一类信号线2的第一端部(该示例中个，左端)且与所述多条第一类信号线2间隔开。在一些实施例中，第二类信号线3可以例如是公共电极线、时钟信号线、正极性电压信号线、负极线电压信号线或辅助放电线中的一种。
多个导电块22中的每一个位于所述多条第一类信号线2中相应的两条相邻信号线的所述第一端部之间。所述多个导电块22与所述多条第一类信号线2绝缘且与所述第二类信号线3电连接。
第一类信号线2、第二类信号线3以及导电块22可以由相同种类的导电材料或不同种类的导电材料制作形成。该导电材料通常选用电 阻值较小的金属材料。示例性的，第一类信号线2、第二类信号线3以及导电块22可以由铝膜、铜膜、钼膜、钛膜、铬膜、铝钕合金膜以及铝镍合金膜等中的至少一种制成。也就是说，第一类信号线2、第二类信号线3以及导电块22，可以为铝膜、铜膜、钼膜、钛膜、铬膜、铝钕合金膜或铝镍合金膜等单层金属薄膜，也可以为铝膜、铜膜、钼膜、钛膜、铬膜、铝钕合金膜以及铝镍合金膜中的至少两种堆叠而成的多层金属薄膜。
通过在每相邻的两条第一类信号线2的第一端部之间提供与第一类信号线2绝缘且与第二类信号线3电连接的导电块22，在每相邻的两条第一类信号线2之间提供了屏蔽线，该屏蔽线可以减少各相邻的第一类信号线2之间的信号串扰。在显示基板的应用中，这潜在地改善显示效果。此外，多条第一类信号线2与第一类信号线2沿交叉的方向延伸，可以提高衬底基板1上布线空间的利用率。
图2和3示意性地示出了根据本公开实施例的另一种布线结构。参阅图2和图3，布线结构还包括多条***连接线23和绝缘层IL。
***连接线23位于第二类信号线3背离衬底基板1的一侧。绝缘层IL位于***连接线23与第一和第二类信号线2，3之间。***连接线23通过绝缘层IL中的相应过孔与第一类信号线2的相应第一端部连接。***连接线23可以用于从外部电路(未示出)向对应的第一类信号线2传输信号(例如，扫描信号或数据电压)。
导电块22和第二类信号线3可以同层设置，使得它们可以直接相连，如图2所示。当然，还设想了其他实施例。
图4和5示意性地示出了根据本公开实施例的另一种布线结构。参阅图4和图5，导电块22和第二类信号线3同层但是彼此间隔开，并且多条导电连接线24被提供与***连接线23相同的层，即，在绝缘层IL背离衬底基板1的一侧。导电连接线24通过绝缘层IL中的相应过孔与第二类信号线3以及导电块22连接。如图4所示，每相邻的两条***连接线23之间被提供有一条连接对应导电块22和第二类信号线3的导电连接线24。导电连接线24充当信号屏蔽线，从而减少相邻***连接线23之间的信号串扰。
在一些实施例中，如图4所示，第一类信号线2的第一端部被提供有连接块21，经由所述连接块，***连接线23被连接到对应的第一 类信号线2。连接块21可以例如具有矩形形状，且连接块21和导电块22呈等距分布。这方便于实现均匀光刻，以保障各矩形块的边缘具有较高的刻蚀均匀性，从而提高布线结构的精度及生产良率。
图4和5还示出了与第一类信号线2交叉且绝缘的多条第三类信号线4。在第一类信号线2为栅线的实施例中，第三类信号线4可以为数据线。在第一类信号线2为数据线的实施例中，第三类信号线4可以为栅线。第三类信号线4可以与***连接线23或导电连接线24同层设置，使得可以利用一次光掩膜工艺同时形成***连接线23、导电连接线24和第三类信号线4，有利于提高布线结构的生产效率，降低其生产成本。
另外，在上面关于图1至5描述的实施例中，导电块22、第二类信号线3和第一类信号线2可以同层设置，使得可以利用一次光掩膜工艺即可同时形成导电块22、第二类信号线3和第一类信号线2，有利于提高布线结构的生产效率，并降低其生产成本。
图6至8示意性地示出了根据本公开实施例的另一种布线结构。参阅图6至8，导电块22与第一类信号线2同层设置，并且第一类信号线2与第二类信号线3之间设有第一绝缘层25。也就是说，第一类信号线2与第二类信号线3位于不同的层。
具体地，图6更清楚地示出了位于第一类信号线2的第一端部处的连接块21，并且***连接线23经由相应的连接块21与相应的第一类信号线2连接。在一些实施例中，导电块22通过第一绝缘层25中的相应过孔与第二类信号线3连接，如图7所示。在一些实施例中，***连接线23与第一类信号线2同层且直接相连，如图8所示。还设想了其他实施例。
图9至11示意性地示出了根据本公开实施例的另一种布线结构。参阅图9至11，***连接线23与第一类信号线2位于不同的层，并且***连接线23与第一绝缘层25之间设有第二绝缘层26。
具体地，导电连接线24与***连接线23同层，即位于第二绝缘层26背离衬底基板1的一侧。每条导电连接线24的一端通过贯穿第二绝缘层26的相应过孔与相应的导电块22连接，并且每条导电连接线24的另一端通过贯穿第二绝缘层26以及第一绝缘层25的过孔与第二类信号线3连接，如图10所示。***连接线23通过第二绝缘层26 中的相应过孔与第一类信号线2的相应第一端部连接，如图11所示。
每相邻的两条***连接线23之间被提供一条连接对应导电块22和第二类信号线3的导电连接线24。导电连接线24可以充当屏蔽线，减少相邻***连接线23之间的信号串扰。
在上述实施例中，***连接线23和导电连接线24可以与第一类信号线2平行。这样，可以方便对各线路进行均匀光刻，以保障各线路的边缘具有较高的刻蚀均匀性。这允许各线路的较为均匀的尺寸偏差，从而提高制作精度。
图9-11还示出了第三类信号线4，它们如前所述可以与***连接线23或导电连接线24同层设置。第三类信号线4的详细描述在此被省略。
图12为根据本公开实施例的第二类信号线3的示意性平面图。该第二类信号线3包括信号线主干31以及关于信号线主干31对称的多个分支部32和33。
在一些实施例中，每条***连接线23在衬底基板1上的正投影位于在所述第二方向(该示例中，垂直方向)上相邻两个分支部32或33在衬底基板1上的正投影之间。
在一些实施例中，分支部32和33为长条状，并且与第一类信号线2平行。分支部32和33以及信号线主干31在所述第一方向(该示例中，水平方向)上的尺寸之和，近似等于***连接线23在所述第一方向上的尺寸。
借助于这样的第二类信号线3，可以确保连接到相应***连接线23的第一类信号线2具有相同或近似的寄生负载，从而抑制第一类信号线2上的噪声。
在一些实施例中，分支部32和33在所述第二方向(该示例中，垂直方向)上的尺寸可以大于***连接线23在所述第二方向上的尺寸。这样能够在每相邻的两条***连接线23之间提供一较大的屏蔽间隔，从而有效减少相邻的***连接线23之间的信号串扰。
图13为其中应用了图4的布线结构的显示基板的局部示意图。在该示例中，第一类信号线2为栅线，第二类信号线3为公共电极线，并且第三类信号线4为数据线。如图13所示，数据线4被连接到像素电极9。
本公开实施例提供的显示基板具有与上面描述的布线结构实施例相同的优点，在此不做赘述。
图14为沿图13中的H-H’线截取的示意性剖面图。在该示例中，显示基板包括底栅型薄膜晶体管，其包括栅极61、栅绝缘层62、有源层63、源极641和漏极642。下面参考图15描述制作该显示基板的方法。
第一步，在衬底基板1上沉积第一层金属薄膜，并且通过光掩膜工艺对第一层金属薄膜进行刻蚀，使得第一层金属薄膜被图案化以在显示区域形成第一类信号线2和薄膜晶体管的栅极61，并在边框区域形成第二类信号线3和导电块22。
在一些实施例中，第一层金属薄膜可以由铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)或铝钕合金(AlNd)等电阻值较小的金属材料、利用磁控溅射工艺或蒸镀工艺形成。此外，上述第一层金属薄膜可以单层金属薄膜，也可以为多层金属薄膜，即由铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)等金属中的至少两种层叠形成。
第二步，在衬底基板1及图案化的第一层金属薄膜上形成栅绝缘层62。通过光掩膜工艺，在栅绝缘层62与第二类信号线3及导电块22对应的部分形成过孔，并且在栅绝缘层62与栅极61相对的部分形成有源层63。
在一些实施例中，栅绝缘层62可以采用氧化硅、氮化硅或氮氧化硅等材料制作形成。有源层63可以采用非晶硅、微晶硅、氧化物半导体或多晶硅等材料制作形成。
第三步，在栅绝缘层62上未被有源层63覆盖的部分以及有源层63背离栅绝缘层62的一侧沉积第二层金属薄膜，并且通过光掩膜工艺对第二层金属薄膜进行刻蚀，使得第二层金属薄膜被图案化以形成***连接线23、导电连接线24、数据线以及薄膜晶体管的源极641和漏极642。
在一些实施例中，第二层金属薄膜可以采用钼(Mo)、铝(Al)、铬(Cr)、铜(Cu)或铝镍合金等电阻值较小的金属材料、利用磁控溅射工艺或蒸镀工艺制作形成。
第四步，在栅绝缘层62及图案化的第二层金属薄膜上形成钝化层7，并且通过光掩膜工艺对钝化层7进行刻蚀，以在钝化层7与漏极642 相对的部分形成过孔。
第五步，在钝化层7背离衬底基板1的一侧形成导电薄膜，并且通过光掩膜工艺对导电薄膜进行刻蚀，以形成与漏极642连接的像素电极9。
在一些实施例中，导电薄膜可以为由氧化铟锡(ITO)或氧化铟锌(IZO)等材料形成的单层导电薄膜。或者，导电薄膜可以为由氧化铟锡(ITO)或氧化铟锌(IZO)等材料形成的多层导电薄膜，比如：氧化铟锡/银/氧化铟锡(ITO/Ag/ITO)复合薄膜、氧化铟锌/银(IZO/Ag)复合薄膜等。
可以理解的是，在上述通过光掩膜工艺对各功能膜层刻蚀的过程中，使用的刻蚀设备、刻蚀方法、刻蚀液或刻蚀气体等，均可根据待刻蚀膜层的材料、形状及关键尺寸等实际需求来选择。各功能膜层对应所使用的刻蚀设备可以相同或不同。当各功能膜层使用同一刻蚀设备进行刻蚀时，可以通过选择不同的刻蚀气体及不同的气体流速完成不同功能膜层的刻蚀。
在一些实施例中，有源层63的刻蚀一般在较低气压及较高功率的等离子腔室中进行，以便达到较强的离子轰击效果及较好的溅射腐蚀效果。绝缘薄膜和金属薄膜一般在较高气压及较低功率的等离子腔室中进行，以便具有较强的化学腐蚀效果。例如，在刻蚀上述栅绝缘层62时，使用具有较高气压(数百毫托气压)及较低功率(数千瓦功率以下)的等离子腔室、六氟化硫(数百sccm)和氯气(数百sccm)进行刻蚀。在刻蚀上述有源层63时，使用具有较低气压(数十毫托气压)及较高功率(数千瓦功率以上)的等离子腔室、六氟化硫(数十sccm)和氯气(数千sccm)进行刻蚀。在干法刻蚀上述金属薄膜时，使用具有较高气压(数百毫托气压)及较低功率(数千瓦功率以下)的等离子腔室、氯气(数千sccm)和氧气(数千sccm)进行刻蚀。此外，上述金属薄膜也可使用湿法刻蚀来图案化，比如使用具有一定浓度比例的硝酸、盐酸和醋酸的混合液，在数十度的温度下通过浸入和喷洒方式进行。
图16为沿图13中的H-H’线截取的另一示意性剖面图。在该示例中，显示基板包括顶栅型薄膜晶体管，其包括栅极61、栅绝缘层62、有源层63、源极641和漏极642。下面参考图17描述制作该显示基板 的方法。
第一步，在衬底基板1上形成缓冲层5和有源层63。有源层63堆叠在缓冲层5上。
在一些实施例中，缓冲层5可以由氮化硅膜层和二氧化硅膜层层叠构成。具体地，缓冲层5可采用等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，简称PECVD)工艺制作形成。
在一些实施例中，有源层63可以通过图案化多晶硅薄膜来形成。该有源层63可如下形成：在缓冲层5背离衬底基板1的表面形成非晶硅薄膜；对非晶硅薄膜进行激光退火(Excimer Laser Annealing，ELA)或固相结晶(Solid Phase Crystallization，SPC)处理，获得多晶硅薄膜；对多晶硅薄膜进行图案化，得到有源层63；并且采用离子注入工艺对有源层63的导电沟道进行离子掺杂。
第二步，在缓冲层5上未被有源层63覆盖的部分以及有源层63背离缓冲层5的一侧形成栅绝缘层62。在栅绝缘层62背离衬底基板1的表面沉积第一层金属薄膜，并通过光掩膜工艺对第一层金属薄膜进行刻蚀，使得第一层金属薄膜被图案化，以在显示区域形成栅极61和栅线，并在边框区域形成导电块22和第二类信号线3。
在一些实施例中，栅绝缘层62可以由二氧化硅膜层形成。或者，栅绝缘层62可以由氮化硅和二氧化硅的叠层构成。具体地，栅绝缘层62可采用PECVD工艺制作形成。上述第一层金属薄膜可采用铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)或铝钕合金(AlNd)等电阻值较小的金属材料、利用磁控溅射工艺或蒸镀工艺制作形成。
第三步，在栅绝缘层62上未被栅极61、栅线、导电块22和第二类信号线3覆盖的部分，以及栅极61、栅线、导电块22和第二类信号线3背离栅绝缘层62的一侧形成层间绝缘层65。在层间绝缘层65及栅绝缘层62的与有源层63、导电块22和第二类信号线3相对的部分形成过孔。
在一些实施例中，上述层间绝缘层65可以由氮化硅和二氧化硅的叠层构成。具体地，层间绝缘层65可采用PECVD工艺制作形成。
第四步，在层间绝缘层65背离衬底基板1的一侧沉积第二层金属薄膜，并通过光掩膜工艺对第二层金属薄膜进行刻蚀，使得第二层金属薄膜被图案化，以在显示区域形成薄膜晶体管的源极641和漏极642， 并在边框区域形成***连接线23和导电连接线24。
在一些实施例中，上述第二层金属薄膜可以为由铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)或铝钕合金(AlNd)形成的单层金属薄膜。或者，第二层金属薄膜可以为由由铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)或铝钕合金(AlNd)形成的多层金属薄膜，比如：钼/铝/钼(Mo/Al/Mo)薄膜、钛/铝/钛(Ti/Al/Ti)薄膜等。
第五步，采用PECVD工艺在层间绝缘层65及图案化的第二层金属薄膜上依次形成层叠的钝化层7及平坦化层8，并且通过光掩膜工艺在钝化层7及平坦化层8与漏极642对应的部分形成过孔。
在一些实施例中，在制作完成钝化层7及平坦化层8之后，可以对该显示基板进行快速热退火或热处理炉退火处理，以便将有源层63的掺杂离子激活。然后，对有源层63进行氢化处理，以修复有源层63的晶格缺陷。
第六步，在平坦化层8背离衬底基板1的一侧形成导电薄膜，并通过光掩膜工艺对导电薄膜进行刻蚀，以形成与漏极642连接的像素电极9。在平坦化层8上未被像素电极9覆盖的部分及像素电极9背离平坦化层8的一侧形成像素界定层10。
在一些实施例中，上述导电薄膜可以为由氧化铟锡(ITO)或氧化铟锌(IZO)等材料形成的单层导电薄膜。或者，导电薄膜可以为由氧化铟锡(ITO)或氧化铟锌(IZO)等材料形成的多层导电薄膜，比如：氧化铟锡/银/氧化铟锡(ITO/Ag/ITO)复合薄膜、氧化铟锌/银(IZO/Ag)复合薄膜等。上述像素界定层10可以采用与平坦化层8相同或相近的材料制作形成。
将理解的是，虽然显示基板在图13-17中被描述为适用于液晶显示装置的显示基板，但是这只是示例性的。在其他实施例中，上面描述的布线结构实施例也适用于其他类型的显示装置的显示基板。
图18为根据本公开实施例的显示装置1800的示意性框图。参照图18，显示装置1800包括用于显示图像的显示面板1810、用于向显示面板1810输出栅极扫描信号的栅极驱动器1820、用于向显示面板1810输出数据电压的数据驱动器1830、以及用于控制栅极驱动器1820和数据驱动器1830的时序控制器1840。
显示面板1810包括显示基板1811和与显示基板1811相对的对向 基板1812。在液晶显示装置的情况下，显示面板110还包括夹在显示基板1811和对向基板1812之间的液晶层(未示出)，并且对向基板1812可以是彩膜基板。在有机发光二极管显示装置的情况下，对向基板1812可以是盖板。显示基板1811包括呈阵列排布的多个像素区域PX。各像素区域PX位于多条栅极线GL和多条数据线DL的相应交叉处。每个像素区域都包括像素，该像素包括薄膜晶体管(未示出)和其他相关联的元件。显示基板1811可以采取上面关于图13-17描述的各显示基板中的任一个的形式。
栅极驱动器1820电连接到各栅极线GL的第一端，从而顺序地向各栅极线GL施加栅极扫描信号。在一些示例性实施例中，栅极驱动器1820可以被直接安装(例如，集成)在显示基板1811中。替换地，栅极驱动器1820可以通过带式载体封装(Tape Carrier Package，TCP)连接至显示面板1810。
数据驱动器1830电连接至各数据线DL的第一端，以将数据电压输出至各数据线DL。在一些实施例中，数据驱动器1830可以包括多个并行操作的数据驱动芯片。
时序控制器1840控制栅极驱动器1820和数据驱动器1830中的每一个的操作。具体地，时序控制器1840输出数据控制信号和图像数据以控制数据驱动器1830的驱动操作，以及输出栅极控制信号以控制栅极驱动器1820的驱动操作。数据控制信号和图像数据被施加至数据驱动器1830。栅极控制信号被施加至栅极驱动器1820。
该显示装置1800可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。显示装置1800具有与上述布线结构实施例相同的优点，此处不再赘述。
以上所述仅为本公开的具体实施方式，但本公开的保护范围并不局限于此。任何熟悉本技术领域的技术人员可轻易想到变化或替换，都应涵盖在本公开的保护范围内。因此，本公开的保护范围应以所述权利要求为准。

Claims (20)

  1. 一种布线结构，包括：
    多条信号线，位于衬底基板上，所述多条信号线包括在第一方向上延伸的多条第一类信号线以及在与所述第一方向交叉的第二方向上延伸的第二类信号线，所述第二类信号线位于所述多条第一类信号线的第一端部且与所述多条第一类信号线间隔开；以及
    多个导电块，每个导电块位于所述多条第一类信号线中相应的两条相邻信号线的所述第一端部之间，
    其中所述多个导电块与所述多条第一类信号线绝缘且与所述第二类信号线电连接。
  2. 根据权利要求1所述的布线结构，其中所述多条第一类信号线、所述第二类信号线以及所述多个导电块同层。
  3. 根据权利要求2所述的布线结构，其中所述多个导电块与所述第二类信号线直接相连。
  4. 根据权利要求2所述的布线结构，还包括：
    多条***连接线，位于所述第二类信号线背离所述衬底基板的一侧；以及
    绝缘层，位于所述多条***连接线与第一和第二类信号线之间，
    其中所述多条***连接线通过所述绝缘层中的相应过孔与所述多条第一类信号线的相应第一端部连接。
  5. 根据权利要求4所述的布线结构，还包括：
    多条导电连接线，与所述多条***连接线同层，
    其中所述多条导电连接线通过所述绝缘层中的相应过孔连接到所述第二类信号线和所述多个导电块。
  6. 根据权利要求1所述的布线结构，还包括：
    第一绝缘层，位于所述多条第一类信号线与所述第二类信号线之间，
    其中所述多个导电块与所述多条第一类信号线同层。
  7. 根据权利要求6所述的布线结构，还包括：
    多条***连接线，位于所述第一绝缘层背离所述衬底基板的一侧，
    其中所述多条***连接线与所述多条第一类信号线的相应第一端 部连接。
  8. 根据权利要求7所述的布线结构，其中所述多条***连接线与所述多条第一类信号线同层且直接相连。
  9. 根据权利要求7所述的布线结构，其中所述多个导电块通过所述第一绝缘层中的相应过孔与所述第二类信号线连接。
  10. 根据权利要求7所述的布线结构，还包括：
    第二绝缘层，位于所述多条***连接线与所述第一绝缘层之间；以及
    多条导电连接线，与所述多条***连接线同层，
    其中所述多条***连接线通过所述第二绝缘层中的相应过孔与所述多条第一类信号线的相应第一端部连接，并且
    其中每条导电连接线的一端通过贯穿所述第二绝缘层的相应过孔与所述多个导电块中的相应一个导电块连接，并且每条导电连接线的另一端通过贯穿第一和第二绝缘层的相应过孔与所述第二类信号线连接。
  11. 根据权利要求4、5和7-10中任一项所述的布线结构，
    其中所述多条信号线还包括与所述多条第一类信号线交叉且绝缘的多条第三类信号线，并且
    其中所述多条第三类信号线与所述多条***连接线同层。
  12. 根据权利要求4、5和7-10中任一项所述的布线结构，
    其中所述第二类信号线包括沿所述第二方向延伸的信号线主干以及关于所述信号线主干对称的多个分支部，并且
    其中每条所述***连接线在所述衬底基板上的正投影位于所述多个分支部中在所述第二方向上相邻的相应两个分支部在所述衬底基板上的正投影之间。
  13. 根据权利要求12所述的布线结构，
    其中所述多个分支部每个在所述第二方向上具有第一尺寸，
    其中所述多条***连接线每个在所述第二方向上具有第二尺寸，并且
    其中所述第一尺寸大于所述第二尺寸。
  14. 根据权利要求5或10所述的布线结构，其中所述多条***连接线和所述多条导电连接线与所述多条第一类信号线平行。
  15. 根据权利要求1所述的布线结构，其中所述多条第一类信号线、所述第二类信号线以及所述多个导电块由铝膜、铜膜、钼膜、钛膜、铬膜、铝钕合金膜以及铝镍合金膜所组成的组中选择的至少一种制成。
  16. 一种显示基板，包括衬底基板以及如权利要求1至15中任一项所述的布线结构。
  17. 根据权利要求16所述的显示基板，
    其中所述多条第一类信号线选自栅线和数据线所组成的组，并且
    其中所述第二类信号线选自公共电极线、时钟信号线、正极性电压信号线、负极线电压信号线和辅助放电线所组成的组。
  18. 一种显示装置，包括如权利要求16或17所述的显示基板。
  19. 一种制作如权利要求16或17所述显示基板的方法，其中所述显示基板还包括底栅型薄膜晶体管，所述底栅型薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极，所述方法包括：
    在所述衬底基板上图案化第一层金属薄膜，以在所述显示基板的显示区域形成所述多条第一类信号线和所述栅极，并在所述显示基板的边框区域形成所述第二类信号线和所述多个导电块；
    在所述衬底基板和图案化的所述第一层金属薄膜上形成所述栅绝缘层；
    在所述栅绝缘层上与所述栅极相对的部分形成所述有源层；并且
    在所述栅绝缘层上未被所述有源层覆盖的部分以及所述有源层背离所述栅绝缘层的一侧图案化第二层金属薄膜，以在所述显示区域形成所述源极和所述漏极，并将所述多个导电块电连接到所述第二类信号线。
  20. 一种制作如权利要求16或17所述显示基板的方法，其中所述显示基板还包括顶栅型薄膜晶体管，所述顶栅型薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极，所述方法包括：
    在所述衬底基板上形成缓冲层和所述有源层，其中所述有源层堆叠在所述缓冲层上；
    在所述缓冲层上未被所述有源层覆盖的部分以及所述有源层背离所述缓冲层的一侧形成所述栅绝缘层；
    在所述栅绝缘层背离所述衬底基板的一侧图案化第一层金属薄膜，以在所述显示基板的显示区域形成所述栅极和所述多条第一类信号线， 并在所述显示基板的边框区域形成所述第二类信号线和所述多个导电块；
    在所述栅绝缘层上形成层间绝缘层；并且
    在所述层间绝缘层上图案化第二层金属薄膜，以在所述显示区域形成所述源极和所述漏极，并将所述多个导电块电连接到所述第二类信号线。
PCT/CN2019/099960 2018-09-06 2019-08-09 布线结构、显示基板、显示装置以及制作显示基板的方法 WO2020048291A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/642,544 US11204532B2 (en) 2018-09-06 2019-08-09 Wiring structure, display substrate, display device and method for fabricating display substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201821460536.1U CN208570607U (zh) 2018-09-06 2018-09-06 一种布线结构、阵列基板及显示装置
CN201821460536.1 2018-09-06

Publications (1)

Publication Number Publication Date
WO2020048291A1 true WO2020048291A1 (zh) 2020-03-12

Family

ID=65451560

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/099960 WO2020048291A1 (zh) 2018-09-06 2019-08-09 布线结构、显示基板、显示装置以及制作显示基板的方法

Country Status (3)

Country Link
US (1) US11204532B2 (zh)
CN (1) CN208570607U (zh)
WO (1) WO2020048291A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113467142A (zh) * 2021-06-16 2021-10-01 Tcl华星光电技术有限公司 一种显示面板及显示终端

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208570607U (zh) 2018-09-06 2019-03-01 京东方科技集团股份有限公司 一种布线结构、阵列基板及显示装置
TWI719838B (zh) * 2019-08-20 2021-02-21 友達光電股份有限公司 顯示裝置
TWI718021B (zh) * 2019-08-20 2021-02-01 友達光電股份有限公司 顯示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020141232A1 (en) * 2001-03-27 2002-10-03 Yoshiaki Saito Magnetic memory device
CN1920647A (zh) * 2005-08-26 2007-02-28 群康科技(深圳)有限公司 液晶显示装置
CN104614910A (zh) * 2015-02-13 2015-05-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN106952940A (zh) * 2017-05-26 2017-07-14 上海天马有机发光显示技术有限公司 一种有机发光显示面板和有机发光显示装置
CN207148492U (zh) * 2017-09-25 2018-03-27 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN208570607U (zh) * 2018-09-06 2019-03-01 京东方科技集团股份有限公司 一种布线结构、阵列基板及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7903220B2 (en) * 2007-10-01 2011-03-08 Sony Corporation Liquid crystal display device and electronic apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020141232A1 (en) * 2001-03-27 2002-10-03 Yoshiaki Saito Magnetic memory device
CN1920647A (zh) * 2005-08-26 2007-02-28 群康科技(深圳)有限公司 液晶显示装置
CN104614910A (zh) * 2015-02-13 2015-05-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN106952940A (zh) * 2017-05-26 2017-07-14 上海天马有机发光显示技术有限公司 一种有机发光显示面板和有机发光显示装置
CN207148492U (zh) * 2017-09-25 2018-03-27 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN208570607U (zh) * 2018-09-06 2019-03-01 京东方科技集团股份有限公司 一种布线结构、阵列基板及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113467142A (zh) * 2021-06-16 2021-10-01 Tcl华星光电技术有限公司 一种显示面板及显示终端
CN113467142B (zh) * 2021-06-16 2023-10-31 Tcl华星光电技术有限公司 一种显示面板及显示终端

Also Published As

Publication number Publication date
US11204532B2 (en) 2021-12-21
US20210149261A1 (en) 2021-05-20
CN208570607U (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
WO2020048291A1 (zh) 布线结构、显示基板、显示装置以及制作显示基板的方法
JP4700160B2 (ja) 半導体装置
JP6129312B2 (ja) アレイ基板の製造方法、アレイ基板及び表示装置
JP4118485B2 (ja) 半導体装置の作製方法
KR101814315B1 (ko) 박막 트랜지스터 및 그 제조 방법, 어레이 기판, 및 디스플레이 디바이스
CN102629585B (zh) 一种显示装置、薄膜晶体管、阵列基板及其制造方法
US10121801B2 (en) TFT array substrate and manufacturing method thereof, and display device
US9716110B2 (en) Array substrate, method for manufacturing the same, and display device
WO2010032386A1 (ja) 半導体装置
US20150318311A1 (en) Array Substrate and Manufacturing Method Thereof, Display Panel and Display Device
US20100133541A1 (en) Thin film transistor array substrate, its manufacturing method, and liquid crystal display device
US20190013333A1 (en) Thin film transistor substrate and method of manufacturing thin film transistor substrate
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
KR20110134687A (ko) 표시 장치 및 그 제조 방법
US20160254298A1 (en) Array Substrate, Manufacturing Method Thereof, and Display Device
US20150372021A1 (en) Display device, array substrate and method for manufacturing the same
EP3159734B1 (en) Array substrate and manufacturing method thereof, and display device
WO2019080613A1 (zh) 阵列基板、显示面板、显示装置、以及制造阵列基板的方法
US20180277661A1 (en) Thin film transistor substrate, manufacturing method for thin film transistor substrate, and liquid crystal display
CN110148601A (zh) 一种阵列基板、其制作方法及显示装置
CN102654698A (zh) 液晶显示器阵列基板及其制造方法、液晶显示器
WO2016173012A1 (zh) 薄膜晶体管阵列基板及其制作方法
CN104269413A (zh) 阵列基板及其制作方法、液晶显示装置
US20150279863A1 (en) Method for Manufacturing Array Substrate
US20070231974A1 (en) Thin film transistor having copper line and fabricating method thereof

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19856947

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19856947

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 18.06.2021)

122 Ep: pct application non-entry in european phase

Ref document number: 19856947

Country of ref document: EP

Kind code of ref document: A1