WO2020044831A1 - 歪補償装置、無線通信機、プリディストータ、歪補償方法、及びコンピュータプログラム - Google Patents
歪補償装置、無線通信機、プリディストータ、歪補償方法、及びコンピュータプログラム Download PDFInfo
- Publication number
- WO2020044831A1 WO2020044831A1 PCT/JP2019/028200 JP2019028200W WO2020044831A1 WO 2020044831 A1 WO2020044831 A1 WO 2020044831A1 JP 2019028200 W JP2019028200 W JP 2019028200W WO 2020044831 A1 WO2020044831 A1 WO 2020044831A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- distortion
- distortion compensation
- compensating
- characteristic
- frequency
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 102
- 238000004590 computer program Methods 0.000 title claims description 21
- 230000003446 memory effect Effects 0.000 claims abstract description 52
- 230000008569 process Effects 0.000 claims description 75
- 238000012545 processing Methods 0.000 claims description 56
- 238000004891 communication Methods 0.000 claims description 25
- 230000002123 temporal effect Effects 0.000 abstract description 28
- 230000008859 change Effects 0.000 description 54
- 230000006870 function Effects 0.000 description 23
- 238000005070 sampling Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 16
- 230000004048 modification Effects 0.000 description 16
- 238000012986 modification Methods 0.000 description 16
- 229910002601 GaN Inorganic materials 0.000 description 9
- 238000004364 calculation method Methods 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000013500 data storage Methods 0.000 description 4
- 238000004422 calculation algorithm Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000017105 transposition Effects 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- HIHOWBSBBDRPDW-PTHRTHQKSA-N [(3s,8s,9s,10r,13r,14s,17r)-10,13-dimethyl-17-[(2r)-6-methylheptan-2-yl]-2,3,4,7,8,9,11,12,14,15,16,17-dodecahydro-1h-cyclopenta[a]phenanthren-3-yl] n-[2-(dimethylamino)ethyl]carbamate Chemical compound C1C=C2C[C@@H](OC(=O)NCCN(C)C)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2 HIHOWBSBBDRPDW-PTHRTHQKSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000368 destabilizing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0475—Circuits with means for limiting noise, interference or distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/171—A filter circuit coupled to the output of an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3209—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion the amplifier comprising means for compensating memory effects
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3224—Predistortion being done for compensating memory effects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0408—Circuits with power amplifiers
- H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion
Definitions
- the present invention relates to a distortion compensation device, a wireless communication device, a predistorter, a distortion compensation method, and a computer program.
- This application claims the priority based on Japanese Patent Application No. 2018-160463 filed on Aug. 29, 2018, and incorporates all the contents described in the Japanese application.
- the amplifier has nonlinear characteristics.
- Distortion compensation techniques are used to compensate for signal distortion caused by non-linear characteristics.
- the distortion compensation technique is disclosed, for example, in Patent Document 1.
- a distortion compensation device has a first distortion compensation characteristic for compensating for a first distortion generated in an output of an amplifier, and a first distortion compensation circuit that compensates for the first distortion; A second distortion compensation circuit for compensating for the second distortion, the second distortion compensation circuit for compensating for the second distortion, and an updating unit for updating the second distortion compensation characteristic.
- the first distortion includes a non-linear distortion and a memory effect distortion
- the second distortion is a distortion having a temporal change that is faster than the first distortion
- the updating unit includes the first distortion compensation characteristic.
- the second distortion compensation characteristic is updated at a frequency higher than the frequency of updating.
- a wireless communication device has an amplifier that amplifies a signal of a radio frequency, and a first distortion compensation characteristic for compensating for a first distortion that occurs in an output of the amplifier.
- a first distortion compensating circuit for compensating, a second distortion compensating circuit for compensating for a second distortion generated in an output of the amplifier, and compensating for the second distortion;
- An update unit that updates a compensation characteristic, wherein the first distortion includes a non-linear distortion and a memory effect distortion, and the second distortion is a distortion having a temporal change earlier than the first distortion,
- the updating unit updates the second distortion compensation characteristic at a higher frequency than an update frequency of the first distortion compensation characteristic.
- a predistorter is a predistorter connected to an external distortion compensation circuit that compensates for a first distortion generated in an output of an amplifier, wherein the distortion generated in the output of the amplifier is A distortion compensation circuit having a distortion compensation characteristic for compensating for a second distortion different from the 1st distortion, and an updating unit for updating the distortion compensation characteristic, wherein the first distortion includes non-linear distortion and memory effect distortion
- the second distortion is a distortion that changes faster in time than the first distortion
- the updating unit updates the distortion compensation characteristic at a higher frequency than an update frequency of the external distortion compensation circuit.
- a distortion compensation method includes a step of performing a first distortion compensation process that compensates for a first distortion that occurs in an output of an amplifier, and a second distortion compensation that compensates for a second distortion that occurs in an output of the amplifier.
- Performing a process of updating the second distortion compensation characteristic for compensating for the second distortion in the second distortion compensation process at a predetermined frequency. Includes a non-linear distortion and a memory effect distortion, the second distortion is a distortion having a temporal change faster than the first distortion, and the predetermined frequency is the first distortion in the first distortion compensation processing. The frequency is higher than the frequency of updating the first distortion compensation characteristic for compensating.
- a distortion compensation method is a distortion compensation method executed by a predistorter connected to an external predistorter that compensates for a first distortion generated in an output of an amplifier, wherein the output of the amplifier is Compensating for a second distortion different from the first distortion among the distortions occurring in the step (a), and executing an update process of updating a second distortion compensation characteristic for compensating the second distortion at a predetermined frequency.
- the first distortion includes a non-linear distortion and a memory effect distortion
- the second distortion is a distortion having a temporal change faster than the first distortion
- the predetermined frequency is a value obtained by subtracting the first distortion from the first distortion. This frequency is higher than the frequency of updating the first distortion compensation characteristic for compensation.
- a computer program has a first distortion compensation characteristic for compensating for a first distortion generated in an output of an amplifier, a first distortion compensation circuit that compensates for the first distortion, and A computer program for setting each of a second distortion compensation circuit for compensating the second distortion, the computer program having a second distortion compensation characteristic for compensating for a second distortion generated in the output, Calculating a parameter for setting distortion compensation characteristics and setting the calculated parameter in the second distortion compensation circuit at a predetermined frequency, wherein the first distortion is a nonlinear distortion And the memory effect distortion, wherein the second distortion is a distortion having a temporal change faster than the first distortion, and the predetermined frequency is a frequency higher than an update frequency of the first distortion compensation characteristic.
- a computer program is a computer program for setting a second distortion compensation circuit connected to a first distortion compensation circuit that compensates for a first distortion generated in an output of an amplifier. Calculating a parameter for setting a distortion compensation characteristic of the second distortion compensation circuit, and setting the calculated parameter to the second distortion compensation circuit at a predetermined frequency,
- the first distortion includes a non-linear distortion and a memory effect distortion
- the second distortion compensation circuit is a circuit for compensating the second distortion
- the second distortion has a temporal change more than the first distortion.
- the distortion is fast, and the predetermined frequency is higher than the frequency of updating the distortion compensation characteristic of the first distortion compensation circuit.
- FIG. 1 is a configuration diagram of a wireless communication device including a distortion compensation device according to an embodiment.
- 1 is a configuration diagram of a distortion compensation device according to an embodiment.
- FIG. 2 is a functional block diagram of the distortion compensation device according to the embodiment.
- 6 is a flowchart illustrating an example of an operation procedure of a first predistorter according to the embodiment.
- 9 is a flowchart illustrating an example of a first update process.
- 6 is a flowchart illustrating an example of an operation procedure of a second predistorter according to the embodiment.
- 13 is a flowchart illustrating an example of a second update process. It is a lineblock diagram of a distortion compensator concerning a modification of an embodiment.
- FIG. 9 is a configuration diagram of a wireless communication device according to a modification of the embodiment.
- FIG. 9 is a configuration diagram of a wireless communication device according to a modification of the embodiment.
- FIG. 9 is a configuration diagram of a wireless communication device according to a modification of the embodiment.
- FIG. 9 is a configuration diagram of a wireless communication device according to a modification of the embodiment.
- FIG. 9 is a configuration diagram of a wireless communication device including a distortion compensation device according to a modification of the embodiment.
- 9 is a flowchart illustrating an operation procedure of a distortion compensation device according to a modification of the embodiment. It is a lineblock diagram of a distortion compensator concerning a modification of an embodiment.
- An instantaneous change in strain may occur, for example, in a compound semiconductor amplifier (GaN amplifier) made of gallium nitride.
- GaN amplifier gallium nitride
- Idq drift is a transient response in which the drain current becomes lower than the set value when the power changes from a high state to an off state. Due to the Idq drift, in the GaN amplifier, the distortion changes instantaneously according to the power fluctuation of the signal.
- the power fluctuation of a signal is particularly likely to occur in a communication system in which transmission and reception are alternately performed, such as, for example, time division duplex (TDD).
- TDD time division duplex
- the response to the change in distortion in the amplifier may be performed, for example, by updating the distortion compensation coefficient used in the distortion compensator according to the changed distortion.
- the distortion compensation characteristic of the distortion compensation device is updated according to the change in distortion.
- the distortion compensation device has a first distortion compensation characteristic for compensating for a first distortion generated in an output of an amplifier, and a first distortion compensation circuit for compensating the first distortion; A second distortion compensation circuit that has a second distortion compensation characteristic for compensating for a second distortion generated in the output of the amplifier, and that compensates for the second distortion; and an updating unit that updates the second distortion compensation characteristic.
- the first distortion includes a non-linear distortion and a memory effect distortion
- the second distortion is a distortion having a temporal change that is faster than the first distortion
- the updating unit performs the first distortion compensation.
- the second distortion compensation characteristic is updated at a frequency higher than the characteristic update frequency. Thereby, it is possible to cope with a temporal change of the second distortion.
- nonlinear distortion refers to a phenomenon in which an output signal having a waveform similar to the input signal waveform cannot be obtained due to the nonlinear input / output characteristics of the amplifier.
- Memory effect distortion refers to a phenomenon in which an output signal having a waveform that depends on the history of past input signals as well as the current input signal is obtained.
- update the second distortion compensation characteristic at a frequency higher than the frequency of updating the first distortion compensation characteristic here means not only the case where the first distortion compensation characteristic is updated at a specific frequency but also the case where the first distortion compensation characteristic is updated. This includes the case where the distortion compensation characteristic is not updated. That is, when the first distortion compensation characteristic is not updated, the second distortion compensation characteristic is updated at an arbitrary frequency, which corresponds to "update the second distortion compensation characteristic more frequently than the first distortion compensation characteristic". .
- the second distortion may include at least one of a nonlinear distortion and a memory effect distortion.
- the first distortion compensation characteristic is defined by a first characteristic expression of a predetermined order
- the second distortion compensation characteristic is an order lower than the first characteristic expression. May be defined by the second characteristic equation.
- the first distortion compensating circuit outputs an output signal of a first frequency bandwidth
- the second distortion compensating circuit outputs an output signal of the first frequency bandwidth.
- an output signal having a narrow second frequency bandwidth may be output.
- the processing load increases. Therefore, by reducing the second frequency bandwidth, the processing load can be suppressed even if the second distortion compensation characteristic is updated frequently.
- the updating unit includes a first updating unit that updates the first distortion compensation characteristic and a second updating unit that updates the second distortion compensation characteristic.
- the first updating unit updates the first distortion compensation characteristic based on a first monitor signal obtained from an output signal of the amplifier
- the second updating unit updates a first distortion compensation characteristic obtained from an output signal of the amplifier.
- the first distortion compensation characteristic may be updated based on the two monitor signals, and a frequency bandwidth of the second monitor signal may be smaller than a frequency bandwidth of the first monitor signal.
- the second distortion compensation characteristic can be appropriately updated by the second monitor signal from which the band not used for distortion compensation by the second distortion compensation circuit has been removed.
- the radio communication device has an amplifier for amplifying a radio frequency signal and a first distortion compensation characteristic for compensating for a first distortion generated in an output of the amplifier.
- An updating unit that updates a distortion compensation characteristic, wherein the first distortion includes a nonlinear distortion and a memory effect distortion, and the second distortion is a distortion that changes faster with time than the first distortion.
- the updating unit updates the second distortion compensation characteristic at a higher frequency than an update frequency of the first distortion compensation characteristic.
- the radio communication device further includes a first filter for converting a monitor signal obtained from the output signal of the amplifier into a first monitor signal, and a filter for converting the monitor signal to a frequency higher than the first monitor signal.
- a second filter for converting the second monitor signal into a narrow bandwidth second monitor signal wherein the updating unit updates the first distortion compensation characteristic based on the first monitor signal output from the first filter.
- the predistorter according to the present embodiment is a predistorter connected to an external distortion compensation circuit for compensating for a first distortion generated in the output of the amplifier.
- a distortion compensating circuit having a distortion compensation characteristic for compensating a second distortion different from the first distortion; and an updating unit for updating the distortion compensation characteristic, wherein the first distortion includes a nonlinear distortion and a memory effect distortion.
- the second distortion is a distortion having a temporal change faster than the first distortion, and the updating unit updates the distortion compensation characteristic at a higher frequency than an update frequency of the external distortion compensation circuit.
- the distortion compensation method includes a step of executing a first distortion compensation process for compensating a first distortion generated in an output of the amplifier, and a second distortion compensating for a second distortion generated in an output of the amplifier.
- Performing a compensation process at a predetermined frequency, and performing an update process of updating a second distortion compensation characteristic for compensating for the second distortion in the second distortion compensation process
- the distortion includes a non-linear distortion and a memory effect distortion
- the second distortion is a distortion having a temporal change faster than the first distortion
- the predetermined frequency is the first distortion in the first distortion compensation processing.
- the frequency is higher than the frequency of updating the first distortion compensation characteristic for compensating distortion.
- the distortion compensation method is a distortion compensation method executed by a predistorter connected to an external predistorter for compensating a first distortion generated in an output of the amplifier, wherein the output of the amplifier is Compensating for a second distortion different from the first distortion among the distortions occurring in the step (a), and executing an update process of updating a second distortion compensation characteristic for compensating the second distortion at a predetermined frequency.
- the first distortion includes a non-linear distortion and a memory effect distortion
- the second distortion is a distortion having a temporal change faster than the first distortion
- the predetermined frequency is a value obtained by subtracting the first distortion from the first distortion. This frequency is higher than the frequency of updating the first distortion compensation characteristic for compensation.
- the computer program according to the present embodiment has a first distortion compensation characteristic for compensating for a first distortion generated in an output of the amplifier, a first distortion compensation circuit for compensating the first distortion, and the amplifier A computer program for setting each of the second distortion compensation circuits for compensating the second distortion, the computer program having a second distortion compensation characteristic for compensating for a second distortion generated in the output of the computer. Calculating a parameter for setting a second distortion compensation characteristic, and setting the calculated parameter in the second distortion compensation circuit at a predetermined frequency, wherein the first distortion has a non-linearity.
- the second distortion includes distortion and a memory effect distortion
- the second distortion is a distortion having a temporal change faster than the first distortion
- the predetermined frequency is a frequency higher than an update frequency of the first distortion compensation characteristic.
- the computer program according to the present embodiment is a computer program for setting the second distortion compensation circuit connected to the first distortion compensation circuit for compensating the first distortion generated in the output of the amplifier. Calculating a parameter for setting a distortion compensation characteristic of the second distortion compensation circuit, and setting the calculated parameter to the second distortion compensation circuit at a predetermined frequency,
- the first distortion includes a non-linear distortion and a memory effect distortion
- the second distortion compensation circuit is a circuit for compensating the second distortion, and the second distortion has a temporal change more than the first distortion.
- the distortion is fast, and the predetermined frequency is higher than the frequency of updating the distortion compensation characteristic of the first distortion compensation circuit. Thereby, it is possible to cope with a temporal change of the second distortion. Further, both the nonlinear distortion and the memory effect distortion included in the first distortion can be dealt with, and highly accurate distortion compensation can be performed.
- FIG. 1 shows a wireless communication device 100 including a distortion compensation device 20.
- the wireless communication device 100 is, for example, a base station or mobile station for mobile communication.
- the distortion compensator 20 performs predistortion compensation on the baseband signal x [n] output from a baseband processing unit (not shown), and outputs a distortion compensation signal y [n] ′.
- the distortion compensation signal y [n] ′ is converted into an analog signal by a digital-to-analog converter (DAC) 30 and is converted into a radio frequency by an up-converter 40.
- the signal output from up-converter 40 is amplified by power amplifier (PA) 50.
- PA power amplifier
- the power amplifier 50 is, for example, a compound semiconductor amplifier (hereinafter, referred to as a “GaN amplifier”) made of gallium nitride. GaN amplifiers cause instantaneous variations in distortion in amplifier 50 due to Idq drift.
- the power amplifier 50 is not limited to the GaN amplifier as long as the amplifier causes Idq drift or high-speed drift. Idq drift is caused not only by GaN but also by HEMT (High Electron Mobility Transistor) devices composed of AlN (aluminum nitride), InN (indium nitride), and compound semiconductors of AlGaN, InAIN, and InGaN, which are crystal systems thereof. Can occur.
- HEMT High Electron Mobility Transistor
- a high-speed drift occurs in a compound semiconductor amplifier composed of GaAs, InAs, InP, or the like. That is, the drift as described above is observed in an amplifier that is a HEMT device composed of a group III-V compound semiconductor or a crystal thereof.
- the communication device 100 includes a coupler 36 for monitoring the output of the amplifier 50.
- the coupler 36 outputs a monitor signal z [n].
- the monitor signal z [n] is down-converted by the down-converter 70 and converted to a digital signal by an analog-to-digital converter (ADC) 80.
- ADC analog-to-digital converter
- f s the sampling frequency of the ADC80.
- Monitor signal z [n] sampled at a sampling frequency f s, a discrete sample data.
- the sample data z [n] is given to the distortion compensating device 20.
- the distortion compensator 20 updates the distortion compensation characteristics based on the sample data z [n].
- the distortion compensating apparatus 20 shown in FIG. 1 includes a plurality of predistorters A and B. Each of the plurality of predistorters performs predistortion.
- a predistorter A and a predistorter B are cascaded.
- the distortion compensating apparatus 20 includes two predistorters A and B, but may include three or more predistorters.
- the predistorter A compensates for distortion in the amplifier 50 that does not change over time or that changes slowly over time.
- the distortion with a gradual change over time is, for example, a change in distortion due to a temperature change.
- the predistorter B complements the predistorter A for distortion compensation. That is, the predistorter B compensates for distortion components that cannot be completely compensated by the predistorter A.
- the predistorter B of the embodiment compensates for distortion whose temporal change is faster than the distortion compensated by the predistorter A.
- the distortion that changes quickly with time is, for example, distortion that changes instantaneously due to Idq drift.
- the predistorter A does not update or updates the distortion compensation characteristic at a low frequency in order to compensate for distortion that does not change over time or that changes slowly over time.
- the predistorter B frequently updates the distortion compensation characteristic in order to deal with distortion that changes rapidly with time.
- first nonlinear distortion the distortion to be compensated by the predistorter A
- second nonlinear distortion the distortion to be compensated by the predistorter B
- FIG. 2 shows an example of each of the predistorter A and the predistorter B.
- the predistorter 21A is an example of the predistorter A in FIG. 2
- a predistorter 21B is an example of the predistorter B in FIG.
- the predistorter 21A is configured to execute digital predistortion compensation (Digital Predistortion: DPD).
- the predistorter 21A includes a first distortion compensation circuit 210.
- the first distortion compensation circuit 210 performs predistortion compensation on the baseband signal (here, the signal y [n] output from the predistorter 21B).
- the first distortion compensation circuit 210 is configured by a wired logic circuit such as a field-programmable gate array (FPGA), for example.
- the distortion compensation is performed based on the first distortion compensation coefficient 215a.
- the first distortion compensation coefficient 215a is a parameter that determines the distortion compensation characteristic of the predistorter 21A.
- the wired logic circuit may be a reconfigurable logic circuit such as an FPGA, or may be a non-reconfigurable logic circuit.
- the distortion compensation characteristic of the first distortion compensation circuit 210 (hereinafter, referred to as “first distortion compensation characteristic”) is, for example, a model represented by the following expression (1) (hereinafter, also referred to as “first characteristic expression”).
- first characteristic expression a model represented by the following expression (1)
- first distortion compensation characteristic model a model represented by the following expression (1)
- y is an input signal of the first distortion compensating circuit 210
- y ' is an output signal of the first distortion compensating circuit 210
- k1 is an index relating to a compensation function for nonlinear distortion
- m1 is an index relating to a compensation function for memory effect distortion.
- first distortion compensation coefficients are coefficients (hereinafter, referred to as “first distortion compensation coefficients”). That is, the first distortion compensation circuit 210 having the first distortion compensation characteristic has a function of compensating for each of the nonlinear distortion and the memory effect distortion.
- the first distortion compensation characteristic is determined by determining the first distortion compensation coefficient hk1, m1 .
- the first characteristic equation is a first polynomial for compensating for the first nonlinear distortion, and the first distortion compensation coefficients h k1 and m1 correspond to the terms of the first polynomial.
- FIG. 3 is a functional block diagram illustrating functions of the distortion compensation device 20 according to the embodiment.
- the first distortion compensation circuit 210 has a function as the first nonlinear compensation unit 221 and a function as the first memory effect compensation unit 231.
- the first nonlinear compensator 221 has a function of compensating for nonlinear distortion
- the first memory effect compensator 231 has a function of compensating for memory effect distortion.
- the first distortion compensation characteristic is a distortion compensation characteristic including the first nonlinear compensation unit 221 and the first memory effect compensation unit 231.
- the first distortion compensation characteristic defined by the above first characteristic expression is an example.
- the first distortion compensation characteristic may be defined by a model different from the equation (1).
- the distortion compensation by the predistorter 21A compensates for distortion up to a relatively high order such as the fifth or seventh order (high-order nonlinearity). That is, a relatively high value such as 5 or more is set to K1. Although high-order distortion can be compensated for, accurate distortion compensation is possible, but the number of first distortion compensation coefficients 215a increases.
- the predistorter 21A includes a first updating unit 213 that updates the first distortion compensation coefficient 215a.
- the first update unit 213 is configured by a computer having the processor 211 and the memory 212.
- the processor 211 executes a coefficient update program 214 which is a computer program stored in the memory 212.
- Each function of the first update unit 213 is exerted by the processor 211 executing a coefficient update program 214 which is a computer program stored in the memory 212 of the computer.
- the coefficient update program 214 can be stored in a recording medium such as a CD-ROM.
- the processor 211 executes the coefficient update program 214 and performs a first update process as described later.
- the coefficient updating program 214 includes a program code for causing the processor 211 to execute a first updating process for updating the first distortion compensation coefficient 215a.
- the first update process is performed based on, for example, sample data 215b indicating the output z [n] of the amplifier 50.
- the sample data 215b obtained by the predistorter 21A is stored in the memory 212.
- the processor 211 solves the first normal equation based on the least square method based on, for example, thousands of sample data 215b sampled within a predetermined time (for example, several minutes).
- the distortion compensation coefficient 215a is calculated.
- the calculated first distortion compensation coefficient 215a is provided to the first distortion compensation circuit 210 to update the distortion compensation coefficient used in the first distortion compensation circuit 210.
- a calculation method such as the least squares method can calculate coefficients with high accuracy, but requires a large processing load and a long processing time. Moreover, the large number of coefficients to be calculated also increases the processing load. In addition, when a calculation method that requires a large amount of sample data 215b for updating coefficients, such as the least squares method, is used, it takes time to obtain a large amount of sample data 215b.
- the predistorter 21A Since the first update process by the processor 211 is executed at a low frequency, for example, about once every few minutes, there is a sufficient time margin for updating the coefficient, and it does not matter that the process requires time. In addition, since the change in the strain due to the temperature change occurs slowly, even if the coefficient is updated infrequently, it is possible to follow the gentle change in the strain. However, the predistorter 21A cannot follow an instantaneous change in distortion caused by Idq drift or the like. Instantaneous changes in distortion are dealt with by the predistorter 21B.
- the function of calculating the first distortion compensation coefficient 215a using the least squares method is an example.
- the first distortion compensation coefficient 215a may be calculated by another algorithm such as LMS, RMS (Root @ Mean @ Squares), RLS (Recursive @ Least @ Squares), or a correspondence table between the sample data and the first distortion compensation coefficient may be calculated.
- the first distortion compensation coefficient 215a may be derived using the above.
- the predistorter 21A may not have the first update unit 213. That is, the predistorter 21A may have the first distortion compensation characteristic that does not change. In this case, the predistorter 21A does not need to acquire the sample data 215b. When the predistorter 21A does not include the first updating unit 213, a temporal change in distortion is dealt with by the predistorter 21B.
- the predistorter 21B responds to a change in distortion that cannot be dealt with by the predistorter 21A, particularly an instantaneous change in distortion.
- the predistorter 21B of FIG. 2 is configured to perform digital predistortion compensation (DPD).
- the predistorter 21B in FIG. 2 is connected to the input side of the predistorter A (between the predistorter A and the baseband processing unit).
- the predistorter 21B is configured by, for example, a wired logic circuit such as a field-programmable gate array (FPGA).
- the wired logic circuit may be a reconfigurable logic circuit such as an FPGA, or may be a non-reconfigurable logic circuit.
- the predistorter 21B includes a circuit functioning as the second distortion compensation circuit 217.
- the second distortion compensation circuit 217 includes a wired logic circuit for performing predistortion compensation on a baseband signal (here, the signal x [n] output from the baseband processing unit).
- the distortion compensation is performed based on the second distortion compensation coefficient 219a stored in the coefficient storage unit of the predistorter 21B.
- the second distortion compensation coefficient 219a is a parameter that determines a distortion compensation characteristic of the predistorter 21B.
- the distortion compensation characteristic (hereinafter, referred to as “second distortion compensation characteristic”) of the second distortion compensation circuit 217 is, for example, a model represented by the following expression (2) (hereinafter, also referred to as “second characteristic expression”).
- second characteristic expression a model represented by the following expression (2) (hereinafter, also referred to as “second characteristic expression”).
- x is an input signal of the second distortion compensating circuit 217
- y is an output signal of the second distortion compensating circuit 217
- k2 is an index relating to a compensation function for nonlinear distortion
- m2 is an index relating to a compensation function for memory effect distortion.
- K2 and M2 represent constants
- n represents discrete time
- hk2 and m2 represent coefficients (hereinafter, referred to as “second distortion compensation coefficients”).
- the second distortion compensation circuit 217 having the second distortion compensation characteristic has a function of compensating for each of the nonlinear distortion and the memory effect distortion.
- the second distortion compensation characteristic is determined by determining the second distortion compensation coefficient hk2, m2 .
- the second characteristic equation is a second polynomial for compensating for the second non-linear distortion, and the second distortion compensation coefficient hk2, m2 corresponds to each term of the second polynomial.
- the second distortion compensation circuit 217 has a function as the second nonlinear compensation unit 222 and a function as the second memory effect compensation unit 232.
- the second nonlinear compensator 222 has a function of compensating for nonlinear distortion
- the second memory effect compensator 232 has a function of compensating for memory effect distortion.
- the second distortion compensation characteristic is a distortion compensation characteristic including the second nonlinear compensator 222 and the second memory effect compensator 232.
- the second distortion compensation characteristic defined by the above-mentioned second characteristic expression is an example.
- the second distortion compensation characteristic may be a characteristic that compensates for one of the nonlinear distortion and the memory effect distortion, or may be a characteristic that compensates for distortion different from the nonlinear distortion and the memory effect distortion. .
- the second distortion compensation characteristic is defined by a model different from the equation (2).
- the distortion compensation by the predistorter 21B compensates for relatively low-order distortion (low-order nonlinearity) such as the third order. That is, K2 is a constant smaller than K1, and is set to a relatively low value such as 3 or less. Since the low-order distortion is compensated, the number of the second distortion compensation coefficients 219a may be small. As a result, the processing load on the predistorter 21B is small. Therefore, an increase in the circuit scale of the predistorter 21B is suppressed.
- relatively low-order distortion low-order nonlinearity
- the first distortion compensation circuit 210 and the second distortion compensation circuit 217 are configured by a plurality of nonlinear Volterra operators. As the signal passes through the nonlinear Volterra operator, the signal bandwidth increases in proportion to the order of the nonlinearity. For example, a third-order nonlinear Volterra operator extends the signal bandwidth by a factor of three. Thus, the bandwidth of the final output signal depends on the highest order nonlinear Volterra operator. Therefore, since the first distortion compensation circuit 210 has the first distortion compensation characteristic defined by the first characteristic expression of a relatively high order, the frequency bandwidth of the output signal is relatively large. On the other hand, since the second distortion compensation circuit 217 has the second distortion compensation characteristic defined by the second characteristic expression of a relatively low order, the frequency bandwidth of the output signal is relatively narrow.
- the predistorter 21B From the perspective of the predistorter 21B, only distortion components that could not be compensated for by the predistorter 21A among the distortions in the amplifier 50 are visible, so the nonlinearity of the distortion to be compensated by the predistorter 21B is not so strong. Therefore, even if the predistorter 21B can compensate only for low-order distortion, it does not matter much.
- the predistorter 21B includes a circuit that functions as a second updating unit 218 that updates the second distortion compensation coefficient 219a.
- the second update unit 218 includes a wired logic circuit that executes a second update process for updating the second distortion compensation coefficient 219a.
- the second update process is performed based on, for example, sample data 219b indicating the output z [n] of the amplifier 50. Note that the sample data 219b acquired by the predistorter 21B is stored in the sample data storage unit of the second updating unit 218.
- the second updating unit 218 performs a calculation for updating the second distortion compensation coefficient 219a more frequently than the predistorter A.
- the second updating unit 218 calculates a second distortion compensation coefficient 219a by a least mean square (LMS) based on, for example, one or several sample data 219b.
- the calculated second distortion compensation coefficient 219a is provided to the second distortion compensation circuit 217 to update the distortion compensation coefficient used in the second distortion compensation circuit 217.
- LMS least mean square
- the second distortion compensation coefficient based on the LMS is calculated based on, for example, the following equations (3) and (4).
- the distortion compensation using the calculated second distortion compensation coefficient is performed based on Expression (2).
- n is a discrete time
- ⁇ is a predetermined coefficient
- K is a polynomial vector for distortion compensation
- z [n ⁇ 1] is sample data at a discrete time n ⁇ 1
- h [n] is the second distortion compensation coefficient vector at discrete times n and n ⁇ 1
- y [n] and y [n ⁇ 1] are outputs of the predistorter 21B at discrete times n and n ⁇ 1 (the signal after distortion compensation).
- ⁇ are weights (0 ⁇ ⁇ 1).
- the coefficient vector h [n] and the polynomial vector K (z [n]) at time n are defined by the following equations (5) and (6). Note that T indicates transposition, and H indicates conjugate transposition.
- Equation (3) calculates an updated value of the second distortion compensation coefficient vector h [n-1] based on the sample data z [n-1] and the output y [n-1] of the predistorter 21B.
- Equation (4) calculates the time average of the value updated in equation (3).
- the calculation of Expression (2) is performed using the time average of the second distortion compensation coefficient calculated by Expression (3).
- the predistorter 21B is, when acquiring the sample data in one when the sampling period 1 / f s [s] further delay d occurs formula (3) (4), n -1 phrase portion May be nd.
- a calculation method such as LMS has a lower calculation accuracy than the least squares method, but has a smaller processing load because it is a relatively simple calculation. Further, the number of coefficients to be calculated and the number of sample data 219b required for updating the coefficients can be reduced.
- the second updating unit 218 updates the coefficient at a high frequency.
- the processing load per update is not large, it is necessary to reduce the processing load as compared with the case where the coefficient updating processing with a large processing load is performed at a high frequency. And the circuit scale is suppressed.
- the predistorter 21B compensates for distortion during normal operation other than when an instantaneous distortion change due to Idq drift or the like occurs, while the predistorter 21B compensates for Idq drift.
- the predistorter 21A since the predistorter 21A is provided, an increase in the processing load of the predistorter 21B is suppressed, and an increase in hardware scale is suppressed.
- the LMS which is the algorithm for calculating the second distortion compensation coefficient 219a, may be NLMS (Normalized @ Least-mean-squares).
- the function of calculating the second distortion compensation coefficient 219a by the LMS is an example of the second updating unit 218 in FIG.
- the second distortion compensation coefficient 219a may be calculated by another algorithm such as the least square method, RMS, RLS, or the like, or the second distortion compensation coefficient 219a may be calculated using a correspondence table between the sample data and the second distortion compensation coefficient. May be derived.
- the predistorter 21B is configured by a wired logic circuit. However, similarly to the predistorter 21A, the predistorter 21B is configured by a computer having a processor and a memory for updating the distortion compensation coefficient. You may. In this case, the coefficient updating process in the predistorter 21B is performed by the processor executing a computer program stored in the memory.
- FIG. 4 is a flowchart illustrating an example of the operation procedure of the predistorter 21A.
- the processor 211 of the predistorter 21A executes a first update process (step S101).
- the first distortion compensation coefficient 215a is determined, and the first distortion compensation characteristic of the first distortion compensation circuit 210 is set.
- the first distortion compensation circuit 210 in which the first distortion compensation characteristic has been set executes the first distortion compensation processing (step S102).
- the first distortion compensation circuit 210 receives the input signal y [n], performs distortion compensation on the input signal y [n] according to the first distortion compensation characteristic, and outputs the output signal y [n] ′. This is a process of generating and outputting an output signal y [n] ′.
- the processor 211 determines whether the update timing of the first distortion compensation characteristic has been reached (Step S103).
- the first update process is executed at a low frequency. Therefore, the update interval is set to a relatively long time. For example, the first update process is performed for each cycle of several tens to several hundreds times the sampling period 1 / f s [s].
- step S103 If the update timing has not been reached (NO in step S103), the process returns to step S102, and the first distortion compensation circuit 210 executes the first distortion compensation processing.
- the first distortion compensation process is performed for each sampling period f s.
- step S103 If the update timing has been reached (YES in step S103), the process returns to step S101, and the processor 211 executes the first update process again.
- the first distortion compensation processing is executed every sampling period f s.
- FIG. 5 is a flowchart illustrating an example of the first update process.
- the processor 211 receives the sample data 215b (step S111), and stores the sample data 215b in the memory 212 (step S112). Sample data 215 b for a predetermined period in the past is stored in the memory 212. That is, in step S112, the newly received sample data is additionally stored in the memory 212 in which the past sample data 215b is stored.
- the processor 211 reads out the sample data 215b for a predetermined period from the memory 212 (Step S113).
- the processor 211 calculates the first distortion compensation coefficient 215a by solving a normal equation by the least square method using the read sample data 215b (step S114).
- the processor 211 transmits the first distortion compensation coefficient 215a to the first distortion compensation circuit 210, and sets the first distortion compensation circuit 210 (Step S115). Thereby, the first distortion compensation characteristic is updated. Thus, the first update processing ends.
- FIG. 6 is a flowchart illustrating an example of the operation procedure of the predistorter 21B.
- the second updating unit 218 of the predistorter 21B performs a second updating process (Step S201).
- the second distortion compensation coefficient 219a is determined, and the second distortion compensation characteristic of the second distortion compensation circuit 217 is set.
- the second distortion compensation circuit 217 in which the second distortion compensation characteristic has been set executes the second distortion compensation processing (step S202).
- the second distortion compensation circuit 217 receives the input signal z [n], and performs distortion compensation on the input signal z [n] according to the second distortion compensation characteristic to generate an output signal y [n]. Then, the output signal y [n] is output.
- Step S201 the second update processing is executed again (Step S201). That is, in this example, the second update processing and the second distortion compensation processing are repeatedly executed. For example, the second updating process and the second distortion compensation processing is performed for each sampling period 1 / f s [s].
- the second update process is executed at a high frequency.
- the second update processing may be executed every cycle of several times the sampling period 1 / f s [s].
- the second distortion compensation processing is executed every sampling period f s.
- FIG. 7 is a flowchart illustrating an example of the second update process.
- the second updating unit 218 receives the sample data 219b (Step S211) and stores the sample data 219b (Step S212).
- the sample data 219b for a predetermined period in the past (however, a period shorter than the storage period of the sample data 215b) is accumulated in the second updating unit 218. That is, in step S212, newly received sample data is additionally stored in the sample data storage unit in which the past sample data 219b is stored.
- the second updating unit 218 reads out the sample data 219b for a predetermined period from the sample data storage unit (Step S213).
- the second updating unit 218 calculates a second distortion compensation coefficient 219a by solving a normal equation by LMS using the read sample data 219b (Step S214).
- the second updating unit 218 transmits the second distortion compensation coefficient 219a to the second distortion compensation circuit 217, and sets the second distortion compensation circuit 217 (Step S215). Thereby, the second distortion compensation characteristic is updated. Thus, the second update process ends.
- the distortion compensating device 20 is provided with a first distortion compensating circuit for a distortion having a gradual temporal change due to the state of the amplifier 50 such as a temperature, an operating time, and power or a distortion that does not temporally change.
- the second distortion compensating circuit 217 copes with distortion that is temporally changed due to high-speed drift such as the Idq drift. That is, the distortion generated by the amplifier 50 includes a first distortion that does not change over time or a gradual change over time, and a second distortion that changes faster than the first distortion.
- the second updating unit 218 updates the second distortion compensation characteristic at a higher frequency than the first updating unit 213. Thereby, it is possible to cope with a temporal change of the second distortion.
- the first distortion compensation circuit 210 compensates for both the nonlinear distortion and the memory effect distortion. Therefore, it is possible to cope with both the nonlinear distortion and the memory effect distortion included in the first distortion, and it is possible to perform highly accurate distortion compensation.
- the second distortion compensation circuit 217 may be configured to compensate for both the nonlinear distortion and the memory effect distortion. This enables more accurate distortion compensation.
- the second distortion compensation characteristic of the second distortion compensation circuit 217 may be defined by a second characteristic expression having a lower order than the first characteristic expression. Thereby, even if the second distortion compensation characteristic is updated frequently, the processing load can be suppressed.
- the frequency bandwidth of the output signal of the second distortion compensation circuit 217 may be narrower than the frequency bandwidth of the output signal of the first distortion compensation circuit 210. As the frequency bandwidth of the output signal increases, the processing load increases. Therefore, by reducing the second frequency bandwidth, the processing load can be suppressed even if the second distortion compensation characteristic is updated frequently.
- FIG. 8 shows another example of the distortion compensating device 20.
- the distortion compensating device 20 illustrated in FIG. 8 includes a cascade-connected predistorter 22A and a predistorter 22B.
- a predistorter 22A is an example of the predistorter A in FIG.
- a predistorter 22B is an example of the predistorter B in FIG.
- the predistorter 22A in FIG. 8 performs analog predistortion (APD).
- the predistorter 22A is configured by an analog circuit having a characteristic opposite to the amplification characteristic of the amplifier 50.
- the predistorter 22A of FIG. 8 is functionally equivalent to the predistorter 21A of FIG. 2 from which the coefficient updating function is removed. Since the predistorter 22A in FIG. 8 does not have a function of updating the distortion compensation characteristic, it cannot deal with temporal changes in distortion.
- the predistorter 22B handles the temporal change of the distortion including the instantaneous change of the distortion.
- the predistorter 22B is configured to perform digital predistortion compensation (DPD).
- DPD digital predistortion compensation
- the configuration and function of the predistorter 22B are the same as those of the predistorter 21B of FIG.
- the coefficient update module in the predistorter 22B may be configured by a computer having a memory and a processor.
- the predistorter 22A compensates for the distortion component of the distortion in the amplifier 50 except for the temporal change, and the predistorter 22B adjusts the temporal change of the distortion. It can follow in real time and compensate for distortion.
- the predistorter 22A since the predistorter 22A is provided, an increase in the processing load of the predistorter 22B is suppressed, and an increase in hardware scale is suppressed.
- a DAC 22C is provided between the predistorter 22B and the predistorter 22A.
- the digital distortion compensation signal output from the predistorter 22B is converted into an analog signal by the DAC 22C.
- the predistorter 22A is supplied with an analog distortion compensation signal. Since the output of the predistorter 22A is an analog signal, the DAC 30 provided between the distortion compensator 20 and the upconverter 40 in FIG. 1 is unnecessary in FIG.
- FIG. 9 shows still another example of the distortion compensating device 20.
- the distortion compensating device 20 illustrated in FIG. 9 includes a pre-distorter A and a pre-distorter B connected in cascade.
- the arrangement of the predistorter A and the predistorter B is reversed from that in FIG. 1, and the predistorter B is connected to the output side of the predistorter A.
- the predistorter A compensates for distortion during normal operation other than when instantaneous distortion changes due to Idq drift or the like, while the predistorter B compensates for Idq drift or the like. Can follow in real time the instantaneous change in distortion due to the above, and can compensate for the distortion.
- the predistorter A since the predistorter A is provided, an increase in the processing load of the predistorter B is suppressed, and an increase in hardware scale is suppressed.
- FIG. 10 shows still another example of the distortion compensating device 20.
- the distortion compensating device 20 shown in FIG. 10 includes a predistorter A and a predistorter B connected in parallel.
- the baseband signal x [n] is provided to the predistorter A and the predistorter B.
- the predistorter A compensates for distortion during normal operation other than when instantaneous distortion changes due to Idq drift or the like, and outputs a first distortion compensation signal y1 [n].
- the predistorter B responds to a change in instantaneous distortion due to an Idq drift or the like and outputs a second distortion compensation signal y2 [n].
- the first distortion compensation signal y1 [n] and the second distortion compensation signal y2 [n] are added by an adder.
- the distortion compensation device 20 outputs the added distortion compensation signal y [n].
- the predistorter A compensates for distortion during normal operation other than when instantaneous distortion changes due to Idq drift or the like, while the predistorter B compensates for Idq drift or the like. Can follow in real time the instantaneous change in distortion due to the above, and can compensate for the distortion.
- the predistorter A since the predistorter A is provided, an increase in the processing load of the predistorter B is suppressed, and an increase in hardware scale is suppressed.
- FIG. 11 shows another example of the wireless communication device.
- the wireless communication device 100 illustrated in FIG. 11 includes a first filter 401 and a second filter 402 that convert a monitor signal z [n].
- the signal line on the output side of the ADC 80 is branched, one of which is connected to the first filter 401 which is a digital filter, and the other is connected to the second filter 402 which is a digital filter.
- Each of the first filter 401 and the second filter 402 can be a filter that passes a signal in a specific frequency band, and is, for example, any one of a low-pass filter, a band-pass filter, and a high-pass filter. be able to.
- the type of filter (pass band) can be determined depending on which band the down converter 70 down-converts. For example, when the wireless communication device 100 is a zero-IF system, that is, a direct conversion receiver, the first filter 401 and the second filter 402 can be low-pass filters.
- the first filter 401 and the second filter 402 are low-pass filters, so that the signal band and its adjacent band Pass the signal.
- the output side of the first filter 401 is connected to the first updating unit 213.
- the first monitor signal z1 [n] which is an output signal from the first filter 401, is input to the first updating unit 213.
- the first updating unit 213 acquires sample data from the input first monitor signal z1 [n], and based on the sample data, obtains a first distortion compensation coefficient to be given to the first distortion compensation circuit 210 by the first updating process. Update.
- the output side of the second filter 402 is connected to the second updating unit 218.
- the second monitor signal z2 [n] which is an output signal from the second filter 402, is input to the second updating unit 218.
- the second updating unit 218 acquires sample data from the input second monitor signal z2 [n], and based on the sample data, obtains a second distortion compensation coefficient to be given to the second distortion compensation circuit 217 by the second updating process. Update.
- the pass band of the second filter 402 is narrower than the pass band of the first filter 401. That is, the second monitor signal z2 [n], which is the output signal from the second filter 402, has a narrower frequency bandwidth than the first monitor signal z1 [n], which is the output signal from the first filter 401.
- the second distortion compensating circuit 217 compensates for relatively low-order distortion (low-order nonlinearity), and therefore, of the entire frequency band of the monitor signal z [n], the outer band corresponding to the higher-order distortion is Not required. In addition, there is a possibility that the signal component in the outer band may be a factor for destabilizing the second distortion compensation coefficient.
- the pass band of the second filter 402 is narrower than that of the first filter 401, it is possible to obtain the second monitor signal z2 [n] from which the signal components in the outer band are removed, and the second distortion compensation is performed. Instability of the coefficient can be suppressed.
- the first distortion compensating circuit 310 needs up to an outer band corresponding to high-order distortion in order to compensate for distortion up to higher-order (high-order nonlinearity). Rather, if there is no signal component in the outer band, it may be a factor that destabilizes the first distortion compensation coefficient.
- the pass band of the first filter 401 is wider than that of the second filter 402
- the first monitor signal z1 [n] including the signal component of the outer band can be obtained, and the first distortion compensation coefficient Instability can be suppressed.
- the first filter 401 may not be a filter that passes a specific band, such as a low-pass filter, a band-pass filter, or a high-pass filter.
- the first filter 401 may be a filter that passes the entire bandwidth such as an all-pass filter.
- each of the first filter 401 and the second filter 402 can be an analog filter.
- FIG. 12 shows an example of a wireless communication device using the first filter 401 and the second filter 402 as analog filters.
- the signal line on the output side of the down converter 70 is branched, and one of the signal lines is connected to the first filter 401 as an analog filter, and the other is connected to the second filter 402 as an analog filter.
- an anti-aliasing filter 411 and an ADC 421 are connected in series.
- an anti-aliasing filter 412 and an ADC 422 are connected in series.
- Each of the first filter 401 and the second filter 402 can be a filter that passes a signal in a specific frequency band, and is, for example, any one of a low-pass filter, a band-pass filter, and a high-pass filter. be able to.
- the type of filter (pass band) can be determined depending on which band the down converter 70 down-converts. For example, when the wireless communication device 100 is a zero-IF system, that is, a direct conversion receiver, the first filter 401 and the second filter 402 can be low-pass filters.
- the first filter 401 and the second filter 402 are low-pass filters, so that the signal band and its adjacent band Pass the signal.
- the output side of the ADC 421 is connected to the first update unit 213.
- the first monitor signal z1 [n] which is an output signal from the ADC 421, is input to the first update unit 213.
- the first update unit 213 acquires sample data from the input first monitor signal z1 [n], and based on the sample data, obtains a first distortion compensation coefficient to be given to the first distortion compensation circuit 310 by the first update process. Update.
- the output side of the ADC 422 is connected to the second updating unit 218.
- the second monitor signal z2 [n] which is an output signal from the ADC 422, is input to the second updating unit 218.
- the second update unit 218 acquires sample data from the input second monitor signal z2 [n], and based on the sample data, obtains a second distortion compensation coefficient to be given to the second distortion compensation circuit 320 by the second update process. Update.
- the pass band of the second filter 402 is narrower than the pass band of the first filter 401. That is, the second monitor signal z2 [n], which is the output signal of the ADC 422, has a narrower frequency bandwidth than the first monitor signal z1 [n], which is the output signal from the ADC 421.
- the pass band of the second filter 402 since the pass band of the second filter 402 is narrower than that of the first filter 401, it is possible to obtain the second monitor signal z2 [n] from which the signal components in the outer band are removed, and the second distortion compensation is performed. Instability of the coefficient can be suppressed. Further, since the pass band of the first filter 401 is wider than that of the second filter 402, the first monitor signal z1 [n] including the signal component of the outer band can be obtained, and the first distortion compensation coefficient becomes unstable. Can be suppressed.
- FIG. 13 shows another example of a wireless communication device using the first filter 401 and the second filter 402 as analog filters.
- the signal line on the output side of the down converter 70 is branched, and one of the signal lines is connected to the first filter 401 and the other is connected to the second filter 402.
- the first filter 401 is an anti-aliasing filter.
- the ADC 421 is connected to the output side of the first filter 401.
- the second filter 402 is a filter that passes a signal in a specific frequency band, and may be, for example, any one of a low-pass filter, a band-pass filter, and a high-pass filter.
- an anti-aliasing filter 412 and an ADC 422 are connected in series.
- FIG. 14 shows another example of a wireless communication device using the first filter 401 and the second filter 402 as analog filters.
- the signal line on the output side of the coupler 36 is branched, and downconverters 471 and 472 are connected to the respective signal lines.
- the first filter 401 is connected to the output side of the down converter 471, and the second filter 402 is connected to the output side of the down converter 472.
- an anti-aliasing filter 411 and an ADC 421 are connected in series.
- an anti-aliasing filter 412 and an ADC 422 are connected in series.
- FIG. 15 shows still another example of the distortion compensating device.
- the distortion compensation device 300 shown in FIG. 15 includes a first distortion compensation circuit 310, a second distortion compensation circuit 320, and an updating unit 330.
- the updating unit 330 updates the first distortion compensation characteristic of the first distortion compensation circuit 310 and the second distortion compensation characteristic of the second distortion compensation circuit 320.
- the first distortion compensation circuit 310 has, for example, a first distortion compensation characteristic represented by a first characteristic expression of Expression (1).
- the second distortion compensation circuit 320 has, for example, a second distortion compensation characteristic represented by a second characteristic expression of Expression (2).
- FIG. 16 is a block diagram illustrating an example of a configuration of a distortion compensation device 300 according to the present modification.
- the distortion compensating device 300 in this example includes an updating unit 330 configured by a computer having a processor 331 and a memory 332.
- the processor 331 executes a coefficient update program 333 which is a computer program stored in the memory 332.
- Each function of the update unit 330 is exerted by the processor 331 executing a coefficient update program 333 which is a computer program stored in the memory 332 of the computer.
- the coefficient update program 333 can be stored in a recording medium such as a CD-ROM.
- the processor 331 executes the coefficient update program 333, and performs a first update process and a second update process described later.
- the coefficient update program 333 includes a program code for causing the processor 331 to execute a first update process for updating the first distortion compensation coefficient 334a and a second update process for updating the second distortion compensation coefficient 334b.
- the first update processing and the second update processing are performed based on, for example, sample data 335 indicating the output z [n] of the amplifier 50.
- the sample data 335 obtained by the distortion compensation device 300 is stored in the memory 332.
- the processor 331 solves the first normal equation based on the least square method based on, for example, thousands of sample data 335 sampled within a predetermined time (for example, several minutes).
- the distortion compensation coefficient 334a is calculated.
- the calculated first distortion compensation coefficient 334a is provided to the first distortion compensation circuit 310 in order to update the distortion compensation coefficient used in the first distortion compensation circuit 310.
- the processor 331 calculates the second distortion compensation coefficient 334b by solving, for example, the LMS based on Equations (3) and (4) based on a part of the sample data 335, for example.
- the calculated second distortion compensation coefficient 334b is provided to the second distortion compensation circuit 320 to update the distortion compensation coefficient used in the second distortion compensation circuit 320.
- the number of the second distortion compensation coefficients 334b is smaller than the number of the first distortion compensation coefficients 334a. For this reason, the processing load for calculating the second distortion compensation coefficient 334b is smaller than the processing load for calculating the first distortion compensation coefficient 334a.
- the first update process is executed at a low frequency, and the second update process is executed at a high frequency.
- FIG. 17 is a flowchart illustrating an example of an operation procedure of the distortion compensation device 300.
- the processor 331 executes a first update process (Step S301).
- the first distortion compensation coefficient 334a is determined, and the first distortion compensation characteristic of the first distortion compensation circuit 310 is set.
- the processor 331 executes a second update process (step S302).
- the second distortion compensation coefficient 334b is determined, and the second distortion compensation characteristic of the second distortion compensation circuit 320 is set.
- the first distortion compensation circuit 310 in which the first distortion compensation characteristic has been set executes the first distortion compensation processing (step S303).
- the first distortion compensation circuit 310 receives the input signal y [n], performs distortion compensation on the input signal y [n] according to the first distortion compensation characteristic, and outputs the output signal y [n] ′. This is a process of generating and outputting an output signal y [n] ′.
- the second distortion compensation circuit 320 in which the second distortion compensation characteristic has been set executes the second distortion compensation processing (step S304).
- the second distortion compensation circuit 320 receives the input signal z [n] and performs distortion compensation on the input signal z [n] according to the second distortion compensation characteristic to generate an output signal y [n]. Then, the output signal y [n] is output.
- the processor 331 determines whether or not the update timing of the first distortion compensation characteristic has been reached (Step S335).
- the first update process is executed at a low frequency. Therefore, the update interval is set to a relatively long time.
- step S305 If the update timing has not been reached (NO in step S305), the process returns to step S302, where the processor 331 executes the second update process (step S302), and the first distortion compensation circuit 310 executes the first distortion compensation process. (Step S303), the second distortion compensation circuit 320 executes a second distortion compensation process (Step S304). Second update processing is performed, for example, every sampling period f s. The first distortion compensation processing and the second distortion compensation processing is performed for each sampling period f s.
- step S305 If the update timing has been reached (YES in step S305), the process returns to step S101, and the processor 331 executes the first update process.
- First update processing is performed, for example, every cycle of several tens to several hundreds times the sampling period 1 / f s.
- the first update process S301 and the second update process S302 can be the same processes as the first update process S and the second update process shown in FIGS. 5 and 7, respectively.
- the first distortion compensation characteristic is updated at a low frequency
- the second distortion compensation characteristic is updated at a high frequency.
- the first distortion compensation processing and the second distortion compensation processing is executed every sampling period f s.
- FIG. 18 is a block diagram showing another example of the configuration of the distortion compensation device 300.
- the updating unit 330 is not a computer but a wired logic circuit such as an FPGA and an ASIC (Application Specific Integrated Circuit).
- Updating section 330 includes a partial circuit that executes a first update process for updating first distortion compensation coefficient 334a, and a partial circuit that executes a second update process for updating second distortion compensation coefficient 334b. .
- the first update process is performed based on the sample data 335 indicating the output z [n] of the amplifier 50
- the second update process is performed based on, for example, a part of the sample data 335. Note that the sample data 335 obtained by the distortion compensation device 300 is stored in the sample data storage unit of the updating unit 330.
- the number of the second distortion compensation coefficients 334b is smaller than the number of the first distortion compensation coefficients 334a. For this reason, the processing load for calculating the second distortion compensation coefficient 334b is smaller than the processing load for calculating the first distortion compensation coefficient 334a.
- the first distortion compensation coefficient 334a is calculated at a low frequency
- the second distortion compensation coefficient 334b is calculated at a high frequency.
- Reference Signs List 100 wireless communication device 20, 300 distortion compensation device 30, 22C digital-analog converter 36 coupler 40 up-converter 50 power amplifier 60 antenna 70, 471, 472 down-converter 80 analog-digital converter 21A, 22A, A first predistorter 21B , 22B, B Second predistorter 210, 310 First distortion compensation circuit 211, 331 Processor 212, 332 Memory 213 First update unit 214, 333 Coefficient update program 215a, 334a First distortion compensation coefficient 215b, 219b, 335 samples Data 217, 320 Second distortion compensation circuit 218 Second update unit 219a, 334b Second distortion compensation coefficient 221 First nonlinear compensation unit 222 Second nonlinear compensation unit 231 First memory effect compensation unit 232 Second memory effect Result compensating unit 330 updating unit 401 first filter 402 second filter 411,412 anti-aliasing filter
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
歪補償回路は、増幅器の出力に生じる第1歪を補償するための第1歪補償特性を有し、前記第1歪を補償する第1歪補償回路と、前記増幅器の出力に生じる第2歪を補償するための第2歪補償特性を有し、前記第2歪を補償する第2歪補償回路と、前記第2歪補償特性を更新する更新部と、を備え、前記第1歪は、非線形性歪及びメモリ効果歪を含み、前記第2歪は、前記第1歪よりも時間的な変化が早い歪みであり、前記更新部は、前記第1歪補償特性の更新頻度よりも高い頻度で前記第2歪補償特性を更新する。
Description
本発明は、歪補償装置、無線通信機、プリディストータ、歪補償方法、及びコンピュータプログラムに関する。本出願は、2018年8月29日出願の日本出願第2018-160463号に基づく優先権を主張し、前記日本出願に記載された全ての内容を援用するものである。
増幅器は非線形特性を有する。非線形特性によって生じる信号の歪を補償するため、歪補償技術が用いられる。歪補償技術は、例えば、特許文献1に開示されている。
本開示の一態様に係る歪補償装置は、増幅器の出力に生じる第1歪を補償するための第1歪補償特性を有し、前記第1歪を補償する第1歪補償回路と、前記増幅器の出力に生じる第2歪を補償するための第2歪補償特性を有し、前記第2歪を補償する第2歪補償回路と、前記第2歪補償特性を更新する更新部と、を備え、前記第1歪は、非線形性歪及びメモリ効果歪を含み、前記第2歪は、前記第1歪よりも時間的な変化が早い歪みであり、前記更新部は、前記第1歪補償特性の更新頻度よりも高い頻度で前記第2歪補償特性を更新する。
本開示の一態様に係る無線通信機は、無線周波数の信号を増幅する増幅器と、前記増幅器の出力に生じる第1歪を補償するための第1歪補償特性を有し、前記第1歪を補償する第1歪補償回路と、前記増幅器の出力に生じる第2歪を補償するための第2歪補償特性を有し、前記第2歪を補償する第2歪補償回路と、前記第2歪補償特性を更新する更新部と、を備え、前記第1歪は、非線形性歪及びメモリ効果歪を含み、前記第2歪は、前記第1歪よりも時間的な変化が早い歪みであり、前記更新部は、前記第1歪補償特性の更新頻度よりも高い頻度で前記第2歪補償特性を更新する。
本開示の一態様に係るプリディストータは、増幅器の出力に生じる第1歪を補償する外部歪補償回路に接続されるプリディストータであって、前記増幅器の出力に生じる歪みのうち、前記第1歪とは異なる第2歪を補償する歪補償特性を有する歪補償回路と、前記歪補償特性を更新する更新部と、を備え、前記第1歪は、非線形性歪及びメモリ効果歪を含み、前記第2歪は、前記第1歪よりも時間的な変化が早い歪みであり、前記更新部は、前記外部歪補償回路の更新頻度よりも高い頻度で前記歪補償特性を更新する。
本開示の一態様に係る歪補償方法は、増幅器の出力に生じる第1歪を補償する第1歪補償処理を実行するステップと、前記増幅器の出力に生じる第2歪を補償する第2歪補償処理を実行するステップと、前記第2歪補償処理において前記第2歪を補償するための第2歪補償特性を更新する更新処理を所定頻度で実行するステップと、を有し、前記第1歪は、非線形性歪及びメモリ効果歪を含み、前記第2歪は、前記第1歪よりも時間的な変化が早い歪みであり、前記所定頻度は、前記第1歪補償処理において前記第1歪を補償するための第1歪補償特性の更新頻度よりも高い頻度である。
本開示の他の態様に係る歪補償方法は、増幅器の出力に生じる第1歪を補償する外部プリディストータに接続されるプリディストータによって実行される歪補償方法であって、前記増幅器の出力に生じる歪みのうち前記第1歪とは異なる第2歪を補償するステップと、前記第2歪を補償するための第2歪補償特性を更新する更新処理を所定頻度で実行するステップと、を備え、前記第1歪は、非線形性歪及びメモリ効果歪を含み、前記第2歪は、前記第1歪よりも時間的な変化が早い歪みであり、前記所定頻度は、前記第1歪を補償するための第1歪補償特性の更新頻度よりも高い頻度である。
本開示の一態様に係るコンピュータプログラムは、増幅器の出力に生じる第1歪を補償するための第1歪補償特性を有し、前記第1歪を補償する第1歪補償回路、及び前記増幅器の出力に生じる第2歪を補償するための第2歪補償特性を有し、前記第2歪を補償する第2歪補償回路のそれぞれを設定するためのコンピュータプログラムであって、コンピュータに、前記第2歪補償特性を設定するためのパラメータを計算するステップと、計算された前記パラメータを前記第2歪補償回路に設定するステップと、を所定頻度で実行させ、前記第1歪は、非線形性歪及びメモリ効果歪を含み、前記第2歪は、前記第1歪よりも時間的な変化が早い歪みであり、前記所定頻度は、前記第1歪補償特性の更新頻度よりも高い頻度である。
本開示の他の態様に係るコンピュータプログラムは、増幅器の出力に生じる第1歪を補償する第1歪補償回路に接続される第2歪補償回路を設定するためのコンピュータプログラムであって、コンピュータに、前記第2歪補償回路が有する歪補償特性を設定するためのパラメータを計算するステップと、計算された前記パラメータを前記第2歪補償回路に設定するステップと、を所定頻度で実行させ、前記第1歪は、非線形性歪及びメモリ効果歪を含み、前記第2歪補償回路は、第2歪を補償する回路であり、前記第2歪は、前記第1歪よりも時間的な変化が早い歪みであり、前記所定頻度は、前記第1歪補償回路が有する歪補償特性の更新頻度よりも高い頻度である。
<本開示が解決しようとする課題>
歪の瞬時的な変化は、例えば、窒化ガリウムにより構成された化合物半導体増幅器(GaN増幅器)において生じることがある。GaN増幅器では、Idqドリフトと呼ばれる過渡応答が存在する。このIdqドリフトは、電力が高い状態からオフ状態へ変動したときに、ドレイン電流が設定値よりも低くなる過渡応答である。Idqドリフトのため、GaN増幅器では、信号の電力変動に応じて、歪が瞬時的に変化する。信号の電力変動は、例えば、時分割複信(Time Division Duplex :TDD)のように、送信と受信とを交互に行う通信方式において特に生じやすい。
歪の瞬時的な変化は、例えば、窒化ガリウムにより構成された化合物半導体増幅器(GaN増幅器)において生じることがある。GaN増幅器では、Idqドリフトと呼ばれる過渡応答が存在する。このIdqドリフトは、電力が高い状態からオフ状態へ変動したときに、ドレイン電流が設定値よりも低くなる過渡応答である。Idqドリフトのため、GaN増幅器では、信号の電力変動に応じて、歪が瞬時的に変化する。信号の電力変動は、例えば、時分割複信(Time Division Duplex :TDD)のように、送信と受信とを交互に行う通信方式において特に生じやすい。
増幅器における歪の変化への対処は、例えば、変化した歪に応じて、歪補償装置において用いられる歪補償係数を更新することで行われることがある。歪補償係数を更新することで、歪補償装置による歪補償特性が、歪の変化に応じて更新される。
Idqドリフト等に起因する歪の瞬時的な変化に追従するため、歪補償特性の更新を頻繁に行うことが考えられる。しかし、歪補償特性の更新のための処理負荷は大きいため、歪の変化に備えて、歪補償特性の更新を頻繁に行うことは必ずしも容易ではない。
<本開示の効果>
本開示によれば、歪の変化に対処することができる。
本開示によれば、歪の変化に対処することができる。
<本開示の実施形態の概要>
以下、本開示の実施形態の概要を列記して説明する。
以下、本開示の実施形態の概要を列記して説明する。
(1) 本実施形態に係る歪補償装置は、増幅器の出力に生じる第1歪を補償するための第1歪補償特性を有し、前記第1歪を補償する第1歪補償回路と、前記増幅器の出力に生じる第2歪を補償するための第2歪補償特性を有し、前記第2歪を補償する第2歪補償回路と、前記第2歪補償特性を更新する更新部と、を備え、前記第1歪は、非線形性歪及びメモリ効果歪を含み、前記第2歪は、前記第1歪よりも時間的な変化が早い歪みであり、前記更新部は、前記第1歪補償特性の更新頻度よりも高い頻度で前記第2歪補償特性を更新する。これにより、第2歪の時間的変化に対処することができる。また、第1歪に含まれる非線形歪及びメモリ効果歪の両方に対処することができ、高精度な歪補償が可能となる。なお、「非線形歪」とは、増幅器の非線形な入出力特性によって、入力信号波形と相似の波形を有する出力信号が得られない現象をいう。「メモリ効果歪」とは、現在の入力信号だけでなく、過去の入力信号の履歴に依存した波形を有する出力信号が得られる現象をいう。さらに、ここでいう「第1歪補償特性の更新頻度よりも高い頻度で第2歪補償特性を更新する」とは、特定の頻度で第1歪補償特性を更新する場合だけでなく、第1歪補償特性を更新しない場合も含む。即ち、第1歪補償特性を更新しない場合は、任意の頻度で第2歪補償特性を更新すれば、「第1歪補償特性よりも高い頻度で第2歪補償特性を更新する」に該当する。
(2) また、本実施形態に係る歪補償装置において、前記第2歪は、非線形性歪及びメモリ効果歪の少なくとも1つを含んでもよい。これにより、第2歪補償回路においても、非線形性歪及びメモリ効果歪の両方に対処することができ、さらに高精度な歪補償が可能となる。
(3) また、本実施形態に係る歪補償装置において、前記第1歪補償特性は、所定次数の第1特性式により規定され、前記第2歪補償特性は、前記第1特性式より低い次数の第2特性式により規定されてもよい。これにより、第2歪補償特性の更新を高頻度に行っても、処理負荷を抑制することができる。
(4) また、本実施形態に係る歪補償装置において、前記第1歪補償回路は、第1周波数帯域幅の出力信号を出力し、前記第2歪補償回路は、前記第1周波数帯域幅よりも狭い第2周波数帯域幅の出力信号を出力してもよい。出力信号の周波数帯域幅が広くなるにしたがい、処理負荷が高くなる。したがって、第2周波数帯域幅を狭くすることで、第2歪補償特性の更新を高頻度に行っても、処理負荷を抑制することができる。
(5) また、本実施形態に係る歪補償装置において、前記更新部は、前記第1歪補償特性を更新する第1更新部と、前記第2歪補償特性を更新する第2更新部とを含み、前記第1更新部は、前記増幅器の出力信号から得られる第1モニタ信号に基づき、前記第1歪補償特性を更新し、前記第2更新部は、前記増幅器の出力信号から得られる第2モニタ信号に基づき、前記第1歪補償特性を更新し、前記第2モニタ信号の周波数帯域幅は、前記第1モニタ信号の周波数帯域幅より狭くてもよい。これにより、第2歪補償回路による歪補償には用いられない帯域を除去した第2モニタ信号によって第2歪補償特性を適切に更新することができる。
(6) 本実施形態に係る無線通信機は、無線周波数の信号を増幅する増幅器と、前記増幅器の出力に生じる第1歪を補償するための第1歪補償特性を有し、前記第1歪を補償する第1歪補償回路と、前記増幅器の出力に生じる第2歪を補償するための第2歪補償特性を有し、前記第2歪を補償する第2歪補償回路と、前記第2歪補償特性を更新する更新部と、を備え、前記第1歪は、非線形性歪及びメモリ効果歪を含み、前記第2歪は、前記第1歪よりも時間的な変化が早い歪みであり、前記更新部は、前記第1歪補償特性の更新頻度よりも高い頻度で前記第2歪補償特性を更新する。これにより、第2歪の時間的変化に対処することができる。また、第1歪に含まれる非線形歪及びメモリ効果歪の両方に対処することができ、高精度な歪補償が可能となる。
(7) また、本実施形態に係る無線通信機は、前記増幅器の出力信号から得られるモニタ信号を第1モニタ信号へ変換する第1フィルタと、前記モニタ信号を、前記第1モニタ信号より周波数帯域幅が狭い第2モニタ信号へ変換する第2フィルタと、をさらに備え、前記更新部は、前記第1フィルタから出力される前記第1モニタ信号に基づいて、前記第1歪補償特性を更新する第1更新部と、前記第2フィルタから出力される前記第2モニタ信号に基づいて、前記第2歪補償特性を更新する第2更新部と、を含んでもよい。これにより、第2歪補償回路による歪補償には用いられない帯域を除去した第2モニタ信号によって第2歪補償特性を適切に更新することができる。
(8) 本実施形態に係るプリディストータは、増幅器の出力に生じる第1歪を補償する外部歪補償回路に接続されるプリディストータであって、前記増幅器の出力に生じる歪みのうち、前記第1歪とは異なる第2歪を補償する歪補償特性を有する歪補償回路と、前記歪補償特性を更新する更新部と、を備え、前記第1歪は、非線形性歪及びメモリ効果歪を含み、前記第2歪は、前記第1歪よりも時間的な変化が早い歪みであり、前記更新部は、前記外部歪補償回路の更新頻度よりも高い頻度で前記歪補償特性を更新する。これにより、第2歪の時間的変化に対処することができる。また、第1歪に含まれる非線形歪及びメモリ効果歪の両方に対処することができ、高精度な歪補償が可能となる。
(9) 本実施形態に係る歪補償方法は、増幅器の出力に生じる第1歪を補償する第1歪補償処理を実行するステップと、前記増幅器の出力に生じる第2歪を補償する第2歪補償処理を実行するステップと、前記第2歪補償処理において前記第2歪を補償するための第2歪補償特性を更新する更新処理を所定頻度で実行するステップと、を有し、前記第1歪は、非線形性歪及びメモリ効果歪を含み、前記第2歪は、前記第1歪よりも時間的な変化が早い歪みであり、前記所定頻度は、前記第1歪補償処理において前記第1歪を補償するための第1歪補償特性の更新頻度よりも高い頻度である。これにより、第2歪の時間的変化に対処することができる。また、第1歪に含まれる非線形歪及びメモリ効果歪の両方に対処することができ、高精度な歪補償が可能となる。
(10) 本実施形態に係る歪補償方法は、増幅器の出力に生じる第1歪を補償する外部プリディストータに接続されるプリディストータによって実行される歪補償方法であって、前記増幅器の出力に生じる歪みのうち前記第1歪とは異なる第2歪を補償するステップと、前記第2歪を補償するための第2歪補償特性を更新する更新処理を所定頻度で実行するステップと、を備え、前記第1歪は、非線形性歪及びメモリ効果歪を含み、前記第2歪は、前記第1歪よりも時間的な変化が早い歪みであり、前記所定頻度は、前記第1歪を補償するための第1歪補償特性の更新頻度よりも高い頻度である。これにより、第2歪の時間的変化に対処することができる。また、第1歪に含まれる非線形歪及びメモリ効果歪の両方に対処することができ、高精度な歪補償が可能となる。
(11) 本実施形態に係るコンピュータプログラムは、増幅器の出力に生じる第1歪を補償するための第1歪補償特性を有し、前記第1歪を補償する第1歪補償回路、及び前記増幅器の出力に生じる第2歪を補償するための第2歪補償特性を有し、前記第2歪を補償する第2歪補償回路のそれぞれを設定するためのコンピュータプログラムであって、コンピュータに、前記第2歪補償特性を設定するためのパラメータを計算するステップと、計算された前記パラメータを前記第2歪補償回路に設定するステップと、を所定頻度で実行させ、前記第1歪は、非線形性歪及びメモリ効果歪を含み、前記第2歪は、前記第1歪よりも時間的な変化が早い歪みであり、前記所定頻度は、前記第1歪補償特性の更新頻度よりも高い頻度である。これにより、第2歪の時間的変化に対処することができる。また、第1歪に含まれる非線形歪及びメモリ効果歪の両方に対処することができ、高精度な歪補償が可能となる。
(12) 本実施形態に係るコンピュータプログラムは、増幅器の出力に生じる第1歪を補償する第1歪補償回路に接続される第2歪補償回路を設定するためのコンピュータプログラムであって、コンピュータに、前記第2歪補償回路が有する歪補償特性を設定するためのパラメータを計算するステップと、計算された前記パラメータを前記第2歪補償回路に設定するステップと、を所定頻度で実行させ、前記第1歪は、非線形性歪及びメモリ効果歪を含み、前記第2歪補償回路は、第2歪を補償する回路であり、前記第2歪は、前記第1歪よりも時間的な変化が早い歪みであり、前記所定頻度は、前記第1歪補償回路が有する歪補償特性の更新頻度よりも高い頻度である。これにより、第2歪の時間的変化に対処することができる。また、第1歪に含まれる非線形歪及びメモリ効果歪の両方に対処することができ、高精度な歪補償が可能となる。
<本開示の実施形態の詳細>
以下、図面を参照しつつ、本発明の実施形態の詳細を説明する。なお、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
以下、図面を参照しつつ、本発明の実施形態の詳細を説明する。なお、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
[1.歪補償装置の構成]
図1は、歪補償装置20を備えた無線通信機100を示している。無線通信機100は、例えば、移動体通信用の基地局又は移動局である。歪補償装置20は、図示しないベースバンド処理ユニットから出力されたベースバンド信号x[n]を前置歪補償し、歪補償信号y[n]’を出力する。歪補償信号y[n]’は、デジタル-アナログコンバータ(DAC)30によって、アナログ信号に変換されるとともに、アップコンバータ40によって無線周波数に変換される。アップコンバータ40から出力された信号は、電力増幅器(PA)50によって、増幅される。増幅器50から出力された信号は、アンテナ60から送信される。
図1は、歪補償装置20を備えた無線通信機100を示している。無線通信機100は、例えば、移動体通信用の基地局又は移動局である。歪補償装置20は、図示しないベースバンド処理ユニットから出力されたベースバンド信号x[n]を前置歪補償し、歪補償信号y[n]’を出力する。歪補償信号y[n]’は、デジタル-アナログコンバータ(DAC)30によって、アナログ信号に変換されるとともに、アップコンバータ40によって無線周波数に変換される。アップコンバータ40から出力された信号は、電力増幅器(PA)50によって、増幅される。増幅器50から出力された信号は、アンテナ60から送信される。
電力増幅器50は、例えば、窒化ガリウムにより構成された化合物半導体増幅器(以下、「GaN増幅器」という)である。GaN増幅器は、Idqドリフトのため、増幅器50における歪の瞬時的な変動を生じさせる。電力増幅器50は、Idqドリフト又は高速なドリフトが生じる増幅器であれば、GaN増幅器に限られない。Idqドリフトは、GaNだけでなく、AlN(窒化アルミニウム)、InN(窒化インジウム)、及びこれらの結晶系であるAlGaN、InAIN、InGaNの各化合物半導体で構成されるHEMT(High Electron Mobility Transistor)デバイスで生じる可能性がある。また、GaAs、InAs、InP等で構成される化合物半導体増幅器でも、高速なドリフトが発生する。即ち、III-V族の化合物半導体、又はその結晶系で構成されるHEMTデバイスである増幅器において、上記のようなドリフトが観測される。
通信機100は、増幅器50の出力をモニタするためのカプラ36を備える。カプラ36は、モニタ信号z[n]を出力する。モニタ信号z[n]は、ダウンコンバータ70によってダウンコンバートされ、アナログ-デジタルコンバータ(ADC)80によって、デジタル信号に変換される。ここで、ADC80のサンプリング周波数をfsとする。モニタ信号z[n]は、サンプリング周波数fsでサンプリングされた、離散的なサンプルデータとなる。
サンプルデータz[n]は、歪補償装置20に与えられる。歪補償装置20は、サンプルデータz[n]に基づいて、歪補償特性を更新する。
図1に示す歪補償装置20は、複数のプリディストータ(Predistorter)A,Bを備える。複数のプリディストータは、それぞれが、プリディストーション(Predistortion)を実行する。図1において、プリディストータA及びプリディストータBは、カスケード接続されている。なお、図1においては、歪補償装置20は、2つのプリディストータA,Bを備えるが、3以上のプリディストータを備えても良い。
プリディストータAは、増幅器50における歪のうち、時間的に変化しない又は時間的な変化が緩やかな歪の補償を担う。時間的な変化が緩やかな歪とは、例えば、温度変化による歪の変化分である。
プリディストータBは、歪補償に関して、プリディストータAを補完する。すなわち、プリディストータBは、プリディストータAでは補償しきれない歪成分の補償を担う。実施形態のプリディストータBは、プリディストータAによって補償される歪よりも、時間的な変化が早い歪を補償する。時間的な変化が早い歪は、例えば、Idqドリフトによって瞬時的に変化する歪である。
プリディストータAは、時間的に変化しない又は時間的な変化が緩やかな歪の補償をするため、歪補償特性を、更新しない又は低頻度で更新する。一方、プリディストータBは、時間的な変化が速い歪に対処するため、歪補償特性を高頻度で更新する。以下、プリディストータAの補償する対象の歪を「第1非線形性歪」ともいい、プリディストータBの補償する対象の歪を「第2非線形性歪」ともいう。
図2は、プリディストータA及びプリディストータBそれぞれの一例を示している。図2において、プリディストータ21Aは、図1のプリディストータAの一例である。図2において、プリディストータ21Bは、図1のプリディストータBの一例である。
プリディストータ21Aは、デジタル前置歪補償(Digital Predistortion :DPD)を実行するよう構成されている。プリディストータ21Aは、第1歪補償回路210を備える。第1歪補償回路210は、ベースバンド信号(ここでは、プリディストータ21Bから出力された信号y[n])に対して、前置歪補償をする。第1歪補償回路210は、例えば、field-programmable gate array(FPGA)のようなワイヤードロジック回路によって構成されている。歪補償は、第1歪補償係数215aに基づいて行われる。第1歪補償係数215aは、プリディストータ21Aの歪補償特性を決めるパラメータである。なお、ワイヤードロジック回路は、FPGAのように再構成可能な論理回路であってもよいし、再構成不能な論理回路であってもよい。
第1歪補償回路210が有する歪補償特性(以下、「第1歪補償特性」という)は、例えば、以下の式(1)(以下、「第1特性式」ともいう)で表されるモデル(以下、「第1歪補償特性モデル」という)により規定される。
ただし、yは第1歪補償回路210の入力信号を、y’は第1歪補償回路210の出力信号を、k1は非線形性歪の補償機能に関するインデックスを、m1はメモリ効果歪の補償機能に関するインデックスを、K1,M1は定数を、nは離散時間を、hk1,m1は係数(以下、「第1歪補償係数」という)を示す。即ち、第1歪補償特性を有する第1歪補償回路210は、非線形性歪及びメモリ効果歪のそれぞれを補償する機能を有する。第1歪補償特性は、第1歪補償係数hk1,m1を定めることにより確定する。第1特性式は、第1非線形性歪を補償するための第1多項式であり、第1歪補償係数hk1,m1は、第1多項式の各項に対応する。
ただし、yは第1歪補償回路210の入力信号を、y’は第1歪補償回路210の出力信号を、k1は非線形性歪の補償機能に関するインデックスを、m1はメモリ効果歪の補償機能に関するインデックスを、K1,M1は定数を、nは離散時間を、hk1,m1は係数(以下、「第1歪補償係数」という)を示す。即ち、第1歪補償特性を有する第1歪補償回路210は、非線形性歪及びメモリ効果歪のそれぞれを補償する機能を有する。第1歪補償特性は、第1歪補償係数hk1,m1を定めることにより確定する。第1特性式は、第1非線形性歪を補償するための第1多項式であり、第1歪補償係数hk1,m1は、第1多項式の各項に対応する。
図3は、実施形態に係る歪補償装置20の機能を示す機能ブロック図である。第1歪補償回路210は、第1非線形補償部221としての機能と、第1メモリ効果補償部231としての機能とを有する。第1非線形補償部221は、非線形性歪の補償機能であり、第1メモリ効果補償部231は、メモリ効果歪の補償機能である。第1歪補償特性は、第1非線形補償部221と、第1メモリ効果補償部231とを含む歪補償特性である。
なお、上記の第1特性式で規定される第1歪補償特性は一例である。第1歪補償特性は、式(1)とは異なるモデルにより規定されてもよい。
再び図2を参照する。K1が大きくなると第1特性式の次数は大きくなる。プリディストータ21Aによる歪補償は、例えば5次又は7次といった比較的高次までの歪(高次の非線形性)を補償する。即ち、K1には、例えば5以上等の比較的高い値が設定される。高次までの歪を補償するため、精度の良い歪補償が可能であるが、第1歪補償係数215aの数は多くなる。
プリディストータ21Aは、第1歪補償係数215aを更新する第1更新部213を備える。実施形態において、第1更新部213は、プロセッサ211及びメモリ212を有するコンピュータによって構成されている。プロセッサ211は、メモリ212に記憶されたコンピュータプログラムである係数更新プログラム214を実行する。第1更新部213の各機能は、前記コンピュータのメモリ212に記憶されたコンピュータプログラムである係数更新プログラム214がプロセッサ211によって実行されることで発揮される。係数更新プログラム214は、CD-ROMなどの記録媒体に記憶させることができる。プロセッサ211は、係数更新プログラム214を実行し、後述するような第1更新処理を行う。
係数更新プログラム214は、第1歪補償係数215aを更新するための第1更新処理をプロセッサ211に実行させるプログラムコードを含む。第1更新処理は、例えば、増幅器50の出力z[n]を示すサンプルデータ215bに基づいて行われる。なお、プリディストータ21Aが取得したサンプルデータ215bは、メモリ212に保存される。
プロセッサ211は、第1更新処理において、例えば、所定時間(例えば、数分)内にサンプリングされた数千個のサンプルデータ215bに基づいて、最小二乗法に基づき正規方程式を解くことで、第1歪補償係数215aを計算する。計算された第1歪補償係数215aは、第1歪補償回路210にて用いられる歪補償係数を更新するため、第1歪補償回路210に与えられる。
最小二乗法のような計算方法は、精度良く係数を計算することができるが、処理負荷が大きく、処理時間も長くなる。しかも、計算すべき係数の数が多いことも処理負荷を大きくする。また、最小二乗法のように、係数更新のために大量のサンプルデータ215bが必要となる計算方法を用いた場合、大量のサンプルデータ215bを得るための時間が必要である。
しかし、これらは、プリディストータ21Aにおいては、問題とならない。プロセッサ211による第1更新処理は、例えば、数分に1回程度の低頻度で実行されるため、係数更新のための十分な時間的余裕があり、処理に時間を要することは問題とならない。しかも、温度変化による歪の変化は、緩やかに生じるため、低頻度の係数更新でも、緩やかな歪の変化に追従することができる。ただし、プリディストータ21Aは、Idqドリフト等によって生じる歪の瞬時的な変化に追従することはできない。歪の瞬時的な変化は、プリディストータ21Bによって対処される。
なお、最小二乗法による第1歪補償係数215aの算出機能は一例である。例えば、LMS、RMS(Root Mean Squares)、RLS(Recursive Least Squares)等の他のアルゴリズムによって第1歪補償係数215aを算出してもよいし、サンプルデータと第1歪補償係数との対応テーブルを用いて第1歪補償係数215aを導出してもよい。
また、プリディストータ21Aは、第1更新部213を有していなくても良い。つまり、プリディストータ21Aは、変化しない第1歪補償特性を有していてもよい。この場合、プリディストータ21Aは、サンプルデータ215bを取得する必要がない。プリディストータ21Aが第1更新部213を有していない場合、歪の時間的な変化は、プリディストータ21Bによって対処される。
プリディストータ21Bは、前述のように、プリディストータ21Aでは対処できない歪の変化、特に瞬時的な歪の変化に対処する。図2のプリディストータ21Bは、デジタル前置歪補償(DPD)を実行するよう構成されている。図2のプリディストータ21Bは、プリディストータAの入力側(プリディストータAとベースバンド処理ユニットとの間)に接続されている。プリディストータ21Bは、例えば、field-programmable gate array(FPGA)のようなワイヤードロジック回路によって構成されている。なお、ワイヤードロジック回路は、FPGAのように再構成可能な論理回路であってもよいし、再構成不能な論理回路であってもよい。
プリディストータ21Bは、第2歪補償回路217として機能する回路を含む。第2歪補償回路217は、ベースバンド信号(ここでは、ベースバンド処理ユニットから出力された信号x[n])に対して前置歪補償をするためのワイヤードロジック回路を備える。歪補償は、プリディストータ21Bの係数記憶部に保存された第2歪補償係数219aに基づいて、行われる。第2歪補償係数219aは、プリディストータ21Bの歪補償特性を決めるパラメータである。
第2歪補償回路217が有する歪補償特性(以下、「第2歪補償特性」という)は、例えば、以下の式(2)(以下、「第2特性式」ともいう)で表されるモデル(以下、「第2歪補償特性モデル」という)により規定される。
ただし、xは第2歪補償回路217の入力信号を、yは第2歪補償回路217の出力信号を、k2は非線形性歪の補償機能に関するインデックスを、m2はメモリ効果歪の補償機能に関するインデックスを、K2,M2は定数を、nは離散時間を、hk2,m2は係数(以下、「第2歪補償係数」という)を示す。即ち、第2歪補償特性を有する第2歪補償回路217は、非線形性歪及びメモリ効果歪のそれぞれを補償する機能を有する。第2歪補償特性は、第2歪補償係数hk2,m2を定めることにより確定する。第2特性式は、第2非線形性歪を補償するための第2多項式であり、第2歪補償係数hk2,m2は、第2多項式の各項に対応する。
ただし、xは第2歪補償回路217の入力信号を、yは第2歪補償回路217の出力信号を、k2は非線形性歪の補償機能に関するインデックスを、m2はメモリ効果歪の補償機能に関するインデックスを、K2,M2は定数を、nは離散時間を、hk2,m2は係数(以下、「第2歪補償係数」という)を示す。即ち、第2歪補償特性を有する第2歪補償回路217は、非線形性歪及びメモリ効果歪のそれぞれを補償する機能を有する。第2歪補償特性は、第2歪補償係数hk2,m2を定めることにより確定する。第2特性式は、第2非線形性歪を補償するための第2多項式であり、第2歪補償係数hk2,m2は、第2多項式の各項に対応する。
図3を参照する。第2歪補償回路217は、第2非線形補償部222としての機能と、第2メモリ効果補償部232としての機能とを有する。第2非線形補償部222は、非線形性歪の補償機能であり、第2メモリ効果補償部232は、メモリ効果歪の補償機能である。第2歪補償特性は、第2非線形補償部222と、第2メモリ効果補償部232とを含む歪補償特性である。
なお、上記の第2特性式で規定される第2歪補償特性は一例である。第2歪補償特性は、非線形性歪及びメモリ効果歪のいずれか1つを補償する特性であってもよいし、非線形性歪及びメモリ効果歪とは異なる歪を補償する特性であってもよい。その場合、第2歪補償特性は式(2)とは異なるモデルにより規定される。
再び図2を参照する。プリディストータ21Bによる歪補償は、例えば3次といった比較的低次の歪(低次の非線形性)を補償する。即ち、K2は、K1よりも小さい定数であり、例えば3以下等の比較的低い値が設定される。低次の歪を補償するため、第2歪補償係数219aの数は少なくて済む。この結果、プリディストータ21Bにおける処理負荷は小さい。したがって、プリディストータ21Bの回路規模の増大が抑制される。
歪補償特性モデルの非線形次数が増加すると、歪補償回路の出力信号における周波数帯域幅が増加する。第1歪補償回路210及び第2歪補償回路217は複数の非線形ボルテラ演算子によって構成される。信号が非線形ボルテラ演算子を通過するとき、信号帯域幅は非線形性の次数に比例して増加する。例えば、3次の非線形ボルテラ演算子は信号帯域幅を3倍に拡張する。このため、最終出力信号の帯域幅は、最高次数の非線形性ボルテラ演算子に依存する。したがって、第1歪補償回路210は、比較的高い次数の第1特性式で規定される第1歪補償特性を有するため、出力信号における周波数帯域幅が比較的大きい。これに対して、第2歪補償回路217は、比較的低い次数の第2特性式で規定される第2歪補償特性を有するため、出力信号における周波数帯域幅が比較的狭い。
プリディストータ21Bからみると、増幅器50における歪のうち、プリディストータ21Aによって補償しきれなかった歪成分が見えるだけなので、プリディストータ21Bが補償すべき歪の非線形性はさほど強くない。したがって、プリディストータ21Bが、低次の歪しか補償できなくても、さほど問題とはならない。
プリディストータ21Bは、第2歪補償係数219aを更新する第2更新部218として機能する回路を含む。第2更新部218は、第2歪補償係数219aを更新するための第2更新処理を実行するワイヤードロジック回路を備える。第2更新処理は、例えば、増幅器50の出力z[n]を示すサンプルデータ219bに基づいて行われる。なお、プリディストータ21Bが取得したサンプルデータ219bは、第2更新部218のサンプルデータ記憶部に保存される。
第2更新部218は、プリディストータAよりも高頻度で、第2歪補償係数219aを更新するための計算を行う。第2更新部218は、例えば、サンプルデータ219bのサンプリング周期1/fs[s]毎に第2歪補償係数219aを更新するか、又はサンプリング周期1/fs[s]の数倍程度の周期毎に第2歪補償係数219aを更新する。以下では、サンプリング周期1/fs[s]毎に第2歪補償係数219aを更新する例について説明する。第2更新部218は、例えば、1個又は数個のサンプルデータ219bに基づいて、Least Mean Square(LMS)によって第2歪補償係数219aを計算する。計算された第2歪補償係数219aは、第2歪補償回路217にて用いられる歪補償係数を更新するため、第2歪補償回路217に与えられる。
なお、第2更新部218が1回の係数更新に用いるサンプルデータ219bの数は少ないため、サンプルデータ219bを記憶するための係数記憶部としては、第2更新部218内に設けられたいくつかのフリップフロップで足り、大容量のメモリである必要はない。
ここで、nは離散時間であり、αは所定の係数、Kは歪補償のための多項式ベクトル、z[n-1]は離散時間n-1におけるサンプルデータ、h[n],h[n-1]は離散時間n,n-1における第2歪補償係数ベクトル、y[n],y[n-1]は離散時間n,n-1におけるプリディストータ21Bの出力(歪補償後信号)、λは重みである(0<λ<1)。時刻nにおける係数ベクトルh[n]及び多項式ベクトルK(z[n])は、以下の式(5)及び式(6)で定義される。なお、Tは転置を示し、Hは共役転置を示す。
式(3)は、サンプルデータz[n-1]とプリディストータ21Bの出力y[n-1]に基づいて、第2歪補償係数ベクトルh[n-1]の更新値を計算する。式(4)は、式(3)で更新された値の時間平均を計算する。式(2)の計算は、式(3)で計算された第2歪補償係数の時間平均を用いて行われる。なお、プリディストータ21Bが、サンプルデータを取得する際に、1サンプリング周期1/fs[s]以上の遅延dが生じる場合には式(3)(4)において、n-1とある部分は、n-dとすればよい。
LMSのような計算方法は、最小二乗法に比べて、計算精度は劣るが、比較的簡易な計算であるため処理負荷が小さい。また、計算すべき係数の数や、係数の更新のために必要なサンプルデータ219bの数も少なくて済む。
第2更新部218による係数更新は、例えば、サンプリング周期1/fs[s]毎又はサンプリング周期1/fs[s]の数倍程度の周期毎に高頻度で実行される。また、第2更新部218は、ワイヤードロジックであるため高速に計算をすることができる。したがって、第2更新部218は、Idqドリフト等によって生じる歪の瞬時的な変化に追従して、第2歪補償係数219aを速やかに更新することができる。
第2更新部218では、高頻度で係数を更新するが、更新1回あたりの処理負荷は大きくないため、処理負荷の大きい係数更新処理を高頻度で行う場合に比べて、処理負荷を下げることができ、回路規模も抑制される。
図2の歪補償装置20によれば、プリディストータ21Aによって、Idqドリフト等による瞬時的な歪の変化が生じるとき以外の通常動作時の歪を補償しつつ、プリディストータ21Bによって、Idqドリフト等による瞬時的な歪の変化にリアルタイムで追従し、歪補償をすることができる。しかも、プリディストータ21Aが設けられていることで、プリディストータ21Bの処理負荷の増大が抑えられ、ハードウェア規模の増大が抑えられる。
なお、第2歪補償係数219aの算出アルゴリズムであるLMSは、NLMS(Normalized Least-mean-squares)であってもよい。また、LMSによる第2歪補償係数219aの算出機能は、図3の第2更新部218の一例である。例えば、最小二乗法、RMS、RLS等の他のアルゴリズムによって第2歪補償係数219aを算出してもよいし、サンプルデータと第2歪補償係数との対応テーブルを用いて第2歪補償係数219aを導出してもよい。
なお、図2の例では、プリディストータ21Bは、ワイヤードロジック回路によって構成されているが、プリディストータ21Aと同様に、歪補償係数の更新に関しては、プロセッサとメモリを有するコンピュータによって構成されていてもよい。この場合、プリディストータ21Bにおける係数更新処理は、プロセッサがメモリに記憶されたコンピュータプログラムを実行することにより行われる。
[2.歪補償装置の動作]
次に、本実施形態に係る歪補償装置20の動作について説明する。図4は、プリディストータ21Aの動作手順の一例を示すフローチャートである。
次に、本実施形態に係る歪補償装置20の動作について説明する。図4は、プリディストータ21Aの動作手順の一例を示すフローチャートである。
プリディストータ21Aのプロセッサ211は、第1更新処理を実行する(ステップS101)。この第1更新処理により、第1歪補償係数215aが決定され、第1歪補償回路210の第1歪補償特性が設定される。
第1歪補償特性が設定された第1歪補償回路210は、第1歪補償処理を実行する(ステップS102)。第1歪補償処理は、第1歪補償回路210が入力信号y[n]を受信し、第1歪補償特性にしたがって入力信号y[n]を歪補償して出力信号y[n]’を生成し、出力信号y[n]’を出力する処理である。
プロセッサ211は、第1歪補償特性の更新タイミングに到達したか否かを判定する(ステップS103)。第1更新処理は、低頻度で実行される。このため、更新の間隔は比較的長い時間に設定される。例えば、第1更新処理は、サンプリング周期1/fs[s]の数十倍~数百倍程度の周期毎に実行される。
更新タイミングに到達していない場合(ステップS103においてNO)、ステップS102に戻り、第1歪補償回路210が第1歪補償処理を実行する。第1歪補償処理は、サンプリング周期fs毎に実行される。
更新タイミングに到達した場合(ステップS103においてYES)、ステップS101に戻り、プロセッサ211が再度第1更新処理を実行する。
上記の動作を繰り返し実行することにより、低頻度で第1歪補償特性が更新されつつ、サンプリング周期fs毎に第1歪補償処理が実行される。
図5は、第1更新処理の一例を示すフローチャートである。
プロセッサ211は、サンプルデータ215bを受信し(ステップS111)、サンプルデータ215bをメモリ212に保存する(ステップS112)。過去の所定期間分のサンプルデータ215bがメモリ212に蓄積される。つまり、ステップS112では、過去分のサンプルデータ215bが記憶されたメモリ212に、新たに受信されたサンプルデータが追加保存される。
プロセッサ211は、所定期間分のサンプルデータ215bをメモリ212から読み出す(ステップS113)。プロセッサ211は、読み出されたサンプルデータ215bを用いた最小二乗法による正規方程式を解くことで、第1歪補償係数215aを算出する(ステップS114)。
プロセッサ211は、第1歪補償係数215aを第1歪補償回路210へ送信し、第1歪補償回路210を設定する(ステップS115)。これにより、第1歪補償特性が更新される。以上で、第1更新処理が終了する。
次に、プリディストータ21Bの動作について説明する。図6は、プリディストータ21Bの動作手順の一例を示すフローチャートである。
プリディストータ21Bの第2更新部218は、第2更新処理を実行する(ステップS201)。この第2更新処理により、第2歪補償係数219aが決定され、第2歪補償回路217の第2歪補償特性が設定される。
第2歪補償特性が設定された第2歪補償回路217は、第2歪補償処理を実行する(ステップS202)。第2歪補償処理は、第2歪補償回路217が入力信号z[n]を受信し、第2歪補償特性にしたがって入力信号z[n]を歪補償して出力信号y[n]を生成し、出力信号y[n]を出力する処理である。
第2歪補償処理が終了すると、再度第2更新処理が実行される(ステップS201)。つまり、この例では、第2更新処理と第2歪補償処理とが繰り返し実行される。例えば、第2更新処理と第2歪補償処理とはサンプリング周期1/fs[s]毎に実行される。
このように、第2更新処理は、高頻度で実行される。例えば、第2更新処理は、サンプリング周期1/fs[s]の数倍程度の周期毎に実行されてもよい。
上記の動作を繰り返し実行することにより、高頻度で第2歪補償特性が更新されつつ、サンプリング周期fs毎に第2歪補償処理が実行される。
図7は、第2更新処理の一例を示すフローチャートである。
第2更新部218は、サンプルデータ219bを受信し(ステップS211)、サンプルデータ219bを保存する(ステップS212)。過去の所定期間分(ただし、サンプルデータ215bの保存期間より短い期間)のサンプルデータ219bが第2更新部218に蓄積される。つまり、ステップS212では、過去分のサンプルデータ219bが記憶されたサンプルデータ記憶部に、新たに受信されたサンプルデータが追加保存される。
第2更新部218は、所定期間分のサンプルデータ219bをサンプルデータ記憶部から読み出す(ステップS213)。第2更新部218は、読み出されたサンプルデータ219bを用いたLMSによる正規方程式を解くことで、第2歪補償係数219aを算出する(ステップS214)。
第2更新部218は、第2歪補償係数219aを第2歪補償回路217へ送信し、第2歪補償回路217を設定する(ステップS215)。これにより、第2歪補償特性が更新される。以上で、第2更新処理が終了する。
本実施形態に係る歪補償装置20は、温度、稼働時間、電力等の増幅器50の状態に起因する時間的変化が緩やかな歪、又は、時間的に変化しない歪には、第1歪補償回路210によって対処し、Idqドリフトのような高速なドリフトに起因する時間的変化が早い歪には、第2歪補償回路217によって対処する。すなわち、増幅器50が生じる歪には、時間的に変化しない又は時間的変化が緩やかな第1歪と、第1歪よりも早く変化する第2歪とが含まれる。第2更新部218が、第1更新部213よりも高い頻度で第2歪補償特性を更新する。これにより、第2歪の時間的変化に対処することができる。また、第1歪補償回路210が、非線形歪とメモリ効果歪との両方を補償する。このため、第1歪に含まれる非線形歪及びメモリ効果歪の両方に対処することができ、高精度な歪補償が可能となる。
また、第2歪補償回路217が、非線形歪とメモリ効果歪との両方を補償する構成とすることもできる。これにより、さらに高精度な歪補償が可能となる。
また、第2歪補償回路217の第2歪補償特性は、第1特性式より低い次数の第2特性式により規定されてもよい。これにより、第2歪補償特性の更新を高頻度に行っても、処理負荷を抑制することができる。
また、第2歪補償回路217の出力信号の周波数帯域幅は、第1歪補償回路210の出力信号の周波数帯域幅よりも狭くてもよい。出力信号の周波数帯域幅が広くなるにしたがい、処理負荷が高くなる。したがって、第2周波数帯域幅を狭くすることで、第2歪補償特性の更新を高頻度に行っても、処理負荷を抑制することができる。
[3.歪補償装置の他の例]
図8は、歪補償装置20の他の例を示している。図8に示す歪補償装置20は、カスケード接続されたプリディストータ22A及びプリディストータ22Bを備える。図8において、プリディストータ22Aは、図1のプリディストータAの一例である。図8において、プリディストータ22Bは、図1のプリディストータBの一例である。
図8は、歪補償装置20の他の例を示している。図8に示す歪補償装置20は、カスケード接続されたプリディストータ22A及びプリディストータ22Bを備える。図8において、プリディストータ22Aは、図1のプリディストータAの一例である。図8において、プリディストータ22Bは、図1のプリディストータBの一例である。
図8のプリディストータ22Aは、アナログ前置歪補償(Analog Predistortion :APD)をする。プリディストータ22Aは、増幅器50における増幅特性の逆特性を有するアナログ回路によって構成されている。図8のプリディストータ22Aは、図2のプリディストータ21Aから係数更新機能を除いたものと機能的に等価である。図8のプリディストータ22Aは、歪補償特性の更新機能を有しないため、歪の時間的変化には対処できない。歪の瞬時的変化を含む歪の時間的変化への対処は、プリディストータ22Bによってなされる。
プリディストータ22Bは、デジタル前置歪補償(DPD)を実行するよう構成されている。プリディストータ22Bの構成及び機能は、図2のプリディストータ21Bと同様である。なお、プリディストータ22Bにおける係数更新モジュールは、メモリとプロセッサを有するコンピュータによって構成されてもよい。
図8の歪補償装置20によれば、プリディストータ22Aによって、増幅器50における歪のうち、時間的な変化分を除く歪成分を補償しつつ、プリディストータ22Bによって、歪の時間的変化にリアルタイムで追従し、歪補償をすることができる。しかも、プリディストータ22Aが設けられていることで、プリディストータ22Bの処理負荷の増大が抑えられ、ハードウェア規模の増大が抑えられる。
なお、図8では、プリディストータ22Bとプリディストータ22Aとの間に、DAC22Cが設けられている。プリディストータ22Bから出力されたデジタル歪補償信号は、DAC22Cによって、アナログ信号に変換される。プリディストータ22Aには、アナログ歪補償信号が与えられる。プリディストータ22Aの出力は、アナログ信号であるため、図1において歪補償装置20とアップコンバータ40との間に設けられているDAC30は、図8においては不要である。
図9は、歪補償装置20のさらに他の例を示している。図9に示す歪補償装置20は、カスケード接続されたプリディストータA及びプリディストータBを備える。図9では、プリディストータA及びプリディストータBの配置が図1とは逆になっており、プリディストータBは、プリディストータAの出力側に接続されている。
図9の歪補償装置20においても、プリディストータAによって、Idqドリフト等による瞬時的な歪の変化が生じるとき以外の通常動作時の歪を補償しつつ、プリディストータBによって、Idqドリフト等による瞬時的な歪の変化にリアルタイムで追従し、歪補償をすることができる。しかも、プリディストータAが設けられていることで、プリディストータBの処理負荷の増大が抑えられ、ハードウェア規模の増大が抑えられる。
図10は、歪補償装置20のさらに他の例を示している。図10に示す歪補償装置20は、パラレル接続されたプリディストータA及びプリディストータBを備える。図10では、ベースバンド信号x[n]は、プリディストータA及びプリディストータBに与えられる。プリディストータAは、Idqドリフト等による瞬時的な歪の変化が生じるとき以外の通常動作時の歪を補償し、第1歪補償信号y1[n]を出力する。プリディストータBは、Idqドリフト等による瞬時的な歪に変化に対処し、第2歪補償信号y2[n]を出力する。第1歪補償信号y1[n]と第2歪補償信号y2[n]とは、加算器によって加算される。歪補償装置20は、加算された歪補償信号y[n]を出力する。
図10の歪補償装置20においても、プリディストータAによって、Idqドリフト等による瞬時的な歪の変化が生じるとき以外の通常動作時の歪を補償しつつ、プリディストータBによって、Idqドリフト等による瞬時的な歪の変化にリアルタイムで追従し、歪補償をすることができる。しかも、プリディストータAが設けられていることで、プリディストータBの処理負荷の増大が抑えられ、ハードウェア規模の増大が抑えられる。
図11は、無線通信機の他の例を示している。図11に示す無線通信機100は、モニタ信号z[n]を変換する第1フィルタ401及び第2フィルタ402を有する。
ADC80の出力側の信号線は分岐しており、一方にデジタルフィルタである第1フィルタ401が接続され、他方にデジタルフィルタである第2フィルタ402が接続される。
第1フィルタ401及び第2フィルタ402のそれぞれは、特定の周波数帯域の信号を通過させるフィルタとすることができ、例えば、ローパスフィルタ、バンドパスフィルタ、及びハイパスフィルタのうちのいずれかの種類とすることができる。フィルタの種類(通過帯域)は、ダウンコンバータ70がどの帯域にダウンコンバートするかによって決めることができる。例えば、無線通信機100がゼロIF方式、即ち、ダイレクトコンバージョン受信機である場合、第1フィルタ401及び第2フィルタ402をローパスフィルタとすることができる。ゼロIF方式の無線通信機の場合、ADC80の出力信号の中心周波数が直流(周波数=0)であり、第1フィルタ401及び第2フィルタ402をローパスフィルタとすることで、信号帯域及びその隣接帯域の信号を通過させる。
第1フィルタ401の出力側は、第1更新部213に接続される。第1フィルタ401からの出力信号である第1モニタ信号z1[n]は、第1更新部213に入力される。第1更新部213は、入力された第1モニタ信号z1[n]からサンプルデータを取得し、サンプルデータに基づいて、第1更新処理により第1歪補償回路210に与える第1歪補償係数を更新する。
第2フィルタ402の出力側は、第2更新部218に接続される。第2フィルタ402からの出力信号である第2モニタ信号z2[n]は、第2更新部218に入力される。第2更新部218は、入力された第2モニタ信号z2[n]からサンプルデータを取得し、サンプルデータに基づいて、第2更新処理により第2歪補償回路217に与える第2歪補償係数を更新する。
第2フィルタ402の通過帯域は、第1フィルタ401の通過帯域より狭い。つまり、第2フィルタ402からの出力信号である第2モニタ信号z2[n]は、第1フィルタ401からの出力信号である第1モニタ信号z1[n]より周波数帯域幅が狭い。第2歪補償回路217は、比較的低次の歪(低次の非線形性)を補償するため、モニタ信号z[n]の全周波数帯域のうち、高次の歪に対応する外側の帯域は不要である。そればかりか、外側の帯域の信号成分は、第2歪補償係数を不安定化させる要因となる可能性がある。本変形例では、第2フィルタ402の通過帯域が第1フィルタ401よりも狭いため、外側の帯域の信号成分が除去された第2モニタ信号z2[n]を得ることができ、第2歪補償係数の不安定化を抑制することができる。
第2歪補償回路320に比較して、第1歪補償回路310は高次までの歪(高次の非線形性)を補償するため、高次の歪みに対応する外側の帯域まで必要とする。むしろ、外側の帯域の信号成分がなければ、第1歪補償係数を不安定化させる要因となる可能性がある。本変形例では、第1フィルタ401の通過帯域が第2フィルタ402よりも広いため、外側の帯域の信号成分を含む第1モニタ信号z1[n]を得ることができ、第1歪補償係数の不安定化を抑制することができる。
また、第1フィルタ401は、ローパスフィルタ、バンドパスフィルタ、ハイパスフィルタ等の特定の帯域を通過させるフィルタでなくてもよい。例えば、第1フィルタ401を全域通過フィルタ等の全帯域幅を通過させるフィルタとしてもよい。
また、第1フィルタ401及び第2フィルタ402のそれぞれを、アナログフィルタとすることもできる。図12は、第1フィルタ401及び第2フィルタ402をアナログフィルタとした無線通信機の一例を示している。
ダウンコンバータ70の出力側の信号線は分岐しており、一方にアナログフィルタである第1フィルタ401が接続され、他方にアナログフィルタである第2フィルタ402が接続される。第1フィルタ401の出力側には、アンチエイリアシングフィルタ411及びADC421が直列接続される。第2フィルタ402の出力側には、アンチエイリアシングフィルタ412及びADC422が直列接続される。
第1フィルタ401及び第2フィルタ402のそれぞれは、特定の周波数帯域の信号を通過させるフィルタとすることができ、例えば、ローパスフィルタ、バンドパスフィルタ、及びハイパスフィルタのうちのいずれかの種類とすることができる。フィルタの種類(通過帯域)は、ダウンコンバータ70がどの帯域にダウンコンバートするかによって決めることができる。例えば、無線通信機100がゼロIF方式、即ち、ダイレクトコンバージョン受信機である場合、第1フィルタ401及び第2フィルタ402をローパスフィルタとすることができる。ゼロIF方式の無線通信機の場合、ADC80の出力信号の中心周波数が直流(周波数=0)であり、第1フィルタ401及び第2フィルタ402をローパスフィルタとすることで、信号帯域及びその隣接帯域の信号を通過させる。
ADC421の出力側は、第1更新部213に接続される。ADC421からの出力信号である第1モニタ信号z1[n]は、第1更新部213に入力される。第1更新部213は、入力された第1モニタ信号z1[n]からサンプルデータを取得し、サンプルデータに基づいて、第1更新処理により第1歪補償回路310に与える第1歪補償係数を更新する。
ADC422の出力側は、第2更新部218に接続される。ADC422からの出力信号である第2モニタ信号z2[n]は、第2更新部218に入力される。第2更新部218は、入力された第2モニタ信号z2[n]からサンプルデータを取得し、サンプルデータに基づいて、第2更新処理により第2歪補償回路320に与える第2歪補償係数を更新する。
第2フィルタ402の通過帯域は、第1フィルタ401の通過帯域より狭い。つまり、ADC422の出力信号である第2モニタ信号z2[n]は、ADC421からの出力信号である第1モニタ信号z1[n]より周波数帯域幅が狭い。本変形例では、第2フィルタ402の通過帯域が第1フィルタ401よりも狭いため、外側の帯域の信号成分が除去された第2モニタ信号z2[n]を得ることができ、第2歪補償係数の不安定化を抑制することができる。また、第1フィルタ401の通過帯域が第2フィルタ402よりも広いため、外側の帯域の信号成分を含む第1モニタ信号z1[n]を得ることができ、第1歪補償係数の不安定化を抑制することができる。
図13は、第1フィルタ401及び第2フィルタ402をアナログフィルタとした無線通信機の他の例を示している。
ダウンコンバータ70の出力側の信号線は分岐しており、一方に第1フィルタ401が接続され、他方に第2フィルタ402が接続される。第1フィルタ401は、アンチエイリアシングフィルタである。第1フィルタ401の出力側にはADC421が接続される。第2フィルタ402は、特定の周波数帯域の信号を通過させるフィルタであり、例えば、ローパスフィルタ、バンドパスフィルタ、及びハイパスフィルタのうちのいずれかの種類とすることができる。第2フィルタ402の出力側には、アンチエイリアシングフィルタ412及びADC422が直列接続される。
図14は、第1フィルタ401及び第2フィルタ402をアナログフィルタとした無線通信機の他の例を示している。
カプラ36の出力側の信号線は分岐しており、それぞれにダウンコンバータ471,472が接続される。ダウンコンバータ471の出力側には第1フィルタ401が接続され、ダウンコンバータ472の出力側には第2フィルタ402が接続される。第1フィルタ401の出力側には、アンチエイリアシングフィルタ411及びADC421が直列接続される。第2フィルタ402の出力側には、アンチエイリアシングフィルタ412及びADC422が直列接続される。
図15は、歪補償装置のさらに他の例を示している。図15に示す歪補償装置300は、第1歪補償回路310と、第2歪補償回路320と、更新部330とを備える。更新部330は、第1歪補償回路310の第1歪補償特性と、第2歪補償回路320の第2歪補償特性とを更新する。
第1歪補償回路310は、例えば、式(1)の第1特性式で表される第1歪補償特性を有する。第2歪補償回路320は、例えば、式(2)の第2特性式で表される第2歪補償特性を有する。
図16は、本変形例における歪補償装置300の構成の一例を示すブロック図である。この例における歪補償装置300は、プロセッサ331及びメモリ332を有するコンピュータによって構成される更新部330を有する。プロセッサ331は、メモリ332に記憶されたコンピュータプログラムである係数更新プログラム333を実行する。更新部330の各機能は、前記コンピュータのメモリ332に記憶されたコンピュータプログラムである係数更新プログラム333がプロセッサ331によって実行されることで発揮される。係数更新プログラム333は、CD-ROMなどの記録媒体に記憶させることができる。プロセッサ331は、係数更新プログラム333を実行し、後述するような第1更新処理及び第2更新処理を行う。
係数更新プログラム333は、第1歪補償係数334aを更新するための第1更新処理と、第2歪補償係数334bを更新するための第2更新処理とをプロセッサ331に実行させるプログラムコードを含む。第1更新処理及び第2更新処理は、例えば、増幅器50の出力z[n]を示すサンプルデータ335に基づいて行われる。歪補償装置300が取得したサンプルデータ335は、メモリ332に保存される。
プロセッサ331は、第1更新処理において、例えば、所定時間(例えば、数分)内にサンプリングされた数千個のサンプルデータ335に基づいて、最小二乗法に基づき正規方程式を解くことで、第1歪補償係数334aを計算する。計算された第1歪補償係数334aは、第1歪補償回路310にて用いられる歪補償係数を更新するため、第1歪補償回路310に与えられる。
プロセッサ331は、第2更新処理において、例えば、サンプルデータ335の一部に基づいて、例えば式(3)(4)によるLMSを解くことで、第2歪補償係数334bを計算する。計算された第2歪補償係数334bは、第2歪補償回路320にて用いられる歪補償係数を更新するため、第2歪補償回路320に与えられる。
第2歪補償係数334bの数は、第1歪補償係数334aの数より少ない。このため、第2歪補償係数334bを算出するための処理負荷は、第1歪補償係数334aを算出するための処理負荷に比べて小さい。第1更新処理は低い頻度で実行され、第2更新処理は高頻度で実行される。
次に、本例における歪補償装置300の動作について説明する。図17は、歪補償装置300の動作手順の一例を示すフローチャートである。
プロセッサ331は、第1更新処理を実行する(ステップS301)。この第1更新処理により、第1歪補償係数334aが決定され、第1歪補償回路310の第1歪補償特性が設定される。
また、プロセッサ331は、第2更新処理を実行する(ステップS302)。この第2更新処理により、第2歪補償係数334bが決定され、第2歪補償回路320の第2歪補償特性が設定される。
第1歪補償特性が設定された第1歪補償回路310は、第1歪補償処理を実行する(ステップS303)。第1歪補償処理は、第1歪補償回路310が入力信号y[n]を受信し、第1歪補償特性にしたがって入力信号y[n]を歪補償して出力信号y[n]’を生成し、出力信号y[n]’を出力する処理である。
第2歪補償特性が設定された第2歪補償回路320は、第2歪補償処理を実行する(ステップS304)。第2歪補償処理は、第2歪補償回路320が入力信号z[n]を受信し、第2歪補償特性にしたがって入力信号z[n]を歪補償して出力信号y[n]を生成し、出力信号y[n]を出力する処理である。
プロセッサ331は、第1歪補償特性の更新タイミングに到達したか否かを判定する(ステップS335)。第1更新処理は、低頻度で実行される。このため、更新の間隔は比較的長い時間に設定される。
更新タイミングに到達していない場合(ステップS305においてNO)、ステップS302に戻り、プロセッサ331が第2更新処理を実行し(ステップS302)、第1歪補償回路310が第1歪補償処理を実行し(ステップS303)、第2歪補償回路320が第2歪補償処理を実行する(ステップS304)。第2更新処理は、例えばサンプリング周期fs毎に実行される。第1歪補償処理及び第2歪補償処理は、サンプリング周期fs毎に実行される。
更新タイミングに到達した場合(ステップS305においてYES)、ステップS101に戻り、プロセッサ331が第1更新処理を実行する。第1更新処理は、例えばサンプリング周期1/fsの数十倍~数百倍程度の周期毎に実行される。
第1更新処理S301及び第2更新処理S302は、それぞれ、例えば図5及び図7に示される第1更新処理S及び第2更新処理と同様の処理とすることができる。
上記の動作を繰り返し実行することにより、低頻度で第1歪補償特性が更新されつつ、高頻度に第2歪補償特性が更新される。また、サンプリング周期fs毎に第1歪補償処理及び第2歪補償処理が実行される。
図18は、歪補償装置300の構成の他の例を示すブロック図である。本例では、更新部330は、コンピュータではなく、FPGA、ASIC(Application Specific Integrated Circuit)等のワイヤードロジック回路によって構成される。
更新部330は、第1歪補償係数334aを更新するための第1更新処理を実行する部分回路と、第2歪補償係数334bを更新するための第2更新処理を実行する部分回路とを含む。第1更新処理は、増幅器50の出力z[n]を示すサンプルデータ335に基づいて行われ、第2更新処理は、例えばサンプルデータ335の一部に基づいて行われる。なお、歪補償装置300が取得したサンプルデータ335は、更新部330のサンプルデータ記憶部に保存される。
第2歪補償係数334bの数は、第1歪補償係数334aの数より少ない。このため、第2歪補償係数334bを算出するための処理負荷は、第1歪補償係数334aを算出するための処理負荷に比べて小さい。更新処理では、低い頻度で第1歪補償係数334aが計算され、高い頻度で第2歪補償係数334bが計算される。
[4.補記]
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
等の意味及びその範囲内でのすべての変更が含まれる。
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
等の意味及びその範囲内でのすべての変更が含まれる。
100 無線通信機
20,300 歪補償装置
30,22C デジタル-アナログコンバータ
36 カプラ
40 アップコンバータ
50 電力増幅器
60 アンテナ
70,471,472 ダウンコンバータ
80 アナログ-デジタルコンバータ
21A,22A,A 第1プリディストータ
21B,22B,B 第2プリディストータ
210,310 第1歪補償回路
211,331 プロセッサ
212,332 メモリ
213 第1更新部
214,333 係数更新プログラム
215a,334a 第1歪補償係数
215b,219b,335 サンプルデータ
217,320 第2歪補償回路
218 第2更新部
219a,334b 第2歪補償係数
221 第1非線形補償部
222 第2非線形補償部
231 第1メモリ効果補償部
232 第2メモリ効果補償部
330 更新部
401 第1フィルタ
402 第2フィルタ
411,412 アンチエイリアシングフィルタ
20,300 歪補償装置
30,22C デジタル-アナログコンバータ
36 カプラ
40 アップコンバータ
50 電力増幅器
60 アンテナ
70,471,472 ダウンコンバータ
80 アナログ-デジタルコンバータ
21A,22A,A 第1プリディストータ
21B,22B,B 第2プリディストータ
210,310 第1歪補償回路
211,331 プロセッサ
212,332 メモリ
213 第1更新部
214,333 係数更新プログラム
215a,334a 第1歪補償係数
215b,219b,335 サンプルデータ
217,320 第2歪補償回路
218 第2更新部
219a,334b 第2歪補償係数
221 第1非線形補償部
222 第2非線形補償部
231 第1メモリ効果補償部
232 第2メモリ効果補償部
330 更新部
401 第1フィルタ
402 第2フィルタ
411,412 アンチエイリアシングフィルタ
Claims (12)
- 増幅器の出力に生じる第1歪を補償するための第1歪補償特性を有し、前記第1歪を補償する第1歪補償回路と、
前記増幅器の出力に生じる第2歪を補償するための第2歪補償特性を有し、前記第2歪を補償する第2歪補償回路と、
前記第2歪補償特性を更新する更新部と、
を備え、
前記第1歪は、非線形性歪及びメモリ効果歪を含み、
前記第2歪は、前記第1歪よりも時間的な変化が早い歪みであり、
前記更新部は、前記第1歪補償特性の更新頻度よりも高い頻度で前記第2歪補償特性を更新する、
歪補償装置。 - 前記第2歪は、非線形性歪及びメモリ効果歪の少なくとも1つを含む、
請求項1に記載の歪補償装置。 - 前記第1歪補償特性は、所定次数の第1特性式により規定され、
前記第2歪補償特性は、前記第1特性式より低い次数の第2特性式により規定される、
請求項1又は請求項2に記載の歪補償装置。 - 前記第1歪補償回路は、第1周波数帯域幅の出力信号を出力し、
前記第2歪補償回路は、前記第1周波数帯域幅よりも狭い第2周波数帯域幅の出力信号を出力する、
請求項1から請求項3のいずれか1項に記載の歪補償装置。 - 前記更新部は、前記第1歪補償特性を更新する第1更新部と、前記第2歪補償特性を更新する第2更新部とを含み、
前記第1更新部は、前記増幅器の出力信号から得られる第1モニタ信号に基づき、前記第1歪補償特性を更新し、
前記第2更新部は、前記増幅器の出力信号から得られる第2モニタ信号に基づき、前記第1歪補償特性を更新し、
前記第2モニタ信号の周波数帯域幅は、前記第1モニタ信号の周波数帯域幅より狭い、
請求項1から請求項4のいずれか1項に記載の歪補償装置。 - 無線周波数の信号を増幅する増幅器と、
前記増幅器の出力に生じる第1歪を補償するための第1歪補償特性を有し、前記第1歪を補償する第1歪補償回路と、
前記増幅器の出力に生じる第2歪を補償するための第2歪補償特性を有し、前記第2歪を補償する第2歪補償回路と、
前記第2歪補償特性を更新する更新部と、
を備え、
前記第1歪は、非線形性歪及びメモリ効果歪を含み、
前記第2歪は、前記第1歪よりも時間的な変化が早い歪みであり、
前記更新部は、前記第1歪補償特性の更新頻度よりも高い頻度で前記第2歪補償特性を更新する、
無線通信機。 - 前記増幅器の出力信号から得られるモニタ信号を第1モニタ信号へ変換する第1フィルタと、
前記モニタ信号を、前記第1モニタ信号より周波数帯域幅が狭い第2モニタ信号へ変換する第2フィルタと、
をさらに備え、
前記更新部は、
前記第1フィルタから出力される前記第1モニタ信号に基づいて、前記第1歪補償特性を更新する第1更新部と、
前記第2フィルタから出力される前記第2モニタ信号に基づいて、前記第2歪補償特性を更新する第2更新部と、
を含む、
請求項6に記載の無線通信機。 - 増幅器の出力に生じる第1歪を補償する外部歪補償回路に接続されるプリディストータであって、
前記増幅器の出力に生じる歪みのうち、前記第1歪とは異なる第2歪を補償する歪補償特性を有する歪補償回路と、
前記歪補償特性を更新する更新部と、
を備え、
前記第1歪は、非線形性歪及びメモリ効果歪を含み、
前記第2歪は、前記第1歪よりも時間的な変化が早い歪みであり、
前記更新部は、前記外部歪補償回路の更新頻度よりも高い頻度で前記歪補償特性を更新する、
プリディストータ。 - 増幅器の出力に生じる第1歪を補償する第1歪補償処理を実行するステップと、
前記増幅器の出力に生じる第2歪を補償する第2歪補償処理を実行するステップと、
前記第2歪補償処理において前記第2歪を補償するための第2歪補償特性を更新する更新処理を所定頻度で実行するステップと、
を有し、
前記第1歪は、非線形性歪及びメモリ効果歪を含み、
前記第2歪は、前記第1歪よりも時間的な変化が早い歪みであり、
前記所定頻度は、前記第1歪補償処理において前記第1歪を補償するための第1歪補償特性の更新頻度よりも高い頻度である、
歪補償方法。 - 増幅器の出力に生じる第1歪を補償する外部プリディストータに接続されるプリディストータによって実行される歪補償方法であって、
前記増幅器の出力に生じる歪みのうち前記第1歪とは異なる第2歪を補償するステップと、
前記第2歪を補償するための第2歪補償特性を更新する更新処理を所定頻度で実行するステップと、
を備え、
前記第1歪は、非線形性歪及びメモリ効果歪を含み、
前記第2歪は、前記第1歪よりも時間的な変化が早い歪みであり、
前記所定頻度は、前記第1歪を補償するための第1歪補償特性の更新頻度よりも高い頻度である、
歪補償方法。 - 増幅器の出力に生じる第1歪を補償するための第1歪補償特性を有し、前記第1歪を補償する第1歪補償回路、及び前記増幅器の出力に生じる第2歪を補償するための第2歪補償特性を有し、前記第2歪を補償する第2歪補償回路のそれぞれを設定するためのコンピュータプログラムであって、
コンピュータに、
前記第2歪補償特性を設定するためのパラメータを計算するステップと、
計算された前記パラメータを前記第2歪補償回路に設定するステップと、
を所定頻度で実行させ、
前記第1歪は、非線形性歪及びメモリ効果歪を含み、
前記第2歪は、前記第1歪よりも時間的な変化が早い歪みであり、
前記所定頻度は、前記第1歪補償特性の更新頻度よりも高い頻度である、
コンピュータプログラム。 - 増幅器の出力に生じる第1歪を補償する第1歪補償回路に接続される第2歪補償回路を設定するためのコンピュータプログラムであって、
コンピュータに、
前記第2歪補償回路が有する歪補償特性を設定するためのパラメータを計算するステップと、
計算された前記パラメータを前記第2歪補償回路に設定するステップと、
を所定頻度で実行させ、
前記第1歪は、非線形性歪及びメモリ効果歪を含み、
前記第2歪補償回路は、第2歪を補償する回路であり、
前記第2歪は、前記第1歪よりも時間的な変化が早い歪みであり、
前記所定頻度は、前記第1歪補償回路が有する歪補償特性の更新頻度よりも高い頻度である、
コンピュータプログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/271,008 US11791776B2 (en) | 2018-08-29 | 2019-07-18 | Distortion compensation device, wireless communicator, predistorter, distortion compensation method, and computer program |
CN201980053069.1A CN112567628A (zh) | 2018-08-29 | 2019-07-18 | 失真补偿设备、无线通信器、预失真器、失真补偿方法和计算机程序 |
JP2020540132A JP7276344B2 (ja) | 2018-08-29 | 2019-07-18 | 歪補償装置、無線通信機、プリディストータ、歪補償方法、及びコンピュータプログラム |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018-160463 | 2018-08-29 | ||
JP2018160463 | 2018-08-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2020044831A1 true WO2020044831A1 (ja) | 2020-03-05 |
Family
ID=69645108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2019/028200 WO2020044831A1 (ja) | 2018-08-29 | 2019-07-18 | 歪補償装置、無線通信機、プリディストータ、歪補償方法、及びコンピュータプログラム |
Country Status (4)
Country | Link |
---|---|
US (1) | US11791776B2 (ja) |
JP (1) | JP7276344B2 (ja) |
CN (1) | CN112567628A (ja) |
WO (1) | WO2020044831A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018159021A1 (ja) * | 2017-03-02 | 2018-09-07 | 住友電気工業株式会社 | 歪補償装置及び歪補償方法 |
US11791776B2 (en) * | 2018-08-29 | 2023-10-17 | Sumitomo Electric Industries, Ltd. | Distortion compensation device, wireless communicator, predistorter, distortion compensation method, and computer program |
US20230179468A1 (en) * | 2021-12-06 | 2023-06-08 | Sumitomo Electric Device Innovations, Inc. | Dual-layered predistortion system for wireless communication |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005101908A (ja) * | 2003-09-25 | 2005-04-14 | Hitachi Kokusai Electric Inc | プリディストーション方式歪補償機能付き増幅器 |
JP2011176686A (ja) * | 2010-02-25 | 2011-09-08 | Nec Corp | 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法 |
US20130222059A1 (en) * | 2012-02-28 | 2013-08-29 | Telefonaktiebolaget L M Ericsson (Publ) | Fir/iir filter predistorter for power amplifiers exhibiting short-term and/or long-term memory effects |
JP2013247501A (ja) * | 2012-05-25 | 2013-12-09 | Panasonic Corp | 電力増幅装置 |
JP2017046122A (ja) * | 2015-08-25 | 2017-03-02 | 住友電気工業株式会社 | 歪補償装置 |
JP2017212478A (ja) * | 2016-05-23 | 2017-11-30 | 富士通株式会社 | 無線装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8005162B2 (en) * | 2007-04-20 | 2011-08-23 | Microelectronics Technology, Inc. | Dynamic digital pre-distortion system |
JP2014204148A (ja) | 2013-04-01 | 2014-10-27 | 住友電気工業株式会社 | 増幅装置、歪補償方法および歪補償プログラム |
WO2018159021A1 (ja) | 2017-03-02 | 2018-09-07 | 住友電気工業株式会社 | 歪補償装置及び歪補償方法 |
US11791776B2 (en) * | 2018-08-29 | 2023-10-17 | Sumitomo Electric Industries, Ltd. | Distortion compensation device, wireless communicator, predistorter, distortion compensation method, and computer program |
-
2019
- 2019-07-18 US US17/271,008 patent/US11791776B2/en active Active
- 2019-07-18 JP JP2020540132A patent/JP7276344B2/ja active Active
- 2019-07-18 CN CN201980053069.1A patent/CN112567628A/zh active Pending
- 2019-07-18 WO PCT/JP2019/028200 patent/WO2020044831A1/ja active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005101908A (ja) * | 2003-09-25 | 2005-04-14 | Hitachi Kokusai Electric Inc | プリディストーション方式歪補償機能付き増幅器 |
JP2011176686A (ja) * | 2010-02-25 | 2011-09-08 | Nec Corp | 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法 |
US20130222059A1 (en) * | 2012-02-28 | 2013-08-29 | Telefonaktiebolaget L M Ericsson (Publ) | Fir/iir filter predistorter for power amplifiers exhibiting short-term and/or long-term memory effects |
JP2013247501A (ja) * | 2012-05-25 | 2013-12-09 | Panasonic Corp | 電力増幅装置 |
JP2017046122A (ja) * | 2015-08-25 | 2017-03-02 | 住友電気工業株式会社 | 歪補償装置 |
JP2017212478A (ja) * | 2016-05-23 | 2017-11-30 | 富士通株式会社 | 無線装置 |
Also Published As
Publication number | Publication date |
---|---|
CN112567628A (zh) | 2021-03-26 |
US20210328553A1 (en) | 2021-10-21 |
JP7276344B2 (ja) | 2023-05-18 |
US11791776B2 (en) | 2023-10-17 |
JPWO2020044831A1 (ja) | 2021-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11632085B2 (en) | Distortion compensation device and distortion compensation method | |
US11115067B2 (en) | Multi-band linearization system | |
US8913690B2 (en) | Amplifier circuit and wireless communication equipment | |
KR101109861B1 (ko) | 전치 보상기 | |
KR101789924B1 (ko) | 적응형 디지털 전치 왜곡을 위한 디바이스 및 방법 | |
JP7276344B2 (ja) | 歪補償装置、無線通信機、プリディストータ、歪補償方法、及びコンピュータプログラム | |
US9306506B1 (en) | Apparatus and methods for dual loop power amplifier digital pre-distortion systems | |
US20130200948A1 (en) | Digital pre-distortion device and method for a broadband power amplifier | |
KR101386239B1 (ko) | 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법 | |
EP3007354B1 (en) | Distortion compensation apparatus and wireless communication apparatus | |
US11563409B2 (en) | Configurable non-linear filter for digital pre-distortion | |
US20150295545A1 (en) | Distortion compensation apparatus and wireless communication equipment | |
EP2136469B1 (en) | Method of high power amplifiers transfer function linearization by adaptively calculating main intermodulation products of radiofrequency harmonic cancellation | |
EP2375567B1 (en) | Distortion compensating circuit and radio base station | |
EP2768194B1 (en) | Implementation method of compensating filter and signal bandwidth compensating apparatus | |
JP2020036172A (ja) | 歪補償装置、歪補償方法、及びコンピュータプログラム | |
JP5004823B2 (ja) | 送信装置 | |
JP2020031335A (ja) | 歪補償装置、歪補償方法、及びコンピュータプログラム | |
US11658618B2 (en) | Distortion compensation device, distortion compensation method, and non-transitory computer-readable storage medium | |
KR102097521B1 (ko) | 고주파 증폭 장치 및 왜곡보상 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 19855288 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2020540132 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 19855288 Country of ref document: EP Kind code of ref document: A1 |