WO2020044690A1 - 表示装置及び表示装置の製造方法 - Google Patents

表示装置及び表示装置の製造方法 Download PDF

Info

Publication number
WO2020044690A1
WO2020044690A1 PCT/JP2019/021397 JP2019021397W WO2020044690A1 WO 2020044690 A1 WO2020044690 A1 WO 2020044690A1 JP 2019021397 W JP2019021397 W JP 2019021397W WO 2020044690 A1 WO2020044690 A1 WO 2020044690A1
Authority
WO
WIPO (PCT)
Prior art keywords
dam
display device
disposed
peripheral region
region
Prior art date
Application number
PCT/JP2019/021397
Other languages
English (en)
French (fr)
Inventor
大原　宏樹
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Priority to CN201980055857.4A priority Critical patent/CN112640578A/zh
Publication of WO2020044690A1 publication Critical patent/WO2020044690A1/ja
Priority to US17/185,967 priority patent/US20210184171A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/04—Sealing arrangements, e.g. against humidity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/868—Arrangements for polarized light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/87—Arrangements for heating or cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Definitions

  • the present invention relates to a display device and a method for manufacturing the display device.
  • a display element may be deteriorated by impurities such as moisture entering the inside.
  • impurities such as moisture entering the inside.
  • a sealing film in which an inorganic film and an organic film are stacked is provided.
  • the inorganic film may be formed in a predetermined region using a mask (see Patent Documents 4 to 9 below).
  • the sealing film When forming a sealing film by a CVD method using a mask, the sealing film is formed in a state where the mask is separated from the substrate. This is to prevent various films on the substrate from being damaged by contact with the mask. At this time, the sealing film forming material may flow from the gap between the mask and the substrate, and the sealing film may be formed up to the edge of the substrate. If there is a subsequent step of cutting the substrate itself along the cut line, cracks may occur in the sealing film, and the reliability of the display device may be reduced.
  • a thin display device may be manufactured using a flexible substrate so as to be capable of bending.
  • the sealing film is formed by a CVD method using a mask, if the alignment accuracy between the mask and the substrate is low or if the material of the sealing film adheres between the mask and the substrate, the film may be curved.
  • a sealing film is formed in a region to be sealed. When the sealing film is formed in the curved region, cracks and cracks may occur in the sealing film, and the display element may be deteriorated.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a display device and a method of manufacturing the display device in which the risk of cracks and cracks in the sealing film is reduced.
  • One embodiment of the present invention is a display having a display region for displaying an image, a first peripheral region disposed outside the display region, and a second peripheral region disposed outside the first peripheral region.
  • Another aspect of the present invention is a method of manufacturing a display device having a display area for displaying an image and a first peripheral area disposed outside the display area, wherein the first peripheral area includes a dam.
  • FIG. 2 is a schematic diagram schematically illustrating a pixel circuit and a peripheral circuit. It is a figure for explaining the relation between a large board and an individual substrate.
  • FIG. 4 is a diagram for explaining a IV-IV cross section of the display device.
  • FIG. 5 is a diagram for explaining a VV cross section of the display device.
  • FIG. 6 is a diagram for explaining a VI-VI cross section of the display device.
  • FIG. 7 is a diagram for explaining a VII-VII cross section of the display device.
  • FIG. 8 is a diagram for describing a VIII-VIII cross section of the display device. It is a figure for explaining a curved display.
  • FIG. 5 is a flowchart illustrating a method for manufacturing a display device.
  • FIG. 7 is a diagram for describing the method for manufacturing the display device.
  • FIG. 7 is a diagram for describing the method for manufacturing the display device.
  • FIG. 1 is a plan view showing an example of the display device 100 according to the embodiment.
  • An example of the display device 100 is an organic EL display device.
  • the display device 100 includes a display area 102, a first peripheral area 104, and a second peripheral area 106.
  • the display area 102 is configured by pixels including a light emitting area.
  • pixels configured by combining a plurality of unit pixels (sub-pixels) of red (R), green (G), and blue (B) are arranged in a matrix.
  • the pixel displays a full-color image.
  • the first peripheral area 104 is arranged outside the display area 102. Specifically, the first peripheral area 104 is disposed on both sides of the display area 102 in the X and Y directions. In addition.
  • the X direction is a horizontal direction in the drawing, and the Y direction is a vertical direction in the drawing.
  • the second peripheral region 106 is provided at at least one position outside the first peripheral region 104. In the present embodiment, the second peripheral region 106 is provided below the first peripheral region 104 and is curved as shown in FIG.
  • the display device 100 includes an inner dam 108, an outer dam 110, a resin part 112, a touch sensor, a terminal part 122, an FPC 124, and a driving IC 126.
  • the inner dam 108 is disposed in the first peripheral area 104. Specifically, the inner dam 108 is arranged at least in the first peripheral area 104 located between the display area 102 and the second peripheral area 106. In the embodiment shown in FIG. 1, the inner dam 108 is arranged in the first peripheral area 104 so as to surround the display area 102.
  • the outer dam 110 is arranged outside the inner dam 108. Specifically, the outer dam 110 is arranged outside the inner dam 108 at least in the first peripheral area 104 located between the display area 102 and the second peripheral area 106. In the embodiment shown in FIG. 1, the outer dam 110 is disposed so as to surround the inner dam 108 in the first peripheral region 104.
  • the resin portion 112 is formed between the inner dam 108 and the outer dam 110 so as to be higher than the inner dam 108 and the outer dam 110. Specifically, for example, as shown in FIG. 1, the resin portion 112 is formed over the entire region between the inner dam 108 and the outer dam 110.
  • the touch sensor includes the plurality of electrodes 114, the wiring 116 to be connected, the wiring, and a part of the driving IC 126, and detects a touched position.
  • the electrode 114 is disposed so as to overlap a sealing film 418 (described later).
  • the electrode 114 is disposed so as to overlap the sealing film 418 disposed in the display region 102, and includes a plurality of pairs of a drive electrode and a detection electrode.
  • the plurality of pairs of the drive electrode and the detection electrode are arranged apart from each other in the X direction and the Y direction, and form a mutual capacitance.
  • the drive electrodes are a plurality of diamond-shaped electrodes 114 arranged side by side in the X and Y directions.
  • the plurality of drive electrodes arranged side by side in the X direction are electrically connected to each other by wirings 116 connecting the respective diamond-shaped portions.
  • the plurality of drive electrodes arranged side by side in the Y direction are not electrically connected.
  • the detection electrode is a plurality of diamond-shaped electrodes 114 arranged side by side in the X and Y directions.
  • the plurality of detection electrodes arranged in the X direction are not electrically connected to each other.
  • the plurality of detection electrodes arranged side by side in the Y direction are electrically connected by the wiring 116 connecting the rhombic portions.
  • the shape of each of the drive electrode and the detection electrode may be a shape other than the rhombus.
  • a wiring 116 connecting a plurality of drive electrodes arranged in the X direction and a wiring 116 connecting a plurality of detection electrodes arranged in the Y direction are formed in different layers (see FIG. 8B). ).
  • the drive electrode and the detection electrode are formed so as not to be electrically connected.
  • the pair of the drive electrode and the detection electrode is arranged close to each other so that each of them becomes an electrode of a capacitor to form a capacitance.
  • the electrode 114 is formed in a mesh shape. Specifically, the hole provided in the electrode 114 is arranged at a position overlapping with a region from which light is emitted so that the electrode 114 does not block light emitted from the pixel.
  • the electrode 114 can be formed using a metal having low electric resistance. In addition, by reducing the electric resistance of the electrode 114, the sensitivity of the touch sensor can be improved.
  • the lead wiring is electrically connected to the electrode 114 and is arranged in the first peripheral region 104. Specifically, one wiring is arranged for each column and one row of the drive electrode and the detection electrode that are electrically connected. Each lead-out wiring electrically connects the terminal portion 122 and the electrode 114 via the first peripheral region 104 and the second peripheral region 106.
  • the routing wiring is arranged on the inner dam 108, the resin portion 112, and the outer dam 110 in the first peripheral region 104. As shown in FIG. 1, the lead wiring has a first lead wiring 118 and a second lead wiring 120 arranged in different layers, and the first lead wiring 118 and the second lead wiring 120 are connected to the first peripheral region 104. May be connected.
  • the touch sensor detects the touched position based on the voltage of the detection electrode that fluctuates according to the signal input to the drive electrode. Specifically, a drive signal is input to the drive electrode. The voltage of the detection electrode changes according to the drive signal via the capacitance. The touch sensor detects a touched position based on a voltage change of the detection electrode.
  • the FPC 124 is connected to the terminal unit 122.
  • the FPC 124 is formed of a resin and has flexibility.
  • the drive IC 126 is disposed on the FPC 124 and supplies power and signals to circuits formed in the touch sensor and the display area 102. Specifically, for example, the drive IC 126 applies a potential for conducting between a source and a drain to a scanning signal line of a pixel transistor arranged corresponding to each of a plurality of sub-pixels forming one pixel. At the same time, a current corresponding to the gradation value of the sub-pixel flows through each pixel transistor data signal line. With the driving IC 126, the display device 100 displays an image in the display area 102. Further, the drive IC 126 generates a signal to be input to the drive electrode, and detects the touched position based on the voltage of the detection electrode.
  • FIG. 2 is a schematic diagram schematically showing a pixel circuit and a peripheral circuit included in the display device 100.
  • the display device 100 includes a pixel array unit 4 that displays an image, and a driving unit that drives the pixel array unit 4.
  • the organic light emitting diodes 6 and the pixel circuits 8 are arranged in a matrix corresponding to the pixels.
  • the pixel circuit 8 includes a lighting TFT (thin film transistor) 10, a driving TFT 12, a capacitor 14, and the like.
  • the driving unit includes the scanning line driving circuit 20, the video line driving circuit 22, the driving power supply circuit 24, and the control device 26, drives the pixel circuit 8, and controls the light emission of the organic light emitting diode 6.
  • the scanning line driving circuit 20 is connected to a scanning signal line 28 provided for each horizontal row of pixels (pixel row).
  • the scanning line driving circuit 20 sequentially selects the scanning signal lines 28 according to the timing signal input from the control device 26, and applies a voltage for turning on the lighting TFT 10 to the selected scanning signal lines 28.
  • the video line drive circuit 22 is connected to the video signal lines 30 provided for each of the vertical arrangement of pixels (pixel columns).
  • the video line driving circuit 22 receives a video signal from the control device 26 and, in accordance with the selection of the scanning signal line 28 by the scanning line driving circuit 20, applies a voltage corresponding to the video signal of the selected pixel row to each video signal line 30. Output to The voltage is written to the capacitor 14 via the lighting TFT 10 in the selected pixel row.
  • the driving TFT 12 supplies a current corresponding to the written voltage to the organic light emitting diode 6, whereby the organic light emitting diode 6 of the pixel corresponding to the selected scanning signal line 28 emits light.
  • the driving power supply circuit 24 is connected to a driving power supply line 32 provided for each pixel column, and supplies a current to the organic light emitting diode 6 via the driving power supply line 32 and the driving TFT 12 of the selected pixel row.
  • the lower electrode of the organic light emitting diode 6 is connected to the driving TFT 12.
  • the upper electrode 416 (see FIG. 4) of each organic light emitting diode 6 is constituted by an electrode common to the organic light emitting diodes 6 of all pixels.
  • the lower electrode 410 (see FIG. 4) is configured as an anode (anode)
  • the upper electrode 416 becomes a cathode (cathode) and a low potential is input.
  • the lower electrode 410 is configured as a cathode (cathode)
  • a low potential is input
  • the upper electrode 416 becomes an anode (anode) and receives a high potential.
  • the display device 100 is a piece obtained by cutting a large plate 300 on which a plurality of the display devices 100 are arranged. Specifically, as shown in FIG. 3, a plurality of display devices 100 are arranged on one large plate 300 before being separated. As described later, the display device 100 is formed by forming a circuit in the display area 102 in a state of the large plate 300 and then cutting the circuit. Therefore, a part of the outer edge of the first peripheral region 104 becomes a cut surface of the large plate 300.
  • FIG. 4 is a diagram showing a cross section taken along line IV-IV of FIG.
  • FIG. 5 is a diagram showing a VV cross section of FIG.
  • FIG. 6 is a diagram showing a section taken along line VI-VI of FIG.
  • FIG. 7 is a diagram showing a cross section taken along line VII-VII of FIG.
  • FIG. 8A is an enlarged view of 800 part of FIG.
  • FIG. 8B is a view showing a cross section taken along line VIII-VIII in FIGS. 1 and 8A.
  • FIG. 1 illustrates the wiring 116 connected to the plurality of electrodes 114, but FIG. 8A is different in that a first electrode layer 502 and a second electrode layer 422 are illustrated.
  • FIG. 8B is a diagram in which a layer below the sealing flattening film 428 is omitted.
  • the display device 100 includes a substrate 402, a circuit layer 404, a third metal 406, a first planarization film 408, a second planarization film 602, and a resin portion. 112, a lower electrode 410, a rib 412, an EL layer 414, an upper electrode 416, a sealing film 418, a first electrode layer 502, an inter-sensor insulating layer 420, a second electrode layer 422, And a coat 424. 4 to 7, illustration of the spacer 910 and the like shown in FIG. 9 is omitted.
  • the substrate 402 is formed of a flexible material such as glass or polyimide, for example.
  • the display device 100 can be curved by using a flexible material.
  • the circuit layer 404 includes an insulating layer, a source electrode, a drain electrode, a gate electrode, a semiconductor layer, a passivation layer 405, and the like on an upper layer of the substrate 402.
  • a transistor is formed using the source electrode, the drain electrode, the gate electrode, and the semiconductor layer.
  • the transistor controls, for example, a current flowing to an EL layer 414 formed in a pixel.
  • the third metal 406 is disposed on the passivation layer 405 included in the circuit layer 404. Specifically, the third metal 406 is disposed on the passivation layer 405 in the display area 102. Further, the third metal 406 is disposed on the source electrode and the second planarization film 602 in a region of the first peripheral region 104 where the passivation layer 405 is not provided. The third metal 406 disposed in the first peripheral region 104 is exposed at the terminal 122.
  • the first flattening film 408 is disposed in the display region 102 and the first peripheral region 104. Specifically, the first planarization film 408 is disposed on the circuit layer 404 and the third metal 406 in the display region 102, respectively.
  • the first flattening film 408 disposed in the display region 102 prevents a short circuit between the lower electrode 410 and an electrode included in the circuit layer 404, and also flattens a step formed by a wiring or a transistor disposed in the circuit layer 404. .
  • the first planarization film 408 is separately arranged at two places in the first peripheral region 104. Specifically, as shown in FIGS. 4 to 6, the first planarization film 408 is formed in the first peripheral region 104 so as to be spaced apart from each other at two positions in a cross-sectional view and to be convex.
  • the inner first planarization film 408 of the two first planarization films 408 arranged in the first peripheral region 104 is formed as the inner dam 108 for blocking the sealing planarization film 428.
  • the outer first planarization film 408 is formed as a part of the outer dam 110.
  • Each of the two first planarization films 408 formed in the first peripheral region 104 is formed so as to surround the display region 102 in plan view.
  • the inner dam 108 and the outer dam 110 are desirably formed with a height of 20 ⁇ m to 50 ⁇ m.
  • the distance between the outer edge of the inner dam 108 and the inner edge of the outer dam 110 is desirably 150 ⁇ m or less.
  • the second planarization film 602 is disposed in the first peripheral region 104. Specifically, as shown in FIG. 6, the second planarization film 602 is disposed on the passivation layer 405 and the substrate 402 in the first peripheral region 104.
  • the second flattening film 602 prevents disconnection of the third metal 406 disposed above by flattening a lower step.
  • the resin portion 112 is formed between the inner dam 108 and the outer dam 110 so as to be higher than the inner dam 108 and the outer dam 110. Specifically, as shown in FIGS. 4 to 6, the resin portion 112 is disposed between the inner dam 108 and the outer dam 110 so as to surround the display area 102. The resin portion 112 is formed higher than the inner dam 108 and the outer dam 110. The outer edge of the resin portion 112 on the inner dam 108 side is located above the inner dam 108, and the outer edge of the resin portion 112 on the outer dam 110 side is located above the outer dam 110. The outer edge of the resin part 112 may be located outside the outer dam 110 as long as the outer edge is inside the outer edge of the display device 100.
  • the resin portion 112 has a concave portion 702 in a region overlapping with the routing wiring in plan view. More specifically, as shown in FIG. 7, the resin portion 112 has the same number of recesses 702 as the number of lead-out wirings. In addition, the resin portion 112 in a region that does not overlap with the routing wiring illustrated in FIG. 4 is formed higher than the resin portion 112 in a region that overlaps with the routing wiring illustrated in FIG. The routing wiring is arranged on the concave portion 702. Although FIG. 7 is a diagram showing a cross section of a side along the Y direction, the concave portion 702 is also provided on a side of the resin portion 112 along the X direction.
  • the lower electrode 410 is disposed on the first planarization film 408. Specifically, the lower electrode 410 is electrically connected to a source or drain electrode of a transistor formed in the circuit layer 404 through a contact hole formed in the first planarization film 408 in the display region 102. It is formed as follows.
  • the rib 412 is disposed on the first planarization film 408. Specifically, in the display region 102, the rib 412 is formed so as to surround a region where the EL layer 414 emits light. In addition, as shown in FIG. 6, the rib 412 disposed in the first peripheral region 104 is formed as a part of the outer dam 110.
  • the EL layer 414 is formed on the lower electrode 410. Specifically, the EL layer 414 is formed on the lower electrode 410 and the end of the rib 412 in the display region 102.
  • the EL layer 414 is formed by stacking a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer.
  • the light emitting layer emits light by, for example, recombination of holes injected from the lower electrode 410 and electrons injected from the upper electrode 416.
  • the hole injection layer, the hole transport layer, the electron transport layer, and the electron injection layer are the same as in the related art, and thus description thereof is omitted.
  • the light emitting layer is formed using a material that emits red, green, and blue light.
  • the upper electrode 416 is formed on the EL layer 414, and causes a light-emitting layer included in the EL layer 414 to emit light by flowing a current between the upper electrode 416 and the lower electrode 410.
  • the upper electrode 416 is formed of, for example, a transparent conductive film including a metal such as ITO or IZO, or a light-transmissive metal thin film made of AgMg.
  • the sealing film 418 is disposed so as to overlap the display region 102 in a plan view. Specifically, the sealing film 418 is disposed so as to cover the entire display region 102 and a part of the first peripheral region 104. The outer edge of the sealing film 418 on the second peripheral region 106 side is located on the resin portion 112 or the outer dam 110.
  • the sealing film 418 includes a lower barrier film 426, a sealing flattening film 428, and an upper barrier film 430.
  • the lower barrier film 426 is formed so as to cover the upper electrode 416 in the display region 102.
  • the sealing flattening film 428 is disposed inside the inner dam 108 so as to cover the lower barrier film 426.
  • the sealing flattening film 428 flattens unevenness of the lower barrier film 426.
  • the upper barrier film 430 is formed so as to cover the lower barrier film 426 and the sealing flattening film 428.
  • the lower barrier film 426 and the upper barrier film 430 are formed of an inorganic material that does not transmit moisture, such as SiN.
  • the sealing flattening film 428 is formed of, for example, acrylic or epoxy.
  • the sealing film 418 can prevent deterioration of the EL layer 414 due to entry of moisture into the EL layer 414.
  • the sealing film 418 is not limited to the above structure, and may be a single layer or two layers, or may be configured by four or more layers.
  • the outer edges of the lower barrier film 426 and the upper barrier film 430 on the second peripheral region 106 side are located on the resin portion 112 or the outer dam 110. In FIG. 4, the outer edges of the lower barrier film 426 and the upper barrier film 430 on the second peripheral region 106 side are located on the resin portion 112.
  • the first electrode layer 502 is disposed on the sealing film 418. Specifically, the first electrode layer 502 is the wiring 116 that electrically connects the plurality of electrodes 114 arranged in the Y direction. Further, as shown in FIG. 8B, the first electrode layer 502 is electrically connected to the second electrode layer 422 through a contact hole 802 provided in the inter-sensor insulating layer 420. The first electrode layer 502 receives a drive signal or outputs a detection signal through the second electrode layer 422. As shown in FIG. 8B, the first electrode layer 502 provided in a region where the connecting wiring 116 overlaps in plan view electrically connects the electrodes 114 arranged side by side in the Y direction. Note that the second electrode layer 422 connected to the first electrode layer 502 is a part of the routing wiring. FIG. 4 is a cross-sectional view of a region where the first electrode layer 502 is not arranged.
  • the inter-sensor insulating layer 420 is disposed on the first electrode layer 502. Specifically, as shown in FIGS. 4 to 6, in a region where the first electrode layer 502 is not disposed, the inter-sensor insulating layer 420 is disposed so as to cover the sealing film 418. The inter-sensor insulating layer 420 is disposed so as to cover the first electrode layer 502 except for a region where the contact hole 802 is provided (see FIGS. 5, 6, and 8B). Further, as shown in FIG. 8B, in a region where the connecting wirings 116 overlap in a plan view, the drive electrode and the detection electrode (the first electrode layer 502 and the second electrode layer 422) are formed by the inter-sensor insulating layer 420. Are formed so as not to be electrically connected.
  • the second electrode layer 422 is disposed on the inter-sensor insulating layer 420. Specifically, as shown in FIG. 4, the second electrode layers 422 are disposed on the inter-sensor insulating layer 420 at regular intervals. The gap where the second electrode layer 422 is not disposed corresponds to a hole of the mesh. In addition, as shown in FIGS. 5 and 6, in a cross-sectional view in a region formed to extend in the X direction, the second electrode layer 422 is formed without a break. Further, as shown in FIG. 8B, the second electrode layer 422 provided in a region where the connecting wiring 116 overlaps in plan view electrically connects the electrodes 114 arranged side by side in the X direction.
  • the wiring 116 to be connected includes the first electrode layer 502 and the second electrode layer 422.
  • the overcoat 424 is formed on the sealing film 418.
  • the overcoat 424 protects each layer disposed below.
  • FIG. 9 is a diagram showing a schematic cross section of the display device 100 in the vicinity of the second peripheral region 106.
  • the display device 100 includes a substrate 402, a protective film 902, a polarizing plate 904, a reinforcing film 906, a heat diffusion sheet 908, a spacer 910, an FPC 124, and a reinforcing resin 912. Including.
  • the substrate 402 is curved in the second peripheral region 106. Note that layers such as the circuit layer 404 and the sealing film 418 are arranged over the substrate 402, but are not illustrated in FIG.
  • the protective film 902 is disposed on the substrate 402.
  • the protective film 902 is a film that protects each layer disposed on the substrate 402.
  • the polarizing plate 904 reduces reflection of external light incident on the display device 100. Thereby, the visibility of the display device 100 is improved.
  • the reinforcing film 906 is a film for reinforcing the display device 100.
  • the reinforcing film 906 is arranged in flat regions on the front and back surfaces of the display device 100 in a curved state.
  • the heat diffusion sheet 908 is a sheet for diffusing the heat of the display device 100. Specifically, the heat diffusion sheet 908 diffuses heat generated in a drive circuit arranged around the display device 100 to the entire display device 100. This prevents a state where only a part of the display device 100 becomes high in temperature.
  • the spacer 910 is arranged between the front-side portion and the rear-side portion of the folded display device 100.
  • the spacer 910 keeps the distance between the front side portion and the back side portion at a certain value or more. Accordingly, even when pressure in the thickness direction is applied to the display device 100, the curvature of the second peripheral region 106 is kept within an allowable range.
  • the end of the spacer 910 is formed to have a curved surface having a curvature corresponding to the back surface of the second peripheral region 106.
  • the FPC 124 is connected to the terminal section 122 of the substrate 402.
  • a driving IC 126 for controlling lighting of a pixel is arranged.
  • the reinforcing resin 912 is a resin for reinforcing the display device 100.
  • the reinforcing resin 912 is disposed in the second peripheral region 106 of the display device 100 in a curved state.
  • the reinforcing resin 912 is applied to the bent region of the display device 100.
  • a configuration in which the reinforcing resin 912 is not attached to the second peripheral region 106 may be adopted. According to this configuration, the flexibility of the second peripheral region 106 can be increased, and the display device 100 can be curved with a smaller radius of curvature. As the radius of curvature of the second peripheral region 106 decreases, the size of the folded display device 100 in plan view also decreases, and the thickness of the folded display device 100 also decreases.
  • the outer edge of the sealing film 418 on the side of the second peripheral region 106 is located above the resin portion 112 or the outer dam 110. That is, the sealing film 418 is not disposed on the cut surfaces of the second peripheral region 106 and the large plate 300. Accordingly, it is possible to prevent the sealing film 418 from cracking due to the curvature of the display device 100 or the cutting of the large plate 300. Therefore, it is possible to prevent the moisture from invading through the cracks in the sealing film 418 as an intrusion path, thereby preventing the display element from deteriorating.
  • FIG. 10A is an enlarged plan view of a left end portion of a display device 100 according to a modification.
  • FIG. 10B is a diagram showing a XX cross section of FIG.
  • FIG. 10C is a diagram showing a cross section taken along the line X′-X ′ in FIG.
  • a cover resin 1002 is provided on the resin portion 112 in order to smooth unevenness due to the scratch.
  • the cover resin 1002 is disposed between the inner dam 108 and the outer dam 110 so as to cover the entire resin portion 112.
  • One recess 702 is provided for each first routing wiring 118. Since the lower layer of the first wiring 118 is flattened by the cover resin 1002, disconnection of the first wiring 118 due to unevenness of the scratch can be prevented.
  • FIG. 11A is a plan view in which a left end portion of a display device 100 according to another modification is enlarged.
  • 11B is a diagram showing a cross section taken along the line XI-XI of FIG.
  • FIG. 11C is a diagram showing a cross section taken along the line XI′-XI ′ of FIG.
  • the cover resin 1002 is disposed between the inner dam 108 and the outer dam 110 so as to cover the entire resin portion 112 except for the region where the concave portion is provided.
  • One recess 702 is provided for each of the plurality of first routing wirings 118.
  • the first routing wiring 118 is arranged so as to pass through a region where the concave portion 702 is provided.
  • two first wirings 118 are arranged in the upper concave portion 702, and three first wirings 118 are arranged in the lower concave portion 702.
  • the mask 1302 is arranged on the upper surface of the cover resin 1002.
  • the depth of the concave portion 702 can be increased. Therefore, when the mask 1302 is disposed on the upper surface of the cover resin 1002, the mask 1302 can be prevented from contacting the surface of the resin portion 112 and causing the surface of the resin portion 112 to have unevenness. Therefore, since the lower layer of the first routing wiring 118 becomes flat, disconnection of the first routing wiring 118 due to unevenness of the scratch can be prevented.
  • the arrangement layout of the first routing wiring 118 and the concave portion 702 is not limited to the modified example, and may be applied in the above embodiment. Further, the number of the concave portions 702 and the number of the first lead-out wirings 118 arranged in one concave portion 702 are not limited to the above.
  • FIG. 12 is a flowchart illustrating a method of manufacturing the display device 100.
  • each layer from the circuit layer 404 to the lower electrode 410 is formed (S1202). Since this step is the same as in the related art, detailed description will be omitted.
  • the dam agent is patterned (S1204). Specifically, after the dam agent is disposed over the entire display region 102 and the curved region 106, the first flattening film 408, the inner dam 108, and the region other than the region where a part of the outer dam 110 is formed. Is removed. Thereby, the first planarization film 408, the inner dam 108, and a part of the outer dam 110 are formed.
  • the dam agent may be formed in the same shape as described above from the beginning by applying a dam agent or the like.
  • layers from the third metal 406 to the upper electrode 416 are formed (S1206).
  • a part of the rib 412 is formed as another part of the outer dam 110.
  • the resin part 112 is formed (S1208). Specifically, the resin portion 112 is formed by applying a resin material and then irradiating ultraviolet rays to cure the resin material.
  • the resin portion 112 may be formed by another method as long as it fills the space between the inner dam 108 and the outer dam 110 and is formed higher than the inner dam 108 and the outer dam 110.
  • the mask 1302 is arranged on the resin part 112, and the sealing film 418 is formed (S1210). Specifically, as shown in FIG. 13, mask 1302 is arranged in contact with resin portion 112. The mask 1302 has an opening in a region where the sealing film 418 is formed. Then, the lower barrier film 426 is formed at a position corresponding to the opening of the mask 1302 by the CVD method. After the liquid resin material is disposed in the display region 102, the sealing flattening film 428 is cured by being irradiated with ultraviolet rays. Here, since the liquid resin material is blocked by the inner dam 108, the sealing flattening film 428 is formed inside the inner dam 108. The upper barrier film 430 is formed at a position corresponding to the opening of the mask 1302 by the CVD method similarly to the lower barrier film 426.
  • the cover resin 1002 is formed (S1212).
  • the cover resin 1002 is arranged in a region where the mask 1302 is in contact.
  • the individual pieces of the display device 100 are cut out from the large plate 300 (S1214).
  • Individual pieces of the plurality of display devices 100 are cut out from one large plate 300.
  • the sealing film 418 is formed using the mask 1302 in S1208, the sealing film 418 does not exist on the cut surface.
  • the cut-out display device 100 is curved (S1216). Specifically, after the polarizing plate 904, the protective film 902, and the reinforcing film 906 are attached, the display device 100 is curved while the spacer 910 is pressed. Thus, the display device 100 is in the state shown in FIG. Here, since the sealing film 418 is formed using the mask 1302 in S1208, the sealing film 418 does not exist in the curved region (the second peripheral region 106).
  • the sealing film 418 is formed by the CVD method using the mask 1302. Since the outer edge of the sealing film 418 can be accurately controlled, the sealing film 418 can be prevented from being disposed on the cut surface of the second peripheral region 106 and the large plate 300. Therefore, it is possible to prevent the moisture from invading through the cracks in the sealing film 418 as an intrusion path, thereby preventing the display element from being deteriorated.
  • the sealing film 418 may be formed in a state where the mask 1302 does not contact the resin portion 112. Specifically, as shown in FIG. 14, the sealing film 418 may be formed in a state where a gap is provided between the upper surface of the resin portion 112 and the mask 1302. In this case, the sealing film 418 is also formed below the end of the mask 1302, but by using the mask 1302, the outer edge of the sealing film 418 can be controlled more accurately than in the related art. Further, by providing a gap between the mask 1302 and the resin portion 112, the step of providing the cover resin 1002 (S1212) can be omitted.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

封止膜のクラック及び亀裂が生じるリスクを低減した表示装置及び表示装置の製造方法を提供する。画像を表示する表示領域と、前記表示領域の外側に配置された第１周辺領域と、前記第１周辺領域の外側に配置された第２周辺領域と、を有する表示装置であって、前記表示領域と前記第２周辺領域の間に位置する前記第１周辺領域に配置されたインナーダムと、前記第１周辺領域において、前記インナーダムの外側に配置されたアウターダムと、前記インナーダムと前記アウターダムの間に、前記インナーダム及び前記アウターダムより高く形成された樹脂部と、平面視で前記表示領域と重ねて配置された封止膜と、を有し、前記封止膜の前記第２周辺領域側の外縁は、前記樹脂部または前記アウターダムの上に位置する。

Description

表示装置及び表示装置の製造方法
　本発明は、表示装置及び表示装置の製造方法に関する。
　有機ＥＬ表示装置等の表示装置は、内部に水分等の不純物が侵入することによって、表示素子が劣化する場合がある。当該不純物の侵入を防止するため、例えば、無機膜と有機膜が積層された封止膜が設けられる。
　封止膜に含まれる有機膜を形成する方法として、液体状の樹脂を配置し、硬化すること方法が知られている。この際、液体状の樹脂が所定の領域から溢れることを防止するために、ダム剤が設けられる（下記特許文献１乃至３参照）。
　また、封止膜に含まれる無機膜を形成する方法として、ＣＶＤ法が知られている。この際、無機膜は、マスクを用いて所定の領域に形成される場合もある（下記特許文献４乃至９参照）。
米国特許出願公開第２０１５／０２２８９２７号明細書 米国特許出願公開第２０１４／０１３２１４８号明細書 米国特許出願公開第２０１５／０３８０６８５号明細書 特開２００８－０３８１７８号公報 特開２０１６－００３３８３号公報 特開２０１６－００３３８４号公報 特開２０１１－０７６７５９号公報 特開２０１７－１５００１７号公報 特開２０１２－０３１４７３号公報
　マスクを用いたＣＶＤ法によって封止膜を形成する場合、封止膜は、マスクを基板から離した状態で形成される。これは基板上の各種の膜が、マスクとの接触によってダメージを受けることを回避するためである。この際、マスクと基板の隙間から封止膜形成材料が流れ込み、基板端部にまで封止膜が形成されてしまうことがある。この後にカットラインに沿って基板自体を切断する工程がある場合、封止膜にクラックが生じ、表示装置の信頼性が低下する恐れがある。
　また、特に近年、薄型の表示装置は、可撓性を有する基板を用いて、湾曲できるように作製される場合がある。マスクを用いたＣＶＤ法によって封止膜が形成される場合であっても、マスクと基板のアライメント精度が低い場合やマスクと基板の間に封止膜の材料が付着した場合には、湾曲される領域に封止膜が形成される。湾曲される領域に封止膜が形成されている場合、封止膜にクラックや亀裂が生じ、表示素子が劣化するおそれがある。
　本発明は、上記課題に鑑みてなされたものであって、その目的は、封止膜のクラック及び亀裂が生じるリスクを低減した表示装置及び表示装置の製造方法を提供することにある。
　本発明の一態様は、画像を表示する表示領域と、前記表示領域の外側に配置された第１周辺領域と、前記第１周辺領域の外側に配置された第２周辺領域と、を有する表示装置であって、前記表示領域と前記第２周辺領域の間に位置する前記第１周辺領域に配置されたインナーダムと、前記第１周辺領域において、前記インナーダムの外側に配置されたアウターダムと、前記インナーダムと前記アウターダムの間に、前記インナーダム及び前記アウターダムより高く形成された樹脂部と、平面視で前記表示領域と重ねて配置された封止膜と、を有し、前記封止膜の前記第２周辺領域側の外縁は、前記樹脂部または前記アウターダムの上に位置する、ことを特徴とする。
　本発明の他の一態様は、画像を表示する表示領域と、前記表示領域の外側に配置された第１周辺領域と、を有する表示装置の製造方法であって、前記第１周辺領域にダム剤を配置する工程と、前記ダム剤をパターニングして、内側のインナーダムと外側のアウターダムを形成する工程と、前記インナーダムと前記アウターダムの間に、前記インナーダム及び前記アウターダムより高く樹脂部を形成する工程と、前記樹脂部の上にエッジが位置するマスクを配置し、前記表示領域に封止膜を形成する工程と、前記第１周辺領域の外側の領域で、前記表示装置を湾曲する工程と、を有することを特徴とする。
本発明の実施形態に係る表示装置を概略的に示す図である。 画素回路及び周辺回路の概略を示す模式図である。 大板と個片の基板との関係について説明するための図である。 表示装置のIV-IV断面について説明するための図である。 表示装置のV-V断面について説明するための図である。 表示装置のVI-VI断面について説明するための図である。 表示装置のVII-VII断面について説明するための図である。 表示装置のVIII-VIII断面について説明するための図である。 湾曲した表示装置を説明するための図である。 カバー樹脂を設けた変形例を説明するための図である。 カバー樹脂を設けた他の変形例を説明するための図である。 表示装置の製造方法について説明するフローチャートである。 表示装置の製造方法について説明するための図である。 表示装置の製造方法について説明するための図である。
　以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実施の形態に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
　さらに、本発明の実施形態の詳細な説明において、ある構成物と他の構成物の位置関係を規定する際、「上に」「下に」とは、ある構成物の直上あるいは直下に位置する場合のみでなく、特に断りの無い限りは、間にさらに他の構成物を介在する場合を含むものとする。
　図１は、実施形態に係る表示装置１００の例を示す平面図である。表示装置１００の例として、有機ＥＬ表示装置を挙げる。
　表示装置１００は、表示領域１０２と、第１周辺領域１０４と、第２周辺領域１０６と、を有する。具体的には、表示領域１０２は、発光領域を含む画素によって構成される。表示領域１０２には、例えば赤（Ｒ）、緑（Ｇ）及び青（Ｂ）からなる複数色の単位画素（サブピクセル）を組み合わせて構成される画素がマトリクス状に配置される。画素によって、フルカラーの画像が表示される。
　第１周辺領域１０４は、表示領域１０２の外側に配置される。具体的には、第１周辺領域１０４は、表示領域１０２のＸ方向及びＹ方向の両側に配置される。なお。Ｘ方向は、図面上左右方向であって、Ｙ方向は、図面上上下方向である。第２周辺領域１０６は、第１周辺領域１０４の外側に、少なくとも１か所に設けられる。本実施形態では、第２周辺領域１０６は、第１周辺領域１０４の下側に設けられ、図９に示すように湾曲される。
　また、表示装置１００は、インナーダム１０８と、アウターダム１１０と、樹脂部１１２と、タッチセンサと、端子部１２２と、ＦＰＣ１２４と、駆動ＩＣ１２６と、を有する。インナーダム１０８は、第１周辺領域１０４に配置される。具体的には、インナーダム１０８は、少なくとも表示領域１０２と第２周辺領域１０６の間に位置する第１周辺領域１０４に配置される。図１に示す実施例では、インナーダム１０８は、表示領域１０２を囲うように、第１周辺領域１０４に配置される。
　アウターダム１１０は、インナーダム１０８の外側に配置される。具体的には、アウターダム１１０は、少なくとも表示領域１０２と第２周辺領域１０６の間に位置する第１周辺領域１０４において、インナーダム１０８の外側に配置される。図１に示す実施例では、アウターダム１１０は、第１周辺領域１０４において、インナーダム１０８を囲うように配置される。
　樹脂部１１２は、インナーダム１０８とアウターダム１１０の間に、インナーダム１０８及びアウターダム１１０より高く形成される。具体的には、例えば図１に示すように、樹脂部１１２は、インナーダム１０８とアウターダム１１０に挟まれた領域全体に形成される。
　タッチセンサは、複数の電極１１４と、接続する配線１１６と、引き回し配線と、駆動ＩＣ１２６の一部と、を含み、タッチされた位置を検出する。電極１１４は、封止膜４１８（後述）に重ねて配置される。具体的には、電極１１４は、表示領域１０２に配置された封止膜４１８に重ねて配置され、駆動電極と検出電極の複数のペアを含む。駆動電極及び検出電極の複数のペアは、Ｘ方向及びＹ方向に離間して配置され、相互に静電容量を形成する。例えば、駆動電極は、Ｘ方向及びＹ方向に並べて配置された複数の菱形状の電極１１４である。また、Ｘ方向に並べて配置された複数の駆動電極は、各菱形状の部分を接続する配線１１６によって、それぞれ電気的に接続される。一方、Ｙ方向に並べて配置された複数の駆動電極は、電気的に接続されない。
　検出電極は、Ｘ方向及びＹ方向に並べて配置された複数の菱形状の電極１１４である。また、Ｘ方向に並べて配置された複数の検出電極は、それぞれ電気的に接続されない。一方、Ｙ方向に並べて配置された複数の検出電極は、各菱形状の部分を接続する配線１１６によって、電気的に接続される。なお、駆動電極及び検出電極の形状はいずれも菱形以外の形状であってもよい。
　Ｘ方向に並べて配置された複数の駆動電極を接続する配線１１６と、Ｙ方向に並べて配置された複数の検出電極を接続する配線１１６と、は異なる層に形成される（図８（ｂ）参照）。これにより、駆動電極と検出電極とは電気的に接続しないように形成される。また、駆動電極と検出電極のペアは、それぞれがコンデンサの電極となって静電容量を形成するように近接して配置される。
　また、電極１１４は、メッシュ状に形成される。具体的には、電極１１４が画素から出射される光を遮らないように、電極１１４に設けられた孔は、光が出射される領域と重複する位置に配置される。メッシュ状に形成することにより、電極１１４を電気抵抗の小さい金属で形成することができる。また、電極１１４の電気抵抗を低減することで、タッチセンサの感度を向上できる。
　引き回し配線は、電極１１４と電気的に接続され、第１周辺領域１０４に配置される。具体的には、引き回し配線は、電気的に接続された駆動電極及び検出電極の１列及び１行毎に１本配置される。各引き回し配線は、第１周辺領域１０４及び第２周辺領域１０６を経由して、端子部１２２と電極１１４とを電気的に接続する。引き回し配線は、第１周辺領域１０４において、インナーダム１０８、樹脂部１１２及びアウターダム１１０の上に配置される。なお、図１のように、引き回し配線は、異なる層に配置される第１引き回し配線１１８及び第２引き回し配線１２０を有し、第１引き回し配線１１８及び第２引き回し配線１２０が第１周辺領域１０４で接続される構成としてもよい。
　タッチセンサは、駆動電極に入力された信号によって変動する検出電極の電圧に基づいてタッチされた位置を検出する。具体的には、駆動電極は、駆動信号が入力される。検出電極の電圧は、静電容量を介して、駆動信号によって変化する。タッチセンサは、検出電極の電圧変化によって、タッチされた位置を検出する。
　ＦＰＣ１２４は、端子部１２２と接続される。ＦＰＣ１２４は、樹脂で形成され、可撓性を有する。
　駆動ＩＣ１２６は、ＦＰＣ１２４に配置され、タッチセンサや表示領域１０２に形成された回路に対して、電源や信号を供給する。具体的には、例えば、駆動ＩＣ１２６は、１画素を構成する複数の副画素のそれぞれに対応して配置された画素トランジスタの走査信号線に対してソース・ドレイン間を導通させるための電位を印加すると共に、各画素トランジスタデータ信号線に対して副画素の階調値に対応する電流を流す。当該駆動ＩＣ１２６によって、表示装置１００は、画像を表示領域１０２に表示する。また、駆動ＩＣ１２６は、駆動電極に入力する信号を生成し、検出電極の電圧に基づいてタッチされた位置を検出する。
　図２は、表示装置１００に含まれる画素回路及び周辺回路の概略を示す模式図である。表示装置１００は、画像を表示する画素アレイ部４と、当該画素アレイ部４を駆動する駆動部とを備える。
　画素アレイ部４には画素に対応して有機発光ダイオード６及び画素回路８がマトリクス状に配置される。画素回路８は、点灯ＴＦＴ（thin film transistor）１０、駆動ＴＦＴ１２、及びキャパシタ１４などを含む。
　一方、駆動部は、走査線駆動回路２０、映像線駆動回路２２、駆動電源回路２４及び制御装置２６を含み、画素回路８を駆動し、有機発光ダイオード６の発光を制御する。
　走査線駆動回路２０は画素の水平方向の並び（画素行）ごとに設けられた走査信号線２８に接続されている。走査線駆動回路２０は制御装置２６から入力されるタイミング信号に応じて走査信号線２８を順番に選択し、選択した走査信号線２８に、点灯ＴＦＴ１０をオンする電圧を印加する。
　映像線駆動回路２２は画素の垂直方向の並び（画素列）ごとに設けられた映像信号線３０に接続されている。映像線駆動回路２２は制御装置２６から映像信号を入力され、走査線駆動回路２０による走査信号線２８の選択に合わせて、選択された画素行の映像信号に応じた電圧を各映像信号線３０に出力する。当該電圧は、選択された画素行にて点灯ＴＦＴ１０を介してキャパシタ１４に書き込まれる。駆動ＴＦＴ１２は書き込まれた電圧に応じた電流を有機発光ダイオード６に供給し、これにより、選択された走査信号線２８に対応する画素の有機発光ダイオード６が発光する。
　駆動電源回路２４は画素列ごとに設けられた駆動電源線３２に接続され、駆動電源線３２及び選択された画素行の駆動ＴＦＴ１２を介して有機発光ダイオード６に電流を供給する。
　ここで、有機発光ダイオード６の下部電極は駆動ＴＦＴ１２に接続される。一方、各有機発光ダイオード６の上部電極４１６（図４参照）は、全画素の有機発光ダイオード６に共通の電極で構成される。下部電極４１０（図４参照）を陽極（アノード）として構成する場合は、高電位が入力され、上部電極４１６は陰極（カソード）となって低電位が入力される。下部電極４１０を陰極（カソード）として構成する場合は、低電位が入力され、上部電極４１６は陽極（アノード）となって高電位が入力される。
　表示装置１００は、表示装置１００が複数配置された大板３００が切断された個片である。具体的には、図３に示すように、表示装置１００は、切り離される前の状態では、１枚の大板３００に複数配置されている。表示装置１００は、後述するように、大板３００の状態で表示領域１０２に回路が形成された後、切断されることにより形成される。従って、第１周辺領域１０４の外縁の一部は、大板３００の切断面となる。
　続いて、表示装置１００の断面について説明する。図４は、図１のIV-IV断面を示す図である。図５は、図１のV-V断面を示す図である。図６は、図１のVI-VI断面を示す図である。図７は、図１のVII-VII断面を示す図である。図８（ａ）は、図１の８００部を拡大した図である。また、図８（ｂ）は、図１及び図８（ａ）のVIII-VIII断面を示す図である。なお、図１は、複数の電極１１４と接続する配線１１６を記載しているが、図８（ａ）は、第１電極層５０２と第２電極層４２２を記載している点で異なる。また、図８（ｂ）は、封止平坦化膜４２８より下側の層を省略した図である。
　図４乃至図８（ｂ）に示すように、表示装置１００は、基板４０２と、回路層４０４と、サードメタル４０６と、第１平坦化膜４０８と、第２平坦化膜６０２と、樹脂部１１２と、下部電極４１０と、リブ４１２と、ＥＬ層４１４と、上部電極４１６と、封止膜４１８と、第１電極層５０２と、センサ間絶縁層４２０と、第２電極層４２２と、オーバーコート４２４と、を含んで構成される。なお、図４乃至図７では、図９に示すスペーサ９１０等の記載は省略している。
　基板４０２は、例えば、ガラスやポリイミド等の可撓性がある材料で形成される。可撓性のある材料が用いられることにより、表示装置１００を湾曲することが出来る。
　回路層４０４は、基板４０２の上層に、絶縁層、ソース電極、ドレイン電極、ゲート電極、半導体層、パッシベーション層４０５等を含んで構成される。ソース電極、ドレイン電極、ゲート電極及び半導体層によって、トランジスタが構成される。トランジスタは、例えば、画素に形成されたＥＬ層４１４に流す電流を制御する。
　サードメタル４０６は、回路層４０４に含まれるパッシベーション層４０５の上に配置される。具体的には、サードメタル４０６は、表示領域１０２において、パッシベーション層４０５の上に配置される。また、サードメタル４０６は、第１周辺領域１０４のパッシベーション層４０５が設けられていない領域において、ソース電極及び第２平坦化膜６０２の上に配置される。第１周辺領域１０４に配置されたサードメタル４０６は、端子部１２２で露出する。
　第１平坦化膜４０８は、表示領域１０２及び第１周辺領域１０４に配置される。具体的には、第１平坦化膜４０８は、表示領域１０２において、それぞれ回路層４０４及びサードメタル４０６の上に配置される。表示領域１０２に配置された第１平坦化膜４０８は、下部電極４１０と回路層４０４に含まれる電極とのショートを防止するとともに、回路層４０４に配置された配線やトランジスタによる段差を平坦化する。
　第１周辺領域１０４において、第１平坦化膜４０８は、第１周辺領域１０４の中で２か所に分離して配置される。具体的には、図４乃至図６に示すように、第１平坦化膜４０８は、第１周辺領域１０４において、断面視で２か所に離間して凸状に形成される。第１周辺領域１０４に配置された２か所の第１平坦化膜４０８のうち内側の第１平坦化膜４０８は、封止平坦化膜４２８を堰き止めるインナーダム１０８として形成される。外側の第１平坦化膜４０８は、アウターダム１１０の一部として形成される。第１周辺領域１０４に形成された２か所の第１平坦化膜４０８は、いずれも平面視で表示領域１０２を囲うように形成される。なお、インナーダム１０８及びアウターダム１１０は、２０μｍ乃至５０μｍの高さで形成されることが望ましい。また、インナーダム１０８の外縁と、アウターダム１１０の内縁との距離は、１５０μｍ以下となることが望ましい。
　第２平坦化膜６０２は、第１周辺領域１０４に配置される。具体的には、図６に示すように、第２平坦化膜６０２は、第１周辺領域１０４のパッシベーション層４０５及び基板４０２の上に配置される。第２平坦化膜６０２は、下層の段差を平坦化することにより、上側に配置されるサードメタル４０６の断線を防止する。
　樹脂部１１２は、インナーダム１０８とアウターダム１１０の間に、インナーダム１０８及びアウターダム１１０より高く形成される。具体的には、樹脂部１１２は、図４乃至図６に示すように、インナーダム１０８とアウターダム１１０の間に、表示領域１０２を囲うように配置される。樹脂部１１２は、インナーダム１０８及びアウターダム１１０より高く形成される。樹脂部１１２のインナーダム１０８側の外縁はインナーダム１０８の上に位置し、樹脂部１１２のアウターダム１１０側の外縁はアウターダム１１０の上に位置する。なお、樹脂部１１２の外縁は、表示装置１００の外縁よりも内側であれば、アウターダム１１０の外側に位置してもよい。
　また、樹脂部１１２は、引き回し配線と平面視で重なる領域に凹部７０２を有する。具体的には、図７に示すように、樹脂部１１２は、引き回し配線と同じ数の凹部７０２を有する。また、図４に示す引き回し配線と重ならない領域における樹脂部１１２は、図５に示す引き回し配線と重なる領域における樹脂部１１２よりも高く形成される。凹部７０２の上には引き回し配線が配置される。なお、図７は、Ｙ方向に沿う辺の断面を示す図であるが、凹部７０２は、樹脂部１１２のＸ方向に沿う辺にも設けられる。
　下部電極４１０は、第１平坦化膜４０８の上に配置される。具体的には、下部電極４１０は、表示領域１０２において、第１平坦化膜４０８に形成されたコンタクトホールを介して、回路層４０４に形成されたトランジスタのソース又はドレイン電極と電気的に接続されるように形成される。
　リブ４１２は、第１平坦化膜４０８の上に配置される。具体的には、表示領域１０２において、リブ４１２は、ＥＬ層４１４が発光する領域を囲うように形成される。また、図６に示すように、第１周辺領域１０４に配置されたリブ４１２は、アウターダム１１０の一部として形成される。
　ＥＬ層４１４は、下部電極４１０の上に形成される。具体的には、ＥＬ層４１４は、表示領域１０２において、下部電極４１０及びリブ４１２の端部の上に形成される。また、ＥＬ層４１４は、ホール注入層、ホール輸送層、発光層、電子輸送層、及び、電子注入層が積層されることによって形成される。発光層は、例えば、下部電極４１０から注入されたホールと、上部電極４１６から注入された電子とが再結合することにより発光する。ホール注入層、ホール輸送層、電子輸送層、及び、電子注入層については従来技術と同様である為説明を省略する。なお、本実施形態では、発光層は、赤色、緑色、及び、青色の光を発光する材料を用いて形成される。
　上部電極４１６は、ＥＬ層４１４の上に形成され、下部電極４１０との間に電流を流すことでＥＬ層４１４に含まれる発光層を発光させる。上部電極４１６は、例えば、ＩＴＯやＩＺＯ等の金属を含んで構成される透明導電膜やＡｇＭｇから成る光透過性を有する金属薄膜で形成される。
　封止膜４１８は、平面視で表示領域１０２と重ねて配置される。具体的には、封止膜４１８は、表示領域１０２の全ての領域と、第１周辺領域１０４の一部を覆うように配置される。封止膜４１８の第２周辺領域１０６側の外縁は、樹脂部１１２またはアウターダム１１０の上に位置する。
　封止膜４１８は、下層バリア膜４２６と、封止平坦化膜４２８と、上層バリア膜４３０と、を含んで構成される。具体的には、下層バリア膜４２６は、表示領域１０２において上部電極４１６を覆うように形成される。封止平坦化膜４２８は、インナーダム１０８の内側に下層バリア膜４２６を覆うように配置される。封止平坦化膜４２８は、下層バリア膜４２６の凹凸を平坦化する。上層バリア膜４３０は、下層バリア膜４２６と封止平坦化膜４２８を覆うように形成される。下層バリア膜４２６及び上層バリア膜４３０は、例えばＳｉＮ等の、水分を透過しない無機材料で形成される。封止平坦化膜４２８は、例えばアクリルやエポキシで形成される。封止膜４１８により、ＥＬ層４１４に水分が侵入することによって、ＥＬ層４１４が劣化することを防止できる。なお、封止膜４１８は、上記構成に限られず、１層または２層であってもよいし、４層以上の層によって構成されてもよい。
　なお、下層バリア膜４２６及び上層バリア膜４３０の第２周辺領域１０６側の外縁は、樹脂部１１２またはアウターダム１１０の上に位置する。図４では、下層バリア膜４２６及び上層バリア膜４３０の第２周辺領域１０６側の外縁は、樹脂部１１２の上に位置する。
　第１電極層５０２は、封止膜４１８の上に配置される。具体的には、第１電極層５０２は、Ｙ方向に並べて配置された複数の電極１１４を電気的に接続する配線１１６である。また、図８（ｂ）に示すように、第１電極層５０２は、センサ間絶縁層４２０に設けられたコンタクトホール８０２を介して第２電極層４２２と電気的に接続される。第１電極層５０２は、第２電極層４２２を介して、駆動信号の入力または検出信号の出力がなされる。図８（ｂ）に示すように、接続する配線１１６が平面視で重複する領域に設けられた第１電極層５０２は、Ｙ方向に並べて配置された電極１１４を電気的に接続する。なお、第１電極層５０２と接続される第２電極層４２２は、引き回し配線の一部である。また、図４は、第１電極層５０２が配置されない領域の断面図である。
　センサ間絶縁層４２０は、第１電極層５０２の上に配置される。具体的には、図４乃至図６に示すように、第１電極層５０２が配置されない領域では、センサ間絶縁層４２０は、封止膜４１８を覆うように配置される。また、センサ間絶縁層４２０は、コンタクトホール８０２が設けられる領域（図５、図６、図８（ｂ）参照）を除いて、第１電極層５０２を覆うように配置される。また、図８（ｂ）に示すように、接続する配線１１６が平面視で重複する領域では、センサ間絶縁層４２０により、駆動電極と検出電極（第１電極層５０２と第２電極層４２２）は、電気的に接続しないように形成される。
　第２電極層４２２は、センサ間絶縁層４２０の上に配置される。具体的には、図４に示すように、第２電極層４２２は、一定間隔でセンサ間絶縁層４２０の上に配置される。第２電極層４２２が配置されない隙間は、メッシュの孔部に相当する。また、図５及び図６に示すように、Ｘ方向に延伸して形成された領域における断面図において、第２電極層４２２は切れ目なく形成される。また、図８（ｂ）に示すように、接続する配線１１６が平面視で重複する領域に設けられた第２電極層４２２は、Ｘ方向に並べて配置された電極１１４を電気的に接続する。
　図８（ａ）及び図８（ｂ）に示すように、接続する配線１１６が平面視で重複する領域では、接続する配線１１６は異なる層に配置される。接続する配線１１６は、第１電極層５０２と、第２電極層４２２とによって構成される。
　オーバーコート４２４は、封止膜４１８の上に形成される。オーバーコート４２４は、下側に配置された各層を保護する。
　続いて、湾曲された状態の表示装置１００について説明する。図９は、第２周辺領域１０６の近傍における表示装置１００の模式的な断面を示す図である。図９に示すように、表示装置１００は、基板４０２と、保護フィルム９０２と、偏光板９０４と、補強フィルム９０６と、熱拡散シート９０８と、スペーサ９１０と、ＦＰＣ１２４と、補強樹脂９１２と、を含む。
　基板４０２は、第２周辺領域１０６において湾曲される。なお、基板４０２の上には、回路層４０４や封止膜４１８等の各層が配置されるが、図９では記載を省略している。
　保護フィルム９０２は、基板４０２の上に配置される。保護フィルム９０２は、基板４０２上に配置された各層を保護するフィルムである。
　偏光板９０４は、表示装置１００に入射した外光の反射を低減する。これにより、表示装置１００の視認性が向上する。
　補強フィルム９０６は、表示装置１００を補強するフィルムである。補強フィルム９０６は、湾曲された状態の表示装置１００の表面及び裏面の平坦な領域に配置される。
　熱拡散シート９０８は、表示装置１００の熱を拡散するシートである。具体的には、熱拡散シート９０８は、表示装置１００の周囲に配置された駆動回路で生じた熱を、表示装置１００全体に拡散する。これにより、表示装置１００の一部だけ高温になる状態を防止する。
　スペーサ９１０は、折り曲げられた表示装置１００の表面側の部分と裏面側の部分との間に配置される。スペーサ９１０は、表面側の部分と裏面側の部分との間隔を一定以上に保つ。これにより、表示装置１００に厚み方向の圧力が加わっても第２周辺領域１０６の曲率が許容範囲に保たれる。
　また、スペーサ９１０の端部は、第２周辺領域１０６の背面に応じた曲率の曲面となるように形成される。スペーサ９１０の端部を第２周辺領域１０６の背面に当接させることで、第２周辺領域１０６の表面に圧力が加わっても第２周辺領域１０６の形状を一定に保つことができる。スペーサ９１０によって、第２周辺領域１０６に配置された配線にかかる応力を小さくし、配線の断線を起こりにくくすることができる。
　ＦＰＣ１２４は、基板４０２の端子部１２２と接続される。ＦＰＣ１２４は、画素の点灯を制御する駆動ＩＣ１２６が配置される。
　補強樹脂９１２は、表示装置１００を補強する樹脂である。補強樹脂９１２は、湾曲された状態の表示装置１００の第２周辺領域１０６に配置される。補強樹脂９１２は、表示装置１００の折り曲げられた領域に塗布される。
　なお、第２周辺領域１０６には補強樹脂９１２を貼り付けない構成としてもよい。当該構成によれば、第２周辺領域１０６の柔軟性を増し、より小さい曲率半径で表示装置１００を湾曲させることができる。第２周辺領域１０６の曲率半径が小さくなるほど、折り曲げられた表示装置１００の平面視でのサイズも小さくなり、また折り曲げられた表示装置１００の厚さも小さくなる。
　以上のように、本発明によれば、封止膜４１８の第２周辺領域１０６側の外縁は、樹脂部１１２またはアウターダム１１０の上に位置する。すなわち、第２周辺領域１０６及び大板３００の切断面には、封止膜４１８が配置されない。これにより、表示装置１００の湾曲や大板３００の切断により、封止膜４１８にクラックが生じることを防止できる。従って、封止膜４１８のクラックを侵入経路として水分が侵入し、表示素子が劣化することを防止できる。
　上記実施形態の変形例として、樹脂部１１２の上に、カバー樹脂１００２を設けてもよい。図１０（ａ）は、変形例に係る表示装置１００の左側端部を拡大した平面図である。図１０（ｂ）は、図１０（ａ）のＸ-Ｘ断面を示す図である。図１０（ｃ）は、図１０（ａ）のＸ’-Ｘ’断面を示す図である。図１０（ｂ）及び図１０（ｃ）に示すように、樹脂部１１２の上面にマスク１３０２（図１３参照）が配置された場合、樹脂部１１２の上面に傷が生じる場合がある。本変形例では、当該傷による凹凸を滑らかにするため、樹脂部１１２の上にカバー樹脂１００２が設けられる。
　具体的には、図１０（ａ）乃至図１０（ｃ）に示すように、カバー樹脂１００２は、樹脂部１１２の全体を覆うように、インナーダム１０８とアウターダム１１０の間に配置される。凹部７０２は、１個の第１引き回し配線１１８毎に、１個設けられる。カバー樹脂１００２により、第１引き回し配線１１８の下層が平坦になるため、傷の凹凸による第１引き回し配線１１８の断線を防止できる。
　また、図１１（ａ）は、他の変形例に係る表示装置１００の左側端部を拡大した平面図である。及び図１１（ｂ）は、図１１（ａ）のＸI-ＸI断面を示す図である。図１１（ｃ）は、図１１（ａ）のＸI’-ＸI’断面を示す図である。本変形例では、カバー樹脂１００２は、凹部が設けられる領域を除いて、樹脂部１１２の全体を覆うようにインナーダム１０８とアウターダム１１０の間に配置される。
　凹部７０２は、複数の第１引き回し配線１１８ごとに、１個設けられる。図１１（ａ）に示す例では、凹部７０２は、２個設けられる。第１引き回し配線１１８は、凹部７０２が設けられた領域を経由するように配置される。図１１（ａ）に示す例では、上側の凹部７０２には、２本の第１引き回し配線１１８が配置され、下側の凹部７０２には３本の第１引き回し配線１１８が配置される。
　本変形例では、マスク１３０２は、カバー樹脂１００２の上面に配置される。カバー樹脂１００２により、凹部７０２の深さを大きくすることができる。そのため、マスク１３０２がカバー樹脂１００２の上面に配置された際に、マスク１３０２が樹脂部１１２の表面に接触し、樹脂部１１２の表面に凹凸が生じることを防止できる。従って、第１引き回し配線１１８の下層が平坦になるため、傷の凹凸による第１引き回し配線１１８の断線を防止できる。
　なお、第１引き回し配線１１８及び凹部７０２の配置レイアウトは、変形例に限らず、上記実施形態において適用されてもよい。また、凹部７０２の個数及び１個の凹部７０２に配置される第１引き回し配線１１８の本数は上記に限られない。
　続いて、上記表示装置１００の製造方法について説明する。図１２は、表示装置１００の製造方法を示すフローチャートである。まず、回路層４０４から下部電極４１０までの各層が形成される（Ｓ１２０２）。当該工程は、従来技術と同様である為、詳細な説明は省略する。
　次に、ダム剤をパターニングする（Ｓ１２０４）。具体的には、ダム剤が表示領域１０２及び湾曲領域１０６の全域に配置された後、第１平坦化膜４０８、インナーダム１０８、及び、アウターダム１１０の一部が形成される領域以外の領域に配置されたダム剤が除去される。これにより、第１平坦化膜４０８、インナーダム１０８、及び、アウターダム１１０の一部、が形成される。なお、ダム剤を塗布する等の方法により、ダム剤を初めから上記と同じ形状に形成してもよい。
　次に、サードメタル４０６乃至上部電極４１６までの層が形成される（Ｓ１２０６）。ここで、リブ４１２の一部は、アウターダム１１０の他の一部として形成される。
　次に、樹脂部１１２が形成される（Ｓ１２０８）。具体的には、樹脂部１１２は、樹脂材料を塗布した後、紫外線を照射することにより硬化することで形成される。樹脂部１１２は、インナーダム１０８とアウターダム１１０の間を充填し、かつ、インナーダム１０８及びアウターダム１１０より高く形成されれば、他の方法で形成されてもよい。
　次に、樹脂部１１２にマスク１３０２が配置され、封止膜４１８が形成される（Ｓ１２１０）。具体的には、図１３に示すように、樹脂部１１２と接触してマスク１３０２が配置される。マスク１３０２は、封止膜４１８が形成される領域に開口を有する。そして、ＣＶＤ法により、下層バリア膜４２６が、マスク１３０２の開口と対応する位置に形成される。封止平坦化膜４２８は、液体状の樹脂材料が表示領域１０２に配置された後、紫外線が照射されることで硬化される。ここで、液体状の樹脂材料は、インナーダム１０８により堰き止められるため、封止平坦化膜４２８は、インナーダム１０８より内側に形成される。上層バリア膜４３０は、下層バリア膜４２６と同様に、ＣＶＤ法により、マスク１３０２の開口と対応する位置に形成される。
　次に、マスク１３０２が取り除かれた後、カバー樹脂１００２が形成される（Ｓ１２１２）。Ｓ１２１０においてマスク１３０２が樹脂部１１２に接触することにより、樹脂部１１２の上面に傷が生じる場合がある。カバー樹脂１００２は、マスク１３０２が接触した領域に配置される。
　次に、表示装置１００の個片は、大板３００から切り出される（Ｓ１２１４）。１枚の大板３００から、複数の表示装置１００の個片が切り出される。ここで、Ｓ１２０８においてマスク１３０２を用いて封止膜４１８が形成されていることから、切断面には、封止膜４１８は、存在しない。
　次に、切り出された表示装置１００は、湾曲される（Ｓ１２１６）。具体的には、表示装置１００は、偏光板９０４、保護フィルム９０２や補強フィルム９０６が貼り付けられた後、スペーサ９１０が押し当てられながら湾曲される。これにより、表示装置１００は、図９に示す状態となる。ここで、Ｓ１２０８においてマスク１３０２を用いて封止膜４１８が形成されていることから、湾曲された領域（第２周辺領域１０６）には、封止膜４１８は、存在しない。
　本発明によれば、マスク１３０２を用いたＣＶＤ法により、封止膜４１８が形成される。封止膜４１８の外縁を精度よく制御することができるため、第２周辺領域１０６及び大板３００の切断面には、封止膜４１８が配置されないようにすることができる。従って、封止膜４１８のクラックを侵入経路として水分が侵入し、表示素子が劣化することを防止できる。
　なお、上記製造方法の変形例として、Ｓ１２１０において、封止膜４１８は、マスク１３０２が樹脂部１１２に接触しない状態で形成されてもよい。具体的には、図１４に示すように、封止膜４１８は、樹脂部１１２の上面とマスク１３０２の間に隙間を設けた状態で、形成されてもよい。この場合、封止膜４１８は、マスク１３０２端部の下側にも形成されるが、マスク１３０２を用いることで、従来技術よりも封止膜４１８の外縁を精度よく制御することができる。また、マスク１３０２と樹脂部１１２の間に隙間を設けることで、カバー樹脂１００２を設ける工程（Ｓ１２１２）を省略することができる。
　本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
 

Claims (8)

  1. 　画像を表示する表示領域と、
    　前記表示領域の外側に配置された第１周辺領域と、
    　前記第１周辺領域の外側に配置された第２周辺領域と、
    　を有する表示装置であって、
    　前記表示領域と前記第２周辺領域の間に位置する前記第１周辺領域に配置されたインナーダムと、
    　前記第１周辺領域において、前記インナーダムの外側に配置されたアウターダムと、
    　前記インナーダムと前記アウターダムの間に、前記インナーダム及び前記アウターダムより高く形成された樹脂部と、
    　平面視で前記表示領域と重ねて配置された封止膜と、
    　を有し、
    　前記封止膜の前記第２周辺領域側の外縁は、前記樹脂部または前記アウターダムの上に位置する、ことを特徴とする表示装置。
  2. 　さらに、前記封止膜に重ねて配置された電極と、前記電極と電気的に接続され、前記第１周辺領域に配置された引き回し配線と、を含むタッチセンサを有し、
    　前記樹脂部は、前記引き回し配線と平面視で重なる領域に凹部を有する、
    　ことを特徴とする請求項１に記載の表示装置。
  3. 　さらに、前記樹脂部の上に配置されたカバー樹脂を有する、ことを特徴とする請求項１に記載の表示装置。
  4. 　前記表示装置が複数配置された大板が切断された個片の表示装置であって、
    　前記第１周辺領域の外縁の一部は、前記大板の切断面である、
    　ことを特徴とする請求項１に記載の表示装置。
  5. 　画像を表示する表示領域と、前記表示領域の外側に配置された第１周辺領域と、を有する表示装置の製造方法であって、
    　前記第１周辺領域にダム剤を配置する工程と、
    　前記ダム剤をパターニングして、内側のインナーダムと外側のアウターダムを形成する工程と、
    　前記インナーダムと前記アウターダムの間に、前記インナーダム及び前記アウターダムより高く樹脂部を形成する工程と、
    　前記樹脂部の上にエッジが位置するマスクを配置し、前記表示領域に封止膜を形成する工程と、
    　前記第１周辺領域の外側の領域で、前記表示装置を湾曲する工程と、
    　を有することを特徴とする表示装置の製造方法。
  6. 　さらに、前記表示装置が複数形成された大板から個片の表示装置を切り出す工程を有する、ことを特徴とする請求項５に記載の表示装置の製造方法。
  7. 　前記マスクは、前記樹脂部に接して配置される、ことを特徴とする請求項５に記載の表示装置の製造方法。
  8. 　さらに、前記樹脂部の上にカバー樹脂を形成する工程を有する、ことを特徴とする請求項７に記載の表示装置の製造方法。
PCT/JP2019/021397 2018-08-31 2019-05-29 表示装置及び表示装置の製造方法 WO2020044690A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201980055857.4A CN112640578A (zh) 2018-08-31 2019-05-29 显示装置以及显示装置的制造方法
US17/185,967 US20210184171A1 (en) 2018-08-31 2021-02-26 Display device and method of manufacturing display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018163040A JP7150527B2 (ja) 2018-08-31 2018-08-31 表示装置及び表示装置の製造方法
JP2018-163040 2018-08-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/185,967 Continuation US20210184171A1 (en) 2018-08-31 2021-02-26 Display device and method of manufacturing display device

Publications (1)

Publication Number Publication Date
WO2020044690A1 true WO2020044690A1 (ja) 2020-03-05

Family

ID=69642925

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/021397 WO2020044690A1 (ja) 2018-08-31 2019-05-29 表示装置及び表示装置の製造方法

Country Status (4)

Country Link
US (1) US20210184171A1 (ja)
JP (1) JP7150527B2 (ja)
CN (1) CN112640578A (ja)
WO (1) WO2020044690A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210058528A (ko) * 2019-11-14 2021-05-24 엘지디스플레이 주식회사 디스플레이 장치
KR20230082281A (ko) * 2021-12-01 2023-06-08 엘지디스플레이 주식회사 발광 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038574A (ja) * 2010-08-06 2012-02-23 Canon Inc 表示装置の製造方法
JP2018037390A (ja) * 2016-08-31 2018-03-08 エルジー ディスプレイ カンパニー リミテッド 表示装置とその検査方法
US20180138451A1 (en) * 2015-05-12 2018-05-17 Samsung Display Co., Ltd. Organic light-emitting display device
JP2018200787A (ja) * 2017-05-26 2018-12-20 株式会社ジャパンディスプレイ 表示装置
US20190131379A1 (en) * 2017-10-31 2019-05-02 Lg Display Co., Ltd. Display device and method of manufacturing the same

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3884351B2 (ja) * 2002-08-26 2007-02-21 株式会社 日立ディスプレイズ 画像表示装置およびその製造方法
CN103650149B (zh) * 2011-08-03 2016-04-13 松下电器产业株式会社 显示面板装置及其制造方法
KR20150025994A (ko) * 2013-08-30 2015-03-11 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 제조 방법
EP3671883A1 (en) 2014-06-25 2020-06-24 LG Display Co., Ltd. Organic light emitting display apparatus
JP6490921B2 (ja) * 2014-08-08 2019-03-27 株式会社ジャパンディスプレイ 表示装置、及びその製造方法
KR102362189B1 (ko) * 2015-04-16 2022-02-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102459413B1 (ko) * 2015-12-09 2022-10-25 엘지디스플레이 주식회사 광 제어장치 및 그를 포함한 투명표시장치
JP2017147165A (ja) * 2016-02-19 2017-08-24 株式会社ジャパンディスプレイ 表示装置
KR102663900B1 (ko) * 2016-05-26 2024-05-08 삼성디스플레이 주식회사 유기발광표시장치 및 유기발광표시장치의 제조 방법
JP6664278B2 (ja) * 2016-05-31 2020-03-13 株式会社ジャパンディスプレイ 表示装置
KR101834792B1 (ko) * 2016-08-31 2018-03-06 엘지디스플레이 주식회사 터치 센서를 가지는 유기 발광 표시 장치 및 그 제조 방법
KR102648401B1 (ko) * 2016-09-30 2024-03-18 삼성디스플레이 주식회사 디스플레이 장치
KR20180047536A (ko) * 2016-10-31 2018-05-10 엘지디스플레이 주식회사 유기발광 표시장치
US10743425B2 (en) * 2016-10-31 2020-08-11 Lg Display Co., Ltd. Display device and method for manufacturing the same
KR102567001B1 (ko) * 2016-11-15 2023-08-11 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20180060851A (ko) * 2016-11-29 2018-06-07 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102632615B1 (ko) * 2016-12-05 2024-02-02 삼성디스플레이 주식회사 디스플레이 장치
CN106775173B (zh) * 2017-02-07 2019-12-20 上海天马微电子有限公司 一种触控显示面板和触控显示装置
CN106933431B (zh) * 2017-02-15 2020-05-12 上海天马微电子有限公司 有机发光二极管触控显示基板及触控显示装置
KR102310172B1 (ko) * 2017-05-25 2021-10-06 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102438255B1 (ko) * 2017-05-31 2022-08-30 엘지디스플레이 주식회사 표시 장치
KR102354920B1 (ko) * 2017-06-30 2022-01-21 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치 및 이의 제조방법
US10340475B2 (en) * 2017-08-28 2019-07-02 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED panel fabrication method and OLED panel
US10707282B1 (en) * 2017-09-08 2020-07-07 Apple Inc. Organic light-emitting diode display panels
CN207719213U (zh) * 2018-01-19 2018-08-10 昆山国显光电有限公司 显示装置
CN108364987B (zh) * 2018-02-24 2021-01-26 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN108417608B (zh) * 2018-03-28 2021-03-09 上海天马微电子有限公司 一种柔性显示面板及显示装置
CN110120465B (zh) * 2019-05-28 2022-07-29 京东方科技集团股份有限公司 Oled显示面板和具有其的显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038574A (ja) * 2010-08-06 2012-02-23 Canon Inc 表示装置の製造方法
US20180138451A1 (en) * 2015-05-12 2018-05-17 Samsung Display Co., Ltd. Organic light-emitting display device
JP2018037390A (ja) * 2016-08-31 2018-03-08 エルジー ディスプレイ カンパニー リミテッド 表示装置とその検査方法
JP2018200787A (ja) * 2017-05-26 2018-12-20 株式会社ジャパンディスプレイ 表示装置
US20190131379A1 (en) * 2017-10-31 2019-05-02 Lg Display Co., Ltd. Display device and method of manufacturing the same

Also Published As

Publication number Publication date
JP2020035704A (ja) 2020-03-05
JP7150527B2 (ja) 2022-10-11
US20210184171A1 (en) 2021-06-17
CN112640578A (zh) 2021-04-09

Similar Documents

Publication Publication Date Title
US10734600B2 (en) Display device having touch sensing part
JP6560530B2 (ja) 表示装置
US10761632B2 (en) Display device with touch sensor for suppressing deterioration of image quality caused by capacitor in touch sensor unit and method for manufacturing same
JP7153533B2 (ja) 表示装置
JP6784522B2 (ja) 表示装置
US10026922B2 (en) Display device
JP7011149B2 (ja) 表示装置及びその製造方法
KR102668609B1 (ko) 터치 스크린
KR102402597B1 (ko) 표시 장치
JP2016031499A (ja) 表示装置
US20210249631A1 (en) Display device and manufacturing method thereof
US20210184171A1 (en) Display device and method of manufacturing display device
JP2019191525A (ja) 表示装置
JP6938323B2 (ja) 表示装置
JP4639662B2 (ja) 電気光学装置および電子機器
US10355058B2 (en) Display device
JP4807677B2 (ja) 表示装置
US10978521B2 (en) Display device
JP6546943B2 (ja) タッチパネル機能内蔵表示装置
US20240147776A1 (en) Display device
WO2019064592A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
WO2023223465A1 (ja) 表示装置およびその製造方法
WO2020261326A1 (ja) 有機ｅｌ表示装置
KR20220089019A (ko) 터치 표시 패널
KR20170125485A (ko) 유기발광 표시장치 및 그의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19854694

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19854694

Country of ref document: EP

Kind code of ref document: A1