WO2020021760A1 - 半導体装置の製造方法および半導体装置ならびに半田シートおよびその製造方法 - Google Patents
半導体装置の製造方法および半導体装置ならびに半田シートおよびその製造方法 Download PDFInfo
- Publication number
- WO2020021760A1 WO2020021760A1 PCT/JP2019/010159 JP2019010159W WO2020021760A1 WO 2020021760 A1 WO2020021760 A1 WO 2020021760A1 JP 2019010159 W JP2019010159 W JP 2019010159W WO 2020021760 A1 WO2020021760 A1 WO 2020021760A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- solder
- semiconductor device
- layer
- solder sheet
- sheet
- Prior art date
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 209
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 238000010438 heat treatment Methods 0.000 claims abstract description 20
- 238000002844 melting Methods 0.000 claims abstract description 16
- 230000008018 melting Effects 0.000 claims abstract description 16
- 238000007747 plating Methods 0.000 claims description 59
- 238000006243 chemical reaction Methods 0.000 claims description 58
- 239000000463 material Substances 0.000 claims description 26
- BDAGIHXWWSANSR-UHFFFAOYSA-N methanoic acid Natural products OC=O BDAGIHXWWSANSR-UHFFFAOYSA-N 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 17
- OSWFIVFLDKOXQC-UHFFFAOYSA-N 4-(3-methoxyphenyl)aniline Chemical compound COC1=CC=CC(C=2C=CC(N)=CC=2)=C1 OSWFIVFLDKOXQC-UHFFFAOYSA-N 0.000 claims description 11
- 235000019253 formic acid Nutrition 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 5
- 238000005096 rolling process Methods 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 claims 1
- 239000000919 ceramic Substances 0.000 abstract description 30
- 239000010410 layer Substances 0.000 description 114
- 239000012790 adhesive layer Substances 0.000 description 29
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 239000010949 copper Substances 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 6
- 238000007789 sealing Methods 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- 238000007906 compression Methods 0.000 description 5
- 238000009736 wetting Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000006835 compression Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 229910020888 Sn-Cu Inorganic materials 0.000 description 3
- 229910019204 Sn—Cu Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 238000005482 strain hardening Methods 0.000 description 3
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910020938 Sn-Ni Inorganic materials 0.000 description 2
- 229910008937 Sn—Ni Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- CLDVQCMGOSGNIW-UHFFFAOYSA-N nickel tin Chemical compound [Ni].[Sn] CLDVQCMGOSGNIW-UHFFFAOYSA-N 0.000 description 2
- 238000006722 reduction reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000962 AlSiC Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 241000217377 Amblema plicata Species 0.000 description 1
- 229910017770 Cu—Ag Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910020935 Sn-Sb Inorganic materials 0.000 description 1
- 229910008757 Sn—Sb Inorganic materials 0.000 description 1
- PQIJHIWFHSVPMH-UHFFFAOYSA-N [Cu].[Ag].[Sn] Chemical compound [Cu].[Ag].[Sn] PQIJHIWFHSVPMH-UHFFFAOYSA-N 0.000 description 1
- FXYGHKTWVGLQJG-UHFFFAOYSA-N [Sb].[Cu].[Sn] Chemical compound [Sb].[Cu].[Sn] FXYGHKTWVGLQJG-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- GVFOJDIFWSDNOY-UHFFFAOYSA-N antimony tin Chemical compound [Sn].[Sb] GVFOJDIFWSDNOY-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910000597 tin-copper alloy Inorganic materials 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K31/00—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups
- B23K31/02—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups relating to soldering or welding
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/40—Making wire or rods for soldering or welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Definitions
- the present invention relates to a method for manufacturing a semiconductor device, a semiconductor device, and a solder sheet, and a method for manufacturing the same. About the method.
- Patent Literature 1 discloses that when the sheet solder 3 is corrected to a downwardly convex R shape by the correction mold 20 and the sheet solder 3 is mounted on the substrate by the suction tool 31. A technique has been disclosed in which the center of the sheet solder 3 is brought into contact with the substrate, so that when the solder is melted, the sheet solder 3 is softened from the center to the outside and flattened.
- the inventor of the present application is studying a power module using a high-output semiconductor or the like.
- the power module mounts a chip on which an IGBT (Insulated Gate Bipolar Transistor) is formed and a chip on which a diode is formed on a ceramic substrate, and attaches the chip to a heat dissipation plate called a base substrate by an adhesive layer made of solder. Connected through.
- a base substrate for example, a pair of an IGBT and a diode is mounted and external terminals are connected, so that the area of the ceramic substrate is increased.
- the area of the adhesive layer (solder connection portion) has been increased in order to improve the heat radiation from the ceramic substrate to the base substrate.
- the heat radiation of the solder connection affects the voltage and current of the IGBT, the heat radiation greatly affects the performance of the product. That is, in the power module, it is necessary to improve the heat radiation of the large-area solder connection.
- the inventor of the present application prepares a second laminated body in which a first laminated body in which an IGBT chip and a diode chip are bonded to a surface of a ceramic substrate is mounted on a base substrate via a solder sheet; After being placed in a vacuum chamber, a solder connection method including a step of preheating the second laminate in a reducing atmosphere using formic acid and a main heating step of heating and melting the solder material of the solder sheet was performed.
- the V-shaped (or U-shaped) solder sheet described in the prior art document was used.
- the preheating step is a step of removing the surface oxide film of the metal layer formed on the solder sheet and the joined body (the ceramic substrate and the base substrate).
- the main heating step is to solidify after melting the solder material of the solder sheet. This is the step of performing However, with the above method, it was not possible to realize a solder connection with low thermal resistance (high heat dissipation). According to the analysis of the inventor of the present application, at the stage of preparing the second laminated body, the V-shaped solder sheet is flattened by the weight of the first laminated body, and the solder sheet and the member to be joined are in close contact with each other. It was found that the solder sheet and the surface oxide film of the object to be joined could not be sufficiently removed in the process, and poor wetting of the solder occurred.
- the present invention is to improve the heat dissipation of a semiconductor device.
- a method for manufacturing a semiconductor device includes a step of preparing a second laminate in which a first laminate is mounted on a base substrate via a solder sheet, placing the second laminate in a chamber, and placing the second laminate in a chamber.
- the solder sheet includes a first concave portion on the ceramic substrate side and a second concave portion on the base substrate side.
- the solder sheet contacts metal layers formed on the ceramic substrate at both ends of the first concave portion.
- the two ends of the second recess are in contact with the metal layer formed on the base substrate at both ends, and the first recess and the second recess extend continuously inside the solder sheet in plan view. Has reached the outside.
- heat dissipation of a semiconductor device can be improved.
- FIG. 3 is a cross-sectional view of the semiconductor device according to the embodiment.
- FIG. 3 is a manufacturing process flowchart showing a part of the method for manufacturing the semiconductor device of the present embodiment. It is a perspective view in the manufacturing process of the solder sheet of a present Example.
- FIG. 4 is a cross-sectional view of the solder sheet during a manufacturing step following that of FIG. 3;
- FIG. 5 is a cross-sectional view of the solder sheet during a manufacturing step following that of FIG. 4;
- FIG. 3 is a perspective view of a solder sheet according to the present embodiment.
- FIG. 7 is a cross-sectional view along X1-X1 in FIG. FIG.
- FIG. 7 is a cross-sectional view of the semiconductor device of the present embodiment during a manufacturing step thereof;
- FIG. 9 is a cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 8;
- FIG. 10 is a sectional view of the semiconductor device during a manufacturing step following that of FIG. 9;
- FIG. 11 is a cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 10;
- FIG. 12 is a cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 11;
- FIG. 13 is a cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 12;
- FIG. 14 is a cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 13;
- FIG. 13 is a cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 13;
- FIG. 15 is an enlarged sectional view of a main part of FIG. 14. It is a top view of the adhesion layer of FIG.
- FIG. 11 is an enlarged sectional view of a main part of a semiconductor device as a comparative example.
- FIG. 9 is a perspective view of a solder sheet according to a first modification.
- FIG. 19 is a cross-sectional view along X2-X2 in FIG.
- FIG. 13 is a perspective view of a solder sheet according to a second modification.
- FIG. 21 is a cross-sectional view along X3-X3 in FIG. 20.
- Electric power conversion devices inverters, converters, choppers
- motors are mounted on electric railway vehicles and electric vehicles, and power modules are used as power conversion devices.
- the power module converts DC power into AC power by switching a power semiconductor element such as an IGBT.
- an IGBT that is a switching element and a diode are connected in parallel (this set is called an arm) and used.
- the arm connected to the pair of arms between the positive terminal and the AC terminal is referred to as an upper arm, and the one connected between the AC terminal and the negative terminal is referred to as a lower arm.
- a set of AC power can be output by combining the upper arm and the lower arm. Therefore, in order to generate three-phase alternating current, three sets of upper and lower arms (total 6 arms) Is required.
- the semiconductor device SD of the present embodiment is, for example, the above-described power module for driving a motor.
- FIG. 1 is a cross-sectional view of the semiconductor device SD of the present embodiment. Since each of the six arms has the same structure, FIG. 1 shows one arm.
- the semiconductor device SD includes a chip (IGBT) 1, a chip (diode) 2, a ceramic substrate 3, a base substrate 6, an external terminal 8, and a sealing body 9.
- the chip 1 has a power semiconductor element such as IGBT formed on a substrate made of silicon (Si) or silicon carbide (SiC).
- the chip 2 has a substrate made of silicon (Si) or silicon carbide (SiC). A diode element is formed.
- the ceramic substrate 3 has a substrate 3a, a front surface (first surface) 3t of the substrate 3a, and a back surface (second surface) 3b located on the opposite side of the front surface 3t.
- the wiring 3c is formed, and the surface of the wiring 3c is covered with a plating layer (metal layer) 3d. Note that the wiring 3c and the plating layer 3d may be collectively called a wiring.
- the substrate 3a can be made of, for example, aluminum nitride (AlN) or silicon nitride (Si 3 N 4 ) having high thermal conductivity, or alumina (Al 2 O 3 ) having high versatility.
- the wiring 3c can be, for example, a copper (Cu) film
- the plating layer 3d can be, for example, a nickel (Ni) film.
- the chip 1 and the chip 2 are bonded to the plating layer 3d on the ceramic substrate 3 via the bonding layer 4, and are electrically connected to the wiring 3c and the plating layer 3d.
- the chip 1 and the chip 2 are connected to each other via a wire 5 and are connected to the wiring 3c via the wire 5.
- an external terminal 8 is connected to the wiring 3c and the plating layer 3d. That is, the chips 1 and 2 are electrically connected to the external terminals 8.
- the wire 5 is made of, for example, a copper (Cu) wire or an aluminum (Al) wire.
- the base substrate 6 includes a substrate 6a, a front surface (first surface) 6t of the substrate 6a, a back surface (second surface) 6b located on the side opposite to the front surface 6t, and plating formed on the front surface 6t and the back surface 6b.
- the substrate 6a is made of, for example, a composite material (AlSiC) of silicon carbide (SiC) having a high thermal conductivity and an aluminum (Al) alloy, copper (Cu), or an aluminum (Al) alloy, and has a plating layer 6c. Is made of, for example, a nickel (Ni) film.
- the wiring 3c and the plating layer 3d formed on the back surface 3b of the ceramic substrate 3 are connected to the plating layer 6c formed on the front surface 6t of the base substrate 6 via the adhesive layer 7.
- the adhesive layers 4 and 7 are solder materials, for example, a Sn (Pb) solder material containing lead (Pb), or a solder material made of a so-called lead-free solder substantially containing no Pb.
- the lead-free solder include tin-copper-silver (Sn-Cu-Ag), tin-copper (Sn-Cu), tin-antimony (Sn-Sb), or tin-copper-antimony (Sn-Cu). —Sb) and the like.
- the chip 1, the chip 2, the ceramic substrate 3, the wires 5, the adhesive layer 4, the adhesive layer 7, and the external terminals 8 are covered with a sealing body 9.
- the sealing body 9 is made of, for example, silicone gel. Although not shown, the external terminals are exposed outside the sealing body 9.
- FIG. 2 is a manufacturing process flow chart showing a part of the method of manufacturing the semiconductor device of the present embodiment.
- FIG. 3 is a perspective view showing the manufacturing process of the solder sheet of the present embodiment.
- FIGS. 6 is a perspective view of the solder sheet of the present embodiment, and
- FIG. 7 is a cross-sectional view along X1-X1 in FIG. 8 to 14 are cross-sectional views of the semiconductor device during the manufacturing process.
- either of the solder sheet 17 preparing step S1 and the first laminate 18 preparing step may be performed first.
- 9 to 11 show two arm regions on the base substrate 6.
- FIG. 12 shows the preheating step
- FIGS. 13 and 14 show the main heating step, but shows the second laminated body 21 for one arm, and omits a heating device such as a chamber. .
- solder sheet 17 preparing step S1 shown in FIG. 2 will be described.
- a solder ingot 10 having a thickness of, for example, 2 mm is rolled to a thickness of, for example, 0.2 mm by a pair of rolling rolls 11 to form a rolled solder 12.
- fine irregularities called rolled eyes 12a are formed.
- a rectangular pre-press solder sheet 15 is formed using the die 13 and the punch 14.
- the pre-press solder sheet 15 is, for example, 47 ⁇ 57 mm.
- the pre-press solder sheet 15 is sandwiched between a pair of dies 16 and subjected to compression processing into a desired shape to form a solder sheet 17.
- the solder sheet 17 has a W-shaped cross section. As shown in FIG. 6, the solder sheet 17 has a front surface (first surface) 17t and a back surface (second surface) 17b located on the opposite side of the front surface 17t.
- the surface 17t has two sides 17x1 and 17x2 extending in the X direction and two sides 17y1 and 17y2 extending in the Y direction.
- the front surface 17t has concave portions C1 and C2
- the back surface 17b has concave portions C3, and the concave portions C1 to C3 extend continuously in the Y direction inside the solder sheet 17, and have the sides 17x1 and At 17 ⁇ 2, it reaches the outside of the solder sheet 17.
- the front surface 17t and the back surface 17b of the solder sheet 17 have flat surfaces by the compression processing shown in FIG. That is, the roll 12a # formed by the rolling process shown in FIG. 3 is crushed by the compression process shown in FIG. 5, and the surface areas of the front surface 17t and the back surface 17b are the same as those of the pre-press solder sheet 15 shown in FIG. And it is smaller than the surface area of the back surface.
- a suction portion 17a having a flat surface is provided.
- the solder sheet 17 has three ridges 17m and two valleys 17v, and has a straight portion 17s between the ridges 17m and the valleys 17v.
- the peaks 17m and the valleys 17v are regions in which plastic deformation has been performed from a straight line into an arc shape by the compression processing, but the straight line portions 17s are not plastically deformed. Therefore, the peak portion 17m and the valley portion 17v have higher hardness than the straight portion 17s due to work hardening. Further, the film thickness of the peak portion 17m and the valley portion 17v is larger than the film thickness of the linear portion 17s. Also, since the three peaks 17m are set at the same height, they contact the virtual plane VS1.
- the two valleys 17v are also set to the same height, they contact the virtual plane VS2.
- the virtual plane VS1 corresponds to a plating layer 3d of the ceramic substrate 3 shown in FIG. 10 described later
- the virtual plane VS2 corresponds to the plating layer 6c of the base substrate 6 (the plating layers 3d and 6c are Shown in FIG. 1).
- a first laminate 18 preparing step shown in FIG. 2 is performed. Specifically, there are a step S2 for mounting the chips 1 and 2 on the ceramic substrate 3 and a wire bonding step S3. As shown in FIG. 8, the chips 1 and 2 are mounted on the ceramic substrate 3 and bonded to the wiring 3c via the bonding layer 4. Next, the wires 5 electrically connect between the chip 1 and the chip 2, between the wiring 3c and the chip 1, and between the wiring 3c and the chip 2, respectively.
- the second laminate 21 preparing step S4 shown in FIG. 2 is performed.
- the solder sheets 17 are sequentially placed on a plurality of regions surrounded by the guides 19 on the base substrate 6.
- the solder sheet 17 has a flat suction portion 17a, and the suction portion 17a is vacuum-sucked by the suction jig 20, and the solder sheet 17 is placed on the base substrate 6.
- the guide 19 positions the formation area of each arm.
- the first stacked body 18 is sequentially placed on the solder sheet 17, and the plurality of first stacked bodies 18 are placed on the base substrate 6 via the solder sheet 17.
- a two-layered body 21 is prepared.
- the concave portions C1 to C3 shown in FIGS. 6 and 7 are secured without being crushed.
- the concave portions C1 to C3 are secured without being crushed until a preheating step S6 described later is completed.
- Sn-10% Sb having a melting point of about 250 ° C. is used as the solder material of the solder sheet 17.
- a step S5 of setting the second stacked body 21 in the chamber 22 shown in FIG. 2 is performed.
- the second laminate 21 is set inside the chamber 22 of the heat treatment apparatus for solder connection.
- a preheating step S6 and a main heating step S7 which will be described later, are performed.
- the heat treatment apparatus includes a chamber 22, a heating mechanism 23, a gas introduction mechanism 24, and an exhaust mechanism 25.
- the pressure in the chamber 22 is reduced to, for example, about 300 Pa, and then, for example, nitrogen (N 2 ) is supplied in the chamber 22. Then, the inside of the chamber 22 is returned to the atmospheric pressure. Thus, the inside of the chamber 22 is set to a pure nitrogen (N 2 ) atmosphere.
- a preheating step S6 shown in FIG. 2 is performed.
- the second laminate 21 is heated while supplying a mixed gas of formic acid and nitrogen (N 2 ) into the chamber 22.
- the heating temperature is 200 ° C. lower than the melting point of the solder material of the solder sheet 17, and the heating time is about 10 minutes.
- the surface oxide film of the solder sheet 17 and the surface oxide films of the plating layers 3d and 6c are removed by utilizing the reduction reaction of formic acid. It is known that formic acid efficiently causes a reduction reaction at about 150 ° C. or higher.
- the solder sheet 17 is in contact with the plating layer 3d formed on the surface of the wiring 3c of the ceramic substrate 3 at the three peaks 17m, and at the two valleys 17v. Is in contact with the plating layer 6c formed on the surface of.
- Two concave portions C1 and C2 are provided on the front surface 17t of the solder sheet 17, and a concave portion C3 is provided on the back surface 17b of the solder sheet 17. Then, as shown in FIGS. 6 and 7, the concave portions C1 to C3 extend continuously inside the solder sheet 17 and reach the outside of the solder sheet 17 in plan view.
- solder sheet 17 is in contact with the plating layer 3d of the ceramic substrate 3 at a plurality of peaks 17m and in contact with the plating layer 6c of the base substrate 6 at a plurality of valleys 17v in cross-sectional view, the first The first laminate 18 can be supported without the concave portions C1 to C3 being crushed by the weight of the laminate 18.
- FIG. 13 shows a state when the melting of the solder material of the solder sheet 17 is started
- FIG. 14 shows a state after the melting of the solder material and when the solder material is solidified.
- the reaction layer 26 a is formed of a tin-nickel alloy (Sn—Ni alloy) of tin (Sn) contained in the solder material of the solder sheet 17 and nickel (Ni) contained in the plating layer 3 d, or a solder material of the solder sheet 17. It is a tin-copper alloy (Sn-Cu alloy) of tin (Sn) contained therein and copper (Cu) contained in the wiring 3c.
- the reaction layer 26b is a tin-nickel alloy (Sn-Ni alloy) of tin (Sn) contained in the solder material of the solder sheet 17 and nickel (Ni) contained in the plating layer 6c.
- the first laminate 18 descends to the base substrate 6 side, and as shown in FIG. Interval becomes narrower.
- the pressure inside the chamber 22 (see FIG. 11) is reduced to, for example, about 300 Pa to remove voids remaining in the molten solder layer.
- nitrogen (N 2 ) is introduced into the chamber 22 (see FIG. 11) to solidify the molten solder layer.
- the first laminate 18 is bonded to the base substrate 6 with the bonding layer 7 made of a solder layer.
- reaction layer 26a 'and 26b' are formed by growing the above-described reaction layers 26a and 26b, and the thickness of the reaction layers 26a 'and 26b' is larger than the thickness of the reaction layers 26a and 26b.
- the removal step S8 of the second laminate 21 shown in FIG. 2, the external terminal 8 connection step S9, and the sealing body 9 formation step S10 are performed.
- the cooled second laminate 21 is taken out of the chamber 22 (see FIG. 11), and the external terminals 8 are connected to the wiring 3c and the plating layer 3d formed on the ceramic substrate 3 as shown in FIG. Connect to Next, on the surface 6t side of the base substrate 6, the chip 1, the chip 2, the ceramic substrate 3, the wires 5, the adhesive layer 4, the adhesive layer 7, and the external terminals 8 are covered with a sealing body 9, and the semiconductor device shown in FIG. SD is completed.
- FIG. 15 is an enlarged cross-sectional view of a main part in FIG.
- FIG. 16 is a plan view of the bonding layer 7 of FIG. 15, and
- FIG. 17 is an enlarged sectional view of a main part of a semiconductor device as a comparative example.
- the ceramic substrate 3 and the base substrate 6 are bonded by an adhesive layer 7 made of a solder layer.
- a relatively thick reaction layer 26a 'and a relatively thin reaction layer 26c are formed at the interface between the adhesive layer 7 and the plating layer 3d of the ceramic substrate 3.
- the reaction layer 26c is formed in a region between the plurality of reaction layers 26a '.
- a relatively thick reaction layer 26b 'and a relatively thin reaction layer 26d are formed at the interface between the adhesive layer 7 and the plating layer 6c of the base substrate 6, a relatively thick reaction layer 26b 'and a relatively thin reaction layer 26d are formed.
- the reaction layer 26d is formed in a region between the plurality of reaction layers 26b '.
- the relatively thick reaction layers 26a 'and 26b' have a thickness of about 50 ⁇ m
- the relatively thin reaction layers 26c and 26d have a thickness of about 20 ⁇ m.
- the adhesive layer 7 made of a solder layer is rectangular and has two sides 7x1 and 7x2 extending in the X direction and sides 7y1 and 7y2 extending in the Y direction. .
- the region where the reaction layer 26a 'is formed is referred to as a region A
- the region where the reaction layer 26b' is formed is referred to as a region B
- the region between the region A and the region B is referred to as a region C.
- the regions A, B and C extend continuously in the Y direction from the side 7x1 extending in the X direction to the side 7x2. Focusing on the interface between the adhesive layer 7 and the plating layer 3d shown in FIG.
- reaction layer 26a ' is formed in the region A shown in FIG. 16, and the reaction layer 26c is formed in the regions B and C.
- the areas B and C have larger areas than the area A.
- reaction layer 26b ' is formed in the region B shown in FIG. 16, and the reaction layer 26d is formed in the regions A and C. .
- the areas A and C are larger than the area B.
- the formation region of the relatively thick reaction layers 26a 'and 26b' is the region where the solder sheet 17 and the plating layers 3d and 6c are in contact, and the relatively thin reaction layers 26c and 26b '
- the formation region of 26d is a region where the solder sheet 17 and the plating layers 3d and 6c are out of contact with each other.
- FIG. 17 is an enlarged cross-sectional view of a main part of a semiconductor device as a comparative example, and corresponds to FIG. FIG. 17 shows an example using a V-shaped solder sheet disclosed in the prior art document.
- a V-shaped solder sheet is used, the solder sheet is crushed and flattened by the weight of the first stacked body in the second stacked body preparing step S4 of the above embodiment. Then, in a state where the solder sheet and the plating layer 3d or 6c to be joined are in close contact with each other, the preheating step S6 is performed, but formic acid is sufficiently penetrated into the interface between the solder sheet and the plating layer 3d or 6c.
- the thick reaction layers 26e and 26f are formed in almost the entire area of the interface, the mechanical strength of the adhesive layer 7 is reduced, and the life is shortened due to cracks generated by the stress applied to the adhesive layer 7. Probability is high. In particular, if the product is continued to be used, the reaction layers 26e and 26f gradually grow and increase in thickness, and conversely, the thickness of the solder layer of the adhesive layer 7 decreases, so that cracks are more likely to occur. . Therefore, the product life is shorter than in this embodiment.
- the solder sheet 17 has concave portions C1 to C3 on the front surface 17t and the rear surface 17b, and the concave portions C1 to C3 continuously extend inside the solder sheet 17 in plan view. 17, the formic acid can penetrate into the concave portions C1 to C3. Since the surface oxide film formed on each of the solder sheet 17, the plating layer 3d on the ceramic substrate 3 side, and the plating layer 6c on the base substrate 6 side can be removed, wetting of the solder material of the solder sheet 17 can be achieved. The heat resistance of the adhesive layer 7 made of a solder layer can be reduced. That is, a semiconductor device (power module) with high heat dissipation can be provided.
- the pressure inside the chamber 22 is reduced, so that residual voids can be reduced, and the thermal resistance of the adhesive layer 7 made of a solder layer can be reduced. Can be.
- a relatively thick reaction layer 26a 'and a relatively thin reaction layer 26c are formed at the interface between the adhesive layer 7 and the plating layer 3d on the ceramic substrate 3 side.
- the mechanical strength of the adhesive layer 7 can be improved as compared with the comparative example in which a relatively thick reaction layer 26e is formed entirely on the interface between the adhesive layer 7 and the plating layer 3d on the ceramic substrate 3 side. Cracks caused by stress applied to the layer 7 can be prevented. Further, the product life of the semiconductor device can be extended. The same applies to the interface between the adhesive layer 7 and the plating layer 6c of the base substrate 6.
- the solder sheet 17 has a recess C1 on the front surface 17t and a recess C3 on the back surface 17b. Then, as shown in FIG. 12, the solder sheet 17 comes into contact with the plating layer 3d of the ceramic substrate 3 at the peaks 17m located at both ends of the concave portion C1 and the valleys located at both ends of the concave portion C3 in cross-sectional view. Since the portion 17v is in contact with the plating layer 6c of the base substrate 6, the first laminate 18 can be supported without the concave portions C1 and C3 being crushed by the weight of the first laminate 18.
- the solder sheet 17 has a W-shape, and the peaks 17m and the valleys 17v plastically deformed in an arc shape have increased in hardness due to work hardening. The strength in the direction has been improved. Therefore, even when the first laminate 18 is placed on the solder sheet 17, the first laminate 18 can be supported without the concave portions C1 and C3 being crushed by the weight of the first laminate 18.
- FIG. 18 is a perspective view of a solder sheet according to Modification Example 1, and FIG. 19 is a cross-sectional view along X2-X2 in FIG.
- the solder sheet 27 of the first modification has an N-shape in a cross-sectional view.
- the solder sheet 27 has a front surface (first surface) 27t and a back surface (second surface) 27b opposite to the front surface 27t.
- the surface 27t has two sides 27x1 and 27x2 extending in the X direction and two sides 27y1 and 27y2 extending in the Y direction.
- the front surface 27t has a concave portion C4, the back surface 27b has a concave portion C5, and the concave portions C4 and C5 extend continuously in the Y direction inside the solder sheet 27, and extend along the sides 27x1 and 27x2. It reaches the outside of the solder sheet 27.
- the solder sheet 27 has two ridges 27m and two valleys 27v, and has a linear portion 27s between the ridges 27m and the valleys 27v.
- the peaks 27m and the valleys 27v are regions where plastic deformation has been performed from a straight line into an arc by the above-described compression processing, but the linear portion 27s is not plastically deformed. Therefore, the peaks 27m and the valleys 27v have a higher hardness than the linear portions 27s due to work hardening. Since the two peaks 27m are set at the same height, they contact the virtual plane VS1. Similarly, since the two valleys 27v are also set to the same height, they contact the virtual plane VS2.
- the virtual plane VS1 corresponds to the plating layer 3d of the ceramic substrate 3 shown in FIG. 10, and the virtual plane VS2 corresponds to the plating layer 6c of the base substrate 6 (the plating layers 3d and 6c correspond to FIG. Shown).
- solder sheet 17 is replaced with a solder sheet 27.
- the solder sheet 27 has a recess C4 on the front surface 27t and a recess C5 on the back surface 27b. Then, the solder sheet 27 contacts the plating layer 3d of the ceramic substrate 3 at the ridges 27m located at both ends of the concave portion C4 and the valley portions 27v located at both ends of the concave portion C5. Since the first laminate 18 is in contact with the plating layer 6c, the first laminate 18 can be supported without the concave portions C4 and C5 being crushed by the weight of the first laminate 18. Therefore, according to the solder sheet 27 of the first modification, the same effect as that of the above embodiment can be achieved.
- FIG. 20 is a perspective view of a solder sheet according to Modification Example 2, and FIG. 19 is a cross-sectional view along X2-X2 in FIG.
- the solder sheet 28 of Modification 2 has the W-shaped cross-sectional structure of the above embodiment in the X direction and the Y direction.
- the solder sheet 28 has a front surface (first surface) 28t and a back surface (second surface) 28b located on the opposite side of the front surface 28t.
- the surface 28t has two sides 28x1 and 28x2 extending in the X direction and two sides 28y1 and 28y2 extending in the Y direction.
- the front surface 28t has concave portions C6 to C9
- the rear surface 28b # has a concave portion C10
- the concave portion C6 is formed inside the solder sheet 28 and reaches the outside of the solder sheet 28 at sides 28x1 and 28y1. I have.
- the recess C7 is formed inside the solder sheet 28 and reaches the outside of the solder sheet 28 at sides 28x1 and 28y2, and the recess C8 is formed inside the solder sheet 28 and the solder sheet 28 at the sides 28x2 and 28y1.
- the concave portion C9 is formed inside the solder sheet 28 and reaches the outside of the solder sheet 28 at sides 28x2 and 28y2.
- the concave portion C10 extends continuously in the X direction and the Y direction inside the solder sheet 28, and reaches the outside of the solder sheet 28 at sides 28x1, 28x2, 28y1, and 28y2.
- the present invention is not limited to the embodiments described above, but includes various modifications.
- the above-described embodiments have been described in detail in order to easily explain the present invention, and are not necessarily limited to those having all the configurations described above.
- a part of the configuration of one embodiment can be replaced with the configuration of another embodiment, and the configuration of one embodiment can be added to the configuration of another embodiment.
- formic acid is used as the reducing gas, but hydrogen may be used.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mechanical Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
半導体装置の製造方法は、半田シートを介して第1積層体をベース基板上に搭載した第2積層体を準備する工程、第2積層体をチャンバー内に設置し、チャンバー内に還元ガスを流入しながら、第2積層体を、半田シートの半田の融点以下の温度で予備加熱する工程、第2積層体を、半田シートの半田の融点以上の温度で本加熱する工程、を含む。半田シートは、セラミック基板側に凹部(C1)、および、ベース基板側に凹部(C3)を含み、予備加熱工程で、半田シートは、凹部(C1)の両端でメッキ層に接触しており、凹部(C3)の両端でメッキ層に接触している。そして、平面視において、凹部(C1)および凹部(C3)は、半田シートの内部に連続して延在し、半田シートの外部に達している。
Description
本発明は、半導体装置の製造方法および半導体装置ならびに半田シートおよびその製造方法に関し、特に、IGBTおよびダイオードを搭載したパワーモジュールの製造方法およびパワーモジュールならびにパワーモジュールの製造方法に用いる半田シートおよびその製造方法に関する。
特開2010-51994号公報(特許文献1)には、矯正型20によりシートはんだ3を下向きに凸であるR形状に矯正して、吸着ツール31によりシートはんだ3を基板上に載置した時に、シートはんだ3の中央が基板に接するようにし、それにより、はんだ溶融時に、シートはんだ3を中央から外側へ向けて軟化させて平坦にする技術が開示されている。
本願発明者は、高出力半導体等を使用したパワーモジュールを検討している。パワーモジュールは、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)が形成されたチップおよびダイオードが形成されたチップをセラミック基板上に搭載し、それをベース基板と称する放熱板に半田からなる接着層を介して接続している。ベース基板上には、例えば、IGBTとダイオードのペアが搭載され、外部端子が接続されているため、セラミック基板の面積が大型化している。そして、セラミック基板からベース基板への放熱性を向上させるために接着層(半田接続部)の面積が大型化している。パワーモジュールでは、半田接続部の放熱性がIGBTの電圧や電流の大きさに影響するため、この放熱性が製品の性能に大きく係わってくる。つまり、パワーモジュールでは、大面積の半田接続部の放熱性を向上させる必要がある。
放熱性向上のためには、半田接続部の残留ボイドや濡れ不良を防止する必要があり、一般的にはフラックスを使用することで、ある程度、残留ボイドや濡れ不良を防止することができる。しかしながら、パワーモジュールのような大面積の半田接続の場合、フラックスの使用は、残留ボイドや残渣発生の原因となるため、ギ酸のような還元性雰囲気を使用したフラックスレスの半田接続を検討した。
本願発明者は、セラミック基板の表面にIGBTチップおよびダイオードチップを接着した第1積層体を、半田シートを介してベース基板上に載置した第2積層体を準備する工程、この第2積層体を真空チャンバー内に配置した後、ギ酸を用いた還元性雰囲気で第2積層体を予備加熱する工程、半田シートの半田材を加熱溶融する本加熱工程を含む半田接続方法を実施した。ここで半田シートは、先行技術文献に示されたV字形状(またはU字形状)のものを使用した。予備加熱工程は、半田シートおよび被接合体(セラミック基板およびベース基板)に形成された金属層の表面酸化膜を除去する工程であり、本加熱工程は、半田シートの半田材を溶融した後に凝固する工程である。しかしながら、上記の方法では、低熱抵抗(高放熱性)の半田接続を実現することができなかった。本願発明者の解析により、第2積層体を準備した段階で、第1積層体の自重でV字形状の半田シートが平坦化してしまい、半田シートと被接合体とが密着するため、予備加熱工程で半田シートおよび被接合体の表面酸化膜を充分に除去できず、半田の濡れ不良が発生したことが判明した。
そこで、本発明は、半導体装置の放熱性を向上させるものである。
一実施例の半導体装置の製造方法は、半田シートを介して第1積層体をベース基板上に搭載した第2積層体を準備する工程、第2積層体をチャンバー内に設置し、チャンバー内に還元ガスを流入しながら、第2積層体を、半田シートの半田材の融点以下の温度で予備加熱する工程、第2積層体を、半田シートの半田材の融点以上の温度で本加熱する工程、を有する。半田シートは、セラミック基板側に第1凹部、および、ベース基板側に第2凹部を含み、予備加熱工程で、半田シートは、第1凹部の両端でセラミック基板に形成された金属層に接触しており、第2凹部の両端でベース基板に形成された金属層に接触しており、第1凹部および第2凹部は、平面視において、半田シートの内部に連続して延在し、半田シートの外部に達している。
本発明の一側面によれば、半導体装置の放熱性を向上させることができる。
上記した以外の課題、構成および効果は、以下の実施の形態の説明により明らかにされる。
電鉄車両および電気自動車などには電力変換装置(インバータ、コンバータ、チョッパー)やモータが搭載されており、電力変換装置にはパワーモジュールが用いられている。パワーモジュールは、IGBT等のパワー半導体素子をスイッチングすることにより直流電力を交流電力に変換するものである。
パワーモジュールでは、スイッチング素子であるIGBTとダイオードとを並列接続(この一組をアームと呼ぶ)して使用する。この一組のアームを正極端子と交流端子との間に接続したものを上アーム、交流端子と負極端子との間に接続したものを下アームと称する。上アームと下アームを組み合わせることによって一組の交流電力を出力することができる。したがって、三相交流を発生させるためには3組の上下アーム(合計6アーム)
が必要となる。
が必要となる。
以下、本発明の実施例を、図面を用いて説明する。
<半導体装置の構造>
本実施例の半導体装置SDは、例えば、上記のモータ駆動用のパワーモジュールである。図1は、本実施例の半導体装置SDの断面図であるが、上記6アームの各々は同様の構造を有するため、図1では1アーム分を示している。
本実施例の半導体装置SDは、例えば、上記のモータ駆動用のパワーモジュールである。図1は、本実施例の半導体装置SDの断面図であるが、上記6アームの各々は同様の構造を有するため、図1では1アーム分を示している。
図1に示すように、半導体装置SDは、チップ(IGBT)1、チップ(ダイオード)2、セラミック基板3、ベース基板6、外部端子8、および、封止体9を含む。チップ1は、シリコン(Si)またはシリコンカーバイト(SiC)からなる基板にIGBT等のパワー半導体素子が形成されており、チップ2は、シリコン(Si)またはシリコンカーバイト(SiC)からなる基板にダイオード素子が形成されている。
セラミック基板3は、基板3aと、基板3aの表面(第1面)3tと、表面3tの反対側に位置する裏面(第2面)3bとを有し、表面3tおよび裏面3bには、夫々、配線3cが形成されており、配線3cの表面はメッキ層(金属層)3dで覆われている。なお、配線3cおよびメッキ層3dを合わせて配線と呼ぶ場合もある。基板3aは、例えば、熱伝導率の高い窒化アルミニウム(AlN)または窒化ケイ素(Si3N4)、あるいは、汎用性の高いアルミナ(Al2O3)とすることができる。配線3cは、例えば、銅(Cu)膜とし、メッキ層3dは、例えば、ニッケル(Ni)膜とすることができる。
チップ1およびチップ2は、接着層4を介してセラミック基板3上のメッキ層3dに接着されており、配線3cおよびメッキ層3dに電気的に接続されている。また、チップ1およびチップ2は、ワイヤ5を介して互いに接続されており、かつ、ワイヤ5を介して配線3cに接続されている。さらに、配線3cおよびメッキ層3dには、外部端子8が接続されている。つまり、チップ1およびチップ2は外部端子8に電気的に接続されている。ワイヤ5は、例えば、銅(Cu)ワイヤまたはアルミニウム(Al)ワイヤからなる。
ベース基板6は、基板6aと、基板6aの表面(第1面)6tと、表面6tの反対側に位置する裏面(第2面)6bと、その表面6tと裏面6bとに形成されたメッキ層(金属層)6cとからなる。基板6aは、例えば、高い熱伝導率を有する炭化ケイ素(SiC)とアルミニウム(Al)合金の複合材料(AlSiC)、銅(Cu)またはアルミニウム(Al)合金等で構成されており、メッキ層6cは、例えば、ニッケル(Ni)膜からなる。そして、ベース基板6の表面6tに形成されたメッキ層6cには、接着層7を介してセラミック基板3の裏面3bに形成された配線3cおよびメッキ層3dが接続されている。接着層4および7は、半田材であり、例えば、鉛(Pb)入りのSn-Pb半田材、あるいは、Pbを実質的に含まない、所謂、鉛フリー半田からなる半田材である。鉛フリー半田の例としては、例えば、錫-銅-銀(Sn-Cu-Ag)、錫-銅(Sn-Cu)、錫-アンチモン(Sn-Sb)または錫-銅-アンチモン(Sn-Cu-Sb)などが挙げられる。
ベース基板6の表面6t側において、チップ1、チップ2、セラミック基板3、ワイヤ5、接着層4、接着層7および外部端子8は、封止体9で覆われている。封止体9は、例えば、シリコーンゲルからなる。なお、図示していないが、外部端子は、封止体9の外部に露出している。
<半導体装置の製造方法>
次に、図2~14を用いて、本実施例の半導体装置の製造方法を説明する。図2は、本実施例の半導体装置の製造方法の一部を示す製造工程フロー図、図3は、本実施例の半田シートの製造工程中の斜視図、図4および図5は、半田シートの製造工程中の断面図、図6は、本実施例の半田シートの斜視図、図7は、図6のX1-X1に沿う断面図である。図8~14は、半導体装置の製造工程中の断面図である。なお、図2において、半田シート17準備工程S1と第1積層体18準備工程とは、どちらが先でも良い。また、図9~11では、ベース基板6上の2つのアームの領域を示している。図8~11では、メッキ層3dおよびメッキ層6cを省略している。また、図12は、予備加熱工程、図13および図14は、本加熱工程を示しているが、1アーム分の第2積層体21を示しており、チャンバー等の加熱装置は省略している。
次に、図2~14を用いて、本実施例の半導体装置の製造方法を説明する。図2は、本実施例の半導体装置の製造方法の一部を示す製造工程フロー図、図3は、本実施例の半田シートの製造工程中の斜視図、図4および図5は、半田シートの製造工程中の断面図、図6は、本実施例の半田シートの斜視図、図7は、図6のX1-X1に沿う断面図である。図8~14は、半導体装置の製造工程中の断面図である。なお、図2において、半田シート17準備工程S1と第1積層体18準備工程とは、どちらが先でも良い。また、図9~11では、ベース基板6上の2つのアームの領域を示している。図8~11では、メッキ層3dおよびメッキ層6cを省略している。また、図12は、予備加熱工程、図13および図14は、本加熱工程を示しているが、1アーム分の第2積層体21を示しており、チャンバー等の加熱装置は省略している。
先ず、図2に示す半田シート17準備工程S1を説明する。図3に示すように、例えば厚さ2mmの半田インゴット10を、一対の圧延ロール11で、例えば厚さ0.2mmに圧延し、圧延半田12を形成する。圧延半田12には、その表面にロール目12aと呼ばれる微小な凹凸が形成されている。次に、図4に示すように、ダイ13とパンチ14とを用いて、長方形のプレス前半田シート15を形成する。プレス前半田シート15は、例えば、47×57mmとする。次に、図5に示すように、プレス前半田シート15を、一対の金型16で挟み込み、所望の形状に圧縮加工を施し、半田シート17を形成する。
図6および図7に示すように、半田シート17は、その断面がW字形状を有する。図6に示すように、半田シート17は、表面(第1面)17tと、表面17tの反対側に位置する裏面(第2面)17bとを有する。また、表面17tは、X方向に延在する2つの辺17x1および17x2ならびにY方向に延在する2つの辺17y1および17y2を有する。また、表面17tは、凹部C1およびC2を有し、裏面17bは、凹部C3を有し、凹部C1~C3は、半田シート17の内部において、Y方向に連続的に延在し、辺17x1および17x2において半田シート17の外部に達している。また、図5に示す圧縮加工により、半田シート17の表面17tおよび裏面17bは平坦な表面を有する。つまり、図3に示す圧延加工によって形成されたロール目12a は、図5に示す圧縮加工によって押し潰されており、表面17tおよび裏面17bの表面積は、図4に示すプレス前半田シート15の表面および裏面の表面積よりも減少している。また、半田シート17の中央部には、平坦面を有する吸着部17aが設けられている。
また、図7に示すように、半田シート17は、3つの山部17mと、2つの谷部17vとを有し、山部17mと谷部17vとの間に直線部17sを有している。山部17mおよび谷部17vは、上記圧縮加工により直線から円弧状に塑性変形が施された領域であるが、直線部17sは塑性変形していない。従って、山部17mおよび谷部17vは、加工硬化により、直線部17sよりも高い硬度を有する。また、山部17mおよび谷部17vの膜厚は、直線部17sの膜厚よりも厚くなっている。また、3箇所の山部17mは、互いに等しい高さに設定されているため、仮想平面VS1に接触する。同様に、2箇所の谷部17vも互いに等しい高さに設定されているため、仮想平面VS2に接触する。ここで、仮想平面VS1は、後述の図10に示すセラミック基板3のメッキ層3dに対応し、仮想平面VS2は、ベース基板6のメッキ層6cに対応している(メッキ層3dおよび6cは、図1に示す)。
次に、図2に示す第1積層体18準備工程を実施する。具体的には、セラミック基板3上にチップ1,2を搭載する工程S2およびワイヤボンディング工程S3である。図8に示すように、セラミック基板3上にチップ1および2を搭載し、接着層4を介して配線3cに接着する。次に、ワイヤ5により、チップ1とチップ2との間、配線3cとチップ1との間、配線3cとチップ2との間をそれぞれ電気的に接続する。
次に、図2に示す第2積層体21準備工程S4を実施する。図9に示すように、ベース基板6上において、ガイド19で囲まれた複数の領域に、順に、半田シート17を載置する。半田シート17は、図6に示すように平坦な吸着部17aを有しており、吸着治具20で吸着部17aを真空吸着して、半田シート17をベース基板6上に載置する。ここで、ガイド19は、各アームの形成領域を位置決めしている。次に、図10に示すように、半田シート17上に第1積層体18を順次載置し、ベース基板6上に半田シート17を介して複数の第1積層体18が載置された第2積層体21を準備する。第1積層体18の自重により、半田シート17の高さ方向の寸法は減少するが、図6および図7に示す凹部C1~C3は潰れることなく確保されている。なお、凹部C1~C3は、後述する予備加熱工程S6が完了するまで潰れることなく確保されている。また、本実施例では、半田シート17の半田材として、例えば、融点がおよそ250℃のSn-10%Sbを用いている。
次に、図2に示すチャンバー22内に第2積層体21をセットする工程S5を実施する。図11に示すように、半田接続用の熱処理装置のチャンバー22の内部に第2積層体21をセットする。そして、この状態で、後述する予備加熱工程S6および本加熱工程S7を実施する。熱処理装置は、チャンバー22、加熱機構23、ガス導入機構24および排気機構25を備える。
図11に示すように、チャンバー22内に第2積層体21をセットした後、先ず、チャンバー22内を、例えば、300Pa程度に減圧した後、チャンバー22内に、例えば、窒素(N2)を導入し、チャンバー22内を大気圧に戻す。こうしてチャンバー22内を、純粋な窒素(N2)雰囲気にする。
次に、図2に示す予備加熱工程S6を実施する。予備加熱工程S6は、チャンバー22内にギ酸と窒素(N2)の混合ガスを供給しながら、第2積層体21を加熱する。加熱温度は、半田シート17の半田材の融点よりも低い温度200℃、加熱時間は10分間程度とする。予備加熱工程S6では、ギ酸の還元反応を利用して、半田シート17の表面酸化膜、メッキ層3dおよび6cの表面酸化膜を除去している。ギ酸は、およそ150℃以上で効率よく還元反応を起こすことが知られている。
図12に示すように、半田シート17は、3箇所の山部17mでセラミック基板3の配線3cの表面に形成されたメッキ層3dに接触しており、2箇所の谷部17vでベース基板6の表面に形成されたメッキ層6cに接触している。半田シート17の表面17tには2つの凹部C1およびC2が設けられており、半田シート17の裏面17bには凹部C3が設けられている。そして、図6および図7に示すように、平面視において、凹部C1~C3は、半田シート17の内部に連続的に延在しており、半田シート17の外部に達している。従って、半田シート17の外部から、凹部C1~C3にギ酸を侵入させることができ、半田シート17の表面17tおよび裏面17bのほぼ全域にわたって表面酸化膜を除去することができる。同様に、メッキ層3dおよび6cのほぼ全域にわたって表面酸化膜を除去することができる。半田シート17は、断面視において、複数の山部17mでセラミック基板3のメッキ層3dに接触し、かつ、複数の谷部17vでベース基板6のメッキ層6cに接触しているため、第1積層体18の自重によって凹部C1~C3が潰れることなく第1積層体18を支持することができる。
次に、図2に示す本加熱工程S7を実施する。ギ酸と窒素(N2)の混合ガスの供給を止め、第2積層体21を、半田シート17の半田材の融点よりも高い温度280℃で6分間程度加熱する。図13は、半田シート17の半田材の溶融開始時の様子、図14は、半田材の溶融後であって、半田材の凝固時の様子を示している。図13に示すように、半田材の溶融開始時には、半田シート17とメッキ層3dとの接触箇所に反応層26aが形成され、半田シート17とメッキ層6cとの接触箇所に反応層26bが形成される。反応層26aは、半田シート17の半田材に含まれる錫(Sn)とメッキ層3dに含まれるニッケル(Ni)との錫-ニッケル合金(Sn-Ni合金)または、半田シート17の半田材に含まれる錫(Sn)と配線3cに含まれる銅(Cu)との錫-銅合金(Sn-Cu合金)である。反応層26bは、半田シート17の半田材に含まれる錫(Sn)とメッキ層6cに含まれるニッケル(Ni)との錫-ニッケル合金(Sn-Ni合金)である。
次に、半田シート17の半田材の溶融に伴い、第1積層体18がベース基板6側に降下し、図14に示すように、予備加熱工程S6に比べ、ベース基板6とセラミック基板3との間隔が狭くなる。半田材の全体が溶融した時点で、チャンバー22(図11参照)内を、例えば、300Pa程度に減圧し、溶融半田層に残留するボイドを除去する。次に、チャンバー22(図11参照)内に、例えば、窒素(N2)を導入し、溶融半田層を凝固させる。こうして、第1積層体18をベース基板6に半田層からなる接着層7で接着する。詳細は、後述するが、半田シート17の半田材が溶融し、その後に凝固した段階では、図14に示すように、接着層7とセラミック基板3のメッキ層3dとの界面には、反応層26a´が形成され、接着層7とベース基板6のメッキ層6cとの界面には、反応層26b´が形成されている。反応層26a´および26b´は、前述の反応層26aおよび26bが成長したものであり、反応層26a´および26b´の厚さは、前述の反応層26aおよび26bの厚さよりも厚い。
次に、図2に示す第2積層体21の取出し工程S8、外部端子8接続工程S9、および、封止体9形成工程S10を実施する。本加熱工程S7が完了後、冷却された第2積層体21をチャンバー22(図11参照)から取出し、図1に示すように外部端子8をセラミック基板3に形成された配線3cおよびメッキ層3dに接続する。次に、ベース基板6の表面6t側において、チップ1、チップ2、セラミック基板3、ワイヤ5、接着層4、接着層7および外部端子8を封止体9で覆い、図1に示す半導体装置SDが完成する。
次に、上記の半導体装置の製造方法によって形成された半田層からなる接着層7について説明する。図15は、図14の要部拡大断面図であり、接着層7を拡大して表している。図16は、図15の接着層7の平面図、図17は、比較例である半導体装置の要部拡大断面図である。
図15に示すように、セラミック基板3とベース基板6とは、半田層からなる接着層7で接着される。接着層7とセラミック基板3のメッキ層3dとの界面には、比較的厚い反応層26a´と、比較的薄い反応層26cとが形成されている。反応層26cは、複数の反応層26a´の間の領域に形成されている。また、接着層7とベース基板6のメッキ層6cとの界面には、比較的厚い反応層26b´と、比較的薄い反応層26dとが形成されている。反応層26dは、複数の反応層26b´の間の領域に形成されている。因みに、比較的厚い反応層26a´および26b´の厚さは、50μm程度、比較的薄い反応層26cおよび26dの厚さは、20μm程度である。
図16に示すように、平面視において、半田層からなる接着層7は、長方形であり、X方向に延在する2つの辺7x1および7x2と、Y方向に延在する辺7y1および7y2を有する。反応層26a´が形成された領域を領域A、反応層26b´が形成された領域を領域Bとし、領域Aと領域Bの間の領域を領域Cとしている。領域A、BおよびCは、X方向に延在する辺7x1から辺7x2にわたって、Y方向に連続的に延在している。図15に示す接着層7とメッキ層3dとの界面に着目すると、図16に示す領域Aには反応層26a´が形成され、領域BおよびCには反応層26cが形成されている。そして、領域BおよびCの面積は領域Aの面積よりも広い。また、図15に示す接着層7とメッキ層6cとの界面に着目すると、図16に示す領域Bには反応層26b´が形成され、領域AおよびCには反応層26dが形成されている。そして、領域AおよびCの面積は領域Bの面積よりも広い。ここで、図13を参照すると、比較的厚い反応層26a´および26b´の形成領域は、半田シート17とメッキ層3dおよび6cとが接触していた領域であり、比較的薄い反応層26cおよび26dの形成領域は、半田シート17とメッキ層3dおよび6cとが非接触であった領域である。
図17は、比較例である半導体装置の要部拡大断面図であり、図15に対応している。図17は、先行技術文献に示されたV字形状の半田シートを用いた例である。V字形状の半田シートを用いた場合、上記実施例の第2積層体準備工程S4において、第1積層体の自重で半田シートが潰れて平坦化する。そして、半田シートと被接合体であるメッキ層3dまたは6cとが密着した状態で、予備加熱工程S6が実施されるが、ギ酸を半田シートとメッキ層3dまたは6cとの界面に十分に侵入させることができないため、半田シート、メッキ層3dおよび6cの表面酸化膜を充分に除去できず、半田の濡れ不良が発生してしまう。その結果、接着層7の放熱性が低下する。また、上記実施例の本加熱工程S7が完了すると、図17に示すように、接着層7とメッキ層3dとの界面のほぼ全域に反応層26eが形成され、接着層7とメッキ層6cとの界面のほぼ全域に反応層26fが形成されていることが確認された。そして、この反応層26eおよび26fの厚さは、上記の比較的厚い反応層26a´およびs6b´の厚さと等しい。このように、厚い反応層26eおよび26fが前記界面のほぼ全域に形成されているため、接着層7の機械的強度が低下し、接着層7に印加されるストレスによるクラック発生で寿命が低下する可能性が高い。特に、製品を使用し続けると反応層26eおよび26fは、徐々に成長し、その膜厚が増加し、逆に、接着層7の半田層の膜厚は減少するため、益々クラックが発生しやすい。よって本実施例と比較すると製品寿命が短い。
次に、本実施例の効果を説明する。
予備加熱工程S6において、半田シート17が、その表面17tおよび裏面17bに凹部C1~C3を有し、平面視において、凹部C1~C3が半田シート17の内部に連続的に延在し、半田シート17の外部に達しているため、この凹部C1~C3にギ酸を侵入させることができる。そして、半田シート17、セラミック基板3側のメッキ層3d、および、ベース基板6側のメッキ層6cの夫々に形成された表面酸化膜を除去することができるため、半田シート17の半田材の濡れ性を向上でき、半田層からなる接着層7の熱抵抗を低減することができる。つまり、放熱性の高い半導体装置(パワーモジュール)を提供することができる。
本加熱工程S7において、半田シート17の半田材を溶融させた後に、チャンバー22内を減圧することで、残留ボイドを低減することができ、半田層からなる接着層7の熱抵抗を低減することができる。
図15に示すように、接着層7とセラミック基板3側のメッキ層3dとの界面には、比較的厚い反応層26a´と、比較的薄い反応層26cが形成されている。接着層7とセラミック基板3側のメッキ層3dとの界面に、全体的に比較的厚い反応層26eが形成された比較例に比べ、接着層7の機械的強度を向上することができ、接着層7に印加されるストレスに起因するクラックを防止することができる。また、半導体装置の製品寿命を長くすることができる。また、接着層7とベース基板6のメッキ層6cとの界面も同様である。
半田シート17は、表面17tに凹部C1を有し、裏面17bに凹部C3を有する。そして、図12に示すように、半田シート17は、断面視において、凹部C1の両端に位置する山部17mでセラミック基板3のメッキ層3dに接触し、かつ、凹部C3の両端に位置する谷部17vでベース基板6のメッキ層6cに接触しているため、第1積層体18の自重によって凹部C1およびC3が潰れることなく第1積層体18を支持することができる。
断面視において、半田シート17はW字形状を有し、円弧状に塑性変形された山部17mおよび谷部17vは、加工硬化により、その硬度が増加しているため、半田シート17の高さ方向における強度が向上している。その為、半田シート17上に第1積層体18を載置しても、第1積層体18の自重によって凹部C1およびC3が潰れることなく第1積層体18を支持することができる。
<変形例1>
図18は、変形例1である半田シートの斜視図であり、図19は、図18のX2-X2に沿う断面図である。変形例1の半田シート27は、断面視において、N字形状を有する。図18に示すように、半田シート27は、表面(第1面)27tと、表面27tの反対側に位置する裏面(第2面)27bとを有する。また、表面27tは、X方向に延在する2つの辺27x1および27x2ならびにY方向に延在する2つの辺27y1および27y2を有する。また、表面27tは、凹部C4を有し、裏面27bは、凹部C5を有し、凹部C4およびC5は、半田シート27の内部において、Y方向に連続的に延在し、辺27x1および27x2において半田シート27の外部に達している。
図18は、変形例1である半田シートの斜視図であり、図19は、図18のX2-X2に沿う断面図である。変形例1の半田シート27は、断面視において、N字形状を有する。図18に示すように、半田シート27は、表面(第1面)27tと、表面27tの反対側に位置する裏面(第2面)27bとを有する。また、表面27tは、X方向に延在する2つの辺27x1および27x2ならびにY方向に延在する2つの辺27y1および27y2を有する。また、表面27tは、凹部C4を有し、裏面27bは、凹部C5を有し、凹部C4およびC5は、半田シート27の内部において、Y方向に連続的に延在し、辺27x1および27x2において半田シート27の外部に達している。
また、図19に示すように、半田シート27は、2つの山部27mと、2つの谷部27vとを有し、山部27mと谷部27vとの間に直線部27sを有している。山部27mおよび谷部27vは、上記圧縮加工により直線から円弧状に塑性変形が施された領域であるが、直線部27sは塑性変形していない。従って、山部27mおよび谷部27vは、加工硬化により、直線部27sよりも高い硬度を有する。また、2箇所の山部27mは、互いに等しい高さに設定されているため、仮想平面VS1に接触する。同様に、2箇所の谷部27vも互いに等しい高さに設定されているため、仮想平面VS2に接触する。ここで、仮想平面VS1は、図10に示すセラミック基板3のメッキ層3dに対応し、仮想平面VS2は、ベース基板6のメッキ層6cに対応している(メッキ層3dおよび6cは、図1に示す)。
図12において、半田シート17を半田シート27に置換えた場合を想定する。半田シート27は、表面27tに凹部C4を有し、裏面27bに凹部C5を有する。そして、半田シート27は、断面視において、凹部C4の両端に位置する山部27mでセラミック基板3のメッキ層3dに接触し、かつ、凹部C5の両端に位置する谷部27vでベース基板6のメッキ層6cに接触しているため、第1積層体18の自重によって凹部C4およびC5が潰れることなく第1積層体18を支持することができる。従って、変形例1の半田シート27によれば、上記実施例と同様の効果を達成することができる。
<変形例2>
図20は、変形例2である半田シートの斜視図であり、図19は、図18のX2-X2に沿う断面図である。変形例2の半田シート28は、X方向およびY方向に、上記実施例のW字形状の断面構造を有する。
図20は、変形例2である半田シートの斜視図であり、図19は、図18のX2-X2に沿う断面図である。変形例2の半田シート28は、X方向およびY方向に、上記実施例のW字形状の断面構造を有する。
図20に示すように、半田シート28は、表面(第1面)28tと、表面28tの反対側に位置する裏面(第2面)28bとを有する。また、表面28tは、X方向に延在する2つの辺28x1および28x2ならびにY方向に延在する2つの辺28y1および28y2を有する。また、表面28tは、凹部C6~C9を有し、裏面28b は、凹部C10を有し、凹部C6は、半田シート28の内部に形成され、辺28x1および28y1において半田シート28の外部に達している。凹部C7は、半田シート28の内部に形成され、辺28x1および28y2において半田シート28の外部に達しており、凹部C8は、半田シート28の内部に形成され、辺28x2および28y1において半田シート28の外部に達しており、凹部C9は、半田シート28の内部に形成され、辺28x2および28y2において半田シート28の外部に達している。また、凹部C10は、半田シート28の内部において、X方向およびY方向に連続的に延在し、辺28x1、28x2、28y1および28y2において、半田シート28の外部に達している。
変形例2の半田シート28によれば、上記実施例と同様の効果を達成することができる。
なお、本発明は、上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は、本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
例えば、予備加熱工程S6において、還元性ガスとしてギ酸を用いたが、水素を用いることも出来る。
1 チップ(IGBT)
2 チップ(ダイオード)
3 セラミック基板
3a 基板
3b 裏面(第2面)
3c 配線
3d メッキ層(金属層)
3t 表面(第1面)
4 接着層
5 ワイヤ
6 ベース基板
6a 基板
6b 裏面(第2面)
6c メッキ層(金属層)
6t 表面(第1面)
7 接着層
7x1、7x2、7y1、7y2 辺
8 外部端子
9 封止体
10 半田インゴット
11 圧延ロール
12 圧延半田
12a ロール目
13 ダイ
14 パンチ
15 プレス前半田シート
16 金型
17 半田シート
17a 吸着部(平坦部)
17b 裏面(第2面)
17m 山部
17s 直線部
17t 表面(第1面)
17x1、17x2、17y1、17y2 辺
17v 谷部
18 第1積層体
19 ガイド
20 吸着治具
21 第2積層体
22 チャンバー
23 加熱機構
24 ガス導入機構
25 排気機構
26a、26b、26c、26d、26e、26f 反応層
27 半田シート
27b 裏面(第2面)
27m 山部
27s 直線部
27t 表面(第1面)
27x1、27x2、27y1、27y2 辺
27v 谷部
28 半田シート
28b 裏面(第2面)
28m 山部
28s 直線部
28t 表面(第1面)
28x1、28x2、28y1、28y2 辺
28v 谷部
A、B、C 領域
C1~C10 凹部
SD 半導体装置(パワーモジュール)
VS1、VS2 仮想平面
2 チップ(ダイオード)
3 セラミック基板
3a 基板
3b 裏面(第2面)
3c 配線
3d メッキ層(金属層)
3t 表面(第1面)
4 接着層
5 ワイヤ
6 ベース基板
6a 基板
6b 裏面(第2面)
6c メッキ層(金属層)
6t 表面(第1面)
7 接着層
7x1、7x2、7y1、7y2 辺
8 外部端子
9 封止体
10 半田インゴット
11 圧延ロール
12 圧延半田
12a ロール目
13 ダイ
14 パンチ
15 プレス前半田シート
16 金型
17 半田シート
17a 吸着部(平坦部)
17b 裏面(第2面)
17m 山部
17s 直線部
17t 表面(第1面)
17x1、17x2、17y1、17y2 辺
17v 谷部
18 第1積層体
19 ガイド
20 吸着治具
21 第2積層体
22 チャンバー
23 加熱機構
24 ガス導入機構
25 排気機構
26a、26b、26c、26d、26e、26f 反応層
27 半田シート
27b 裏面(第2面)
27m 山部
27s 直線部
27t 表面(第1面)
27x1、27x2、27y1、27y2 辺
27v 谷部
28 半田シート
28b 裏面(第2面)
28m 山部
28s 直線部
28t 表面(第1面)
28x1、28x2、28y1、28y2 辺
28v 谷部
A、B、C 領域
C1~C10 凹部
SD 半導体装置(パワーモジュール)
VS1、VS2 仮想平面
Claims (15)
- (a)第1面、前記第1面の反対側に位置する第2面、前記第1面上に形成された第1配線、および前記第2面上に形成された第2配線、を備える第1基板を準備する工程、
(b)前記第1配線上に、絶縁ゲートバイポーラトランジスタからなる第1チップおよびダイオードからなる第2チップを搭載した第1積層体を準備する工程、
(c)第3面、前記第3面の反対側に位置する第4面、および前記第3面上に形成された金属層を含む第2基板上に、半田シートを介して前記第1積層体を載置した第2積層体を準備する工程、
(d)前記第2積層体をチャンバー内に設置する工程、
(e)前記チャンバー内に還元性ガスを流入しながら、前記第2積層体を、前記半田シートの半田材の融点よりも低い第1温度で加熱する工程、
(f)前記(e)工程に続き、前記チャンバー内の前記第2積層体を、前記半田シートの半田材の融点よりも高い第2温度で加熱し、前記半田シートの半田材を溶融する工程、
を有し、
前記(e)工程において、
前記半田シートは、前記第1基板側の第5面に第1凹部、および前記第2基板側の第6面に第2凹部を含み、
前記半田シートは、前記第1凹部の両端で前記第2配線に接触しており、
前記半田シートは、前記第2凹部の両端で前記金属層に接触しており、
平面視において、前記第1凹部および前記第2凹部の夫々は、前記半田シートの内部に連続して延在し、前記半田シートの外部に達している、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記還元性ガスは、ギ酸を含む、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記還元性ガスは、水素を含む、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記(f)工程において、
前記半田シートの半田材を溶融した後に、前記チャンバー内を減圧する、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記半田シートは、前記第5面に、さらに第3凹部を含み、
前記(e)工程において、
前記半田シートは、前記第3凹部の両端で前記第2配線に接触しており、
平面視において、前記第3凹部は、前記半田シートの内部に連続的に延在し、前記半田シートの外部に達している、半導体装置の製造方法。 - 第1金属層と、
第2金属層と、
前記第1金属層と前記第2金属層とを接続する半田層と、
を有し、
前記第1金属層と前記半田層との界面には、第1反応層および第2反応層が形成されており、
前記第2反応層の膜厚は、前記第1反応層の膜厚よりも薄く、
平面視において、前記第2反応層は、前記半田層の内部に連続的に延在し、前記半田層の外部に達している、半導体装置。 - 請求項6に記載の半導体装置において、
平面視において、前記第2反応層の面積は、前記第1反応層の面積よりも広い、半導体装置。 - 請求項6に記載の半導体装置において、
前記第2金属層と前記半田層との界面には、第3反応層および第4反応層が形成されており、
前記第4反応層の膜厚は、前記第3反応層の膜厚よりも薄く、
平面視において、前記第4反応層は、前記半田層の内部に連続的に延在し、前記半田層の外部に達している、半導体装置。 - 請求項8に記載の半導体装置において、
平面視において、前記第4反応層の面積は、前記第3反応層の面積よりも広い、半導体装置。 - 請求項8に記載の半導体装置において、
さらに、
第1面と、前記第1面の反対側に位置する第2面とを備える第1基板と、
前記第1面上に形成された第1配線と、
前記第2面上に形成された第2配線と、
前記第1配線に接続された絶縁ゲートバイポーラトランジスタからなる第1チップおよびダイオードからなる第2チップと、
前記第1基板、前記第1チップおよび前記第2チップを搭載する第2基板と、
前記第2配線上に形成された第1メッキ層と、
前記第2基板上に形成された第2メッキ層と、
を有し、
前記第1金属層は、前記第1メッキ層であり、前記第2金属層は、前記第2メッキ層である、半導体装置。 - 請求項10に記載の半導体装置において、
前記半田層は、Snを含み、
前記第1メッキ層は、Niを含み、
前記第1反応層および前記第2反応層は、SnとNiの合金からなる、半導体装置。 - 請求項11に記載の半導体装置において、
前記第2メッキ層は、Niを含み、
前記第3反応層および前記第4反応層は、SnとNiの合金からなる、半導体装置。 - 円弧状の第1部分と、
前記第1部分の両側に位置する円弧状の第2部分および第3部分と、
前記第1部分と前記第2部分の間に位置する直線状の第4部分と、
前記第1部分と前記第3部分の間に位置する直線状の第5部分と、
を有し、
前記第1部分は、上側に凸であり、
前記第2部分および前記第3部分は、下側に凸であり、
前記第1部分、前記第2部分および前記第3部分の硬度は、前記第4部分および前記第5部分の硬度よりも大きい、半田シート。 - 請求項13に記載の半田シートであって、
前記第1部分、前記第2部分および前記第3部分の膜厚は、前記第4部分および前記第5部分の膜厚よりも大きい、半田シート。 - (a)半田インゴットを、2つの圧延ローラ間を通過せさて、第1面と、前記第1面の反対側に位置する第2面とにロール目を有する圧延半田を形成する工程、
(b)前記圧延半田を所定の形状に切断に、第1半田シートを形成する工程、
(c)前記第1半田シートを2つの金型に挟み込んで圧縮することにより、断面視において、W字形状の第2半田シートを形成する工程、
を有し、
前記(c)工程において、前記ロール目を潰し、平坦な前記第1面および前記第2面を形成する、半田シートの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018141648A JP6944907B2 (ja) | 2018-07-27 | 2018-07-27 | 半導体装置の製造方法および半導体装置ならびに半田シートおよびその製造方法 |
JP2018-141648 | 2018-07-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2020021760A1 true WO2020021760A1 (ja) | 2020-01-30 |
Family
ID=69180878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2019/010159 WO2020021760A1 (ja) | 2018-07-27 | 2019-03-13 | 半導体装置の製造方法および半導体装置ならびに半田シートおよびその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6944907B2 (ja) |
WO (1) | WO2020021760A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03254393A (ja) * | 1990-02-28 | 1991-11-13 | Taiyo Yuden Co Ltd | 溝付きシート状はんだおよびその製造方法 |
JP2005271059A (ja) * | 2004-03-26 | 2005-10-06 | Toyota Motor Corp | 接合構造体および接合構造体の製造方法 |
JP2009272554A (ja) * | 2008-05-09 | 2009-11-19 | Honda Motor Co Ltd | ハンダ付け方法 |
JP6355092B1 (ja) * | 2017-05-11 | 2018-07-11 | パナソニックIpマネジメント株式会社 | はんだ合金およびそれを用いた接合構造体 |
-
2018
- 2018-07-27 JP JP2018141648A patent/JP6944907B2/ja active Active
-
2019
- 2019-03-13 WO PCT/JP2019/010159 patent/WO2020021760A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03254393A (ja) * | 1990-02-28 | 1991-11-13 | Taiyo Yuden Co Ltd | 溝付きシート状はんだおよびその製造方法 |
JP2005271059A (ja) * | 2004-03-26 | 2005-10-06 | Toyota Motor Corp | 接合構造体および接合構造体の製造方法 |
JP2009272554A (ja) * | 2008-05-09 | 2009-11-19 | Honda Motor Co Ltd | ハンダ付け方法 |
JP6355092B1 (ja) * | 2017-05-11 | 2018-07-11 | パナソニックIpマネジメント株式会社 | はんだ合金およびそれを用いた接合構造体 |
Also Published As
Publication number | Publication date |
---|---|
JP2020017707A (ja) | 2020-01-30 |
JP6944907B2 (ja) | 2021-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102459745B1 (ko) | 구리/세라믹스 접합체, 절연 회로 기판, 및, 구리/세라믹스 접합체의 제조 방법, 절연 회로 기판의 제조 방법 | |
US8772926B2 (en) | Production method of cooler | |
CN116598263A (zh) | 功率半导体装置和半导体功率模块 | |
US9818716B2 (en) | Power module | |
EP3208839B1 (en) | Substrate with cooler for power modules and method for producing same | |
JP4343117B2 (ja) | 半導体装置およびその製造方法 | |
US8222724B2 (en) | Semiconductor element module and method for manufacturing the same | |
JP2014120639A (ja) | パワーモジュール半導体装置 | |
JP2014053403A (ja) | パワーモジュール半導体装置 | |
WO2020021760A1 (ja) | 半導体装置の製造方法および半導体装置ならびに半田シートおよびその製造方法 | |
JP2021098641A (ja) | 銅/セラミックス接合体、及び、絶縁回路基板 | |
KR20170012927A (ko) | 반도체 패키지용 클립 및 그 제조방법, 클립을 포함하는 반도체 패키지 | |
EP2765597A2 (en) | System for sintering using a pressurized gas or liquid | |
JP6006966B2 (ja) | 半導体装置およびその製造方法 | |
JP2016152386A (ja) | パワーモジュール用基板及びパワーモジュール | |
EP3845511A1 (en) | Copper/ceramic bonded body, insulated circuit board, method for producing copper/ceramic bonded body, and method for manufacturing insulated circuit board | |
JP7487614B2 (ja) | 半導体装置、半導体装置の製造方法及び電力変換装置 | |
EP4003632B1 (en) | Power semiconductor module and method of forming the same | |
US20180090420A1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
JP4121827B2 (ja) | モジュール構造体の製造方法 | |
CN118402060A (en) | Ceramic circuit board, semiconductor device, method for manufacturing ceramic circuit board, and method for manufacturing semiconductor device | |
US20230187403A1 (en) | Method for manufacturing double-sided cooling type power module and double-sided cooling type power module | |
JP7088421B1 (ja) | 半導体装置および電力変換装置 | |
JP2019087608A (ja) | 接合体、絶縁回路基板、ヒートシンク付絶縁回路基板、ヒートシンク、及び、接合体の製造方法、絶縁回路基板の製造方法、ヒートシンク付絶縁回路基板の製造方法、ヒートシンクの製造方法 | |
JP2022029886A (ja) | 半導体装置、半導体装置の製造方法及び電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 19841986 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 19841986 Country of ref document: EP Kind code of ref document: A1 |