WO2020008546A1 - 表示装置およびその駆動方法 - Google Patents

表示装置およびその駆動方法 Download PDF

Info

Publication number
WO2020008546A1
WO2020008546A1 PCT/JP2018/025309 JP2018025309W WO2020008546A1 WO 2020008546 A1 WO2020008546 A1 WO 2020008546A1 JP 2018025309 W JP2018025309 W JP 2018025309W WO 2020008546 A1 WO2020008546 A1 WO 2020008546A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
terminal
light emission
supply line
capacitor
Prior art date
Application number
PCT/JP2018/025309
Other languages
English (en)
French (fr)
Inventor
青司 梅澤
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to PCT/JP2018/025309 priority Critical patent/WO2020008546A1/ja
Priority to US17/059,389 priority patent/US11120741B2/en
Publication of WO2020008546A1 publication Critical patent/WO2020008546A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Definitions

  • the present invention relates to a display device, and more particularly, to a current-driven display device including a current-driven display element such as an organic EL (Electro Luminescence) display device and a driving method thereof.
  • a current-driven display device including a current-driven display element such as an organic EL (Electro Luminescence) display device and a driving method thereof.
  • an organic EL display device including a pixel circuit including an organic EL element (also referred to as an organic light emitting diode (Organic Light Emitting Diode: OLED)) has been put to practical use.
  • the pixel circuit of the organic EL display device includes a driving transistor, a write control transistor, a holding capacitor, and the like, in addition to the organic EL element.
  • a thin film transistor Thin Film Transistor
  • a holding capacitor is connected to a gate terminal as a control terminal of the driving transistor.
  • the holding capacitor is connected to the driving circuit via a data signal line from a driving circuit.
  • a voltage corresponding to a video signal representing an image to be displayed (more specifically, a voltage indicating a gradation value of a pixel to be formed by the pixel circuit) is provided as a data voltage.
  • the organic EL element is a self-luminous display element that emits light with luminance according to the current flowing through the organic EL element.
  • the drive transistor is provided in series with the organic EL element, and controls a current flowing through the organic EL element according to a voltage held by the storage capacitor.
  • the organic EL display device there are known a method of compensating the characteristics of the element inside the pixel circuit and a method of compensating the characteristic outside the pixel circuit.
  • the voltage of the gate terminal of the driving transistor that is, the voltage held in the holding capacitor is initialized, and then the holding capacitor is charged with the data voltage via the diode-connected driving transistor.
  • a pixel circuit configured as described above is known. In such a pixel circuit, variations and fluctuations in the threshold voltage of the driving transistor are compensated inside (hereinafter, compensation of the fluctuations and fluctuations in the threshold voltage is referred to as “threshold compensation”).
  • Patent Document 1 discloses that after the voltage of the gate terminal of the driving transistor, that is, the voltage held by the holding capacitor is initialized to a predetermined level, the holding capacitor is charged with the data voltage via the diode-connected driving transistor.
  • Patent Document 2 describes a configuration related to a pixel circuit in the organic EL display device disclosed in the present application.
  • the gate terminal of the driving transistor TDR that generates the driving current for the light emitting element E is connected to the signal line 14 via the first capacitance element C1 and the selection transistor QSL in order.
  • it is connected to the potential line of the drive potential VEL via the second capacitance element C2, and can simultaneously perform the operation of writing the grayscale potential VX [n] and the operation of initializing the gate potential VG of the drive transistor TDR. (See FIG. 3, FIG. 10, FIG. 11, paragraphs [0042] to [0044] of the same document).
  • the storage capacitor is charged with the data voltage via the drive transistor in a diode-connected state.
  • the organic EL element is controlled so as not to be lit, and is in a non-light emitting state for at least both periods (see FIG. 3 described later).
  • the voltage of the gate terminal of the driving transistor TDR is initialized at the same time as the data writing (see FIGS. 4 to 6 described later).
  • the period during which each pixel circuit is in a non-light emitting state can be shortened.
  • the discharge of the parasitic capacitance in the light emitting element E as a display element (hereinafter, “initialization of the display element”) cannot be performed simultaneously with the data writing. For this reason, the initialization of the display element is performed during the light emitting period, which may cause the luminance of the display element to become unstable during the light emitting period.
  • the non-emission period be reduced without deteriorating the display quality such as instability of the luminance of the display element in the current display device of the internal compensation system.
  • the display device may include a plurality of data signal lines, a plurality of scanning signal lines intersecting the plurality of data signal lines, and a plurality of light emitting devices respectively corresponding to the plurality of scanning signal lines.
  • a display device having a control line and a plurality of pixel circuits arranged in a matrix along the plurality of data signal lines and the plurality of scanning signal lines, First and second power lines; An initialization voltage supply line, A reference voltage supply line, A data signal line driving circuit that drives the plurality of data signal lines; A scanning signal line driving circuit for selectively driving the plurality of scanning signal lines; A light emission control circuit that drives the plurality of light emission control lines;
  • Each pixel circuit includes a display element driven by a current, first and second capacitors, a drive transistor controlling a drive current of the display element according to a voltage held in the first and second capacitors, A light emission control switching element, A first conduction terminal of the driving transistor is connected to the first power supply line via the emission control switching element;
  • a driving method includes a plurality of data signal lines, a plurality of scanning signal lines intersecting the plurality of data signal lines, and a plurality of scanning signal lines respectively corresponding to the plurality of scanning signal lines.
  • a method for driving a display device having a plurality of pixel circuits Each pixel circuit is Corresponds to any one of the plurality of data signal lines and to any one of the plurality of scanning signal lines,
  • a first conduction terminal of the driving transistor is connected to the first power supply line via the emission control switching element;
  • a second conduction terminal of the driving transistor is connected to a first terminal of the display element;
  • a control terminal of the driving transistor is connected to the first conduction terminal via the second capacitor, and is connected to a first terminal of the first capacitor;
  • a second terminal of the display element is connected to the second power line,
  • the driving method includes, when writing a voltage of a data signal line corresponding to each pixel circuit, controlling the light emission control switching element to an off state in the pixel circuit, and controlling the corresponding light emission control switching element to a second terminal of the first capacitor.
  • the first conduction terminal of the driving transistor is connected to the first power supply line via the emission control switching element, and the second conduction terminal of the driving transistor is connected to the display.
  • a first terminal of the display device, a control terminal of the driving transistor is connected to the first conduction terminal via a second capacitor and connected to a first terminal of the first capacitor, and a second terminal of the display device is connected to the first terminal.
  • Two power lines are connected.
  • the voltage of the corresponding data signal line is applied to the second terminal of the first capacitor, and the voltage of the initialization voltage supply line is applied to the control terminal of the drive transistor and the first terminal of the display element. .
  • the control terminal of the driving transistor and the first terminal of the display element are initialized to the voltage of the initialization voltage supply line, and the difference between the voltage of the corresponding data signal line and the voltage of the initialization voltage supply line is calculated.
  • the corresponding voltage is held on the first capacitor.
  • the threshold value of the drive transistor When a voltage larger than the absolute value
  • the non-emission period is reduced without deteriorating the display quality such as instability of the luminance of the display element while performing internal compensation. Can be shortened.
  • FIG. 2 is a block diagram illustrating an overall configuration of the display device according to the first embodiment.
  • FIG. 9 is a circuit diagram illustrating a configuration of a pixel circuit in a conventional display device (first conventional example).
  • FIG. 4 is a signal waveform diagram for explaining the driving of the first conventional example.
  • FIG. 11 is a circuit diagram showing a configuration of a pixel circuit in another conventional display device (second conventional example).
  • FIG. 9 is a circuit diagram for explaining an operation of initializing a pixel circuit and writing data in the second conventional example.
  • FIG. 9 is a signal waveform diagram for explaining the driving of the second conventional example.
  • FIG. 2 is a circuit diagram illustrating a configuration of a pixel circuit according to the first embodiment.
  • FIG. 4 is a signal waveform diagram for explaining driving of the display device according to the first embodiment.
  • 3A is a circuit diagram illustrating an operation of initializing a pixel circuit and writing data in the first embodiment
  • FIG. 3B is a circuit diagram illustrating a lighting operation of the pixel circuit.
  • FIG. 3 is a diagram illustrating the amount of charge in each part of the pixel circuit according to the first embodiment.
  • FIG. 9 is a circuit diagram illustrating a configuration of a pixel circuit according to a modified example of the first embodiment.
  • a gate terminal corresponds to a control terminal
  • one of a drain terminal and a source terminal corresponds to a first conduction terminal
  • the other corresponds to a second conduction terminal.
  • all the transistors will be described as P-channel transistors, but the present invention is not limited to this.
  • the transistor in the following embodiments is, for example, a thin film transistor, but the present invention is not limited to this.
  • connection in this specification means "electrical connection” unless otherwise specified, and means not only direct connection but also other means within a range not departing from the gist of the present invention. This also includes the case of indirect connection via an element.
  • FIG. 1 is a block diagram illustrating an overall configuration of an organic EL display device 10 according to the first embodiment.
  • the display device 10 is an organic EL display device that performs internal compensation. That is, in the display device 10, each pixel circuit has a function of compensating for variations and variations in the threshold voltage of the driving transistor inside the pixel circuit (details will be described later).
  • the display device 10 includes a display unit 11, a display control circuit 20, a data-side drive circuit 30, a scan-side drive circuit 40, and a power supply circuit 50.
  • the data side driver circuit functions as a data signal line driver circuit (also referred to as “data driver”).
  • the scanning side driving circuit 40 functions as a scanning signal line driving circuit (also called “gate driver”) and a light emission control circuit (also called “emission driver”). In the configuration shown in FIG. 1, these two driving circuits are realized as one scanning-side driving circuit 40. However, the two driving circuits may be appropriately separated from each other. May be separately arranged on one side and the other side of the display unit 11.
  • the power supply circuit 50 includes a high-level power supply voltage ELVDD, a low-level power supply voltage ELVSS, an initialization voltage Vini, and a reference voltage Vsus to be supplied to the display unit 11, a display control circuit 20, a data drive circuit 30, and a scan.
  • a power supply voltage (not shown) to be supplied to the side drive circuit 40 is generated.
  • the display unit 11 includes m (m is an integer of 2 or more) data signal lines D1 to Dm and n (n is an integer of 2 or more) scanning signal lines G1 to Gn intersecting with them.
  • n emission control lines (also called “emission lines”) E1 to En are arranged along the n scanning signal lines G1 to Gn, respectively.
  • the display section 11 is provided with m ⁇ n pixel circuits 15, and these m ⁇ n pixel circuits 15 are composed of m data signal lines D1 to Dm and n Are arranged in a matrix along the scanning signal lines G1 to Gn.
  • Each pixel circuit 15 corresponds to any one of the m data signal lines D1 to Dm and has n scanning signal lines G1 to Gm. Gn (hereinafter, when distinguishing each pixel circuit 15, the pixel circuit corresponding to the i-th scanning signal line Gi and the j-th data signal line Dj is referred to as “i-th row and j-th column”. Pixel circuit ", and is denoted by a symbol" Pix (i, j) ").
  • the n emission control lines E1 to En correspond to the n scanning signal lines G1 to Gn, respectively. Therefore, each pixel circuit 15 corresponds to any one of the n emission control lines E1 to En.
  • the display unit 11 is provided with a power supply line (not shown) common to the pixel circuits 15. That is, a power supply line for supplying a high-level power supply voltage ELVDD for driving an organic EL element (to be described later) (hereinafter, referred to as a “high-level power supply line” and denoted by the same symbol “ELVDD” as the high-level power supply voltage), and And a power supply line for supplying a low-level power supply voltage ELVSS for driving the organic EL element (hereinafter, referred to as a “low-level power supply line” and indicated by the same symbol “ELVSS” as the low-level power supply voltage).
  • a power supply line for supplying a high-level power supply voltage ELVDD for driving an organic EL element hereinafter, referred to as a “high-level power supply line” and denoted by the same symbol “ELVDD” as the high-level power supply voltage
  • ELVSS low-level power supply line
  • the display unit 11 supplies an initialization voltage (not shown) Vini used for a reset operation (also referred to as an “initialization operation”) for initialization of each pixel circuit 15 to initialize the pixel circuit 15.
  • a supply line represented by the symbol “Vini” similarly to the initialization voltage
  • a reference voltage supply line (not represented by the symbol “similar to the reference voltage”) for supplying the reference voltage Vsus for driving the pixel circuit 15 during the light emission period. Vsus ").
  • the high-level power supply voltage ELVDD, the low-level power supply voltage ELVSS, the initialization voltage Vini, and the reference voltage Vsus are supplied from the power supply circuit 50.
  • the display control circuit 20 receives an input signal Sin including image information representing an image to be displayed and timing control information for image display from outside the display device 10, and based on the input signal Sin, a data-side control signal Scd and a scan.
  • a side control signal Scs is generated, a data side control signal Scd is sent to a data side drive circuit (data signal line drive circuit) 30, and a scan side control signal Scs is sent to a scan side drive circuit (scanning signal line drive / emission control circuit) 40.
  • the data drive circuit 30 drives the data signal lines D1 to Dm based on the data control signal Scd from the display control circuit 20. That is, the data-side drive circuit 30 outputs m data signals D (1) to D (m) representing an image to be displayed in parallel based on the data-side control signal Scd, and outputs the data signals to the data signal lines D1 to Dm, respectively. Apply.
  • the scanning side drive circuit 40 drives the scan signal lines G1 to Gn based on the scan side control signal Scs from the display control circuit 20, and the light emission control circuit drives the light emission control lines E1 to En. Function as More specifically, the scanning side driving circuit 40 sequentially selects the scanning signal lines G1 to Gn in each frame period by a predetermined period corresponding to one horizontal period based on the scanning side control signal Scs as a scanning signal line driving circuit. Then, an active signal (low-level voltage) is applied to the selected scanning signal line Gk, and an inactive signal (high-level voltage) is applied to the unselected scanning signal lines.
  • an active signal low-level voltage
  • an inactive signal high-level voltage
  • m pixel circuits Pix (k, 1) to Pix (k, m) corresponding to the selected scanning signal line Gk (1 ⁇ k ⁇ n) are collectively selected.
  • the m data signals D (1) to m applied to the data signal lines D1 to Dm from the data driving circuit 30 are output.
  • the voltage of D (m) (hereinafter sometimes simply referred to as “data voltage” without distinguishing these voltages) is used as pixel data in the pixel circuits Pix (k, 1) to Pix (k, m).
  • data voltage is used as pixel data in the pixel circuits Pix (k, 1) to Pix (k, m).
  • the scanning-side drive circuit 40 applies a light-emitting control signal (high-level voltage) indicating no light emission in the i-th horizontal period to the i-th light-emitting control line Ei as a light-emitting control circuit based on the scanning-side control signal Scs.
  • a light emission control signal low level voltage
  • the organic EL elements in the pixel circuits Pix (i, 1) to Pix (i, m) corresponding to the i-th scanning signal line Gi (hereinafter also referred to as “i-th row pixel circuit”) are connected to the emission control line Ei. While the voltage is at the low level, light is emitted at a luminance corresponding to the data voltage written in the pixel circuits Pix (i, 1) to Pix (i, m) in the i-th row.
  • a pixel in a conventional organic EL display device (hereinafter, referred to as a “first conventional example”) is used as a pixel circuit for comparison with the pixel circuit 15.
  • the configuration and operation of the circuit 15a will be described with reference to FIGS.
  • the overall configuration of the first conventional example is basically the same as the configuration shown in FIG. 1, but differs from the configuration shown in FIG. 1 in the following points. That is, in the first conventional example, the display unit 11 is provided with the 0th scanning signal line G0 in addition to the n scanning signal lines G1 to Gn.
  • the scanning signal lines G0 to Gn are sequentially selected in each frame period based on the scanning-side control signal Scs.
  • the scanning side drive circuit 40 serves as a light emission control circuit, based on the scan side control signal Scs, for the i-th light emission control line Ei, the light emission control signal indicating non-light emission in the (i-1) th horizontal period and the i-th horizontal period. (High level voltage) is applied, and in other periods, a light emission control signal (Low level voltage) indicating light emission is applied (see FIG. 3).
  • FIG. 2 is a circuit diagram showing a configuration of the pixel circuit 15a in the first conventional example. More specifically, the pixel circuit 15a corresponding to the i-th scanning signal line Gi and the j-th data signal line Dj, that is, the i-th row and the j-th column 3 is a circuit diagram showing a configuration of a pixel circuit Pix (i, j) (1 ⁇ i ⁇ n, 1 ⁇ j ⁇ m). As shown in FIG.
  • the pixel circuit 15a includes an organic EL element OLED as a display element, a drive transistor T1, a write control transistor T2, a threshold compensation transistor T3, a first initialization transistor T4, a first light emission control transistor T5, 2 includes a light emission control transistor T6, a second initialization transistor T7, and a holding capacitor Cst.
  • the transistors T2 to T7 other than the driving transistor T1 function as switching elements.
  • the pixel circuit 15a includes a scanning signal line Gi corresponding thereto (hereinafter also referred to as a “corresponding scanning signal line” in the description focused on the pixel circuit) and a scanning signal line immediately before the corresponding scanning signal line Gi (scanning signal lines G1 to G1).
  • Gn is the immediately preceding scanning signal line in the scanning order, and is hereinafter also referred to as “preceding scanning signal line” Gi-1 in the description focusing on the pixel circuit, and a corresponding light emission control line (hereinafter, focusing on the pixel circuit).
  • a corresponding light emission control line) Ei a corresponding data signal line (hereinafter also referred to as a “corresponding data signal line” in the description focusing on the pixel circuit) Dj, an initialization voltage supply line Vini, and a high-level power supply line.
  • ELVDD and a low-level power line ELVSS are connected.
  • the source terminal of the drive transistor T1 is connected to the corresponding data signal line Dj via the write control transistor T2, and at the high level via the first light emission control transistor T5. It is connected to the power supply line ELVDD.
  • the drain terminal of the driving transistor T1 is connected to the anode electrode of the organic EL element OLED via the second emission control transistor T6.
  • the gate terminal of the driving transistor T1 is connected to the high-level power supply line ELVDD via the holding capacitor Cst, and connected to the drain terminal of the driving transistor T1 via the threshold compensation transistor T3, and the first initialization transistor It is connected to the initialization voltage supply line Vini via T4.
  • the anode electrode of the organic EL element OLED is connected to the initialization voltage supply line Vini via the second initialization transistor T7, and the cathode electrode of the organic EL element OLED is connected to the low-level power line ELVSS. Further, the gate terminals of the write control transistor T2, the threshold value compensation transistor T3, and the second initialization transistor T7 are connected to the corresponding scanning signal line Gi, and the gate terminals of the first and second light emission control transistors T5, T6 have corresponding light emission. It is connected to the control line Ei, and the gate terminal of the first initialization transistor T4 is connected to the preceding scanning signal line Gi-1.
  • the drive transistor T1 operates in the saturation region, and the drive current I1 flowing through the organic EL element OLED during the light emission period is given by the following equation (1).
  • the gain ⁇ of the driving transistor T1 included in the equation (1) is given by the following equation (2).
  • I1 ( ⁇ / 2) (
  • ) 2 ( ⁇ / 2) (
  • ⁇ ⁇ ⁇ (W / L) ⁇ Cox (2)
  • Vth, ⁇ , W, L, and Cox are the threshold voltage, mobility, gate width, gate length, and per unit area of the driving transistor T1, respectively. Indicates the gate insulating film capacitance.
  • FIG. 3 is a signal waveform diagram for explaining driving of the display device according to the first conventional example, and resets the pixel circuit 15a shown in FIG. 2, that is, the pixel circuit Pix (i, j) at the i-th row and the j-th column.
  • Voltage of each signal line (corresponding light emission control line Ei, preceding scanning signal line Gi-1, corresponding scanning signal line Gi, corresponding data signal line Dj) in operation, data writing operation, and lighting operation, gate terminal of drive transistor T1 (Hereinafter, referred to as “gate voltage”) Vg and the voltage of the anode electrode of the organic EL element OLED (hereinafter, referred to as “anode voltage”) Va.
  • gate voltage gate voltage
  • anode voltage the voltage of the anode electrode of the organic EL element OLED
  • a period from time t1 to time t6 is a non-light emitting period of the pixel circuits Pix (i, 1) to Pix (i, m) in the i-th row.
  • the period from time t2 to t4 is the (i-1) th horizontal period, and the period from time t2 to t3 is the selection period of the (i-1) th scanning signal line (preceding scanning signal line) Gi-1, that is, the (i-1) th scanning selection.
  • the (i-1) th scanning selection period corresponds to a reset period of the pixel circuits Pix (i, 1) to Pix (i, m) on the i-th row.
  • the period from time t4 to t6 is the i-th horizontal period, and the period from time t4 to t5 is the selection period of the i-th scanning signal line (corresponding scanning signal line) Gi, that is, the i-th scanning selection period.
  • This i-th scanning selection period corresponds to a data writing period of the pixel circuits Pix (i, 1) to Pix (i, m) on the i-th row.
  • the voltage of the preceding scanning signal line Gi-1 changes from the high level to the low level, so that the preceding scanning signal line Gi-1 is in the selected state. Therefore, the first initialization transistor T4 changes to the ON state.
  • the voltage of the gate terminal of the driving transistor T1 that is, the gate voltage Vg, is initialized to the initialization voltage Vini.
  • the initialization voltage Vini is a voltage that can keep the drive transistor T1 in the ON state when writing the data voltage to the pixel circuit Pix (i, j).
  • the period from time t2 to time t3 is a reset period in the pixel circuits Pix (i, 1) to Pix (i, m) on the i-th row.
  • the reset period is as described above.
  • the gate voltage Vg is initialized by turning on the first initialization transistor T4.
  • FIG. 3 shows a change in the gate voltage Vg (i, j) in the pixel circuit Pix (i, j) at this time. Note that the symbol “Vg (i, j)” is used to distinguish the gate voltage Vg in the pixel circuit Pix (i, j) from the gate voltage Vg in other pixel circuits (the same applies to the following).
  • the data driving circuit 30 applies the data signal D (j) as the data voltage of the pixel of the i-th row and the j-th column to the data signal line Dj.
  • the application is started, and the application of the data signal D (j) is continued at least until the end time t5 of the i-th scanning selection period.
  • the write control transistor T2 changes to the ON state.
  • the threshold compensation transistor T3 also changes to the ON state, so that the drive transistor T1 is in a state where the gate terminal and the drain terminal are connected, that is, a diode connection state.
  • the voltage of the corresponding data signal line Dj that is, the voltage of the data signal D (j) is supplied to the holding capacitor Cst as the data voltage Vdata via the diode-connected drive transistor T1.
  • the gate voltage Vg (i, j) changes toward the value given by the following equation (5).
  • Vg (i, j) Vdata ⁇
  • the voltage of the corresponding scanning signal line Gi changes from the high level to the low level, so that the second initialization transistor T7 also changes to the on state.
  • the accumulated charges in the parasitic capacitance of the organic EL element OLED are discharged, and the anode voltage Va of the organic EL element is initialized to the initialization voltage Vini (see FIG. 3).
  • the symbol “Va (i, j)” is used to distinguish the anode voltage Va in the pixel circuit Pix (i, j) from the anode voltage Va in other pixel circuits (the same applies to the following).
  • the period from time t4 to t5 is a data writing period in the pixel circuits Pix (i, 1) to Pix (i, m) in the i-th row.
  • the data voltage subjected to the threshold compensation as described above is written into the holding capacitor Cst, and the gate voltage Vg (i, j) becomes a value given by the above equation (5).
  • the voltage of the light emission control line Ei changes to a low level. Accordingly, the first and second light emission control transistors T5 and T6 change to the ON state. Therefore, after time t6, a current I1 flows from the high-level power supply line ELVDD to the low-level power supply line ELVSS via the first light-emitting control transistor T5, the driving transistor T1, the second light-emitting control transistor T6, and the organic EL element OLED. .
  • This current I1 is given by the above equation (1).
  • the drive transistor T1 is of a P-channel type and ELVDD> Vg
  • the current I1 is given by the following equation from the above equations (1) and (5).
  • the organic EL element OLED emits light at a luminance corresponding to the data voltage Vdata which is the voltage of the corresponding data signal line Dj in the i-th scanning selection period, regardless of the threshold voltage Vth of the driving transistor T1.
  • the display device as in the first conventional example that is, the pixel circuit configured to write the data voltage to the holding capacitor via the diode-connected drive transistor after initializing the gate voltage of the drive transistor
  • the pixel circuits not only the data write period (i-th scan selection period shown in FIG. 3) but also the reset period (i-1 scan selection period shown in FIG. 3) ),
  • the organic EL element is controlled so as not to be lit, and at least both periods are in a non-light emitting state.
  • the display unit 11 is provided with a power supply line 36 for supplying the first reference voltage VST1 and a power supply line 35 for supplying the second reference voltage VST2. Further, m data signal lines D1 to Dm in the display unit 11 are grouped into m / 3 data signal line groups with three lines as one set (here, m is a multiple of 3). ).
  • the second conventional example corresponds to the second embodiment described in Patent Literature 2, but FIGS. 4 to 6 show signals and configurations between the present embodiment and the second conventional example for convenience of description. The names and symbols are appropriately changed so that the correspondence of the elements becomes clear.
  • a pixel circuit 15b in the second conventional example includes a light emitting element E (corresponding to an organic EL element OLED), a P-channel drive transistor TDR, first and second capacitance elements C1 and C2, It includes an N-channel type selection transistor (write control transistor) QSL and four N-channel type transistors functioning as a light emission control switch QEL and first to third switches R1 to R3, respectively.
  • the source terminal of the driving transistor TDR is connected to the high-level power supply line ELVDD
  • the drain terminal of the driving transistor TDR is connected to the anode electrode of the light emitting element E via the light emission control switch QEL
  • the third switch R3 is connected.
  • the power supply line 35 is connected via the power supply line 35.
  • the gate terminal of the drive transistor TDR is connected to the high-level power supply line ELVDD via the second capacitor C2, is connected to the first terminal (electrode e2) of the first capacitor C1, and has the second switch R2. Is connected to the drain terminal of the drive transistor TDR.
  • the cathode electrode of the light emitting element E is connected to the low-level power line ELVSS.
  • the second terminal (electrode e1) of the first capacitance element C1 is connected to the corresponding data signal line Dj via the selection transistor QSL and to the power supply line 36 via the first switch R1.
  • the gate terminal of the selection transistor QSL is connected to the corresponding scanning signal line Gi, and the control terminals (gate terminals) of the first, second and third switches R1, R2, R3 are connected to the corresponding control lines 129, 125, 127. , And the control terminal (gate terminal) of the light emission control switch QEL is connected to the corresponding control line 123.
  • the pixel circuit 15b shown in FIG. 4 configured as described above, that is, the pixel circuit Pix (i, j) on the i-th row and the j-th column has the scanning signal G [i] and the internal data signal S [k as shown in FIG. ], A light emission control signal E [i], and control signals GINI1 [i], GINI2 [i], GP [i].
  • Initialization and data writing are simultaneously performed in the pixel circuit Pix (i, j) in the second conventional example (see periods TRD and Tw shown in FIG. 6), and this period (hereinafter referred to as "initialization / writing period").
  • the switches R1 to R3, QEL and the selection transistor QSL are in the operating state (on / off state) as shown in FIG.
  • a dotted circle indicates that a transistor as a switching element therein is in an off state
  • a dotted rectangle indicates that a transistor as a switching element therein is in an on state
  • FIG. 6 is a signal waveform diagram for explaining the driving of the display device according to the second conventional example, and shows the initial state of the pixel circuit 15b shown in FIG. 4, that is, the pixel circuit Pix (i, j) of the i-th row and the j-th column.
  • Signals scanning signal G [i], light emission control signal E [i], internal data signal S [k], control signal GP [i], GINI1 [i], GINI2 [i], changes in the selection signals SEL [1] to SEL [3]).
  • the initialization period TRD matches the data writing period Tw, and this period (initialization / writing).
  • Period) the control signals GP [i], GINI2 [i], and the scanning signal G [i] are at a high level (active), so that the second and third switches R2, R3 and the selection transistor QSL are turned on. is there. Therefore, the reference voltage VST2 is applied to the gate terminal of the driving transistor TDR, the gate voltage Vg is initialized to the reference voltage VST2, and the data signal D [j] (data signal) is applied to the electrode e1 of the first capacitive element C1.
  • the first capacitor C1 is charged (data writing by the data signal D [j]).
  • the control signal GINI1 [i] and the light emission control signal E [i] are at low level (inactive), the first switch R1 and the light emission control switch QEL are off.
  • a compensation period TH is provided immediately after the initialization / write period (TRD, TW).
  • the control signal GINI2 [i] is maintained at a high level but the control signal GP [i] ] Is at the low level.
  • the threshold voltage of the driving transistor TDR is Vth
  • the gate voltage Vg gradually approaches ELVDD ⁇
  • control signal GINI2 [i] and the scanning signal G [i] also change to low level (inactive)
  • the control signal GINI1 [i] changes to high level (active)
  • the light emission control signal E [ i] changes to high level (active)
  • the light emission period TL starts.
  • a discharge period TD is provided immediately after the start of the light emission period TL.
  • the control signals GP [i] and E [i] are at a high level. Therefore, the electric charge charged in the parasitic capacitance of the light emitting element E is discharged through the light emission control switch QEL and the switch R3. As a result, the charges charged in accordance with the light emission state of the immediately preceding frame can be discharged, so that accurate gray scale can be displayed in the current frame.
  • the initialization of the gate voltage Vg of the drive transistor TDR is performed simultaneously with the data writing in each pixel circuit 15b (see FIGS. 5 and 6).
  • the non-light emitting period can be shortened for each pixel circuit 15b.
  • the discharge of the parasitic capacitance in the light emitting element E initialization of the anode voltage of the light emitting element E
  • the discharge of the parasitic capacitance of the light emitting element E is performed within the light emitting period TL (see the discharge period TD shown in FIG. 6). This may cause the luminance of the light emitting element E to become unstable during the light emitting period TL.
  • FIG. 7 is a circuit diagram showing a configuration of the pixel circuit 15 in the present embodiment.
  • FIG. 8 is a signal waveform diagram for explaining driving of the organic EL display device 10 according to the present embodiment.
  • FIG. 9A is a circuit diagram showing an initialization operation and a data writing operation of the pixel circuit 15 in the present embodiment
  • FIG. 9B is a circuit diagram showing a lighting operation of the pixel circuit 15. .
  • FIG. 10 is a diagram for explaining the operation of the drive transistor during the light emission period in the present embodiment, and shows the amount of charge in each part of the pixel circuit in the present embodiment.
  • FIG. 7 shows a configuration of the pixel circuit 15 corresponding to the i-th scanning signal line Gi and the j-th data signal line Dj, that is, the pixel circuit Pix (i, j) at the i-th row and the j-th column in the present embodiment. (1 ⁇ i ⁇ n, 1 ⁇ j ⁇ m).
  • the pixel circuit 15 includes an organic EL element OLED as a display element, first and second capacitors C1 and C2, a driving transistor M1, first and second initialization transistors M2 and M3, and a light emission control transistor M4. , And first and second write control transistors M5 and M6.
  • the transistors M2 to M6 other than the driving transistor M1 function as switching elements.
  • the transistors included in the pixel circuit 15 are all P-channel transistors, but some or all of them may be N-channel transistors.
  • the pixel circuit 15 includes a corresponding scanning signal line (corresponding scanning signal line) Gi, a corresponding light emission control line (corresponding light emission control line) Ei, and a corresponding data signal line (corresponding data line).
  • (Signal line) Dj an initialization voltage supply line Vini, a reference voltage supply line Vsus, a high-level power supply line ELVDD, and a low-level power supply line ELVSS.
  • the initialization voltage Vini may be different from the low-level power supply voltage ELVSS.
  • the initialization voltage supply line Vini is not provided.
  • the low-level power supply line ELVSS is used also as the initialization voltage supply line Vini.
  • the reference voltage Vsus may be different from the high-level power supply voltage ELVDD. However, when a voltage equal to the high-level power supply voltage ELVDD is selected as the reference voltage Vsus, the high-level power supply It is preferable that the power supply line ELVDD be used as the reference voltage supply line Vsus.
  • the source terminal as the first conduction terminal of the driving transistor M1 is connected to the high-level power supply line ELVDD via the emission control transistor M4.
  • the drain terminal as the second conduction terminal of the driving transistor M1 is connected to the anode electrode as the first terminal of the organic EL element OLED.
  • a gate terminal as a control terminal of the driving transistor M1 is connected to the first conduction terminal via a second capacitor C2, is connected to a first terminal of the first capacitor C1, and is connected to a first initialization transistor M2. Is connected to the second conduction terminal via the.
  • the anode electrode of the organic EL element OLED is connected to the initialization voltage supply line Vini via the second initialization transistor M3, and the cathode electrode as the second terminal of the organic EL element OLED is connected to the low-level power line ELVSS. .
  • the second terminal of the first capacitor C1 is connected to the corresponding data signal line Dj via the first write control transistor M5 and to the reference voltage supply line Vsus via the second write control transistor M6. I have.
  • the gate terminals of the first write control transistor M5, the first initialization transistor M2, and the second initialization transistor M3 are connected to the corresponding scanning signal line Gi, and the gate terminals of the light emission control transistor M4 and the second write control transistor M6 are connected.
  • the gate terminal is connected to the corresponding light emission control line Ei.
  • the transistors M1 to M6 included in the pixel circuit 15 of the present embodiment include the transistors TDR, R2, R3, QEL, and QEL included in the pixel circuit 15b of the second conventional example. QSL and R1 respectively.
  • the transistor QEL as a light emission control switch is connected between the drain terminal of the driving transistor TDR and the anode electrode of the light emitting element E, whereas In the circuit 15, the light emission control transistor M4 is connected between the source terminal of the drive transistor M1 and the high level power supply line ELVDD.
  • FIG. 8 shows each signal line (corresponding light emission control line Ei) in the initialization operation, data writing operation, and lighting operation of the pixel circuit 15 shown in FIG. 7, that is, the pixel circuit Pix (i, j) on the i-th row and the j-th column.
  • a period from time t1 to t4 is a non-light emitting period of the pixel circuits Pix (i, 1) to Pix (i, m) in the i-th row.
  • the period from time t2 to t4 is the i-th horizontal period
  • the period from time t2 to t3 is the selection period of the i-th scanning signal line (corresponding scanning signal line) Gi, that is, the i-th scanning selection period.
  • the i-th scanning selection period corresponds to an initialization / writing period in which initialization and data writing are simultaneously performed in the pixel circuits Pix (i, 1) to Pix (i, m) on the i-th row.
  • a period in which the voltage of the corresponding light emission control line Ei is at a low level (active) and the light emission control transistor M4 is in an on state is referred to as a “light emission period”.
  • a period in which the voltage of the corresponding light emission control line Ei is at a high level (inactive) and the light emission control transistor M4 is in an off state is referred to as a “non-light emission period”.
  • the light emitting period and the non-light emitting period respectively correspond to a period in which the organic EL element OLED is in a light emitting state and a period in which the organic EL element OLED is in a non-light emitting state. (Therefore, the non-light emitting period (time t1 to t4) is slightly different from the period in which the organic EL element OLED is in the non-light emitting state.)
  • the control transistor M4 changes from the on state to the off state, and the organic EL element OLED enters the non-light emitting state.
  • the second write control transistor M6 also changes from the ON state to the OFF state, so that the second terminal of the first capacitor C1 enters a floating state.
  • the data driving circuit 30 causes the data signal line Dj of the data signal D (j) as the data voltage corresponding to the pixel of the i-th row and the j-th column. And the application of the data signal D (j) is continued at least until the end point t3 of the i-th scanning selection period.
  • the voltage of the corresponding scanning signal line Gi changes from the high level to the low level (active), so that the corresponding scanning signal line Gi is selected. Therefore, the first write control transistor M5 changes from the off state to the on state. At this time, the first and second initialization transistors M2 and M3 also change from the off state to the on state.
  • the period from the time t2 to the time t3 is the initialization / writing period in the pixel circuits Pix (i, 1) to Pix (i, m) on the i-th row as described above.
  • the first and second initialization transistors M2 and M3 and the first write control transistor M5 are on.
  • FIG. 9A schematically shows the state of the pixel circuit Pix (i, j) during this initialization / writing period, that is, the circuit state when initialization and data writing are performed simultaneously.
  • the voltage of the initialization voltage supply line Vini is applied to the gate terminal of the drive transistor M1 via the first and second initialization transistors M2 and M3, as shown in FIG.
  • Gate voltage Vg is initialized to initialization voltage Vini.
  • the voltage of the corresponding data signal line Dj is supplied as the data voltage Vdata to the second terminal of the first capacitor C1 via the first write control transistor M5.
  • the amount of charge (the amount of charge on the gate terminal side of the driving transistor M1) stored in the first capacitor C1 at the end of the initialization / writing period is C1 (Vini-Vdata). ).
  • of the threshold voltage of the drive transistor M1 is normally held in the second capacitor C2, and in the period from time t1 to t2, the transistors M2 and M4 , M5, and M6 are off, the holding voltage of the second capacitor C2 (holding voltage with reference to the gate terminal of the driving transistor M1) is maintained, and the driving transistor M1 is on.
  • the source terminal of the drive transistor M1 is electrically disconnected from the high-level power supply line ELVDD by the off-state emission control transistor M4, and the drive transistor M1
  • the gate terminal and the drain terminal are electrically connected to each other via the first initialization transistor M2 in the ON state, so that a diode connection state is established.
  • a compensation operation is performed to suppress the influence of the variation and fluctuation of the threshold voltage Vth with respect to the gate-source voltage of the driving transistor M1 in the immediately following light emitting period.
  • the source terminal of the driving transistor M1 is electrically disconnected from the high-level power supply line ELVDD, and the first and second initialization transistors whose gate terminals are in the ON state are set. Since it is electrically connected to the initialization voltage supply line Vini through M2 and M3, it can be said that the compensation operation is performed by this.
  • the compensation operation in the initialization / write period is an operation for holding a voltage equal to the threshold voltage of the drive transistor M1 in the second capacitor C2, and is specifically the following operation. That is, at time t2, the charge accumulated in the second capacitor C2 flows out by connecting the gate terminal of the driving transistor M1 to the initialization voltage supply line Vini or by connecting to the drain terminal of the driving transistor M1.
  • the amount of charge (the amount of charge on the gate terminal side of the driving transistor M1) accumulated in the second capacitor C2 at the end of the initialization / writing period is ⁇ C2
  • the organic EL element OLED does not emit light regardless of the presence or absence of the emission control transistor.
  • the voltage of the corresponding scanning signal line Gi changes to a high level, whereby the first and second initialization transistors M2, M3 and The first write control transistor M5 changes to the off state.
  • the voltage of the light emission control line Ei changes to the low level. Therefore, the light emission control transistor M4 is turned on, and the light emission period starts.
  • the reference voltage Vsus is applied to the second terminal of the first capacitor C1 as the second write control transistor M6 changes to the ON state.
  • the light emission control transistor M4 and the second write control transistor M6 are on as described above, and the first initialization transistor M2 , The second initialization transistor M3, and the first write control transistor M5 are off.
  • the gate terminal of the drive transistor M1 is electrically disconnected from the initialization voltage supply line Vini, and the drive transistor
  • the high-level power supply voltage ELVDD is supplied to the source terminal of M1, and the reference voltage Vsus is supplied to the second terminal of the first capacitor C1.
  • the charge moves between the first capacitor C1 and the second capacitor C2, and the threshold voltage of the corresponding data signal line is determined based on the voltage held by the second capacitor C2 immediately before the light emission period (immediately before time t4).
  • the voltage corresponding to the compensated voltage is held in the second capacitor C2.
  • FIG. 9B schematically illustrates the state of the pixel circuit Pix (i, j) during the light emission period, that is, the circuit state during the lighting operation.
  • a current I1 flows from the high level power supply line ELVDD to the low level power supply line ELVSS via the light emission control transistor M4, the drive transistor M1, and the organic EL element OLED.
  • the current I1 depends on the holding voltages of the first and second capacitors C1 and C2 at the end point t3 of the initialization / writing period, and an equation representing the current I1 is derived as follows. can do.
  • the charge amount Qg (t3) at the end point t3 of the initialization / write period at the node including the gate terminal of the drive transistor M1 (hereinafter referred to as “node G”)
  • Qg (t3) C1 (Vini-Vdata) -C2
  • Vout ⁇ C1 / (C1 + C2) ⁇ (Vini-Vdata + Vsus) + ⁇ C2 / (C1 + C2) ⁇ (ELVDD-
  • the current I1 during the light emission period is given by the above-described equation (1), as in the first conventional example.
  • the initialization of the gate voltage Vg of the driving transistor M1 and the data writing are performed simultaneously (FIGS. 8 and 9A). 1.
  • the non-light emitting period can be shortened in each pixel circuit Pix (i, j), and the connection of the preceding scanning signal line Gi-1 becomes unnecessary.
  • the compensation operation for holding the voltage equal to the threshold voltage of the drive transistor M1 in the second capacitor C2 is also performed by the above-described initialization and data writing.
  • the initialization of the anode voltage Va of the organic EL element OLED is performed simultaneously with the data writing (FIGS. 8 and 9A). Therefore, unlike the second conventional example (see the discharge period TD shown in FIG. 6) in which the anode voltage of the light emitting element E is initialized within the light emitting period TL, the initialization of the anode voltage Va causes the organic EL element OLED to be initialized. There is no instability of luminance.
  • the scanning signal G (i) is used as the control signal of the first initialization transistor M2 as the control signal of the second initialization transistor M3 for initializing the anode voltage Va (see FIG. 7).
  • the wiring area for control signals is reduced not only in the first conventional example but also in the second conventional example.
  • the current I1 flowing through the organic EL element OLED of the pixel circuit Pix (i, j) during the light emission period is represented by the above equation (11), and this equation includes a term related to
  • in parentheses included in the equation (1) of the current I1 in the first conventional example is “ ⁇
  • the equation (11) of the current I1 in the present embodiment is The term regarding
  • the influence of the threshold voltage Vth on the drive current I1 of the organic EL element OLED can be sufficiently reduced by setting the capacitance values of the first and second capacitors C1 and C2. Therefore, by appropriately setting the capacitance values of the first and second capacitors C1 and C2, variations and variations in the threshold voltage Vth in the lighting operation are substantially compensated.
  • the term related to the data voltage Vdata in the brackets included in the above equation (11) is “ ⁇ C1 / (C1 + C2) ⁇ Vdata”, and includes C1 / (C1 + C2) as a coefficient, so that the data voltage Vdata greatly changes. Even if it does, the change of the drive current I1 of the organic EL element OLED as the display element is relatively small. Therefore, according to the present embodiment, the gradation controllability can be improved.
  • the organic EL element OLED does not emit light at a desired luminance immediately after its emission period starts, but gradually changes from a black display state to a light emission state of a desired luminance. .
  • the organic EL element OLED shifts from the black display state to the desired luminance at the start of the light emitting period (when the voltage of the corresponding light emission control line Ei changes to low level).
  • the black insertion is also performed by gradually changing to the light emitting state. Therefore, even if the black insertion due to the non-light emitting period is short, the black insertion period due to the gradual state change of the organic EL element OLED can sufficiently secure the black display period and obtain good moving image performance. .
  • a voltage equal to the low-level power supply voltage ELVSS may be selected as the initialization voltage Vini, and the low-level power supply line ELVSS may be shared as the initialization voltage supply line Vini.
  • a voltage equal to the high-level power supply voltage ELVDD may be selected as the reference voltage Vsus, and the high-level power supply line ELVDD may be shared as the reference voltage supply line Vsus. According to these configurations, the wiring area in the display unit 11 can be reduced.
  • the period from the end point t3 of the initialization / writing period (i-th scanning selection period) to the start point t4 of the light emission period is set as short as possible without causing malfunction or failure in the pixel circuit 15.
  • the initialization / writing period (time t2 to t3) or the light emission period can be lengthened.
  • the initialization / writing period (time t2 to t3) or the light emission period can be lengthened.
  • the period during which the organic EL element OLED is in the non-light emitting state that is, the black insertion is not performed.
  • the period By making the period as short as possible (by making the black insertion period substantially equal to the initialization / writing period), the light emission period can be lengthened.
  • the gate terminal of the driving transistor M1 is connected to the drain terminal of the driving transistor M1 via the first initialization transistor M2. It is connected to the initialization voltage supply line Vini via the second initialization transistors M2 and M3.
  • the gate terminal of the drive transistor M1 may be connected to the initialization voltage supply line Vini only through the first initialization transistor M2.
  • the display device using the pixel circuit 16 shown in FIG. 11 has a first initializing point in that a diode connection in the driving transistor M1 is realized by the first and second initializing transistors M2 and M3 during the initializing / writing period.
  • the present embodiment is different from the above-described embodiment in which the diode connection is realized only by the rendering transistor M2, it operates substantially the same as the above-described embodiment (see FIG. 8), and has the same effect.
  • the present invention is not limited to the organic EL display device, and a display element driven by current may be used.
  • the present invention is applicable to any display device of the internal compensation system used.
  • the display element that can be used here is a display element whose luminance or transmittance is controlled by current, for example, an organic EL element, that is, an organic light emitting diode (Organic Light Emitting Diode (OLED)), an inorganic light emitting diode, or the like.
  • OLED Organic Light Emitting Diode
  • QLED Quantum dot light emitting diodes
  • QLED Quantum dot Light Emitting Diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本願は、内部補償方式を採用し表示素子の輝度の不安定化を招くことなく非発光期間を短縮できる電流駆動型の表示装置を開示する。画素回路（１５）にデータ信号線（Ｄｊ）の電圧が書き込まれる期間では、トランジスタ（Ｍ４），（Ｍ６）がオフ状態に制御されるとともにトランジスタ（Ｍ２），（Ｍ３），（Ｍ５）がオン状態に制御される。これにより、駆動トランジスタ（Ｍ１）につき、ダイオード接続が実現され、そのソース端子がハイレベル電源線（ＥＬＶＤＤ）から切り離され、そのゲート端子および有機ＥＬ素子（ＯＬＥＤ）のアノード電極が初期化電圧供給線（Ｖｉｎｉ）に接続される。その結果、駆動トランジスタ（Ｍ１）のゲート電圧（Ｖｇ）および有機ＥＬ素子（ＯＬＥＤ）のアノード電圧（Ｖａ）が初期化されるとともに、データ信号線（Ｄｊ）の電圧に対応する電圧が第１キャパシタ（Ｃ１）に、駆動トランジスタ（Ｍ１）の閾値電圧が第２キャパシタ（Ｃ２）にそれぞれ保持される。

Description

表示装置およびその駆動方法
　本発明は表示装置に関し、より詳しくは、有機ＥＬ（Electro Luminescence）表示装置等の電流で駆動される表示素子を備えた電流駆動型の表示装置およびその駆動方法に関する。
　近年、有機ＥＬ素子（有機発光ダイオード（Organic Light Emitting Diode: ＯＬＥＤ）とも呼ばれる）を含む画素回路を備えた有機ＥＬ表示装置が実用化されている。有機ＥＬ表示装置の画素回路は、有機ＥＬ素子に加えて、駆動トランジスタや、書込制御トランジスタ、保持キャパシタ等を含んでいる。駆動トランジスタや書込制御トランジスタには、薄膜トランジスタ（Thin Film Transistor）が使用され、駆動トランジスタの制御端子としてのゲート端子に保持キャパシタが接続され、この保持キャパシタには、駆動回路からデータ信号線を介して、表示すべき画像を表す映像信号に応じた電圧（より詳しくは、当該画素回路で形成すべき画素の階調値を示す電圧）がデータ電圧として与えられる。有機ＥＬ素子は、それに流れる電流に応じた輝度で発光する自発光型表示素子である。駆動トランジスタは、有機ＥＬ素子と直列に設けられ、保持キャパシタに保持される電圧にしたがって、有機ＥＬ素子に流れる電流を制御する。
　有機ＥＬ素子と駆動トランジスタの特性には、ばらつきや変動が発生する。このため、有機ＥＬ表示装置において高画質表示を行うためには、これらの素子の特性のばらつきや変動を補償する必要がある。有機ＥＬ表示装置については、素子の特性の補償を画素回路の内部で行う方法と、画素回路の外部で行う方法とが知られている。前者の方法に対応する画素回路として、駆動トランジスタのゲート端子の電圧すなわち保持キャパシタに保持される電圧の初期化を行った後、ダイオード接続状態の駆動トランジスタを介してデータ電圧で保持キャパシタを充電するように構成された画素回路が知られている。このような画素回路では、その内部で駆動トランジスタにおける閾値電圧のばらつきや変動が補償される（以下、この閾値電圧のばらつきや変動の補償を「閾値補償」という）。
　上記のように画素回路内で閾値補償を行う方式（以下「内部補償方式」という）の有機ＥＬ表示装置に関連する事項が例えば特許文献１に記載されている。すなわち特許文献１には、駆動トランジスタのゲート端子の電圧すなわち保持キャパシタに保持される電圧を所定レベルに初期化した後、ダイオード接続状態の駆動トランジスタを介してデータ電圧で保持キャパシタを充電するように構成された画素回路が幾つか開示されている。
　また、本願で開示される有機ＥＬ表示装置における画素回路に関連する構成が特許文献２に記載されている。この特許文献２に記載の表示装置における画素回路では、発光素子Ｅの駆動電流を生成する駆動トランジスタＴDRのゲート端子が、第１容量素子Ｃ１および選択トランジスタＱSLを順に介して信号線１４に接続されるとともに、第２容量素子Ｃ２を介して駆動電位ＶELの電位線に接続されており、階調電位ＶＸ［ｎ］の書込動作と駆動トランジスタＴDRのゲート電位ＶＧの初期化動作とを同時に行えるように構成されている（同文献の図３、図１０、図１１、段落［００４２］～［００４４］参照）。
米国特許出願公開第２０１２／０００１８９６号明細書 日本国特開２０１３－５７７０１号公報
　特許文献１に記載の内部補償方式の有機ＥＬ表示装置の画素回路のように、駆動トランジスタのゲート端子の電圧を初期化した後にダイオード接続状態の駆動トランジスタを介してデータ電圧で保持キャパシタの充電するように構成されている場合には（後述の図２参照）、各画素回路につき、そのデータ書込の期間（データ電圧による保持キャパシタの充電期間）だけでなくその前の初期化の期間においても有機ＥＬ素子が点灯しないように制御され、少なくとも両期間は非発光状態となる（後述の図３参照）。
　これに対し、特許文献２に記載の表示装置では、各画素回路において駆動トランジスタＴDRのゲート端子の電圧の初期化がデータ書込と同時に行われるので（後述の図４～図６参照）、特許文献１の表示装置に比べ、各画素回路につき非発光状態である期間（非発光期間）を短くすることができる。しかし、この画素回路では、表示素子としての発光素子Ｅにおける寄生容量の放電（以下「表示素子の初期化」という）をデータ書込と同時に行うことができない。このため、表示素子の初期化が発光期間に行われることになり、これは、発光期間のおける表示素子の輝度の不安定化を招くおそれがある。
　そこで、内部補償方式の電流駆動型の表示装置において、表示素子の輝度の不安定化等の表示品質の低下を招くことなく非発光期間を短縮することが望まれる。
　本発明の幾つかの実施形態に係る表示装置は、複数のデータ信号線と、前記複数のデータ信号線に交差する複数の走査信号線と、前記複数の走査信号線にそれぞれ対応する複数の発光制御線と、前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素回路とを有する表示装置であって、
　第１および第２電源線と、
　初期化電圧供給線と、
　基準電圧供給線と、
　前記複数のデータ信号線を駆動するデータ信号線駆動回路と、
　前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
　前記複数の発光制御線を駆動する発光制御回路と、
を備え、
　各画素回路は、電流によって駆動される表示素子と、第１および第２キャパシタと、前記第１および第２キャパシタに保持される電圧に応じて前記表示素子の駆動電流を制御する駆動トランジスタと、発光制御スイッチング素子とを含み、
　前記駆動トランジスタの第１導通端子は、前記発光制御スイッチング素子を介して前記第１電源線に接続され、
　前記駆動トランジスタの第２導通端子は前記表示素子の第１端子に接続され、
　前記駆動トランジスタの制御端子は、前記第２キャパシタを介して前記第１導通端子に接続されるとともに、前記第１キャパシタの第１端子に接続され、
　前記表示素子の第２端子は前記第２電源線に接続され、
　各画素回路は、
　　前記複数のデータ信号線のいずれか１つに対応するとともに前記複数の走査信号線のいずれか１つに対応し、
　　対応するデータ信号線の電圧が当該画素回路に書き込まれるときに、前記発光制御スイッチング素子がオフ状態に制御されており、対応する走査信号線の選択に応じて、前記第１キャパシタの第２端子に当該対応するデータ信号線の電圧が与えられるとともに、前記駆動トランジスタの前記制御端子および前記表示素子の前記第１端子に前記初期化電圧供給線の電圧が与えられるように構成されている。
　本発明の他の幾つかの実施形態に係る駆動方法は、複数のデータ信号線と、前記複数のデータ信号線に交差する複数の走査信号線と、前記複数の走査信号線にそれぞれ対応する複数の発光制御線と、第１および第２電源線と、初期化電圧供給線と、基準電圧供給線と、前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素回路とを有する表示装置の駆動方法であって、
　各画素回路は、
　　前記複数のデータ信号線のいずれか１つに対応するとともに前記複数の走査信号線のいずれか１つに対応し、
　　電流によって駆動される表示素子と、第１および第２キャパシタと、前記第１および第２キャパシタに保持される電圧に応じて前記表示素子の駆動電流を制御する駆動トランジスタと、発光制御スイッチング素子とを含み、
　前記駆動トランジスタの第１導通端子は、前記発光制御スイッチング素子を介して前記第１電源線に接続され、
　前記駆動トランジスタの第２導通端子は、前記表示素子の第１端子に接続され、
　前記駆動トランジスタの制御端子は、前記第２キャパシタを介して前記第１導通端子に接続されるとともに、前記第１キャパシタの第１端子に接続され、
　前記表示素子の第２端子は前記第２電源線に接続され、
　前記駆動方法は、各画素回路に対応するデータ信号線の電圧を書き込むときに、当該画素回路において、前記発光制御スイッチング素子をオフ状態に制御し、前記第１キャパシタの第２端子に当該対応するデータ信号線の電圧を与えるとともに、前記駆動トランジスタの前記制御端子および前記表示素子の前記第１端子に前記初期化電圧供給線の電圧を与えるデータ書込ステップを含む。
　本発明の上記幾つかの実施形態によれば、各画素回路において、駆動トランジスタの第１導通端子は発光制御スイッチング素子を介して第１電源線に接続され、駆動トランジスタの第２導通端子は表示素子の第１端子に接続され、駆動トランジスタの制御端子は第２キャパシタを介して前記第１導通端子に接続されるとともに第１キャパシタの第１端子に接続され、表示素子の第２端子は第２電源線に接続されている。このような各画素回路に、対応するデータ信号線の電圧が書き込まれるときには、当該画素回路において、発光制御スイッチング素子がオフ状態に制御されることで駆動トランジスタの第１導通端子が第１電源線から電気的に切り離され、第１キャパシタの第２端子に当該対応するデータ信号線の電圧が与えられるとともに駆動トランジスタの制御端子および表示素子の第１端子に初期化電圧供給線の電圧が与えられる。これにより、駆動トランジスタの制御端子および表示素子の第１端子が初期化電圧供給線の電圧に初期化されるとともに、当該対応するデータ信号線の電圧と初期化電圧供給線の電圧との差に相当する電圧が第１キャパシタに保持される。また、駆動トランジスタの第１導通端子が第１電源線から電気的に切り離された状態で当該駆動トランジスタの制御端子および第２導通端子が初期電圧供給線に接続されることから、駆動トランジスタの閾値電圧の絶対値｜Ｖｔｈ｜よりも大きな電圧が第２キャパシタに保持されている場合に、当該第２キャパシタはその電荷が流出して電圧｜Ｖｔｈ｜を保持する状態となる。このようにして、各画素回路に対応するデータ信号線の電圧が書き込まれるときに、当該画素回路において、駆動トランジスタのゲート端子および表示素子の第１端子が同時に初期化され、かつ、表示素子の駆動電流に対する上記閾値電圧のばらつきや変動の影響を抑えるための（閾値補償のための）第２キャパシタの充放電動作も同時に行われる。したがって、本発明の上記幾つかの実施形態によれば、電流駆動型の表示装置において、内部補償を行いつつ表示素子の輝度の不安定化等の表示品質の低下を招くことなく非発光期間を短縮することができる。
第１の実施形態に係る表示装置の全体構成を示すブロック図である。 従来の表示装置（第１従来例）における画素回路の構成を示す回路図である。 上記第１従来例の駆動を説明するための信号波形図である。 従来の他の表示装置（第２従来例）における画素回路の構成を示す回路図である。 上記第２従来例における画素回路の初期化およびデータ書込の動作を説明するための回路図である。 上記第２従来例の駆動を説明するための信号波形図である。 上記第１の実施形態における画素回路の構成を示す回路図である。 上記第１の実施形態に係る表示装置の駆動を説明するための信号波形図である。 上記第１の実施形態における画素回路の初期化およびデータ書込の動作を示す回路図（Ａ）、および、当該画素回路の点灯動作を示す回路図（Ｂ）である。 上記第１の実施形態における画素回路の各部における電荷量を示す図である。 上記第１の実施形態の変形例における画素回路の構成を示す回路図である。
　以下、添付図面を参照しながら実施形態について説明する。なお、以下で言及する各トランジスタにおいて、ゲート端子は制御端子に相当し、ドレイン端子およびソース端子の一方は第１導通端子に相当し、他方は第２導通端子に相当する。また、以下の実施形態におけるトランジスタはすべてＰチャネル型であるものとして説明するが、本発明はこれに限定されない。さらに、以下の実施形態におけるトランジスタは例えば薄膜トランジスタであるが、本発明はこれに限定されない。さらにまた、本明細書における「接続」とは、特に断らない限り「電気的接続」を意味し、本発明の要旨を逸脱しない範囲において、直接的な接続を意味する場合のみならず、他の素子を介した間接的な接続を意味する場合も含むものとする。
＜１．全体構成＞
　図１は、第１の実施形態に係る有機ＥＬ表示装置１０の全体構成を示すブロック図である。この表示装置１０は、内部補償を行う有機ＥＬ表示装置である。すなわち、この表示装置１０において、各画素回路は、その内部の駆動トランジスタの閾値電圧のばらつきや変動を補償する機能を有している（詳細は後述）。
　図１に示すように、この表示装置１０は、表示部１１、表示制御回路２０、データ側駆動回路３０、走査側駆動回路４０、および、電源回路５０を備えている。データ側駆動回路はデータ信号線駆動回路（「データドライバ」とも呼ばれる）として機能する。走査側駆動回路４０は、走査信号線駆動回路（「ゲートドライバ」とも呼ばれる）および発光制御回路（「エミッションドライバ」とも呼ばれる）として機能する。図１に示す構成ではこれら２つの駆動回路が１つの走査側駆動回路４０として実現されているが、これら２つの駆動回路が適宜分離された構成であってもよく、また、これら２つの駆動回路が表示部１１の一方側と他方側に分離されて配置される構成であってもよい。また、走査側駆動回路およびデータ信号線駆動回路の少なくとも一部が表示部１１と一体的に形成されていてもよい。これらの点は、後述の他の実施形態や変形例においても同様である。電源回路５０は、表示部１１に供給すべき後述のハイレベル電源電圧ＥＬＶＤＤ、ローレベル電源電圧ＥＬＶＳＳ、初期化電圧Ｖｉｎｉ、および基準電圧Ｖｓｕｓと、表示制御回路２０、データ側駆動回路３０、および走査側駆動回路４０に供給すべき電源電圧（不図示）とを生成する。
　表示部１１には、ｍ本（ｍは２以上の整数）のデータ信号線Ｄ１～Ｄｍと、これらに交差するｎ本（ｎは２以上の整数）の走査信号線Ｇ１～Ｇｎとが配設されており、ｎ本の走査信号線Ｇ１～Ｇｎにそれぞれ沿ってｎ本の発光制御線（「エミッションライン」とも呼ばれる）Ｅ１～Ｅｎが配設されている。また図１に示すように、表示部１１にはｍ×ｎ個の画素回路１５が設けられており、これらｍ×ｎ個の画素回路１５は、ｍ本のデータ信号線Ｄ１～Ｄｍおよびｎ本の走査信号線Ｇ１～Ｇｎに沿ってマトリクス状に配置されており、各画素回路１５は、ｍ本のデータ信号線Ｄ１～Ｄｍのいずれか１つに対応するとともにｎ本の走査信号線Ｇ１～Ｇｎのいずれか１つに対応する（以下、各画素回路１５を区別する場合には、ｉ番目の走査信号線Ｇｉおよびｊ番目のデータ信号線Ｄｊに対応する画素回路を「ｉ行ｊ列目の画素回路」ともいい、符号“Ｐｉｘ（ｉ，ｊ）”で示すものとする）。ｎ本の発光制御線Ｅ１～Ｅｎはｎ本の走査信号線Ｇ１～Ｇｎにそれぞれ対応する。したがって各画素回路１５は、ｎ本の発光制御線Ｅ１～Ｅｎのいずれか１つにも対応する。
　また表示部１１には、各画素回路１５に共通の図示しない電源線が配設されている。すなわち、後述の有機ＥＬ素子を駆動するためのハイレベル電源電圧ＥＬＶＤＤを供給するための電源線（以下「ハイレベル電源線」といい、ハイレベル電源電圧と同じく符号“ＥＬＶＤＤ”で示す）、および、有機ＥＬ素子を駆動するためのローレベル電源電圧ＥＬＶＳＳを供給するための電源線（以下「ローレベル電源線」といい、ローレベル電源電圧と同じく符号“ＥＬＶＳＳ”で示す）が配設されている。さらに表示部１１には、各画素回路１５の初期化のためのリセット動作（「初期化動作」ともいう）に使用する初期化電圧（として固定電圧）Ｖｉｎｉを供給するための図示しない初期化電圧供給線（初期化電圧と同じく符号“Ｖｉｎｉ”で示す）、および、発光期間における画素回路１５の駆動のための基準電圧Ｖｓｕｓを供給するための図示しない基準電圧供給線（基準電圧と同じく符号“Ｖｓｕｓ”で示す）も配設されている。ハイレベル電源電圧ＥＬＶＤＤ、ローレベル電源電圧ＥＬＶＳＳ、初期化電圧Ｖｉｎｉ、および基準電圧Ｖｓｕｓは、電源回路５０から供給される。
　表示制御回路２０は、表示すべき画像を表す画像情報および画像表示のためのタイミング制御情報を含む入力信号Ｓｉｎを表示装置１０の外部から受け取り、この入力信号Ｓｉｎに基づきデータ側制御信号Ｓｃｄおよび走査側制御信号Ｓｃｓを生成し、データ側制御信号Ｓｃｄをデータ側駆動回路（データ信号線駆動回路）３０に、走査側制御信号Ｓｃｓを走査側駆動回路（走査信号線駆動／発光制御回路）４０にそれぞれ出力する。
　データ側駆動回路３０は、表示制御回路２０からのデータ側制御信号Ｓｃｄに基づきデータ信号線Ｄ１～Ｄｍを駆動する。すなわちデータ側駆動回路３０は、データ側制御信号Ｓｃｄに基づき、表示すべき画像を表すｍ個のデータ信号Ｄ（１）～Ｄ（ｍ）を並列に出力してデータ信号線Ｄ１～Ｄｍにそれぞれ印加する。
　走査側駆動回路４０は、表示制御回路２０からの走査側制御信号Ｓｃｓに基づき、走査信号線Ｇ１～Ｇｎを駆動する走査信号線駆動回路、および、発光制御線Ｅ１～Ｅｎを駆動する発光制御回路として機能する。より詳細には、走査側駆動回路４０は、走査信号線駆動回路として、走査側制御信号Ｓｃｓに基づき、各フレーム期間において走査信号線Ｇ１～Ｇｎを１水平期間に対応する所定期間ずつ順次に選択し、選択した走査信号線Ｇｋに対してアクティブな信号（ローレベル電圧）を印加し、かつ、非選択の走査信号線には非アクティブな信号（ハイレベル電圧）を印加する。これにより、選択された走査信号線Ｇｋ（１≦ｋ≦ｎ）に対応したｍ個の画素回路Ｐｉｘ（ｋ，１）～Ｐｉｘ（ｋ，ｍ）が一括して選択される。その結果、当該走査信号線Ｇｋの選択期間（以下「第ｋ走査選択期間」という）において、データ側駆動回路３０からデータ信号線Ｄ１～Ｄｍに印加されたｍ個のデータ信号Ｄ（１）～Ｄ（ｍ）の電圧（以下では、これらの電圧を区別せずに単に「データ電圧」と呼ぶことがある）が画素データとして、画素回路Ｐｉｘ（ｋ，１）～Ｐｉｘ（ｋ，ｍ）にそれぞれ書き込まれる。
　また走査側駆動回路４０は、発光制御回路として、走査側制御信号Ｓｃｓに基づき、ｉ番目の発光制御線Ｅｉに対し、第ｉ水平期間では非発光を示す発光制御信号（ハイレベル電圧）を印加し、それ以外の期間では発光を示す発光制御信号（ローレベル電圧）を印加する（後述の図８参照）。ｉ番目の走査信号線Ｇｉに対応する画素回路（以下「ｉ行目の画素回路」ともいう）Ｐｉｘ（ｉ，１）～Ｐｉｘ（ｉ，ｍ）内の有機ＥＬ素子は、発光制御線Ｅｉの電圧がローレベルである間、ｉ行目の画素回路Ｐｉｘ（ｉ，１）～Ｐｉｘ（ｉ，ｍ）にそれぞれ書き込まれたデータ電圧に応じた輝度で発光する。
＜２．第１従来例における画素回路の構成および動作と問題点＞
　以下では、本実施形態における画素回路１５の構成および動作を説明する前に、当該画素回路１５と比較するための画素回路として従来の有機ＥＬ表示装置（以下「第１従来例」という）における画素回路１５ａの構成および動作につき図２および図３を参照して説明する。この第１従来例の全体的な構成は、基本的には図１に示す構成と同様であるが、下記の点で図１に示す構成と相違する。すなわち第１従来例では、表示部１１には、ｎ本の走査信号線Ｇ１～Ｇｎに加えて０番目の走査信号線Ｇ０が配設されており、走査側駆動回路４０は、走査信号線駆動回路として、走査側制御信号Ｓｃｓに基づき、各フレーム期間において走査信号線Ｇ０～Ｇｎを順次に選択する。また走査側駆動回路４０は、発光制御回路として、走査側制御信号Ｓｃｓに基づき、ｉ番目の発光制御線Ｅｉに対し、第ｉ－１水平期間および第ｉ水平期間では非発光を示す発光制御信号（ハイレベル電圧）を印加し、それ以外の期間では発光を示す発光制御信号（ローレベル電圧）を印加する（図３参照）。
　図２は、第１従来例における画素回路１５ａの構成を示す回路図、より詳しくは、ｉ番目の走査信号線Ｇｉおよびｊ番目のデータ信号線Ｄｊに対応する画素回路１５ａすなわちｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の構成を示す回路図である（１≦ｉ≦ｎ、１≦ｊ≦ｍ）。図２に示すように画素回路１５ａは、表示素子としての有機ＥＬ素子ＯＬＥＤ、駆動トランジスタＴ１、書込制御トランジスタＴ２、閾値補償トランジスタＴ３、第１初期化トランジスタＴ４、第１発光制御トランジスタＴ５、第２発光制御トランジスタＴ６、第２初期化トランジスタＴ７、および、保持キャパシタＣｓｔを含んでいる。この画素回路１５ａにおいて、駆動トランジスタＴ１以外のトランジスタＴ２～Ｔ７はスイッチング素子として機能する。
　画素回路１５ａには、それに対応する走査信号線（以下、画素回路に注目した説明において「対応走査信号線」ともいう）Ｇｉ、対応走査信号線Ｇｉの直前の走査信号線（走査信号線Ｇ１～Ｇｎの走査順における直前の走査信号線であり、以下、画素回路に注目した説明において「先行走査信号線」ともいう）Ｇｉ－１、それに対応する発光制御線（以下、画素回路に注目した説明において「対応発光制御線」ともいう）Ｅｉ、それに対応するデータ信号線（以下、画素回路に注目した説明において「対応データ信号線」ともいう）Ｄｊ、初期化電圧供給線Ｖｉｎｉ、ハイレベル電源線ＥＬＶＤＤ、および、ローレベル電源線ＥＬＶＳＳが接続されている。
　図２に示すように、画素回路１５ａでは、駆動トランジスタＴ１のソース端子は、書込制御トランジスタＴ２を介して対応データ信号線Ｄｊに接続されるとともに、第１発光制御トランジスタＴ５を介してハイレベル電源線ＥＬＶＤＤに接続されている。駆動トランジスタＴ１のドレイン端子は、第２発光制御トランジスタＴ６を介して有機ＥＬ素子ＯＬＥＤのアノード電極に接続されている。駆動トランジスタＴ１のゲート端子は、保持キャパシタＣｓｔを介してハイレベル電源線ＥＬＶＤＤに接続され、かつ、閾値補償トランジスタＴ３を介して当該駆動トランジスタＴ１のドレイン端子に接続され、かつ、第１初期化トランジスタＴ４を介して初期化電圧供給線Ｖｉｎｉに接続されている。有機ＥＬ素子ＯＬＥＤのアノード電極は第２初期化トランジスタＴ７を介して初期化電圧供給線Ｖｉｎｉに接続され、有機ＥＬ素子ＯＬＥＤのカソード電極はローレベル電源線ＥＬＶＳＳに接続されている。また、書込制御トランジスタＴ２、閾値補償トランジスタＴ３、および第２初期化トランジスタＴ７のゲート端子は対応走査信号線Ｇｉに接続され、第１および第２発光制御トランジスタＴ５，Ｔ６のゲート端子は対応発光制御線Ｅｉに接続され、第１初期化トランジスタＴ４のゲート端子は先行走査信号線Ｇｉ－１に接続されている。
　駆動トランジスタＴ１は飽和領域で動作し、発光期間において有機ＥＬ素子ＯＬＥＤに流れる駆動電流Ｉ１は次式（１）で与えられる。式（１）に含まれる駆動トランジスタＴ１のゲインβは、次式（２）で与えられる。
　　Ｉ１＝（β／２）（｜Ｖｇｓ｜－｜Ｖｔｈ｜）2
　　　　＝（β／２）（｜Ｖｇ－ＥＬＶＤＤ｜－｜Ｖｔｈ｜）2　…（１）
　　β＝μ×（Ｗ／Ｌ）×Ｃｏｘ　…（２）
ただし、上記の式（１）および式（２）において、Ｖｔｈ、μ、Ｗ、Ｌ、Ｃｏｘは、それぞれ、駆動トランジスタＴ１の閾値電圧、移動度、ゲート幅、ゲート長、および、単位面積あたりのゲート絶縁膜容量を表す。
　図３は、第１従来例に係る表示装置の駆動を説明するための信号波形図であり、図２に示した画素回路１５ａすなわちｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）のリセット動作、データ書込動作、および点灯動作における各信号線（対応発光制御線Ｅｉ、先行走査信号線Ｇｉ－１、対応走査信号線Ｇｉ、対応データ信号線Ｄｊ）の電圧、駆動トランジスタＴ１のゲート端子の電圧（以下「ゲート電圧」という）Ｖｇ、および、有機ＥＬ素子ＯＬＥＤのアノード電極の電圧（以下「アノード電圧」という）Ｖａの変化を示している。図３において、時刻ｔ１～ｔ６の期間は、ｉ行目の画素回路Ｐｉｘ（ｉ，１）～Ｐｉｘ（ｉ，ｍ）の非発光期間である。時刻ｔ２～ｔ４の期間は第ｉ－１水平期間であり、時刻ｔ２～ｔ３の期間はｉ－１番目の走査信号線（先行走査信号線）Ｇｉ－１の選択期間すなわち第ｉ－１走査選択期間である。この第ｉ－１走査選択期間は、ｉ行目の画素回路Ｐｉｘ（ｉ，１）～Ｐｉｘ（ｉ，ｍ）のリセット期間に相当する。時刻ｔ４～ｔ６の期間は第ｉ水平期間であり、時刻ｔ４～ｔ５の期間はｉ番目の走査信号線（対応走査信号線）Ｇｉの選択期間すなわち第ｉ走査選択期間である。この第ｉ走査選択期間は、ｉ行目の画素回路Ｐｉｘ（ｉ，１）～Ｐｉｘ（ｉ，ｍ）のデータ書込期間に相当する。
　ｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）では、図３に示すように時刻ｔ１において発光制御線Ｅｉの電圧がローレベルからハイレベルに変化すると、第１および第２発光制御トランジスタＴ５，Ｔ６はオン状態からオフ状態に変化し、有機ＥＬ素子ＯＬＥＤは非発光状態となる。
　時刻ｔ２において、先行走査信号線Ｇｉ－１の電圧がハイレベルからローレベルに変化することで先行走査信号線Ｇｉ－１が選択状態となる。このため、第１初期化トランジスタＴ４がオン状態に変化する。これにより、駆動トランジスタＴ１のゲート端子の電圧すなわちゲート電圧Ｖｇが初期化電圧Ｖｉｎｉに初期化される。初期化電圧Ｖｉｎｉは、画素回路Ｐｉｘ（ｉ，ｊ）へのデータ電圧の書き込み時に、駆動トランジスタＴ１をオン状態に維持できる程度の電圧である。
　時刻ｔ２～ｔ３の期間は、ｉ行目の画素回路Ｐｉｘ（ｉ，１）～Ｐｉｘ（ｉ，ｍ）におけるリセット期間であり、画素回路Ｐｉｘ（ｉ，ｊ）では、このリセット期間において上記のように第１初期化トランジスタＴ４がオン状態であることによりゲート電圧Ｖｇが初期化される。図３に、このときの画素回路Ｐｉｘ（ｉ，ｊ）におけるゲート電圧Ｖｇ（ｉ，ｊ）の変化が示されている。なお、画素回路Ｐｉｘ（ｉ，ｊ）におけるゲート電圧Ｖｇを他の画素回路におけるゲート電圧Ｖｇと区別する場合に符号“Ｖｇ（ｉ，ｊ）”を使用するものとする（以下においても同様）。
　時刻ｔ３において、先行走査信号線Ｇｉ－１の電圧がハイレベルに変化することで先行走査信号線Ｇｉ－１が非選択状態となる。このため、第１初期化トランジスタＴ４がオフ状態に変化する。この時刻ｔ３から第ｉ走査選択期間の開始時点ｔ４までの間に、データ側駆動回路３０により、ｉ行ｊ列目の画素のデータ電圧としてのデータ信号Ｄ（ｊ）のデータ信号線Ｄｊへの印加が開始され、少なくとも第ｉ走査選択期間の終了時点ｔ５まで当該データ信号Ｄ（ｊ）の印加が継続する。
　時刻ｔ４において、対応走査信号線Ｇｉの電圧がハイレベルからローレベルに変化することで対応走査信号線Ｇｉが選択状態となる。このため、書込制御トランジスタＴ２がオン状態に変化する。また、閾値補償トランジスタＴ３もオン状態に変化するので、駆動トランジスタＴ１は、そのゲート端子とドレイン端子とが接続された状態すなわちダイオード接続状態となる。これにより、対応データ信号線Ｄｊの電圧すなわちデータ信号Ｄ（ｊ）の電圧がデータ電圧Ｖｄａｔａとして、ダイオード接続状態の駆動トランジスタＴ１を介して保持キャパシタＣｓｔに与えられる。その結果、図３に示すように、ゲート電圧Ｖｇ（ｉ，ｊ）は、次式（５）で与えられる値に向かって変化する。
　　Ｖｇ（ｉ，ｊ）＝Ｖｄａｔａ－｜Ｖｔｈ｜　…（５）
また、時刻ｔ４において、対応走査信号線Ｇｉの電圧がハイレベルからローレベルに変化することにより第２初期化トランジスタＴ７もオン状態に変化する。その結果、有機ＥＬ素子ＯＬＥＤの寄生容量における蓄積電荷が放電されて有機ＥＬ素子のアノード電圧Ｖａが初期化電圧Ｖｉｎｉに初期化される（図３参照）。なお、画素回路Ｐｉｘ（ｉ，ｊ）におけるアノード電圧Ｖａを他の画素回路におけるアノード電圧Ｖａと区別する場合に符号“Ｖａ（ｉ，ｊ）”を使用するものとする（以下においても同様）。
　時刻ｔ４～ｔ５の期間は、ｉ行目の画素回路Ｐｉｘ（ｉ，１）～Ｐｉｘ（ｉ，ｍ）におけるデータ書込期間であり、画素回路Ｐｉｘ（ｉ，ｊ）では、このデータ書込期間において、上記のように閾値補償の施されたデータ電圧が保持キャパシタＣｓｔに書き込まれ、ゲート電圧Ｖｇ（ｉ，ｊ）は上記式（５）で与えられる値となる。
　その後、時刻ｔ６において、発光制御線Ｅｉの電圧がローレベルに変化する。これに伴い、第１および第２発光制御トランジスタＴ５，Ｔ６がオン状態に変化する。このため時刻ｔ６以降、ハイレベル電源線ＥＬＶＤＤから第１発光制御トランジスタＴ５、駆動トランジスタＴ１、第２発光制御トランジスタＴ６、および、有機ＥＬ素子ＯＬＥＤを経由してローレベル電源線ＥＬＶＳＳに電流Ｉ１が流れる。この電流Ｉ１は上記式（１）で与えられる。駆動トランジスタＴ１がＰチャネル型であってＥＬＶＤＤ＞Ｖｇであることを考慮すると、上記式（１）および（５）より、この電流Ｉ１は次式で与えられる。
　　Ｉ１＝（β／２）（ＥＬＶＤＤ－Ｖｇ－｜Ｖｔｈ｜）2
　　　　＝（β／２）（ＥＬＶＤＤ－Ｖｄａｔａ）2　…（６）
上記より、時刻ｔ６以降、有機ＥＬ素子ＯＬＥＤは、駆動トランジスタＴ１の閾値電圧Ｖｔｈに拘わらず、第ｉ走査選択期間における対応データ信号線Ｄｊの電圧であるデータ電圧Ｖｄａｔａに応じた輝度で発光する。
　既述のように、第１従来例のような表示装置、すなわち駆動トランジスタのゲート電圧を初期化した後にダイオード接続状態の駆動トランジスタを介して保持キャパシタにデータ電圧を書き込むように構成された画素回路を用いた表示装置では、各画素回路は、そのデータ書込の期間（図３に示す第ｉ走査選択期間）だけでなく、その前のリセット期間（図３に示す第ｉ－１走査選択期間）においても有機ＥＬ素子が点灯しないように制御され、少なくとも両期間は非発光状態となる。
＜３．第２従来例における画素回路の構成および動作と問題点＞
　第１従来例における画素回路１５ａでは、図３に示すように、データ書込期間の前にリセット期間（初期化のための期間）が設けられるが、既述のように、駆動トランジスタのゲート電圧Ｖｇの初期化とデータ書込とを同時に行えるように構成された画素回路も知られている。以下、このような画素回路を備える従来の他の有機ＥＬ表示装置（以下「第２従来例」という）の構成および動作につき図４～図６を参照して説明する。この第２従来例の全体的な構成は、基本的には図１に示す構成と同様であるが、下記の点で図１に示す構成と相違する。すなわち第２従来例では、表示部１１には、各走査信号線Ｇｉに沿って制御線１２９，１２５，１２７が配設されており、走査側駆動回路４０は、制御信号ＧＩＮＩ１［ｉ］，ＧＩＮＩ１［ｉ］，ＧＰ［ｉ］を生成してそれらの制御線１２９，１２５，１２７にそれぞれ印加する（ｉ＝１～ｎ）。また、図１に示す構成と同様、表示部１１には発光制御線Ｅｉに相当する制御線１２３も配設されており、この制御線１２３には走査側駆動回路４０から発光制御信号Ｅ［ｉ］が印加される（ｉ＝１～ｎ）。さらに表示部１１には、第１基準電圧ＶＳＴ１を供給するための給電線３６および第２基準電圧ＶＳＴ２を供給するための給電線３５が配設されている。また、表示部１１におけるｍ本のデータ信号線Ｄ１～Ｄｍは３本を１組としてｍ／３個のデータ信号線群にグループ化されている（ここでｍは３の倍数であるものとする）。データ側駆動回路３０では、これらｍ／３個のデータ信号線群にそれぞれ対応するｍ／３個の内部データ信号Ｓ［ｋ］（ｋ＝１～ｍ／３）が生成され、各組における３本のデータ信号線Ｇ3k-2，Ｇ3k-1，Ｇ3kのうち内部データ信号Ｓ［ｋ］をデータ信号Ｄ［３ｋ－ｐ］として印加すべきデータ信号線Ｇ3k-p（ｐは０，１，２のいずれか）が、表示制御回路２０で生成される選択信号ＳＥＬ［１］～ＳＥＬ［３］によって各水平期間において順次切り替えられる（図６参照）。なお、この第２従来例は特許文献２に記載の第２実施形態に相当するが、図４～図６では説明の便宜のために、本実施形態と第２従来例の間で信号や構成要素の対応が明確になるようにそれらの名称や符号を適宜に変更している。
　図４に示すように第２従来例における画素回路１５ｂは、発光素子Ｅ（有機ＥＬ素子ＯＬＥＤに相当）と、Ｐチャネル型の駆動トランジスタＴDRと、第１および第２容量素子Ｃ１，Ｃ２と、Ｎチャネル型の選択トランジスタ（書込制御トランジスタ）ＱSLと、発光制御スイッチＱELおよび第１～第３スイッチＲ１～Ｒ３としてそれぞれ機能する４個のＮチャネル型トランジスタとを含んでいる。駆動トランジスタＴDRのソース端子はハイレベル電源線ＥＬＶＤＤに接続されており、駆動トランジスタＴDRのドレイン端子は、発光制御スイッチＱELを介して発光素子Ｅのアノード電極に接続されるとともに、第３スイッチＲ３を介して給電線３５に接続されている。駆動トランジスタＴDRのゲート端子は、第２容量素子Ｃ２を介してハイレベル電源線ＥＬＶＤＤに接続され、かつ、第１容量素子Ｃ１の第１端子（電極ｅ２）に接続され、かつ、第２スイッチＲ２を介して駆動トランジスタＴDRのドレイン端子に接続されている。発光素子Ｅのカソード電極はローレベル電源線ＥＬＶＳＳに接続されている。上記第１容量素子Ｃ１の第２端子（電極ｅ１）は、選択トランジスタＱSLを介して対応データ信号線Ｄｊに接続されるとともに、第１スイッチＲ１を介して給電線３６に接続されている。また、選択トランジスタＱSLのゲート端子は対応走査信号線Ｇｉに接続され、第１、第２および第３スイッチＲ１，Ｒ２，Ｒ３の制御端子（ゲート端子）は、対応する制御線１２９，１２５，１２７にそれぞれ接続され、発光制御スイッチＱELの制御端子（ゲート端子）は、対応する制御線１２３に接続されている。
　上記のように構成された図４に示す画素回路１５ｂすなわちｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）は、図６に示すような走査信号Ｇ［ｉ］、内部データ信号Ｓ［ｋ］、発光制御信号Ｅ［ｉ］、および、制御信号ＧＩＮＩ１［ｉ］，ＧＩＮＩ２［ｉ］，ＧＰ［ｉ］によって駆動される。この第２従来例における画素回路Ｐｉｘ（ｉ，ｊ）において初期化とデータ書込が同時に行われ（図６に示す期間ＴRD，Ｔw参照）、この期間（以下「初期化・書込期間」という）では、各スイッチＲ１～Ｒ３，ＱELおよび選択トランジスタＱSLは、図５に示すような動作状態（オン／オフ状態）となる。図５において、点線の円は、その中のスイッチング素子としてのトランジスタがオフ状態であることを示し、点線の矩形は、その中のスイッチング素子としてのトランジスタがオン状態であることを示している（このような表現方法は、後述の図９においても採用されている）。
　図６は、第２従来例に係る表示装置の駆動を説明するための信号波形図であり、図４に示した画素回路１５ｂすなわちｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の初期化動作、データ書込動作、および点灯動作における各信号（走査信号Ｇ［ｉ］、発光制御信号Ｅ［ｉ］、内部データ信号Ｓ［ｋ］、制御信号ＧＰ［ｉ］，ＧＩＮＩ１［ｉ］，ＧＩＮＩ２［ｉ］、選択信号ＳＥＬ［１］～ＳＥＬ［３］）の変化を示している。なお、第２従来例における走査信号Ｇ［ｉ］、発光制御信号Ｅ［ｉ］、データ信号Ｄ［ｊ］は、本実施形態における走査信号線Ｇｉの信号、発光制御線Ｅｉの信号、データ信号線Ｄｊの信号にそれぞれ対応する（ｉ＝１～ｎ，ｊ＝１～ｍ）。
　図６に示すように、この第２従来例における画素回路Ｐｉｘ（ｉ，ｊ）では、初期化の期間ＴRDとデータ書込の期間Ｔwとが一致しており、この期間（初期化・書込期間）では、制御信号ＧＰ［ｉ］，ＧＩＮＩ２［ｉ］，走査信号Ｇ［ｉ］がハイレベル（アクティブ）であることから、第２および第３スイッチＲ２，Ｒ３および選択トランジスタＱSLがオン状態である。このため、駆動トランジスタＴDRのゲート端子に基準電圧ＶＳＴ２が与えられてゲート電圧Ｖｇがこの基準電圧ＶＳＴ２に初期化されるとともに、第１容量素子Ｃ１の電極ｅ１にデータ信号Ｄ［ｊ］（データ信号Ｄ［３ｋ－２］，Ｄ［３ｋ－１］，Ｄ［３ｋ］のいずれか）が与えられることにより第１容量素子Ｃ１の充電（データ信号Ｄ［ｊ］によるデータ書込）が行われる。なお初期化・書込期間では、制御信号ＧＩＮＩ１［ｉ］および発光制御信号Ｅ［ｉ］がローレベル（非アクティブ）であることから、第１スイッチＲ１および発光制御スイッチＱELはオフ状態である。
　上記の初期化・書込期間（ＴＲＤ，ＴＷ）の直後に補償期間ＴＨが設けられており、この補償期間ＴＨでは、制御信号ＧＩＮＩ２［ｉ］はハイレベルに維持されるが制御信号ＧＰ［ｉ］はローレベルである。駆動トランジスタＴDRの閾値電圧をＶｔｈとすると、この補償期間ＴＨにおいてゲート電圧ＶｇがＥＬＶＤＤ－｜Ｖｔｈ｜に漸近し、これにより、直後の発光期間において駆動トランジスタＴDRのゲート・ソース間電圧が閾値補償の施された値となる。
　その後、制御信号ＧＩＮＩ２［ｉ］および走査信号Ｇ［ｉ］もローレベル（非アクティブ）に変化し、制御信号ＧＩＮＩ１［ｉ］がハイレベル（アクティブ）に変化し、さらにその後、発光制御信号Ｅ［ｉ］がハイレベル（アクティブ）に変化して発光期間ＴＬが開始する。この発光期間ＴＬの開始直後に放電期間ＴＤが設けられており、この放電期間ＴＤでは、制御信号ＧＰ［ｉ］，Ｅ［ｉ］がハイレベルである。このため、発光素子Ｅの寄生容量に充電されていた電荷が、発光制御スイッチＱELとスイッチＲ3とを介して放電される。これにより、直前のフレームの発光状態に応じて充電された電荷を放電させることができるので、現在のフレームで正確な階調を表示することが可能となる。
　上記のような第２従来例によれば、各画素回路１５ｂにおいて駆動トランジスタＴDRのゲート電圧Ｖｇの初期化がデータ書込と同時に行われるので（図５、図６参照）、第１従来例（図２、図３）に比べ、各画素回路１５ｂにつき非発光期間を短くすることができる。しかし、この画素回路１５ｂでは、発光素子Ｅにおける寄生容量の放電（発光素子Ｅのアノード電圧の初期化）をデータ書込と同時に行うことができない。このため、発光素子Ｅの寄生容量の放電が発光期間ＴＬ内に行われる（図６に示す放電期間ＴＤ参照）。これは発光期間ＴＬのおける発光素子Ｅの輝度の不安定化を招くおそれがある。
＜４．本実施形態における画素回路の構成および動作＞
　次に、本実施形態における画素回路１５の構成および動作につき図７～図１０を参照して説明する。図７は、本実施形態における画素回路１５の構成を示す回路図である。図８は、本実施形態に係る有機ＥＬ表示装置１０の駆動を説明するための信号波形図である。図９（Ａ）は、本実施形態における画素回路１５の初期化動作およびデータ書込動作を示す回路図であり、図９（Ｂ）は、当該画素回路１５の点灯動作を示す回路図である。図１０は、本実施形態における発光期間での駆動トランジスタの動作を説明するための図であり、本実施形態における画素回路の各部における電荷量を示している。
　図７は、本実施形態におけるｉ番目の走査信号線Ｇｉおよびｊ番目のデータ信号線Ｄｊに対応する画素回路１５すなわちｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の構成を示している（１≦ｉ≦ｎ、１≦ｊ≦ｍ）。この画素回路１５は、表示素子としての有機ＥＬ素子ＯＬＥＤと、第１および第２キャパシタＣ１，Ｃ２と、駆動トランジスタＭ１と、第１および第２初期化トランジスタＭ２，Ｍ３と、発光制御トランジスタＭ４と、第１および第２書込制御トランジスタＭ５，Ｍ６と含んでいる。この画素回路１５において、駆動トランジスタＭ１以外のトランジスタＭ２～Ｍ６はスイッチング素子として機能する。この画素回路１５に含まれるトランジスタは全てＰチャネル型であるが、それらの一部または全部がＮチャネル型であってもよい。
　図１に示すように、画素回路１５には、それに対応する走査信号線（対応走査信号線）Ｇｉ、それに対応する発光制御線（対応発光制御線）Ｅｉ、それに対応するデータ信号線（対応データ信号線）Ｄｊ、初期化電圧供給線Ｖｉｎｉ、基準電圧供給線Ｖｓｕｓ、ハイレベル電源線ＥＬＶＤＤ、および、ローレベル電源線ＥＬＶＳＳが接続されている。なお、初期化電圧Ｖｉｎｉはローレベル電源電圧ＥＬＶＳＳと異なる電圧であってもよいが、初期化電圧Ｖｉｎｉとしてローレベル電源電圧ＥＬＶＳＳに等しい電圧を選定した場合、初期化電圧供給線Ｖｉｎｉを設けずに、ローレベル電源線ＥＬＶＳＳが初期化電圧供給線Ｖｉｎｉとしても使用される構成とするのが好ましい。また、基準電圧Ｖｓｕｓはハイレベル電源電圧ＥＬＶＤＤと異なる電圧であってもよいが、基準電圧Ｖｓｕｓとしてハイレベル電源電圧ＥＬＶＤＤに等しい電圧を選定した場合、基準電圧供給線Ｖｓｕｓを設けずに、ハイレベル電源線ＥＬＶＤＤが基準電圧供給線Ｖｓｕｓとしても使用される構成とするのが好ましい。
　図７に示すように、画素回路１５では、駆動トランジスタＭ１の第１導通端子としてのソース端子は、発光制御トランジスタＭ４を介してハイレベル電源線ＥＬＶＤＤに接続されている。駆動トランジスタＭ１の第２導通端子としてのドレイン端子は、有機ＥＬ素子ＯＬＥＤの第１端子としてのアノード電極に接続されている。駆動トランジスタＭ１の制御端子としてのゲート端子は、第２キャパシタＣ２を介して上記第１導通端子に接続され、かつ、第１キャパシタＣ１の第１端子に接続され、かつ、第１初期化トランジスタＭ２を介して上記第２導通端子に接続されている。有機ＥＬ素子ＯＬＥＤのアノード電極は第２初期化トランジスタＭ３を介して初期化電圧供給線Ｖｉｎｉに接続され、有機ＥＬ素子ＯＬＥＤの第２端子としてのカソード電極はローレベル電源線ＥＬＶＳＳに接続されている。第１キャパシタＣ１の第２端子は、第１書込制御トランジスタＭ５を介して対応データ信号線Ｄｊに接続されるとともに、第２書込制御トランジスタＭ６を介して基準電圧供給線Ｖｓｕｓに接続されている。また、第１書込制御トランジスタＭ５、第１初期化トランジスタＭ２、および第２初期化トランジスタＭ３のゲート端子は対応走査信号線Ｇｉに接続され、発光制御トランジスタＭ４および第２書込制御トランジスタＭ６のゲート端子は対応発光制御線Ｅｉに接続されている。なお、図７を図４と比較するとわかるように、本実施形態における画素回路１５に含まれるトランジスタＭ１～Ｍ６は、第２従来例における画素回路１５ｂに含まれるトランジスタＴDR，Ｒ２，Ｒ３，ＱEL，ＱSL，Ｒ１にそれぞれ対応する。しかし、第２従来例における画素回路１５ｂでは、発光制御スイッチとしてのトランジスタＱELが駆動トランジスタＴDRのドレイン端子と発光素子Ｅのアノード電極との間に接続されているのに対し、本実施形態における画素回路１５では、発光制御トランジスタＭ４は駆動トランジスタＭ１のソース端子とハイレベル電源線ＥＬＶＤＤとの間に接続されている。
　図８は、図７に示した画素回路１５すなわちｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の初期化動作、データ書込動作、および点灯動作における各信号線（対応発光制御線Ｅｉ、対応走査信号線Ｇｉ、対応データ信号線Ｄｊ）の電圧、駆動トランジスタＭ１のゲート電圧Ｖｇ、駆動トランジスタＭ１のソース端子の電圧（以下「ソース電圧」という）Ｖｓ、有機ＥＬ素子ＯＬＥＤのアノード電極の電圧（アノード電圧）Ｖａの変化を示している。図８において、時刻ｔ１～ｔ４の期間は、ｉ行目の画素回路Ｐｉｘ（ｉ，１）～Ｐｉｘ（ｉ，ｍ）の非発光期間である。時刻ｔ２～ｔ４の期間は第ｉ水平期間であり、時刻ｔ２～ｔ３の期間はｉ番目の走査信号線（対応走査信号線）Ｇｉの選択期間すなわち第ｉ走査選択期間である。この第ｉ走査選択期間は、ｉ行目の画素回路Ｐｉｘ（ｉ，１）～Ｐｉｘ（ｉ，ｍ）において初期化およびデータ書込が同時に行われる初期化・書込期間に相当する。なお本実施形態では、画素回路Ｐｉｘ（ｉ，ｊ）において、対応発光制御線Ｅｉの電圧がローレベル（アクティブ）であって発光制御トランジスタＭ４がオン状態である期間を「発光期間」と呼び、対応発光制御線Ｅｉの電圧がハイレベル（非アクティブ）であって発光制御トランジスタＭ４がオフ状態である期間を「非発光期間」と呼ぶものとする。これら発光期間および非発光期間は、有機ＥＬ素子ＯＬＥＤが発光状態である期間および非発光状態である期間にそれぞれ対応するが、本実施形態では後述のように、発光期間は有機ＥＬ素子ＯＬＥＤが実際に発光する期間とは若干相違する（したがって、非発光期間（時刻ｔ１～ｔ４）も有機ＥＬ素子ＯＬＥＤが非発光状態である期間と若干相違する）。
　本実施形態におけるｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）では、図８に示すように時刻ｔ１において発光制御線Ｅｉの電圧がローレベルからハイレベル（非アクティブ）に変化すると、発光制御トランジスタＭ４がオン状態からオフ状態に変化し、有機ＥＬ素子ＯＬＥＤは非発光状態となる。このとき、第２書込制御トランジスタＭ６もオン状態からオフ状態に変化することで第１キャパシタＣ１の第２端子がフローティング状態となる。この時刻ｔ１から第ｉ走査選択期間の開始時点ｔ２までの間に、データ側駆動回路３０により、ｉ行ｊ列目の画素に対応するデータ電圧としてのデータ信号Ｄ（ｊ）のデータ信号線Ｄｊへの印加が開始され、少なくとも第ｉ走査選択期間の終了時点ｔ３まで当該データ信号Ｄ（ｊ）の印加が継続する。
　時刻ｔ２において、図８に示すように、対応走査信号線Ｇｉの電圧がハイレベルからローレベル（アクティブ）に変化することで対応走査信号線Ｇｉが選択状態となる。このため、第１書込制御トランジスタＭ５がオフ状態からオン状態に変化する。このとき、第１および第２初期化トランジスタＭ２，Ｍ３もオフ状態からオン状態に変化する。
　時刻ｔ２～ｔ３の期間は、既述のようにｉ行目の画素回路Ｐｉｘ（ｉ，１）～Ｐｉｘ（ｉ，ｍ）における初期化・書込期間であり、この初期化・書込期間では、上記のように第１および第２初期化トランジスタＭ２，Ｍ３ならびに第１書込制御トランジスタＭ５はオン状態である。図９（Ａ）は、この初期化・書込期間における画素回路Ｐｉｘ（ｉ，ｊ）の状態すなわち初期化およびデータ書込が同時に行われるときの回路状態を模式的に示している。この初期化・書込期間では、初期化電圧供給線Ｖｉｎｉの電圧が第１および第２初期化トランジスタＭ２，Ｍ３を介して駆動トランジスタＭ１のゲート端子に与えられことで、図８に示すようにゲート電圧Ｖｇが初期化電圧Ｖｉｎｉに初期化される。また、この初期化・書込期間では、対応データ信号線Ｄｊの電圧がデータ電圧Ｖｄａｔａとして第１書込制御トランジスタＭ５を介して第１キャパシタＣ１の第２端子に与えられる。その結果、図１０に示すように、初期化・書込期間の終了時点において第１キャパシタＣ１に蓄積されている電荷量（駆動トランジスタＭ１のゲート端子側の電荷量）は、Ｃ１（Ｖｉｎｉ－Ｖｄａｔａ）となる。
　直前のフレーム期間における発光期間では、通常、駆動トランジスタＭ１の閾値電圧の絶対値｜Ｖｔｈ｜よりも大きい電圧が第２キャパシタＣ２に保持されており、時刻ｔ１～ｔ２の期間では、トランジスタＭ２，Ｍ４，Ｍ５，Ｍ６がオフ状態であるので、第２キャパシタＣ２の当該保持電圧（駆動トランジスタＭ１のゲート端子を基準とする保持電圧）が維持され、駆動トランジスタＭ１はオン状態である。初期化・書込期間（時刻ｔ２～ｔ３）では、この駆動トランジスタＭ１のソース端子がオフ状態の発光制御トランジスタＭ４によってハイレベル電源線ＥＬＶＤＤから電気的に切り離されており、この駆動トランジスタＭ１はそのゲート端子とドレイン端子とがオン状態の第１初期化トランジスタＭ２を介して電気的に接続されることでダイオード接続状態となっている。これにより、直後の発光期間における駆動トランジスタＭ１のゲート・ソース間電圧に対する閾値電圧Ｖｔｈのばらつきや変動の影響を抑えるための補償動作が行われる。また、この初期化・書込期間では、駆動トランジスタＭ１のソース端子がハイレベル電源線ＥＬＶＤＤから電気的に切り離されており、駆動トランジスタＭ１のゲート端子がオン状態の第１および第２初期化トランジスタＭ２，Ｍ３を介して初期化電圧供給線Ｖｉｎｉに電気的に接続されているので、これにより当該補償動作が行われるとも言える。この初期化・書込期間における補償動作は、駆動トランジスタＭ１の閾値電圧に等しい電圧を第２キャパシタＣ２に保持させるための動作であり、具体的には次の様な動作である。すなわち、時刻ｔ２において駆動トランジスタＭ１のゲート端子が初期化電圧供給線Ｖｉｎｉに接続されることにより又は当該駆動トランジスタＭ１のドレイン端子に接続されることにより、第２キャパシタＣ２における蓄積電荷が流出して駆動トランジスタＭ１に電流が流れ始める。第２キャパシタＣ２の蓄積電荷が流出すると第２キャパシタＣ２の保持電圧が低下し、その保持電圧が駆動トランジスタＭ１の閾値電圧の絶対値｜Ｖｔｈ｜と等しくなると電荷流出が停止する。このようにして、直前フレームの発光状態に応じて第２キャパシタＣ２に充電された電荷は、初期化・書込期間（時刻ｔ２～ｔ３）において、第２キャパシタＣ２の保持電圧が駆動トランジスタＭ１の閾値電圧の絶対値｜Ｖｔｈ｜よりも大きい間は駆動トランジスタＭ１を介して流出し、第２キャパシタＣ２の保持電圧が閾値電圧の絶対値｜Ｖｔｈ｜に等しくなると、その電荷の流出が停止する。その結果、図１０に示すように、初期化・書込期間の終了時点において第２キャパシタＣ２に蓄積されている電荷量（駆動トランジスタＭ１のゲート端子側の電荷量）は、－Ｃ２｜Ｖｔｈ｜となる。すなわち、第２キャパシタＣ２は、駆動トランジスタＭ１のゲート端子を基準として電圧｜Ｖｔｈ｜に充電された状態となる。
　さらに、この初期化・書込期間では、有機ＥＬ素子ＯＬＥＤのアノード電極が第２初期化トランジスタＭ３を介して初期化電圧供給線Ｖｉｎｉに電気的に接続されているので、図８に示すように、有機ＥＬ素子ＯＬＥＤの寄生容量の蓄積電荷が放電されてアノード電圧Ｖａも初期化電圧Ｖｉｎｉに初期化される。なお初期化・書込期間において、このようにアノード電圧Ｖａを初期化電圧Ｖｉｎｉ（＝ＥＬＶＩＳ）で初期化することにより、有機ＥＬ素子ＯＬＥＤは発光制御トランジスタの有無に拘わらず発光しない。
　初期化・書込期間としての第ｉ走査選択期間の終了時点である時刻ｔ３において、対応走査信号線Ｇｉの電圧はハイレベルに変化し、これにより第１および第２初期化トランジスタＭ２，Ｍ３ならびに第１書込制御トランジスタＭ５がオフ状態に変化する。
　その後、時刻ｔ４において、発光制御線Ｅｉの電圧がローレベルに変化する。このため、発光制御トランジスタＭ４がオン状態となって発光期間が開始する。また、このとき、第２書込制御トランジスタＭ６がオン状態に変化することで、第１キャパシタＣ１の第２端子に基準電圧Ｖｓｕｓが印加される。時刻ｔ４を開始時点とする発光期間では、画素回路Ｐｉｘ（ｉ，ｊ）において、上記のようにして発光制御トランジスタＭ４および第２書込制御トランジスタＭ６はオン状態であり、第１初期化トランジスタＭ２、第２初期化トランジスタＭ３、および、第１書込制御トランジスタＭ５はオフ状態である。このように発光期間の開始時ｔ４において発光制御トランジスタＭ４がオフ状態からオン状態に変化するときに、駆動トランジスタＭ１のゲート端子が初期化電圧供給線Ｖｉｎｉから電気的に切り離されており、駆動トランジスタＭ１のソース端子にハイレベル電源電圧ＥＬＶＤＤが与えられるとともに、第１キャパシタＣ１の第２端子に基準電圧Ｖｓｕｓが与えられる。これにより、第１キャパシタＣ１と第２キャパシタＣ２との間で電荷が移動することで、対応データ信号線の電圧に対し発光期間直前（時刻ｔ４直前）における第２キャパシタＣ２の保持電圧に基づき閾値補償の施された電圧に相当する電圧が第２キャパシタＣ２に保持されるようになる。このため有機ＥＬ素子ＯＬＥＤは、発光期間が開始すると直ちに所望の輝度（上記対応データ信号線の電圧に応じた輝度）で発光するのではなく、上記電荷移動にしたがって黒表示の状態から所望輝度の発光状態へと漸次的に変化する。図９（Ｂ）は、この発光期間における画素回路Ｐｉｘ（ｉ，ｊ）の状態すなわち点灯動作時の回路状態を模式的に示している。この発光期間では、ハイレベル電源線ＥＬＶＤＤから発光制御トランジスタＭ４、駆動トランジスタＭ１、および、有機ＥＬ素子ＯＬＥＤを経由してローレベル電源線ＥＬＶＳＳに電流Ｉ１が流れる。この電流Ｉ１は、上記の初期化・書込期間の終了時点ｔ３における第１および第２キャパシタＣ１，Ｃ２の保持電圧に応じたものであり、この電流Ｉ１を示す式を以下のようにして導出することができる。
　既述のように初期化・書込期間の終了時点ｔ３において、第１キャパシタＣ１における蓄積電荷量はＣ１（Ｖｉｎｉ－Ｖｄａｔａ）であり、第２キャパシタＣ２における蓄積電荷量は－Ｃ２｜Ｖｔｈ｜であるので、駆動トランジスタＭ１のゲート端子を含むノード（以下「ノードＧ」という）における初期化・書込期間の終了時点ｔ３の電荷量Ｑｇ（ｔ３）は、
　　Qg(t3)＝C1(Vini－Vdata)－C2|Vth|  …（７）
である。一方、発光期間におけるゲート電圧ＶｇをＶｏｕｔで示すものとすると、発光期間において、第１キャパシタＣ１における蓄積電荷量はＣ１（Ｖｏｕｔ－Ｖｓｕｓ）であり、第２キャパシタＣ２における蓄積電荷量はＣ２（Ｖｏｕｔ－ＥＬＶＤＤ）である。したがって、この発光期間におけるノードＧの電荷量Ｑｇ（ｔｅ）は、
　　Qg(te)＝C1(Vout－Vsus)＋C2(Vout－ELVDD)　…（８）
である（ｔｅは当該発光期間内の時刻を示す（ｔｅ＞Ｔ４））。ノードＧに関する電荷保存則よりＱｇ（ｔ３）＝Ｑｇ（ｔｅ）であるので、上記式（７）および（８）より、
　　C1(Vini－Vdata)－C2|Vth|＝C1(Vout－Vsus)＋C2(Vout－ELVDD)
である。したがって、発光期間におけるゲート電圧Ｖｇ＝Ｖｏｕｔは次式で与えられる。
　　Vout＝｛C1/(C1+C2)｝(Vini-Vdata+Vsus)＋｛C2/(C1+C2)｝(ELVDD-|Vth|)
　　　　　　　　　　　　　　　　　　　　　…（９）
上記式（９）より、駆動トランジスタＭ１のゲート・ソース間電圧（ソース端子を基準とするゲート端子の電圧）Ｖｇｓは、
　　Vgs＝Vout－ELVDD
　　　 ＝｛C1/(C1+C2)｝(Vini-Vdata+Vsus-ELVDD)－｛C2/(C1+C2)｝|Vth|
　　　　　　　　　　　　　　　　　　　　　…（１０）
である。発光期間における電流Ｉ１は、第１従来例と同様、既述の式（１）で与えられる。したがって、上記式（９）で示されるＶｇ＝Ｖｏｕｔまたは上記式（１０）を式（１）に代入すると、
　　I1＝(β/2) [｛C1/(C1＋C2)｝(Vdata-Vini-|Vth|-Vsus+ELVDD)]2　…（１１）
となる。発光期間では、画素回路Ｐｉｘ（ｉ，ｊ）における有機ＥＬ素子ＯＬＥＤは、上記式（１１）により示される電流Ｉ１に応じた輝度で発光する。
＜５．効果＞
　上記のように本実施形態によれば、第２従来例と同様、駆動トランジスタＭ１のゲート電圧Ｖｇの初期化とデータ書込とが同時に行われるので（図８、図９（Ａ））、第１従来例（図２、図３）に比べ、各画素回路Ｐｉｘ（ｉ，ｊ）において、非発光期間を短くすることができ、先行走査信号線Ｇｉ－１の接続が不要となる。また本実施形態は、第２従来例（図６参照）とは異なり、駆動トランジスタＭ１の閾値電圧に等しい電圧を第２キャパシタＣ２に保持させるための補償動作も上記の初期化およびデータ書込と同時に行われるので、第２従来例に比べても非発光期間の短縮化において有利である。さらに本実施形態によれば、第２従来例とは異なり、有機ＥＬ素子ＯＬＥＤのアノード電圧Ｖａの初期化もデータ書込と同時に行われる（図８、図９（Ａ））。このため、発光素子Ｅのアノード電圧の初期化が発光期間ＴＬ内に行われる第２従来例（図６に示す放電期間ＴＤ参照）とは異なり、アノード電圧Ｖａの初期化によって有機ＥＬ素子ＯＬＥＤの輝度の不安定化を招くことはない。また、アノード電圧Ｖａの初期化のための第２初期化トランジスタＭ３の制御信号として第１初期化トランジスタＭ２の制御信号と同様に走査信号Ｇ（ｉ）が使用されるので（図７参照）、第１従来例だけでなく第２従来例と比べても制御信号のための配線領域が低減される。
　本実施形態では、発光期間において画素回路Ｐｉｘ（ｉ，ｊ）の有機ＥＬ素子ＯＬＥＤに流れる電流Ｉ１は上記式（１１）で示され、この式には｜Ｖｔｈ｜に関する項が含まれている。しかし、第１従来例における電流Ｉ１の式（１）に含まれる括弧内の｜Ｖｔｈ｜に関する項は“－｜Ｖｔｈ｜”であるのに対し、本実施形態における電流Ｉ１の式（１１）に含まれる大括弧内の｜Ｖｔｈ｜に関する項は“－｛Ｃ１／（Ｃ１＋Ｃ２）｝｜Ｖｔｈ｜”である。このため本実施形態では、第１および第２キャパシタＣ１，Ｃ２の容量値の設定により、有機ＥＬ素子ＯＬＥＤの駆動電流Ｉ１に対する閾値電圧Ｖｔｈの影響を十分に小さくすることができる。したがって、第１および第２キャパシタＣ１，Ｃ２の容量値の適切な設定により、点灯動作において閾値電圧Ｖｔｈのばらつきや変動が実質的に補償される。また、上記式（１１）に含まれる大括弧内のデータ電圧Ｖｄａｔａに関する項は“｛Ｃ１／（Ｃ１＋Ｃ２）｝Ｖｄａｔａ”であり、係数としてＣ１／（Ｃ１＋Ｃ２）を含むので、データ電圧Ｖｄａｔａを大きく変化させても表示素子としての有機ＥＬ素子ＯＬＥＤの駆動電流Ｉ１の変化は比較的小さい。したがって本実施形態によれば、階調制御性を高めることができる。
　既述のように本実施形態では、有機ＥＬ素子ＯＬＥＤは、その発光期間が開始すると直ちに所望の輝度で発光するのではなく、黒表示の状態から所望輝度の発光状態へと漸次的に変化する。このため、画像表示において、非発光期間による黒挿入に加えて、発光期間の開始時（対応発光制御線Ｅｉの電圧がローレベルに変化した時）において有機ＥＬ素子ＯＬＥＤが黒表示状態から所望輝度の発光状態へと漸次的に変化することによっても黒挿入が行われる。したがって、非発光期間による黒挿入が短くても、このような有機ＥＬ素子ＯＬＥＤの漸次的な状態変化による黒挿入により、黒表示の期間を十分に確保して良好な動画性能を得ることができる。
＜６．変形例＞
　本発明は上記実施形態に限定されるものではなく、本発明の範囲を逸脱しない限りにおいてさらに種々の変形を施すことができる。例えば既述のように、初期化電圧Ｖｉｎｉとしてローレベル電源電圧ＥＬＶＳＳに等しい電圧を選定し、ローレベル電源線ＥＬＶＳＳを初期化電圧供給線Ｖｉｎｉとして共用してもよい。また既述のように、基準電圧Ｖｓｕｓとしてハイレベル電源電圧ＥＬＶＤＤに等しい電圧を選定し、ハイレベル電源線ＥＬＶＤＤを基準電圧供給線Ｖｓｕｓとして共用してもよい。これらの構成によれば、表示部１１における配線領域を低減することができる。
　また、上記実施形態において、初期化・書込期間（第ｉ走査選択期間）の終了時点ｔ３から発光期間の開始時点ｔ４までの期間を画素回路１５において誤動作や不具合が生じない範囲でできる限り短くすることで、初期化・書込期間（時刻ｔ２～ｔ３）または発光期間を長くすることができる。また、非発光期間の開始時点ｔ１から初期化・書込期間（第ｉ走査選択期間）の開始時点ｔ２までの期間を画素回路１５において誤動作や不具合が生じない範囲でできる限り短くすることで、初期化・書込期間（時刻ｔ２～ｔ３）または発光期間を長くすることができる。また、上記ｔ１～ｔ２の期間および上記ｔ３～ｔ４の期間を画素回路１５において誤動作や不具合が生じない範囲でできる限り短くすることで、有機ＥＬ素子ＯＬＥＤが非発光状態である期間すなわち黒挿入の期間をできるだけ短くすることにより（黒挿入の期間を初期化・書込期間に略等しくすることにより）、発光期間を長くすることができる。
　また、上記実施形態における画素回路１５では、図７に示すように、駆動トランジスタ
Ｍ１のゲート端子は、第１初期化トランジスタＭ２を介して駆動トランジスタＭ１のドレイン端子に接続されており、第１および第２初期化トランジスタＭ２，Ｍ３を介して初期化電圧供給線Ｖｉｎｉに接続されている。しかし、これに代えて、図１１に示すように、駆動トランジスタＭ１のゲート端子が第１初期化トランジスタＭ２のみを介して初期化電圧供給線Ｖｉｎｉに接続されていてもよい。この図１１に示す画素回路１６を用いた表示装置は、初期化・書込期間において第１および第２初期化トランジスタＭ２，Ｍ３により駆動トランジスタＭ１におけるダイオード接続が実現される点で、第１初期化トランジスタＭ２のみにより当該ダイオード接続が実現される上記実施形態と相違するが、上記実施形態と実質的に同様に動作し（図８参照）、同様の効果を奏する。
　また以上においては、有機ＥＬ表示装置を例に挙げて実施形態およびその変形例が説明されたが、本発明は、有機ＥＬ表示装置に限定されるものではなく、電流で駆動される表示素子を用いた内部補償方式の表示装置であれば適用可能である。ここで使用可能な表示素子は、電流によって輝度または透過率等が制御される表示素子であり、例えば、有機ＥＬ素子すなわち有機発光ダイオード（Organic Light Emitting Diode（ＯＬＥＤ））の他、無機発光ダイオードや量子ドット発光ダイオード（Quantum dot Light Emitting Diode（ＱＬＥＤ））等が使用可能である。
１０　…有機ＥＬ表示装置
１１　…表示部
１５，１６　　　…画素回路
Ｐｉｘ（ｊ，ｉ）…画素回路（ｉ＝１～ｎ、ｊ＝１～ｍ）
２０　…表示制御回路
３０　…データ側駆動回路（データ信号線駆動回路）
４０　…走査側駆動回路（走査信号線駆動／発光制御回路）
Ｇｉ　…走査信号線（ｉ＝１～ｎ）
Ｅｉ　…発光制御線（ｉ＝１～ｎ）
Ｄｊ　…データ信号線（ｊ＝１～ｍ）
Ｖｉｎｉ　…初期化電圧供給線、初期化電圧
Ｖｓｕｓ　…基準電圧供給線、基準電圧
ＥＬＶＤＤ…ハイレベル電源線（第１電源線）、ハイレベル電源電圧
ＥＬＶＳＳ…ローレベル電源線（第２電源線）、ローレベル電源電圧
ＯＬＥＤ　…有機ＥＬ素子（表示素子）
Ｃ１　…第１キャパシタ
Ｃ２　…第２キャパシタ
Ｍ１　…駆動トランジスタ
Ｍ２　…第１初期化トランジスタ（第１初期化スイッチング素子）
Ｍ３　…第２初期化トランジスタ（第２初期化スイッチング素子）
Ｍ４　…発光制御トランジスタ（発光制御スイッチング素子）
Ｍ５　…第１書込制御トランジスタ（第１書込制御スイッチング素子）
Ｍ６　…第２書込制御トランジスタ（第２書込制御スイッチング素子）
Ｖａ　…アノード電圧
Ｖｇ　…ゲート電圧
Ｖｓ　…ソース電圧

Claims (16)

  1. 　複数のデータ信号線と、前記複数のデータ信号線に交差する複数の走査信号線と、前記複数の走査信号線にそれぞれ対応する複数の発光制御線と、前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素回路とを有する表示装置であって、
    　第１および第２電源線と、
    　初期化電圧供給線と、
    　基準電圧供給線と、
    　前記複数のデータ信号線を駆動するデータ信号線駆動回路と、
    　前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
    　前記複数の発光制御線を駆動する発光制御回路と、
    を備え、
    　各画素回路は、
    　　電流によって駆動される表示素子と、
    　　第１および第２キャパシタと、
    　　前記第１および第２キャパシタに保持される電圧に応じて前記表示素子の駆動電流を制御する駆動トランジスタと、
    　　発光制御スイッチング素子とを含み、
    　前記駆動トランジスタの第１導通端子は、前記発光制御スイッチング素子を介して前記第１電源線に接続され、
    　前記駆動トランジスタの第２導通端子は前記表示素子の第１端子に接続され、
    　前記駆動トランジスタの制御端子は、前記第２キャパシタを介して前記第１導通端子に接続されるとともに、前記第１キャパシタの第１端子に接続され、
    　前記表示素子の第２端子は前記第２電源線に接続され、
    　各画素回路は、
    　　前記複数のデータ信号線のいずれか１つに対応するとともに前記複数の走査信号線のいずれか１つに対応し、
    　　対応するデータ信号線の電圧が当該画素回路に書き込まれるときに、前記発光制御スイッチング素子がオフ状態に制御されており、対応する走査信号線の選択に応じて、前記第１キャパシタの第２端子に当該対応するデータ信号線の電圧が与えられるとともに、前記駆動トランジスタの前記制御端子および前記表示素子の前記第１端子に前記初期化電圧供給線の電圧が与えられるように構成されている、表示装置。
  2. 　各画素回路では、前記発光制御スイッチング素子がオフ状態に制御されていて、かつ、対応する走査信号線が選択状態であるときに、前記初期化電圧供給線の電圧が前記駆動トランジスタの前記制御端子および前記表示素子の前記第１端子に供給されるとともに、対応するデータ信号線の電圧が前記第１キャパシタの前記第２端子に供給されることにより、前記対応するデータ信号線の電圧と前記初期化電圧供給線の電圧との差に相当する電圧が前記第１キャパシタに保持され、前記駆動トランジスタの閾値電圧が検出されて前記第２キャパシタに保持される、請求項１に記載の表示装置。
  3. 　各画素回路は、当該画素回路において前記第１および第２キャパシタの保持電圧に基づき前記表示素子が駆動されるときに、前記駆動トランジスタの前記制御端子および前記表示素子の前記第１端子が前記初期化電圧供給線から電気的に切り離され、前記第１キャパシタの前記第２端子に前記基準電圧供給線の電圧が与えられるとともに、前記発光制御スイッチング素子がオン状態に制御されるように構成されている、請求項１に記載の表示装置。
  4. 　各画素回路では、前記駆動トランジスタの前記制御端子および前記表示素子の前記第１端子が前記初期化電圧供給線から電気的に切り離されていて、かつ、前記発光制御スイッチング素子がオフ状態からオン状態に制御されるときに、前記駆動トランジスタの前記第１導通端子に前記第１電源線の電圧が与えられるとともに前記第１キャパシタの前記第２端子に前記基準電圧供給線の電圧が与えられることにより、前記対応するデータ信号線の電圧に応じた電圧が前記第２キャパシタに保持されるように前記第１キャパシタと前記第２キャパシタの間で電荷が移動する、請求項３に記載の表示装置。
  5. 　各画素回路では、前記駆動トランジスタの前記制御端子および前記表示素子の前記第１端子が前記初期化電圧供給線から電気的に切り離されていて、かつ、前記発光制御スイッチング素子がオフ状態からオン状態に制御されるときに、前記表示素子は、黒表示状態から前記対応するデータ信号線の電圧に応じた輝度の発光状態へと漸次的に変化する、請求項３に記載の表示装置。
  6. 　各画素回路は、第１および第２書込制御スイッチング素子を更に含み、
    　各画素回路において、前記第１キャパシタの前記第２端子は、前記第１書込制御スイッチング素子を介して対応するデータ信号線に接続されるとともに、前記第２書込制御スイッチング素子を介して前記基準電圧供給線に接続されている、請求項１または３に記載の表示装置。
  7. 　各画素回路は、第１および第２初期化スイッチング素子を更に含み、
    　各画素回路において、前記駆動トランジスタの前記制御端子は前記第１初期化スイッチング素子を介して前記第２導通端子に接続され、前記表示素子の前記第１端子は前記第２初期化スイッチング素子を介して前記初期化電圧供給線に接続されている、請求項１から６のいずれか１項に記載の表示装置。
  8. 　各画素回路において、前記第１書込制御スイッチング素子、前記第１初期化スイッチング素子、および前記第２初期化スイッチング素子の制御端子は、対応する走査信号線に接続され、前記第２書込制御スイッチング素子および前記発光制御スイッチング素子の制御端子は、前記対応する走査信号線に対応する発光制御線に接続されている、請求項７に記載の表示装置。
  9. 　前記走査信号線駆動回路は、前記複数の走査信号線が順次に選択されるように順次にアクティブとなる複数の走査信号を前記複数の走査信号線にそれぞれ印加し、
    　前記発光制御回路は、前記複数の走査信号線のそれぞれにつき、当該走査信号線の選択期間を含む非発光期間は非アクティブであって当該走査信号線以外の走査信号線の選択期間を含む発光期間はアクティブである発光制御信号を、当該走査信号線に対応する発光制御線に印加する、請求項８に記載の表示装置。
  10. 　前記第２電源線は、前記初期化電圧供給線として共用されている、請求項１から９のいずれか１項に記載の表示装置。
  11. 　前記第１電源線は、前記基準電圧供給線として共用されている、請求項１から９のいずれか１項に記載の表示装置。
  12. 　前記第１電源線は高圧側電源線であり、前記第２電源線は低圧側電源線であり、
    　前記駆動トランジスタはＰチャネル型トランジスタである、請求項１から１１のいずれか１項に記載の表示装置。
  13. 　複数のデータ信号線と、前記複数のデータ信号線に交差する複数の走査信号線と、前記複数の走査信号線にそれぞれ対応する複数の発光制御線と、第１および第２電源線と、初期化電圧供給線と、基準電圧供給線と、前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素回路とを有する表示装置の駆動方法であって、
    　各画素回路は、
    　　前記複数のデータ信号線のいずれか１つに対応するとともに前記複数の走査信号線のいずれか１つに対応し、
    　　電流によって駆動される表示素子と、第１および第２キャパシタと、前記第１および第２キャパシタに保持される電圧に応じて前記表示素子の駆動電流を制御する駆動トランジスタと、発光制御スイッチング素子とを含み、
    　前記駆動トランジスタの第１導通端子は、前記発光制御スイッチング素子を介して前記第１電源線に接続され、
    　前記駆動トランジスタの第２導通端子は前記表示素子の第１端子に接続され、
    　前記駆動トランジスタの制御端子は、前記第２キャパシタを介して前記第１導通端子に接続されるとともに、前記第１キャパシタの第１端子に接続され、
    　前記表示素子の第２端子は前記第２電源線に接続され、
    　前記駆動方法は、各画素回路に対応するデータ信号線の電圧を書き込むときに、当該画素回路において、前記発光制御スイッチング素子をオフ状態に制御し、前記第１キャパシタの第２端子に当該対応するデータ信号線の電圧を与えるとともに、前記駆動トランジスタの前記制御端子および前記表示素子の前記第１端子に前記初期化電圧供給線の電圧を与えるデータ書込ステップを含む、駆動方法。
  14. 　前記データ書込ステップにおいて、前記第２キャパシタは前記駆動トランジスタの閾値電圧に相当する電圧に充電され、前記第１キャパシタは前記対応するデータ信号線の電圧と前記初期化電圧供給線の電圧との差に相当する電圧に充電される、請求項１３に記載の駆動方法。
  15. 　前記第１および第２キャパシタの保持電圧に基づき前記表示素子を駆動するときに、前記駆動トランジスタの前記制御端子および前記表示素子の前記第１端子を前記初期化電圧供給線から電気的に切り離し、前記第１キャパシタの前記第２端子に前記基準電圧供給線の電圧を与えるとともに、前記発光制御スイッチング素子をオン状態に制御する点灯ステップを更に備える、請求項１３または１４に記載の駆動方法。
  16. 　前記点灯ステップにおいて、前記駆動トランジスタの前記制御端子と前記第１導通端子との間の電圧Ｖｇｓは次式で示される値である、請求項１５に記載の駆動方法：
    　　Vgs＝｛C1/(C1＋C2)｝(Vini－Vdata＋Vsus－ELVDD)－｛C2/(C1＋C2)｝｜Vth｜
    ここで、Ｃ１は第１キャパシタの容量値であり、Ｃ２は第２キャパシタの容量値であり、Ｖｄａｔａは前記対応するデータ信号線の電圧であり、Ｖｉｎｉは前記初期化電圧供給線の電圧であり、Ｖｓｕｓは前記基準電圧供給線の電圧であり、ＥＬＶＤＤは前記第１電源線の電圧であり、Ｖｔｈは前記駆動トランジスタの閾値電圧である。
PCT/JP2018/025309 2018-07-04 2018-07-04 表示装置およびその駆動方法 WO2020008546A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2018/025309 WO2020008546A1 (ja) 2018-07-04 2018-07-04 表示装置およびその駆動方法
US17/059,389 US11120741B2 (en) 2018-07-04 2018-07-04 Display device and method for driving same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/025309 WO2020008546A1 (ja) 2018-07-04 2018-07-04 表示装置およびその駆動方法

Publications (1)

Publication Number Publication Date
WO2020008546A1 true WO2020008546A1 (ja) 2020-01-09

Family

ID=69059516

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/025309 WO2020008546A1 (ja) 2018-07-04 2018-07-04 表示装置およびその駆動方法

Country Status (2)

Country Link
US (1) US11120741B2 (ja)
WO (1) WO2020008546A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110619851A (zh) * 2019-09-24 2019-12-27 京东方科技集团股份有限公司 像素电路、驱动方法及显示装置
CN111179851A (zh) * 2020-02-25 2020-05-19 合肥鑫晟光电科技有限公司 像素电路及其驱动方法、和显示装置
KR20220118598A (ko) * 2021-02-18 2022-08-26 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN114648939A (zh) * 2022-03-23 2022-06-21 Tcl华星光电技术有限公司 像素电路及背光模组、显示面板
KR20240011306A (ko) * 2022-07-18 2024-01-26 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007041586A (ja) * 2005-08-01 2007-02-15 Samsung Sdi Co Ltd データ駆動回路、これを利用した発光表示装置、及びその駆動方法
JP2014006521A (ja) * 2012-06-01 2014-01-16 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
JP2015045830A (ja) * 2013-08-29 2015-03-12 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 電気光学装置
US20170061876A1 (en) * 2015-08-27 2017-03-02 Samsung Display Co., Ltd. Pixel and driving method thereof
US20180082636A1 (en) * 2016-04-12 2018-03-22 Shenzhen China Star Optoelectronics Technology Co., Ltd. Amoled pixel driving circuit and pixel driving method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101152580B1 (ko) * 2010-06-30 2012-06-01 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP2013057701A (ja) 2011-09-07 2013-03-28 Seiko Epson Corp 電気光学装置，電子機器および電気光学装置の駆動方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007041586A (ja) * 2005-08-01 2007-02-15 Samsung Sdi Co Ltd データ駆動回路、これを利用した発光表示装置、及びその駆動方法
JP2014006521A (ja) * 2012-06-01 2014-01-16 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
JP2015045830A (ja) * 2013-08-29 2015-03-12 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 電気光学装置
US20170061876A1 (en) * 2015-08-27 2017-03-02 Samsung Display Co., Ltd. Pixel and driving method thereof
US20180082636A1 (en) * 2016-04-12 2018-03-22 Shenzhen China Star Optoelectronics Technology Co., Ltd. Amoled pixel driving circuit and pixel driving method

Also Published As

Publication number Publication date
US20210158754A1 (en) 2021-05-27
US11120741B2 (en) 2021-09-14

Similar Documents

Publication Publication Date Title
CN111971738B (zh) 显示装置及其驱动方法
WO2020008546A1 (ja) 表示装置およびその駆動方法
KR102030632B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
KR101097325B1 (ko) 화소 회로 및 유기 전계 발광 표시 장치
KR101127582B1 (ko) 화소 회로, 유기 전계 발광 표시 장치 및 그 구동 방법
US8803770B2 (en) Pixel and an organic light emitting display device using the same
WO2016155053A1 (zh) Amoled像素驱动电路及像素驱动方法
KR102480426B1 (ko) 표시 장치 및 그 구동 방법
US11410605B2 (en) Organic light emitting display device having improved pixel structure configuration
CN111886644B (zh) 显示装置及其驱动方法
TWI433107B (zh) An image display device, and an image display device
KR20100009219A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR20150070718A (ko) 유기전계 발광 표시장치
KR20090069939A (ko) 표시 장치 및 그 구동 방법
CN111902858B (zh) 显示装置及其驱动方法
WO2020059072A1 (ja) 表示装置およびその駆動方法
KR20210084097A (ko) 표시 장치
CN111937064B (zh) 显示装置及其驱动方法
JP4946074B2 (ja) 表示装置、その駆動方法、および電子機器
KR20070070544A (ko) 유기 전계 발광 표시 장치의 화소 회로
CN114097022B (zh) 显示装置及其驱动方法
WO2021152823A1 (ja) 画素回路、表示装置、および、その駆動方法
WO2021084683A1 (ja) 表示装置、画素回路、および、その駆動方法
WO2020059071A1 (ja) 表示装置およびその駆動方法
WO2024116334A1 (ja) 表示装置、画素回路、および、画素回路の駆動方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18925088

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18925088

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP