KR20070070544A - 유기 전계 발광 표시 장치의 화소 회로 - Google Patents

유기 전계 발광 표시 장치의 화소 회로 Download PDF

Info

Publication number
KR20070070544A
KR20070070544A KR1020050133191A KR20050133191A KR20070070544A KR 20070070544 A KR20070070544 A KR 20070070544A KR 1020050133191 A KR1020050133191 A KR 1020050133191A KR 20050133191 A KR20050133191 A KR 20050133191A KR 20070070544 A KR20070070544 A KR 20070070544A
Authority
KR
South Korea
Prior art keywords
transistor
data signal
pixel circuit
driving transistor
node
Prior art date
Application number
KR1020050133191A
Other languages
English (en)
Other versions
KR101165474B1 (ko
Inventor
정상훈
안태준
이홍구
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050133191A priority Critical patent/KR101165474B1/ko
Publication of KR20070070544A publication Critical patent/KR20070070544A/ko
Application granted granted Critical
Publication of KR101165474B1 publication Critical patent/KR101165474B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

문턱 전압의 편차를 자체적으로 보상함과 아울러 구성의 간소화가 가능한 OLED의 화소 회로가 개시된다.
OLED의 화소 회로는, 전류량에 따른 양의 광을 방사하는 전계 발광 소자; 스캔 신호에 응답하여 상기 전계 발광 소자의 광량을 지정하는 데이터 신호를 스위칭하는 제1 스위치 소자; 제1 스위치 소자로부터의 상기 데이터 신호의 전압 레벨에 따라 상기 전계 발광 소자에 흐르는 전류량을 제어하는 구동 트랜지스터; 및 스캔 신호에 응답하여 구동 트랜지스터가 제1 스위치 소자로부터의 데이터 신호를 자기 보상하게 하는 상기 구동 트랜지스터를 포함하는 귀환 루프를 형성하는 제2 스위치 소자를 구비한다.
이러한 구성에 의하여, OLED의 화소 회로는 구동 트랜지스터를 포함하는 귀환 루프가 데이터 신호의 기입 시에 형성되게 하여 구동 트랜지스터가 데이터 신호를 자신의 문턱 전압만큼 자기 보상하게 된다. 이에 따라, 불균일한 구동 트랜지스터의 특성과는 상관없이 균일한 화상이 표시되게 된다.

Description

유기 전계 발광 표시 장치의 화소 회로{Pixel Circuit in Organic Electro-Luminescence Display Device}
본 발명은 유기 전계 발광 표시 장치(Organic Electro-Luminescence Display Device 또는 Organic Light Emitting Display Device, 이하 "OLED"라 함)에 있어서, 트랜지스터를 포함하는 화소 회로에 관한 것으로, 특히 트랜지스터의 문턱 전압의 변화의 보상 기능을 가지는 화소 회로 및 그 구동 방법에 관한 것이다.
통상적으로, OLED는 전계 발광(이하, "EL"이라 함) 소자를 구동하는 방식에 따라 패시브 매트릭스형 OLED와 액티브 매트릭스형 OLED로 분류되거나 또는 전류구동방식의 OLED와 전압구동방식의 OLED로 분류된다.
액티브 매트릭스 OLED(이하, "AMOLED"라 함)는 복수개의 게이트라인, 복수개의 데이터 라인 및 복수개의 공통전원라인과, 상기 라인들에 연결되어 매트릭스형태로 배열되는 복수개의 화소를 구비한다. 각 화소는 통상적으로 EL소자, 2개의 트랜지스터, 즉 데이터신호를 전달하기 위한 스위칭 트랜지스터와, 상기 데이터신호에 따라 상기 EL 소자를 구동하는 구동 트랜지스터와, 상기 데이터전압을 유지하는 하나의 캐패시터로 이루어진다. 이러한 AMOLED는 소비전력이 적은 이점이 있지만, 시간에 따라 EL소자를 통해 흐르는 전류량이 변하여 표시 불 균일을 초래하는 문제점이 있었다. 이는 EL소자를 구동하는 구동 트랜지스터의 게이트와 소오스간의 전압, 즉 구동 트랜지스터의 문턱전압(threshold voltage)이 변하여 EL 소자를 통해 흐르는 전류량이 변하기 때문이다. 또한, 상기 구동 트랜지스터용 박막 트랜지스터는 제조 공정 변수에 따라 문턱전압이 변하게 되므로, AMOLED의 모든 트랜지스터의 문턱전압이 동일하게 되도록 트 랜지스터를 제조하는 것이 어려우며, 이에 따라 화소간 문턱전압의 편차가 존재하기 때문이다. 이로 인하여, 액티브 매트릭스 OLED에 의해 표시되는 화상의 질이 낮을 수밖에 없었다.
이를 해결하기 위하여, 구동 트랜지스터의 문턱 전압을 보상하는 보상용 트랜지스터를 포함하는 AMOLED의 화소 회로가 국내 공개 특허 10-2005-5646호에 의해 개시되었다. 국내 공개 특허 10-2005-5646호에 개시된 AMOLED의 화소 회로는 도 1에 도시된 바와 같이 구동 트랜지스터(T1)의 게이트(즉,캐패시터(C11)의 일측 단자)와 드레인 사이에 접속된 보상용 트랜지스터(T13)가 추가되어 있다. 이 보상용 트랜지스터(T12)는 데이타 신호(VDATAm)의 프로그램 시에 캐패시터(C11)에 충전될 데이터 신호(VDATAm)의 전압 레벨이 구동 트랜지스터(T11)의 문턱 전압만큼 보상된게 한다. 이에 따라, AMOLED의 모든 구동 트랜지스터(T11)의 문턱 전압이 동일하게 된다. 이 결과, 국내 공개 특허 10-2005-5646호에 개시된 AMOLED에 의해 표시되는 화상의 질이 높아질 수 있었다.
그러나, 상기한 바와같은 AMOLED의 화소 회로는 데이타 신호의 프로그램 전에 이전 데이터 신호의 초기화 기간을 필요로 한다. 이 데이터 신호의 초기화를 위해서는, 도 1에서와 같은 초기화 전압 라인(Vinit) 및 별도의 제어 신호(SCANn-1)가 사용될 수밖에 없다. 이로 인하여, 데이터 신호의 갱신에 소요되는 기간이 길어질 수밖에 없음은 물론 전력의 불필요한 소모가 커진다. 이에 더하여, AMOLED의 화소 회로가 복잡해지게 된다.
따라서, 본 발명의 목적은 문턱 전압의 편차를 자체적으로 보상함과 아울러구성의 간소화가 가능한 OLED의 화소 회로를 제공함에 있다.
상술한 바와 같은 목적을 달성하기 위하여, 본 발명의 일면의 실시 예에 따른 OLED의 화소 회로는, 전류량에 따른 양의 광을 방사하는 전계 발광 소자; 스캔 신호에 응답하여 상기 전계 발광 소자의 광량을 지정하는 데이터 신호를 스위칭하는 제1 스위치 소자; 제1 스위치 소자로부터의 상기 데이터 신호의 전압 레벨에 따라 상기 전계 발광 소자에 흐르는 전류량을 제어하는 구동 트랜지스터; 및 스캔 신호에 응답하여 구동 트랜지스터가 제1 스위치 소자로부터의 데이터 신호를 자기 보상하게 하는 상기 구동 트랜지스터를 포함하는 귀환 루프를 형성하는 제2 스위치 소자를 구비한다.
상기의 화소 회로는 귀환 루프에 접속되어 구동 트랜지스터의 공급되는 데이터 신호를 저장하는 캐패시터를 추가로 구비한다.
상기의 귀환 루프는 구동 트랜지스터의 문턱 전압 편차만큼 데이터 신호가 보상되게 한다.
상기의 화소 회로는 제2 스캔 신호에 응답하여 상기 루프에 접속된 상기 캐패시터가 프리차지되게 하는 제3 스위치 소자를 추가로 포함할 수 있다.
이상과 같은 구성에 의하여, 본 발명에 따른 OLED의 화소 회로는 구동 트랜지스터를 포함하는 귀환 루프가 데이터 신호의 기입 시에 형성되게 하여 구동 트랜지스터가 데이터 신호를 자신의 문턱 전압만큼 자기 보상하게 된다. 이에 따라, 높은 계조의 화상이 표시되게 한다.
상기한 바와 같은 본 발명의 목적들 외에, 본 발명의 다른 목적들, 다른 이점들 및 다른 특징들은 첨부한 도면을 참조한 바람직한 실시 예들의 상세한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 첨부한 도면과 결부되어 본 발명에 바람직한 실시 예들이 상세히 설명될 것이다.
도 2는 본 발명의 실시 예에 따른 유기 전계 발광 표시 장치에 있어서, 하나의 화소에 대한 구조를 나타낸 것이다, 본 발명의 유기 전계 발광 표시 장치는 다수의 제1 스캔 라인, 다수의 제2 스캔 라인, 다수의 데이터 라인 및 이들 다수의 제1 스캔 라인, 다수의 제2 스캔 라인 및 다수의 데이터 라인 중 해당하는 하나의 제1 및 제2 스캔 라인들 및 데이터 라인에 각각 접속되게 배열된 다수의 화소를 포함한다. 도 2에는 해당하는 제1 및 제2 스캔 라인들(n번째의 제1 및 제2 스캔 라인) 및 데이터 라인(m번째의 데이터 라인)에 접속되게 배열된 하나의 화소를 상세하게 도시한다.
도 2를 참조하면, 본 발명의 실시 예에 따른 OLED의 각 화소는 5개의 트랜지스터(T21 내지 T25)와 하나의 캐패시터(C21) 및 EL소자(EL21)로 이루어진다. 이를 구체적으로 설명하면, OLED의 각 화소는, 캐패시터(C21)에 충전된 전하량에 따라 EL 소자(EL21)의 발광량을 조절하는 제1 트랜지스터(T21), 해당하는 제1 스캔 라인에 인가되는 제1 스캔 라인 신호(FSCANn)에 응답하여 캐패시터(C21)에 충전될 해당하는 데이터 라인(DATA)상의 전압 레벨의 데이터 신호(VDATAn)를 스위칭하기 위한 제2 스위칭 트랜지스터(T22), 그리고 해당하는 제1 스캔 라인 신호(FSCANn)에 응답하여 캐피시터(C21)에 충전될 제2 트랜지스터(T22)로부터의 전압 레벨의 데이터 신호(VDATAn)가 보상될 수 있게 하는 제3 트랜지스터(T23)을 구비한다.
제1 트랜지스터(T21)로는, 제1 노드(N21)에 접속된 소오스, 제2 노드(N22)에 접속된 드레인, 및 캐패시터(C21)의 일측 단자와 함께 제3 노드(N23)에 연결된 게이트를 포함하는 n형 박막 트랜지스터가 사용된다. 캐패시터(C21)의 타측 단자는 저전위 라인(Vss)에 접속된다. 제1 트랜지스터(T21)는 캐패시터(C21)에 충전된 전하량(즉, 전압 레벨)에 따라 제2 노드(N22)로부터 제1 노드(N21) 쪽으로 흐르는 전류량을 조절하여 제2 노드(N22)와 고전위 라인(VDD) 사이에 접속되는 EL 소자(EL21)에서 방사되는 광량이 조절되게 한다. 다시 말하여, 제1 트랜지스터(T21)는 캐패시터(C21)에 충전된 전하량(즉, 전압 레벨)에 따라 EL 소자(EL21)에 흐르는 전류량을 제어하여 EL 소자(EL21)에서 방사되는 광량이 조절되게 한다.
제2 트랜지스터(T22)는 제1 스캔 라인 신호(FSCANn)가 고 전위 레벨을 가지는 기간에 데이터 라인(VDATA) 상의 전압 레벨의 데이터 신호(VDATAn)를 제1 노드(N21) 쪽으로 전송한다. 제1 스캔 라인 신호(FSCANn)가 저 전위 레벨을 가지면, 제2 트랜지스터(T22)는 데이터 라인(VDATA)와 제1 노드(N21)이 개방되게 한다. 이러한 제2 트랜지스터(T22)로는, 제1 스캔 라인(FSCANn)에 접속된 게이트, 데이터 라인(VDATA)에 접속된 드레인 및 제1 노드(N21)에 접속된 소오스를 가지는 n형 박막 트랜지스터가 사용된다.
제3 트랜지스터(T23)는 데이터 신호(VDATAn)의 기입 모드에서 인접 화소에서의 것과의 제1 트랜지스터(T21)의 문턱 전압의 편차를 검출하고 그 문턱 전압의 편차에 상응하는 전압 레벨만큼 제1 노드(N21) 상의 데이터 신호(VDATAn)의 전압 레벨이 보상되게 한다. 이 제3 트랜지스터(T23)에 의하여 보상된 데이터 신호(VDATAn+Vth)은 제3 노드(N23)을 통하여 캐패시터(C21)에 저장된다. 이러한 제3 트랜지스터(T23)로는, 제1 스캔 라인(FSCANn)에 접속된 게이트, 제2 노드(N22)에 접속된 드레인 및 제3 노드(N23)에 접속된 소오스를 가지는 n형 박막 트랜지스터가 사용된다. 다시 말하여, 제3 트랜지스터(T23)은 제2 트랜지스터(T22)로부터 제1 트랜지스터(T21) 및 자신을 경유하여 캐패시터(C21)에 이루는 신호 경로가 형성되게 한 후 제2 스캔 라인 신호(SSCANn)이 저 전위 레벨을 가지는 때에 캐패시터(C21)으로부터 제1 트랜지스터(T21)을 경유하여 제2 트랜지스터(T22)로 이어지는 귀환 루프를 형성시킨다. 이 귀환 루프에 의하여, 데이터 신호가 제1 트랜지스터(T21)의 문턱 전압만큼 보상되게 된다. 또한, 제3 트랜지스터(T23)는 보정된 데이터 신호(VDATAn+Vth)가 충전되게 전에 캐패시터(C21)를 미리 충전시키는 프리 차지 동작을 수행한다.
또한, 상기의 OLED의 각 화소는 제1 트랜지스터(T21) 및 EL 소자(EL21)과 직렬 회로를 구성하게끔 배치된 제4 및 제5 트랜지스터(T24,T25)도 구비한다. 이들 제4 및 제5 트랜지스터(T24,T25)는 해당하는 제2 스캔 라인(SSCANn)에 인가되는 제2 스캔 라인 신호(SSCANn)에 응답하여 EL 소자(EL21)의 전류 통로를 개폐한다. 제2 스캔 라인 신호(SSCANn)는, 도 3에 도시된 바와 같이, 고 전위 펄스를 가지는 제1 스캔 라인 신호(FSCANn)와는 달리 저 전위 펄스를 가진다. 제2 스캔 라인 신호(SSCANn)에 포함된 펄스는 제1 스캔 라인 신호(FSCANn)의 펄스에 비하여 일정한 기간 지연된 위상을 가진다.
제4 트랜지스터(T24)는 제1 노드(N21)와 저 전위 라인(Vss) 간의 전류 통로를 개폐한다. 제2 스캔 라인 신호(SSCANn)가 고 전위 레벨을 유지하면, 제1 노드(N21)는 제4 트랜지스터(T24)의 드레인 및 소오스를 경유하여 저 전위 라인(Vss)에 접속된다. 이와는 달리, 제2 스캔 라인 신호(SSCANn)가 저 전위 레벨을 가지는 동안에는 제1 노드(N21)는 저 전위 라인(Vss)으로부터 분리된다. 제1 노드(N21)와 저 전위 라인(Vss) 간의 접속 및 분리를 수행하기 위한제4 트랜지스터(T24)로서는, 제2 스캔 라인(SSCANn)에 접속된 게이트, 제1 노드(N21)에 접속된 드레인, 및 저 전위 라인(Vss)에 접속된 소오스를 포함하는 n형 박막 트랜지스터가 사용된다.
마찬가지로, 제5 트랜지스터(T25)도 고 전위 라인(VDD)에 접속된 EL 소자(EL21)와 제2 노드(N22) 간의 전류 통로를 개폐한다. 제2 스캔 라인 신호(SSCANn)가 고 전위 레벨을 유지하면, EL 소자(EL21)은 제5 트랜지스터(T25)의 드레인 및 소오스를 경유하여 제2 노드(N22)와 접속되게 된다. 이와는 달리, EL 소자(EL21)는 제2 스캔 라인 신호(SSCANn)가 저 전위 레벨을 가지는 동안에는 제5 트랜지스터(T25)에 의하여 제2 노드(N22)로부터 분리되게 된다. 이러한 EL 소자(EL21)와 제2 노드(N22) 간의 전류 통로를 연결 또는 개방시키는 제5 트랜지스터(T25)로서는, 제2 스캔 라인(SSCANn)에 접속된 게이트, EL 소자(EL21)에 접속된 드레인, 및 제2 노드(N22)에 접속된 소오스로 구성되는 n형 박막 트랜지스터가 사용된다.
이러한 구성을 갖는 본 발명의 화소 회로는 도 3에 도시된 제1 및 제2 스캔 라인 신호(FSCANn,SSCANn)에 의하여 프리차지 구간, 프로그램 구간, 휴지 구간 및 발광 구간의 순서로 구동되게 된다.
프리차지 구간에서는 제1 및 제2 스캔 라인 신호(FSCANn,SSCANn) 모두가 고 전위 레벨을 가지게 된다. 이 구간에서는 제1 내지 제5 트랜지스터(T21 내지 T25) 모두가 턴-온 되기 때문에, 도 2의 화소 회로는 도 4a에서와 같은 연결 구성을 가지게 된다. 도 4a를 참조하면, 제1 노드(N21)에는 데이터 신호(VDATAn)가 공급되고, 캐패시터(C21)는 고 전위 라인(VDD)으로부터 EL 소자(EL21), 제5 및 제3 트랜지스터(T25,T23)를 경유하여 인가되는 고 전위 전압(VDD)을 충전하게 된다.
제1 스캔 라인 신호(FSCANn)가 고 전위 레벨을 가지는 반면 제2 스캔 라인 신호(SSCANn)가 저 전위 레벨을 유지하는 프로그램 구간에서, 도 1의 화소 회로는 도 4b에서와 같은 연결 구성을 가지게 된다. 이는 제4 및 제5 트랜지스터(T24,T25)가 턴-오프 되는 것에 기인한다. 도 4b에 있어서, 제2 노드(N22)는 제3 트랜지스터(T23)에 의하여 제3 노드(N23)에 연결되어 제3 노드(N23)과 동일한 레벨의 전압이 나타난다. 제3 노드(N23)는 제1 노드(N21)에 공급되는 데이터 신호(VEATAn)의 전압 레벨보다 제1 트랜지스터(T21)의 문턱 전압만큼 높은 보상된 데이터 신호(VDATAn+Vth)이 나타나게 된다. 이 보정된 데이터 전압(VDATAn+Vth)은, 제3 노드(N23) 상의 전압이 제1 노드(N21) 상의 데이터 신호의 전압 레벨(VDATAn) 보다 제1 트랜지스터(T21)의 문턱 전압(Vth) 만큼 높은 레벨과 같아질 때까지, 캐패시터(C21)에 충전되었던 전압이 제1 트랜지스터(T21)를 경유하여 제1 노드(N21) 쪽으로 방전됨에 의하여 생성된다.
휴지 구간에서는 제1 및 제2 스캔 라인 신호(FSCANn,SSCANn) 모두가 저 전위 레벨을 가진다. 이경우, 제2 내지 제5 트랜지스터(T21 내지 T25) 모두가 턴-오프 되기 때문에, 도 1의 화소 회로는 도 4c에서와 같은 연결 구성을 이루게 된다. 도 4c를 참조하면, 제1 트랜지스터(T21)의 드레인 및 소오스 모두가 하이-임피던스 상태(High-Impedence state)에 있게 된다. 이에 따라, 캐패시터(C21)은 충전된 전압, 즉 보정된 데이터 신호의 전압 레벨(VDATAn+Vth)을 그대로 유지한다.
제1 스캔 라인 신호(FSCANn)가 저 전위 레벨을 유지하는 반면에 제2 스캔 라인 신호(SSCANn)가 고 전위 레벨을 유지하는 발광 구간에 있어서, 도 1의 화소 회로는 도 4d에 도시된 바와 같은 연결 구성을 가지게 되어 EL 소자(EL21)에서 광이 방사되게 된다. 제4 및 제5 트랜지스터(T24,T25)가 턴-온 되어 고 전위 라인(VDD)로부터 EL 소자(EL21), 제5 트랜지스터(T25), 제2 노드(N22), 제1 트랜지스터(T21), 제1 노드(N21) 및 제4 트랜지스터(T24)를 경유하여 저 전위 라인(Vss)에 이루는 전류 통로가 형성된다. 이에 따라, EL 소자(EL21)는 제2 노드(N22)에 흐르는 전류량에 해당하는 량의 광을 방사하게 된다. 제2 노드(N22) 상의 전류량은 캐패시터(C21)에 충전된 전압 레벨에 따라 변하게 되는 제1 트랜지스터(T21)의 임피던스에 의해 결정된다. 제1 트랜지스터(T21)의 임피던스가 높으면, 제2 노드(N22) 상의 전류량은 적어지고, 반면에 제1 트랜지스터(T21)의 임피던스가 낮으면 제2 노드(N22) 상의 전류량은 많아진다. 이 때, 제2 노드(N22)에서의 전류량과 동일한 EL 소자(EL21)의 전류량은 수식 1과 같이 표현될 수 있다.
(수식 1)
IEL1 = Idrain_T21 = 1 / 2 × k ×(Vgs - Vth)2
= 1/2 × k ×(Vdata + Vth - Vss - Vth)2
= 1/2 × k ×(Vdata - Vss)2
수식 1에서와 같이 제1 트랜지스터의 문턱 전압(Vth)이 상쇄되므로 데이터 신호(VDATA) 및 저 전위 전압(Vss)에 의한 영향만이 EL 소자(EL21)의 전류량에 미치게 된다. 이에 따라, 제1 트랜지스터(T21)의 문턱 전압(Vth)가 보정되게 된다.
이상과 같이, 제3 트랜지스터(T23)은 제1 트랜지스터(T21)가 제2 트랜지스터(T22)로부터의 데이터 신호(VDATA)에 대한 귀환 루프를 형성시킴으로서 제1 트랜지스터(T21)으로 하여금 데이터 신호를 자신의 문턱 전압만큼 자기 보상하게 한다. 이에 따라, 높은 계조의 화상이 표시되게 한다. 아울러, 본 발명의 실시 예에 따른 OLED의 화소 회로에서는 초기화 신호 및 초기화 전압 라인이 제거된다. 이에 따라, 본 발명의 실시 예에 따른 OLED의 화소 회로는 구성이 간소화된다.
상술한 바와 같이, 본 발명의 실시 예에 따르면, 구동 트랜지스터를 포함하는 귀환 루프가 데이터 신호의 기입 시에 형성됨에 의하여 구동 트랜지스터가 데이터 신호를 자신의 문턱 전압만큼 자기 보상하게 된다. 불균일한 구동 트랜지스터의 특성과는 상관없이 균일한 화상이 표시되게 된다.
이에 더하여, 본 발명의 실시 예에 따른 OLED의 화소 회로에서는 초기화 신호 및 초기화 전압 라인이 제거된다. 이에 따라, 본 발명의 실시 예에 따른 OLED의 화소 회로의 구성이 간소화된다.
이상과 같이, 본 발명이 도면에 도시된 실시 예를 참고하여 설명되었으나, 이는 예시적인 것들에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명의 요지 및 범위를 벗어나지 않으면서도 다양한 변형, 변경 및 균등한 타 실시 예들이 가능하다는 것을 명백하게 알 수 있을 것이다.
본 발명의 상세한 설명에서 사용되는 도면에 대한 보다 충분한 이해를 돕기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1 은 종래의 유기 전계 발광 표시 장치의 화소 회로를 도시하는 회로도이다.
도 2 은 본 발명의 실시 예에 따른 유기 전계 발광 표시 장치의 화소 회로를 도시하는 회로도이다.
도 3 은 도 2의 화소 회로에 공급되는 신호들의 파형을 도시하는 파형도 이다.
도 4a 내지 도 4d 는 도 2에 도시된 화소 회로의 동작 상태를 설명하는 회로도들이다.
《도면의 주요부분에 대한 부호의 설명》
C11,C21 : 캐패시터 EL11,EL21 : 전계 발광 소자
R21,R22 : 저항
T11 내지 T16, T21 내지 T25 : 트랜지스터

Claims (4)

  1. 전류량에 따른 양의 광을 방사하는 전계 발광 소자;
    스캔 신호에 응답하여 상기 전계 발광 소자의 광량을 지정하는 데이터 신호를 스위칭하는 제1 스위치 소자;
    상기 스위치 소자로부터의 상기 데이터 신호의 전압 레벨에 따라 상기 전계 발광 소자에 흐르는 전류량을 제어하는 구동 트랜지스터; 및
    상기 스캔 신호에 응답하여 구동 트랜지스터가 상기 제1 스위치 소자로부터의 상기 데이터 신호를 자기 보상하게 하는 상기 구동 트랜지스터를 포함하는 귀환 루프를 형성하는 제2 스위치 소자를 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  2. 제 1 항에 있어서,
    상기 귀환 루프에 접속되어 상기 구동 트랜지스터의 공급되는 상기 데이터 신호를 저장하는 캐패시터를 추가로 구비하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  3. 제 2 항에 있어서,
    상기 귀환 루프는 상기 구동 트랜지스터의 문턱 전압 편차만큼 상기 데이터 신호가 보상되게 하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  4. 제 3 항에 있어서,
    제2 스캔 신호에 응답하여 상기 루프에 접속된 상기 캐패시터가 프리차지되게 하는 제3 스위치 소자를 추가로 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
KR1020050133191A 2005-12-29 2005-12-29 유기 전계 발광 표시 장치의 화소 회로 KR101165474B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050133191A KR101165474B1 (ko) 2005-12-29 2005-12-29 유기 전계 발광 표시 장치의 화소 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050133191A KR101165474B1 (ko) 2005-12-29 2005-12-29 유기 전계 발광 표시 장치의 화소 회로

Publications (2)

Publication Number Publication Date
KR20070070544A true KR20070070544A (ko) 2007-07-04
KR101165474B1 KR101165474B1 (ko) 2012-07-18

Family

ID=38505819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050133191A KR101165474B1 (ko) 2005-12-29 2005-12-29 유기 전계 발광 표시 장치의 화소 회로

Country Status (1)

Country Link
KR (1) KR101165474B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100947992B1 (ko) * 2008-09-30 2010-03-18 한양대학교 산학협력단 화소 및 이를 이용한 유기전계발광 표시장치
CN102651197A (zh) * 2011-11-01 2012-08-29 京东方科技集团股份有限公司 有机发光二极管驱动电路、显示面板、显示器及驱动方法
CN103000134A (zh) * 2012-12-21 2013-03-27 北京京东方光电科技有限公司 像素电路及其驱动方法、显示装置
KR101288595B1 (ko) * 2007-03-07 2013-07-22 엘지디스플레이 주식회사 유기 발광다이오드 표시장치와 그 구동방법
KR101472124B1 (ko) * 2007-08-10 2014-12-15 엘지디스플레이 주식회사 전계 발광 화소, 그를 포함한 전계 발광 패널, 그 전계발광 패널을 구동하는 구동 장치 및 방법
US9095031B2 (en) 2011-11-01 2015-07-28 Boe Technology Group Co., Ltd. Organic light emitting diode driving circuit, display panel, display and driving method
KR20160008047A (ko) * 2014-07-11 2016-01-21 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101288595B1 (ko) * 2007-03-07 2013-07-22 엘지디스플레이 주식회사 유기 발광다이오드 표시장치와 그 구동방법
KR101472124B1 (ko) * 2007-08-10 2014-12-15 엘지디스플레이 주식회사 전계 발광 화소, 그를 포함한 전계 발광 패널, 그 전계발광 패널을 구동하는 구동 장치 및 방법
KR100947992B1 (ko) * 2008-09-30 2010-03-18 한양대학교 산학협력단 화소 및 이를 이용한 유기전계발광 표시장치
CN102651197A (zh) * 2011-11-01 2012-08-29 京东方科技集团股份有限公司 有机发光二极管驱动电路、显示面板、显示器及驱动方法
US9095031B2 (en) 2011-11-01 2015-07-28 Boe Technology Group Co., Ltd. Organic light emitting diode driving circuit, display panel, display and driving method
CN103000134A (zh) * 2012-12-21 2013-03-27 北京京东方光电科技有限公司 像素电路及其驱动方法、显示装置
KR20160008047A (ko) * 2014-07-11 2016-01-21 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치

Also Published As

Publication number Publication date
KR101165474B1 (ko) 2012-07-18

Similar Documents

Publication Publication Date Title
US10297197B2 (en) Organic light emitting diode display device with shared transistors among pixels
KR100370286B1 (ko) 전압구동 유기발광소자의 픽셀회로
US8068073B2 (en) Circuit and method for driving pixel of organic electroluminescent display
CN111971738B (zh) 显示装置及其驱动方法
US7236149B2 (en) Pixel circuit, display device, and driving method of pixel circuit
US7456580B2 (en) Light emitting device
KR100939849B1 (ko) 유기전계발광장치의 화소 회로
KR20160018892A (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
US20050093788A1 (en) Image display device and driving method thereof
US20080136795A1 (en) Display Device and Driving Method Thereof
KR20070057574A (ko) 표시 장치 및 그 구동 방법
KR20160074780A (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR20040085655A (ko) 발광 표시 장치 및 그 표시 패널과 구동 방법
JP2008242498A (ja) 表示パネル、及びこれを利用した発光表示装置とその駆動方法
US20060262051A1 (en) Method for driving flat panel display
JPWO2006121138A1 (ja) アクティブマトリクス型表示装置
KR101165474B1 (ko) 유기 전계 발광 표시 장치의 화소 회로
CN111886644B (zh) 显示装置及其驱动方法
WO2020008546A1 (ja) 表示装置およびその駆動方法
KR102651754B1 (ko) 표시 장치 및 그의 구동 방법
KR102298851B1 (ko) 유기발광다이오드 표시장치
US20210335261A1 (en) Pixel and control method thereof and related oled display
KR100502926B1 (ko) 발광 표시 장치 및 그 표시 패널과 구동 방법
JP2010266493A (ja) 画素回路の駆動方法、表示装置
KR100583124B1 (ko) 발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 8