WO2019082671A1 - 高周波回路、マルチプレクサ、高周波フロントエンド回路および通信装置 - Google Patents

高周波回路、マルチプレクサ、高周波フロントエンド回路および通信装置

Info

Publication number
WO2019082671A1
WO2019082671A1 PCT/JP2018/037869 JP2018037869W WO2019082671A1 WO 2019082671 A1 WO2019082671 A1 WO 2019082671A1 JP 2018037869 W JP2018037869 W JP 2018037869W WO 2019082671 A1 WO2019082671 A1 WO 2019082671A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
band
wiring
filter
input
Prior art date
Application number
PCT/JP2018/037869
Other languages
English (en)
French (fr)
Inventor
弘嗣 森
塚本　秀樹
太三 久野
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201880069769.5A priority Critical patent/CN111279612B/zh
Publication of WO2019082671A1 publication Critical patent/WO2019082671A1/ja
Priority to US16/855,006 priority patent/US11381217B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0107—Non-linear filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0123—Frequency selective two-port networks comprising distributed impedance elements together with lumped impedance elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0153—Electrical filters; Controlling thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/075—Ladder networks, e.g. electric wave filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1758—Series LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/542—Filters comprising resonators of piezoelectric or electrostrictive material including passive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J1/00—Frequency-division multiplex systems
    • H04J1/02—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/165—A filter circuit coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/02—Variable filter component
    • H03H2210/025—Capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/02—Variable filter component
    • H03H2210/026—Inductor

Definitions

  • the present invention relates to a high frequency circuit, a multiplexer, a high frequency front end circuit and a communication device.
  • the front end circuit In recent mobile communication terminals, so-called multibanding corresponding to a plurality of frequency bands in one terminal is required, and multibanding is also required in the front end circuit for transmitting high frequency signals in the mobile communication terminal concerned. ing.
  • the front end circuit is required to have a filter that varies the pass characteristic according to the selection of the frequency band.
  • Patent Document 1 has two series circuits arranged in a path connecting a first input / output terminal and a second input / output terminal, and a parallel circuit arranged between a node on the path and the ground.
  • a high frequency module is disclosed.
  • Each of the two series circuits and the parallel circuit has a passive element and a variable capacitance element.
  • Patent No. 5773096 gazette
  • the present invention has been made to solve the above-described problems, and it is an object of the present invention to provide a high frequency circuit of variable pass characteristics, excellent in transmission characteristics, a multiplexer, a high frequency front end circuit, and a communication device. .
  • a high frequency circuit is formed on a multilayer substrate, a first input / output terminal and a second input / output terminal formed on the surface of the multilayer substrate, and the multilayer substrate A first series arm circuit and a second series arm circuit arranged in series in a first path connecting the first input / output terminal and the second input / output terminal; a node on the first path; and a ground A parallel arm circuit disposed in a second path connecting the first wiring, a first wiring formed on the multilayer substrate, connected to the first input / output terminal, and constituting a part of the first path, and the multilayer wiring formed on the multilayer substrate A second wiring which is connected to the second input / output terminal and which constitutes a part of the first path, and a third wiring which is formed on the multilayer substrate and which constitutes a part of the second path;
  • the parallel arm circuit includes the first input / output terminal and the second input / output terminal; Between the first wiring and the second wiring, and the
  • the first wiring and the second wiring forming the first path and the third wiring forming the second path are formed in different layers of the multilayer substrate, and they overlap in the plan view. Since it arrange
  • the first impedance variable circuit is formed of, for example, a switch element having an on resistance, a variable capacitor having a low Q value, or the like, but the first impedance variable circuit is disposed in a parallel arm circuit. Therefore, it is possible to suppress that the transmission loss of the first path in which the series arm circuit is arranged is deteriorated due to the influence of the on resistance of the first impedance variable circuit and the Q value of the capacitor.
  • the parallel arm circuit may include an LC series resonant circuit configured of an inductor and a capacitor connected in series between the node and the ground.
  • the presence or absence of the resonance point generated by the LC series resonant circuit and the frequency change of the resonance point become possible. Therefore, in the pass characteristics of the high frequency circuit, the presence or absence of the attenuation pole or the frequency of the attenuation pole can be varied, so (1) the frequency of the pass band of the high frequency circuit; It is possible to change the steepness of the pass band and (3) the frequency of the attenuation band of the high frequency circuit.
  • the parallel arm circuit may include an elastic wave resonator disposed between the node and the ground.
  • the presence or absence of the resonance point generated by the parallel arm circuit and the frequency change of the resonance point become possible. Therefore, in the pass characteristics of the high frequency circuit, the presence or absence of the attenuation pole or the frequency of the attenuation pole can be varied, so (1) the frequency of the pass band of the high frequency circuit; It is possible to change the steepness of the pass band and (3) the frequency of the attenuation band of the high frequency circuit.
  • the multilayer substrate has a first main surface and a second main surface facing each other, the first variable impedance circuit has a variable element which is a switch element or a variable capacitor, and the variable element is The first main surface may be formed, and the first input / output terminal and the second input / output terminal may be formed on the second main surface.
  • the first wiring and the second wiring connected to the first input / output terminal or the second input / output terminal are arranged on the second main surface side of the multilayer substrate, and the second path in which the first impedance variable circuit is arranged
  • the third wiring disposed on the first substrate can be disposed on the first main surface side of the multilayer substrate. Therefore, even if the first and second wires and the third wire are arranged in different layers, the wire length of each wire can be shortened, so that the transmission loss of the high frequency circuit can be reduced.
  • variable element constituting the first impedance variable circuit is formed on the first main surface, the variable element can be constituted by a surface mounting type element. Therefore, the on-resistance can be reduced when the variable element is a switch element, and the Q value can be increased when the variable element is a variable capacitor. This makes it possible to improve the pass characteristic of the high frequency circuit.
  • first wiring connects the first input / output terminal and the first series arm circuit
  • second wiring connects the second input / output terminal and the second series arm circuit
  • Each of the first series arm circuit, the second series arm circuit, and the parallel arm circuit includes one or more capacitors, and the one or more capacitors included in the first series arm circuit in the plan view.
  • the one or more capacitors of the second series arm circuit may not overlap with the one or more capacitors of the parallel arm circuit.
  • the capacitors that form the first series arm circuit and the second series arm circuit are arranged so as not to overlap the capacitors that form the parallel arm circuit in the plan view. Unnecessary parasitic capacitance can be suppressed between the circuit and the second series arm circuit and the parallel arm circuit. Thereby, in the high frequency circuit, occurrence of unintended impedance change can be suppressed, so that low transmission loss in the pass band and high attenuation amount in the attenuation band can be secured.
  • the high frequency signal of one of the first frequency band and the second frequency band belonging to the first frequency band group, and the high frequency signal of the third frequency band belonging to the second frequency band group Can be simultaneously transmitted, and the multiplexer exclusively transmits the high frequency signal of the first frequency band and the high frequency signal of the second frequency band, the first common terminal, the third input / output terminal And a fourth input / output terminal and the first common terminal are connected to the first input / output terminal, and the third input / output terminal is connected to the second input / output terminal;
  • the first filter comprising the high frequency circuit according to any one of claims 1 to 4, wherein the frequency range is a pass band, and the frequency range of the second frequency band group is an attenuation band, and the first common terminal.
  • a second filter disposed between the output terminal and the frequency range of the second frequency band group as a pass band and the frequency range of the first frequency band group as an attenuation band, the first filter comprising: And a first impedance variable circuit having a first switch element, wherein at least one of a pass band and an attenuation band of the first filter is variable by a change in impedance of the first impedance variable circuit.
  • the frequency intervals of the two frequency bands used simultaneously are different.
  • At least one of the pass band and the attenuation band of the first filter can be varied while maintaining the low loss and the high attenuation by the change in impedance of the first variable impedance circuit.
  • the frequency interval between the two frequency bands is small, by bringing the pass band of the first filter closer to the pass band of the second filter, insertion loss of the second filter on the pass band side in the pass band of the first filter Deterioration can be suppressed.
  • the attenuation band of the first filter located between the pass band of the first filter and the pass band of the second filter By approaching the pass band of the first filter, the isolation between the first filter and the second filter can be improved.
  • the multiplexer that performs carrier aggregation (CA) between the so-called first frequency band group and the second frequency band group, even if the selected frequency band changes, the insertion loss or the deterioration of the demultiplexing characteristics is suppressed. it can.
  • CA carrier aggregation
  • the first frequency band group includes the first frequency band and the second frequency band
  • the second frequency band group includes the third frequency band and a fourth frequency band
  • the multiplexer 1 Exclusively transmitting the high frequency signal of the first frequency band and the high frequency signal of the second frequency band, and (2) excluding the high frequency signal of the third frequency band and the high frequency signal of the fourth frequency band (3) simultaneously transmitting one high frequency signal of the first frequency band and the second frequency band and one high frequency signal of the third frequency band and the fourth frequency band
  • the second filter may include a second impedance variable circuit that varies transmission characteristics of a high frequency signal between the first common terminal and the fourth input / output terminal, and the second impedance The impedance change of the scan variable circuit, at least one of the pass band and the attenuation band of the second filter may be varied.
  • At least one of the pass band and the attenuation band of the second filter can be changed while maintaining low loss and high attenuation due to the change in impedance of the second variable impedance circuit.
  • the frequency interval between the two frequency bands is small, by bringing the pass band of the second filter closer to the pass band of the first filter, the insertion loss of the pass band of the first filter in the pass band of the second filter Deterioration can be suppressed.
  • the attenuation band of the second filter located between the pass band of the second filter and the pass band of the first filter, By approaching the pass band of the second filter, the isolation between the first filter and the second filter can be improved.
  • any one of CA in any of the first frequency band and the second frequency band and any of the third frequency band and the fourth frequency band can be used. Even if a combination is selected, the passbands and attenuation bands of the first and second filters can be optimized.
  • a high frequency front end circuit includes the multiplexer described above, a second common terminal, a first selection terminal, and a second selection terminal, and the second common terminal is the third input / output.
  • a third switch connected to the terminal, a third filter connected to the first selection terminal and having the first frequency band as a pass band, and a second selection terminal connected to the second selection terminal, pass the second frequency band
  • a fourth filter as a band
  • a fifth filter connected to the fourth input / output terminal and a pass band as the third frequency band
  • a first amplifier circuit connected to the third filter and the fourth filter
  • a second amplification circuit connected to the fifth filter.
  • a high frequency front end circuit includes the multiplexer described above, a third common terminal, a third selection terminal, and a fourth selection terminal, and the third common terminal is the fourth input / output.
  • a fourth switch connected to the terminal, a third filter connected to the first selection terminal and having the first frequency band as a pass band, and a second selection terminal connected to the second selection terminal, pass the second frequency band
  • a fourth filter as a band
  • a fifth filter connected to the third selection terminal, and a third pass band as a pass band
  • a fourth selection terminal connected to the fourth select terminal, and the fourth frequency band as a pass band
  • a first amplifier circuit connected to the third filter and the fourth filter, and a second amplifier circuit connected to the fifth filter and the sixth filter.
  • occurrence of an unintended impedance change can be suppressed, so that a high frequency front end circuit can be provided in which a low transmission loss in the pass band and a high attenuation amount in the attenuation band are ensured.
  • a communication apparatus includes: an RF signal processing circuit that processes a high frequency signal received by an antenna element; and transmitting the high frequency signal between the antenna element and the RF signal processing circuit. And the described high frequency front end circuit.
  • the present invention it is possible to provide a high frequency circuit of variable pass characteristics, excellent in transmission characteristics, a multiplexer, a high frequency front end circuit, and a communication device.
  • FIG. 1A is a circuit configuration diagram of a high frequency circuit according to a first embodiment.
  • FIG. 1B is a diagram showing a circuit configuration example of a parallel arm circuit included in the high frequency circuit according to the first embodiment.
  • FIG. 1C is a diagram showing an example of a circuit configuration of a parallel arm circuit included in a high frequency circuit according to a modification of the first embodiment.
  • FIG. 2A is a circuit configuration diagram of the high frequency circuit according to the first embodiment.
  • FIG. 2B is a perspective view illustrating the mounting configuration of the high frequency circuit according to the first embodiment.
  • FIG. 3A is a circuit configuration diagram of a high frequency circuit having a variable capacitance element only in the parallel arm circuit and having no unnecessary coupling.
  • FIG. 3A is a circuit configuration diagram of a high frequency circuit having a variable capacitance element only in the parallel arm circuit and having no unnecessary coupling.
  • FIG. 3B is a circuit configuration diagram of a high-frequency circuit having variable capacitance elements only in the parallel arm circuit and having unnecessary coupling.
  • FIG. 3C is a circuit configuration diagram of a high-frequency circuit having variable capacitance elements in the parallel arm circuit and the series arm circuit and having unnecessary coupling.
  • FIG. 4 is a graph comparing the pass characteristics of the high frequency circuit according to the presence or absence of the unnecessary coupling.
  • FIG. 5A is a perspective view illustrating the mounting configuration of the high frequency circuit according to the first modification.
  • FIG. 5B is a perspective view illustrating the mounting configuration of the high frequency circuit according to the second modification.
  • FIG. 5C is a perspective view illustrating the mounting configuration of the high frequency circuit according to the third modification.
  • FIG. 5D is a perspective view illustrating the mounting configuration of the high frequency circuit according to the fourth modification.
  • FIG. 5E is a perspective view illustrating the mounting configuration of the high frequency circuit according to the fifth modification.
  • FIG. 6A is a circuit configuration diagram of a communication apparatus according to Embodiment 2.
  • FIG. 6B is a diagram showing the relationship between the pass characteristic of the multiplexer according to Embodiment 2 and the CA mode.
  • FIG. 7A is a circuit configuration diagram of a multiplexer and its peripheral circuits according to a second embodiment.
  • FIG. 7B is a graph showing the pass characteristic of the low pass filter of the multiplexer according to the second embodiment.
  • FIG. 8 is a circuit configuration diagram of a high frequency front end circuit and its peripheral circuit according to a third embodiment.
  • FIG. 9A is a circuit configuration diagram of a multiplexer according to a third embodiment.
  • FIG. 9B is a graph showing the pass characteristic of the multiplexer according to the third embodiment.
  • FIG. 10A is a perspective view illustrating the mounting configuration of the multiplexer according to the third embodiment.
  • FIG. 10B is a layered diagram showing the conductor patterns of the layers of the multiplexer according to the third embodiment.
  • FIG. 11A is a circuit configuration diagram of a high frequency front end circuit and its peripheral circuits according to a first modification of the third embodiment.
  • FIG. 11B is a circuit configuration diagram of a high frequency front end circuit and its peripheral circuit according to a second modification of the third embodiment.
  • FIG. 11C is a circuit configuration diagram of a high frequency front end circuit and its peripheral circuit according to a third modification of the third embodiment.
  • FIG. 1A is a circuit configuration diagram of the high frequency circuit 2 according to the first embodiment.
  • the high frequency circuit 2 shown in the figure includes input / output terminals T1 and T2, series arm circuits S1 and S2, and a parallel arm circuit P1.
  • the series arm circuit S1 is a first series arm circuit disposed in a first path connecting the input / output terminal T1 (first input / output terminal) and the input / output terminal T2 (second input / output terminal).
  • the series arm circuit S2 is a second series arm circuit disposed in a first path connecting the input / output terminal T1 and the input / output terminal T2.
  • the series arm circuit S1 and the series arm circuit S2 are disposed in series in the first path, and are configured by passive elements such as an inductor and a capacitor.
  • the parallel arm circuit P1 is disposed in a second path connecting the node x1 on the first path and the ground.
  • the parallel arm circuit P1 has an impedance variable circuit 60.
  • the impedance variable circuit 60 is a first impedance variable circuit that varies transmission characteristics of a high frequency signal between the input / output terminal T1 and the input / output terminal T2.
  • the high frequency circuit 2 is further connected to an input / output terminal T1, a wiring A (first wiring) forming a part (one end region) of the first path, and an input / output terminal T2, A wiring B (second wiring) constituting a part of the path (other end area) and a wiring C (third wiring) constituting a part (partial area) of the second path are provided. More specifically, the wiring C is an internal wiring of the variable impedance circuit 60 or a wiring connected to the variable impedance circuit 60.
  • the wiring A, the wiring B, and the wiring C are formed in a multilayer substrate configured by laminating a plurality of dielectric layers, and the wiring A and the wiring B are dielectric layers in which the wiring C is formed.
  • the wiring A and the wiring B do not overlap the wiring C when the multilayer substrate is viewed in plan.
  • the wiring A and the wiring B that form the first path and the wiring C that forms the second path are formed in different layers of the multilayer substrate, and overlap when the multilayer substrate is viewed in plan It is possible to suppress the occurrence of unnecessary electromagnetic field coupling between the wiring A and the wiring B, and the wiring C because they are arranged not to be. Thereby, in the high frequency circuit 2, the occurrence of an unintended impedance change can be suppressed, so that a low transmission loss in the pass band and a high attenuation amount in the attenuation band can be secured. Therefore, it is possible to provide the high-frequency circuit 2 of variable transmission characteristics, which is excellent in transmission characteristics.
  • electromagnetic field coupling refers to (1) coupling of an electric field formed by one wiring with an electric field formed by another wiring, and (2) a magnetic field formed by one wiring. It is defined as including coupling with a magnetic field formed by another wiring, and (3) coupling between an electromagnetic field formed by one wiring and an electromagnetic field formed by another wiring.
  • FIG. 1B is a diagram showing an example of a circuit configuration of a parallel arm circuit P1 included in the high frequency circuit 2 according to the first embodiment.
  • the parallel arm circuit P1 shown in (a) of the figure includes a capacitor C1, inductors L1 and L2, and a switch SW1.
  • Capacitor C1 and inductor L1 are connected in series between node x1 and the ground to form an LC series resonant circuit.
  • the inductor L2 and the switch SW1 are connected in series between the connection node of the capacitor C1 and the inductor L1 and the ground to form an impedance variable circuit 60a.
  • the resonant frequency of the parallel arm circuit P1 is varied by switching the switch SW1 in the conduction (on) state and the non-conduction (off) state.
  • the impedance of the parallel arm circuit P1 is varied by switching the switch SW1 between the on state and the off state.
  • the "LC series resonant circuit" in this specification is a circuit having an inductor and a capacitor connected in series with each other, and a circuit in which a resonance defined by an inductance of the inductor and a capacitance of the capacitor occurs. It is defined as
  • the inductors and capacitors include not only chip parts such as SMDs, but also inductors and capacitors composed of planar coils in a multilayer substrate, and those composed of counter electrodes and dielectrics in a multilayer substrate.
  • a circuit element such as a switch is connected to a connection node of a capacitor and an inductor, the circuit is also included in the LC series resonant circuit.
  • the parallel arm circuit P1 shown in (b) of the figure includes a capacitor C1 and a variable inductor Lv.
  • the capacitor C1 and the variable inductor Lv are connected in series between the node x1 and the ground to form an LC series resonant circuit.
  • the variable inductor Lv constitutes an impedance variable circuit 60b. According to this configuration, the resonant frequency of the parallel arm circuit P1 is varied by varying the inductance value of the variable inductor Lv. In other words, the impedance of the parallel arm circuit P1 is varied by varying the inductance value of the variable inductor Lv.
  • the parallel arm circuit P1 shown in (c) of the figure includes a capacitor C1, inductors L1 and L2, and a switch SW1.
  • the capacitor C1, the switch SW1, and the inductor L1 are connected in series in this order between the node x1 and the ground.
  • capacitor C1, switch SW1, and inductor L2 are connected in series in this order between node x1 and the ground.
  • Capacitor C1 and inductor L1 or L2 are connected in series by the conduction of switch SW1, thereby causing LC series resonance. It constitutes a circuit.
  • the inductors L1 and L2 and the switch SW1 constitute an impedance variable circuit 60c. According to this configuration, the resonance frequency of the parallel arm circuit P1 is varied by switching the conduction state of the switch SW1. In other words, the impedance of the parallel arm circuit P1 is varied by switching the conduction state of the switch SW1.
  • the parallel arm circuit P1 shown in (d) of the figure includes an inductor L1, capacitors C1 and C2, and a switch SW1.
  • the inductor L1 and the capacitor C1 are connected in series between the node x1 and the ground to form an LC series resonant circuit.
  • the capacitor C2 and the switch SW1 are connected in series between the connection node of the inductor L1 and the capacitor C1 and the ground to form an impedance variable circuit 60d.
  • the resonant frequency of the parallel arm circuit P1 is varied by switching the switch SW1 in the on state and the off state.
  • the impedance of the parallel arm circuit P1 is varied by switching the switch SW1 between the on state and the off state.
  • the parallel arm circuit P1 shown in (e) of the figure includes an inductor L1 and a variable capacitor Cv.
  • the inductor L1 and the variable capacitor Cv are connected in series between the node x1 and the ground to form an LC series resonant circuit.
  • the variable capacitor Cv constitutes an impedance variable circuit 60e. According to this configuration, the resonant frequency of the parallel arm circuit P1 is varied by varying the capacitance value of the variable capacitor Cv. In other words, the impedance of the parallel arm circuit P1 is varied by varying the capacitance value of the variable capacitor Cv.
  • the parallel arm circuit P1 shown in (f) of the figure includes an inductor L1, capacitors C1 and C2, and a switch SW1.
  • the inductor L1, the switch SW1, and the capacitor C1 are connected in series in this order between the node x1 and the ground.
  • inductor L1, switch SW1, and capacitor C2 are connected in series in this order between node x1 and the ground.
  • Inductor L1 and capacitor C1 or C2 are connected in series by the conduction of switch SW1, thereby causing LC series resonance. It constitutes a circuit.
  • the capacitors C1 and C2 and the switch SW1 constitute an impedance variable circuit 60f. According to this configuration, the resonance frequency of the parallel arm circuit P1 is varied by switching the conduction state of the switch SW1. In other words, the impedance of the parallel arm circuit P1 is varied by switching the conduction state of the switch SW1.
  • the parallel arm circuit P1 is not limited to the circuit configurations shown in (a) to (f) of FIG. 1B.
  • the circuit configuration of the parallel arm circuit P1 is arbitrary as long as it is a circuit including an impedance variable circuit that varies the transmission characteristics of the high frequency signal between the input / output terminal T1 and the input / output terminal T2.
  • variable impedance circuit 60 includes, for example, a switch SW1, a variable capacitor Cv and a variable inductor Lv, but the variable impedance circuit 60 is disposed in the parallel arm circuit P1. . Therefore, the transmission loss of the first path in which series arm circuits S1 and S2 are arranged is degraded due to the on resistance caused by switch SW1 of variable impedance circuit 60 and the Q value decrease caused by the variable capacitor and the variable inductor. Can be suppressed.
  • FIG. 1C is a diagram showing a circuit configuration example of a parallel arm circuit P1 included in a high frequency circuit 2C according to a modification of the first embodiment.
  • the parallel arm circuit P1 shown in the figure includes an elastic wave resonator A1 and an impedance variable circuit 60.
  • the elastic wave resonator A1 and the variable impedance circuit 60 are connected in series between the node x1 and the ground.
  • variable impedance circuit 60 of the high frequency circuit 2C is, for example, to which the variable impedance circuits 60a to 60f shown in FIG. 1B are applied and configured by inductors, capacitors, switches and the like, and their connection is either serial connection or parallel connection. It may be.
  • the wiring A and the wiring B configuring the first path and the wiring C configuring the second path are formed in different layers of the multilayer substrate, and the multilayer substrate is viewed in plan In this case, they are disposed so as not to overlap each other, so that the occurrence of unnecessary electromagnetic field coupling between the wiring A and the wiring B and the wiring C can be suppressed.
  • the high frequency circuit 2C generation of an unintended impedance change can be suppressed, so that low transmission loss in the pass band and high attenuation amount in the attenuation band can be secured. Accordingly, it is possible to provide the high-frequency circuit 2C of the variable transmission characteristics, which is excellent in transmission characteristics.
  • FIG. 2A is a circuit configuration diagram of the high frequency circuit 2A according to the first embodiment.
  • the high frequency circuit 2A shown in the figure is a specific circuit configuration example of the high frequency circuit 2 according to the first embodiment, and input / output terminals T1 and T2, series arm circuits S1 and S2, and parallel arm circuit P1. And.
  • the high frequency circuit 2A according to the first embodiment will be described focusing on the configuration not described in the description of the high frequency circuit 2 according to the first embodiment.
  • the series arm circuit S1 has a capacitor C1 arranged in series in the first path.
  • the series arm circuit S2 has a capacitor C2 arranged in series in the first path.
  • the parallel arm circuit P1 includes an inductor L1, capacitors C3 and C4, and a switch SW1.
  • the inductor L1 and the capacitor C4 are connected in series between the node x1 and the ground to form an LC series resonant circuit.
  • the capacitor C3 and the switch SW1 are connected in series between the connection node of the inductor L1 and the capacitor C4 and the ground to form an impedance variable circuit 60A.
  • the parallel arm circuit P1 of this embodiment has a circuit configuration similar to that of the parallel arm circuit P1 shown in (d) of FIG. 1B. According to this configuration, the resonant frequency of the parallel arm circuit P1 is varied by switching the switch SW1 in the on state and the off state. In other words, the impedance of the parallel arm circuit P1 is varied by switching the switch SW1 between the on state and the off state.
  • the high frequency circuit 2A is further connected to the input / output terminal T1 and the capacitor C1, and is connected to the wiring A (first wiring) forming one end region of the first path, the input / output terminal T2 and the capacitor C2, A wiring B (second wiring) constituting another end region of the first path, and a wiring C (third wiring) connected to the capacitor C3 and the switch SW1 and constituting a partial area of the second path; Prepare.
  • FIG. 2B is a perspective view illustrating a mounting configuration of the high frequency circuit 2A according to the first embodiment. The figure shows the arrangement of the circuit elements and the wirings which are formed on the multilayer substrate 70 and which constitute the high frequency circuit 2A.
  • n is an integer of 2 or more dielectric layers 701-70n on which conductor patterns are formed are in a direction (Z-axis direction in FIG. 2B) perpendicular to the main surface of multilayer substrate 70. It is a laminated body laminated.
  • the dielectric layers 701 to 70 (n-1) it is assumed that the conductor pattern is formed on the surface on the Z-axis positive direction side of the two opposite surfaces of each layer, and the dielectric layer 70n has a height. It is assumed that conductor patterns are formed on the two sides facing each other.
  • the switch SW1 is formed on the dielectric layer 701, and is formed on the upper surface (first main surface) of the multilayer substrate 70.
  • the capacitor C 3 is formed in the dielectric layer 704.
  • the wiring C is formed in the dielectric layers 701 to 704.
  • the dielectric layer 704 is a lower layer than the dielectric layer 701 and is an upper layer than the dielectric layer 70 n.
  • the capacitor C3 is not limited to being formed in the dielectric layer 704, and may be formed in the lower layer than the dielectric layer 701 and in the upper layer than the dielectric layer 70n.
  • the input / output terminals T1 and T2 are formed on the dielectric layer 70n, and are formed on the lower surface (second main surface) of the multilayer substrate 70.
  • Capacitors C 1 and C 2 are formed in dielectric layer 707.
  • the wiring A and the wiring B are formed in the dielectric layers 707 to 70 n. That is, the wiring A and the wiring B, and the wiring C are formed in different layers.
  • the wiring A and the wiring B do not overlap with the wiring C.
  • the occurrence of unnecessary electromagnetic field coupling between the wiring A and the wiring B and the wiring C can be suppressed.
  • the occurrence of an unintended impedance change can be suppressed, so that a low transmission loss in the pass band and a high attenuation amount in the attenuation band can be secured.
  • the impedance variable circuit 60A is disposed in the parallel arm circuit P1. Therefore, it is possible to suppress that the transmission loss of the first path in which series arm circuits S1 and S2 are arranged is deteriorated due to the influence of the on resistance of switch SW1 caused by variable impedance circuit 60A. Therefore, it is possible to provide the high-frequency circuit 2A of the variable transmission characteristics, which is excellent in transmission characteristics.
  • the input / output terminals T1 and T2 are disposed on the lower surface (second main surface) of the multilayer substrate 70, and the switch SW1 is disposed on the upper surface (first main surface) of the multilayer substrate 70.
  • the wiring A and the wiring B connected to the input / output terminal T1 or T2 are arranged on the second main surface side of the multilayer substrate 70, and the wiring C arranged in the second path in which the variable impedance circuit 60A is arranged It can be disposed on the first main surface side of the multilayer substrate 70. Therefore, even if the wires A and B and the wires C are arranged in different dielectric layers, the wire length of each wire can be shortened, so that the transmission loss of the high frequency circuit 2A can be reduced.
  • the switch SW1 which is a variable element constituting the variable impedance circuit 60A, is formed on the first main surface, the switch SW1 can be formed of a surface mount type element. For this reason, compared with the switch element comprised using each dielectric material layer of the multilayer substrate 70, ON resistance can be reduced. Also, when the variable impedance circuit 60 is configured with a variable inductor or a variable capacitor as shown in (b) and (e) of FIG. 1B, it is configured using each dielectric layer of the multilayer substrate 70. The Q factor can be increased as compared to a variable inductor or variable capacitor. This makes it possible to improve the pass characteristic of the high frequency circuit 2A.
  • each of the series arm circuits S1 and S2 and the parallel arm circuit P1 includes one or more capacitors, and in the plan view, It is desirable that the capacitor C1 of the series arm circuit S1 and the capacitor C2 of the series arm circuit S2 do not overlap with the capacitor C3 of the parallel arm circuit P1.
  • FIG. 2B does not show the mounting configuration of the inductor L1, the capacitor C4, and the wiring connected to them, but the wiring differs from the dielectric layer in which the wiring A and the wiring B are formed. It is desirable that the layer is formed, and it is preferable that the wiring A and the wiring B do not overlap when the multilayer substrate 70 is viewed in plan. Thereby, it is possible to suppress the occurrence of unnecessary electromagnetic field coupling between the wire connected to the series arm circuit and the wire connected to the parallel arm circuit. Thus, lower transmission loss in the passband and higher attenuation in the attenuation band can be ensured.
  • FIG. 3A is a circuit configuration diagram of a high frequency circuit 2B having a variable element (variable capacitor) only in the parallel arm circuit P1 and having no unnecessary coupling.
  • FIG. 3B is a circuit configuration diagram of the high-frequency circuit 502A having a wiring layout configuration in which variable capacitance elements are provided only in the parallel arm circuit P1 and unnecessary coupling occurs.
  • FIG. 3C is a circuit configuration diagram of the high-frequency circuit 502B having a wiring layout configuration in which variable capacitance elements (variable capacitors) are provided in the parallel arm circuit P1 and the series arm circuit S1 and unnecessary coupling occurs.
  • the high frequency circuit 2B shown in FIG. 3A is included in the present invention, and includes input / output terminals T1 and T2, series arm circuits S1 and S2, and parallel arm circuits P1 and P2.
  • the series arm circuits S1 and S2 are a first series arm circuit and a second series arm circuit arranged in series in a first path connecting the input / output terminals T1 and T2, respectively.
  • the series arm circuit S1 has a capacitor C1 arranged in series in the first path.
  • the series arm circuit S2 has an inductor L2 arranged in series in the first path.
  • the parallel arm circuit P1 is disposed in a second path connecting the node x1 on the first path and the ground, and is configured by a parallel connection circuit of an inductor L1 and a variable capacitor VC2.
  • the variable capacitor VC2 constitutes a first impedance variable circuit.
  • the parallel arm circuit P2 is disposed in a path connecting the node x2 on the first path and the ground, and is configured by an inductor L3.
  • the serial arm circuit and the wiring connected to the input / output terminal T1 or T2 and the third wiring forming a partial region of the second path are not electromagnetically coupled It has become.
  • the high frequency circuit 502A shown in FIG. 3B is a comparative example, and the circuit connection configuration is the same as the circuit connection configuration of the high frequency circuit 2B shown in FIG. 3A.
  • the series arm circuit and the wiring connected to the input / output terminal T1 or T2 have a mounting configuration in which the wirings forming the partial region of the second path are electromagnetically coupled.
  • the high frequency circuit 502B shown in FIG. 3C is a comparative example, and its circuit connection configuration is different from the circuit connection configuration of the high frequency circuit 502A shown in FIG. 3B in that the capacitor C1 is replaced with the variable capacitor VC1. Only Further, in the high frequency circuit 502B, the series arm circuit and the wire connected to the input / output terminal T1 or T2 are electromagnetically coupled to the wire forming the partial region of the second path.
  • FIG. 4 is a graph comparing the pass characteristics of the high frequency circuit according to the presence or absence of the unnecessary coupling.
  • LTE Long Term Evolution
  • FIG. 4 is a graph comparing the pass characteristics of the high frequency circuit according to the presence or absence of the unnecessary coupling.
  • the insertion loss in the passband of the high frequency circuit 2B from which the unnecessary coupling is eliminated is both Band1 and Band41. It is understood that it is reduced.
  • FIG. 5A is a perspective view illustrating the mounting configuration of the high frequency circuit 502C according to the first modification. The figure shows the arrangement of the circuit elements and wirings which are formed on the multilayer substrate 70 and which constitute the high frequency circuit 502C.
  • the switch SW1 is formed on the dielectric layer 701, and is formed on the upper surface (first main surface) of the multilayer substrate 70.
  • the capacitor C 3 is formed in the dielectric layer 704.
  • the wiring C is formed in the dielectric layers 701 to 704.
  • the capacitor C3 is not limited to being formed in the dielectric layer 704, and may be formed in the lower layer than the dielectric layer 701 and in the upper layer than the dielectric layer 70n.
  • the input / output terminals T1 and T2 are formed on the dielectric layer 70n, and are formed on the lower surface (second main surface) of the multilayer substrate 70.
  • Capacitors C 1 and C 2 are formed in dielectric layer 704.
  • the wiring A and the wiring B are formed in the dielectric layers 704 to 70 n.
  • Capacitors C1 and C2 are not limited to being formed in dielectric layer 704, and may be formed in the same layer as the layer in which capacitor C3 is formed.
  • the wiring A and the wiring B, and the wiring C are formed in the common dielectric layer 704.
  • the wiring A and the wiring B do not overlap with the wiring C.
  • a ground pattern G1 is formed between the capacitors C1 and C2 and the capacitor C3.
  • a ground pattern G2 is formed between the input / output terminals T1 and T2.
  • the ground patterns G1 and G2 are connected by a wire G formed in the dielectric layers 704 to 70n.
  • the wiring A and the wiring B, and the wiring C are formed in the same dielectric layer 704, but a ground pattern G1 is provided between the wiring A and the wiring B and the wiring C. It is formed. Therefore, it is possible to suppress the occurrence of unnecessary electromagnetic field coupling between the wiring A and the wiring B and the wiring C. Thereby, in the high frequency circuit 502C, occurrence of an unintended impedance change can be suppressed, so that deterioration of the pass characteristic and the attenuation characteristic can be suppressed.
  • FIG. 5B is a perspective view illustrating a mounting configuration of a high frequency circuit 502D according to the second modification. The figure shows the arrangement of the circuit elements and the wirings which are formed on the multilayer substrate 70 and which constitute the high frequency circuit 502D.
  • the switch SW1 is formed on the dielectric layer 701, and is formed on the upper surface (first main surface) of the multilayer substrate 70. Also, the capacitor C 3 is formed in the dielectric layer 701. Thus, the wiring C is formed in the dielectric layer 701.
  • the switch SW1 and the capacitor C3 of this modification may be packaged in one by IPD (Integrated Passive Device).
  • the input / output terminals T1 and T2 are formed on the dielectric layer 70n, and are formed on the lower surface (second main surface) of the multilayer substrate 70. Also, capacitors C 1 and C 2 are formed in dielectric layer 701. Thus, the wiring A and the wiring B are formed in the dielectric layers 701 to 70 n.
  • the wiring A and the wiring B, and the wiring C are formed in the common dielectric layer 701.
  • the wiring A and the wiring B do not overlap with the wiring C.
  • a ground pattern G1 is formed between the capacitors C1 and C2 and the capacitor C3.
  • a ground pattern G2 is formed between the input / output terminals T1 and T2.
  • the ground patterns G1 and G2 are connected by a wire G formed in the dielectric layers 701 to 70n.
  • the wiring A and the wiring B, and the wiring C are formed in the same dielectric layer 701, but between the wiring A and the wiring B and the wiring C, the ground pattern G1 is provided. It is formed. Therefore, it is possible to suppress the occurrence of unnecessary electromagnetic field coupling between the wiring A and the wiring B and the wiring C. As a result, in the high frequency circuit 502D, the occurrence of an unintended impedance change can be suppressed, so that the deterioration of the pass characteristic and the attenuation characteristic can be suppressed.
  • FIG. 5C is a perspective view illustrating a mounting configuration of the high frequency circuit 502E according to the third modification. The figure shows the arrangement of the circuit elements and the wirings which are formed on the multilayer substrate 70 and which constitute the high frequency circuit 502E.
  • the switch SW1 is formed on the dielectric layer 701, and is formed on the upper surface (first main surface) of the multilayer substrate 70.
  • the capacitor C 3 is formed in the dielectric layer 704.
  • the wiring C is formed in the dielectric layers 701 to 704.
  • the capacitor C3 is not limited to being formed in the dielectric layer 704, and may be formed in the lower layer than the dielectric layer 701 and in the upper layer than the dielectric layer 70n.
  • the input / output terminals T1 and T2 are formed in the dielectric layer 701, and are formed on the upper surface (first main surface) of the multilayer substrate 70.
  • Capacitors C 1 and C 2 are formed in dielectric layer 704.
  • the wiring A and the wiring B are formed in the dielectric layers 701 to 704.
  • Capacitors C1 and C2 are not limited to being formed in dielectric layer 704, and may be formed in the same layer as the layer in which capacitor C3 is formed.
  • the wiring A and the wiring B, and the wiring C are formed in the common dielectric layers 701 to 704.
  • the wiring A and the wiring B do not overlap with the wiring C.
  • the input / output terminals T1 and T2 are formed on the upper surface (first main surface) of the multilayer substrate 70, but input / output signals are drawn to the lower surface side of the multilayer substrate 70 by bonding wires.
  • a ground pattern G2 is formed between the input / output terminals T1 and T2 and the switch SW1.
  • a ground pattern G1 is formed between the capacitors C1 and C2 and the capacitor C3.
  • a ground pattern G3 is formed in the dielectric layer 70n. The ground patterns G1, G2 and G3 are connected by a wire G formed in the dielectric layers 701 to 70n.
  • the wiring A and the wiring B, and the wiring C are formed in the same dielectric layers 701 to 704, but between the capacitors C1 and C2 and the capacitor C3, the ground pattern G1 is formed.
  • the wiring G is formed between the wiring A and the wiring B, and the wiring C. Therefore, it is possible to suppress the occurrence of unnecessary electromagnetic field coupling between the wiring A and the wiring B and the wiring C. Thereby, in the high frequency circuit 502E, generation of an unintended impedance change can be suppressed, so that deterioration of the pass characteristic and the attenuation characteristic can be suppressed.
  • FIG. 5D is a perspective view illustrating a mounting configuration of the high frequency circuit 502F according to the fourth modification. The figure shows the arrangement of the circuit elements and wirings that constitute the high frequency circuit 502F, which are formed on the multilayer substrate 70.
  • the switch SW1 is formed on the dielectric layer 701, and is formed on the upper surface (first main surface) of the multilayer substrate 70. Also, the capacitor C 3 is formed in the dielectric layer 701. Thus, the wiring C is formed in the dielectric layer 701.
  • the input / output terminals T1 and T2 are formed in the dielectric layer 701, and are formed on the upper surface (first main surface) of the multilayer substrate 70. Also, capacitors C 1 and C 2 are formed in dielectric layer 701. Thus, the wiring A and the wiring B are formed in the dielectric layer 701.
  • the wiring A and the wiring B, and the wiring C are formed in the common dielectric layer 701.
  • the wiring A and the wiring B do not overlap with the wiring C.
  • the input / output terminals T1 and T2 are formed on the upper surface (first main surface) of the multilayer substrate 70, but input / output signals are drawn to the lower surface side of the multilayer substrate 70 by bonding wires.
  • a ground pattern G1 is formed between the capacitors C1 and C2 and the capacitor C3.
  • a ground pattern G3 is formed in the dielectric layer 70n.
  • the ground patterns G1 and G3 are connected by a wire G formed in the dielectric layers 701 to 70n.
  • the wiring A and the wiring B, and the wiring C are formed in the same dielectric layer 701, but the ground pattern G1 is formed between the capacitors C1 and C2 and the capacitor C3. It is done. Therefore, it is possible to suppress the occurrence of unnecessary electromagnetic field coupling between the wiring A and the wiring B and the wiring C. As a result, in the high frequency circuit 502F, occurrence of an unintended impedance change can be suppressed, so that deterioration of the pass characteristic and the attenuation characteristic can be suppressed.
  • FIG. 5E is a perspective view illustrating a mounting configuration of the high frequency circuit 502G according to the fifth modification. The figure shows the arrangement of the circuit elements and the wirings which are formed on the multilayer substrate 70 and which constitute the high frequency circuit 502G.
  • the switch SW1 is formed on the dielectric layer 701, and is formed on the upper surface (first main surface) of the multilayer substrate 70.
  • the capacitor C 3 is formed in the dielectric layer 704.
  • the wiring C is formed in the dielectric layers 701 to 704.
  • the capacitor C3 is not limited to being formed in the dielectric layer 704, and may be formed in the lower layer than the dielectric layer 701 and in the upper layer than the dielectric layer 70n.
  • the input / output terminals T1 and T2 are formed on the dielectric layer 70n, and are formed on the lower surface (second main surface) of the multilayer substrate 70.
  • Capacitors C 1 and C 2 are formed in dielectric layer 704.
  • the wiring A and the wiring B are formed in the dielectric layers 704 to 70 n.
  • Capacitors C1 and C2 are not limited to being formed in dielectric layer 704, and may be formed in the same layer as the layer in which capacitor C3 is formed.
  • the wiring A and the wiring B, and the wiring C are formed in the common dielectric layer 704.
  • the wiring A and the wiring B do not overlap with the wiring C.
  • a capacitor C4 connected to the ground is formed between the capacitors C1 and C2 and the capacitor C3.
  • a ground pattern G2 is formed between the input / output terminals T1 and T2.
  • the capacitor C4 and the ground pattern G2 are connected by a wire G formed in the dielectric layers 704 to 70n.
  • the wiring A and the wiring B, and the wiring C are formed in the same dielectric layer 704, but are connected to ground between the wiring A and the wiring B and the wiring C.
  • An electrode pattern of the capacitor C4 is formed. Therefore, it is possible to suppress the occurrence of unnecessary electromagnetic field coupling between the wiring A and the wiring B and the wiring C.
  • the occurrence of an unintended change in impedance can be suppressed, so that the deterioration of the pass characteristic and the attenuation characteristic can be suppressed.
  • Second Embodiment In the present embodiment, a multiplexer 10 using a high frequency circuit 2 according to the first embodiment, a high frequency front end circuit 50, and a communication device 1 will be described.
  • FIG. 6A is a circuit configuration diagram of the communication device 1 according to the second embodiment.
  • the communication device 1 includes an antenna element 3, a high frequency front end circuit 50, an RF signal processing circuit (RFIC) 4, and a baseband signal processing circuit (BBIC) 5.
  • RFIC RF signal processing circuit
  • BBIC baseband signal processing circuit
  • the RFIC 4 is an RF signal processing circuit that processes a high frequency signal transmitted and received by the antenna element 3. Specifically, the RFIC 4 generates a signal by processing the high frequency signal (here, the high frequency reception signal) input from the antenna element 3 via the high frequency front end circuit 50 by down conversion or the like. Output the received signal to BBIC5. The RFIC 4 can also process the transmission signal input from the BBIC 5 by up conversion or the like, and output a high frequency signal (here, high frequency transmission signal) generated by the signal processing to the transmission side signal path. is there.
  • the RFIC 4 also has a function as a control unit that controls connection of a switch (described later) included in the high-frequency front end circuit 50 based on the used frequency band. Specifically, the RFIC 4 switches the connection of the switch of the high frequency front end circuit 50 by a control signal (not shown).
  • the control unit may be provided outside the RFIC 4, and may be provided, for example, in the high frequency front end circuit 50 or the BBIC 5.
  • the high frequency front end circuit 50 is a reception system front end circuit, and includes a multiplexer 10, a switch 31, filters 21, 22 and 23, and reception amplifiers 41, 42 and 43.
  • the multiplexer 10 includes a common terminal 100, input / output terminals 110 and 120, a low pass filter 11, and a high pass filter 12.
  • the low pass filter 11 is applied with the high frequency circuit 2 according to the first embodiment, includes input / output terminals T1 and T2, series arm circuits S1 and S2, and a parallel arm circuit P1, and passes through the frequency range of the low band group. It is a low pass type filter which is a band and the frequency range of the high band group is an attenuation band.
  • the input / output terminal T1 is connected to the common terminal 100, and the input / output terminal T2 is connected to the input / output terminal 110.
  • the low pass filter 11 includes a first impedance variable circuit having a first switch element, and at least one of the pass band and the attenuation band of the low pass filter 11 has low loss and high attenuation by conduction and non-conduction of the first switch element. Variable while maintaining.
  • the high pass filter 12 is a high pass filter that is disposed between the common terminal 100 and the input / output terminal 120, with the frequency range of the high band group as the pass band and the frequency range of the low band group as the attenuation band.
  • a filter that is variable in frequency by having the first switch element is defined as a first filter
  • a filter that is fixed in frequency is defined as a second filter
  • an input / output terminal to which the first filter is connected is defined as a third input / output terminal
  • an input / output terminal to which the second filter is connected is defined as a fourth input / output terminal.
  • the pass band of the first filter is switched between the first frequency band and the second frequency band due to the conduction and non-conduction of the first switch element.
  • the pass band of the second filter is the third frequency band. The first frequency band and the second frequency band belong to the first frequency band group, and the third frequency band belongs to the second frequency band group.
  • the low pass filter 11 is the first filter
  • the high pass filter 12 is the second filter
  • the input / output terminal 110 is the third input / output terminal
  • the input / output terminal 120 is It is a fourth input / output terminal.
  • the low band group is the first frequency band group
  • the high band group is the second frequency band group.
  • the switch 31 has a common terminal 310 (second common terminal), a selection terminal 311 (first selection terminal), and a selection terminal 312 (second selection terminal), and the common terminal 310 is connected to the input / output terminal 110. It is a three switch element.
  • the switch 31 is a single pole double throw (SPDT) switch circuit capable of connecting the common terminal 310 to either of the selection terminals 311 and 312.
  • SPDT single pole double throw
  • the switch 31 may have a circuit configuration in which two SPST (Single Pole Single Throw) type switches are arranged in parallel.
  • switch circuits such as SP3T and SP4T may be used, and in this case, a common terminal and a necessary selection terminal may be used.
  • the filter 21 is a band pass filter connected to the selection terminal 311 and having Band A as a pass band.
  • the filter 22 is a band pass filter connected to the selection terminal 312 and having Band B as a pass band.
  • the filter 23 is a band pass filter connected to the input / output terminal 120 and having Band C as a pass band.
  • the filter 21 is a third filter having a first frequency band (Band A) as a pass band.
  • the filter 22 is a fourth filter having a second frequency band (Band B) as a pass band.
  • the filter 23 is a fifth filter having a third frequency band (Band C) as a pass band.
  • the receiving amplifier 41 is connected to the filter 21, the receiving amplifier 42 is connected to the filter 22, and the receiving amplifier 43 is connected to the filter 23.
  • Each of the receiving amplifiers 41 to 43 is, for example, a low noise amplifier configured of a transistor or the like.
  • the reception amplifiers 41 and 42 constitute an amplification circuit 40 (first amplification circuit).
  • the reception amplifier 43 is a second amplification circuit.
  • the amplification circuit 40 may be configured of one reception amplifier. In this case, an SPDT switch is disposed between the filters 21 and 22 and the amplification circuit 40.
  • FIG. 6B is a diagram showing the relationship between the pass characteristic of the multiplexer 10 according to Embodiment 2 and the CA mode.
  • the frequency allocations of BandA, BandB and BandC are shown.
  • BandA, BandB and BandC are in ascending order of frequency.
  • the pass characteristic of the frequency variable low pass filter 11 and the pass characteristic of the frequency fixed high pass filter 12 are shown.
  • the Band A (first frequency band) and the Band B (second frequency band) may partially overlap. That is, at least a part of Band B (second frequency band) is located between Band A (first frequency band) and Band C (third frequency band).
  • Band A may be the first frequency band
  • Band E Band A + Band B
  • Band B Band B
  • the multiplexer 10 and the high frequency front end circuit 50 can simultaneously transmit one high frequency signal of Band A and Band B belonging to the low band group and the high frequency signal of Band C belonging to the high band group. Specifically, it is possible to execute CA mode 1 of Band A and Band C, and CA mode 2 of Band B and Band C. Furthermore, the high frequency signal of Band A and the high frequency signal of Band B are transmitted exclusively.
  • CA mode 1 simultaneously using Band A and Band C
  • CA mode 2 simultaneously using Band B and Band C
  • two frequency bands simultaneously used The frequency intervals are different.
  • the frequency interval of CA mode 1 is larger than the frequency interval of CA mode 2.
  • the pass band and the attenuation band of the low pass filter 11 maintains low loss and high attenuation as shown in FIG. 6B by one of conduction and non-conduction of the first switch element. Since it is variable as it is, for example, (1) in the case of CA mode 2 in which the frequency interval between two frequency bands used simultaneously is small, the pass band of the low pass filter 11 is brought close to the pass band of the high pass filter 12 It is possible to suppress the deterioration of the insertion loss on the pass band side (the high end of the pass band of the low pass filter 11) of the high pass filter 12 in the 11 pass bands. In other words, it is possible to suppress the deterioration of the insertion loss of the high pass end of the pass band of the filter 22 connected to the rear stage of the low pass filter 11.
  • the wiring C constituting a partial region of the second path is formed on a multilayer substrate in which a plurality of dielectric layers are stacked.
  • the wiring A and the wiring B are formed in a dielectric layer different from the dielectric layer in which the wiring C is formed, and when the multilayer substrate is viewed in plan, the wiring A and the wiring B overlap with the wiring C. Absent.
  • the multiplexer 10 due to the other of the conduction and non-conduction of the first switch element, for example, (2) CA mode having a large frequency interval between two frequency bands used simultaneously.
  • the attenuation band of the low pass filter 11 located between the pass band of the low pass filter 11 and the pass band of the high pass filter 12 is brought closer to the pass band side (low frequency side) of the low pass filter 11
  • the isolation between the low pass filter 11 and the high pass filter 12 can be improved.
  • the multiplexer 10 that executes CA between the so-called low band group and the high band group, it is possible to suppress the degradation of the insertion loss or the demultiplexing characteristic even if the selected frequency band changes.
  • the filter whose frequency is variable by the first switch element and to which the high frequency circuit 2 according to the first embodiment is applied is not the low pass filter 11 but the high pass filter 12. Good.
  • the high frequency front end circuit 50 of the receiving system may be a high frequency front end circuit of the transmitting system, or it may be a high frequency front end circuit performing both transmission and reception. May be
  • FIG. 7A is a circuit configuration diagram of the multiplexer 10A and its peripheral circuits according to the second embodiment. The figure shows the multiplexer 10A according to the second embodiment, the antenna element 3, the switch 31, and the filters 21-23.
  • the multiplexer 10A according to the second embodiment is a specific circuit configuration example of the multiplexer 10 according to the second embodiment, and includes a low pass filter 11A and a high pass filter 12.
  • the multiplexer 10A according to the second embodiment is different from the multiplexer 10 according to the second embodiment only in the circuit configuration of the low pass filter 11A.
  • the description of the same configuration as that of the multiplexer 10 according to the second embodiment will be omitted, and different configurations will be mainly described.
  • the low pass filter 11A includes input / output terminals T1 and T2, series arm circuits S1A and S2A, and a parallel arm circuit P1A.
  • the series arm circuit S1A includes an inductor L22 disposed in series in a first path connecting the input / output terminal T1 and the input / output terminal T2.
  • the series arm circuit S2A includes an inductor L23 arranged in series in the first path.
  • the parallel arm circuit P1A includes an inductor L21, a capacitor C21, and a switch SW2.
  • the inductor L21 and the capacitor C21 are connected in series between the node x1 and the ground to form an LC series resonant circuit.
  • the switch SW2 is a first switch element connected in parallel to the inductor L21, and constitutes an impedance variable circuit 61.
  • the switch SW2 is, for example, a SPST (Single Pole Single Throw) type switch circuit.
  • the low pass filter 11A is a first filter
  • the high pass filter 12 is a second filter
  • the input / output terminal 110 is a third input / output terminal
  • the input / output terminal 120 is a fourth input / output terminal .
  • the low band group is the first frequency band group
  • the high band group is the second frequency band group.
  • FIG. 7B is a graph showing the pass characteristic of the low pass filter 11A of the multiplexer 10A according to the second embodiment.
  • the switch SW2 when the switch SW2 is turned on (On), the inductor L21 connected in parallel to the switch SW2 is bypassed. Thereby, since parallel arm circuit P1A does not have a resonance point, an attenuation pole disappears (broken line of FIG. 7B).
  • the switch SW2 becomes nonconductive (Off)
  • the parallel arm circuit P1A becomes an LC series resonant circuit and has a resonance point, so that an attenuation pole is generated.
  • the steepness on the high frequency side of the pass band of the low pass filter 11A is improved (solid line in FIG. 7B). Therefore, the attenuation amount of the attenuation band of the low pass filter 11A corresponding to the pass band of the high pass filter 12 is improved. That is, the isolation between the low pass filter 11A and the high pass filter 12 is improved.
  • the multiplexer 10A according to the second embodiment described above is applied to, for example, the frequency assignment shown in FIG. 6B, in the case of CA mode 2, the insertion loss at the high band end of Band B can be obtained by conducting the switch SW2. It can be reduced. On the other hand, in the case of CA mode 1, the isolation between Band A and Band C can be improved by making the switch SW2 nonconductive.
  • the multiplexer 10A that executes CA between the so-called low band group and the high band group, it is possible to suppress the degradation of the insertion loss or the demultiplexing characteristic even if the selected frequency band changes.
  • one of the plurality of filters constituting the multiplexer is a variable-frequency filter
  • the multiplexer according to the present embodiment is not limited to two of the plurality of filters constituting the multiplexer. Has a configuration in which one is a variable frequency filter.
  • FIG. 8 is a circuit configuration diagram of the high frequency front end circuit 50L and its peripheral circuits according to the third embodiment.
  • the high frequency front end circuit 50L is a reception system front end circuit, and the multiplexer 10L, the switches 31L and 32L, the filters 21L, 22L, 23L, 24L and 25L, and the reception amplifiers 41L, 42L, 43L, 44L and 45L.
  • the multiplexer 10L includes a common terminal 100, input / output terminals 110 and 120, a low pass filter 11L, and a high pass filter 12L.
  • the high-frequency circuit 2 is applied to the low-pass filter 11L, and includes input / output terminals T1 and T3, series arm circuits S1 and S2, and parallel arm circuit P1, and passes the frequency range of the low band group. It is a low pass type filter which is a band and the frequency range of the high band group is an attenuation band.
  • the input / output terminal T1 is connected to the common terminal 100, and the input / output terminal T3 is connected to the input / output terminal 110.
  • the low pass filter 11L includes a first impedance variable circuit having a first switch element, and at least one of the pass band and the attenuation band of the low pass filter 11L has low loss and high attenuation by conduction and non-conduction of the first switch element. Variable while maintaining.
  • the high-pass filter 12L is applied with the high frequency circuit 2 according to the first embodiment, and includes input / output terminals T1 and T2, series arm circuits S1 and S2, and parallel arm circuit P1. It is a high pass filter which has a pass band and a low band group frequency range as an attenuation band.
  • the input / output terminal T1 is connected to the common terminal 100, and the input / output terminal T2 is connected to the input / output terminal 120.
  • the high pass filter 12L includes a second variable impedance circuit having a second switch element, and at least one of the pass band and the attenuation band of the high pass filter 12L has low loss and high attenuation by conduction and non-conduction of the second switch element. Variable while maintaining.
  • a filter whose frequency is variable by having the first switch element is defined as a first filter
  • a filter whose frequency is variable by having the second switch element is defined as a second filter.
  • an input / output terminal to which the first filter is connected is defined as a third input / output terminal
  • an input / output terminal to which the second filter is connected is defined as a fourth input / output terminal.
  • the pass band of the first filter is switched between the first frequency band and the second frequency band due to the conduction and non-conduction of the first switch element.
  • the pass band of the second filter is switched between the third frequency band and the fourth frequency band by the conduction and non-conduction of the second switch element.
  • the first frequency band and the second frequency band belong to the first frequency band group
  • the third frequency band and the fourth frequency band belong to the second frequency band group.
  • the low pass filter 11L is the first filter
  • the high pass filter 12L is the second filter
  • the input / output terminal 110 is the third input / output terminal
  • the input / output terminal 120 is It is a fourth input / output terminal.
  • the low band group is the first frequency band group
  • the high band group is the second frequency band group.
  • the switch 31L has a common terminal 310 (second common terminal), a selection terminal 311 (first selection terminal), and a selection terminal 312 (second selection terminal), and the common terminal 310 is connected to the input / output terminal 110. It is a three switch element.
  • the switch 31L is an SPDT switch circuit capable of connecting the common terminal 310 to either of the selection terminals 311 and 312.
  • the switch 32L has a common terminal 320 (second common terminal), selection terminals 321 (fourth selection terminals), 322 and 323 (third selection terminals), and the common terminal 320 is connected to the input / output terminal 120. It is a four switch element.
  • the switch 32L is an SP3T type switch circuit capable of connecting the common terminal 320 to any of the selection terminals 321, 322, and 323.
  • the filter 21L is connected to the selection terminal 311, and is, for example, a band pass filter having a band 3 of LTE (reception band: 1805-1880 MHz) as a pass band.
  • the filter 22L is connected to the selection terminal 312, and is, for example, a band pass filter that passes the Band 1 of LTE (reception band: 2110 to 2170 MHz) as a pass band.
  • the filter 23L is connected to the selection terminal 321, and is, for example, a band pass filter having a band 7 of LTE (reception band: 2620-2690 MHz) as a pass band.
  • the filter 24L is connected to the selection terminal 322, and is, for example, a band pass filter having a band 40 of LTE (reception band: 2300 to 2400 MHz) as a pass band.
  • the filter 25L is connected to the selection terminal 323, and is, for example, a band pass filter having a band 41 of LTE (reception band: 2496-2690 MHz) as a pass band.
  • the filter 22L may use the Band 65 of LTE (reception band: 2110 to 2200 MHz) as a pass band.
  • the filter 21L is a third filter having a first frequency band as a pass band.
  • the filter 22L is a fourth filter having a second frequency band as a pass band.
  • the filters 24L and 25L are fifth filters having the third frequency band as a pass band.
  • the filter 23L is a sixth filter having a fourth frequency band as a pass band.
  • the reception amplifier 41L is connected to the filter 21L, the reception amplifier 42L is connected to the filter 22L, the reception amplifier 43L is connected to the filter 23L, the reception amplifier 44L is connected to the filter 24L, and the reception amplifier 45L is connected to the filter 25L.
  • Each of the reception amplifiers 41L to 45L is, for example, a low noise amplifier configured of a transistor or the like.
  • the reception amplifiers 41L and 42L constitute an amplification circuit 40L (first amplification circuit).
  • the reception amplifiers 43L to 45L constitute an amplification circuit 46L (second amplification circuit).
  • Each of amplifier circuits 40L and 46L may be configured of one reception amplifier.
  • an SPDT type switch is disposed between filters 21L and 22L and amplifier circuit 40L, and filter 23L ⁇
  • An SP3T type switch is disposed between 25L and the amplifier circuit 46L.
  • the five LTE bands exemplified in this embodiment are Band3, Band1, Band40, Band41, and Band7 in ascending order of frequency.
  • Band 3 and Band 1 belong to the low band group, and Band 40, Band 41 and Band 7 belong to the high band group.
  • the multiplexer 10L for example, (1) CA mode 2 simultaneously using Band 1 belonging to the low band group and Band 40 belonging to the high band group, (2) Band 3 belonging to the low band group and the high band group In CA mode 1 in which Band 40 belonging to is simultaneously used, the frequency interval between two frequency bands used simultaneously is different, and the frequency interval in CA mode 1 is larger than the frequency interval in CA mode 2.
  • the multiplexer 10L at least one of the pass band and the attenuation band of the low pass filter 11L can be varied while maintaining low loss and high attenuation by one of conduction and non-conduction of the first switch element.
  • the pass band of the low pass filter 11L is made closer to the pass band of the high pass filter 12L, so that It is possible to suppress the deterioration of the insertion loss on the pass band side of the high pass filter 12L (the high end of the pass band of the low pass filter 11L).
  • the multiplexer 10L for example, in the case of the CA mode 1 in which the frequency interval between two frequency bands simultaneously used is large due to the other of the conduction and non-conduction of the first switch element, By bringing the attenuation band of the low pass filter 11L located between the pass band and the pass band of the high pass filter 12L closer to the pass band side (low frequency side) of the low pass filter 11L, the low pass filter 11L and the high pass filter 12L are isolated. Rate can be improved.
  • CA mode 3 in which the Band 40 (or Band 41) belonging to the high band group and the Band 1 belonging to the low band group are simultaneously used;
  • the frequency interval between the two frequency bands used simultaneously differs between CA7, which simultaneously uses Band7 belonging to the group and Band1 belonging to the low band group, and the frequency interval of CA mode 4 is different than the frequency interval of CA mode 3 large.
  • At least one of the pass band and the attenuation band of the high pass filter 12L can be varied while maintaining low loss and high attenuation by one of conduction and non-conduction of the second switch element.
  • the passband of the highpass filter 12L is made closer to the passband of the lowpass filter 11L to pass the lowpass filter 11L in the passband of the highpass filter 12L. It is possible to suppress the degradation of the insertion loss on the band side (the low pass end of the pass band of the high pass filter 12L).
  • the multiplexer 10L for example, in the case of the CA mode 4 in which the frequency interval between two frequency bands simultaneously used is large due to the other of the conduction and non-conduction of the second switch element, By bringing the attenuation band of the high pass filter 12L located between the pass band and the pass band of the low pass filter 11L closer to the pass band of the high pass filter 12L, the isolation between the low pass filter 11L and the high pass filter 12L can be improved.
  • any combination is selected in CA by any of the frequency bands belonging to the low band group and any of the frequency bands belonging to the high band group. Even in this case, the passbands and attenuation bands of the low pass filter 11L and the high pass filter 12L can be optimized.
  • the multiplexer 10L that performs CA between the so-called low band group and the high band group it is possible to suppress the degradation of the insertion loss or the demultiplexing characteristics even if the selected frequency band changes. Accordingly, it is possible to provide the multiplexer 10L of the variable transmission characteristic which is excellent in the transmission characteristic.
  • FIG. 9A is a circuit configuration diagram of the multiplexer 10L according to the third embodiment.
  • the multiplexer 10L according to the third embodiment is a specific circuit configuration example of the multiplexer 10L described in FIG. 8, and includes a low pass filter 11L and a high pass filter 12L.
  • the low pass filter 11L includes series arm circuits S1B and S2B and a parallel arm circuit P1B.
  • the series arm circuit S1B includes an inductor L2 and a capacitor C5 connected in parallel to one another.
  • the series arm circuit S2B includes an inductor L3 and a capacitor C6 connected in parallel to one another.
  • the series arm circuits S1B and S2B are connected in series with each other in a path connecting the input / output terminal T1 (common terminal 100) and the input / output terminal T3 (input / output terminal 110).
  • Each of the two series arm circuits S1B and S2B constitutes an LC parallel resonant circuit.
  • the parallel arm circuit P1B is connected between the connection node of the series arm circuits S1B and S2B and the ground, and includes an inductor L4, capacitors C7 and C8, and a switch SW1.
  • the inductor L4 and the capacitor C8 are connected in series between the connection node and the ground to form an LC series resonant circuit.
  • the capacitor C7 and the switch SW1 are connected in series between the connection node of the inductor L4 and the capacitor C8 and the ground to form a first impedance variable circuit.
  • the wiring A connected to the input / output terminal T1, the inductor L2 and the capacitor C5 and constituting one end region of the first path, the input / output terminal T3, the inductor L3 and the capacitor C6 connected to the first path Wiring B constituting another end region, and wiring C connected to capacitor C 7 and switch SW 1 and constituting a partial region of the second path are formed in a multilayer substrate in which a plurality of dielectric layers are stacked.
  • the wiring A and the wiring B of the low pass filter 11L are formed in a dielectric layer different from the dielectric layer in which the wiring C is formed, and the wiring A and the wiring B, the wiring C, and the wiring C are viewed in plan view of the multilayer substrate.
  • the high pass filter 12L includes series arm circuits S1C and S2C and a parallel arm circuit P1C.
  • the series arm circuit S1C includes a capacitor C1 connected in series.
  • the series arm circuit S2C includes a capacitor C2 connected in series.
  • the series arm circuits S1C and S2C are connected in series with each other in a path connecting the input / output terminal T1 (common terminal 100) and the input / output terminal T2 (input / output terminal 120).
  • the parallel arm circuit P1C is connected between the connection node of the series arm circuits S1C and S2C and the ground, and includes an inductor L1, capacitors C3 and C4, and a switch SW2.
  • the inductor L1 and the capacitor C4 are connected in series between the connection node and the ground to form an LC series resonant circuit.
  • the capacitor C3 and the switch SW2 are connected in series between the connection node of the inductor L1 and the capacitor C4 and the ground to form a second impedance variable circuit.
  • the wiring A connected to the input / output terminal T1 and the capacitor C1 and constituting one end region of the first path, the input / output terminal T2 and the capacitor C2 connected to the other end region of the first path The wiring B to be configured and the wiring C connected to the capacitor C3 and the switch SW2 and constituting a partial region of the second path are formed in a multilayer substrate in which a plurality of dielectric layers are stacked.
  • the wiring A and the wiring B of the high-pass filter 12L are formed in a dielectric layer different from the dielectric layer in which the wiring C is formed, and the wiring A and the wiring B, the wiring C, and the wiring C when the multilayer substrate is viewed in plan Are not overlapping.
  • the low pass filter 11L is a first filter
  • the high pass filter 12L is a second filter
  • the input / output terminal 110 is a third input / output terminal
  • the input / output terminal 120 is a fourth input / output terminal .
  • the low band group is the first frequency band group
  • the high band group is the second frequency band group.
  • FIG. 9B is a graph showing the pass characteristic of the multiplexer 10L according to the third embodiment.
  • the parallel arm circuit P1B includes the capacitors C7 and C8 even when the switch SW1 is conductive (On) by connecting the capacitor C7 in series with the switch SW1. It becomes an LC series resonant circuit of the parallel combined capacitor and the inductor L4. Two attenuation poles are generated by the LC series resonance circuit and the LC parallel resonance of the series arm circuits S1B and S2B (thin solid line in FIG. 9B).
  • the parallel arm circuit P1B becomes an LC series resonant circuit of the inductor L4 and the capacitor C8 and has a resonance point on the high frequency side of the resonant point when the switch SW1 is conductive.
  • the attenuation pole is shifted to a higher frequency side than when the switch SW1 is turned on (thin broken line in FIG. 9B). Therefore, the insertion loss on the high frequency side of the pass band of the low pass filter 11L is reduced.
  • the parallel arm circuit P1C includes the capacitor C3 and the capacitor C3 even when the switch SW2 is conductive (On) by connecting the capacitor C3 to the switch SW2 in series. It becomes an LC series resonant circuit of the parallel combination capacitor of C4 and the inductor L1. One attenuation pole is generated by this LC series resonant circuit (thick solid line in FIG. 9B).
  • the parallel arm circuit P1C becomes an LC series resonant circuit of the inductor L1 and the capacitor C4 and has a resonance point on the high frequency side of the resonant point when the switch SW2 is conductive.
  • the attenuation pole is shifted to a higher frequency side than when the switch SW2 is turned on (thick dashed line in FIG. 9B). For this reason, the attenuation amount of the attenuation band of the high pass filter 12L corresponding to the pass band of the low pass filter 11L is improved.
  • the switch SW1 when the switch SW1 is turned off and the switch SW2 is turned on, the pass band of the high pass filter 12L and the pass band of the low pass filter 11L approach each other.
  • the switch SW1 when the switch SW1 is turned on and the switch SW2 is turned off, the pass band of the high pass filter 12L and the pass band of the low pass filter 11L are separated. In this case, if the switch SW1 is turned on and the switch SW2 is turned off, the isolation between the high pass filter 12L and the low pass filter 11L is improved.
  • the switches SW1 and SW2 are made conductive. As a result, the pass bands of the high pass filter 12L and the low pass filter 11L both shift to the low frequency side. Conversely, (2) in the case of the CA mode of Band1 and Band7, the switches SW1 and SW2 are rendered non-conductive. As a result, the pass bands of the high pass filter 12L and the low pass filter 11L both shift to the high frequency side. (3) In the case of the CA mode of Band3 and Band7, the switch SW1 is turned on and the switch SW2 is turned off.
  • the pass band of the high pass filter 12L is shifted to the high frequency side, and the pass band of the low pass filter 11L is shifted to the low frequency side.
  • the switch SW1 is nonconductive and the switch SW2 is conductive. Thereby, the pass band of the high pass filter 12L is shifted to the low frequency side, and the pass band of the low pass filter 11L is shifted to the high frequency side.
  • FIG. 10A is a perspective view illustrating a mounting configuration of the multiplexer 10L according to the third embodiment.
  • FIG. 10B is a laminated diagram showing conductor patterns of respective layers constituting the multiplexer 10L according to the third embodiment.
  • FIG. 10A shows the arrangement of the circuit elements and wirings which are formed on the multilayer substrate 70 and which constitute the multiplexer 10L according to the third embodiment.
  • the multilayer substrate 70 is a laminate in which eight dielectric layers 701 to 708 on which conductor patterns are formed are stacked in a direction perpendicular to the main surface of the multilayer substrate 70 (Z-axis direction in FIG. 10B).
  • the number of dielectric layers of the multilayer substrate 70 is not limited to eight, and may be an arbitrary number of two or more.
  • the inductors L1 to L4 are formed on the dielectric layer 701, and are formed on the upper surface (first main surface) of the multilayer substrate 70.
  • Capacitors C 1, C 2, C 3, C 5, C 6 and C 7 are formed in dielectric layers 703 and 704.
  • the wiring C is formed in the dielectric layers 701 to 702.
  • Dielectric layers 703 and 704 are lower than dielectric layer 701 and upper than dielectric layer 708.
  • Capacitors C 1, C 2, C 3, C 5, C 6 and C 7 are not limited to being formed in dielectric layers 703 and 704, and are lower layers than dielectric layer 701 and more than dielectric layer 708. It may be formed in the upper layer.
  • Capacitors C 4 and C 8 are formed in dielectric layer 707.
  • the input / output terminals T1, T2 and T3 are formed in the dielectric layer 708, and are formed on the lower surface (second main surface) of the multilayer substrate 70.
  • the wiring A and the wiring B are formed in the dielectric layers 704 to 708. That is, the wiring A and the wiring B, and the wiring C are formed in different layers.
  • the wiring A and the wiring B do not overlap with the wiring C.
  • the occurrence of unnecessary electromagnetic field coupling between the wiring A and the wiring B and the wiring C can be suppressed.
  • the multiplexer 10L occurrence of an unintended impedance change can be suppressed, so that low transmission loss in the pass band and high attenuation in the attenuation band can be secured.
  • the first variable impedance circuit and the second variable impedance circuit are disposed in the parallel arm circuits P1B and P1C. Therefore, the transmission loss of the first path in which the series arm circuits S1B, S2B, S1C and S2C are arranged is an influence of the on resistance of the switches SW1 and SW2 caused by the first impedance variable circuit and the second impedance variable circuit. It is possible to suppress deterioration due to
  • the input / output terminals T1, T2 and T3 are disposed on the lower surface (second main surface) of the multilayer substrate 70, and the switches SW1 and SW2 are disposed on the upper surface (first main surface) of the multilayer substrate 70.
  • the wiring A and the wiring B connected to the input / output terminals T1, T2 or T3 are disposed on the second main surface side of the multilayer substrate 70, and the first impedance variable circuit and the second impedance variable circuit are disposed.
  • the wires C arranged in two paths can be arranged on the first main surface side of the multilayer substrate 70. Therefore, even if the wires A and B and the wires C are disposed in different dielectric layers, the wire length of each wire can be shortened, so that the transmission loss of the multiplexer 10L can be reduced.
  • the switches SW1 and SW2 which are variable elements constituting the first impedance variable circuit and the second impedance variable circuit are formed on the first main surface, the switches SW1 and SW2 can be formed of surface mount elements. For this reason, compared with the switch element comprised using each dielectric material layer of the multilayer substrate 70, ON resistance can be reduced. Further, when the first and second variable impedance circuits are configured by variable inductors or variable capacitors as shown in (b) and (e) of FIG. 1B, each dielectric of the multilayer substrate 70 The Q factor can be increased compared to a variable inductor or variable capacitor configured with layers. This makes it possible to improve the pass characteristic of the multiplexer 10L.
  • each of the series arm circuits S1B, S2B, S1C and S2C and the parallel arm circuits P1B and P1C includes one or more capacitors.
  • FIG. 10B it is desirable that the capacitor C5 of the series arm circuit S1B and the capacitor C6 of the series arm circuit S2B do not overlap the capacitors C7 and C8 of the parallel arm circuit P1B in the plan view. Further, it is desirable that the capacitor C1 of the series arm circuit S1C and the capacitor C2 of the series arm circuit S2C do not overlap with the capacitors C3 and C4 of the parallel arm circuit P1C.
  • the multiplexer 10L that performs CA between the so-called low band group and the high band group, even if the selected frequency band changes, lower transmission loss in the pass band and higher attenuation amount in the attenuation band can be obtained. It is possible to suppress the deterioration of the insertion loss or the branching characteristic while maintaining it.
  • FIG. 11A is a circuit configuration diagram of a high frequency front end circuit 50M and its peripheral circuits according to the first modification of the third embodiment.
  • the high frequency front end circuit 50M is a reception system front end circuit, and the diplexer 60M, the multiplexer 10L, the switches 31L, 32M and 33M, and the filters 21L, 22L, 23L, 24L, 25M and 26M. And receiving amplifiers 41L, 42L, 43L, 44L, 45M and 46M.
  • the high frequency front end circuit 50M according to the first modification has (1) a diplexer 60M disposed between the antenna element 3 and the multiplexer 10L. And (2) that a signal path for transmitting the third frequency band group is added.
  • the high frequency front end circuit 50M according to the first modification will not be described for the same configuration as the high frequency front end circuit 50L according to the third embodiment, and different configurations will be mainly described.
  • the switch 32M has a common terminal and two selection terminals, and the common terminal is connected to the input / output terminal 120.
  • the switch 32M is a SPDT type switch circuit capable of connecting the common terminal to either of the two selection terminals.
  • the diplexer 60M has a high pass filter and a low pass filter, the common terminal is connected to the antenna element 3, the output end of the high pass filter is connected to the common terminal 100 of the multiplexer 10L, and the output end of the low pass filter is connected to the switch 33M ing.
  • the high pass filter of the diplexer 60M is a high pass filter that passes Band1, 3, 7 and 40 and attenuates Band11 (1475.9-1495.9 MHz) and Band21 (1495.9-1510.9 MHz).
  • the low pass filter of the diplexer 60M is a low pass filter that attenuates the Bands 1, 3, 7 and 40 and passes the Bands 11 and 21.
  • the high pass filter of the diplexer 60M passes Band11, 21, 3, 1, 40 and 7 and includes low band group (699-960 MHz, for example Band 20 (transmission band: 832-862 MHz, reception band: 791-821 MHz) Low-pass filters that attenuate Bands 11, 21, 3, 1, 40 and 7 and pass the low band group (including Band 20, for example). It may be.
  • the filter 25M is a band pass filter connected to one selection terminal of the switch 33M and having Band 11 as a pass band.
  • the filter 26M is a band pass filter connected to the other selection terminal of the switch 33M and having Band 21 as a pass band.
  • the receive amplifier 45M is connected to the filter 25M, and the receive amplifier 46M is connected to the filter 26M.
  • Each of the receiving amplifiers 45M and 46M is, for example, a low noise amplifier configured of a transistor or the like.
  • the high frequency front end circuit 50M can be provided in which a low transmission loss in the pass band and a high attenuation amount in the attenuation band are ensured.
  • FIG. 11B is a circuit configuration diagram of a high frequency front end circuit 50N and its peripheral circuits according to the second modification of the third embodiment.
  • the high frequency front end circuit 50N is a reception system front end circuit, and includes diplexers 60M and 61N, multiplexers 10N1, 10N2 and 10N3, switches 31L, 32M and 33M, and filters 21L, 22L and 23L. , 24L, 25M and 26M, and reception amplifiers 41N, 42N and 43N.
  • the high frequency front end circuit 50N according to the modification 2 is different from the high frequency front end circuit 50M according to the modification 1 in the arrangement positions of the multiplexers 10N1 to 10N3.
  • the high frequency front end circuit 50N according to the second modification will not be described as to the same configuration as the high frequency front end circuit 50M according to the first variation, and a description will be made focusing on different configurations.
  • the switch 32M has a common terminal and two selection terminals, and the common terminal is connected to the output end of the high pass filter of the diplexer 61N.
  • the switch 32M is a SPDT type switch circuit capable of connecting the common terminal to either of the two selection terminals.
  • the switch 33M has a common terminal and two selection terminals, and the common terminal is connected to the output end of the low pass filter of the diplexer 60M.
  • the switch 33M is an SPDT switch circuit capable of connecting the common terminal to either of the two selection terminals.
  • the diplexer 60M has a high pass filter and a low pass filter, the common terminal is connected to the antenna element 3, the output end of the high pass filter is connected to the common terminal of the diplexer 61N, and the output end of the low pass filter is connected to the switch 33M There is.
  • the high pass filter of the diplexer 60M is a high pass filter that passes Band1, 3, 7 and 40 and attenuates Band11 and Band21.
  • the low pass filter of the diplexer 60M is a low pass filter that attenuates the Bands 1, 3, 7 and 40 and passes the Bands 11 and 21.
  • the diplexer 61N has a high pass filter and a low pass filter.
  • the output end of the high pass filter is connected to the common terminal of the switch 32M, and the output end of the low pass filter is connected to the common terminal of the switch 31L.
  • the high pass filter of the diplexer 61N is a high pass filter that passes Bands 7 and 40 and attenuates Bands 1 and 3.
  • the low pass filter of the diplexer 61N is a low pass filter that attenuates the Bands 7 and 40 and passes the Bands 1 and 3.
  • the multiplexer 10N1 has the same configuration as the multiplexer 10L according to the present embodiment.
  • the high-pass filter of the multiplexer 10N1 is a high-pass filter with a variable pass characteristic, which passes Band 7 and attenuates Band 40.
  • the low-pass filter of the multiplexer 10N1 is a low-pass filter of variable transmission characteristics type that attenuates the Band 7 and passes the Band 40.
  • the multiplexer 10N2 has the same configuration as the multiplexer 10L according to the present embodiment.
  • the high-pass filter of the multiplexer 10N2 is a high-pass filter with a variable pass characteristic, which passes Band1 and attenuates Band3.
  • the low-pass filter of the multiplexer 10N2 is a low-pass filter of variable transmission characteristics type that attenuates Band1 and passes Band3.
  • the multiplexer 10N3 has the same configuration as the multiplexer 10L according to the present embodiment.
  • the high-pass filter of the multiplexer 10N3 is a high-pass filter of a pass characteristic variable type that passes the Band 21 and attenuates the Band 11.
  • the low-pass filter of the multiplexer 10N3 is a low-pass filter of variable transmission characteristics type that attenuates the Band 21 and passes the Band 11.
  • the reception amplifier 41N is connected to the common terminal of the multiplexer 10N1, the reception amplifier 42N is connected to the common terminal of the multiplexer 10N2, and the reception amplifier 43N is connected to the common terminal of the multiplexer 10N3.
  • Each of the reception amplifiers 41N, 42N, and 43N is, for example, a low noise amplifier configured of a transistor or the like.
  • the multiplexers 10N1 to 10N3 the occurrence of an unintended impedance change can be suppressed, so it is possible to provide the high frequency front end circuit 50N with low transmission loss in the passband and high attenuation in the attenuation band.
  • FIG. 11C is a circuit configuration diagram of the high frequency front end circuit 50P and its peripheral circuits according to the third modification of the third embodiment.
  • the high frequency front end circuit 50P is a reception system front end circuit, and the diplexer 61N, the multiplexer 10P, the switches 31L and 32L, the filters 21L, 22L, 23L, 24L and 25L, and the reception amplifier 41L, 42L, 43L, 44L and 45L.
  • the high frequency front end circuit 50P according to the third modification has (1) a diplexer 61N added, and (2) an arrangement position of the multiplexer 10P. Is different.
  • the high frequency front end circuit 50P according to the third modification will not be described for the same configuration as the high frequency front end circuit 50L according to the third embodiment, and different configurations will be mainly described.
  • the diplexer 61N has a high pass filter and a low pass filter, the common terminal is connected to the antenna element 3, the output end of the high pass filter is connected to the common terminal of the switch 32L, and the output end of the low pass filter is common to the switch 31L It is connected.
  • the high pass filter of the diplexer 61N is a high pass filter that passes Bands 7, 40 and 41 and attenuates Bands 1 and 3.
  • the low pass filter of the diplexer 61N is a low pass filter that attenuates the Bands 7, 40 and 41 and passes the Bands 1 and 3.
  • the multiplexer 10P has the same configuration as the multiplexer 10L according to the present embodiment.
  • the high-pass filter of the multiplexer 10P is a high-pass filter with a variable transmission characteristic, which passes Bands 7, 40 and 41 and attenuates Bands 1 and 3.
  • the low pass filter of the multiplexer 10P is a low pass filter of variable pass characteristic type that attenuates the Bands 7, 40 and 41 and attenuates the Bands 1 and 3.
  • the high frequency front end circuit 50P can be provided in which a low transmission loss in the pass band and a high attenuation amount in the attenuation band are secured.
  • the high frequency circuit, the multiplexer, the high frequency front end circuit, and the communication apparatus according to the present invention have been described above with reference to the embodiment, examples and modifications, but the present invention is not limited to the above embodiments, examples and modifications It is not limited to Other embodiments realized by combining arbitrary components in the above embodiment, examples and modifications, and various modifications that those skilled in the art can think of within the scope of the present invention with respect to the above embodiment
  • the present invention also includes various modifications incorporating the high frequency circuit, the multiplexer, the high frequency front end circuit, and the communication device according to the present invention.
  • the low band group and the high band group described in the above embodiments refer only to a band group having a relatively low frequency and a band group having a relatively high frequency.
  • the combination of low band group / high band group is a combination of any two frequency band groups (the same frequency band group may be) of the following (1) to (5). Can be applied.
  • the number of frequency bands (bands) belonging to each frequency band group may be two or more.
  • a diplexer in which two frequency band groups are demultiplexed is described as an example of the multiplexer, three or more frequency band groups may be demultiplexed.
  • it may be a multiplexer that demultiplexes LB / MLB / MB / HB.
  • an inductor or a capacitor may be connected between each component.
  • the inductor may include a wiring inductor formed by wiring connecting the components.
  • the high frequency front end circuit may be a transmission system circuit.
  • a transmission amplifier circuit such as a power amplifier is disposed instead of the reception amplifier circuit.
  • it may be a high frequency front end circuit provided with both a signal path for reception and a signal path for transmission.
  • each of the high frequency circuit according to the first to third embodiments and the high pass filter and the low pass filter constituting the multiplexer has a configuration having one parallel arm circuit, a plurality of parallel arm circuits are arranged. It is also good. Along with this, three or more series arm circuits may be arranged. By providing a plurality of parallel arm circuits and a plurality of series arm circuits, the number of attenuation poles in the filter pass characteristic can be increased, so that, for example, steepness of the filter characteristic and design freedom of the attenuation band are increased.
  • the present invention is widely applicable to communication devices such as mobile phones as high frequency circuits, multiplexers, high frequency front end circuits and communication devices applicable to multi-band systems.
  • RFIC RF signal processing circuit
  • BBIC Baseband Signal Processing Circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Filters And Equalizers (AREA)
  • Transceivers (AREA)

Abstract

高周波回路（２）は、多層基板（７０）と、多層基板（７０）に形成された入出力端子（Ｔ１およびＴ２）を結ぶ第１経路に形成された直列腕回路（Ｓ１およびＳ２）と、第１経路上のノードとグランドとを結ぶ第２経路に配置された並列腕回路（Ｐ１）と、多層基板（７０）に形成され、入出力端子（Ｔ１）に接続され、第１経路の一部を構成する配線Ａと、多層基板（７０）に形成され、入出力端子（Ｔ２）に接続され、第１経路の一部を構成する配線Ｂと、多層基板（７０）に形成され、第２経路の一部を構成する配線Ｃとを備え、並列腕回路（Ｐ１）は、インピーダンス可変回路（６０）を含み、配線Ａおよび配線Ｂは、配線Ｃが形成された多層基板（７０）の層と異なる層に形成されており、多層基板（７０）を平面視した場合、配線Ｃは、配線Ａおよび配線Ｂと重ならない。

Description

高周波回路、マルチプレクサ、高周波フロントエンド回路および通信装置
　本発明は、高周波回路、マルチプレクサ、高周波フロントエンド回路および通信装置に関する。
　近年の移動体通信端末には、一端末で複数の周波数帯域に対応する、いわゆるマルチバンド化が要求され、当該移動体通信端末において高周波信号を伝送するフロントエンド回路にもマルチバンド化が要求されている。これに伴い、各周波数帯域の信号品質を確保すべく、フロントエンド回路には、周波数帯域の選択に応じて通過特性を可変させるフィルタが要求される。
　特許文献１には、第１入出力端子と第２入出力端子とを結ぶ経路に配置された２つの直列回路と、当該経路上のノードとグランドとの間に配置された並列回路とを有する高周波モジュールが開示されている。２つの直列回路および並列回路のそれぞれは、受動素子および可変容量素子を有している。直列回路および並列回路の可変容量素子を可変することで、使用バンドに応じたインピーダンス整合をとることにより、通過特性に優れた可変型フィルタを有する高周波モジュールを実現している。
特許第５７７３０９６号公報
　しかしながら、特許文献１に開示された高周波モジュールでは、第１入出力端子と第１の直列回路とを結ぶ第１の配線、または、第２入出力端子と第２の直列回路とを結ぶ配線と、並列回路の可変容量素子に接続された配線とが近接すると、両配線間に不要な電磁界結合が発生する。この場合、第１入出力端子と第２入出力端子との間を通過する高周波信号の伝送特性が劣化するという問題がある。
　そこで、本発明は、上記課題を解決するためになされたものであって、伝送特性に優れた通過特性可変型の高周波回路、マルチプレクサ、高周波フロントエンド回路および通信装置を提供することを目的とする。
　上記目的を達成するために、本発明の一態様に係る高周波回路は、多層基板と、前記多層基板の表面に形成された第１入出力端子および第２入出力端子と、前記多層基板に形成され、前記第１入出力端子と前記第２入出力端子とを結ぶ第１経路に直列配置された第１直列腕回路および第２直列腕回路と、前記第１経路上のノードとグランドとを結ぶ第２経路に配置された並列腕回路と、前記多層基板に形成され、前記第１入出力端子に接続され、前記第１経路の一部を構成する第１配線と、前記多層基板に形成され、前記第２入出力端子に接続され、前記第１経路の一部を構成する第２配線と、前記多層基板に形成され、前記第２経路の一部を構成する第３配線と、を備え、前記並列腕回路は、前記第１入出力端子と前記第２入出力端子との間の高周波信号の伝送特性を可変させる第１インピーダンス可変回路を含み、前記第１配線および前記第２配線は、前記第３配線が形成された前記多層基板の層と異なる層に形成されており、前記多層基板を平面視した場合、前記第３配線は、前記第１配線および前記第２配線と重ならない。
　上記構成によれば、第１経路を構成する第１配線および第２配線と、第２経路を構成する第３配線とが多層基板の別層に形成され、かつ、それらが上記平面視において重複しないように配置されているので、第１配線および第２配線と第３配線との間での不要な電磁界結合の発生を抑制できる。これにより、上記高周波回路において、意図しないインピーダンス変化の発生を抑制できるので、通過帯域における低い伝送損失および減衰帯域における高い減衰量を確保できる。よって、伝送特性に優れた通過特性可変型の高周波回路を提供できる。
　また、第１インピーダンス可変回路は、例えば、オン抵抗を有するスイッチ素子やＱ値が低い可変キャパシタなどで構成されるが、第１インピーダンス可変回路は並列腕回路に配置されている。このため、直列腕回路が配置された第１経路の伝送損失が、第１インピーダンス可変回路のオン抵抗およびキャパシタのＱ値低下の影響により劣化することを抑制できる。
　また、前記並列腕回路は、前記ノードとグランドとの間に直列接続されたインダクタおよびキャパシタで構成されたＬＣ直列共振回路を備えてもよい。
　これにより、ＬＣ直列共振回路により発生する共振点の有無および共振点の周波数変化が可能となる。このため、上記高周波回路の通過特性において、減衰極の有無、または、当該減衰極の周波数を可変することができるので、（１）上記高周波回路の通過帯域の周波数、（２）上記高周波回路の通過帯域の急峻性、および（３）上記高周波回路の減衰帯域の周波数、を変化させることが可能となる。
　また、前記並列腕回路は、前記ノードとグランドとの間に配置された弾性波共振子を備えてもよい。
　これにより、並列腕回路により発生する共振点の有無および共振点の周波数変化が可能となる。このため、上記高周波回路の通過特性において、減衰極の有無、または、当該減衰極の周波数を可変することができるので、（１）上記高周波回路の通過帯域の周波数、（２）上記高周波回路の通過帯域の急峻性、および（３）上記高周波回路の減衰帯域の周波数、を変化させることが可能となる。
　また、前記多層基板は、互いに背向する第１主面および第２主面を有し、前記第１インピーダンス可変回路は、スイッチ素子または可変キャパシタである可変素子を有し、前記可変素子は、前記第１主面に形成され、前記第１入出力端子および前記第２入出力端子は、前記第２主面に形成されていてもよい。
　これにより、第１入出力端子または第２入出力端子に接続される第１配線および第２配線を多層基板の第２主面側に配置し、第１インピーダンス可変回路が配置される第２経路に配置された第３配線を多層基板の第１主面側に配置できる。よって、第１配線および第２配線と第３配線とを異なる層に配置させても、各配線の配線長を短くできるので、高周波回路の伝送損失を低減できる。
　また、第１インピーダンス可変回路を構成する可変素子は、第１主面に形成されるので、可変素子を表面実装型の素子で構成できる。このため、可変素子がスイッチ素子である場合にはオン抵抗を低減でき、また、可変素子が可変キャパシタである場合にはＱ値を高めることができる。これにより、高周波回路の通過特性を向上させることが可能となる。
　また、前記第１配線は、前記第１入出力端子と前記第１直列腕回路とを接続し、前記第２配線は、前記第２入出力端子と前記第２直列腕回路とを接続し、前記第１直列腕回路、前記第２直列腕回路、および前記並列腕回路は、それぞれ、１以上のキャパシタを含み、前記平面視において、前記第１直列腕回路が有する前記１以上のキャパシタおよび前記第２直列腕回路が有する前記１以上のキャパシタは、前記並列腕回路が有する前記１以上のキャパシタと重ならなくてもよい。
　上記構成によれば、第１直列腕回路および第２直列腕回路を構成するキャパシタと、並列腕回路を構成するキャパシタとが上記平面視において重複しないように配置されているので、第１直列腕回路および第２直列腕回路と並列腕回路との間での不要な寄生容量の発生を抑制できる。これにより、上記高周波回路において、意図しないインピーダンス変化の発生を抑制できるので、通過帯域における低い伝送損失および減衰帯域における高い減衰量を確保できる。
　また、本発明の一態様に係るマルチプレクサは、第１周波数帯域群に属する第１周波数帯域および第２周波数帯域の一方の高周波信号と、第２周波数帯域群に属する第３周波数帯域の高周波信号と、を同時に伝送することが可能であり、前記第１周波数帯域の高周波信号と前記第２周波数帯域の高周波信号とを排他的に伝送するマルチプレクサであって、第１共通端子、第３入出力端子、および、第４入出力端子と、前記第１共通端子が前記第１入出力端子に接続され、前記第３入出力端子が前記第２入出力端子に接続され、前記第１周波数帯域群の周波数範囲を通過帯域とし、前記第２周波数帯域群の周波数範囲を減衰帯域とする、請求項１～４のいずれか１項に記載の高周波回路からなる第１フィルタと、前記第１共通端子と前記第４入出力端子との間に配置され、前記第２周波数帯域群の周波数範囲を通過帯域とし、前記第１周波数帯域群の周波数範囲を減衰帯域とする第２フィルタと、を備え、前記第１フィルタは、第１スイッチ素子を有する前記第１インピーダンス可変回路を備え、前記第１インピーダンス可変回路のインピーダンス変化により、前記第１フィルタの通過帯域および減衰帯域の少なくとも一方が可変する。
　例えば、（１）第１周波数帯域群に属する第１周波数帯域と、第２周波数帯域群に属する第３周波数帯域とを同時使用する場合と、（２）第１周波数帯域群に属する第２周波数帯域と、第２周波数帯域群に属する第３周波数帯域とを同時使用する場合と、では、同時使用する２つの周波数帯域の周波数間隔が異なる。
　上記構成によれば、第１インピーダンス可変回路のインピーダンス変化により、第１フィルタの通過帯域および減衰帯域の少なくとも一方が低損失および高減衰を維持したまま可変するので、例えば、（１）同時使用する２つの周波数帯域の周波数間隔が小さい場合には、第１フィルタの通過帯域を第２フィルタの通過帯域に近づけることにより、第１フィルタの通過帯域における、第２フィルタの通過帯域側の挿入損失の劣化を抑制できる。また、例えば、（２）同時使用する２つの周波数帯域の周波数間隔が大きい場合には、第１フィルタの通過帯域と第２フィルタの通過帯域との間に位置する第１フィルタの減衰帯域を、第１フィルタの通過帯域に近づけることにより、第１フィルタと第２フィルタとのアイソレーションを向上できる。
　よって、いわゆる第１周波数帯域群と第２周波数帯域群との間でキャリアアグリゲーション（ＣＡ）を実行するマルチプレクサにおいて、選択される周波数帯域が変わっても、挿入損失または分波特性の劣化を抑制できる。
　また、前記第１周波数帯域群は、前記第１周波数帯域および前記第２周波数帯域を含み、前記第２周波数帯域群は、前記第３周波数帯域および第４周波数帯域を含み、前記マルチプレクサは、（１）前記第１周波数帯域の高周波信号と前記第２周波数帯域の高周波信号とを排他的に伝送し、（２）前記第３周波数帯域の高周波信号と前記第４周波数帯域の高周波信号とを排他的に伝送し、（３）前記第１周波数帯域および前記第２周波数帯域の一方の高周波信号と、前記第３周波数帯域および前記第４周波数帯域の一方の高周波信号と、を同時に伝送することが可能であり、前記第２フィルタは、前記第１共通端子と前記第４入出力端子との間の高周波信号の伝送特性を可変させる第２インピーダンス可変回路を備え、前記第２インピーダンス可変回路のインピーダンス変化により、前記第２フィルタの通過帯域および減衰帯域の少なくとも一方が可変してもよい。
　例えば、（１）第２周波数帯域群に属する第３周波数帯域と、第１周波数帯域群に属する第１周波数帯域とを同時使用する場合と、（２）第２周波数帯域群に属する第４周波数帯域と、第１周波数帯域群に属する第１周波数帯域とを同時使用する場合とでは、同時使用する２つの周波数帯域の周波数間隔が異なる。
　上記構成によれば、第２インピーダンス可変回路のインピーダンス変化により、第２フィルタの通過帯域および減衰帯域の少なくとも一方が低損失および高減衰を維持したまま可変するので、例えば、（１）同時使用する２つの周波数帯域の周波数間隔が小さい場合には、第２フィルタの通過帯域を第１フィルタの通過帯域に近づけることにより、第２フィルタの通過帯域における、第１フィルタの通過帯域側の挿入損失の劣化を抑制できる。また、例えば、（２）同時使用する２つの周波数帯域の周波数間隔が大きい場合には、第２フィルタの通過帯域と第１フィルタの通過帯域との間に位置する第２フィルタの減衰帯域を、第２フィルタの通過帯域に近づけることにより、第１フィルタと第２フィルタとのアイソレーションを向上できる。
　また、第１フィルタおよび第２フィルタの双方を周波数可変とすることで、第１周波数帯域および第２周波数帯域のいずれかと、第３周波数帯域および第４周波数帯域のいずれかとによるＣＡにおいて、いずれの組み合わせが選択された場合であっても、第１フィルタおよび第２フィルタの通過帯域および減衰帯域を最適化できる。
　よって、いわゆる第１周波数帯域群と第２周波数帯域群との間でＣＡを実行するマルチプレクサにおいて、選択される周波数帯域が変わっても、挿入損失またはアイソレーションの劣化を抑制できる。
　また、本発明の一態様に係る高周波フロントエンド回路は、上記記載のマルチプレクサと、第２共通端子、第１選択端子および第２選択端子を有し、前記第２共通端子が前記第３入出力端子に接続された第３スイッチと、前記第１選択端子に接続され、前記第１周波数帯域を通過帯域とする第３フィルタと、前記第２選択端子に接続され、前記第２周波数帯域を通過帯域とする第４フィルタと、前記第４入出力端子に接続され、前記第３周波数帯域を通過帯域とする第５フィルタと、前記第３フィルタおよび前記第４フィルタに接続された第１増幅回路と、前記第５フィルタに接続された第２増幅回路と、を備える。
　また、本発明の一態様に係る高周波フロントエンド回路は、上記記載のマルチプレクサと、第３共通端子、第３選択端子および第４選択端子を有し、前記第３共通端子が前記第４入出力端子に接続された第４スイッチと、前記第１選択端子に接続され、前記第１周波数帯域を通過帯域とする第３フィルタと、前記第２選択端子に接続され、前記第２周波数帯域を通過帯域とする第４フィルタと、前記第３選択端子に接続され、前記第３周波数帯域を通過帯域とする第５フィルタと、前記第４選択端子に接続され、前記第４周波数帯域を通過帯域とする第６フィルタと、前記第３フィルタおよび前記第４フィルタに接続された第１増幅回路と、前記第５フィルタおよび前記第６フィルタに接続された第２増幅回路と、を備える。
　これらにより、上記高周波回路において、意図しないインピーダンス変化の発生を抑制できるので、通過帯域における低い伝送損失および減衰帯域における高い減衰量が確保された高周波フロントエンド回路を提供できる。
　また、本発明の一態様に係る通信装置は、アンテナ素子で受信される高周波信号を処理するＲＦ信号処理回路と、前記アンテナ素子と前記ＲＦ信号処理回路との間で前記高周波信号を伝達する上記記載の高周波フロントエンド回路と、を備える。
　これにより、上記高周波回路において、意図しないインピーダンス変化の発生を抑制できるので、通過帯域における低い伝送損失および減衰帯域における高い減衰量が確保された通信装置を提供できる。
　本発明によれば、伝送特性に優れた通過特性可変型の高周波回路、マルチプレクサ、高周波フロントエンド回路および通信装置を提供することができる。
図１Ａは、実施の形態１に係る高周波回路の回路構成図である。 図１Ｂは、実施の形態１に係る高周波回路が有する並列腕回路の回路構成例を示す図である。 図１Ｃは、実施の形態１の変形例に係る高周波回路が有する並列腕回路の回路構成例を示す図である。 図２Ａは、実施例１に係る高周波回路の回路構成図である。 図２Ｂは、実施例１に係る高周波回路の実装構成を表す斜視図である。 図３Ａは、並列腕回路のみに可変容量素子を有し、不要結合がない高周波回路の回路構成図である。 図３Ｂは、並列腕回路のみに可変容量素子を有し、不要結合がある高周波回路の回路構成図である。 図３Ｃは、並列腕回路および直列腕回路に可変容量素子を有し、不要結合がある高周波回路の回路構成図である。 図４は、不要結合の有無による高周波回路の通過特性を比較したグラフである。 図５Ａは、変形例１に係る高周波回路の実装構成を表す斜視図である。 図５Ｂは、変形例２に係る高周波回路の実装構成を表す斜視図である。 図５Ｃは、変形例３に係る高周波回路の実装構成を表す斜視図である。 図５Ｄは、変形例４に係る高周波回路の実装構成を表す斜視図である。 図５Ｅは、変形例５に係る高周波回路の実装構成を表す斜視図である。 図６Ａは、実施の形態２に係る通信装置の回路構成図である。 図６Ｂは、実施の形態２に係るマルチプレクサの通過特性とＣＡモードとの関係を示す図である。 図７Ａは、実施例２に係るマルチプレクサおよびその周辺回路の回路構成図である。 図７Ｂは、実施例２に係るマルチプレクサのローパスフィルタの通過特性を示すグラフである。 図８は、実施の形態３に係る高周波フロントエンド回路およびその周辺回路の回路構成図である。 図９Ａは、実施例３に係るマルチプレクサの回路構成図である。 図９Ｂは、実施例３に係るマルチプレクサの通過特性を示すグラフである。 図１０Ａは、実施例３に係るマルチプレクサの実装構成を表す斜視図である。 図１０Ｂは、実施例３に係るマルチプレクサを構成する各層の導体パターンを示す積層図である。 図１１Ａは、実施の形態３の変形例１に係る高周波フロントエンド回路およびその周辺回路の回路構成図である。 図１１Ｂは、実施の形態３の変形例２に係る高周波フロントエンド回路およびその周辺回路の回路構成図である。 図１１Ｃは、実施の形態３の変形例３に係る高周波フロントエンド回路およびその周辺回路の回路構成図である。
　以下、本発明の実施の形態について、実施例、変形例、および図面を用いて詳細に説明する。なお、以下で説明する実施例および変形例は、いずれも包括的または具体的な例を示すものである。以下の実施例および変形例で示される数値、形状、材料、構成要素、構成要素の配置および接続形態などは、一例であり、本発明を限定する主旨ではない。以下の実施例および変形例における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさまたは大きさの比は、必ずしも厳密ではない。
　（実施の形態１）
　［１．１　高周波回路の構成］
　図１Ａは、実施の形態１に係る高周波回路２の回路構成図である。同図に示された高周波回路２は、入出力端子Ｔ１およびＴ２と、直列腕回路Ｓ１およびＳ２と、並列腕回路Ｐ１と、を備える。
　直列腕回路Ｓ１は、入出力端子Ｔ１（第１入出力端子）と入出力端子Ｔ２（第２入出力端子）とを結ぶ第１経路に配置された第１直列腕回路である。また、直列腕回路Ｓ２は、入出力端子Ｔ１と入出力端子Ｔ２とを結ぶ第１経路に配置された第２直列腕回路である。直列腕回路Ｓ１と直列腕回路Ｓ２とは、第１経路に直列配置され、インダクタおよびキャパシタなどの受動素子で構成されている。
　並列腕回路Ｐ１は、第１経路上のノードｘ１とグランドとを結ぶ第２経路に配置されている。並列腕回路Ｐ１は、インピーダンス可変回路６０を有する。インピーダンス可変回路６０は、入出力端子Ｔ１と入出力端子Ｔ２との間の高周波信号の伝送特性を可変させる第１インピーダンス可変回路である。
　高周波回路２は、さらに、入出力端子Ｔ１に接続され、第１経路の一部（一の端部領域）を構成する配線Ａ（第１配線）と、入出力端子Ｔ２に接続され、第１経路の一部（他の端部領域）を構成する配線Ｂ（第２配線）と、第２経路の一部（一部領域）を構成する配線Ｃ（第３配線）と、を備える。なお、配線Ｃは、より具体的には、インピーダンス可変回路６０の内部配線、または、インピーダンス可変回路６０に接続された配線である。
　ここで、配線Ａ、配線Ｂ、および配線Ｃは、複数の誘電体層が積層されて構成された多層基板に形成されており、配線Ａおよび配線Ｂは、配線Ｃが形成された誘電体層と異なる誘電体層に形成されており、当該多層基板を平面視した場合、配線Ａおよび配線Ｂと、配線Ｃとは、重なっていない。
　上記構成によれば、第１経路を構成する配線Ａおよび配線Ｂと、第２経路を構成する配線Ｃとが、多層基板の別層に形成され、かつ、多層基板を平面視した場合に重複しないように配置されているので、配線Ａおよび配線Ｂと、配線Ｃとの間での不要な電磁界結合の発生を抑制できる。これにより、高周波回路２において、意図しないインピーダンス変化の発生を抑制できるので、通過帯域における低い伝送損失および減衰帯域における高い減衰量を確保できる。よって、伝送特性に優れた通過特性可変型の高周波回路２を提供できる。
　なお、本明細書における「電磁界結合」とは、（１）一の配線により形成された電界と他の配線により形成された電界との結合、（２）一の配線により形成された磁界と他の配線により形成された磁界との結合、および（３）一の配線により形成された電磁界と他の配線により形成された電磁界との結合、を含むものと定義される。
　図１Ｂは、実施の形態１に係る高周波回路２が有する並列腕回路Ｐ１の回路構成例を示す図である。
　同図の（ａ）に示された並列腕回路Ｐ１は、キャパシタＣ１と、インダクタＬ１およびＬ２と、スイッチＳＷ１と、を備える。キャパシタＣ１とインダクタＬ１とは、ノードｘ１とグランドとの間に直列接続され、ＬＣ直列共振回路を構成している。インダクタＬ２とスイッチＳＷ１とは、キャパシタＣ１とインダクタＬ１との接続ノードとグランドとの間に直列接続され、インピーダンス可変回路６０ａを構成している。この構成によれば、スイッチＳＷ１を導通（オン）状態および非導通（オフ）状態で切り替えることにより、並列腕回路Ｐ１の共振周波数が可変する。言い換えれば、スイッチＳＷ１をオン状態およびオフ状態で切り替えることにより、並列腕回路Ｐ１のインピーダンスが可変する。
　なお、本明細書における「ＬＣ直列共振回路」とは、互いに直列接続されたインダクタおよびキャパシタを有する回路であって、当該インダクタが有するインダクタンスおよび当該キャパシタが有するキャパシタンスにより規定された共振が発生する回路と定義される。なお、インダクタおよびキャパシタは、ＳＭＤなどのチップ部品のみならず、多層基板内の平面コイルで構成されたもの、多層基板内の対向電極および誘電体で構成されたものなども含まれる。また、キャパシタとインダクタとの接続ノードに、スイッチなどの回路素子が接続されている場合も、ＬＣ直列共振回路に含まれる。
　同図の（ｂ）に示された並列腕回路Ｐ１は、キャパシタＣ１と、可変インダクタＬｖと、を備える。キャパシタＣ１と可変インダクタＬｖとは、ノードｘ１とグランドとの間に直列接続され、ＬＣ直列共振回路を構成している。可変インダクタＬｖは、インピーダンス可変回路６０ｂを構成している。この構成によれば、可変インダクタＬｖのインダクタンス値を可変することにより、並列腕回路Ｐ１の共振周波数が可変する。言い換えれば、可変インダクタＬｖのインダクタンス値を可変することにより、並列腕回路Ｐ１のインピーダンスが可変する。
　同図の（ｃ）に示された並列腕回路Ｐ１は、キャパシタＣ１と、インダクタＬ１およびＬ２と、スイッチＳＷ１と、を備える。キャパシタＣ１、スイッチＳＷ１、およびインダクタＬ１は、ノードｘ１とグランドとの間に、この順で直列接続されている。また、キャパシタＣ１、スイッチＳＷ１、およびインダクタＬ２は、ノードｘ１とグランドとの間に、この順で直列接続されている、キャパシタＣ１とインダクタＬ１またはＬ２とは、スイッチＳＷ１の導通により、ＬＣ直列共振回路を構成している。インダクタＬ１およびＬ２とスイッチＳＷ１とは、インピーダンス可変回路６０ｃを構成している。この構成によれば、スイッチＳＷ１の導通状態を切り替えることにより、並列腕回路Ｐ１の共振周波数が可変する。言い換えれば、スイッチＳＷ１の導通状態を切り替えることにより、並列腕回路Ｐ１のインピーダンスが可変する。
　同図の（ｄ）に示された並列腕回路Ｐ１は、インダクタＬ１と、キャパシタＣ１およびＣ２と、スイッチＳＷ１と、を備える。インダクタＬ１とキャパシタＣ１とは、ノードｘ１とグランドとの間に直列接続され、ＬＣ直列共振回路を構成している。キャパシタＣ２とスイッチＳＷ１とは、インダクタＬ１とキャパシタＣ１との接続ノードとグランドとの間に直列接続され、インピーダンス可変回路６０ｄを構成している。この構成によれば、スイッチＳＷ１をオン状態およびオフ状態で切り替えることにより、並列腕回路Ｐ１の共振周波数が可変する。言い換えれば、スイッチＳＷ１をオン状態およびオフ状態で切り替えることにより、並列腕回路Ｐ１のインピーダンスが可変する。
　同図の（ｅ）に示された並列腕回路Ｐ１は、インダクタＬ１と、可変キャパシタＣｖと、を備える。インダクタＬ１と可変キャパシタＣｖとは、ノードｘ１とグランドとの間に直列接続され、ＬＣ直列共振回路を構成している。可変キャパシタＣｖは、インピーダンス可変回路６０ｅを構成している。この構成によれば、可変キャパシタＣｖの容量値を可変することにより、並列腕回路Ｐ１の共振周波数が可変する。言い換えれば、可変キャパシタＣｖの容量値を可変することにより、並列腕回路Ｐ１のインピーダンスが可変する。
　同図の（ｆ）に示された並列腕回路Ｐ１は、インダクタＬ１と、キャパシタＣ１およびＣ２と、スイッチＳＷ１と、を備える。インダクタＬ１、スイッチＳＷ１、およびキャパシタＣ１は、ノードｘ１とグランドとの間に、この順で直列接続されている。また、インダクタＬ１、スイッチＳＷ１、およびキャパシタＣ２は、ノードｘ１とグランドとの間に、この順で直列接続されている、インダクタＬ１とキャパシタＣ１またはＣ２とは、スイッチＳＷ１の導通により、ＬＣ直列共振回路を構成している。キャパシタＣ１およびＣ２とスイッチＳＷ１とは、インピーダンス可変回路６０ｆを構成している。この構成によれば、スイッチＳＷ１の導通状態を切り替えることにより、並列腕回路Ｐ１の共振周波数が可変する。言い換えれば、スイッチＳＷ１の導通状態を切り替えることにより、並列腕回路Ｐ１のインピーダンスが可変する。
　なお、本実施の形態に係る並列腕回路Ｐ１は、図１Ｂの（ａ）～（ｆ）に示された回路構成には限定されない。並列腕回路Ｐ１は、入出力端子Ｔ１と入出力端子Ｔ２との間の高周波信号の伝送特性を可変させるインピーダンス可変回路を含む回路であれば、その回路構成は任意である。
　上記のインピーダンス可変回路６０ａ～６０ｆのように、インピーダンス可変回路６０は、例えば、スイッチＳＷ１、可変キャパシタＣｖおよび可変インダクタＬｖなどで構成されるが、インピーダンス可変回路６０は並列腕回路Ｐ１に配置される。このため、直列腕回路Ｓ１およびＳ２が配置された第１経路の伝送損失が、インピーダンス可変回路６０のスイッチＳＷ１に起因するオン抵抗、ならびに可変キャパシタおよび可変インダクタに起因するＱ値低下の影響により劣化することを抑制できる。
　図１Ｃは、実施の形態１の変形例に係る高周波回路２Ｃが有する並列腕回路Ｐ１の回路構成例を示す図である。
　同図に示された並列腕回路Ｐ１は、弾性波共振子Ａ１と、インピーダンス可変回路６０と、を備える。弾性波共振子Ａ１とインピーダンス可変回路６０とは、ノードｘ１とグランドとの間に直列接続されている。
　高周波回路２Ｃのインピーダンス可変回路６０は、例えば、図１Ｂに示されたインピーダンス可変回路６０ａ～６０ｆが適用され、インダクタ、キャパシタおよびスイッチなどで構成され、それらの接続は直列接続および並列接続のいずれであってもよい。
　本変形例の上記構成によれば、第１経路を構成する配線Ａおよび配線Ｂと、第２経路を構成する配線Ｃとが、多層基板の別層に形成され、かつ、多層基板を平面視した場合に重複しないように配置されているので、配線Ａおよび配線Ｂと、配線Ｃとの間での不要な電磁界結合の発生を抑制できる。これにより、高周波回路２Ｃにおいて、意図しないインピーダンス変化の発生を抑制できるので、通過帯域における低い伝送損失および減衰帯域における高い減衰量を確保できる。よって、伝送特性に優れた通過特性可変型の高周波回路２Ｃを提供できる。
　図２Ａは、実施例１に係る高周波回路２Ａの回路構成図である。同図に示された高周波回路２Ａは、実施の形態１に係る高周波回路２の具体的回路構成例であり、入出力端子Ｔ１およびＴ２と、直列腕回路Ｓ１およびＳ２と、並列腕回路Ｐ１と、を備える。以下、実施例１に係る高周波回路２Ａについて、実施の形態１に係る高周波回路２の説明で記載されていない構成に絞って説明する。
　直列腕回路Ｓ１は、第１経路に直列配置されたキャパシタＣ１を有する。直列腕回路Ｓ２は、第１経路に直列配置されたキャパシタＣ２を有する。
　並列腕回路Ｐ１は、インダクタＬ１と、キャパシタＣ３およびＣ４と、スイッチＳＷ１と、を備える。インダクタＬ１とキャパシタＣ４とは、ノードｘ１とグランドとの間に直列接続され、ＬＣ直列共振回路を構成している。キャパシタＣ３とスイッチＳＷ１とは、インダクタＬ１とキャパシタＣ４との接続ノードとグランドとの間に直列接続され、インピーダンス可変回路６０Ａを構成している。なお、本実施例の並列腕回路Ｐ１は、図１Ｂの（ｄ）に示された並列腕回路Ｐ１と同様の回路構成となっている。この構成によれば、スイッチＳＷ１をオン状態およびオフ状態で切り替えることにより、並列腕回路Ｐ１の共振周波数が可変する。言い換えれば、スイッチＳＷ１をオン状態およびオフ状態で切り替えることにより、並列腕回路Ｐ１のインピーダンスが可変する。
　高周波回路２Ａは、さらに、入出力端子Ｔ１およびキャパシタＣ１に接続され、第１経路の一の端部領域を構成する配線Ａ（第１配線）と、入出力端子Ｔ２およびキャパシタＣ２に接続され、第１経路の他の端部領域を構成する配線Ｂ（第２配線）と、キャパシタＣ３およびスイッチＳＷ１に接続され、第２経路の一部領域を構成する配線Ｃ（第３配線）と、を備える。
　図２Ｂは、実施例１に係る高周波回路２Ａの実装構成を表す斜視図である。同図には、多層基板７０に形成された、高周波回路２Ａを構成する各回路素子および配線の配置関係が示されている。
　多層基板７０は、導体パターンが形成された複数（ｎ層：ｎは２以上の整数）の誘電体層７０１～７０ｎが多層基板７０の主面に垂直な方向（図２ＢのＺ軸方向）に積層された積層体である。なお、誘電体層７０１～７０（ｎ－１）では、各層の背向する２面のうち、Ｚ軸正方向側の面に導体パターンが形成されているものとし、誘電体層７０ｎでは、背向する２面の両側の面に導体パターンが形成されているものとしている。
　スイッチＳＷ１は、誘電体層７０１に形成され、多層基板７０の上面（第１主面）に形成されている。また、キャパシタＣ３は誘電体層７０４に形成されている。これより、配線Ｃは、誘電体層７０１～７０４に形成されている。誘電体層７０４は、誘電体層７０１よりも下層であり、誘電体層７０ｎよりも上層である。なお、キャパシタＣ３は、誘電体層７０４に形成されていることに限定されず、誘電体層７０１よりも下層であって、誘電体層７０ｎよりも上層に形成されていればよい。
　入出力端子Ｔ１およびＴ２は、誘電体層７０ｎに形成され、多層基板７０の下面（第２主面）に形成されている。また、キャパシタＣ１およびＣ２は誘電体層７０７に形成されている。これより、配線Ａおよび配線Ｂは、誘電体層７０７～７０ｎに形成されている。つまり、配線Ａおよび配線Ｂと、配線Ｃとは、異なる層に形成されている。
　さらに、多層基板７０を平面視した場合（Ｚ軸方向から見た場合）、配線Ａおよび配線Ｂと、配線Ｃとは、重なっていない。
　上記構成によれば、配線Ａおよび配線Ｂと、配線Ｃとの間での不要な電磁界結合の発生を抑制できる。これにより、高周波回路２Ａにおいて、意図しないインピーダンス変化の発生を抑制できるので、通過帯域における低い伝送損失および減衰帯域における高い減衰量を確保できる。また、インピーダンス可変回路６０Ａは並列腕回路Ｐ１に配置される。このため、直列腕回路Ｓ１およびＳ２が配置された第１経路の伝送損失が、インピーダンス可変回路６０Ａに起因するスイッチＳＷ１のオン抵抗の発生の影響により劣化することを抑制できる。よって、伝送特性に優れた通過特性可変型の高周波回路２Ａを提供できる。
　また、入出力端子Ｔ１およびＴ２は、多層基板７０の下面（第２主面）に配置され、スイッチＳＷ１は、多層基板７０の上面（第１主面）に配置されている。これにより、入出力端子Ｔ１またはＴ２に接続される配線Ａおよび配線Ｂを多層基板７０の第２主面側に配置し、インピーダンス可変回路６０Ａが配置される第２経路に配置された配線Ｃを多層基板７０の第１主面側に配置できる。よって、配線Ａおよび配線Ｂと配線Ｃとを異なる誘電体層に配置させても、各配線の配線長を短くできるので、高周波回路２Ａの伝送損失を低減できる。
　さらに、インピーダンス可変回路６０Ａを構成する可変素子であるスイッチＳＷ１は、第１主面に形成されるので、スイッチＳＷ１を表面実装型の素子で構成できる。このため、多層基板７０の各誘電体層を用いて構成されるスイッチ素子と比較してオン抵抗を低減できる。また、インピーダンス可変回路６０が、図１Ｂの（ｂ）および（ｅ）のように、可変インダクタまたは可変キャパシタで構成されている場合には、多層基板７０の各誘電体層を用いて構成される可変インダクタまたは可変キャパシタと比較して、Ｑ値を高めることができる。これにより、高周波回路２Ａの通過特性を向上させることが可能となる。
　また、図２Ｂに示されたように、実施例１に係る高周波回路２Ａでは、直列腕回路Ｓ１およびＳ２ならびに並列腕回路Ｐ１のそれぞれは、１以上のキャパシタを含んでおり、上記平面視において、直列腕回路Ｓ１のキャパシタＣ１および直列腕回路Ｓ２のキャパシタＣ２は、並列腕回路Ｐ１のキャパシタＣ３と重ならないことが望ましい。
　これにより、直列腕回路Ｓ１およびＳ２と並列腕回路Ｐ１との間での不要な寄生容量の発生を抑制できる。これにより、高周波回路２Ａにおいて、意図しないインピーダンス変化の発生を抑制できるので、通過帯域におけるより低い伝送損失および減衰帯域におけるより高い減衰量を確保できる。
　なお、図２Ｂには、インダクタＬ１、キャパシタＣ４、およびそれらに接続された配線の実装構成は示されていないが、当該配線は、配線Ａおよび配線Ｂが形成された誘電体層と異なる誘電体層に形成されていることが望ましく、また、多層基板７０を平面視した場合、配線Ａおよび配線Ｂと重なっていないことが望ましい。これにより、直列腕回路に接続された配線と並列腕回路に接続された配線との間での不要な電磁界結合の発生を抑制できる。よって、通過帯域におけるより低い伝送損失および減衰帯域におけるより高い減衰量を確保できる。
　以下では、実施例１に係る高周波回路２Ａのように、配線Ａおよび配線Ｂと配線Ｃとを上記のように配置することで、当該配線間の不要な結合が排除された場合の通過特性、ならびに、各配線間の配置関係を考慮せず当該配線間の不要な結合を有する場合の通過特性を比較して説明する。
　図３Ａは、並列腕回路Ｐ１のみに可変素子（可変キャパシタ）を有し、不要結合がない高周波回路２Ｂの回路構成図である。また、図３Ｂは、並列腕回路Ｐ１のみに可変容量素子を有し、不要結合が生じる配線配置構成を有する高周波回路５０２Ａの回路構成図である。また、図３Ｃは、並列腕回路Ｐ１および直列腕回路Ｓ１に可変容量素子（可変キャパシタ）を有し、不要結合が生じる配線配置構成を有する高周波回路５０２Ｂの回路構成図である。
　図３Ａに示された高周波回路２Ｂは、本発明に含まれ、入出力端子Ｔ１およびＴ２と、直列腕回路Ｓ１およびＳ２と、並列腕回路Ｐ１およびＰ２と、を備える。直列腕回路Ｓ１およびＳ２は、それぞれ、入出力端子Ｔ１およびＴ２を結ぶ第１経路に直列配置された第１直列腕回路および第２直列腕回路である。直列腕回路Ｓ１は、第１経路に直列配置されたキャパシタＣ１を有する。直列腕回路Ｓ２は、第１経路に直列配置されたインダクタＬ２を有する。並列腕回路Ｐ１は、第１経路上のノードｘ１とグランドとを結ぶ第２経路に配置され、インダクタＬ１および可変キャパシタＶＣ２の並列接続回路で構成されている。可変キャパシタＶＣ２は、第１インピーダンス可変回路を構成している。並列腕回路Ｐ２は、第１経路上のノードｘ２とグランドとを結ぶ経路に配置され、インダクタＬ３で構成されている。上記回路構成において、高周波回路２Ｂでは、直列腕回路および入出力端子Ｔ１またはＴ２に接続された配線と第２経路の一部領域を構成する第３配線とは電磁界結合していない実装構成となっている。
　図３Ｂ示された高周波回路５０２Ａは、比較例であり、その回路接続構成は、図３Ａに示された高周波回路２Ｂの回路接続構成と同じである。ただし、高周波回路５０２Ａでは、直列腕回路および入出力端子Ｔ１またはＴ２に接続された配線と、第２経路の一部領域を構成する配線とは電磁界結合している実装構成となっている。
　図３Ｃ示された高周波回路５０２Ｂは、比較例であり、その回路接続構成は、図３Ｂに示された高周波回路５０２Ａの回路接続構成と比較して、キャパシタＣ１が可変キャパシタＶＣ１に入れ替わっている点のみが異なる。また、高周波回路５０２Ｂでは、直列腕回路および入出力端子Ｔ１またはＴ２に接続された配線と、第２経路の一部領域を構成する配線とは電磁界結合している実装構成となっている。
　図４は、不要結合の有無による高周波回路の通過特性を比較したグラフである。同図の（ａ）には、高周波回路２Ｂの可変キャパシタＶＣ２を可変することにより、ＬＴＥ（Ｌｏｎｇ　Ｔｅｒｍ　Ｅｖｏｌｕｔｉｏｎ）のＢａｎｄ１に通過帯域を調整した場合（図中の（Ａ）Ｂ１マッチング）、ＬＴＥのＢａｎｄ４１に通過帯域を調整した場合（図中の（Ａ）Ｂ４１マッチング）が示されている。また、同図の（ａ）には、高周波回路５０２Ａの可変キャパシタＶＣ２を可変することにより、ＬＴＥのＢａｎｄ１に通過帯域を調整した場合（図中の（Ｂ）Ｂ１マッチング）、ＬＴＥのＢａｎｄ４１に通過帯域を調整した場合（図中の（Ｂ）Ｂ４１マッチング）が示されている。また、同図の（ｂ）には、高周波回路５０２Ｂの可変キャパシタＶＣ１およびＶＣ２を可変することにより、ＬＴＥのＢａｎｄ１に通過帯域を調整した場合（図中の（Ｃ）Ｂ１マッチング）、ＬＴＥのＢａｎｄ４１に通過帯域を調整した場合（図中の（Ｃ）Ｂ４１マッチング）が示されている。また、同図の（ｂ）には、高周波回路５０２Ａの可変キャパシタＶＣ２を可変することにより、ＬＴＥのＢａｎｄ１に通過帯域を調整した場合（図中の（Ｂ）Ｂ１マッチング）、ＬＴＥのＢａｎｄ４１に通過帯域を調整した場合（図中の（Ｂ）Ｂ４１マッチング）が示されている。
　図４の（ａ）に示すように、高周波回路２Ｂと高周波回路５０２Ａとの比較において、不要結合が排除された高周波回路２Ｂの方が、Ｂａｎｄ１およびＢａｎｄ４１の双方において、通過帯域内の挿入損失が低減されていることが解る。
　また、図４の（ｂ）に示すように、高周波回路５０２Ａと高周波回路５０２Ｂとの比較において、高周波回路５０２Ｂの方が、Ｂａｎｄ４１における通過帯域内の挿入損失が増加していることが解る。これは、高周波回路５０２Ｂでは、直列腕回路Ｓ１が固定キャパシタの替わりにＱ値の低い可変キャパシタＶＣ１を有しているためであると判断される。
　［１．２　変形例に係る高周波回路の構成］
　ここでは、実施例１に係る高周波回路２Ａの回路接続構成を有するが、配線Ａおよび配線Ｂは、配線Ｃが形成された誘電体層と異なる誘電体層には形成されていない高周波回路５０２Ｃ～５０２Ｇの構成を示す。この構成によっても、配線Ａおよび配線Ｂと、配線Ｃとの間での不要な電磁界結合の発生を抑制することが可能となる。
　図５Ａは、変形例１に係る高周波回路５０２Ｃの実装構成を表す斜視図である。同図には、多層基板７０に形成された、高周波回路５０２Ｃを構成する各回路素子および配線の配置関係が示されている。
　スイッチＳＷ１は、誘電体層７０１に形成され、多層基板７０の上面（第１主面）に形成されている。また、キャパシタＣ３は誘電体層７０４に形成されている。これより、配線Ｃは、誘電体層７０１～７０４に形成されている。なお、キャパシタＣ３は、誘電体層７０４に形成されていることに限定されず、誘電体層７０１よりも下層であって、誘電体層７０ｎよりも上層に形成されていればよい。
　入出力端子Ｔ１およびＴ２は、誘電体層７０ｎに形成され、多層基板７０の下面（第２主面）に形成されている。また、キャパシタＣ１およびＣ２は誘電体層７０４に形成されている。これより、配線Ａおよび配線Ｂは、誘電体層７０４～７０ｎに形成されている。なお、キャパシタＣ１およびＣ２は、誘電体層７０４に形成されていることに限定されず、キャパシタＣ３が形成された層と同層に形成されていればよい。
　つまり、配線Ａおよび配線Ｂと、配線Ｃとは、共通した誘電体層７０４に形成されている。なお、多層基板７０を平面視した場合（Ｚ軸方向から見た場合）、配線Ａおよび配線Ｂと、配線Ｃとは、重なっていない。
　また、誘電体層７０４において、キャパシタＣ１およびＣ２と、キャパシタＣ３との間には、グランドパターンＧ１が形成されている。また、誘電体層７０ｎにおいて、入出力端子Ｔ１およびＴ２との間には、グランドパターンＧ２が形成されている。グランドパターンＧ１およびＧ２は、誘電体層７０４～７０ｎに形成された配線Ｇで接続されている。
　上記構成によれば、配線Ａおよび配線Ｂと、配線Ｃとは、同一の誘電体層７０４に形成されているが、配線Ａおよび配線Ｂと、配線Ｃとの間には、グランドパターンＧ１が形成されている。このため、配線Ａおよび配線Ｂと、配線Ｃとの間での不要な電磁界結合の発生を抑制できる。これにより、高周波回路５０２Ｃにおいて、意図しないインピーダンス変化の発生を抑制できるので、通過特性および減衰特性の劣化を抑制できる。
　図５Ｂは、変形例２に係る高周波回路５０２Ｄの実装構成を表す斜視図である。同図には、多層基板７０に形成された、高周波回路５０２Ｄを構成する各回路素子および配線の配置関係が示されている。
　スイッチＳＷ１は、誘電体層７０１に形成され、多層基板７０の上面（第１主面）に形成されている。また、キャパシタＣ３は誘電体層７０１に形成されている。これより、配線Ｃは、誘電体層７０１に形成されている。
　なお、本変形例のスイッチＳＷ１とキャパシタＣ３とは、ＩＰＤ（Ｉｎｔｅｇｒａｔｅｄ　Ｐａｓｓｉｖｅ　Ｄｅｖｉｃｅ）により１パッケージ化されたものであってもよい。
　入出力端子Ｔ１およびＴ２は、誘電体層７０ｎに形成され、多層基板７０の下面（第２主面）に形成されている。また、キャパシタＣ１およびＣ２は誘電体層７０１に形成されている。これより、配線Ａおよび配線Ｂは、誘電体層７０１～７０ｎに形成されている。
　つまり、配線Ａおよび配線Ｂと、配線Ｃとは、共通した誘電体層７０１に形成されている。なお、多層基板７０を平面視した場合（Ｚ軸方向から見た場合）、配線Ａおよび配線Ｂと、配線Ｃとは、重なっていない。
　また、誘電体層７０１において、キャパシタＣ１およびＣ２と、キャパシタＣ３との間には、グランドパターンＧ１が形成されている。また、誘電体層７０ｎにおいて、入出力端子Ｔ１およびＴ２との間には、グランドパターンＧ２が形成されている。グランドパターンＧ１およびＧ２は、誘電体層７０１～７０ｎに形成された配線Ｇで接続されている。
　上記構成によれば、配線Ａおよび配線Ｂと、配線Ｃとは、同一の誘電体層７０１に形成されているが、配線Ａおよび配線Ｂと、配線Ｃとの間には、グランドパターンＧ１が形成されている。このため、配線Ａおよび配線Ｂと、配線Ｃとの間での不要な電磁界結合の発生を抑制できる。これにより、高周波回路５０２Ｄにおいて、意図しないインピーダンス変化の発生を抑制できるので、通過特性および減衰特性の劣化を抑制できる。
　図５Ｃは、変形例３に係る高周波回路５０２Ｅの実装構成を表す斜視図である。同図には、多層基板７０に形成された、高周波回路５０２Ｅを構成する各回路素子および配線の配置関係が示されている。
　スイッチＳＷ１は、誘電体層７０１に形成され、多層基板７０の上面（第１主面）に形成されている。また、キャパシタＣ３は誘電体層７０４に形成されている。これより、配線Ｃは、誘電体層７０１～７０４に形成されている。なお、キャパシタＣ３は、誘電体層７０４に形成されていることに限定されず、誘電体層７０１よりも下層であって、誘電体層７０ｎよりも上層に形成されていればよい。
　入出力端子Ｔ１およびＴ２は、誘電体層７０１に形成され、多層基板７０の上面（第１主面）に形成されている。また、キャパシタＣ１およびＣ２は誘電体層７０４に形成されている。これより、配線Ａおよび配線Ｂは、誘電体層７０１～７０４に形成されている。なお、キャパシタＣ１およびＣ２は、誘電体層７０４に形成されていることに限定されず、キャパシタＣ３が形成された層と同層に形成されていればよい。
　つまり、配線Ａおよび配線Ｂと、配線Ｃとは、共通した誘電体層７０１～７０４に形成されている。なお、多層基板７０を平面視した場合（Ｚ軸方向から見た場合）、配線Ａおよび配線Ｂと、配線Ｃとは、重なっていない。また、入出力端子Ｔ１およびＴ２は、多層基板７０の上面（第１主面）に形成されているが、入出力信号は、ボンディングワイヤにより、多層基板７０の下面側に引き出されている。
　また、誘電体層７０１において、入出力端子Ｔ１およびＴ２とスイッチＳＷ１との間には、グランドパターンＧ２が形成されている。誘電体層７０４において、キャパシタＣ１およびＣ２と、キャパシタＣ３との間には、グランドパターンＧ１が形成されている。また、誘電体層７０ｎにおいて、グランドパターンＧ３が形成されている。グランドパターンＧ１、Ｇ２およびＧ３は、誘電体層７０１～７０ｎに形成された配線Ｇで接続されている。
　上記構成によれば、配線Ａおよび配線Ｂと、配線Ｃとは、同一の誘電体層７０１～７０４に形成されているが、キャパシタＣ１およびＣ２と、キャパシタＣ３との間には、グランドパターンＧ１が形成され、配線Ａおよび配線Ｂと、配線Ｃとの間には、配線Ｇが形成されている。このため、配線Ａおよび配線Ｂと、配線Ｃとの間での不要な電磁界結合の発生を抑制できる。これにより、高周波回路５０２Ｅにおいて、意図しないインピーダンス変化の発生を抑制できるので、通過特性および減衰特性の劣化を抑制できる。
　図５Ｄは、変形例４に係る高周波回路５０２Ｆの実装構成を表す斜視図である。同図には、多層基板７０に形成された、高周波回路５０２Ｆを構成する各回路素子および配線の配置関係が示されている。
　スイッチＳＷ１は、誘電体層７０１に形成され、多層基板７０の上面（第１主面）に形成されている。また、キャパシタＣ３は誘電体層７０１に形成されている。これより、配線Ｃは、誘電体層７０１に形成されている。
　入出力端子Ｔ１およびＴ２は、誘電体層７０１に形成され、多層基板７０の上面（第１主面）に形成されている。また、キャパシタＣ１およびＣ２は誘電体層７０１に形成されている。これより、配線Ａおよび配線Ｂは、誘電体層７０１に形成されている。
　つまり、配線Ａおよび配線Ｂと、配線Ｃとは、共通した誘電体層７０１に形成されている。なお、多層基板７０を平面視した場合（Ｚ軸方向から見た場合）、配線Ａおよび配線Ｂと、配線Ｃとは、重なっていない。また、入出力端子Ｔ１およびＴ２は、多層基板７０の上面（第１主面）に形成されているが、入出力信号は、ボンディングワイヤにより、多層基板７０の下面側に引き出されている。
　また、誘電体層７０１において、キャパシタＣ１およびＣ２と、キャパシタＣ３との間には、グランドパターンＧ１が形成されている。また、誘電体層７０ｎにおいて、グランドパターンＧ３が形成されている。グランドパターンＧ１およびＧ３は、誘電体層７０１～７０ｎに形成された配線Ｇで接続されている。
　上記構成によれば、配線Ａおよび配線Ｂと、配線Ｃとは、同一の誘電体層７０１に形成されているが、キャパシタＣ１およびＣ２と、キャパシタＣ３との間には、グランドパターンＧ１が形成されている。このため、配線Ａおよび配線Ｂと、配線Ｃとの間での不要な電磁界結合の発生を抑制できる。これにより、高周波回路５０２Ｆにおいて、意図しないインピーダンス変化の発生を抑制できるので、通過特性および減衰特性の劣化を抑制できる。
　図５Ｅは、変形例５に係る高周波回路５０２Ｇの実装構成を表す斜視図である。同図には、多層基板７０に形成された、高周波回路５０２Ｇを構成する各回路素子および配線の配置関係が示されている。
　スイッチＳＷ１は、誘電体層７０１に形成され、多層基板７０の上面（第１主面）に形成されている。また、キャパシタＣ３は誘電体層７０４に形成されている。これより、配線Ｃは、誘電体層７０１～７０４に形成されている。なお、キャパシタＣ３は、誘電体層７０４に形成されていることに限定されず、誘電体層７０１よりも下層であって、誘電体層７０ｎよりも上層に形成されていればよい。
　入出力端子Ｔ１およびＴ２は、誘電体層７０ｎに形成され、多層基板７０の下面（第２主面）に形成されている。また、キャパシタＣ１およびＣ２は誘電体層７０４に形成されている。これより、配線Ａおよび配線Ｂは、誘電体層７０４～７０ｎに形成されている。なお、キャパシタＣ１およびＣ２は、誘電体層７０４に形成されていることに限定されず、キャパシタＣ３が形成された層と同層に形成されていればよい。
　つまり、配線Ａおよび配線Ｂと、配線Ｃとは、共通した誘電体層７０４に形成されている。なお、多層基板７０を平面視した場合（Ｚ軸方向から見た場合）、配線Ａおよび配線Ｂと、配線Ｃとは、重なっていない。
　また、誘電体層７０４において、キャパシタＣ１およびＣ２と、キャパシタＣ３との間には、グランドに接続されたキャパシタＣ４が形成されている。また、誘電体層７０ｎにおいて、入出力端子Ｔ１およびＴ２との間には、グランドパターンＧ２が形成されている。キャパシタＣ４およびグランドパターンＧ２は、誘電体層７０４～７０ｎに形成された配線Ｇで接続されている。
　上記構成によれば、配線Ａおよび配線Ｂと、配線Ｃとは、同一の誘電体層７０４に形成されているが、配線Ａおよび配線Ｂと、配線Ｃとの間には、グランドに接続されたキャパシタＣ４の電極パターンが形成されている。このため、配線Ａおよび配線Ｂと、配線Ｃとの間での不要な電磁界結合の発生を抑制できる。これにより、高周波回路５０２Ｇにおいて、意図しないインピーダンス変化の発生を抑制できるので、通過特性および減衰特性の劣化を抑制できる。
　（実施の形態２）
　本実施の形態では、実施の形態１に係る高周波回路２を用いたマルチプレクサ１０、高周波フロントエンド回路５０および通信装置１について説明する。
　［２．１　通信装置の構成］
　図６Ａは、実施の形態２に係る通信装置１の回路構成図である。図６Ａに示すように、通信装置１は、アンテナ素子３と、高周波フロントエンド回路５０と、ＲＦ信号処理回路（ＲＦＩＣ）４と、ベースバンド信号処理回路（ＢＢＩＣ）５と、を備える。
　ＲＦＩＣ４は、アンテナ素子３で送受信される高周波信号を処理するＲＦ信号処理回路である。具体的には、ＲＦＩＣ４は、アンテナ素子３から高周波フロントエンド回路５０を介して入力された高周波信号（ここでは高周波受信信号）を、ダウンコンバートなどにより信号処理し、当該信号処理して生成された受信信号をＢＢＩＣ５へ出力する。また、ＲＦＩＣ４は、ＢＢＩＣ５から入力された送信信号をアップコンバートなどにより信号処理し、当該信号処理して生成された高周波信号（ここでは高周波送信信号）を送信側信号経路に出力することも可能である。
　また、本実施の形態では、ＲＦＩＣ４は、使用される周波数帯域（バンド）に基づいて、高周波フロントエンド回路５０が有するスイッチ（後述する）の接続を制御する制御部としての機能も有する。具体的には、ＲＦＩＣ４は、制御信号（図示せず）によって、高周波フロントエンド回路５０が有するスイッチの接続を切り替える。なお、制御部は、ＲＦＩＣ４の外部に設けられていてもよく、例えば、高周波フロントエンド回路５０またはＢＢＩＣ５に設けられていてもよい。
　次に、高周波フロントエンド回路５０の詳細な構成について説明する。
　図６Ａに示すように、高周波フロントエンド回路５０は、受信系フロントエンド回路であり、マルチプレクサ１０と、スイッチ３１と、フィルタ２１、２２および２３と、受信増幅器４１、４２および４３と、を備える。
　マルチプレクサ１０は、共通端子１００と、入出力端子１１０および１２０と、ローパスフィルタ１１と、ハイパスフィルタ１２と、を備える。
　ローパスフィルタ１１は、実施の形態１に係る高周波回路２が適用され、入出力端子Ｔ１およびＴ２と、直列腕回路Ｓ１およびＳ２と、並列腕回路Ｐ１と、を備え、ローバンド群の周波数範囲を通過帯域とし、ハイバンド群の周波数範囲を減衰帯域とする、低域通過型フィルタである。入出力端子Ｔ１は共通端子１００に接続されており、入出力端子Ｔ２は入出力端子１１０に接続されている。ローパスフィルタ１１は、第１スイッチ素子を有する第１インピーダンス可変回路を備え、当該第１スイッチ素子の導通および非導通により、ローパスフィルタ１１の通過帯域および減衰帯域の少なくとも一方が低損失および高減衰を維持したまま可変する。
　ハイパスフィルタ１２は、共通端子１００と入出力端子１２０との間に配置され、ハイバンド群の周波数範囲を通過帯域とし、ローバンド群の周波数範囲を減衰帯域とする、高域通過型フィルタである。
　なお、本実施の形態では、第１スイッチ素子を有することで周波数可変となるフィルタを第１フィルタと定義し、周波数固定であるフィルタを第２フィルタと定義している。また、第１フィルタが接続された入出力端子を第３入出力端子と定義し、第２フィルタが接続された入出力端子を第４入出力端子と定義している。また、第１フィルタの通過帯域は、第１スイッチ素子の導通および非導通により、第１周波数帯域と第２周波数帯域とで切り替わる。また、第２フィルタの通過帯域は、第３周波数帯域である。第１周波数帯域および第２周波数帯域は第１周波数帯域群に属し、第３周波数帯域は第２周波数帯域群に属する。
　よって、図６Ａに示されたマルチプレクサ１０では、ローパスフィルタ１１が第１フィルタであり、ハイパスフィルタ１２が第２フィルタであり、入出力端子１１０が第３入出力端子であり、入出力端子１２０が第４入出力端子である。また、ローバンド群が第１周波数帯域群であり、ハイバンド群が第２周波数帯域群である。
　スイッチ３１は、共通端子３１０（第２共通端子）、選択端子３１１（第１選択端子）および選択端子３１２（第２選択端子）を有し、共通端子３１０が入出力端子１１０に接続された第３スイッチ素子である。スイッチ３１は、共通端子３１０と、選択端子３１１および３１２のいずれかとの接続が可能な、ＳＰＤＴ（Ｓｉｎｇｌｅ　Ｐｏｌｅ　Ｄｏｕｂｌｅ　Ｔｈｒｏｗ）型のスイッチ回路である。なお、スイッチ３１は、ＳＰＳＴ（Ｓｉｎｇｌｅ　Ｐｏｌｅ　Ｓｉｎｇｌｅ　Ｔｈｒｏｗ）型のスイッチが２つ並列配置された回路構成を有していてもよい。また、ＳＰ３ＴおよびＳＰ４Ｔなどのスイッチ回路であってもよく、この場合には、共通端子および必要な選択端子を使用すればよい。
　フィルタ２１は、選択端子３１１に接続され、ＢａｎｄＡを通過帯域とするバンドパスフィルタである。フィルタ２２は、選択端子３１２に接続され、ＢａｎｄＢを通過帯域とするバンドパスフィルタである。フィルタ２３は、入出力端子１２０に接続され、ＢａｎｄＣを通過帯域とするバンドパスフィルタである。
　図６Ａに示された高周波フロントエンド回路５０では、フィルタ２１は、第１周波数帯域（ＢａｎｄＡ）を通過帯域とする第３フィルタである。フィルタ２２は、第２周波数帯域（ＢａｎｄＢ）を通過帯域とする第４フィルタである。フィルタ２３は、第３周波数帯域（ＢａｎｄＣ）を通過帯域とする第５フィルタである。
　受信増幅器４１はフィルタ２１に接続され、受信増幅器４２はフィルタ２２に接続され、受信増幅器４３はフィルタ２３に接続されている。受信増幅器４１～４３のそれぞれは、例えば、トランジスタ等によって構成されたローノイズアンプである。受信増幅器４１および４２は、増幅回路４０（第１増幅回路）を構成している。受信増幅器４３は、第２増幅回路である。なお、増幅回路４０は、１つの受信増幅器で構成されていてもよく、この場合にはフィルタ２１および２２と増幅回路４０との間にＳＰＤＴ型のスイッチが配置される。
　図６Ｂは、実施の形態２に係るマルチプレクサ１０の通過特性とＣＡモードとの関係を示す図である。同図には、ＢａｎｄＡ、ＢａｎｄＢおよびＢａｎｄＣの周波数割り当てが示され、一例として、周波数の低い順にＢａｎｄＡ、ＢａｎｄＢ、ＢａｎｄＣであるとする。また、同図には、周波数可変型のローパスフィルタ１１の通過特性と、周波数固定型のハイパスフィルタ１２の通過特性とが示されている。
　なお、ＢａｎｄＡ（第１周波数帯域）およびＢａｎｄＢ（第２周波数帯域）は、一部重複していてもよい。つまり、ＢａｎｄＢ（第２周波数帯域）の少なくとも一部は、ＢａｎｄＡ（第１周波数帯域）とＢａｎｄＣ（第３周波数帯域）との間に位置している。
　例えば、図１Ｂに記載されたバンド配置において、ＢａｎｄＡを第１周波数帯域とし、ＢａｎｄＡおよびＢａｎｄＢを包含するＢａｎｄＥ（ＢａｎｄＡ＋ＢａｎｄＢ）を第２周波数帯域としてもよい。
　マルチプレクサ１０および高周波フロントエンド回路５０は、ローバンド群に属するＢａｎｄＡおよびＢａｎｄＢの一方の高周波信号と、ハイバンド群に属するＢａｎｄＣの高周波信号と、を同時に伝送することが可能である。具体的には、ＢａｎｄＡとＢａｎｄＣとのＣＡモード１、および、ＢａｎｄＢとＢａｎｄＣとのＣＡモード２、を実行することが可能である。さらに、ＢａｎｄＡの高周波信号とＢａｎｄＢの高周波信号とを排他的に伝送する。
　図６Ｂに示すように、例えば、（１）ＢａｎｄＡとＢａｎｄＣとを同時使用するＣＡモード１と、（２）ＢａｎｄＢとＢａｎｄＣとを同時使用するＣＡモード２とでは、同時使用する２つの周波数帯域の周波数間隔が異なる。本例では、ＣＡモード１の周波数間隔のほうがＣＡモード２の周波数間隔よりも大きい。
　上記マルチプレクサ１０の構成によれば、第１スイッチ素子の導通および非導通の一方により、図６Ｂに示すように、ローパスフィルタ１１の通過帯域および減衰帯域の少なくとも一方が低損失および高減衰を維持したまま可変するので、例えば、（１）同時使用する２つの周波数帯域の周波数間隔が小さいＣＡモード２の場合には、ローパスフィルタ１１の通過帯域をハイパスフィルタ１２の通過帯域に近づけることにより、ローパスフィルタ１１の通過帯域におけるハイパスフィルタ１２の通過帯域側（ローパスフィルタ１１の通過帯域高域端）の挿入損失の劣化を抑制できる。言い換えると、ローパスフィルタ１１の後段に接続されるフィルタ２２の通過帯域高域端の挿入損失の劣化を抑制できる。
　ローパスフィルタ１１において、入出力端子Ｔ１に接続され第１経路の一の端部領域を構成する配線Ａ、入出力端子Ｔ２に接続され第１経路の他の端部領域を構成する配線Ｂ、および第２経路の一部領域を構成する配線Ｃは、複数の誘電体層が積層された多層基板に形成されている。配線Ａおよび配線Ｂは、配線Ｃが形成された誘電体層と異なる誘電体層に形成されており、当該多層基板を平面視した場合、配線Ａおよび配線Ｂと、配線Ｃとは、重なっていない。これによれば、配線Ａおよび配線Ｂと、配線Ｃとの間での不要な電磁界結合の発生を抑制できるので、ローパスフィルタ１１の通過帯域における低い伝送損失および減衰帯域における高い減衰量を確保できる。よって、伝送特性に優れた通過特性可変型のマルチプレクサ１０を提供できる。
　また、上記マルチプレクサ１０の構成によれば、第１スイッチ素子の導通および非導通の他方により、図６Ｂに示すように、例えば、（２）同時使用する２つの周波数帯域の周波数間隔が大きいＣＡモード１の場合には、ローパスフィルタ１１の通過帯域とハイパスフィルタ１２の通過帯域との間に位置するローパスフィルタ１１の減衰帯域を、ローパスフィルタ１１の通過帯域側（低周波側）に近づけることにより、ローパスフィルタ１１とハイパスフィルタ１２とのアイソレーションを向上できる。
　よって、いわゆるローバンド群とハイバンド群との間でＣＡを実行するマルチプレクサ１０において、選択される周波数帯域が変わっても、挿入損失または分波特性の劣化を抑制できる。
　なお、本実施の形態において、第１スイッチ素子により周波数可変となるフィルタであって実施の形態１に係る高周波回路２が適用されるフィルタは、ローパスフィルタ１１でなく、ハイパスフィルタ１２であってもよい。
　また、本実施の形態では、受信系の高周波フロントエンド回路５０を例示したが、送信系の高周波フロントエンド回路であってもよく、または、送信および受信の双方を実行する高周波フロントエンド回路であってもよい。
　［２．２　実施例２に係るマルチプレクサ］
　図７Ａは、実施例２に係るマルチプレクサ１０Ａおよびその周辺回路の回路構成図である。同図には、実施例２に係るマルチプレクサ１０Ａと、アンテナ素子３と、スイッチ３１と、フィルタ２１～２３とが示されている。
　実施例２に係るマルチプレクサ１０Ａは、実施の形態２に係るマルチプレクサ１０の具体的回路構成例であり、ローパスフィルタ１１Ａとハイパスフィルタ１２とを備える。実施例２に係るマルチプレクサ１０Ａは、実施の形態２に係るマルチプレクサ１０と比較して、ローパスフィルタ１１Ａの回路構成のみが異なる。以下、実施例２に係るマルチプレクサ１０Ａについて、実施の形態２に係るマルチプレクサ１０と同じ構成については説明を省略し、異なる構成を中心に説明する。
　ローパスフィルタ１１Ａは、入出力端子Ｔ１およびＴ２と、直列腕回路Ｓ１ＡおよびＳ２Ａと、並列腕回路Ｐ１Ａと、を備える。
　直列腕回路Ｓ１Ａは、入出力端子Ｔ１と入出力端子Ｔ２とを結ぶ第１経路に直列配置されたインダクタＬ２２を有する。直列腕回路Ｓ２Ａは、第１経路に直列配置されたインダクタＬ２３を有する。
　並列腕回路Ｐ１Ａは、インダクタＬ２１と、キャパシタＣ２１と、スイッチＳＷ２と、を備える。インダクタＬ２１とキャパシタＣ２１とは、ノードｘ１とグランドとの間に直列接続され、ＬＣ直列共振回路を構成している。スイッチＳＷ２は、インダクタＬ２１と並列接続された第１スイッチ素子であり、インピーダンス可変回路６１を構成している。スイッチＳＷ２は、例えば、ＳＰＳＴ（Ｓｉｎｇｌｅ　Ｐｏｌｅ　Ｓｉｎｇｌｅ　Ｔｈｒｏｗ）型のスイッチ回路である。
　本実施例では、ローパスフィルタ１１Ａが第１フィルタであり、ハイパスフィルタ１２が第２フィルタであり、入出力端子１１０が第３入出力端子であり、入出力端子１２０が第４入出力端子である。また、ローバンド群が第１周波数帯域群であり、ハイバンド群が第２周波数帯域群である。
　図７Ｂは、実施例２に係るマルチプレクサ１０Ａのローパスフィルタ１１Ａの通過特性を示すグラフである。同図に示すように、スイッチＳＷ２が導通（Ｏｎ）することにより、スイッチＳＷ２に並列接続されたインダクタＬ２１がバイパスされる。これにより、並列腕回路Ｐ１Ａは、共振点を有さなくなるため、減衰極が消失する（図７Ｂの破線）。一方、スイッチＳＷ２が非導通（Ｏｆｆ）となることにより、並列腕回路Ｐ１ＡはＬＣ直列共振回路となり、共振点を有するため、減衰極が発生する。これにより、ローパスフィルタ１１Ａの通過帯域高域側の急峻性が向上する（図７Ｂの実線）。このため、ハイパスフィルタ１２の通過帯域に相当するローパスフィルタ１１Ａの減衰帯域の減衰量が向上する。つまり、ローパスフィルタ１１Ａとハイパスフィルタ１２とのアイソレーションが向上する。
　上述した実施例２に係るマルチプレクサ１０Ａを、例えば、図６Ｂに示された周波数割り当てに適用する場合、ＣＡモード２の場合にはスイッチＳＷ２を導通させることにより、ＢａｎｄＢの高域端における挿入損失を低減できる。一方、ＣＡモード１の場合にはスイッチＳＷ２を非導通とすることにより、ＢａｎｄＡとＢａｎｄＣとのアイソレーションを向上できる。
　よって、いわゆるローバンド群とハイバンド群との間でＣＡを実行するマルチプレクサ１０Ａにおいて、選択される周波数帯域が変わっても、挿入損失または分波特性の劣化を抑制できる。
　（実施の形態３）
　実施の形態２では、マルチプレクサを構成する複数のフィルタのうちの１つが周波数可変型のフィルタであるのに対して、本実施の形態に係るマルチプレクサは、マルチプレクサを構成する複数のフィルタのうちの２つが周波数可変型のフィルタである構成を有する。
　［３．１　高周波フロントエンド回路の構成］
　図８は、実施の形態３に係る高周波フロントエンド回路５０Ｌその周辺回路の回路構成図である。同図に示すように、高周波フロントエンド回路５０Ｌは、受信系フロントエンド回路であり、マルチプレクサ１０Ｌと、スイッチ３１Ｌおよび３２Ｌと、フィルタ２１Ｌ、２２Ｌ、２３Ｌ、２４Ｌおよび２５Ｌと、受信増幅器４１Ｌ、４２Ｌ、４３Ｌ、４４Ｌおよび４５Ｌと、を備える。
　マルチプレクサ１０Ｌは、共通端子１００と、入出力端子１１０および１２０と、ローパスフィルタ１１Ｌと、ハイパスフィルタ１２Ｌと、を備える。
　ローパスフィルタ１１Ｌは、実施の形態１に係る高周波回路２が適用され、入出力端子Ｔ１およびＴ３と、直列腕回路Ｓ１およびＳ２と、並列腕回路Ｐ１と、を備え、ローバンド群の周波数範囲を通過帯域とし、ハイバンド群の周波数範囲を減衰帯域とする、低域通過型フィルタである。入出力端子Ｔ１は共通端子１００に接続されており、入出力端子Ｔ３は入出力端子１１０に接続されている。ローパスフィルタ１１Ｌは、第１スイッチ素子を有する第１インピーダンス可変回路を備え、当該第１スイッチ素子の導通および非導通により、ローパスフィルタ１１Ｌの通過帯域および減衰帯域の少なくとも一方が低損失および高減衰を維持したまま可変する。
　ハイパスフィルタ１２Ｌは、実施の形態１に係る高周波回路２が適用され、入出力端子Ｔ１およびＴ２と、直列腕回路Ｓ１およびＳ２と、並列腕回路Ｐ１と、を備え、ハイバンド群の周波数範囲を通過帯域とし、ローバンド群の周波数範囲を減衰帯域とする、高域通過型フィルタである。入出力端子Ｔ１は共通端子１００に接続されており、入出力端子Ｔ２は入出力端子１２０に接続されている。ハイパスフィルタ１２Ｌは、第２スイッチ素子を有する第２インピーダンス可変回路を備え、当該第２スイッチ素子の導通および非導通により、ハイパスフィルタ１２Ｌの通過帯域および減衰帯域の少なくとも一方が低損失および高減衰を維持したまま可変する。
　なお、本実施の形態では、第１スイッチ素子を有することで周波数可変となるフィルタを第１フィルタと定義し、第２スイッチ素子を有することで周波数可変となるフィルタを第２フィルタと定義している。また、第１フィルタが接続された入出力端子を第３入出力端子と定義し、第２フィルタが接続された入出力端子を第４入出力端子と定義している。また、第１フィルタの通過帯域は、第１スイッチ素子の導通および非導通により、第１周波数帯域と第２周波数帯域とで切り替わる。また、第２フィルタの通過帯域は、第２スイッチ素子の導通および非導通により、第３周波数帯域と第４周波数帯域とで切り替わる。第１周波数帯域および第２周波数帯域は第１周波数帯域群に属し、第３周波数帯域および第４周波数帯域は第２周波数帯域群に属する。
　よって、図８に示されたマルチプレクサ１０Ｌでは、ローパスフィルタ１１Ｌが第１フィルタであり、ハイパスフィルタ１２Ｌが第２フィルタであり、入出力端子１１０が第３入出力端子であり、入出力端子１２０が第４入出力端子である。また、ローバンド群が第１周波数帯域群であり、ハイバンド群が第２周波数帯域群である。
　スイッチ３１Ｌは、共通端子３１０（第２共通端子）、選択端子３１１（第１選択端子）および選択端子３１２（第２選択端子）を有し、共通端子３１０が入出力端子１１０に接続された第３スイッチ素子である。スイッチ３１Ｌは、共通端子３１０と、選択端子３１１および３１２のいずれかとの接続が可能な、ＳＰＤＴ型のスイッチ回路である。
　スイッチ３２Ｌは、共通端子３２０（第２共通端子）、選択端子３２１（第４選択端子）、３２２および３２３（第３選択端子）を有し、共通端子３２０が入出力端子１２０に接続された第４スイッチ素子である。スイッチ３２Ｌは、共通端子３２０と、選択端子３２１、３２２および３２３のいずれかとの接続が可能なＳＰ３Ｔ型のスイッチ回路である。
　フィルタ２１Ｌは、選択端子３１１に接続され、例えば、ＬＴＥのＢａｎｄ３（受信帯域：１８０５－１８８０ＭＨｚ）を通過帯域とするバンドパスフィルタである。フィルタ２２Ｌは、選択端子３１２に接続され、例えば、ＬＴＥのＢａｎｄ１（受信帯域：２１１０－２１７０ＭＨｚ）を通過帯域とするバンドパスフィルタである。フィルタ２３Ｌは、選択端子３２１に接続され、例えば、ＬＴＥのＢａｎｄ７（受信帯域：２６２０－２６９０ＭＨｚ）を通過帯域とするバンドパスフィルタである。フィルタ２４Ｌは、選択端子３２２に接続され、例えば、ＬＴＥのＢａｎｄ４０（受信帯域：２３００－２４００ＭＨｚ）を通過帯域とするバンドパスフィルタである。フィルタ２５Ｌは、選択端子３２３に接続され、例えば、ＬＴＥのＢａｎｄ４１（受信帯域：２４９６－２６９０ＭＨｚ）を通過帯域とするバンドパスフィルタである。なお、フィルタ２２Ｌは、ＬＴＥのＢａｎｄ６５（受信帯域：２１１０－２２００ＭＨｚ）を通過帯域としてもよい。
　図８に示された高周波フロントエンド回路５０Ｌでは、フィルタ２１Ｌは、第１周波数帯域を通過帯域とする第３フィルタである。フィルタ２２Ｌは、第２周波数帯域を通過帯域とする第４フィルタである。フィルタ２４Ｌおよび２５Ｌは、第３周波数帯域を通過帯域とする第５フィルタである。フィルタ２３Ｌは、第４周波数帯域を通過帯域とする第６フィルタである。
　受信増幅器４１Ｌはフィルタ２１Ｌに接続され、受信増幅器４２Ｌはフィルタ２２Ｌに接続され、受信増幅器４３Ｌはフィルタ２３Ｌに接続され、受信増幅器４４Ｌはフィルタ２４Ｌに接続され、受信増幅器４５Ｌはフィルタ２５Ｌに接続されている。受信増幅器４１Ｌ～４５Ｌのそれぞれは、例えば、トランジスタ等によって構成されたローノイズアンプである。受信増幅器４１Ｌおよび４２Ｌは、増幅回路４０Ｌ（第１増幅回路）を構成している。受信増幅器４３Ｌ～４５Ｌは、増幅回路４６Ｌ（第２増幅回路）を構成している。なお、増幅回路４０Ｌおよび４６Ｌは、それぞれ、１つの受信増幅器で構成されていてもよく、この場合にはフィルタ２１Ｌおよび２２Ｌと増幅回路４０Ｌとの間にＳＰＤＴ型のスイッチが配置され、フィルタ２３Ｌ～２５Ｌと増幅回路４６Ｌとの間にＳＰ３Ｔ型のスイッチが配置される。
　本実施の形態において例示したＬＴＥの５つのバンドは、周波数の低い順に、Ｂａｎｄ３、Ｂａｎｄ１、Ｂａｎｄ４０、Ｂａｎｄ４１、Ｂａｎｄ７となっている。Ｂａｎｄ３およびＢａｎｄ１がローバンド群に属し、Ｂａｎｄ４０、Ｂａｎｄ４１およびＢａｎｄ７がハイバンド群に属する。
　本実施の形態に係るマルチプレクサ１０Ｌによれば、例えば、（１）ローバンド群に属するＢａｎｄ１とハイバンド群に属するＢａｎｄ４０とを同時使用するＣＡモード２、（２）ローバンド群に属するＢａｎｄ３とハイバンド群に属するＢａｎｄ４０とを同時使用するＣＡモード１では、同時使用する２つの周波数帯域の周波数間隔が異なり、ＣＡモード１の周波数間隔のほうがＣＡモード２の周波数間隔よりも大きい。
　これに対して、マルチプレクサ１０Ｌによれば、第１スイッチ素子の導通および非導通の一方により、ローパスフィルタ１１Ｌの通過帯域および減衰帯域の少なくとも一方が低損失および高減衰を維持したまま可変するので、例えば、（１）同時使用する２つの周波数帯域の周波数間隔が小さいＣＡモード２の場合には、ローパスフィルタ１１Ｌの通過帯域をハイパスフィルタ１２Ｌの通過帯域に近づけることにより、ローパスフィルタ１１Ｌの通過帯域におけるハイパスフィルタ１２Ｌの通過帯域側（ローパスフィルタ１１Ｌの通過帯域高域端）の挿入損失の劣化を抑制できる。言い換えると、ローパスフィルタ１１Ｌの後段に接続されるフィルタ２２Ｌの通過帯域高域端の挿入損失の劣化を抑制できる。
　また、マルチプレクサ１０Ｌによれば、第１スイッチ素子の導通および非導通の他方により、例えば、（２）同時使用する２つの周波数帯域の周波数間隔が大きいＣＡモード１の場合には、ローパスフィルタ１１Ｌの通過帯域とハイパスフィルタ１２Ｌの通過帯域との間に位置するローパスフィルタ１１Ｌの減衰帯域を、ローパスフィルタ１１Ｌの通過帯域側（低周波側）に近づけることにより、ローパスフィルタ１１Ｌとハイパスフィルタ１２Ｌとのアイソレーションを向上できる。
　また、本実施の形態に係るマルチプレクサ１０Ｌによれば、例えば、（１）ハイバンド群に属するＢａｎｄ４０（またはＢａｎｄ４１）とローバンド群に属するＢａｎｄ１とを同時使用するＣＡモード３と、（２）ハイバンド群に属するＢａｎｄ７とローバンド群に属するＢａｎｄ１とを同時使用するＣＡモード４とでは、同時使用する２つの周波数帯域の周波数間隔が異なり、ＣＡモード４の周波数間隔のほうがＣＡモード３の周波数間隔よりも大きい。
　上記構成によれば、第２スイッチ素子の導通および非導通の一方により、ハイパスフィルタ１２Ｌの通過帯域および減衰帯域の少なくとも一方が低損失および高減衰を維持したまま可変するので、例えば、（１）同時使用する２つの周波数帯域の周波数間隔が小さいＣＡモード３の場合には、ハイパスフィルタ１２Ｌの通過帯域をローパスフィルタ１１Ｌの通過帯域に近づけることにより、ハイパスフィルタ１２Ｌの通過帯域におけるローパスフィルタ１１Ｌの通過帯域側（ハイパスフィルタ１２Ｌの通過帯域低域端）の挿入損失の劣化を抑制できる。
　また、マルチプレクサ１０Ｌによれば、第２スイッチ素子の導通および非導通の他方により、例えば、（２）同時使用する２つの周波数帯域の周波数間隔が大きいＣＡモード４の場合には、ハイパスフィルタ１２Ｌの通過帯域とローパスフィルタ１１Ｌの通過帯域との間に位置するハイパスフィルタ１２Ｌの減衰帯域を、ハイパスフィルタ１２Ｌの通過帯域に近づけることにより、ローパスフィルタ１１Ｌとハイパスフィルタ１２Ｌとのアイソレーションを向上できる。
　さらに、ローパスフィルタ１１Ｌおよびハイパスフィルタ１２Ｌの双方を周波数可変とすることで、ローバンド群に属する周波数帯域のいずれかと、ハイバンド群に属する周波数帯域のいずれかとによるＣＡにおいて、いずれの組み合わせが選択された場合であっても、ローパスフィルタ１１Ｌおよびハイパスフィルタ１２Ｌの通過帯域および減衰帯域を最適化できる。
　よって、いわゆるローバンド群とハイバンド群との間でＣＡを実行するマルチプレクサ１０Ｌにおいて、選択される周波数帯域が変わっても、挿入損失または分波特性の劣化を抑制できる。よって、伝送特性に優れた通過特性可変型のマルチプレクサ１０Ｌを提供できる。
　以下、実施例３により、実施の形態３に係るマルチプレクサの具体的回路構成例を示す。
　［３．２　実施例３に係るマルチプレクサ］
　図９Ａは、実施例３に係るマルチプレクサ１０Ｌの回路構成図である。実施例３に係るマルチプレクサ１０Ｌは、図８に記載されたマルチプレクサ１０Ｌの具体的回路構成例であり、ローパスフィルタ１１Ｌとハイパスフィルタ１２Ｌとを備える。
　ローパスフィルタ１１Ｌは、直列腕回路Ｓ１ＢおよびＳ２Ｂと、並列腕回路Ｐ１Ｂと、を備える。直列腕回路Ｓ１Ｂは、互いに並列接続されたインダクタＬ２およびキャパシタＣ５を有する。直列腕回路Ｓ２Ｂは、互いに並列接続されたインダクタＬ３およびキャパシタＣ６を有する。直列腕回路Ｓ１ＢおよびＳ２Ｂは、入出力端子Ｔ１（共通端子１００）と入出力端子Ｔ３（入出力端子１１０）とを結ぶ経路に互いに直列に接続されている。上記２つの直列腕回路Ｓ１ＢおよびＳ２Ｂは、それぞれ、ＬＣ並列共振回路を構成している。
　並列腕回路Ｐ１Ｂは、直列腕回路Ｓ１ＢおよびＳ２Ｂの接続ノードとグランドとの間に接続され、インダクタＬ４と、キャパシタＣ７およびＣ８と、スイッチＳＷ１と、を備える。インダクタＬ４とキャパシタＣ８とは、上記接続ノードとグランドとの間に直列接続され、ＬＣ直列共振回路を構成している。キャパシタＣ７とスイッチＳＷ１とは、インダクタＬ４とキャパシタＣ８との接続ノードとグランドとの間に直列接続され、第１インピーダンス可変回路を構成している。
　ローパスフィルタ１１Ｌにおいて、入出力端子Ｔ１、インダクタＬ２およびキャパシタＣ５に接続され第１経路の一の端部領域を構成する配線Ａ、入出力端子Ｔ３、インダクタＬ３およびキャパシタＣ６に接続され第１経路の他の端部領域を構成する配線Ｂ、およびキャパシタＣ７およびスイッチＳＷ１に接続され第２経路の一部領域を構成する配線Ｃは、複数の誘電体層が積層された多層基板に形成されている。ローパスフィルタ１１Ｌの配線Ａおよび配線Ｂは、配線Ｃが形成された誘電体層と異なる誘電体層に形成されており、当該多層基板を平面視した場合、配線Ａおよび配線Ｂと、配線Ｃとは、重なっていない。これによれば、配線Ａおよび配線Ｂと、配線Ｃとの間での不要な電磁界結合の発生を抑制できるので、ローパスフィルタ１１Ｌの通過帯域における低い伝送損失および減衰帯域における高い減衰量を確保できる。
　ハイパスフィルタ１２Ｌは、直列腕回路Ｓ１ＣおよびＳ２Ｃと、並列腕回路Ｐ１Ｃと、を備える。直列腕回路Ｓ１Ｃは、直列接続されたキャパシタＣ１を有する。直列腕回路Ｓ２Ｃは、直列接続されたキャパシタＣ２を有する。直列腕回路Ｓ１ＣおよびＳ２Ｃは、入出力端子Ｔ１（共通端子１００）と入出力端子Ｔ２（入出力端子１２０）とを結ぶ経路に互いに直列に接続されている。
　並列腕回路Ｐ１Ｃは、直列腕回路Ｓ１ＣおよびＳ２Ｃの接続ノードとグランドとの間に接続され、インダクタＬ１と、キャパシタＣ３およびＣ４と、スイッチＳＷ２と、を備える。インダクタＬ１とキャパシタＣ４とは、上記接続ノードとグランドとの間に直列接続され、ＬＣ直列共振回路を構成している。キャパシタＣ３とスイッチＳＷ２とは、インダクタＬ１とキャパシタＣ４との接続ノードとグランドとの間に直列接続され、第２インピーダンス可変回路を構成している。
　ハイパスフィルタ１２Ｌにおいて、入出力端子Ｔ１およびキャパシタＣ１に接続され第１経路の一の端部領域を構成する配線Ａ、入出力端子Ｔ２およびキャパシタＣ２に接続され第１経路の他の端部領域を構成する配線Ｂ、ならびに、キャパシタＣ３およびスイッチＳＷ２に接続され第２経路の一部領域を構成する配線Ｃは、複数の誘電体層が積層された多層基板に形成されている。ハイパスフィルタ１２Ｌの配線Ａおよび配線Ｂは、配線Ｃが形成された誘電体層と異なる誘電体層に形成されており、当該多層基板を平面視した場合、配線Ａおよび配線Ｂと、配線Ｃとは、重なっていない。これによれば、配線Ａおよび配線Ｂと、配線Ｃとの間での不要な電磁界結合の発生を抑制できるので、ハイパスフィルタ１２Ｌの通過帯域における低い伝送損失および減衰帯域における高い減衰量を確保できる。よって、伝送特性に優れた通過特性可変型のマルチプレクサ１０Ｌを提供できる。
　本実施例では、ローパスフィルタ１１Ｌが第１フィルタであり、ハイパスフィルタ１２Ｌが第２フィルタであり、入出力端子１１０が第３入出力端子であり、入出力端子１２０が第４入出力端子である。また、ローバンド群が第１周波数帯域群であり、ハイバンド群が第２周波数帯域群である。
　図９Ｂは、実施例３に係るマルチプレクサ１０Ｌの通過特性を示すグラフである。同図には、（１）スイッチＳＷ２を導通にした場合のハイパスフィルタ１２Ｌの通過特性（太実線）、（２）スイッチＳＷ１を導通にした場合のローパスフィルタ１１Ｌの通過特性（細実線）、（３）スイッチＳＷ２を非導通にした場合のハイパスフィルタ１２Ｌの通過特性（太破線）、および（４）スイッチＳＷ１を導通にした場合のローパスフィルタ１１Ｌの通過特性（細破線）が示されている。
　図９Ｂに示すように、ローパスフィルタ１１Ｌにおいて、スイッチＳＷ１にキャパシタＣ７が直列接続されていることにより、スイッチＳＷ１が導通（Ｏｎ）する場合であっても、並列腕回路Ｐ１ＢはキャパシタＣ７およびＣ８の並列合成キャパシタとインダクタＬ４とのＬＣ直列共振回路となる。このＬＣ直列共振回路と、直列腕回路Ｓ１ＢおよびＳ２ＢのＬＣ並列共振により、２つの減衰極が発生している（図９Ｂの細実線）。一方、スイッチＳＷ１が非導通（Ｏｆｆ）となることにより、並列腕回路Ｐ１ＢはインダクタＬ４とキャパシタＣ８とのＬＣ直列共振回路となり、スイッチＳＷ１導通時の共振点より高周波側の共振点を有するため、スイッチＳＷ１導通時よりも高周波側にシフトした減衰極となる（図９Ｂの細破線）。このため、ローパスフィルタ１１Ｌの通過帯域高域側の挿入損失が低減する。
　また、図９Ｂに示すように、ハイパスフィルタ１２Ｌにおいて、スイッチＳＷ２にキャパシタＣ３が直列接続されていることにより、スイッチＳＷ２が導通（Ｏｎ）する場合であっても、並列腕回路Ｐ１ＣはキャパシタＣ３およびＣ４の並列合成キャパシタとインダクタＬ１とのＬＣ直列共振回路となる。このＬＣ直列共振回路により、１つの減衰極が発生している（図９Ｂの太実線）。一方、スイッチＳＷ２が非導通（Ｏｆｆ）となることにより、並列腕回路Ｐ１ＣはインダクタＬ１とキャパシタＣ４とのＬＣ直列共振回路となり、スイッチＳＷ２導通時の共振点より高周波側の共振点を有するため、スイッチＳＷ２導通時よりも高周波側にシフトした減衰極となる（図９Ｂの太破線）。このため、ローパスフィルタ１１Ｌの通過帯域に相当するハイパスフィルタ１２Ｌの減衰帯域の減衰量が向上する。
　例えば、図９Ｂに示すように、スイッチＳＷ１を非導通およびスイッチＳＷ２を導通すると、ハイパスフィルタ１２Ｌの通過帯域とローパスフィルタ１１Ｌの通過帯域とが近づく。一方、スイッチＳＷ１を導通およびスイッチＳＷ２を非導通にすると、ハイパスフィルタ１２Ｌの通過帯域とローパスフィルタ１１Ｌの通過帯域とが遠ざかる。この場合、スイッチＳＷ１を導通およびＳＷ２を非導通にしたほうが、ハイパスフィルタ１２Ｌとローパスフィルタ１１Ｌとのアイソレーションが向上する。
　上記のような特性を有するマルチプレクサ１０Ｌにおいて、例えば、（１）Ｂａｎｄ３とＢａｎｄ４０とのＣＡモードの場合には、スイッチＳＷ１およびＳＷ２を導通とする。これにより、ハイパスフィルタ１２Ｌおよびローパスフィルタ１１Ｌの通過帯域は、ともに低周波側へシフトする。逆に、（２）Ｂａｎｄ１とＢａｎｄ７とのＣＡモードの場合には、スイッチＳＷ１およびＳＷ２を非導通とする。これにより、ハイパスフィルタ１２Ｌおよびローパスフィルタ１１Ｌの通過帯域は、ともに高周波側へシフトする。また、（３）Ｂａｎｄ３とＢａｎｄ７とのＣＡモードの場合には、スイッチＳＷ１を導通およびスイッチＳＷ２を非導通とする。これにより、ハイパスフィルタ１２Ｌの通過帯域は高周波側へシフトし、ローパスフィルタ１１Ｌの通過帯域は低周波側へシフトする。また、（４）Ｂａｎｄ１とＢａｎｄ４０とのＣＡモードの場合には、スイッチＳＷ１を非導通およびスイッチＳＷ２を導通とする。これにより、ハイパスフィルタ１２Ｌの通過帯域は低周波側へシフトし、ローパスフィルタ１１Ｌの通過帯域は高周波側へシフトする。
　図１０Ａは、実施例３に係るマルチプレクサ１０Ｌの実装構成を表す斜視図である。また、図１０Ｂは、実施例３に係るマルチプレクサ１０Ｌを構成する各層の導体パターンを示す積層図である。図１０Ａには、多層基板７０に形成された、実施例３に係るマルチプレクサ１０Ｌを構成する各回路素子および配線の配置関係が示されている。
　多層基板７０は、導体パターンが形成された８層の誘電体層７０１～７０８が多層基板７０の主面に垂直な方向（図１０ＢのＺ軸方向）に積層された積層体である。なお、多層基板７０の誘電体層数は８層に限定されず、２以上の任意な数であればよい。
　インダクタＬ１～Ｌ４は、誘電体層７０１に形成され、多層基板７０の上面（第１主面）に形成されている。また、キャパシタＣ１、Ｃ２、Ｃ３、Ｃ５、Ｃ６およびＣ７は誘電体層７０３および７０４に形成されている。これより、配線Ｃは、誘電体層７０１～７０２に形成されている。誘電体層７０３および７０４は、誘電体層７０１よりも下層であり、誘電体層７０８よりも上層である。なお、キャパシタＣ１、Ｃ２、Ｃ３、Ｃ５、Ｃ６およびＣ７は、誘電体層７０３および７０４に形成されていることに限定されず、誘電体層７０１よりも下層であって、誘電体層７０８よりも上層に形成されていればよい。
　また、キャパシタＣ４およびＣ８は誘電体層７０７に形成されている。
　入出力端子Ｔ１、Ｔ２およびＴ３は、誘電体層７０８に形成され、多層基板７０の下面（第２主面）に形成されている。これより、配線Ａおよび配線Ｂは、誘電体層７０４～７０８に形成されている。つまり、配線Ａおよび配線Ｂと、配線Ｃとは、異なる層に形成されている。
　さらに、多層基板７０を平面視した場合（Ｚ軸方向から見た場合）、配線Ａおよび配線Ｂと、配線Ｃとは、重なっていない。
　上記構成によれば、配線Ａおよび配線Ｂと、配線Ｃとの間での不要な電磁界結合の発生を抑制できる。これにより、マルチプレクサ１０Ｌにおいて、意図しないインピーダンス変化の発生を抑制できるので、通過帯域における低い伝送損失および減衰帯域における高い減衰量を確保できる。また、第１インピーダンス可変回路および第２インピーダンス可変回路は並列腕回路Ｐ１ＢおよびＰ１Ｃに配置される。このため、直列腕回路Ｓ１Ｂ、Ｓ２Ｂ、Ｓ１ＣおよびＳ２Ｃが配置された第１経路の伝送損失が、第１インピーダンス可変回路および第２インピーダンス可変回路に起因するスイッチＳＷ１およびＳＷ２のオン抵抗の発生の影響により劣化することを抑制できる。
　また、入出力端子Ｔ１、Ｔ２およびＴ３は、多層基板７０の下面（第２主面）に配置され、スイッチＳＷ１およびＳＷ２は、多層基板７０の上面（第１主面）に配置されている。これにより、入出力端子Ｔ１、Ｔ２またはＴ３に接続される配線Ａおよび配線Ｂを多層基板７０の第２主面側に配置し、第１インピーダンス可変回路および第２インピーダンス可変回路が配置される第２経路に配置された配線Ｃを多層基板７０の第１主面側に配置できる。よって、配線Ａおよび配線Ｂと配線Ｃとを異なる誘電体層に配置させても、各配線の配線長を短くできるので、マルチプレクサ１０Ｌの伝送損失を低減できる。
　さらに、第１インピーダンス可変回路および第２インピーダンス可変回路を構成する可変素子であるスイッチＳＷ１およびＳＷ２は、第１主面に形成されるので、スイッチＳＷ１およびＳＷ２を表面実装型の素子で構成できる。このため、多層基板７０の各誘電体層を用いて構成されるスイッチ素子と比較してオン抵抗を低減できる。また、第１インピーダンス可変回路および第２インピーダンス可変回路が、図１Ｂの（ｂ）および（ｅ）のように、可変インダクタまたは可変キャパシタで構成されている場合には、多層基板７０の各誘電体層を用いて構成される可変インダクタまたは可変キャパシタと比較して、Ｑ値を高めることができる。これにより、マルチプレクサ１０Ｌの通過特性を向上させることが可能となる。
　また、図９Ａに示すように、実施例３に係るマルチプレクサ１０Ｌでは、直列腕回路Ｓ１Ｂ、Ｓ２Ｂ、Ｓ１ＣおよびＳ２Ｃならびに並列腕回路Ｐ１ＢおよびＰ１Ｃのそれぞれは、１以上のキャパシタを含んでいる。図１０Ｂに示すように、上記平面視において、直列腕回路Ｓ１ＢのキャパシタＣ５および直列腕回路Ｓ２ＢのキャパシタＣ６は、並列腕回路Ｐ１ＢのキャパシタＣ７およびＣ８と重ならないことが望ましい。また、直列腕回路Ｓ１ＣのキャパシタＣ１および直列腕回路Ｓ２ＣのキャパシタＣ２は、並列腕回路Ｐ１ＣのキャパシタＣ３およびＣ４と重ならないことが望ましい。
　これにより、直列腕回路Ｓ１ＢおよびＳ２Ｂと並列腕回路Ｐ１Ｂとの間、および、直列腕回路Ｓ１ＣおよびＳ２Ｃと並列腕回路Ｐ１Ｃとの間での不要な寄生容量の発生を抑制できる。これにより、マルチプレクサ１０Ｌにおいて、意図しないインピーダンス変化の発生を抑制できるので、通過帯域におけるより低い伝送損失および減衰帯域におけるより高い減衰量を確保できる。
　以上のように、いわゆるローバンド群とハイバンド群との間でＣＡを実行するマルチプレクサ１０Ｌにおいて、選択される周波数帯域が変わっても、通過帯域におけるより低い伝送損失および減衰帯域におけるより高い減衰量を維持しつつ、挿入損失または分波特性の劣化を抑制できる。
　［３．３　変形例に係る高周波フロントエンド回路］
　図１１Ａは、実施の形態３の変形例１に係る高周波フロントエンド回路５０Ｍおよびその周辺回路の回路構成図である。同図に示すように、高周波フロントエンド回路５０Ｍは、受信系フロントエンド回路であり、ダイプレクサ６０Ｍと、マルチプレクサ１０Ｌと、スイッチ３１Ｌ、３２Ｍおよび３３Ｍと、フィルタ２１Ｌ、２２Ｌ、２３Ｌ、２４Ｌ、２５Ｍおよび２６Ｍと、受信増幅器４１Ｌ、４２Ｌ、４３Ｌ、４４Ｌ、４５Ｍおよび４６Ｍと、を備える。変形例１に係る高周波フロントエンド回路５０Ｍは、実施の形態３に係る高周波フロントエンド回路５０Ｌと比較して、（１）アンテナ素子３とマルチプレクサ１０Ｌとの間に、ダイプレクサ６０Ｍが配置されていること、および、（２）第３の周波数帯域群を伝送する信号経路が付加されていること、が異なる。以下、変形例１に係る高周波フロントエンド回路５０Ｍについて、実施の形態３に係る高周波フロントエンド回路５０Ｌと同じ構成については説明を省略し、異なる構成を中心に説明する。
　スイッチ３２Ｍは、共通端子および２つの選択端子を有し、共通端子が入出力端子１２０に接続されている。スイッチ３２Ｍは、共通端子と、２つの選択端子のいずれかとの接続が可能なＳＰＤＴ型のスイッチ回路である。
　ダイプレクサ６０Ｍは、ハイパスフィルタおよびローパスフィルタを有し、共通端子がアンテナ素子３に接続され、ハイパスフィルタの出力端がマルチプレクサ１０Ｌの共通端子１００に接続され、ローパスフィルタの出力端がスイッチ３３Ｍに接続されている。ダイプレクサ６０Ｍのハイパスフィルタは、Ｂａｎｄ１、３、７および４０を通過させ、Ｂａｎｄ１１（１４７５．９－１４９５．９ＭＨｚ）およびＢａｎｄ２１（１４９５．９－１５１０．９ＭＨｚ）を減衰させる高域通過型フィルタである。また、ダイプレクサ６０Ｍのローパスフィルタは、Ｂａｎｄ１、３、７および４０を減衰させ、Ｂａｎｄ１１および２１を通過させる低域通過型フィルタである。
　なお、ダイプレクサ６０Ｍのハイパスフィルタは、Ｂａｎｄ１１、２１、３、１、４０および７を通過させ、ローバンド群（６９９－９６０ＭＨｚ、例えばＢａｎｄ２０（送信帯域：８３２－８６２ＭＨｚ、受信帯域：７９１－８２１ＭＨｚ）が含まれる）を減衰させる高域通過型フィルタであり、ローパスフィルタは、Ｂａｎｄ１１、２１、３、１、４０および７を減衰させ、上記ローバンド群（例えばＢａｎｄ２０を含む）を通過させる低域通過型フィルタであってもよい。
　フィルタ２５Ｍは、スイッチ３３Ｍの一の選択端子に接続され、Ｂａｎｄ１１を通過帯域とするバンドパスフィルタである。フィルタ２６Ｍは、スイッチ３３Ｍの他の選択端子に接続され、Ｂａｎｄ２１を通過帯域とするバンドパスフィルタである。
　受信増幅器４５Ｍはフィルタ２５Ｍに接続され、受信増幅器４６Ｍはフィルタ２６Ｍに接続されている。受信増幅器４５Ｍおよび４６Ｍのそれぞれは、例えば、トランジスタ等によって構成されたローノイズアンプである。
　上記構成によれば、マルチプレクサ１０Ｌにおいて、意図しないインピーダンス変化の発生を抑制できるので、通過帯域における低い伝送損失および減衰帯域における高い減衰量が確保された高周波フロントエンド回路５０Ｍを提供できる。
　図１１Ｂは、実施の形態３の変形例２に係る高周波フロントエンド回路５０Ｎおよびその周辺回路の回路構成図である。同図に示すように、高周波フロントエンド回路５０Ｎは、受信系フロントエンド回路であり、ダイプレクサ６０Ｍおよび６１Ｎと、マルチプレクサ１０Ｎ１、１０Ｎ２および１０Ｎ３と、スイッチ３１Ｌ、３２Ｍおよび３３Ｍと、フィルタ２１Ｌ、２２Ｌ、２３Ｌ、２４Ｌ、２５Ｍおよび２６Ｍと、受信増幅器４１Ｎ、４２Ｎおよび４３Ｎと、を備える。変形例２に係る高周波フロントエンド回路５０Ｎは、変形例１に係る高周波フロントエンド回路５０Ｍと比較して、マルチプレクサ１０Ｎ１～１０Ｎ３の配置位置が異なる。以下、変形例２に係る高周波フロントエンド回路５０Ｎについて、変形例１に係る高周波フロントエンド回路５０Ｍと同じ構成については説明を省略し、異なる構成を中心に説明する。
　スイッチ３２Ｍは、共通端子および２つの選択端子を有し、共通端子がダイプレクサ６１Ｎのハイパスフィルタの出力端に接続されている。スイッチ３２Ｍは、共通端子と、２つの選択端子のいずれかとの接続が可能なＳＰＤＴ型のスイッチ回路である。
　スイッチ３３Ｍは、共通端子および２つの選択端子を有し、共通端子がダイプレクサ６０Ｍのローパスフィルタの出力端に接続されている。スイッチ３３Ｍは、共通端子と、２つの選択端子のいずれかとの接続が可能なＳＰＤＴ型のスイッチ回路である。
　ダイプレクサ６０Ｍは、ハイパスフィルタおよびローパスフィルタを有し、共通端子がアンテナ素子３に接続され、ハイパスフィルタの出力端がダイプレクサ６１Ｎの共通端子に接続され、ローパスフィルタの出力端がスイッチ３３Ｍに接続されている。ダイプレクサ６０Ｍのハイパスフィルタは、Ｂａｎｄ１、３、７および４０を通過させ、Ｂａｎｄ１１およびＢａｎｄ２１を減衰させる高域通過型フィルタである。また、ダイプレクサ６０Ｍのローパスフィルタは、Ｂａｎｄ１、３、７および４０を減衰させ、Ｂａｎｄ１１およびＢａｎｄ２１を通過させる低域通過型フィルタである。
　ダイプレクサ６１Ｎは、ハイパスフィルタおよびローパスフィルタを有し、ハイパスフィルタの出力端がスイッチ３２Ｍの共通端子に接続され、ローパスフィルタの出力端がスイッチ３１Ｌの共通端子に接続されている。ダイプレクサ６１Ｎのハイパスフィルタは、Ｂａｎｄ７および４０を通過させ、Ｂａｎｄ１および３を減衰させる高域通過型フィルタである。また、ダイプレクサ６１Ｎのローパスフィルタは、Ｂａｎｄ７および４０を減衰させ、Ｂａｎｄ１および３を通過させる低域通過型フィルタである。
　マルチプレクサ１０Ｎ１は、本実施の形態に係るマルチプレクサ１０Ｌと同じ構成を有する。マルチプレクサ１０Ｎ１のハイパスフィルタは、Ｂａｎｄ７を通過させ、Ｂａｎｄ４０を減衰させる通過特性可変型の高域通過型フィルタである。マルチプレクサ１０Ｎ１のローパスフィルタは、Ｂａｎｄ７を減衰させ、Ｂａｎｄ４０を通過させる通過特性可変型の低域通過型フィルタである。
　マルチプレクサ１０Ｎ２は、本実施の形態に係るマルチプレクサ１０Ｌと同じ構成を有する。マルチプレクサ１０Ｎ２のハイパスフィルタは、Ｂａｎｄ１を通過させ、Ｂａｎｄ３を減衰させる通過特性可変型の高域通過型フィルタである。マルチプレクサ１０Ｎ２のローパスフィルタは、Ｂａｎｄ１を減衰させ、Ｂａｎｄ３を通過させる通過特性可変型の低域通過型フィルタである。
　マルチプレクサ１０Ｎ３は、本実施の形態に係るマルチプレクサ１０Ｌと同じ構成を有する。マルチプレクサ１０Ｎ３のハイパスフィルタは、Ｂａｎｄ２１を通過させ、Ｂａｎｄ１１を減衰させる通過特性可変型の高域通過型フィルタである。マルチプレクサ１０Ｎ３のローパスフィルタは、Ｂａｎｄ２１を減衰させ、Ｂａｎｄ１１を通過させる通過特性可変型の低域通過型フィルタである。
　受信増幅器４１Ｎはマルチプレクサ１０Ｎ１の共通端子に接続され、受信増幅器４２Ｎはマルチプレクサ１０Ｎ２の共通端子に接続され、受信増幅器４３Ｎはマルチプレクサ１０Ｎ３の共通端子に接続されている。受信増幅器４１Ｎ、４２Ｎおよび４３Ｎのそれぞれは、例えば、トランジスタ等によって構成されたローノイズアンプである。
　上記構成によれば、マルチプレクサ１０Ｎ１～１０Ｎ３において、意図しないインピーダンス変化の発生を抑制できるので、通過帯域における低い伝送損失および減衰帯域における高い減衰量が確保された高周波フロントエンド回路５０Ｎを提供できる。
　図１１Ｃは、実施の形態３の変形例３に係る高周波フロントエンド回路５０Ｐおよびその周辺回路の回路構成図である。同図に示すように、高周波フロントエンド回路５０Ｐは、受信系フロントエンド回路であり、ダイプレクサ６１Ｎと、マルチプレクサ１０Ｐと、スイッチ３１Ｌおよび３２Ｌと、フィルタ２１Ｌ、２２Ｌ、２３Ｌ、２４Ｌおよび２５Ｌと、受信増幅器４１Ｌ、４２Ｌ、４３Ｌ、４４Ｌおよび４５Ｌと、を備える。変形例３に係る高周波フロントエンド回路５０Ｐは、実施の形態３に係る高周波フロントエンド回路５０Ｌと比較して、（１）ダイプレクサ６１Ｎが付加されていること、および、（２）マルチプレクサ１０Ｐの配置位置が異なる。以下、変形例３に係る高周波フロントエンド回路５０Ｐについて、実施の形態３に係る高周波フロントエンド回路５０Ｌと同じ構成については説明を省略し、異なる構成を中心に説明する。
　ダイプレクサ６１Ｎは、ハイパスフィルタおよびローパスフィルタを有し、共通端子がアンテナ素子３に接続され、ハイパスフィルタの出力端がスイッチ３２Ｌの共通端子に接続され、ローパスフィルタの出力端がスイッチ３１Ｌの共通端子に接続されている。ダイプレクサ６１Ｎのハイパスフィルタは、Ｂａｎｄ７、４０および４１を通過させ、Ｂａｎｄ１および３を減衰させる高域通過型フィルタである。また、ダイプレクサ６１Ｎのローパスフィルタは、Ｂａｎｄ７、４０および４１を減衰させ、Ｂａｎｄ１および３を通過させる低域通過型フィルタである。
　マルチプレクサ１０Ｐは、本実施の形態に係るマルチプレクサ１０Ｌと同じ構成を有する。マルチプレクサ１０Ｐのハイパスフィルタは、Ｂａｎｄ７、４０および４１を通過させ、Ｂａｎｄ１および３を減衰させる通過特性可変型の高域通過型フィルタである。マルチプレクサ１０Ｐのローパスフィルタは、Ｂａｎｄ７、４０および４１を減衰させ、Ｂａｎｄ１および３を減衰させる通過特性可変型の低域通過型フィルタである。
　上記構成によれば、マルチプレクサ１０Ｐにおいて、意図しないインピーダンス変化の発生を抑制できるので、通過帯域における低い伝送損失および減衰帯域における高い減衰量が確保された高周波フロントエンド回路５０Ｐを提供できる。
　（その他の実施の形態）
　以上、本発明に係る高周波回路、マルチプレクサ、高周波フロントエンド回路および通信装置について、実施の形態、実施例および変形例を挙げて説明したが、本発明は、上記実施の形態、実施例および変形例に限定されるものではない。上記実施の形態、実施例および変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る高周波回路、マルチプレクサ、高周波フロントエンド回路および通信装置を内蔵した各種機器も本発明に含まれる。
　なお、上記実施の形態で説明したローバンド群およびハイバンド群は、それぞれ、周波数が相対的に低いバンド群および周波数が相対的に高いバンド群を指すに過ぎない。
　このため、上記実施の形態で説明した回路構成は、ローバンド群／ハイバンド群の組み合わせが下記（１）－（５）のどの２つの周波数帯域群(同一周波数帯域群でもよい)の組み合わせであっても適用できる。
　（１）ＬＢ（６９９－９６０ＭＨｚ）
　（２）ＭＬＢ（１４２７－１５１１ＭＨｚ）
　（３）ＭＢ（１７１０－２２００ＭＨｚ）
　（４）ＨＢ（２３００－２６９０ＭＨｚ）
　（５）ＵＨＢ（３３００－５０００ＭＨｚ）
　例えば、以下（Ａ）～（Ｄ）の組み合わせが挙げられる。
　（Ａ）ＬＢ／ＭＢ
　（Ｂ）ＭＬＢ／ＭＢ
　（Ｃ）ＨＢ／ＵＨＢ
　（Ｄ）ＵＨＢ／ＵＨＢ
　なお、各周波数帯域群に属する周波数帯域（バンド）は、２以上あってもよい。
　また、上記説明では、マルチプレクサとして、分波される周波数帯域群が２つであるダイプレクサを例に説明したが、分波される周波数帯域群は３つ以上であってもよい。例えば、ＬＢ／ＭＬＢ／ＭＢ／ＨＢを分波するマルチプレクサであってもよい。
　また、例えば、実施の形態に係る高周波回路、マルチプレクサ、高周波フロントエンド回路および通信装置において、各構成要素の間に、インダクタやキャパシタが接続されていてもかまわない。なお、インダクタには、各構成要素間を繋ぐ配線による配線インダクタが含まれてもよい。
　また、上記実施の形態に係る高周波フロントエンド回路は、受信系回路を例示したが、送信系回路であってもよい。この場合には、受信増幅回路に替わって、パワーアンプなどの送信増幅回路が配置される。さらには、受信用の信号経路と送信用の信号経路との双方を備えた高周波フロントエンド回路であってもよい。
　また、実施の形態１～３に係る高周波回路、および、マルチプレクサを構成するハイパスフィルタおよびローパスフィルタのそれぞれは、１つの並列腕回路を有する構成を示したが、並列腕回路は複数配置されていてもよい。これに伴い、直列腕回路も３以上配置されてもよい。並列腕回路および直列腕回路を、それぞれ複数有することにより、フィルタ通過特性における減衰極の数を増やすことができるので、例えばフィルタ特性の急峻性および減衰帯域の設計自由度が大きくなる。
　本発明は、マルチバンドシステムに適用できる高周波回路、マルチプレクサ、高周波フロントエンド回路および通信装置として、携帯電話などの通信機器に広く利用できる。
　１　　通信装置
　２、２Ａ、２Ｂ、２Ｃ、５０２Ａ、５０２Ｂ、５０２Ｃ、５０２Ｄ、５０２Ｅ、５０２Ｆ、５０２Ｇ　　高周波回路
　３　　アンテナ素子
　４　　ＲＦ信号処理回路（ＲＦＩＣ）
　５　　ベースバンド信号処理回路（ＢＢＩＣ）
　１０、１０Ａ、１０Ｌ、１０Ｎ１、１０Ｎ２、１０Ｎ３、１０Ｐ　　マルチプレクサ
　１１、１１Ａ、１１Ｌ　　ローパスフィルタ
　１２、１２Ｌ　　ハイパスフィルタ
　２１、２１Ｌ、２２、２２Ｌ、２３、２３Ｌ、２４、２４Ｌ、２５Ｌ、２５Ｍ、２６Ｍ　　フィルタ
　３１、３１Ｌ、３２、３２Ｌ、３２Ｍ、３３Ｍ　　スイッチ
　４０、４０Ｌ、４６Ｌ　　増幅回路
　４１、４１Ｌ、４１Ｎ、４２、４２Ｌ、４２Ｎ、４３、４３Ｌ、４３Ｎ、４４Ｌ、４５Ｌ、４５Ｍ、４６Ｍ　　受信増幅器
　５０、５０Ｌ、５０Ｍ、５０Ｎ、５０Ｐ　　高周波フロントエンド回路
　６０、６０ａ、６０Ａ、６０ｂ、６０ｃ、６０ｄ、６０ｅ、６０ｆ、６１　　インピーダンス可変回路
　６０Ｍ、６０Ｎ、６１Ｎ　　ダイプレクサ
　７０　　多層基板
　１００、３１０、３２０　　共通端子
　１１０、１２０　　入出力端子
　３１１、３１２、３２１、３２２、３２３　　選択端子
　７０１、７０２、７０３、７０４、７０５、７０６、７０７、７０８、７０ｎ　　誘電体層
　Ａ１　　弾性波共振子
　Ｃ１、Ｃ２、Ｃ２１、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７、Ｃ８　　キャパシタ
　Ｃｖ、ＶＣ１、ＶＣ２　　可変キャパシタ
　Ｇ１、Ｇ２、Ｇ３　　グランドパターン
　Ｌ１、Ｌ２、Ｌ２１、Ｌ２２、Ｌ２３、Ｌ３、Ｌ４　　インダクタ
　Ｌｖ　　可変インダクタ
　Ｐ１、Ｐ１Ａ、Ｐ１Ｂ、Ｐ１Ｃ、Ｐ２　　並列腕回路
　Ｓ１、Ｓ１Ａ、Ｓ１Ｂ、Ｓ１Ｃ、Ｓ２、Ｓ２Ａ、Ｓ２Ｂ、Ｓ２Ｃ　　直列腕回路
　ＳＷ、ＳＷ１、ＳＷ２　　スイッチ
　Ｔ１、Ｔ２、Ｔ３　　入出力端子

Claims (10)

  1. 　多層基板と、
    　前記多層基板の表面に形成された第１入出力端子および第２入出力端子と、
    　前記多層基板に形成され、前記第１入出力端子と前記第２入出力端子とを結ぶ第１経路に直列配置された第１直列腕回路および第２直列腕回路と、
    　前記第１経路上のノードとグランドとを結ぶ第２経路に配置された並列腕回路と、
    　前記多層基板に形成され、前記第１入出力端子に接続され、前記第１経路の一部を構成する第１配線と、
    　前記多層基板に形成され、前記第２入出力端子に接続され、前記第１経路の一部を構成する第２配線と、
    　前記多層基板に形成され、前記第２経路の一部を構成する第３配線と、を備え、
    　前記並列腕回路は、前記第１入出力端子と前記第２入出力端子との間の高周波信号の伝送特性を可変させる第１インピーダンス可変回路を含み、
    　前記第１配線および前記第２配線は、前記第３配線が形成された前記多層基板の層と異なる層に形成されており、
    　前記多層基板を平面視した場合、前記第３配線は、前記第１配線および前記第２配線と重ならない、
    　高周波回路。
  2. 　前記並列腕回路は、
    　前記ノードとグランドとの間に直列接続されたインダクタおよびキャパシタで構成されたＬＣ直列共振回路を備える、
    　請求項１に記載の高周波回路。
  3. 　前記並列腕回路は、
    　前記ノードとグランドとの間に配置された弾性波共振子を備える、
    　請求項１に記載の高周波回路。
  4. 　前記多層基板は、互いに背向する第１主面および第２主面を有し、
    　前記第１インピーダンス可変回路は、スイッチ素子または可変キャパシタである可変素子を有し、
    　前記可変素子は、前記第１主面に形成され、
    　前記第１入出力端子および前記第２入出力端子は、前記第２主面に形成されている、
    　請求項１～３のいずれか１項に記載の高周波回路。
  5. 　前記第１配線は、前記第１入出力端子と前記第１直列腕回路とを接続し、
    　前記第２配線は、前記第２入出力端子と前記第２直列腕回路とを接続し、
    　前記第１直列腕回路、前記第２直列腕回路、および前記並列腕回路は、それぞれ、１以上のキャパシタを含み、
    　前記平面視において、前記第１直列腕回路が有する前記１以上のキャパシタおよび前記第２直列腕回路が有する前記１以上のキャパシタは、前記並列腕回路が有する前記１以上のキャパシタと重ならない、
    　請求項１～４のいずれか１項に記載の高周波回路。
  6. 　第１周波数帯域群に属する第１周波数帯域および第２周波数帯域の一方の高周波信号と、第２周波数帯域群に属する第３周波数帯域の高周波信号と、を同時に伝送することが可能であり、前記第１周波数帯域の高周波信号と前記第２周波数帯域の高周波信号とを排他的に伝送するマルチプレクサであって、
    　第１共通端子、第３入出力端子、および、第４入出力端子と、
    　前記第１共通端子が前記第１入出力端子に接続され、前記第３入出力端子が前記第２入出力端子に接続され、前記第１周波数帯域群の周波数範囲を通過帯域とし、前記第２周波数帯域群の周波数範囲を減衰帯域とする、請求項１～４のいずれか１項に記載の高周波回路からなる第１フィルタと、
    　前記第１共通端子と前記第４入出力端子との間に配置され、前記第２周波数帯域群の周波数範囲を通過帯域とし、前記第１周波数帯域群の周波数範囲を減衰帯域とする第２フィルタと、を備え、
    　前記第１フィルタは、第１スイッチ素子を有する前記第１インピーダンス可変回路を備え、
    　前記第１インピーダンス可変回路のインピーダンス変化により、前記第１フィルタの通過帯域および減衰帯域の少なくとも一方が可変する、
    　マルチプレクサ。
  7. 　前記第１周波数帯域群は、前記第１周波数帯域および前記第２周波数帯域を含み、
    　前記第２周波数帯域群は、前記第３周波数帯域および第４周波数帯域を含み、
    　前記マルチプレクサは、（１）前記第１周波数帯域の高周波信号と前記第２周波数帯域の高周波信号とを排他的に伝送し、（２）前記第３周波数帯域の高周波信号と前記第４周波数帯域の高周波信号とを排他的に伝送し、（３）前記第１周波数帯域および前記第２周波数帯域の一方の高周波信号と、前記第３周波数帯域および前記第４周波数帯域の一方の高周波信号と、を同時に伝送することが可能であり、
    　前記第２フィルタは、前記第１共通端子と前記第４入出力端子との間の高周波信号の伝送特性を可変させる第２インピーダンス可変回路を備え、
    　前記第２インピーダンス可変回路のインピーダンス変化により、前記第２フィルタの通過帯域および減衰帯域の少なくとも一方が可変する、
    　請求項６に記載のマルチプレクサ。
  8. 　請求項６に記載のマルチプレクサと、
    　第２共通端子、第１選択端子および第２選択端子を有し、前記第２共通端子が前記第３入出力端子に接続された第３スイッチと、
    　前記第１選択端子に接続され、前記第１周波数帯域を通過帯域とする第３フィルタと、
    　前記第２選択端子に接続され、前記第２周波数帯域を通過帯域とする第４フィルタと、
    　前記第４入出力端子に接続され、前記第３周波数帯域を通過帯域とする第５フィルタと、
    　前記第３フィルタおよび前記第４フィルタに接続された第１増幅回路と、
    　前記第５フィルタに接続された第２増幅回路と、を備える、
    　高周波フロントエンド回路。
  9. 　請求項７に記載のマルチプレクサと、
    　第２共通端子、第１選択端子および第２選択端子を有し、前記第２共通端子が前記第３入出力端子に接続された第３スイッチと、
    　第３共通端子、第３選択端子および第４選択端子を有し、前記第３共通端子が前記第４入出力端子に接続された第４スイッチと、
    　前記第１選択端子に接続され、前記第１周波数帯域を通過帯域とする第３フィルタと、
    　前記第２選択端子に接続され、前記第２周波数帯域を通過帯域とする第４フィルタと、
    　前記第３選択端子に接続され、前記第３周波数帯域を通過帯域とする第５フィルタと、
    　前記第４選択端子に接続され、前記第４周波数帯域を通過帯域とする第６フィルタと、
    　前記第３フィルタおよび前記第４フィルタに接続された第１増幅回路と、
    　前記第５フィルタおよび前記第６フィルタに接続された第２増幅回路と、を備える、
    　高周波フロントエンド回路。
  10. 　アンテナ素子で受信される高周波信号を処理するＲＦ信号処理回路と、
    　前記アンテナ素子と前記ＲＦ信号処理回路との間で前記高周波信号を伝達する請求項８に記載の高周波フロントエンド回路と、を備える、
    　通信装置。
PCT/JP2018/037869 2017-10-24 2018-10-11 高周波回路、マルチプレクサ、高周波フロントエンド回路および通信装置 WO2019082671A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201880069769.5A CN111279612B (zh) 2017-10-24 2018-10-11 高频电路、多工器、高频前端电路以及通信装置
US16/855,006 US11381217B2 (en) 2017-10-24 2020-04-22 Radio frequency circuit, multiplexer, radio frequency front end circuit and communication apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017205569 2017-10-24
JP2017-205569 2017-10-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/855,006 Continuation US11381217B2 (en) 2017-10-24 2020-04-22 Radio frequency circuit, multiplexer, radio frequency front end circuit and communication apparatus

Publications (1)

Publication Number Publication Date
WO2019082671A1 true WO2019082671A1 (ja) 2019-05-02

Family

ID=66247808

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/037869 WO2019082671A1 (ja) 2017-10-24 2018-10-11 高周波回路、マルチプレクサ、高周波フロントエンド回路および通信装置

Country Status (3)

Country Link
US (1) US11381217B2 (ja)
CN (1) CN111279612B (ja)
WO (1) WO2019082671A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020250734A1 (ja) * 2019-06-10 2020-12-17 株式会社村田製作所 高周波回路、高周波モジュール及び通信装置
JP2021104591A (ja) * 2019-12-26 2021-07-26 セイコーエプソン株式会社 液体吐出装置、及び駆動回路
CN114051694A (zh) * 2019-07-03 2022-02-15 株式会社村田制作所 高频模块以及通信装置
GB2610690A (en) * 2018-07-18 2023-03-15 Skyworks Solutions Inc Hybrid acoustic LC filter cascaded with LC filter

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7196008B2 (ja) 2019-04-17 2022-12-26 日本航空電子工業株式会社 アンテナ
JP7414414B2 (ja) 2019-06-27 2024-01-16 日本航空電子工業株式会社 アンテナ
JP7414415B2 (ja) * 2019-06-27 2024-01-16 日本航空電子工業株式会社 アンテナ及びそれに用いられる対向部の中間製品
US11356127B2 (en) * 2019-12-16 2022-06-07 Hewlett Packard Enterprise Development Lp Selective filtering for continuous 5 GHz and 6 GHz operation of a network device
US11469503B2 (en) * 2020-02-28 2022-10-11 T-Mobile Usa, Inc. Self-optimizing wide band array antennas
GB2599986A (en) 2020-06-30 2022-04-20 Skyworks Solutions Inc Tunable filter with mutually coupled inductors
US11476824B2 (en) 2020-07-09 2022-10-18 Hewlett Packard Enterprise Development Lp Selective filtering for continuous 5 GHz and 6 GHz operation of a network device
US11824569B2 (en) 2020-08-31 2023-11-21 Skyworks Solutions, Inc. Radio frequency system with tunable filters including tunable filter with mutually coupled inductors
TWI803020B (zh) 2021-10-20 2023-05-21 立積電子股份有限公司 射頻切換器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294634A (ja) * 1997-02-19 1998-11-04 Murata Mfg Co Ltd フィルタ
WO2008075691A1 (ja) * 2006-12-19 2008-06-26 Hitachi Metals, Ltd. 高周波回路、高周波部品、及び通信装置
JP2015111783A (ja) * 2013-12-06 2015-06-18 株式会社村田製作所 周波数可変共振回路および周波数可変フィルタ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004135316A (ja) * 2002-09-17 2004-04-30 Hitachi Metals Ltd 高周波部品及び高周波モジュール並びにこれらを用いた通信機
JP2004328569A (ja) * 2003-04-28 2004-11-18 Toko Inc 積層型バンドパスフィルタ
DE102006057340B4 (de) * 2006-12-05 2014-05-22 Epcos Ag DMS-Filter mit verbesserter Anpassung
WO2015056473A1 (ja) 2013-10-17 2015-04-23 株式会社村田製作所 高周波回路モジュール
CN106031036B (zh) * 2014-02-10 2018-11-16 株式会社村田制作所 滤波电路以及无线通信装置
CN106031037B (zh) * 2014-02-10 2018-11-30 株式会社村田制作所 可变滤波电路及无线通信装置
JP6468290B2 (ja) * 2014-10-16 2019-02-13 株式会社村田製作所 高周波モジュール
WO2016076092A1 (ja) * 2014-11-11 2016-05-19 株式会社村田製作所 可変フィルタ回路、ｒｆフロントエンド回路、および、通信装置
JP6020780B1 (ja) * 2015-02-25 2016-11-02 株式会社村田製作所 高周波モジュール
JP6460046B2 (ja) * 2015-08-10 2019-01-30 株式会社村田製作所 スイッチモジュール、フロントエンドモジュールおよびスイッチモジュールの駆動方法
DE102015116223B4 (de) * 2015-09-25 2019-05-09 Snaptrack, Inc. SAW-Filter mit unterdrückter Scher-Mode
KR102193508B1 (ko) * 2016-09-26 2020-12-21 가부시키가이샤 무라타 세이사쿠쇼 탄성파 필터 장치, 고주파 프론트엔드 회로 및 통신 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294634A (ja) * 1997-02-19 1998-11-04 Murata Mfg Co Ltd フィルタ
WO2008075691A1 (ja) * 2006-12-19 2008-06-26 Hitachi Metals, Ltd. 高周波回路、高周波部品、及び通信装置
JP2015111783A (ja) * 2013-12-06 2015-06-18 株式会社村田製作所 周波数可変共振回路および周波数可変フィルタ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2610690A (en) * 2018-07-18 2023-03-15 Skyworks Solutions Inc Hybrid acoustic LC filter cascaded with LC filter
GB2610690B (en) * 2018-07-18 2023-06-07 Skyworks Solutions Inc Hybrid acoustic LC filter cascaded with LC filter
WO2020250734A1 (ja) * 2019-06-10 2020-12-17 株式会社村田製作所 高周波回路、高周波モジュール及び通信装置
US11936355B2 (en) 2019-06-10 2024-03-19 Murata Manufacturing Co., Ltd. Radio frequency circuit, radio frequency module, and communication device
CN114051694A (zh) * 2019-07-03 2022-02-15 株式会社村田制作所 高频模块以及通信装置
JP2021104591A (ja) * 2019-12-26 2021-07-26 セイコーエプソン株式会社 液体吐出装置、及び駆動回路
JP7427962B2 (ja) 2019-12-26 2024-02-06 セイコーエプソン株式会社 液体吐出装置、及び駆動回路

Also Published As

Publication number Publication date
CN111279612A (zh) 2020-06-12
US11381217B2 (en) 2022-07-05
CN111279612B (zh) 2023-08-22
US20200252042A1 (en) 2020-08-06

Similar Documents

Publication Publication Date Title
WO2019082671A1 (ja) 高周波回路、マルチプレクサ、高周波フロントエンド回路および通信装置
JP5316544B2 (ja) 高周波回路、高周波部品、及びマルチバンド通信装置
JP5136532B2 (ja) 高周波スイッチモジュール
JP2016054515A (ja) フィルタモジュール
WO2018116961A1 (ja) 高周波スイッチ及び通信装置
JP7099532B2 (ja) マルチプレクサならびにそれを用いた高周波フロントエンド回路および通信装置
US10454450B2 (en) High frequency switch module
US10110194B2 (en) Variable filter circuit, RF front end circuit and communication device
JP2017208656A (ja) スイッチモジュール及び高周波モジュール
CN111164889A (zh) 混合滤波器装置以及多路调制器
JP2013258516A (ja) フィルタモジュール及び分波器モジュール
US10873309B2 (en) LC filter, radio-frequency front-end circuit, and communication device
WO2019102848A1 (ja) 高周波回路、高周波フロントエンド回路および通信装置
US11956069B2 (en) Multiplexer, filter, and communication device
WO2018062119A1 (ja) 高周波フロントエンド回路、高周波信号処理回路、通信装置
US20240014805A1 (en) Radio-frequency module and communication device
WO2018123914A1 (ja) 高周波モジュール及び通信装置
WO2010147197A1 (ja) 高周波モジュール
JP4378703B2 (ja) 高周波回路部品
US10348268B2 (en) Demultiplexing circuit
US11075658B2 (en) Multilayer substrate, filter, multiplexer, radio-frequency front-end circuit, and communication device
US10715097B2 (en) Multiplexer and communication apparatus
WO2018159205A1 (ja) フィルタ装置、マルチプレクサ、高周波フロントエンド回路および通信装置
WO2022131157A1 (ja) 高周波モジュール及び通信装置
US11528047B2 (en) Multilayer substrate, low-pass filter, high-pass filter, multiplexer, radio-frequency front-end circuit, and communication device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18870814

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18870814

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP