WO2019048985A1 - 蓄電システム、車両、電子機器及び半導体装置 - Google Patents

蓄電システム、車両、電子機器及び半導体装置 Download PDF

Info

Publication number
WO2019048985A1
WO2019048985A1 PCT/IB2018/056536 IB2018056536W WO2019048985A1 WO 2019048985 A1 WO2019048985 A1 WO 2019048985A1 IB 2018056536 W IB2018056536 W IB 2018056536W WO 2019048985 A1 WO2019048985 A1 WO 2019048985A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
signal
transistor
storage battery
sensor element
Prior art date
Application number
PCT/IB2018/056536
Other languages
English (en)
French (fr)
Inventor
三上真弓
田島亮太
宍戸英明
吉住健輔
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to JP2019540136A priority Critical patent/JPWO2019048985A1/ja
Priority to US16/641,336 priority patent/US11870042B2/en
Publication of WO2019048985A1 publication Critical patent/WO2019048985A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M10/4257—Smart batteries, e.g. electronic circuits inside the housing of the cells or batteries
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L3/00—Electric devices on electrically-propelled vehicles for safety purposes; Monitoring operating variables, e.g. speed, deceleration or energy consumption
    • B60L3/12—Recording operating variables ; Monitoring of operating variables
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L50/00—Electric propulsion with power supplied within the vehicle
    • B60L50/50—Electric propulsion with power supplied within the vehicle using propulsion power supplied by batteries or fuel cells
    • B60L50/60—Electric propulsion with power supplied within the vehicle using propulsion power supplied by batteries or fuel cells using power supplied by batteries
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L50/00—Electric propulsion with power supplied within the vehicle
    • B60L50/50—Electric propulsion with power supplied within the vehicle using propulsion power supplied by batteries or fuel cells
    • B60L50/60—Electric propulsion with power supplied within the vehicle using propulsion power supplied by batteries or fuel cells using power supplied by batteries
    • B60L50/64—Constructional details of batteries specially adapted for electric vehicles
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L5/00—Apparatus for, or methods of, measuring force, work, mechanical power, or torque, specially adapted for specific purposes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/048—Activation functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H01M10/486—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte for measuring temperature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M2010/4271—Battery management systems including electronic circuits, e.g. control of current or voltage to keep battery in healthy state, cell balancing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2220/00—Batteries for particular applications
    • H01M2220/20—Batteries in motive systems, e.g. vehicle, ship, plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2220/00—Batteries for particular applications
    • H01M2220/30—Batteries in portable systems, e.g. mobile phone, laptop
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries

Definitions

  • One embodiment of the present invention relates to a storage battery and a storage system using the storage battery. Further, one aspect of the present invention relates to a vehicle using a storage battery. Further, one embodiment of the present invention relates to an electronic device using a storage battery.
  • One embodiment of the present invention relates to a semiconductor device.
  • one aspect of the present invention relates to a neural network and a storage system using the same. Further, one aspect of the present invention relates to a vehicle using a neural network. Further, one embodiment of the present invention relates to an electronic device using a neural network.
  • a semiconductor device refers to any device that can function by utilizing semiconductor characteristics.
  • the display device, the light-emitting device, the storage device, the electro-optical device, the power storage device, the semiconductor circuit, and the electronic device may include the semiconductor device.
  • one embodiment of the present invention is not limited to the above technical field.
  • the technical field of the invention disclosed in the present specification and the like relates to an object, a method, or a method of manufacturing.
  • one aspect of the present invention relates to a process, a machine, a manufacture, or a composition (composition of matter).
  • Patent Document 1 and Patent Document 2 describe an example of a MEMS sensor that detects strain.
  • Patent Document 3 discloses an example in which an OS transistor is used for learning of a neural network.
  • An object of one embodiment of the present invention is to provide a sensor element having excellent characteristics.
  • an object of one embodiment of the present invention is to improve the characteristics of a system including a sensor element.
  • an object of one embodiment of the present invention is to provide a power storage system having excellent characteristics.
  • an object of one embodiment of the present invention is to provide a highly safe power storage system.
  • an object of one embodiment of the present invention is to provide a power storage system with low degradation.
  • an object of one embodiment of the present invention is to provide an electronic device in which a power storage system having excellent characteristics is mounted.
  • an object of one embodiment of the present invention is to provide a vehicle equipped with a power storage system having excellent characteristics.
  • an object of one embodiment of the present invention is to provide a novel semiconductor device.
  • an object of one embodiment of the present invention is to provide a novel system.
  • One aspect of the present invention includes a storage battery, a neural network, and a sensor element, and the neural network includes one or more of an input layer, an output layer, and an input layer and an output layer.
  • An intermediate layer the input layer being given a value corresponding to the first signal output from the sensor element, the first signal being an analog signal, the sensor element being in contact with the surface of the storage battery It has an area, and the sensor element is a storage system having a function of measuring strain, temperature, or both.
  • one aspect of the present invention includes a storage battery, a neural network, a first circuit, and a sensor element, and the neural network includes an input layer, an output layer, and an input layer and an output layer.
  • a first circuit is provided with a first signal output from the sensor element, the first signal is an analog signal, and the first circuit The circuit has a function of converting the first signal into a digital signal and providing the converted digital signal to the input layer, the sensor element has a region in contact with the surface of the storage battery, and the sensor element is distorted, temperature And a storage system having a function of measuring either or both.
  • one embodiment of the present invention includes a storage battery, a neural network, a first circuit, a second circuit, and a sensor element
  • the neural network includes an input layer, an output layer, and an input layer.
  • one or more intermediate layers disposed between the sensor and the output layer, and the first circuit is supplied with a first signal output from the sensor element, and the first signal is an analog signal
  • the first circuit has a function of converting the first signal into a second signal which is a digital signal, and the first circuit modulates the second signal and transmits the second signal by wireless communication.
  • the second circuit has a function to demodulate a signal given from the first circuit by wireless communication and to give it to the input layer, and a sensor element is in contact with the surface of the storage battery.
  • the sensor element measures strain, temperature, or both A power storage system having that function.
  • the sensor element starts detection in accordance with the charging voltage of the storage battery.
  • the sensor element start detection in accordance with a result of analyzing a time change of a current value of the storage battery by a neural network.
  • the neural network includes a first transistor, a capacitor, and a second transistor, one of the source and the drain of the first transistor is one electrode of the capacitor, and
  • the channel formation region of the first transistor includes a metal oxide, the metal oxide includes indium and an element M, and the element M includes aluminum and gallium.
  • the potential corresponding to the analog signal is held.
  • one aspect of the present invention is a vehicle including the power storage system described in any one of the above.
  • one embodiment of the present invention is an electronic device including the power storage system described in any one of the above.
  • one aspect of the present invention includes a neural network, a first circuit, and a second circuit, and the neural network includes an input layer, an output layer, and an input layer and an output layer.
  • the first circuit is provided with a measurement of one or both of distortion and temperature as a first signal, and the first signal is an analog signal.
  • the first circuit has a function of converting the first signal into the second signal which is a digital signal, and the first circuit modulates the second signal and transmits the second signal by wireless communication.
  • the second circuit is a semiconductor device having a function of providing a circuit and having a function of demodulating a signal provided from the first circuit by wireless communication and providing the signal to an input layer.
  • a sensor element having excellent characteristics can be provided. Also, according to one aspect of the present invention, the characteristics of a system having a sensor element can be enhanced.
  • a power storage system having excellent characteristics can be provided. Further, one embodiment of the present invention can provide a highly safe power storage system. Further, according to one embodiment of the present invention, a power storage system with low deterioration can be provided.
  • an electronic device mounted with a power storage system having excellent characteristics can be provided.
  • a vehicle equipped with a power storage system having excellent characteristics can be provided.
  • a novel semiconductor device can be provided.
  • a novel system can be provided.
  • FIG. 2 is a flow diagram showing the operation of the system.
  • FIG. 2 is a flow diagram showing the operation of the system.
  • An example of a storage system. An example of a storage system.
  • Sectional drawing of a storage battery. The figure explaining a part of cross section of a storage battery.
  • FIG. 7 shows a structural example of a semiconductor device.
  • FIG. 2 shows an example of the configuration of a memory cell. The figure which shows the structural example of an offset circuit.
  • Timing chart. 1A is a functional block diagram showing a configuration example of a NOSRAM
  • FIG. 1B is a circuit diagram showing a configuration example of a memory cell.
  • 1A is a circuit diagram showing a configuration example of a memory cell array
  • FIG. 1B is a circuit diagram showing a configuration example of a memory cell.
  • Vehicle example An example of a vehicle.
  • Application example of a storage system Examples of electronic devices and applications of storage batteries.
  • a neural network refers to a whole model that imitates a neural network of an organism, determines the connection strength between neurons by learning, and has a problem solving ability.
  • a neural network has an input layer, an intermediate layer (also called a hidden layer), and an output layer.
  • a neuron-to-neuron coupling strength also referred to as a weighting factor
  • learning when describing a neural network, to determine a neuron-to-neuron coupling strength (also referred to as a weighting factor) from existing information may be referred to as “learning”.
  • an oxide semiconductor transistor in which an oxide semiconductor or a metal oxide is used for a channel formation region is referred to as an oxide semiconductor transistor or an OS transistor.
  • Embodiment 1 In this embodiment, a system including a sensor is described as one embodiment of the present invention. Also, as a more specific example, a storage system having a sensor and a storage battery will be described.
  • FIGS. 1A, 1B, and 1C shows an example of a system having a sensor element 174 and a control system 131 to which an output from the sensor element 174 is given.
  • the sensor element 174 preferably includes one or more of a pressure sensor, a temperature sensor, an acceleration sensor, and a strain sensor.
  • a strain sensor for example, a strain gauge which forms a wiring pattern on a thin insulator and detects a change in resistance due to strain can be used. Also, the resistance change due to strain can be converted to a change in voltage by means of the Wheatstone bridge.
  • a piezoelectric element can be used as a pressure sensor.
  • the piezoelectric element for example, there are a capacitive displacement type pressure-sensitive sensor provided with a parallel plate capacitor, a strain gauge type pressure sensor which detects a change in resistance due to strain, and the like.
  • strain gauge type pressure sensor for example, there is a sensor in which a p-type silicon crystal is doped with n-type impurities by thermal diffusion, and a compensated high-resistance intrinsic semiconductor region is used as a strain gauge.
  • a piezoelectric element made of a polymer film may be used.
  • an electrostatic capacitance detection method for detecting a change in capacitance between the movable portion and the fixed portion, a piezoresistive method for detecting distortion of a region connecting the movable portion and the fixed portion, or the like can be used.
  • a heat detection method can be used as the acceleration sensor.
  • a gyro sensor can be used as the acceleration sensor.
  • a vibration type gyro sensor an electrostatic capacitance type or a piezoresistive type can be used.
  • a temperature sensor for example, a thermistor (a resistor whose resistance value changes with temperature), a sensor using a bimetal, or the like can be used.
  • the temperature sensor for example, a semiconductor temperature sensor in the form of an IC can be used.
  • a temperature sensor using temperature characteristics of the voltage between the base and the emitter of the NPN transistor can be used.
  • the temperature sensor may be configured using two or more types of semiconductor elements having different temperature characteristics.
  • a semiconductor element using an oxide semiconductor and a semiconductor element using a silicon semiconductor may be provided as the temperature sensor.
  • a semiconductor element using an oxide semiconductor has smaller temperature dependence than a semiconductor element using conventional silicon, germanium, or a compound thereof.
  • a MEMS sensor may be used as a sensor element mounted on the semiconductor device of one embodiment of the present invention.
  • MEMS technology can be used to fabricate the moveable part of the strain sensor.
  • MEMS technology can be used to manufacture a piezoelectric element of a pressure sensor.
  • a vibration type gyro sensor using a MEMS technology can be used as the acceleration sensor.
  • MEMS technology a minute structure can be formed, and a small and low power consumption sensor can be manufactured.
  • a small and low power consumption gas sensor can be manufactured.
  • a strain sensor using MEMS technology includes, on a first film, a first layer having a transistor, a functional layer provided on the first layer, and a second film on the functional layer. And a sensor having a space between the first layer and the functional layer.
  • the functional layer includes, for example, a strain resistance element, a piezoelectric element, a vibrator, and the like.
  • the control system 131 includes a circuit 180, a control circuit 134, and a memory 132.
  • the control circuit 134 has a neural network NN.
  • the neural network NN has an input layer, an output layer, and one or more intermediate layers disposed between the input layer and the output layer.
  • the input / output characteristics of the sensor element 174 may be given to the neural network NN, for example, as learning data.
  • the input / output characteristics of the sensor element 174 may change depending on the environment such as temperature, for example.
  • the circuit 180 After processing the signal IN1 supplied from the sensor element 174, the circuit 180 outputs the processed signal to the control circuit 134 as a signal OUT1.
  • the memory 132 preferably includes, for example, volatile memory and non-volatile memory.
  • volatile memory for example, a DRAM, an SRAM, or the like can be used as the volatile memory.
  • SRAM static random access memory
  • the memory 132 functions as, for example, an external memory of a CPU included in the control circuit 134.
  • a memory having an OS transistor described later can be used as the memory 132.
  • the power consumption of the control system of one embodiment of the present invention may be reduced by using a memory including an OS transistor.
  • the signal OUT1 is given to the input layer IL of the neural network NN.
  • the neural network of one embodiment of the present invention preferably has a function of performing an analog operation.
  • the neural network NN has a product-sum operation circuit, and the product-sum operation circuit has a function to perform analog operation.
  • the area of the circuit constituting the neural network NN may be able to be reduced.
  • FIG. 1A shows an example in which the signal output from the sensor element 174 is an analog signal, and the signal IN1 and the signal OUT1 are analog signals.
  • the signal from the sensor element 174 may be provided to the neural network NN without being converted to a digital signal to perform the operation. In such a case, for example, an analog-to-digital converter may be unnecessary, and the circuit area of the control system 131 may be reduced.
  • a value corresponding to the signal given to the sensor element 174 is given to the neural network NN.
  • the value corresponding to the given signal is, for example, a value obtained by amplifying the given signal. Or, for example, it is a value obtained by removing noise from a given signal and amplifying it.
  • the signal given to the sensor element 174 is, for example, a signal detected by the sensor element 174.
  • FIG. 1B illustrates an example in which the signal IN1 and the signal OUT1 are analog signals and the circuit 180 includes the circuit 190.
  • the circuit 190 has, for example, a function of amplifying a signal.
  • the signal IN1 is converted from an analog signal to a digital signal by the circuit AD
  • the signal IN1 is supplied to the circuit 190 and the digital signal output from the circuit 190 is converted to an analog signal by the circuit DA.
  • An example is given to the input layer IL of the neural network NN as the signal OUT1 after being processed.
  • a digital signal may be provided to the input layer IL of the neural network NN.
  • FIG. 1C shows an example in which the signal IN1 is an analog signal and the signal OUT1 is a digital signal. If the signal OUT1 is a digital signal, for example, the digital signal is applied to the input layer IL of the neural network NN.
  • the sensor element 174 In FIG. 2A, the sensor element 174, a circuit 182 to which an output from the sensor element 174 is given, and a function to convert an electrical signal output from the circuit 182 into a wireless signal and wirelessly transmit and receive the signal.
  • a control system 131a receives a circuit 186 and a radio signal from the antenna 183, converts the signal into an electrical signal, and converts the signal to an electrical signal to the circuit 186, a control circuit 134, and a memory 132. Have. Conversion of the wireless signal may be performed in circuit 186.
  • a signal corresponding to the signal output from the circuit 182 is supplied to the circuit 186 through wireless communication. Further, a signal corresponding to the signal output from the circuit 186 is supplied to the circuit 182 through wireless communication. For example, an electrical signal output from the circuit 186 is converted into a wireless signal by the antenna 185, and is provided to the antenna 183 through wireless communication. The signal applied to the antenna 183 is converted to an electrical signal and applied to the circuit 182.
  • the power supplied to the control circuit 134 can be supplied to the sensor element 174 and the circuit 182 by wireless power supply via the antenna 185 and the antenna 183.
  • FIG. 2B shows a plurality of circuits 182 (circuits) electrically connected to the plurality of sensor elements 174 (the sensor elements 174_1 to 174_m, m is an integer of 2 or more) and the plurality of sensor elements 174. And a plurality of antennas 183 (antennas 183_1 to 183_m) electrically connected to the plurality of circuits 182, and a control system 131a.
  • the antennas 183_1 to 183_m have a function of wirelessly communicating with the antenna 185.
  • the signal received by the antenna 185 is a digital signal
  • the signal is converted into an analog signal in the circuit 186 and then the converted signal is transmitted to the neural network NN.
  • the circuits 182 and 186 each include, for example, a rectifier circuit, a demodulation circuit, a modulation circuit, a constant voltage circuit, and the like.
  • the circuits 180 and 182 preferably include a circuit having a function of holding a signal supplied from the sensor element 174 (hereinafter referred to as a sample and hold circuit).
  • FIG. 3 shows an example of the sample and hold circuit.
  • the potential (analog potential Vin) of the analog data is applied to the input terminal IN of the sample and hold circuit 101 shown in FIG. 3, and the sample and hold circuit 101 is controlled according to the control signal S1.
  • It is a circuit having a function capable of holding data.
  • the control signal S1 is a signal supplied from the timing controller.
  • the sample and hold circuit 101 includes a buffer circuit 114, a transistor 112, and a capacitor 113 as an example.
  • the input terminal IN of the sample and hold circuit 101 is provided at one of the source and the drain of the transistor 112. In FIG. 3, the input terminal IN is provided to one of the source and the drain of the transistor 112 via the buffer circuit 114.
  • the output terminal OUT of the sample and hold circuit 101 is provided to the other of the source and the drain of the transistor 112. Note that a node at the other of the source and the drain of the transistor 112 is referred to as a node ND for the sake of description.
  • the buffer circuit 114 has a function of amplifying and outputting a signal such as analog data supplied to the sample and hold circuit 101.
  • the buffer circuit 114 is provided between the input terminal IN of the sample and hold circuit 101 and one of the source and the drain of the transistor 112 in FIG. 3, the buffer circuit 114 is not limited to this and is connected to the gate of the transistor 112 It is good also as composition.
  • the transistor 112 is a transistor having a feature that the current flowing between the source and the drain in the off state is extremely low.
  • a transistor having such features a transistor (OS transistor) including an oxide semiconductor in a channel formation region is preferable.
  • the OS transistor will be described in detail in an embodiment to be described later. In the drawings, in order to clearly indicate that the transistor is an OS transistor, “OS” may be attached to the circuit symbol of the OS transistor.
  • One of the source or the drain of the transistor 112 is connected to the input terminal IN of the sample and hold circuit 101.
  • the gate of the transistor 112 is connected to a wiring for providing the control signal S1.
  • the other of the source and the drain of the transistor 112 is connected to the output terminal OUT of the sample and hold circuit 101 or the node ND.
  • the capacitor element 113 has a function of holding charge corresponding to the analog potential Vin by turning off the transistor 112.
  • FIG. 3 shows a structure in which the capacitor 113 is provided on the other of the source and the drain of the transistor 112, that is, the node ND side, the capacitor 113 is not necessarily provided and an input of a comparator included in an analog-to-digital converter circuit. It can be omitted by using the gate capacitance and the like in the terminal.
  • one analog potential is provided to one sample and hold circuit.
  • the circuit 180 and the circuit 182 may have a plurality of sample and hold circuits.
  • each sensor included in the sensor element 174 may have one sample hold circuit corresponding to each sensor, for example, a strain sensor and a temperature sensor.
  • a plurality of sample and hold circuits may be provided for one sensor.
  • step S200 the process is started.
  • step S201 an ON signal is given to the sensor element 174.
  • Providing an ON signal means, for example, that a high potential signal is provided as a power supply signal.
  • step S202 a signal is given to the sensor element 174. More specifically, a signal sensed by the sensor of the sensor element 174 is applied to a circuit of the sensor element 174 or the like.
  • step S203 the sample-and-hold circuit included in the circuit 182 is supplied with an ON signal.
  • “on signal is given” indicates, for example, that a high potential signal is given as the control signal PSW .
  • the high potential V VDD is given to the buffer circuit 114 by the high potential signal being given as the control signal PSW .
  • step S204 the signal applied to the sensor element 174 is accumulated in the sample and hold circuit of the circuit 182.
  • the signal stored is referred to as a first signal.
  • step S205 the sample-and-hold circuit is supplied with the OFF signal.
  • “off signal is supplied” means that a low potential signal or a ground potential is supplied as the control signal PSW, for example.
  • step S206 the sensor element 174 is given an OFF signal.
  • step S207 the signal (first signal) stored in the sample and hold circuit is converted in the circuit 182.
  • the first signal is converted into a digital signal by an analog-to-digital converter, it is modulated by a modulator.
  • step S208 the converted signal is applied to the circuit 186 via the antenna 183 and the antenna 185.
  • step S209 the signal applied to circuit 186 is converted in circuit 186.
  • circuit 186 For example, it is rectified by a rectifier circuit and then demodulated by a demodulation circuit. Thereafter, it may be converted into an analog signal by a digital-to-analog converter circuit. The converted signal is provided to control circuit 134.
  • a storage system 130 shown in FIG. 5A includes a control system 131, a storage battery 135, and a sensor element 174.
  • a primary battery and a secondary battery can be used as the storage battery.
  • a secondary battery for example, a lithium ion secondary battery (sometimes called a lithium ion battery), a sodium ion secondary battery, a nickel hydrogen battery, a lead storage battery, etc. can be used, preferably a lithium ion secondary battery It is good to use.
  • an air cell, a fuel cell or the like may be used.
  • an electric double layer capacitor, an lithium ion capacitor, an electrochemical capacitor such as a redox capacitor, or the like may be used.
  • a control system 131 illustrated in FIG. 5A includes a protective circuit 137 and a circuit 171 in addition to the control circuit 134, the circuit 180, and the memory 132.
  • the protection circuit 137 has a function of stopping the operation of the storage battery 135 when the storage battery 135 satisfies a predetermined condition. For example, when the current of the storage battery 135 exceeds a certain value, the operation is stopped. Also, for example, when the voltage of the storage battery 135 is equal to or higher than a certain value or lower than a certain value, the operation is stopped.
  • the protection circuit 137 preferably has a function of measuring the voltage and current of the storage battery 135.
  • the protection circuit 137 may control the storage battery 135 using the current and voltage of the storage battery 135 measured by the circuit 171 described later.
  • the protection circuit 137 may have a path which is connected to the positive electrode and the negative electrode of the storage battery 135 and shorts the positive electrode and the negative electrode when the operation of the storage battery 135 is stopped.
  • a resistive element or a capacitive element may be provided in the path.
  • Circuit 171 is electrically connected to the positive electrode and the negative electrode of storage battery 135.
  • the circuit 171 has a function of measuring the current and voltage of the storage battery 135.
  • the circuit 171 is electrically connected to the control circuit 134, and receives a signal from the control circuit 134.
  • the circuit 171 preferably has a coulomb counter CC.
  • the coulomb counter CC has a function of calculating the integrated charge amount using the time characteristic of the current of the storage battery 135.
  • the ammeter which the coulomb counter has may be combined with the ammeter which the circuit 171 has.
  • Control system 131 may include transistor 147 and transistor 148.
  • the transistors 147 and 148 function as switches that cut off the current, and operate the switches when the protection circuit 137 determines that the storage battery 135 is to be stopped.
  • FIGS. 5A and 5B illustrates a MOSFET including a parasitic diode as the transistor 147 and the transistor 148
  • an OS transistor may be used as the transistor 147 and the transistor 148. Details of the OS transistor will be described later. Further, the control system 131 may be configured without any of the transistor 147 and the transistor 148.
  • the control system 131 may have a fuse 176, as shown in FIG. 5 (A).
  • the power storage system 130 illustrated in FIG. 5B includes a plurality of storage batteries 135 (storage batteries 135_1 to 135_m).
  • the storage system 130 further includes a plurality of sensor elements 174 (sensor elements 174_1 to 174_m) corresponding to the plurality of storage batteries 135.
  • Output signals from the sensor elements 174_1 to 174_m are respectively supplied to the circuit 180.
  • FIG. 6 (A) shows an example in which the system shown in FIG. 2 (A) is applied to a storage battery.
  • a power storage system 130 illustrated in FIG. 6A includes a control system 131 a, a storage battery 135, a sensor element 174, a circuit 182, and an antenna 183.
  • a chip including the sensor element 174, the circuit 182, and the antenna 183 may be referred to as a sensor chip 181.
  • the sensing portion of the sensor element 174 is preferably located on the surface of the storage battery 135.
  • the sensing unit of the sensor element 174 be in contact with the surface of the storage battery 135.
  • a control system 131a illustrated in FIG. 6A includes a protective circuit 137 and a circuit 171 in addition to the control circuit 134, the memory 132, the circuit 186, and the antenna 185 described in FIG. 2A.
  • the terminal of the sensor element 174 and the terminal of the storage battery 135 may be electrically connected.
  • the negative electrode terminal of the storage battery 135 is electrically connected to the terminal of the sensor element 174.
  • FIG. 7 shows an example of driving a system having a sensor when charging a storage battery
  • the system may be driven according to various states of the storage battery, values of storage battery parameters, and the like.
  • the storage system may be driven in accordance with the operation of the protective circuit included in the storage battery. More specifically, for example, the storage system may be driven in accordance with overcharging, overdischarging, voltage increase or decrease of the storage battery, increase in impedance of the storage battery, or the like.
  • step S300 the process is started.
  • step S301 the storage battery is charged.
  • step S302 when the voltage of the storage battery is larger than L [V], the process proceeds to step S303, and when it is less than L [V], the process remains in step S302.
  • step S303 steps S201 to S209 described in FIG. 4 are executed.
  • step S304 the circuit 186 provides a signal to the neural network NN.
  • step S305 the result according to the signal given to the neural network NN is outputted from the neural network NN.
  • the signal applied to the neural network NN is not only the signal from the sensor element 174 converted by the circuit 182, the circuit 186, etc., but also, for example, the voltage, current of the storage battery measured by the protection circuit 137, the circuit 171, etc.
  • signals such as impedance are also provided.
  • a displacement sensor is disposed on the exterior body of the storage battery and the swelling of the exterior body is determined to be abnormal by the displacement sensor, the current-voltage characteristic of the storage battery is analyzed, and the operation of the storage battery is determined according to the result. Do. For example, charging of the storage battery is stopped.
  • These analyzes can be performed by, for example, a neural network NN.
  • step S306 operations of the protection circuit 137, the circuit 182, and the like are determined according to the value output from the neural network NN.
  • FIG. 8 shows an example in which the system shown in FIG. 2 (B) is applied to a storage battery.
  • a storage system 130 illustrated in FIG. 8 includes a control system 131a, a plurality of storage batteries 135 (storage batteries 135_1 to storage batteries 135_m), and a plurality of sensor elements 174 (sensor elements 174_1 to sensor elements 174_m) corresponding to the plurality of storage batteries 135, respectively.
  • a plurality of circuits 182 (circuits 182_1 to 182_m) electrically connected to each of the plurality of sensor elements 174, and a plurality of antennas 183 (antennas 183_1 to 1832 electrically connected to each of the plurality of circuits 182).
  • an antenna 183 — m In FIG. 8, a plurality of storage batteries 135 are electrically connected in series. In addition, corresponding to each of the storage battery 135 points out sensing a parameter, such as distortion of the site
  • a control system 131a illustrated in FIG. 8 includes a protection circuit 137 and a circuit 171 in addition to the control circuit 134, the memory 132, the circuit 186, and the antenna 185 described in FIG. 2B.
  • FIG. 9 shows an example in which a plurality of storage batteries 135 are electrically connected in parallel in the storage system.
  • a plurality of sensor elements 174 sensor elements 174_1 to 174_m
  • the circuit 182 the circuits 182_1 to 182_m
  • the plurality of antennas 183 the antennas 183_1 to 183_m
  • the laminate type storage battery may be called a laminate cell, a laminate type laminate cell, or the like.
  • the storage battery can also be bent in accordance with the deformation of the electronic device when it is mounted on an electronic device having at least a part having a flexibility.
  • FIG. 10A shows an example in which a laminate type storage battery is used as the storage battery 135.
  • FIG. 10A shows the top surface of the storage battery 135.
  • 10B is a cross section corresponding to the dashed-dotted line X1-X2 on the top surface of the storage battery 135 shown in FIG. 10A
  • FIG. 10C is a two-dot dashed line Y1- shown in FIG. The cross section corresponding to Y2 is shown, respectively.
  • the storage battery 135 has an exterior body 509 consisting of a sheet covered with an insulating surface.
  • the storage battery 135 preferably has a positive electrode lead electrode 510 and a negative electrode lead electrode 511.
  • the positive electrode lead electrode 510 supplies electricity to the positive electrode, and is electrically connected to, for example, a current collector of the positive electrode.
  • the negative electrode lead electrode 511 supplies electricity to the negative electrode, and is electrically connected to, for example, a current collector of the negative electrode.
  • the sheets constituting the exterior body are provided in an overlapping manner, and in the outer peripheral portion, the overlapped sheets are sealed in sealing region 509a.
  • the sensor chip 181 is disposed in contact with the surface of the exterior body 509 of the storage battery 135.
  • the sensor chip 181 has a sensor element 174, a circuit 182 and an antenna 183.
  • the circuit 182 and the sensor element 174 overlap with each other, and the sensor element 174 is provided on the surface of the circuit 182 on the exterior body 509 side.
  • the example shown in FIG. 10A does not overlap the antenna 183 and the sensor element 174, each may have overlapping portions.
  • the sensor chip 181 is provided on the exterior body 509.
  • the sensor chip 181 has, for example, one or more sensor elements selected from a strain sensor, a temperature sensor, a gas sensor, and the like as the sensor element 174.
  • the storage system of one embodiment of the present invention including a strain sensor
  • an increase in the internal pressure of the storage battery 135 can be detected.
  • expansion of the exterior body 509 due to the generation of gas inside the storage battery 135 can be detected.
  • the strain sensor is preferably provided in the vicinity of the particularly easily expandable region in the outer package 509.
  • the sensor element 174 is provided in the vicinity of the sealing region 509a, for example, in the vicinity of the inner boundary of the sealing region 509a.
  • the sensor element 174 is supplied with a driving potential (for example, a high potential and a ground potential).
  • the potential applied to the sensor element 174 may be combined with the potential of either the positive electrode or the negative electrode of the storage battery 135.
  • the ground potential applied to the sensor element 174 may be combined with the negative electrode potential of the storage battery 135.
  • a wire may be used to electrically connect the negative electrode lead electrode 511 and the electrode for applying the potential of the sensor element 174.
  • FIG. 11 shows an example in which a plurality of storage batteries 135 shown in FIG. 10 (A) are overlapped.
  • FIG. 12 shows an example in which the side surfaces of the plurality of stacked storage batteries 135 are housed in the slits provided in the housing 195a, and the lead electrodes are passed through the slits provided in the housing 195b and the housing 195c.
  • casing is FIG.
  • the housing 195 e and the housing 195 f may be provided to face the wide surfaces of the stacked storage batteries 135.
  • the housing 195 e is provided with the control system 131 a described in the above embodiment.
  • FIG. 14 shows an example in which the control circuit 134 and the antenna 185 are provided side by side.
  • the antenna 183 is overlapped with the exterior body 509.
  • the sensor element 174 is disposed on the exterior body 509.
  • the antenna 183 may be provided in a region not overlapping with the exterior body 509, for example, outside the exterior body 509 when viewed from the top. By providing the antenna 183 outside the exterior body 509 when viewed from the top, the influence of shielding of the exterior body 509 can be reduced.
  • FIGS. 15 (A) and 15 (B) show cross sections of a plurality of stacked storage batteries 135 in FIG. 14 and the like.
  • casing 195c, etc. are not shown in figure for simplification.
  • FIG. 15A shows an example in which a plurality of storage batteries are electrically connected in parallel.
  • the positive electrode lead electrode 510 included in the k-th storage battery is a positive electrode lead electrode 510 — k (k is an integer of 1 to m), and the negative electrode lead electrode 511 included in the k-th storage battery is a negative electrode lead electrode 511 — k.
  • the positive electrode lead electrode 510_1 to the positive electrode lead electrode 510 — m are electrically connected to each other through the conductive plate 196a.
  • the negative electrode lead electrode 511_1 to the negative electrode lead electrode 511_m are electrically connected to each other through the conductive plate 196b.
  • FIG. 15 (B) shows an example in which a plurality of storage batteries are electrically connected in series.
  • the positive electrode lead electrode 510 and the negative electrode lead electrode 511 of adjacent storage batteries are alternately overlapped, and the positive electrode lead electrode 510 of the adjacent storage battery 135 and the negative electrode lead electrode 511 are electrically connected through the conductor 196c.
  • the storage battery 135_1 to the storage battery 135_m are electrically connected in series.
  • FIG. 10A shows an example in which the positive electrode lead electrode 510 and the negative electrode lead electrode 511 are provided on the opposite side of the upper surface of the storage battery 135, but as shown in FIG. 16A, they are provided on the same side.
  • FIG. 16A shows the top surface of the storage battery 135.
  • 16B is a cross section corresponding to the alternate long and short dash line X1-X2 on the top surface of the storage battery 135 shown in FIG. 16A, and FIG. The cross section corresponding to Y2 is shown, respectively.
  • the storage battery 135 shown in FIG. 16A is stacked in a plurality, and the side surface of the storage battery 135 is stacked in a slit provided in the housing 195a and the lead electrode is passed through the slit provided in the housing 195g.
  • An example in which the housing 195 e and the housing 195 f are provided to face the wide surface of the plurality of stacked storage batteries 135 is shown.
  • a housing 195 h is provided at a position generally facing the housing 195 g.
  • FIG. 18A and 18B show cross sections of a plurality of storage batteries stacked in FIG.
  • FIG. 18A shows an example in which a plurality of storage batteries are electrically connected in parallel.
  • the positive electrode lead electrode 510_1 to the positive electrode lead electrode 510 — m are electrically connected to each other through the conductive plate 197a.
  • the negative electrode lead electrode 511_1 to the negative electrode lead electrode 511_m are electrically connected to each other through the conductive plate 197b.
  • FIG. 18B shows an example in which a plurality of storage batteries are electrically connected in series.
  • the positive electrode lead electrode 510 and the negative electrode lead electrode 511 of adjacent storage batteries are alternately overlapped, and the positive electrode lead electrode 510 of the adjacent storage battery 135 and the negative electrode lead electrode 511 are electrically connected through the conductor 197c.
  • the storage battery 135_1 to the storage battery 135_m are electrically connected in series.
  • the housings 195 a to 195 h may be made of, for example, an insulating material. Alternatively, the housings 195a to 195h may be formed of a metal material.
  • FIG. 19 shows an external view of a storage battery 500 which is a laminate type storage battery.
  • FIGS. 20A and 20B show an A1-A2 cross section and a B1-B2 cross section which are indicated by alternate long and short dash lines in FIG.
  • the storage battery 500 includes a positive electrode 503 having a positive electrode current collector 501 and a positive electrode active material layer 502, a negative electrode 506 having a negative electrode current collector 504 and a negative electrode active material layer 505, a separator 507, an electrolyte solution 508, and an outer package 509. And.
  • a separator 507 is provided between the positive electrode 503 and the negative electrode 506 provided in the exterior body 509. Further, the inside of the exterior body 509 is filled with the electrolyte solution 508.
  • an aprotic organic solvent is preferable.
  • the safety against liquid leakage and the like is enhanced.
  • the secondary battery thinner and lighter.
  • Representative examples of the polymer material to be gelled include silicone gel, acrylic gel, acrylonitrile gel, polyethylene oxide based gel, polypropylene oxide based gel, gel of fluorine based polymer, and the like.
  • an ionic liquid (normal temperature molten salt) that is flame retardant and hardly volatile as a solvent of the electrolytic solution, the internal temperature rises due to internal short circuit of the power storage device, overcharge, etc. Also, the storage battery can be prevented from bursting or firing.
  • An ionic liquid consists of a cation and an anion, and contains an organic cation and an anion. Examples of organic cations used in the electrolytic solution include aliphatic onium cations such as quaternary ammonium cations, tertiary sulfonium cations, and quaternary phosphonium cations, and aromatic cations such as imidazolium cations and pyridinium cations.
  • monovalent amide system anion monovalent methide system anion, fluorosulfonic acid anion, perfluoroalkylsulfonic acid anion, tetrafluoroborate anion, perfluoroalkylborate anion, hexafluorophosphate anion And perfluoroalkyl phosphate anions and the like.
  • lithium carrier ion e.g. LiPF 6, LiClO 4, LiAsF 6 , LiBF 4, LiAlCl 4, LiSCN, LiBr, LiI, Li 2 SO 4, Li 2 B 10 Cl 10, Li 2 B 12 Cl 12, LiCF 3 SO 3, LiC 4 F 9 SO 3, LiC (CF 3 SO 2) 3, LiC (C 2 F 5 SO 2) 3, LiN (CF 3 SO 2) 2 , lithium salts such as LiN (C 4 F 9 SO 2 ) (CF 3 SO 2 ), LiN (C 2 F 5 SO 2 ) 2 or one or more of them in any combination and ratio It can be used.
  • a lithium carrier ion e.g. LiPF 6, LiClO 4, LiAsF 6 , LiBF 4, LiAlCl 4, LiSCN, LiBr, LiI, Li 2 SO 4, Li 2 B 10 Cl 10, Li 2 B 12 Cl 12, LiCF 3 SO 3, LiC 4 F 9 SO 3, LiC (CF 3 SO 2) 3, LiC (C 2 F 5 SO 2) 3, LiN (CF 3 SO 2)
  • the electrolyte used for the power storage device it is preferable to use a highly purified electrolyte in which the content of elements other than constituent elements of particulate dust and the electrolyte (hereinafter, also simply referred to as “impurity”) is small.
  • the weight ratio of impurities to the electrolyte is preferably 1% or less, preferably 0.1% or less, and more preferably 0.01% or less.
  • additives such as vinylene carbonate, propanesultone (PS), tert-butylbenzene (TBB), fluoroethylene carbonate (FEC), lithium bis (oxalate) borate (LiBOB), fluorobenzene, cyclohexylbenzene, biphenyl etc. in the electrolytic solution May be added.
  • concentration of the additive may be, for example, 0.1 weight% or more and 5 weight% or less with respect to the entire solvent.
  • a polymer gel electrolyte obtained by swelling a polymer with an electrolyte may be used.
  • polymer for example, a polymer having a polyalkylene oxide structure such as polyethylene oxide (PEO), PVDF, polyacrylonitrile, etc., and a copolymer containing them, etc. can be used.
  • PEO polyethylene oxide
  • PVDF-HFP which is a copolymer of PVDF and hexafluoropropylene (HFP) can be used.
  • the polymer formed may have a porous shape.
  • a solid electrolyte having an inorganic material such as a sulfide type or an oxide type or a solid electrolyte having a polymer material such as PEO (polyethylene oxide) can be used.
  • a solid electrolyte having an inorganic material such as a sulfide type or an oxide type or a solid electrolyte having a polymer material such as PEO (polyethylene oxide)
  • PEO polyethylene oxide
  • separator 507 for example, a paper, non-woven fabric, glass fiber, ceramic, or synthetic fiber using nylon (polyamide), vinylon (polyvinyl alcohol fiber), polyester, acrylic, polyolefin, polyurethane, or the like is used. be able to.
  • the separator 507 be processed into a bag shape and be disposed so as to wrap either the positive electrode 503 or the negative electrode 506.
  • the positive electrode 503 can be reliably supported in the separator 507 by folding the separator 507 in two so as to sandwich the positive electrode 503 and sealing outside the region overlapping with the positive electrode 503. Then, it is preferable to form the storage battery 500 by alternately stacking the positive electrode 503 and the negative electrode 506 wrapped in the separator 507 and arranging them in the outer package 509.
  • the exterior body 509 is provided with a thin metal film having excellent flexibility such as aluminum, stainless steel, copper, nickel, etc. on a film made of a material such as polyethylene, polypropylene, polycarbonate, ionomer, or polyamide. It is possible to use a film having a three-layer structure in which an insulating synthetic resin film such as a polyamide resin or a polyester resin is provided on the metal thin film as the outer surface of the outer package.
  • the exterior body 509 of the secondary battery can be deformed such that the minimum radius of curvature is, for example, 3 mm or more and 30 mm or less, more preferably 3 mm or more and 10 mm or less.
  • the film which is an outer package of the secondary battery is composed of one or two sheets, and in the case of a secondary battery having a laminated structure, the sectional structure of the curved battery is two curves of the film which is an outer package. The structure is sandwiched between.
  • a conductor sheet for example, a metal foil can be used as the positive electrode current collector and the negative electrode current collector.
  • the positive electrode active material layer has a positive electrode active material.
  • the positive electrode active material layer preferably includes a binder, a conductive additive, and the like.
  • the positive electrode active material for example, a layered oxide crystal type or a composite oxide having a spinel type crystal structure can be used. Further, as the positive electrode active material, for example, a polyanion-based positive electrode material can be used. As a polyanion type positive electrode material, for example, a material having an olivine type crystal structure, a Nashicon type material, etc. may be mentioned. Further, as a positive electrode active material, for example, a positive electrode material containing sulfur can be used.
  • Various composite oxides can be used as the positive electrode active material.
  • compounds such as LiFeO 2 , LiCoO 2 , LiNiO 2 , LiMn 2 O 4 , Li 2 MnO 3 , V 2 O 5 , Cr 2 O 5 , and MnO 2 can be used.
  • a composite oxide represented by LiMO 2 can be used as a material having a layered rock salt type crystal structure.
  • the element M is preferably one or more selected from Co or Ni. LiCoO 2 is preferable because it has advantages such as large capacity, stability in the atmosphere, and thermal stability.
  • the element M may have one or more elements selected from Al and Mn.
  • LiNiO 2 or LiNi 1-x M x O 2 (M Co, Al, etc.
  • a layer having one or more of an oxide or a fluoride may be provided on the surface of the positive electrode active material.
  • the oxide may have a composition different from that of the positive electrode active material.
  • the oxide may have the same composition as the positive electrode active material.
  • a composite oxide containing oxygen, an element X, a metal A, and a metal M can be used as a polyanion-based positive electrode material.
  • the metal M is one or more of Fe, Mn, Co, Ni, Ti, V and Nb
  • the metal A is one or more of Li, Na and Mg
  • the element X is S, P, Mo, W, As, Si One or more.
  • a composite material (general formula LiMPO 4 (M is one or more of Fe (II), Mn (II), Co (II), Ni (II)) may be used it can.
  • Representative examples of the general formula LiMPO 4 include LiFePO 4 , LiNiPO 4 , LiCoPO 4 , LiMnPO 4 , LiFe a Ni b PO 4 , LiFe a Co b PO 4 , LiFe a Mn b PO 4 , LiN a Co b PO 4 , LiNi a Mn b PO 4 (a + b ⁇ 1, 0 ⁇ a ⁇ 1,0 ⁇ b ⁇ 1), LiFe c Ni d Co e PO 4, LiFe c Ni d Mn e PO 4, LiNi c Co d Mn e PO 4 (c + d + e is 1 or less, 0 ⁇ c ⁇ 1, 0 ⁇ d ⁇ 1, 0
  • composite materials such as general formula Li (2-j) MSiO 4 (M is one or more of Fe (II), Mn (II), Co (II), Ni (II), 0 ⁇ j ⁇ 2), etc. It can be used.
  • Representative examples of the general formula Li (2-j) MSiO 4 include Li (2-j) FeSiO 4 , Li (2-j) NiSiO 4 , Li (2-j) CoSiO 4 , Li (2-j) MnSiO 2 4, Li (2-j) Fe k Ni l SiO 4, Li (2-j) Fe k Co l SiO 4, Li (2-j) Fe k Mn l SiO 4, Li (2-j) Ni k Co l SiO 4, Li (2-j) Ni k Co l SiO 4, Li (2-j) Ni k Mn l SiO 4 (k + l is 1 or less, 0 ⁇ k ⁇ 1,0 ⁇ l ⁇ 1), Li (2-j) Fe m Ni n Co q SiO
  • the Nashikon type compound represented can be used.
  • Nashicon type compounds include Fe 2 (MnO 4 ) 3 , Fe 2 (SO 4 ) 3 , Li 3 Fe 2 (PO 4 ) 3 and the like.
  • a polyanion-based positive electrode material having V can be used.
  • a perovskite type fluoride such as NaFeF 3 or FeF 3
  • a metal chalcogenide such as TiS 2 or MoS 2 (sulfide, selenide, telluride)
  • an inverse spinel type crystal structure such as LiMVO 4 Materials such as oxides, vanadium oxides (V 2 O 5 , V 6 O 13 , LiV 3 O 8 and the like), manganese oxides, organic sulfur compounds and the like can be used.
  • a borate-based positive electrode material represented by a general formula LiMBO 3 (M is Fe (II), Mn (II), Co (II)) can be used.
  • the negative electrode active material layer has a negative electrode active material.
  • the negative electrode active material layer preferably contains a binder, a conductive additive, and the like.
  • a carbon-based material, an alloy-based material, or the like can be used as the negative electrode active material.
  • the carbon-based material graphite, graphitizable carbon (soft carbon), non-graphitizable carbon (hard carbon), carbon nanotubes, graphene, carbon black or the like may be used.
  • the graphite include artificial graphite and natural graphite.
  • the artificial graphite include mesocarbon microbeads (MCMB), coke-based artificial graphite, pitch-based artificial graphite and the like.
  • MCMB mesocarbon microbeads
  • spherical graphite having a spherical shape can be used as artificial graphite.
  • MCMB may have a spherical shape and is preferred.
  • MCMB is relatively easy to reduce its surface area and may be desirable.
  • natural graphite for example, scaly graphite, spheroidized natural graphite and the like can be mentioned.
  • an element capable of performing charge and discharge reaction by alloying and dealloying reaction with lithium can be used.
  • a material containing at least one of silicon, tin, gallium, aluminum, germanium, lead, antimony, bismuth, silver, zinc, cadmium, indium, and the like can be used.
  • Such an element has a larger capacity than carbon, and in particular, silicon has a theoretical capacity as high as 4200 mAh / g. Therefore, it is preferable to use silicon as the negative electrode active material. Moreover, you may use the compound which has these elements.
  • an element capable of performing a charge / discharge reaction by an alloying / dealloying reaction with lithium, a compound having the element, and the like may be referred to as an alloy-based material.
  • the negative electrode active material of one embodiment of the present invention may include silicon, lithium, and oxygen.
  • it may have silicon and lithium silicon oxide located outside the silicon.
  • titanium dioxide TiO 2
  • lithium titanium oxide Li 4 Ti 5 O 12
  • lithium - graphite intercalation compound Li x C 6
  • niobium pentoxide Nb 2 O 5
  • oxide such as tungsten (WO 2 ) or molybdenum oxide (MoO 2 ) can be used.
  • a material in which a conversion reaction occurs can be used as the negative electrode active material.
  • a transition metal oxide which does not form an alloy with lithium such as cobalt oxide (CoO), nickel oxide (NiO), iron oxide (FeO), or the like may be used as the negative electrode active material.
  • oxides such as Fe 2 O 3 , CuO, Cu 2 O, RuO 2 , and Cr 2 O 3 , sulfides such as CoS 0.89 , NiS and CuS, Zn 3 N 2 And nitrides such as Cu 3 N and Ge 3 N 4 , phosphides such as NiP 2 , FeP 2 and CoP 3 , and fluorides such as FeF 3 and BiF 3 .
  • FIG. 21A shows an example in which six layers of the positive electrode 111 and the negative electrode 115 are stacked.
  • the positive electrode active material layer 122 is provided on one surface of the positive electrode current collector 121 of the positive electrode 111.
  • the negative electrode active material layer 126 is provided on one surface of the negative electrode current collector 125 included in the negative electrode 115.
  • the positive electrode 111 is in contact such that the surfaces of the positive electrode 111 that do not have the positive electrode active material layer 122 are in contact with each other, and the surfaces that do not have the negative electrode active material layer 126 of the negative electrode 115 are in contact.
  • the negative electrode 115 is stacked.
  • metal contact surfaces such as the surfaces of the positive electrode 111 that do not have the positive electrode active material layer 122 and the surfaces that do not have the negative electrode active material layer 126 of the negative electrode 115. it can.
  • the contact surface between metals can reduce the friction coefficient as compared with the contact surface between the active material and the separator.
  • the inside diameter of the curve indicates the radius of curvature of the surface located inside the curved portion in the exterior body 509 of the storage battery 500. Therefore, deterioration of storage battery 500 can be suppressed. Further, the storage battery 500 can have high reliability.
  • FIG. 21B illustrates an example of stacking of the positive electrode 111 and the negative electrode 115 which is different from that in FIG. 21A.
  • the configuration shown in FIG. 21B is different from the configuration shown in FIG. 21A in that the positive electrode active material layer 122 is provided on both surfaces of the positive electrode current collector 121.
  • the capacity per unit volume of the storage battery 500 can be increased.
  • FIG. 21C illustrates an example of stacking of the positive electrode 111 and the negative electrode 115 which is different from that in FIG. 21B.
  • the configuration shown in FIG. 21C is different from the configuration shown in FIG. 21B in that the negative electrode active material layer 126 is provided on both surfaces of the negative electrode current collector 125.
  • the capacity per unit volume of the storage battery 500 can be further increased.
  • FIG. 22A shows an example in which the separator 123 has a different structure from that in FIG. 21A.
  • the structure shown in FIG. 22A is different from the structure shown in FIG. 21A in that one sheet-like separator 123 is provided between the positive electrode active material layer 122 and the negative electrode active material layer 126. .
  • six layers of the positive electrode 111 and six layers of the negative electrode 115 are stacked, and six layers of the separator 123 are provided.
  • FIG. 22B shows an example in which a separator 123 different from that in FIG. 22A is provided.
  • the structure shown in FIG. 22B is shown in FIG. 22A in that a single separator 123 is folded back in multiple layers so as to be sandwiched between the positive electrode active material layer 122 and the negative electrode active material layer 126.
  • the separators 123 of the layers shown in FIG. 22A may be extended to connect the layers.
  • six layers of the positive electrode 111 and the negative electrode 115 may be stacked, and the separator 123 may be folded at least five times or more.
  • the separator 123 may be provided not only so as to be sandwiched between the positive electrode active material layer 122 and the negative electrode active material layer 126, but may be extended to bundle a plurality of positive electrodes 111 and negative electrodes 115 together. .
  • FIG. 23A is a cross-sectional view of the first electrode assembly 128, and FIG. 23B is a cross-sectional view of the second electrode assembly 129.
  • FIG. 23C is a cross-sectional view taken along dashed-dotted line A1-A2 in FIG. Note that in FIG. 23C, the first electrode assembly 128, the second electrode assembly 129, and the separator 123 are extracted and shown in order to clarify the drawing.
  • the storage battery 500 has a plurality of first electrode assemblies 128 and a plurality of second electrode assemblies 129.
  • the positive electrode 111a having the positive electrode active material layer 122 on both surfaces of the positive electrode current collector 121, the separator 123, and the negative electrode active on both surfaces of the negative electrode current collector 125 are stacked in this order.
  • the negative electrode 115 a having the substance layer 126, the separator 123, and the positive electrode 111 a having the positive electrode active material layer 122 on both surfaces of the positive electrode current collector 121 are stacked in this order.
  • the negative electrode 115 a having the negative electrode active material layer 126 on both sides of the negative electrode current collector 125, the separator 123, and the positive electrode on both sides of the positive electrode current collector 121 are stacked in this order.
  • the plurality of first electrode assemblies 128 and the plurality of second electrode assemblies 129 are covered by the wound separator 123.
  • the cylindrical storage battery 400 has a positive electrode cap (battery lid) 401 on the upper surface, and has a battery can (exterior can) 402 on the side and bottom.
  • the positive electrode cap 401 and the battery can (outer can) 402 are insulated by a gasket (insulation packing) 410.
  • FIG. 24B is a view schematically showing a cross section of cylindrical storage battery 400. Only the bottom of the battery can 402 is shown to explain the internal structure. Inside the hollow cylindrical battery can 402 is provided a battery element in which a strip-shaped positive electrode 404 and a negative electrode 406 are wound with the separator 405 interposed therebetween.
  • a metal such as nickel, aluminum, titanium or the like having corrosion resistance to an electrolytic solution, or an alloy of these or an alloy of these with another metal (for example, stainless steel or the like) can be used. .
  • a non-aqueous electrolyte (not shown) is injected into the inside of the battery can 402 provided with the battery element.
  • the description of the laminate type storage battery may be referred to for the non-aqueous electrolyte, the positive electrode, the negative electrode, and the separator.
  • a positive electrode terminal (positive electrode current collection lead) 403 is connected to the positive electrode 404, and a negative electrode terminal (negative electrode current collection lead) 407 is connected to the negative electrode 406. Both the positive electrode terminal 403 and the negative electrode terminal 407 can use metal materials, such as aluminum.
  • the negative electrode terminal 407 is welded to the bottom of the battery can 402.
  • the positive electrode terminal 403 is welded to the conductive plate 419, and electrically connected to the positive electrode cap 401 via the explosion-proof plate 412 and the PTC (Positive Temperature Coefficient) element 411.
  • a sensor chip 181 is provided on the explosion-proof plate 412.
  • the sensor element 174 of the sensor chip 181 detects the deformation of the explosion-proof plate 412.
  • the internal pressure of the explosion-proof plate 412 may increase due to gas generation in the cylindrical storage battery 400, and may be deformed.
  • the PTC element 411 is a thermosensitive resistance element whose resistance increases when the temperature rises, and the amount of current is limited by the increase of the resistance to prevent abnormal heat generation.
  • barium titanate (BaTiO 3 ) -based semiconductor ceramics or the like can be used.
  • the PTC element 411 may be made of a material containing carbon, for example, a mixed material of conductive carbon and a polymer such as polyethylene.
  • the PTC element 411 may be provided in the sensor element 174.
  • the plurality of storage batteries 400 may be interposed between the conductive plate 413 and the conductive plate 414 to configure the module 415.
  • the plurality of storage batteries 400 are electrically connected to the conductive plate 413 and the conductive plate 414 by the wiring 416.
  • the plurality of storage batteries 400 may be connected in parallel, may be connected in series, and may be further connected in series after being connected in parallel.
  • FIG. 24D is a top view of the module 415.
  • the conductive plate 413 is shown by a dotted line for the sake of clarity.
  • the temperature control device 417 may be provided between the plurality of storage batteries 400. When storage battery 400 is overheated, it can be cooled by temperature control device 417, and when storage battery 400 is too cold, it can be heated by temperature control device 417. Therefore, the performance of the module 415 is less susceptible to the outside air temperature.
  • buffer materials 418 can be provided between the plurality of storage batteries 400 and between the temperature control device 417 and the storage batteries 400. By providing the buffer material 418, the storage batteries 400 are in contact with each other, or the temperature control device 417 and the storage battery 400 are in contact with each other, so that the battery can 402, the temperature control device 417, and the like can be prevented from being damaged.
  • FIG. 24 shows an example in which the storage battery is stored in a cylindrical battery can
  • the storage battery of one embodiment of the present invention may be stored in a battery can having a square shape, a coin shape, or the like.
  • the neural network NN can be configured by an input layer IL, an output layer OL, and an intermediate layer (hidden layer) HL.
  • Each of the input layer IL, the output layer OL, and the intermediate layer HL has one or more neurons (units).
  • the intermediate layer HL may be a single layer or two or more layers.
  • a neural network having two or more intermediate layers HL can be called DNN (deep neural network), and learning using a deep neural network can also be called deep learning.
  • Input data is input to each neuron in the input layer IL, an output signal of a neuron in the anterior or posterior layer is input to each neuron in the intermediate layer HL, and an output from a neuron in the anterior layer is input to each neuron in the output layer OL A signal is input.
  • Each neuron may be connected to all neurons in the previous and subsequent layers (total connection) or may be connected to some neurons.
  • FIG. 25 (B) shows an example of operation by a neuron.
  • a neuron N and two neurons in the front layer outputting signals to the neuron N are shown.
  • the output x 1 of the anterior layer neuron and the output x 2 of the anterior layer neuron are input to the neuron N.
  • the operation by the neuron includes the operation of adding the product of the output of the anterior layer neuron and the weight, that is, the product-sum operation (x 1 w 1 + x 2 w 2 above ).
  • This product-sum operation may be performed on software using a program or may be performed by hardware.
  • a product-sum operation circuit can be used.
  • a digital circuit or an analog circuit may be used as this product-sum operation circuit.
  • the processing speed can be improved and the power consumption can be reduced by reducing the circuit scale of the product-sum operation circuit or reducing the number of accesses to the memory.
  • the product-sum operation circuit may be formed of a transistor including silicon (eg, single crystal silicon) in a channel formation region (hereinafter, also referred to as a Si transistor), or a transistor including an oxide semiconductor in a channel formation region (hereinafter, OS) It may be constituted by a transistor.
  • the OS transistor since the OS transistor has extremely small off-state current, the OS transistor is suitable as a transistor constituting a memory of a product-sum operation circuit.
  • the product-sum operation circuit may be configured using both a Si transistor and an OS transistor.
  • a configuration example of a semiconductor device having the function of a product-sum operation circuit will be described.
  • FIG. 26 shows a configuration example of a semiconductor device MAC having a function of performing computation of a neural network.
  • the semiconductor device MAC has a function of performing a product-sum operation of first data corresponding to coupling strength (weight) between neurons and second data corresponding to input data.
  • each of the first data and the second data can be analog data or multilevel digital data (discrete data).
  • the semiconductor device MAC has a function of converting data obtained by the product-sum operation using an activation function.
  • the semiconductor device MAC includes a cell array CA, a current source circuit CS, a current mirror circuit CM, a circuit WDD, a circuit WLD, a circuit CLD, an offset circuit OFST, and an activation function circuit ACTV.
  • Cell array CA has a plurality of memory cells MC and a plurality of memory cells MCref.
  • memory cell MC (MC [1, 1] to [m, n]) having m rows and n columns (m, n is an integer of 1 or more) and m memory cells MCref (MCref) are shown.
  • An example of a configuration having [1] to [m] is shown.
  • Memory cell MC has a function of storing first data.
  • the memory cell MCref has a function of storing reference data used for product-sum operation.
  • the reference data can be analog data or multi-value digital data.
  • the memory cell MC [i, j] (i is an integer of 1 to m and j is an integer of 1 to n) includes the wiring WL [i], the wiring RW [i], the wiring WD [j], and the wiring BL Connected with [j].
  • the memory cell MCref [i] is connected to the wiring WL [i], the wiring RW [i], the wiring WDref, and the wiring BLref.
  • the memory cell MC [i, j] to the wiring BL [j] the current flowing between denoted as I MC [i, j], the current flowing between the memory cell MCref [i] and the wiring BLref I MCref [ i] .
  • FIG. 27 shows memory cells MC [1,1], [2,1] and memory cells MCref [1], [2] as representative examples, but the same applies to other memory cells MC and memory cells MCref.
  • the configuration of can be used.
  • Each of the memory cell MC and the memory cell MCref includes transistors Tr11 and Tr12 and a capacitive element C11.
  • the transistors Tr11 and Tr12 are n-channel transistors is described.
  • the gate of the transistor Tr11 is connected to the wiring WL, one of the source or drain is connected to the gate of the transistor Tr12 and the first electrode of the capacitive element C11, and the other of the source or drain is connected to the wiring WD It is done.
  • One of the source and the drain of the transistor Tr12 is connected to the wiring BL, and the other of the source and the drain is connected to the wiring VR.
  • the second electrode of the capacitive element C11 is connected to the wiring RW.
  • the wiring VR is a wiring having a function of supplying a predetermined potential.
  • a low power supply potential such as a ground potential
  • a node connected to one of the source and the drain of the transistor Tr11, the gate of the transistor Tr12, and the first electrode of the capacitive element C11 is referred to as a node NM.
  • the nodes NM of the memory cells MC [1,1] and [2,1] are denoted as nodes NM [1,1] and [2,1], respectively.
  • Memory cell MCref also has a configuration similar to that of memory cell MC. However, the memory cell MCref is connected to the wiring WDref instead of the wiring WD, and is connected to the wiring BLref instead of the wiring BL. In memory cells MCref [1] and [2], one of the source and the drain of transistor Tr11, the gate of transistor Tr12, and the node connected to the first electrode of capacitive element C11 are node NMref [1], respectively. And [2].
  • the node NM and the node NMref function as holding nodes of the memory cell MC and the memory cell MCref, respectively.
  • the node NM holds the first data
  • the node NMref holds reference data.
  • currents I MC [1 , 1] and I MC [2, 1] flow from the wiring BL [1] to the transistors Tr 12 of the memory cells MC [1, 1] and [2, 1], respectively.
  • currents I MCref [1] and I MCref [2] flow from the wiring BLref to the transistors Tr12 of the memory cells MCref [1] and [2], respectively.
  • the off-state current of the transistor Tr11 is preferably small. Therefore, it is preferable to use an OS transistor with extremely small off-state current as the transistor Tr11. Thus, the fluctuation of the potential of the node NM or the node NMref can be suppressed, and the calculation accuracy can be improved. Further, the frequency of the operation of refreshing the potential of the node NM or the node NMref can be suppressed low, and power consumption can be reduced.
  • the transistor Tr12 is not particularly limited, and, for example, a Si transistor or an OS transistor can be used.
  • an OS transistor is used as the transistor Tr12, the transistor Tr12 can be manufactured using the same manufacturing apparatus as the transistor Tr11, and the manufacturing cost can be suppressed.
  • the transistor Tr12 may be an n-channel type or a p-channel type.
  • the current source circuit CS is connected to the wirings BL [1] to [n] and the wiring BLref.
  • the current source circuit CS has a function of supplying current to the wirings BL [1] to [n] and the wiring BLref.
  • the current values supplied to the wirings BL [1] to [n] may be different from the current values supplied to the wiring BLref.
  • the current supplied from the current source circuit CS to the wirings BL [1] to [n] is denoted as I C
  • the current supplied from the current source circuit CS to the wiring BLref is denoted as I Cref .
  • the current mirror circuit CM includes interconnects IL [1] to [n] and an interconnect ILref.
  • the wirings IL [1] to [n] are connected to the wirings BL [1] to [n], respectively, and the wiring ILref is connected to the wiring BLref.
  • connection points of the wirings IL [1] to [n] and the wirings BL [1] to [n] are denoted as nodes NP [1] to [n].
  • a connection point between the wiring ILref and the wiring BLref is denoted as a node NPref.
  • the current mirror circuit CM has a function of causing a current I CM according to the potential of the node NPref to flow through the wiring ILref, and a function of flowing this current I CM also into the wirings IL [1] to [n].
  • Figure 26 is discharged current I CM from the wiring BLref to the wiring ILref, wiring BL [1] to the wiring from the [n] IL [1] to [n] to the current I CM is an example to be discharged .
  • currents flowing from the current mirror circuit CM to the cell array CA through the wirings BL [1] to [n] are denoted as I B [1] to [n].
  • the current flowing from the current mirror circuit CM to the cell array CA via the wiring BLref is denoted as I Bref .
  • the circuit WDD is connected to the wirings WD [1] to [n] and the wiring WDref.
  • the circuit WDD has a function of supplying a potential corresponding to the first data stored in the memory cell MC to the wirings WD [1] to [n].
  • the circuit WDD has a function of supplying a potential corresponding to reference data stored in the memory cell MCref to the wiring WDref.
  • the circuit WLD is connected to the wirings WL [1] to [m].
  • the circuit WLD has a function of supplying a signal for selecting a memory cell MC or a memory cell MCref to which data is written to the wirings WL [1] to [m].
  • the circuit CLD is connected to the wirings RW [1] to [m].
  • the circuit CLD has a function of supplying a potential corresponding to the second data to the wirings RW [1] to [m].
  • the offset circuit OFST is connected to the wirings BL [1] to [n] and the wirings OL [1] to [n].
  • the offset circuit OFST detects the amount of current flowing from the wirings BL [1] to [n] to the offset circuit OFST and / or the amount of change in current flowing from the wirings BL [1] to [n] to the offset circuit OFST Have.
  • the offset circuit OFST also has a function of outputting the detection result to the wirings OL [1] to [n].
  • the offset circuit OFST may output a current corresponding to the detection result to the line OL, or may convert a current corresponding to the detection result to a voltage and output the voltage to the line OL.
  • the currents flowing between the cell array CA and the offset circuit OFST are denoted by I ⁇ [1] to [n].
  • the offset circuit OFST shown in FIG. 28 includes circuits OC [1] to [n].
  • the circuits OC [1] to [n] each include a transistor Tr21, a transistor Tr22, a transistor Tr23, a capacitive element C21, and a resistive element R1.
  • the connection relationship of each element is as shown in FIG.
  • a node connected to the first electrode of the capacitive element C21 and the first terminal of the resistive element R1 is referred to as a node Na.
  • a node connected to the second electrode of the capacitive element C21, one of the source and the drain of the transistor Tr21, and the gate of the transistor Tr22 is referred to as a node Nb.
  • the wiring VrefL has a function of supplying a potential Vref
  • the wiring VaL has a function of supplying a potential Va
  • the wiring VbL has a function of supplying a potential Vb.
  • the wiring VDDL has a function of supplying a potential VDD
  • the wiring VSSL has a function of supplying a potential VSS.
  • the wiring RST has a function of supplying a potential for controlling the conductive state of the transistor Tr21.
  • a source follower circuit is configured by the transistor Tr22, the transistor Tr23, the wiring VDDL, the wiring VSSL, and the wiring VbL.
  • the potential of the node Na changes to a potential corresponding to the second current and the resistance value of the resistor element R1.
  • the transistor Tr21 since the transistor Tr21 is in the off state and the node Nb is in the floating state, the potential of the node Nb changes due to capacitive coupling with the change of the potential of the node Na.
  • the change in the potential of the node Na is ⁇ V Na and the capacitive coupling coefficient is 1
  • the potential of the node Nb is Va + ⁇ V Na .
  • the threshold voltage of the transistor Tr22 is V th
  • the potential Va + ⁇ V Na ⁇ V th is output from the wiring OL [1].
  • Potential ⁇ V Na is determined according to the amount of change from the first current to the second current, the resistance value of resistance element R1, and potential Vref.
  • the resistance value of the resistance element R1 and the potential Vref are known, the amount of change in current flowing to the wiring BL can be obtained from the potential ⁇ V Na .
  • a signal corresponding to the amount of current detected by the offset circuit OFST and / or the amount of change in current is input to the activation function circuit ACTV through the wirings OL [1] to [n].
  • the activation function circuit ACTV is connected to the wirings OL [1] to [n] and the wirings NIL [1] to [n].
  • the activation function circuit ACTV has a function of performing an operation for converting a signal input from the offset circuit OFST in accordance with a previously defined activation function.
  • a sigmoid function, a tanh function, a softmax function, a ReLU function, a threshold function or the like can be used.
  • the signals converted by the activation function circuit ACTV are output to the wirings NIL [1] to [n] as output data.
  • the product-sum operation of the first data and the second data can be performed using the above-described semiconductor device MAC.
  • an operation example of the semiconductor device MAC when performing a product-sum operation will be described.
  • FIG. 29 shows a timing chart of an operation example of the semiconductor device MAC.
  • the wiring WL [1], the wiring WL [2], the wiring WD [1], the wiring WDref, the node NM [1,1], the node NM [2,1], and the node NMref [1] in FIG. The transition of the potential of the node NMref [2], the wiring RW [1], and the wiring RW [2], and the transition of the values of the current I B [1] -I ⁇ [1] and the current I Bref .
  • the current I B [1] -I ⁇ [1] corresponds to the sum of the currents flowing from the wiring BL [1] to the memory cells MC [1, 1] and [2, 1].
  • the memory cell MC [1,1] and the transistor Tr11 having a memory cell MCref [1] is turned on, the node NM potential of [1,1] is V PR -V W [1,1], the node NMref The potential of [1] becomes VPR .
  • the current I MC [1, 1], 0 flowing from the wiring BL [1] to the transistor Tr12 of the memory cell MC [1, 1] can be expressed by the following equation.
  • k is a constant determined by the channel length, channel width, mobility, and the capacity of the gate insulating film of the transistor Tr12.
  • V th is a threshold voltage of the transistor Tr12.
  • the potential of the wiring WL [1] becomes low. Accordingly, the transistor Tr11 included in the memory cell MC [1,1] and the memory cell MCref [1] is turned off, and the potentials of the node NM [1,1] and the node NMref [1] are held.
  • the transistor Tr11 As described above, it is preferable to use an OS transistor as the transistor Tr11. Thus, the leak current of the transistor Tr11 can be suppressed, and the potentials of the node NM [1,1] and the node NMref [1] can be accurately held.
  • the potential of the wiring WL [2] becomes the high level
  • the potential of the wiring WD [1] becomes V PR -V W [2,1] greater potential than the ground potential
  • of the wiring WDref potential becomes the V PR greater potential than the ground potential.
  • the potential V W [2, 1] is a potential corresponding to the first data stored in the memory cell MC [2, 1]. Accordingly, the transistor Tr11 included in the memory cell MC [2,1] and the memory cell MCref [2] is turned on, and the potential of the node NM [2,1] is V PR ⁇ V W [2,1] , the node NMref The potential of [2] becomes VPR .
  • the potential of the wiring WL [2] becomes low.
  • the transistor Tr11 included in the memory cell MC [2,1] and the memory cell MCref [2] is turned off, and the potentials of the node NM [2,1] and the node NMref [2] are held.
  • the first data is stored in the memory cells MC [1,1], [2,1], and the reference data is stored in the memory cells MCref [1], [2].
  • the current from the current source circuit CS is supplied to the wiring BL [1]. Further, the current flowing through the wiring BL [1] is discharged to the current mirror circuit CM and the memory cells MC [1,1] and [2,1]. In addition, a current flows from the wiring BL [1] to the offset circuit OFST. Assuming that the current supplied from the current source circuit CS to the wiring BL [1] is I C, 0 and the current flowing from the wiring BL [1] to the offset circuit OFST is I ⁇ , 0 , the following equation is established.
  • the potential of the wiring RW [1] is higher than the reference potential by V X [1] .
  • the potential V X [1] is supplied to the capacitive element C11 of each of the memory cell MC [1,1] and the memory cell MCref [1], and the potential of the gate of the transistor Tr12 rises due to capacitive coupling.
  • the potential V X [1] is a potential corresponding to the second data supplied to the memory cell MC [1, 1] and the memory cell MC ref [1].
  • the amount of change in the potential of the gate of the transistor Tr12 is a value obtained by multiplying the amount of change in the potential of the wiring RW by the capacitive coupling coefficient determined by the configuration of the memory cell.
  • the capacitive coupling coefficient is calculated by the capacitance of the capacitive element C11, the gate capacitance of the transistor Tr12, the parasitic capacitance, and the like.
  • the capacitive coupling coefficient is one.
  • the potential V X may be determined in consideration of the capacitive coupling coefficient.
  • the current I MC [1, 1], 1 that flows from the wiring BL [1] to the transistor Tr12 of the memory cell MC [1, 1] at time T05 to T06 can be expressed by the following equation.
  • the current flowing to the wiring BL [1] and the wiring BLref will be considered.
  • the current I Cref is supplied from the current source circuit CS to the wiring BLref. Further, the current flowing through the wiring BLref is discharged to the current mirror circuit CM and the memory cells MCref [1] and [2]. Assuming that the current discharged from the wiring BLref to the current mirror circuit CM is I CM, 1 , the following equation is established.
  • the current I C is supplied from the current source circuit CS to the wiring BL [1]. Further, the current flowing through the wiring BL [1] is discharged to the current mirror circuit CM and the memory cells MC [1,1] and [2,1]. Further, current flows from the wiring BL [1] to the offset circuit OFST. Assuming that the current flowing from the wiring BL [1] to the offset circuit OFST is I ⁇ , 1 , the following equation is established.
  • the difference between the current I ⁇ , 0 and the current I ⁇ , 1 (difference current ⁇ I ⁇ ) can be expressed by the following equation from the equations (E1) to (E10).
  • the differential current ⁇ I ⁇ takes a value corresponding to the product of the potentials V W [1, 1] and V X [1] .
  • the potential of the wiring RW [1] becomes the reference potential, and the potentials of the node NM [1,1] and the node NMref [1] become similar to those at time T04-T05.
  • the potential of the wiring RW [1] becomes V X [1] larger than the reference potential
  • the potential of the wiring RW [2] is V X [2] larger than the reference potential Become.
  • potential V X [1] is supplied to each capacitive element C11 of memory cell MC [1, 1] and memory cell MCref [1], and node NM [1, 1] and node NMref [ The potential of 1] rises by V X [1] .
  • V X [2] is supplied to capacitive element C11 of each of memory cell MC [2, 1] and memory cell MCref [2], and node NM [2, 1] and node NMref [2 Each of the potentials of V ] [2] rises.
  • the current I MC [2, 1], 1 flowing from the wiring BL [1] to the transistor Tr12 of the memory cell MC [2, 1] at time T07 to T08 can be expressed by the following equation.
  • the current flowing to the wiring BL [1] and the wiring BLref will be considered.
  • the current I Cref is supplied from the current source circuit CS to the wiring BLref. Further, the current flowing through the wiring BLref is discharged to the current mirror circuit CM and the memory cells MCref [1] and [2]. Assuming that the current discharged from the wiring BLref to the current mirror circuit CM is I CM, 2 , the following equation holds.
  • the current I C is supplied from the current source circuit CS to the wiring BL [1]. Further, the current flowing through the wiring BL [1] is discharged to the current mirror circuit CM and the memory cells MC [1,1] and [2,1]. Further, current flows from the wiring BL [1] to the offset circuit OFST. Assuming that the current flowing from the wiring BL [1] to the offset circuit OFST is I ⁇ , 2 , the following equation is established.
  • the difference between the current I ⁇ , 0 and the current I ⁇ , 2 (difference current ⁇ I ⁇ ) is expressed by the following equation from the equations (E1) to (E8) and the equations (E12) to (E15) be able to.
  • the difference current ⁇ I ⁇ is obtained by adding the product of the potential V W [1, 1] and the potential V X [1] and the product of the potential V W [2, 1] and the potential V X [2]. It becomes a value according to the combined result.
  • the differential current ⁇ I ⁇ input to the offset circuit OFST has the potential V W corresponding to the first data (weight) and the second data (input data It can be calculated from an equation having a product term of the potential V X corresponding to. That is, by measuring the difference current ⁇ I ⁇ with the offset circuit OFST, it is possible to obtain the result of the product-sum operation of the first data and the second data.
  • the number of memory cells MC and memory cells MCref may be set arbitrarily.
  • the differential current ⁇ I ⁇ when the number m of rows of the memory cell MC and the memory cell MCref is an arbitrary number i can be expressed by the following equation.
  • the number of product-sum operations to be executed in parallel can be increased.
  • product-sum operation of the first data and the second data can be performed.
  • a product-sum operation circuit can be configured with a small number of transistors. Therefore, the circuit scale of the semiconductor device MAC can be reduced.
  • the number m of rows of memory cells MC corresponds to the number of input data supplied to one neuron
  • the number n of columns of memory cells MC corresponds to the number of neurons Can.
  • the number m of rows of memory cells MC is set to the number of input data supplied from the input layer IL (the number of neurons in the input layer IL)
  • the number n of columns of memory cells MC is the neurons in the intermediate layer HL It can be set to the number of
  • the structure of the neural network to which the semiconductor device MAC is applied is not particularly limited.
  • the semiconductor device MAC can also be used for a convolutional neural network (CNN), a recursive neural network (RNN), an auto encoder, a Boltzmann machine (including a restricted Boltzmann machine), and the like.
  • CNN convolutional neural network
  • RNN recursive neural network
  • auto encoder a Boltzmann machine (including a restricted Boltzmann machine), and the like.
  • Embodiment 4 This embodiment mode describes an OS transistor of one embodiment of the present invention and a nonvolatile memory using the OS transistor.
  • the OS transistor will be described below.
  • the channel formation region of the OS transistor preferably includes a metal oxide.
  • the metal oxide contained in the channel formation region preferably contains indium (In).
  • the metal oxide of the channel formation region is a metal oxide containing indium, the carrier mobility (electron mobility) of the OS transistor is high.
  • the metal oxide included in the channel formation region is preferably an oxide semiconductor containing an element M.
  • the element M is preferably aluminum (Al), gallium (Ga), tin (Sn) or the like.
  • Elements applicable to the other elements M include boron (B), silicon (Si), titanium (Ti), iron (Fe), nickel (Ni), germanium (Ge), yttrium (Y), zirconium (Zr) And molybdenum (Mo), lanthanum (La), cerium (Ce), neodymium (Nd), hafnium (Hf), tantalum (Ta), tungsten (W) and the like.
  • the element M a plurality of the aforementioned elements may be combined in some cases.
  • the element M is, for example, an element having a high binding energy to oxygen. For example, it is an element whose binding energy to oxygen is higher than that of indium.
  • the metal oxide contained in the channel formation region is preferably a metal oxide containing zinc (Zn). Metal oxides containing zinc may be easily crystallized.
  • the metal oxide contained in the channel formation region is not limited to the metal oxide containing indium.
  • the semiconductor layer may be, for example, a metal oxide containing zinc, a metal oxide containing zinc, a metal oxide containing gallium, a metal oxide containing tin, or the like, such as zinc tin oxide or gallium tin oxide.
  • FIG. 30A is a block diagram showing a configuration example of the NOSRAM.
  • the NOSRAM 240 is provided with power domains 242 and 243, and power switches 245 to 247.
  • a memory cell array 250 is provided, and in the power domain 243, peripheral circuits of the NOSRAM 240 are provided.
  • the peripheral circuit includes a control circuit 251, a row circuit 252, and a column circuit 253.
  • Voltages VDDD, VSSS, VDHW, VDHR, and VBG2, a clock signal GCLK2, an address signal (Address), and signals CE, WE, and PSE5 are externally input to the NOSRAM 240.
  • Signals CE and WE are a chip enable signal and a write enable signal.
  • the signal PSE5 controls the on / off of the power switches 245 to 247.
  • the power switches 245 to 247 control the input of the voltages VDDD, VDHW, and VDHR to the power domain 243, respectively.
  • the voltages, signals and the like input to the NOSRAM 240 are appropriately discarded according to the circuit configuration and operation method of the NOSRAM 240.
  • the power domain without power gating may be provided in the NOSRAM 240, and a power gating control circuit for generating the signal PSE5 may be provided.
  • the memory cell array 250 includes a memory cell 10, a write word line WWL, a read word line RWL, a write bit line WBL, a read bit line RBL, and a source line SL.
  • the memory cell 10 is a 2T1C (2-transistor / 1-capacitance) type gain cell, and includes a node SN1, transistors M1 and M2, and a capacitive element C1.
  • the transistor M1 is a write transistor and is an OS transistor having a back gate.
  • the back gate of the transistor M1 is electrically connected to the wiring BGL2 which supplies the voltage VBG2.
  • the transistor M2 is a read transistor, and is a p-channel Si transistor.
  • Capacitive element C1 is a storage capacitor that holds the voltage of node SN1.
  • the voltages VDDD and VSSS are voltages representing data “1” and “0”.
  • the high level voltages of the write word lines WWL and RWL are VDHW and VDHR.
  • FIG. 31A A configuration example of the memory cell array 250 is shown in FIG. In the memory cell array 250 shown in FIG. 31A, one source line is supplied in two adjacent rows.
  • the memory cell 10 in principle has no limitation on the number of times of rewriting, and data rewriting can be performed with low energy, and no power is consumed for data retention. Since the transistor M1 is a minimal off-current OS transistor, the memory cell 10 can hold data for a long time. Therefore, by using the NOSRAM 240 as a cache memory device, the cache memory device can be a non-volatile, low power consumption memory device.
  • the circuit configuration of the memory cell 10 is not limited to the circuit configuration of FIG.
  • the read transistor M2 may be an OS transistor having a back gate or an n-channel Si transistor.
  • the memory cell 10 may be a 3T type gain cell.
  • FIGS. 31 (B) and 31 (C) show examples of 3T type gain cells.
  • the memory cell 15 illustrated in FIG. 31B includes transistors M3 to M5, a capacitive element C3, and a node SN3.
  • the transistors M3 to M5 are a write transistor, a read transistor, and a selection transistor.
  • the transistor M3 is an OS transistor having a back gate
  • the transistors M4 and M5 are p-channel Si transistors.
  • the transistors M4 and M5 may be composed of an n-channel Si transistor or an OS transistor having a back gate.
  • the three transistors are formed of an OS transistor having a back gate.
  • the node SN3 is a holding node.
  • One electrode of the capacitive element C3 is electrically connected to the node SN3 and has a function of holding the voltage of the node SN3.
  • the other electrode of the capacitive element C3 is electrically connected to the wiring CNL.
  • the storage capacitor may be configured by the gate capacitance of the transistor M4 or the like without intentionally providing the capacitive element C3.
  • the wiring PDL is a wiring instead of the source line SL, and a fixed voltage (for example, voltage VDDD) is input, and for example, the voltage VDDD is also input to the wiring CNL.
  • the control circuit 251 has a function of controlling the overall operation of the NOSRAM 240. For example, the control circuit 251 performs a logical operation on the signals CE and WE to determine whether the external access is a write access or a read access.
  • the row circuit 252 has a function of selecting the write word line WWL and the read word line RWL of the selected row designated by the address signal.
  • the column circuit 253 has a function of writing data to the write bit line WBL of the column designated by the address signal, and a function of reading data (Data) from the read bit line RBL of the column.
  • a next-generation clean energy vehicle such as a hybrid vehicle (HEV), an electric vehicle (EV), or a plug-in hybrid vehicle (PHEV) can be realized.
  • HEV hybrid vehicle
  • EV electric vehicle
  • PHEV plug-in hybrid vehicle
  • FIG. 32 exemplifies a vehicle using the power storage system which is an embodiment of the present invention.
  • An automobile 8400 shown in FIG. 32A is an electric automobile using an electric motor as a motive power source for traveling. Alternatively, it is a hybrid vehicle that can appropriately select and use an electric motor and an engine as power sources for traveling. By using one aspect of the present invention, a vehicle having a long cruising distance can be realized.
  • a car 8400 has a storage system. The storage system not only drives the electric motor 8406, but can also supply power to light emitting devices such as the headlight 8401 and a room light (not shown).
  • the power storage system can supply power to a display device such as a speedometer or a tachometer which the automobile 8400 has.
  • the power storage system can supply power to a navigation system or the like included in the automobile 8400.
  • the storage system which is one embodiment of the present invention is an automobile 8400 operated by a person or an automobile 8400 capable of automatically traveling without a person performing a driving operation (also referred to as an autonomous vehicle or an unattended vehicle) Can be applied to both.
  • FIG. 32B An automobile 8500 shown in FIG. 32B can be charged by receiving power supply from an external charging facility to a power storage system of the automobile 8500 by a plug-in system, a non-contact power feeding system, or the like.
  • FIG. 32B shows a state in which charging is performed via a cable 8022 to a storage system 8024 mounted on a vehicle 8500 from a ground-mounted charging device 8021.
  • the charging method, the standard of the connector, etc. may be appropriately performed by a predetermined method such as CHAdeMO (registered trademark) or combo.
  • the charging device 8021 may be a charging station provided in a commercial facility, or may be a home power source.
  • the plug-in technology can charge the storage system 8024 mounted on the automobile 8500 by external power supply. Charging can be performed by converting alternating current power to direct current power via a conversion device such as an ACDC converter.
  • the power receiving device may be mounted on a vehicle, and power may be supplied contactlessly from a ground power transmitting device for charging.
  • charging can be performed not only while the vehicle is stopped but also while it is traveling by incorporating the power transmission device on the road or the outer wall.
  • power may be transmitted and received between vehicles using this method of non-contact power feeding.
  • a solar cell may be provided on the exterior of the vehicle to charge the storage system when the vehicle is stopped or traveling.
  • an electromagnetic induction method or a magnetic resonance method can be used for such non-contact power supply.
  • FIG. 32C is an example of a motorcycle using the power storage system of one embodiment of the present invention.
  • a scooter 8600 shown in FIG. 32C includes a storage system 8602, a side mirror 8601, and a direction indicator light 8603.
  • the storage system 8602 can supply the direction indicator light 8603 with electricity.
  • a scooter 8600 shown in FIG. 32C can store the storage system 8602 in the under-seat storage 8604.
  • the storage system 8602 can be stored in the under-seat storage 8604 even if the under-seat storage 8604 is small.
  • FIG. 33A illustrates an example of an electric bicycle using the power storage system of one embodiment of the present invention.
  • the power storage system of one embodiment of the present invention can be applied to the electric bicycle 8700 illustrated in FIG.
  • the storage system of one embodiment of the present invention includes, for example, a plurality of storage batteries, a protection circuit, and a neural network.
  • the electric bicycle 8700 includes a storage system 8702.
  • the storage system 8702 can supply electricity to a motor that assists the driver.
  • the storage system 8702 can be carried and illustrated in FIG. 33B is detached from the bicycle.
  • the storage system 8702 incorporates a plurality of storage batteries 8701 included in the storage system of one embodiment of the present invention, and the display unit 8703 can display the remaining battery capacity and the like.
  • the power storage system 8702 also includes a control system 8704 of one embodiment of the present invention.
  • Control system 8704 is electrically connected to the positive electrode and the negative electrode of storage battery 8701. As a control system 8704, the control system described in the above embodiment can be used.
  • FIGS. 34A and 34B show an example of a foldable tablet type terminal.
  • the tablet terminal 9600 illustrated in FIGS. 34A and 34B includes a housing 9630a, a housing 9630b, a movable portion 9640 connecting the housing 9630a and the housing 9630b, a display portion 9631, a display mode switching switch 9626 , A power switch 9627, a power saving mode switching switch 9625, a fastener 9629, and an operation switch 9628.
  • FIG. 34A shows a state in which the tablet terminal 9600 is opened
  • FIG. 34B shows a state in which the tablet terminal 9600 is closed.
  • the tablet terminal 9600 includes a power storage body 9635 inside the housings 9630 a and 9630 b.
  • the power storage unit 9635 is provided over the housing 9630 a and the housing 9630 b through the movable portion 9640.
  • a portion of the display portion 9631 can be a touch panel region, and data can be input by touching a displayed operation key.
  • the keyboard button can be displayed on the display portion 9631 by touching the position where the keyboard display switching button of the touch panel is displayed with a finger, a stylus, or the like.
  • the display mode switching switch 9626 can switch the display orientation such as vertical display or horizontal display, and can select switching between black and white display and color display.
  • the power saving mode switching switch 9625 can optimize display luminance in accordance with the amount of outside light at the time of use detected by the light sensor incorporated in the tablet terminal 9600.
  • the tablet type terminal may incorporate not only an optical sensor but also other detection devices such as a sensor for detecting inclination of a gyro, an acceleration sensor or the like.
  • FIG. 34B illustrates the tablet terminal 9600 which is closed and includes the housing 9630, a solar battery 9633, and the power storage system of one embodiment of the present invention.
  • the power storage system includes a control system 9634 and a power storage unit 9635.
  • Control system 9634 includes protection circuit 9639 and charge / discharge control circuit 9638 including DCDC converter 9636.
  • DCDC converter 9636 As the control system 9634, the control system described in the above embodiment can be used.
  • the charge and discharge control circuit 9638 includes, for example, the control circuit 134 described in the above embodiment.
  • the housing 9630a and the housing 9630b can be folded so as to overlap when not in use. Since the display portion 9631 can be protected by folding, durability of the tablet terminal 9600 can be improved.
  • the tablet-type terminals shown in FIGS. 34A and 34B have a function of displaying various information (still images, moving images, text images, etc.), a calendar, a date or time, and the like.
  • a function of displaying on the display portion, a touch input function of performing touch input operation or editing of information displayed on the display portion, a function of controlling processing by various software (programs), and the like can be provided.
  • Electric power can be supplied to the touch panel, the display portion, the video signal processing portion, or the like by the solar battery 9633 mounted on the surface of the tablet terminal.
  • the solar battery 9633 can be provided on one side or both sides of the housing 9630, and can be efficiently charged with the power storage unit 9635.
  • FIG. 34C shows a solar cell 9633, a storage battery 9635, a DCDC converter 9636, a converter 9637, switches SW1 to SW3 and a display portion 9631.
  • the DCDC converter 9636, the converter 9637, and the switches SW1 to SW3 are shown.
  • the charge / discharge control circuit 9638 and the protection circuit 9639 correspond to the control system 9634 corresponding to the charge / discharge control circuit 9638 shown in FIG. 34 (B).
  • the electric power generated by the solar cell 9633 is stepped up or down by the DCDC converter 9636 to a voltage for charging the power storage unit 9635. Then, when the power from the solar cell 9633 is used for the operation of the display portion 9631, the switch SW1 is turned on, and the converter 9637 boosts or steps down the voltage necessary for the display portion 9631. In addition, when display on the display portion 9631 is not performed, the switch SW1 is turned off and the switch SW2 is turned on to charge the power storage unit 9635.
  • the solar cell 9633 is illustrated as an example of the power generation means, it is not particularly limited, and a configuration in which the power storage body 9635 is charged by another power generation means such as a piezoelectric element (piezo element) or a thermoelectric conversion element (Peltier element) It may be For example, a non-contact power transmission module that transmits and receives power wirelessly (without contact) to charge the battery, or another charging unit may be combined.
  • FIG. 35 shows an example of another electronic device.
  • a display device 8000 is an example of an electronic device mounted with the power storage system of one embodiment of the present invention.
  • the display device 8000 corresponds to a display device for receiving a TV broadcast, and includes a housing 8001, a display portion 8002, a speaker portion 8003, a secondary battery 8004, and the like.
  • the power storage system according to one embodiment of the present invention is provided inside the housing 8001.
  • the display device 8000 can receive power supply from a commercial power supply, or can use power stored in the secondary battery 8004.
  • the display portion 8002 includes a liquid crystal display device, a light emitting device including a light emitting element such as an organic EL element in each pixel, an electrophoretic display device, a DMD (Digital Micromirror Device), a PDP (Plasma Display Panel), and an FED (Field Emission Display). Etc.) can be used.
  • a light emitting device including a light emitting element such as an organic EL element in each pixel
  • an electrophoretic display device a DMD (Digital Micromirror Device), a PDP (Plasma Display Panel), and an FED (Field Emission Display). Etc.) can be used.
  • the voice input device 8005 also uses a secondary battery.
  • the voice input device 8005 includes the power storage system described in the above embodiment.
  • the voice input device 8005 has a plurality of microphones and sensors (optical sensors, temperature sensors, humidity sensors, barometric pressure sensors, illuminance sensors, motion sensors, etc.) in addition to wireless communication elements, and other devices are instructed by the user's command For example, power supply operation of the display device 8000, light amount adjustment of the lighting device 8100, and the like can be performed.
  • the voice input device 8005 can operate peripheral devices by voice and can replace the manual remote control.
  • the voice input device 8005 has wheels and mechanical moving means, moves in the direction in which the user can hear the voice, hears the command accurately with the built-in microphone, and displays the contents on the display portion 8008. Or a touch input operation of the display portion 8008 can be performed.
  • the voice input device 8005 can also function as a charging dock of a portable information terminal 8009 such as a smartphone.
  • the portable information terminal 8009 and the voice input device 8005 can transmit and receive power by wire or wirelessly. There is no need to carry the portable information terminal 8009 indoors, and it is necessary to manage the secondary battery by the voice input device 8005 in order to avoid load and deterioration of the secondary battery while securing the necessary capacity. It is desirable to be able to perform maintenance and the like. Further, since the voice input device 8005 has a speaker 8007 and a microphone, hands-free conversation can be performed even while the portable information terminal 8009 is being charged. In addition, if the capacity of the secondary battery of the voice input device 8005 is lowered, it moves in the direction of the arrow, and charging may be performed by wireless charging from the charging module 8010 connected to the external power supply.
  • the voice input device 8005 may be placed on a table. Also, the voice input device 8005 may be moved to a desired position by providing wheels or mechanical moving means, or no base or wheel is provided, and the voice input device 8005 is fixed to a desired position, for example, on the floor. You may
  • the display device includes all display devices for displaying information, such as for personal computers, for displaying advertisements, as well as for receiving TV broadcasts.
  • a stationary lighting device 8100 is an example of an electronic device using a secondary battery 8103 controlled by a microprocessor (including APS) which controls charging.
  • the lighting device 8100 includes a housing 8101, a light source 8102, a secondary battery 8103, and the like.
  • FIG. 35 illustrates the case where the secondary battery 8103 is provided inside the ceiling 8104 on which the housing 8101 and the light source 8102 are installed, the secondary battery 8103 is provided inside the housing 8101. It may be done.
  • the lighting device 8100 can receive power from a commercial power supply. Alternatively, the lighting device 8100 can use power stored in the secondary battery 8103.
  • the secondary battery is a stationary type provided on, for example, the side wall 8105, the floor 8106, the window 8107, and the like other than the ceiling 8104. It can also be used for a lighting device, and can also be used for a desk-type lighting device or the like.
  • an artificial light source which artificially obtains light using electric power can be used.
  • a discharge lamp such as an incandescent lamp and a fluorescent lamp
  • a light emitting element such as an LED or an organic EL element are mentioned as an example of the artificial light source.
  • an air conditioner having an indoor unit 8200 and an outdoor unit 8204 is an example of an electronic device using a secondary battery 8203.
  • the indoor unit 8200 includes a housing 8201, an air outlet 8202, a secondary battery 8203, and the like.
  • FIG. 35 illustrates the case where the secondary battery 8203 is provided in the indoor unit 8200, the secondary battery 8203 may be provided in the outdoor unit 8204. Alternatively, the secondary battery 8203 may be provided in both the indoor unit 8200 and the outdoor unit 8204.
  • the air conditioner can receive power from a commercial power supply, or can use power stored in the secondary battery 8203.
  • an electric refrigerator-freezer 8300 is an example of an electronic device using a secondary battery 8304.
  • the electric refrigerator-freezer 8300 includes a housing 8301, a refrigerator door 8302, a freezer door 8303, a secondary battery 8304, and the like.
  • the secondary battery 8304 is provided in the housing 8301.
  • the electric refrigerator-freezer 8300 can receive power supply from a commercial power supply, or can use power stored in the secondary battery 8304.
  • the power usage rate when the electronic equipment is not used, especially in a time zone where the ratio of the amount of power actually used (referred to as the power usage rate) to the total amount of power that can be supplied by the commercial power supply source is low.
  • the power usage rate By storing power in the secondary battery, it is possible to suppress an increase in the power usage rate outside the above time zone.
  • the electric refrigerator-freezer 8300 electric power is stored in the secondary battery 8304 at night when the cold room door 8302 and the freezer room door 8303 are not opened / closed because the air temperature is low. Then, in the daytime when the temperature of the room rises and the refrigerator door 8302 and the freezer door 8303 are opened and closed, by using the secondary battery 8304 as an auxiliary power source, it is possible to suppress the daytime power usage rate low.
  • the secondary battery can be mounted on any electronic device other than the above-described electronic device. According to one aspect of the present invention, the cycle characteristics of the secondary battery are improved. Therefore, by mounting a microprocessor (including an APS) which controls charging, which is one embodiment of the present invention, in the electronic device described in this embodiment, the electronic device can have a longer lifetime. This embodiment can be implemented in appropriate combination with the other embodiments.
  • FIGS. 36A to 36E illustrate an example of mounting the storage system of one embodiment of the present invention in an electronic device.
  • an electronic device to which the power storage system of one embodiment of the present invention is applied for example, a television set (also referred to as a television or a television receiver), a monitor for a computer, a digital camera, a digital video camera, a digital photo frame, a portable device
  • a telephone set also referred to as a mobile phone or a mobile phone device
  • a portable game machine also referred to as a mobile phone or a mobile phone device
  • a portable information terminal such as a pachinko machine, and the like
  • sound reproduction device such as a pachinko machine, and the like
  • FIG. 36A shows an example of a mobile phone.
  • the mobile phone 7400 includes an operation button 7403, an external connection port 7404, a speaker 7405, a microphone 7406, and the like in addition to the display portion 7402 incorporated in a housing 7401.
  • the mobile phone 7400 includes the power storage system of one embodiment of the present invention.
  • the storage system of one embodiment of the present invention includes, for example, a storage battery 7407 and the control system described in the above embodiment, and the control system preferably includes, for example, a protective circuit, a control circuit, a neural network, or the like. .
  • FIG. 36B shows a state where the mobile phone 7400 is bent.
  • the storage battery 7407 provided in the inside may also be bent.
  • the bent state of the storage battery 7407 having flexibility is shown in FIG.
  • a control system 7408 is electrically connected to the storage battery 7407.
  • the control system described in the above embodiment can be used.
  • a storage battery having a flexible shape along the inner or outer wall of a house or building, or along the curved surface of the interior or exterior of a car.
  • FIG. 36D shows an example of a bangle type display device.
  • the portable display device 7100 includes a housing 7101, a display portion 7102, an operation button 7103, and the power storage system of one embodiment of the present invention.
  • the storage system of one embodiment of the present invention includes, for example, a storage battery 7104 and the control system described in the above embodiment, and the control system preferably includes, for example, a protective circuit, a control circuit, a neural network, or the like. .
  • FIG. 36E illustrates an example of a watch-type portable information terminal.
  • the portable information terminal 7200 includes a housing 7201, a display portion 7202, a band 7203, a buckle 7204, an operation button 7205, an input / output terminal 7206, and the like.
  • the portable information terminal 7200 can execute various applications such as mobile phone, electronic mail, text browsing and creation, music reproduction, Internet communication, computer games and the like.
  • the display portion 7202 is provided with a curved display surface, and display can be performed along the curved display surface.
  • the display portion 7202 is provided with a touch sensor, and can be operated by touching the screen with a finger, a stylus, or the like.
  • the application can be activated by touching an icon 7207 displayed on the display portion 7202.
  • the operation button 7205 can have various functions such as power on / off operation, wireless communication on / off operation, manner mode execution / cancellation, power saving mode execution / cancellation, etc. in addition to time setting. .
  • the function of the operation button 7205 can be freely set by an operating system incorporated in the portable information terminal 7200.
  • the portable information terminal 7200 can execute near-field wireless communication according to the communication standard. For example, it is possible to make a hands-free call by intercommunicating with a wireless communicable headset.
  • the portable information terminal 7200 includes an input / output terminal 7206, and can directly exchange data with other information terminals via a connector.
  • charging can be performed through the input / output terminal 7206. Note that the charging operation may be performed by wireless power feeding without using the input / output terminal 7206.
  • the portable information terminal 7200 includes the power storage system of one embodiment of the present invention.
  • the storage system preferably includes a storage battery and the control system described in the above embodiment, and the control system preferably includes, for example, a protection circuit, a control circuit, a neural network, and the like.
  • the portable information terminal 7200 preferably includes a sensor.
  • a human body sensor such as a fingerprint sensor, a pulse sensor, or a body temperature sensor, a touch sensor, a pressure sensor, an acceleration sensor, or the like be mounted as a sensor.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Mathematical Physics (AREA)
  • Artificial Intelligence (AREA)
  • Computing Systems (AREA)
  • Molecular Biology (AREA)
  • Software Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Power Engineering (AREA)
  • Transportation (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Neurology (AREA)
  • Secondary Cells (AREA)
  • Thin Film Transistor (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

要約書 優れた特性を有するセンサ素子を提供する。 または、 優れた特性を有する蓄電システムが搭載された 電子機器を提供する。 または、 優れた特性を有する蓄電システムが搭載された車両を提供する。 また は、新規な半導体装置を提供する。 蓄電池と、ニューラルネットワークと、センサ素子と、を有し、ニューラルネットワークは、入力層 と、出力層と、入力層と出力層との間に配置される一または複数の中間層と、を有し、入力層には、 センサ素子から出力される第１の信号に応じた値が与えられ、 第１の信号はアナログ信号であり、 セ ンサ素子は、蓄電池の表面と接する領域を有し、センサ素子は、歪み、温度、のいずれか、または両 方を測定する機能を有する蓄電システムである。

Description

蓄電システム、車両、電子機器及び半導体装置
　本発明の一態様は、蓄電池、及びそれを用いた蓄電システムに関する。また、本発明の一態様は、蓄電池を用いた車両に関する。また、本発明の一態様は、蓄電池を用いた電子機器に関する。
　また、本発明の一態様は半導体装置に関する。
　また、本発明の一態様は、ニューラルネットワーク、及びそれを用いた蓄電システムに関する。また、本発明の一態様は、ニューラルネットワークを用いた車両に関する。また、本発明の一態様は、ニューラルネットワークを用いた電子機器に関する。
　なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、記憶装置、電気光学装置、蓄電装置、半導体回路及び電子機器は、半導体装置を有する場合がある。
　なお、本発明の一態様は上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
　ＭＥＭＳ（ｍｉｃｒｏ　ｅｌｅｃｔｒｏ　ｍｅｃｈａｎｉｃａｌ　ｓｙｓｔｅｍ）技術を用いたセンサは、電子部品、センサ、アクチュエータ等に用いられる。特許文献１および特許文献２には、歪みを検知するＭＥＭＳセンサの例が述べられている。
　また、近年、チャネル形成領域に酸化物半導体または金属酸化物を用いたトランジスタ（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒトランジスタ、以下、ＯＳトランジスタと呼ぶ）が注目されている。ＯＳトランジスタはオフ電流が極めて小さい。そのことを利用して、ＯＳトランジスタを用いたアプリケーションが提案されている。例えば、特許文献３では、ニューラルネットワークの学習に、ＯＳトランジスタを用いた例が開示されている。
特開２００７−１４２３７２号公報 特開２００８−２７０７８７号公報 特開２０１６−２１９０１１号公報
　本発明の一態様は、優れた特性を有するセンサ素子を提供することを課題の一とする。または、本発明の一態様は、センサ素子を有するシステムの特性を高めることを課題の一とする。
　または、本発明の一態様は、優れた特性を有する蓄電システムを提供することを課題の一とする。または、本発明の一態様は、安全性の高い蓄電システムを提供することを課題の一とする。または、本発明の一態様は、劣化の小さい蓄電システムを提供することを課題の一とする。
　または、本発明の一態様は、優れた特性を有する蓄電システムが搭載された電子機器を提供することを課題の一とする。または、本発明の一態様は、優れた特性を有する蓄電システムが搭載された車両を提供することを課題の一とする。または、本発明の一態様は、新規な半導体装置を提供することを課題の一とする。または、本発明の一態様は、新規なシステムを提供することを課題の一とする。
　なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はない。また、列記した以外の課題が、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一態様の課題となり得る。
　本発明の一態様は、蓄電池と、ニューラルネットワークと、センサ素子と、を有し、ニューラルネットワークは、入力層と、出力層と、入力層と出力層との間に配置される一または複数の中間層と、を有し、入力層には、センサ素子から出力される第１の信号に応じた値が与えられ、第１の信号はアナログ信号であり、センサ素子は、蓄電池の表面と接する領域を有し、センサ素子は、歪み、温度、のいずれか、または両方を測定する機能を有する蓄電システムである。
　または、本発明の一態様は、蓄電池と、ニューラルネットワークと、第１の回路と、センサ素子と、を有し、ニューラルネットワークは、入力層と、出力層と、入力層と出力層との間に配置される一または複数の中間層と、を有し、第１の回路には、センサ素子から出力される第１の信号が与えられ、第１の信号はアナログ信号であり、第１の回路は、第１の信号をデジタル信号に変換し、変換されたデジタル信号を入力層に与える機能を有し、センサ素子は、蓄電池の表面と接する領域を有し、センサ素子は、歪み、温度、のいずれか、または両方を測定する機能を有する蓄電システムである。
　または、本発明の一態様は、蓄電池と、ニューラルネットワークと、第１の回路と、第２の回路と、センサ素子と、を有し、ニューラルネットワークは、入力層と、出力層と、入力層と出力層との間に配置される一または複数の中間層と、を有し、第１の回路には、センサ素子から出力される第１の信号が与えられ、第１の信号はアナログ信号であり、第１の回路は、第１の信号を、デジタル信号である第２の信号に変換する機能を有し、第１の回路は、第２の信号を変調し、無線通信により第２の回路に与える機能を有し、第２の回路は、無線通信により第１の回路から与えられた信号を復調し、入力層に与える機能を有し、センサ素子は、蓄電池の表面と接する領域を有し、センサ素子は、歪み、温度、のいずれか、または両方を測定する機能を有する蓄電システムである。
　また、上記構成において、センサ素子は、蓄電池の充電電圧に応じて検知を開始することが好ましい。
　また、上記構成において、センサ素子は、蓄電池の電流値の時間変化をニューラルネットワークにより解析した結果に応じて、検知を開始することが好ましい。
　また、上記構成において、ニューラルネットワークは、第１のトランジスタと、容量と、第２のトランジスタと、を有し、第１のトランジスタのソース及びドレインの一方は、容量の一方の電極、及び、第２のトランジスタのゲートと電気的に接続され、第１のトランジスタのチャネル形成領域は金属酸化物を有し、金属酸化物はインジウムと、元素Ｍと、を有し、元素Ｍは、アルミニウム、ガリウム、スズ、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、イットリウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステンより選ばれる一以上であり、第１のトランジスタのソース及びドレインの一方には、アナログ信号に応じた電位が保持されることが好ましい。
　または、本発明の一態様は、上記のいずれか一に記載の蓄電システムを有する車両である。
　または、本発明の一態様は、上記のいずれか一に記載の蓄電システムを有する電子機器である。
　または、本発明の一態様は、ニューラルネットワークと、第１の回路と、第２の回路と、を有し、ニューラルネットワークは、入力層と、出力層と、入力層と出力層との間に配置される一または複数の中間層と、を有し、第１の回路には、第１の信号として、歪み、および温度の一方または両方の測定値が与えられ、第１の信号はアナログ信号であり、第１の回路は、第１の信号をデジタル信号である第２の信号に変換する機能を有し、第１の回路は、第２の信号を変調し、無線通信により第２の回路に与える機能を有し、第２の回路は、無線通信により第１の回路から与えられた信号を復調し、入力層に与える機能を有する半導体装置である。
　本発明の一態様により、優れた特性を有するセンサ素子を提供することができる。また、本発明の一態様により、センサ素子を有するシステムの特性を高めることができる。
　また、本発明の一態様により、優れた特性を有する蓄電システムを提供することができる。また、本発明の一態様は、安全性の高い蓄電システムを提供することができる。また、本発明の一態様により、劣化の小さい蓄電システムを提供することができる。
　また、本発明の一態様により、優れた特性を有する蓄電システムが搭載された電子機器を提供することができる。また、本発明の一態様により、優れた特性を有する蓄電システムが搭載された車両を提供することができる。また、本発明の一態様により、新規な半導体装置を提供することができる。また、本発明の一態様により、新規なシステムを提供することができる。
　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
センサ素子を有するシステムの例。 センサ素子を有するシステムの例。 サンプルホールド回路の一例。 システムの動作を示すフロー図。 蓄電システムの例。 蓄電システムの例。 システムの動作を示すフロー図。 蓄電システムの一例。 蓄電システムの一例。 蓄電池およびセンサチップの上面図、および蓄電池の断面図。 複数の蓄電池およびセンサチップの斜視図。 複数の蓄電池およびセンサチップと筐体の斜視図。 筐体に収納された複数の蓄電池およびセンサチップの斜視図。 複数の蓄電池およびセンサチップと筐体の斜視図。 複数の蓄電池の接続を説明する断面図。 蓄電池およびセンサチップの上面図、および蓄電池の断面図。 複数の蓄電池およびセンサチップと筐体の斜視図。 複数の蓄電池の接続を説明する断面図。 蓄電池の一例。 蓄電池の断面図。 蓄電池の断面の一部を説明する図。 蓄電池の断面の一部を説明する図。 蓄電池の断面の一部を説明する図。 円筒形の蓄電池を説明する図、および蓄電池を用いたモジュールを説明する図。 ニューラルネットワークの構成例を示す図。 半導体装置の構成例を示す図。 メモリセルの構成例を示す図。 オフセット回路の構成例を示す図。 タイミングチャート。 ＮＯＳＲＡＭの構成例を示す機能ブロック図、およびメモリセルの構成例を示す回路図。 メモリセルアレイの構成例を示す回路図、およびメモリセルの構成例を示す回路図。 車両の例。 車両の一例。 電子機器の一例。 蓄電システムの適用例。 電子機器の例、および蓄電池の適用例。
　以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
　また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。
　また、本明細書は、以下の実施の形態を適宜組み合わせることが可能である。また、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。
　なお、本明細書においてニューラルネットワークとは、生物の神経回路網を模し、学習によってニューロンどうしの結合強度を決定し、問題解決能力を持たせるモデル全般を指す。ニューラルネットワークは入力層、中間層（隠れ層ともいう）、出力層を有する。
　また、本明細書において、ニューラルネットワークについて述べる際に、既にある情報からニューロンとニューロンの結合強度（重み係数とも言う）を決定することを「学習」と呼ぶ場合がある。
　また、本明細書において、学習によって得られた結合強度を用いてニューラルネットワークを構成し、そこから新たな結論を導くことを「推論」と呼ぶ場合がある。
　また本明細書等において、チャネル形成領域に酸化物半導体または金属酸化物を用いたトランジスタをＯｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒトランジスタ、あるいはＯＳトランジスタと呼ぶ。
（実施の形態１）
　本実施の形態では、本発明の一態様として、センサを有するシステムを説明する。また、より具体的な例として、センサおよび蓄電池を有する蓄電システムについて説明する。
＜センサを有するシステム＞
　図１（Ａ）、図１（Ｂ）および図１（Ｃ）のそれぞれは、センサ素子１７４と、センサ素子１７４からの出力が与えられる制御システム１３１と、を有するシステムの一例を示す。
　センサ素子１７４は、圧力センサ、温度センサ、加速度センサ、歪みセンサ、のうち一以上のセンサを有することが好ましい。
　歪みセンサとして例えば、薄い絶縁物上に配線パターンを形成し、歪みによる抵抗変化を検出する歪みゲージを用いることができる。またホイートストンブリッジを介することにより、歪みによる抵抗変化を電圧の変化に変換することができる。
　圧力センサとして例えば、圧電素子を用いることができる。圧電素子としては例えば、平行平板コンデンサを設けた電気容量式変位型感圧センサ、歪みによる抵抗の変化を検出する歪みゲージ式圧力センサ等がある。
　歪みゲージ式圧力センサとして例えば、ｐ型シリコン結晶にｎ型不純物を熱拡散によりドープし、補償された高抵抗の真性半導体領域を歪みゲージとして用いるセンサがある。あるいは、ポリマーフィルムからなる圧電素子を用いてもよい。
　加速度センサとして例えば、可動部と固定部の容量変化を検出する静電容量検出方式や、可動部と固定部を繋ぐ領域の歪みを検出するピエゾ抵抗方式、等を用いることができる。または加速度センサとして、熱検知方式を用いることができる。
　加速度センサとしてジャイロセンサを用いることができる。振動式ジャイロセンサとして、静電容量方式や、ピエゾ抵抗方式を用いることができる。
　温度センサとして例えば、サーミスタ（温度によって抵抗値の変化する抵抗体）や、バイメタルを用いるセンサ、等を用いることができる。
　また温度センサとして例えば、ＩＣ化された半導体温度センサを用いることができる。例えば、ＮＰＮトランジスタのベース−エミッタ間の電圧の温度特性等を利用した温度センサを用いることができる。
　また、温度特性の異なる２種類以上の半導体素子を用いて温度センサが構成されていてもよい。また、温度センサに酸化物半導体を用いた半導体素子と、シリコン半導体を用いた半導体素子と、が設けられる構成としても良い。酸化物半導体を用いた半導体素子は、従来のシリコンやゲルマニウム、及びその化合物を用いた半導体素子に比べて、温度依存性が小さい。酸化物半導体を用いた半導体素子を用いることにより、特性の優れる温度センサ等を実現することができる。
　本発明の一態様の半導体装置に搭載するセンサ素子として、ＭＥＭＳセンサを用いてもよい。例えば、歪みセンサの可動部の作製にＭＥＭＳ技術を用いることができる。また、圧力センサの圧電素子の作製にＭＥＭＳ技術を用いることができる。また、加速度センサとしてＭＥＭＳ技術を用いた振動式ジャイロセンサを用いることができる。ＭＥＭＳ技術を用いることにより微細な構造体を形成することができ、小型で低消費電力なセンサを作製することができる。例えば、小型で低消費電力なガスセンサを作製できる。
　ＭＥＭＳ技術を用いた歪みセンサの可動部の例を説明する。ＭＥＭＳ技術を用いた歪みセンサは例えば、第１のフィルム上に、トランジスタを有する第１の層と、該第１の層上に設けられる機能層と該機能層上の第２のフィルムと、を有し、該第１の層と該機能層との間に空間を有するセンサである。該機能層は例えば、歪み抵抗素子、圧電素子、振動子、等を有する。
　制御システム１３１は、回路１８０と、制御回路１３４と、メモリ１３２と、を有する。制御回路１３４はニューラルネットワークＮＮを有する。ニューラルネットワークＮＮは入力層と、出力層と、該入力層と該出力層との間に配置される一または複数の中間層と、を有する。
　ニューラルネットワークＮＮには例えば学習データとして、センサ素子１７４の入出力特性が与えられてもよい。センサ素子１７４の入出力特性は例えば、温度等の環境により変化する場合がある。センサ素子１７４から出力される値を、ニューラルネットワークＮＮを用いて補正することにより、より正確な検知を行うことができる場合がある。
　回路１８０は例えば、センサ素子１７４より与えられた信号ＩＮ１を処理した後、処理した信号を信号ＯＵＴ１として制御回路１３４に出力する。
　メモリ１３２は例えば、揮発性メモリおよび不揮発性メモリを有することが好ましい。揮発性メモリとして例えば、ＤＲＡＭ、ＳＲＡＭ、等を用いることができる。
　メモリ１３２は例えば、制御回路１３４が有するＣＰＵの外部メモリとして機能する。
　メモリ１３２として、後述するＯＳトランジスタを有するメモリを用いることができる。ＯＳトランジスタを有するメモリを用いることにより、本発明の一態様の制御システムの消費電力を低減できる場合がある。
　図１（Ａ）、図１（Ｂ）および図１（Ｃ）において、信号ＯＵＴ１はニューラルネットワークＮＮの入力層ＩＬに与えられる。本発明の一態様のニューラルネットワークは、アナログ演算を行う機能を有することが好ましい。例えば、ニューラルネットワークＮＮが積和演算回路を有し、該積和演算回路がアナログ演算を行う機能を有することが好ましい。ニューラルネットワークＮＮがアナログ演算を行う機能を有する場合において、ニューラルネットワークＮＮを構成する回路の面積を縮小できる場合がある。
　図１（Ａ）には、センサ素子１７４から出力される信号がアナログ信号であり、信号ＩＮ１および信号ＯＵＴ１がアナログ信号である例を示す。ニューラルネットワークＮＮはアナログ演算を行う機能を有するため、センサ素子１７４からの信号をデジタル信号に変換せずにニューラルネットワークＮＮに与えて演算を行ってもよい。このような場合には例えばアナログデジタル変換回路が不要となり、制御システム１３１の回路面積を縮小できる場合がある。例えばセンサ素子１７４に与えられた信号に応じた値が、ニューラルネットワークＮＮに与えられる。与えられた信号に応じた値とは、ここでは、例えば与えられた信号が増幅された値である。あるいは例えば、与えられた信号からノイズが除去され、増幅された値である。センサ素子１７４に与えられた信号とは例えば、センサ素子１７４が検知した信号である。
　図１（Ｂ）には、信号ＩＮ１および信号ＯＵＴ１がアナログ信号であり、回路１８０が回路１９０を有する例を示す。回路１９０は例えば、信号を増幅する機能を有する。図１（Ｂ）において、信号ＩＮ１が回路Ａ−Ｄによりアナログ信号からデジタル信号に変換された後、回路１９０に与えられ、回路１９０から出力されるデジタル信号が回路Ｄ−Ａによりアナログ信号に変換された後、信号ＯＵＴ１としてニューラルネットワークＮＮの入力層ＩＬに与えられる例を示す。
　また、ニューラルネットワークＮＮの入力層ＩＬにデジタル信号が与えられてもよい。図１（Ｃ）には、信号ＩＮ１がアナログ信号、信号ＯＵＴ１がデジタル信号の例を示す。信号ＯＵＴ１がデジタル信号の場合には例えば、デジタル信号がニューラルネットワークＮＮの入力層ＩＬに与えられる。
　図２（Ａ）は、センサ素子１７４と、センサ素子１７４からの出力が与えられる回路１８２と、回路１８２から出力される電気信号を無線信号に変換し、無線で信号の送受信を行う機能を有するアンテナ１８３と、アンテナ１８３からの無線信号を受信する制御システム１３１ａと、を有するシステムの一例を示す。電気信号の無線信号への変換は、回路１８２において行われてもよい。
　図２（Ａ）において、制御システム１３１ａは、回路１８６と、アンテナ１８３からの無線信号を受信し、電気信号に変換して回路１８６に与えるアンテナ１８５と、制御回路１３４と、メモリ１３２と、を有する。無線信号の変換は、回路１８６において行われてもよい。
　回路１８２から出力される信号に応じた信号は、無線による通信を経て、回路１８６に与えられる。また、回路１８６から出力される信号に応じた信号は、無線による通信を経て、回路１８２に与えられる。例えば、回路１８６から出力される電気信号は、アンテナ１８５により無線信号に変換され、無線による通信を経て、アンテナ１８３に与えられる。アンテナ１８３に与えられた信号は、電気信号に変換され、回路１８２に与えられる。制御回路１３４に供給される電力をアンテナ１８５およびアンテナ１８３を介して、センサ素子１７４および回路１８２へ無線給電により供給することができる。
　図２（Ｂ）は、複数のセンサ素子１７４（センサ素子１７４＿１乃至センサ素子１７４＿ｍ、ｍは２以上の整数）と、複数のセンサ素子１７４のそれぞれに電気的に接続される複数の回路１８２（回路１８２＿１乃至回路１８２＿ｍ）と、複数の回路１８２のそれぞれに電気的に接続される複数のアンテナ１８３（アンテナ１８３＿１乃至アンテナ１８３＿ｍ）と、制御システム１３１ａと、を有する。
　図２（Ｂ）に示すように、アンテナ１８３＿１乃至アンテナ１８３＿ｍは、アンテナ１８５と無線で通信する機能を有する。
　図２（Ａ）および図２（Ｂ）において、アンテナ１８５が受信する信号がデジタル信号の場合には例えば、該信号を回路１８６においてアナログ信号に変換した後、変換された該信号がニューラルネットワークＮＮの入力層ＩＬに与えられることが好ましい。
　回路１８２および回路１８６は例えば、整流回路、復調回路、変調回路、定電圧回路、等を有する。
［サンプルホールド回路］
　回路１８０および回路１８２は、センサ素子１７４から与えられる信号を保持する機能を有する回路（以下、サンプルホールド回路と呼ぶ）を有することが好ましい。
　図３には、サンプルホールド回路の一例を示す。図３に示すサンプルホールド回路１０１の入力端子ＩＮには、アナログデータの電位（アナログ電位Ｖｉｎ）が与えられ、サンプルホールド回路１０１は、制御信号Ｓ１の制御に応じてアナログ電位Ｖｉｎに応じた電荷の保持を行うことができる機能を有する回路である。制御信号Ｓ１は、タイミングコントローラより与えられる信号である。
　サンプルホールド回路１０１は、一例として、バッファ回路１１４、トランジスタ１１２、及び容量素子１１３を有する。サンプルホールド回路１０１の入力端子ＩＮは、トランジスタ１１２のソース又はドレインの一方に設けられる。図３では、入力端子ＩＮはトランジスタ１１２のソース又はドレインの一方に、バッファ回路１１４を介して設けられている。またサンプルホールド回路１０１の出力端子ＯＵＴは、トランジスタ１１２のソース又はドレインの他方に設けられる。なおトランジスタ１１２のソース又はドレインの他方にあるノードを、説明のため、ノードＮＤとする。
　バッファ回路１１４は、サンプルホールド回路１０１に与えられるアナログデータ等の信号を増幅して出力する機能を有する。なお、図３ではバッファ回路１１４を、サンプルホールド回路１０１の入力端子ＩＮと、トランジスタ１１２のソース又はドレインの一方との間に設ける構成としたが、これに限らずトランジスタ１１２のゲートと接続される構成としてもよい。
　トランジスタ１１２は、オフ状態でのソース−ドレイン間を流れる電流が極めて低いという特徴を有するトランジスタである。このような特徴を有するトランジスタとして、チャネル形成領域に酸化物半導体を有するトランジスタ（ＯＳトランジスタ）が好適である。ＯＳトランジスタについては、後述する実施の形態で詳述する。なお図面では、ＯＳトランジスタであることを明示するために、ＯＳトランジスタの回路記号に「ＯＳ」の記載を付している場合がある。トランジスタ１１２のソース又はドレインの一方は、サンプルホールド回路１０１の入力端子ＩＮに接続される。トランジスタ１１２のゲートは、制御信号Ｓ１を与える配線に接続される。トランジスタ１１２のソース又はドレインの他方は、サンプルホールド回路１０１の出力端子ＯＵＴ、又はノードＮＤに接続される。
　容量素子１１３は、トランジスタ１１２をオフにすることで、アナログ電位Ｖｉｎに応じた電荷を保持する機能を有する。なお図３では、容量素子１１３をトランジスタ１１２のソース又はドレインの他方、すなわちノードＮＤ側に設ける構成を示しているが、容量素子１１３は必ずしも設ける必要はなく、アナログデジタル変換回路が有するコンパレータの入力端子におけるゲート容量等を利用することで省略することができる。
　一つのサンプルホールド回路には例えば、一つのアナログ電位が与えられる。
　回路１８０および回路１８２は、サンプルホールド回路を複数有してもよい。例えば、センサ素子１７４が有するそれぞれのセンサ、例えば、歪みセンサと温度センサであればそれぞれのセンサに対応する一つずつのサンプルホールド回路を有してもよい。あるいは一のセンサに対して、複数のサンプルホールド回路を設けてもよい。
＜システムの動作例＞
　図２（Ａ）に示すシステムの動作例について、図４に示すフローチャートを用いて説明する。
　まずステップＳ２００において、処理を開始する。
　次にステップＳ２０１において、センサ素子１７４にＯＮ信号が与えられる。ＯＮ信号が与えられるとは例えば、電源信号として高電位信号が与えられることを指す。
　次にステップＳ２０２において、センサ素子１７４に信号が与えられる。より具体的にはセンサ素子１７４が有するセンサによりセンシングされた信号が、センサ素子１７４が有する回路などに与えられる。
　次にステップＳ２０３において、回路１８２が有するサンプルホールド回路にＯＮ信号が与えられる。ここで、図３に示すサンプルホールド回路において、ＯＮ信号が与えられる、とは例えば、制御信号ＰＳＷとして高電位信号が与えられることを指す。制御信号ＰＳＷとして高電位信号が与えられることにより、バッファ回路１１４に高電位ＶＶＤＤが与えられる。
　次にステップＳ２０４において、センサ素子１７４に与えられた信号が、回路１８２が有するサンプルホールド回路に蓄積される。ここでは蓄積される信号を第１の信号と呼ぶ。
　次にステップＳ２０５において、サンプルホールド回路にＯＦＦ信号が与えられる。ここで、図３に示すサンプルホールド回路において、ＯＦＦ信号が与えられる、とは例えば、制御信号ＰＳＷとして低電位信号、あるいは接地電位が与えられることを指す。
　次にステップＳ２０６において、センサ素子１７４にＯＦＦ信号が与えられる。
　次にステップＳ２０７において、サンプルホールド回路に蓄積された信号（第１の信号）が、回路１８２において変換される。例えば、第１の信号がアナログデジタル変換回路によりデジタル信号に変換された後、変調回路により変調される。
　次にステップＳ２０８において、変換された信号がアンテナ１８３およびアンテナ１８５を介して回路１８６に与えられる。
　次にステップＳ２０９において、回路１８６に与えられた信号が、回路１８６において変換される。例えば、整流回路により整流され、その後、復調回路により復調される。その後、デジタルアナログ変換回路によりアナログ信号に変換されてもよい。変換された信号は、制御回路１３４に与えられる。
　最後に、ステップＳ２９９において処理を終了する。
＜蓄電システム＞
　以下に、図１（Ａ）、図１（Ｂ）、図１（Ｃ）、図２（Ａ）および図２（Ｂ）に示すシステムを、蓄電池に適用する例について説明する。
　図５（Ａ）に示す蓄電システム１３０は、制御システム１３１と、蓄電池１３５と、センサ素子１７４と、を有する。
　蓄電池として例えば、一次電池および二次電池を用いることができる。二次電池として例えば、リチウムイオン二次電池（リチウムイオン電池と呼ぶ場合がある）、ナトリウムイオン二次電池、ニッケル水素電池、鉛蓄電池、等を用いることができ、好ましくはリチウムイオン二次電池を用いるとよい。あるいは、空気電池、燃料電池等を用いてもよい。あるいは電気二重層キャパシタ、リチウムイオンキャパシタ、レドックスキャパシタ等の電気化学キャパシタ、等を用いてもよい。
　図５（Ａ）に示す制御システム１３１は、制御回路１３４、回路１８０、メモリ１３２に加えて、保護回路１３７と、回路１７１と、を有する。
　保護回路１３７は蓄電池１３５がある定められた条件を満たす場合に、蓄電池１３５の動作を停止する機能を有する。例えば、蓄電池１３５の電流がある値を超える場合に、その動作を停止する。また例えば、蓄電池１３５の電圧がある値以上、あるいはある値以下となる場合に、その動作を停止する。
　保護回路１３７は、蓄電池１３５の電圧及び電流を測定する機能を有することが好ましい。あるいは、保護回路１３７は例えば、後述する回路１７１により測定される蓄電池１３５の電流及び電圧を用いて、蓄電池１３５の制御を行ってもよい。
　保護回路１３７は、蓄電池１３５の動作を停止する場合に、蓄電池１３５の正極及び負極と接続し、正極と負極を短絡させる経路を有してもよい。該経路に、抵抗素子または容量素子を設けてもよい。
　回路１７１は、蓄電池１３５の正極及び負極と電気的に接続される。回路１７１は、蓄電池１３５の電流及び電圧を測定する機能を有する。また回路１７１は、制御回路１３４と電気的に接続され、制御回路１３４から信号を与えられる。
　また回路１７１は、クーロンカウンタＣＣを有することが好ましい。クーロンカウンタＣＣは、蓄電池１３５の電流の時間特性を用いて積算電荷量を算出する機能を有する。クーロンカウンタが有する電流計は、回路１７１が有する電流計と兼ねてもよい。
　制御システム１３１は、トランジスタ１４７及びトランジスタ１４８を有してもよい。トランジスタ１４７及びトランジスタ１４８は、電流を遮断するスイッチとして機能し、保護回路１３７が蓄電池１３５を停止させると判断した場合に、スイッチを作動させる。図５（Ａ）及び図５（Ｂ）に示す例では、トランジスタ１４７及びトランジスタ１４８として寄生ダイオードを有するＭＯＳＦＥＴを示すが、トランジスタ１４７及びトランジスタ１４８として、ＯＳトランジスタを用いてもよい。ＯＳトランジスタの詳細については後述する。また制御システム１３１は、トランジスタ１４７及びトランジスタ１４８のいずれかを有さない構成としてもよい。
　図５（Ａ）に示すように、制御システム１３１はヒューズ１７６を有してもよい。
　図５（Ｂ）に示す蓄電システム１３０は、複数の蓄電池１３５（蓄電池１３５＿１乃至蓄電池１３５＿ｍ）を有する。また蓄電システム１３０は、複数の蓄電池１３５のそれぞれに対応する、複数のセンサ素子１７４（センサ素子１７４＿１乃至センサ素子１７４＿ｍ）を有する。
　センサ素子１７４＿１乃至センサ素子１７４＿ｍからの出力信号はそれぞれ、回路１８０に与えられる。
＜蓄電システム２＞
　図６（Ａ）は、図２（Ａ）に示すシステムを蓄電池に適用する例を示す。図６（Ａ）に示す蓄電システム１３０は、制御システム１３１ａと、蓄電池１３５と、センサ素子１７４と、回路１８２と、アンテナ１８３と、を有する。ここでセンサ素子１７４、回路１８２及びアンテナ１８３を含むチップをセンサチップ１８１と呼ぶ場合がある。センサチップ１８１において例えば、センサ素子１７４のセンシング部は、蓄電池１３５の表面上に位置することが好ましい。また、センサ素子１７４のセンシング部は、蓄電池１３５の表面上に接することが好ましい。
　図６（Ａ）に示す制御システム１３１ａは、図２（Ａ）で述べた制御回路１３４、メモリ１３２、回路１８６、アンテナ１８５に加えて、保護回路１３７と、回路１７１と、を有する。
　また図６（Ｂ）に示すように、センサ素子１７４が有する端子と、蓄電池１３５が有する端子が電気的に接続されてもよい。図６（Ｂ）に示す例では、蓄電池１３５の負極端子が、センサ素子１７４が有する端子に電気的に接続されている。
＜蓄電システムの動作例＞
　本発明の一態様の蓄電システムの動作例について、図７に示すフローチャートを用いて説明する。図７に示すフローチャートは蓄電池の充電を行う際に、センサを有するシステムを駆動させる例を示すが、蓄電池の様々な状態、蓄電池のパラメータの値、等に合わせてシステムを駆動させてもよい。例えば、本発明の一態様の蓄電システムにおいて、蓄電池が有する保護回路の動作に合わせて蓄電システムを駆動させてもよい。より具体的には例えば、過充電、過放電、蓄電池の電圧上昇または降下、蓄電池のインピーダンスの上昇、等に合わせて蓄電システムを駆動させればよい。
　まずステップＳ３００において、処理を開始する。
　次にステップＳ３０１において、蓄電池の充電が行われる。
　次にステップＳ３０２において、蓄電池の電圧がＬ［Ｖ］より大きい場合にはステップＳ３０３に進み、Ｌ［Ｖ］以下の場合にはステップＳ３０２に留まる。
　次にステップＳ３０３において、図４に述べたステップＳ２０１乃至ステップＳ２０９を実行する。
　次にステップＳ３０４において、回路１８６からニューラルネットワークＮＮに信号が与えられる。
　次にステップＳ３０５において、ニューラルネットワークＮＮに与えられた信号に応じた結果が、ニューラルネットワークＮＮから出力される。
　ここでニューラルネットワークＮＮに与えられる信号は、回路１８２、回路１８６等により変換されたセンサ素子１７４からの信号のみではなく、例えば、保護回路１３７、回路１７１等により測定された蓄電池の電圧、電流、インピーダンス、等の信号も合わせて与えられることが好ましい。例えば、蓄電池の外装体上に変位センサを配置し、変位センサにより外装体の膨らみが異常と判断される場合において、蓄電池の電流−電圧特性を解析し、その結果に応じて蓄電池の動作を決定する。例えば、蓄電池の充電を停止する。これらの解析は例えば、ニューラルネットワークＮＮにより行うことができる。
　次にステップＳ３０６において、ニューラルネットワークＮＮから出力される値に応じて、保護回路１３７、回路１８２、等の動作が決定される。
　最後に、ステップＳ３９９において処理を終了する。
＜蓄電システム３＞
　図８は、図２（Ｂ）に示すシステムを蓄電池に適用する例を示す。図８に示す蓄電システム１３０は、制御システム１３１ａと、複数の蓄電池１３５（蓄電池１３５＿１乃至蓄電池１３５＿ｍ）と、複数の蓄電池１３５のそれぞれに対応する複数のセンサ素子１７４（センサ素子１７４＿１乃至センサ素子１７４＿ｍ）と、複数のセンサ素子１７４のそれぞれに電気的に接続される複数の回路１８２（回路１８２＿１乃至回路１８２＿ｍ）と、複数の回路１８２のそれぞれに電気的に接続される複数のアンテナ１８３（アンテナ１８３＿１乃至アンテナ１８３＿ｍ）と、を有する。図８において、複数の蓄電池１３５は電気的に直列に接続される。なお、蓄電池１３５のそれぞれに対応するとは例えば、蓄電池１３５が有する部位の歪み、温度、等のパラメータをセンシングすることを指す。
　図８に示す制御システム１３１ａは、図２（Ｂ）で述べた制御回路１３４、メモリ１３２、回路１８６、アンテナ１８５に加えて、保護回路１３７と、回路１７１と、を有する。
　図９は、蓄電システムにおいて、複数の蓄電池１３５が電気的に並列に接続される例を示す。図９に示す蓄電システム１３０において、複数の蓄電池１３５のそれぞれに対応する複数のセンサ素子１７４（センサ素子１７４＿１乃至センサ素子１７４＿ｍ）と、複数のセンサ素子１７４のそれぞれに電気的に接続される複数の回路１８２（回路１８２＿１乃至回路１８２＿ｍ）と、複数の回路１８２のそれぞれに電気的に接続される複数のアンテナ１８３（アンテナ１８３＿１乃至アンテナ１８３＿ｍ）と、を有する。
　本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態２）
　本実施の形態では、本発明の一態様の蓄電システムが有する蓄電池、およびセンサチップについて説明する。
＜ラミネート型の蓄電池を用いたシステム＞
　以下に、蓄電池１３５としてラミネート型の蓄電池を用いる例を示す。ラミネート型の蓄電池の詳細については後述する。なお、ラミネート型の蓄電池は、ラミネートセル、積層型ラミネートセル、等と呼ばれる場合がある。
　ラミネート型の蓄電池は、可撓性を有する構成とすることにより、可撓性を有する部位を少なくとも一部有する電子機器に実装した場合に、電子機器の変形に合わせて蓄電池も曲げることができる。
　図１０（Ａ）には、蓄電池１３５としてラミネート型の蓄電池を用いる例を示す。図１０（Ａ）は、蓄電池１３５の上面を示す。また、図１０（Ｂ）には図１０（Ａ）に示す蓄電池１３５の上面において一点鎖線Ｘ１−Ｘ２に対応する断面、図１０（Ｃ）には図１０（Ａ）に示す二点鎖線Ｙ１−Ｙ２に対応する断面、をそれぞれ示す。蓄電池１３５は、絶縁表面で覆われたシートから成る外装体５０９を有する。また、蓄電池１３５は正極リード電極５１０および負極リード電極５１１を有することが好ましい。正極リード電極５１０は正極に電気を与え、例えば、正極が有する集電体と電気的に接続される。負極リード電極５１１は負極に電気を与え、例えば、負極が有する集電体と電気的に接続される。蓄電池１３５の上面図において、外装体を構成するシートが重ねて設けられ、外周部分において、重ねられたシートが封止領域５０９ａにおいて封止されている。
　また、蓄電池１３５が有する外装体５０９の表面に接するように、センサチップ１８１が配置される。センサチップ１８１は、センサ素子１７４、回路１８２およびアンテナ１８３を有する。図１０（Ａ）に示す例では、回路１８２とセンサ素子１７４が重なる部分を有し、センサ素子１７４は、回路１８２の外装体５０９側の面上に設けられる。図１０（Ａ）に示す例ではアンテナ１８３とセンサ素子１７４が重ならない例を示すが、それぞれが重なる部分を有してもよい。
　センサチップ１８１は外装体５０９上に設けられる。センサチップ１８１は例えば、センサ素子１７４として、歪みセンサ、温度センサ、ガスセンサ、等から選ばれる一以上のセンサ素子を有する。
　本発明の一態様の蓄電システムが歪みセンサを有することにより例えば、蓄電池１３５の内圧の上昇を検知することができる。また例えば、蓄電池１３５の内部におけるガスの発生による外装体５０９の膨張を検知することができる。歪みセンサは、外装体５０９において特に膨張しやすい領域の近傍に設けることが好ましい。例えば、図１０（Ａ）において、センサ素子１７４は封止領域５０９ａの近傍、例えば封止領域の５０９ａの内側の境界近傍に設けられる。
　センサ素子１７４には駆動用の電位（例えば高電位と接地電位）が与えられる。センサ素子１７４に与えられる電位を、蓄電池１３５の正極、または負極のいずれかの電位と兼ねてもよい。例えば、センサ素子１７４に与えられる接地電位が、蓄電池１３５の負極電位と兼ねられてもよい。その場合には、図示しないが、配線を用いて、負極リード電極５１１とセンサ素子１７４の電位を与える電極と、を電気的に接続すればよい。
　図１１には、図１０（Ａ）に示す蓄電池１３５を複数重ねる例を示す。
　図１２には、複数重ねた蓄電池１３５の側面を筐体１９５ａに設けられたスリットに収納し、リード電極を筐体１９５ｂおよび筐体１９５ｃに設けられたスリットに通す例を示す。側面、およびリード電極をそれぞれの筐体に収納した例が図１３である。
　さらに、図１４に示すように、蓄電池が扁平な形状を有する場合に、重ねられた複数の蓄電池１３５の広い面に面するように、筐体１９５ｅおよび筐体１９５ｆを設けてもよい。図１４に示す例では、筐体１９５ｅには先の実施の形態に示す制御システム１３１ａが設けられている。図１４においては、制御回路１３４およびアンテナ１８５が並んで設けられる例を示す。また、図１２乃至図１４に示す例では、アンテナ１８３は外装体５０９と重なる例を示すが、後述する図１６に例を示すように、それぞれの蓄電池１３５において、センサ素子１７４は外装体５０９上に設け、アンテナ１８３は外装体５０９と重ならない領域、例えば上面から見て外装体５０９の外側に設けられてもよい。上面から見て外装体５０９の外側にアンテナ１８３を設けることにより、外装体５０９の遮蔽の影響を小さくすることができる。
　図１５（Ａ）および図１５（Ｂ）には、図１４等において複数重ねられた蓄電池１３５の断面を示す。なお、簡略化のため、筐体１９５ｂ、筐体１９５ｃ等は図示しない。
　図１５（Ａ）には、複数の蓄電池が電気的に並列に接続される例を示す。第ｋ番目の蓄電池が有する正極リード電極５１０を正極リード電極５１０＿ｋ（ｋは１以上ｍ以下の整数）、第ｋ番目の蓄電池が有する負極リード電極５１１を負極リード電極５１１＿ｋとする。図１５（Ａ）において、正極リード電極５１０＿１乃至正極リード電極５１０＿ｍは導電板１９６ａを介して電気的に接続される。負極リード電極５１１＿１乃至負極リード電極５１１＿ｍは導電板１９６ｂを介して電気的に接続される。
　図１５（Ｂ）は、複数の蓄電池が電気的に直列に接続される例を示す。図１５（Ｂ）において、隣り合う蓄電池の正極リード電極５１０と負極リード電極５１１が交互に重なり、隣接する蓄電池１３５の正極リード電極５１０と負極リード電極５１１が導電体１９６ｃを介して電気的に接続され、蓄電池１３５＿１乃至蓄電池１３５＿ｍは電気的に直列に接続される。
　図１０（Ａ）においては、蓄電池１３５の上面において、正極リード電極５１０と負極リード電極５１１が対する辺に設けられる例を示したが、図１６（Ａ）に示すように、同じ辺上に設けてもよい。図１６（Ａ）は、蓄電池１３５の上面を示す。また、図１６（Ｂ）には図１６（Ａ）に示す蓄電池１３５の上面において一点鎖線Ｘ１−Ｘ２に対応する断面、図１６（Ｃ）には図１６（Ａ）に示す二点鎖線Ｙ１−Ｙ２に対応する断面、をそれぞれ示す。
　図１７は、図１６（Ａ）に示す蓄電池１３５を複数重ね、複数重ねた蓄電池１３５の側面を筐体１９５ａに設けられたスリットに収納し、リード電極を筐体１９５ｇに設けられたスリットに通し、重ねられた複数の蓄電池１３５の広い面に面するように、筐体１９５ｅおよび筐体１９５ｆを設ける例を示す。また筐体１９５ｇと概略向かい合う位置に筐体１９５ｈが設けられる。
　図１８（Ａ）および図１８（Ｂ）には、図１７において複数重ねた蓄電池の断面を示す。図１８（Ａ）は、複数の蓄電池が電気的に並列に接続される例を示す。図１８（Ａ）において、正極リード電極５１０＿１乃至正極リード電極５１０＿ｍは導電板１９７ａを介して電気的に接続される。負極リード電極５１１＿１乃至負極リード電極５１１＿ｍは導電板１９７ｂを介して電気的に接続される。
　図１８（Ｂ）は、複数の蓄電池が電気的に直列に接続される例を示す。図１８（Ｂ）において、隣り合う蓄電池の正極リード電極５１０と負極リード電極５１１が交互に重なり、隣接する蓄電池１３５の正極リード電極５１０と負極リード電極５１１が導電体１９７ｃを介して電気的に接続され、蓄電池１３５＿１乃至蓄電池１３５＿ｍは電気的に直列に接続される。
　筐体１９５ａ乃至筐体１９５ｈは例えば、絶縁材料で構成すればよい。あるいは、筐体１９５ａ乃至筐体１９５ｈは、金属材料で構成してもよい。
［ラミネート型の蓄電池］
　以下に、ラミネート型の蓄電池の外装体の内部の構成の詳細等を説明する。
　図１９はラミネート型の蓄電池である蓄電池５００の外観図を示す。また、図２０（Ａ）および図２０（Ｂ）は、図１９に一点鎖線で示すＡ１−Ａ２断面およびＢ１−Ｂ２断面を示す。蓄電池５００は、正極集電体５０１および正極活物質層５０２を有する正極５０３と、負極集電体５０４および負極活物質層５０５を有する負極５０６と、セパレータ５０７と、電解液５０８と、外装体５０９と、を有する。外装体５０９内に設けられた正極５０３と負極５０６との間にセパレータ５０７が設置されている。また、外装体５０９内は、電解液５０８で満たされている。
　電解液５０８の溶媒としては、非プロトン性有機溶媒が好ましく、例えば、エチレンカーボネート（ＥＣ）、プロピレンカーボネート（ＰＣ）、ブチレンカーボネート、クロロエチレンカーボネート、ビニレンカーボネート、γ−ブチロラクトン、γ−バレロラクトン、ジメチルカーボネート（ＤＭＣ）、ジエチルカーボネート（ＤＥＣ）、エチルメチルカーボネート（ＥＭＣ）、ギ酸メチル、酢酸メチル、酪酸メチル、１，３−ジオキサン、１，４−ジオキサン、ジメトキシエタン（ＤＭＥ）、ジメチルスルホキシド、ジエチルエーテル、メチルジグライム、アセトニトリル、ベンゾニトリル、テトラヒドロフラン、スルホラン、スルトン等の１種、又はこれらのうちの２種以上を任意の組み合わせおよび比率で用いることができる。
　また、電解液の溶媒としてゲル化される高分子材料を用いることで、漏液性等に対する安全性が高まる。また、二次電池の薄型化および軽量化が可能である。ゲル化される高分子材料の代表例としては、シリコーンゲル、アクリルゲル、アクリロニトリルゲル、ポリエチレンオキサイド系ゲル、ポリプロピレンオキサイド系ゲル、フッ素系ポリマーのゲル等がある。
　また、電解液の溶媒として、難燃性および難揮発性であるイオン液体（常温溶融塩）を一つ又は複数用いることで、蓄電装置の内部短絡や、過充電等によって内部温度が上昇しても、蓄電装置の破裂や発火などを防ぐことができる。イオン液体は、カチオンとアニオンからなり、有機カチオンとアニオンとを含む。電解液に用いる有機カチオンとして、四級アンモニウムカチオン、三級スルホニウムカチオン、および四級ホスホニウムカチオン等の脂肪族オニウムカチオンや、イミダゾリウムカチオンおよびピリジニウムカチオン等の芳香族カチオンが挙げられる。また、電解液に用いるアニオンとして、１価のアミド系アニオン、１価のメチド系アニオン、フルオロスルホン酸アニオン、パーフルオロアルキルスルホン酸アニオン、テトラフルオロボレートアニオン、パーフルオロアルキルボレートアニオン、ヘキサフルオロホスフェートアニオン、またはパーフルオロアルキルホスフェートアニオン等が挙げられる。
　また、上記の溶媒に溶解させる電解質としては、キャリアにリチウムイオンを用いる場合、例えばＬｉＰＦ６、ＬｉＣｌＯ４、ＬｉＡｓＦ６、ＬｉＢＦ４、ＬｉＡｌＣｌ４、ＬｉＳＣＮ、ＬｉＢｒ、ＬｉＩ、Ｌｉ２ＳＯ４、Ｌｉ２Ｂ１０Ｃｌ１０、Ｌｉ２Ｂ１２Ｃｌ１２、ＬｉＣＦ３ＳＯ３、ＬｉＣ４Ｆ９ＳＯ３、ＬｉＣ（ＣＦ３ＳＯ２）３、ＬｉＣ（Ｃ２Ｆ５ＳＯ２）３、ＬｉＮ（ＣＦ３ＳＯ２）２、ＬｉＮ（Ｃ４Ｆ９ＳＯ２）（ＣＦ３ＳＯ２）、ＬｉＮ（Ｃ２Ｆ５ＳＯ２）２等のリチウム塩を一種、又はこれらのうちの二種以上を任意の組み合わせおよび比率で用いることができる。
　蓄電装置に用いる電解液は、粒状のごみや電解液の構成元素以外の元素（以下、単に「不純物」ともいう。）の含有量が少ない高純度化された電解液を用いることが好ましい。具体的には、電解液に対する不純物の重量比を１％以下、好ましくは０．１％以下、より好ましくは０．０１％以下とすることが好ましい。
　また、電解液にビニレンカーボネート、プロパンスルトン（ＰＳ）、ｔｅｒｔ−ブチルベンゼン（ＴＢＢ）、フルオロエチレンカーボネート（ＦＥＣ）、リチウムビス（オキサレート）ボレート（ＬｉＢＯＢ）、フルオロベンゼン、シクロヘキシルベンゼン、ビフェニルなどの添加剤を添加してもよい。添加剤の濃度は、例えば溶媒全体に対して０．１ｗｅｉｇｈｔ％以上５ｗｅｉｇｈｔ％以下とすればよい。
　また、ポリマーを電解液で膨潤させたポリマーゲル電解質を用いてもよい。
　ポリマーとしては、例えばポリエチレンオキシド（ＰＥＯ）などのポリアルキレンオキシド構造を有するポリマーや、ＰＶＤＦ、およびポリアクリロニトリル等、およびそれらを含む共重合体等を用いることができる。例えばＰＶＤＦとヘキサフルオロプロピレン（ＨＦＰ）の共重合体であるＰＶＤＦ−ＨＦＰを用いることができる。また、形成されるポリマーは、多孔質形状を有してもよい。
　また、電解液の代わりに、硫化物系や酸化物系等の無機物材料を有する固体電解質や、ＰＥＯ（ポリエチレンオキシド）系等の高分子材料を有する固体電解質を用いることができる。固体電解質を用いる場合には、セパレータやスペーサの設置が不要となる。また、電池全体を固体化できるため、漏液のおそれがなくなり安全性が飛躍的に向上する。
　セパレータ５０７としては、例えば、紙、不織布、ガラス繊維、セラミックス、或いはナイロン（ポリアミド）、ビニロン（ポリビニルアルコール系繊維）、ポリエステル、アクリル、ポリオレフィン、ポリウレタンを用いた合成繊維等で形成されたものを用いることができる。
　セパレータ５０７は袋状に加工し、正極５０３または負極５０６のいずれか一方を包むように配置することが好ましい。例えば、正極５０３を挟むようにセパレータ５０７を２つ折りにし、正極５０３と重なる領域よりも外側で封止することで、正極５０３をセパレータ５０７内に確実に担持することができる。そして、セパレータ５０７に包まれた正極５０３と負極５０６とを交互に積層し、これらを外装体５０９内に配置することで蓄電池５００を形成するとよい。
　蓄電池５００において、外装体５０９には、例えばポリエチレン、ポリプロピレン、ポリカーボネート、アイオノマー、ポリアミド等の材料からなる膜上に、アルミニウム、ステンレス、銅、ニッケル等の可撓性に優れた金属薄膜を設け、さらに該金属薄膜上に外装体の外面としてポリアミド系樹脂、ポリエステル系樹脂等の絶縁性合成樹脂膜を設けた三層構造のフィルムを用いることができる。
　上記構成において、二次電池の外装体５０９は、最小の曲率半径が例えば、３ｍｍ以上３０ｍｍ以下、より好ましくは３ｍｍ以上１０ｍｍ以下となるように変形することができる。二次電池の外装体であるフィルムは、１枚または２枚で構成されており、積層構造の二次電池である場合、湾曲させた電池の断面構造は、外装体であるフィルムの２つの曲線で挟まれた構造となる。
　正極集電体および負極集電体として、導電体シート、例えば、金属箔などを用いることができる。
　正極活物質層は正極活物質を有する。また、正極活物質層は結着剤、導電助剤、等を有することが好ましい。
　正極活物質として例えば、層状岩塩型の結晶構造、またはスピネル型の結晶構造を有する複合酸化物等を用いることができる。また、正極活物質として例えば、ポリアニオン系の正極材料を用いることができる。ポリアニオン系の正極材料として例えば、オリビン型の結晶構造を有する材料、ナシコン型の材料、等が挙げられる。また、正極活物質として例えば、硫黄を有する正極材料を用いることができる。
　正極活物質として、様々な複合酸化物を用いることができる。例えば、ＬｉＦｅＯ２、ＬｉＣｏＯ２、ＬｉＮｉＯ２、ＬｉＭｎ２Ｏ４、Ｌｉ２ＭｎＯ３、Ｖ２Ｏ５、Ｃｒ２Ｏ５、ＭｎＯ２等の化合物を用いることができる。
　層状岩塩型の結晶構造を有する材料として例えば、ＬｉＭＯ２で表される複合酸化物を用いることができる。元素Ｍは、ＣｏまたはＮｉより選ばれる一以上であることが好ましい。ＬｉＣｏＯ２は、容量が大きいこと、大気中で安定であること、熱的に比較的安定であること等の利点があるため、好ましい。また、元素Ｍとして、ＣｏおよびＮｉより選ばれる一以上に加えて、ＡｌおよびＭｎより選ばれる一以上を有してもよい。
　スピネル型の結晶構造を有する材料として例えば、ＬｉＭ２Ｏ４で表される複合酸化物を用いることができる。元素ＭとしてＭｎを有することが好ましい。例えば、ＬｉＭｎ２Ｏ４を用いることができる。また元素Ｍとして、Ｍｎに加えてＮｉを有することにより、二次電池の放電電圧が向上し、エネルギー密度が向上する場合があり、好ましい。また、ＬｉＭｎ２Ｏ４等のマンガンを含むスピネル型の結晶構造を有するリチウム含有材料に、少量のニッケル酸リチウム（ＬｉＮｉＯ２やＬｉＮｉ１−ｘＭｘＯ２（Ｍ＝Ｃｏ、Ａｌ等））を混合することにより、二次電池の特性を向上させることができ好ましい。
　正極活物質の表面に酸化物又はフッ化物の一以上を有する層を設けてもよい。酸化物は、正極活物質と異なる組成を有してもよい。また、酸化物は、正極活物質と同じ組成を有してもよい。
　ポリアニオン系の正極材料として例えば、酸素と、元素Ｘと、金属Ａと、金属Ｍと、を有する複合酸化物を用いることができる。金属ＭはＦｅ、Ｍｎ、Ｃｏ、Ｎｉ、Ｔｉ、Ｖ、Ｎｂの一以上であり、金属ＡはＬｉ、Ｎａ、Ｍｇの一以上であり、元素ＸはＳ、Ｐ、Ｍｏ、Ｗ、Ａｓ、Ｓｉの一以上である。
　オリビン型の結晶構造を有する材料として例えば、複合材料（一般式ＬｉＭＰＯ４（Ｍは、Ｆｅ（ＩＩ）、Ｍｎ（ＩＩ）、Ｃｏ（ＩＩ）、Ｎｉ（ＩＩ）の一以上））を用いることができる。一般式ＬｉＭＰＯ４の代表例としては、ＬｉＦｅＰＯ４、ＬｉＮｉＰＯ４、ＬｉＣｏＰＯ４、ＬｉＭｎＰＯ４、ＬｉＦｅａＮｉｂＰＯ４、ＬｉＦｅａＣｏｂＰＯ４、ＬｉＦｅａＭｎｂＰＯ４、ＬｉＮｉａＣｏｂＰＯ４、ＬｉＮｉａＭｎｂＰＯ４（ａ＋ｂは１以下、０＜ａ＜１、０＜ｂ＜１）、ＬｉＦｅｃＮｉｄＣｏｅＰＯ４、ＬｉＦｅｃＮｉｄＭｎｅＰＯ４、ＬｉＮｉｃＣｏｄＭｎｅＰＯ４（ｃ＋ｄ＋ｅは１以下、０＜ｃ＜１、０＜ｄ＜１、０＜ｅ＜１）、ＬｉＦｅｆＮｉｇＣｏｈＭｎｉＰＯ４（ｆ＋ｇ＋ｈ＋ｉは１以下、０＜ｆ＜１、０＜ｇ＜１、０＜ｈ＜１、０＜ｉ＜１）等のリチウム化合物を用いることができる。
　また、一般式Ｌｉ（２−ｊ）ＭＳｉＯ４（Ｍは、Ｆｅ（ＩＩ）、Ｍｎ（ＩＩ）、Ｃｏ（ＩＩ）、Ｎｉ（ＩＩ）の一以上、０≦ｊ≦２）等の複合材料を用いることができる。一般式Ｌｉ（２−ｊ）ＭＳｉＯ４の代表例としては、Ｌｉ（２−ｊ）ＦｅＳｉＯ４、Ｌｉ（２−ｊ）ＮｉＳｉＯ４、Ｌｉ（２−ｊ）ＣｏＳｉＯ４、Ｌｉ（２−ｊ）ＭｎＳｉＯ４、Ｌｉ（２−ｊ）ＦｅｋＮｉｌＳｉＯ４、Ｌｉ（２−ｊ）ＦｅｋＣｏｌＳｉＯ４、Ｌｉ（２−ｊ）ＦｅｋＭｎｌＳｉＯ４、Ｌｉ（２−ｊ）ＮｉｋＣｏｌＳｉＯ４、Ｌｉ（２−ｊ）ＮｉｋＭｎｌＳｉＯ４（ｋ＋ｌは１以下、０＜ｋ＜１、０＜ｌ＜１）、Ｌｉ（２−ｊ）ＦｅｍＮｉｎＣｏｑＳｉＯ４、Ｌｉ（２−ｊ）ＦｅｍＮｉｎＭｎｑＳｉＯ４、Ｌｉ（２−ｊ）ＮｉｍＣｏｎＭｎｑＳｉＯ４（ｍ＋ｎ＋ｑは１以下、０＜ｍ＜１、０＜ｎ＜１、０＜ｑ＜１）、Ｌｉ（２−ｊ）ＦｅｒＮｉｓＣｏｔＭｎｕＳｉＯ４（ｒ＋ｓ＋ｔ＋ｕは１以下、０＜ｒ＜１、０＜ｓ＜１、０＜ｔ＜１、０＜ｕ＜１）等のリチウム化合物を材料として用いることができる。
　また、ＡｘＭ２（ＸＯ４）３（Ａ＝Ｌｉ、Ｎａ、Ｍｇ、Ｍ＝Ｆｅ、Ｍｎ、Ｔｉ、Ｖ、Ｎｂ、Ｘ＝Ｓ、Ｐ、Ｍｏ、Ｗ、Ａｓ、Ｓｉ）の一般式で表されるナシコン型化合物を用いることができる。ナシコン型化合物としては、Ｆｅ２（ＭｎＯ４）３、Ｆｅ２（ＳＯ４）３、Ｌｉ３Ｆｅ２（ＰＯ４）３等がある。また、正極活物質として、Ｌｉ２ＭＰＯ４Ｆ、Ｌｉ２ＭＰ２Ｏ７、Ｌｉ５ＭＯ４（Ｍ＝Ｆｅ、Ｍｎ）の一般式で表される化合物を用いることができる。
　また、Ｖを有するポリアニオン系正極材料を用いることができる。
　また、正極活物質として、ＮａＦｅＦ３、ＦｅＦ３等のペロブスカイト型フッ化物、ＴｉＳ２、ＭｏＳ２等の金属カルコゲナイド（硫化物、セレン化物、テルル化物）、ＬｉＭＶＯ４等の逆スピネル型の結晶構造を有する酸化物、バナジウム酸化物系（Ｖ２Ｏ５、Ｖ６Ｏ１３、ＬｉＶ３Ｏ８等）、マンガン酸化物、有機硫黄化合物等の材料を用いることができる。
　また、正極活物質として、一般式ＬｉＭＢＯ３（Ｍは、Ｆｅ（ＩＩ）、Ｍｎ（ＩＩ）、Ｃｏ（ＩＩ））で表されるホウ酸塩系正極材料を用いることができる。
　負極活物質層は負極活物質を有する。また、負極活物質層は結着剤、導電助剤、等を有することが好ましい。
　負極活物質として、例えば炭素系材料や合金系材料等を用いることができる。炭素系材料としては、黒鉛、易黒鉛化性炭素（ソフトカーボン）、難黒鉛化性炭素（ハードカーボン）、カーボンナノチューブ、グラフェン、カーボンブラック等を用いればよい。黒鉛としては、人造黒鉛や、天然黒鉛等が挙げられる。人造黒鉛としては例えば、メソカーボンマイクロビーズ（ＭＣＭＢ）、コークス系人造黒鉛、ピッチ系人造黒鉛等が挙げられる。ここで人造黒鉛として、球状の形状を有する球状黒鉛を用いることができる。例えば、ＭＣＭＢは球状の形状を有する場合があり、好ましい。また、ＭＣＭＢはその表面積を小さくすることが比較的容易であり、好ましい場合がある。天然黒鉛としては例えば、鱗片状黒鉛、球状化天然黒鉛等が挙げられる。
　負極活物質として、リチウムとの合金化・脱合金化反応により充放電反応を行うことが可能な元素を用いることができる。例えば、シリコン、スズ、ガリウム、アルミニウム、ゲルマニウム、鉛、アンチモン、ビスマス、銀、亜鉛、カドミウム、インジウム等のうち少なくとも一つを含む材料を用いることができる。このような元素は炭素と比べて容量が大きく、特にシリコンは理論容量が４２００ｍＡｈ／ｇと高い。このため、負極活物質にシリコンを用いることが好ましい。また、これらの元素を有する化合物を用いてもよい。例えば、ＳｉＯ、Ｍｇ２Ｓｉ、Ｍｇ２Ｇｅ、ＳｎＯ、ＳｎＯ２、Ｍｇ２Ｓｎ、ＳｎＳ２、Ｖ２Ｓｎ３、ＦｅＳｎ２、ＣｏＳｎ２、Ｎｉ３Ｓｎ２、Ｃｕ６Ｓｎ５、Ａｇ３Ｓｎ、Ａｇ３Ｓｂ、Ｎｉ２ＭｎＳｂ、ＣｅＳｂ３、ＬａＳｎ３、Ｌａ３Ｃｏ２Ｓｎ７、ＣｏＳｂ３、ＩｎＳｂ、ＳｂＳｎ等がある。ここで、リチウムとの合金化・脱合金化反応により充放電反応を行うことが可能な元素、および該元素を有する化合物等を合金系材料と呼ぶ場合がある。
　また、本発明の一態様の負極活物質は、シリコンと、リチウムと、酸素と、を有してもよい。例えば、シリコンと、該シリコンの外側に位置するリチウムシリコン酸化物と、を有してもよい。
　また、負極活物質として、二酸化チタン（ＴｉＯ２）、リチウムチタン酸化物（Ｌｉ４Ｔｉ５Ｏ１２）、リチウム−黒鉛層間化合物（ＬｉｘＣ６）、五酸化ニオブ（Ｎｂ２Ｏ５）、酸化タングステン（ＷＯ２）、酸化モリブデン（ＭｏＯ２）等の酸化物を用いることができる。
　また、コンバージョン反応が生じる材料を負極活物質として用いることもできる。例えば、酸化コバルト（ＣｏＯ）、酸化ニッケル（ＮｉＯ）、酸化鉄（ＦｅＯ）等の、リチウムとの合金を作らない遷移金属酸化物を負極活物質に用いてもよい。コンバージョン反応が生じる材料としては、さらに、Ｆｅ２Ｏ３、ＣｕＯ、Ｃｕ２Ｏ、ＲｕＯ２、Ｃｒ２Ｏ３等の酸化物、ＣｏＳ０．８９、ＮｉＳ、ＣｕＳ等の硫化物、Ｚｎ３Ｎ２、Ｃｕ３Ｎ、Ｇｅ３Ｎ４等の窒化物、ＮｉＰ２、ＦｅＰ２、ＣｏＰ３等のリン化物、ＦｅＦ３、ＢｉＦ３等のフッ化物でも起こる。
　次に、正極、負極およびセパレータの積層の様々な例を示す。
　図２１（Ａ）には、正極１１１及び負極１１５を６層ずつ積層する例について示す。正極１１１が有する正極集電体１２１の片面に正極活物質層１２２が設けられている。また、負極１１５が有する負極集電体１２５の片面に負極活物質層１２６が設けられている。
　また、図２１（Ａ）に示す構成では、正極１１１の正極活物質層１２２を有さない面同士が接し、負極１１５の負極活物質層１２６を有さない面同士が接するように、正極１１１及び負極１１５が積層される。このような積層順とすることで、正極１１１の正極活物質層１２２を有さない面同士、負極１１５の負極活物質層１２６を有さない面同士という、金属同士の接触面をつくることができる。金属同士の接触面は、活物質とセパレータとの接触面と比較して摩擦係数を小さくすることができる。
　そのため、二次電池を湾曲したとき、正極１１１の正極活物質層１２２を有さない面同士、負極１１５の負極活物質層１２６を有さない面同士が滑ることで、湾曲の内径と外径の差により生じる応力を逃がすことができる。ここで湾曲の内径とは例えば、蓄電池５００を湾曲させる場合に、蓄電池５００の外装体５０９において、湾曲部の内側に位置する面が有する曲率半径を指す。そのため、蓄電池５００の劣化を抑制することができる。また、信頼性の高い蓄電池５００とすることができる。
　また、図２１（Ｂ）に、図２１（Ａ）と異なる正極１１１と負極１１５の積層の例を示す。図２１（Ｂ）に示す構成では、正極集電体１２１の両面に正極活物質層１２２を設けている点において、図２１（Ａ）に示す構成と異なる。図２１（Ｂ）のように正極集電体１２１の両面に正極活物質層１２２を設けることで、蓄電池５００の単位体積あたりの容量を大きくすることができる。
　また、図２１（Ｃ）に、図２１（Ｂ）と異なる正極１１１と負極１１５の積層の例を示す。図２１（Ｃ）に示す構成では、負極集電体１２５の両面に負極活物質層１２６を設けている点において、図２１（Ｂ）に示す構成と異なる。図２１（Ｃ）のように負極集電体１２５の両面に負極活物質層１２６を設けることで、蓄電池５００の単位体積あたりの容量をさらに大きくすることができる。
　また、図２１に示す構成では、セパレータ１２３が正極１１１を袋状に包む構成であったが、本発明はこれに限られるものではない。ここで、図２２（Ａ）に、図２１（Ａ）と異なる構成のセパレータ１２３を有する例を示す。図２２（Ａ）に示す構成では、正極活物質層１２２と負極活物質層１２６との間にシート状のセパレータ１２３を１枚ずつ設けている点において、図２１（Ａ）に示す構成と異なる。図２２（Ａ）に示す構成では、正極１１１及び負極１１５を６層ずつ積層しており、セパレータ１２３を６層設けている。
　また、図２２（Ｂ）に図２２（Ａ）とは異なるセパレータ１２３を設けた例を示す。図２２（Ｂ）に示す構成では、１枚のセパレータ１２３が正極活物質層１２２と負極活物質層１２６の間に挟まれるように複数回折り返されている点において、図２２（Ａ）に示す構成と異なる。また、図２２（Ｂ）の構成は、図２２（Ａ）に示す構成の各層のセパレータ１２３を延長して層間をつなぎあわせた構成ということもできる。図２２（Ｂ）に示す構成では、正極１１１及び負極１１５を６層ずつ積層しており、セパレータ１２３を少なくとも５回以上折り返せばよい。また、セパレータ１２３は、正極活物質層１２２と負極活物質層１２６の間に挟まれるように設けるだけでなく、延長して複数の正極１１１と負極１１５を一まとめに結束するようにしてもよい。
　また図２３に示すように正極、負極およびセパレータを積層してもよい。図２３（Ａ）は第１の電極組立体１２８、図２３（Ｂ）は第２の電極組立体１２９の断面図である。図２３（Ｃ）は、図１９（Ａ）の一点鎖線Ａ１−Ａ２における断面図である。なお、図２３（Ｃ）では図を明瞭にするため、第１の電極組立体１２８、第２の電極組立体１２９およびセパレータ１２３を抜粋して示す。
　図２３（Ｃ）に示すように、蓄電池５００は、複数の第１の電極組立体１２８および複数の第２の電極組立体１２９を有する。
　図２３（Ａ）に示すように、第１の電極組立体１２８では、正極集電体１２１の両面に正極活物質層１２２を有する正極１１１ａ、セパレータ１２３、負極集電体１２５の両面に負極活物質層１２６を有する負極１１５ａ、セパレータ１２３、正極集電体１２１の両面に正極活物質層１２２を有する正極１１１ａがこの順に積層されている。また図２３（Ｂ）に示すように、第２の電極組立体１２９では、負極集電体１２５の両面に負極活物質層１２６を有する負極１１５ａ、セパレータ１２３、正極集電体１２１の両面に正極活物質層１２２を有する正極１１１ａ、セパレータ１２３、負極集電体１２５の両面に負極活物質層１２６を有する負極１１５ａがこの順に積層されている。
　さらに図２３（Ｃ）に示すように、複数の第１の電極組立体１２８および複数の第２の電極組立体１２９は、捲回したセパレータ１２３によって覆われている。
＜電池缶に収納された蓄電池を用いたシステム＞
　次に円筒型の蓄電池の例について図２４を参照して説明する。円筒型の蓄電池４００は、図２４（Ａ）に示すように、上面に正極キャップ（電池蓋）４０１を有し、側面および底面に電池缶（外装缶）４０２を有している。これら正極キャップ４０１と電池缶（外装缶）４０２とは、ガスケット（絶縁パッキン）４１０によって絶縁されている。
　図２４（Ｂ）は、円筒型の蓄電池４００の断面を模式的に示した図である。内部構造を説明するために電池缶４０２は底面のみ示している。中空円柱状の電池缶４０２の内側には、帯状の正極４０４と負極４０６とがセパレータ４０５を間に挟んで捲回された電池素子が設けられている。電池缶４０２には、電解液に対して耐腐食性のあるニッケル、アルミニウム、チタン等の金属、又はこれらの合金やこれらと他の金属との合金（例えば、ステンレス鋼等）を用いることができる。また、電解液による腐食を防ぐため、ニッケルやアルミニウム等を被覆することが好ましい。また、電池素子が設けられた電池缶４０２の内部は、非水電解液（図示せず）が注入されている。非水電解液、正極、負極、セパレータ、についてはラミネート型の蓄電池における記載を参照すればよい。
　円筒型の蓄電池に用いる正極および負極は捲回するため、集電体の両面に活物質を形成することが好ましい。正極４０４には正極端子（正極集電リード）４０３が接続され、負極４０６には負極端子（負極集電リード）４０７が接続される。正極端子４０３および負極端子４０７は、ともにアルミニウムなどの金属材料を用いることができる。負極端子４０７は電池缶４０２の底に溶接される。正極端子４０３は導電板４１９に溶接され、防爆板４１２およびＰＴＣ（Ｐｏｓｉｔｉｖｅ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｃｏｅｆｆｉｃｉｅｎｔ）素子４１１を介して正極キャップ４０１と電気的に接続されている。また、防爆板４１２上にはセンサチップ１８１が設けられる。センサチップ１８１が有するセンサ素子１７４により、防爆板４１２の変形が検知される。防爆板４１２は例えば、円筒型の蓄電池４００の内部におけるガス発生により内圧が上昇し、変形する場合がある。ＰＴＣ素子４１１は温度が上昇した場合に抵抗が増大する熱感抵抗素子であり、抵抗の増大により電流量を制限して異常発熱を防止するものである。ＰＴＣ素子４１１には、チタン酸バリウム（ＢａＴｉＯ３）系半導体セラミックス等を用いることができる。また、ＰＴＣ素子４１１に炭素を有する材料、例えば導電性炭素とポリエチレン等の高分子を混合した材料を用いてもよい。なお、ＰＴＣ素子４１１はセンサ素子１７４に設けられてもよい。
　また、図２４（Ｃ）のように複数の蓄電池４００を、導電板４１３および導電板４１４の間に挟んでモジュール４１５を構成してもよい。複数の蓄電池４００は、配線４１６により導電板４１３および導電板４１４と電気的に接続される。複数の蓄電池４００は、並列接続されていてもよいし、直列接続されていてもよいし、並列に接続された後さらに直列に接続されていてもよい。複数の蓄電池４００を有するモジュール４１５を構成することで、大きな電力を取り出すことができる。
　図２４（Ｄ）はモジュール４１５の上面図である。図を明瞭にするために導電板４１３を点線で示した。図２４（Ｄ）に示すように、複数の蓄電池４００の間に温度制御装置４１７を有していてもよい。蓄電池４００が過熱されたときは、温度制御装置４１７により冷却し、蓄電池４００が冷えすぎているときは温度制御装置４１７により加熱することができる。そのためモジュール４１５の性能が外気温に影響されにくくなる。また、複数の蓄電池４００同士の間、および温度制御装置４１７と蓄電池４００との間に、緩衝材４１８を設けることができる。緩衝材４１８を設けることで、蓄電池４００同士が接触、または温度制御装置４１７と蓄電池４００が接触して、電池缶４０２および温度制御装置４１７等に傷がつくことを防止できる。
　正極４０４に、先の実施の形態で説明した正極活物質を用いることで、高容量でサイクル特性に優れた円筒型の蓄電池４００とすることができる。
　なお、図２４においては蓄電池が円筒型の電池缶に収納される例を示すが、本発明の一態様の蓄電池は角型、コイン型、等の形状を有する電池缶に収納されてもよい。
　本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
　本実施の形態では、上記の実施の形態で説明したニューラルネットワークに用いることが可能な半導体装置の構成例について説明する。
　図２５（Ａ）に示すように、ニューラルネットワークＮＮは入力層ＩＬ、出力層ＯＬ、中間層（隠れ層）ＨＬによって構成することができる。入力層ＩＬ、出力層ＯＬ、中間層ＨＬはそれぞれ、１又は複数のニューロン（ユニット）を有する。なお、中間層ＨＬは１層であってもよいし２層以上であってもよい。２層以上の中間層ＨＬを有するニューラルネットワークはＤＮＮ（ディープニューラルネットワーク）と呼ぶこともでき、ディープニューラルネットワークを用いた学習は深層学習と呼ぶこともできる。
　入力層ＩＬの各ニューロンには入力データが入力され、中間層ＨＬの各ニューロンには前層又は後層のニューロンの出力信号が入力され、出力層ＯＬの各ニューロンには前層のニューロンの出力信号が入力される。なお、各ニューロンは、前後の層の全てのニューロンと結合されていてもよいし（全結合）、一部のニューロンと結合されていてもよい。
　図２５（Ｂ）に、ニューロンによる演算の例を示す。ここでは、ニューロンＮと、ニューロンＮに信号を出力する前層の２つのニューロンを示している。ニューロンＮには、前層のニューロンの出力ｘ１と、前層のニューロンの出力ｘ２が入力される。そして、ニューロンＮにおいて、出力ｘ１と重みｗ１の乗算結果（ｘ１ｗ１）と出力ｘ２と重みｗ２の乗算結果（ｘ２ｗ２）の総和ｘ１ｗ１＋ｘ２ｗ２が計算された後、必要に応じてバイアスｂが加算され、値ａ＝ｘ１ｗ１＋ｘ２ｗ２＋ｂが得られる。そして、値ａは活性化関数ｈによって変換され、ニューロンＮから出力信号ｙ＝ｈ（ａ）が出力される。
　このように、ニューロンによる演算には、前層のニューロンの出力と重みの積を足し合わせる演算、すなわち積和演算が含まれる（上記のｘ１ｗ１＋ｘ２ｗ２）。この積和演算は、プログラムを用いてソフトウェア上で行ってもよいし、ハードウェアによって行われてもよい。積和演算をハードウェアによって行う場合は、積和演算回路を用いることができる。この積和演算回路としては、デジタル回路を用いてもよいし、アナログ回路を用いてもよい。積和演算回路にアナログ回路を用いる場合、積和演算回路の回路規模の縮小、又は、メモリへのアクセス回数の減少による処理速度の向上及び消費電力の低減を図ることができる。
　積和演算回路は、チャネル形成領域にシリコン（単結晶シリコンなど）を含むトランジスタ（以下、Ｓｉトランジスタともいう）によって構成してもよいし、チャネル形成領域に酸化物半導体を含むトランジスタ（以下、ＯＳトランジスタともいう）によって構成してもよい。特に、ＯＳトランジスタはオフ電流が極めて小さいため、積和演算回路のメモリを構成するトランジスタとして好適である。なお、ＳｉトランジスタとＯＳトランジスタの両方を用いて積和演算回路を構成してもよい。以下、積和演算回路の機能を備えた半導体装置の構成例について説明する。
＜半導体装置の構成例＞
　図２６に、ニューラルネットワークの演算を行う機能を有する半導体装置ＭＡＣの構成例を示す。半導体装置ＭＡＣは、ニューロン間の結合強度（重み）に対応する第１のデータと、入力データに対応する第２のデータの積和演算を行う機能を有する。なお、第１のデータ及び第２のデータはそれぞれ、アナログデータ又は多値のデジタルデータ（離散的なデータ）とすることができる。また、半導体装置ＭＡＣは、積和演算によって得られたデータを活性化関数によって変換する機能を有する。
　半導体装置ＭＡＣは、セルアレイＣＡ、電流源回路ＣＳ、カレントミラー回路ＣＭ、回路ＷＤＤ、回路ＷＬＤ、回路ＣＬＤ、オフセット回路ＯＦＳＴ、及び活性化関数回路ＡＣＴＶを有する。
　セルアレイＣＡは、複数のメモリセルＭＣ及び複数のメモリセルＭＣｒｅｆを有する。図２６には、セルアレイＣＡがｍ行ｎ列（ｍ，ｎは１以上の整数）のメモリセルＭＣ（ＭＣ［１，１］乃至［ｍ，ｎ］）と、ｍ個のメモリセルＭＣｒｅｆ（ＭＣｒｅｆ［１］乃至［ｍ］）を有する構成例を示している。メモリセルＭＣは、第１のデータを格納する機能を有する。また、メモリセルＭＣｒｅｆは、積和演算に用いられる参照データを格納する機能を有する。なお、参照データはアナログデータ又は多値のデジタルデータとすることができる。
　メモリセルＭＣ［ｉ，ｊ］（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）は、配線ＷＬ［ｉ］、配線ＲＷ［ｉ］、配線ＷＤ［ｊ］、及び配線ＢＬ［ｊ］と接続されている。また、メモリセルＭＣｒｅｆ［ｉ］は、配線ＷＬ［ｉ］、配線ＲＷ［ｉ］、配線ＷＤｒｅｆ、配線ＢＬｒｅｆと接続されている。ここで、メモリセルＭＣ［ｉ，ｊ］と配線ＢＬ［ｊ］間を流れる電流をＩＭＣ［ｉ，ｊ］と表記し、メモリセルＭＣｒｅｆ［ｉ］と配線ＢＬｒｅｆ間を流れる電流をＩＭＣｒｅｆ［ｉ］と表記する。
　メモリセルＭＣ及びメモリセルＭＣｒｅｆの具体的な構成例を、図２７に示す。図２７には代表例としてメモリセルＭＣ［１，１］、［２，１］及びメモリセルＭＣｒｅｆ［１］、［２］を示しているが、他のメモリセルＭＣ及びメモリセルＭＣｒｅｆにも同様の構成を用いることができる。メモリセルＭＣ及びメモリセルＭＣｒｅｆはそれぞれ、トランジスタＴｒ１１、Ｔｒ１２、容量素子Ｃ１１を有する。ここでは、トランジスタＴｒ１１及びトランジスタＴｒ１２がｎチャネル型のトランジスタである場合について説明する。
　メモリセルＭＣにおいて、トランジスタＴｒ１１のゲートは配線ＷＬと接続され、ソース又はドレインの一方はトランジスタＴｒ１２のゲート、及び容量素子Ｃ１１の第１の電極と接続され、ソース又はドレインの他方は配線ＷＤと接続されている。トランジスタＴｒ１２のソース又はドレインの一方は配線ＢＬと接続され、ソース又はドレインの他方は配線ＶＲと接続されている。容量素子Ｃ１１の第２の電極は、配線ＲＷと接続されている。配線ＶＲは、所定の電位を供給する機能を有する配線である。ここでは一例として、配線ＶＲから低電源電位（接地電位など）が供給される場合について説明する。
　トランジスタＴｒ１１のソース又はドレインの一方、トランジスタＴｒ１２のゲート、及び容量素子Ｃ１１の第１の電極と接続されたノードを、ノードＮＭとする。また、メモリセルＭＣ［１，１］、［２，１］のノードＮＭを、それぞれノードＮＭ［１，１］、［２，１］と表記する。
　メモリセルＭＣｒｅｆも、メモリセルＭＣと同様の構成を有する。ただし、メモリセルＭＣｒｅｆは配線ＷＤの代わりに配線ＷＤｒｅｆと接続され、配線ＢＬの代わりに配線ＢＬｒｅｆと接続されている。また、メモリセルＭＣｒｅｆ［１］、［２］において、トランジスタＴｒ１１のソース又はドレインの一方、トランジスタＴｒ１２のゲート、及び容量素子Ｃ１１の第１の電極と接続されたノードを、それぞれノードＮＭｒｅｆ［１］、［２］と表記する。
　ノードＮＭとノードＮＭｒｅｆはそれぞれ、メモリセルＭＣとメモリセルＭＣｒｅｆの保持ノードとして機能する。ノードＮＭには第１のデータが保持され、ノードＮＭｒｅｆには参照データが保持される。また、配線ＢＬ［１］からメモリセルＭＣ［１，１］、［２，１］のトランジスタＴｒ１２には、それぞれ電流ＩＭＣ［１，１］、ＩＭＣ［２，１］が流れる。また、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［１］、［２］のトランジスタＴｒ１２には、それぞれ電流ＩＭＣｒｅｆ［１］、ＩＭＣｒｅｆ［２］が流れる。
　トランジスタＴｒ１１は、ノードＮＭ又はノードＮＭｒｅｆの電位を保持する機能を有するため、トランジスタＴｒ１１のオフ電流は小さいことが好ましい。そのため、トランジスタＴｒ１１としてオフ電流が極めて小さいＯＳトランジスタを用いることが好ましい。これにより、ノードＮＭ又はノードＮＭｒｅｆの電位の変動を抑えることができ、演算精度の向上を図ることができる。また、ノードＮＭ又はノードＮＭｒｅｆの電位をリフレッシュする動作の頻度を低く抑えることが可能となり、消費電力を削減することができる。
　トランジスタＴｒ１２は特に限定されず、例えばＳｉトランジスタ又はＯＳトランジスタなどを用いることができる。トランジスタＴｒ１２にＯＳトランジスタを用いる場合、トランジスタＴｒ１１と同じ製造装置を用いて、トランジスタＴｒ１２を作製することが可能となり、製造コストを抑制することができる。なお、トランジスタＴｒ１２はｎチャネル型であってもｐチャネル型であってもよい。
　電流源回路ＣＳは、配線ＢＬ［１］乃至［ｎ］及び配線ＢＬｒｅｆと接続されている。電流源回路ＣＳは、配線ＢＬ［１］乃至［ｎ］及び配線ＢＬｒｅｆに電流を供給する機能を有する。なお、配線ＢＬ［１］乃至［ｎ］に供給される電流値と配線ＢＬｒｅｆに供給される電流値は異なっていてもよい。ここでは、電流源回路ＣＳから配線ＢＬ［１］乃至［ｎ］に供給される電流をＩＣ、電流源回路ＣＳから配線ＢＬｒｅｆに供給される電流をＩＣｒｅｆと表記する。
　カレントミラー回路ＣＭは、配線ＩＬ［１］乃至［ｎ］及び配線ＩＬｒｅｆを有する。配線ＩＬ［１］乃至［ｎ］はそれぞれ配線ＢＬ［１］乃至［ｎ］と接続され、配線ＩＬｒｅｆは、配線ＢＬｒｅｆと接続されている。ここでは、配線ＩＬ［１］乃至［ｎ］と配線ＢＬ［１］乃至［ｎ］の接続箇所をノードＮＰ［１］乃至［ｎ］と表記する。また、配線ＩＬｒｅｆと配線ＢＬｒｅｆの接続箇所をノードＮＰｒｅｆと表記する。
　カレントミラー回路ＣＭは、ノードＮＰｒｅｆの電位に応じた電流ＩＣＭを配線ＩＬｒｅｆに流す機能と、この電流ＩＣＭを配線ＩＬ［１］乃至［ｎ］にも流す機能を有する。図２６には、配線ＢＬｒｅｆから配線ＩＬｒｅｆに電流ＩＣＭが排出され、配線ＢＬ［１］乃至［ｎ］から配線ＩＬ［１］乃至［ｎ］に電流ＩＣＭが排出される例を示している。また、カレントミラー回路ＣＭから配線ＢＬ［１］乃至［ｎ］を介してセルアレイＣＡに流れる電流を、ＩＢ［１］乃至［ｎ］と表記する。また、カレントミラー回路ＣＭから配線ＢＬｒｅｆを介してセルアレイＣＡに流れる電流を、ＩＢｒｅｆと表記する。
　回路ＷＤＤは、配線ＷＤ［１］乃至［ｎ］及び配線ＷＤｒｅｆと接続されている。回路ＷＤＤは、メモリセルＭＣに格納される第１のデータに対応する電位を、配線ＷＤ［１］乃至［ｎ］に供給する機能を有する。また、回路ＷＤＤは、メモリセルＭＣｒｅｆに格納される参照データに対応する電位を、配線ＷＤｒｅｆに供給する機能を有する。回路ＷＬＤは、配線ＷＬ［１］乃至［ｍ］と接続されている。回路ＷＬＤは、データの書き込みを行うメモリセルＭＣ又はメモリセルＭＣｒｅｆを選択するための信号を、配線ＷＬ［１］乃至［ｍ］に供給する機能を有する。回路ＣＬＤは、配線ＲＷ［１］乃至［ｍ］と接続されている。回路ＣＬＤは、第２のデータに対応する電位を、配線ＲＷ［１］乃至［ｍ］に供給する機能を有する。
　オフセット回路ＯＦＳＴは、配線ＢＬ［１］乃至［ｎ］及び配線ＯＬ［１］乃至［ｎ］と接続されている。オフセット回路ＯＦＳＴは、配線ＢＬ［１］乃至［ｎ］からオフセット回路ＯＦＳＴに流れる電流量、及び／又は、配線ＢＬ［１］乃至［ｎ］からオフセット回路ＯＦＳＴに流れる電流の変化量を検出する機能を有する。また、オフセット回路ＯＦＳＴは、検出結果を配線ＯＬ［１］乃至［ｎ］に出力する機能を有する。なお、オフセット回路ＯＦＳＴは、検出結果に対応する電流を配線ＯＬに出力してもよいし、検出結果に対応する電流を電圧に変換して配線ＯＬに出力してもよい。セルアレイＣＡとオフセット回路ＯＦＳＴの間を流れる電流を、Ｉα［１］乃至［ｎ］と表記する。
　オフセット回路ＯＦＳＴの構成例を図２８に示す。図２８に示すオフセット回路ＯＦＳＴは、回路ＯＣ［１］乃至［ｎ］を有する。また、回路ＯＣ［１］乃至［ｎ］はそれぞれ、トランジスタＴｒ２１、トランジスタＴｒ２２、トランジスタＴｒ２３、容量素子Ｃ２１、及び抵抗素子Ｒ１を有する。各素子の接続関係は図２８に示す通りである。なお、容量素子Ｃ２１の第１の電極及び抵抗素子Ｒ１の第１の端子と接続されたノードを、ノードＮａとする。また、容量素子Ｃ２１の第２の電極、トランジスタＴｒ２１のソース又はドレインの一方、及びトランジスタＴｒ２２のゲートと接続されたノードを、ノードＮｂとする。
　配線ＶｒｅｆＬは電位Ｖｒｅｆを供給する機能を有し、配線ＶａＬは電位Ｖａを供給する機能を有し、配線ＶｂＬは電位Ｖｂを供給する機能を有する。また、配線ＶＤＤＬは電位ＶＤＤを供給する機能を有し、配線ＶＳＳＬは電位ＶＳＳを供給する機能を有する。ここでは、電位ＶＤＤが高電源電位であり、電位ＶＳＳが低電源電位である場合について説明する。また、配線ＲＳＴは、トランジスタＴｒ２１の導通状態を制御するための電位を供給する機能を有する。トランジスタＴｒ２２、トランジスタＴｒ２３、配線ＶＤＤＬ、配線ＶＳＳＬ、及び配線ＶｂＬによって、ソースフォロワ回路が構成される。
　次に、回路ＯＣ［１］乃至［ｎ］の動作例を説明する。なお、ここでは代表例として回路ＯＣ［１］の動作例を説明するが、回路ＯＣ［２］乃至［ｎ］も同様に動作させることができる。まず、配線ＢＬ［１］に第１の電流が流れると、ノードＮａの電位は、第１の電流と抵抗素子Ｒ１の抵抗値に応じた電位となる。また、このときトランジスタＴｒ２１はオン状態であり、ノードＮｂに電位Ｖａが供給される。その後、トランジスタＴｒ２１はオフ状態となる。
　次に、配線ＢＬ［１］に第２の電流が流れると、ノードＮａの電位は、第２の電流と抵抗素子Ｒ１の抵抗値に応じた電位に変化する。このときトランジスタＴｒ２１はオフ状態であり、ノードＮｂはフローティング状態となっているため、ノードＮａの電位の変化に伴い、ノードＮｂの電位は容量結合により変化する。ここで、ノードＮａの電位の変化をΔＶＮａとし、容量結合係数を１とすると、ノードＮｂの電位はＶａ＋ΔＶＮａとなる。そして、トランジスタＴｒ２２のしきい値電圧をＶｔｈとすると、配線ＯＬ［１］から電位Ｖａ＋ΔＶＮａ−Ｖｔｈが出力される。ここで、Ｖａ＝Ｖｔｈとすることにより、配線ＯＬ［１］から電位ΔＶＮａを出力することができる。
　電位ΔＶＮａは、第１の電流から第２の電流への変化量、抵抗素子Ｒ１の抵抗値、及び電位Ｖｒｅｆに応じて定まる。ここで、抵抗素子Ｒ１の抵抗値と電位Ｖｒｅｆは既知であるため、電位ΔＶＮａから配線ＢＬに流れる電流の変化量を求めることができる。
　上記のようにオフセット回路ＯＦＳＴによって検出された電流量、及び／又は電流の変化量に対応する信号は、配線ＯＬ［１］乃至［ｎ］を介して活性化関数回路ＡＣＴＶに入力される。
　活性化関数回路ＡＣＴＶは、配線ＯＬ［１］乃至［ｎ］、及び、配線ＮＩＬ［１］乃至［ｎ］と接続されている。活性化関数回路ＡＣＴＶは、オフセット回路ＯＦＳＴから入力された信号を、あらかじめ定義された活性化関数に従って変換するための演算を行う機能を有する。活性化関数としては、例えば、シグモイド関数、ｔａｎｈ関数、ｓｏｆｔｍａｘ関数、ＲｅＬＵ関数、しきい値関数などを用いることができる。活性化関数回路ＡＣＴＶによって変換された信号は、出力データとして配線ＮＩＬ［１］乃至［ｎ］に出力される。
＜半導体装置の動作例＞
　上記の半導体装置ＭＡＣを用いて、第１のデータと第２のデータの積和演算を行うことができる。以下、積和演算を行う際の半導体装置ＭＡＣの動作例を説明する。
　図２９に半導体装置ＭＡＣの動作例のタイミングチャートを示す。図２９には、図２７における配線ＷＬ［１］、配線ＷＬ［２］、配線ＷＤ［１］、配線ＷＤｒｅｆ、ノードＮＭ［１，１］、ノードＮＭ［２，１］、ノードＮＭｒｅｆ［１］、ノードＮＭｒｅｆ［２］、配線ＲＷ［１］、及び配線ＲＷ［２］の電位の推移と、電流ＩＢ［１］−Ｉα［１］、及び電流ＩＢｒｅｆの値の推移を示している。電流ＩＢ［１］−Ｉα［１］は、配線ＢＬ［１］からメモリセルＭＣ［１，１］、［２，１］に流れる電流の総和に相当する。
　なお、ここでは代表例として図２７に示すメモリセルＭＣ［１，１］、［２，１］及びメモリセルＭＣｒｅｆ［１］、［２］に着目して動作を説明するが、他のメモリセルＭＣ及びメモリセルＭＣｒｅｆも同様に動作させることができる。
［第１のデータの格納］
　まず、時刻Ｔ０１−Ｔ０２において、配線ＷＬ［１］の電位がハイレベルとなり、配線ＷＤ［１］の電位が接地電位（ＧＮＤ）よりもＶＰＲ−ＶＷ［１，１］大きい電位となり、配線ＷＤｒｅｆの電位が接地電位よりもＶＰＲ大きい電位となる。また、配線ＲＷ［１］、及び配線ＲＷ［２］の電位が基準電位（ＲＥＦＰ）となる。なお、電位ＶＷ［１，１］はメモリセルＭＣ［１，１］に格納される第１のデータに対応する電位である。また、電位ＶＰＲは参照データに対応する電位である。これにより、メモリセルＭＣ［１，１］及びメモリセルＭＣｒｅｆ［１］が有するトランジスタＴｒ１１がオン状態となり、ノードＮＭ［１，１］の電位がＶＰＲ−ＶＷ［１，１］、ノードＮＭｒｅｆ［１］の電位がＶＰＲとなる。
　このとき、配線ＢＬ［１］からメモリセルＭＣ［１，１］のトランジスタＴｒ１２に流れる電流ＩＭＣ［１，１］，０は、次の式で表すことができる。ここで、ｋはトランジスタＴｒ１２のチャネル長、チャネル幅、移動度、及びゲート絶縁膜の容量などで決まる定数である。また、ＶｔｈはトランジスタＴｒ１２のしきい値電圧である。
Figure JPOXMLDOC01-appb-I000001
　また、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［１］のトランジスタＴｒ１２に流れる電流ＩＭＣｒｅｆ［１］，０は、次の式で表すことができる。
Figure JPOXMLDOC01-appb-I000002
　次に、時刻Ｔ０２−Ｔ０３において、配線ＷＬ［１］の電位がローレベルとなる。これにより、メモリセルＭＣ［１，１］及びメモリセルＭＣｒｅｆ［１］が有するトランジスタＴｒ１１がオフ状態となり、ノードＮＭ［１，１］及びノードＮＭｒｅｆ［１］の電位が保持される。
　なお、前述の通り、トランジスタＴｒ１１としてＯＳトランジスタを用いることが好ましい。これにより、トランジスタＴｒ１１のリーク電流を抑えることができ、ノードＮＭ［１，１］及びノードＮＭｒｅｆ［１］の電位を正確に保持することができる。
　次に、時刻Ｔ０３−Ｔ０４において、配線ＷＬ［２］の電位がハイレベルとなり、配線ＷＤ［１］の電位が接地電位よりもＶＰＲ−ＶＷ［２，１］大きい電位となり、配線ＷＤｒｅｆの電位が接地電位よりもＶＰＲ大きい電位となる。なお、電位ＶＷ［２，１］はメモリセルＭＣ［２，１］に格納される第１のデータに対応する電位である。これにより、メモリセルＭＣ［２，１］及びメモリセルＭＣｒｅｆ［２］が有するトランジスタＴｒ１１がオン状態となり、ノードＮＭ［２，１］の電位がＶＰＲ−ＶＷ［２，１］、ノードＮＭｒｅｆ［２］の電位がＶＰＲとなる。
　このとき、配線ＢＬ［１］からメモリセルＭＣ［２，１］のトランジスタＴｒ１２に流れる電流ＩＭＣ［２，１］，０は、次の式で表すことができる。
Figure JPOXMLDOC01-appb-I000003
　また、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［２］のトランジスタＴｒ１２に流れる電流ＩＭＣｒｅｆ［２］，０は、次の式で表すことができる。
Figure JPOXMLDOC01-appb-I000004
　次に、時刻Ｔ０４−Ｔ０５において、配線ＷＬ［２］の電位がローレベルとなる。これにより、メモリセルＭＣ［２，１］及びメモリセルＭＣｒｅｆ［２］が有するトランジスタＴｒ１１がオフ状態となり、ノードＮＭ［２，１］及びノードＮＭｒｅｆ［２］の電位が保持される。
　以上の動作により、メモリセルＭＣ［１，１］、［２，１］に第１のデータが格納され、メモリセルＭＣｒｅｆ［１］、［２］に参照データが格納される。
　ここで、時刻Ｔ０４−Ｔ０５において、配線ＢＬ［１］及び配線ＢＬｒｅｆに流れる電流を考える。配線ＢＬｒｅｆには、電流源回路ＣＳから電流が供給される。また、配線ＢＬｒｅｆを流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＣｒｅｆ［１］、［２］へ排出される。電流源回路ＣＳから配線ＢＬｒｅｆに供給される電流をＩＣｒｅｆ、配線ＢＬｒｅｆからカレントミラー回路ＣＭへ排出される電流をＩＣＭ，０とすると、次の式が成り立つ。
Figure JPOXMLDOC01-appb-I000005
　配線ＢＬ［１］には、電流源回路ＣＳからの電流が供給される。また、配線ＢＬ［１］を流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＣ［１，１］、［２，１］へ排出される。また、配線ＢＬ［１］からオフセット回路ＯＦＳＴに電流が流れる。電流源回路ＣＳから配線ＢＬ［１］に供給される電流をＩＣ，０、配線ＢＬ［１］からオフセット回路ＯＦＳＴに流れる電流をＩα，０とすると、次の式が成り立つ。
Figure JPOXMLDOC01-appb-I000006
［第１のデータと第２のデータの積和演算］
　次に、時刻Ｔ０５−Ｔ０６において、配線ＲＷ［１］の電位が基準電位よりもＶＸ［１］大きい電位となる。このとき、メモリセルＭＣ［１，１］、及びメモリセルＭＣｒｅｆ［１］のそれぞれの容量素子Ｃ１１には電位ＶＸ［１］が供給され、容量結合によりトランジスタＴｒ１２のゲートの電位が上昇する。なお、電位ＶＸ［１］はメモリセルＭＣ［１，１］及びメモリセルＭＣｒｅｆ［１］に供給される第２のデータに対応する電位である。
　トランジスタＴｒ１２のゲートの電位の変化量は、配線ＲＷの電位の変化量に、メモリセルの構成によって決まる容量結合係数を乗じた値となる。容量結合係数は、容量素子Ｃ１１の容量、トランジスタＴｒ１２のゲート容量、及び寄生容量などによって算出される。以下では便宜上、配線ＲＷの電位の変化量とトランジスタＴｒ１２のゲートの電位の変化量が同じ、すなわち容量結合係数が１であるとして説明する。実際には、容量結合係数を考慮して電位ＶＸを決定すればよい。
　メモリセルＭＣ［１，１］及びメモリセルＭＣｒｅｆ［１］の容量素子Ｃ１１に電位ＶＸ［１］が供給されると、ノードＮＭ［１，１］及びノードＮＭｒｅｆ［１］の電位がそれぞれＶＸ［１］上昇する。
　ここで、時刻Ｔ０５−Ｔ０６において、配線ＢＬ［１］からメモリセルＭＣ［１，１］のトランジスタＴｒ１２に流れる電流ＩＭＣ［１，１］，１は、次の式で表すことができる。
Figure JPOXMLDOC01-appb-I000007
　すなわち、配線ＲＷ［１］に電位ＶＸ［１］を供給することにより、配線ＢＬ［１］からメモリセルＭＣ［１，１］のトランジスタＴｒ１２に流れる電流は、ΔＩＭＣ［１，１］＝ＩＭＣ［１，１］，１−ＩＭＣ［１，１］，０増加する。
　また、時刻Ｔ０５−Ｔ０６において、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［１］のトランジスタＴｒ１２に流れる電流ＩＭＣｒｅｆ［１］，１は、次の式で表すことができる。
Figure JPOXMLDOC01-appb-I000008
　すなわち、配線ＲＷ［１］に電位ＶＸ［１］を供給することにより、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［１］のトランジスタＴｒ１２に流れる電流は、ΔＩＭＣｒｅｆ［１］＝ＩＭＣｒｅｆ［１］，１−ＩＭＣｒｅｆ［１］，０増加する。
　また、配線ＢＬ［１］及び配線ＢＬｒｅｆに流れる電流について考える。配線ＢＬｒｅｆには、電流源回路ＣＳから電流ＩＣｒｅｆが供給される。また、配線ＢＬｒｅｆを流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＣｒｅｆ［１］、［２］へ排出される。配線ＢＬｒｅｆからカレントミラー回路ＣＭへ排出される電流をＩＣＭ，１とすると、次の式が成り立つ。
Figure JPOXMLDOC01-appb-I000009
　配線ＢＬ［１］には、電流源回路ＣＳから電流ＩＣが供給される。また、配線ＢＬ［１］を流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＣ［１，１］、［２，１］へ排出される。さらに、配線ＢＬ［１］からオフセット回路ＯＦＳＴにも電流が流れる。配線ＢＬ［１］からオフセット回路ＯＦＳＴに流れる電流をＩα，１とすると、次の式が成り立つ。
Figure JPOXMLDOC01-appb-I000010
　そして、式（Ｅ１）乃至式（Ｅ１０）から、電流Ｉα，０と電流Ｉα，１の差（差分電流ΔＩα）は次の式で表すことができる。
Figure JPOXMLDOC01-appb-I000011
　このように、差分電流ΔＩαは、電位ＶＷ［１，１］とＶＸ［１］の積に応じた値となる。
　その後、時刻Ｔ０６−Ｔ０７において、配線ＲＷ［１］の電位は基準電位となり、ノードＮＭ［１，１］及びノードＮＭｒｅｆ［１］の電位は時刻Ｔ０４−Ｔ０５と同様になる。
　次に、時刻Ｔ０７−Ｔ０８において、配線ＲＷ［１］の電位が基準電位よりもＶＸ［１］大きい電位となり、配線ＲＷ［２］の電位が基準電位よりもＶＸ［２］大きい電位となる。これにより、メモリセルＭＣ［１，１］、及びメモリセルＭＣｒｅｆ［１］のそれぞれの容量素子Ｃ１１に電位ＶＸ［１］が供給され、容量結合によりノードＮＭ［１，１］及びノードＮＭｒｅｆ［１］の電位がそれぞれＶＸ［１］上昇する。また、メモリセルＭＣ［２，１］、及びメモリセルＭＣｒｅｆ［２］のそれぞれの容量素子Ｃ１１に電位ＶＸ［２］が供給され、容量結合によりノードＮＭ［２，１］及びノードＮＭｒｅｆ［２］の電位がそれぞれＶＸ［２］上昇する。
　ここで、時刻Ｔ０７−Ｔ０８において、配線ＢＬ［１］からメモリセルＭＣ［２，１］のトランジスタＴｒ１２に流れる電流ＩＭＣ［２，１］，１は、次の式で表すことができる。
Figure JPOXMLDOC01-appb-I000012
　すなわち、配線ＲＷ［２］に電位ＶＸ［２］を供給することにより、配線ＢＬ［１］からメモリセルＭＣ［２，１］のトランジスタＴｒ１２に流れる電流は、ΔＩＭＣ［２，１］＝ＩＭＣ［２，１］，１−ＩＭＣ［２，１］，０増加する。
　また、時刻Ｔ０７−Ｔ０８において、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［２］のトランジスタＴｒ１２に流れる電流ＩＭＣｒｅｆ［２］，１は、次の式で表すことができる。
Figure JPOXMLDOC01-appb-I000013
　すなわち、配線ＲＷ［２］に電位ＶＸ［２］を供給することにより、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［２］のトランジスタＴｒ１２に流れる電流は、ΔＩＭＣｒｅｆ［２］＝ＩＭＣｒｅｆ［２］，１−ＩＭＣｒｅｆ［２］，０増加する。
　また、配線ＢＬ［１］及び配線ＢＬｒｅｆに流れる電流について考える。配線ＢＬｒｅｆには、電流源回路ＣＳから電流ＩＣｒｅｆが供給される。また、配線ＢＬｒｅｆを流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＣｒｅｆ［１］、［２］へ排出される。配線ＢＬｒｅｆからカレントミラー回路ＣＭへ排出される電流をＩＣＭ，２とすると、次の式が成り立つ。
Figure JPOXMLDOC01-appb-I000014
　配線ＢＬ［１］には、電流源回路ＣＳから電流ＩＣが供給される。また、配線ＢＬ［１］を流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＣ［１，１］、［２，１］へ排出される。さらに、配線ＢＬ［１］からオフセット回路ＯＦＳＴにも電流が流れる。配線ＢＬ［１］からオフセット回路ＯＦＳＴに流れる電流をＩα，２とすると、次の式が成り立つ。
Figure JPOXMLDOC01-appb-I000015
　そして、式（Ｅ１）乃至式（Ｅ８）、及び、式（Ｅ１２）乃至式（Ｅ１５）から、電流Ｉα，０と電流Ｉα，２の差（差分電流ΔＩα）は次の式で表すことができる。
Figure JPOXMLDOC01-appb-I000016
　このように、差分電流ΔＩαは、電位ＶＷ［１，１］と電位ＶＸ［１］の積と、電位ＶＷ［２，１］と電位ＶＸ［２］の積と、を足し合わせた結果に応じた値となる。
　その後、時刻Ｔ０８−Ｔ０９において、配線ＲＷ［１］、［２］の電位は基準電位となり、ノードＮＭ［１，１］、［２，１］及びノードＮＭｒｅｆ［１］、［２］の電位は時刻Ｔ０４−Ｔ０５と同様になる。
　式（Ｅ１１）及び式（Ｅ１６）に示されるように、オフセット回路ＯＦＳＴに入力される差分電流ΔＩαは、第１のデータ（重み）に対応する電位ＶＷと、第２のデータ（入力データ）に対応する電位ＶＸの積の項を有する式から算出することができる。すなわち、差分電流ΔＩαをオフセット回路ＯＦＳＴで計測することにより、第１のデータと第２のデータの積和演算の結果を得ることができる。
　なお、上記では特にメモリセルＭＣ［１，１］、［２，１］及びメモリセルＭＣｒｅｆ［１］、［２］に着目したが、メモリセルＭＣ及びメモリセルＭＣｒｅｆの数は任意に設定することができる。メモリセルＭＣ及びメモリセルＭＣｒｅｆの行数ｍを任意の数ｉとした場合の差分電流ΔＩαは、次の式で表すことができる。
Figure JPOXMLDOC01-appb-I000017
　また、メモリセルＭＣ及びメモリセルＭＣｒｅｆの列数ｎを増やすことにより、並列して実行される積和演算の数を増やすことができる。
　以上のように、半導体装置ＭＡＣを用いることにより、第１のデータと第２のデータの積和演算を行うことができる。なお、メモリセルＭＣ及びメモリセルＭＣｒｅｆとして図２７に示す構成を用いることにより、少ないトランジスタ数で積和演算回路を構成することができる。そのため、半導体装置ＭＡＣの回路規模の縮小を図ることができる。
　半導体装置ＭＡＣをニューラルネットワークにおける演算に用いる場合、メモリセルＭＣの行数ｍは一のニューロンに供給される入力データの数に対応させ、メモリセルＭＣの列数ｎはニューロンの数に対応させることができる。例えば、図２５（Ａ）に示す中間層ＨＬにおいて半導体装置ＭＡＣを用いた積和演算を行う場合を考える。このとき、メモリセルＭＣの行数ｍは、入力層ＩＬから供給される入力データの数（入力層ＩＬのニューロンの数）に設定し、メモリセルＭＣの列数ｎは、中間層ＨＬのニューロンの数に設定することができる。
　なお、半導体装置ＭＡＣを適用するニューラルネットワークの構造は特に限定されない。例えば半導体装置ＭＡＣは、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、オートエンコーダ、ボルツマンマシン（制限ボルツマンマシンを含む）などに用いることもできる。
　以上のように、半導体装置ＭＡＣを用いることにより、ニューラルネットワークの積和演算を行うことができる。さらに、セルアレイＣＡに図２７に示すメモリセルＭＣ及びメモリセルＭＣｒｅｆを用いることにより、演算精度の向上、消費電力の削減、又は回路規模の縮小を図ることが可能な集積回路を提供することができる。
　本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態４）
　本実施の形態は、本発明の一態様のＯＳトランジスタ、およびそれを用いた不揮発性メモリについて説明する。
　以下に、ＯＳトランジスタについて説明する。
　ＯＳトランジスタのチャネル形成領域は、金属酸化物を有することが好ましい。チャネル形成領域が有する金属酸化物はインジウム（Ｉｎ）を含むことが好ましい。チャネル形成領域が有する金属酸化物がインジウムを含む金属酸化物の場合、ＯＳトランジスタのキャリア移動度（電子移動度）が高くなる。また、チャネル形成領域が有する金属酸化物は、元素Ｍを含む酸化物半導体であると好ましい。元素Ｍは、好ましくは、アルミニウム（Ａｌ）、ガリウム（Ｇａ）またはスズ（Ｓｎ）などとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素（Ｂ）、シリコン（Ｓｉ）、チタン（Ｔｉ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）などがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。また、チャネル形成領域が有する金属酸化物は、亜鉛（Ｚｎ）を含む金属酸化物であると好ましい。亜鉛を含む金属酸化物は結晶化しやすくなる場合がある。
　チャネル形成領域が有する金属酸化物は、インジウムを含む金属酸化物に限定されない。半導体層は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を含む金属酸化物、ガリウムを含む金属酸化物、スズを含む金属酸化物などであっても構わない。
＜ＮＯＳＲＡＭ＞
　図３０（Ａ）はＮＯＳＲＡＭの構成例を示すブロック図である。ＮＯＳＲＡＭ２４０には、パワードメイン２４２、２４３、パワースイッチ２４５乃至２４７が設けられている。パワードメイン２４２には、メモリセルアレイ２５０が設けられ、パワードメイン２４３にはＮＯＳＲＡＭ２４０の周辺回路が設けられている。周辺回路は、制御回路２５１、行回路２５２、列回路２５３を有する。
　外部からＮＯＳＲＡＭ２４０に電圧ＶＤＤＤ、ＶＳＳＳ、ＶＤＨＷ、ＶＤＨＲ、ＶＢＧ２、クロック信号ＧＣＬＫ２、アドレス信号（Ａｄｄｒｅｓｓ）、信号ＣＥ、ＷＥ、ＰＳＥ５が入力される。信号ＣＥ、ＷＥはチップイネーブル信号、書き込みイネーブル信号である。信号ＰＳＥ５は、パワースイッチ２４５乃至２４７のオンオフを制御する。パワースイッチ２４５乃至２４７は、パワードメイン２４３への電圧ＶＤＤＤ、ＶＤＨＷ、ＶＤＨＲの入力をそれぞれ制御する。
　なお、ＮＯＳＲＡＭ２４０に入力される電圧、信号等は、ＮＯＳＲＡＭ２４０の回路構成、動作方法に応じて適宜取捨される。例えば、ＮＯＳＲＡＭ２４０にパワーゲーティングされないパワードメインを設け、信号ＰＳＥ５を生成するパワーゲーティング制御回路を設けてもよい。
　メモリセルアレイ２５０は、メモリセル１０、書込みワード線ＷＷＬ、読出しワード線ＲＷＬ、書込みビット線ＷＢＬ、読出しビット線ＲＢＬ、ソース線ＳＬを有する。
　図３０（Ｂ）に示すように、メモリセル１０は２Ｔ１Ｃ（２トランジスタ１容量）型のゲインセルであり、ノードＳＮ１、トランジスタＭ１、Ｍ２、容量素子Ｃ１を有する。トランジスタＭ１は書き込みトランジスタであり、バックゲートを有するＯＳトランジスタである。トランジスタＭ１のバックゲートは、電圧ＶＢＧ２を供給する配線ＢＧＬ２に電気的に接続されている。トランジスタＭ２は読出しトランジスタであり、ｐチャネル型Ｓｉトランジスタである。容量素子Ｃ１はノードＳＮ１の電圧を保持する保持容量である。
　電圧ＶＤＤＤ、ＶＳＳＳはデータ“１”、“０”を表す電圧である。なお、書込みワード線ＷＷＬ、ＲＷＬの高レベル電圧は、ＶＤＨＷ、ＶＤＨＲである。
　図３１（Ａ）にメモリセルアレイ２５０の構成例を示す。図３１（Ａ）に示すメモリセルアレイ２５０では、隣接する２行で１本のソース線が供給されている。
　メモリセル１０は原理的に書き換え回数に制限はなく、データの書き換えを低エネルギーで行え、データの保持に電力を消費しない。トランジスタＭ１が極小オフ電流のＯＳトランジスタであるため、メモリセル１０は長時間データを保持することが可能である。よって、ＮＯＳＲＡＭ２４０で、キャッシュメモリ装置で構成することで、キャッシュメモリ装置を、不揮発性の低消費電力なメモリ装置とすることができる。
　メモリセル１０の回路構成は、図３０（Ｂ）の回路構成に限定されない。例えば、読出しトランジスタＭ２を、バックゲートを有するＯＳトランジスタ、またはｎチャネル型Ｓｉトランジスタとしてもよい。或いは、メモリセル１０は３Ｔ型ゲインセルでもよい。例えば、図３１（Ｂ）、図３１（Ｃ）に３Ｔ型ゲインセルの例を示す。図３１（Ｂ）に示すメモリセル１５は、トランジスタＭ３乃至Ｍ５、容量素子Ｃ３、ノードＳＮ３を有する。トランジスタＭ３乃至Ｍ５は、書込みトランジスタ、読出しトランジスタ、選択トランジスタである。トランジスタＭ３はバックゲートを有するＯＳトランジスタであり、トランジスタＭ４、Ｍ５はｐチャネル型Ｓｉトランジスタである。トランジスタＭ４、Ｍ５を、ｎチャネル型Ｓｉトランジスタまたはバックゲートを有するＯＳトランジスタで構成してもよい。図３１（Ｃ）に示すメモリセル１６では、３個のトランジスタはバックゲートを有するＯＳトランジスタで構成されている。
　ノードＳＮ３は保持ノードである。容量素子Ｃ３の一方の電極はノードＳＮ３に電気的に接続され、ノードＳＮ３の電圧を保持する機能を有する。容量素子Ｃ３の他方の電極は配線ＣＮＬに電気的に接続される。容量素子Ｃ３を意図的に設けず、トランジスタＭ４のゲート容量などで保持容量を構成してもよい。配線ＰＤＬはソース線ＳＬに代わる配線であり、固定電圧（例えば、電圧ＶＤＤＤ〉が入力される。配線ＣＮＬにも例えば電圧ＶＤＤＤが入力される。
　制御回路２５１は、ＮＯＳＲＡＭ２４０の動作全般を制御する機能を有する。例えば、制御回路２５１は、信号ＣＥ、ＷＥを論理演算して、外部からのアクセスが書き込みアクセスであるか読み出しアクセスであるかを判断する。
　行回路２５２は、アドレス信号が指定する選択された行の書込みワード線ＷＷＬ、読出しワード線ＲＷＬを選択する機能をもつ。列回路２５３は、アドレス信号が指定する列の書込みビット線ＷＢＬにデータを書き込む機能、および当該列の読出しビット線ＲＢＬからデータ（Ｄａｔａ）を読み出す機能をもつ。
　本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
　本実施の形態では、車両に本発明の一態様である蓄電システムを搭載する例を示す。車両として例えば自動車、二輪車、自転車、等が挙げられる。
　蓄電システムを車両に搭載すると、ハイブリッド車（ＨＥＶ）、電気自動車（ＥＶ）、又はプラグインハイブリッド車（ＰＨＥＶ）等の次世代クリーンエネルギー自動車を実現できる。
　図３２において、本発明の一態様である蓄電システムを用いた車両を例示する。図３２（Ａ）に示す自動車８４００は、走行のための動力源として電気モーターを用いる電気自動車である。または、走行のための動力源として電気モーターとエンジンを適宜選択して用いることが可能なハイブリッド自動車である。本発明の一態様を用いることで、航続距離の長い車両を実現することができる。自動車８４００は蓄電システムを有する。蓄電システムは電気モーター８４０６を駆動するだけでなく、ヘッドライト８４０１やルームライト（図示せず）などの発光装置に電力を供給することができる。
　また、蓄電システムは、自動車８４００が有するスピードメーター、タコメーターなどの表示装置に電力を供給することができる。また、蓄電システムは、自動車８４００が有するナビゲーションシステムなどに電力を供給することができる。また、本発明の一態様である蓄電システムは、人が運転操作する自動車８４００、あるいは人が運転操作を行わなくても自動で走行できる自動車８４００（所謂、自動運転車または無人運転車ともいう）の双方に適用することができる。
　図３２（Ｂ）に示す自動車８５００は、自動車８５００が有する蓄電システムにプラグイン方式や非接触給電方式等により外部の充電設備から電力供給を受けて、充電することができる。図３２（Ｂ）に、地上設置型の充電装置８０２１から自動車８５００に搭載された蓄電システム８０２４に、ケーブル８０２２を介して充電を行っている状態を示す。充電に際しては、充電方法やコネクターの規格等はＣＨＡｄｅＭＯ（登録商標）やコンボ等の所定の方式で適宜行えばよい。充電装置８０２１は、商用施設に設けられた充電ステーションでもよく、また家庭の電源であってもよい。例えば、プラグイン技術によって、外部からの電力供給により自動車８５００に搭載された蓄電システム８０２４を充電することができる。充電は、ＡＣＤＣコンバータ等の変換装置を介して、交流電力を直流電力に変換して行うことができる。
　また、図示しないが、受電装置を車両に搭載し、地上の送電装置から電力を非接触で供給して充電することもできる。この非接触給電方式の場合には、道路や外壁に送電装置を組み込むことで、停車中に限らず走行中に充電を行うこともできる。また、この非接触給電の方式を利用して、車両どうしで電力の送受信を行ってもよい。さらに、車両の外装部に太陽電池を設け、停車時や走行時に蓄電システムの充電を行ってもよい。このような非接触での電力の供給には、電磁誘導方式や磁界共鳴方式を用いることができる。
　また、図３２（Ｃ）は、本発明の一態様の蓄電システムを用いた二輪車の一例である。図３２（Ｃ）に示すスクータ８６００は、蓄電システム８６０２、サイドミラー８６０１、方向指示灯８６０３を備える。蓄電システム８６０２は、方向指示灯８６０３に電気を供給することができる。
　また、図３２（Ｃ）に示すスクータ８６００は、座席下収納８６０４に、蓄電システム８６０２を収納することができる。蓄電システム８６０２は、座席下収納８６０４が小型であっても、座席下収納８６０４に収納することができる。
　また、図３３（Ａ）は、本発明の一態様の蓄電システムを用いた電動自転車の一例である。図３３（Ａ）に示す電動自転車８７００に、本発明の一態様の蓄電システムを適用することができる。本発明の一態様の蓄電システムは例えば、複数の蓄電池と、保護回路と、ニューラルネットワークと、を有する。
　電動自転車８７００は、蓄電システム８７０２を備える。蓄電システム８７０２は、運転者をアシストするモーターに電気を供給することができる。また、蓄電システム８７０２は、持ち運びができ、図３３（Ｂ）に自転車から取り外した状態を示している。また、蓄電システム８７０２は、本発明の一態様の蓄電システムが有する蓄電池８７０１が複数内蔵されており、そのバッテリー残量などを表示部８７０３で表示できるようにしている。また蓄電システム８７０２は、本発明の一態様の制御システム８７０４を有する。制御システム８７０４は、蓄電池８７０１の正極および負極と電気的に接続されている。制御システム８７０４として、先の実施の形態に示す制御システムを用いることができる。
　本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態６）
　本実施の形態では、先の実施の形態で示した蓄電システムを電子機器に実装する例を説明する。
　図３４（Ａ）および図３４（Ｂ）に、２つ折り可能なタブレット型端末の一例を示す。図３４（Ａ）および図３４（Ｂ）に示すタブレット型端末９６００は、筐体９６３０ａ、筐体９６３０ｂ、筐体９６３０ａと筐体９６３０ｂを接続する可動部９６４０、表示部９６３１、表示モード切り替えスイッチ９６２６、電源スイッチ９６２７、省電力モード切り替えスイッチ９６２５、留め具９６２９、操作スイッチ９６２８、を有する。表示部９６３１には、可撓性を有するパネルを用いることで、より広い表示部を有するタブレット端末とすることができる。図３４（Ａ）は、タブレット型端末９６００を開いた状態を示し、図３４（Ｂ）は、タブレット型端末９６００を閉じた状態を示している。
　また、タブレット型端末９６００は、筐体９６３０ａおよび筐体９６３０ｂの内部に蓄電体９６３５を有する。蓄電体９６３５は、可動部９６４０を通り、筐体９６３０ａと筐体９６３０ｂに渡って設けられている。
　表示部９６３１は、一部をタッチパネルの領域とすることができ、表示された操作キーにふれることでデータ入力をすることができる。また、タッチパネルのキーボード表示切り替えボタンが表示されている位置に指やスタイラスなどでふれることで表示部９６３１にキーボードボタン表示することができる。
　また、表示モード切り替えスイッチ９６２６は、縦表示又は横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ９６２５は、タブレット型端末９６００に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
　図３４（Ｂ）は、閉じた状態であり、タブレット型端末９６００は、筐体９６３０、太陽電池９６３３、および本発明の一態様の蓄電システムを有する。蓄電システムは、制御システム９６３４と、蓄電体９６３５と、を有する。制御システム９６３４は、保護回路９６３９と、ＤＣＤＣコンバータ９６３６を含む充放電制御回路９６３８と、を有する。制御システム９６３４については、先の実施の形態に示す制御システムを用いることができる。充放電制御回路９６３８は例えば、先の実施の形態に示す制御回路１３４を有する。
　なお、タブレット型端末９６００は２つ折り可能なため、未使用時に筐体９６３０ａおよび筐体９６３０ｂを重ね合せるように折りたたむことができる。折りたたむことにより、表示部９６３１を保護できるため、タブレット型端末９６００の耐久性を高めることができる。
　また、この他にも図３４（Ａ）および図３４（Ｂ）に示したタブレット型端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。
　タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、表示部、又は映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐体９６３０の片面又は両面に設けることができ、蓄電体９６３５の充電を効率的に行う構成とすることができる。
　また、図３４（Ｂ）に示す制御システム９６３４の構成、および動作について図３４（Ｃ）にブロック図を示し説明する。図３４（Ｃ）には、太陽電池９６３３、蓄電体９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部９６３１について示しており、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図３４（Ｂ）に示す充放電制御回路９６３８に対応し、充放電制御回路９６３８および保護回路９６３９が制御システム９６３４に対応する箇所となる。
　まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。太陽電池９６３３で発電した電力は、蓄電体９６３５を充電するための電圧となるようＤＣＤＣコンバータ９６３６で昇圧又は降圧がなされる。そして、表示部９６３１の動作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６３７で表示部９６３１に必要な電圧に昇圧又は降圧をすることとなる。また、表示部９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにして蓄電体９６３５の充電を行う構成とすればよい。
　なお太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段による蓄電体９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
　図３５に、他の電子機器の例を示す。図３５において、表示装置８０００は、本発明の一態様の蓄電システムを実装する電子機器の一例である。具体的に、表示装置８０００は、ＴＶ放送受信用の表示装置に相当し、筐体８００１、表示部８００２、スピーカ部８００３、二次電池８００４等を有する。本発明の一態様に係る蓄電システムは、筐体８００１の内部に設けられている。表示装置８０００は、商用電源から電力の供給を受けることもできるし、二次電池８００４に蓄積された電力を用いることもできる。
　表示部８００２には、液晶表示装置、有機ＥＬ素子などの発光素子を各画素に備えた発光装置、電気泳動表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ　Ｍｉｃｒｏｍｉｒｒｏｒ　Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ　Ｄｉｓｐｌａｙ　Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ　Ｅｍｉｓｓｉｏｎ　Ｄｉｓｐｌａｙ）などの、半導体表示装置を用いることができる。
　また、音声入力デバイス８００５も二次電池を用いる。音声入力デバイス８００５は、先の実施の形態に示す蓄電システムを有する。音声入力デバイス８００５は、無線通信素子の他、マイク、センサ（光学センサ、温度センサ、湿度センサ、気圧センサ、照度センサ、モーションセンサなど）を複数有し、使用者の命令する言葉によって他のデバイス、例えば表示装置８０００の電源操作、照明装置８１００の光量調節などを行うことができる。音声入力デバイス８００５は音声で周辺機器の操作が行え、手動リモコンの代わりとなる。
　また、音声入力デバイス８００５は、車輪や機械式移動手段を有しており、使用者の発声が聞こえる方向に移動し、内蔵されているマイクで正確に命令を聞き取るとともに、その内容を表示部８００８に表示する、または表示部８００８のタッチ入力操作が行える構成としている。
　また、音声入力デバイス８００５は、スマートフォンなどの携帯情報端末８００９の充電ドックとしても機能させることができる。携帯情報端末８００９と音声入力デバイス８００５は、有線または無線で電力の授受を可能としている。携帯情報端末８００９は、室内においては、特に持ち運ぶ必要がなく、必要な容量を確保しつつ、二次電池に負荷がかかり劣化することを回避したいため、音声入力デバイス８００５によって二次電池の管理、メンテナンスなどを行えることが望ましい。また、音声入力デバイス８００５はスピーカ８００７及びマイクを有しているため、携帯情報端末８００９が充電中であってもハンズフリーで会話することもできる。また、音声入力デバイス８００５の二次電池の容量が低下すれば、矢印の方向に移動し、外部電源と接続された充電モジュール８０１０から無線充電によって充電を行えばよい。
　また、音声入力デバイス８００５を台に載せてもよい。また、音声入力デバイス８００５を車輪や機械式移動手段を設けて所望の位置に移動させてもよく、或いは台や車輪を設けず、音声入力デバイス８００５を所望の位置、例えば床の上などに固定してもよい。
　なお、表示装置には、ＴＶ放送受信用の他、パーソナルコンピュータ用、広告表示用など、全ての情報表示用表示装置が含まれる。
　図３５において、据え付け型の照明装置８１００は、充電を制御するマイクロプロセッサ（ＡＰＳを含む）で制御される二次電池８１０３を用いた電子機器の一例である。具体的に、照明装置８１００は、筐体８１０１、光源８１０２、二次電池８１０３等を有する。図３５では、二次電池８１０３が、筐体８１０１及び光源８１０２が据え付けられた天井８１０４の内部に設けられている場合を例示しているが、二次電池８１０３は、筐体８１０１の内部に設けられていても良い。照明装置８１００は、商用電源から電力の供給を受けることもできるし、二次電池８１０３に蓄積された電力を用いることもできる。
　なお、図３５では天井８１０４に設けられた据え付け型の照明装置８１００を例示しているが、二次電池は、天井８１０４以外、例えば側壁８１０５、床８１０６、窓８１０７等に設けられた据え付け型の照明装置に用いることもできるし、卓上型の照明装置などに用いることもできる。
　また、光源８１０２には、電力を利用して人工的に光を得る人工光源を用いることができる。具体的には、白熱電球、蛍光灯などの放電ランプ、ＬＥＤや有機ＥＬ素子などの発光素子が、上記人工光源の一例として挙げられる。
　図３５において、室内機８２００及び室外機８２０４を有するエアコンディショナーは、二次電池８２０３を用いた電子機器の一例である。具体的に、室内機８２００は、筐体８２０１、送風口８２０２、二次電池８２０３等を有する。図３５では、二次電池８２０３が、室内機８２００に設けられている場合を例示しているが、二次電池８２０３は室外機８２０４に設けられていても良い。或いは、室内機８２００と室外機８２０４の両方に、二次電池８２０３が設けられていても良い。エアコンディショナーは、商用電源から電力の供給を受けることもできるし、二次電池８２０３に蓄積された電力を用いることもできる。
　図３５において、電気冷凍冷蔵庫８３００は、二次電池８３０４を用いた電子機器の一例である。具体的に、電気冷凍冷蔵庫８３００は、筐体８３０１、冷蔵室用扉８３０２、冷凍室用扉８３０３、二次電池８３０４等を有する。図３５では、二次電池８３０４が、筐体８３０１の内部に設けられている。電気冷凍冷蔵庫８３００は、商用電源から電力の供給を受けることもできるし、二次電池８３０４に蓄積された電力を用いることもできる。
　また、電子機器が使用されない時間帯、特に、商用電源の供給元が供給可能な総電力量のうち、実際に使用される電力量の割合（電力使用率と呼ぶ）が低い時間帯において、二次電池に電力を蓄えておくことで、上記時間帯以外において電力使用率が高まるのを抑えることができる。例えば、電気冷凍冷蔵庫８３００の場合、気温が低く、冷蔵室用扉８３０２、冷凍室用扉８３０３の開閉が行われない夜間において、二次電池８３０４に電力を蓄える。そして、気温が高くなり、冷蔵室用扉８３０２、冷凍室用扉８３０３の開閉が行われる昼間において、二次電池８３０４を補助電源として用いることで、昼間の電力使用率を低く抑えることができる。
　上述の電子機器の他、二次電池はあらゆる電子機器に搭載することができる。本発明の一態様により、二次電池のサイクル特性が良好となる。そのため本発明の一態様である充電を制御するマイクロプロセッサ（ＡＰＳを含む）を、本実施の形態で説明した電子機器に搭載することで、より長寿命の電子機器とすることができる。本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
　本発明の一態様の蓄電システムを電子機器に実装する例を図３６（Ａ）乃至（Ｅ）に示す。本発明の一態様の蓄電システムを適用した電子機器として、例えば、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
　図３６（Ａ）は、携帯電話機の一例を示している。携帯電話機７４００は、筐体７４０１に組み込まれた表示部７４０２の他、操作ボタン７４０３、外部接続ポート７４０４、スピーカ７４０５、マイク７４０６などを備えている。なお、携帯電話機７４００は、本発明の一態様の蓄電システムを有する。本発明の一態様の蓄電システムは例えば、蓄電池７４０７と、先の実施の形態に示す制御システムと、を有し、該制御システムは例えば保護回路、制御回路、ニューラルネットワーク、等を有することが好ましい。
　図３６（Ｂ）は、携帯電話機７４００を湾曲させた状態を示している。携帯電話機７４００を外部の力により変形させて全体を湾曲させると、その内部に設けられている蓄電池７４０７も湾曲される場合がある。このような場合には、蓄電池７４０７として、可撓性を有する蓄電池を用いることが好ましい。可撓性を有する蓄電池７４０７の曲げられた状態を図３６（Ｃ）に示す。蓄電池７４０７には制御システム７４０８が電気的に接続されている。制御システム７４０８として、先の実施の形態に示す制御システムを用いることができる。
　また、フレキシブルな形状を備える蓄電池を、家屋やビルの内壁または外壁や、自動車の内装または外装の曲面に沿って組み込むことも可能である。
　図３６（Ｄ）は、バングル型の表示装置の一例を示している。携帯表示装置７１００は、筐体７１０１、表示部７１０２、操作ボタン７１０３、及び本発明の一態様の蓄電システムを有する。本発明の一態様の蓄電システムは例えば、蓄電池７１０４と、先の実施の形態に示す制御システムと、を有し、該制御システムは例えば保護回路、制御回路、ニューラルネットワーク、等を有することが好ましい。
　図３６（Ｅ）は、腕時計型の携帯情報端末の一例を示している。携帯情報端末７２００は、筐体７２０１、表示部７２０２、バンド７２０３、バックル７２０４、操作ボタン７２０５、入出力端子７２０６などを備える。
　携帯情報端末７２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
　表示部７２０２はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、表示部７２０２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部７２０２に表示されたアイコン７２０７に触れることで、アプリケーションを起動することができる。
　操作ボタン７２０５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、携帯情報端末７２００に組み込まれたオペレーティングシステムにより、操作ボタン７２０５の機能を自由に設定することもできる。
　また、携帯情報端末７２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。
　また、携帯情報端末７２００は入出力端子７２０６を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子７２０６を介して充電を行うこともできる。なお、充電動作は入出力端子７２０６を介さずに無線給電により行ってもよい。
　携帯情報端末７２００は、本発明の一態様の蓄電システムを有する。該蓄電システムは、蓄電池と、先の実施の形態に示す制御システムと、を有し、該制御システムは例えば保護回路、制御回路、ニューラルネットワーク、等を有することが好ましい。
　携帯情報端末７２００はセンサを有することが好ましい。センサとして例えば、指紋センサ、脈拍センサ、体温センサ等の人体センサや、タッチセンサ、加圧センサ、加速度センサ、等が搭載されることが好ましい。
　本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
ＩＮ１：信号、ＯＵＴ１：信号、Ｓ１：制御信号、１０１：サンプルホールド回路、１１２：トランジスタ、１１３：容量素子、１１４：バッファ回路、１３０：蓄電システム、１３１：制御システム、１３１ａ：制御システム、１３２：メモリ、１３４：制御回路、１３５：蓄電池、１３５＿１：蓄電池、１３５＿２：蓄電池、１３５＿ｍ：蓄電池、１３７：保護回路、１４７：トランジスタ、１４８：トランジスタ、１７１：回路、１７４：センサ素子、１７４＿１：センサ素子、１７４＿２：センサ素子、１７４＿ｍ：センサ素子、１７６：ヒューズ、１８０：回路、１８１：センサチップ、１８２：回路、１８２＿１：回路、１８２＿２：回路、１８２＿ｍ：回路、１８３：アンテナ、１８３＿１：アンテナ、１８３＿２：アンテナ、１８３＿ｍ：アンテナ、１８５：アンテナ、１８６：回路、１９０：回路

Claims (9)

  1. 　蓄電池と、ニューラルネットワークと、センサ素子と、を有し、
    　前記ニューラルネットワークは、入力層と、出力層と、前記入力層と前記出力層との間に配置される一または複数の中間層と、を有し、
    　前記入力層には、前記センサ素子から出力される第１の信号に応じた値が与えられ、
    　前記第１の信号はアナログ信号であり、
    　前記センサ素子は、前記蓄電池の表面と接する領域を有し、
    　前記センサ素子は、歪み、および温度の一方または両方を測定する機能を有する蓄電システム。
  2. 　蓄電池と、ニューラルネットワークと、第１の回路と、センサ素子と、を有し、
    　前記ニューラルネットワークは、入力層と、出力層と、前記入力層と前記出力層との間に配置される一または複数の中間層と、を有し、
    　前記第１の回路には、前記センサ素子から出力される第１の信号が与えられ、
    　前記第１の信号はアナログ信号であり、
    　前記第１の回路は、前記第１の信号をデジタル信号に変換し、変換された前記デジタル信号を前記入力層に与える機能を有し、
    　前記センサ素子は、前記蓄電池の表面と接する領域を有し、
    　前記センサ素子は、歪み、および温度の一方または両方を測定する機能を有する蓄電システム。
  3. 　蓄電池と、ニューラルネットワークと、第１の回路と、第２の回路と、センサ素子と、を有し、
    　前記ニューラルネットワークは、入力層と、出力層と、前記入力層と前記出力層との間に配置される一または複数の中間層と、を有し、
    　前記第１の回路には、前記センサ素子から出力される第１の信号が与えられ、
    　前記第１の信号はアナログ信号であり、
    　前記第１の回路は、前記第１の信号を、デジタル信号である第２の信号に変換する機能を有し、
    　前記第１の回路は、前記第２の信号を変調し、無線通信により前記第２の回路に与える機能を有し、
    　前記第２の回路は、無線通信により前記第１の回路から与えられた信号を復調し、前記入力層に与える機能を有し、
    　前記センサ素子は、前記蓄電池の表面と接する領域を有し、
    　前記センサ素子は、歪み、および温度の一方または両方を測定する機能を有する蓄電システム。
  4. 　請求項１乃至請求項３のいずれか一において、
    　前記センサ素子は、前記蓄電池の充電電圧に応じて検知を開始する蓄電システム。
  5. 　請求項２乃至請求項４のいずれか一において、
    　前記センサ素子は、前記蓄電池の電流値の時間変化を前記ニューラルネットワークにより解析した結果に応じて、検知を開始する蓄電システム。
  6. 　請求項１乃至請求項５のいずれか一において、
    　前記ニューラルネットワークは、第１のトランジスタと、容量と、第２のトランジスタと、を有し、
    　前記第１のトランジスタのソース及びドレインの一方は、前記容量の一方の電極、及び、前記第２のトランジスタのゲートと電気的に接続され、
    　前記第１のトランジスタのチャネル形成領域は金属酸化物を有し、
    　前記金属酸化物はインジウムと、元素Ｍと、を有し、
    　前記元素Ｍは、アルミニウム、ガリウム、スズ、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、イットリウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステンより選ばれる一以上であり、
    　前記第１のトランジスタのソース及びドレインの一方には、アナログ信号に応じた電位が保持される蓄電システム。
  7. 　請求項１乃至請求項６のいずれか一に記載の蓄電システムを有する車両。
  8. 　請求項１乃至請求項６のいずれか一に記載の蓄電システムを有する電子機器。
  9. 　ニューラルネットワークと、第１の回路と、第２の回路と、を有し、
    　前記ニューラルネットワークは、入力層と、出力層と、前記入力層と前記出力層との間に配置される一または複数の中間層と、を有し、
    　前記第１の回路には、第１の信号として、歪み、および温度の一方または両方の測定値が与えられ、
    　前記第１の信号はアナログ信号であり、
    　前記第１の回路は、前記第１の信号をデジタル信号である第２の信号に変換する機能を有し、
    　前記第１の回路は、前記第２の信号を変調し、無線通信により前記第２の回路に与える機能を有し、
    　前記第２の回路は、無線通信により前記第１の回路から与えられた信号を復調し、前記入力層に与える機能を有する半導体装置。
PCT/IB2018/056536 2017-09-06 2018-08-28 蓄電システム、車両、電子機器及び半導体装置 WO2019048985A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019540136A JPWO2019048985A1 (ja) 2017-09-06 2018-08-28 蓄電システム、車両、電子機器及び半導体装置
US16/641,336 US11870042B2 (en) 2017-09-06 2018-08-28 Power storage system, vehicle, electronic device, and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017170846 2017-09-06
JP2017-170846 2017-09-06

Publications (1)

Publication Number Publication Date
WO2019048985A1 true WO2019048985A1 (ja) 2019-03-14

Family

ID=65633722

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2018/056536 WO2019048985A1 (ja) 2017-09-06 2018-08-28 蓄電システム、車両、電子機器及び半導体装置

Country Status (3)

Country Link
US (1) US11870042B2 (ja)
JP (2) JPWO2019048985A1 (ja)
WO (1) WO2019048985A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021084368A1 (ja) * 2019-11-01 2021-05-06 株式会社半導体エネルギー研究所 蓄電装置および蓄電装置の動作方法
WO2022130095A1 (ja) * 2020-12-16 2022-06-23 株式会社半導体エネルギー研究所 蓄電池システム、二次電池及び蓄電池システムの動作方法
CN115265881A (zh) * 2022-09-28 2022-11-01 宁波普瑞均胜汽车电子有限公司 压力检测方法和装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102148509B1 (ko) * 2017-09-22 2020-08-26 주식회사 엘지화학 리튬 이차전지용 음극, 이의 제조방법 및 이를 포함하는 리튬 이차전지
DE102018204374A1 (de) * 2018-03-22 2019-09-26 Bayerische Motoren Werke Aktiengesellschaft Hochvoltbatterie für ein Kraftfahrzeug mit einer Erfassungsvorrichtung zum Erfassen einer Beschädigung der Hochvoltbatterie, Verfahren zum Erfassen einer Beschädigung der Hochvoltbatterie sowie Kraftfahrzeug
KR20220072352A (ko) * 2020-11-25 2022-06-02 삼성전기주식회사 전고체 전지
CN115966424B (zh) * 2023-01-01 2023-09-15 常州市武进矿用设备厂有限公司 一种井下电力信号传输站及煤矿供电监控***

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007518973A (ja) * 2003-12-18 2007-07-12 エルジー・ケム・リミテッド 神経網を用いたバッテリ残存量推定装置及び方法
JP2008232758A (ja) * 2007-03-19 2008-10-02 Nippon Soken Inc 二次電池の内部状態検出装置及びニューラルネット式状態量推定装置
JP2013106476A (ja) * 2011-11-15 2013-05-30 Toshiba Corp 充放電計画立案システムおよび充放電計画立案方法
JP2017130195A (ja) * 2015-05-21 2017-07-27 株式会社半導体エネルギー研究所 ニューラルネットワーク装置、ニューラルネットワークシステム、集積回路、及びｉｃチップ
JP2017150926A (ja) * 2016-02-24 2017-08-31 Ntn株式会社 二次電池の劣化判定装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4518591B2 (ja) * 1999-05-31 2010-08-04 三洋電機株式会社 薄型電池を内蔵するパック電池
US7528529B2 (en) 2005-10-17 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Micro electro mechanical system, semiconductor device, and manufacturing method thereof
JP2007142372A (ja) 2005-10-17 2007-06-07 Semiconductor Energy Lab Co Ltd 微小電気機械式装置及び半導体装置、並びにそれらの作製方法
EP1988575A3 (en) 2007-03-26 2008-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2008237518A (ja) * 2007-03-27 2008-10-09 Citizen Holdings Co Ltd 生体信号検出装置
JP5320953B2 (ja) 2008-10-02 2013-10-23 日産自動車株式会社 組電池の性能検出装置及び制御装置
JP5843222B2 (ja) 2011-11-11 2016-01-13 トヨタ自動車株式会社 電池システム
DE102012207999A1 (de) * 2012-05-14 2013-11-14 Robert Bosch Gmbh Hüllfolie für ein galvanisches Element, elektrochemischer Speicher, elektrochemisches Speichersystem, flexible Folie für eine Hülle eines galvanischen Elements und Verfahren zum Bestimmen einer Zustandsgröße eines elektrochemischen Speichers
WO2014146623A1 (de) * 2013-03-19 2014-09-25 BALLUF GmbH Induktiver wegmesssensor und verfahren zu seinem betrieb
EP3217464B1 (en) * 2014-11-07 2020-11-04 Hitachi, Ltd. Electricity storage management system
JP6392088B2 (ja) * 2014-11-13 2018-09-19 株式会社日立製作所 無線電池システム並びにこれに用いるセルコントローラ及びバッテリコントローラ
JP6714582B2 (ja) 2015-04-21 2020-06-24 株式会社半導体エネルギー研究所 半導体装置
US20160328642A1 (en) * 2015-05-06 2016-11-10 Indiana University Research And Technology Corporation Sensor signal processing using an analog neural network
JP2017055338A (ja) * 2015-09-11 2017-03-16 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US11163051B2 (en) * 2017-03-31 2021-11-02 Mitsubishi Electric Corporation Radar apparatus
WO2019021099A1 (ja) * 2017-07-25 2019-01-31 株式会社半導体エネルギー研究所 蓄電システム、電子機器及び車両、並びに推定方法
CN109755987B (zh) * 2017-11-08 2021-08-27 南京德朔实业有限公司 电池充电方法、电池充电器以及充电组合

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007518973A (ja) * 2003-12-18 2007-07-12 エルジー・ケム・リミテッド 神経網を用いたバッテリ残存量推定装置及び方法
JP2008232758A (ja) * 2007-03-19 2008-10-02 Nippon Soken Inc 二次電池の内部状態検出装置及びニューラルネット式状態量推定装置
JP2013106476A (ja) * 2011-11-15 2013-05-30 Toshiba Corp 充放電計画立案システムおよび充放電計画立案方法
JP2017130195A (ja) * 2015-05-21 2017-07-27 株式会社半導体エネルギー研究所 ニューラルネットワーク装置、ニューラルネットワークシステム、集積回路、及びｉｃチップ
JP2017150926A (ja) * 2016-02-24 2017-08-31 Ntn株式会社 二次電池の劣化判定装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021084368A1 (ja) * 2019-11-01 2021-05-06 株式会社半導体エネルギー研究所 蓄電装置および蓄電装置の動作方法
WO2022130095A1 (ja) * 2020-12-16 2022-06-23 株式会社半導体エネルギー研究所 蓄電池システム、二次電池及び蓄電池システムの動作方法
CN115265881A (zh) * 2022-09-28 2022-11-01 宁波普瑞均胜汽车电子有限公司 压力检测方法和装置
CN115265881B (zh) * 2022-09-28 2022-12-20 宁波普瑞均胜汽车电子有限公司 压力检测方法和装置

Also Published As

Publication number Publication date
JP2023103261A (ja) 2023-07-26
US11870042B2 (en) 2024-01-09
US20200388888A1 (en) 2020-12-10
JPWO2019048985A1 (ja) 2020-10-29

Similar Documents

Publication Publication Date Title
JP6533607B2 (ja) 蓄電装置、半導体装置、ｉｃチップ、電子機器
KR102528410B1 (ko) 축전 장치의 제어 시스템, 축전 시스템, 및 전기 기기
US11870042B2 (en) Power storage system, vehicle, electronic device, and semiconductor device
JP2019153598A (ja) 蓄電装置
US20150099161A1 (en) Power storage unit
US20230100524A1 (en) Semiconductor device, power storage device, battery management circuit, electronic component, vehicle, and electronic device
US20220231341A1 (en) Secondary battery, electronic device, and vehicle
US20230336006A1 (en) Control Circuit And Electronic Device
US20230408595A1 (en) Power storage system, vehicle, and electronic device
CN116547882A (zh) 蓄电***、车辆以及电子设备

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18854951

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019540136

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18854951

Country of ref document: EP

Kind code of ref document: A1