WO2018220668A1 - 電力増幅器 - Google Patents
電力増幅器 Download PDFInfo
- Publication number
- WO2018220668A1 WO2018220668A1 PCT/JP2017/019892 JP2017019892W WO2018220668A1 WO 2018220668 A1 WO2018220668 A1 WO 2018220668A1 JP 2017019892 W JP2017019892 W JP 2017019892W WO 2018220668 A1 WO2018220668 A1 WO 2018220668A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- amplifier
- signal
- frequency
- circuit
- phase
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
Definitions
- the present invention relates to a power amplifier that amplifies an input signal including a first frequency signal and a second frequency signal.
- a wireless communication device may use a power amplifier to amplify a transmission signal.
- the wireless communication apparatus needs to compensate for the nonlinear distortion because the nonlinearity of the power amplifier causes nonlinear distortion in the transmission signal and degrades the signal quality of the transmission signal.
- Patent Document 1 discloses a power amplifier capable of compensating for nonlinear distortion.
- the power amplifier distributes an input signal including a signal having a first frequency fl and a signal having a second frequency fh into two, and a first amplifier that amplifies one input signal distributed by the distribution circuit. 1 amplifier and a second amplifier for amplifying the other input signal distributed by the distribution circuit.
- the power amplifier also includes a first bias circuit for the first amplifier and a second bias circuit for the second amplifier.
- the imaginary part of the impedance at the difference frequency fd in the first bias circuit and the imaginary part of the impedance at the difference frequency fd in the second bias circuit have opposite signs and the same amplitude. It is configured as follows.
- the distortion component output from the first amplifier and the distortion component output from the second amplifier are out of phase with each other, and only the distortion components are synthesized in reverse phase, so that the distortion component is suppressed.
- the impedances of the first and second bias circuits are determined by the constants of the capacitor and the inductor.
- the impedances of the first and second bias circuits included in the conventional power amplifier are determined by the constants of the capacitor and the inductor, and the constants of the capacitor and the inductor are not only the frequency of the input signal but also the stability of the power amplifier. It is designed in consideration of the point of view. For this reason, the impedances of the first and second bias circuits are not always designed so that the distortion component is sufficiently suppressed. As a result, there is a problem in that the signal quality may be deteriorated because the distortion component cannot be sufficiently suppressed.
- the distortion characteristics of the power amplifier are significantly deteriorated. For this reason, when the resonance frequency is in the vicinity of the first frequency fl or the second frequency fh, there is a problem that the distortion component cannot be sufficiently suppressed and the signal quality is deteriorated.
- the present invention has been made to solve the above-described problems, and provides a power amplifier capable of suppressing distortion components caused by nonlinearity regardless of the frequency of a signal included in an input signal. With the goal.
- a power amplifier includes a distribution circuit that distributes an input signal including a signal of a first frequency and a signal of a second frequency, and amplifies one input signal distributed by the distribution circuit, and after amplification A first amplifier that outputs a first amplified signal as an input signal, and a second amplifier that amplifies the other input signal distributed by the distribution circuit and outputs a second amplified signal as the amplified input signal And amplifying the amplitude of the difference frequency component, which is a difference frequency component between the first frequency and the second frequency included in the first amplified signal output from the first amplifier, and the difference frequency A distortion compensation circuit that shifts the phase of the component and applies the differential frequency component after amplification and phase shifting to the output terminal of the second amplifier, and the synthesis circuit outputs the first amplification output from the first amplifier. Signal and the output of the second amplifier It is obtained to synthesize the signal appearing on the child.
- the amplitude of the differential frequency component that is the frequency component of the difference between the first frequency and the second frequency included in the first amplified signal output from the first amplifier is amplified.
- a distortion compensation circuit that shifts the phase of the differential frequency component and applies the differential frequency component after amplification and phase shift to the output terminal of the second amplifier, and the synthesis circuit outputs the first frequency from the first amplifier. Since the amplified signal of 1 and the signal appearing at the output terminal of the second amplifier are combined, the distortion component caused by the nonlinearity can be reduced regardless of the frequency of the signal included in the input signal. There is an effect that can be suppressed.
- FIG. 4 is a frequency characteristic diagram showing impedance when the first bias circuit 10 is viewed from the output terminal 3a of the first amplifier 3. It is explanatory drawing which shows the analysis result of the intermodulation distortion which generate
- N 2
- FIG. 1 is a block diagram showing a power amplifier according to a first embodiment of the present invention.
- an input terminal 1 is a terminal for inputting an input signal including a signal having a first frequency fl and a signal having a second frequency fh. fl ⁇ fh.
- the input signal may be a low frequency voltage or current signal, or may be a harmonic voltage or current signal.
- the distribution circuit 2 distributes the input signal input from the input terminal 1 into two, outputs one input signal divided into two to the first amplifier 3 as a first input signal, and distributes it to the two.
- the other input signal is output to the second amplifier 4 as a second input signal.
- the first amplifier 3 amplifies the first input signal output from the distribution circuit 2, and outputs the amplified first input signal as a first amplified signal.
- FIG. 1 shows an example in which the first amplifier 3 is a transistor whose source terminal is grounded, the gate terminal of the transistor is connected to the distribution circuit 2, and the drain terminal of the transistor is connected to the distortion compensation circuit 5. Has been. In this example, the drain terminal of the transistor corresponds to the output terminal 3 a of the first amplifier 3.
- the second amplifier 4 amplifies the second input signal output from the distribution circuit 2, and outputs the amplified second input signal as a second amplified signal.
- FIG. 1 shows an example in which the second amplifier 4 is a transistor whose source terminal is grounded, the gate terminal of the transistor is connected to the distribution circuit 2, and the drain terminal of the transistor is connected to the distortion compensation circuit 5. Has been. In this example, the drain terminal of the transistor corresponds to the output terminal 4 a of the second amplifier 4.
- the distortion compensation circuit 5 includes a differential frequency component that is a component of a frequency fd that is a difference between the first frequency fl and the second frequency fh included in the first amplified signal output from the first amplifier 3. This circuit amplifies the amplitude, shifts the phase of the differential frequency component of the frequency fd, and supplies the differential frequency component after amplification and phase shift to the output terminal 4 a of the second amplifier 4.
- the distortion compensation circuit 5 amplifies the amplitude of the differential frequency component of the frequency fd by a factor of 2 and shifts the phase of the differential frequency component of the frequency fd by 180 degrees.
- the power supply terminal 6 is a terminal for inputting power to be supplied to the first amplifier 3.
- the power supply terminal 7 is a terminal for inputting power to be supplied to the second amplifier 4.
- the bias circuit 8 is a circuit realized by, for example, a resistor, a capacitor, an inductor, and a transmission line, and one end is connected to the power supply terminal 6.
- the bias circuit 8 acts to remove noise components included in the power input from the power supply terminal 6 and to suppress oscillation of the first amplifier 3.
- the bias circuit 9 is a circuit realized by, for example, a resistor, a capacitor, an inductor, and a transmission line, and one end is connected to the power supply terminal 7.
- the bias circuit 9 acts to remove noise components included in the power input from the power supply terminal 7 and to suppress oscillation of the second amplifier 4.
- the first bias circuit 10 is realized by, for example, a transmission line and a capacitor.
- the first bias circuit 10 has one end connected to the output terminal 3 a of the first amplifier 3 and the other end connected to the other end of the bias circuit 8 and the input terminal of the third amplifier 11.
- the first bias circuit 10 passes only the difference frequency component of the frequency fd among the components included in the first amplified signal output from the first amplifier 3 and is input from the power supply terminal 6. It is a circuit that passes power.
- the third amplifier 11 is realized by, for example, a voltage amplifier, a current amplifier, or a power amplifier.
- the amplification factor of the differential frequency component of the frequency fd is twice, and the passing phase of the differential frequency component of the frequency fd is 180 degrees.
- the third amplifier 11 amplifies the amplitude of the differential frequency component of the frequency fd that has passed through the first bias circuit 10 by a factor of 2, and shifts the phase of the differential frequency component of the frequency fd by 180 degrees.
- the difference frequency component after amplification and phase shift is output.
- the second bias circuit 12 is realized by, for example, a transmission line and a capacitor.
- the second bias circuit 12 has one end connected to the output terminal 4 a of the second amplifier 4 and the other end connected to the other end of the bias circuit 9 and the output terminal of the third amplifier 11.
- the second bias circuit 12 is a circuit that provides the output signal of the third amplifier 11 to the output terminal 4 a of the second amplifier 4.
- the second bias circuit 12 is a circuit that passes the differential frequency component after amplification and phase shift output from the third amplifier 11 and the power input from the power supply terminal 7.
- the combining circuit 13 combines the first amplified signal output from the output terminal 3a of the first amplifier 3 and the signal appearing at the output terminal 4a of the second amplifier 4, and outputs the combined signal to the output terminal.
- 14 is a circuit that outputs the signal.
- the output terminal 14 is a terminal that outputs the combined signal output from the combining circuit 13.
- FIG. 2 is an explanatory diagram showing frequency components included in the signal.
- the distribution circuit 2 when an input signal including a signal having the first frequency fl and a signal having the second frequency fh is input from the input terminal 1, the distribution circuit 2 has two input signals. Distribute. The distribution circuit 2 outputs one input signal distributed in two to the first amplifier 3 as a first input signal, and the second amplifier uses the other input signal distributed in two as a second input signal. 4 is output.
- the first bias circuit 10 passes only the difference frequency component of the frequency fd among the components included in the first amplified signal output from the first amplifier 3. For this reason, the differential frequency component of the frequency fd is given to the third amplifier 11 as shown in FIG.
- the third amplifier 11 doubles the amplitude of the differential frequency component of the frequency fd that has passed through the first bias circuit 10 and shifts the phase of the differential frequency component of the frequency fd by 180 degrees, The difference frequency component after the phase shift is output.
- the phase of the output signal of the third amplifier 11 is opposite to the phase of the input signal of the third amplifier 11 as shown in FIG.
- the amplitude of the output signal of the third amplifier 11 is twice the amplitude of the input signal of the third amplifier 11 as shown in FIG.
- the second bias circuit 12 gives the output signal of the third amplifier 11 to the output terminal 4 a of the second amplifier 4. For this reason, the differential frequency component of the frequency fd generated by the nonlinearity and the output signal of the third amplifier 11 are synthesized at the output terminal 4 a of the second amplifier 4.
- the phase of the difference frequency component of the frequency fd generated by the non-linearity is opposite to the phase of the output signal of the third amplifier 11. Further, the amplitude of the output signal of the third amplifier 11 is twice the amplitude of the difference frequency component of the frequency fd generated by the non-linearity.
- the phase of the difference frequency component of the frequency fd appearing at the output terminal 4a of the second amplifier 4 is the same as the phase of the difference frequency component of the frequency fd appearing at the output terminal 3a of the first amplifier 3, as shown in FIG. It is in reverse phase. Further, the amplitude of the differential frequency component of the frequency fd appearing at the output terminal 4a of the second amplifier 4 is equal to the amplitude of the differential frequency component of the frequency fd appearing at the output terminal 3a of the first amplifier 3, as shown in FIG. The same.
- the signal of the frequency fl3 and the signal of the frequency fh3 are generated as distortion components at the output terminal 4a of the second amplifier 4 due to the non-linearity of the second amplifier 4.
- the phase of the difference frequency component of the frequency fd appearing at the output terminal 4a of the second amplifier 4 and the phase of the difference frequency component of the frequency fd appearing at the output terminal 3a of the first amplifier 3 are in reverse phase. Therefore, the phase of the signal of frequency fl3 and the signal of frequency fh3 generated at the output terminal 4a of the second amplifier 4, and the signal of frequency fl3 and the signal of frequency fh3 generated at the output terminal 3a of the first amplifier 3 are as follows. As shown in FIG. 2, the phase is an opposite phase.
- the combining circuit 13 combines the first amplified signal output from the output terminal 3a of the first amplifier 3 and the signal appearing at the output terminal 4a of the second amplifier 4 as shown in FIG.
- the synthesized signal is output to the output terminal 14. Note that the difference frequency component of the frequency fd appearing at the output terminal 3 a of the first amplifier 3 and the difference frequency component of the frequency fd appearing at the output terminal 4 a of the second amplifier 4 are included in the synthesis circuit 13. It is not output to the output terminal 14 due to the action of the region cutoff capacitor.
- the signal of frequency fl3 and the signal of frequency fh3 appearing at the output terminal 3a of the first amplifier 3 and the signal of frequency fl3 and the signal of frequency fh3 appearing at the output terminal 4a of the second amplifier 4 are opposite in phase. Because they are phases, they cancel each other. Therefore, as shown in FIG. 2, the signal of frequency fl3 and the signal of frequency fh3, which are distortion components output from the synthesis circuit 13, are reduced.
- FIG. 3 is a frequency characteristic diagram showing the impedance when the first bias circuit 10 is viewed from the output terminal 3 a of the first amplifier 3. From FIG. 3, it is confirmed that resonance occurs in the vicinity of 80 MHz.
- 4 is an explanatory diagram showing an analysis result of intermodulation distortion generated in a power amplifier in which the bias circuits 8, 9, 10, and 12 having the frequency characteristics shown in FIG. 3 are mounted.
- FIG. 4 shows an analysis result of the detuning frequency dependence of the third-order intermodulation distortion among the intermodulation distortions. 4, A shows the analysis result of intermodulation distortion when the third amplifier 11 is mounted, and B shows the analysis result of intermodulation distortion when the third amplifier 11 is not mounted. Show.
- the third amplifier 11 When the third amplifier 11 is not mounted, it is confirmed that the intermodulation distortion level is increased in the vicinity of the resonance frequency confirmed in FIG. 3, and the distortion characteristics of the power amplifier are deteriorated. When the third amplifier 11 is mounted, it is confirmed that the intermodulation distortion level is almost constant regardless of the detuning frequency, and the distortion characteristics of the power amplifier are low distortion characteristics.
- the difference between the first frequency fl and the second frequency fh included in the first amplified signal output from the first amplifier 3 is calculated.
- a distortion compensation circuit that amplifies the amplitude of the differential frequency component that is the component of the frequency fd, shifts the phase of the differential frequency component, and applies the differential frequency component after amplification and phase shift to the output terminal 4a of the second amplifier 4 5, and the combining circuit 13 is configured to combine the first amplified signal output from the first amplifier 3 and the signal appearing at the output terminal 4 a of the second amplifier 4. Regardless of the frequency of the signal included in the signal, there is an effect that the distortion component generated by the nonlinearity can be suppressed.
- the amplification factor of the differential frequency component of the frequency fd in the third amplifier 11 is double and the passing phase of the differential frequency component of the frequency fd is 180 degrees.
- the phase of the difference frequency component of the frequency fd appearing at the output terminal 3a of the first amplifier 3 and the phase of the difference frequency component of the frequency fd appearing at the output terminal 4a of the second amplifier 4 are completely opposite in phase, and Even if the amplitudes are not completely the same, the signal of fl3 and the signal of frequency fh3 that are distortion components output from the synthesis circuit 13 are reduced.
- the amplification factor of the difference frequency component of the frequency fd in the third amplifier 11 may be about twice.
- the passing phase of the difference frequency component of the frequency fd in the third amplifier 11 may be about 180 degrees.
- the first amplifier 3 and the second amplifier 4 are provided, the distribution circuit 2 distributes the input signal to the first amplifier 3 and the second amplifier 4, and the synthesis circuit 13 is the first amplifier.
- An example in which output signals of the first amplifier 3 and the second amplifier 4 are combined is shown. However, this is only an example, and the first amplifier 3 and the second amplifier 4 are provided with N sets (N is an integer of 2 or more), and the distribution circuit 2 receives the input signal as N sets of the first amplifier 3.
- the synthesis circuit 13 may synthesize the output signals of the N sets of the first amplifier 3 and the second amplifier 4.
- a line 30 is a line connecting the output terminal 3 a of the first amplifier 3 and the output terminal 4 a of the second amplifier 4.
- the first embodiment shows an example in which the input signal distributed by the distribution circuit 2 is an input signal including a signal having the first frequency fl and a signal having the second frequency fh.
- the input signal may have a bandwidth including the frequency fl and the second frequency fh.
- a signal of frequency fl3 and a signal of frequency fh3 appear at the output terminal 3a of the first amplifier 3 and the output terminal 4a of the second amplifier 4, respectively.
- the frequency component of the difference between the lower limit frequency in the bandwidth and the upper limit frequency in the bandwidth appears at the output terminal 3a of the first amplifier 3 and the output terminal 4a of the second amplifier 4, respectively.
- the signals of the frequencies fl ′, fl, fh, h ′ that are distortion components appearing at the output terminal 3a of the first amplifier 3 and the output terminal 4a of the second amplifier 4 are signals of the first frequency fl. And the input signal including the signal of the second frequency fh is suppressed on the same principle.
- Embodiment 2 FIG. In the first embodiment, an example in which the distortion compensation circuit 5 includes the third amplifier 11 is shown. In the second embodiment, the distortion compensation circuit 5 adjusts the amplitude and phase of the output signal of the third amplifier 11 in addition to the third amplifier 11, and outputs the output signal whose amplitude and phase have been adjusted. An example in which the adjustment circuit 21 that outputs to the second bias circuit 12 is provided will be described.
- the adjustment circuit 21 includes a phase shifter 22 and a filter 23.
- the adjustment circuit 21 is a circuit that adjusts the amplitude and phase of the output signal of the third amplifier 11 and outputs an output signal adjusted in amplitude and phase to the second bias circuit 12.
- the phase shifter 22 is a circuit that changes the phase of the output signal of the third amplifier 11.
- the filter 23 is a circuit that changes the amplitude of the output signal of the third amplifier 11.
- the first amplifier 3 and the second amplifier 4 may not necessarily have the same performance due to, for example, manufacturing variations.
- the bias circuits 8, 9, 10, and 12 may not necessarily have the same performance due to, for example, manufacturing variations.
- the distortion output from the synthesis circuit 13 Ingredients may not be sufficiently suppressed.
- the first amplifier 3 and the second amplifier 4 do not have the same performance, or when the bias circuits 8, 9, 10, and 12 do not have the same performance, they are output from the synthesis circuit 13.
- the distortion compensation circuit 5 includes an adjustment circuit 21 in order to sufficiently suppress the distortion component.
- the nonlinearity of the first amplifier 3 and the nonlinearity of the second amplifier 4 change according to the level of the signal input from the input terminal 1. Further, the nonlinearity of the first amplifier 3 and the nonlinearity of the second amplifier 4 include the first output signal level of the first amplifier 3 and the output signal level of the second amplifier 4 as well as the first amplifier 3. It also varies depending on the operating temperature of the amplifier 3 and the operating temperature of the second amplifier 4. Therefore, the phase shift amount of the signal in the phase shifter 22 and the attenuation amount of the signal in the filter 23 are the level of the input signal, the level of the output signal of the first amplifier 3 and the level of the output signal of the second amplifier 4. And the operating temperature of the first amplifier 3 and the operating temperature of the second amplifier 4.
- the distortion compensation circuit 5 adjusts the amplitude and phase of the output signal of the third amplifier 11 and outputs the output signal whose amplitude and phase are adjusted to the second value. Since the adjustment circuit 21 that outputs to the bias circuit 12 is provided, the first amplifier 3 and the second amplifier 4 do not have the same performance, or the bias circuits 8, 9, 10, and 12 have the same performance. Even if not, there is an effect that the distortion component output from the synthesis circuit 13 can be suppressed.
- Embodiment 3 FIG. In the second embodiment, an example in which the distortion compensation circuit 5 includes the adjustment circuit 21 is shown. In the third embodiment, an example in which the distortion compensation circuit 5 includes a control circuit 24 that controls the adjustment amount of the amplitude and phase by the adjustment circuit 21 in addition to the adjustment circuit 21 will be described.
- FIG. 7 is a block diagram showing a power amplifier according to Embodiment 3 of the present invention.
- the control circuit 24 adjusts the signal phase shift amount in the phase shifter 22 and the signal attenuation amount in the filter 23 as the amplitude and phase adjustment amounts by the adjustment circuit 21, and the frequency fd in the third amplifier 11. It is a circuit which adjusts each of the amplification factor and passage phase of the difference frequency component.
- the control circuit 24 includes, for example, a table indicating a correspondence relationship between the operating temperature of the first amplifier 3 and the operating temperature of the second amplifier 4 and the amplification factor and the passing phase in the third amplifier 11.
- the control circuit 24 includes, for example, a table indicating a correspondence relationship between the operating temperature of the first amplifier 3 and the operating temperature of the second amplifier 4 and the phase shift amount of the signal in the phase shifter 22.
- the control circuit 24 includes, for example, a table indicating a correspondence relationship between the operating temperature of the first amplifier 3 and the operating temperature of the second amplifier 4 and the signal attenuation in the filter 23.
- the control circuit 24 collects temperature information indicating the operating temperature of the first amplifier 3 and the operating temperature of the second amplifier 4, and refers to the table to refer to the third amplifier 11 corresponding to the operating temperature indicated by the temperature information. Specify the gain and passing phase at.
- the control circuit 24 controls the third amplifier 11 so that the amplification factor and the passing phase in the third amplifier 11 match the specified amplification factor and the passing phase.
- the control circuit 24 refers to the table and specifies the amount of signal phase shift in the phase shifter 22 corresponding to the operating temperature indicated by the temperature information.
- the control circuit 24 controls the phase shifter 22 so that the phase shift amount of the signal in the phase shifter 22 matches the specified phase shift amount.
- the control circuit 24 refers to the table and specifies the attenuation amount of the signal in the filter 23 corresponding to the operating temperature indicated by the temperature information.
- the control circuit 24 controls the filter 23 so that the attenuation amount of the signal in the filter 23 matches the specified attenuation amount.
- control circuit 24 controls each of the third amplifier 11, the phase shifter 22, and the filter 23 based on the operating temperature indicated by the temperature information, but the present invention is not limited to this.
- the control circuit 24 uses the third amplifier 11 based on the level of the signal input from the input terminal 1 or the level of the output signal of the first amplifier 3 and the level of the output signal of the second amplifier 4.
- Each of the phase shifter 22 and the filter 23 may be controlled.
- the control circuit 24 for controlling the amplitude adjustment amount and the phase adjustment amount by the adjustment circuit 21 since the control circuit 24 for controlling the amplitude adjustment amount and the phase adjustment amount by the adjustment circuit 21 is provided, the operating temperature or the like changes. Even in this case, the distortion component output from the synthesis circuit 13 can be suppressed.
- the present invention is suitable for a power amplifier that amplifies an input signal including a first frequency signal and a second frequency signal.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
第1の増幅器(3)から出力された第1の増幅信号に含まれている第1の周波数flと第2の周波数fhとの差分の周波数fdの成分である差分周波数成分の振幅を増幅するとともに、差分周波数成分の位相を移相し、増幅及び移相後の差分周波数成分を第2の増幅器(4)の出力端子(4a)に与える歪補償回路(5)を設け、合成回路(13)が、第1の増幅器(3)から出力された第1の増幅信号と、第2の増幅器(4)の出力端子(4a)に現れている信号とを合成するように構成する。
Description
この発明は、第1の周波数の信号及び第2の周波数の信号を含んでいる入力信号を増幅する電力増幅器に関するものである。
例えば、無線通信装置は、送信信号を増幅するために電力増幅器を用いることがある。
ただし、無線通信装置は、電力増幅器が送信信号を増幅すると、電力増幅器の非線形性によって、送信信号に非線形歪みが生じて、送信信号の信号品質が劣化するため、非線形歪みを補償する必要がある。
例えば、第1の周波数flの信号及び第2の周波数fhの信号を含んでいる入力信号が電力増幅器に入力されると、電力増幅器の非線形性によって、第1の周波数flと、第2の周波数fhとの差分の周波数fd(=fh-fl)の電力が発生する。また、第1の周波数flから差分の周波数fdだけ離れている周波数fl3(=fl-fd)の信号と、第2の周波数fhから差分の周波数fdだけ離れている周波数fh3(=fh+fd)の信号とが歪成分として発生する。fl<fhである。
ただし、無線通信装置は、電力増幅器が送信信号を増幅すると、電力増幅器の非線形性によって、送信信号に非線形歪みが生じて、送信信号の信号品質が劣化するため、非線形歪みを補償する必要がある。
例えば、第1の周波数flの信号及び第2の周波数fhの信号を含んでいる入力信号が電力増幅器に入力されると、電力増幅器の非線形性によって、第1の周波数flと、第2の周波数fhとの差分の周波数fd(=fh-fl)の電力が発生する。また、第1の周波数flから差分の周波数fdだけ離れている周波数fl3(=fl-fd)の信号と、第2の周波数fhから差分の周波数fdだけ離れている周波数fh3(=fh+fd)の信号とが歪成分として発生する。fl<fhである。
以下の特許文献1には、非線形歪みを補償することが可能な電力増幅器が開示されている。
この電力増幅器は、第1の周波数flの信号及び第2の周波数fhの信号を含んでいる入力信号を2つに分配する分配回路と、分配回路により分配された一方の入力信号を増幅する第1の増幅器と、分配回路により分配された他方の入力信号を増幅する第2の増幅器とを備えている。
また、この電力増幅器は、第1の増幅器に対する第1のバイアス回路と、第2の増幅器に対する第2のバイアス回路とを備えている。
第1のバイアス回路における差分の周波数fdでのインピーダンスの虚部と、第2のバイアス回路における差分の周波数fdでのインピーダンスの虚部とは、符号が逆で、かつ、振幅が同じ大きさとなるように構成されている。
これにより、第1の増幅器から出力される歪成分と、第2の増幅器から出力される歪成分とが互いに逆相となり、歪成分のみが逆相合成されるので、歪成分が抑圧される。
なお、第1及び第2のバイアス回路のインピーダンスは、コンデンサ及びインダクタの定数によって決定されている。
この電力増幅器は、第1の周波数flの信号及び第2の周波数fhの信号を含んでいる入力信号を2つに分配する分配回路と、分配回路により分配された一方の入力信号を増幅する第1の増幅器と、分配回路により分配された他方の入力信号を増幅する第2の増幅器とを備えている。
また、この電力増幅器は、第1の増幅器に対する第1のバイアス回路と、第2の増幅器に対する第2のバイアス回路とを備えている。
第1のバイアス回路における差分の周波数fdでのインピーダンスの虚部と、第2のバイアス回路における差分の周波数fdでのインピーダンスの虚部とは、符号が逆で、かつ、振幅が同じ大きさとなるように構成されている。
これにより、第1の増幅器から出力される歪成分と、第2の増幅器から出力される歪成分とが互いに逆相となり、歪成分のみが逆相合成されるので、歪成分が抑圧される。
なお、第1及び第2のバイアス回路のインピーダンスは、コンデンサ及びインダクタの定数によって決定されている。
従来の電力増幅器が備えている第1及び第2のバイアス回路のインピーダンスは、コンデンサ及びインダクタの定数によって決定され、コンデンサ及びインダクタの定数は、入力された信号の周波数だけでなく、電力増幅器の安定化を図る観点も考慮して設計される。このため、歪成分が十分に抑圧されるように、第1及び第2のバイアス回路のインピーダンスが設計されるとは限らない。その結果、歪成分を十分に抑圧することができずに、信号品質が劣化してしまうことがあるという課題があった。
また、コンデンサとインダクタが共振を生じる周波数が存在し、共振周波数が第1の周波数fl又は第2の周波数fhの近傍であれば、電力増幅器の歪特性が著しく劣化する。このため、共振周波数が第1の周波数fl又は第2の周波数fhの近傍である場合には、歪成分を十分に抑圧することができず、信号品質が劣化してしまうという課題があった。
また、コンデンサとインダクタが共振を生じる周波数が存在し、共振周波数が第1の周波数fl又は第2の周波数fhの近傍であれば、電力増幅器の歪特性が著しく劣化する。このため、共振周波数が第1の周波数fl又は第2の周波数fhの近傍である場合には、歪成分を十分に抑圧することができず、信号品質が劣化してしまうという課題があった。
この発明は上記のような課題を解決するためになされたもので、入力信号に含まれている信号の周波数にかかわらず、非線形性によって生じた歪成分を抑圧することができる電力増幅器を得ることを目的とする。
この発明に係る電力増幅器は、第1の周波数の信号及び第2の周波数の信号を含んでいる入力信号を分配する分配回路と、分配回路により分配された一方の入力信号を増幅し、増幅後の入力信号として第1の増幅信号を出力する第1の増幅器と、分配回路により分配された他方の入力信号を増幅し、増幅後の入力信号として第2の増幅信号を出力する第2の増幅器と、第1の増幅器から出力された第1の増幅信号に含まれている第1の周波数と第2の周波数との差分の周波数の成分である差分周波数成分の振幅を増幅するとともに、差分周波数成分の位相を移相し、増幅及び移相後の差分周波数成分を第2の増幅器の出力端子に与える歪補償回路とを設け、合成回路が、第1の増幅器から出力された第1の増幅信号と、第2の増幅器の出力端子に現れている信号とを合成するようにしたものである。
この発明によれば、第1の増幅器から出力された第1の増幅信号に含まれている第1の周波数と第2の周波数との差分の周波数の成分である差分周波数成分の振幅を増幅するとともに、差分周波数成分の位相を移相し、増幅及び移相後の差分周波数成分を第2の増幅器の出力端子に与える歪補償回路を設け、合成回路が、第1の増幅器から出力された第1の増幅信号と、第2の増幅器の出力端子に現れている信号とを合成するように構成したので、入力信号に含まれている信号の周波数にかかわらず、非線形性によって生じた歪成分を抑圧することができる効果がある。
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態1.
図1は、この発明の実施の形態1による電力増幅器を示す構成図である。
図1において、入力端子1は、第1の周波数flの信号及び第2の周波数fhの信号を含んでいる入力信号を入力する端子である。fl<fhである。入力信号は、低周波の電圧又は電流の信号であってもよいし、高調波の電圧又は電流の信号であってもよい。
分配回路2は、入力端子1から入力された入力信号を2つに分配し、2つに分配した一方の入力信号を第1の入力信号として第1の増幅器3に出力し、2つに分配した他方の入力信号を第2の入力信号として第2の増幅器4に出力する回路である。
図1は、この発明の実施の形態1による電力増幅器を示す構成図である。
図1において、入力端子1は、第1の周波数flの信号及び第2の周波数fhの信号を含んでいる入力信号を入力する端子である。fl<fhである。入力信号は、低周波の電圧又は電流の信号であってもよいし、高調波の電圧又は電流の信号であってもよい。
分配回路2は、入力端子1から入力された入力信号を2つに分配し、2つに分配した一方の入力信号を第1の入力信号として第1の増幅器3に出力し、2つに分配した他方の入力信号を第2の入力信号として第2の増幅器4に出力する回路である。
第1の増幅器3は、分配回路2から出力された第1の入力信号を増幅し、増幅後の第1の入力信号を第1の増幅信号として出力する。
図1では、第1の増幅器3が、ソース端子が接地されているトランジスタである例を示しており、トランジスタのゲート端子が分配回路2と接続され、トランジスタのドレイン端子が歪補償回路5と接続されている。この例では、トランジスタのドレイン端子が、第1の増幅器3の出力端子3aに対応する。
図1では、第1の増幅器3が、ソース端子が接地されているトランジスタである例を示しており、トランジスタのゲート端子が分配回路2と接続され、トランジスタのドレイン端子が歪補償回路5と接続されている。この例では、トランジスタのドレイン端子が、第1の増幅器3の出力端子3aに対応する。
第2の増幅器4は、分配回路2から出力された第2の入力信号を増幅し、増幅後の第2の入力信号を第2の増幅信号として出力する。
図1では、第2の増幅器4が、ソース端子が接地されているトランジスタである例を示しており、トランジスタのゲート端子が分配回路2と接続され、トランジスタのドレイン端子が歪補償回路5と接続されている。この例では、トランジスタのドレイン端子が、第2の増幅器4の出力端子4aに対応する。
図1では、第2の増幅器4が、ソース端子が接地されているトランジスタである例を示しており、トランジスタのゲート端子が分配回路2と接続され、トランジスタのドレイン端子が歪補償回路5と接続されている。この例では、トランジスタのドレイン端子が、第2の増幅器4の出力端子4aに対応する。
歪補償回路5は、第1の増幅器3から出力された第1の増幅信号に含まれている第1の周波数flと第2の周波数fhとの差分の周波数fdの成分である差分周波数成分の振幅を増幅するとともに、周波数fdの差分周波数成分の位相を移相し、増幅及び移相後の差分周波数成分を第2の増幅器4の出力端子4aに与える回路である。
この実施の形態1では、歪補償回路5が、周波数fdの差分周波数成分の振幅を2倍に増幅して、周波数fdの差分周波数成分の位相を180度移相する例を説明する。
この実施の形態1では、歪補償回路5が、周波数fdの差分周波数成分の振幅を2倍に増幅して、周波数fdの差分周波数成分の位相を180度移相する例を説明する。
電源端子6は、第1の増幅器3に供給する電力を入力する端子である。
電源端子7は、第2の増幅器4に供給する電力を入力する端子である。
バイアス回路8は、例えば、抵抗、コンデンサ、インダクタ及び伝送線路で実現される回路であり、一端が電源端子6と接続されている。
バイアス回路8は、電源端子6から入力された電力に含まれているノイズ成分を除去するとともに、第1の増幅器3の発振を抑圧するように作用する。
バイアス回路9は、例えば、抵抗、コンデンサ、インダクタ及び伝送線路で実現される回路であり、一端が電源端子7と接続されている。
バイアス回路9は、電源端子7から入力された電力に含まれているノイズ成分を除去するとともに、第2の増幅器4の発振を抑圧するように作用する。
電源端子7は、第2の増幅器4に供給する電力を入力する端子である。
バイアス回路8は、例えば、抵抗、コンデンサ、インダクタ及び伝送線路で実現される回路であり、一端が電源端子6と接続されている。
バイアス回路8は、電源端子6から入力された電力に含まれているノイズ成分を除去するとともに、第1の増幅器3の発振を抑圧するように作用する。
バイアス回路9は、例えば、抵抗、コンデンサ、インダクタ及び伝送線路で実現される回路であり、一端が電源端子7と接続されている。
バイアス回路9は、電源端子7から入力された電力に含まれているノイズ成分を除去するとともに、第2の増幅器4の発振を抑圧するように作用する。
第1のバイアス回路10は、例えば、伝送線路及びキャパシタで実現される。
第1のバイアス回路10は、一端が第1の増幅器3の出力端子3aと接続され、他端がバイアス回路8の他端及び第3の増幅器11の入力端子と接続されている。
第1のバイアス回路10は、第1の増幅器3から出力された第1の増幅信号に含まれている成分のうち、周波数fdの差分周波数成分のみを通過させるとともに、電源端子6から入力された電力を通過させる回路である。
第3の増幅器11は、例えば、電圧増幅器、電流増幅器又は電力増幅器で実現され、周波数fdの差分周波数成分の増幅率が2倍で、周波数fdの差分周波数成分の通過位相が180度である。
したがって、第3の増幅器11は、第1のバイアス回路10を通過してきた周波数fdの差分周波数成分の振幅を2倍に増幅するとともに、周波数fdの差分周波数成分の位相を180度移相し、増幅及び移相後の差分周波数成分を出力する。
第1のバイアス回路10は、一端が第1の増幅器3の出力端子3aと接続され、他端がバイアス回路8の他端及び第3の増幅器11の入力端子と接続されている。
第1のバイアス回路10は、第1の増幅器3から出力された第1の増幅信号に含まれている成分のうち、周波数fdの差分周波数成分のみを通過させるとともに、電源端子6から入力された電力を通過させる回路である。
第3の増幅器11は、例えば、電圧増幅器、電流増幅器又は電力増幅器で実現され、周波数fdの差分周波数成分の増幅率が2倍で、周波数fdの差分周波数成分の通過位相が180度である。
したがって、第3の増幅器11は、第1のバイアス回路10を通過してきた周波数fdの差分周波数成分の振幅を2倍に増幅するとともに、周波数fdの差分周波数成分の位相を180度移相し、増幅及び移相後の差分周波数成分を出力する。
第2のバイアス回路12は、例えば、伝送線路及びキャパシタで実現される。
第2のバイアス回路12は、一端が第2の増幅器4の出力端子4aと接続され、他端がバイアス回路9の他端及び第3の増幅器11の出力端子と接続されている。
第2のバイアス回路12は、第3の増幅器11の出力信号を第2の増幅器4の出力端子4aに与える回路である。
即ち、第2のバイアス回路12は、第3の増幅器11から出力された増幅及び移相後の差分周波数成分と、電源端子7から入力された電力とを通過させる回路である。
第2のバイアス回路12は、一端が第2の増幅器4の出力端子4aと接続され、他端がバイアス回路9の他端及び第3の増幅器11の出力端子と接続されている。
第2のバイアス回路12は、第3の増幅器11の出力信号を第2の増幅器4の出力端子4aに与える回路である。
即ち、第2のバイアス回路12は、第3の増幅器11から出力された増幅及び移相後の差分周波数成分と、電源端子7から入力された電力とを通過させる回路である。
合成回路13は、第1の増幅器3の出力端子3aから出力された第1の増幅信号と、第2の増幅器4の出力端子4aに現れている信号とを合成し、合成した信号を出力端子14に出力する回路である。
出力端子14は、合成回路13から出力された合成信号を出力する端子である。
出力端子14は、合成回路13から出力された合成信号を出力する端子である。
次に動作について説明する。
図2は、信号に含まれている周波数の成分を示す説明図である。
分配回路2は、図2に示すように、入力端子1から、第1の周波数flの信号及び第2の周波数fhの信号を含んでいる入力信号が入力されると、入力信号を2つに分配する。
分配回路2は、2つに分配した一方の入力信号を第1の入力信号として第1の増幅器3に出力し、2つに分配した他方の入力信号を第2の入力信号として第2の増幅器4に出力する。
図2は、信号に含まれている周波数の成分を示す説明図である。
分配回路2は、図2に示すように、入力端子1から、第1の周波数flの信号及び第2の周波数fhの信号を含んでいる入力信号が入力されると、入力信号を2つに分配する。
分配回路2は、2つに分配した一方の入力信号を第1の入力信号として第1の増幅器3に出力し、2つに分配した他方の入力信号を第2の入力信号として第2の増幅器4に出力する。
第1の増幅器3は、分配回路2から第1の入力信号を受けると、第1の入力信号を増幅し、増幅後の第1の入力信号を第1の増幅信号として歪補償回路5に出力する。
このとき、第1の増幅器3が持つ非線形性によって、第1の増幅器3の出力端子3aには、図2に示すように、第1の周波数flの信号と、第2の周波数fhの信号との差分の周波数fd(=fh-fl)の成分である差分周波数成分が発生する。
また、第1の増幅器3が持つ非線形性によって、第1の増幅器3の出力端子3aには、図2に示すように、第1の周波数flから差分の周波数fdだけ離れている周波数fl3(=fl-fd)の信号と、第2の周波数fhから差分の周波数fdだけ離れている周波数fh3(=fh+fd)の信号とが歪成分として発生する。この歪成分は、相互変調歪みと呼ばれる。
このとき、第1の増幅器3が持つ非線形性によって、第1の増幅器3の出力端子3aには、図2に示すように、第1の周波数flの信号と、第2の周波数fhの信号との差分の周波数fd(=fh-fl)の成分である差分周波数成分が発生する。
また、第1の増幅器3が持つ非線形性によって、第1の増幅器3の出力端子3aには、図2に示すように、第1の周波数flから差分の周波数fdだけ離れている周波数fl3(=fl-fd)の信号と、第2の周波数fhから差分の周波数fdだけ離れている周波数fh3(=fh+fd)の信号とが歪成分として発生する。この歪成分は、相互変調歪みと呼ばれる。
第2の増幅器4は、分配回路2から第2の入力信号を受けると、第2の入力信号を増幅し、増幅後の第2の入力信号を第2の増幅信号として歪補償回路5に出力する。
このとき、第2の増幅器4が持つ非線形性によって、第2の増幅器4の出力端子4aには、第1の周波数flの信号と、第2の周波数fhの信号との差分の周波数fd(=fh-fl)の成分である差分周波数成分が発生する。
また、第2の増幅器4が持つ非線形性によって、歪成分である相互変調歪みが生じる。第2の増幅器4の出力端子4aに現れる歪成分については後述する。
このとき、第2の増幅器4が持つ非線形性によって、第2の増幅器4の出力端子4aには、第1の周波数flの信号と、第2の周波数fhの信号との差分の周波数fd(=fh-fl)の成分である差分周波数成分が発生する。
また、第2の増幅器4が持つ非線形性によって、歪成分である相互変調歪みが生じる。第2の増幅器4の出力端子4aに現れる歪成分については後述する。
第1のバイアス回路10は、第1の増幅器3から出力された第1の増幅信号に含まれている成分のうち、周波数fdの差分周波数成分のみを通過させる。
このため、第3の増幅器11には、図2に示すように、周波数fdの差分周波数成分が与えられる。
第3の増幅器11は、第1のバイアス回路10を通過してきた周波数fdの差分周波数成分の振幅を2倍に増幅するとともに、周波数fdの差分周波数成分の位相を180度移相し、増幅及び移相後の差分周波数成分を出力する。
これにより、第3の増幅器11の出力信号の位相は、図2に示すように、第3の増幅器11の入力信号の位相と逆相になっている。
また、第3の増幅器11の出力信号の振幅は、図2に示すように、第3の増幅器11の入力信号の振幅の2倍になっている。
このため、第3の増幅器11には、図2に示すように、周波数fdの差分周波数成分が与えられる。
第3の増幅器11は、第1のバイアス回路10を通過してきた周波数fdの差分周波数成分の振幅を2倍に増幅するとともに、周波数fdの差分周波数成分の位相を180度移相し、増幅及び移相後の差分周波数成分を出力する。
これにより、第3の増幅器11の出力信号の位相は、図2に示すように、第3の増幅器11の入力信号の位相と逆相になっている。
また、第3の増幅器11の出力信号の振幅は、図2に示すように、第3の増幅器11の入力信号の振幅の2倍になっている。
第2のバイアス回路12は、第3の増幅器11の出力信号を第2の増幅器4の出力端子4aに与える。
このため、第2の増幅器4の出力端子4aにおいて、非線形性によって発生している周波数fdの差分周波数成分と、第3の増幅器11の出力信号とが合成される。
非線形性によって発生している周波数fdの差分周波数成分の位相と、第3の増幅器11の出力信号の位相とは、逆相である。
また、第3の増幅器11の出力信号の振幅は、非線形性によって発生している周波数fdの差分周波数成分の振幅の2倍である。
したがって、第2の増幅器4の出力端子4aに現れる周波数fdの差分周波数成分の位相は、図2に示すように、第1の増幅器3の出力端子3aに現れる周波数fdの差分周波数成分の位相と逆相となる。
また、第2の増幅器4の出力端子4aに現れる周波数fdの差分周波数成分の振幅は、図2に示すように、第1の増幅器3の出力端子3aに現れる周波数fdの差分周波数成分の振幅と同じなる。
このため、第2の増幅器4の出力端子4aにおいて、非線形性によって発生している周波数fdの差分周波数成分と、第3の増幅器11の出力信号とが合成される。
非線形性によって発生している周波数fdの差分周波数成分の位相と、第3の増幅器11の出力信号の位相とは、逆相である。
また、第3の増幅器11の出力信号の振幅は、非線形性によって発生している周波数fdの差分周波数成分の振幅の2倍である。
したがって、第2の増幅器4の出力端子4aに現れる周波数fdの差分周波数成分の位相は、図2に示すように、第1の増幅器3の出力端子3aに現れる周波数fdの差分周波数成分の位相と逆相となる。
また、第2の増幅器4の出力端子4aに現れる周波数fdの差分周波数成分の振幅は、図2に示すように、第1の増幅器3の出力端子3aに現れる周波数fdの差分周波数成分の振幅と同じなる。
また、第2の増幅器4が持つ非線形性によって、周波数fl3の信号と、周波数fh3の信号とが歪成分として、第2の増幅器4の出力端子4aに発生することは上述した通りである。
このとき、第2の増幅器4の出力端子4aに現れる周波数fdの差分周波数成分の位相と、第1の増幅器3の出力端子3aに現れる周波数fdの差分周波数成分の位相とが逆相である。このため、第2の増幅器4の出力端子4aに発生する周波数fl3の信号及び周波数fh3の信号の位相と、第1の増幅器3の出力端子3aに発生する周波数fl3の信号及び周波数fh3の信号の位相とは、図2に示すように、逆位相となる。
このとき、第2の増幅器4の出力端子4aに現れる周波数fdの差分周波数成分の位相と、第1の増幅器3の出力端子3aに現れる周波数fdの差分周波数成分の位相とが逆相である。このため、第2の増幅器4の出力端子4aに発生する周波数fl3の信号及び周波数fh3の信号の位相と、第1の増幅器3の出力端子3aに発生する周波数fl3の信号及び周波数fh3の信号の位相とは、図2に示すように、逆位相となる。
合成回路13は、図2に示すように、第1の増幅器3の出力端子3aから出力された第1の増幅信号と、第2の増幅器4の出力端子4aに現れている信号とを合成し、合成した信号を出力端子14に出力する。
なお、第1の増幅器3の出力端子3aに現れる周波数fdの差分周波数成分と、第2の増幅器4の出力端子4aに現れる周波数fdの差分周波数成分とは、合成回路13に含まれている低域遮断コンデンサの作用によって、出力端子14には出力されない。
なお、第1の増幅器3の出力端子3aに現れる周波数fdの差分周波数成分と、第2の増幅器4の出力端子4aに現れる周波数fdの差分周波数成分とは、合成回路13に含まれている低域遮断コンデンサの作用によって、出力端子14には出力されない。
また、第1の増幅器3の出力端子3aに現れる周波数fl3の信号及び周波数fh3の信号と、第2の増幅器4の出力端子4aに現れる周波数fl3の信号及び周波数fh3の信号とは、位相が逆相であるため、互いに打ち消される。したがって、図2に示すように、合成回路13から出力される歪成分である周波数fl3の信号及び周波数fh3の信号は低減される。
第1の増幅器3の出力端子3aに現れる第1の周波数flの信号及び第2の周波数fhの信号と、第2の増幅器4の出力端子4aに現れる第1の周波数flの信号及び第2の周波数fhの信号とは、位相が同相であるため、互いに打ち消し合うことがない。したがって、図2に示すように、合成回路13から第1の周波数flの信号及び第2の周波数fhの信号が出力される。
第1の増幅器3の出力端子3aに現れる第1の周波数flの信号及び第2の周波数fhの信号と、第2の増幅器4の出力端子4aに現れる第1の周波数flの信号及び第2の周波数fhの信号とは、位相が同相であるため、互いに打ち消し合うことがない。したがって、図2に示すように、合成回路13から第1の周波数flの信号及び第2の周波数fhの信号が出力される。
ここで、図3は、第1の増幅器3の出力端子3aから第1のバイアス回路10を見たインピーダンスを示す周波数特性図である。図3より、80MHzの近傍で共振が生じていることが確認される。
図4は、図3に示す周波数特性を有するバイアス回路8,9,10,12を実装している電力増幅器で発生する相互変調歪の解析結果を示す説明図である。
図4では、相互変調歪のうち、三次相互変調歪についての離調周波数依存性の解析結果を示している。
図4において、Aは、第3の増幅器11を実装している場合の相互変調歪の解析結果を示し、Bは、第3の増幅器11を実装していない場合の相互変調歪の解析結果を示している。
第3の増幅器11を実装していない場合、図3で確認される共振周波数の近傍において、相互変調歪レベルが増大しており、電力増幅器の歪特性が劣化していることが確認される。
第3の増幅器11を実装している場合、離調周波数によらず、概ね一定の相互変調歪レベルであり、電力増幅器の歪特性が低歪な特性となっていることが確認される。
図4は、図3に示す周波数特性を有するバイアス回路8,9,10,12を実装している電力増幅器で発生する相互変調歪の解析結果を示す説明図である。
図4では、相互変調歪のうち、三次相互変調歪についての離調周波数依存性の解析結果を示している。
図4において、Aは、第3の増幅器11を実装している場合の相互変調歪の解析結果を示し、Bは、第3の増幅器11を実装していない場合の相互変調歪の解析結果を示している。
第3の増幅器11を実装していない場合、図3で確認される共振周波数の近傍において、相互変調歪レベルが増大しており、電力増幅器の歪特性が劣化していることが確認される。
第3の増幅器11を実装している場合、離調周波数によらず、概ね一定の相互変調歪レベルであり、電力増幅器の歪特性が低歪な特性となっていることが確認される。
以上で明らかなように、この実施の形態1によれば、第1の増幅器3から出力された第1の増幅信号に含まれている第1の周波数flと第2の周波数fhとの差分の周波数fdの成分である差分周波数成分の振幅を増幅するとともに、差分周波数成分の位相を移相し、増幅及び移相後の差分周波数成分を第2の増幅器4の出力端子4aに与える歪補償回路5を設け、合成回路13が、第1の増幅器3から出力された第1の増幅信号と、第2の増幅器4の出力端子4aに現れている信号とを合成するように構成したので、入力信号に含まれている信号の周波数にかかわらず、非線形性によって生じた歪成分を抑圧することができる効果を奏する。
この実施の形態1では、第3の増幅器11における周波数fdの差分周波数成分の増幅率が2倍で、周波数fdの差分周波数成分の通過位相が180度である例を示している。
しかし、第1の増幅器3の出力端子3aに現れる周波数fdの差分周波数成分と、第2の増幅器4の出力端子4aに現れる周波数fdの差分周波数成分との位相が完全な逆相で、かつ、振幅が完全に同じでなくても、合成回路13から出力される歪成分であるfl3の信号及び周波数fh3の信号は低減される。
このため、第3の増幅器11における周波数fdの差分周波数成分の増幅率は、約2倍であればよい。また、第3の増幅器11における周波数fdの差分周波数成分の通過位相は、約180度であればよい。
しかし、第1の増幅器3の出力端子3aに現れる周波数fdの差分周波数成分と、第2の増幅器4の出力端子4aに現れる周波数fdの差分周波数成分との位相が完全な逆相で、かつ、振幅が完全に同じでなくても、合成回路13から出力される歪成分であるfl3の信号及び周波数fh3の信号は低減される。
このため、第3の増幅器11における周波数fdの差分周波数成分の増幅率は、約2倍であればよい。また、第3の増幅器11における周波数fdの差分周波数成分の通過位相は、約180度であればよい。
この実施の形態1では、第1の増幅器3及び第2の増幅器4を備えており、分配回路2が入力信号を第1の増幅器3及び第2の増幅器4に分配し、合成回路13が第1の増幅器3及び第2の増幅器4の出力信号を合成する例を示している。
しかし、これは一例に過ぎず、第1の増幅器3及び第2の増幅器4の組をN組(Nは2以上の整数)備え、分配回路2が入力信号をN組の第1の増幅器3及び第2の増幅器4に分配し、合成回路13がN組の第1の増幅器3及び第2の増幅器4の出力信号を合成するようにしてもよい。
図5は、実施の形態1において、N=2の場合の電力増幅器を示す構成図である。図5において、線路30は、第1の増幅器3の出力端子3aと第2の増幅器4の出力端子4aとを結んでいる線路である。
しかし、これは一例に過ぎず、第1の増幅器3及び第2の増幅器4の組をN組(Nは2以上の整数)備え、分配回路2が入力信号をN組の第1の増幅器3及び第2の増幅器4に分配し、合成回路13がN組の第1の増幅器3及び第2の増幅器4の出力信号を合成するようにしてもよい。
図5は、実施の形態1において、N=2の場合の電力増幅器を示す構成図である。図5において、線路30は、第1の増幅器3の出力端子3aと第2の増幅器4の出力端子4aとを結んでいる線路である。
この実施の形態1では、分配回路2により分配される入力信号が、第1の周波数flの信号及び第2の周波数fhの信号を含んでいる入力信号である例を示しているが、第1の周波数fl及び第2の周波数fhを含む帯域幅を有する入力信号であってもよい。
帯域幅を有する入力信号の場合、歪成分として、周波数fl3の信号及び周波数fh3の信号が、第1の増幅器3の出力端子3a及び第2の増幅器4の出力端子4aのそれぞれに現れるほか、例えば、帯域幅における下限の周波数と、帯域幅における上限の周波数との差分の周波数の成分が、第1の増幅器3の出力端子3a及び第2の増幅器4の出力端子4aのそれぞれに現れる。
具体的には、帯域幅における下限の周波数がfl’、帯域幅における上限の周波数がfh’であるとすると、第1の増幅器3が持つ非線形性によって、第1の増幅器3の出力端子3aには、周波数fl3’(=fl’-fd)の信号と、周波数fh3’(=fh’+fd)の信号とが歪成分として発生する。fl’≦fl<fh≦h’である。
また、第2の増幅器4が持つ非線形性によって、第2の増幅器4の出力端子4aには、周波数fl3’の信号と、周波数fh3’の信号とが歪成分として発生する。
第1の増幅器3の出力端子3a及び第2の増幅器4の出力端子4aのそれぞれに現れている歪成分である周波数fl’,fl,fh,h’の信号は、第1の周波数flの信号及び第2の周波数fhの信号を含んでいる入力信号である場合と同様の原理で抑圧される。
帯域幅を有する入力信号の場合、歪成分として、周波数fl3の信号及び周波数fh3の信号が、第1の増幅器3の出力端子3a及び第2の増幅器4の出力端子4aのそれぞれに現れるほか、例えば、帯域幅における下限の周波数と、帯域幅における上限の周波数との差分の周波数の成分が、第1の増幅器3の出力端子3a及び第2の増幅器4の出力端子4aのそれぞれに現れる。
具体的には、帯域幅における下限の周波数がfl’、帯域幅における上限の周波数がfh’であるとすると、第1の増幅器3が持つ非線形性によって、第1の増幅器3の出力端子3aには、周波数fl3’(=fl’-fd)の信号と、周波数fh3’(=fh’+fd)の信号とが歪成分として発生する。fl’≦fl<fh≦h’である。
また、第2の増幅器4が持つ非線形性によって、第2の増幅器4の出力端子4aには、周波数fl3’の信号と、周波数fh3’の信号とが歪成分として発生する。
第1の増幅器3の出力端子3a及び第2の増幅器4の出力端子4aのそれぞれに現れている歪成分である周波数fl’,fl,fh,h’の信号は、第1の周波数flの信号及び第2の周波数fhの信号を含んでいる入力信号である場合と同様の原理で抑圧される。
実施の形態2.
上記実施の形態1では、歪補償回路5が、第3の増幅器11を備えている例を示している。この実施の形態2では、歪補償回路5が、第3の増幅器11のほかに、第3の増幅器11の出力信号における振幅及び位相のそれぞれを調整し、振幅及び位相を調整した出力信号を第2のバイアス回路12に出力する調整回路21を備えている例を説明する。
上記実施の形態1では、歪補償回路5が、第3の増幅器11を備えている例を示している。この実施の形態2では、歪補償回路5が、第3の増幅器11のほかに、第3の増幅器11の出力信号における振幅及び位相のそれぞれを調整し、振幅及び位相を調整した出力信号を第2のバイアス回路12に出力する調整回路21を備えている例を説明する。
図6は、この発明の実施の形態2による電力増幅器を示す構成図であり、図6において、図1と同一符号は同一または相当部分を示すので説明を省略する。
調整回路21は、移相器22及びフィルタ23を備えている。
調整回路21は、第3の増幅器11の出力信号における振幅及び位相のそれぞれを調整し、振幅及び位相を調整した出力信号を第2のバイアス回路12に出力する回路である。
移相器22は、第3の増幅器11の出力信号の位相を変える回路である。
フィルタ23は、第3の増幅器11の出力信号の振幅を変える回路である。
調整回路21は、移相器22及びフィルタ23を備えている。
調整回路21は、第3の増幅器11の出力信号における振幅及び位相のそれぞれを調整し、振幅及び位相を調整した出力信号を第2のバイアス回路12に出力する回路である。
移相器22は、第3の増幅器11の出力信号の位相を変える回路である。
フィルタ23は、第3の増幅器11の出力信号の振幅を変える回路である。
次に動作について説明する。
第1の増幅器3と第2の増幅器4は、例えば、製造ばらつきなどが原因で、必ずしも同一の性能でない場合がある。
バイアス回路8,9,10,12についても、例えば、製造ばらつきなどが原因で、必ずしも同一の性能でない場合がある。
第1の増幅器3と第2の増幅器4は、例えば、製造ばらつきなどが原因で、必ずしも同一の性能でない場合がある。
バイアス回路8,9,10,12についても、例えば、製造ばらつきなどが原因で、必ずしも同一の性能でない場合がある。
このような場合、第3の増幅器11における周波数fdの差分周波数成分の増幅率が2倍で、周波数fdの差分周波数成分の通過位相が180度であっても、合成回路13から出力される歪成分が十分に抑圧されないことがある。
この実施の形態2では、第1の増幅器3と第2の増幅器4が同一の性能でない場合、あるいは、バイアス回路8,9,10,12が同一の性能でない場合でも、合成回路13から出力される歪成分を十分に抑圧できるようにするため、歪補償回路5が調整回路21を備えている。
この実施の形態2では、第1の増幅器3と第2の増幅器4が同一の性能でない場合、あるいは、バイアス回路8,9,10,12が同一の性能でない場合でも、合成回路13から出力される歪成分を十分に抑圧できるようにするため、歪補償回路5が調整回路21を備えている。
第1の増幅器3が持つ非線形性及び第2の増幅器4が持つ非線形性は、入力端子1から入力される信号のレベルに応じて変化する。
また、第1の増幅器3が持つ非線形性及び第2の増幅器4が持つ非線形性は、第1の増幅器3の出力信号のレベル及び第2の増幅器4の出力信号のレベルのほか、第1の増幅器3の動作温度及び第2の増幅器4の動作温度によっても変化する。
このため、移相器22における信号の移相量及びフィルタ23における信号の減衰量は、入力信号のレベルと、第1の増幅器3の出力信号のレベル及び第2の増幅器4の出力信号のレベルと、第1の増幅器3の動作温度及び第2の増幅器4の動作温度とに従って決定される。
また、第1の増幅器3が持つ非線形性及び第2の増幅器4が持つ非線形性は、第1の増幅器3の出力信号のレベル及び第2の増幅器4の出力信号のレベルのほか、第1の増幅器3の動作温度及び第2の増幅器4の動作温度によっても変化する。
このため、移相器22における信号の移相量及びフィルタ23における信号の減衰量は、入力信号のレベルと、第1の増幅器3の出力信号のレベル及び第2の増幅器4の出力信号のレベルと、第1の増幅器3の動作温度及び第2の増幅器4の動作温度とに従って決定される。
以上で明らかなように、この実施の形態2によれば、歪補償回路5が、第3の増幅器11の出力信号の振幅及び位相を調整し、振幅及び位相を調整した出力信号を第2のバイアス回路12に出力する調整回路21を備えるように構成したので、第1の増幅器3と第2の増幅器4が同一の性能でない場合、あるいは、バイアス回路8,9,10,12が同一の性能でない場合でも、合成回路13から出力される歪成分を抑圧することができる効果を奏する。
実施の形態3.
上記実施の形態2では、歪補償回路5が、調整回路21を備えている例を示している。この実施の形態3では、歪補償回路5が、調整回路21のほかに、調整回路21による振幅及び位相の調整量を制御する制御回路24を備えている例を説明する。
上記実施の形態2では、歪補償回路5が、調整回路21を備えている例を示している。この実施の形態3では、歪補償回路5が、調整回路21のほかに、調整回路21による振幅及び位相の調整量を制御する制御回路24を備えている例を説明する。
図7は、この発明の実施の形態3による電力増幅器を示す構成図であり、図7において、図6と同一符号は同一または相当部分を示すので説明を省略する。
制御回路24は、調整回路21による振幅及び位相の調整量として、移相器22における信号の移相量及びフィルタ23における信号の減衰量のそれぞれを調整するとともに、第3の増幅器11における周波数fdの差分周波数成分の増幅率及び通過位相のそれぞれを調整する回路である。
制御回路24は、調整回路21による振幅及び位相の調整量として、移相器22における信号の移相量及びフィルタ23における信号の減衰量のそれぞれを調整するとともに、第3の増幅器11における周波数fdの差分周波数成分の増幅率及び通過位相のそれぞれを調整する回路である。
次に動作について説明する。
制御回路24は、例えば、第1の増幅器3の動作温度及び第2の増幅器4の動作温度と、第3の増幅器11における増幅率及び通過位相との対応関係を示すテーブルを備えている。
また、制御回路24は、例えば、第1の増幅器3の動作温度及び第2の増幅器4の動作温度と、移相器22における信号の移相量との対応関係を示すテーブルを備えている。
また、制御回路24は、例えば、第1の増幅器3の動作温度及び第2の増幅器4の動作温度と、フィルタ23における信号の減衰量との対応関係を示すテーブルを備えている。
制御回路24は、例えば、第1の増幅器3の動作温度及び第2の増幅器4の動作温度と、第3の増幅器11における増幅率及び通過位相との対応関係を示すテーブルを備えている。
また、制御回路24は、例えば、第1の増幅器3の動作温度及び第2の増幅器4の動作温度と、移相器22における信号の移相量との対応関係を示すテーブルを備えている。
また、制御回路24は、例えば、第1の増幅器3の動作温度及び第2の増幅器4の動作温度と、フィルタ23における信号の減衰量との対応関係を示すテーブルを備えている。
制御回路24は、第1の増幅器3の動作温度及び第2の増幅器4の動作温度を示す温度情報を収集し、テーブルを参照して、温度情報が示す動作温度に対応する第3の増幅器11における増幅率及び通過位相を特定する。
制御回路24は、第3の増幅器11における増幅率及び通過位相が、特定した増幅率及び通過位相と一致するように第3の増幅器11を制御する。
制御回路24は、テーブルを参照して、温度情報が示す動作温度に対応する移相器22における信号の移相量を特定する。
制御回路24は、移相器22における信号の移相量が、特定した移相量と一致するように移相器22を制御する。
制御回路24は、テーブルを参照して、温度情報が示す動作温度に対応するフィルタ23における信号の減衰量を特定する。
制御回路24は、フィルタ23における信号の減衰量が、特定した減衰量と一致するようにフィルタ23を制御する。
制御回路24は、第3の増幅器11における増幅率及び通過位相が、特定した増幅率及び通過位相と一致するように第3の増幅器11を制御する。
制御回路24は、テーブルを参照して、温度情報が示す動作温度に対応する移相器22における信号の移相量を特定する。
制御回路24は、移相器22における信号の移相量が、特定した移相量と一致するように移相器22を制御する。
制御回路24は、テーブルを参照して、温度情報が示す動作温度に対応するフィルタ23における信号の減衰量を特定する。
制御回路24は、フィルタ23における信号の減衰量が、特定した減衰量と一致するようにフィルタ23を制御する。
ここでは、制御回路24が、温度情報が示す動作温度に基づいて、第3の増幅器11、移相器22及びフィルタ23のそれぞれを制御する例を示したが、これに限るものではない。
例えば、制御回路24が、入力端子1から入力される信号のレベル、あるいは、第1の増幅器3の出力信号のレベル及び第2の増幅器4の出力信号のレベルに基づいて、第3の増幅器11、移相器22及びフィルタ23のそれぞれを制御するようにしてもよい。
例えば、制御回路24が、入力端子1から入力される信号のレベル、あるいは、第1の増幅器3の出力信号のレベル及び第2の増幅器4の出力信号のレベルに基づいて、第3の増幅器11、移相器22及びフィルタ23のそれぞれを制御するようにしてもよい。
以上で明らかなように、この実施の形態3によれば、調整回路21による振幅の調整量及び位相の調整量のそれぞれを制御する制御回路24を備えるように構成したので、動作温度などが変化しても、合成回路13から出力される歪成分を抑圧することができる効果を奏する。
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
この発明は、第1の周波数の信号及び第2の周波数の信号を含んでいる入力信号を増幅する電力増幅器に適している。
1 入力端子、2 分配回路、3 第1の増幅器、3a 第1の増幅器3の出力端子、4 第2の増幅器、4a 第2の増幅器4の出力端子、5 歪補償回路、6 電源端子、7 電源端子、8 バイアス回路、9 バイアス回路、10 第1のバイアス回路、11 第3の増幅器、12 第2のバイアス回路、13 合成回路、14 出力端子、21 調整回路、22 移相器、23 フィルタ、24 制御回路、30 線路。
Claims (6)
- 第1の周波数の信号及び第2の周波数の信号を含んでいる入力信号を分配する分配回路と、
前記分配回路により分配された一方の入力信号を増幅し、増幅後の入力信号として第1の増幅信号を出力する第1の増幅器と、
前記分配回路により分配された他方の入力信号を増幅し、増幅後の入力信号として第2の増幅信号を出力する第2の増幅器と、
前記第1の増幅器から出力された第1の増幅信号に含まれている前記第1の周波数と前記第2の周波数との差分の周波数の成分である差分周波数成分の振幅を増幅するとともに、前記差分周波数成分の位相を移相し、増幅及び移相後の差分周波数成分を前記第2の増幅器の出力端子に与える歪補償回路と、
前記第1の増幅器から出力された第1の増幅信号と、前記第2の増幅器の出力端子に現れている信号とを合成する合成回路と
を備えた電力増幅器。 - 前記歪補償回路は、前記差分周波数成分の振幅を2倍に増幅するとともに、前記差分周波数成分の位相を180度移相することを特徴とする請求項1記載の電力増幅器。
- 前記歪補償回路は、
前記第1の増幅器から出力された第1の増幅信号に含まれている差分周波数成分を通過させる第1のバイアス回路と、
前記第1のバイアス回路を通過してきた差分周波数成分の振幅を2倍に増幅するとともに、前記差分周波数成分の位相を180度移相する第3の増幅器と、
前記第3の増幅器の出力信号を前記第2の増幅器の出力端子に与える第2のバイアス回路とを備えていることを特徴とする請求項2記載の電力増幅器。 - 前記歪補償回路は、
前記第3の増幅器の出力信号における振幅及び位相のそれぞれを調整し、振幅及び位相を調整した出力信号を前記第2のバイアス回路に出力する調整回路を備えたことを特徴とする請求項3記載の電力増幅器。 - 前記調整回路による振幅の調整量及び位相の調整量のそれぞれを制御する制御回路を備えたことを特徴とする請求項4記載の電力増幅器。
- 前記分配回路により分配される入力信号は、前記第1の周波数及び前記第2の周波数を含む帯域幅を有する信号であることを特徴とする請求項1記載の電力増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2017/019892 WO2018220668A1 (ja) | 2017-05-29 | 2017-05-29 | 電力増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2017/019892 WO2018220668A1 (ja) | 2017-05-29 | 2017-05-29 | 電力増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2018220668A1 true WO2018220668A1 (ja) | 2018-12-06 |
Family
ID=64455265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2017/019892 WO2018220668A1 (ja) | 2017-05-29 | 2017-05-29 | 電力増幅器 |
Country Status (1)
Country | Link |
---|---|
WO (1) | WO2018220668A1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003174334A (ja) * | 2001-12-05 | 2003-06-20 | Matsushita Electric Ind Co Ltd | 電力増幅器 |
WO2007123040A1 (ja) * | 2006-04-21 | 2007-11-01 | Nec Corporation | 電力増幅器 |
JP2008028746A (ja) * | 2006-07-21 | 2008-02-07 | Hitachi Kokusai Electric Inc | 歪み補償装置 |
-
2017
- 2017-05-29 WO PCT/JP2017/019892 patent/WO2018220668A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003174334A (ja) * | 2001-12-05 | 2003-06-20 | Matsushita Electric Ind Co Ltd | 電力増幅器 |
WO2007123040A1 (ja) * | 2006-04-21 | 2007-11-01 | Nec Corporation | 電力増幅器 |
JP2008028746A (ja) * | 2006-07-21 | 2008-02-07 | Hitachi Kokusai Electric Inc | 歪み補償装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2620496B2 (ja) | 電子及び光学信号直線化前置補償器 | |
US7804361B2 (en) | Low noise amplifier | |
US7821337B2 (en) | Power amplifier | |
KR20100116653A (ko) | 사후-왜곡 모드 및 고이득 모드를 갖는 lna | |
US10224891B2 (en) | Radio frequency power amplifier with noise reduction feedback linearization | |
JP3545125B2 (ja) | 歪み補償回路 | |
JP6452838B2 (ja) | ベクトル合成型移相器及び無線通信機 | |
KR20080020943A (ko) | 전력 증폭장치 및 휴대전화 단말 | |
JP2002057533A (ja) | 前置歪み補償回路、低歪み電力増幅器、及びその制御方法 | |
JP4310476B2 (ja) | 変調増幅回路 | |
WO2018220668A1 (ja) | 電力増幅器 | |
JP2002064340A (ja) | 高周波電力増幅器 | |
JP3564382B2 (ja) | プリディストーション歪み補償回路 | |
WO2011104802A1 (ja) | 周波数逓倍発振回路及び基本波の逓倍方法 | |
JP2007288545A (ja) | 前置歪補償回路 | |
CA3001095A1 (en) | Distortion compensation circuit | |
JP2003017948A (ja) | 電力増幅器 | |
JP2006093872A (ja) | Eer変調増幅装置 | |
WO2024106472A1 (ja) | 電力増幅回路 | |
KR101374855B1 (ko) | 증폭기에서의 고조파 및 혼변조 왜곡제거 장치 및 방법 | |
JP2011182196A (ja) | 歪み補償装置 | |
JPH06260847A (ja) | 歪発生回路 | |
JP2007158380A (ja) | 可変利得増幅器 | |
JP2014204229A (ja) | 増幅器モジュール及び信号送信機 | |
JP2002100941A (ja) | 低歪み電力増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 17911463 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 17911463 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: JP |