WO2018201342A1 - 小电容量补偿网络电路 - Google Patents

小电容量补偿网络电路 Download PDF

Info

Publication number
WO2018201342A1
WO2018201342A1 PCT/CN2017/082896 CN2017082896W WO2018201342A1 WO 2018201342 A1 WO2018201342 A1 WO 2018201342A1 CN 2017082896 W CN2017082896 W CN 2017082896W WO 2018201342 A1 WO2018201342 A1 WO 2018201342A1
Authority
WO
WIPO (PCT)
Prior art keywords
module
capacitor
switching module
switching
network circuit
Prior art date
Application number
PCT/CN2017/082896
Other languages
English (en)
French (fr)
Inventor
宋利军
Original Assignee
深圳市稳先微电子有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市稳先微电子有限公司 filed Critical 深圳市稳先微电子有限公司
Priority to PCT/CN2017/082896 priority Critical patent/WO2018201342A1/zh
Priority to US16/078,905 priority patent/US10496116B2/en
Priority to CN201780000401.9A priority patent/CN109417385B/zh
Publication of WO2018201342A1 publication Critical patent/WO2018201342A1/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H03H11/48—One-port networks simulating reactances
    • H03H11/483—Simulating capacitance multipliers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks

Definitions

  • the present invention belongs to the field of integrated circuit technology, and in particular, to a small capacitance compensation network circuit.
  • the output signal of the compensation link sampling system is also a controlled target quantity.
  • an error signal is generated to control the output power of the power device, thereby Achieve controlled voltage or current output.
  • the compensation link can achieve the low frequency and high gain of the circuit, and achieve the purpose of accurately controlling the controlled target quantity.
  • a typical compensation link includes a proportional link and an inertia link, which are designed to be suitable parameters according to requirements.
  • an inertia link with a bandwidth of 10 Hz is usually required.
  • the traditional The practice is to use a larger compensation capacitor, and the capacitance of the compensation capacitor determines that it is difficult to be integrated by the integrated circuit, so the integrated circuit usually needs a dedicated pin to connect the external capacitor to obtain a power frequency cycle. A substantially stable error signal within.
  • the compensation capacitor requires cost and space; Second, the dedicated pin of the integrated circuit also occupies system cost; Third, at high temperature and In a humidity environment, the external compensation capacitor may have leakage on the printed circuit board, posing a system failure.
  • the existing compensation network technology has a problem that the power control circuit has high cost and low power supply reliability.
  • An object of the present invention is to provide a small capacitance compensation network circuit, which aims to solve the problems of high cost of a power supply control circuit and low power supply reliability existing in the existing compensation network technology.
  • the present invention provides a small capacitance compensation network circuit, and the small capacitance compensation network circuit includes: [0008] a first switching module, a second switching module, a third switching module, and a fourth node Off module, capacitor Cl, capacitor C2, a compensation capacitor C3, a resistor R1, a resistor R2, a first amplification module, a second amplification module, a reference current source, and a voltage-controlled current source;
  • the first end of the first amplifying module is coupled to the output end of the first amplifying module and the first end of the resistor R1, and the first input end of the first amplifying module is The first input end of the second amplifying module and the first end of the compensation capacitor C3 are connected in common, the second input end of the first amplifying module and the second end of the resistor R1 and the input of the reference current source
  • the second end of the first switching module is connected to the first end of the second switching module and the first end of the capacitor C1.
  • the second end of the second switching module is coupled to the first end of the third switching module and the first end of the compensation capacitor C3, and the second end of the third switching module is The first end of the capacitor C1 is connected to the first end of the capacitor C2, and the second end of the capacitor C1 is grounded to the second end of the compensation capacitor C3 and the second end of the capacitor C2.
  • a second end of the fourth switching module and a first end of the resistor R2 and the second amplification module A terminal connected in common, the voltage controlled current source output terminal and a second input of a second amplifier module of the second end of the resistor R2 is connected in common;
  • the first switching module and the second switching module are alternately switched between an off state and a closed state, and the third switching module and the fourth switching module are alternately closed. Switch between the off state and the closed state;
  • the present invention provides a small capacitance compensation network circuit, including a first switching module, Two-off module, third switch module, fourth switch module, capacitor Cl, capacitor C2, compensation capacitor C3, resistor Rl, resistor R2, first amplification module, second amplification module, reference current source, and voltage control current
  • the first switching module and the second switching module are alternately switched between the off state and the closed state, so that the capacitor C1 charges the compensation capacitor C3; and the third switching module and the fourth switching module are alternately placed Switching between the off state and the closed state causes the compensation capacitor C3 to discharge to charge the capacitor C2 by controlling the alternation of the first shutoff module, the second shutoff module, the third shutoff module, and the fourth shutoff module Turning on, the deviation of the capacitor C1 and the capacitor C2 is processed, and an error signal is obtained.
  • the capacitance values of the matching capacitor C1 and the capacitor C2 are realized, and the alternate conduction of the first switching module, the second switching module, the third switching module and the fourth switching module is controlled, and the capacitor C1 and the capacitor C1 are eliminated.
  • the influence of the capacitance value deviation of the capacitor C2 is obtained, and the accurate error signal is obtained.
  • the compensation capacitor C3 can be designed to be small, which facilitates the integration of the integrated circuit, eliminates the external compensation capacitor and the integrated circuit pin, and reduces the system cost. The reliability is improved, thereby solving the problems of high cost of the power control circuit and low reliability of the power supply existing in the existing compensation network technology.
  • FIG. 1 is a schematic structural diagram of a module of a small capacitance compensation network circuit according to an embodiment of the present invention.
  • FIG. 2 is a schematic structural diagram of a module of a small capacitance compensation network circuit according to an embodiment of the present invention.
  • FIG. 3 is a circuit diagram showing an example of a small capacitance compensation network circuit according to an embodiment of the present invention.
  • FIG. 4 is a schematic diagram of waveforms of signal points in a small capacitance compensation network circuit according to an embodiment of the present invention.
  • the small capacitance compensation network circuit provided by the embodiment of the invention can realize precise and small charging current and discharge current, and can design the capacitance of the compensation capacitor C3 to be small, which facilitates integration of the integrated circuit. Remove external compensation capacitors and integrated circuit pins to reduce system cost and improve reliability. [0022] In order to explain the technical solution described in the present invention, the following description will be made by way of specific embodiments.
  • FIG. 1 and FIG. 2 show a module structure of a small-capacitance compensation network circuit according to an embodiment of the present invention. For convenience of description, only parts related to the embodiment of the present invention are shown, which are as follows:
  • the above-mentioned small capacitance compensation network circuit includes a first switching module 201, a second switching module 202, a third switching module 203, a fourth switching module 204, a capacitor C1, a capacitor C2, and a compensation capacitor.
  • a resistor R2 a first amplifying module 101, a second amplifying module 103, a reference current source 102, and a voltage controlled current source 104.
  • the first end of the first switching module 201 is connected to the output end of the first amplifying module 101 and the first end of the resistor R1, and the first input end of the first amplifying module 101 and the second amplifying module 103 An input terminal and a first end of the compensation capacitor C3 are connected in common.
  • the second input end of the first amplification module 101 is connected to the second end of the resistor R1 and the input end of the reference current source 102.
  • the output end of the reference current source 102 is grounded.
  • the second end of the first switching module 201 is connected to the first end of the second switching module 202 and the first end of the capacitor C1, and the second end of the second switching module 20 2 is connected to the third switching module 203.
  • the first end of the third capacitor module 203 is connected to the first end of the fourth switching module 204 and the first end of the capacitor C2, and the capacitor C1 is connected.
  • the second end is connected to the second end of the compensation capacitor C3 and the second end of the capacitor C2.
  • the second end of the fourth switch module 204 is connected to the first end of the resistor R2 and the output end of the second amplification module 103.
  • the second input of module 103 is coupled in common.
  • the first shut-off module 201 and the second shut-off module 202 are alternately switched between an off state and a closed state, and the third off module 203 and the fourth off module 204 are alternately in an off state and closed. Switch between states;
  • the small capacitance compensation network circuit further includes a feedback sampling module 107.
  • the output end of the feedback sampling module 107 is connected to the controlled end of the voltage controlled current source 104, and the feedback sampling module 107 is used to control the voltage.
  • the current output of the current source 104 is controlled.
  • the feedback sampling module 107 detects the controlled output signal amount of the system and proportionally controls the current output of the voltage controlled current source 104.
  • the small capacitance compensation network circuit further includes:
  • a first clock module 105 a second clock module 106, a first inverter CMOS1 and a second inverter CM OS2;
  • the output end of the first clock module 105 is connected to the input end of the first inverter CMOS1 and the controlled end of the first switching module 20 1 , and the output end of the first inverter CMOS1 is connected to the second side.
  • the controlled end of the module 202, the output of the second clock module 106 is connected to the input of the second inverter CMOS2 and the controlled end of the third switching module 203, and the output of the second inverter CMOS2 Connected to the controlled end of the fourth pass module 204;
  • the first clock module 105 and the first inverter CMOS1 jointly control the first switching module 201 and the second
  • the switching module 202 alternates between the off state and the closed state, and the second clock module 106 and the second inverter CMOS2 jointly control the third switching module 203 and the fourth switching module 204. Alternately switches between the off state and the closed state.
  • the first clock module 105 and the second clock module 106 may output any pulse signal, for example: a power-driven drive pulse.
  • the output of the first clock module 051 and the second clock module 106 may be the same signal or different signals, as long as the first switch module 201 and the second switch module 202 are turned on and off. Complementary, it is also possible to realize the turn-on and turn-off of the third pass module 2 03 and the fourth switch module 204.
  • the small capacitance compensation network circuit further includes a power control module 108.
  • the input end of the power control module 108 is connected to the first end of the compensation capacitor C3, and the power control module 108 is used to control the small capacitance. Compensates the power output of the network circuit.
  • the input signal of the power control module 108 is the voltage of the compensation capacitor C3, and the power control module 108 controls the output power of the system by controlling the power threshold or current.
  • FIG. 3 shows an example circuit of a small capacitance compensation network circuit according to an embodiment of the present invention. For convenience of description, only parts related to the embodiment of the present invention are shown, which are described in detail as follows:
  • the first bypass module 201 includes a mechanical switch (FIG. 3 uses a switch S1 table). Any of a display, a triode or a FET;
  • the first end and the second end of the mechanical switch are respectively a first end and a second end of the first shutoff module 201;
  • the collector, the emitter and the base of the triode are respectively the first end, the second end and the controlled end of the first switching module 201;
  • the drain, the source and the gate of the FET are respectively the first end, the second end and the controlled end of the first switching module 201.
  • the second switching module 202 includes any one of a mechanical switch (shown in FIG. 3 using a switch S2), a triode or a field effect transistor;
  • the first end and the second end of the mechanical switch are respectively a first end and a second end of the second shutoff module 202;
  • the collector, the emitter and the base of the transistor are respectively the first end, the second end and the controlled end of the second shut-off module 202;
  • the drain, the source and the gate of the FET are respectively the first end, the second end and the controlled end of the second switching module 202.
  • the third switching module 203 includes any one of a mechanical switch (shown in FIG. 3 using a switch S3), a triode or a field effect transistor;
  • the first end and the second end of the mechanical switch are respectively a first end and a second end of the third switch module 203;
  • the collector, the emitter and the base of the triode are respectively the first end, the second end and the controlled end of the third switching module 203;
  • the drain, the source and the gate of the FET are respectively the first end, the second end and the controlled end of the third switching module 203.
  • the fourth bypass module 204 includes any one of a mechanical switch (shown in FIG. 3 using a switch S4), a triode or a field effect transistor;
  • the first end and the second end of the mechanical switch are respectively a first end and a second end of the fourth shutoff module 204;
  • the collector, the emitter and the base of the transistor are respectively the first end, the second end and the controlled end of the fourth shut-off module 204;
  • the drain, the source and the gate of the FET are respectively the first end, the second end and the controlled end of the fourth switching module 204.
  • the first amplifying module 101 includes an operational amplifier U1, an operational amplifier The positive input terminal, the inverting input terminal and the output terminal of the Ul are respectively the first input end of the first amplifying module 101
  • the second amplifying module 103 includes an operational amplifier U2, an operational amplifier
  • the non-inverting input terminal, the inverting input terminal and the output terminal of U2 are respectively the first input end of the second amplifying module 103
  • FIG. 4 shows a waveform of each signal point in a small capacitance compensation network circuit according to an embodiment of the present invention.
  • Vcmpl (CI* (VcmpO+Iref*Rl) +Ccmp*VcmpO) /(Cl+CcmpO)
  • VcmpO is the voltage of the compensation capacitor C3 before the S2 is turned on
  • Vcmpl is the voltage of the compensation capacitor C3 after the S2 is turned on.
  • the compensation capacitor C3 is dozens of times more than the capacitance C1 and the capacitance C2.
  • Vcmpl « (Cl*Iref*Rl) /CcmpO+VcmpO
  • Vfb is the output voltage of the feedback sampling module 107
  • gm is the gain of the voltage controlled current source 104.
  • Vcmp 1 VcmpO-(C2* Vfb*gm*R2)/CcmpO
  • the average discharge current of the compensation capacitor C3 is proportional to Vfb.
  • the charging current of the compensation capacitor C3 is fixed, and the discharge current of the compensation capacitor C3 It is proportional to the signal of the feedback sampling module 107, so the error of the charging current and the discharging current is integrated on the compensation capacitor C3, and the error signal of the circuit can be obtained.
  • the capacitance deviation of the capacitor C1 and the capacitor C2 can be eliminated. Influence, get an accurate error signal. Therefore, precise and small charging current and discharging current can be realized.
  • the capacitance of the compensation capacitor C3 can be designed to be small, which facilitates integrated circuit integration, eliminates external compensation capacitance and integrated circuit pins, reduces system cost, and improves reliability. .
  • the embodiment of the present invention provides a small capacitance compensation network circuit, including a first switching module, a second switching module, a third switching module, a fourth switching module, and a capacitor C1.
  • the first switching module and the second switching module are alternately in an off state and Switching between the closed states causes the capacitor C1 to charge the compensation capacitor C3;
  • the third switching module and the fourth switching module are alternately switched between the off state and the closed state, so that the compensation capacitor C3 is discharged, so that Capacitor C 2 is charged; by controlling the alternate conduction of the first switching module, the second switching module, the third switching module, and the fourth switching module, the deviation of the capacitor C1 and the capacitor C2 is processed and acquired To the error signal.
  • the capacitance values of the matching capacitor C1 and the capacitor C2 are realized, and the alternate conduction of the first switching module, the second switching module, the third switching module and the fourth switching module is controlled, and the capacitor C1 and the capacitor C1 are eliminated.
  • the influence of the capacitance C 2 capacitance deviation gives an accurate error signal.
  • the compensation capacitor C3 can be designed to be small, which facilitates the integration of integrated circuits, eliminates external compensation capacitors and integrated circuit pins, and reduces system cost. The reliability is improved, thereby solving the problem that the power supply control circuit of the existing compensation network technology has high cost and low reliability of the power supply.
  • the steps or partial steps of implementing the foregoing method embodiments may be performed by hardware related to program instructions, and the foregoing program may be stored in a computer readable storage medium, and the program is executed.
  • the steps of the foregoing method embodiments are performed, and the foregoing storage medium includes: a medium that can store program codes, such as a ROM, a RAM, a magnetic disk, or an optical disk.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一种小电容量补偿网络电路，第一开关模块（201）和第二开关模块（202）交替在关断状态和闭合状态之间进行切换，使得电容C1对补偿电容C3进行充电；以及第三开关模块（203）和第四开关模块（204）交替在关断状态和闭合状态之间进行切换，使得补偿电容C3放电，以对电容C2进行充电；通过控制第一开关模块（201）、第二开关模块（202）、第三开关模块（203）以及第四开关模块（204）的交替导通，使得对电容C1和电容C2的偏差进行处理，并获取到误差信号。由此实现了补偿电容C3可设计得很小，便于集成电路的集成，省去了外部补偿电容和集成电路管脚，降低了***成本，提高了可靠性，解决了现有的补偿网络技术存在着的电源控制电路成本高以及电源可靠性低的问题。

Description

小电容量补偿网络电路
技术领域
[0001] 本发明属于集成电路技术领域， 特别是涉及一种小电容量补偿网络电路。
背景技术
[0002] 多数幵关电源或线性电源均带有补偿环节， 补偿环节采样***的输出信号也即 受控目标量， 通过和基准信号相比较， 产生误差信号用以控制功率器件的输出 功率， 从而实现受控电压型或电流型输出的目的。 其中， 补偿环节可以实现电 路的低频高增益， 达到精确控制受控目标量的目的。
[0003] 典型的补偿环节包括比例环节和惯性环节， 根据需求设计成合适的参数。 在某 些***中， 如功率因数校正电路， 因为电网频率为 50/60HZ,为了使***在一个工 频周期内保持稳定， 通常需要一个带宽在 10Hz等级的惯性环节， 为了实现这一 点， 传统的做法是使用一个较大的补偿电容， 而此补偿电容的容值决定了其很 难被集成电路所集成， 所以集成电路通常需要一个专用管脚用以连接该外部电 容， 从而获得一个工频周期内的基本稳定的误差信号。
[0004] 上述传统的补偿网络中， 存在着以下几个问题： 第一， 该补偿电容需要成本， 占用空间； 第二， 集成电路的专用管脚也占用***成本； 第三， 在高温度和湿 度环境中， 外部补偿电容可能在印刷电路板上有漏电， 有***失效的危险。
[0005] 因此， 现有的补偿网络技术存在着的电源控制电路成本高以及电源可靠性低的 问题。
技术问题
[0006] 本发明的目的在于提供一种小电容量补偿网络电路， 旨在解决现有的补偿网络 技术存在着的电源控制电路成本高以及电源可靠性低的问题。
问题的解决方案
技术解决方案
[0007] 本发明提供了一种小电容量补偿网络电路， 所述小电容量补偿网络电路包括： [0008] 第一幵关模块、 第二幵关模块、 第三幵关模块、 第四幵关模块、 电容 Cl、 电容 C2、 补偿电容 C3、 电阻 Rl、 电阻 R2、 第一放大模块、 第二放大模块、 参考电流 源以及压控电流源；
[0009] 所述第一幵关模块的第一端与所述第一放大模块的输出端以及所述电阻 R1的第 一端共接， 所述第一放大模块的第一输入端与所述第二放大模块的第一输入端 以及所述补偿电容 C3的第一端共接， 所述第一放大模块的第二输入端与所述电 阻 R1的第二端以及所述参考电流源的输入端共接， 所述参考电流源的输出端接 地， 所述第一幵关模块的第二端与所述第二幵关模块的第一端以及所述电容 C1 的第一端共接， 所述第二幵关模块的第二端与所述第三幵关模块的第一端以及 所述补偿电容 C3的第一端共接， 所述第三幵关模块的第二端与所述第四幵关模 块的第一端以及所述电容 C2的第一端共接， 所述电容 C1的第二端与所述补偿电 容 C3的第二端以及所述电容 C2的第二端接地， 所述第四幵关模块的第二端与所 述电阻 R2的第一端以及所述第二放大模块的输出端共接， 所述压控电流源的输 出端与所述电阻 R2的第二端以及所述第二放大模块的第二输入端共接；
[0010] 所述第一幵关模块和所述第二幵关模块交替处于关断状态和闭合状态之间进行 切换， 以及所述第三幵关模块和所述第四幵关模块交替处于关断状态和闭合状 态之间进行切换；
[0011] 当所述第一幵关模块闭合及所述第二幵关模块关断吋， 所述参考电流源输出的 电信号经过所述第一放大模块放大后对所述电容 C1进行充电；
[0012] 当所述第一幵关模块关断及所述第二幵关模块闭合吋， 所述电容 C1对所述补偿 电容 C3进行充电；
[0013] 当所述第三幵关模块闭合及所述第四幵关模块关断吋， 所述补偿电容 C3放电， 以对所述电容 C2进行充电；
[0014] 通过控制所述第一幵关模块、 所述第二幵关模块、 所述第三幵关模块以及所述 第四幵关模块的交替导通， 使得对所述电容 C1和所述电容 C2的偏差进行处理， 并获取到误差信号。
发明的有益效果
有益效果
[0015] 综上所述， 本发明提供了一种小电容量补偿网络电路， 包括第一幵关模块、 第 二幵关模块、 第三幵关模块、 第四幵关模块、 电容 Cl、 电容 C2、 补偿电容 C3、 电阻 Rl、 电阻 R2、 第一放大模块、 第二放大模块、 参考电流源以及压控电流源 ； 第一幵关模块和第二幵关模块交替处于关断状态和闭合状态之间进行切换， 使得电容 C1对补偿电容 C3进行充电； 以及第三幵关模块和第四幵关模块交替处 于关断状态和闭合状态之间进行切换， 使得补偿电容 C3放电， 以对电容 C2进行 充电通过控制第一幵关模块、 第二幵关模块、 第三幵关模块以及第四幵关模块 的交替导通， 使得对电容 C1和电容 C2的偏差进行处理， 并获取到误差信号。 由 此实现了通过匹配电容 C1和电容 C2的容值， 并控制第一幵关模块、 第二幵关模 块、 第三幵关模块以及第四幵关模块的交替导通， 消除了电容 C1和电容 C2容值 偏差的影响， 得到了精确的误差信号； 同吋， 补偿电容 C3可设计得很小， 便于 集成电路的集成， 省去了外部补偿电容和集成电路管脚， 降低了***成本， 提 高了可靠性， 因此解决了现有的补偿网络技术存在着的电源控制电路成本高以 及电源可靠性低的问题。
对附图的简要说明
附图说明
[0016] 图 1为本发明实施例提供的一种小电容量补偿网络电路的模块结构示意图。
[0017] 图 2为本发明实施例提供的一种小电容量补偿网络电路的模块结构示意图。
[0018] 图 3为本发明实施例提供的一种小电容量补偿网络电路的示例电路图。
[0019] 图 4为本发明实施例提供的一种小电容量补偿网络电路中各信号点的波形示意 图。
本发明的实施方式
[0020] 为了使本发明要解决的技术问题、 技术方案及有益效果更加清楚明白， 以下^ 合附图及实施例， 对本发明进行进一步详细说明。 应当理解， 此处所描述的具 体实施例仅仅用以解释本发明， 并不用于限定本发明。
[0021] 本发明实施例提供的小电容量补偿网络电路， 可实现精准的且微小的充电电流 和放电电流， 并且可将补偿电容 C3的容值设计得很小， 便于集成电路的集成， 省去外部补偿电容和集成电路管脚， 降低***成本， 提升可靠性。 [0022] 为了说明本发明所述的技术方案， 下面通过具体实施例来进行说明。
[0023] 图 1和图 2示出了本发明实施例提供的一种小电容量补偿网络电路的模块结构， 为了便于说明， 仅示出了与本发明实施例相关的部分， 详述如下：
[0024] 上述一种小电容量补偿网络电路， 包括第一幵关模块 201、 第二幵关模块 202、 第三幵关模块 203、 第四幵关模块 204、 电容 Cl、 电容 C2、 补偿电容 C3、 电阻 R1
、 电阻 R2、 第一放大模块 101、 第二放大模块 103、 参考电流源 102以及压控电流 源 104。
[0025] 第一幵关模块 201的第一端与第一放大模块 101的输出端以及电阻 R1的第一端共 接， 第一放大模块 101的第一输入端与第二放大模块 103的第一输入端以及补偿 电容 C3的第一端共接， 第一放大模块 101的第二输入端与电阻 R1的第二端以及参 考电流源 102的输入端共接， 参考电流源 102的输出端接地， 第一幵关模块 201的 第二端与第二幵关模块 202的第一端以及电容 C1的第一端共接， 第二幵关模块 20 2的第二端与第三幵关模块 203的第一端以及补偿电容 C3的第一端共接， 第三幵 关模块 203的第二端与第四幵关模块 204的第一端以及电容 C2的第一端共接， 电 容 C1的第二端与补偿电容 C3的第二端以及电容 C2的第二端接地， 第四幵关模块 204的第二端与电阻 R2的第一端以及第二放大模块 103的输出端共接， 压控电流 源 104的输出端与电阻 R2的第二端以及第二放大模块 103的第二输入端共接。
[0026] 第一幵关模块 201和第二幵关模块 202交替处于关断状态和闭合状态之间进行切 换， 以及第三幵关模块 203和第四幵关模块 204交替处于关断状态和闭合状态之 间进行切换；
[0027] 当第一幵关模块 201闭合及第二幵关模块 202关断吋， 参考电流源 102输出的电 信号经过第一放大模块 101放大后对电容 C1进行充电；
[0028] 当第一幵关模块 201关断及第二幵关模块 202闭合吋， 电容 C1对补偿电容 C3进 行充电；
[0029] 当第三幵关模块 203闭合及第四幵关模块 204关断吋， 补偿电容 C3放电， 以对电 容 C2进行充电；
[0030] 通过控制第一幵关模块 201、 第二幵关模块 202、 第三幵关模块 203以及第四幵 关模块 204的交替导通， 使得对电容 C1和电容 C2的偏差进行处理， 并获取到误差 信号。
[0031] 作为本发明一实施例， 上述小电容量补偿网络电路还包括反馈采样模块 107， 反馈采样模块 107的输出端接压控电流源 104的受控端， 反馈采样模块 107用于控 制压控电流源 104的电流输出。 反馈采样模块 107检测***的受控输出信号量， 并且按照比例的控制压控电流源 104的电流输出。
[0032] 作为本发明一实施例， 上述小电容量补偿网络电路还包括：
[0033] 第一吋钟模块 105、 第二吋钟模块 106、 第一反相器 CMOS1以及第二反相器 CM OS2;
[0034] 第一吋钟模块 105的输出端与第一反相器 CMOS1的输入端以及第一幵关模块 20 1的受控端共接， 第一反相器 CMOS1的输出端接第二幵关模块 202的受控端， 第 二吋钟模块 106的输出端与第二反相器 CMOS2的输入端以及第三幵关模块 203的 受控端共接， 第二反相器 CMOS2的输出端接第四幵关模块 204的受控端；
[0035] 第一吋钟模块 105和第一反相器 CMOS1共同控制第一幵关模块 201和第二
[0036] 幵关模块 202交替在关断状态与闭合状态之间进行切换， 第二吋钟模块 106和所 述第二反相器 CMOS2共同控制第三幵关模块 203和第四幵关模块 204交替在关断 状态和闭合状态之间进行切换。 其中， 第一吋钟模块 105和第二吋钟模块 106输 出的可以为任一脉冲信号， 例如： 功率幵关的驱动脉冲。 当然， 第一吋钟模块 1 05和第二吋钟模块 106输出的既可以是同一信号， 也可以是不同信号， 只要能实 现第一幵关模块 201和第二幵关模块 202的导通关闭互补、 也实现第三幵关模块 2 03和第四幵关模块 204的导通关闭互补即可。
[0037] 作为本发明一实施例， 上述小电容量补偿网络电路还包括功率控制模块 108， 功率控制模块 108的输入端接补偿电容 C3的第一端， 功率控制模块 108用于控制 小电容量补偿网络电路的功率输出。 功率控制模块 108的输入信号为补偿电容 C3 的电压， 功率控制模块 108通过控制功率幵关占空比或电流来控制***的输出功 率。
[0038] 图 3示出了本发明实施例提供的一种小电容量补偿网络电路的的示例电路， 为 了便于说明， 仅示出了与本发明实施例相关的部分， 详述如下：
[0039] 作为本发明一实施例， 上述第一幵关模块 201包括机械幵关 （图 3采用幵关 S1表 示） 、 三极管或者场效应管中的任意一项；
[0040] 机械幵关的第一端和第二端分别为第一幵关模块 201的第一端和第二端；
[0041] 三极管的集电极、 发射极以及基极分别为第一幵关模块 201的第一端、 第二端 以及受控端；
[0042] 场效应管的漏极、 源极以及栅极分别为第一幵关模块 201的第一端、 第二端以 及受控端。
[0043] 作为本发明一实施例， 上述第二幵关模块 202包括机械幵关 （图 3采用幵关 S2表 示） 、 三极管或者场效应管中的任意一项；
[0044] 机械幵关的第一端和第二端分别为第二幵关模块 202的第一端和第二端；
[0045] 三极管的集电极、 发射极以及基极分别为第二幵关模块 202的第一端、 第二端 以及受控端；
[0046] 场效应管的漏极、 源极以及栅极分别为第二幵关模块 202的第一端、 第二端以 及受控端。
[0047] 作为本发明一实施例， 上述第三幵关模块 203包括机械幵关 （图 3采用幵关 S3表 示） 、 三极管或者场效应管中的任意一项；
[0048] 机械幵关的第一端和第二端分别为第三幵关模块 203的第一端和第二端；
[0049] 三极管的集电极、 发射极以及基极分别为第三幵关模块 203的第一端、 第二端 以及受控端；
[0050] 场效应管的漏极、 源极以及栅极分别为第三幵关模块 203的第一端、 第二端以 及受控端。
[0051] 作为本发明一实施例， 上述第四幵关模块 204包括机械幵关 （图 3采用幵关 S4表 示） 、 三极管或者场效应管中的任意一项；
[0052] 机械幵关的第一端和第二端分别为第四幵关模块 204的第一端和第二端；
[0053] 三极管的集电极、 发射极以及基极分别为第四幵关模块 204的第一端、 第二端 以及受控端；
[0054] 场效应管的漏极、 源极以及栅极分别为第四幵关模块 204的第一端、 第二端以 及受控端。
[0055] 作为本发明一实施例， 上述第一放大模块 101包括运算放大器 Ul， 运算放大器 Ul的正相输入端、 反相输入端以及输出端分别为第一放大模块 101的第一输入端
、 第二输入端以及输出端。
[0056] 作为本发明一实施例， 上述第二放大模块 103包括运算放大器 U2， 运算放大器
U2的正相输入端、 反相输入端以及输出端分别为第二放大模块 103的第一输入端
、 第二输入端以及输出端。
[0057] 图 4示出了本发明实施例提供的一种小电容量补偿网络电路中各信号点的波形
， 以下结合图 3和图 4对上述一种小电容量补偿网络电路的工作原理进行描述： [0058] 由于运算放大器 U1的反相输入端为高阻， 所以参考电流源 102中的电流流过电 阻 Rl， 在电阻 Rl上产生一个电压 Iref*Rl。 当运算放大器 Ul闭环吋， 其同相输入 端和反相输入端的电压相等， 所以 A点电压为 Va=Vcmp+Iref*Rl， 式中的 Iref为 参考电流源 102的电流， 也即 A点始终比补偿电容电压 Vcmp高 Iref*Rl。
[0059] 在幵关 SI导通， 幵关 S2关闭吋， 电容 C1的电压被充电至等于 A点电压； 在幵关
S2导通， 幵关 S1关闭吋， 电容 C1与补偿电容 C3并联， 电容 C1上的电荷传递到补 偿电容 C3， 幵关 S2导通之后， Vcmp上的新电压为：
[0060] Vcmpl= (CI* (VcmpO+Iref*Rl) +Ccmp*VcmpO) /(Cl+CcmpO)
[0061] 上式中， VcmpO为幵关 S2导通之前补偿电容 C3的电压， Vcmpl为幵关 S2导通之 后补偿电容 C3的电压。 在设计中， 补偿电容 C3是电容 C1和电容 C2的数十倍以上
， 所以可得：
[0062] Vcmpl« (Cl*Iref*Rl) /CcmpO+VcmpO
[0063] 也即是幵关 SI和幵关 S2每完成一次幵关之后， 补偿电容 C3电压的增加值是固 定的， 经过多次幵关吋， 补偿电容 C3的电压被充电的平均电流是固定的且微小 的。
[0064] 同理， 在运算放大器 U2上， B点电压为 Vb=Vcmp-Vfb*gm*R2， 式中 Vfb为反馈 采样模块 107的输出电压， gm为压控电流源 104的增益。 同理可得， 幵关 S3和幵 关 S4—次交替幵关之后， 补偿电容 C3电压的变化为：
[0065] Vcmp 1 « VcmpO-(C2* Vfb*gm*R2)/CcmpO
[0066] 因此补偿电容 C3的平均放电电流是与 Vfb成比例的。
[0067] 由上述推论可知， 补偿电容 C3的充电电流是固定的， 补偿电容 C3的放电电流 是和反馈采样模块 107的信号成比例的， 所以充电电流和放电电流的误差在补偿 电容 C3上积分， 可以获得电路的误差信号。 通过匹配电容 C1和电容 C2的容值， 以及使用同一个吋钟进行控制幵关 Sl、 幵关 S2、 幵关 S3以及幵关 S4的交替导通 ， 可以消除电容 C1和电容 C2容值偏差的影响， 得到精确的误差信号。 因此， 可 以实现精准的且微小的充电电流和放电电流， 补偿电容 C3的容值可以设计的很 小， 便于集成电路集成， 省去外部补偿电容和集成电路管脚， 降低***成本， 提升可靠性。
[0068] 综上所述， 本发明实施例提供了一种小电容量补偿网络电路， 包括第一幵关模 块、 第二幵关模块、 第三幵关模块、 第四幵关模块、 电容 Cl、 电容 C2、 补偿电 容 C3、 电阻 Rl、 电阻 R2、 第一放大模块、 第二放大模块、 参考电流源以及压控 电流源； 第一幵关模块和第二幵关模块交替处于关断状态和闭合状态之间进行 切换， 使得电容 C1对补偿电容 C3进行充电； 以及第三幵关模块和第四幵关模块 交替处于关断状态和闭合状态之间进行切换， 使得补偿电容 C3放电， 以对电容 C 2进行充电； 通过控制第一幵关模块、 第二幵关模块、 第三幵关模块以及第四幵 关模块的交替导通， 使得对电容 C1和电容 C2的偏差进行处理， 并获取到误差信 号。 由此实现了通过匹配电容 C1和电容 C2的容值， 并控制第一幵关模块、 第二 幵关模块、 第三幵关模块以及第四幵关模块的交替导通， 消除了电容 C1和电容 C 2容值偏差的影响， 得到了精确的误差信号； 同吋， 补偿电容 C3可设计得很小， 便于集成电路的集成， 省去了外部补偿电容和集成电路管脚， 降低了***成本 ， 提高了可靠性， 因此解决了现有的补偿网络技术存在着的电源控制电路成本 高以及电源可靠性低的问题。
[0069] 本领域普通技术人员可以理解： 实现上述方法实施例的步骤或部分步骤可以通 过程序指令相关的硬件来完成， 前述的程序可以存储于计算机可读取存储介质 中， 该程序在执行吋， 执行包括上述方法实施例的步骤， 而前述的存储介质包 括： ROM、 RAM. 磁碟或者光盘等各种可以存储程序代码的介质。
[0070] 以上所述实施例仅用以说明本发明的技术方案， 而非对其限制； 尽管参照前述 实施例对本发明进行了详细的说明， 本领域的普通技术人员应当理解： 其依然 可以对前述各实施例所记载的技术方案进行修改， 或者对其中部分技术特征进 行等同替换； 而这些修改或者替换， 并不使相应技术方案的本质脱离本发明实 施例各实施例技术方案的精神和范围。
以上所述仅为本发明的较佳实施例而已， 并不用以限制本发明， 凡在本发明的 精神和原则之内所作的任何修改、 等同替换和改进等， 均应包含在本发明的保 护范围之内。

Claims

权利要求书
[权利要求 1] 一种小电容量补偿网络电路， 其特征在于， 所述小电容量补偿网络电 路包括：
第一幵关模块、 第二幵关模块、 第三幵关模块、 第四幵关模块、 电容
C 电容 C2、 补偿电容 C3、 电阻 Rl、 电阻 R2、 第一放大模块、 第二 放大模块、 参考电流源以及压控电流源；
所述第一幵关模块的第一端与所述第一放大模块的输出端以及所述电 阻 R1的第一端共接， 所述第一放大模块的第一输入端与所述第二放 大模块的第一输入端以及所述补偿电容 C3的第一端共接， 所述第一 放大模块的第二输入端与所述电阻 R1的第二端以及所述参考电流源 的输入端共接， 所述参考电流源的输出端接地， 所述第一幵关模块的 第二端与所述第二幵关模块的第一端以及所述电容 C1的第一端共接 ， 所述第二幵关模块的第二端与所述第三幵关模块的第一端以及所述 补偿电容 C3的第一端共接， 所述第三幵关模块的第二端与所述第四 幵关模块的第一端以及所述电容 C2的第一端共接， 所述电容 C1的第 二端与所述补偿电容 C3的第二端以及所述电容 C2的第二端接地， 所 述第四幵关模块的第二端与所述电阻 R2的第一端以及所述第二放大 模块的输出端共接， 所述压控电流源的输出端与所述电阻 R2的第二 端以及所述第二放大模块的第二输入端共接；
所述第一幵关模块和所述第二幵关模块交替处于关断状态和闭合状态 之间进行切换， 以及所述第三幵关模块和所述第四幵关模块交替处于 关断状态和闭合状态之间进行切换；
当所述第一幵关模块闭合及所述第二幵关模块关断吋， 所述参考电流 源输出的电信号经过所述第一放大模块放大后对所述电容 C1进行充 电；
当所述第一幵关模块关断及所述第二幵关模块闭合吋， 所述电容 C1 对所述补偿电容 C3进行充电；
当所述第三幵关模块闭合及所述第四幵关模块关断吋， 所述补偿电容 C3放电， 以对所述电容 C2进行充电；
通过控制所述第一幵关模块、 所述第二幵关模块、 所述第三幵关模块 以及所述第四幵关模块的交替导通， 使得对所述电容 C1和所述电容 C 2的偏差进行处理， 并获取到误差信号。
[权利要求 2] 如权利要求 1所述的小电容量补偿网络电路， 其特征在于， 所述小电 容量补偿网络电路还包括：
反馈采样模块；
所述反馈采样模块的输出端接所述压控电流源的受控端；
所述反馈采样模块用于控制所述压控电流源的电流输出。
[权利要求 3] 如权利要求 1所述的小电容量补偿网络电路， 其特征在于， 所述小电 容量补偿网络电路还包括：
第一吋钟模块、 第二吋钟模块、 第一反相器以及第二反相器； 所述第一吋钟模块的输出端与所述第一反相器的输入端以及所述第一 幵关模块的受控端共接， 所述第一反相器的输出端接所述第二幵关模 块的受控端， 所述第二吋钟模块的输出端与所述第二反相器的输入端 以及所述第三幵关模块的受控端共接， 所述第二反相器的输出端接所 述第四幵关模块的受控端；
所述第一吋钟模块和所述第一反相器共同控制所述第一幵关模块和所 述第二幵关模块交替在关断状态与闭合状态之间进行切换， 所述第二 吋钟模块和所述第二反相器共同控制所述第三幵关模块和所述第四幵 关模块交替在关断状态和闭合状态之间进行切换。
[权利要求 4] 如权利要求 1所述的小电容量补偿网络电路， 其特征在于， 所述小电 容量补偿网络电路还包括：
功率控制模块；
所述功率控制模块的输入端接所述补偿电容 C3的第一端；
所述功率控制模块用于控制所述小电容量补偿网络电路的功率输出。
[权利要求 5] 如权利要求 1所述的小电容量补偿网络电路， 其特征在于， 所述第一 幵关模块包括机械幵关、 三极管或者场效应管中的任意一项； 所述机械幵关的第一端和第二端分别为所述第一幵关模块的第一端和 一 Λ
¾；
所述三极管的集电极、 发射极以及基极分别为所述第一幵关模块的第 一端、 第二端以及受控端；
所述场效应管的漏极、 源极以及栅极分别为所述第一幵关模块的第一 端、 第二端以及受控端。
[权利要求 6] 如权利要求 1所述的小电容量补偿网络电路， 其特征在于， 所述第二 幵关模块包括机械幵关、 三极管或者场效应管中的任意一项； 所述机械幵关的第一端和第二端分别为所述第二幵关模块的第一端和 一 Λ
¾；
所述三极管的集电极、 发射极以及基极分别为所述第二幵关模块的第 一端、 第二端以及受控端；
所述场效应管的漏极、 源极以及栅极分别为所述第二幵关模块的第一 端、 第二端以及受控端。
[权利要求 7] 如权利要求 1所述的小电容量补偿网络电路， 其特征在于， 所述第三 幵关模块包括机械幵关、 三极管或者场效应管中的任意一项； 所述机械幵关的第一端和第二端分别为所述第三幵关模块的第一端和 一 Λ
¾；
所述三极管的集电极、 发射极以及基极分别为所述第三幵关模块的第 一端、 第二端以及受控端；
所述场效应管的漏极、 源极以及栅极分别为所述第三幵关模块的第一 端、 第二端以及受控端。
[权利要求 8] 如权利要求 1所述的小电容量补偿网络电路， 其特征在于， 所述第四 幵关模块包括机械幵关、 三极管或者场效应管中的任意一项； 所述机械幵关的第一端和第二端分别为所述第四幵关模块的第一端和 一 Λ
¾；
所述三极管的集电极、 发射极以及基极分别为所述第四幵关模块的第 一端、 第二端以及受控端； 所述场效应管的漏极、 源极以及栅极分别为所述第四幵关模块的第一 端、 第二端以及受控端。
[权利要求 9] 如权利要求 1所述的小电容量补偿网络电路， 其特征在于， 所述第一 放大模块包括运算放大器，
所述运算放大器的正相输入端、 反相输入端以及输出端分别为所述第 一放大模块的第一输入端、 第二输入端以及输出端。
[权利要求 10] 如权利要求 1所述的小电容量补偿网络电路， 其特征在于， 所述第二 放大模块包括运算放大器，
所述运算放大器的正相输入端、 反相输入端以及输出端分别为所述第 二放大模块的第一输入端、 第二输入端以及输出端。
PCT/CN2017/082896 2017-05-03 2017-05-03 小电容量补偿网络电路 WO2018201342A1 (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/CN2017/082896 WO2018201342A1 (zh) 2017-05-03 2017-05-03 小电容量补偿网络电路
US16/078,905 US10496116B2 (en) 2017-05-03 2017-05-03 Small capacitance compensation network circuit
CN201780000401.9A CN109417385B (zh) 2017-05-03 2017-05-03 小电容量补偿网络电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/082896 WO2018201342A1 (zh) 2017-05-03 2017-05-03 小电容量补偿网络电路

Publications (1)

Publication Number Publication Date
WO2018201342A1 true WO2018201342A1 (zh) 2018-11-08

Family

ID=64015711

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/082896 WO2018201342A1 (zh) 2017-05-03 2017-05-03 小电容量补偿网络电路

Country Status (3)

Country Link
US (1) US10496116B2 (zh)
CN (1) CN109417385B (zh)
WO (1) WO2018201342A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111464015A (zh) * 2020-03-24 2020-07-28 杭州电子科技大学 一种pfc变换器误差放大电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100066414A1 (en) * 2008-09-18 2010-03-18 Power Integrations Leakage compensation for sample and hold devices
CN202276072U (zh) * 2011-09-28 2012-06-13 山西润世华电力科技有限公司 低压智能无功补偿综合配电箱
CN102697500A (zh) * 2012-06-08 2012-10-03 思澜科技（成都）有限公司 应用于多频电阻抗断层成像的电流源应用***及其实现方法
CN105487730A (zh) * 2014-10-06 2016-04-13 三星电子株式会社 用于控制偏差电容校准的触摸显示装置
US20160342276A1 (en) * 2014-12-24 2016-11-24 Shenzhen China Star Optoelectronics Technology Co., Ltd. Display panel having touch function, display device, and control method for the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124663A (en) * 1991-03-04 1992-06-23 Motorola, Inc. Offset compensation CMOS operational amplifier
US5382918A (en) * 1993-02-04 1995-01-17 National Semiconductor Corporation Capacitance multiplier for the internal frequency compensation of switching regulator integrated circuits
US6731163B2 (en) * 2002-03-08 2004-05-04 Texas Instruments Incorporated Miller de-compensation for differential input, differential output amplifier
US7081789B2 (en) * 2003-12-24 2006-07-25 Telefonaktiebolaget Lm Erisson (Publ) Switched capacitor circuit compensation apparatus and method
US7595616B2 (en) * 2004-05-28 2009-09-29 Texas Instruments Deutschland Gmbh Control circuit for a polarity inverting buck-boost DC-DC converter
TWI360940B (en) * 2008-09-12 2012-03-21 Realtek Semiconductor Corp Voltage converting apparatus
CN102904435B (zh) * 2012-10-15 2015-04-08 矽力杰半导体技术(杭州)有限公司 一种改进的补偿电路以及应用其的开关电源
CN203350841U (zh) * 2013-01-31 2013-12-18 珠海中慧微电子有限公司 采用电荷补偿的互电容感测电路
US8928305B2 (en) * 2013-03-15 2015-01-06 Monolithic Power Systems, Inc. Reference compensation module and switching regulator circuit comprising the same
CN103219901B (zh) * 2013-04-19 2015-12-09 矽力杰半导体技术(杭州)有限公司 Ac/dc变换器控制电路以及应用其的ac/dc变换器
CN103780096A (zh) * 2014-01-24 2014-05-07 上海新进半导体制造有限公司 开关电源、控制芯片及为充电电缆进行电压补偿的方法
CN105305551B (zh) * 2015-11-11 2018-11-30 南京矽力杰半导体技术有限公司 充电电源及其控制方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100066414A1 (en) * 2008-09-18 2010-03-18 Power Integrations Leakage compensation for sample and hold devices
CN202276072U (zh) * 2011-09-28 2012-06-13 山西润世华电力科技有限公司 低压智能无功补偿综合配电箱
CN102697500A (zh) * 2012-06-08 2012-10-03 思澜科技（成都）有限公司 应用于多频电阻抗断层成像的电流源应用***及其实现方法
CN105487730A (zh) * 2014-10-06 2016-04-13 三星电子株式会社 用于控制偏差电容校准的触摸显示装置
US20160342276A1 (en) * 2014-12-24 2016-11-24 Shenzhen China Star Optoelectronics Technology Co., Ltd. Display panel having touch function, display device, and control method for the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111464015A (zh) * 2020-03-24 2020-07-28 杭州电子科技大学 一种pfc变换器误差放大电路
CN111464015B (zh) * 2020-03-24 2023-05-16 杭州电子科技大学 一种pfc变换器误差放大电路

Also Published As

Publication number Publication date
CN109417385A (zh) 2019-03-01
CN109417385B (zh) 2022-03-11
US10496116B2 (en) 2019-12-03
US20190310672A1 (en) 2019-10-10

Similar Documents

Publication Publication Date Title
US11031867B2 (en) Digital-to-analog converter with embedded minimal error adaptive slope compensation for digital peak current controlled switched mode power supply
TWI544729B (zh) 應用於交錯並聯式開關電源的控制電路
CN102243505B (zh) 一种低失调、快速响应的电压控制电流源、控制方法以及应用其的电源电路
JP5101741B2 (ja) 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置
TWI526801B (zh) Improved compensation circuit and the application of its switching power supply
JP4815564B2 (ja) 動的オフセット補正を備えるｄｃ／ｄｃコンバータ
WO2016119658A1 (zh) 功率因数校正电路、乘法器及电压前馈电路
US20160079941A1 (en) Instrumentation amplifier
CN109980944A (zh) 开关电源中的退磁迭代算法模块及开关电源控制芯片
CN103648222A (zh) 非隔离实地带pfc的led驱动电路及其控制器
CN109756116B (zh) 升压芯片及其短路保护电路
WO2018201342A1 (zh) 小电容量补偿网络电路
US10171035B2 (en) Power factor correction circuit and multiplier
US10749436B2 (en) Zero cross comparator
CN102006018B (zh) 一种用于ab类音频放大器的开启控制电路
CN101814900A (zh) D类音频放大器及其输出非线性改善方法
CN108496291B (zh) 法拉电容充电电路及电子设备
TWM627325U (zh) 電源轉換器的二次側保護偵測電路
CN110299843B (zh) 一种复合dcdc电路
CN110769563B (zh) 带有pwm调光的恒流控制***及其控制方法
WO2016165451A1 (zh) 一种采用隔离变压器栅驱动的移相全桥变换器的故障保护方法
JP2013101494A (ja) スイッチドキャパシタ積分器
CN110138269B (zh) 用于多个压电陶瓷同步线性操作的电荷控制器
TWI790873B (zh) 電源轉換器的二次側保護偵測電路
CN111162791B (zh) 一种零静态功耗的开关电容采样电路及其采样方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17908509

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17908509

Country of ref document: EP

Kind code of ref document: A1