WO2018199223A1 - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- WO2018199223A1 WO2018199223A1 PCT/JP2018/016962 JP2018016962W WO2018199223A1 WO 2018199223 A1 WO2018199223 A1 WO 2018199223A1 JP 2018016962 W JP2018016962 W JP 2018016962W WO 2018199223 A1 WO2018199223 A1 WO 2018199223A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- inductor
- switching element
- bypass
- reactor
- input terminal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/12—Arrangements for reducing harmonics from ac input or output
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J50/00—Circuit arrangements or systems for wireless supply or distribution of electric power
- H02J50/10—Circuit arrangements or systems for wireless supply or distribution of electric power using inductive coupling
- H02J50/12—Circuit arrangements or systems for wireless supply or distribution of electric power using inductive coupling of the resonant type
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0016—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters
- H02M1/0022—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters the disturbance parameters being input voltage fluctuations
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
- H02M1/0054—Transistor switching losses
- H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/12—Arrangements for reducing harmonics from ac input or output
- H02M1/123—Suppression of common mode voltage or current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/12—Arrangements for reducing harmonics from ac input or output
- H02M1/126—Arrangements for reducing harmonics from ac input or output using passive filters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
- H02M3/1586—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel switched with a phase shift, i.e. interleaved
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Definitions
- the present disclosure relates to a power supply circuit that generates a predetermined voltage and current.
- Patent Document 1 discloses a power supply device that reduces a ripple component that becomes noise by performing switching control in an interleaved manner.
- a power supply circuit includes a first input terminal (3a), a second input terminal (3b), a first reactor (Lr1), a second reactor (Lr2), and a first switching The element (Sw1), the second switching element (Sw2), the third switching element (S1), the fourth switching element (S2), the first capacitor (C1), and the first output terminal ( 5a), a second output terminal (5b), a control circuit (9), a first inductor (Lc1), a second inductor (Lc2), and a bypass capacitor (Cb3), One input terminal (3a) and the first end of the first reactor (Lr1) are connected, the second end of the first reactor (Lr1), and the third switching element (S1) A first end connected to the first end; The second end of the switching element (S1) is connected to the first output terminal (5a), and the first input terminal (3a) and the first end of the second reactor (Lr2) are connected to each other.
- the second end of the second reactor (Lr2) and the first end of the fourth switching element (S2) are connected, and the second end of the fourth switching element (S2) And the first output terminal (5a) are connected, the second input terminal (3b) and the second output terminal (5b) are connected, and the first switching element (Sw1)
- the first connection point (4a) on the path connecting the first end, the second end of the first reactor (Lr1) and the first end of the third switching element (S1) is connected,
- the second end of the first switching element (Sw1) and the second output terminal (5 ) Are connected, and a first end of the second switching element (Sw2), a second end of the second reactor (Lr2), and a first end of the fourth switching element (S2) are connected.
- the second connection point (4c) on the connecting path is connected, the second end of the second switching element (Sw2) and the second output terminal (5b) are connected, and the first connection point (4b) is connected.
- a first end of a capacitor (C1) and the first output terminal (5a) are connected, and a second end of the first capacitor (C1) and the second output terminal (5b) are connected.
- a first end of the first inductor (Lc1) is connected to a path connecting the first input terminal (3a) and the first connection point (4a), and the first inductor (Lc1) Is connected to the first end of the bypass capacitor (Cb3).
- the first end of the second inductor (Lc2) is connected to a path connecting the first input terminal (3a) and the second connection point (4c), and the second inductor (Lc2)
- Two ends and a first end of the bypass capacitor (Cb3) are connected, a second end of the bypass capacitor (Cb3) and the second output terminal (5b) are connected, and the first end
- the reactor (Lr1) and the first inductor (Lc1) are magnetically coupled
- the second reactor (Lr2) and the second inductor (Lc2) are magnetically coupled
- the circuit (9) performs switching control of the first switching element (Sw1) and the second switching element (Sw2) by an interleave method.
- a power supply circuit includes a first input terminal (3a), a second input terminal (3b), a first reactor (Lr1), a second reactor (Lr2), and a first Switching element (Sw1), second switching element (Sw2), third switching element (S1), fourth switching element (S2), first capacitor (C1), and first output A terminal (5a), a second output terminal (5b), a control circuit (9), a first inductor (Lc1), a second inductor (Lc2), a first bypass capacitor (Cb1), A second bypass capacitor (Cb2), wherein the first input terminal (3a) and a first end of the first reactor (Lr1) are connected, and the first reactor (Lr1) A second end and the third switch The first end of the switching element (S1) is connected, the second end of the third switching element (S1) and the first output terminal (5a) are connected, and the first input terminal ( 3a) and the first end of the second reactor (Lr2) are connected, the second end of the second
- the second output terminal (5b) is connected, the first end of the first capacitor (C1) and the first output terminal (5a) are connected, and the first capacitor (C1) A second end is connected to the second output terminal (5b), and a first end of the first inductor (Lc1) is connected to the first input terminal (3a) and the first connection point (4a).
- the circuit (9) includes the first switch Grayed element and (Sw1) and said second switching element (Sw2), switching control in an interleaved manner.
- noise that is an even multiple of the switching frequency can be further reduced.
- FIG. 2 is a circuit diagram illustrating a schematic configuration of a power supply circuit according to Embodiment 1.
- FIG. It is a figure which shows the calculation result by the circuit simulation of the power supply current in the power factor improvement circuit which satisfy
- FIG. 6 is a circuit diagram illustrating a schematic configuration of a power factor correction circuit according to Modification 1 of Embodiment 1.
- FIG. 10 is a circuit diagram illustrating a schematic configuration of a power factor correction circuit according to Modification 2 of Embodiment 1.
- FIG. 10 is a circuit diagram showing a schematic configuration of a power factor correction circuit according to Modification 3 of Embodiment 1.
- FIG. 6 is an explanatory diagram of an improvement point of the power factor correction circuit according to Embodiment 1.
- FIG. 6 is a circuit diagram showing a schematic configuration of a power factor correction circuit according to Embodiment 2.
- FIG. It is a figure which shows the calculation result by the circuit simulation of the power supply current in the power factor improvement circuit which satisfy
- FIG. 11 is a circuit diagram showing a schematic configuration of a power factor correction circuit in Modification 1 of Embodiment 2.
- FIG. 10 is a circuit diagram showing a schematic configuration of a power factor correction circuit in a second modification of the second embodiment.
- FIG. 10 is a circuit diagram showing a schematic configuration of a power factor correction circuit in a second modification of the second embodiment.
- FIG. 11 is a circuit diagram showing a schematic configuration of a power factor correction circuit in Modification 3 of Embodiment 2. It is a circuit diagram which shows schematic structure of the power factor improvement circuit of the comparative example which performs switching control by an interleave system. It is a figure which shows the calculation result by the circuit simulation of the power supply current in the power factor improvement circuit shown in FIG. It is the figure which expanded and displayed the power supply current in a one part period among the power supply current shown in FIG. It is a circuit diagram which shows schematic structure of the power factor improvement circuit which is a comparative example different from the power factor improvement circuit shown in FIG. It is a circuit diagram which shows schematic structure of the power factor improvement circuit which is a comparative example different from the power factor improvement circuit shown in FIG.14 and FIG.17.
- FIG. 10 is a circuit diagram showing a schematic configuration of a power factor correction circuit in Modification 4 of Embodiment 2.
- FIG. 10 is a circuit diagram showing a schematic configuration of a power factor correction circuit according to Modification 5 of Embodiment 2.
- FIG. 10 is a circuit diagram showing a schematic configuration of a power factor correction circuit according to Modification 6 of Embodiment 2.
- FIG. 14 is a circuit diagram showing a schematic configuration of a power factor correction circuit 9000 of a comparative example that performs switching control by an interleave method.
- a power factor improvement circuit 9000 as shown in FIG. 14 that performs switching control in an interleaved manner is known as in the power supply device disclosed in Patent Document 1.
- an AC voltage from the AC power source 1 is input between the first input terminal 2a of the rectifier unit 10 and the second input terminal 2b of the rectifier unit 10.
- the input AC voltage is rectified by the rectifier 10 and then output as a DC voltage between the first input terminal 3a and the second input terminal 3b.
- the first switching element Sw1 and the second switching element Sw2 are subjected to switching control by the control circuit 9 in an interleaved manner. Specifically, in the switching control, the first switching element Sw1 and the second switching element Sw2 have the same switching frequency (hereinafter referred to as switching frequency fsw) so that the phases are different from each other by 180 degrees. On / off.
- switching frequency fsw switching frequency
- the third switching element S1 is turned off when the first switching element Sw1 is on, and is turned on when the first switching element Sw1 is off.
- the fourth switching element S2 is turned off when the second switching element Sw2 is on, and is turned on when the second switching element Sw2 is off.
- the operations of the first and second switching elements Sw1 and Sw2 during the interleave switching control of the control circuit 9 are referred to as an interleave operation.
- the first reactor Lr1 and the second reactor Lr2 repeatedly accumulate and release current energy. For this reason, the electric current which flows through 1st reactor Lr1 and 2nd reactor Lr2 becomes a waveform which has a big triangular wave ripple. This triangular wave ripple propagates as noise to, for example, the AC power supply 1 or the like.
- Normal mode noise is noise that travels between power lines.
- the common mode noise is noise that propagates in the same phase on a plurality of power lines and propagates in the opposite phase using a neutral line as a return path. Triangular ripples propagate as normal mode noise.
- FIG. 15 shows the calculation result of the power source current in the power factor correction circuit 9000 by circuit simulation.
- the power supply current in the period from time 5 ms to 5.1 ms is enlarged and shown in FIG.
- the inductance of the first reactor Lr1 and the second reactor Lr2 was 200 uH.
- the capacitance of the X capacitor C2 was 400 nF.
- the switching frequency fsw was 100 kHz.
- the AC voltage input from the AC power source 1 has a frequency of 50 Hz and an effective voltage value of 200V.
- the DC voltage appearing between the first output terminal 5a and the second output terminal 5b is assumed to be 400V.
- the power factor correction circuit 9000 out of the frequency components included in the generated triangular wave ripple, the frequency components that are an odd multiple (1 ⁇ , 3 ⁇ ,...) Of the switching frequency fsw are canceled by the interleave operation.
- the waveform of the power supply current is a noise as shown in FIGS. Is a superimposed sine wave.
- a noise filter circuit may be used between the power supply 1 and the rectifier circuit 10 in order to suppress noise propagating to the power supply.
- the noise filter circuit may be disposed on a substrate different from the power factor correction circuit 9000 for convenience in circuit layout. In this case, the physical range in which normal mode noise propagates may increase. As a result, noise flows into a detection circuit or the like used for circuit control, and the risk of causing malfunction of the circuit increases.
- normal mode noise is converted to common mode noise in a path through which noise propagates, the propagation path becomes complicated and noise countermeasures become difficult.
- FIG. 17 is a circuit diagram showing a schematic configuration of a power factor correction circuit 9100, which is a comparative example different from the power factor improvement circuit 9000 shown in FIG.
- FIG. 18 is a circuit diagram showing a schematic configuration of a power factor correction circuit 9200 which is a comparative example different from the power factor improvement circuits 9000 and 9100 shown in FIG. 14 and FIG.
- the power factor correction circuits 9100 and 9200 include a bypass circuit B whose both ends are connected to the first input terminal 3a and the second input terminal 3b, respectively. Yes.
- the bypass circuit B includes a first inductor Lc1 magnetically coupled to the first reactor Lr1, and a first bypass capacitor Cb1 connected in series to the first inductor Lc1.
- the bypass circuit B included in the power factor correction circuit 9200 includes a first bypass inductor Le1 between the first inductor Lc1 and the first bypass capacitor Cb1.
- the power factor correction circuits 9100 and 9200 reduce the triangular wave ripple from flowing out to the AC power supply 1 side as normal mode noise.
- the frequency of the ripple component to be canceled can be adjusted as appropriate according to the constant of each electric element provided in the bypass circuit B. For example, it is assumed that the ripple component of the switching frequency fsw of the first switching element Sw1 is canceled out. In this case, the current of the switching frequency fsw flowing through the first bypass capacitor Cb1 only needs to match the current of the switching frequency fsw flowing through the first reactor Lr1. Specifically, the following equation (10) may be satisfied.
- Equation (10) the left side is the frequency of the ripple component to be canceled.
- the switching frequency is fsw.
- Cb is the capacitance of the first bypass capacitor Cb1.
- Lr is the inductance of the first reactor Lr1.
- Lc is the inductance of the first inductor Lc1.
- Le is the inductance of the first bypass inductor Le1. Note that the power factor correction circuit 9100 does not include the first bypass inductor Le1. For this reason, when the bypass circuit B of the power factor correction circuit 9100 is configured, Le may be set to 0.
- k is a coupling coefficient of magnetic coupling between the first reactor Lr1 and the first inductor Lc1.
- the inventor has created the configuration of the present disclosure based on the above knowledge.
- a power supply circuit includes a first input terminal (3a), a second input terminal (3b), a first reactor (Lr1), a second reactor (Lr2), and a first Switching element (Sw1), second switching element (Sw2), third switching element (S1), fourth switching element (S2), first capacitor (C1), and first output terminal (5a), a second output terminal (5b), a control circuit (9), a first inductor (Lc1), a second inductor (Lc2), and a bypass capacitor (Cb),
- the first input terminal (3a) and the first end of the first reactor (Lr1) are connected, the second end of the first reactor (Lr1), and the third switching element (S1).
- the second end of the etching element (S1) and the first output terminal (5a) are connected, and the first input terminal (3a) and the first end of the second reactor (Lr2) are A second end of the second reactor (Lr2) and a first end of the fourth switching element (S2) are connected, and a second end of the fourth switching element (S2) ,
- the first output terminal (5a) is connected, the second input terminal (3b) and the second output terminal (5b) are connected, and the first switching element (Sw1) of the first switching element (Sw1) is connected.
- An end and a first end of the bypass capacitor (Cb) are connected, and the second A first end of an inductor (Lc2) is connected to a path connecting the first input terminal (3a) and the second connection point (4c); a second end of the second inductor (Lc2);
- the first end of the bypass capacitor (Cb) is connected, the second end of the bypass capacitor (Cb) and the second output terminal (5b) are connected, and the first reactor (Lr1).
- the first inductor (Lc1) are magnetically coupled, and the second reactor (Lr2) and the second inductor (Lc2) are magnetically coupled, and the control circuit (9) Performs switching control of the first switching element (Sw1) and the second switching element (Sw2) in an interleaved manner.
- the said aspect further has a 1st bypass inductor (Le1) and a 2nd bypass inductor (Le2), and the said 1st bypass inductor (Le1) is a 1st inductor (Lc1).
- the second bypass inductor (Le2) is provided between the second end and the first end of the bypass capacitor (Cb), and the second bypass inductor (Le2) is connected to the second end of the second inductor (Lc2) and the bypass capacitor (Cb). ) Between the first end and the first end.
- the power supply circuit includes a first input terminal (3a), a second input terminal (3b), a first reactor (Lr1), a second reactor (Lr2), and a second 1 switching element (Sw1), second switching element (Sw2), third switching element (S1), fourth switching element (S2), first capacitor (C1), first An output terminal (5a), a second output terminal (5b), a control circuit (9), a first inductor (Lc1), a second inductor (Lc2), a first bypass capacitor (Cb1), , A second bypass capacitor (Cb2), wherein the first input terminal (3a) and a first end of the first reactor (Lr1) are connected, and the first reactor (Lr1) A second end of the third switch and the third switch The first end of the chucking element (S1) is connected, the second end of the third switching element (S1) and the first output terminal (5a) are connected, and the first input terminal ( 3a) and the first end of the second reactor (Lr2) are connected, and the first input terminal (
- a second end of the switching element (Sw1) and the second output terminal (5b) are connected, and the first end of the second switching element (Sw2) and the second end of the second reactor (Lr2) are connected.
- the second output terminal (5b) is connected, the first end of the first capacitor (C1) and the first output terminal (5a) are connected, and the first capacitor (C1) is connected.
- a first end of (Lc2) is connected to a path connecting the first input terminal (3a) and the second connection point (4c), and a second end of the second inductor (Lc2);
- the first end of the second bypass capacitor (Cb2) is connected, the second end of the second bypass capacitor (Cb2) and the second output terminal (5b) are connected, and the first end
- the reactor (Lr1) and the first inductor (Lc1) are magnetically coupled, and the second reactor (Lr2) and the second inductor (Lc2) are magnetically coupled
- the control circuit (9) includes the first switch. And it said a ring element (Sw1) second switching element (Sw2), may be one which switching control in an interleaved manner.
- the said aspect further has a 1st bypass inductor (Le1) and a 2nd bypass inductor (Le2), and the said 1st bypass inductor (Le1) is a 1st inductor (Lc1).
- the second bypass inductor (Le2) is connected to the second end of the second inductor (Lc2) and the second end It may be provided between the first end of the two bypass capacitors (Cb2).
- the first end of the first inductor (Lc1) and the first input terminal (3a) are connected, the first end of the second inductor (Lc2), The first input terminal (3a) may be connected.
- first end of the first inductor (Lc1) and the first connection point (4a) are connected, and the first end of the second inductor (Lc2) and the second connection point ( 4c) may be connected.
- the 1st current sensor (91) and the 2nd current sensor (92) are further provided,
- the said 1st current sensor (91) is said 1st output terminal (5a).
- the second current sensor (92) detects the current value of the current flowing from the side through the first reactor Lr1 into the first input terminal (3a), and the second output sensor (92a) A current value of a current flowing from the side through the second reactor Lr2 into the first input terminal (3a), and the control circuit (9) detects the first current detected by the first current sensor.
- the first switching element (Sw1) and the second switching element so that the predetermined frequency components included in the current value and the second current value detected by the second current sensor are minimized.
- (Sw2) Ring frequency (fsw) and the duty ratio may be adjusted.
- a first end of the first current sensor (91) is connected to the first input terminal (3a), and a second end of the first current sensor (91) is connected to the first input terminal (3a).
- 1 is connected to the first end of the first reactor (Lr1)
- the first end of the second current sensor (92) is connected to the first input terminal (3a)
- the second current sensor (92) Is connected to the first end of the second reactor (Lr2), and the first current sensor (91) and the second current sensor (92) are respectively connected to the first output. You may detect the electric current value of the electric current which flows into the said 1st input terminal (3a) from the terminal (5a) side.
- the first bypass inductor (Le1) and the second bypass inductor (Le2) are provided, and the first bypass inductor (Le1) includes the first input terminal (3a) and the second input inductor (3a).
- the second bypass inductor (Le2) is the second inductor (Lc2). May be provided between the second end of the second bypass capacitor and the first end of the second bypass capacitor (Cb2).
- the first bypass inductor (Le1) and the second bypass inductor (Le2) are provided, and the first bypass inductor (Le1) includes the first input terminal (3a) and the second input inductor (3a).
- the second bypass inductor (Le2) is connected to the first input terminal (3a).
- FIG. 1 is a circuit diagram showing a schematic configuration of a power factor correction circuit 1000 according to the first embodiment.
- the power factor correction circuit 1000 (an example of a power supply circuit) includes a first input terminal 3a, a second input terminal 3b, a first reactor Lr1, a second reactor Lr2, and a first Switching element Sw1, second switching element Sw2, third switching element S1, fourth switching element S2, first capacitor C1, first output terminal 5a, and second output terminal 5b
- the control circuit 9 and the bypass circuit B are provided.
- the bypass circuit B includes a first inductor Lc1, a first bypass inductor Le1, a first bypass capacitor Cb1, a second inductor Lc2, a second bypass inductor Le2, and a second bypass capacitor Cb2. .
- the first input terminal 3a and the first end of the first reactor Lr1 are connected.
- the second end of the first reactor Lr1 and the first end of the third switching element S1 are connected.
- the second end of the third switching element S1 is connected to the first output terminal 5a.
- the first input terminal 3a and the first end of the second reactor Lr2 are connected.
- the second end of the second reactor Lr2 is connected to the first end of the fourth switching element S2.
- a second end of the fourth switching element S2 is connected to a connection point 4e on a path connecting the second end of the third switching element S1 and the first output terminal 5a. Thereby, the second end of the fourth switching element S2 and the first output terminal 5a are connected.
- 3rd switching element S1 and 4th switching element S2 are comprised by the diode, for example.
- the present invention is not limited to this, and the third switching element S1 and the fourth switching element S2 may be configured by generally known switching elements such as transistors (for example, MOSFET or IGBT).
- the second input terminal 3b and the second output terminal 5b are connected.
- connection point 4a (an example of a first connection point) on a path connecting the first end of the first switching element Sw1, the second end of the first reactor Lr1, and the first end of the third switching element S1.
- the second end of the first switching element Sw1 is connected to the connection point 4b on the path connecting the second input terminal 3b and the second output terminal 5b. Thereby, the second end of the first switching element Sw1 and the second output terminal 5b are connected.
- connection point 4c (an example of a second connection point) on a path connecting the first end of the second switching element Sw2, the second end of the second reactor Lr2, and the first end of the fourth switching element S2.
- the second end of the second switching element Sw2 is connected to the connection point 4d on the path connecting the second input terminal 3b and the second output terminal 5b. Thereby, the second end of the second switching element Sw2 and the second output terminal 5b are connected.
- the first switching element Sw1 and the second switching element Sw2 are configured by generally known switching elements such as transistors (for example, MOSFET or IGBT).
- the first end of the first capacitor C1 is connected to the connection point 4e, and the connection point 4f on the path connecting the second end of the first capacitor C1, the second input terminal 3b and the second output terminal 5b, Are connected. Thereby, the 1st end of the 1st capacitor
- the first end of the first inductor Lc1 is connected to a path connecting the first input terminal 3a and the connection point 4a.
- the first end of the first inductor Lc1 is connected to the first input terminal 3a.
- the second end of the first inductor Lc1 is connected to the first end of the first bypass inductor Le1.
- the second end of the first bypass inductor Le1 is connected to the first end of the first bypass capacitor Cb1. That is, the first bypass inductor Le1 is provided between the second end of the first inductor Lc1 and the first end of the first bypass capacitor Cb1. Accordingly, the second end of the first inductor Lc1 and the first end of the first bypass capacitor Cb1 are connected via the first bypass inductor Le1.
- the first end of the second inductor Lc2 is connected to a path connecting the first input terminal 3a and the connection point 4c.
- the first end of the second inductor Lc2 and the first input terminal 3a are connected.
- the second end of the second inductor Lc2 is connected to the first end of the second bypass inductor Le2.
- the second end of the second bypass inductor Le2 is connected to the first end of the second bypass capacitor Cb2. That is, the second bypass inductor Le2 is provided between the second end of the second inductor Lc2 and the first end of the second bypass capacitor Cb2.
- the second end of the second inductor Lc2 and the first end of the second bypass capacitor Cb2 are connected via the second bypass inductor Le2.
- the first reactor Lr1 and the first inductor Lc1 are magnetically coupled in the direction indicated by the point ⁇ shown in FIG. That is, the second end of the first reactor Lr1 and the second end of the first inductor Lc1 are magnetically coupled so as to have the same polarity.
- the second reactor Lr2 and the second inductor Lc2 are magnetically coupled in the direction indicated by the dot ⁇ shown in FIG. That is, the second end of the second reactor Lr2 and the second end of the second inductor Lc2 are magnetically coupled so as to have the same polarity.
- the control circuit 9 controls the switching of the first switching element Sw1 and the second switching element Sw2 by an interleave method. Thereby, the interleaving operation is performed by the first switching element Sw1, the second switching element Sw2, the third switching element S1, and the fourth switching element S2.
- the control circuit 9 performs switching control of the first switching element Sw1 and the second switching element Sw2 in an interleaved manner. For this reason, it is possible to cancel out frequency components that are odd multiples of the switching frequency fsw out of the triangular wave ripples generated by the switching of the first switching element Sw1 and the second switching element Sw2. Thereby, it is possible to suppress the normal mode noise having a frequency component that is an odd multiple of the switching frequency fsw from propagating to the AC power source 1 or the like via the first input terminal 3a and the second input terminal 3b.
- the voltage across the first bypass capacitor Cb1 is excited by the current flowing through the first reactor Lr1.
- the predetermined frequency component included in the current flowing through the first reactor Lr1 can be supplied from the first bypass capacitor Cb1.
- a component having a frequency twice the switching frequency fsw can be supplied.
- the second reactor Lr2 and the second inductor Lc2 are magnetically coupled. Therefore, as described above, a ripple component having a frequency twice the switching frequency fsw, which is included in the current flowing through at least one of the second reactor Lr2, the second switching element Sw2, and the fourth switching element S2. Can be offset.
- the frequency of the ripple component to be canceled can be adjusted as appropriate according to the constant of each electric element provided in the bypass circuit B. For example, it is assumed that a triangular wave ripple having a frequency 2 fsw that is twice the switching frequency fsw is canceled. In this case, the current component of the frequency 2fsw flowing through the first bypass capacitor Cb1 only needs to coincide with the current component of the frequency 2fsw flowing through the first reactor Lr1. Further, the current component of the frequency 2fsw flowing through the second bypass capacitor Cb2 only needs to coincide with the current component of the frequency 2fsw flowing through the second reactor Lr2. Specifically, the following equation (1) may be satisfied.
- Equation (1) the left side is the frequency of the ripple component to be canceled.
- the frequency is 2 fsw which is twice the switching frequency fsw.
- Cb is the capacitance of the first bypass capacitor Cb1 and the second bypass capacitor Cb2.
- Lr is the inductance of the first reactor Lr1 and the second reactor Lr2.
- Lc is the inductance of the first inductor Lc1 and the second inductor Lc2.
- Le is the inductance of the first bypass inductor Le1 and the second bypass inductor Le2.
- k is a coupling coefficient of the magnetic coupling between the first reactor Lr1 and the first inductor Lc1 and the magnetic coupling between the second reactor Lr2 and the second inductor Lc2.
- the power factor correction circuit 1000 (hereinafter abbreviated as the power factor improvement circuit 1000 that satisfies the expression (1)) has a switching frequency fsw. It is possible to reduce a ripple component having an odd multiple frequency and a ripple component having a frequency twice the switching frequency fsw.
- the calculation result by the circuit simulation of the power supply current in the power factor correction circuit 1000 satisfying the formula (1) is shown in FIG.
- the power supply current in the period from time 5 ms to 5.1 ms is enlarged and shown in FIG.
- the inductance Lr of the first reactor Lr1 and the second reactor Lr2 is set to 200 uH, and the switching frequency fsw is set as in the circuit simulation of the power factor correction circuit 9000 (FIG. 14) of the comparative example described above. It was set to 100 kHz.
- the AC voltage input from the AC power source 1 has a frequency of 50 Hz and an effective voltage value of 200V.
- the DC voltage appearing between the first output terminal 5a and the second output terminal 5b is assumed to be 400V.
- the capacitance Cb of the first bypass capacitor Cb1 and the second bypass capacitor Cb2 was set to 200 nF so as to satisfy the formula (1).
- the inductance Lc of the first inductor Lc1 and the second inductor Lc2 was 2 ⁇ H.
- the inductance Le of the first bypass inductor Le1 and the second bypass inductor Le2 was 20 ⁇ H.
- the coupling coefficient k of the magnetic coupling between the first reactor Lr1 and the first inductor Lc1 and the magnetic coupling between the second reactor Lr2 and the second inductor Lc2 was 0.95.
- the ripple component having a frequency that is an odd multiple of 1 time, 2 times, or 3 times the switching frequency fsw can be reduced. That is, a ripple component having a frequency twice the switching frequency fsw, which is difficult to reduce with an X capacitor having a small capacitance, can be reduced more effectively than the power factor correction circuit 9000 (FIG. 14) of the above-described comparative example. Therefore, as shown in FIG. 2, in the power factor correction circuit 1000, the power source current waveform is superimposed on the noise component superimposed compared to the power source current waveform of the power factor improvement circuit 9000 (FIG. 14) shown in FIG. Becomes smaller. As shown in FIG.
- the power factor improvement circuit 1000 has a ripple component having a frequency twice as high as the switching frequency fsw as compared with the waveform of the power supply current in the power factor improvement circuit 9000 (FIG. 14) shown in FIG. By being reduced, the amplitude of the waveform is reduced.
- the configuration of the first embodiment since the symmetry of the circuit is maintained, it is possible to share each electric element and wiring included in the power factor correction circuit 1000, and the design man-hour can be reduced. Further, the configuration of the first embodiment is based on the power supply current supply path that connects the first input terminal 3a and the first output terminal 5a to the conventional interleaved power factor correction circuit 9000 (FIG. 14). This can be realized by adding a bypass circuit B made of a small electric element without adding an element.
- the first reactor Lr1 is equivalent to the first reactor Lr1.
- the coupling coefficient between the inductor Lc1 and the inductor obtained by synthesizing the first bypass inductor Le1 appears to be small. Therefore, a desired coupling coefficient can be easily obtained by adjusting the inductance of the first bypass inductor Le1 without changing the shape of the core used for magnetic coupling between the first reactor Lr1 and the first inductor Lc1. it can.
- a desired coupling coefficient can be easily obtained by adjusting the inductance of the second bypass inductor Le2 without changing the shape of the core used for magnetic coupling between the second reactor Lr2 and the second inductor Lc2. it can.
- the configuration of the first embodiment is a configuration in which the first end of the first inductor Lc1 is connected to the connection point 4a, and the first end of the second inductor Lc2 is connected to the connection point 4c (hereinafter, referred to as “the first end”). This is more advantageous than the first comparative configuration in the following points.
- the first comparative configuration corresponds to the configuration (FIG. 4) of Modification 1 of Embodiment 1 described later.
- the first end of the first inductor Lc1 is connected to the first input terminal 3a, whereas in the first comparison configuration, the first end of the first inductor Lc1 is It is connected to the connection point 4a that is closer to the first output terminal 5a than the reactor Lr1.
- the rate of change of the current flowing from the first reactor Lr1 to the first switching element Sw1 and the third switching element S1 is larger than that of the configuration of the first embodiment. Further, the rate of change increases as the first inductor Lc1 decreases. Therefore, in the first comparison configuration, if the first inductor Lc1 becomes too small, the duty ratio of the first switching element Sw1 may not be in accordance with the control. In the first comparison configuration, as the first inductor Lc1 is reduced, the current flowing through the first inductor Lc1 is larger than that in the configuration of the first embodiment.
- the configuration of the first embodiment is more advantageous than the first comparative configuration in terms of downsizing the first inductor Lc1.
- the configuration of the first embodiment is more advantageous than the first comparative configuration in terms of downsizing the second inductor Lc2.
- FIG. 4 is a circuit diagram showing a schematic configuration of power factor correction circuit 1100 in Modification 1 of Embodiment 1.
- the power factor correction circuit 1100 unlike the power factor improvement circuit 1000 (FIG. 1), the first end of the first inductor Lc1 and the connection point 4a are connected. Further, the first end of the second inductor Lc2 and the connection point 4c are connected.
- This configuration (configuration of the first modification of the first embodiment) is more advantageous than the configuration of the first embodiment (FIG. 1) in the following points.
- the first end of the first inductor Lc1 is connected to the connection point 4a that is closer to the first output terminal 5a than the first reactor Lr1.
- the connection point 4a is connected to the first end of the first switching element Sw1.
- the first end of the first inductor Lc1 is connected to the first input terminal 3a without passing through the first reactor Lr1.
- the current flowing into the first reactor Lr1 includes a ripple component generated by the switching of the first switching element Sw1.
- a part of the ripple component generated by the switching of the first switching element Sw1 is canceled out on the first output terminal 5a side with respect to the first reactor Lr1. That is, in this configuration, the triangular ripple included in the current flowing into first reactor Lr1 is reduced as compared with the configuration of the first embodiment.
- the iron loss derived from the hysteresis characteristics of the magnetic core used in the first reactor Lr1 is more relaxed than in the configuration of the first embodiment.
- the iron loss derived from the hysteresis characteristics of the magnetic core used for the second reactor Lr2 is more relaxed than the configuration of the first embodiment. In these respects, this configuration is more advantageous than the configuration of the first embodiment.
- FIG. 5 is a circuit diagram showing a schematic configuration of power factor correction circuit 1200 in Modification 2 of Embodiment 1.
- FIG. 5 is a circuit diagram showing a schematic configuration of power factor correction circuit 1200 in Modification 2 of Embodiment 1.
- the power factor improvement circuit 1200 does not include the first bypass inductor Le1 and the second bypass inductor Le2.
- the ripple component having an odd multiple of the switching frequency fsw and a frequency twice the switching frequency fsw is transmitted as normal mode noise via the first input terminal 3a and the second input terminal 3b. Can be reduced.
- the power factor correction circuit 1100 (FIG. 4) according to the first modification of the first embodiment does not include the first bypass inductor Le1 and the second bypass inductor Le2 as in the power factor improvement circuit 1200. It may be configured.
- FIG. 6 is a circuit diagram showing a schematic configuration of a power factor correction circuit 1300 according to the third modification of the first embodiment.
- the power factor improvement circuit 1300 further includes a first current sensor 91 and a second current sensor 92.
- the first end of the first current sensor 91 is connected to the first input terminal 3a, and the second end of the first current sensor 91 is connected to the first end of the first reactor Lr1. Accordingly, the first current sensor 91 detects the current value of the current flowing from the first output terminal 5a side through the first reactor Lr1 into the first input terminal 3a, and detects the detected current value (hereinafter referred to as the first current sensor 91). Are output to the control circuit 9.
- the first end of the second current sensor 92 is connected to the first input terminal 3a, and the second end of the second current sensor 92 is connected to the first end of the second reactor Lr2.
- the second current sensor 92 detects the current value of the current flowing from the first output terminal 5a side through the second reactor Lr2 into the first input terminal 3a, and detects the detected current value (hereinafter, the second current sensor 92).
- the control circuit 9 The first end of the second current sensor 92 is connected to the first input terminal 3a, and the second end of the second current sensor 92 is connected to the first end of the second reactor Lr2.
- the control circuit 9 is configured so that predetermined frequency components included in the first current value detected by the first current sensor and the second current value detected by the second current sensor are minimized.
- the switching frequency fsw and the duty ratio of the first switching element Sw1 and the second switching element Sw2 are adjusted.
- the adjustment of the switching frequency fsw and the duty ratio may be appropriately realized by a known method.
- the predetermined frequency may be determined as a frequency represented by the product of the switching frequency fsw and the number of switching elements that are controlled to be switched by the control circuit 9 in an interleaved manner.
- the predetermined frequency is 2 of the switching frequency fsw. What is necessary is just to set to the frequency 2fsw of double.
- the control circuit 9 has a frequency component that is twice the switching frequency fsw included in the first current value detected by the first current sensor and the second current value detected by the second current sensor. What is necessary is just to adjust the switching frequency fsw and duty ratio of 1st switching element Sw1 and 2nd switching element Sw2, so that it may become the minimum, respectively.
- the first current sensor 91 and the second current sensor 92 detect the current value of the current flowing from the first output terminal 5a side to the first input terminal 3a, respectively.
- the control circuit 9 sets the switching frequency fsw and the duty ratio of the first switching element Sw1 and the second switching element Sw2 so that the predetermined frequency components included in the detected current value are minimized. Adjusted.
- the power factor correction circuit 1100 (FIG. 4), the power factor improvement circuit 1200 (FIG. 5), and the power factor improvement circuit 1200 (FIG. 5) described in the second modification of the first embodiment are replaced with the first bypass inductor. Also in the power factor correction circuit that does not include Le1 and the second bypass inductor Le2, similarly to the power factor correction circuit 1300, the first current sensor 91 and the second current sensor 92 are further provided. You may make it prepare. Then, the control circuit 9 of each power factor correction circuit has the first switching element Sw1 and the second switching element so that the predetermined frequency components included in the first current value and the second current value are minimized. The switching frequency fsw and the duty ratio of the switching element Sw2 may be adjusted.
- the first end of the first current sensor 91 is connected to the second input terminal 3b, the second end of the first current sensor 91 is connected to the second end of the first bypass capacitor Cb1, and the second end
- the first end of the current sensor 92 may be connected to the second input terminal 3b, and the second end of the second current sensor 92 may be connected to the second end of the second bypass capacitor Cb2.
- the predetermined frequency components included in the first current value detected by the first current sensor 91 and the second current value detected by the second current sensor 92 are maximized by the control circuit 9.
- the switching frequency fsw and the duty ratio of the first switching element Sw1 and the second switching element Sw2 may be adjusted so that
- the first end of the first current sensor 91 is connected to the connection point 4b, the second end of the first current sensor 91 is connected to the second end of the first switching element SW1, and the second current sensor
- the first end of 92 may be connected to the connection point 4d, and the second end of the second current sensor 92 may be connected to the second end of the second switching element Sw2.
- the control circuit 9 makes the predetermined frequency component included in the first current value detected by the first current sensor 91 and the second current value detected by the second current sensor 92 equal.
- the switching frequency fsw and the duty ratio of the first switching element Sw1 and the second switching element Sw2 may be adjusted.
- the first current sensor 91 and the second current sensor 92 may detect a current that may flow into the second input terminal 3b from the second output terminal 5b side.
- the control is performed.
- the noise current can be minimized.
- the control circuit 9 performs so-called frequency spread control, and the triangular wave ripple that is an even multiple of four times or more the switching frequency fsw is also reduced. Good.
- FIG. 7 is an explanatory diagram of the improvement points of the power factor correction circuit 1000 according to the first embodiment. As shown in FIG. 7, for example, in the power factor correction circuit 1000 according to the first embodiment, a current path indicated by a thick line is formed.
- the resonance frequency of the bypass circuit B determined by the constant of each electric element is close to the switching frequency fsw.
- a resonance current having a large current value may flow in the bypass circuit B.
- the inductance Lr of the first reactor Lr1 and the second reactor Lr2 is 200 uH.
- the inductance Lc of the first inductor Lc1 and the second inductor Lc2 is 2 uH
- the inductance Le of the first bypass inductor Le1 and the second bypass inductor Le2 is 20 uH
- the capacitance Cb of one bypass capacitor Cb1 and the second bypass capacitor Cb2 is set to 200 nF.
- the coupling coefficient between the first reactor Lr1 and the first inductor Lc1 and the coupling coefficient between the second reactor Lr2 and the second inductor Lc2 are set to 0.95.
- the resonance frequency freso of the bypass circuit B is 76 kHz.
- a resonance current having a large current value (for example, 10 A or more) may flow through the bypass circuit B.
- a large current rating is required for each electric element constituting the bypass circuit B, and the bypass circuit B needs to be constituted by a large electric element. That is, in the power factor correction circuit 1000 according to the first embodiment, there is room for improvement to reduce the size of the bypass circuit B.
- the current may loop in the bypass circuit B, as in the power factor correction circuit 1000. There was room.
- the inventor can determine whether or not the constant of each electrical element of the bypass circuit B can be determined so that the resonance frequency freso of the bypass circuit B does not become a frequency close to the switching frequency fsw without changing the circuit configuration. Study was carried out.
- the switching frequency fsw can be expressed by the following formula (3) obtained by modifying the formula (1).
- Equation (2) Equation (2) and Equation (3)
- Equation (4) is established according to the magnitude relationship of the denominator on the right side of each.
- Equation (4) it has been found that the constants of the electric elements of the bypass circuit B cannot be determined so that the resonance frequency freso of the bypass circuit B is twice or more the switching frequency fsw.
- the inventor determines whether or not the constant of each electric element of the bypass circuit B can be determined so that the resonance frequency freso of the bypass circuit B is equal to or less than half of the switching frequency fsw. investigated.
- Equation (5) can be transformed into the following equation (6)
- equation (6) can be transformed into the following equation (7).
- the inductance Lr is the inductance of the first reactor Lr1 and the second reactor Lr2, and the first reactor Lr1 and the second reactor Lr2 are power sources that connect the first input terminal 3a and the first output terminal 5a. It is arranged on the current supply path. For this reason, when increasing the inductance Lr, it is necessary to configure the first reactor Lr1 and the second reactor Lr2 with large-sized parts.
- the resonance frequency freso of the bypass circuit B is reduced to half or less of the switching frequency fsw by reducing the inductance Le.
- the inductance Le is reduced and the constants of the electric elements of the other bypass circuits B satisfy the formula (1).
- the capacitance Cb is the capacitance of the first bypass capacitor Cb1 and the second bypass capacitor Cb2. For this reason, when the capacitance Cb is increased, it is necessary to configure the first bypass capacitor Cb1 and the second bypass capacitor Cb2 with large-sized parts.
- each power factor improvement circuit must be enlarged. I had to.
- the present inventor has come to create a configuration of a second embodiment described later and a modification thereof.
- FIG. 8 is a circuit diagram showing a schematic configuration of power factor correction circuit 2000 according to the second embodiment.
- the power factor improvement circuit 2000 (an example of a power supply circuit) is different from the power factor improvement circuit 1000 shown in FIG.
- the bypass circuit B of the power factor correction circuit 2000 includes a first inductor Lc1, a first bypass inductor Le1, a second inductor Lc2, a second bypass inductor Le2, and a bypass capacitor Cb3.
- the second end of the first inductor Lc1 and the first end of the first bypass inductor Le1 are connected.
- the second end of the first bypass inductor Le1 is connected to the first end of the bypass capacitor Cb3. That is, the first bypass inductor Le1 is provided between the second end of the first inductor Lc1 and the first end of the bypass capacitor Cb3. Accordingly, the second end of the first inductor Lc1 and the first end of the bypass capacitor Cb3 are connected via the first bypass inductor Le1.
- the second end of the second inductor Lc2 is connected to the first end of the second bypass inductor Le2.
- the second end of the second bypass inductor Le2 is connected to the first end of the bypass capacitor Cb3. That is, the second bypass inductor Le2 is provided between the second end of the second inductor Lc2 and the first end of the bypass capacitor Cb3. Accordingly, the second end of the second inductor Lc2 and the first end of the bypass capacitor Cb3 are connected via the second bypass inductor Le2.
- the frequency of the ripple component to be canceled can be adjusted as appropriate according to the constants of the electric elements included in the bypass circuit B. For example, it is assumed that a ripple component having a frequency 2 fsw that is twice the switching frequency fsw is canceled.
- the current having the frequency 2fsw flowing through the bypass capacitor Cb3 may be equal to the sum of the current component having the frequency 2fsw flowing through the first reactor Lr1 and the current component having the frequency 2fsw flowing through the second reactor Lr2. Specifically, the following equation (9) may be satisfied.
- the left side is the frequency of the ripple component to be canceled.
- the frequency is 2 fsw which is twice the switching frequency fsw.
- Cb is the capacitance of the bypass capacitor Cb3.
- Lr is the inductance of the first reactor Lr1 and the second reactor Lr2.
- Lc is the inductance of the first inductor Lc1 and the second inductor Lc2.
- Le is the inductance of the first bypass inductor Le1 and the second bypass inductor Le2.
- k is a coupling coefficient of the magnetic coupling between the first reactor Lr1 and the first inductor Lc1 and the magnetic coupling between the second reactor Lr2 and the second inductor Lc2.
- the power factor correction circuit 2000 (hereinafter abbreviated as the power factor improvement circuit 2000 that satisfies the formula (9)) has a switching frequency fsw. It is possible to reduce a ripple component having an odd multiple frequency and a ripple component having a frequency twice the switching frequency fsw.
- FIG. 9 shows a calculation result by circuit simulation of the power supply current in the power factor correction circuit 2000 that satisfies Equation (9).
- the power supply current in the period from time 5 ms to 5.1 ms is enlarged and shown in FIG.
- the inductance Lr of the first reactor Lr1 and the second reactor Lr2 is set to 200 uH, and the switching frequency fsw is set as in the circuit simulation of the power factor correction circuit 9000 (FIG. 14) of the comparative example described above. It was set to 100 kHz.
- the AC voltage input from the AC power source 1 has a frequency of 50 Hz and an effective voltage value of 200V.
- the DC voltage appearing between the first output terminal 5a and the second output terminal 5b is assumed to be 400V.
- the capacitance Cb of the bypass capacitor Cb3 was set to 400 nF so as to satisfy the equation (9).
- the inductance Lc of the first inductor Lc1 and the second inductor Lc2 was 2 ⁇ H.
- the inductance Le of the first bypass inductor Le1 and the second bypass inductor Le2 was 20 ⁇ H.
- the coupling coefficient k of the magnetic coupling between the first reactor Lr1 and the first inductor Lc1 and the magnetic coupling between the second reactor Lr2 and the second inductor Lc2 was 0.95.
- the ripple component having a frequency that is an odd multiple of 1 time, 2 times, or 3 times the switching frequency fsw can be reduced. That is, a ripple component having a frequency twice the switching frequency fsw, which is difficult to reduce with an X capacitor having a small capacitance, can be reduced more effectively than the power factor correction circuit 9000 (FIG. 14) of the above-described comparative example. For this reason, as shown in FIG. 9, in the power factor improvement circuit 2000, the power source current waveform is superimposed on the noise component superimposed compared to the power source current waveform of the power factor improvement circuit 9000 (FIG. 14) shown in FIG. Becomes smaller. Further, as shown in FIG.
- the power factor improvement circuit 2000 has a ripple component having a frequency twice as high as the switching frequency fsw as compared with the waveform of the power supply current in the power factor improvement circuit 9000 (FIG. 14) shown in FIG. By being reduced, the amplitude of the waveform is reduced.
- the first input terminal 3a is connected to the first end of the first inductor Lc1 and the first end of the second inductor Lc2, and the first end of the bypass capacitor Cb3 is the first end.
- the second ends of the inductor Lc1 and the second inductor Lc2 are connected, and the second end of the bypass capacitor Cb3 is connected to the second output terminal 5b.
- the first inductor Lc1, the bypass capacitor Cb3, and the second inductor Lc2 can be configured with small components having a small rated current, and the power supply circuit can be miniaturized.
- the configuration of the second embodiment has one fewer bypass capacitors Cb3 provided in the bypass circuit B than the configurations of the first embodiment and its modifications.
- the bypass circuit B can be configured in a smaller size and at a lower cost than the configurations of the first embodiment and its modification.
- FIG. 11 is a circuit diagram showing a schematic configuration of power factor correction circuit 2100 in Modification 1 of Embodiment 1.
- the power factor improvement circuit 2100 differs from the power factor improvement circuit 2000 (FIG. 8) in the same manner as the power factor improvement circuit 1100 (FIG. 4) of the first modification of the first embodiment.
- the first end of one inductor Lc1 is connected to the connection point 4a. Further, the first end of the second inductor Lc2 and the connection point 4c are connected.
- FIG. 12 is a circuit diagram showing a schematic configuration of a power factor correction circuit 2200 according to the second modification of the second embodiment.
- the power factor improvement circuit 2200 is different from the power factor improvement circuit 2000 (FIG. 8), and is similar to the power factor improvement circuit 1200 (FIG. 5) of the second modification of the first embodiment. In this configuration, the first bypass inductor Le1 and the second bypass inductor Le2 are not provided.
- a frequency component that is an odd multiple of the switching frequency fsw and a ripple component having a predetermined frequency are transmitted as normal mode noise via the first input terminal 3a and the second input terminal 3b.
- the outflow can be reduced.
- the power factor correction circuit 2100 (FIG. 11) according to the first modification of the second embodiment also does not include the first bypass inductor Le1 and the second bypass inductor Le2, as with the power factor improvement circuit 2200. It may be configured.
- FIG. 13 is a circuit diagram showing a schematic configuration of a power factor correction circuit 2300 according to the third modification of the second embodiment.
- the power factor improvement circuit 2300 is different from the power factor improvement circuit 2000 (FIG. 8), and is similar to the power factor improvement circuit 1300 (FIG. 6) of the third modification of the first embodiment.
- the control circuit 9 further includes a first current value detected by the first current sensor and a second current detected by the second current sensor. The switching frequency fsw and the duty ratio of the first switching element Sw1 and the second switching element Sw2 are adjusted so that the predetermined frequency components included in the values are minimized.
- the power factor improvement circuit 2100 (FIG. 11), the power factor improvement circuit 2200 (FIG. 12), and the power factor improvement circuit 2200 (FIG. 12) described in the second modification of the second embodiment include the first bypass inductor. Also in the power factor correction circuit that does not include Le1 and the second bypass inductor Le2, similarly to the power factor correction circuit 2300, the first current sensor 91 and the second current sensor 92 are further provided. You may make it prepare. Then, the control circuit 9 of each power factor correction circuit has the first switching element Sw1 and the second switching element so that the predetermined frequency components included in the first current value and the second current value are minimized. The switching frequency fsw and the duty ratio of the switching element Sw2 may be adjusted.
- the first end of the first current sensor 91 is connected to the second end of the first bypass inductor Le1, the second end of the first current sensor 91 is connected to the first end of the bypass capacitor Cb3,
- the first end of the second current sensor 92 may be connected to the second end of the second bypass inductor Le2, and the second end of the second current sensor 92 may be connected to the first end of the bypass capacitor Cb3.
- the first bypass inductor Le1 and the second bypass inductor Le2 are not provided, the first end of the first current sensor 91 is connected to the second end of the first inductor Lc1, and the second The first end of the current sensor 92 may be connected to the second end of the second inductor Lc2.
- the predetermined frequency components included in the first current value detected by the first current sensor 91 and the second current value detected by the second current sensor 92 are maximized by the control circuit 9.
- the switching frequency fsw and the duty ratio of the first switching element Sw1 and the second switching element Sw2 may be adjusted so that
- the first end of the first current sensor 91 is connected to the connection point 4b
- the second end of the first current sensor 91 is connected to the second end of the first switching element Sw1
- the second current sensor The first end of 92 may be connected to the connection point 4d
- the second end of the second current sensor 92 may be connected to the second end of the second switching element Sw2.
- the control circuit 9 makes the predetermined frequency component included in the first current value detected by the first current sensor 91 and the second current value detected by the second current sensor 92 equal.
- the switching frequency fsw and the duty ratio of the first switching element Sw1 and the second switching element Sw2 may be adjusted.
- the first current sensor 91 and the second current sensor 92 may detect a current that may flow into the second input terminal 3b from the second output terminal 5b side.
- the control is performed.
- the noise current can be minimized.
- FIG. 19 is a circuit diagram showing a schematic configuration of a power factor correction circuit 2400 according to the fourth modification of the second embodiment.
- the power factor improvement circuit 2400 is different from the power factor improvement circuit 2000 (FIG. 8) in that the first bypass inductor Le1 connects the first input terminal 3a and the first connection point 4a. And the first end of the first inductor Lc1.
- the first bypass inductor Le1 is provided between the first end of the first reactor Lr1 and the first end of the first inductor Lc1, and bypasses the second end of the first inductor Lc1.
- the first end of the capacitor Cb3 is connected.
- the power factor correction circuit 2100 (FIG. 11) is connected to the first inductor Lc1 through the path connecting the first input terminal 3a and the first connection point 4a to the first bypass inductor Le1 as in the power factor improvement circuit 2400.
- the first end may be modified so as to be provided.
- FIG. 20 is a circuit diagram showing a schematic configuration of power factor correction circuit 2500 according to Modification 5 of Embodiment 2.
- FIG. 20 is a circuit diagram showing a schematic configuration of power factor correction circuit 2500 according to Modification 5 of Embodiment 2.
- the power factor improvement circuit 2500 is different from the power factor improvement circuit 2000 (FIG. 8) and the power factor improvement circuit 2400 (FIG. 19), and the first bypass inductor Le1 is connected to the first input terminal 3a. And the first connection point 4a and the first end of the first inductor Lc1, and the second bypass inductor Le2 connects the first input terminal 3a and the first connection point 4a. And the first end of the second inductor Lc2.
- the first bypass inductor Le1 is provided between the first end of the first reactor Lr1 and the first end of the first inductor Lc1, and bypasses the second end of the first inductor Lc1.
- the first end of the capacitor Cb3 is connected.
- the second bypass inductor Le2 is provided between the first end of the second reactor Lr2 and the first end of the second inductor Lc2, and the second end of the second inductor Lc2 and the bypass capacitor Cb3. Are connected to the first end.
- the power factor improvement circuit 2100 (FIG. 11) is connected to the first inductor Lc1 through the path connecting the first input terminal 3a and the first connection point 4a to the first bypass inductor Le1 as in the power factor improvement circuit 2500.
- the second bypass inductor Le2 is provided between the path connecting the first input terminal 3a and the first connection point 4a and the first end of the second inductor Lc2. It may be modified and configured.
- FIG. 21 is a circuit diagram showing a schematic configuration of a power factor correction circuit 2600 in Modification 6 of Embodiment 2.
- the power factor improvement circuit 2600 is different from the power factor improvement circuit 2000 (FIG. 8) of the second embodiment and the power factor improvement circuit 2100 (FIG. 11) of the first modification of the second embodiment.
- the first end of the first inductor Lc1 and the first input terminal 3a are connected, and the first end of the second inductor Lc2 and the connection point 4c are connected.
- the power factor correction circuit 2600 is connected to the first inductor Lc1 through a path connecting the first input terminal 3a and the first connection point 4a to the first bypass inductor Le1 as in the power factor improvement circuit 2400 (FIG. 19).
- the first end may be modified so as to be provided.
- the power factor improving circuit 2600 is connected to the path connecting the first input terminal 3a and the first connection point 4a to the first inductor Lc1 as in the power factor improving circuit 2500 (FIG. 20).
- the second bypass inductor Le2 is provided between the path connecting the first input terminal 3a and the first connection point 4a and the first end of the second inductor Lc2. It may be modified and configured.
- the power factor improvement circuit 2400 (FIG. 19), the power factor improvement circuit 2500 (FIG. 20), and the power factor improvement circuit 2600 (FIG. 21), and the modified configurations of these power factor improvement circuits described above.
- a first current sensor 91 and a second current sensor 92 may be further provided.
- the control circuit 9 of each power factor correction circuit has the first switching element Sw1 and the second switching element so that the predetermined frequency components included in the first current value and the second current value are minimized.
- the switching frequency fsw and the duty ratio of the switching element Sw2 may be adjusted.
- the first end of the first current sensor 91 is connected to the second end of the first bypass inductor Le1, the second end of the first current sensor 91 is connected to the first end of the bypass capacitor Cb3,
- the first end of the second current sensor 92 may be connected to the second end of the second bypass inductor Le2, and the second end of the second current sensor 92 may be connected to the first end of the bypass capacitor Cb3.
- the first bypass inductor Le1 and the second bypass inductor Le2 are not provided, the first end of the first current sensor 91 is connected to the second end of the first inductor Lc1, and the second The first end of the current sensor 92 may be connected to the second end of the second inductor Lc2.
- the predetermined frequency components included in the first current value detected by the first current sensor 91 and the second current value detected by the second current sensor 92 are maximized by the control circuit 9.
- the switching frequency fsw and the duty ratio of the first switching element Sw1 and the second switching element Sw2 may be adjusted so that
- the first end of the first current sensor 91 is connected to the connection point 4b
- the second end of the first current sensor 91 is connected to the second end of the first switching element Sw1
- the second current sensor The first end of 92 may be connected to the connection point 4d
- the second end of the second current sensor 92 may be connected to the second end of the second switching element Sw2.
- the control circuit 9 makes the predetermined frequency component included in the first current value detected by the first current sensor 91 and the second current value detected by the second current sensor 92 equal.
- the switching frequency fsw and the duty ratio of the first switching element Sw1 and the second switching element Sw2 may be adjusted.
- the control circuit 9 performs so-called frequency spread control, and the triangular wave ripple that is an even multiple of four times or more of the switching frequency fsw is also reduced. Good.
- the rectifying unit 10 is configured by a diode bridge including four diodes.
- the configuration is not limited thereto, and a configuration such as a bridgeless method or a totem pole method may be used.
- a DC power source instead of the AC power source 1 and the rectifying unit 10, a DC power source may be connected to the first input terminal 3a and the second input terminal 3b to configure a chopper circuit.
- connection between two elements is not only a direct connection but also an electrical connection and It may mean a connection in which another element (for example, a wiring, a resistance element, or the like that does not impair the function of the embodiment) is interposed between the two elements.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Abstract
第1のインダクタの第1端が、第1入力端子と第1接続点とをつなぐ経路に接続され、第1のインダクタの第2端とバイパスコンデンサの第1端とが接続され、第2のインダクタの第1端が、第1入力端子と第2接続点とをつなぐ経路に接続され、第2のインダクタの第2端とバイパスコンデンサの第1端とが接続され、バイパスコンデンサの第2端と第2出力端子とが接続され、第1のリアクトルと第1のインダクタとは磁気結合しており、第2のリアクトルと第2のインダクタとは磁気結合しており、制御回路は、第1及び第2のスイッチング素子をインターリーブ方式でスイッチング制御する電源回路。
Description
本開示は、所定の電圧及び電流を生成する電源回路に関する。
特許文献1には、インターリーブ方式でスイッチング制御を行うことにより、ノイズとなるリプル成分を低減させる電源装置が開示されている。
しかし、従来技術においては、スイッチング周波数の偶数倍のノイズの更なる低減が望まれる。
本開示の一様態における電源回路は、第1入力端子(3a)と、第2入力端子(3b)と、第1のリアクトル(Lr1)と、第2のリアクトル(Lr2)と、第1のスイッチング素子(Sw1)と、第2のスイッチング素子(Sw2)と、第3のスイッチング素子(S1)と、第4のスイッチング素子(S2)と、第1のコンデンサ(C1)と、第1出力端子(5a)と、第2出力端子(5b)と、制御回路(9)と、第1のインダクタ(Lc1)と、第2のインダクタ(Lc2)と、バイパスコンデンサ(Cb3)と、を備え、前記第1入力端子(3a)と、前記第1のリアクトル(Lr1)の第1端と、が接続され、前記第1のリアクトル(Lr1)の第2端と、前記第3のスイッチング素子(S1)の第1端とが、接続され、前記第3のスイッチング素子(S1)の第2端と、前記第1出力端子(5a)とが、接続され、前記第1入力端子(3a)と、前記第2のリアクトル(Lr2)の第1端とが、接続され、前記第2のリアクトル(Lr2)の第2端と、前記第4のスイッチング素子(S2)の第1端とが、接続され、前記第4のスイッチング素子(S2)の第2端と、前記第1出力端子(5a)とが、接続され、前記第2入力端子(3b)と、前記第2出力端子(5b)とが、接続され、前記第1のスイッチング素子(Sw1)の第1端と、前記第1のリアクトル(Lr1)の第2端と前記第3のスイッチング素子(S1)の第1端とをつなぐ経路上の第1接続点(4a)とが、接続され、前記第1のスイッチング素子(Sw1)の第2端と、前記第2出力端子(5b)とが、接続され、前記第2のスイッチング素子(Sw2)の第1端と、前記第2のリアクトル(Lr2)の第2端と前記第4のスイッチング素子(S2)の第1端とをつなぐ経路上の第2接続点(4c)とが、接続され、前記第2のスイッチング素子(Sw2)の第2端と、前記第2出力端子(5b)とが、接続され、前記第1のコンデンサ(C1)の第1端と、前記第1出力端子(5a)とが、接続され、前記第1のコンデンサ(C1)の第2端と、前記第2出力端子(5b)とが、接続され、前記第1のインダクタ(Lc1)の第1端が、前記第1入力端子(3a)と前記第1接続点(4a)とをつなぐ経路に、接続され、前記第1のインダクタ(Lc1)の第2端と、前記バイパスコンデンサ(Cb3)の第1端とが、接続され、前記第2のインダクタ(Lc2)の第1端が、前記第1入力端子(3a)と前記第2接続点(4c)とをつなぐ経路に、接続され、前記第2のインダクタ(Lc2)の第2端と、前記バイパスコンデンサ(Cb3)の第1端とが、接続され、前記バイパスコンデンサ(Cb3)の第2端と、前記第2出力端子(5b)とが、接続され、前記第1のリアクトル(Lr1)と前記第1のインダクタ(Lc1)とは、磁気結合しており、前記第2のリアクトル(Lr2)と前記第2のインダクタ(Lc2)とは、磁気結合しており、前記制御回路(9)は、前記第1のスイッチング素子(Sw1)と前記第2のスイッチング素子(Sw2)とを、インターリーブ方式でスイッチング制御する。
本開示の他の一様態における電源回路は、第1入力端子(3a)と、第2入力端子(3b)と、第1のリアクトル(Lr1)と、第2のリアクトル(Lr2)と、第1のスイッチング素子(Sw1)と、第2のスイッチング素子(Sw2)と、第3のスイッチング素子(S1)と、第4のスイッチング素子(S2)と、第1のコンデンサ(C1)と、第1出力端子(5a)と、第2出力端子(5b)と、制御回路(9)と、第1のインダクタ(Lc1)と、第2のインダクタ(Lc2)と、第1のバイパスコンデンサ(Cb1)と、第2のバイパスコンデンサ(Cb2)と、を備え、前記第1入力端子(3a)と、前記第1のリアクトル(Lr1)の第1端と、が接続され、前記第1のリアクトル(Lr1)の第2端と、前記第3のスイッチング素子(S1)の第1端とが、接続され、前記第3のスイッチング素子(S1)の第2端と、前記第1出力端子(5a)とが、接続され、前記第1入力端子(3a)と、前記第2のリアクトル(Lr2)の第1端とが、接続され、前記第2のリアクトル(Lr2)の第2端と、前記第4のスイッチング素子(S2)の第1端とが、接続され、前記第4のスイッチング素子(S2)の第2端と、前記第1出力端子(5a)とが、接続され、前記第2入力端子(3b)と、前記第2出力端子(5b)とが、接続され、前記第1のスイッチング素子(Sw1)の第1端と、前記第1のリアクトル(Lr1)の第2端と前記第3のスイッチング素子(S1)の第1端とをつなぐ経路上の第1接続点(4a)とが、接続され、前記第1のスイッチング素子(Sw1)の第2端と、前記第2出力端子(5b)とが、接続され、前記第2のスイッチング素子(Sw2)の第1端と、前記第2のリアクトル(Lr2)の第2端と前記第4のスイッチング素子(S2)の第1端とをつなぐ経路上の第2接続点(4c)とが、接続され、前記第2のスイッチング素子(Sw2)の第2端と、前記第2出力端子(5b)とが、接続され、前記第1のコンデンサ(C1)の第1端と、前記第1出力端子(5a)とが、接続され、前記第1のコンデンサ(C1)の第2端と、前記第2出力端子(5b)とが、接続され、前記第1のインダクタ(Lc1)の第1端が、前記第1入力端子(3a)と前記第1接続点(4a)とをつなぐ経路に、接続され、前記第1のインダクタ(Lc1)の第2端と、前記第1のバイパスコンデンサ(Cb1)の第1端とが、接続され、前記第1のバイパスコンデンサ(Cb1)の第2端と、前記第2出力端子(5b)とが、接続され、前記第2のインダクタ(Lc2)の第1端が、前記第1入力端子(3a)と前記第2接続点(4c)とをつなぐ経路に、接続され、前記第2のインダクタ(Lc2)の第2端と、前記第2のバイパスコンデンサ(Cb2)の第1端とが、接続され、前記第2のバイパスコンデンサ(Cb2)の第2端と、前記第2出力端子(5b)とが、接続され、前記第1のリアクトル(Lr1)と前記第1のインダクタ(Lc1)とは、磁気結合しており、前記第2のリアクトル(Lr2)と前記第2のインダクタ(Lc2)とは、磁気結合しており、前記制御回路(9)は、前記第1のスイッチング素子(Sw1)と前記第2のスイッチング素子(Sw2)とを、インターリーブ方式でスイッチング制御する。
本開示によれば、スイッチング周波数の偶数倍のノイズを更に低減することができる。
(本開示の基礎となった知見)
まず、本開示の基礎となった知見について説明する。図14は、インターリーブ方式でスイッチング制御を行う比較例の力率改善回路9000の概略構成を示す回路図である。従来から、上記特許文献1に開示の電源装置と同様に、インターリーブ方式でスイッチング制御を行う図14に示すような力率改善回路9000が知られている。
まず、本開示の基礎となった知見について説明する。図14は、インターリーブ方式でスイッチング制御を行う比較例の力率改善回路9000の概略構成を示す回路図である。従来から、上記特許文献1に開示の電源装置と同様に、インターリーブ方式でスイッチング制御を行う図14に示すような力率改善回路9000が知られている。
具体的には、力率改善回路9000において、整流部10の第1入力端2aと整流部10の第2入力端2bとの間には、交流電源1からの交流電圧が入力される。入力された交流電圧は、整流部10によって整流された後、第1入力端子3aと第2入力端子3bとの間に直流電圧として出力される。
第1のスイッチング素子Sw1及び第2のスイッチング素子Sw2は、制御回路9によってインターリーブ方式でスイッチング制御される。具体的には、当該スイッチング制御において、第1のスイッチング素子Sw1及び第2のスイッチング素子Sw2は、互いに180度位相が異なるようにして、同一のスイッチング周波数(以降、スイッチング周波数fswと記載する)でオンオフされる。
第3のスイッチング素子S1は、第1のスイッチング素子Sw1がオンのときにオフになり、第1のスイッチング素子Sw1がオフのときにオンになる。同様に、第4のスイッチング素子S2は、第2のスイッチング素子Sw2がオンのときにオフになり、第2のスイッチング素子Sw2がオフのときにオンにされる。以降、制御回路9のインターリーブ方式のスイッチング制御時における第1及び第2のスイッチング素子Sw1、Sw2の動作をインターリーブ動作と記載する。
第1のスイッチング素子Sw1がオンのとき、第1のリアクトルLr1に電流エネルギーが蓄積される。第3のスイッチング素子S1がオンのときに、第1のリアクトルLr1から第1のコンデンサC1にエネルギーが伝達される。一方、第2のスイッチング素子Sw2がオンのとき、第2のリアクトルLr2に電流エネルギーが蓄積される。第4のスイッチング素子S2がオンのときに、第2のリアクトルLr2から第1のコンデンサC1にエネルギーが伝達される。これらの結果、力率改善回路9000の第1出力端子5aと第2出力端子5bとの間には直流電圧が現れる。
第1のリアクトルLr1及び第2のリアクトルLr2は、電流エネルギーの蓄積と放出を繰り返す。このため、第1のリアクトルLr1及び第2のリアクトルLr2を流れる電流は、大きな三角波状リプルを有する波形となる。この三角波状リプルがノイズとして、例えば、交流電源1等に伝搬する。
ノイズは、その伝搬特性からノーマルモードノイズとコモンモードノイズとに分類される。ノーマルモードノイズとは、電力線の間を回るノイズである。コモンモードノイズとは、複数の電力線上を同相に伝搬し、中性線を帰路として逆相に伝搬するノイズである。三角波状リプルは、ノーマルモードノイズとして伝搬する。
力率改善回路9000における電源電流の回路シミュレーションによる計算結果を図15に示す。また、図15に示す電源電流のうち、時間5msから5.1msまでの期間における電源電流を拡大表示して、図16に示す。
尚、当該回路シミュレーションにおいて、第1のリアクトルLr1及び第2のリアクトルLr2のインダクタンスは、200uHとした。XコンデンサC2のキャパシタンスは、400nFとした。スイッチング周波数fswは、100kHzとした。交流電源1から入力される交流電圧は、周波数が50Hzであり、電圧実効値が200Vであるとした。また、第1出力端子5aと第2出力端子5bとの間に現れる直流電圧は、400Vであるとした。
力率改善回路9000では、発生した三角波状リプルに含まれる周波数成分のうち、スイッチング周波数fswの奇数倍(1倍、3倍、・・・)の周波数成分はインターリーブ動作により相殺される。一方、力率改善回路9000では、スイッチング周波数fswの偶数倍(2倍、4倍、・・・)の周波数成分は相殺されないため、図15及び図16に示すように、電源電流の波形はノイズが重畳された正弦波となる。
また、電源に伝搬するノイズを抑制するために、電源1と整流回路10の間にノイズフィルタ回路が用いられる場合がある。これにより、回路が大型化する虞がある。また、ノイズフィルタ回路は、回路レイアウト上の都合から、力率改善回路9000とは別の基板に配置される場合がある。この場合、ノーマルモードノイズが伝搬する物理的範囲が大きくなる虞がある。その結果、回路制御に用いられる検出回路などにノイズが流入し、回路の誤動作が引き起こされる危険性が高まる。また、ノイズが伝搬する経路において、ノーマルモードノイズがコモンモードノイズに変換されると、伝搬経路が複雑化され、ノイズ対策が難化する。
一方、従来から、図17及び図18に示すように、インターリーブ方式でスイッチング制御を行わず、バイパス回路Bによって、スイッチング周波数fswのノーマルモードノイズを低減する力率改善回路9100、9200が知られている。図17は、図14に示す力率改善回路9000とは別の比較例である力率改善回路9100の概略構成を示す回路図である。図18は、図14及び図17に示す力率改善回路9000、9100とは別の比較例である力率改善回路9200の概略構成を示す回路図である。
具体的には、図17及び図18に示すように、力率改善回路9100、9200は、両端が其々第1入力端子3aと第2入力端子3bとに接続されたバイパス回路Bを備えている。バイパス回路Bは、第1のリアクトルLr1と磁気結合された第1のインダクタLc1と、第1のインダクタLc1に直列に接続された第1のバイパスコンデンサCb1と、を備える。尚、力率改善回路9200(図18)が備えるバイパス回路Bは、第1のインダクタLc1と第1のバイパスコンデンサCb1との間に、第1のバイパスインダクタLe1を備える。
力率改善回路9100、9200では、第1のリアクトルLr1と第1のインダクタLc1とが磁気結合されているので、第1のリアクトルLr1を流れる電流によって、バイパスコンデンサCb1の端子間電圧が励振される。これにより、第1のリアクトルLr1を流れる電流に含まれるリプル成分の一部が、バイパス回路Bから供給される。
その結果、第1のリアクトルLr1と第1のスイッチング素子Sw1と第3のスイッチング素子S1とのうちの少なくとも1つに流れる電流に含まれるリプル成分の一部が、バイパス回路Bから供給される電流によって相殺される。このようにして、力率改善回路9100、9200では、前記三角波状リプルが、ノーマルモードノイズとして交流電源1側に流出することを低減する。
尚、相殺するリプル成分の周波数は、バイパス回路Bが備える各電気素子の定数によって適宜調整できる。例えば、第1のスイッチング素子Sw1のスイッチング周波数fswのリプル成分を相殺するとする。この場合、第1のバイパスコンデンサCb1に流れるスイッチング周波数fswの電流が、第1のリアクトルLr1に流れるスイッチング周波数fswの電流と一致すればよい。具体的には、以下の式(10)を満たせばよい。
式(10)において、左辺は、相殺するリプル成分の周波数である。本具体例では、スイッチング周波数fswである。Cbは、第1のバイパスコンデンサCb1のキャパシタンスである。Lrは、第1のリアクトルLr1のインダクタンスである。Lcは、第1のインダクタLc1のインダクタンスである。Leは、第1のバイパスインダクタLe1のインダクタンスである。尚、力率改善回路9100は、第1のバイパスインダクタLe1を備えていない。このため、力率改善回路9100のバイパス回路Bを構成する場合、Leは0とすればよい。kは、第1のリアクトルLr1と第1のインダクタLc1との磁気結合の結合係数である。
つまり、力率改善回路9100、9200では、式(10)を満たす電気素子を用いてバイパス回路Bを構成した場合、スイッチング周波数fswのノイズを低減できるが、他の周波数のノイズを十分に低減することができない。
本発明者は、以上の知見に基づき、本開示の構成を創作するに至った。
(課題への対応)
本開示の一態様に係る電源回路は、第1入力端子(3a)と、第2入力端子(3b)と、第1のリアクトル(Lr1)と、第2のリアクトル(Lr2)と、第1のスイッチング素子(Sw1)と、第2のスイッチング素子(Sw2)と、第3のスイッチング素子(S1)と、第4のスイッチング素子(S2)と、第1のコンデンサ(C1)と、第1出力端子(5a)と、第2出力端子(5b)と、制御回路(9)と、第1のインダクタ(Lc1)と、第2のインダクタ(Lc2)と、バイパスコンデンサ(Cb)と、を備え、前記第1入力端子(3a)と、前記第1のリアクトル(Lr1)の第1端と、が接続され、前記第1のリアクトル(Lr1)の第2端と、前記第3のスイッチング素子(S1)の第1端とが、接続され、前記第3のスイッチング素子(S1)の第2端と、前記第1出力端子(5a)とが、接続され、前記第1入力端子(3a)と、前記第2のリアクトル(Lr2)の第1端とが、接続され、前記第2のリアクトル(Lr2)の第2端と、前記第4のスイッチング素子(S2)の第1端とが、接続され、前記第4のスイッチング素子(S2)の第2端と、前記第1出力端子(5a)とが、接続され、前記第2入力端子(3b)と、前記第2出力端子(5b)とが、接続され、前記第1のスイッチング素子(Sw1)の第1端と、前記第1のリアクトル(Lr1)の第2端と前記第3のスイッチング素子(S1)の第1端とをつなぐ経路上の第1接続点(4a)とが、接続され、前記第1のスイッチング素子(Sw1)の第2端と、前記第2出力端子(5b)とが、接続され、前記第2のスイッチング素子(Sw2)の第1端と、前記第2のリアクトル(Lr2)の第2端と前記第4のスイッチング素子(S2)の第1端とをつなぐ経路上の第2接続点(4c)とが、接続され、前記第2のスイッチング素子(Sw2)の第2端と、前記第2出力端子(5b)とが、接続され、前記第1のコンデンサ(C1)の第1端と、前記第1出力端子(5a)とが、接続され、前記第1のコンデンサ(C1)の第2端と、前記第2出力端子(5b)とが、接続され、前記第1のインダクタ(Lc1)の第1端が、前記第1入力端子(3a)と前記第1接続点(4a)とをつなぐ経路に、接続され、前記第1のインダクタ(Lc1)の第2端と、前記バイパスコンデンサ(Cb)の第1端とが、接続され、前記第2のインダクタ(Lc2)の第1端が、前記第1入力端子(3a)と前記第2接続点(4c)とをつなぐ経路に、接続され、前記第2のインダクタ(Lc2)の第2端と、前記バイパスコンデンサ(Cb)の第1端とが、接続され、前記バイパスコンデンサ(Cb)の第2端と、前記第2出力端子(5b)とが、接続され、前記第1のリアクトル(Lr1)と前記第1のインダクタ(Lc1)とは、磁気結合しており、前記第2のリアクトル(Lr2)と前記第2のインダクタ(Lc2)とは、磁気結合しており、前記制御回路(9)は、前記第1のスイッチング素子(Sw1)と前記第2のスイッチング素子(Sw2)とを、インターリーブ方式でスイッチング制御する。
本開示の一態様に係る電源回路は、第1入力端子(3a)と、第2入力端子(3b)と、第1のリアクトル(Lr1)と、第2のリアクトル(Lr2)と、第1のスイッチング素子(Sw1)と、第2のスイッチング素子(Sw2)と、第3のスイッチング素子(S1)と、第4のスイッチング素子(S2)と、第1のコンデンサ(C1)と、第1出力端子(5a)と、第2出力端子(5b)と、制御回路(9)と、第1のインダクタ(Lc1)と、第2のインダクタ(Lc2)と、バイパスコンデンサ(Cb)と、を備え、前記第1入力端子(3a)と、前記第1のリアクトル(Lr1)の第1端と、が接続され、前記第1のリアクトル(Lr1)の第2端と、前記第3のスイッチング素子(S1)の第1端とが、接続され、前記第3のスイッチング素子(S1)の第2端と、前記第1出力端子(5a)とが、接続され、前記第1入力端子(3a)と、前記第2のリアクトル(Lr2)の第1端とが、接続され、前記第2のリアクトル(Lr2)の第2端と、前記第4のスイッチング素子(S2)の第1端とが、接続され、前記第4のスイッチング素子(S2)の第2端と、前記第1出力端子(5a)とが、接続され、前記第2入力端子(3b)と、前記第2出力端子(5b)とが、接続され、前記第1のスイッチング素子(Sw1)の第1端と、前記第1のリアクトル(Lr1)の第2端と前記第3のスイッチング素子(S1)の第1端とをつなぐ経路上の第1接続点(4a)とが、接続され、前記第1のスイッチング素子(Sw1)の第2端と、前記第2出力端子(5b)とが、接続され、前記第2のスイッチング素子(Sw2)の第1端と、前記第2のリアクトル(Lr2)の第2端と前記第4のスイッチング素子(S2)の第1端とをつなぐ経路上の第2接続点(4c)とが、接続され、前記第2のスイッチング素子(Sw2)の第2端と、前記第2出力端子(5b)とが、接続され、前記第1のコンデンサ(C1)の第1端と、前記第1出力端子(5a)とが、接続され、前記第1のコンデンサ(C1)の第2端と、前記第2出力端子(5b)とが、接続され、前記第1のインダクタ(Lc1)の第1端が、前記第1入力端子(3a)と前記第1接続点(4a)とをつなぐ経路に、接続され、前記第1のインダクタ(Lc1)の第2端と、前記バイパスコンデンサ(Cb)の第1端とが、接続され、前記第2のインダクタ(Lc2)の第1端が、前記第1入力端子(3a)と前記第2接続点(4c)とをつなぐ経路に、接続され、前記第2のインダクタ(Lc2)の第2端と、前記バイパスコンデンサ(Cb)の第1端とが、接続され、前記バイパスコンデンサ(Cb)の第2端と、前記第2出力端子(5b)とが、接続され、前記第1のリアクトル(Lr1)と前記第1のインダクタ(Lc1)とは、磁気結合しており、前記第2のリアクトル(Lr2)と前記第2のインダクタ(Lc2)とは、磁気結合しており、前記制御回路(9)は、前記第1のスイッチング素子(Sw1)と前記第2のスイッチング素子(Sw2)とを、インターリーブ方式でスイッチング制御する。
また、上記態様において、第1のバイパスインダクタ(Le1)と、第2のバイパスインダクタ(Le2)と、を更に備え、前記第1のバイパスインダクタ(Le1)は、前記第1のインダクタ(Lc1)の第2端と前記バイパスコンデンサ(Cb)の第1端との間に設けられ、前記第2のバイパスインダクタ(Le2)は、前記第2のインダクタ(Lc2)の第2端と前記バイパスコンデンサ(Cb)の第1端との間に設けられていてもよい。
または、本開示の一態様に係る電源回路は、第1入力端子(3a)と、第2入力端子(3b)と、第1のリアクトル(Lr1)と、第2のリアクトル(Lr2)と、第1のスイッチング素子(Sw1)と、第2のスイッチング素子(Sw2)と、第3のスイッチング素子(S1)と、第4のスイッチング素子(S2)と、第1のコンデンサ(C1)と、第1出力端子(5a)と、第2出力端子(5b)と、制御回路(9)と、第1のインダクタ(Lc1)と、第2のインダクタ(Lc2)と、第1のバイパスコンデンサ(Cb1)と、第2のバイパスコンデンサ(Cb2)と、を備え、前記第1入力端子(3a)と、前記第1のリアクトル(Lr1)の第1端と、が接続され、前記第1のリアクトル(Lr1)の第2端と、前記第3のスイッチング素子(S1)の第1端とが、接続され、前記第3のスイッチング素子(S1)の第2端と、前記第1出力端子(5a)とが、接続され、前記第1入力端子(3a)と、前記第2のリアクトル(Lr2)の第1端とが、接続され、前記第2のリアクトル(Lr2)の第2端と、前記第4のスイッチング素子(S2)の第1端とが、接続され、前記第4のスイッチング素子(S2)の第2端と、前記第1出力端子(5a)とが、接続され、前記第2入力端子(3b)と、前記第2出力端子(5b)とが、接続され、前記第1のスイッチング素子(Sw1)の第1端と、前記第1のリアクトル(Lr1)の第2端と前記第3のスイッチング素子(S1)の第1端とをつなぐ経路上の第1接続点(4a)とが、接続され、前記第1のスイッチング素子(Sw1)の第2端と、前記第2出力端子(5b)とが、接続され、前記第2のスイッチング素子(Sw2)の第1端と、前記第2のリアクトル(Lr2)の第2端と前記第4のスイッチング素子(S2)の第1端とをつなぐ経路上の第2接続点(4c)とが、接続され、前記第2のスイッチング素子(Sw2)の第2端と、前記第2出力端子(5b)とが、接続され、前記第1のコンデンサ(C1)の第1端と、前記第1出力端子(5a)とが、接続され、前記第1のコンデンサ(C1)の第2端と、前記第2出力端子(5b)とが、接続され、前記第1のインダクタ(Lc1)の第1端が、前記第1入力端子(3a)と前記第1接続点(4a)とをつなぐ経路に、接続され、前記第1のインダクタ(Lc1)の第2端と、前記第1のバイパスコンデンサ(Cb1)の第1端とが、接続され、前記第1のバイパスコンデンサ(Cb1)の第2端と、前記第2出力端子(5b)とが、接続され、前記第2のインダクタ(Lc2)の第1端が、前記第1入力端子(3a)と前記第2接続点(4c)とをつなぐ経路に、接続され、前記第2のインダクタ(Lc2)の第2端と、前記第2のバイパスコンデンサ(Cb2)の第1端とが、接続され、前記第2のバイパスコンデンサ(Cb2)の第2端と、前記第2出力端子(5b)とが、接続され、前記第1のリアクトル(Lr1)と前記第1のインダクタ(Lc1)とは、磁気結合しており、前記第2のリアクトル(Lr2)と前記第2のインダクタ(Lc2)とは、磁気結合しており、前記制御回路(9)は、前記第1のスイッチング素子(Sw1)と前記第2のスイッチング素子(Sw2)とを、インターリーブ方式でスイッチング制御するものであってもよい。
また、上記態様において、第1のバイパスインダクタ(Le1)と、第2のバイパスインダクタ(Le2)と、を更に備え、前記第1のバイパスインダクタ(Le1)は、前記第1のインダクタ(Lc1)の第2端と前記第1のバイパスコンデンサ(Cb1)の第1端との間に設けられ、前記第2のバイパスインダクタ(Le2)は、前記第2のインダクタ(Lc2)の第2端と前記第2のバイパスコンデンサ(Cb2)の第1端との間に設けられていてもよい。
また、上記全態様において、前記第1のインダクタ(Lc1)の第1端と、前記第1入力端子(3a)とが、接続され、前記第2のインダクタ(Lc2)の第1端と、前記第1入力端子(3a)とが、接続されてもよい。
または、前記第1のインダクタ(Lc1)の第1端と、前記第1接続点(4a)とが、接続され、前記第2のインダクタ(Lc2)の第1端と、前記第2接続点(4c)とが、接続されてもよい。
また、上記全態様において、第1の電流センサ(91)と、第2の電流センサ(92)と、を更に備え、前記第1の電流センサ(91)は、前記第1出力端子(5a)側から前記第1のリアクトルLr1を通って前記第1入力端子(3a)へ流れ込む電流の電流値を検出し、且つ、前記第2の電流センサ(92)は、前記第1出力端子(5a)側から前記第2のリアクトルLr2を通って前記第1入力端子(3a)へ流れ込む電流の電流値を検出し、前記制御回路(9)は、前記第1の電流センサによって検出された第1の電流値及び前記第2の電流センサによって検出された第2の電流値に含まれる所定の周波数成分が其々最小となるように、前記第1のスイッチング素子(Sw1)及び前記第2のスイッチング素子(Sw2)のスイッチング周波数(fsw)及びデューティ比を調整してもよい。
また、上記態様において、前記第1の電流センサ(91)の第1端は、前記第1入力端子(3a)と接続され、前記第1の電流センサ(91)の第2端は、前記第1のリアクトル(Lr1)の第1端と接続され、前記第2の電流センサ(92)の第1端は、前記第1入力端子(3a)と接続され、前記第2の電流センサ(92)の第2端は、前記第2のリアクトル(Lr2)の第1端と接続され、前記第1の電流センサ(91)及び前記第2の電流センサ(92)は、其々、前記第1出力端子(5a)側から前記第1入力端子(3a)に流れ込む電流の電流値を検出してもよい。
また、上記態様において、第1のバイパスインダクタ(Le1)と、第2のバイパスインダクタ(Le2)と、を備え、前記第1のバイパスインダクタ(Le1)は、前記第1入力端子(3a)と前記第1接続点(4a)とをつなぐ経路と前記第1のインダクタ(Lc1)の第1端との間に設けられ、前記第2のバイパスインダクタ(Le2)は、前記第2のインダクタ(Lc2)の第2端と前記第2のバイパスコンデンサ(Cb2)の第1端との間に設けられていてもよい。
また、上記態様において、第1のバイパスインダクタ(Le1)と、第2のバイパスインダクタ(Le2)と、を備え、前記第1のバイパスインダクタ(Le1)は、前記第1入力端子(3a)と前記第1接続点(4a)とをつなぐ経路と前記第1のインダクタ(Lc1)の第1端との間に設けられ、前記第2のバイパスインダクタ(Le2)は、前記第1入力端子(3a)と前記第1接続点(4a)とをつなぐ経路と前記第2のインダクタ(Lc2)の第1端との間に設けられていてもよい。
尚、以下で説明する実施形態は、いずれも本開示の一具体例を示すものである。以下の実施形態で示される数値、形状、構成要素などは、一例であり、本開示を限定する主旨ではない。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、全ての実施形態において、各々の内容を組み合わせることもできる。
(実施の形態1)
以下、本開示の実施の形態1について説明する。尚、上述の構成要素と同構成の構成要素については同じ符号を付し、適宜重複する説明を省略する。図1は、実施の形態1における力率改善回路1000の概略構成を示す回路図である。
以下、本開示の実施の形態1について説明する。尚、上述の構成要素と同構成の構成要素については同じ符号を付し、適宜重複する説明を省略する。図1は、実施の形態1における力率改善回路1000の概略構成を示す回路図である。
図1に示すように、力率改善回路1000(電源回路の一例)は、第1入力端子3aと、第2入力端子3bと、第1のリアクトルLr1と、第2のリアクトルLr2と、第1のスイッチング素子Sw1と、第2のスイッチング素子Sw2と、第3のスイッチング素子S1と、第4のスイッチング素子S2と、第1のコンデンサC1と、第1出力端子5aと、第2出力端子5bと、制御回路9と、バイパス回路Bと、を備える。バイパス回路Bは、第1のインダクタLc1と、第1のバイパスインダクタLe1と、第1のバイパスコンデンサCb1と、第2のインダクタLc2と、第2のバイパスインダクタLe2と、第2のバイパスコンデンサCb2と、を備える。
力率改善回路1000では、第1入力端子3aと、第1のリアクトルLr1の第1端と、が接続される。第1のリアクトルLr1の第2端と、第3のスイッチング素子S1の第1端とが、接続される。第3のスイッチング素子S1の第2端と、第1出力端子5aとが、接続される。
第1入力端子3aと、第2のリアクトルLr2の第1端とが、接続される。第2のリアクトルLr2の第2端と、第4のスイッチング素子S2の第1端とが、接続される。第4のスイッチング素子S2の第2端と、第3のスイッチング素子S1の第2端と第1出力端子5aとをつなぐ経路上の接続点4eとが、接続される。これにより、第4のスイッチング素子S2の第2端と、第1出力端子5aとが、接続される。
第3のスイッチング素子S1及び第4のスイッチング素子S2は、例えば、ダイオードで構成される。ただし、これに限らず、第3のスイッチング素子S1及び第4のスイッチング素子S2は、トランジスタ(例えば、MOSFETまたはIGBTなど)等、一般に公知のスイッチング素子で構成してもよい。
また、力率改善回路1000では、第2入力端子3bと、第2出力端子5bとが、接続される。
第1のスイッチング素子Sw1の第1端と、第1のリアクトルLr1の第2端と第3のスイッチング素子S1の第1端とをつなぐ経路上の接続点4a(第1接続点の一例)とが、接続される。第1のスイッチング素子Sw1の第2端と、第2入力端子3bと第2出力端子5bとをつなぐ経路上の接続点4bとが、接続される。これにより、第1のスイッチング素子Sw1の第2端と、第2出力端子5bとが、接続される。
第2のスイッチング素子Sw2の第1端と、第2のリアクトルLr2の第2端と第4のスイッチング素子S2の第1端とをつなぐ経路上の接続点4c(第2接続点の一例)とが、接続される。第2のスイッチング素子Sw2の第2端と、第2入力端子3bと第2出力端子5bとをつなぐ経路上の接続点4dとが、接続される。これにより、第2のスイッチング素子Sw2の第2端と、第2出力端子5bとが、接続される。
第1のスイッチング素子Sw1及び第2のスイッチング素子Sw2は、例えば、トランジスタ(例えば、MOSFETまたはIGBTなど)等、一般に公知のスイッチング素子で構成される。
第1のコンデンサC1の第1端と接続点4eとが接続され、第1のコンデンサC1の第2端と、第2入力端子3bと第2出力端子5bとをつなぐ経路上の接続点4fとが、接続される。これにより、第1のコンデンサC1の第1端と、第1出力端子5aとが、接続され、第1のコンデンサC1の第2端と、第2出力端子5bとが、接続される。
第1のインダクタLc1の第1端が、第1入力端子3aと接続点4aとをつなぐ経路に、接続される。実施の形態1では、第1のインダクタLc1の第1端と、第1入力端子3aとが、接続される。
第1のインダクタLc1の第2端と、第1のバイパスインダクタLe1の第1端と、が接続される。第1のバイパスインダクタLe1の第2端と、第1のバイパスコンデンサCb1の第1端とが、接続される。つまり、第1のバイパスインダクタLe1は、第1のインダクタLc1の第2端と第1のバイパスコンデンサCb1の第1端との間に設けられている。これにより、第1のインダクタLc1の第2端と、第1のバイパスコンデンサCb1の第1端とが、第1のバイパスインダクタLe1を介して接続される。
第2のインダクタLc2の第1端が、第1入力端子3aと接続点4cとをつなぐ経路に、接続される。実施の形態1では、第2のインダクタLc2の第1端と、第1入力端子3aとが、接続される。
第2のインダクタLc2の第2端と、第2のバイパスインダクタLe2の第1端と、が接続される。第2のバイパスインダクタLe2の第2端と、第2のバイパスコンデンサCb2の第1端とが、接続される。つまり、第2のバイパスインダクタLe2は、第2のインダクタLc2の第2端と第2のバイパスコンデンサCb2の第1端との間に設けられている。これにより、第2のインダクタLc2の第2端と、第2のバイパスコンデンサCb2の第1端とが、第2のバイパスインダクタLe2を介して接続される。
第1のリアクトルLr1と第1のインダクタLc1とは、図1に記された点●が示す向きに、磁気結合している。つまり、第1のリアクトルLr1の第2端と、第1のインダクタLc1の第2端とが、同極性となるように磁気結合している。第2のリアクトルLr2と第2のインダクタLc2とは、図1に記された点●が示す向きに、磁気結合している。つまり、第2のリアクトルLr2の第2端と、第2のインダクタLc2の第2端とが、同極性となるように磁気結合している。
制御回路9は、第1のスイッチング素子Sw1及び第2のスイッチング素子Sw2をインターリーブ方式でスイッチング制御する。これにより、第1のスイッチング素子Sw1、第2のスイッチング素子Sw2、第3のスイッチング素子S1及び第4のスイッチング素子S2によって、インターリーブ動作が行われる。
実施の形態1の構成によれば、制御回路9によって、第1のスイッチング素子Sw1と第2のスイッチング素子Sw2とが、インターリーブ方式でスイッチング制御される。このため、第1のスイッチング素子Sw1及び第2のスイッチング素子Sw2のスイッチングに伴い発生する三角波状リプルのうち、スイッチング周波数fswの奇数倍の周波数成分を相殺できる。これにより、スイッチング周波数fswの奇数倍の周波数成分のノーマルモードノイズが、第1入力端子3a及び第2入力端子3bを介して交流電源1等に伝搬することを抑制できる。
また、第1のリアクトルLr1と第1のインダクタLc1とが磁気結合されているので、第1のリアクトルLr1を流れる電流によって、第1のバイパスコンデンサCb1の端子間電圧が励振される。このため、第1のリアクトルLr1を流れる電流に含まれる、所定の周波数成分を、第1のバイパスコンデンサCb1から供給させることができる。例えば、スイッチング周波数fswの2倍周波数の成分を供給することができる。これにより、第1のリアクトルLr1と第1のスイッチング素子Sw1と第3のスイッチング素子S1とのうちの少なくとも1つに流れる電流に含まれる、スイッチング周波数fswの2倍周波数のリプル成分を相殺できる。
また、第2のリアクトルLr2と第2のインダクタLc2とが磁気結合されている。このため、上記と同様、第2のリアクトルLr2と第2のスイッチング素子Sw2と第4のスイッチング素子S2とのうちの少なくとも1つに流れる電流に含まれる、スイッチング周波数fswの2倍周波数のリプル成分を相殺することができる。
よって、実施の形態1の構成によれば、スイッチング周波数fswの奇数倍の周波数だけでなく、更に、例えばスイッチング周波数fswの2倍周波数のリプル成分が、ノーマルモードノイズとして、第1入力端子3a及び第2入力端子3bを介して流出することを低減できる。このため、従来のインターリーブ方式でスイッチング制御を行う力率改善回路9000(図14)と比べて、ノーマルモードノイズを更に低減することができる。
尚、相殺するリプル成分の周波数は、バイパス回路Bが備える各電気素子の定数によって適宜調整できる。例えば、スイッチング周波数fswの2倍の周波数2fswの三角波状リプルを相殺するとする。この場合、第1のバイパスコンデンサCb1に流れる周波数2fswの電流成分が、第1のリアクトルLr1に流れる周波数2fswの電流成分と一致すればよい。また、第2のバイパスコンデンサCb2に流れる周波数2fswの電流成分が、第2のリアクトルLr2に流れる周波数2fswの電流成分と一致すればよい。具体的には、以下の式(1)を満たせばよい。
式(1)において、左辺は、相殺するリプル成分の周波数である。本具体例では、スイッチング周波数fswの2倍の周波数2fswである。Cbは、第1のバイパスコンデンサCb1及び第2のバイパスコンデンサCb2のキャパシタンスである。Lrは、第1のリアクトルLr1及び第2のリアクトルLr2のインダクタンスである。Lcは、第1のインダクタLc1及び第2のインダクタLc2のインダクタンスである。Leは、第1のバイパスインダクタLe1及び第2のバイパスインダクタLe2のインダクタンスである。kは、第1のリアクトルLr1と第1のインダクタLc1との磁気結合及び第2のリアクトルLr2と第2のインダクタLc2との磁気結合の結合係数である。
つまり、式(1)を満たす電気素子を用いてバイパス回路Bを構成した場合、力率改善回路1000(以降、式(1)を満たす力率改善回路1000と略記する)では、スイッチング周波数fswの奇数倍の周波数のリプル成分と、スイッチング周波数fswの2倍の周波数のリプル成分と、を低減できる。
式(1)を満たす力率改善回路1000における電源電流の回路シミュレーションによる計算結果を図2に示す。また、図2に示す電源電流のうち、時間5msから5.1msまでの期間における電源電流を拡大表示して、図3に示す。
尚、当該回路シミュレーションでは、上述した比較例の力率改善回路9000(図14)の回路シミュレーションと同様に、第1のリアクトルLr1及び第2のリアクトルLr2のインダクタンスLrを200uHとし、スイッチング周波数fswを100kHzとした。また、交流電源1から入力される交流電圧は、周波数が50Hzであり、電圧実効値が200Vであるとした。また、第1出力端子5aと第2出力端子5bとの間に現れる直流電圧は、400Vであるとした。
そして、式(1)を満たすように、第1のバイパスコンデンサCb1及び第2のバイパスコンデンサCb2のキャパシタンスCbは、200nFとした。第1のインダクタLc1及び第2のインダクタLc2のインダクタンスLcは、2μHとした。第1のバイパスインダクタLe1及び第2のバイパスインダクタLe2のインダクタンスLeは、20μHとした。第1のリアクトルLr1と第1のインダクタLc1との磁気結合及び第2のリアクトルLr2と第2のインダクタLc2との磁気結合の結合係数kは、0.95とした。
式(1)を満たす力率改善回路1000では、スイッチング周波数fswの1倍、2倍及び3倍以上の奇数倍の周波数のリプル成分を低減できる。つまり、容量の小さいXコンデンサでは低減することが難しい、スイッチング周波数fswの2倍の周波数のリプル成分を、上述の比較例の力率改善回路9000(図14)よりも効果的に低減できる。このため、図2に示すように、力率改善回路1000では、電源電流の波形は、図15に示す力率改善回路9000(図14)の電源電流の波形と比べて、重畳されるノイズ成分が小さくなる。また、図3に示すように、力率改善回路1000では、図15に示す力率改善回路9000(図14)における電源電流の波形と比べて、スイッチング周波数fswの2倍の周波数のリプル成分が低減されたことにより、波形の振幅は小さくなる。
また、実施の形態1の構成によれば、回路の対称性が維持されているので、力率改善回路1000に備える各電気素子や配線の共通化が可能となり、設計工数が削減できる。また、実施の形態1の構成は、従来のインターリーブ方式の力率改善回路9000(図14)に対し、第1入力端子3aと第1出力端子5aとをつなぐ電源電流の供給経路上に、電気素子を追加することなく、小型の電気素子からなるバイパス回路Bを追加するだけで実現することができる。
また、実施の形態1の構成によれば、第1のリアクトルLr1と第1のインダクタLc1との磁気結合の結合係数が1に近くても、等価的に、第1のリアクトルLr1と、第1のインダクタLc1及び第1のバイパスインダクタLe1を合成したインダクタと、の間の結合係数が小さく見える。このため、第1のリアクトルLr1と第1のインダクタLc1との磁気結合に用いるコアの形状を変えることなく、第1のバイパスインダクタLe1のインダクタンスの調整によって、所望の結合係数を容易に得ることができる。同様に、第2のリアクトルLr2と第2のインダクタLc2との磁気結合に用いるコアの形状を変えることなく、第2のバイパスインダクタLe2のインダクタンスの調整によって、所望の結合係数を容易に得ることができる。
これにより、所望の結合係数を得るために、EIコアやEEコア等の分岐磁路を有する大型のコアを用いることを回避できる。その結果、回路を小型化することができる。
また、実施の形態1の構成は、第1のインダクタLc1の第1端が接続点4aと接続され、且つ、第2のインダクタLc2の第1端が接続点4cと接続される構成(以降、第1の比較構成と記載する)よりも、以下の点で有利である。尚、第1の比較構成は、後述する実施の形態1の変形例1の構成(図4)に相当する。
実施の形態1の構成では、第1のインダクタLc1の第1端が第1入力端子3aと接続されるのに対し、第1の比較構成では、第1のインダクタLc1の第1端が、第1のリアクトルLr1よりも第1出力端子5a側にある接続点4aと接続される。
このため、第1の比較構成では、第1のリアクトルLr1から、第1のスイッチング素子Sw1及び第3のスイッチング素子S1へ流れる電流の変化率が、実施の形態1の構成よりも大きくなる。また、当該変化率は、第1のインダクタLc1が小さくなるほど大きくなる。したがって、第1の比較構成では、第1のインダクタLc1が小さくなり過ぎると、第1のスイッチング素子Sw1のデューティ比が制御通りにならない虞がある。また、第1の比較構成では、第1のインダクタLc1を小さくするにつれて、実施の形態1の構成よりも第1のインダクタLc1に流れる電流が大きくなる。
つまり、実施の形態1の構成では、第1のインダクタLc1として、第1の比較構成よりも小さい電流定格のインダクタを使用できる。よって、実施の形態1の構成は、第1のインダクタLc1を小型化する観点で、第1の比較構成よりも有利である。これと同様に、実施の形態1の構成は、第2のインダクタLc2を小型化する観点で、第1の比較構成よりも有利である。
(実施の形態1の変形例1)
以下、実施の形態1の変形例1について説明する。上述と重複する説明は、適宜省略する。図4は、実施の形態1の変形例1における力率改善回路1100の概略構成を示す回路図である。図4に示すように、力率改善回路1100では、力率改善回路1000(図1)とは異なり、第1のインダクタLc1の第1端と、接続点4aとが、接続される。また、第2のインダクタLc2の第1端と、接続点4cとが、接続される。
以下、実施の形態1の変形例1について説明する。上述と重複する説明は、適宜省略する。図4は、実施の形態1の変形例1における力率改善回路1100の概略構成を示す回路図である。図4に示すように、力率改善回路1100では、力率改善回路1000(図1)とは異なり、第1のインダクタLc1の第1端と、接続点4aとが、接続される。また、第2のインダクタLc2の第1端と、接続点4cとが、接続される。
本構成(実施の形態1の変形例1の構成)は、実施の形態1の構成(図1)よりも、以下の点で有利である。
本構成では、第1のインダクタLc1の第1端が、第1のリアクトルLr1よりも第1出力端子5a側にある接続点4aと接続される。接続点4aは、第1のスイッチング素子Sw1の第1端と接続される。これに対し、実施の形態1の構成(図1)では、第1のインダクタLc1の第1端が、第1のリアクトルLr1を介さずに、第1入力端子3aと接続される。
このため、実施の形態1の構成(図1)では、第1のリアクトルLr1に流れ込む電流には、第1スイッチング素子Sw1のスイッチングにより生じたリプル成分が含まれる。これに対し、本構成では、第1スイッチング素子Sw1のスイッチングにより生じたリプル成分の一部は、第1のリアクトルLr1よりも第1出力端子5a側で相殺される。つまり、本構成では、第1のリアクトルLr1に流れ込む電流に含まれる三角波状リプルが、実施の形態1の構成よりも低減される。
したがって、本構成では、第1のリアクトルLr1に用いる磁性体コアが有するヒステリシス特性に由来する鉄損が、実施の形態1の構成よりも緩和される。これと同様に、第2のリアクトルLr2に用いる磁性体コアが有するヒステリシス特性に由来する鉄損が、実施の形態1の構成よりも緩和される。これらの点で、本構成は、実施の形態1の構成よりも有利である。
(実施の形態1の変形例2)
以下、実施の形態1の変形例2について説明する。上述と重複する説明は、適宜省略する。図5は、実施の形態1の変形例2における力率改善回路1200の概略構成を示す回路図である。
以下、実施の形態1の変形例2について説明する。上述と重複する説明は、適宜省略する。図5は、実施の形態1の変形例2における力率改善回路1200の概略構成を示す回路図である。
図5に示すように、力率改善回路1200は、力率改善回路1000(図1)とは異なり、第1のバイパスインダクタLe1と、第2のバイパスインダクタLe2と、を備えない構成である。
本構成においても、実施の形態1の構成と同様、スイッチング周波数fswの奇数倍の周波数及び2倍の周波数のリプル成分が、ノーマルモードノイズとして、第1入力端子3a及び第2入力端子3bを介して流出することを低減できる。
尚、実施の形態1の変形例1における力率改善回路1100(図4)においても、力率改善回路1200と同様、第1のバイパスインダクタLe1と、第2のバイパスインダクタLe2と、を備えない構成にしてもよい。
(実施の形態1の変形例3)
以下、実施の形態1の変形例3について説明する。上述と重複する説明は、適宜省略する。図6は、実施の形態1の変形例3における力率改善回路1300の概略構成を示す回路図である。
以下、実施の形態1の変形例3について説明する。上述と重複する説明は、適宜省略する。図6は、実施の形態1の変形例3における力率改善回路1300の概略構成を示す回路図である。
図6に示すように、力率改善回路1300は、力率改善回路1000(図1)とは異なり、第1の電流センサ91と、第2の電流センサ92と、を更に備える。
第1の電流センサ91の第1端は、第1入力端子3aと接続され、第1の電流センサ91の第2端は、第1のリアクトルLr1の第1端と接続される。これにより、第1の電流センサ91は、第1出力端子5a側から第1のリアクトルLr1を通って第1入力端子3aに流れ込む電流の電流値を検出し、検出した電流値(以降、第1の電流値と記載)を制御回路9へ出力する。
第2の電流センサ92の第1端は、第1入力端子3aと接続され、第2の電流センサ92の第2端は、第2のリアクトルLr2の第1端と接続される。これにより、第2の電流センサ92は、第1出力端子5a側から第2のリアクトルLr2を通って第1入力端子3aに流れ込む電流の電流値を検出し、検出した電流値(以降、第2の電流値と記載)を制御回路9へ出力する。
制御回路9は、第1の電流センサによって検出された第1の電流値及び第2の電流センサによって検出された第2の電流値に含まれる所定の周波数成分が其々最小となるように、第1のスイッチング素子Sw1及び第2のスイッチング素子Sw2のスイッチング周波数fsw及びデューティ比を調整する。当該スイッチング周波数fsw及びデューティ比の調整は、公知の方法で適宜実現すればよい。
所定の周波数は、スイッチング周波数fswと、制御回路9によってインターリーブ方式でスイッチング制御されるスイッチング素子の数と、の積が表す周波数に定めればよい。例えば、本変形例では、制御回路9によって第1のスイッチング素子Sw1及び第2のスイッチング素子Sw2の二個のスイッチング素子がインターリーブ方式でスイッチング制御されるため、所定の周波数は、スイッチング周波数fswの2倍の周波数2fswに定めればよい。この場合、制御回路9は、第1の電流センサによって検出された第1の電流値及び第2の電流センサによって検出された第2の電流値に含まれるスイッチング周波数fswの2倍の周波数成分が其々最小となるように、第1のスイッチング素子Sw1及び第2のスイッチング素子Sw2のスイッチング周波数fsw及びデューティ比を調整すればよい。
本構成によれば、第1の電流センサ91及び第2の電流センサ92によって、第1出力端子5a側から第1入力端子3aへ流れ込む電流の電流値が其々検出される。そして、当該検出された電流値に含まれる所定の周波数成分が其々最小となるように、制御回路9によって、第1のスイッチング素子Sw1及び第2のスイッチング素子Sw2のスイッチング周波数fsw及びデューティ比が調整される。
このため、回路を構成する各電気素子の定数にばらつきがあり、第1入力端子3aを介して交流電源1側へ流れるノイズ電流を十分に低減できないように回路が構成されていたとしても、制御回路9による上記調整によって、前記ノイズ電流を最小にすることができる。
尚、力率改善回路1100(図4)、力率改善回路1200(図5)及び、実施の形態1の変形例2で説明した、力率改善回路1200(図5)に第1のバイパスインダクタLe1と第2のバイパスインダクタLe2とを備えないようにした力率改善回路においても、其々、力率改善回路1300と同様に、第1の電流センサ91と第2の電流センサ92とを更に備えるようにしてもよい。そして、各力率改善回路の制御回路9に、第1の電流値及び第2の電流値に含まれる所定の周波数成分が其々最小となるように、第1のスイッチング素子Sw1及び第2のスイッチング素子Sw2のスイッチング周波数fsw及びデューティ比を調整させるようにしてもよい。
また、第1の電流センサ91の第1端を第2入力端子3bと接続し、第1の電流センサ91の第2端を第1のバイパスコンデンサCb1の第2端と接続し、第2の電流センサ92の第1端を第2入力端子3bと接続し、第2の電流センサ92の第2端を第2のバイパスコンデンサCb2の第2端と接続してもよい。この場合、制御回路9によって、第1の電流センサ91によって検出された第1の電流値及び第2の電流センサ92によって検出された第2の電流値に含まれる所定の周波数成分が其々最大となるように、第1のスイッチング素子Sw1及び第2のスイッチング素子Sw2のスイッチング周波数fsw及びデューティ比を調整すればよい。
また、第1の電流センサ91の第1端を接続点4bと接続し、第1の電流センサ91の第2端を第1のスイッチング素子SW1の第2端と接続し、第2の電流センサ92の第1端を接続点4dと接続し、第2の電流センサ92の第2端を第2のスイッチング素子Sw2の第2端と接続してもよい。この場合、制御回路9によって、第1の電流センサ91によって検出された第1の電流値と第2の電流センサ92によって検出された第2の電流値に含まれる所定の周波数成分が等しくなるように、第1のスイッチング素子Sw1及び第2のスイッチング素子Sw2のスイッチング周波数fsw及びデューティ比を調整すればよい。
これらにより、第1の電流センサ91及び第2の電流センサ92が、其々、第2出力端子5b側から第2入力端子3bに流れ込む可能性のある電流を検出するようにしてもよい。この場合、回路を構成する各電気素子の定数にばらつきがあり、第2入力端子3bを介して交流電源1側へ流れるノイズ電流を十分に低減できないように回路が構成されていたとしても、制御回路9による上記調整によって、前記ノイズ電流を最小にすることができる。
また、実施の形態1及びその変形例の構成では、バイパス回路Bによってスイッチング周波数fswの2倍の周波数のリプル成分を低減しても、スイッチング周波数fswの4倍以上の偶数倍の周波数のリプル成分が十分に低減されずにノーマルモードノイズとして伝搬し、周辺回路の誤動作などの問題を引き起こす虞がある。そこで、実施の形態1及びその変形例の構成において、制御回路9が所謂周波数拡散制御を行うようにし、スイッチング周波数fswの4倍以上の偶数倍の三角波状リプルも合せて低減するようにしてもよい。
(実施の形態1及びその変形例の改善点)
以下、実施の形態1及びその変形例の更なる改善点について説明する。図7は、実施の形態1の力率改善回路1000の改善点の説明図である。図7に示すように、例えば、実施の形態1の力率改善回路1000では、太線に示す電流経路が形成される。
以下、実施の形態1及びその変形例の更なる改善点について説明する。図7は、実施の形態1の力率改善回路1000の改善点の説明図である。図7に示すように、例えば、実施の形態1の力率改善回路1000では、太線に示す電流経路が形成される。
このため、式(1)等を用いてバイパス回路Bを構成する各電気素子の定数を定めた結果、当該各電気素子の定数によって定まるバイパス回路Bの共振周波数が、スイッチング周波数fswに近い場合、バイパス回路B内に電流値の大きい共振電流が流れる虞がある。
例えば、スイッチング周波数fswが100kHzであるとする。そして、バイパス回路Bによって、スイッチング周波数fswの2倍の周波数2fsw(=200kHz)のノイズを低減するため、上記式(1)を満たすように、バイパス回路Bを構成する各電気素子の定数を定めたとする。
具体的には、第1のリアクトルLr1及び第2のリアクトルLr2のインダクタンスLrが200uHであるとする。そして、式(1)を満たすように、第1のインダクタLc1及び第2のインダクタLc2のインダクタンスLcを2uHとし、第1のバイパスインダクタLe1及び第2のバイパスインダクタLe2のインダクタンスLeを20uHとし、第1のバイパスコンデンサCb1及び第2のバイパスコンデンサCb2のキャパシタンスCbを200nFと定めたとする。また、第1のリアクトルLr1と第1のインダクタLc1の結合係数及び第2のリアクトルLr2と第2のインダクタLc2の結合係数を0.95と定めたとする。
この場合、式(1)を満たすように定めた、キャパシタンスCb(=200nF)、インダクタンスLc(=2μH)及びインダクタンスLe(=20μH)を、バイパス回路Bの共振周波数fresoを表す下記の式(2)に代入すると、バイパス回路Bの共振周波数fresoは76kHzとなる。
このように、バイパス回路Bの共振周波数freso(=76kHz)が、スイッチング周波数fsw(=100kHz)に近い周波数であった場合、バイパス回路Bに大きい電流値(例えば10A以上)の共振電流が流れる虞がある。この場合、バイパス回路Bを構成する各電気素子には大きな電流定格が求められ、バイパス回路Bを大型の電気素子で構成する必要が生じる。つまり、実施の形態1の力率改善回路1000では、バイパス回路Bを小型化する改善の余地があった。尚、実施の形態1の変形例1乃至3で説明した各力率改善回路においても、力率改善回路1000と同様、バイパス回路B内で電流がループする虞があるため、小型化する改善の余地があった。
そこで、発明者は、回路構成を変えずに、バイパス回路Bの共振周波数fresoが、スイッチング周波数fswに近い周波数とならないよう、バイパス回路Bの各電気素子の定数を定めることができるか否かの検討を行った。
具体的には、スイッチング周波数fswは、式(1)を変形した下記の式(3)によって表すことができる。
式(2)及び式(3)其々の右辺の分母の大小関係によって、下記の式(4)が成立する。
式(4)によれば、バイパス回路Bの共振周波数fresoが、スイッチング周波数fswの2倍以上となるように、バイパス回路Bの各電気素子の定数を定めることができないことがわかった。
そこで、発明者は、上記とは反対に、バイパス回路Bの共振周波数fresoが、スイッチング周波数fswの半分以下になるように、バイパス回路Bの各電気素子の定数を定めることができるか否かを検討した。
具体的には、バイパス回路Bの共振周波数fresoを、スイッチング周波数fswの半分以下にするためには、式(2)と、式(3)の両辺を1/2倍した式と、から導出される下記の式(5)を満たす必要がある。
式(5)は下記の式(6)に変形でき、式(6)は下記の式(7)に変形できる。
結合係数kは1よりも少し小さい値(例えば、0.95)であるので、式(7)の左辺における16kは15と近似することができる。式(7)において16kを15と近似すると、下記の式(8)が成立する。
式(8)の両辺に影響を与えるインダクタンスLcを除いて考慮すると、式(8)を満たすためには、インダクタンスLrを大きくするか、インダクタンスLeを小さくする必要がある。しかし、インダクタンスLrは、第1のリアクトルLr1及び第2のリアクトルLr2のインダクタンスであり、第1のリアクトルLr1及び第2のリアクトルLr2は、第1入力端子3aと第1出力端子5aとをつなぐ電源電流の供給経路上に配置されている。このため、インダクタンスLrを大きくする場合、第1のリアクトルLr1及び第2のリアクトルLr2を大型化の部品で構成する必要が生じる。
そこで、インダクタンスLeを小さくすることで、バイパス回路Bの共振周波数fresoをスイッチング周波数fswの半分以下にすることが考えられる。しかし、スイッチング周波数の2倍の周波数(=2fsw)の三角波状リプルを低減するために、インダクタンスLeを小さくし、且つ、他のバイパス回路Bの各電気素子の定数を式(1)を満たすように定めるには、式(1)に含まれるキャパシタンスCbを大きくする必要がある。しかし、キャパシタンスCbは、第1のバイパスコンデンサCb1及び第2のバイパスコンデンサCb2のキャパシタンスである。このため、キャパシタンスCbを大きくする場合、第1のバイパスコンデンサCb1及び第2のバイパスコンデンサCb2を大型化の部品で構成する必要が生じる。
つまり、実施の形態1及びその変形例で説明した各力率改善回路が備えるバイパス回路Bによって、スイッチング周波数fswの2倍の周波数のリプル成分を低減する場合、各力率改善回路を大型化しなければならなかった。
そこで、本発明者は、以上の知見に基づき、後述する実施の形態2及びその変形例の構成を創作するに至った。
(実施の形態2)
以下、本開示の実施の形態2について説明する。尚、上述の構成要素と同構成の構成要素については同じ符号を付し、適宜重複する説明を省略する。図8は、実施の形態2における力率改善回路2000の概略構成を示す回路図である。
以下、本開示の実施の形態2について説明する。尚、上述の構成要素と同構成の構成要素については同じ符号を付し、適宜重複する説明を省略する。図8は、実施の形態2における力率改善回路2000の概略構成を示す回路図である。
図8に示すように、力率改善回路2000(電源回路の一例)は、図1に示す力率改善回路1000とは、バイパス回路Bの構成が異なっている。力率改善回路2000のバイパス回路Bは、第1のインダクタLc1と、第1のバイパスインダクタLe1と、第2のインダクタLc2と、第2のバイパスインダクタLe2と、バイパスコンデンサCb3と、を備える。
力率改善回路2000では、第1のインダクタLc1の第2端と、第1のバイパスインダクタLe1の第1端と、が接続される。第1のバイパスインダクタLe1の第2端と、バイパスコンデンサCb3の第1端とが、接続される。つまり、第1のバイパスインダクタLe1は、第1のインダクタLc1の第2端とバイパスコンデンサCb3の第1端との間に設けられている。これにより、第1のインダクタLc1の第2端と、バイパスコンデンサCb3の第1端とが、第1のバイパスインダクタLe1を介して接続される。
第2のインダクタLc2の第2端と、第2のバイパスインダクタLe2の第1端と、が接続される。第2のバイパスインダクタLe2の第2端と、バイパスコンデンサCb3の第1端とが、接続される。つまり、第2のバイパスインダクタLe2は、第2のインダクタLc2の第2端とバイパスコンデンサCb3の第1端との間に設けられている。これにより、第2のインダクタLc2の第2端と、バイパスコンデンサCb3の第1端とが、第2のバイパスインダクタLe2を介して接続される。
実施の形態2の構成においても、実施の形態1の構成と同様の効果を得ることができる。
実施の形態2の構成においても、相殺するリプル成分の周波数は、バイパス回路Bが備える各電気素子の定数によって適宜調整できる。例えば、スイッチング周波数fswの2倍の周波数2fswのリプル成分を相殺するとする。この場合、バイパスコンデンサCb3に流れる周波数2fswの電流が、第1のリアクトルLr1に流れる周波数2fswの電流成分と第2のリアクトルLr2に流れる周波数2fswの電流成分の合計と一致すればよい。具体的には、以下の式(9)を満たせばよい。
式(9)において、左辺は、相殺するリプル成分の周波数である。本具体例では、スイッチング周波数fswの2倍の周波数2fswである。Cbは、バイパスコンデンサCb3のキャパシタンスである。Lrは、第1のリアクトルLr1及び第2のリアクトルLr2のインダクタンスである。Lcは、第1のインダクタLc1及び第2のインダクタLc2のインダクタンスである。Leは、第1のバイパスインダクタLe1及び第2のバイパスインダクタLe2のインダクタンスである。kは、第1のリアクトルLr1と第1のインダクタLc1との磁気結合及び第2のリアクトルLr2と第2のインダクタLc2との磁気結合の結合係数である。
つまり、式(9)を満たす電気素子を用いてバイパス回路Bを構成した場合、力率改善回路2000(以降、式(9)を満たす力率改善回路2000と略記する)では、スイッチング周波数fswの奇数倍の周波数のリプル成分と、スイッチング周波数fswの2倍の周波数のリプル成分と、を低減できる。
式(9)を満たす力率改善回路2000における電源電流の回路シミュレーションによる計算結果を図9に示す。また、図9に示す電源電流のうち、時間5msから5.1msまでの期間における電源電流を拡大表示して、図10に示す。
尚、当該回路シミュレーションでは、上述した比較例の力率改善回路9000(図14)の回路シミュレーションと同様に、第1のリアクトルLr1及び第2のリアクトルLr2のインダクタンスLrを200uHとし、スイッチング周波数fswを100kHzとした。また、交流電源1から入力される交流電圧は、周波数が50Hzであり、電圧実効値が200Vであるとした。また、第1出力端子5aと第2出力端子5bとの間に現れる直流電圧は、400Vであるとした。
そして、式(9)を満たすように、バイパスコンデンサCb3のキャパシタンスCbは、400nFとした。第1のインダクタLc1及び第2のインダクタLc2のインダクタンスLcは、2μHとした。第1のバイパスインダクタLe1及び第2のバイパスインダクタLe2のインダクタンスLeは、20μHとした。第1のリアクトルLr1と第1のインダクタLc1との磁気結合及び第2のリアクトルLr2と第2のインダクタLc2との磁気結合の結合係数kは、0.95とした。
式(9)を満たす力率改善回路2000では、スイッチング周波数fswの1倍、2倍及び3倍以上の奇数倍の周波数のリプル成分を低減できる。つまり、容量の小さいXコンデンサでは低減することが難しい、スイッチング周波数fswの2倍の周波数のリプル成分を、上述の比較例の力率改善回路9000(図14)よりも効果的に低減できる。このため、図9に示すように、力率改善回路2000では、電源電流の波形は、図15に示す力率改善回路9000(図14)の電源電流の波形と比べて、重畳されるノイズ成分が小さくなる。また、図10に示すように、力率改善回路2000では、図15に示す力率改善回路9000(図14)における電源電流の波形と比べて、スイッチング周波数fswの2倍の周波数のリプル成分が低減されたことにより、波形の振幅は小さくなる。
また、実施の形態2の構成では、第1入力端子3aが第1のインダクタLc1の第1端及び第2のインダクタLc2の第1端と接続され、バイパスコンデンサCb3の第1端が第1のインダクタLc1及び第2のインダクタLc2の第2端に接続され、バイパスコンデンサCb3の第2端は、第2出力端子5bと接続されている。
このため、第1入力端子3aから、第1のインダクタLc1、バイパスコンデンサCb3及び第2のインダクタLc2の全てを通過して、第1入力端子3aに戻る電流経路は形成されない。これにより、前記電流経路に含まれる第1のインダクタLc1、バイパスコンデンサCb3及び第2のインダクタLc2に、電流値の大きい共振電流が流れることを回避できる。その結果、第1のインダクタLc1、バイパスコンデンサCb3及び第2のインダクタLc2を定格電流の小さい小型部品で構成することができ、電源回路を小型化することができる。
また、実施の形態2の構成は、実施の形態1及びその変形例の構成よりも、バイパス回路Bに備えるバイパスコンデンサCb3の数が一個少ない。これにより、実施の形態1及びその変形例の構成よりも、小型且つ低コストでバイパス回路Bを構成することができる。
(実施の形態2の変形例1)
以下、実施の形態2の変形例1について説明する。上述と重複する説明は、適宜省略する。図11は、実施の形態1の変形例1における力率改善回路2100の概略構成を示す回路図である。図11に示すように、力率改善回路2100では、力率改善回路2000(図8)とは異なり、実施の形態1の変形例1の力率改善回路1100(図4)と同様に、第1のインダクタLc1の第1端と、接続点4aとが、接続される。また、第2のインダクタLc2の第1端と、接続点4cとが、接続される。
以下、実施の形態2の変形例1について説明する。上述と重複する説明は、適宜省略する。図11は、実施の形態1の変形例1における力率改善回路2100の概略構成を示す回路図である。図11に示すように、力率改善回路2100では、力率改善回路2000(図8)とは異なり、実施の形態1の変形例1の力率改善回路1100(図4)と同様に、第1のインダクタLc1の第1端と、接続点4aとが、接続される。また、第2のインダクタLc2の第1端と、接続点4cとが、接続される。
本構成によれば、実施の形態1の変形例1の構成と同様の効果を得ることができる。
(実施の形態2の変形例2)
以下、実施の形態2の変形例2について説明する。上述と重複する説明は、適宜省略する。図12は、実施の形態2の変形例2における力率改善回路2200の概略構成を示す回路図である。
以下、実施の形態2の変形例2について説明する。上述と重複する説明は、適宜省略する。図12は、実施の形態2の変形例2における力率改善回路2200の概略構成を示す回路図である。
図12に示すように、力率改善回路2200は、力率改善回路2000(図8)とは異なり、実施の形態1の変形例2の力率改善回路1200(図5)と同様に、第1のバイパスインダクタLe1と、第2のバイパスインダクタLe2と、を備えない構成である。
本構成においても、実施の形態2の構成と同様、スイッチング周波数fswの奇数倍の周波数及び所定の周波数のリプル成分が、ノーマルモードノイズとして、第1入力端子3a及び第2入力端子3bを介して流出することを低減できる。
尚、実施の形態2の変形例1における力率改善回路2100(図11)においても、力率改善回路2200と同様、第1のバイパスインダクタLe1と、第2のバイパスインダクタLe2と、を備えない構成にしてもよい。
(実施の形態2の変形例3)
以下、実施の形態2の変形例3について説明する。上述と重複する説明は、適宜省略する。図13は、実施の形態2の変形例3における力率改善回路2300の概略構成を示す回路図である。
以下、実施の形態2の変形例3について説明する。上述と重複する説明は、適宜省略する。図13は、実施の形態2の変形例3における力率改善回路2300の概略構成を示す回路図である。
図13に示すように、力率改善回路2300は、力率改善回路2000(図8)とは異なり、実施の形態1の変形例3の力率改善回路1300(図6)と同様に、第1の電流センサ91と第2の電流センサ92とを更に備え、制御回路9は、第1の電流センサによって検出された第1の電流値及び第2の電流センサによって検出された第2の電流値に含まれる所定の周波数成分が其々最小となるように、第1のスイッチング素子Sw1及び第2のスイッチング素子Sw2のスイッチング周波数fsw及びデューティ比を調整する。
本構成によれば、実施の形態1の変形例3の構成と同様の効果を得ることができる。
尚、力率改善回路2100(図11)、力率改善回路2200(図12)及び、実施の形態2の変形例2で説明した、力率改善回路2200(図12)に第1のバイパスインダクタLe1と第2のバイパスインダクタLe2とを備えないようにした力率改善回路においても、其々、力率改善回路2300と同様に、第1の電流センサ91と第2の電流センサ92とを更に備えるようにしてもよい。そして、各力率改善回路の制御回路9に、第1の電流値及び第2の電流値に含まれる所定の周波数成分が其々最小となるように、第1のスイッチング素子Sw1及び第2のスイッチング素子Sw2のスイッチング周波数fsw及びデューティ比を調整させるようにしてもよい。
また、第1の電流センサ91の第1端を第1のバイパスインダクタLe1の第2端と接続し、第1の電流センサ91の第2端をバイパスコンデンサCb3の第1端と接続し、第2の電流センサ92の第1端を第2のバイパスインダクタLe2の第2端と接続し、第2の電流センサ92の第2端をバイパスコンデンサCb3の第1端と接続してもよい。尚、第1のバイパスインダクタLe1及び第2のバイパスインダクタLe2を備えない構成の場合は、第1の電流センサ91の第1端を第1のインダクタLc1の第2端と接続し、第2の電流センサ92の第1端を第2のインダクタLc2の第2端と接続してもよい。
この場合、制御回路9によって、第1の電流センサ91によって検出された第1の電流値及び第2の電流センサ92によって検出された第2の電流値に含まれる所定の周波数成分が其々最大となるように、第1のスイッチング素子Sw1及び第2のスイッチング素子Sw2のスイッチング周波数fsw及びデューティ比を調整すればよい。
または、第1の電流センサ91の第1端を接続点4bと接続し、第1の電流センサ91の第2端を第1のスイッチング素子Sw1の第2端と接続し、第2の電流センサ92の第1端を接続点4dと接続し、第2の電流センサ92の第2端を第2のスイッチング素子Sw2の第2端と接続してもよい。この場合、制御回路9によって、第1の電流センサ91によって検出された第1の電流値と第2の電流センサ92によって検出された第2の電流値に含まれる所定の周波数成分が等しくなるように、第1のスイッチング素子Sw1及び第2のスイッチング素子Sw2のスイッチング周波数fsw及びデューティ比を調整すればよい。
これらにより、第1の電流センサ91及び第2の電流センサ92が、其々、第2出力端子5b側から第2入力端子3bに流れ込む可能性のある電流を検出するようにしてもよい。この場合、回路を構成する各電気素子の定数にばらつきがあり、第2入力端子3bを介して交流電源1側へ流れるノイズ電流を十分に低減できないように回路が構成されていたとしても、制御回路9による上記調整によって、前記ノイズ電流を最小にすることができる。
(実施の形態2の変形例4)
以下、実施の形態2の変形例4について説明する。上述と重複する説明は、適宜省略する。図19は、実施の形態2の変形例4における力率改善回路2400の概略構成を示す回路図である。
以下、実施の形態2の変形例4について説明する。上述と重複する説明は、適宜省略する。図19は、実施の形態2の変形例4における力率改善回路2400の概略構成を示す回路図である。
図19に示すように、力率改善回路2400は、力率改善回路2000(図8)とは異なり、第1のバイパスインダクタLe1が、第1入力端子3aと第1接続点4aとをつなぐ経路と第1のインダクタLc1の第1端との間に設けられている。
具体的には、第1のバイパスインダクタLe1は、第1のリアクトルLr1の第1端と第1のインダクタLc1の第1端との間に設けられ、第1のインダクタLc1の第2端とバイパスコンデンサCb3の第1端とが接続されている。
力率改善回路2400の構成においても、実施の形態2の構成と同様の効果を奏することができる。
尚、力率改善回路2100(図11)を、力率改善回路2400と同様、第1のバイパスインダクタLe1が、第1入力端子3aと第1接続点4aとをつなぐ経路と第1のインダクタLc1の第1端との間に設けられるように変形して、構成してもよい。
(実施の形態2の変形例5)
以下、実施の形態2の変形例5について説明する。上述と重複する説明は、適宜省略する。図20は、実施の形態2の変形例5における力率改善回路2500の概略構成を示す回路図である。
以下、実施の形態2の変形例5について説明する。上述と重複する説明は、適宜省略する。図20は、実施の形態2の変形例5における力率改善回路2500の概略構成を示す回路図である。
図20に示すように、力率改善回路2500は、力率改善回路2000(図8)及び力率改善回路2400(図19)とは異なり、第1のバイパスインダクタLe1が、第1入力端子3aと第1接続点4aとをつなぐ経路と第1のインダクタLc1の第1端との間に設けられ、第2のバイパスインダクタLe2が、第1入力端子3aと第1接続点4aとをつなぐ経路と第2のインダクタLc2の第1端との間に設けられている。
具体的には、第1のバイパスインダクタLe1は、第1のリアクトルLr1の第1端と第1のインダクタLc1の第1端との間に設けられ、第1のインダクタLc1の第2端とバイパスコンデンサCb3の第1端とが接続されている。同様に、第2のバイパスインダクタLe2は、第2のリアクトルLr2の第1端と第2のインダクタLc2の第1端との間に設けられ、第2のインダクタLc2の第2端とバイパスコンデンサCb3の第1端とが接続されている。
力率改善回路2500の構成においても、実施の形態2の構成と同様の効果を奏することができる。
尚、力率改善回路2100(図11)を、力率改善回路2500と同様、第1のバイパスインダクタLe1が、第1入力端子3aと第1接続点4aとをつなぐ経路と第1のインダクタLc1の第1端との間に設けられ、第2のバイパスインダクタLe2が、第1入力端子3aと第1接続点4aとをつなぐ経路と第2のインダクタLc2の第1端との間に設けられるように変形して、構成してもよい。
(実施の形態2の変形例6)
以下、実施の形態2の変形例6について説明する。上述と重複する説明は、適宜省略する。図21は、実施の形態2の変形例6における力率改善回路2600の概略構成を示す回路図である。
以下、実施の形態2の変形例6について説明する。上述と重複する説明は、適宜省略する。図21は、実施の形態2の変形例6における力率改善回路2600の概略構成を示す回路図である。
図21に示すように、力率改善回路2600は、実施の形態2の力率改善回路2000(図8)及び実施の形態2の変形例1の力率改善回路2100(図11)とは異なり、第1のインダクタLc1の第1端と、第1入力端子3aとが、接続され、第2のインダクタLc2の第1端と、接続点4cとが、接続されている。
力率改善回路2600の構成においても、実施の形態2の構成と同様の効果を奏することができる。
尚、力率改善回路2600を、力率改善回路2400(図19)と同様、第1のバイパスインダクタLe1が、第1入力端子3aと第1接続点4aとをつなぐ経路と第1のインダクタLc1の第1端との間に設けられるように変形して、構成してもよい。
または、力率改善回路2600を、力率改善回路2500(図20)と同様、第1のバイパスインダクタLe1が、第1入力端子3aと第1接続点4aとをつなぐ経路と第1のインダクタLc1の第1端との間に設けられ、第2のバイパスインダクタLe2が、第1入力端子3aと第1接続点4aとをつなぐ経路と第2のインダクタLc2の第1端との間に設けられるように変形して、構成してもよい。
更には、力率改善回路2400(図19)、力率改善回路2500(図20)及び力率改善回路2600(図21)と、上述した、これらの力率改善回路の変形構成においても、其々、力率改善回路2300(図13)と同様に、第1の電流センサ91と第2の電流センサ92とを更に備えるようにしてもよい。そして、各力率改善回路の制御回路9に、第1の電流値及び第2の電流値に含まれる所定の周波数成分が其々最小となるように、第1のスイッチング素子Sw1及び第2のスイッチング素子Sw2のスイッチング周波数fsw及びデューティ比を調整させるようにしてもよい。
また、第1の電流センサ91の第1端を第1のバイパスインダクタLe1の第2端と接続し、第1の電流センサ91の第2端をバイパスコンデンサCb3の第1端と接続し、第2の電流センサ92の第1端を第2のバイパスインダクタLe2の第2端と接続し、第2の電流センサ92の第2端をバイパスコンデンサCb3の第1端と接続してもよい。尚、第1のバイパスインダクタLe1及び第2のバイパスインダクタLe2を備えない構成の場合は、第1の電流センサ91の第1端を第1のインダクタLc1の第2端と接続し、第2の電流センサ92の第1端を第2のインダクタLc2の第2端と接続してもよい。
この場合、制御回路9によって、第1の電流センサ91によって検出された第1の電流値及び第2の電流センサ92によって検出された第2の電流値に含まれる所定の周波数成分が其々最大となるように、第1のスイッチング素子Sw1及び第2のスイッチング素子Sw2のスイッチング周波数fsw及びデューティ比を調整すればよい。
または、第1の電流センサ91の第1端を接続点4bと接続し、第1の電流センサ91の第2端を第1のスイッチング素子Sw1の第2端と接続し、第2の電流センサ92の第1端を接続点4dと接続し、第2の電流センサ92の第2端を第2のスイッチング素子Sw2の第2端と接続してもよい。この場合、制御回路9によって、第1の電流センサ91によって検出された第1の電流値と第2の電流センサ92によって検出された第2の電流値に含まれる所定の周波数成分が等しくなるように、第1のスイッチング素子Sw1及び第2のスイッチング素子Sw2のスイッチング周波数fsw及びデューティ比を調整すればよい。
また、実施の形態2及びその変形例の構成では、バイパス回路Bによってスイッチング周波数fswの2倍の周波数のリプル成分を低減しても、スイッチング周波数fswの4倍以上の偶数倍の周波数のリプル成分が十分に低減されずにノーマルモードノイズとして伝搬し、周辺回路の誤動作などの問題を引き起こす虞がある。そこで、実施の形態2及びその変形例の構成において、制御回路9が所謂周波数拡散制御を行うようにし、スイッチング周波数fswの4倍以上の偶数倍の三角波状リプルも合せて低減するようにしてもよい。
また、上述の構成において、整流部10は、ダイオードを4個備えたダイオードブリッジにより構成されているが、これに限らず、ブリッジレス方式、または、トーテムポール方式などの構成を用いてもよい。また、上述の構成において、交流電源1及び整流部10に代えて、第1入力端子3aと第2入力端子3bとに直流電源を接続し、チョッパ回路を構成してもよい。
尚、上述の実施の形態において、「2つの要素間の接続」(例えば、ある素子が別の素子に接続される)とは、直接的な接続だけでなく、電気的な接続、及び、それら2つの要素間に他の要素(例えば、実施の形態の機能を損なわない、配線、抵抗素子、など)が介在する接続を、意味してもよい。
Claims (10)
- 第1入力端子と、第2入力端子と、
第1のリアクトルと、第2のリアクトルと、
第1のスイッチング素子と、第2のスイッチング素子と、
第3のスイッチング素子と、第4のスイッチング素子と、
第1のコンデンサと、第1出力端子と、第2出力端子と、
制御回路と、
第1のインダクタと、第2のインダクタと、
バイパスコンデンサと、
を備え、
前記第1入力端子と、前記第1のリアクトルの第1端と、が接続され、前記第1のリアクトルの第2端と、前記第3のスイッチング素子の第1端とが、接続され、前記第3のスイッチング素子の第2端と、前記第1出力端子とが、接続され、
前記第1入力端子と、前記第2のリアクトルの第1端とが、接続され、前記第2のリアクトルの第2端と、前記第4のスイッチング素子の第1端とが、接続され、前記第4のスイッチング素子の第2端と、前記第1出力端子とが、接続され、
前記第2入力端子と、前記第2出力端子とが、接続され、
前記第1のスイッチング素子の第1端と、前記第1のリアクトルの第2端と前記第3のスイッチング素子の第1端とをつなぐ経路上の第1接続点とが、接続され、前記第1のスイッチング素子の第2端と、前記第2出力端子とが、接続され、
前記第2のスイッチング素子の第1端と、前記第2のリアクトルの第2端と前記第4のスイッチング素子の第1端とをつなぐ経路上の第2接続点とが、接続され、前記第2のスイッチング素子の第2端と、前記第2出力端子とが、接続され、
前記第1のコンデンサの第1端と、前記第1出力端子とが、接続され、前記第1のコンデンサの第2端と、前記第2出力端子とが、接続され、
前記第1のインダクタの第1端が、前記第1入力端子と前記第1接続点とをつなぐ経路に、接続され、前記第1のインダクタの第2端と、前記バイパスコンデンサの第1端とが、接続され、
前記第2のインダクタの第1端が、前記第1入力端子と前記第2接続点とをつなぐ経路に、接続され、前記第2のインダクタの第2端と、前記バイパスコンデンサの第1端とが、接続され、
前記バイパスコンデンサの第2端と、前記第2出力端子とが、接続され、
前記第1のリアクトルと前記第1のインダクタとは、磁気結合しており、前記第2のリアクトルと前記第2のインダクタとは、磁気結合しており、
前記制御回路は、前記第1のスイッチング素子と前記第2のスイッチング素子とを、インターリーブ方式でスイッチング制御する、
電源回路。 - 第1のバイパスインダクタと、第2のバイパスインダクタと、
を更に備え、
前記第1のバイパスインダクタは、前記第1のインダクタの第2端と前記バイパスコンデンサの第1端との間に設けられ、
前記第2のバイパスインダクタは、前記第2のインダクタの第2端と前記バイパスコンデンサの第1端との間に設けられている、
請求項1に記載の電源回路。 - 第1入力端子と、第2入力端子と、
第1のリアクトルと、第2のリアクトルと、
第1のスイッチング素子と、第2のスイッチング素子と、
第3のスイッチング素子と、第4のスイッチング素子と、
第1のコンデンサと、第1出力端子と、第2出力端子と、
制御回路と、
第1のインダクタと、第2のインダクタと、
第1のバイパスコンデンサと、第2のバイパスコンデンサと、
を備え、
前記第1入力端子と、前記第1のリアクトルの第1端と、が接続され、前記第1のリアクトルの第2端と、前記第3のスイッチング素子の第1端とが、接続され、前記第3のスイッチング素子の第2端と、前記第1出力端子とが、接続され、
前記第1入力端子と、前記第2のリアクトルの第1端とが、接続され、前記第2のリアクトルの第2端と、前記第4のスイッチング素子の第1端とが、接続され、前記第4のスイッチング素子の第2端と、前記第1出力端子とが、接続され、
前記第2入力端子と、前記第2出力端子とが、接続され、
前記第1のスイッチング素子の第1端と、前記第1のリアクトルの第2端と前記第3のスイッチング素子の第1端とをつなぐ経路上の第1接続点とが、接続され、前記第1のスイッチング素子の第2端と、前記第2出力端子とが、接続され、
前記第2のスイッチング素子の第1端と、前記第2のリアクトルの第2端と前記第4のスイッチング素子の第1端とをつなぐ経路上の第2接続点とが、接続され、前記第2のスイッチング素子の第2端と、前記第2出力端子とが、接続され、
前記第1のコンデンサの第1端と、前記第1出力端子とが、接続され、前記第1のコンデンサの第2端と、前記第2出力端子とが、接続され、
前記第1のインダクタの第1端が、前記第1入力端子と前記第1接続点とをつなぐ経路に、接続され、前記第1のインダクタの第2端と、前記第1のバイパスコンデンサの第1端とが、接続され、前記第1のバイパスコンデンサの第2端と、前記第2出力端子とが、接続され、
前記第2のインダクタの第1端が、前記第1入力端子と前記第2接続点とをつなぐ経路に、接続され、前記第2のインダクタの第2端と、前記第2のバイパスコンデンサの第1端とが、接続され、前記第2のバイパスコンデンサの第2端と、前記第2出力端子とが、接続され、
前記第1のリアクトルと前記第1のインダクタとは、磁気結合しており、前記第2のリアクトルと前記第2のインダクタとは、磁気結合しており、
前記制御回路は、前記第1のスイッチング素子と前記第2のスイッチング素子とを、インターリーブ方式でスイッチング制御する、
電源回路。 - 第1のバイパスインダクタと、第2のバイパスインダクタと、
を更に備え、
前記第1のバイパスインダクタは、前記第1のインダクタの第2端と前記第1のバイパスコンデンサの第1端との間に設けられ、
前記第2のバイパスインダクタは、前記第2のインダクタの第2端と前記第2のバイパスコンデンサの第1端との間に設けられている、
請求項3に記載の電源回路。 - 前記第1のインダクタの第1端と、前記第1入力端子とが、接続され、
前記第2のインダクタの第1端と、前記第1入力端子とが、接続される、
請求項1から4の何れか一項に記載の電源回路。 - 前記第1のインダクタの第1端と、前記第1接続点とが、接続され、
前記第2のインダクタの第1端と、前記第2接続点とが、接続される、
請求項1から4の何れか一項に記載の電源回路。 - 第1の電流センサと、第2の電流センサと、
を更に備え、
前記第1の電流センサは、前記第1出力端子側から前記第1のリアクトルを通って前記第1入力端子へ流れ込む電流の電流値を検出し、且つ、前記第2の電流センサは、前記第1出力端子側から前記第2のリアクトルを通って前記第1入力端子へ流れ込む電流の電流値を検出し、
前記制御回路は、前記第1の電流センサによって検出された第1の電流値及び前記第2の電流センサによって検出された第2の電流値に含まれる所定の周波数成分が其々最小となるように、前記第1のスイッチング素子及び前記第2のスイッチング素子のスイッチング周波数及びデューティ比を調整する、
請求項1から6の何れか一項に記載の電源回路。 - 前記第1の電流センサの第1端は、前記第1入力端子と接続され、前記第1の電流センサの第2端は、前記第1のリアクトルの第1端と接続され、
前記第2の電流センサの第1端は、前記第1入力端子と接続され、前記第2の電流センサの第2端は、前記第2のリアクトルの第1端と接続され、
前記第1の電流センサ及び前記第2の電流センサは、其々、前記第1出力端子側から前記第1入力端子に流れ込む電流の電流値を検出する、
請求項7に記載の電源回路。 - 第1のバイパスインダクタと、第2のバイパスインダクタと、
を備え、
前記第1のバイパスインダクタは、前記第1入力端子と前記第1接続点とをつなぐ経路と前記第1のインダクタの第1端との間に設けられ、
前記第2のバイパスインダクタは、前記第2のインダクタの第2端と前記第2のバイパスコンデンサの第1端との間に設けられている、
請求項1に記載の電源回路。 - 第1のバイパスインダクタと、第2のバイパスインダクタと、
を備え、
前記第1のバイパスインダクタは、前記第1入力端子と前記第1接続点とをつなぐ経路と前記第1のインダクタの第1端との間に設けられ、
前記第2のバイパスインダクタは、前記第1入力端子と前記第1接続点とをつなぐ経路と前記第2のインダクタの第1端との間に設けられている、
請求項1に記載の電源回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201880028082.7A CN110603724B (zh) | 2017-04-28 | 2018-04-26 | 电源电路 |
US16/608,717 US11070126B2 (en) | 2017-04-28 | 2018-04-26 | Power supply circuit having improved noise suppression |
JP2019514613A JP7029701B2 (ja) | 2017-04-28 | 2018-04-26 | 電源回路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017-090151 | 2017-04-28 | ||
JP2017090151 | 2017-04-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2018199223A1 true WO2018199223A1 (ja) | 2018-11-01 |
Family
ID=63919883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2018/016962 WO2018199223A1 (ja) | 2017-04-28 | 2018-04-26 | 電源回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11070126B2 (ja) |
JP (1) | JP7029701B2 (ja) |
CN (1) | CN110603724B (ja) |
WO (1) | WO2018199223A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110574267B (zh) * | 2017-04-28 | 2022-10-14 | 松下知识产权经营株式会社 | 电源电路 |
WO2018199228A1 (ja) * | 2017-04-28 | 2018-11-01 | パナソニックIpマネジメント株式会社 | 電源回路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013132125A (ja) * | 2011-12-21 | 2013-07-04 | Daikin Ind Ltd | スイッチング電源回路 |
JP2016144353A (ja) * | 2015-02-04 | 2016-08-08 | 三菱電機株式会社 | 電力変換装置 |
JP2016208824A (ja) * | 2015-04-27 | 2016-12-08 | パナソニックIpマネジメント株式会社 | 電源回路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007195282A (ja) | 2006-01-17 | 2007-08-02 | Renesas Technology Corp | 電源装置 |
US7586769B2 (en) * | 2006-05-12 | 2009-09-08 | Astec International Limited | Power converters having balanced power rail currents |
WO2008032768A1 (fr) * | 2006-09-14 | 2008-03-20 | Renesas Technology Corp. | Contrôleur de correction de facteur de puissance, régulateur de commutation et circuit d'alimentation électrique |
KR101101488B1 (ko) * | 2010-08-12 | 2012-01-03 | 삼성전기주식회사 | 분리 권선 구조의 트랜스포머를 갖는 인터리브드 방식 역률 개선 회로 |
KR101422948B1 (ko) * | 2012-12-11 | 2014-07-23 | 삼성전기주식회사 | 역률 보정 회로 |
WO2015015616A1 (ja) * | 2013-08-01 | 2015-02-05 | ルネサスエレクトロニクス株式会社 | スイッチング電源装置、半導体装置、及びac/dcコンバータ |
CN105634399A (zh) | 2014-10-28 | 2016-06-01 | 江苏绿扬电子仪器集团有限公司 | 逆变器前级直流变换器 |
CN110098729B (zh) * | 2015-03-17 | 2021-06-11 | 意法半导体股份有限公司 | 用于具有交错的转换器级的开关调节器的控制设备、开关调节器及对应的控制方法 |
JP6358397B2 (ja) * | 2015-07-14 | 2018-07-18 | サンケン電気株式会社 | 多相力率改善回路 |
-
2018
- 2018-04-26 JP JP2019514613A patent/JP7029701B2/ja active Active
- 2018-04-26 CN CN201880028082.7A patent/CN110603724B/zh active Active
- 2018-04-26 US US16/608,717 patent/US11070126B2/en active Active
- 2018-04-26 WO PCT/JP2018/016962 patent/WO2018199223A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013132125A (ja) * | 2011-12-21 | 2013-07-04 | Daikin Ind Ltd | スイッチング電源回路 |
JP2016144353A (ja) * | 2015-02-04 | 2016-08-08 | 三菱電機株式会社 | 電力変換装置 |
JP2016208824A (ja) * | 2015-04-27 | 2016-12-08 | パナソニックIpマネジメント株式会社 | 電源回路 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2018199223A1 (ja) | 2020-03-12 |
US11070126B2 (en) | 2021-07-20 |
JP7029701B2 (ja) | 2022-03-04 |
CN110603724B (zh) | 2021-09-07 |
US20210006152A1 (en) | 2021-01-07 |
CN110603724A (zh) | 2019-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018199228A1 (ja) | 電源回路 | |
EP2905789B1 (en) | Coupled inductor and power converter | |
WO2015037204A1 (ja) | 多相電力変換装置のフィルタ回路および多相電力変換装置 | |
WO2020063010A1 (en) | Apparatus for conversion between ac power and dc power | |
JP5971607B1 (ja) | 電源回路 | |
WO2018116437A1 (ja) | 電力変換装置 | |
JP6745911B2 (ja) | 電力変換装置 | |
WO2018199223A1 (ja) | 電源回路 | |
WO2018199227A1 (ja) | 電源回路 | |
JP5879846B2 (ja) | 絶縁型コンバータ | |
JP7389642B2 (ja) | スイッチング電源装置 | |
JP2001025242A (ja) | スイッチング電源 | |
JP7400995B2 (ja) | 力率改善スイッチング電源装置 | |
WO2023058367A1 (ja) | 電圧レギュレータ及び電力変換装置 | |
JP2013115887A (ja) | スイッチング電源回路 | |
JP7347338B2 (ja) | 電力変換装置及びその運転方法 | |
JPWO2019038979A1 (ja) | Dc/dcコンバータ | |
US20230327546A1 (en) | Switching power supply device | |
WO2020105169A1 (ja) | 電力変換装置 | |
JP2012249441A (ja) | 電力変換装置 | |
JP2010136489A (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 18789974 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2019514613 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 18789974 Country of ref document: EP Kind code of ref document: A1 |