WO2018180734A1 - 基板固定治具およびこれを用いた半導体装置の製造方法 - Google Patents

基板固定治具およびこれを用いた半導体装置の製造方法 Download PDF

Info

Publication number
WO2018180734A1
WO2018180734A1 PCT/JP2018/010916 JP2018010916W WO2018180734A1 WO 2018180734 A1 WO2018180734 A1 WO 2018180734A1 JP 2018010916 W JP2018010916 W JP 2018010916W WO 2018180734 A1 WO2018180734 A1 WO 2018180734A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
semiconductor device
sealing material
printing
support plate
Prior art date
Application number
PCT/JP2018/010916
Other languages
English (en)
French (fr)
Inventor
知範 河村
寺田　勝美
英三 大木
Original Assignee
東レエンジニアリング株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東レエンジニアリング株式会社 filed Critical 東レエンジニアリング株式会社
Priority to KR1020197027790A priority Critical patent/KR20190133004A/ko
Priority to CN201880021114.0A priority patent/CN110476234A/zh
Publication of WO2018180734A1 publication Critical patent/WO2018180734A1/ja

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41F—PRINTING MACHINES OR PRESSES
    • B41F15/00—Screen printers
    • B41F15/08—Machines
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41F—PRINTING MACHINES OR PRESSES
    • B41F15/00—Screen printers
    • B41F15/14—Details
    • B41F15/16—Printing tables
    • B41F15/18—Supports for workpieces
    • B41F15/26—Supports for workpieces for articles with flat surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping

Definitions

  • the present invention relates to a substrate fixing jig used when stencil printing a region where a semiconductor chip is arranged in a substrate on which a plurality of semiconductor chips are arranged, and a method of manufacturing a semiconductor device using the same.
  • FIGS. 5 and 6 show an example in which a seal R is printed around each semiconductor chip C arranged on the substrate W.
  • the forward squeegee 4 and the backward squeegee 5 are used in the hole 6H of the stencil 6. Then, the printing material R is filled.
  • FIG. 5A shows a state before the start of printing after supplying the sealing material R onto the stencil 6, and FIGS. 5B to 5D show the state of primary printing. Performed under P1 vacuum.
  • the forward squeegee 4 moves the sealing material R supplied onto the stencil 6 to the hole side (FIG. 5B), and pushes the sealing material R into the hole 6H (FIG. 5C )), And the sealing material R is filled in all the holes 6H (FIG. 5D).
  • a void V may occur in the printing material R in the hole 6H.
  • the primary printing is performed under a vacuum of the pressure P1, by setting the surroundings to a pressure P higher than the pressure P1, the void is reduced by an amount corresponding to the ratio of P1 and P, and the flow is caused by the flow.
  • a void may be emitted from the sealing material R.
  • the pressure P2 at the time of performing the secondary printing needs to be 10 times or more higher than P1, but is performed under a reduced pressure of less than atmospheric pressure.
  • the secondary printing is performed using the return pass squeegee 5 (FIG. 6F), and after the secondary printing (FIG. 6G), the semiconductor chip C has few voids and the surface flatness. It is covered with an excellent sealing material R.
  • the substrate W is separated from the hole plate 6 (normally, the table 8 supporting the substrate W is lowered) (FIG. 6 (h)), and the sealing material R printed on the substrate W is cured. Thus, resin sealing of the semiconductor chip C is completed.
  • the wafer level package (hereinafter referred to as WLP) technology has been mounted on a wafer substrate at high density.
  • WLP wafer level package
  • FIG. 7 As shown in FIG. 7 (FIG. 7 (a) is a top view and FIG. 7 (b) is a cross-sectional view taken along line AA), many semiconductor chips on the wafer substrate are collectively mounted on a substrate W made of a wafer.
  • the semiconductor chip C is collectively sealed with a sealing material R as shown in FIG. 8 (FIG. 8A is a top view and FIG. 8B is an AA cross-sectional view).
  • the substrate W that has been collectively sealed is cut (diced) in a lattice shape so as to avoid the mounting position of the semiconductor chip C as shown in FIG.
  • the semiconductor chip (FIG. 9B) is singulated into a semiconductor device CD as shown in FIG. 9C.
  • bump electrodes may be formed on the semiconductor device CD.
  • FIG. 10 shows a state in which the sealing material R is printed by differential pressure filling by stencil printing on a substrate W on which a large number of semiconductor chips C are mounted (consisting of a wafer). 10 (a)), printing is completed (FIG. 10 (b)), and the table 8 supporting the substrate W is lowered (FIG. 10 (c)), but sealing is performed at the peripheral edge of the hole 6H of the stencil 6 Due to the stickiness of the material, it is difficult to separate the stencil, and the substrate W may be curved as shown in FIG. Such bending can be suppressed by holding the substrate W by suction by the table 8, but since the differential pressure filling is performed in a vacuum atmosphere, it is difficult to hold the substrate W by vacuum suction, and the plate is separated. It was difficult to suppress at the time.
  • the uncured sealing material R has a viscosity. Therefore, the thickness of the sealing material R varies depending on the position of the substrate W. That is, when the substrate W is curved, the semiconductor device CD obtained by curing and dicing the sealing material R also causes quality variations due to sealing thickness variations.
  • the present invention has been made in view of the above problems, and when a semiconductor device is obtained by performing stencil printing on a region where a semiconductor chip is arranged at once on a substrate on which a plurality of semiconductor chips are arranged and performing sealing. Furthermore, the present invention provides a substrate fixing jig that reduces voids and suppresses variation in quality, and a method of manufacturing a semiconductor device using the same.
  • a substrate fixing jig for fixing a substrate on which a plurality of semiconductor chips are arranged The substrate is supported from a surface on which the semiconductor chip is not disposed, a support plate disposed on a table of a stencil printing apparatus when performing stencil printing on the substrate, and detachable from the support plate,
  • a presser having a function of pressing the substrate against the support plate The presser is a substrate fixing jig that also functions as a stencil when stencil printing a sealing material on the substrate.
  • the invention according to claim 2 is a printing step in which stencil printing of a sealing material is collectively performed on a region of the substrate on which the semiconductor chip is mounted using the substrate fixing jig according to claim 1, and the printing step.
  • a method of manufacturing a semiconductor device comprising: a curing step of heating the subsequent substrate to cure the sealing material; and a dicing step of dividing the substrate after the sealing material is cured.
  • Invention of Claim 3 is a manufacturing method of the semiconductor device of Claim 2, Comprising: A method of manufacturing a semiconductor device, wherein the printing step is performed in a vacuum atmosphere.
  • Invention of Claim 4 is a manufacturing method of the semiconductor device of Claim 2 or Claim 3, Comprising: A method of manufacturing a semiconductor device, wherein ceramics are used as a squeegee material used for the stencil printing.
  • Invention of Claim 5 is a manufacturing method of the semiconductor device in any one of Claims 2-4, Comprising: Up to the curing step, the substrate is fixed to the substrate fixing jig.
  • the present invention when a semiconductor device is obtained by performing stencil printing of a region where a semiconductor chip is arranged at once on a substrate on which a plurality of semiconductor chips are arranged, and performing sealing, the voids are reduced and quality variation is also reduced. It becomes possible to suppress.
  • FIG. 4 is a diagram showing a state after completion of the return pass printing in the same differential pressure filling
  • FIG. 3B is a cross-sectional view of the wafer substrate.
  • FIG. 3 is a diagram showing a semiconductor device cut along the cutting line and separated into pieces.
  • A It is a figure which shows the state before printing at the time of performing batch sealing of the wafer substrate in which many semiconductor chips are mounted using stencil printing.
  • B It is a figure which shows the state immediately after implementation of the stencil printing.
  • C It is a figure which shows the state which has lowered
  • FIG. 1 shows an embodiment of a substrate fixing jig 1 according to the present invention.
  • FIG. 1 (a) is a top view and FIG. It is.
  • the substrate fixing jig 1 fixes the substrate W on which the semiconductor chip C is mounted.
  • the substrate W on which the semiconductor chip C is mounted may be a wiring substrate made of an insulating material such as an epoxy resin, but in this embodiment, a semiconductor wafer used for WLP is illustrated. In the so-called fan-out WLP, the carrier to which the adhesive film is attached becomes the substrate W. Further, as the sealing material R, an epoxy resin or silicon resin that has an uncured viscosity of 10 to 2000 Pa ⁇ S is used.
  • the substrate fixing jig 1 is for fixing the substrate W (FIG. 2) disposed on the support plate 10 by pressing it with the presser 11.
  • the parallelism between the support plate 10 and the presser 11 is as follows. In order to ensure this, it is desirable to use a spacer 12 having the same thickness as the substrate W. However, when the substrate W is extremely thin, the spacer 12 may not be provided.
  • the spacer 12 may have a form independent of the support plate 10 and the presser 11, but may be formed on either the support plate 10 or the presser 11.
  • the support plate 10 has a flat surface that supports the entire surface of the substrate W. If the thickness of the support plate 10 is too thin, there is a concern that the support plate 10 may be bent with the substrate W, which is not preferable. On the other hand, if it is too thick, the heat capacity becomes large, and in the curing step described later, it takes time to cure the sealing material, and it also takes time to cool from the high temperature state, which is not preferable from the viewpoint of production efficiency. Specifically, the thickness of the support plate 10 is preferably in the range of 2 mm to 10 mm. Further, if the thermal expansion coefficient of the support plate 10 is different from that of the presser 11, the substrate fixing jig 1 may be deformed in the thermosetting process.
  • the support plate 10 and the presser 11 are made of the same material.
  • the specific material is preferably stainless steel or aluminum in consideration of ease of flat processing, lightness, rigidity, and the like.
  • the presser 11 includes a substrate W arranged on the surface of the support plate 10 (FIG. 2A is a top view, and FIG. 2B is a cross-sectional view taken along line AA in FIG. 2A). ) Is pressed against the support plate 10, but the region where the semiconductor chip C is mounted is an opening 11H. For this reason, the presser 11 holds the vicinity of the peripheral edge of the substrate W.
  • the presser 11 is configured to have the opening 11H in the region where the semiconductor chip is mounted while pressing the vicinity of the peripheral edge of the substrate W. Therefore, the stencil when sealing the semiconductor chip C on the substrate W is used. It can also be used as a stencil for printing. That is, the presser 11 in FIG. 1 can function as the stencil 6 in FIG. 10, and the thickness of the presser 11 when used as a stencil needs to be the printing thickness of the sealing material.
  • stainless steel, aluminum, or the like is suitable for the material of the presser 11 as in the case of the support plate 10. However, if a material having magnetism such as SUS410 or SUS430 is used, it is suppressed to the support plate 10 using magnetic force. It is also possible to fix the tool 11.
  • FIG. 3A shows a state before the substrate W on which the semiconductor chip C is mounted is set in the stencil printing apparatus and stencil printing is started.
  • the substrate fixing jig 1 has the lower surface of the support plate 10 disposed on the table 8 of the stencil printing apparatus, and the sealing material R is supplied onto the presser 11 by the printing material supply means 3. Has been.
  • the presser 11 serves as a stencil, and the sealing material R is printed by the forward squeegee 4 and the backward squeegee 5 so as to fill the opening 11H.
  • the upper surface height of the presser 11 is pushed while pushing a large amount of the sealing material R into the opening 11H.
  • the upper surface of the sealing material R and the upper surface of the presser 11 are aligned by performing an operation of scraping off the sealing material R exceeding.
  • a material having high rigidity is suitable as the material of the outward squeegee 4 and the returning squeegee, and if the rigidity is high, resin is used.
  • a ceramic such as alumina may be more preferable.
  • each part constituting the stencil printing apparatus shown in FIG. 3A is accommodated in a vacuum chamber so that stencil printing can be performed in a vacuum (under reduced pressure). For this reason, since it is difficult for the table 8 to vacuum-suck the substrate fixing jig 1, the substrate fixing jig 1 is fixed to the table 8 using the holder 80.
  • FIG. 3B shows a state after the return pass printing is performed, and the sealing material R is printed with the thickness of the presser 11 in the opening 11H.
  • the forward printing and the backward printing are performed under a vacuum, and a pressure difference is given between the forward path and the backward path (vacuum differential pressure filling), so the void in the sealing material R printed in the opening 11H is miniaturized. ing.
  • vacuum differential pressure filling it is assumed that vacuum differential pressure filling is performed.
  • only one printing may be performed in a vacuum atmosphere. That is, the return squeegee 5 may be unnecessary.
  • the substrate fixing jig 1 can be removed from the table 8 by releasing the holder 80. That is, the lower surface of the support plate 10 can be separated from the table 8 with the substrate fixing jig 1 fixing the substrate W. At this time, since the support plate 10 has rigidity and is difficult to bend, the substrate W can be taken out from the stencil printing apparatus without being bent.
  • the stencil plate 6 in which a large number of fine holes 6H exist as used when individually sealing the semiconductor chips C it is used when sealing a large number of semiconductor chips at once.
  • the stencil does not require complicated processing and can be manufactured in large quantities at low cost. That is, the presser 11 can be manufactured in large quantities at a low cost.
  • the substrate W on which the sealing material is printed in the region where the semiconductor chip C is mounted can be handled in a state of being sandwiched between the support plate 10 and the presser 11. That is, in the curing step for curing the sealing material R, the substrate W on which the sealing material is printed in the region where the semiconductor chip C is mounted is used with the support plate 10 and the presser 11 as shown in FIG. It can be performed in a state of being sandwiched. In the curing step, the substrate W for thermally curing the sealing material R is heated, but the substrate W is fixed by the substrate fixing jig 1 as shown in FIG.
  • the substrate fixing jig 1 itself is hardly deformed, and the curvature of the substrate W accompanying the heat deformation of the sealing material R can be suppressed.
  • the curving of the substrate W can be suppressed and the curing can be completed in a state where the change in the thickness of the sealing material R is suppressed.
  • the substrate W is removed from the substrate fixing jig 1. That is, the holding of the substrate W by the presser 11 and the support plate 10 is released (FIGS. 4B and 4C).
  • the substrate W after the sealing material R is cured is divided into individual pieces for each semiconductor chip C (dicing step), and the semiconductor device CD is obtained.
  • a step of forming bump electrodes on the substrate W (the side on which the semiconductor chip C is not mounted) may be provided before dicing into the semiconductor device CD.
  • the sealing material R printed on the substrate W has a small void and a uniform thickness, and the substrate W is not curved in the process and handling after printing. This reduces the variation in sealing thickness. That is, according to the present invention, it is possible to provide a semiconductor device with less quality variation.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Screen Printers (AREA)

Abstract

複数の半導体チップが配置された基板の、半導体チップが配置された領域を一括で孔版印刷して封止を行なって半導体装置を得る際に、ボイドを低減しつつ、品質バラツキも抑制する基板固定治具およびこれを用いた半導体装置の製造方法を提供すること。具体的には、基板を半導体チップが配置されていない面から支持し、前記基板に孔版印刷を行なう際に孔版印刷装置のテーブル上に配置される支持板と、前記支持板に着脱可能であって、前記基板を前記支持板に押し付ける機能を有した押え具とを備え、前記押え具は、前記基板に封止材を孔版印刷を行なう際の孔版としても機能する基板固定治具およびこれを用いた半導体装置の製造方法を提供する。

Description

基板固定治具およびこれを用いた半導体装置の製造方法
　本発明は、複数の半導体チップが配置された基板の、半導体チップが配置された領域を一括で孔版印刷する際に用いる基板固定治具およびこれを用いた半導体装置の製造方法に関する。
　回路基板上の半導体チップ等の電子部品を樹脂封止するための手法として、未硬化の封止材を用いた孔版印刷がある。孔版印刷は、封止材を孔版上に供給した後に、孔版上のスキージを動かすことにより、孔版の孔内に封止材を押し込むものであるが、封止材を押し込む際に空気を巻き込んで封止材中にボイドが残存することがある。
　電子部品の樹脂封止においては、電子機器の信頼性の観点から、封止材中にボイドが存在することは好ましくない。そのため、孔版印刷を真空雰囲気下で行う真空印刷装置の普及が進んでいる。特に、真空雰囲気下での複数回の孔版印刷の間で真空度を下げる（大気圧に近づける）、真空差圧充填法を用いることにより、ボイドが微少で表面の平坦性に優れた樹脂封止が可能になっている（特許文献１）。
　真空差圧充填の一例を図５および図６を用いて説明する。図５および図６は、基板Ｗに配置された個々の半導体チップC周辺に封止Ｒを印刷する例を示しており、孔版６の孔部６Ｈに往路用スキージ４および復路用スキージ５を用いて印刷材Ｒを充填する。
　図５（ａ）は孔版６上に封止材Ｒを供給した印刷開始前の状態、図５（ｂ）～図５（ｄ）は一次印刷の状態を示す図であり、この一次印刷は圧力Ｐ１の真空下で行われる。まず、孔版６上に供給された封止材Ｒを往路用スキージ４が孔部側に移動させ（図５（ｂ））、孔部６Ｈに封止材Ｒを押し込んで行き（図５（ｃ））、全ての孔部６Ｈに封止材Ｒを充填する（図５（ｄ））。しかし、孔部６Ｈへの印刷材Ｒの際に、ボイドＶが生じることがある。ここで、一次印刷は圧力Ｐ１の真空下で行われているため、周囲を圧力Ｐ１よりも高い圧力Ｐにすることで、Ｐ１とＰの比に応じた分だけボイドが縮小するとともに、流動により封止材Ｒからボイドが放出されることもある。これにより、孔部に一次印刷で充填された封止材Ｒの見かけ体積が縮小し、その分だけ孔部内の封止材Ｒの表面が凹む（図６（ｅ））。
　次に、孔部内の封止材Ｒの平坦性を改善するために二次印刷を行う（図６）。この二次印刷を行う時の圧力Ｐ２は、Ｐ１に比べて１０倍以上の高い圧力である必要があるが、大気圧以下の減圧下で実施される。図６において、二次印刷は復路用スキージ５を用いて実施され（図６（ｆ））、二次印刷の後（図６（ｇ））は、半導体チップCはボイドが少なく表面の平坦性に優れた封止材Ｒに覆われる。この後、（通常は基板Ｗを支持するテーブル８を下降させて）基板Ｗを孔板６から離して（図６（ｈ））、基板Ｗ上に印刷された封止材Ｒを硬化することで半導体チップＣの樹脂封止が完了する。
特開平１１－４０５９０号公報
　半導体装置の封止技術として、従来のように基板上の半導体チップを個々に封止する方式に加え、ウェハレベルパッケージ（以降ＷＬＰと記す）技術の進展により、ウェハ基板上に高密度に搭載した半導体チップを一括で封止する方式の採用も増えている。
　ウェハ基板上の半導体チップの一括封止は、図７（図７（ａ）は上面図、図７（ｂ）はＡ－Ａ断面図）に示すようにウェハからなる基板Ｗ上に多数搭載された半導体チップＣを、図８（図８（ａ）は上面図、図８（ｂ）はＡ－Ａ断面図）のように封止材Ｒで一括封止するものであり、半導体チップＣの一括封止が行なわれた基板Ｗは、図９（ａ）に示すように半導体チップＣの搭載位置を避けるように格子状にカット（ダイシング）され、図９（ａ）のＡ－Ａ断面の半導体チップ（図９（ｂ））は、個片化され図９（ｃ）のような半導体装置ＣＤとなる。なお、図示していないが、半導体装置ＣＤにはバンプ電極が形成されていてもよい。
　図８のように基板Ｗ上の半導体チップＣを一括封止する方法としては、トランスファ成形や圧縮成形等があるが、孔版印刷の差圧充填も、ボイドが少ない（かつ存在するボイドも微小）という長所があることから、注目されている。
　しかし、基板Ｗとなるウェハの薄厚化が進んでいる状況で、比較的広い領域を一括で孔版印刷するのに際しては課題も生じている。
　図１０は、半導体チップCが多数搭載された（ウェハからなる）基板W上に、孔版印刷の差圧充填により封止材Ｒを印刷する様子を示したものであり、封止材供給後（図１０（ａ））、印刷が完了し（図１０（ｂ））、基板Ｗを支持するテーブル８を下げているが（図１０（ｃ））、孔版６の孔６Ｈ周縁部において、封止材の粘着性により孔版離れ難く、基板Ｗが図１０（ｄ）のように湾曲することがある。このような湾曲は、テーブル８が基板Ｗを吸着保持することで抑制することが出来るが、差圧充填は真空雰囲気下で行なうため、基板Ｗを真空吸着により保持することが困難で、版離れの際に抑制することが難しかった。
　図１０（ｄ）のように基板Ｗが湾曲してしまうと、平面上に放置しても容易に平坦化するものではなく、仮に平坦化できたとしても未硬化の封止材Ｒは粘性を有しているため、基板Ｗの位置によって封止材Ｒの厚みに変化が生じてしまう。すなわち、基板Ｗが湾曲すると、封止材Ｒを硬化して、ダイシングして得た半導体装置ＣＤにも封止厚みバラツキに起因する品質バラツキが生じることになる。
　本発明は上記問題に鑑みて成されたものであり、複数の半導体チップが配置された基板の、半導体チップが配置された領域を一括で孔版印刷して封止を行なって半導体装置を得る際に、ボイドを低減しつつ、品質バラツキも抑制する基板固定治具およびこれを用いた半導体装置の製造方法を提供するものである。
　上記の課題を解決するために、請求項１に記載の発明は、
複数の半導体チップが配置された基板を固定する基板固定治具であって、
前記基板を前記半導体チップが配置されていない面から支持し、前記基板に孔版印刷を行なう際に孔版印刷装置のテーブル上に配置される支持板と、前記支持板に着脱可能であって、前記基板を前記支持板に押し付ける機能を有した押え具とを備え、
前記押え具は、前記基板に封止材を孔版印刷を行なう際の孔版としても機能する基板固定治具である。
　請求項２に記載の発明は、請求項１に記載の基板固定治具を用いて前記基板の前記半導体チップが搭載された領域に封止材を一括で孔版印刷する印刷工程と、前記印刷工程後の前記基板を加熱して前記封止材を硬化させる硬化工程と、前記封止材が硬化した後の基板を個片に分割するダイシング工程と、からなる半導体装置の製造方法である。
　請求項３に記載の発明は、請求項２に記載の半導体装置の製造方法であって、
前記印刷工程を真空雰囲気下で行なうことを特徴とする半導体装置の製造方法である。
　請求項４に記載の発明は、請求項２または請求項３に記載の半導体装置の製造方法であって、
前記孔版印刷に用いるスキージの素材にセラミックスを用いることを特徴とする半導体装置の製造方法である。
　請求項５に記載の発明は、請求項２から請求項４のいずれかに記載の半導体装置の製造方法であって、
前記硬化工程までは、前記基板を前記基板固定治具に固定することを特徴とする半導体装置の製造方法である。　
　本発明により、複数の半導体チップが配置された基板の、半導体チップが配置された領域を一括で孔版印刷して封止を行なって半導体装置を得る際に、ボイドを低減しつつ、品質バラツキも抑制することが可能となる。
（ａ）本発明の実施形態に係る基板固定治具を説明する上面図である（ｂ）同断面図である。 （ａ）本発明の実施形態に係る基板固定治具を構成する支持板を説明する上面図である（ｂ）同断面図である。 （ａ）本発明の実施形態に係る基板固定治具を用いた孔版印刷を開始する前の状態を説明する図である（ｂ）同孔版印刷が終了した状態を説明する図である。 （ａ）本発明の実施形態に孔版印刷を実施した後に硬化工程に供する基板固定治具の形態を示す図である（ｂ）硬化工程後の基板固定治具から押え具を外した状態を示す図である（ｃ）同基板固定治具から基板を解放した状態を示す図である。 （ａ）樹脂封止のための差圧充填において封止材を供給した状態を示す図である（ｂ）同差圧充填において往路印刷を開始した状態を示す図である（ｃ）同差圧充填において往路印刷中の状態を示す図である（ｄ）同差圧充填において往路印刷終了後の状態を示す図である。 （ｅ）樹脂封止めのための差圧充填において、圧力を上げた後に復路印刷を開始する状態を示す図である（ｆ）同差圧充填において復路印刷中の状態を示す図である（ｇ）同差圧充填において復路印刷終了後の状態を示す図である（ｇ）動作圧充填後に孔版を基板から離した状態を示す図である。 （ａ）半導体チップが多数搭載されたウェハ基板の上面図である（ｂ）同ウェハ基板の断面図である。 （ａ）半導体チップが多数搭載されたウェハ基板を一括封止した状態の上面図である（ｂ）同状態のウェハ基板の断面図である。 （ａ）半導体チップが多数搭載されたウェハ基板を一括封止した状態から個片状にするための切断線を説明する上面図であり（ｂ）同切断線を説明する断面図であり（ｃ）同切断線に沿ってカットされて個片化された半導体装置を示す図である。 （ａ）半導体チップが多数搭載されたウェハ基板の一括封止を孔版印刷を用いて行なう際の印刷前の状態を示す図である（ｂ）同孔版印刷を実施直後の状態を示す図である（ｃ）同孔版印刷の後に基板を下降させている状態を示す図である（ｄ）同下降の際に基板が湾曲した状態を示す図である。
　　本発明の実施形態につき、図面を用いて説明する。
図１は、本発明に係る基板固定治具１の一実施形態を示すものであり、図１（ａ）は上面図で、図１（ｂ）は図１（ａ）のＡ－Ａ断面図である。基板固定治具１は、半導体チップＣが搭載された基板Ｗを固定するものである。
　半導体チップＣを搭載する基板Ｗとして、エポキシ樹脂等の絶縁材料からなる配線基板であっても良いが、本実施形態ではＷＬＰに用いる半導体ウェハを例示している。なお、所謂ファンアウトＷＬＰにおいては、接着フィルムが貼られたキャリアが基板Ｗとなる。また、封止材Ｒとしては、エポキシ樹脂やシリコン樹脂で未硬化の状態の粘度は１０～２０００Ｐａ・Ｓのものが用いられる。
　図１に示すように、基板固定治具１は、支持板１０に配置された基板Ｗ（図２）を押え具１１によって押し付けて固定するものであり、支持板１０と押え具１１の平行度を確保するために、基板Ｗと同じ厚みを有したスペーサ１２を介することが望ましいが、基板Ｗの厚みが極めて薄い場合においては、スペーサ１２がなくてもよい。また、スペーサ１２は、支持板１０と、押え具１１とは独立した形態であってもよいが、支持板１０または押え具１１のいずれかに形成したものであってもよい。
　支持板１０は、基板Ｗの全面を支持する形状の平坦面を有するものである。支持板１０の厚みは、薄すぎると基板Ｗとともに湾曲する懸念があり好ましくない。一方、厚すぎても熱容量が大きくなり、後述の硬化工程において、封止材を硬化させるのに時間を要するとともに、高温状態から冷めるのにも時間を要するので生産効率等の観点から好ましくない。具体的に支持板１０の厚みとしては２ｍｍから１０ｍｍの範囲にあることとが好ましい。また、支持板１０の熱膨張率が押え具１１と異なると熱硬化工程において基板固定治具１が変形することもあるので、支持板１０と押え具１１の熱膨張率差が小さいものを用いるのが好ましく、支持板１０と押え具１１を同材質とすることが更に望ましい。具体的な材質としては平坦加工の容易さや軽さ、剛性等を考慮して、ステンレス鋼やアルミが望ましい。
　押え具１１は、図２のように支持板１０の面上に配置された基板Ｗ（図２（ａ）は上面図で、図２（ｂ）は図２（ａ）のＡ－Ａ断面図）を支持板１０に押さえつけるものであるが、半導体チップＣが搭載された領域は開口部１１Ｈとなっている。このため、押え具１１は基板Ｗの周縁部付近を押えることになる。
　ところで、押え具１１は、基板Ｗの周縁部付近を押さえつけながらも半導体チップが搭載された領域に開口部１１Ｈを有する構成であることから、基板Ｗ上の半導体チップＣを封止する際の孔版印刷の孔版として利用することも可能である。すなわち、図１の押え具１１は、図１０の孔版６として機能させることが出来、孔版として用いる場合の押え具１１の厚みは封止材の印刷厚みにする必要がある。押え具１１の材質は前述のとおり支持板１０と同様にステンレス鋼、アルミ、等が適しているが、ＳＵＳ４１０、ＳＵＳ４３０のように磁性を有するものを用いれば、磁力を用いて支持板１０に抑え具１１を固定することも可能である。この場合、支持板１０にマグネットを埋め込む必要があり、支持板１０の適正厚みは４ｍｍ～１０ｍｍになる。なお、押え具１１の固定に磁力を用いない場合は、ネジ等により機械的に固定すればよい。
　以後、基板固定治具１によって固定した基板Ｗに搭載された半導体チップCから半導体装置ＣＤを得る工程について説明する。
　まず、図３（ａ）では、半導体チップＣが搭載された基板Ｗを孔版印刷装置にセットして、孔版印刷を開始する前の状態を示している。図３（ａ）において、基板固定治具１は支持板１０の下面が孔版印刷装置のテーブル８上に配置されており、封止材Ｒは印刷材供給手段３により押え具１１の上に供給されている。
　ここで、前述のとおり押え具１１は孔版の役割を果たしており、封止材Ｒは往路用スキージ４および復路用スキージ５により、開口部１１Ｈ内を埋めるように印刷される。実際には、往路用スキージ３および復路用スキージ４はスキージ走行軸９の軸方向に沿って移動しながら、多量の封止材Ｒを開口部１１Ｈ内に押し込みつつ、押え具１１の上面高さを超えた封止材Ｒを削り取る動作を行なって、封止材Ｒの上面と押え具１１の上面を揃えている。このように、封止材Ｒの余分を削りとって封止材Ｒの厚みを均一にするため、往路用スキージ４および復路用スキージの素材として剛性の高いものが適し、剛性が高ければ樹脂であってもよいが、アルミナ等のセラミックスが一層好ましい。
　また、図示していないが、図３（ａ）に示した孔版印刷装置を構成する各部は真空チャンバー内に収納されており、孔版印刷が真空（減圧下）で行なえるようになっている。このため、基板固定治具１をテーブル８が真空吸着することが困難であるため、ホルダ８０を用いて基板固定治具１をテーブル８に固定する構成となっている。
　開口部１１Ｈ内に封止材Ｒを孔版印刷する印刷工程においては、図３（ａ）の状態から真空雰囲気下で往路用スキージ４を用いた往路印刷を行なった後に、真空度を下げてから（圧力を上げて）復路用スキージ５を用いた復路印刷を行なう。復路印刷を行なった後の状態を示したのが図３（ｂ）であり、開口部１１Ｈ内に押え具１１の厚みで封止材Ｒが印刷されている。ここで、往路印刷と復路印刷は真空下で行い往路と復路で圧力差をもたせた（真空差圧充填である）ことから開口部１１Ｈ内に印刷された封止材Ｒ内のボイドは微小化している。なお、本実施形態では、真空差圧充填を行なうことを前提としているが、脱泡が容易な封止材Ｒを用いる場合においては、真空雰囲気で一回の印刷を行なうだけでも良い。すなわち、復路用スキージ５が不要な場合もある。
　図３（ｂ）のように開口部１１Ｈ内に封止材Ｒが印刷された後は、ホルダ８０を解除することで、基板固定治具１をテーブル８から外すことが出来る。すなわち、基板固定治具１が基板Ｗを固定した状態で、支持板１０の下面をテーブル８から離すことが出来る。この際、支持板１０が剛性を有していて湾曲し難いことから、基板Ｗを湾曲させることなく孔版印刷装置から取り出すことが出来る。
　ところで、図５に示したように半導体チップＣを個別に封止する際に用いるような細かな孔部６Ｈが多数存在する孔版６と異なり、多数の半導体チップを一括で封止する際に用いる孔版は複雑な加工を必要とせず、安価に多量に製作することが出来る。すなわち、押え具１１は安価に多量に製作することが可能なものである。
　このため、半導体チップＣが搭載された領域に封止材が印刷された基板Ｗは、支持板１０と押え具１１で挟み込んだ状態で取り扱うことができる。すなわち、封止材Ｒを硬化させる硬化工程は、図４（ａ）のように、半導体チップＣが搭載された領域に封止材が印刷された基板Ｗを、支持板１０と押え具１１で挟み込んだ状態で行なうことが出来る。硬化工程においては、封止材Ｒを熱硬化させるた基板Ｗを加熱するが、図４（ａ）のように基板Ｗは基板固定治具１により固定された状態であり、支持板１０と押え具１１の熱膨張率に大きな差がなければ、基板固定治具１自体の熱変形も生じ難く、封止材Ｒの熱変形に伴う基板Ｗの湾曲も押さえ込むことが出来る。この結果、基板Ｗの湾曲が抑えられるとともに、封止材Ｒの厚み変化を抑えた状態で硬化を完了させることが出来る。
　封止材Ｒが硬化したら、基板固定治具１から基板Ｗを外す。すなわち、押え具１１および支持板１０による基板Ｗの挟み込みを解除する（図４（ｂ）、図４（ｃ））。
　この後は、図９に示したように封止材Ｒが硬化した後の基板Ｗを、半導体チップＣ毎に個片に分割して（ダイシング工程）、半導体装置ＣＤが得られる。なお、ダイシングして半導体装置ＣＤとする前に、基板Ｗ（の半導体チップＣが搭載されていない側）にバンプ電極を形成する工程を設けてもよい。
　前述のとおり、基板Ｗに印刷した封止材Ｒはボイドが微小で、厚みも均一であり、印刷後の工程やハンドリングにおいても基板Ｗが湾曲することもないため、封止材内のボイドは低減され、封止厚みバラツキも抑制されている。すなわち、本発明により、品質バラツキの少ない半導体装置の提供が可能になる。
　　　１　　　基板固定治具
　　　３　　　印刷材供給手段
　　　４　　　往路用スキージ
　　　５　　　復路用スキージ
　　　６　　　孔版
　　　６Ｈ　　孔部
　　　８　　　テーブル
　　　９　　　スキージ走行軸
　　１０　　　支持板　　　
　　１１　　　押さえ具
　　１１Ｈ　　押え具の開口部
　　１２　　　スペーサ
　　８０　　　ホルダ
　　　Ｃ　　　半導体チップ
　　　ＣＤ　　半導体装置
　　　Ｒ　　　封止材
　　　Ｖ　　　ボイド
　　　Ｗ　　　基板（ウェハ）
　　　

Claims (5)

  1. 複数の半導体チップが配置された基板を固定する基板固定治具であって、
    前記基板を前記半導体チップが配置されていない面から支持し、前記基板に孔版印刷を行なう際に孔版印刷装置のテーブル上に配置される支持板と、
    前記支持板に着脱可能であって、前記基板を前記支持板に押し付ける機能を有した押え具とを備え、
    前記押え具は、前記基板に封止材を孔版印刷を行なう際の孔版としても機能する基板固定治具。
  2. 請求項１に記載の基板固定治具を用いて前記基板の前記半導体チップが搭載された領域に封止材を一括で孔版印刷する印刷工程と、
    前記印刷工程後の前記基板を加熱して前記封止材を硬化させる硬化工程と、
    前記封止材が硬化した後の基板を個片に分割するダイシング工程と、
    からなる半導体装置の製造方法。
  3. 請求項２に記載の半導体装置の製造方法であって、
    前記印刷工程を真空雰囲気下で行なうことを特徴とする半導体装置の製造方法。
  4. 請求項２または請求項３に記載の半導体装置の製造方法であって、
    前記孔版印刷に用いるスキージの素材にセラミックスを用いることを特徴とする半導体装置の製造方法。
  5. 請求項２から請求項４のいずれかに記載の半導体装置の製造方法であって、
    前記硬化工程までは、前記基板を前記基板固定治具に固定することを特徴とする半導体装置の製造方法。
PCT/JP2018/010916 2017-03-29 2018-03-20 基板固定治具およびこれを用いた半導体装置の製造方法 WO2018180734A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020197027790A KR20190133004A (ko) 2017-03-29 2018-03-20 기판 고정 지그 및 이것을 사용한 반도체 장치의 제조 방법
CN201880021114.0A CN110476234A (zh) 2017-03-29 2018-03-20 基板固定治具和使用基板固定治具的半导体装置的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-064693 2017-03-29
JP2017064693A JP2018170316A (ja) 2017-03-29 2017-03-29 基板固定治具およびこれを用いた半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2018180734A1 true WO2018180734A1 (ja) 2018-10-04

Family

ID=63675592

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/010916 WO2018180734A1 (ja) 2017-03-29 2018-03-20 基板固定治具およびこれを用いた半導体装置の製造方法

Country Status (4)

Country Link
JP (1) JP2018170316A (ja)
KR (1) KR20190133004A (ja)
CN (1) CN110476234A (ja)
WO (1) WO2018180734A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202116535A (zh) 2019-08-23 2021-05-01 日商長瀨化成股份有限公司 密封結構體之製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06316055A (ja) * 1993-05-07 1994-11-15 Matsushita Electric Ind Co Ltd スキージ装置
JP2005019503A (ja) * 2003-06-24 2005-01-20 Matsushita Electric Ind Co Ltd 回路基板の封止装置及びその封止方法
JP2006007480A (ja) * 2004-06-23 2006-01-12 Mitsumi Electric Co Ltd 合成樹脂印刷装置
JP2010016239A (ja) * 2008-07-04 2010-01-21 Nec Electronics Corp 半導体装置の製造方法
JP2011212863A (ja) * 2010-03-31 2011-10-27 Kyocera Corp 印刷用摺動部材および印刷装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3145959B2 (ja) 1997-07-18 2001-03-12 東レエンジニアリング株式会社 電子部品の樹脂封止方法
TW591770B (en) * 2003-03-14 2004-06-11 Ind Tech Res Inst Packaging method for semiconductor device
JP2005051150A (ja) * 2003-07-31 2005-02-24 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06316055A (ja) * 1993-05-07 1994-11-15 Matsushita Electric Ind Co Ltd スキージ装置
JP2005019503A (ja) * 2003-06-24 2005-01-20 Matsushita Electric Ind Co Ltd 回路基板の封止装置及びその封止方法
JP2006007480A (ja) * 2004-06-23 2006-01-12 Mitsumi Electric Co Ltd 合成樹脂印刷装置
JP2010016239A (ja) * 2008-07-04 2010-01-21 Nec Electronics Corp 半導体装置の製造方法
JP2011212863A (ja) * 2010-03-31 2011-10-27 Kyocera Corp 印刷用摺動部材および印刷装置

Also Published As

Publication number Publication date
JP2018170316A (ja) 2018-11-01
KR20190133004A (ko) 2019-11-29
CN110476234A (zh) 2019-11-19

Similar Documents

Publication Publication Date Title
KR100517075B1 (ko) 반도체 소자 제조 방법
TWI437669B (zh) 電子封裝裝置及電子封裝方法
KR20070059994A (ko) 서포트 플레이트의 첩합수단과 첩합장치, 및 서포트플레이트의 첩합방법
JP6340693B2 (ja) 基板の保持装置及び密着露光装置並びに近接露光装置
JP2011514686A (ja) チップをウェハ上にボンディングするための方法
JPWO2019009123A1 (ja) 基板処理方法及び基板処理システム
WO2018180734A1 (ja) 基板固定治具およびこれを用いた半導体装置の製造方法
JP2012199342A (ja) 樹脂モールド基板の製造方法および樹脂モールド基板
CN107993937B (zh) 一种临时键合工艺的辅助结构及利用该结构的晶圆加工方法
US20100087033A1 (en) Method and apparatus for manufacturing semiconductor device
JP2007214291A (ja) フリップチップ実装方法
KR20150140340A (ko) 반도체 장치의 제조 방법
JP2006202783A (ja) 半導体装置の製造方法
JP2008244492A (ja) 半導体装置の製造方法
JP2011135108A (ja) 半導体装置の製造方法
JP7313259B2 (ja) 樹脂基板の加工方法
JP4926630B2 (ja) 固体撮像装置の製造方法および製造装置、並びに貼付装置
WO2015087763A1 (ja) 封止シート貼付け方法
JP2010206028A (ja) Ｉｃパッケージの製造方法、ｉｃパッケージ、光ピックアップ、及び光無線データ通信の送受信デバイス
JP2011040640A (ja) 半導体装置の製造方法
JP2011077436A (ja) 半導体装置の製造方法及び製造装置
JP2006303128A (ja) 中空半導体パッケージの製造方法
JP2002033343A (ja) 電子部品の製造方法
CN116798961B (zh) 一种减少热应力影响的芯片封装结构及方法
JPH04247640A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18777951

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20197027790

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18777951

Country of ref document: EP

Kind code of ref document: A1