WO2017183081A1

WO2017183081A1 - 液晶表示装置及び液晶表示装置の駆動方法

Info

Publication number: WO2017183081A1
Application number: PCT/JP2016/062253
Authority: WO
Inventors: 健太郎入江; 雅江北山; 長島　伸悦
Original assignee: 堺ディスプレイプロダクト株式会社
Priority date: 2016-04-18
Filing date: 2016-04-18
Publication date: 2017-10-26
Also published as: CN109313877A; US20190103066A1; US10665188B2; CN109313877B

Abstract

画素電極と対向する対向電極に最適な電圧が、予め設定されている対向電圧からずれるのを防止すると共に、画素電極の実効電圧に分布が生じるのを防止することが可能な液晶表示装置及び液晶表示装置の駆動方法を提供する。マトリックス状に配列された画素（Ｐ，Ｐ・・）が、液晶層（３）を介して対向する画素電極（１１）及び対向電極（２１）の電極対を含んで画定されており、画素（Ｐ，Ｐ・・）に含まれる画素電極（１１）にデータ信号を印加するためのＴＦＴ（１５）のゲート電極に対し、ライン毎の走査信号線（Ｇｎ，Ｇｎ＋１・・）から走査信号を印加する。そして、各ラインの画素（Ｐ）とライン方向の一方に隣り合う画素（Ｐ）との間に配された信号線に、夫々のラインの走査信号が立ち下がったときに立ち上がる信号を印加する。

Description

液晶表示装置及び液晶表示装置の駆動方法

　本発明は、液晶表示装置に関し、特に薄膜トランジスタ等のスイッチング素子を用いたアクティブマトリックス方式の液晶表示装置及び液晶表示装置の駆動方法に関する。

　液晶表示装置は、高精細、薄型、軽量、及び低消費電力等の優れた特長を有する平面表示装置であり、薄型テレビ、パソコンモニタ、デジタルサイネージ等に幅広く利用される。アクティブマトリックス方式の液晶表示装置では、液晶パネル（以下単にパネルとも言う）に含まれる各画素の選択期間に、データ信号のバスラインから薄膜トランジスタ（ＴＦＴ＝Thin Film Transistor ）を介して夫々の画素の画素電極にデータ信号が書き込まれる。

　各画素の選択期間には、夫々の画素のＴＦＴのゲートに選択信号としての走査信号が走査信号線から印加される。この場合、ＴＦＴにおけるゲート－ドレイン間の寄生容量の影響により、ゲートに対する駆動電圧の立ち下がり時にフィードスルー電圧（所謂引き込み電圧）が発生し、画素電極の電圧がデータ信号の電圧よりも低下することが知られている（非特許文献１参照）。

　例えば、ＴＦＴのゲート－ドレイン間及びソース－ドレイン間夫々の寄生容量をＣｇｄ及びＣｓｄとし、各画素の容量をＣｐｘ（液晶容量、該液晶容量と並列に接続される補助容量、及び寄生容量Ｃｇｄ，Ｃｓｄの和に相当する容量）とすると、上記引き込み電圧ΔＶｄは以下の式（１）で表される。

ΔＶｄ＝（Ｃｇｄ／Ｃｐｘ）×（ＶｇＨ－ＶｇＬ）・・・・・・・・・・・・・・（１）
但し、ＶｇＨ：走査信号がハイレベルのときの電圧
　　　ＶｇＬ：走査信号がロウレベルのときの電圧

　実際の走査信号線はリアクタンス成分及び抵抗成分を有する分布定数線路とみなされるものであるため、走査信号は駆動端から遠ざかるほど波形に鈍りが生じる。このため、式（１）で表される引き込み電圧の大きさは、走査信号線に沿う方向のパネル上の位置によって違いが生じる。

　図１は、従来の液晶表示装置における走査信号の電圧及び画素電極の電圧を説明するための説明図である。走査信号線に沿う方向のパネル端部とパネル中央部とについて、図の上段及び下段の夫々に走査信号の電圧の波形及び画素電極の電圧の波形を示す。図の横軸は時間を表す。走査信号は例えばパネルの左右両端から駆動される。図中のＶｓ＋及びＶｓ－の夫々は、プラス及びマイナスのデータ信号の信号レベルを表す。

　パネルの端部、即ち走査信号の駆動端では、走査信号が急峻に立ち下がり、この立ち下がりの振幅に応じた引き込み電圧によって画素電極の電圧がデータ信号の電圧（Ｖｓ＋又はＶｓ－）よりもΔＶｄ０だけ低下する。ΔＶｄ０は式（１）で表される値に相当する。図１では、画素電極にプラスのデータ信号が書き込まれる場合と、マイナスのデータ信号が書き込まれる場合とを重ね合わせて示してある。

　一方、パネルの中央部では、走査信号の立ち上がり及び立ち下がりに鈍りが生じるため、走査信号の電圧がデータ信号の電圧（Ｖｓ＋又はＶｓ－）よりもＴＦＴの閾値だけ高い電圧を上回ったときにＴＦＴがオンして画素電極にデータ信号が書き込まれる。その後、走査信号の電圧がデータ信号の電圧よりもＴＦＴの閾値だけ高い電圧を下回ったときにＴＦＴがオフする。図１では、簡単のためにＴＦＴの閾値が０Ｖであるものとして図示する。図に示すように、パネルの中央部では、画素電極にプラス（又はマイナス）のデータ信号が書き込まれる場合、走査信号が立ち下がり始めてからＴＦＴがオフするまでの間に時間Ｔｆ１（又はＴｆ２）を要することとなる。

　この時間Ｔｆ１（又はＴｆ２）の間にＴＦＴがオンからオフへ緩やかに変化するため、データ信号の信号線と画素電極との間で電荷の移動（所謂再充電）が生じ、ΔＶｄ０より小さい引き込み電圧ΔＶｄ１（又はΔＶｄ２）が発生する。ΔＶｄ１（又はΔＶｄ２）の大きさは、再充電が発生する時間Ｔｆ１（又はＴｆ２）が長いほど小さくなる。つまり、パネルの端部から中央部に向かうほど、再充電を考慮した引き込み電圧の大きさが小さくなり、画素電極の電圧の低下量が小さくなる。また、プラスのデータ信号よりもマイナスのデータ信号が書き込まれる場合の方が、再充電を考慮した引き込み電圧が小さいため、パネルの端部から中央部に向かうほど、画素電極の実効電圧の振幅が小さくなって画素の明るさが低下する。

　図２は、従来の液晶表示装置における対向電圧のずれ及び輝度むらを説明するための説明図である。図の上段及び下段の夫々に、画素電極の電圧の分布と、パネルの表示画面における輝度むらとを示す。図の上段には、画素電極にプラスのデータ信号が書き込まれる場合と、マイナスのデータ信号が書き込まれる場合とを重ね合わせて実線で示してある。図の横軸はパネルの左端部からの距離を表す。図中に一点鎖線で示すＶｃｏｍは対向電圧、即ち対向電極の電圧のレベルを表す。走査信号はパネルの左右両端から駆動されるものとする。

　上述の再充電を考慮した引き込み電圧の特性により、画素信号の電圧分布は、パネルの両端部で極小となり、パネルの中央部で極大となるような上に凸の曲線を描く。一般的に対向電圧は、画素電極に書き込まれるプラス及びマイナス夫々のデータ信号の電圧の中間的な最適対向電圧となるように調整される。画素信号の電圧が図２の上段に示すような分布特性を示す場合、最適対向電圧は、破線で示すような上に凸の曲線を描いて変化する。一方、通常の対向電圧はパネルの全面にわたって一定の電圧に設定されるため、対向電圧をパネルの中央部に着目して設定した場合、図２の上段に示すように、パネルの端部では最適対向電圧に対してプラス側に大きく偏った対向電圧が印加される。更に、上述したように画素の明るさに分布が生じるため、図２の下段に示すように、パネルの端部では中央部と比較して画面が明るく表示される輝度むらが生じることとなる。

　このように、引き込み電圧ΔＶｄの大きさ及び実効電圧の振幅が、走査信号の駆動端からの距離に応じて減少する分布特性を呈し、パネルの面内で不均一となるため、各画素の輝度にむらが生じたり、フレームレートによってはフリッカが生じたりする不都合がある。また、各画素に対する最適な対向電圧が走査信号の駆動端からの距離に応じて変化するため、液晶をパネルの面内で均一に交流駆動することができなくなって、液晶への直流成分の印加による焼き付きが生じる原因にもなっている。

　これに対し、特許文献１には、走査信号線の一端にゲートドライバ（駆動回路）を接続すると共に、操作信号線の他端にディスチャージ回路を接続することにより、走査信号線の一端からの印加される走査信号がオンである場合に他端を開放し、走査信号がオフである場合に他端からもオフの制御電圧を印加するようにした液晶パネルが提案されている。また、特許文献２には、走査信号の立ち下がり波形を略直線的に傾斜させることにより、走査信号線の伝播遅延特性の影響を受けることなく、走査信号の駆動端及び終端における走査信号の立ち下がり波形を略同一にする表示装置が提案されている。更に、特許文献３には、水平方向の複数の表示領域毎に引き込み電圧ΔＶｄの偏差に応じた補正電圧をデータ信号に加算する液晶表示装置の駆動回路が提案されている。

堀　浩雄，鈴木　幸治　責任編集「シリーズ先端ディスプレイ技術２　カラー液晶ディスプレイ」，共立出版株式会社，2001年6月25日初版，pp247-248

特開平１０－２８２４７１号公報特開平１１－２８１９５７号公報特開平７－１３４５７２号公報

　しかしながら、特許文献１に記載の技術では、引き込み電圧ΔＶｄの表示位置による差異を減少させることができるが、引き込み電圧ΔＶｄをパネル全体で十分に均一化することは困難である。また、特許文献２に記載の技術では、走査信号の立ち下がり波形を傾斜させる回路が煩雑になる。更に、特許文献３に記載の技術では、引き込み電圧ΔＶｄの偏差に応じた電圧をデータ信号に加算するための回路が煩雑になる。

　本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、画素電極と対向する対向電極に最適な電圧が、予め設定されている対向電圧からずれるのを防止すると共に、画素電極の実効電圧に分布が生じるのを防止することが可能な液晶表示装置及び液晶表示装置の駆動方法を提供することにある。

　本発明の一態様に係る液晶表示装置は、液晶層を介して対向する画素電極及び対向電極の電極対を含んで画定される画素がマトリックス状に配列されており、前記画素に含まれる画素電極にデータ信号を印加するためのスイッチング素子と、マトリックスの行が並ぶ行方向に隣り合う画素間に配された信号線とを備え、前記スイッチング素子の制御電極に走査信号をマトリックスの行毎に印加する液晶表示装置において、
　マトリックスの各行について、前記信号線には前記走査信号が立ち下がったときに立ち上がる信号が印加されていることを特徴とする。

　本発明の一態様に係る液晶表示装置の駆動方法は、液晶層を介して対向する画素電極及び対向電極の電極対を含んで画定される画素がマトリックス状に配列されており、前記画素に含まれる画素電極にデータ信号を印加するためのスイッチング素子と、マトリックスの行が並ぶ行方向に隣り合う画素間に配された信号線とを備え、前記スイッチング素子の制御電極に走査信号をマトリックスの行毎に印加する液晶表示装置を駆動する方法において、マトリックスの各行について、前記信号線に、前記走査信号が立ち下がったときに立ち上がる信号を印加することを特徴とする。

　上記によれば、走査信号の立ち下がり時に画素電極に発生する引き込み電圧による電圧の低下と、引き込み電圧と同じ原理により信号線からの信号の立ち上がり時に画素電極に発生する電圧の上昇とが相殺される。
　従って、画素電極と対向する対向電極に最適な電圧が、予め設定されている対向電圧からずれるのを防止すると共に、画素電極の実効電圧に分布が生じるのを防止することが可能となる。

従来の液晶表示装置における走査信号の電圧及び画素電極の電圧を説明するための説明図である。従来の液晶表示装置における対向電圧のずれ及び輝度むらを説明するための説明図である。本発明の実施形態１に係る液晶表示装置の構成例を示すブロック図である。実施形態１に係る液晶表示装置で画素を画定する構成を模式的に示す説明図である。液晶パネルの構成を模式的に示す断面図である。実施形態１に係る液晶表示装置で画素に付随する寄生容量を示す説明図である。実施形態１に係る液晶表示装置で走査信号線に印加される信号及び画素電極の電圧の時間変化を示すタイミング図である。実施形態１の変形例に係る液晶表示装置の構成例を示すブロック図である。本発明の実施形態２に係る液晶表示装置の構成例を示すブロック図である。実施形態２に係る液晶表示装置で画素を画定する構成を模式的に示す説明図である。実施形態２に係る液晶表示装置で画素に付随する寄生容量を示す説明図である。実施形態２に係る液晶表示装置で走査信号線及び放電信号線に印加される信号及び副画素電極の電圧の時間変化を示すタイミング図である。表示画面上の表示位置と最適対向電圧との関係を示すグラフである。

［本発明の実施形態の説明］
　最初に本発明の実施態様を列記して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。

（１）本発明の一態様に係る液晶表示装置は、液晶層を介して対向する画素電極及び対向電極の電極対を含んで画定される画素がマトリックス状に配列されており、前記画素に含まれる画素電極にデータ信号を印加するためのスイッチング素子と、マトリックスの行が並ぶ行方向に隣り合う画素間に配された信号線とを備え、前記スイッチング素子の制御電極に走査信号をマトリックスの行毎に印加する液晶表示装置において、マトリックスの各行について、前記信号線には前記走査信号が立ち下がったときに立ち上がる信号が印加されていることを特徴とする。

　本態様にあっては、マトリックス状に配列された画素が、液晶層を介して対向する画素電極及び対向電極の電極対を含んで画定されており、画素に含まれる画素電極にデータ信号を印加するためのスイッチング素子の制御電極に対し、マトリックスの行毎（即ちライン毎）に走査信号を印加する。そして、各ラインの画素とライン方向（即ちラインが並ぶ方向）の一方に隣り合う画素との間に配された信号線に、夫々のラインの走査信号が立ち下がったときに立ち上がる信号を印加する。
　これにより、走査信号の立ち下がり時に画素電極に発生する引き込み電圧による電圧の低下と、引き込み電圧と同じ原理により信号線からの信号の立ち上がり時に画素電極に発生する電圧の上昇とが相殺される。

（２）本発明の一態様に係る液晶表示装置は、マトリックスの各行について、前記信号線には１つ後の行に係る走査信号が印加されていることを特徴とする。

　本態様にあっては、各ラインの信号線に１つ後のラインの走査信号を印加する。つまり、各ラインと１つ前のラインとの間に配された信号線に夫々のラインの走査信号が印加され、各ラインと１つ後のラインとの間に配された信号線に夫々のラインの走査信号から１走査時間だけ遅れた他の走査信号が印加される。
　これにより、各ラインの走査信号が立ち下がったときに１つ後のラインの走査信号が立ち下がる場合は、信号線に印加されるべき信号が走査信号で代用される。

（３）本発明の一態様に係る液晶表示装置は、前記画素は、前記信号線と交差する方向に配置された第１及び第２副画素を少なくとも有し、前記スイッチング素子は、前記第１及び第２副画素夫々に含まれる副画素電極に前記データ信号を印加するための第１及び第２スイッチング素子を含み、前記第２副画素に含まれる放電容量電極及び所定電位に接続された放電容量対向電極の電極対と、前記第２副画素の副画素電極及び前記放電容量電極間に接続された第３スイッチング素子とを備え、マトリックスの各行について、前記第３スイッチング素子の制御電極は、１つ後の行に係る前記信号線に接続されており、該信号線には前記走査信号が立ち下がったときに立ち上がって前記第３スイッチング素子をオンさせる放電信号が印加されていることを特徴とする。

　本態様にあっては、マトリックス状に配列された画素が、液晶層を介して対向する副画素電極及び対向電極の電極対を含んで画定されて信号線と交差する方向に配置された第１及び第２副画素を少なくとも有している。この第１及び第２副画素夫々に含まれる副画素電極にデータ信号を印加するための第１及び第２スイッチング素子の制御電極に対し、ライン毎に走査信号を印加する。第２副画素の副画素電極には１つ後のラインの信号線に制御電極が接続された第３スイッチング素子を介して放電容量電極が接続されており、放電容量電極には所定電位に接続された放電容量対向電極が対向している。そして、各ラインの第３スイッチング素子の制御電極に対し、走査信号が立ち下がった後に立ち上がって第３スイッチング素子をオンさせる放電信号を１つ後のラインの信号線から印加する。換言すれば、各ラインの信号線からの信号は、１つ前のラインの放電信号である。
　これにより、各ラインの画素が有する第１副画素と、１つ前のラインの画素が有する第２副画素とが信号線を介して隣り合うように配置し、且つ夫々のラインの走査信号が立ち下がったときに１つ前のラインの放電信号が立ち上がるようにした場合は、各ラインの走査信号の立ち下がり時に第１副画素の副画素電極に発生する引き込み電圧による電圧の低下と、引き込み電圧と同じ原理により信号線からの信号の立ち上がり時に第１副画素の副画素電極に発生する電圧の上昇とが相殺される。

（４）本発明の一態様に係る液晶表示装置は、前記画素に印加されるデータ信号の極性は、１フレーム期間毎に反転することを特徴とする。

　本態様にあっては、各画素に印加されるデータ信号の極性が１フレーム毎に反転するため、液晶層への直流電圧の印加が防止される。また、画素が第１及び第２副画素を有する場合は、第３スイッチング素子がオンしたときに第２副画素の副画素電極の電圧が効果的に変化して２つの副画素間の明暗差が大きくなる。

（５）本発明の一態様に係る液晶表示装置は、前記画素は、前記画素電極に接続された補助容量電極及び所定電位に接続された補助容量対向電極の電極対を更に含んで画定されていることを特徴とする。

　本態様にあっては、画素を画定する電極対に、補助容量電極及び補助容量対向電極の電極対が含まれており、補助容量電極は画素電極に電気的に接続されており、補助容量対向電極は所定電位に接続されている。
　これにより、画素電極及び対向電極により形成される液晶容量に、補助容量電極及び補助容量対向電極により形成される補助容量が並列に接続されるため、画素により液晶層に印加される電圧が少なくとも１フレーム期間だけ安定に保持される。

（６）本発明の一態様に係る液晶表示装置の駆動方法は、液晶層を介して対向する画素電極及び対向電極の電極対を含んで画定される画素がマトリックス状に配列されており、前記画素に含まれる画素電極にデータ信号を印加するためのスイッチング素子と、マトリックスの行が並ぶ行方向に隣り合う画素間に配された信号線とを備え、前記スイッチング素子の制御電極に走査信号をマトリックスの行毎に印加する液晶表示装置を駆動する方法において、マトリックスの各行について、前記信号線に、前記走査信号が立ち下がったときに立ち上がる信号を印加することを特徴とする。

　本態様にあっては、液晶表示装置の駆動方法によって液晶表示装置を駆動することにより、態様（１）と同様、走査信号の立ち下がり時に画素電極に発生する引き込み電圧による電圧の低下と、引き込み電圧と同じ原理により信号線からの信号の立ち上がり時に画素電極に発生する電圧の上昇とが相殺される。

［本発明の実施形態の詳細］
　本発明の実施形態に係る液晶表示装置及び液晶表示装置の駆動方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。また、各実施形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。

（実施形態１）
　図３は、本発明の実施形態１に係る液晶表示装置の構成例を示すブロック図であり、図４は、実施形態１に係る液晶表示装置で画素Ｐを画定する構成を模式的に示す説明図である。図３に示す液晶表示装置は、後述の電極対を含んで画定される画素Ｐが表示画面の垂直方向（以下、行方向ともいう）及び水平方向（以下、列方向ともいう）にマトリックス状に配列された液晶パネル１００ａを備える。図３では、液晶パネル１００ａ上で行方向に連続する２つの画素Ｐと、これらの画素Ｐに係る各信号線とを代表的に図示してある。以下では、液晶層３又は不図示の絶縁層を介して対向する電極対が、静電容量（コンデンサ）を形成するものとする。また、マトリックスの行をラインとも言う。

　図４において、画素Ｐは、液晶層３を介して対向する画素電極１１及び対向電極２１の電極対と、補助容量電極１２及び補助容量対向電極２２の電極対とを含んで画定される。画素電極１１には、ＴＦＴ１５（スイッチング素子に対応）のドレイン電極が接続されている。画素電極１１及び補助容量電極１２は電気的に接続されている。補助容量対向電極２２は対向電極２１の電位に接続されている。後述する実施形態２のように、補助容量対向電極２２が対向電極２１の電位とは異なる所定電位に接続されていてもよい。画素電極１１及び対向電極２１により、液晶容量Ｃｌｃが形成される。補助容量電極１２及び補助容量対向電極２２により、補助容量Ｃｃｓが形成される。

　画素Ｐの水平方向の一側方には、ＴＦＴ１５を介して画素電極１１にソース信号（データ信号に相当）を印加するためのソース信号線ＳＬが垂直方向に直線的に配されている。ソース信号線ＳＬには、ＴＦＴ１５のソース電極が接続されている。ｎライン目のＴＦＴ１５のゲート電極（制御電極に相当）は、ｎライン目の画素Ｐ及びｎ－１ライン目の画素Ｐの間を水平方向に横切るように直線的に配された走査信号線Ｇｎに接続されている。走査信号線Ｇｎ－１，Ｇｎ，Ｇｎ＋１・・は、マトリックスの行方向に行毎に並設されている。

　図３に移って、実施形態１に係る液晶表示装置は、また、走査信号線Ｇｎ－１，Ｇｎ，Ｇｎ＋１・・に走査信号を印加するゲートドライバＧＤａ，ＧＤａと、ソース信号線ＳＬ，ＳＬ，・・にソース信号を印加するソースドライバＳＤと、ゲートドライバＧＤａ，ＧＤａ及びソースドライバＳＤを用いて液晶パネル１００ａによる表示を制御する表示制御回路４ａとを備える。

　表示制御回路４ａは、画像を表す画像データを含む画像信号を受け付ける画像信号入力回路４０と、画像信号入力回路４０によって分離されたクロック信号及び同期信号に基づいてゲートドライバＧＤａ，ＧＤａ及びソースドライバＳＤ夫々を制御する走査信号制御回路４２ａ及びソース信号制御回路４１とを有する。

　走査信号制御回路４２ａ及びソース信号制御回路４１夫々は、ゲートドライバＧＤａ，ＧＤａ及びソースドライバＳＤの周期的な動作に必要となるスタート信号、クロック信号、イネーブル信号等の制御信号を生成する。ソース信号制御回路４１は、また、画像信号入力回路４０によって分離されたデジタルの画像データをソースドライバＳＤへ出力する。

　ゲートドライバＧＤａ，ＧＤａは、画像データの１フレーム期間内に、走査信号線Ｇｎ－１，Ｇｎ，Ｇｎ＋１・・に対して、１水平走査期間毎に順次走査信号を印加する。ソースドライバＳＤは、ソース信号制御回路４１から与えられたデジタルの画像データ（直列データ）を１水平走査期間（１Ｈ）だけ蓄積して１ライン分の画像を表すアナログのソース信号（並列信号）を生成し、生成したソース信号を列毎のソース信号線ＳＬ，ＳＬ，・・に並列的に印加する。ここでの１ライン分のソース信号は、１水平走査期間毎に更新される。

　走査信号線Ｇｎ－１，Ｇｎ，Ｇｎ＋１・・の１つに印加された走査信号は、列方向に配列された１ライン分の画素Ｐ，Ｐ，・・夫々に含まれるＴＦＴ１５のゲート電極に印加される。本実施形態１では、各ラインの走査信号が立ち下がったときに、１つ後のラインの走査信号が立ち上がる。つまり、走査信号の信号幅が１水平走査時間と略等しくなるように、走査信号の信号幅が走査信号制御回路４２ａにて調整される。

　ソース信号線ＳＬ，ＳＬ，・・に印加されたソース信号は、一の走査信号線Ｇｎに走査信号が印加される１水平走査期間に、この一の走査信号線Ｇｎにゲート電極が接続されたＴＦＴ１５を介して画素電極１１に印加されると共に、補助容量電極１２にも印加される。これにより、画素Ｐに形成された液晶容量Ｃｌｃ及び補助容量Ｃｃｓにソース信号が書き込まれる。このようにして１水平走査期間に１ライン分のソース信号が１ライン分の画素Ｐ，Ｐ，・・に同時的に書き込まれる。各画素Ｐに書き込まれたソース信号は、１フレーム期間だけ保持される。

　次に、液晶パネル１００ａの光学的な構成について説明する。
　図５は、液晶パネル１００ａの構成を模式的に示す断面図である。液晶パネル１００ａは、第１ガラス基板（アレイ基板）１及び第２ガラス基板２の間に、液晶層３を介装させて構成されている。第１ガラス基板１及び第２ガラス基板２の対向する一の表面同士の間には、液晶層３に封入される液晶を封止するためのシール材３３が、第２ガラス基板２の周縁部に沿って設けられている。

　第１ガラス基板１の一の表面上には、夫々が透明電極からなるＴＦＴ１５、画素電極１１、補助容量電極１２及び補助容量対向電極２２が含まれる層の上に配向膜３１が形成されている。第１ガラス基板１の他の表面には、偏光板１９が貼り付けられている。第１ガラス基板１の一の表面の一の縁部には、ゲートドライバＧＤａが表面実装されたフレキシブル基板１８が取り付けられている。

　第２ガラス基板２の一の表面上には、透明電極からなる対向電極２１と、配向膜３２とが積層されて形成されている。第２ガラス基板２と対向電極２１との間には、カラーフィルタＣＦが形成されている。カラーフィルタは、配向膜３１と上記ＴＦＴ１５等が含まれる層との間に形成されていてもよい。第２ガラス基板２の他の表面には、偏光板２９が貼り付けられている。偏光板１９と偏光板２９とでは、夫々を通過する光の偏光方向（偏光面）が９０度異なるようにしてある。バックライト（不図示）は、第１ガラス基板１の他の表面側（偏光板１９が貼り付けられている側）に設けられている。

　上述の構成において、例えばノーマリブラック方式の場合、画素Ｐの画素電極１１と対向電極２１との間に電圧が印加されない場合、画素Ｐを透過する光の偏光方向が変化しないため、バックライトから照射されて偏光板１９を透過した光は、偏光板２９に吸収される。これに対し、画素Ｐの画素電極１１と対向電極２１との間に電圧が印加された場合、画素Ｐを透過する光の偏光方向が電圧の大きさに応じて変化するため、バックライトから照射されて偏光板１９を透過した光の偏光方向が電圧の大きさに応じて変化して偏光板２９を透過するようになる。これにより、画素Ｐが表示する画像の明るさが変化する。

　次に、図４では明示的に示さなかった寄生容量について説明する。
　図６は、実施形態１に係る液晶表示装置で画素Ｐに付随する寄生容量を示す説明図である。図６では、後の説明のために、ｎライン目（ｎは０以上の整数：以下同様）の画素ＰをＰｎで表す。画素Ｐｎ－１，Ｐｎ，Ｐｎ＋１の何れについても寄生容量が同様に付随しているため、ここでは画素Ｐｎを中心に説明する。

　画素Ｐｎの画素電極１１にドレイン電極が接続されたＴＦＴ１５は、ドレイン－ゲート間に寄生容量が存在している。また、ＴＦＴ１５のゲート電極に接続されている走査信号線Ｇｎと画素Ｐｎの画素電極１１との間には浮遊容量が存在している。これらドレイン－ゲート間の寄生容量と浮遊容量とは並列容量として作用するため、これらの容量をまとめて寄生容量Ｃｇｄとする。一方、画素Ｐｎの画素電極１１と走査信号線Ｇｎ＋１との間には浮遊容量が存在している。これを寄生容量Ｃｇｐとする。

　以下では、本願の課題が解決される具体例について説明する。
　図７は、実施形態１に係る液晶表示装置で走査信号線に印加される信号及び画素電極１１の電圧の時間変化を示すタイミング図である。走査信号線に沿う方向のパネル端部とパネル中央部とについて、図の上段、中段及び下段の夫々に、ｎライン目の走査信号線Ｇｎの信号レベル、画素Ｐｎの画素電極１１の電圧及びｎ＋１ライン目の走査信号線Ｇｎ＋１の信号レベルを表す。横軸は時間を表す。信号レベルはオンの状態を正のパルスで表す。縦方向の破線の間隔は１Ｈである。横方向の一点鎖線は対向電極２１の電位、即ち対向電圧Ｖｃｏｍの電位を表す。画素電極１１の電圧波形は１フレーム後にＶｃｏｍに対して極性反転してマイナスの電圧となるが、ここではプラスのデータ信号が書き込まれる場合について代表的に図示する。

　図７の左半分に示すパネル端部において、走査信号線Ｇｎ及びＧｎ＋１夫々からの走査信号は、１Ｈの時間差で１Ｈ分の信号幅となるように生成されたものである。時刻ｔ１で走査信号線Ｇｎからの走査信号が立ち上がってオンとなった場合、画素ＰｎのＴＦＴ１５がオン（導通状態）となり、ソース信号線ＳＬからのデータ信号が画素Ｐｎの画素電極１１と補助容量電極１２（図４参照）とに印加される。これにより、画素電極１１の電圧は、時刻ｔ１からｔ２までの間にソース信号線ＳＬの電圧と同じレベルになって、画素電極１１にデータ信号が書き込まれる。この電圧が液晶容量Ｃｌｃに印加される電圧となる。

　その後、時刻ｔ２で走査信号線Ｇｎからの走査信号が立ち下がってオフとなった場合、画素ＰｎのＴＦＴ１５がオフ（非導通状態）となる。時刻ｔ２では寄生容量Ｃｇｄの影響により、画素Ｐｎの画素電極１１の電圧がフィードスルー電圧（所謂引き込み電圧）だけ突き下げられる。各画素Ｐの容量をＣｐｉｘ（液晶容量Ｃｌｃ、補助容量Ｃｃｓ、図６に示す寄生容量Ｃｇｄ，Ｃｇｐ、及びＴＦＴ１５のソース－ドレイン間の寄生容量Ｃｓｄの和に相当する容量）とすると、Ｃｇｄによる引き込み電圧ΔＶｄは以下の式（２）で表される。

ΔＶｄ＝（Ｃｇｄ／Ｃｐｉｘ）×（ＶｇＨ－ＶｇＬ）・・・・・・・・・・・・・（２）
但し、ＶｇＨ：走査信号がハイレベルのときの電圧
　　　ＶｇＬ：走査信号がロウレベルのときの電圧

　上述したように本実施形態１では、画素Ｐｎが含まれるラインより１つ後のラインに係る走査信号線Ｇｎ＋１からの走査信号が時刻ｔ２で立ち上がるようにしてある。よって、時刻ｔ２では図６に示す寄生容量Ｃｇｐの影響により、画素Ｐｎの画素電極１１の電圧が引き込み電圧に相当する電圧だけ突き上げられる。このときの引き込み電圧に相当する電圧ΔＶｄ’は以下の式（２）で表される。

’
ΔＶｄ’＝（Ｃｇｐ／Ｃｐｉｘ）×（ＶｇＨ－ＶｇＬ）・・・・・・・・・・・・（３）

　寄生容量Ｃｇｄ及びＣｇｐの大きさが略等しければ、式（２）で表される電圧ΔＶｄが式（２）で表される電圧ΔＶｄ’で相殺される。即ち、画素Ｐｎの画素電極１１の電圧は、走査信号線Ｇｎからの走査信号の立ち下がりによる電圧の突き下げの影響と、走査信号線Ｇｎ＋１からの走査信号の立ち上がりによる電圧の突き上げの影響とを略等しく受けるため、これらの走査信号の影響を全く受けなかったときと略同じ電圧に維持される。その後、時刻ｔ３で走査信号線Ｇｎ＋１からの走査信号が立ち下がった場合、画素Ｐｎの画素電極１１の電圧は、式（３）で表される引き込み電圧ΔＶｄ’に相当するΔＶｄ３だけ突き下げられる。この場合は、ＴＦＴ１５が既にオフしているため、ソース信号線ＳＬと画素電極１１との間で所謂再充電は発生しない。

　図７の右半分に示すパネル中央部にあっても、各信号の立ち上がり及び立ち下がりの開始時点に関するタイミングはパネル端部の場合と同様である。時刻ｔ１からｔ２までの間に走査信号線Ｇｎからの走査信号が立ち上がる。この間の波形は、破線で示す理想的な波形に対して実線で示すような鈍りのある波形となる。この間に画素ＰｎのＴＦＴ１５がオンとなり、ソース信号線ＳＬからのデータ信号が画素Ｐｎの画素電極１１及び補助容量電極１２にデータ信号が書き込まれる。時刻ｔ２における画素Ｐｎの画素電極１１の電圧は、パネル端部の場合と同等である。

　その後、時刻ｔ２からｔ３までの間に走査信号線Ｇｎからの走査信号が立ち下がり、走査信号線Ｇｎ＋１からの走査信号が立ち上がる。この間の波形は、破線で示す理想的な波形に対して実線で示すような鈍りのある波形となる。この間に図６に示す寄生容量Ｃｇｄの影響を受けて、画素Ｐｎの画素電極１１の電圧が式（２）で表される引き込み電圧ΔＶｄに相当する電圧だけ突き下げられる。これと同時的に図６に示す寄生容量Ｃｇｐの影響を受けて、画素Ｐｎの画素電極１１の電圧が式（３）で表される引き込み電圧ΔＶｄ’に相当する電圧だけ突き上げられる。このような電圧の突き下げと突き上げとが相殺されるため、画素電極１１の電圧の変化が抑制される。

　時刻ｔ２からｔ３までの期間の初期では、画素ＰｎのＴＦＴ１５がオンからオフへ緩やかに変化するため、データ信号の信号線と画素電極１１との間で再充電が生じる余地があるが、画素電極１１の電圧はデータ信号の電圧と略同一に維持されているため、再充電の影響を受けることはない。

　その後、時刻ｔ３からｔ４までの間に走査信号線Ｇｎ＋１からの走査信号が立ち下がる。この間の波形も実線で示すような鈍りのある波形となる。この間に図６に示す寄生容量Ｃｇｐの影響を受けて、画素Ｐｎの画素電極１１の電圧が式（３）で表される引き込み電圧ΔＶｄ’に相当するΔＶｄ３だけ突き下げられる。但し、パネル端部の場合と同様にＴＦＴ１５が既にオフしており、再充電は発生しない。

　上述したように、本実施形態１では、走査信号線Ｇｎからの走査信号（以下、Ａ信号という）が立ち下がったときに、走査信号線Ｇｎ＋１からの走査信号（以下、Ｂ信号という）が立ち上がるように構成した。理想的にはＡ信号が立ち下がった時又はＡ信号の立ち下がり時にＢ信号が立ち上がるようにするが、Ａ信号が立ち下がった時又はＡ信号の立ち下がり時と、Ｂ信号の立ち上がり時とは完全に一致しなくてもよい。

　有限の立ち下がり時間及び有限の立ち上がり時間を考慮すれば、パネル上の位置にかかわらず（以下同様）Ａ信号が立ち下がりを開始してから立ち下がるまでの間に、Ｂ信号が立ち上がりを開始するように構成することが好ましい。更にＡ信号が立ち下がりを開始してから、Ａ信号の電圧がデータ信号の電圧よりもＴＦＴ１５の閾値だけ高い電圧を下回るまでの間に、ソース信号線ＳＬと画素電極１１との間で再充電が発生する余地があることを考慮すれば、Ａ信号が立ち下がりを開始してから上記の再充電が終了するまでの間に、Ｂ信号が立ち上がりを開始するように構成することがより好ましい。

　一方、Ａ信号の立ち下がりの開始時点よりもＢ信号の立ち上がりの開始時点の方が先になる場合は、画素電極１１がＴＦＴ１５によりソース信号線ＳＬに接続されて低インピーダンスの状態にある間にＢ信号が立ち上がることとなるため、画素電極１１の電圧に対する突き上げが生じない。その結果、その後のＡ信号の立ち下がり時とＢ信号の立ち下がり時とで画素電極１１の電圧に対する突き下げが生じて図７に示すΔＶｄ３の略２倍の引き込み電圧が生じ、且つパネル上の位置によって引き込み電圧の大きさが変動することとなるため、好ましくない。

　以上のように本実施形態１によれば、マトリックス状に配列された画素Ｐ，Ｐ・・が、液晶層３を介して対向する画素電極１１及び対向電極２１の電極対を含んで画定されており、画素Ｐ，Ｐ・・に含まれる画素電極１１にデータ信号を印加するためのＴＦＴ１５のゲート電極に対し、ライン毎の走査信号線Ｇｎ，Ｇｎ＋１・・から走査信号を印加する。そして、各ラインの画素Ｐとライン方向の一方に隣り合う画素Ｐとの間に配された信号線に、夫々のラインの走査信号が立ち下がったときに立ち上がる信号を印加する。
　これにより、走査信号の立ち下がり時に画素電極１１に発生する引き込み電圧による電圧の突き下げと、引き込み電圧と同じ原理により信号線からの信号の立ち上がり時に画素電極１１に発生する電圧の突き上げとが相殺される。
　従って、画素電極１１が対向する対向電極２１に最適な電圧が、予め設定されている対向電圧からずれるのを防止すると共に、画素電極の実効電圧に分布が生じるのを防止することが可能となる。

　また、実施形態１によれば、各ラインの信号線に１つ後のラインの走査信号を印加する。つまり、各ラインと１つ前のラインとの間に配された信号線が夫々のラインの走査信号線であり、各ラインと１つ後のラインとの間に配された信号線が１つ後のラインの走査信号線である。
　従って、各ラインの走査信号が立ち下がったときに１つ後のラインの走査信号が立ち下がるようにすることにより、信号線に印加されるべき信号を走査信号で代用することが可能となる。

（変形例）
　実施形態１が、液晶パネル１００ａの左右両端夫々にゲートドライバＧＤａを備える形態であるのに対し、実施形態１の変形例は、液晶パネル１００ａの左右両端夫々に垂直方向に配されたゲートドライバＧＤａ１及びＧＤａ２を備える形態である。

　図８は、実施形態１の変形例に係る液晶表示装置の構成例を示すブロック図である。実施形態１に係る液晶表示装置と本変形例に係る液晶表示装置との違いは、ゲートドライバＧＤａがゲートドライバＧＤａ１及びＧＤａ２に分離されている点のみである。ゲートドライバＧＤａが３つ以上のゲートドライバに分離されていてもよい。その他、実施形態１に対応する箇所には同様の符号を付してその説明を省略する。

　図８に示す構成において、ゲートドライバＧＤａ１が走査信号を印加する走査信号線Ｇｋと、ゲートドライバＧＤａ２が走査信号を印加する走査信号線Ｇｋ＋１とが隣り合う場合、走査信号線Ｇｋ及びＧｋ＋１に印加される信号及び画素電極１１の電圧の時間変化を示すタイミング図は、図７のＧｎ及びＧｎ＋１夫々をＧｋ及びＧｋ＋１で読み替えたものとなる。ここで、ゲートドライバＧＤａ１及びＧＤａ２の信号駆動特性や、走査信号線Ｇｋ及びＧｋ＋１の伝播遅延特性に僅かな違いが生じた場合、パネル中央部では、図７で読み替えた走査信号線Ｇｋからの走査信号（以下、Ｃ信号という）の立ち下がりの開始時点が、走査信号線Ｇｋ＋１からの走査信号（以下、Ｄ信号という）の立ち上がりの開始時点よりも遅れることがある。

　実施形態１で説明したように、Ｃ信号の立ち下がりの開始時点がＤ信号の立ち上がりの開始時点よりも遅れることは好ましくない。また、Ｃ信号の立ち下がりとＤ信号の立ち上がりとで時間関係の逆転が生じた場合は、パネルの表示画面上でゲートドライバＧＤａ１及びＧＤａ２の境界に対応する位置に横筋が視認されることがある。

　そこで、本変形例では、Ｄ信号の立ち上がりの開始時点に対してＣ信号の立ち下がりの開始時点を一定時間だけ早めるようにする。具体的には、走査信号の信号幅を１Ｈよりも一定時間だけ短くする。ここでの一定時間は、隣り合う走査信号線における走査信号の伝播遅延時間の差分の最大値とすることが好ましい。

　以上のように本変形例によれば、各走査信号線における走査信号の伝播遅延時間の違いにかかわらず、走査信号の立ち下がり時に画素電極１１に発生する引き込み電圧による電圧の突き下げと、１ライン後の走査信号線からの走査信号の立ち上がり時に画素電極１１に発生する電圧の突き上げとを相殺させることが可能となる。

（実施形態２）
　実施形態１は、画素Ｐが液晶層３を介して対向する画素電極１１及び対向電極２１の電極対を含んで画定される形態であるのに対し、実施形態２は、画素Ｐが液晶層３を介して対向する副画素電極及び対向電極の電極対を含んで画定される副画素を少なくとも２つ有する形態である。

　図９は、本発明の実施形態２に係る液晶表示装置の構成例を示すブロック図であり、図１０は、実施形態２に係る液晶表示装置で画素Ｐを画定する構成を模式的に示す説明図である。図９に示す液晶表示装置は、電極対を含んで画定される副画素を少なくとも２つ有する画素Ｐが表示画面の垂直方向（行方向）及び水平方向（列方向）にマトリックス状に配列された液晶パネル１００ｂを備える。図９では、液晶パネル１００ｂ上で行方向に連続する２つの画素Ｐと、これらの画素Ｐに係る各信号線とを代表的に図示してある。以下、実施形態１と同様の構成については同様の符号を付してその説明を省略又は簡略化する。

　図１０において、画素Ｐは、液晶パネル１００ｂの表示画面の垂直方向に二分された副画素ＳＰ１（第１副画素に相当）及び副画素ＳＰ２（第２副画素に相当）を少なくとも有する。副画素ＳＰ１は、液晶層３を介して対向する副画素電極１１ａ及び対向電極２１の電極対と、補助容量電極１２ａ及び補助容量対向電極２２ａの電極対とを含んで画定される。副画素電極１１ａには、ＴＦＴ１５ａ（第１スイッチング素子に対応）のドレイン電極が接続されている。副画素電極１１ａ及び補助容量電極１２ａは電気的に接続されている。補助容量対向電極２２ａは、画素Ｐの垂直方向の一端部を水平方向に直線的に横切るように配された補助容量電圧線ＣＳ１の電位（所定電位に相当）に接続されている。副画素電極１１ａ及び対向電極２１により、液晶容量Ｃｌｃ１が形成される。また、補助容量電極１２ａ及び補助容量対向電極２２ａにより、補助容量Ｃｃｓ１が形成される。

　副画素ＳＰ２は、液晶層３を介して対向する副画素電極１１ｂ及び対向電極２１の電極対と、補助容量電極１２ｂ及び補助容量対向電極２２ｂの電極対と、放電容量電極１３及び放電容量対向電極２３の電極対とを含んで画定される。副画素電極１１ｂには、ＴＦＴ１５ｂ（第２スイッチング素子に対応）のドレイン電極が接続されている。副画素電極１１ｂ及び補助容量電極１２ｂは電気的に接続されている。放電容量電極１３はＴＦＴ１４（第３スイッチング素子に対応）を介して副画素電極１１ｂに接続されている。補助容量対向電極２２ｂ及び放電容量対向電極２３は、画素Ｐの垂直方向の他端部を水平方向に直線的に横切るように配された補助容量電圧線ＣＳ２の電位に接続されている。副画素電極１１ｂ及び対向電極２１により、液晶容量Ｃｌｃ２が形成される。補助容量電極１２ｂ及び補助容量対向電極２２ｂにより、補助容量Ｃｃｓ２が形成される。また、放電容量電極１３及び放電容量対向電極２３により、放電容量Ｃｄｃが形成される。

　対向電極２１は、副画素ＳＰ１及びＳＰ２について共通であるが、これに限定されるものではない。補助容量電極２２ａ，２２ｂ及び放電容量対向電極２３は、実施形態１の場合と同様に対向電極２１に接続してもよい。副画素電極１１ａ及び副画素電極１１ｂの大きさの比は、１対１に限定されず、副画素の数は２つに限定されない。

　画素Ｐの水平方向の一側方には、ＴＦＴ１５ａ及び１５ｂ夫々を介して副画素電極１１ａ及び１１ｂにソース信号（データ信号に相当）を印加するためのソース信号線ＳＬが垂直方向に直線的に配されている。ソース信号線ＳＬには、ＴＦＴ１５ａ及び１５ｂのソース電極が接続されている。ｎライン目の画素ＰのＴＦＴ１５ａ及び１５ｂのゲート電極（制御電極に相当）は、画素Ｐの中央部を水平方向に横切るように直線的に配された走査信号線Ｇｍ＿ｎに接続されている。ＴＦＴ１４のゲート電極は、垂直方向（行方向）に隣り合う次の行（即ちｎ＋１ライン目）の画素Ｐとの間を水平方向に横切るように直線的に配された放電信号線Ｇｓ＿ｎに接続されている。走査信号線Ｇｍ＿ｎ及び放電信号線Ｇｓ＿ｎ－１，Ｇｓ＿ｎ，Ｇｓ＿ｎ＋１・・は、マトリックスの行方向に行毎に並設されている。

　図９に移って、実施形態２に係る液晶表示装置は、また、走査信号線Ｇｍ＿ｎ－１，Ｇｍ＿ｎ，Ｇｍ＿ｎ＋１・・に走査信号を印加すると共に、放電信号線Ｇｓ＿ｎ－１，Ｇｓ＿ｎ，Ｇｓ＿ｎ＋１・・に放電信号を印加するゲートドライバＧＤｂ，ＧＤｂと、ソース信号線ＳＬ，ＳＬ，・・にソース信号を印加するソースドライバＳＤと、補助容量電圧線ＣＳ１及びＣＳ２に印加する電圧を中継するための補助容量電圧幹配線ＣＳＬと、ゲートドライバＧＤｂ，ＧＤｂ、ソースドライバＳＤ及び補助容量電圧幹配線ＣＳＬを用いて液晶パネル１００ｂによる表示を制御する表示制御回路４ｂとを備える。液晶パネル１００ｂ内に補助容量電圧幹配線ＣＳＬを配置してもよい。

　表示制御回路４ｂは、画像信号入力回路４０と、画像信号入力回路４０によって分離されたクロック信号及び同期信号に基づいてゲートドライバＧＤｂ，ＧＤｂ及びソースドライバＳＤ夫々を制御する走査信号制御回路４２ｂ，放電信号制御回路４３及びソース信号制御回路４１と、補助容量電圧幹配線ＣＳＬを介して補助容量電圧線ＣＳ１及びＣＳ２に印加する所定電圧を発生させる補助容量電圧発生回路４４とを有する。補助容量電圧線ＣＳ１及びＣＳ２に印加される所定電圧は共通であるが、これに限定されるものではなく、これらの電圧線に異なる電圧を印加してもよいし、電圧が周期的に変化する信号を印加してもよい。

　走査信号制御回路４２ｂ，放電信号制御回路４３及びソース信号制御回路４１夫々は、ゲートドライバＧＤｂ，ＧＤｂ及びソースドライバＳＤの周期的な動作に必要となるスタート信号、クロック信号、イネーブル信号等の制御信号を生成する。ゲートドライバＧＤｂ，ＧＤｂは、画像データの１フレーム期間内に、走査信号線Ｇｍ＿ｎ－１，Ｇｍ＿ｎ，Ｇｍ＿ｎ＋１・・に対して、１水平走査期間毎に順次走査信号を印加すると共に、放電信号線Ｇｓ＿ｎ－１，Ｇｓ＿ｎ，Ｇｓ＿ｎ＋１・・に対して、１水平走査期間毎に順次放電信号を印加する。

　走査信号線Ｇｍ＿ｎ－１，Ｇｍ＿ｎ，Ｇｍ＿ｎ＋１・・の１つに印加された走査信号は、列方向に配列された１ライン分の画素Ｐ，Ｐ，・・夫々に含まれるＴＦＴ１５ａ，１５ｂのゲート電極に印加される。上記１ライン分の画素Ｐ，Ｐ，・・夫々に含まれるＴＦＴ１４のゲート電極には、放電信号線Ｇｓ＿ｎ－１，Ｇｓ＿ｎ，Ｇｓ＿ｎ＋１・・の１つから放電信号が印加される。本実施形態２では、各ラインの走査信号が立ち下がったときに、１つ前のラインの放電信号が立ち上がる。このような時間関係となるように、走査信号の信号幅が走査信号制御回路４２ｂにて調整されると共に、各ラインの走査信号に対する放電信号の遅れ時間が放電信号制御回路４３にて調整される。

　ソース信号線ＳＬ，ＳＬ，・・に印加されたソース信号は、一の走査信号線Ｇｍ＿ｎに走査信号が印加される１水平走査期間に、上記一の走査信号線Ｇｍ＿ｎにゲート電極が接続されたＴＦＴ１５ａ及び１５ｂ夫々を介して副画素電極１１ａ及び１１ｂに印加されると共に、補助容量電極１２ａ及び１２ｂにも印加される。これにより、副画素ＳＰ１及びＳＰ２夫々に形成された液晶容量Ｃｌｃ１及びＣｌｃ２と、補助容量Ｃｃｓ１及びＣｃｓ２とにソース信号が書き込まれる。このようにして１水平走査期間に１ライン分のソース信号が１ライン分の画素Ｐ，Ｐ，・・Ｐに同時的に書き込まれる。副画素ＳＰ１及びＳＰ２に書き込まれたソース信号は、夫々の合成容量に変化がない限り１フレーム期間だけ保持される。

　液晶パネル１００ｂの光学的構成については、実施形態１の図５に示すものと同様である。但し、実施形態１でＴＦＴ１５、画素電極１１、補助容量電極１２及び補助容量対向電極２２が含まれていた層に、ＴＦＴ１５，１５ｂ、副画素電極１１ａ，１１ｂ、補助容量電極１２ａ，１２ｂ、補助容量対向電極２２ａ，２２ｂ、放電容量電極１３、放電容量対向電極２３及びＴＦＴ１４が含まれている。

　次に、図１０では明示的に示さなかった寄生容量について説明する。
　図１１は、実施形態２に係る液晶表示装置で画素Ｐに付随する寄生容量を示す説明図である。図１１では、後の説明のために、ｎライン目の画素ＰをＰｎで表す。画素Ｐｎ－１，Ｐｎ，Ｐｎ＋１の何れについても寄生容量が同様に付随しているため、ここでは画素Ｐｎを中心に説明する。

　副画素ＳＰ１及びＳＰ２夫々の副画素電極１１ａ及び１１ｂにドレイン電極が接続されたＴＦＴ１５ａ及び１５ｂは、ドレイン－ゲート間に寄生容量が存在している。また、ＴＦＴ１５ａ及び１５ｂのゲート電極に接続されている走査信号線Ｇｍ＿ｎと副画素電極１１ａ及び１１ｂ夫々との間には浮遊容量が存在している。これらドレイン－ゲート間の寄生容量と浮遊容量とは並列容量として作用するため、これらの容量をまとめて寄生容量Ｃｇｄとする。

　副画素ＳＰ２の副画素電極１１ｂにドレイン電極（又はソース電極）が接続されたＴＦＴ１４は、ドレイン－ゲート間（又はソース－ゲート間）に寄生容量が存在している。また、ＴＦＴ１４のゲート電極に接続されている放電信号線Ｇｓ＿ｎと、副画素電極１１ｂとの間には浮遊容量が存在している。これらドレイン－ゲート間（又はソース－ゲート間）の寄生容量と浮遊容量とは並列容量として作用するため、これらの容量をまとめて寄生容量Ｃｇｐとする。一方、副画素ＳＰ１の副画素電極１１ａと放電信号線Ｇｓ＿ｎ－１との間には浮遊容量が存在している。これを寄生容量Ｃｓｐとする。

　以下では、本願の課題が解決される具体例について説明する。
　図１２は、実施形態２に係る液晶表示装置で走査信号線及び放電信号線に印加される信号及び副画素電極１１ａの電圧の時間変化を示すタイミング図である。走査信号線に沿う方向のパネル端部とパネル中央部とについて、図の最上段、中上段、中下段及び最下段の夫々に、ｎ－１ライン目の走査信号線Ｇｍ＿ｎ－１の信号レベル、ｎ－１ライン目の放電信号線Ｇｓ＿ｎ－１の信号レベル、画素Ｐｎの副画素ＳＰ１の副画素電極１１ａの電圧及びｎライン目の走査信号線Ｇｍ＿ｎの信号レベルを表す。横軸は時間を表す。信号レベルはオンの状態を正のパルスで表す。縦方向の破線の間隔は１Ｈである。横方向の一点鎖線は対向電圧Ｖｃｏｍの電位を表す。副画素電極１１ａの電圧波形は１フレーム後にＶｃｏｍに対して極性反転してマイナスの電圧となるが、ここではプラスのデータ信号が書き込まれる場合について代表的に図示する。

　図１２の左半分に示すパネル端部において、走査信号線Ｇｍ＿ｎ－１及びＧｍ＿ｎ夫々からの走査信号は、１Ｈの時間差で２Ｈ分の信号幅となるように生成されたものである。また、ｎ－１ライン目の放電信号線Ｇｓ＿ｎ－１からの放電信号は、同ラインの走査信号線Ｇｍ＿ｎ－１からの走査信号よりも３Ｈ遅れて２Ｈ分の信号幅となるように生成されたものである。時刻ｔ２で走査信号線Ｇｍ＿ｎからの走査信号が立ち上がってオンとなった場合、画素ＰｎのＴＦＴ１５ａがオン（導通状態）となり、ソース信号線ＳＬからのデータ信号が画素Ｐｎの副画素ＳＰ１の副画素電極１１ａと補助容量電極１２ａ（図１０参照）とに印加される。これにより、副画素電極１１ａの電圧は、時刻ｔ２からｔ４までの間にソース信号線ＳＬの電圧と同じレベルになって、副画素電極１１ａにデータ信号が書き込まれる。この電圧が液晶容量Ｃｌｃ１に印加される電圧となる。

　ここで、画素Ｐｎ－１の副画素ＳＰ２に着目すると、この副画素ＳＰ２のＴＦＴ１４をオンさせる放電信号線Ｇｓ＿ｎ－１からの放電信号は、走査信号線Ｇｍ＿ｎ－１からの走査信号に対して重なりがない。このため、画素Ｐｎ－１の副画素ＳＰ２の副画素電極１１ｂの電圧が時刻ｔ１からｔ３までの間にソース信号線ＳＬの電圧と同じレベルになり、更にＴＦＴ１５ｂがオフした後に、ＴＦＴ１４がオンして放電容量Ｃｄｃが液晶容量Ｃｌｃ２及び補助容量Ｃｃｓ２に並列に接続される（図１０参照）。

　この場合、放電容量Ｃｄｃに蓄積されている電荷は、１フレーム前に蓄積されたものであり、液晶容量Ｃｌｃ２及び補助容量Ｃｃｓ２に蓄積されている電荷とは極性が逆になっている。このため、時刻ｔ４からｔ６までの間に液晶容量Ｃｌｃ２及び補助容量Ｃｃｓ２から放電容量Ｃｄｃに正の電荷（又は負の電荷）が移動して液晶容量Ｃｌｃ２に印加される電圧の絶対値が低下する。一方、液晶容量Ｃｌｃ１に印加される電圧はＴＦＴ１４がオンすることによる影響を受けないから、液晶容量Ｃｌｃ２に印加される電圧の絶対値が液晶容量Ｃｌｃ１に印加される電圧の絶対値より小さくなり、副画素ＳＰ１及びＳＰ２の輝度に差が生じてガンマ特性の視角依存性（又は視野角依存性と称される）が改善されるという効果を奏する。このような効果については、例えば特開２００４－０６２１４６号公報に詳しいため、ここでの説明を省略する。

　その後、時刻ｔ４で走査信号線Ｇｍ＿ｎからの走査信号が立ち下がってオフとなった場合、画素ＰｎのＴＦＴ１５ａがオフ（非導通状態）となる。時刻ｔ４では寄生容量Ｃｇｄの影響により、画素Ｐｎの画素電極１１の電圧が引き込み電圧だけ突き下げられる。各画素Ｐの容量をＣｐｉｘ１（液晶容量Ｃｌｃ１、補助容量Ｃｃｓ１、図１１に示す寄生容量Ｃｇｄ，Ｃｓｐ、及びＴＦＴ１５ａのソース－ドレイン間の寄生容量Ｃｓｄの和に相当する容量）とすると、Ｃｇｄによる引き込み電圧ΔＶｄは以下の式（４）で表される。

ΔＶｄ＝（Ｃｇｄ／Ｃｐｉｘ１）×（ＶｇＨ－ＶｇＬ）・・・・・・・・・・・・（４）

　上述したように本実施形態２では、画素Ｐｎが含まれるラインより１つ前のラインに係る放電信号線Ｇｓ＿ｎ－１からの放電信号が時刻ｔ４で立ち上がるようにしてある。よって、時刻ｔ４では図１１に示す寄生容量Ｃｓｐの影響により、画素Ｐｎの副画素電極１１ａの電圧が引き込み電圧に相当する電圧だけ突き上げられる。このときの引き込み電圧に相当する電圧ΔＶｄ”は以下の式（５）で表される。

’
ΔＶｄ”＝（Ｃｓｐ／Ｃｐｉｘ１）×（ＶｇＨ－ＶｇＬ）・・・・・・・・・・・（５）

　寄生容量Ｃｇｄ及びＣｓｐの大きさが略等しければ、式（４）で表される電圧ΔＶｄが式（５）で表される電圧ΔＶｄ”で相殺される。即ち、画素Ｐｎの副画素電極１１ａの電圧は、走査信号線Ｇｍ＿ｎからの走査信号の立ち下がりによる電圧の突き下げの影響と、放電信号線Ｇｓ＿ｎ－１からの放電信号の立ち上がりによる電圧の突き上げの影響とを略等しく受けるため、これらの信号の影響を全く受けなかったときと略同じ電圧に維持される。その後、時刻ｔ６で放電号線Ｇｓ＿ｎ－１からの放電信号が立ち下がった場合、画素Ｐｎの副画素電極１１ａの電圧は、式（５）で表される引き込み電圧ΔＶｄ”に相当するΔＶｄ４だけ突き下げられる。この場合は、ＴＦＴ１５ａが既にオフしているため、再充電は発生しない。

　図１２の右半分に示すパネル中央部にあっても、各信号の立ち上がり及び立ち下がりの開始時点に関するタイミングはパネル端部の場合と同様である。時刻ｔ２からｔ４までの間に走査信号線Ｇｍ＿ｎからの走査信号が立ち上がる。この間の波形は、破線で示す理想的な波形に対して実線で示すような鈍りのある波形となる。この間に画素ＰｎのＴＦＴ１５ａがオンとなり、ソース信号線ＳＬからのデータ信号が画素Ｐｎの副画素電極１１ａ及び補助容量電極１２ａにデータ信号が書き込まれる。時刻ｔ４における画素Ｐｎの副画素電極１１ａの電圧は、パネル端部の場合と同等である。

　その後、時刻ｔ４からｔ６までの間に走査信号線Ｇｍ＿ｎからの走査信号が立ち下がり、放電信号線Ｇｓ＿ｎ－１からの放電信号が立ち上がる。この間の波形は、破線で示す理想的な波形に対して実線で示すような鈍りのある波形となる。この間に図１１に示す寄生容量Ｃｇｄの影響を受けて、画素Ｐｎの副画素電極１１ａの電圧が式（４）で表される引き込み電圧ΔＶｄに相当する電圧だけ突き下げられる。これと同時的に図１１に示す寄生容量Ｃｓｐの影響を受けて、画素Ｐｎの副画素電極１１ａの電圧が式（５）で表される引き込み電圧ΔＶｄ”に相当する電圧だけ突き上げられる。このような電圧の突き下げと突き上げとが相殺されるため、副画素電極１１ａの電圧の変化が抑制される。

　時刻ｔ４からｔ６までの期間の初期では、画素ＰｎのＴＦＴ１５ａがオンからオフへ緩やかに変化するため、データ信号の信号線と副画素電極１１ａとの間で再充電が生じる余地があるが、副画素電極１１ａの電圧はデータ信号の電圧と略同一に維持されているため、再充電の影響を受けることはない。

　その後、時刻ｔ６からｔ８までの間に放電信号線Ｇｓ＿ｎ－１からの放電信号が立ち下がる。この間の波形も実線で示すような鈍りのある波形となる。この間に図１１に示す寄生容量Ｃｓｐの影響を受けて、画素Ｐｎの副画素電極１１ａの電圧が式（５）で表される引き込み電圧ΔＶｄ”に相当するΔＶｄ４だけ突き下げられる。但し、パネル端部の場合と同様にＴＦＴ１５ａは既にオフしており、再充電は発生しない。

　上述したように、本実施形態２では、走査信号線Ｇｍ＿ｎからの走査信号（以下、Ｅ信号という）が立ち下がったときに、１ライン前の放電信号線Ｇｓ＿ｎ－１からの放電信号（以下、Ｆ信号という）が立ち上がるように構成した。理想的にはＥ信号が立ち下がった時又はＥ信号の立ち下がり時にＦ信号が立ち上がるようにするが、Ｅ信号が立ち下がった時又はＥ信号の立ち下がり時と、Ｆ信号の立ち上がり時とは完全に一致しなくてもよい。

　有限の立ち下がり時間及び有限の立ち上がり時間を考慮すれば、パネル上の位置にかかわらず（以下同様）Ｅ信号が立ち下がりを開始してから立ち下がるまでの間に、Ｆ信号が立ち上がりを開始するように構成することが好ましい。更にＥ信号が立ち下がりを開始してから、Ｅ信号の電圧がデータ信号の電圧よりもＴＦＴ１５ａの閾値だけ高い電圧を下回るまでの間に、ソース信号線ＳＬと画素電極１１ａとの間で再充電が発生する余地があることを考慮すれば、Ｅ信号が立ち下がりを開始してから上記の再充電が終了するまでの間に、Ｆ信号が立ち上がりを開始するように構成することがより好ましい。

　一方、Ｅ信号の立ち下がりの開始時点よりもＦ信号の立ち上がりの開始時点の方が先になる場合は、画素電極１１ａがＴＦＴ１５ａによりソース信号線ＳＬに接続されて低インピーダンスの状態にある間にＦ信号が立ち上がることとなるため、画素電極１１ａの電圧に対する突き上げが生じない。その結果、その後のＥ信号の立ち下がり時とＦ信号の立ち下がり時とで画素電極１１ａの電圧に対する突き下げが生じて図１２に示すΔＶｄ４の略２倍の引き込み電圧が生じ、且つパネル上の位置によって引き込み電圧の大きさが変動することとなるため、好ましくない。

　なお、ゲートドライバＧＤｂが複数に分離されている場合は、実施形態１の変形例の場合と同様に、Ｆ信号の立ち上がりの開始時点に対してＥ信号の立ち下がりの開始時点を、隣り合う走査信号線における走査信号の伝播遅延時間の差分の最大値に相当する時間だけ早めることが好ましい。

　以下では、液晶パネル１００ｂの表示面内における対向電圧ずれを実測した結果について説明する。
　図１３は、表示画面上の表示位置と最適対向電圧との関係を示すグラフである。図の横軸は、パネルの左端部からの距離を表し、縦軸は最適対向電圧（Ｖ）を表す。ここで実測に用いた液晶表示装置は、６０型で４ｋ解像度を有し、フレームレートが１２０Ｈｚであって、１水平走査期間（１Ｈ）が３．７μｓのものである。実線は本実施形態２に係る液晶表示装置における最適対向電圧の変化を表し、破線は、比較のために示した従来の液晶表示装置における最適対向電圧の変化を表す。

　本実施形態２に係る液晶表示装置にあっては、画面左側、画面中央及び画面右側の夫々における最適対向電圧が、７．１１Ｖ、７．１２Ｖ及び７．１０Ｖと、変動幅が０．０２Ｖの範囲内に収まっている。一方、従来の液晶表示装置にあっては、画面左側、画面中央及び画面右側の夫々における最適対向電圧が、７．１２Ｖ、７．２４Ｖ及び７．１０Ｖと、変動幅が０．１４Ｖに拡大している。

　このように、本実施形態２に係る液晶表示装置では、最適対向電圧が表示面内で略一定となる効果を奏する。図１３に示す最適対向電圧のグラフは、上記のＥ信号の立ち下がりの開始時点とＦ信号の立ち上がりの開始時点とを一致させた場合の特性を示すものであるが、ゲートドライバＧＤｂが複数に分離されている場合は、Ｆ信号の立ち上がりの開始時点に対してＥ信号の立ち下がりの開始時点を０．５μｓだけ早めたときに、最適対向電圧のグラフがフラットに近くなるという結果が得られた。

　以上のように本実施形態２によれば、マトリックス状に配列された画素Ｐ，Ｐ・・が、液晶層３を介して対向する副画素電極１１ａ，１１ｂ夫々と対向電極２１との電極対を含んで画定される第１副画素ＳＰ１及び第２副画素ＳＰ２を少なくとも有している。この第１副画素ＳＰ１及び第２副画素ＳＰ２夫々に含まれる副画素電極１１ａ及び１１ｂにデータ信号を印加するためのＴＦＴ１５ａ及び１５ｂのゲート電極に対し、ライン毎の走査信号線Ｇｍ＿ｎ，Ｇｍ＿ｎ＋１・・から走査信号を印加する。第２副画素ＳＰ２の副画素電極１１ｂには１つ後のラインの信号線、即ちライン毎の放電信号線Ｇｓ＿ｎ，Ｇｓ＿ｎ＋１・・にゲート電極が接続されたＴＦＴ１４を介して放電容量電極１３が接続されており、放電容量電極１３には所定電位に接続された放電容量対向電極２３が対向している。そして、各ラインのＴＦＴ１４のゲート電極に対し、走査信号が立ち下がった後に立ち上がってＴＦＴ１４をオンさせる放電信号を印加する。
　従って、ｎライン目の画素Ｐｎが有する第１副画素ＳＰ１と、１つ前のラインの画素Ｐｎ－１が有する第２副画素ＳＰ２とが１つ前のラインの放電信号線Ｇｓ＿ｎ－１，Ｇｓ＿ｎ・・を介して隣り合うように配置し、且つｎライン目の走査信号が立ち下がったときに１つ前のラインの放電信号が立ち上がるようにすることにより、ｎライン目の走査信号の立ち下がり時に第１副画素ＳＰ１の副画素電極１１ａに発生する引き込み電圧による電圧の突き下げと、引き込み電圧と同じ原理により１つ前のラインの放電信号の立ち上がり時に第１副画素ＳＰ１の副画素電極１１ａに発生する電圧の突き上げとを相殺させることが可能となる。

　更に、実施形態１又は２によれば、各画素Ｐに印加されるデータ信号の極性が１フレーム毎に反転するため、液晶層３への直流電圧の印加が防止される。画素Ｐが第１副画素ＳＰ１及び第２副画素ＳＰ２を有する実施形態２の場合は、ＴＦＴ１４がオンしたときに第２副画素ＳＰ２の副画素電極１１ｂの電圧が効果的に変化して２つの副画素ＳＰ１及びＳＰ２間の明暗差が大きくなるようにすることが可能である。

　更にまた、実施形態１（又は実施形態２）によれば、画素Ｐ（又は、第１副画素ＳＰ１及び第２副画素ＳＰ２夫々）を画定する電極対に、補助容量電極１２及び補助容量対向電極２２の電極対（又は、補助容量電極１２ａと補助容量対向電極２２ａとの電極対、及び補助容量電極１２ｂと補助容量対向電極２２ｂとの電極対）が含まれており、補助容量電極１２（又は、補助容量電極１２ａ及び１２ｂ夫々）は画素電極１１（又は、副画素電極１１ａ及び１１ｂ）に電気的に接続されており、補助容量対向電極２２（又は、補助容量対向電極２２ａ及び２２ｂ夫々）は対向電極２１の電位（又は所定電位）に接続されている。
　従って、実施形態１の場合は、画素電極１１と対向電極２１とにより形成される液晶容量Ｃｌｃに、補助容量電極１２と補助容量対向電極２２とにより形成される補助容量Ｃｃｓが並列に接続されるため、画素Ｐにより液晶層３に印加される電圧を少なくとも１フレーム期間だけ安定に保持することが可能となる。実施形態２の場合は、副画素電極１１ａ及び１１ｂと対向電極２１とにより形成される液晶容量Ｃｌｃ１及びＣｌｃ２に、補助容量電極１２ａと補助容量対向電極２２ａとにより形成される補助容量Ｃｃｓ１、及び補助容量電極１２ｂと補助容量対向電極２２ｂとにより形成される補助容量Ｃｃｓ２が並列に接続されるため、第１副画素ＳＰ１及び第２副画素ＳＰ２により液晶層３に印加される電圧を少なくとも１フレーム期間だけ安定に保持することが可能となる。このように、最適対向電圧が安定的に設定され得る構成により、対向電圧ずれを防止するという効果を際だたせることが可能となる。

　Ｐ、Ｐｎ　画素
　ＳＰ１、ＳＰ２　副画素
　Ｃｌｃ、Ｃｌｃ１、Ｃｌｃ２　液晶容量
　Ｃｃｓ、Ｃｃｓ１、Ｃｃｓ２　補助容量
　Ｃｄｃ　放電容量
　ＣＳ１、ＣＳ２　補助容量電圧線
　ＣＳＬ　補助容量電圧幹配線
　Ｇｎ、Ｇｍ＿ｎ　走査信号線
　ＧＤａ、ＧＤａ１、ＧＤａ２、ＧＤｂ　ゲートドライバ
　Ｇｓｎ　放電信号線
　ＳＤ　ソースドライバ
　ＳＬ　ソース信号線
　１１　画素電極
　１１ａ、１１ｂ　副画素電極
　１２、１２ａ、１２ｂ　補助容量電極
　１３　放電容量電極
　１４、１５、１５ａ、１５ｂ　ＴＦＴ
　２１　対向電極
　２２、２２ａ、２２ｂ　補助容量対向電極
　２３　放電容量対向電極
　３　液晶層
　４ａ、４ｂ　表示制御回路
　４０　画像信号入力回路
　４１　ソース信号制御回路
　４２ａ、４２ｂ　走査信号制御回路
　４３　放電信号制御回路
　４４　補助容量電圧発生回路
　１００ａ、１００ｂ　液晶パネル

Claims

　液晶層を介して対向する画素電極及び対向電極の電極対を含んで画定される画素がマトリックス状に配列されており、前記画素に含まれる画素電極にデータ信号を印加するためのスイッチング素子と、マトリックスの行が並ぶ行方向に隣り合う画素間に配された信号線とを備え、前記スイッチング素子の制御電極に走査信号をマトリックスの行毎に印加する液晶表示装置において、
　マトリックスの各行について、前記信号線には前記走査信号が立ち下がったときに立ち上がる信号が印加されていることを特徴とする液晶表示装置。
　マトリックスの各行について、前記信号線には１つ後の行に係る走査信号が印加されていることを特徴とする請求項１に記載の液晶表示装置。
　前記画素は、前記信号線と交差する方向に配置された第１及び第２副画素を少なくとも有し、
　前記スイッチング素子は、前記第１及び第２副画素夫々に含まれる副画素電極に前記データ信号を印加するための第１及び第２スイッチング素子を含み、
　前記第２副画素に含まれる放電容量電極及び所定電位に接続された放電容量対向電極の電極対と、前記第２副画素の副画素電極及び前記放電容量電極間に接続された第３スイッチング素子とを備え、
　マトリックスの各行について、前記第３スイッチング素子の制御電極は、１つ後の行に係る前記信号線に接続されており、該信号線には前記走査信号が立ち下がったときに立ち上がって前記第３スイッチング素子をオンさせる放電信号が印加されている
　ことを特徴とする請求項１に記載の液晶表示装置。
　前記画素に印加されるデータ信号の極性は、１フレーム期間毎に反転することを特徴とする請求項１から３の何れか１項に記載の液晶表示装置。
　前記画素は、前記画素電極に接続された補助容量電極及び所定電位に接続された補助容量対向電極の電極対を更に含んで画定されていることを特徴とする請求項１から４の何れか１項に記載の液晶表示装置。
　液晶層を介して対向する画素電極及び対向電極の電極対を含んで画定される画素がマトリックス状に配列されており、前記画素に含まれる画素電極にデータ信号を印加するためのスイッチング素子と、マトリックスの行が並ぶ行方向に隣り合う画素間に配された信号線とを備え、前記スイッチング素子の制御電極に走査信号をマトリックスの行毎に印加する液晶表示装置を駆動する方法において、
　マトリックスの各行について、前記信号線に、前記走査信号が立ち下がったときに立ち上がる信号を印加することを特徴とする液晶表示装置の駆動方法。