WO2017181418A1 - 一种Cu基阻变存储器的制备方法及存储器 - Google Patents

一种Cu基阻变存储器的制备方法及存储器 Download PDF

Info

Publication number
WO2017181418A1
WO2017181418A1 PCT/CN2016/080022 CN2016080022W WO2017181418A1 WO 2017181418 A1 WO2017181418 A1 WO 2017181418A1 CN 2016080022 W CN2016080022 W CN 2016080022W WO 2017181418 A1 WO2017181418 A1 WO 2017181418A1
Authority
WO
WIPO (PCT)
Prior art keywords
buffer layer
lower electrode
compound
compound buffer
copper
Prior art date
Application number
PCT/CN2016/080022
Other languages
English (en)
French (fr)
Inventor
吕杭炳
刘明
刘琦
龙世兵
Original Assignee
中国科学院微电子研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中国科学院微电子研究所 filed Critical 中国科学院微电子研究所
Priority to PCT/CN2016/080022 priority Critical patent/WO2017181418A1/zh
Priority to US15/744,064 priority patent/US10700276B2/en
Publication of WO2017181418A1 publication Critical patent/WO2017181418A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Definitions

  • the method further includes:
  • performing the silicidation or deuteration treatment on the exposed copper lower electrode to generate the compound buffer layer comprises:
  • the dielectric layer is disposed above the copper lower electrode, and a hole is formed in the dielectric layer;
  • the compound buffer layer embedded in the copper lower electrode directly under the hole, the compound buffer layer being a compound of Cu, Si and N or a compound of Cu, Ge and N;
  • An upper electrode is disposed on the solid electrolyte material.
  • FIG. 2 is a schematic view showing an opening of a Cu-based resistive memory device according to an embodiment of the present application
  • the drawings are a schematic representation of an idealized embodiment of the present invention, and the illustrated embodiments of the present invention should not be considered limited to the specific shapes of the regions shown in the drawings, but rather include the resulting shapes, such as deviation.
  • the curve obtained by dry etching generally has the characteristics of being curved or rounded, but in the illustrations of the embodiments of the present invention, both are represented by rectangles, and the representations in the figures are schematic, but this should not be considered as limiting the invention. range.
  • Step 1 Restore processing.
  • the exposed copper lower electrode 10 is subjected to a reduction treatment in a hydrogen-containing gas to remove a natural oxide layer on the Cu surface.
  • the hydrogen-containing gas may be H2, H2O, H2/N2 mixture, NH3, or the like.
  • Cu may be exposed to a hydrogen-containing gas at a certain temperature (for example, 200 ° C - 500 ° C), and the process may also be accompanied by plasma generation to reduce the surface layer of CuOx to Cu.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种Cu基阻变存储器的制备方法及存储器，该制备方法包括：对铜下电极（10）构图化合处理生成化合物缓冲层（40），所述化合物缓冲层（40）能够阻止所述铜下电极（10）被氧化；在所述化合物缓冲层（40）上沉积固态电解液材料（50）；在所述固态电解液材料（50）上沉积上电极（60）形成存储器。在上述技术方案中，通过在铜下电极（10）与固态电解液材料（50）之间***能够阻止铜下电极（10）被氧化的化合物缓冲层（40），以有效避免固态电解液材料（50）生长时对铜下电极（10）的氧化，使电极界面不会因为氧化而***糙，从而解决现有技术中Cu基阻变存储器因电极界面粗糙导致的器件可靠性和良率较低的技术问题，进而提高器件的可靠性和良率。

Description

一种Cu基阻变存储器的制备方法及存储器 技术领域
本发明属于集成电路制造技术领域，特别涉及一种Cu基阻变存储器的制备方法及存储器。
背景技术
阻变存储器是一种新型的不挥发存储技术，由于其高密度、低成本、可突破技术代发展限制的特点引起高度关注，所使用的材料有相变材料、金属氧化物材料、有机材料等。由Cu离子或Ag离子主导的金属电桥型阻变存储器是阻变器件的主要类型之一，其结构通常由含Cu或Ag等活泼金属电极、固态电解液材料(如硫族化合物材料、金属氧化物等)、以及惰性电极(如Pt、Pd、Ru、TaN等)构成。金属电桥型阻变存储器的机理可以通过Cu或Ag离子的氧化还原反应来描述。以Cu基阻变器件为例，在编程时，Cu原子在电场作用下离化后，注入固态电解液材料，经与电子结合还原成Cu原子，当Cu金属细丝将两端金属电极相连时，器件的电阻状态就从高阻态转变为低阻态；擦除过程与编程过程正好相反，金属导电通道在外电场的作用下发生断裂，器件电阻从低阻态转变高阻态。
Cu在先进半导体制程中作为互连线材料而广泛使用，因此，Cu基阻变存储器非常容易集成于标准CMOS工艺的后端制程中。固态电解液材料通常为金属氧化物，通过溅射或热氧化等方法生长于Cu电极之上。然而，在生长过程中，由于氧的存在，容易将Cu电极表面氧化，使电极界面***糙，从而导致可靠性低、器件良率低的问题。
发明内容
本发明实施例提供一种Cu基阻变存储器的制备方法及存储器，解决现有技术中Cu基阻变存储器可靠性和器件良率较低的技术问题。
本申请实施例提供一种Cu基阻变存储器的制备方法，所述方法包括：
对铜下电极构图化合处理生成化合物缓冲层，所述化合物缓冲层能够阻止所述铜下电极被氧化；
在所述化合物缓冲层上沉积固态电解液材料和上电极；
构图形成存储器。
可选的，所述对铜下电极构图化合处理生成化合物缓冲层，包括：
对所述铜下电极构图硅化处理生成Cu、Si及N的化合物缓冲层；或者
对所述铜下电极构图硅化处理生成Cu、Ge及N的化合物缓冲层。
可选的，所述Cu、Si及N的化合物缓冲层或Cu、Ge及N的化合物缓冲层的厚度为1nm～100nm。
可选的，在所述对铜下电极构图化合处理生成化合物缓冲层之前，所述方法还包括：
在所述铜下电极上的介质层上构图开孔洞，通过所述孔洞局部暴露所述铜下电极；
所述对铜下电极构图化合处理生成化合物缓冲层，具体为：
对被暴露的所述铜下电极进行硅化处理或锗化处理生成所述化合物缓冲层。
可选的，所述硅化处理或锗化处理在含硅气体或含锗气体中反应完成。
可选的，所述硅化处理或锗化处理通过硅或锗的离子注入方法完成。
可选的，在所述对被暴露的所述铜下电极进行硅化处理或锗化处理生成所述化合物缓冲层之前，所述方法还包括：
在含氢气体中对所述被暴露的所述铜下电极进行还原处理。
可选的，所述对被暴露的所述铜下电极进行硅化处理或锗化处理生成所述化合物缓冲层，包括：
对被暴露的所述铜下电极硅化处理获得铜和硅的化合物；在含氮气体中对所述铜和硅的化合物进行淡化处理获得Cu、Si及N的化合物缓冲层；或者
对被暴露的所述铜下电极锗化处理获得铜和锗的化合物；在含氮气体中对所述铜和锗的化合物进行氮化处理获得Cu、Ge及N的化合物缓冲层。
本申请实施例还提供一种Cu基阻变存储器，包括：
铜下电极和介质层，所述介质层设置在所述铜下电极的上方，且所述介质层中开设有一孔洞；
化合物缓冲层，嵌入设置在所述铜下电极中位于所述孔洞正下方，所述化合物缓冲层为Cu、Si及N的化合物或Cu、Ge及N的化合物；
固态电解液材料，设置在所述化合物缓冲层和所述介质层的上方，及设置在所述孔洞的洞壁内；
上电极，设置所述固态电解液材料上。
可选的，所述化合物缓冲层的厚度为1nm～100nm。
本申请实施例中的上述一个或多个技术方案，至少具有如下技术效果：
在制备Cu基阻变存储器时，通过在铜下电极与固态电解液材料之间***能够阻止铜下电极被氧化的化合物缓冲层，以有效避免固态电解液材料生长时对铜下电极的氧化，使电极界面不会因为氧化而***糙，从而解决现有技术中Cu 基阻变存储器因电极界面粗糙导致的器件可靠性和良率较低的技术问题，进而提高器件的可靠性和良率。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为本申请实施例提供的一种Cu基阻变存储器的制备方法示意图；
图2为本申请实施例提供的制备Cu基阻变存储器时的开孔示意图；
图3为本申请实施例提供的制备Cu基阻变存储器时的化合处理示意图；
图4为本申请实施例提供的制备Cu基阻变存储器时的固态电解液材料生成示意图；
图5为本申请实施例提供的制备Cu基阻变存储器时的上电极生成示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
在下文中结合图示在参考实施例中更完全地描述本发明，本发明提供优选实施例，但不应该被认为仅限于在此阐述的实施例。在图中，为了清楚放大了层和区域的厚度，但作为示意图不应该被认为严格反映了几何尺寸的比例关系。
在此参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示的区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如干法刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例图示中，均以矩形表示，图中的表示是示意性的，但这不应该被认为限制本发明的范围。
实施例
请参考图1，本申请实施例提供一种Cu基阻变存储器的制备方法，包括：
S12：对铜下电极构图化合处理生成化合物缓冲层，所述化合物缓冲层能够阻止所述铜下电极被氧化；
S13：在所述化合物缓冲层上沉积固态电解液材料；
S14：在所述固态电解液材料上沉积上电极形成存储器。
在具体实施过程中，本申请实施例在执行S12对铜下电极构图化合处理生成化合物缓冲层之前，先完成制备Cu基阻变存储器的前期工艺S11。
S11，开孔暴露铜下电极。
在该步骤中，如图2所示，在铜下电极10上的介质层20上构图开孔洞30。孔洞30用于局部暴露铜下电极，进而可以对被暴露的铜下电极10进行硅化处理或锗化处理生成化合物缓冲层。与此同时，孔洞30还用于定义存储介质层的单元面积大小，即孔洞30暴露的铜下电极的面积大小就是存储介质层的单元面积大小。介质层20可以是氧化硅、氮化硅等材料，可以通过光刻以及刻蚀的办法在介质层20上形成孔洞30。通过该步骤，完成制备Cu基阻变存储器的前期工艺之后，执行S12。
S12，对铜下电极构图化合处理生成化合物缓冲层40。
在该步骤中，可以对铜下电极10构图硅化处理或锗化处理生成CuSiN或CuGeN化合物缓冲层40，其中CuSiN表示元素Cu、Si及N的化合物，CuGeN表示元素Cu、Ge及N的化合物。CuSiN或CuGeN层可以提高器件低阻态阻值，从而降低器件的功耗。制备CuSiN或CuGeN时可以采用自对准工业，在铜下电极10上自对准形成，制备成本低廉，且避免了额外金属插层导致器件面积扩大的问题。
制备CuSiN或CuGeN化合物缓冲层时，具体可以包含如下步骤：
步骤1、还原处理。在含氢气体中对被暴露的铜下电极10进行还原处理，去除Cu表面的自然氧化层。其中，含氢气体可以为H2、H2O、H2/N2混合物、NH3等。还原处理时，可以通过在一定温度下(如200℃-500℃)，将Cu暴露于含氢气体中，该过程也可以伴有等离子体的产生，将表层的CuOx还原为Cu。
步骤2、硅化或锗化处理。硅化或锗化的方法主要有：在含硅气体中硅化/在含锗气体中锗化；通过硅/锗等离子体进行表面处理；通过硅/锗的离子注入的方法进行处理。
下面以硅化为例，包含如下三种方式：(1)在高温的含硅气体中硅化；(2)通过硅等离子体进行表面处理；(3)通过硅的离子注入的方法硅化。以第(1)种硅化方法为例，通过在一定高温(如200℃-500℃)下，铜下电极10局部暴露于含硅的气体中，Cu金属与气体发生化学反应，硅化生成CuSi化合物。在该实施例中，含硅的气体可以是SiH4、SiH2Cl2、Si(CH3)4等气体，化学反应的恒定气压小于20Torr。可以在加热的条件下，在硅烷(SiH4)气氛下进行，温度可以为100℃-500℃，硅烷浓度可以为0.01％-30％。在第(3)种方法中，硅的离子注入时，介质层20同时起掩模层的作用，形成的CuSi的化合物厚度范围为0.5nm～500nm。需要说明的是，CuSi并不代表其化合物的固定化学 式，铜与硅的化学计量比也不仅限于1∶1，其化学计量比与形成的工艺参数有关，例如气体流量，温度、时间等。同样的，锗化处理获得的CuGe的化合物厚度范围也可以为0.5nm～500nm，CuGe同样不代表其化合物的固定化学式，铜与锗的化学计量比也不仅限于1∶1，其化学计量比与形成的工艺参数有关，例如气体流量，温度、时间等。
步骤3、氮化处理。完成硅化或锗化后，在一定温度下(如100℃-500℃)，可以将CuSi或CuGe的化合物进一步暴露于含氮气体中进行氮化处理，生成CuSiN或CuGeN层，形成化合物缓冲层40。其中，含氮气体可以为N2、NH3等，该过程也可以伴有等离子体的产生，最终形成的CuSiN或CuGeN化合物缓冲层40，该化合物缓冲层的厚度可以为1nm～100nm。
通过上述步骤1～3完成化合物缓冲层40的制备后，进一步执行S13。
S13，在CuSiN或CuGeN化合物缓冲层40上形成固态电解质材料50。
在该步骤中，通过在图3所示的结构上，沉积固态电解液材料50(如GeS，TaOx，HfOx，AlOx等)，形成如图4所示结构。其中，本申请实施例并不限制固态电解液材料50的种类和沉积方法。
S14，在固态电解质材料50上沉积上电极60形成存储器。
在该步骤中，通过在图4所示的结构上，可以通过PVD(Physical Vapor Deposition，指利用物理过程实现物质转移)沉积金属导电材料(如Ta、Ti、TaN等)作为上电极60，覆盖固态电解液材料50，形成如图5所示的Cu基阻变存储器。其中，本申请实施例同样不限制上电极60的金属材料种类和沉积方法。
至此，图1所示的一种Cu基阻变存储器制备过程完成。
基于上述一种Cu基阻变存储器的制备方法，本申请实施例还对应提供一种Cu基阻变存储器，该存储器包括，如图5所示：
铜下电极10和介质层20，所述介质层20设置在所述铜下电极10的上方，且所述介质层20中开设有一孔洞；
化合物缓冲层40，嵌入设置在所述铜下电极10中位于所述孔洞正下方，所述化合物缓冲层40为Cu、Si及N的化合物或Cu、Ge及N的化合物；
固态电解液材料50，设置在所述化合物缓冲层40和所述介质层20的上方，及设置在所述孔洞的洞壁内侧；
上电极60，设置所述固态电解液材料50上。
其中，所述化合物缓冲层40的厚度为1nm～100nm，用于有效避免固态电解液材料50生长时对Cu电极的氧化，提高器件的可靠性与良率。
通过上述技术方案的一个或多个实施例，至少具有如下技术效果：
1)、通过在Cu电极与固态电解液材料间***CuSiN化合物或CuGeN化合物 缓冲层，可以有效避免固态电解液材料生长时对Cu电极的氧化，提高器件的可靠性与良率。
2)、CuSiN或CuGeN自对准形成于Cu电极之上，制备成本低廉，且避免了额外金属插层导致器件面积扩大的问题。
3)、通过CuSiN或CuGeN层可以提高器件低阻态阻值，从而降低器件的功耗。
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。
本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

Claims (10)

  1. 一种Cu基阻变存储器的制备方法，其特征在于，所述方法包括：
    对铜下电极构图化合处理生成化合物缓冲层，所述化合物缓冲层能够阻止所述铜下电极被氧化；
    在所述化合物缓冲层上沉积固态电解液材料；
    在所述固态电解液材料上沉积上电极形成存储器。
  2. 如权利要求1所述的方法，其特征在于，所述对铜下电极构图化合处理生成化合物缓冲层，包括：
    对所述铜下电极构图硅化处理生成Cu、Si及N的化合物缓冲层；或者
    对所述铜下电极构图硅化处理生成Cu、Ge及N的化合物缓冲层。
  3. 如权利要求2所述的方法，其特征在于，所述Cu、Si及N的化合物缓冲层或Cu、Ge及N的化合物缓冲层的厚度为1nm～100nm。
  4. 如权利要求1～3任一所述的方法，其特征在于，在所述对铜下电极构图化合处理生成化合物缓冲层之前，所述方法还包括：
    在所述铜下电极上的介质层上构图开孔洞，通过所述孔洞局部暴露所述铜下电极；
    所述对铜下电极构图化合处理生成化合物缓冲层，具体为：
    对被暴露的所述铜下电极进行硅化处理或锗化处理生成所述化合物缓冲层。
  5. 如权利要求4所述的方法，其特征在于，所述硅化处理在含硅气体中反应完成；或，所述锗化处理在含锗气体中反应完成。
  6. 如权利要求4所述的方法，其特征在于，所述硅化处理通过锗的离子注入方法完成；或，所述锗化处理通过锗的离子注入方法完成。
  7. 如权利要求4所述的方法，其特征在于，在所述对被暴露的所述铜下电极进行硅化处理或锗化处理生成所述化合物缓冲层之前，所述方法还包括：
    在含氢气体中对所述被暴露的所述铜下电极进行还原处理。
  8. 如权利要求4所述的方法，其特征在于，所述对被暴露的所述铜下电极进行硅化处理或锗化处理生成所述化合物缓冲层，包括：
    对被暴露的所述铜下电极硅化处理获得铜和硅的化合物；在含氮气体中对所述铜和硅的化合物进行淡化处理获得Cu、Si及N的化合物缓冲层；或者
    对被暴露的所述铜下电极锗化处理获得铜和锗的化合物；在含氮气体中对所述铜和锗的化合物进行氮化处理获得Cu、Ge及N的化合物缓冲层。
  9. 一种Cu基阻变存储器，其特征在于，包括：
    铜下电极和介质层，所述介质层设置在所述铜下电极的上方，且所述介质 层中开设有一孔洞；
    化合物缓冲层，嵌入设置在所述铜下电极中位于所述孔洞正下方，所述化合物缓冲层为Cu、Si及N的化合物或Cu、Ge及N的化合物；
    固态电解液材料，设置在所述化合物缓冲层和所述介质层的上方，及设置在所述孔洞的洞壁内侧；
    上电极，设置所述固态电解液材料上。
  10. 如权利要求9所述的存储器，其特征在于，所述化合物缓冲层的厚度为1nm～100nm。
PCT/CN2016/080022 2016-04-22 2016-04-22 一种Cu基阻变存储器的制备方法及存储器 WO2017181418A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/CN2016/080022 WO2017181418A1 (zh) 2016-04-22 2016-04-22 一种Cu基阻变存储器的制备方法及存储器
US15/744,064 US10700276B2 (en) 2016-04-22 2016-04-22 Preparation method of Cu-based resistive random access memory, and memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/080022 WO2017181418A1 (zh) 2016-04-22 2016-04-22 一种Cu基阻变存储器的制备方法及存储器

Publications (1)

Publication Number Publication Date
WO2017181418A1 true WO2017181418A1 (zh) 2017-10-26

Family

ID=60115667

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2016/080022 WO2017181418A1 (zh) 2016-04-22 2016-04-22 一种Cu基阻变存储器的制备方法及存储器

Country Status (2)

Country Link
US (1) US10700276B2 (zh)
WO (1) WO2017181418A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740717A (zh) * 2008-11-14 2010-06-16 复旦大学 一种CuxO基电阻型存储器及其制备方法
CN101894907A (zh) * 2009-05-21 2010-11-24 复旦大学 一种CuxO基电阻型存储器的制备方法
CN102044630A (zh) * 2009-10-15 2011-05-04 复旦大学 基于溅射铜制备的CuSiO电阻型存储器及其制备方法
US20140353572A1 (en) * 2013-03-22 2014-12-04 Kabushiki Kaisha Toshiba Resistance random access memory device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046108A (en) * 1999-06-25 2000-04-04 Taiwan Semiconductor Manufacturing Company Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby
US7396759B1 (en) * 2004-11-03 2008-07-08 Novellus Systems, Inc. Protection of Cu damascene interconnects by formation of a self-aligned buffer layer
US7524755B2 (en) * 2006-02-22 2009-04-28 Chartered Semiconductor Manufacturing, Ltd. Entire encapsulation of Cu interconnects using self-aligned CuSiN film
EP2065927B1 (en) * 2007-11-27 2013-10-02 Imec Integration and manufacturing method of Cu germanide and Cu silicide as Cu capping layer
WO2010079816A1 (ja) * 2009-01-09 2010-07-15 日本電気株式会社 半導体装置及びその製造方法
US8569887B2 (en) * 2009-11-05 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Post passivation interconnect with oxidation prevention layer
TW201320079A (zh) * 2011-11-08 2013-05-16 Ind Tech Res Inst 非揮發性隨機存取記憶體及其操作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740717A (zh) * 2008-11-14 2010-06-16 复旦大学 一种CuxO基电阻型存储器及其制备方法
CN101894907A (zh) * 2009-05-21 2010-11-24 复旦大学 一种CuxO基电阻型存储器的制备方法
CN102044630A (zh) * 2009-10-15 2011-05-04 复旦大学 基于溅射铜制备的CuSiO电阻型存储器及其制备方法
US20140353572A1 (en) * 2013-03-22 2014-12-04 Kabushiki Kaisha Toshiba Resistance random access memory device

Also Published As

Publication number Publication date
US10700276B2 (en) 2020-06-30
US20180205015A1 (en) 2018-07-19

Similar Documents

Publication Publication Date Title
TWI310588B (en) A method for making a semiconductor device with a high-k gate dielectric and a metal gate electrode
TWI242262B (en) Integrating n-type and p-type metal gate transistors
KR100838851B1 (ko) 반도체 장치 제조 방법
TWI415174B (zh) 用以形成自我對準金屬矽化物接點的方法
US8154130B2 (en) Self-aligned metal to form contacts to Ge containing substrates and structure formed thereby
JP5090173B2 (ja) 高誘電率ゲート誘電体層及びシリサイドゲート電極を有する半導体デバイスの製造方法
TW513754B (en) Semiconductor device having a metal silicide layer and method for manufacturing the same
JP2008513977A (ja) 半導体デバイス中の金属シリサイドの一方向拡散
JP2001274380A (ja) 半導体装置およびその製造方法
CN105789438B (zh) 一种Cu基阻变存储器的制备方法及存储器
JP2011146465A (ja) 半導体装置およびその製造方法
JP5103174B2 (ja) シリサイド層を有する半導体素子の製造方法
US20060094180A1 (en) Method for making a semiconductor device with a high-k gate dielectric layer and a silicide gate electrode
CN105789439B (zh) 一种Cu基阻变存储器的制备方法及存储器
TW201021205A (en) Phase-change memory devices and methods for fabricating the same
WO2017181418A1 (zh) 一种Cu基阻变存储器的制备方法及存储器
TWI270168B (en) Method for manufacturing non-volatile memory
US20140103281A1 (en) Resistive Memory Based on TaOx Containing Ru Doping and Method of Preparing the Same
WO2017181417A1 (zh) 一种Cu基阻变存储器的制备方法及存储器
JP3660474B2 (ja) 半導体装置の製造方法
TWI604645B (zh) 供可變電阻式記憶體用之貴金屬／非貴金屬電極
JP2008311490A (ja) 半導体装置及びその製造方法
US8865593B2 (en) Metal silicide layer, NMOS transistor, and fabrication method
JP2005026273A (ja) 半導体装置及びその製造方法
JP2006147897A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 15744064

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16899005

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 16899005

Country of ref document: EP

Kind code of ref document: A1