WO2017129810A1 - Photovoltaic cell and process for manufacturing a photovoltaic cell - Google Patents

Photovoltaic cell and process for manufacturing a photovoltaic cell Download PDF

Info

Publication number
WO2017129810A1
WO2017129810A1 PCT/EP2017/051884 EP2017051884W WO2017129810A1 WO 2017129810 A1 WO2017129810 A1 WO 2017129810A1 EP 2017051884 W EP2017051884 W EP 2017051884W WO 2017129810 A1 WO2017129810 A1 WO 2017129810A1
Authority
WO
WIPO (PCT)
Prior art keywords
walls
silicon
junction
cells
buffer layer
Prior art date
Application number
PCT/EP2017/051884
Other languages
French (fr)
Inventor
Yann Bogumilowicz
Cécilia Dupre
Original Assignee
Commissariat A L'energie Atomique Et Aux Energies Alternatives
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat A L'energie Atomique Et Aux Energies Alternatives filed Critical Commissariat A L'energie Atomique Et Aux Energies Alternatives
Priority to EP17706414.4A priority Critical patent/EP3408870A1/en
Publication of WO2017129810A1 publication Critical patent/WO2017129810A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0475—PV cell arrays made by cells in a planar, e.g. repetitive, configuration on a single semiconductor substrate; PV cell microarrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0687—Multiple junction or tandem solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the field of the invention is that of photovoltaic cells and photovoltaic cell manufacturing processes. STATE OF THE PRIOR ART
  • III-V material is an alloy of one or more elements of column III of the Mendeleev table with one or more elements of column V of the Mendeleev table, excluding III-V materials containing nitrogen. , boron, thallium or bismuth. This layer of III-V material generally forms a p-n junction on the silicon cell.
  • the epitaxy of a layer of III-V material on a silicon layer poses numerous problems, in particular because of the mesh parameter mismatch between these two materials.
  • the difference in mesh parameter between the III-V material and the silicon is about 4%, which creates dislocations in the III-V material with density greater than 10 6 cm ⁇ 2 .
  • the III-V material and the silicon have very different thermal expansion coefficients, which can cause the layer of III-V material to crack. This phenomenon is named in the English language literature "epilayer cracking".
  • US2010 / 0025683 proposes to deposit a layer of a dielectric material on the silicon substrate and to grow the semiconductor material in trenches of this layer of dielectric material.
  • this structure only allows partial containment of defects.
  • the metal grid covers the semiconductor material. The presence of such a grid shade the semiconductor of the light that will illuminate during its operation and which will be used for photo conversion. As a result, the portion of the semiconductor material under the metal gate is lost for photo conversion, thereby decreasing the total expected photovoltaic efficiency for the device.
  • WO2010 / 033813 also discloses a method of heteroepitaxy of materials in disagreement of mesh parameters on a silicon substrate.
  • heteroepitaxy takes place in cavities created in a layer of silicon dioxide (SiO 2 ).
  • the cavity is filled by selective epitaxy of germanium or III-V material, and the defects are confined in the cavity.
  • the epitaxial crystal leaves the cavity so that the growth continues vertically, but also laterally, until the adjacent crystals meet.
  • the crystal can be of good crystallographic quality when it leaves the cavity, but, at the time of joining with the other crystals, new crystalline defects of grain-like type appear.
  • the method described in this document requires, in order to obtain a functional photovoltaic cell, to carry out the epitaxial layers on a mechanical receiving handle, and to eliminate the silicon growth substrate. These steps complicate the realization of the photovoltaic cell and increase its cost of manufacture.
  • the invention aims to overcome the drawbacks of the state of the art by providing a photovoltaic cell simpler to manufacture than that of the prior art and which has improved performance.
  • a first aspect of the invention relates to a photovoltaic cell comprising:
  • a silicon substrate a network of walls made of dielectric material, the network of walls made of dielectric material defining cells of square or hexagonal cross-section,
  • the pn junction being deposited on the buffer layer, the pn junction comprising a semiconductor material having a mesh parameter different from that of the substrate, the buffer layer having a mesh parameter identical to that of the pn junction deposited on this buffer layer;
  • a metal grid aligned with at least a part of the walls.
  • the photovoltaic cell is particularly advantageous because the pn junctions are formed on a buffer layer in cells of square or hexagonal section which allows to confine the defects in all directions. Thus, most of the defects are concentrated in the buffer layers and do not rise in the pn junctions.
  • the fact of having cells of square or hexagonal section allows good mechanical strength of the walls surrounding them, even when these walls are relatively thin. It is thus possible to minimize the width of the walls in order to have a maximum of available area for the pn junctions without threatening the solidity of the assembly.
  • this geometry for the cells makes it possible to make cells of great height, so that the pn junctions can be completely contained in the cells so as to minimize the density of defects in the pn junctions over their entire height.
  • the metal grid is located only above the walls so that it does not cover the pn junctions. It therefore does not create shading so that the photovoltaic efficiency of the cell thus formed is improved.
  • the mechanical resistance to the collapse of the walls of such a structure is better and therefore allows a better active surface ratio on inactive surface, minimizing the thickness of the walls. A search to minimize the thickness of these walls aims to increase the yield.
  • the photovoltaic cell may also have one or more of the following features taken individually or in any technically possible combination.
  • an upper end of at least a portion of the walls is etched to form trenches between an upper part of the pn junctions of two adjacent cells, the metal grid being located in the trenches.
  • the photovoltaic cell comprises a conductive transparent oxide layer interposed between the walls and the metal gate, which makes it possible to promote the conduction between the pn junction and the metal gate.
  • the invention particularly relates to the case where the substrate is silicon and the semiconductor material of the pn junction is a III-V material.
  • each cell has a depth between its width and 20 times its width, which allows the cells to be sufficiently resistant to support the steps of the manufacturing process of the photovoltaic cell.
  • each wall has a width between 0.2 ⁇ and 2 ⁇ , and preferably between 0.5 ⁇ and 1 ⁇ .
  • the width of the walls is preferably as low as possible so as not to occupy too much space and leave as much space as possible for the pn junctions.
  • the width of the walls must be sufficient for them to have good mechanical strength.
  • each cell has a width of between 1 and 5 ⁇ , in order to minimize the density of defects in pn junctions while keeping sufficient surface area available for pn junctions.
  • the buffer layer has a thickness greater than or equal to the width of the cells, which makes it possible to have a minimum of defects in the pn junction deposited on the buffer layer.
  • each cell contains at least two pn junctions, which increases the efficiency of the photovoltaic cell.
  • a second aspect of the invention relates to a method of manufacturing a photovoltaic cell comprising the following steps:
  • a network of walls made of dielectric material on a silicon substrate the network of walls made of dielectric materials defining cells of square or hexagonal cross-section;
  • the pn junction being deposited on the buffer layer, the pn junction comprising a semi-solid material; conductor having a mesh parameter different from that of the substrate, the buffer layer having a mesh parameter identical to that of the pn junction deposited on this buffer layer;
  • the method therefore makes it possible to grow pn junctions on a silicon substrate having a mesh parameter different from that of the substrate by minimizing the density of defects in these pn junctions and by optimizing the performance of the photovoltaic cell thus formed.
  • the method according to the second aspect of the invention may also have one or more of the following features taken individually or in any technically possible combination.
  • the method further comprises the following steps:
  • the method comprises a step of depositing a conductive transparent oxide layer interposed between the walls and the metal gate.
  • the step of forming the network of walls comprises the following steps:
  • the network of walls can thus be easily manufactured by using the upper part of the silicon substrate. The network of walls thus formed is then firmly attached to the silicon substrate.
  • the method may comprise an anisotropic etching step of the silicon dioxide layer deposited at the bottom of the cells. This step makes it possible to obtain cells whose bottom consists of silicon. The silicon bottom will then serve as a basis for the epitaxial growth of the buffer layer.
  • the method further comprises a step of annealing the silicon substrate so as to prepare the silicon surface at the bottom of the cells.
  • the method further comprises an oxidation step, preferably less than 10 nm, followed by deoxidation. This eliminates the silicon damaged in the cavity bottom by the preceding etching step.
  • the annealing is preferably carried out at a temperature between 750 ° C and 1100 ° C, and more preferably at a temperature of between 850 ° C and 1100 ° C.
  • the annealing is preferably carried out under a hydrogen atmosphere.
  • the step of etching the silicon substrate so as to form a network of silicon walls comprises the following steps:
  • the etching step is performed by photolithography.
  • the method further comprises a step of thinning the silicon walls, the step of thinning the silicon walls comprising the following steps:
  • this step also makes it possible to obtain very thin walls, and therefore an important space available for the pn junctions. In addition, it allows to precisely and reproducibly control the width of the walls obtained.
  • the method further comprises an epitaxial growth step of at least one second pn junction in each cell.
  • the method is particularly advantageous in that it allows epitaxial growth of multi-junctions in each cell. It is thus possible to increase the efficiency of the photovoltaic cell obtained.
  • FIG. 3 an enlargement of a portion of the substrate of Figures 1 h and 2h;
  • FIG. 4 a top view of a photovoltaic cell according to another embodiment
  • FIG. 7 a representation of the evolution of the mesh parameter in the substrate of FIG. 6,
  • This method comprises a first step of forming a network of walls of dielectric material on a silicon substrate 1.
  • the substrate 1 is preferably monocrystalline silicon. It preferably has a crystalline orientation surface plane (001). For example, a substrate 300 mm in diameter may be used.
  • the thickness of the substrate will preferably be greater than 500 ⁇ so that part of the substrate 1 can be used to form the dielectric material walls, as will be seen hereinafter. Thus the substrate may for example have a thickness of 775 ⁇ .
  • the substrate 1 preferably has a mirror-polished surface, that is to say without any defects or scratches visible under an optical microscope and whose residual defects are therefore less than one micrometer in size.
  • the surface of the substrate is free of metallic, particulate and organic contamination.
  • the method comprises a first step 101 for forming an oxide layer 2 on the substrate 1.
  • This oxide layer will form an oxide mask on the surface of the substrate. Indeed, an oxide mask will be stronger than a resin mask during subsequent etching steps.
  • the oxide layer 2 is a layer of silicon dioxide. It can thus be easily achieved by thermally oxidizing a portion of the silicon substrate so as to form a SiO 2 layer on the surface of the silicon substrate.
  • the SiO 2 layer preferably has a thickness of between 10 nm and 1000 nm.
  • the method comprises a step 102 for forming a resin mask 3 on the oxide layer 2.
  • the resin mask 3 comprises the pattern that one wishes to obtain for the wall network. dielectric material.
  • the resin mask 3 has a square or hexagonal section pattern. This pattern comprises openings 4 of width L between 1 ⁇ and 5 ⁇ . These openings 4 are delimited by walls 5 of width between 0.2 ⁇ and 2 ⁇ , and preferably between 0.5 ⁇ and 1 ⁇ .
  • the pattern is preferably aligned with the crystallographic directions ⁇ 1 10> of the substrate.
  • the method then comprises a step 103 for transferring the pattern of the resin mask 3 into the oxide layer 2 and then into the substrate 1.
  • the oxide layer 2 and the substrate 1 are etched.
  • the pattern is first transferred into the oxide layer 2 which will be consumed less quickly than the resin mask 3.
  • the etching of the substrate can therefore continue even if the resin mask 3 is totally consumed. . Indeed, during this step, the resin mask 3 may be partially or completely consumed.
  • the oxide mask may also be partially consumed.
  • This etching step 103 makes it possible to form cells 6 in the substrate 1.
  • the cells 6 are separated by silicon walls 7.
  • the fact of making the network of walls by etching the silicon substrate makes it possible to obtain a network of silicon walls which is integral with the substrate and which has a very good mechanical strength.
  • the cells 6 have a cross section of square or hexagonal shape, so as to enhance the mechanical strength of the silicon walls 7. This is important because the walls will be mechanically stressed by the subsequent steps of the process. Indeed, they may be subject to cleaning, and in particular cleaning by pressurized jets.
  • the shape of the cells in square or hexagon allows them to withstand these stresses, even when they have a significant form factor. It is thus possible to make cells whose depth P is at least equal to their width L.
  • the depth of the cells 6 will preferably be between the width of the cells and 20 times this width, which will allow to grow entirely several pn junctions in these cells so that the defects will remain confined by the walls over the entire height of the pn junctions contained in the cells.
  • the method then comprises a step of removing the resin mask 3.
  • the method may then comprise a step of thinning the resulting silicon walls.
  • the silicon walls 7 may be partially oxidized so as to form on their surface a layer of silicon dioxide.
  • This layer of silicon dioxide is then etched selectively with respect to the silicon.
  • This selective etching can be performed by wet etching or hydrofluoric acid vapor. Silicon walls of selected width are thus obtained.
  • This thinning step can be repeated several times in order to precisely refine the silicon walls 7. It is indeed advantageous to reduce the width of the walls in order to maximize the area of the cells 6, and therefore, the efficiency of the photovoltaic cell for the same surface unit of the substrate. Indeed, the area occupied by the silicon dioxide walls is lost for photovoltaic conversion.
  • the method then comprises a step 104 of oxidation of the silicon walls 7 so as to form walls of silicon dioxide 8 (S1O2).
  • This oxidation can be obtained by annealing in an oxygen atmosphere.
  • the oxidation of the walls can be partial and in this case, there remains a silicon core in the walls, or total and in this case, all the silicon initially present in the walls is oxidized.
  • a layer 9 of silicon dioxide may be formed on the bottom 10 of the cells 6.
  • the method may comprise a step 105 of anisotropic etching of the layer 9 of silicon dioxide so as to eliminate this layer 9 of silicon dioxide located at the bottom of the cells.
  • the bottom 10 of the cells 6 is made of silicon.
  • the process may then include a step of improving the quality of the silicon at the bottom of the cells 6.
  • This step makes it possible to prepare the silicon surface present at the bottom of the cells 6 in order to optimize the conditions of the epitaxial growth.
  • the impurities present at the bottom of the cells can be removed by wet chemical cleaning or dry plasma.
  • This etching step can potentially reduce the width of the walls 8 of silicon dioxide (Si0 2 ).
  • the area of silicon damaged by etching can also be removed by a fine thermal oxidation, ie less than 10 nm of formed SiO 2 , followed by a wet chemical deoxidation of the thin oxide layer. formed.
  • the damaged silicon in the cavity bottom is eliminated thanks to this sequence.
  • the annealing is preferably carried out at a temperature between 750 ° C and 1100 ° C.
  • the annealing is preferably carried out at a pressure of between 5 and 760 Torr. Indeed, the silicon crystal present at the bottom of the cells may have been damaged during the step 103 of etching of the silicon walls.
  • This annealing step in a hydrogen atmosphere makes it possible to repair the silicon crystal so as to optimize the conditions of the epitaxial growth that will be carried out thereafter.
  • This annealing step in a hydrogen atmosphere can also reduce the lateral dimensions of the walls 8 of silicon dioxide (Si0 2 ).
  • the method then comprises a step 106 of epitaxial growth of a buffer layer B in each cell 6.
  • This buffer layer B has the same mesh parameter as the pn junction which will be deposited on this cell.
  • the buffer layer B may thus be a layer of the same semiconductor material as the pn junction which will be deposited on this buffer layer B.
  • the buffer layer B may also be a germanium layer, especially when the first pn junction J1 which is deposited on the buffer layer is a layer of GaAs.
  • the buffer layer B may also be a layer of AlAs, InP, SiGe.
  • the buffer layer B makes it possible to channel the defects and to prevent them from rising back in the pn junction (s) which will be deposited in the cells 6. Indeed, the defects are stopped by the walls of dielectric material.
  • the buffer layer B therefore has a higher defect density than the defect density in the material pn junction semiconductor which will be deposited on this buffer layer B.
  • the buffer layer preferably has a thickness e greater than or equal to width L of the cells. For example, if the cell is a square of 1 ⁇ side, the buffer layer preferably have a thickness of at least 1 ⁇ .
  • the method then comprises a step 107 of epitaxially growing at least a first pn junction J1 on the buffer layer B.
  • This first pn junction J1 is a layer of a semiconductor material a lower portion 13 is doped by a first doping and an upper portion 14 is doped by a second doping.
  • the lower portion 13 may be p-doped and the upper portion 14 may be n-doped or vice versa.
  • the semiconductor material has a mesh parameter different from the silicon mesh parameter.
  • the semiconductor material is preferably a III-V material.
  • a III-V material is an alloy of one or more elements of column III of the Mendeleev table with one or more elements of column V of the Mendeleev table, excluding III-V materials containing nitrogen. , boron, thallium or bismuth.
  • the III-V material may thus be one of the following: GaAs, GaAsP, InP, GalnP, AIGaAs, GalnAsP, GalnAs.
  • the cells 6 of square or hexagonal section allow to confine the defects in the buffer layer B in both directions of the growth plane, and they therefore allow to obtain layers of material III-V crystallographic qualities compatible with the realization of a photovoltaic cell.
  • the method may also comprise a step 108 of epitaxially growing a second pn junction J2 on the first pn junction J1.
  • the second pn junction J2 is a layer of a semiconductor material of which a lower part 15 is doped by a first doping and an upper part 16 is doped by a second doping.
  • the lower part 15 may be p-doped and the upper part 16 may be n-doped or vice versa.
  • the semiconductor material preferably has the same mesh parameter as that of the first pn junction J2. If this is not the case, a second buffer layer is preferably formed between the first pn junction J1 and the second pn junction J2 as will be seen in the following.
  • the semiconductor material is also preferably a III-V material.
  • This material may especially be one of the following: GaAs, GaAsP, InP, GalnP, AIGaAs, GalnAsP, GalnAs.
  • the method is therefore particularly advantageous because it makes it possible to form multi-junctions of good crystallographic quality by epitaxial growth.
  • the process can for example allow to form in each cell 6 a first pn junction J1 GaAs deposited on the silicon substrate and a second pn junction GalnP J2 deposited on the first junction pn.
  • the buffer layer B may be GaAs or germanium.
  • Between each junction J is also a tunnel diode made by epitaxy of a very fine pn junction. The presence of this diode, necessary for the operation of the cell, is not presented in the diagrams for the sake of clarity.
  • the method then comprises a step 109 for producing a metal grid 11.
  • This metal grid is called "front metal grid”.
  • an upper end of the network of walls of dielectric material is etched so as to form trenches 12 between the pn junctions J2 of adjacent cells 6.
  • the metal grid 1 1 is then deposited in these trenches 12 and only in these trenches 12.
  • all the walls 8 of dielectric material are not etched but only a part of them. Thus only the walls 8 on which the metal grid 1 1 will be deposited are etched. Indeed, the metal grid 1 1 is not deposited on all the walls 8 so as not to create a short circuit.
  • FIG 3 shows an enlargement of a sectional view of a portion of a cell 6 of Figure 1j.
  • each trench 12 has a depth P t chosen so that the metal gate 1 1 is in contact only with the upper part 16 of the pn junction J2 to avoid short circuits.
  • each trench 12 has a depth P t less than or equal to the thickness edopage of this doped part n.
  • the method then comprises a step of producing a rear metal gate (not shown).
  • the method may also include a step of depositing an anti-reflective layer on the upper pn junction of each cell.
  • the cells of Figures 2a to 2j have a square section.
  • the cells of these figures are aligned along a first axis X and along a second axis Y.
  • the cells could also be displaced in one of the two directions X or Y.
  • the cells are no longer aligned in one of the two directions, which allows the walls of dielectric material better resist the mechanical and thermal stresses encountered during the manufacturing process.
  • the cells could have a hexagonal shape section instead of having a square section as shown in FIGS. 2a to 2j and 4.
  • the square section cells allow for better epitaxial growth. quality in the cells. Hexagonal section cells have better mechanical strength.
  • each cell could comprise a stack comprising:
  • At least one first pn junction having a mesh parameter identical to the first mesh parameter ai;
  • a second buffer layer B2 having a second parameter of mesh 2 different from the first parameter of mesh a ⁇ ;
  • At least one second pn junction having a mesh parameter identical to the second mesh parameter a 2 .
  • FIG. 6 represents a photovoltaic cell according to one embodiment of the invention in which each cell contains a stack comprising:
  • a third pn junction J3 having a mesh parameter identical to the second mesh parameter a 2 ;
  • a fourth pn junction J4 having a mesh parameter identical to the second mesh parameter a 2 .
  • FIG. 7 represents the evolution of the mesh parameter through a cross section made in one of the cells of this photovoltaic cell.
  • the substrate could also comprise a transparent conductive oxide layer 17 deposited on the walls 8 and on the pn junction J2 on the surface of the cells 6 so as to promote electrical contact between the metal grid 1 1 and the pn junction J 2 .
  • the metal grid 17 is always located at the walls 8 in order to avoid shading, but a transparent conductive oxide layer 17 is interposed between the walls 8 and the metal grid 17.
  • the metal grid 17 is therefore aligned with at least a part of the walls.
  • the metal grid 17 is only located above the walls.
  • the metal gate is therefore located above any pn junction.

Abstract

The invention relates to a photovoltaic cell and to a process for manufacturing a photovoltaic cell comprising: a substrate (1) made of silicon; a network of walls (8) made of a dielectric deposited on the substrate (1), the network of walls (8) made of a dielectric defining cells (6) of square or hexagonal cross-section, there being a buffer layer (B) in each cell (6); at least one p-n junction (J1, J2) in each cell (6), the p-n junction (J1, J2) being deposited on the buffer layer (B), the p-n junction (J1, J2) including a semiconductor having a lattice parameter that is different from that of silicon, and the buffer layer (B) having a lattice parameter that is identical to that of the p-n junction (J1, J2) deposited on this buffer layer (B); and a metal grid (11) that is aligned with at least some of the walls (8).

Description

CELLULE PHOTOVOLTAÏQUE ET PROCEDE DE FABRICATION D'UNE CELLULE  PHOTOVOLTAIC CELL AND METHOD OF MANUFACTURING CELL
PHOTOVOLTAÏQUE  PHOTOVOLTAIC
DOMAINE TECHNIQUE TECHNICAL AREA
Le domaine de l'invention est celui des cellules photovoltaïques et des procédés de fabrication de cellules photovoltaïques. ETAT DE LA TECHNIQUE ANTERIEUR The field of the invention is that of photovoltaic cells and photovoltaic cell manufacturing processes. STATE OF THE PRIOR ART
Actuellement, la technologie dominante pour les cellules solaires est basée sur l'utilisation du matériau silicium, sous sa forme mono- ou poly-cristalline. Une possibilité pour augmenter le rendement d'une cellule solaire à base de silicium consiste à ajouter sur cette dernière une couche de matériau lll-V. Un matériau lll-V est un alliage d'un ou plusieurs éléments de la colonne III du tableau de Mendeleïev avec un ou plusieurs éléments de la colonne V du tableau de Mendeleïev, à l'exclusion des matériaux lll-V contenant de l'azote,du bore, du thallium ou du bismuth. Cette couche de matériau lll-V forme généralement une jonction p-n sur la cellule en silicium. Currently, the dominant technology for solar cells is based on the use of the silicon material, in its mono- or poly-crystalline form. One possibility to increase the efficiency of a silicon-based solar cell is to add on the latter a layer of III-V material. A III-V material is an alloy of one or more elements of column III of the Mendeleev table with one or more elements of column V of the Mendeleev table, excluding III-V materials containing nitrogen. , boron, thallium or bismuth. This layer of III-V material generally forms a p-n junction on the silicon cell.
Toutefois, l'épitaxie d'une couche de matériau lll-V sur une couche de silicium pose de nombreux problèmes, notamment du fait du désaccord de paramètre de maille entre ces deux matériaux. Ainsi, dans le cas où le matériau lll-V est du GaAs, la différence de paramètre de maille entre le matériau lll-V et le silicium est d'environ 4%, ce qui créé des dislocations dans le matériau lll-V avec une densité supérieure à 106 cm~2. En outre, le matériau lll-V et le silicium présentent des coefficients d'expansion thermiques très différents, ce qui peut faire fissurer la couche en matériau lll-V. Ce phénomène est nommé dans la littérature en langue anglaise « epilayer cracking ». En outre, le désaccord chimique entre le matériau lll-V et le silicium induit une morphologie de nucléation de mauvaise qualité, ce qui génère la création de défauts d'empilement (nommé dans la littérature en langue anglaise « stacking faults ») et de micro fissures (nommé dans la littérature en langue anglaise « microtwins »). Enfin, la croissance d'un matériau polaire (lll-V) sur un matériau qui ne l'est pas (Si) va induire la présence de parois d'antiphase dans la couche de lll-V. Ces parois sont un défaut où l'on va avoir des liaisons entres atomes d'éléments III entres eux, ou bien atomes d'éléments V entres eux, alors que dans un cristal sans défaut, on devrait uniquement avoir des liaisons entres atomes d'éléments III avec des atomes d'éléments V. L'ensemble de ces défauts cristallins entraîne une dégradation des performances de la cellule solaire. However, the epitaxy of a layer of III-V material on a silicon layer poses numerous problems, in particular because of the mesh parameter mismatch between these two materials. Thus, in the case where the III-V material is GaAs, the difference in mesh parameter between the III-V material and the silicon is about 4%, which creates dislocations in the III-V material with density greater than 10 6 cm ~ 2 . In addition, the III-V material and the silicon have very different thermal expansion coefficients, which can cause the layer of III-V material to crack. This phenomenon is named in the English language literature "epilayer cracking". In addition, the chemical mismatch between the III-V material and the silicon induces a poor nucleation morphology, which generates the creation of stacking faults (called "stacking faults") and micro cracks (named in the English language literature "microtwins"). Finally, the growth of a polar material (III-V) on a material that is not (Si) will induce the presence of antiphase walls in the III-V layer. These walls are a defect where we will have bonds between atoms of elements III between them, or atoms of elements V between them, whereas in a crystal without defects, we should only have bonds between atoms of atoms. III elements with V element atoms. All of these crystalline defects causes degradation of solar cell performance.
Pour remédier à ce problème, il est connu de faire croître le matériau lll-V dans des tranchées afin de bloquer la propagation des dislocations. Ainsi, le document US2010/0025683 propose de déposer une couche d'un matériau diélectrique sur le substrat en silicium et de faire croître le matériau semi-conducteur dans des tranchées de cette couche de matériau diélectrique. Toutefois, cette structure ne permet qu'un confinement partiel des défauts. Par ailleurs, dans ce document, la grille métallique recouvre le matériau semi-conducteur. La présence d'une telle grille ombre le semi-conducteur de la lumière qui l'éclairera pendant son fonctionnement et qui servira à la photo conversion. Par conséquent, la partie du matériau semi-conducteur sous la grille métallique est perdue pour la photo conversion, diminuant d'autant le rendement photovoltaïque espéré au total pour le dispositif. To remedy this problem, it is known to grow the III-V material in trenches in order to block the propagation of dislocations. Thus, US2010 / 0025683 proposes to deposit a layer of a dielectric material on the silicon substrate and to grow the semiconductor material in trenches of this layer of dielectric material. However, this structure only allows partial containment of defects. Furthermore, in this document, the metal grid covers the semiconductor material. The presence of such a grid shade the semiconductor of the light that will illuminate during its operation and which will be used for photo conversion. As a result, the portion of the semiconductor material under the metal gate is lost for photo conversion, thereby decreasing the total expected photovoltaic efficiency for the device.
Le document WO2010/033813 décrit également un procédé d'hétéro-épitaxie de matériaux en désaccord de paramètres de maille sur un substrat de silicium. Dans ce document, l'hétéro- épitaxie a lieu dans des cavités créées dans une couche de dioxyde de silicium (Si02). La cavité est remplie par épitaxie sélective de germanium ou de matériau lll-V, et les défauts sont confinés dans la cavité. Puis, le cristal épitaxié sort de la cavité de sorte que la croissance continue verticalement, mais également latéralement, jusqu'à ce que les cristaux adjacents se rejoignent. Le cristal peut être de bonne qualité cristallographique lorsqu'il sort de la cavité, mais, au moment de la jonction avec les autres cristaux, de nouveaux défauts cristallins de type joints de grains apparaissent. Par ailleurs, le procédé décrit dans ce document nécessite, pour obtenir une cellule photovoltaïque fonctionnelle, d'effectuer un report des couches épitaxiées sur une poignée mécanique réceptrice, et d'éliminer le substrat de croissance en silicium. Ces étapes compliquent la réalisation de la cellule photovoltaïque et augmente son cout de fabrication. WO2010 / 033813 also discloses a method of heteroepitaxy of materials in disagreement of mesh parameters on a silicon substrate. In this document, heteroepitaxy takes place in cavities created in a layer of silicon dioxide (SiO 2 ). The cavity is filled by selective epitaxy of germanium or III-V material, and the defects are confined in the cavity. Then, the epitaxial crystal leaves the cavity so that the growth continues vertically, but also laterally, until the adjacent crystals meet. The crystal can be of good crystallographic quality when it leaves the cavity, but, at the time of joining with the other crystals, new crystalline defects of grain-like type appear. Furthermore, the method described in this document requires, in order to obtain a functional photovoltaic cell, to carry out the epitaxial layers on a mechanical receiving handle, and to eliminate the silicon growth substrate. These steps complicate the realization of the photovoltaic cell and increase its cost of manufacture.
EXPOSE DE L'INVENTION L'invention vise à remédier aux inconvénients de l'état de la technique en proposant une cellule photovoltaïque plus simple à fabriquer que celle de l'art antérieur et qui présente des performances améliorées. DISCLOSURE OF THE INVENTION The invention aims to overcome the drawbacks of the state of the art by providing a photovoltaic cell simpler to manufacture than that of the prior art and which has improved performance.
Pour ce faire, un premier aspect de l'invention concerne une cellule photovoltaïque comportant: To do this, a first aspect of the invention relates to a photovoltaic cell comprising:
- un substrat en silicium; - un réseau de murs en matériau diélectrique, le réseau de murs en matériau diélectrique définissant des alvéoles de section carrée ou hexagonale, a silicon substrate; a network of walls made of dielectric material, the network of walls made of dielectric material defining cells of square or hexagonal cross-section,
- une couche tampon dans chaque alvéole ;  a buffer layer in each cell;
- au moins une jonction pn dans chaque alvéole, la jonction pn étant déposée sur la couche tampon, la jonction pn comportant un matériau semi-conducteur présentant un paramètre de maille différent de celui du substrat, la couche tampon présentant un paramètre de maille identique à celui de la jonction pn déposée sur cette couche tampon;  at least one pn junction in each cell, the pn junction being deposited on the buffer layer, the pn junction comprising a semiconductor material having a mesh parameter different from that of the substrate, the buffer layer having a mesh parameter identical to that of the pn junction deposited on this buffer layer;
- une grille métallique alignée avec au moins une partie des murs.  a metal grid aligned with at least a part of the walls.
La cellule photovoltaïque est particulièrement avantageuse car les jonctions pn sont formées sur une couche tampon dans des alvéoles de section carrée ou hexagonale ce qui permet de confiner les défauts dans toutes les directions. Ainsi, la majorité des défauts sont concentrés dans les couches tampon et ne remontent pas dans les jonctions pn. Par ailleurs, le fait d'avoir des alvéoles de section carrée ou hexagonale permet une bonne tenue mécanique des murs les entourant, même lorsque ces murs sont relativement fins. On peut ainsi minimiser la largeur des murs afin d'avoir un maximum de surface disponible pour les jonctions pn sans menacer la solidité de l'ensemble. En outre, cette géométrie pour les alvéoles permet de réaliser des alvéoles de hauteur importante, de sorte que les jonctions pn peuvent être contenues entièrement dans les alvéoles de façon à minimiser la densité de défauts dans les jonctions pn sur toute leur hauteur. Par ailleurs, la grille métallique est localisée uniquement au dessus des murs de sorte qu'elle ne recouvre pas les jonctions pn. Elle ne créé donc pas d'ombrage de sorte que le rendement photovoltaïque de la cellule ainsi formée est amélioré. Concernant la section hexagonale, la résistance mécanique à l'effondrement des murs d'une telle structuration est meilleure et permet donc un meilleur ratio surface active sur surface inactive, en minimisant l'épaisseur des murs. Une recherche de minimisation de l'épaisseur de ces murs vise à augmenter le rendement. La cellule photovoltaïque peut également présenter une ou plusieurs des caractéristiques ci- après prises individuellement ou selon toutes les combinaisons techniquement possibles. The photovoltaic cell is particularly advantageous because the pn junctions are formed on a buffer layer in cells of square or hexagonal section which allows to confine the defects in all directions. Thus, most of the defects are concentrated in the buffer layers and do not rise in the pn junctions. In addition, the fact of having cells of square or hexagonal section allows good mechanical strength of the walls surrounding them, even when these walls are relatively thin. It is thus possible to minimize the width of the walls in order to have a maximum of available area for the pn junctions without threatening the solidity of the assembly. In addition, this geometry for the cells makes it possible to make cells of great height, so that the pn junctions can be completely contained in the cells so as to minimize the density of defects in the pn junctions over their entire height. In addition, the metal grid is located only above the walls so that it does not cover the pn junctions. It therefore does not create shading so that the photovoltaic efficiency of the cell thus formed is improved. Regarding the hexagonal section, the mechanical resistance to the collapse of the walls of such a structure is better and therefore allows a better active surface ratio on inactive surface, minimizing the thickness of the walls. A search to minimize the thickness of these walls aims to increase the yield. The photovoltaic cell may also have one or more of the following features taken individually or in any technically possible combination.
Selon un mode de réalisation, une extrémité supérieure d'au moins une partie des murs est gravée de façon à former des tranchées entre une partie supérieure des jonctions pn de deux alvéoles adjacentes, la grille métallique étant localisée dans les tranchées. Selon un autre mode de réalisation, la cellule photovoltaïque comporte une couche d'oxyde transparent conducteur intercalée entre les murs et la grille métallique, ce qui permet de favoriser la conduction entre la jonction pn et la grille métallique. L'invention concerne tout particulièrement le cas où le substrat est en silicium et où le matériau semi-conducteur de la jonction pn est un matériau lll-V. According to one embodiment, an upper end of at least a portion of the walls is etched to form trenches between an upper part of the pn junctions of two adjacent cells, the metal grid being located in the trenches. According to another embodiment, the photovoltaic cell comprises a conductive transparent oxide layer interposed between the walls and the metal gate, which makes it possible to promote the conduction between the pn junction and the metal gate. The invention particularly relates to the case where the substrate is silicon and the semiconductor material of the pn junction is a III-V material.
Avantageusement, chaque alvéole présente une profondeur comprise entre sa largeur et 20 fois sa largeur, ce qui permet aux alvéoles d'être suffisamment résistantes pour supporter les étapes du procédé de fabrication de la cellule photovoltaïque. Advantageously, each cell has a depth between its width and 20 times its width, which allows the cells to be sufficiently resistant to support the steps of the manufacturing process of the photovoltaic cell.
Avantageusement, chaque mur présente une largeur comprise entre 0,2 μηι et 2 μηι, et de préférence entre 0,5 μηι et 1 μηι. En effet, la largeur des murs est de préférence la plus faible possible afin de ne pas trop occuper d'espace et de laisser un maximum d'espace pour les jonctions pn. Toutefois, la largeur des murs doit être suffisante pour qu'ils aient une bonne tenue mécanique. Advantageously, each wall has a width between 0.2 μηι and 2 μηι, and preferably between 0.5 μηι and 1 μηι. Indeed, the width of the walls is preferably as low as possible so as not to occupy too much space and leave as much space as possible for the pn junctions. However, the width of the walls must be sufficient for them to have good mechanical strength.
Avantageusement, chaque alvéole présente une largeur comprise entre 1 et 5 μηι, afin de minimiser la densité de défauts dans les jonctions pn tout en gardant suffisamment de surface disponible pour les jonctions pn. Advantageously, each cell has a width of between 1 and 5 μηι, in order to minimize the density of defects in pn junctions while keeping sufficient surface area available for pn junctions.
Avantageusement, la couche tampon présente une épaisseur supérieure ou égale à la largeur des alvéoles, ce qui permet d'avoir un minimum de défauts dans la jonction pn déposée sur la couche tampon. Advantageously, the buffer layer has a thickness greater than or equal to the width of the cells, which makes it possible to have a minimum of defects in the pn junction deposited on the buffer layer.
Avantageusement, chaque alvéole contient au moins deux jonctions pn, ce qui permet d'augmenter le rendement de la cellule photovoltaïque. Advantageously, each cell contains at least two pn junctions, which increases the efficiency of the photovoltaic cell.
Un deuxième aspect de l'invention concerne un procédé de fabrication d'une cellule photovoltaïque comportant les étapes suivantes : A second aspect of the invention relates to a method of manufacturing a photovoltaic cell comprising the following steps:
- formation d'un réseau de murs en matériau diélectrique sur un substrat en silicium, le réseau de murs en matériaux diélectrique définissant des alvéoles de section carrée ou hexagonale ;  forming a network of walls made of dielectric material on a silicon substrate, the network of walls made of dielectric materials defining cells of square or hexagonal cross-section;
- croissance par épitaxie d'une couche tampon dans chaque alvéole ;  epitaxial growth of a buffer layer in each cell;
- croissance par épitaxie d'au moins une jonction pn dans chaque alvéole, la jonction pn étant déposée sur la couche tampon, la jonction pn comportant un matériau semi- conducteur présentant un paramètre de maille différent de celui du substrat, la couche tampon présentant un paramètre de maille identique à celui de la jonction pn déposée sur cette couche tampon; epitaxial growth of at least one pn junction in each cell, the pn junction being deposited on the buffer layer, the pn junction comprising a semi-solid material; conductor having a mesh parameter different from that of the substrate, the buffer layer having a mesh parameter identical to that of the pn junction deposited on this buffer layer;
- dépôt d'une grille métallique alignée avec au moins une partie des murs.  - Deposition of a metal grid aligned with at least a portion of the walls.
Le procédé permet donc de faire croître sur un substrat en silicium des jonctions pn présentant un paramètre de maille différent de celui du substrat en minimisant la densité de défauts dans ces jonctions pn et en optimisant les performances de la cellule photovoltaïque ainsi formée. Le procédé selon le deuxième aspect de l'invention peut également présenter une ou plusieurs des caractéristiques ci-après prises individuellement ou selon toutes les combinaisons techniquement possibles. The method therefore makes it possible to grow pn junctions on a silicon substrate having a mesh parameter different from that of the substrate by minimizing the density of defects in these pn junctions and by optimizing the performance of the photovoltaic cell thus formed. The method according to the second aspect of the invention may also have one or more of the following features taken individually or in any technically possible combination.
Selon un mode de réalisation, le procédé comporte en outre les étapes suivantes : According to one embodiment, the method further comprises the following steps:
- gravure d'une extrémité supérieure d'au moins une partie des murs de façon à former des tranchées entre une partie supérieure des jonctions pn de deux alvéoles adjacentes ;  etching an upper end of at least a portion of the walls so as to form trenches between an upper part of the pn junctions of two adjacent cells;
- dépôt de la grille métallique dans les tranchées. Selon un autre mode de réalisation, le procédé comporte une étape de dépôt d'une couche d'oxyde transparent conducteur intercalée entre les murs et la grille métallique.  - depositing the metal grid in the trenches. According to another embodiment, the method comprises a step of depositing a conductive transparent oxide layer interposed between the walls and the metal gate.
Avantageusement, l'étape de formation du réseau de murs comporte les étapes suivantes : Advantageously, the step of forming the network of walls comprises the following steps:
- gravure du substrat en silicium en utilisant un masque déposé sur le substrat de façon à former un réseau de murs en silicium, le réseau de murs en silicium définissant des alvéoles de section carrée ou hexagonales ;  etching the silicon substrate using a mask deposited on the substrate so as to form a network of silicon walls, the network of silicon walls defining square or hexagonal section cells;
oxydation des murs en silicium de façon à former des murs en dioxyde de silicium. Le réseau de murs peut ainsi être fabriqué facilement en utilisant la partie supérieure du substrat en silicium. Le réseau de murs ainsi formé est alors solidement fixé au substrat en silicium.  oxidation of silicon walls to form silicon dioxide walls. The network of walls can thus be easily manufactured by using the upper part of the silicon substrate. The network of walls thus formed is then firmly attached to the silicon substrate.
Lorsqu'une couche de dioxyde de silicium se forme au fond des alvéoles lors de l'étape d'oxydation des murs de silicium, le procédé peut comporter une étape de gravure anisotrope de la couche de dioxyde de silicium déposée au fond des alvéoles. Cette étape permet d'obtenir des alvéoles dont le fond est constitué de silicium. Le fond en silicium servira ensuite de base à la croissance épitaxiale de la couche tampon. Avantageusement, le procédé comporte en outre une étape de recuit du substrat en silicium de façon à préparer la surface en silicium au fond des alvéoles. Préférentiellement, le procédé comporte en outre une étape d'oxydation, de préférence inférieure à 10 nm, suivie d'une désoxydation. On élimine ainsi le silicium endommagé en fond de cavité par l'étape de gravure précédente. Le recuit est de préférence effectué à une température comprise entre 750°C et 1 100°C, et de manière plus préférentielle à une température comprise entre 850°C et 1 100°C. Le recuit est de préférence effectuée sous atmosphère hydrogène. When a layer of silicon dioxide is formed at the bottom of the cells during the oxidation step of the silicon walls, the method may comprise an anisotropic etching step of the silicon dioxide layer deposited at the bottom of the cells. This step makes it possible to obtain cells whose bottom consists of silicon. The silicon bottom will then serve as a basis for the epitaxial growth of the buffer layer. Advantageously, the method further comprises a step of annealing the silicon substrate so as to prepare the silicon surface at the bottom of the cells. Preferably, the method further comprises an oxidation step, preferably less than 10 nm, followed by deoxidation. This eliminates the silicon damaged in the cavity bottom by the preceding etching step. The annealing is preferably carried out at a temperature between 750 ° C and 1100 ° C, and more preferably at a temperature of between 850 ° C and 1100 ° C. The annealing is preferably carried out under a hydrogen atmosphere.
Avantageusement, l'étape de gravure du substrat en silicium de façon à former un réseau de murs en silicium comporte les étapes suivantes : Advantageously, the step of etching the silicon substrate so as to form a network of silicon walls comprises the following steps:
- formation d'une couche d'oxyde sur le substrat en silicium ;  forming an oxide layer on the silicon substrate;
- formation d'un masque en résine sur la couche d'oxyde ;  - forming a resin mask on the oxide layer;
- gravure de la couche d'oxyde et du substrat en silicium au travers du masque en résine. En effet, il est préférable de former un masque à la surface du substrat en silicium car sinon le masque en résine pourrait être consommé avant la fin de l'étape de gravure. On pourrait également réaliser un masque en résine d'épaisseur importante, mais cela compliquerait le procédé. Ce procédé est connu en microélectronique sous l'appellation utilisation d'un masque dur. Avantageusement, l'étape de gravure est effectuée par photolithographie.  etching of the oxide layer and the silicon substrate through the resin mask. Indeed, it is preferable to form a mask on the surface of the silicon substrate because otherwise the resin mask could be consumed before the end of the etching step. One could also make a thick resin mask, but this would complicate the process. This process is known in microelectronics as the use of a hard mask. Advantageously, the etching step is performed by photolithography.
Avantageusement, le procédé comporte en outre une étape d'amincissement des murs en silicium, l'étape d'amincissement des murs en silicium comportant les étapes suivantes : Advantageously, the method further comprises a step of thinning the silicon walls, the step of thinning the silicon walls comprising the following steps:
- oxydation partielle des murs en silicium de façon à obtenir une couche en dioxyde de silicium à la surface de chaque mur en silicium ;  partial oxidation of the silicon walls so as to obtain a layer of silicon dioxide on the surface of each silicon wall;
- gravure sélective avec arrêt sur silicium de la couche en dioxyde de silicium à la surface de chaque mur en silicium.  selective etching with stopping on silicon of the silicon dioxide layer on the surface of each silicon wall.
En effet, cette étape permet en outre d'obtenir des murs très fins, et donc un espace disponible important pour les jonctions pn. En outre, elle permet de contrôler précisément et de manière reproductible la largeur des murs obtenus.  Indeed, this step also makes it possible to obtain very thin walls, and therefore an important space available for the pn junctions. In addition, it allows to precisely and reproducibly control the width of the walls obtained.
Avantageusement, le procédé comporte en outre une étape de croissance par épitaxie d'au moins une deuxième jonction pn dans chaque alvéole. En effet, le procédé est particulièrement avantageux en ce qu'il permet la croissance par épitaxie de multi-jonctions dans chaque alvéole. On peut ainsi augmenter le rendement de la cellule photovoltaïque obtenue. BREVES DESCRIPTION DES FIGURES Advantageously, the method further comprises an epitaxial growth step of at least one second pn junction in each cell. Indeed, the method is particularly advantageous in that it allows epitaxial growth of multi-junctions in each cell. It is thus possible to increase the efficiency of the photovoltaic cell obtained. BRIEF DESCRIPTION OF THE FIGURES
D'autres caractéristiques et avantages de l'invention ressortiront à la lecture de la description détaillée qui suit, en référence aux figures annexées, qui représentent :  Other characteristics and advantages of the invention will emerge on reading the detailed description which follows, with reference to the appended figures, which represent:
- Les figures 1 a à 1j, une vue en coupe d'un substrat pendant un procédé selon un mode de réalisation de l'invention ;  - Figures 1a to 1j, a sectional view of a substrate during a method according to one embodiment of the invention;
- Les figures 2a à 2j, une vue de dessus du substrat pendant le procédé des figures 1 a à 1j ;  - Figures 2a to 2j, a top view of the substrate during the process of Figures 1a to 1j;
- La figure 3 un agrandissement d'une partie du substrat des figures 1 h et 2h ;  - Figure 3 an enlargement of a portion of the substrate of Figures 1 h and 2h;
- La figure 4, une vue de dessus d'une cellule photovoltaïque selon un autre mode de réalisation ;  - Figure 4, a top view of a photovoltaic cell according to another embodiment;
- La figure 5, une vue de dessus d'un substrat selon un autre mode de réalisation de l'invention ;  - Figure 5, a top view of a substrate according to another embodiment of the invention;
- La figure 6, une vue en coupe d'un substrat selon un autre mode de réalisation de l'invention ;  - Figure 6, a sectional view of a substrate according to another embodiment of the invention;
- La figure 7, une représentation de l'évolution du paramètre de maille dans le substrat de la figure 6,  FIG. 7, a representation of the evolution of the mesh parameter in the substrate of FIG. 6,
- La figure 8, une vue en coupe d'un substrat selon un autre mode de réalisation de l'invention. DESCRIPTION DETAILLEE D'AU MOINS UN MODE DE REALISATION  - Figure 8, a sectional view of a substrate according to another embodiment of the invention. DETAILED DESCRIPTION OF AT LEAST ONE EMBODIMENT
Un procédé de réalisation d'une cellule photovoltaïque selon un mode de réalisation de l'invention va maintenant être décrit en référence aux figures 1 a à 1j et 2a à 2j. Ce procédé comporte une première étape de formation d'un réseau de murs en matériau diélectrique sur un substrat 1 en silicium. Le substrat 1 est de préférence en silicium monocristallin. Il présente de préférence un plan de surface d'orientation cristalline (001 ). On peut par exemple utiliser un substrat de 300 mm de diamètre. L'épaisseur du substrat sera de préférence supérieure à 500 μηι de façon à pouvoir utiliser une partie du substrat 1 pour former les murs en matériaux diélectrique comme on le verra dans la suite. Ainsi le substrat peut par exemple présenter une épaisseur de 775 μηι. Le substrat 1 présente de préférence une surface polie miroir, c'est-à-dire sans aucun défaut ni aucune rayure visible au microscope optique et dont les défauts résiduels ont donc une taille inférieure au micromètre. La surface du substrat est exempte de contamination métallique, particulaire et organique. A method for producing a photovoltaic cell according to an embodiment of the invention will now be described with reference to FIGS. 1a to 1j and 2a to 2j. This method comprises a first step of forming a network of walls of dielectric material on a silicon substrate 1. The substrate 1 is preferably monocrystalline silicon. It preferably has a crystalline orientation surface plane (001). For example, a substrate 300 mm in diameter may be used. The thickness of the substrate will preferably be greater than 500 μηι so that part of the substrate 1 can be used to form the dielectric material walls, as will be seen hereinafter. Thus the substrate may for example have a thickness of 775 μηι. The substrate 1 preferably has a mirror-polished surface, that is to say without any defects or scratches visible under an optical microscope and whose residual defects are therefore less than one micrometer in size. The surface of the substrate is free of metallic, particulate and organic contamination.
Différentes techniques peuvent être utilisées pour former le réseau de murs en matériau diélectrique. Different techniques can be used to form the network of material walls dielectric.
Dans ce mode de réalisation, en référence aux figures 1 b et 2b, le procédé comporte une première étape 101 de formation d'une couche d'oxyde 2 sur le substrat 1 . Cette couche d'oxyde permettra de former un masque en oxyde à la surface du substrat. En effet, un masque en oxyde sera plus résistant qu'un masque en résine lors des étapes de fabrication ultérieures de gravure. Selon un mode de réalisation préférentiel, la couche en oxyde 2 est une couche en dioxyde de silicium. Elle peut ainsi être réalisée facilement en oxydant thermiquement une partie du substrat en silicium de façon à former une couche de Si02 en surface du substrat en silicium. La couche de Si02 présente de préférence une épaisseur comprise entre 10 nm et 1000 nm. In this embodiment, with reference to FIGS. 1b and 2b, the method comprises a first step 101 for forming an oxide layer 2 on the substrate 1. This oxide layer will form an oxide mask on the surface of the substrate. Indeed, an oxide mask will be stronger than a resin mask during subsequent etching steps. According to a preferred embodiment, the oxide layer 2 is a layer of silicon dioxide. It can thus be easily achieved by thermally oxidizing a portion of the silicon substrate so as to form a SiO 2 layer on the surface of the silicon substrate. The SiO 2 layer preferably has a thickness of between 10 nm and 1000 nm.
Alternativement, une couche d'un autre oxyde pourrait être déposée sur le substrat en silicium. En référence aux figures 1 c et 2c, le procédé comporte une étape 102 de formation d'un masque en résine 3 sur la couche en oxyde 2. Le masque en résine 3 comporte le motif qu'on souhaite obtenir pour le réseau de murs en matériau diélectrique. Le masque en résine 3 comporte un motif de section carrée ou hexagonale. Ce motif comporte des ouvertures 4 de largeur L comprise entre 1 μηι et 5 μηι. Ces ouvertures 4 sont délimitées par des parois 5 de largeur comprise entre 0,2 μηι et 2 μηι, et de préférence entre 0,5 μηι et 1 μηι. Le motif est de préférence aligné sur les directions cristallographiques <1 10> du substrat. Alternatively, a layer of another oxide could be deposited on the silicon substrate. With reference to FIGS. 1c and 2c, the method comprises a step 102 for forming a resin mask 3 on the oxide layer 2. The resin mask 3 comprises the pattern that one wishes to obtain for the wall network. dielectric material. The resin mask 3 has a square or hexagonal section pattern. This pattern comprises openings 4 of width L between 1 μηι and 5 μηι. These openings 4 are delimited by walls 5 of width between 0.2 μηι and 2 μηι, and preferably between 0.5 μηι and 1 μηι. The pattern is preferably aligned with the crystallographic directions <1 10> of the substrate.
En référence aux figures 1 d et 2d, le procédé comporte ensuite une étape 103 de transfert du motif du masque en résine 3 dans la couche en oxyde 2 puis dans le substrat 1 . Pour ce faire, la couche en oxyde 2 et le substrat 1 sont gravés. Lors de cette étape 103 de gravure, le motif est d'abord transféré dans la couche en oxyde 2 qui sera consommée moins vite que le masque en résine 3. La gravure du substrat peut donc continuer même si le masque en résine 3 est totalement consommé. En effet, au cours de cette étape, le masque en résine 3 pourra être partiellement ou totalement consommé. Le masque en oxyde pourra également être partiellement consommé. Cette étape 103 de gravure permet de former des alvéoles 6 dans le substrat 1 . Les alvéoles 6 sont séparées par des murs en silicium 7. Le fait de réaliser le réseau de murs par gravure du substrat en silicium permet d'obtenir un réseau de murs en silicium qui est solidaire du substrat et qui a une très bonne tenue mécanique. Les alvéoles 6 ont une section transversale de forme carrée ou hexagonale, de façon à renforcer la solidité mécanique des murs en silicium 7. Ceci est important car les murs seront sollicités mécaniquement par les étapes ultérieures du procédé. En effet, ils pourront être soumis à des nettoyages, et notamment à des nettoyages par des jets sous pressions. La forme des alvéoles en carré ou hexagone leur permet de résister à ces sollicitations, même lorsqu'ils présentent un facteur de forme important. On peut ainsi réaliser des alvéoles dont la profondeur P est au moins égale à leur largeur L. Plus précisément, la profondeur des alvéoles 6 sera de préférence comprise entre la largeur des alvéoles et 20 fois cette largeur, ce qui permettra de faire croître entièrement plusieurs jonctions pn dans ces alvéoles de sorte que les défauts resteront confinés par les murs sur toute la hauteur des jonctions pn contenues dans les alvéoles. Lorsque le masque en résine 3 n'a pas été totalement consommé lors de la gravure du réseau de murs en silicium, le procédé comporte ensuite une étape d'élimination du masque en résine 3. With reference to FIGS. 1d and 2d, the method then comprises a step 103 for transferring the pattern of the resin mask 3 into the oxide layer 2 and then into the substrate 1. To do this, the oxide layer 2 and the substrate 1 are etched. During this etching step 103, the pattern is first transferred into the oxide layer 2 which will be consumed less quickly than the resin mask 3. The etching of the substrate can therefore continue even if the resin mask 3 is totally consumed. . Indeed, during this step, the resin mask 3 may be partially or completely consumed. The oxide mask may also be partially consumed. This etching step 103 makes it possible to form cells 6 in the substrate 1. The cells 6 are separated by silicon walls 7. The fact of making the network of walls by etching the silicon substrate makes it possible to obtain a network of silicon walls which is integral with the substrate and which has a very good mechanical strength. The cells 6 have a cross section of square or hexagonal shape, so as to enhance the mechanical strength of the silicon walls 7. This is important because the walls will be mechanically stressed by the subsequent steps of the process. Indeed, they may be subject to cleaning, and in particular cleaning by pressurized jets. The shape of the cells in square or hexagon allows them to withstand these stresses, even when they have a significant form factor. It is thus possible to make cells whose depth P is at least equal to their width L. More specifically, the depth of the cells 6 will preferably be between the width of the cells and 20 times this width, which will allow to grow entirely several pn junctions in these cells so that the defects will remain confined by the walls over the entire height of the pn junctions contained in the cells. When the resin mask 3 has not been completely consumed during the etching of the network of silicon walls, the method then comprises a step of removing the resin mask 3.
Le procédé peut ensuite comporter une étape d'amincissement des murs en silicium obtenus. Pour cela, les murs en silicium 7 peuvent être oxydés partiellement de façon à former à leur surface une couche de dioxyde de silicium. Cette couche de dioxyde de silicium est ensuite gravée sélectivement par rapport au silicium. Cette gravure sélective peut être effectuée par gravure humide ou vapeur à l'acide fluorhydrique. On obtient ainsi des murs en silicium de largeur choisie. Cette étape d'amincissement peut être répétée plusieurs fois afin d'affiner précisément les murs en silicium 7. Il est en effet avantageux de diminuer la largeur des murs afin de maximiser la surface des alvéoles 6, et donc, le rendement de la cellule photovoltaïque pour une même unité de surface du substrat. En effet, la surface occupée par les murs de dioxyde de silicium est perdue pour la conversion photovoltaïque. Il est donc avantageux de diminuer autant que possible cette surface perdue en utilisant des cycles d'oxydation thermique/gravure sélective qui permettent de diminuer la surface occupé par ces murs de manière contrôlée et reproductible. Cet amincissement des murs est par ailleurs rendu possible grâce à la forme des alvéoles qui restent solides, même lorsque les murs sont fins. The method may then comprise a step of thinning the resulting silicon walls. For this, the silicon walls 7 may be partially oxidized so as to form on their surface a layer of silicon dioxide. This layer of silicon dioxide is then etched selectively with respect to the silicon. This selective etching can be performed by wet etching or hydrofluoric acid vapor. Silicon walls of selected width are thus obtained. This thinning step can be repeated several times in order to precisely refine the silicon walls 7. It is indeed advantageous to reduce the width of the walls in order to maximize the area of the cells 6, and therefore, the efficiency of the photovoltaic cell for the same surface unit of the substrate. Indeed, the area occupied by the silicon dioxide walls is lost for photovoltaic conversion. It is therefore advantageous to reduce this lost area as much as possible by using thermal oxidation / selective etching cycles which make it possible to reduce the surface occupied by these walls in a controlled and reproducible manner. This thinning of the walls is also made possible by the shape of the cells that remain solid, even when the walls are thin.
En référence aux figures 1 e et 2e, le procédé comporte ensuite une étape 104 d'oxydation des murs en silicium 7 de façon à former des murs en dioxyde de silicium 8 (S1O2) . Cette oxydation peut être obtenue par recuit sous atmosphère oxygène. L'oxydation des murs peut être partielle et dans ce cas, il subsiste un noyau silicium dans les murs, ou totale et dans ce cas, tout le silicium présent initialement dans les murs est oxydé. Lors de cette étape, une couche 9 de dioxyde de silicium peut se former sur le fond 10 des alvéoles 6. Dans ce cas, en référence aux figures 1 f et 2f , le procédé peut comporter une étape 105 de gravure anisotrope de la couche 9 de dioxyde de silicium de façon à éliminer cette couche 9 de dioxyde de silicium située au fond des alvéoles. A la fin de cette étape, le fond 10 des alvéoles 6 est constitué de silicium. Le procédé peut ensuite comporter une étape d'amélioration de la qualité du silicium au fond des alvéoles 6. Cette étape permet de préparer la surface de silicium présente au fond des alvéoles 6 afin d'optimiser les conditions de la croissance épitaxiale. Pour cela, les impuretés présentes au fond des alvéoles peuvent être supprimées par nettoyage par voie chimique humide ou bien par voie plasma sèche. Cette étape de gravure peut potentiellement permettre de réduire la largeur des murs 8 de dioxyde de silicium (Si02). La zone de silicium endommagée par la gravure peut également être éliminée par une oxydation thermique fine, c'est-à-dire inférieure à 10 nm de Si02 formé, suivie d'une désoxydation par voie chimique humide de la couche d'oxyde fine formée. Le silicium endommagé en fond de cavité est éliminée grâce à cette séquence. Referring to Figures 1 e and 2e, the method then comprises a step 104 of oxidation of the silicon walls 7 so as to form walls of silicon dioxide 8 (S1O2). This oxidation can be obtained by annealing in an oxygen atmosphere. The oxidation of the walls can be partial and in this case, there remains a silicon core in the walls, or total and in this case, all the silicon initially present in the walls is oxidized. During this step, a layer 9 of silicon dioxide may be formed on the bottom 10 of the cells 6. In this case, with reference to FIGS. 1 f and 2f, the method may comprise a step 105 of anisotropic etching of the layer 9 of silicon dioxide so as to eliminate this layer 9 of silicon dioxide located at the bottom of the cells. At the end of this step, the bottom 10 of the cells 6 is made of silicon. The process may then include a step of improving the quality of the silicon at the bottom of the cells 6. This step makes it possible to prepare the silicon surface present at the bottom of the cells 6 in order to optimize the conditions of the epitaxial growth. For this, the impurities present at the bottom of the cells can be removed by wet chemical cleaning or dry plasma. This etching step can potentially reduce the width of the walls 8 of silicon dioxide (Si0 2 ). The area of silicon damaged by etching can also be removed by a fine thermal oxidation, ie less than 10 nm of formed SiO 2 , followed by a wet chemical deoxidation of the thin oxide layer. formed. The damaged silicon in the cavity bottom is eliminated thanks to this sequence.
On peut ensuite effectuer un recuit sous atmosphère hydrogène afin de reconstruire le cristal de silicium présent au fond des alvéoles. Le recuit est de préférence effectué à une température comprise entre 750°C et 1 100°C. Le recuit est de préférence effectué à une pression comprise entre 5 et 760 Torr. En effet, le cristal de silicium présent au fond des alvéoles peut avoir été endommagé lors de l'étape 103 de gravure des murs en silicium. Cette étape de recuit sous atmosphère hydrogène permet de réparer le cristal de silicium de façon à optimiser les conditions de la croissance épitaxiale qui sera effectuée par la suite. Cette étape de recuit sous atmosphère hydrogène peut également permettre de réduire les dimensions latérales des murs 8 de dioxyde de silicium (Si02). It is then possible to anneal under a hydrogen atmosphere in order to reconstruct the silicon crystal present at the bottom of the cells. The annealing is preferably carried out at a temperature between 750 ° C and 1100 ° C. The annealing is preferably carried out at a pressure of between 5 and 760 Torr. Indeed, the silicon crystal present at the bottom of the cells may have been damaged during the step 103 of etching of the silicon walls. This annealing step in a hydrogen atmosphere makes it possible to repair the silicon crystal so as to optimize the conditions of the epitaxial growth that will be carried out thereafter. This annealing step in a hydrogen atmosphere can also reduce the lateral dimensions of the walls 8 of silicon dioxide (Si0 2 ).
En référence aux figures 1 g et 2g, le procédé comporte ensuite une étape 106 de croissance par épitaxie d'une couche tampon B dans chaque alvéole 6. Cette couche tampon B présente le même paramètre de maille que la jonction pn qui sera déposée sur cette couche tampon B. La couche tampon B peut ainsi être une couche du même matériau semi-conducteur que la jonction pn qui sera déposée sur cette couche tampon B. La couche tampon B peut également être une couche de germanium, notamment lorsque la première jonction pn J1 qui est déposée sur la couche tampon est une couche de GaAs. La couche tampon B peut également être une couche de AlAs, InP, SiGe. La couche tampon B permet de canaliser les défauts et d'éviter qu'ils ne remontent dans la ou les jonctions pn qui seront déposées dans les alvéoles 6. En effet, les défauts sont arrêtés par les murs en matériau diélectrique. La couche tampon B présente donc une densité de défauts supérieure à la densité de défauts dans le matériau semi-conducteur de la jonction pn qui sera déposée sur cette couche tampon B. Afin de minimiser la densité de défauts dans la jonction pn qui sera déposée sur la couche tampon B, la couche tampon présente de préférence une épaisseur e supérieure ou égale à la largeur L des alvéoles. Par exemple, si l'alvéole est un carré de 1 μηι de côté, la couche tampon présentera de préférence une épaisseur au moins égale à 1 μηι. With reference to FIGS. 1g and 2g, the method then comprises a step 106 of epitaxial growth of a buffer layer B in each cell 6. This buffer layer B has the same mesh parameter as the pn junction which will be deposited on this cell. Buffer layer B. The buffer layer B may thus be a layer of the same semiconductor material as the pn junction which will be deposited on this buffer layer B. The buffer layer B may also be a germanium layer, especially when the first pn junction J1 which is deposited on the buffer layer is a layer of GaAs. The buffer layer B may also be a layer of AlAs, InP, SiGe. The buffer layer B makes it possible to channel the defects and to prevent them from rising back in the pn junction (s) which will be deposited in the cells 6. Indeed, the defects are stopped by the walls of dielectric material. The buffer layer B therefore has a higher defect density than the defect density in the material pn junction semiconductor which will be deposited on this buffer layer B. In order to minimize the density of defects in the pn junction which will be deposited on the buffer layer B, the buffer layer preferably has a thickness e greater than or equal to width L of the cells. For example, if the cell is a square of 1 μηι side, the buffer layer preferably have a thickness of at least 1 μηι.
En référence aux figures 1 h et 2h, le procédé comporte ensuite une étape 107 de croissance par épitaxie d'au moins une première jonction pn J1 sur la couche tampon B. Cette première jonction pn J1 est une couche d'un matériau semi-conducteur dont une partie inférieure 13 est dopée par un premier dopage et une partie supérieure 14 est dopée par un deuxième dopage. Ainsi, la partie inférieure 13 peut être dopée p et la partie supérieure 14 peut être dopée n ou inversement. Le matériau semi-conducteur présente un paramètre de maille différent du paramètre de maille du silicium. Le matériau semi-conducteur est de préférence un matériau lll-V. Un matériau lll-V est un alliage d'un ou plusieurs éléments de la colonne III du tableau de Mendeleïev avec un ou plusieurs éléments de la colonne V du tableau de Mendeleïev, à l'exclusion des matériaux lll-V contenant de l'azote,du bore, du thallium ou du bismuth. Le matériau lll-V peut ainsi être un des suivants : GaAs, GaAsP, InP, GalnP, AIGaAs, GalnAsP, GalnAs. Les alvéoles 6 de section carrée ou hexagonale permettent de confiner les défauts dans la couche tampon B dans les deux directions du plan de croissance, et elles permettent donc l'obtention de couches de matériau lll-V de qualités cristallographiques compatibles avec la réalisation d'une cellule photovoltaïque. With reference to FIGS. 1 h and 2h, the method then comprises a step 107 of epitaxially growing at least a first pn junction J1 on the buffer layer B. This first pn junction J1 is a layer of a semiconductor material a lower portion 13 is doped by a first doping and an upper portion 14 is doped by a second doping. Thus, the lower portion 13 may be p-doped and the upper portion 14 may be n-doped or vice versa. The semiconductor material has a mesh parameter different from the silicon mesh parameter. The semiconductor material is preferably a III-V material. A III-V material is an alloy of one or more elements of column III of the Mendeleev table with one or more elements of column V of the Mendeleev table, excluding III-V materials containing nitrogen. , boron, thallium or bismuth. The III-V material may thus be one of the following: GaAs, GaAsP, InP, GalnP, AIGaAs, GalnAsP, GalnAs. The cells 6 of square or hexagonal section allow to confine the defects in the buffer layer B in both directions of the growth plane, and they therefore allow to obtain layers of material III-V crystallographic qualities compatible with the realization of a photovoltaic cell.
En référence aux figures 1 i et 2i, le procédé peut également comporter une étape 108 de croissance par épitaxie d'une deuxième jonction pn J2 sur la première jonction pn J1 . La deuxième jonction pn J2 est une couche d'un matériau semi-conducteur dont une partie inférieure 15 est dopée par un premier dopage et une partie supérieure 16 est dopée par un deuxième dopage. Ainsi, la partie inférieure 15 peut être dopée p et la partie supérieure 16 peut être dopée n ou inversement. Le matériau semi-conducteur présente de préférence le même paramètre de maille que celui de la première jonction pn J2. Si ce n'est pas le cas, une deuxième couche tampon est de préférence formée entre la première jonction pn J1 et la deuxième jonction pn J2 comme on le verra dans la suite. Le matériau semi-conducteur est également de préférence un matériau lll-V. Ce matériau peut notamment être un des suivants : GaAs, GaAsP, InP, GalnP, AIGaAs, GalnAsP, GalnAs. Le procédé est donc particulièrement avantageux car il permet de former des multi-jonctions de bonne qualité cristallographique par croissance épitaxiale. Le procédé peut par exemple permettre de former dans chaque alvéole 6 une première jonction pn J1 en GaAs déposée sur le substrat en silicium et une deuxième jonction pn J2 en GalnP déposée sur la première jonction pn. Dans ce cas, la couche tampon B peut être en GaAs ou en germanium. Entre chaque jonction J se trouve également une diode tunnel réalisée par épitaxie d'une jonction pn très fine. La présence de cette diode, nécessaire au fonctionnement de la cellule, n'est pas présentée dans les schémas pour des raisons de clarté. With reference to FIGS. 1i and 2i, the method may also comprise a step 108 of epitaxially growing a second pn junction J2 on the first pn junction J1. The second pn junction J2 is a layer of a semiconductor material of which a lower part 15 is doped by a first doping and an upper part 16 is doped by a second doping. Thus, the lower part 15 may be p-doped and the upper part 16 may be n-doped or vice versa. The semiconductor material preferably has the same mesh parameter as that of the first pn junction J2. If this is not the case, a second buffer layer is preferably formed between the first pn junction J1 and the second pn junction J2 as will be seen in the following. The semiconductor material is also preferably a III-V material. This material may especially be one of the following: GaAs, GaAsP, InP, GalnP, AIGaAs, GalnAsP, GalnAs. The method is therefore particularly advantageous because it makes it possible to form multi-junctions of good crystallographic quality by epitaxial growth. The process can for example allow to form in each cell 6 a first pn junction J1 GaAs deposited on the silicon substrate and a second pn junction GalnP J2 deposited on the first junction pn. In this case, the buffer layer B may be GaAs or germanium. Between each junction J is also a tunnel diode made by epitaxy of a very fine pn junction. The presence of this diode, necessary for the operation of the cell, is not presented in the diagrams for the sake of clarity.
En référence aux figures 1j et 2j, le procédé comporte ensuite une étape 109 de réalisation d'une grille métallique 1 1 . Cette grille métallique est dite « grille métallique avant ». Pour ce faire, une extrémité supérieure du réseau de murs en matériau diélectrique est gravée de façon à former des tranchées 12 entre les jonctions pn J2 d'alvéoles 6 adjacentes. La grille métallique 1 1 est ensuite déposée dans ces tranchées 12 et uniquement dans ces tranchées 12. Comme représenté sur la figure 2j, tous les murs 8 en matériau diélectrique ne sont pas gravés mais seulement une partie d'entre eux. Ainsi seuls les murs 8 sur lesquels la grille métallique 1 1 sera déposée sont gravés. En effet, la grille métallique 1 1 n'est pas déposée sur tous les murs 8 de façon à ne pas créer de court-circuit. With reference to FIGS. 1j and 2j, the method then comprises a step 109 for producing a metal grid 11. This metal grid is called "front metal grid". To do this, an upper end of the network of walls of dielectric material is etched so as to form trenches 12 between the pn junctions J2 of adjacent cells 6. The metal grid 1 1 is then deposited in these trenches 12 and only in these trenches 12. As shown in Figure 2j, all the walls 8 of dielectric material are not etched but only a part of them. Thus only the walls 8 on which the metal grid 1 1 will be deposited are etched. Indeed, the metal grid 1 1 is not deposited on all the walls 8 so as not to create a short circuit.
La figure 3 représente un agrandissement d'une vue en coupe d'une partie d'une alvéole 6 de la figure 1j. Comme représenté sur cette figure, chaque tranchée 12 présente une profondeur Pt choisie de façon à ce que la grille métallique 1 1 soit en contact uniquement avec la partie supérieure 16 de la jonction pn J2 pour éviter les courts-circuits. Ainsi, lorsque la partie supérieure 16 de la deuxième jonction pn J2 est une partie dopée n, chaque tranchée 12 présente une profondeur Pt inférieure ou égale à l'épaisseur edopage de cette partie dopée n. Figure 3 shows an enlargement of a sectional view of a portion of a cell 6 of Figure 1j. As shown in this figure, each trench 12 has a depth P t chosen so that the metal gate 1 1 is in contact only with the upper part 16 of the pn junction J2 to avoid short circuits. Thus, when the upper part 16 of the second pn junction J2 is an n-doped part, each trench 12 has a depth P t less than or equal to the thickness edopage of this doped part n.
Le procédé comporte ensuite une étape de réalisation d'une grille métallique arrière (non représentée). The method then comprises a step of producing a rear metal gate (not shown).
Le procédé peut également comporter une étape de dépôt d'une couche anti-réflective sur la jonction pn supérieure de chaque alvéole. The method may also include a step of depositing an anti-reflective layer on the upper pn junction of each cell.
Naturellement, l'invention n'est pas limitée aux modes de réalisation décrits en référence aux figures et des variantes pourraient être envisagées sans sortir du cadre de l'invention. Ainsi, les alvéoles des figures 2a à 2j présentent une section carrée. Les alvéoles de ces figures sont alignées selon un premier axe X et selon un deuxième axe Y. Toutefois, en référence à la figure 4, on pourrait également décaler les alvéoles selon une des deux directions X ou Y. Dans ce mode de réalisation, les alvéoles ne sont donc plus alignées selon une des deux directions, ce qui permet aux murs en matériau diélectrique de mieux résister aux contraintes mécaniques et thermiques rencontrées au cours du procédé de fabrication. Naturally, the invention is not limited to the embodiments described with reference to the figures and variants could be envisaged without departing from the scope of the invention. Thus, the cells of Figures 2a to 2j have a square section. The cells of these figures are aligned along a first axis X and along a second axis Y. However, in 4, the cells could also be displaced in one of the two directions X or Y. In this embodiment, the cells are no longer aligned in one of the two directions, which allows the walls of dielectric material better resist the mechanical and thermal stresses encountered during the manufacturing process.
Par ailleurs, en référence à la figure 5, les alvéoles pourraient présenter une section de forme hexagonale au lieu de présenter une section de forme carrée comme représenté sur les figures 2a à 2j et 4. Les alvéoles de section carrée permettent une croissance épitaxiale de meilleure qualité dans les alvéoles. Les alvéoles de section hexagonales présentent une meilleure résistance mécanique. Moreover, with reference to FIG. 5, the cells could have a hexagonal shape section instead of having a square section as shown in FIGS. 2a to 2j and 4. The square section cells allow for better epitaxial growth. quality in the cells. Hexagonal section cells have better mechanical strength.
Par ailleurs, dans le procédé des figures 1 a à 2i, seules deux jonctions pn J1 , J2 ont été déposées dans chaque alvéole 6. Toutefois, on pourrait également déposer une seule jonction pn dans chaque alvéole. Inversement, on pourrait également déposer trois jonctions pn ou plus dans chaque alvéole. Moreover, in the method of FIGS. 1a to 2i, only two pn junctions J1, J2 have been deposited in each cell 6. However, it would also be possible to deposit a single pn junction in each cell. Conversely, one could also deposit three or more pn junctions in each cell.
Par ailleurs, la cellule photovoltaïque de la figure 1j comporte une seule couche tampon par alvéole. Toutefois, on pourrait également envisager d'avoir plusieurs couches tampon dans chaque alvéole, une couche tampon étant insérée entre deux matériaux ayant des paramètres de maille différents. Ainsi, chaque alvéole pourrait comporter un empilement comportant : In addition, the photovoltaic cell of FIG. 1j comprises a single buffer layer per cell. However, it could also be envisaged to have several buffer layers in each cell, a buffer layer being inserted between two materials having different mesh parameters. Thus, each cell could comprise a stack comprising:
- une première couche tampon B présentant un premier paramètre de maille a^ ;  a first buffer layer B having a first parameter of mesh a;
- au moins une première jonction pn présentant un paramètre de maille identique au premier paramètre de maille ai ;  at least one first pn junction having a mesh parameter identical to the first mesh parameter ai;
- une deuxième couche tampon B2 présentant un deuxième paramètre de maille a2 différent du premier paramètre de maille a^ ; a second buffer layer B2 having a second parameter of mesh 2 different from the first parameter of mesh a ^;
- au moins une deuxième jonction pn présentant un paramètre de maille identique au deuxième paramètre de maille a2. at least one second pn junction having a mesh parameter identical to the second mesh parameter a 2 .
A titre d'exemple, la figure 6 représente une cellule photovoltaïque selon un mode de réalisation de l'invention dans laquelle chaque alvéole contient un empilement comportant : By way of example, FIG. 6 represents a photovoltaic cell according to one embodiment of the invention in which each cell contains a stack comprising:
- une première couche tampon B1 présentant un premier paramètre de maille ai ;  a first buffer layer B1 having a first parameter of mesh ai;
- une première jonction pn J1 présentant un paramètre de maille identique au premier paramètre de maille ai ;  a first pn junction J1 having a mesh parameter identical to the first mesh parameter ai;
- une deuxième jonction pn J2 présentant un paramètre de maille identique au premier paramètre de maille a^ ;  a second pn junction J2 having a mesh parameter identical to the first mesh parameter a ^;
- une deuxième couche tampon B2 présentant un deuxième paramètre de maille a2 différent du premier paramètre de maille ai ; a second buffer layer B2 having a second parameter of mesh 2 different from the first mesh parameter ai;
- une troisième jonction pn J3 présentant un paramètre de maille identique au deuxième paramètre de maille a2; a third pn junction J3 having a mesh parameter identical to the second mesh parameter a 2 ;
- une quatrième jonction pn J4 présentant un paramètre de maille identique au deuxième paramètre de maille a2. a fourth pn junction J4 having a mesh parameter identical to the second mesh parameter a 2 .
La figure 7 représente l'évolution du paramètre de maille à travers une coupe transversale effectuée dans une des alvéoles de cette cellule photovoltaïque. Par ailleurs, le substrat pourrait également comporter une couche d'oxyde transparent conducteur 17 déposée sur les murs 8 et sur la jonction pn J2 en surface des alvéoles 6 de façon à favoriser le contact électrique entre la grille métallique 1 1 et la jonction pn J2. Dans ce cas, la grille métallique 17 est toujours localisée au niveau des murs 8 afin d'éviter l'ombrage, mais une couche d'oxyde transparent conducteur 17 est intercalée entre les murs 8 et la grille métallique 17. La grille métallique 17 est donc alignée avec au moins une partie des murs. La grille métallique 17 est uniquement située au-dessus des murs. La grille métallique n'est donc située au-dessus d'aucune jonction pn. FIG. 7 represents the evolution of the mesh parameter through a cross section made in one of the cells of this photovoltaic cell. Furthermore, the substrate could also comprise a transparent conductive oxide layer 17 deposited on the walls 8 and on the pn junction J2 on the surface of the cells 6 so as to promote electrical contact between the metal grid 1 1 and the pn junction J 2 . In this case, the metal grid 17 is always located at the walls 8 in order to avoid shading, but a transparent conductive oxide layer 17 is interposed between the walls 8 and the metal grid 17. The metal grid 17 is therefore aligned with at least a part of the walls. The metal grid 17 is only located above the walls. The metal gate is therefore located above any pn junction.

Claims

REVENDICATIONS
1 . Cellule photovoltaïque comportant : 1. Photovoltaic cell comprising:
- un substrat (1 ) en silicium ;  a substrate (1) made of silicon;
- un réseau de murs (8) en matériau diélectrique, le réseau de murs (8) en matériau diélectrique définissant des alvéoles (6) de section carrée ou hexagonale,  a network of walls (8) made of dielectric material, the network of walls (8) made of dielectric material defining cells (6) of square or hexagonal cross-section,
- une couche tampon (B, B1 , B2) dans chaque alvéole (6);  a buffer layer (B, B1, B2) in each cell (6);
- au moins une jonction pn (J1 , J2, J3, J4) dans chaque alvéole (6), la jonction pn (J1 , J2, J3, J4) étant déposée sur la couche tampon (B, B1 , B2), la jonction pn (J1 , J2, J3, at least one pn junction (J1, J2, J3, J4) in each cell (6), the pn junction (J1, J2, J3, J4) being deposited on the buffer layer (B, B1, B2), the junction pn (J1, J2, J3,
J4) comportant un matériau semi-conducteur présentant un paramètre de maille différent de celui du silicium, la couche tampon (B, B1 , B2) présentant un paramètre de maille identique à celui de la jonction pn (J1 , J2, J3, J4) déposée sur cette couche tampon (B, B1 , B2) ; J4) comprising a semiconductor material having a mesh parameter different from that of the silicon, the buffer layer (B, B1, B2) having a mesh parameter identical to that of the pn junction (J1, J2, J3, J4) deposited on this buffer layer (B, B1, B2);
- une grille métallique (1 1 ), alignée avec au moins une partie des murs (8), ladite grille métallique étant localisée uniquement au-dessus des murs de sorte qu'elle ne recouvre pas la jonction pn.  - A metal grid (1 1), aligned with at least a portion of the walls (8), said metal grid being located only above the walls so that it does not cover the pn junction.
2. Cellule photovoltaïque selon la revendication 1 , dans laquelle une extrémité supérieure d'au moins une partie des murs (8) est gravée de façon à former des tranchées (12) entre les jonctions pn (J2, J4) de deux alvéoles (6) adjacentes, la grille métallique (1 1 ) étant localisée dans les tranchées (12). Photovoltaic cell according to claim 1, wherein an upper end of at least a portion of the walls (8) is etched to form trenches (12) between the pn junctions (J2, J4) of two cells (6). ), the metal gate (1 1) being located in the trenches (12).
3. Cellule photovoltaïque selon la revendication 1 , comportant en outre une couche d'oxyde transparent conducteur (17) intercalée entre les murs (8) et la grille métallique (1 1 ). 3. Photovoltaic cell according to claim 1, further comprising a transparent conductive oxide layer (17) interposed between the walls (8) and the metal grid (1 1).
4. Cellule photovoltaïque selon l'une des revendications précédentes, dans laquelle chaque alvéole (6) présente une profondeur (P) comprise entre sa largeur (L) et 20 fois sa largeur (L). 4. Photovoltaic cell according to one of the preceding claims, wherein each cell (6) has a depth (P) between its width (L) and 20 times its width (L).
5. Cellule photovoltaïque selon l'une des revendications précédentes, dans laquelle chaque alvéole (6) présente une largeur comprise entre 1 et 5 μηι. 5. Photovoltaic cell according to one of the preceding claims, wherein each cell (6) has a width between 1 and 5 μηι.
6. Cellule photovoltaïque selon l'une des revendications précédentes, dans laquelle chaque mur (8) présente une largeur comprise entre 0,2 μηι et 2 μηι, et de préférence entre 0,5 μηι et 1 μηι. 6. Photovoltaic cell according to one of the preceding claims, wherein each wall (8) has a width between 0.2 μηι and 2 μηι, and preferably between 0.5 μηι and 1 μηι.
7. Cellule photovoltaïque selon l'une des revendications précédentes, dans laquelle la couche tampon (B, B1 , B2) présente une épaisseur (e) supérieure ou égale à la largeur (L) des alvéoles (6). 7. Photovoltaic cell according to one of the preceding claims, wherein the buffer layer (B, B1, B2) has a thickness (e) greater than or equal to the width (L) of the cells (6).
8. Procédé de fabrication d'une cellule photovoltaïque comportant les étapes suivantes : 8. A method of manufacturing a photovoltaic cell comprising the following steps:
- formation d'un réseau de murs (8) en matériau diélectrique sur un substrat (1 ) en silicium, le réseau de murs en matériaux diélectrique définissant des alvéoles (6) de section carrée ou hexagonale ;  - forming a network of walls (8) of dielectric material on a substrate (1) made of silicon, the wall of dielectric material walls defining cells (6) of square or hexagonal section;
- (106) croissance par épitaxie d'une couche tampon (B, B1 ) dans chaque alvéole (6); - (107) croissance par épitaxie d'au moins une jonction pn (J1 ) dans chaque alvéole (6), la jonction pn (J1 ) étant déposée sur la couche tampon (B, B1 ), la jonction pn (J1 ) comportant un matériau semi-conducteur présentant un paramètre de maille différent de celui du silicium, la couche tampon (B, B1 ) présentant un paramètre de maille identique à celui de la jonction pn (J1 ) déposée sur cette couche tampon (B, B1 ); - dépôt d'une grille métallique (1 1 ) alignée avec au moins une partie des murs (8), ladite grille métallique étant localisée uniquement au-dessus des murs de sorte qu'elle ne recouvre pas la jonction pn.  - (106) epitaxially growing a buffer layer (B, B1) in each cell (6); - (107) epitaxial growth of at least one pn junction (J1) in each cell (6), the pn junction (J1) being deposited on the buffer layer (B, B1), the pn junction (J1) comprising a semiconductor material having a mesh parameter different from that of silicon, the buffer layer (B, B1) having a mesh parameter identical to that of the pn junction (J1) deposited on this buffer layer (B, B1); - Deposition of a metal grid (1 1) aligned with at least a portion of the walls (8), said metal grid being located only above the walls so that it does not cover the pn junction.
9. Procédé selon la revendication 8, comportant en outre une étape (109) de gravure d'une extrémité supérieure d'au moins une partie des murs (8) de façon à former des tranchées (12) entre une partie supérieure des jonctions pn (J2, J4) de deux alvéoles (6) adjacentes, la grille métallique (1 1 ) étant déposée dans les tranchées (12). The method of claim 8, further comprising a step (109) of etching an upper end of at least a portion of the walls (8) to form trenches (12) between an upper portion of the pn junctions. (J2, J4) of two cells (6) adjacent, the metal gate (1 1) being deposited in the trenches (12).
10. Procédé selon la revendication 8, comportant une étape de dépôt d'une couche d'oxyde transparent conducteur (17) intercalée entre les murs (8) et la grille métallique (1 1 ). 10. The method of claim 8, comprising a step of depositing a conductive transparent oxide layer (17) interposed between the walls (8) and the metal gate (1 1).
1 1 . Procédé selon l'une des revendications 8 à 10, dans lequel l'étape de formation du réseau de murs comporte les étapes suivantes : 1 1. Method according to one of claims 8 to 10, wherein the step of forming the network of walls comprises the following steps:
- gravure du substrat (1 ) en silicium en utilisant un masque déposé sur le substrat de façon à former un réseau de murs en silicium (7), le réseau de murs en silicium (7) définissant des alvéoles (6) de section carrée ou hexagonale ;  etching of the silicon substrate (1) using a mask deposited on the substrate so as to form a network of silicon walls (7), the network of silicon walls (7) defining cells (6) of square section or hexagonal;
(104) oxydation des murs en silicium (7) de façon à former des murs en dioxyde de silicium (8).  (104) oxidizing the silicon walls (7) to form silicon dioxide walls (8).
12. Procédé selon la revendication précédente, dans lequel une couche (9) de dioxyde de silicium se forme au fond (10) des alvéoles (6) lors de l'étape (104) d'oxydation des murs de silicium (7), le procédé comportant une étape (105) de gravure anisotrope de la couche (9) de dioxyde de silicium déposée au fond des alvéoles. 12. Method according to the preceding claim, wherein a layer (9) of silicon dioxide is formed at the bottom (10) of the cells (6) during the step (104) of oxidation of the walls of silicon (7), the method comprising a step (105) of anisotropic etching of the layer (9) of silicon dioxide deposited at the bottom of the cells.
13. Procédé selon l'une des revendications 8 à 12, dans lequel l'étape de gravure du substrat en silicium de façon à former un réseau de murs en silicium comporte les étapes suivantes : 13. Method according to one of claims 8 to 12, wherein the step of etching the silicon substrate so as to form a network of silicon walls comprises the following steps:
- (101 ) formation d'une couche d'oxyde (2) sur le substrat (1 ) en silicium ;  - (101) forming an oxide layer (2) on the silicon substrate (1);
- (102) formation d'un masque en résine (3) sur la couche d'oxyde (2);  - (102) forming a resin mask (3) on the oxide layer (2);
- (103) gravure de la couche d'oxyde (2) et du substrat (1 ) en silicium au travers du masque en résine (3).  - (103) etching the oxide layer (2) and the silicon substrate (1) through the resin mask (3).
14. Procédé selon l'une des revendications 8 à 13, comportant en outre une étape d'amincissement des murs en silicium (7), l'étape d'amincissement des murs en silicium (7) comportant les étapes suivantes : 14. Method according to one of claims 8 to 13, further comprising a step of thinning the silicon walls (7), the step of thinning the silicon walls (7) comprising the following steps:
- oxydation partielle des murs en silicium (7) de façon à obtenir une couche en dioxyde de silicium à la surface de chaque mur en silicium ;  partially oxidizing the silicon walls (7) so as to obtain a layer of silicon dioxide on the surface of each silicon wall;
- gravure sélective avec arrêt sur silicium de la couche en dioxyde de silicium à la surface de chaque mur en silicium.  selective etching with stopping on silicon of the silicon dioxide layer on the surface of each silicon wall.
PCT/EP2017/051884 2016-01-29 2017-01-30 Photovoltaic cell and process for manufacturing a photovoltaic cell WO2017129810A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP17706414.4A EP3408870A1 (en) 2016-01-29 2017-01-30 Photovoltaic cell and process for manufacturing a photovoltaic cell

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1650749A FR3047354B1 (en) 2016-01-29 2016-01-29 PHOTOVOLTAIC CELL AND METHOD OF MANUFACTURING PHOTOVOLTAIC CELL
FR1650749 2016-01-29

Publications (1)

Publication Number Publication Date
WO2017129810A1 true WO2017129810A1 (en) 2017-08-03

Family

ID=55451479

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2017/051884 WO2017129810A1 (en) 2016-01-29 2017-01-30 Photovoltaic cell and process for manufacturing a photovoltaic cell

Country Status (3)

Country Link
EP (1) EP3408870A1 (en)
FR (1) FR3047354B1 (en)
WO (1) WO2017129810A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008124154A2 (en) * 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaics on silicon
US20090065047A1 (en) * 2007-09-07 2009-03-12 Amberwave Systems Corporation Multi-Junction Solar Cells
US20100025683A1 (en) 2008-07-01 2010-02-04 Amberwave Systems Corporation Reduction of edge effects from aspect ration trapping
WO2010033813A2 (en) 2008-09-19 2010-03-25 Amberwave System Corporation Formation of devices by epitaxial layer overgrowth

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008124154A2 (en) * 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaics on silicon
US20090065047A1 (en) * 2007-09-07 2009-03-12 Amberwave Systems Corporation Multi-Junction Solar Cells
US20100025683A1 (en) 2008-07-01 2010-02-04 Amberwave Systems Corporation Reduction of edge effects from aspect ration trapping
WO2010033813A2 (en) 2008-09-19 2010-03-25 Amberwave System Corporation Formation of devices by epitaxial layer overgrowth

Also Published As

Publication number Publication date
EP3408870A1 (en) 2018-12-05
FR3047354B1 (en) 2018-05-18
FR3047354A1 (en) 2017-08-04

Similar Documents

Publication Publication Date Title
FR2967813A1 (en) METHOD FOR PRODUCING A BENTALLIC METAL LAYER STRUCTURE
FR2690279A1 (en) Multispectral photovoltaic component.
EP3012876B1 (en) Method for manufacturing a low-noise photodiode
EP2975643B1 (en) Low-noise cdhgte photodiode array
FR2969664A1 (en) METHOD FOR CLEAVING A SUBSTRATE
FR2795554A1 (en) Making silicon-on-nothing architecture for high-speed CMOS signal- and low voltage power devices, includes formation of internal passivated or insulated cavities in stacked semiconductor assemblies
FR3026224A1 (en)
EP3806167B1 (en) Method for manufacturing at least one planar photodiode stressed by tensioning
FR3105568A1 (en) PROCESS FOR MANUFACTURING A SUBSTRATE INCLUDING A RELAXED INGAN LAYER
FR3075468A1 (en) METHOD FOR MANUFACTURING AN OPTOELECTRONIC DEVICE BY DEFERING A CONVERSION STRUCTURE ON A TRANSMISSION STRUCTURE
EP3438041B1 (en) Semiconductor structure comprising a suspended membrane with a thickness-structured central portion
EP2963674A1 (en) Method for producing a microelectronic device
FR2837625A1 (en) Multifunction photovoltaic device with shadow-free independent cells has cell contact pick-ups provided on the front and/or rear surface of the device by means of metallized wells
WO2014154993A1 (en) Process for manufacturing a multi-junction structure for a photovoltaic cell
EP3408870A1 (en) Photovoltaic cell and process for manufacturing a photovoltaic cell
EP4268266A1 (en) Method for producing a iii-n material layer
EP2351095B1 (en) Photovoltaic cell with transmitter distributed in a substrate, and method for making such cell
EP3563426B1 (en) Method for producing an optoelectronic device comprising a step of etching the rear face of the growth substrate
EP2827390B1 (en) Emissive structure with lateral injection of carriers
WO2014114730A1 (en) Method for the production of a layer comprising group-iii-element nitride by means of spontaneous delamination
EP3764403B1 (en) Production of a photosensitive device with semiconductor
EP4268269A1 (en) Method for manufacturing vertical components from iii-n materials
EP4187622B1 (en) Optoelectronic device comprising a semiconductor layer based on gesn and having a monocrystalline portion with a direct strip structure and an underlying barrier zone
EP3320565A1 (en) Photovoltaic cell and method for manufacturing a photovoltaic cell
EP3878005A1 (en) Method for collective production of a plurality of semiconductor structures

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17706414

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2017706414

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2017706414

Country of ref document: EP

Effective date: 20180829