WO2017047318A1

WO2017047318A1 - 光電変換素子及びその製造方法

Info

Publication number: WO2017047318A1
Application number: PCT/JP2016/074093
Authority: WO
Inventors: 健史森; 雄太松本; 嘉高銭谷
Original assignee: シャープ株式会社
Priority date: 2015-09-16
Filing date: 2016-08-18
Publication date: 2017-03-23
Also published as: CN108028291A; CN108028291B; US10475947B2; JP6781157B2; JPWO2017047318A1; US20190044017A1

Abstract

光電変換素子（１）は、第１の非晶質半導体層（１３）の縁部と第２の非晶質半導体層（１５）の縁部との間に設けられる撥液層（１６）を備える。撥液層（１６）は、第１の非晶質半導体層（１３）の縁部と第２の非晶質半導体層（１５）の縁部との間を除く第１の非晶質半導体層（１３）と第２の非晶質半導体層（１５）との間に設けられない。そのため、半導体層（１３）が精度よくパターニングされた光電変換素子（１）が提供され得る。

Description

光電変換素子及びその製造方法

　本出願は、２０１５年９月１６日に出願された特願２０１５－１８２７１３号に対して、優先権の利益を主張するものであり、それを参照することにより、その内容のすべてを本書に含める。

　本発明の一態様は、光電変換素子及びその製造方法に関する。

　太陽光などの光エネルギーを電気エネルギーに変換する光電変換素子は、近年、地球環境問題の観点から、次世代のエネルギー源としての期待が高まっている。光エネルギーを電気エネルギーに変換する効率を向上させるために、光の入射面と反対側である半導体基板の裏面に、電極とｐ型半導体層とｎ型半導体層とが形成されたヘテロ接合バックコンタクト構造を有する光電変換素子が知られている（たとえば特許文献１参照）。特許文献１には、基板の裏面に形成されるｐ型半導体層とｎ型半導体層とをエッチングペーストを用いてパターニングする工程を備える光電変換素子の製造方法が記載されている。

特開２０１３－２３９４７６号公報

　しかし、例えば、ｐ型半導体層上にエッチングペーストが施されると、エッチングペーストがｐ型半導体層上に濡れ広がる。そのため、ｐ型半導体層を精度よくパターニングすることが困難であった。

　本発明の一態様は、上記の課題を鑑みてなされたものであり、その目的は、半導体層が精度よくパターニングされた光電変換素子及びその製造方法を提供することである。

　本発明の第１の態様の光電変換素子は、第１の表面と第１の表面と反対側の第２の表面とを有する半導体基板と、第２の表面上に設けられるとともに、第１の導電型を有する第１の非晶質半導体層と、第２の表面上に設けられるとともに、第１の導電型とは異なる第２の導電型を有する第２の非晶質半導体層とを備える。第１の非晶質半導体層の縁部上に第２の非晶質半導体層の縁部が位置する。本発明の第１の態様の光電変換素子は、さらに、第１の非晶質半導体層の縁部と第２の非晶質半導体層の縁部との間に設けられる撥液層を備える。撥液層は、第１の非晶質半導体層の縁部と第２の非晶質半導体層の縁部との間を除く第１の非晶質半導体層と第２の非晶質半導体層との間に設けられない。本発明の第１の態様の光電変換素子は、さらに、第２の表面上に設けられるとともに、第１の非晶質半導体層と電気的に接続される第１の電極と、第２の表面上に設けられるとともに、第２の非晶質半導体層と電気的に接続される第２の電極とを備える。

　本発明の第２の態様の光電変換素子は、第１の表面と第１の表面と反対側の第２の表面とを有する半導体基板と、第２の表面上に設けられるとともに、ｐ型の第１の非晶質半導体層と、第２の表面上に設けられるとともに、ｎ型の第２の非晶質半導体層とを備える。第１の非晶質半導体層の縁部上に第２の非晶質半導体層の縁部が位置する。本発明の第２の態様の光電変換素子は、さらに、第１の非晶質半導体層の縁部と第２の非晶質半導体層の縁部との間に設けられるｎ型半導体層を備える。ｎ型半導体層は、第１の非晶質半導体層の縁部と第２の非晶質半導体層の縁部との間を除く第１の非晶質半導体層と第２の非晶質半導体層との間に設けられない。本発明の第２の態様の光電変換素子は、さらに、第２の表面上に設けられるとともに、第１の非晶質半導体層と電気的に接続される第１の電極と、第２の表面上に設けられるとともに、第２の非晶質半導体層と電気的に接続される第２の電極とを備える。

　本発明の第３の態様の光電変換素子は、第１の表面と第１の表面と反対側の第２の表面とを有する半導体基板と、第２の表面上に設けられるとともに、第１の導電型を有する第１の非晶質半導体層と、第２の表面上に設けられるとともに、第１の導電型とは異なる第２の導電型を有する第２の非晶質半導体層とを備える。第１の非晶質半導体層の縁部上に第２の非晶質半導体層の縁部が位置する。本発明の第３の態様の光電変換素子は、さらに、第１の非晶質半導体層の縁部と第２の非晶質半導体層の縁部との間に設けられるｉ型半導体層を備える。ｉ型半導体層は、第１の非晶質半導体層の縁部と第２の非晶質半導体層の縁部との間を除く第１の非晶質半導体層と第２の非晶質半導体層との間に設けられない。本発明の第３の態様の光電変換素子は、さらに、第２の表面上に設けられるとともに、第１の非晶質半導体層と電気的に接続される第１の電極と、第２の表面上に設けられるとともに、第２の非晶質半導体層と電気的に接続される第２の電極とを備える。

　本発明の第４の態様の光電変換素子は、第１の表面と第１の表面と反対側の第２の表面とを有する半導体基板と、第２の表面上に設けられるとともに、第１の導電型を有する第１の非晶質半導体層と、第２の表面上に設けられるとともに、第１の導電型とは異なる第２の導電型を有する第２の非晶質半導体層とを備える。第１の非晶質半導体層の縁部上に第２の非晶質半導体層の縁部が位置する。本発明の第４の態様の光電変換素子は、さらに、第１の非晶質半導体層の縁部と第２の非晶質半導体層の縁部との間に設けられる窒化シリコン層を備える。窒化シリコン層は、第１の非晶質半導体層の縁部と第２の非晶質半導体層の縁部との間を除く第１の非晶質半導体層と第２の非晶質半導体層との間に設けられない。本発明の第４の態様の光電変換素子は、さらに、第２の表面上に設けられるとともに、第１の非晶質半導体層上と電気的に接続される第１の電極と、第２の表面上に設けられるとともに、第２の非晶質半導体層上と電気的に接続される第２の電極とを備える。

　本発明の第５の態様の光電変換素子の製造方法は、第１の表面と第１の表面と反対側の第２の表面とを有する半導体基板を用意することと、半導体基板の第２の表面上に、第１の導電型を有する第１の非晶質半導体層を形成することとを備える。本発明の第５の態様の光電変換素子の製造方法は、第１の非晶質半導体層上に、撥液層を形成することと、撥液層上に、エッチングペーストを形成することと、エッチングペーストを用いて、撥液層及び第１の非晶質半導体層の一部を除去することとをさらに備える。本発明の第５の態様の光電変換素子の製造方法は、第１の非晶質半導体層上と、第１の非晶質半導体層が除去された半導体基板の第２の表面上とに、第１の導電型とは異なる第２の導電型を有する第２の非晶質半導体層を形成することと、第２の非晶質半導体層の一部を除去することと、撥液層の一部を除去することとをさらに備える。本発明の第５の態様の光電変換素子の製造方法は、第２の表面上に、第１の非晶質半導体層と電気的に接続される第１の電極を設けることと、第２の表面上に、第２の非晶質半導体層と電気的に接続される第２の電極を設けることとをさらに備える。

　本発明の第１から第４の態様の光電変換素子によれば、半導体層が精度よくパターニングされた光電変換素子が提供され得る。

　本発明の第５の態様の光電変換素子の製造方法によれば、半導体層が精度よくパターニングされ得る光電変換素子の製造方法が提供され得る。

実施の形態１に係る光電変換素子の概略断面図である。実施の形態１から実施の形態４に係る光電変換素子の製造方法における一工程を示す概略断面図である。実施の形態１から実施の形態４に係る光電変換素子の製造方法における、図２に示す工程の次工程を示す概略断面図である。実施の形態１から実施の形態４に係る光電変換素子の製造方法における、図３に示す工程の次工程を示す概略断面図である。実施の形態１に係る光電変換素子の製造方法における、図４に示す工程の次工程を示す概略断面図である。実施の形態１に係る光電変換素子の製造方法における、図５に示す工程の次工程を示す概略断面図である。（Ａ）は、実施の形態１に係る光電変換素子の製造方法における、エッチングペーストが塗布された領域の部分拡大写真を示す図である。（Ｂ）は、比較例の光電変換素子の製造方法における、エッチングペーストが塗布された領域の部分拡大写真を示す図である。実施の形態１に係る光電変換素子の製造方法における、図６に示す工程の概略部分拡大断面図である。実施の形態１に係る光電変換素子の製造方法における、図６に示す工程の次工程を示す概略断面図である。実施の形態１に係る光電変換素子の製造方法における、図９に示す工程の次工程を示す概略断面図である。実施の形態１に係る光電変換素子の製造方法における、図１０に示す工程の次工程を示す概略断面図である。実施の形態１に係る光電変換素子の製造方法における、図１１に示す工程の次工程を示す概略断面図である。実施の形態１に係る光電変換素子の製造方法における、図１２に示す工程の次工程を示す概略断面図である。実施の形態２及び実施の形態３に係る光電変換素子の概略断面図である。実施の形態２及び実施の形態３に係る光電変換素子の製造方法における、図４に示す工程の次の工程を示す概略断面図である。実施の形態２及び実施の形態３に係る光電変換素子の製造方法における、図１５に示す工程の次工程を示す概略断面図である。実施の形態２及び実施の形態３に係る光電変換素子の製造方法における、図１６に示す工程の概略部分拡大断面図である。実施の形態２及び実施の形態３に係る光電変換素子の製造方法における、図１６に示す工程の次工程を示す概略断面図である。実施の形態２及び実施の形態３に係る光電変換素子の製造方法における、図１８に示す工程の次工程を示す概略断面図である。実施の形態２及び実施の形態３に係る光電変換素子の製造方法における、図１９に示す工程の次工程を示す概略断面図である。実施の形態２及び実施の形態３に係る光電変換素子の製造方法における、図２０に示す工程の次工程を示す概略断面図である。実施の形態２及び実施の形態３に係る光電変換素子の製造方法における、図２１に示す工程の次工程を示す概略断面図である。実施の形態４に係る光電変換素子の製造方法における、図４に示す工程の次の工程を示す概略断面図である。実施の形態４に係る光電変換素子の製造方法における、図２３に示す工程の次工程を示す概略断面図である。実施の形態４に係る光電変換素子の製造方法における、エッチングペーストが塗布された領域の部分拡大写真を示す図である。実施の形態４に係る光電変換素子の製造方法における、図２４に示す工程の概略部分拡大断面図である。実施の形態４に係る光電変換素子の製造方法における、図２６に示す工程の次工程を示す概略断面図である。実施の形態４に係る光電変換素子の製造方法における、図２７に示す工程の次工程を示す概略断面図である。実施の形態４に係る光電変換素子の製造方法における、図２８に示す工程の次工程を示す概略断面図である。実施の形態４に係る光電変換素子の製造方法における、図２９に示す工程の次工程を示す概略断面図である。実施の形態４に係る光電変換素子の製造方法における、図３０に示す工程の次工程を示す概略断面図である。実施の形態４に係る光電変換素子の概略断面図である。

　（実施の形態１）
　図１を参照して、実施の形態１に係る光電変換素子１を説明する。本実施の形態の光電変換素子１は、半導体基板１１と、第１の非晶質半導体層１３と、第２の非晶質半導体層１５と、撥液層１６と、第１の電極１７と、第２の電極１８とを主に備える。

　半導体基板１１は、ｎ型またはｐ型の半導体基板であってもよい。本実施の形態では、半導体基板１１として、ｎ型単結晶シリコン基板が用いられている。半導体基板１１は、第１の表面１１ａと、第１の表面１１ａと反対側の第２の表面１１ｂとを有している。

　半導体基板１１は、第１の表面１１ａに凹凸構造を有する。第１の表面１１ａ側から光電変換素子１に光は入射する。光の入射面である半導体基板１１の第１の表面１１ａ上に凹凸構造を設けることによって、半導体基板１１の第１の表面１１ａにおいて入射光が反射されることが抑制され得て、より多くの光が光電変換素子１内に入射され得る。光電変換素子１において光エネルギーを電気エネルギーに変換する効率が向上され得る。

　半導体基板１１の第２の表面１１ｂ上に、第１の非晶質半導体層１３が設けられている。第１の非晶質半導体層１３は、第１の導電型を有する。第１の非晶質半導体層１３は、ｎ型またはｐ型の非晶質半導体層であり得る。本実施の形態では、第１の非晶質半導体層１３として、ｐ型の非晶質シリコン膜が用いられている。本明細書において「非晶質半導体」は、半導体を構成する原子の未結合手（ダングリングボンド）が水素で終端されていない非晶質半導体だけでなく、水素化非晶質シリコンなどの半導体を構成する原子の未結合手が水素で終端された非晶質半導体も含む。第１の非晶質半導体層１３は、図１の紙面垂直方向に延在するストライプ状に設けられてもよい。

　半導体基板１１の第２の表面１１ｂ上に、第１の電極１７が設けられる。より特定的には、第１の非晶質半導体層１３上に、図１の紙面垂直方向に延在するストライプ状に、第１の電極１７が設けられる。第１の電極１７は、第１の非晶質半導体層１３と電気的に接続されている。第１の電極１７として、金属電極が例示され得る。本実施の形態では、第１の電極１７として、銀（Ａｇ）が用いられている。本実施の形態では、第１の電極１７は、ｐ型電極であってもよい。

　半導体基板１１の第２の表面１１ｂ上に、第２の非晶質半導体層１５が設けられている。第２の非晶質半導体層１５は、第１の非晶質半導体層１３が有する第１の導電型とは異なる第２の導電型を有する。第２の非晶質半導体層１５は、ｎ型またはｐ型の非晶質半導体層であり得る。本実施の形態では、第２の非晶質半導体層１５として、ｎ型の非晶質シリコン膜が用いられている。第２の非晶質半導体層１５は、図１の紙面垂直方向に延在するストライプ状に設けられてもよい。

　本実施の形態では、第２の非晶質半導体層１５の縁部は、第１の非晶質半導体層１３の縁部を覆っている。第２の非晶質半導体層１５の縁部は、第１の非晶質半導体層１３の縁部上に積層されている。本明細書において、第１の非晶質半導体層１３の縁部は、第１の非晶質半導体層１３のうち縁部領域１９に含まれる部分を意味する。本明細書において、第２の非晶質半導体層１５の縁部は、第２の非晶質半導体層１５のうち縁部領域１９に含まれる部分を意味する。

　半導体基板１１の第２の表面１１ｂ上に、第２の電極１８が設けられる。より特定的には、第２の非晶質半導体層１５上に、図１の紙面垂直方向に延在するストライプ状に、第２の電極１８が設けられる。第２の電極１８は、第２の非晶質半導体層１５と電気的に接続されている。第２の電極１８として、金属電極が例示され得る。本実施の形態では、第２の電極１８として、銀（Ａｇ）が用いられている。本実施の形態では、第２の電極１８は、ｎ型電極であってもよい。

　本実施の形態の光電変換素子１では、第１の電極１７及び第２の電極１８は、半導体基板１１の第２の表面１１ｂ側に設けられている。第１の電極１７及び第２の電極１８は、光の入射面である半導体基板１１の第１の表面１１ａ側に設けられていない。本実施の形態の光電変換素子１では、光電変換素子１に入射する光が第１の電極１７及び第２の電極１８によって遮られない。本実施の形態の光電変換素子１によれば、高い短絡電流Ｊ_SCが得られ、光エネルギーを電気エネルギーに変換する効率が向上され得る。

　本実施の形態の光電変換素子１は、第１の非晶質半導体層１３の縁部と第２の非晶質半導体層１５の縁部との間に設けられる撥液層１６を備える。撥液層１６は、第１の非晶質半導体層１３の縁部と第２の非晶質半導体層１５の縁部との間を除く第１の非晶質半導体層１３と第２の非晶質半導体層１５との間に設けられなくてもよい。撥液層１６は、第１の導電型を有する第１の非晶質半導体層１３よりも、その表面にエッチングペースト２１が濡れ広がりにくい材料で形成されてもよい。言い換えると、撥液層１６の表面とエッチングペースト２１との接触角が、第１の導電型を有する第１の非晶質半導体層１３の表面とエッチングペースト２１との接触角よりも大きくなるような材料によって、撥液層１６は形成されてもよい。本実施の形態のように、第１の非晶質半導体層１３がｐ型を有する場合には、撥液層１６として、ｎ型半導体層、より特定的にはｎ型シリコン層が例示され得る。

　本実施の形態では、第１の導電型を有する第１の非晶質半導体層１３をパターニングするためにエッチングペースト２１が用いられているが、他の流動性を有するパターニング剤が用いられてもよい。この場合、撥液層１６は、第１の導電型を有する第１の非晶質半導体層１３よりも、その表面に流動性を有するパターニング剤が濡れ広がりにくい材料で形成されてもよい。

　半導体基板１１と第１の非晶質半導体層１３との間に、第１のｉ型非晶質半導体層１２が設けられてもよい。半導体基板１１と第２の非晶質半導体層１５との間に、第２のｉ型非晶質半導体層１４が設けられてもよい。第１のｉ型非晶質半導体層１２及び第２のｉ型非晶質半導体層１４は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが半導体基板１１の第２の表面１１ｂにおいて再結合することを低減することができる。本明細書において「ｉ型半導体」は、完全な真性の半導体だけでなく、十分に低濃度（ｎ型不純物濃度が１×１０¹⁵個／ｃｍ³未満、かつｐ型不純物濃度が１×１０¹⁵個／ｃｍ³未満）のｎ型またはｐ型の不純物が混入された半導体も含む。本実施の形態では、第１のｉ型非晶質半導体層１２及び第２のｉ型非晶質半導体層１４として、ｉ型の非晶質シリコン膜が用いられている。

　本実施の形態の光電変換素子１では、第２のｉ型非晶質半導体層１４の縁部と第２の非晶質半導体層１５の縁部とは、第１のｉ型非晶質半導体層１２の縁部と第１の非晶質半導体層１３の縁部を覆っている。本明細書において、第１のｉ型非晶質半導体層１２の縁部は、第１のｉ型非晶質半導体層１２のうち縁部領域１９に含まれる部分を意味する。本明細書において、第２のｉ型非晶質半導体層１４の縁部は、第２のｉ型非晶質半導体層１４のうち縁部領域１９に含まれる部分を意味する。第２のｉ型非晶質半導体層１４の縁部と第２の非晶質半導体層１５の縁部とは、第１の非晶質半導体層１３の表面から突出している。

　撥液層１６は、第１の非晶質半導体層１３の縁部と第２のｉ型非晶質半導体層１４の縁部との間に設けられる。撥液層１６は、第１の非晶質半導体層１３の縁部と第２のｉ型非晶質半導体層１４の縁部を除く、第１の非晶質半導体層１３と第２のｉ型非晶質半導体層１４との間に設けられなくてもよい。

　第２のｉ型非晶質半導体層１４の縁部は、第１の非晶質半導体層１３および第２の非晶質半導体層１５の双方に接している。第１の非晶質半導体層１３と第２の非晶質半導体層１５とは、第２のｉ型非晶質半導体層１４によって分離されている。第１の非晶質半導体層１３は第２の非晶質半導体層１５に接触していない。そのため、光電変換素子１における光エネルギーを電気エネルギーに変換する効率が向上され得る。

　本実施の形態の光電変換素子１では、半導体基板１１は、第１の非晶質半導体層１３及び第２の非晶質半導体層１５、または、第１のｉ型非晶質半導体層１２及び第２のｉ型非晶質半導体層１４と接している。本実施の形態の光電変換素子１では、半導体基板１１と非晶質半導体層（第１の非晶質半導体層１３及び第２の非晶質半導体層１５、または、第１のｉ型非晶質半導体層１２及び第２のｉ型非晶質半導体層１４）とがヘテロ接合する。そのため、向上したパッシベーション性と高い開放電圧Ｖ_OCとを有する光電変換素子１が得られる。本実施の形態の光電変換素子１によれば、光エネルギーを電気エネルギーに変換する効率が向上され得る。

　図２から図１３を参照して、本実施の形態の光電変換素子１の製造方法の一例について以下説明する。

　図２を参照して、第１の表面１１ａと第１の表面１１ａと反対側の第２の表面１１ｂとを有する半導体基板１１が用意される。図３を参照して、半導体基板１１の第１の表面１１ａに凹凸構造が形成される。例えば、ｎ型単結晶シリコン基板である半導体基板１１の第１の表面１１ａを水酸化カリウム（ＫＯＨ）を用いて異方性的にエッチングすることによって、半導体基板１１の第１の表面１１ａに凹凸構造が形成されてもよい。

　図４を参照して、半導体基板１１の第２の表面１１ｂ上に、第１の導電型を有する第１の非晶質半導体層１３が形成される。半導体基板１１と第１の非晶質半導体層１３との間に第１のｉ型非晶質半導体層１２を備える光電変換素子１を製造する場合には、第１の非晶質半導体層１３を形成する前に、半導体基板１１の第２の表面１１ｂ上に第１のｉ型非晶質半導体層１２が形成され、それから、第１のｉ型非晶質半導体層１２上に第１の非晶質半導体層１３が形成されてもよい。第１のｉ型非晶質半導体層１２及び第１の導電型を有する第１の非晶質半導体層１３の形成方法は、特に限定されないが、たとえばプラズマ化学的気相堆積（ＣＶＤ）法であり得る。

　図５を参照して、第１の非晶質半導体層１３上に、撥液層１６が形成される。撥液層１６は、第１の導電型を有する第１の非晶質半導体層１３よりも、その表面にエッチングペースト２１が濡れ広がりにくい材料で形成される。言い換えると、撥液層１６の表面とエッチングペースト２１との接触角が、第１の導電型を有する第１の非晶質半導体層１３の表面とエッチングペースト２１との接触角よりも大きくなるような材料によって、撥液層１６は形成される。撥液層１６として、ｎ型半導体層、より特定的にはｎ型シリコン層が例示され得る。撥液層１６の形成方法は、特に限定されないが、たとえばプラズマ化学的気相堆積（ＣＶＤ）法であり得る。本実施の形態では、第１の導電型を有する第１の非晶質半導体層１３をパターニングするためにエッチングペースト２１が用いられているが、他の流動性を有するパターニング剤が用いられてもよい。この場合、撥液層１６は、第１の導電型を有する第１の非晶質半導体層１３よりも、その表面に流動性を有するパターニング剤が濡れ広がりにくい材料で形成されてもよい。

　図６を参照して、撥液層１６上の一部に、撥液層１６及び第１の非晶質半導体層１３をエッチングすることができる成分を含有するエッチングペースト２１が形成される。第１のｉ型非晶質半導体層１２を備える光電変換素子１を製造する場合には、エッチングペースト２１は、撥液層１６、第１の非晶質半導体層１３及び第１のｉ型非晶質半導体層１２をエッチングすることができる成分を含有する。エッチングペースト２１は、スクリーン印刷法などによって、撥液層１６上に形成されてもよい。本実施の形態では、第１の導電型を有する第１の非晶質半導体層１３をパターニングするためにエッチングペースト２１が用いられているが、他の流動性を有するパターニング剤が用いられてもよい。

　図７（Ａ）を参照して、本実施の形態の光電変換素子１の製造方法では、撥液層１６上にエッチングペースト２１が形成される。撥液層１６は、第１の非晶質半導体層１３よりも、その表面にエッチングペースト２１が濡れ広がりにくい材料で形成される。撥液層１６は、撥液層１６の表面とエッチングペースト２１との接触角が、第１の非晶質半導体層１３の表面とエッチングペースト２１との接触角よりも大きくなるような材料によって形成される。エッチングペースト２１が設計の範囲を超えて撥液層１６上に濡れ広がることが抑制され得る。第１の導電型を有する第１の非晶質半導体層１３が精度よくパターニングされ得る。図８を参照して、撥液層１６の表面とエッチングペースト２１との接触角θは、４５°以上１３５°以下であってもよい。

　エッチングペースト２１に含まれる、撥液層１６、第１の非晶質半導体層１３及び第１のｉ型非晶質半導体層１２をエッチングすることができる成分として、リン酸が例示され得る。撥液層１６、第１の非晶質半導体層１３及び第１のｉ型非晶質半導体層１２をエッチングする成分は、エッチングペースト２１全体の質量に対して１０質量％以上４０質量％以下含有されていることが好ましい。撥液層１６、第１の非晶質半導体層１３及び第１のｉ型非晶質半導体層１２をエッチングする成分の含有量が、エッチングペースト２１全体の質量に対して１０質量％未満である場合には、十分なエッチング性能が得られない可能性がある。撥液層１６、第１の非晶質半導体層１３及び第１のｉ型非晶質半導体層１２をエッチングする成分の含有量が、エッチングペースト２１全体の質量に対して４０質量％よりも多い場合には、エッチングペースト２１の粘度が低くなって、エッチングペースト２１を印刷によって形成することが難しくなるおそれがある。エッチングペースト２１は、エッチング性能と印刷性能とを両立させるために、１０Ｐａ・ｓ以上４０Ｐａ・ｓ以下の粘度を有することが好ましい。

　エッチングペースト２１は、さらに、水、有機溶媒および増粘剤を含んでもよい。有機溶媒として、たとえば、エチレングリコールなどのアルコール、エチレングリコールモノブチルエーテルなどのエーテル、プロピレンカーボネートなどのエステルまたはＮ－メチル－２－ピロリドンなどのケトンなどの少なくとも１種が用いられてもよい。増粘剤として、たとえばセルロース、エチルセルロース、セルロース誘導体、ナイロン６などのポリアミド樹脂またはポリビニルピロリドンなどのビニル基が重合したポリマーなどの少なくとも１種が用いられてもよい。

　図９を参照して、エッチングペースト２１を用いて、撥液層１６及び第１の非晶質半導体層１３の一部が除去される。第１のｉ型非晶質半導体層１２を備える光電変換素子１を製造する場合には、エッチングペースト２１を用いて、撥液層１６、第１の非晶質半導体層１３及び第１のｉ型非晶質半導体層１２の一部が除去される。より特定的には、エッチングペースト２１が形成された半導体基板１１に加熱処理が施されて、半導体基板１１の第２の表面１１ｂ上の撥液層１６、第１の非晶質半導体層１３及び第１のｉ型非晶質半導体層１２のうちエッチングペースト２１が形成された部分がエッチングされて除去されてもよい。

　加熱処理の加熱温度は２００℃以上４００℃以下であることが好ましい。加熱処理の加熱温度が２００℃未満である場合には、撥液層１６、第１の非晶質半導体層１３及び第１のｉ型非晶質半導体層１２が不十分にエッチングされて、撥液層１６、第１の非晶質半導体層１３及び第１のｉ型非晶質半導体層１２が残ってしまう可能性がある。加熱処理の加熱温度が４００℃を超える場合には、エッチングペースト２１が半導体基板１１の第２の表面１１ｂに焦げ付いて、加熱処理の後の工程において、エッチングペースト２１を半導体基板１１の第２の表面１１ｂから完全に除去することが困難になるおそれがある。

　本実施の形態の光電変換素子１の製造方法では、エッチングペースト２１に含まれる、撥液層１６、第１の非晶質半導体層１３及び第１のｉ型非晶質半導体層１２をエッチングする成分として、リン酸が用いられている。リン酸は、常温及び加熱処理の加熱温度においても、気化しにくい。エッチングペースト２１が形成された部分以外の撥液層１６、第１の非晶質半導体層１３及び第１のｉ型非晶質半導体層１２がエッチングされることが抑制され得る。エッチングペースト２１を用いることによって、フォトリソグラフィ工程を利用して行ったエッチングと同程度に高いアスペクト比で、撥液層１６、第１の非晶質半導体層１３及び第１のｉ型非晶質半導体層１２がエッチングされ得る。第１の導電型を有する第１の非晶質半導体層１３が精度よくパターニングされ得る。また、エッチングペースト２１は印刷等の方法によって撥液層１６上に形成され得るため、フォトリソグラフィ工程よりも安価に光電変換素子１が製造され得る。

　加熱処理に用いられる加熱装置は特に限定されず、たとえばホットプレート、ベルト炉またはオーブンであり得る。エッチングペースト２１において、撥液層１６、第１の非晶質半導体層１３及び第１のｉ型非晶質半導体層１２をエッチングする成分としてリン酸が用いられると、リン酸は気化しにくいことから、エッチングペースト２１によって、加熱装置が腐食されることが抑制され得る。そのため、加熱処理に用いられる加熱装置として、ベルト炉やオーブンを使用することができる。加熱処理がベルト炉またはオーブンによって行われると、半導体基板１１の周縁部と中心部との間で温度差が生じにくい。加熱処理をベルト炉またはオーブンによって行うことにより、半導体基板１１の周縁部と中心部との間で、撥液層１６、第１の非晶質半導体層１３及び第１のｉ型非晶質半導体層１２のエッチングがばらつくことが抑制され得る。

　加熱処理の後、半導体基板１１の第２の表面１１ｂを洗浄することによって、エッチングペースト２１が除去される。このようにして、図９に示すように、撥液層１６、第１の非晶質半導体層１３及び第１のｉ型非晶質半導体層１２の一部に開口部が形成される。この開口部において、半導体基板１１の第２の表面１１ｂの一部が露出する。

　図１０を参照して、第１の非晶質半導体層１３上と、第１の非晶質半導体層１３が除去された半導体基板１１の第２の表面１１ｂ上とに、第１の導電型とは異なる第２の導電型を有する第２の非晶質半導体層１５が形成される。本実施の形態では、第１の非晶質半導体層１３上に撥液層１６が形成されているため、撥液層１６上と、撥液層１６が除去された半導体基板１１の第２の表面１１ｂ上とに、第１の導電型とは異なる第２の導電型を有する第２の非晶質半導体層１５が形成される。半導体基板１１と第２の非晶質半導体層１５との間に第２のｉ型非晶質半導体層１４を備える光電変換素子１を製造する場合には、第２の非晶質半導体層１５を形成する前に、撥液層１６上と、撥液層１６が除去された半導体基板１１の第２の表面１１ｂ上とに、第２のｉ型非晶質半導体層１４が形成され、それから、第２のｉ型非晶質半導体層１４上に第２の非晶質半導体層１５が形成されてもよい。第２のｉ型非晶質半導体層１４及び第２の導電型を有する第２の非晶質半導体層１５の形成方法は、特に限定されないが、たとえばプラズマ化学的気相堆積（ＣＶＤ）法であり得る。

　図１１から図１３を参照して、第２の非晶質半導体層１５の一部が除去される。本実施の形態の光電変換素子１の製造方法では、第２の非晶質半導体層１５の一部が除去される際に、撥液層１６の一部も除去される。第２のｉ型非晶質半導体層１４を備える光電変換素子１を製造する場合には、撥液層１６、第２の非晶質半導体層１５及び第２のｉ型非晶質半導体層１４の一部が除去される。

　具体的には、図１１を参照して、第２の非晶質半導体層１５の一部の上に、エッチングマスク２３が形成される。エッチングマスク２３は、図９に示される開口部上と、第１の非晶質半導体層１３の縁部上とに設けられる。エッチングマスク２３は、フォトリソグラフィまたはマスキングペーストを塗布する方法などによって、第２の非晶質半導体層１５の一部の上に形成されてもよい。

　図１２を参照して、エッチングマスク２３によって覆われていない領域にある、撥液層１６、第２の非晶質半導体層１５及び第２のｉ型非晶質半導体層１４が、ドライエッチングまたはウエットエッチングなどの方法によって、除去される。図１３を参照して、エッチングマスク２３を除去して、第２の非晶質半導体層１５の表面を露出させる。第２の非晶質半導体層１５の縁部は、第１の非晶質半導体層１３の縁部を覆っている。第２の非晶質半導体層１５の縁部は、第１の非晶質半導体層１３の縁部上に積層されている。撥液層１６は、第１の非晶質半導体層１３の縁部と第２の非晶質半導体層１５の縁部との間を除く、第１の非晶質半導体層１３と第２の非晶質半導体層１５との間に設けられていない。

　それから、半導体基板１１の第２の表面１１ｂ上に、第１の非晶質半導体層１３と電気的に接続される第１の電極１７が設けられる。特定的には、第１の非晶質半導体層１３上に第１の電極１７が設けられる。半導体基板１１の第２の表面１１ｂ上に、第２の非晶質半導体層１５と電気的に接続される第２の電極１８が設けられる。特定的には、第２の非晶質半導体層１５上に第２の電極１８が設けられる。半導体基板１１の第２の表面１１ｂ上に、第１の非晶質半導体層１３と電気的に接続される第１の電極１７を設けることと、半導体基板１１の第２の表面１１ｂ上に、第２の非晶質半導体層１５と電気的に接続される第２の電極１８を設けることとは、いずれが先に行われてもよいし、同時に行われてもよい。こうして、図１に示される本実施の形態の光電変換素子１が製造され得る。

　本実施の形態の光電変換素子１の製造方法の変形例として、図９に示される工程の後、図１０に示される工程の前に、第１の非晶質半導体層１３上の撥液層１６が全て除去されてもよい。この変形例の製造方法によって製造された光電変換素子１は、撥液層１６を備えていない。

　本実施の形態の光電変換素子１及びその製造方法の効果を説明する。
　本実施の形態の光電変換素子１は、第１の表面１１ａと第１の表面１１ａと反対側の第２の表面１１ｂとを有する半導体基板１１と、第２の表面１１ｂ上に設けられるとともに、第１の導電型を有する第１の非晶質半導体層１３と、第２の表面１１ｂ上に設けられるとともに、第１の導電型とは異なる第２の導電型を有する第２の非晶質半導体層１５とを備える。第１の非晶質半導体層１３の縁部上に第２の非晶質半導体層１５の縁部が位置する。本実施の形態の光電変換素子１は、さらに、第１の非晶質半導体層１３の縁部と第２の非晶質半導体層１５の縁部との間に設けられる撥液層１６を備える。撥液層１６は、第１の非晶質半導体層１３の縁部と第２の非晶質半導体層１５の縁部との間を除く第１の非晶質半導体層１３と第２の非晶質半導体層１５との間に設けられない。本実施の形態の光電変換素子１は、さらに、第２の表面１１ｂ上に設けられるとともに、第１の非晶質半導体層１３と電気的に接続される第１の電極１７と、第２の表面１１ｂ上に設けられるとともに、第２の非晶質半導体層１５と電気的に接続される第２の電極１８とを備える。

　撥液層１６は、第１の非晶質半導体層１３上に位置するため、撥液層１６上に形成されたエッチングペースト２１等の流動性を有するパターニング剤を用いて、第１の導電型を有する第１の非晶質半導体層１３がパターニングされ得る。また、撥液層１６は、第１の導電型を有する第１の非晶質半導体層１３よりも、その表面にエッチングペースト２１等の流動性を有するパターニング剤が濡れ広がりにくい。エッチングペースト２１等の流動性を有するパターニング剤が設計の範囲を超えて撥液層１６上に濡れ広がることが抑制され得る。本実施の形態の光電変換素子１によれば、第１の導電型を有する第１の非晶質半導体層１３が精度よくパターニングされた光電変換素子が提供され得る。

　本実施の形態の光電変換素子１は、第１の導電型はｐ型であり、撥液層１６はｎ型半導体層であってもよい。ｎ型半導体層である撥液層１６は、第１の非晶質半導体層１３上に位置するため、撥液層１６上に形成されたエッチングペースト２１等の流動性を有するパターニング剤を用いて、第１の導電型を有する第１の非晶質半導体層１３がパターニングされ得る。また、ｎ型半導体層である撥液層１６は、第１の導電型を有する第１の非晶質半導体層１３よりも、その表面にエッチングペースト２１等の流動性を有するパターニング剤が濡れ広がりにくい。エッチングペースト２１等の流動性を有するパターニング剤が設計の範囲を超えて撥液層１６上に濡れ広がることが抑制され得る。本実施の形態の光電変換素子１によれば、ｐ型を有する第１の非晶質半導体層１３が精度よくパターニングされた光電変換素子が提供され得る。

　本実施の形態の光電変換素子１は、第１の表面１１ａと第１の表面１１ａと反対側の第２の表面１１ｂとを有する半導体基板１１と、第２の表面１１ｂ上に設けられるとともに、ｐ型の第１の非晶質半導体層１３と、第２の表面１１ｂ上に設けられるとともに、ｎ型の第２の非晶質半導体層１５とを備える。第１の非晶質半導体層１３の縁部上に第２の非晶質半導体層１５の縁部が位置する。本実施の形態の光電変換素子１は、さらに、第１の非晶質半導体層１３の縁部と第２の非晶質半導体層１５の縁部との間に設けられるｎ型半導体層（１６）を備える。ｎ型半導体層（１６）は、第１の非晶質半導体層１３の縁部と第２の非晶質半導体層１５の縁部との間を除く第１の非晶質半導体層１３と第２の非晶質半導体層１５との間に設けられない。本実施の形態の光電変換素子１は、さらに、第２の表面１１ｂ上に設けられるとともに、第１の非晶質半導体層１３と電気的に接続される第１の電極１７と、第２の表面１１ｂ上に設けられるとともに、第２の非晶質半導体層１５と電気的に接続される第２の電極１８とを備える。

　ｎ型半導体層（１６）は、第１の非晶質半導体層１３上に位置するため、ｎ型半導体層（１６）上に形成されたエッチングペースト２１等の流動性を有するパターニング剤を用いて、ｐ型の第１の非晶質半導体層１３がパターニングされ得る。また、ｎ型半導体層（１６）は、ｐ型の第１の非晶質半導体層１３よりも、その表面にエッチングペースト２１等の流動性を有するパターニング剤が濡れ広がりにくい。エッチングペースト２１等の流動性を有するパターニング剤が設計の範囲を超えてｎ型半導体層（１６）上に濡れ広がることが抑制され得る。本実施の形態の光電変換素子１によれば、ｐ型の第１の非晶質半導体層１３が精度よくパターニングされた光電変換素子が提供され得る。

　本実施の形態の光電変換素子１は、半導体基板１１と第１の非晶質半導体層１３との間に第１のｉ型非晶質半導体層１２をさらに備えてもよい。第１のｉ型非晶質半導体層１２は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが半導体基板１１の第２の表面１１ｂにおいて再結合することを低減することができる。本実施の形態の光電変換素子１によれば、光エネルギーを電気エネルギーに変換する効率が向上され得る。

　本実施の形態の光電変換素子１は、半導体基板１１と第２の非晶質半導体層１５との間に第２のｉ型非晶質半導体層１４をさらに備えてもよい。第２のｉ型非晶質半導体層１４は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが半導体基板１１の第２の表面１１ｂにおいて再結合することを低減することができる。本実施の形態の光電変換素子１によれば、光エネルギーを電気エネルギーに変換する効率が向上され得る。また、第１の非晶質半導体層１３と第２の非晶質半導体層１５とは、第２のｉ型非晶質半導体層１４によって分離されている。第１の非晶質半導体層１３は第２の非晶質半導体層１５に接触していない。そのため、本実施の形態の光電変換素子１によれば、光エネルギーを電気エネルギーに変換する効率が向上され得る。

　本実施の形態の光電変換素子１は、半導体基板１１の第１の表面１１ａに、第１の表面１１ａにおける光反射率を低下させる凹凸構造が設けられてもよい。光の入射面である半導体基板１１の第１の表面１１ａ上に凹凸構造を設けることによって、より多くの光が光電変換素子１内に入射され得る。本実施の形態の光電変換素子１によれば、光エネルギーを電気エネルギーに変換する効率が向上され得る。

　本実施の形態の光電変換素子１の製造方法は、第１の表面１１ａと第１の表面１１ａと反対側の第２の表面１１ｂとを有する半導体基板１１を用意することと、半導体基板１１の第２の表面１１ｂ上に、第１の導電型を有する第１の非晶質半導体層１３を形成することとを備える。本実施の形態の光電変換素子１の製造方法は、第１の非晶質半導体層１３上に、撥液層１６を形成することと、撥液層１６上に、エッチングペースト２１を形成することと、エッチングペースト２１を用いて、撥液層１６及び第１の非晶質半導体層１３の一部を除去することとをさらに備える。本実施の形態の光電変換素子１の製造方法は、第１の非晶質半導体層１３上と、第１の非晶質半導体層１３が除去された半導体基板１１の第２の表面１１ｂ上とに、第１の導電型とは異なる第２の導電型を有する第２の非晶質半導体層１５を形成することと、第２の非晶質半導体層１５の一部を除去することと、撥液層１６の一部を除去することとをさらに備える。本実施の形態の光電変換素子１の製造方法は、第２の表面１１ｂ上に、第１の非晶質半導体層１３と電気的に接続される第１の電極１７を設けることと、第２の表面１１ｂ上に、第２の非晶質半導体層１５と電気的に接続される第２の電極１８を設けることとをさらに備える。

　本実施の形態の光電変換素子１の製造方法では、撥液層１６上にエッチングペースト２１が形成される。撥液層１６は、第１の非晶質半導体層１３よりも、その表面にエッチングペースト２１が濡れ広がりにくい。言い換えると、撥液層１６の表面とエッチングペースト２１との接触角は、第１の非晶質半導体層１３の表面とエッチングペースト２１との接触角よりも大きい。図７（Ａ）を参照して、エッチングペースト２１が設計の範囲を超えて撥液層１６上に濡れ広がることが抑制され得る。本実施の形態の光電変換素子１の製造方法によれば、第１の導電型を有する第１の非晶質半導体層１３が精度よくパターニングされ得る。

　これに対し、比較例の光電変換素子の製造方法では、第１の導電型を有する第１の非晶質半導体層１３上に直接、エッチングペースト２１が形成される。図７（Ｂ）を参照して、エッチングペースト２１が設計の範囲を超えて第１の導電型を有する第１の非晶質半導体層１３上に濡れ広がる。比較例の光電変換素子の製造方法では、第１の導電型を有する第１の非晶質半導体層１３を精度よくパターニングすることが困難である。

　本実施の形態の光電変換素子１の製造方法では、第１の導電型はｐ型であり、撥液層１６はｎ型半導体層であってもよい。ｎ型半導体層である撥液層１６は、ｐ型を有する第１の非晶質半導体層１３よりも、その表面にエッチングペースト２１が濡れ広がりにくい。言い換えると、ｎ型半導体層である撥液層１６の表面とエッチングペースト２１との接触角は、ｐ型を有する第１の非晶質半導体層１３の表面とエッチングペースト２１との接触角よりも大きい。図７（Ａ）を参照して、エッチングペースト２１が設計の範囲を超えて撥液層１６上に濡れ広がることが抑制され得る。本実施の形態の光電変換素子１の製造方法によれば、ｐ型を有する第１の非晶質半導体層１３が精度よくパターニングされ得る。

　これに対し、比較例の光電変換素子の製造方法では、ｐ型を有する第１の非晶質半導体層１３上に直接、エッチングペースト２１が形成される。図７（Ｂ）を参照して、エッチングペースト２１が設計の範囲を超えてｐ型を有する第１の非晶質半導体層１３上に濡れ広がる。比較例の光電変換素子の製造方法では、ｐ型を有する第１の非晶質半導体層１３を精度よくパターニングすることが困難である。

　本実施の形態の光電変換素子１の製造方法では、撥液層１６の表面とエッチングペースト２１との間の接触角は４５°以上１３５°以下であってもよい。撥液層１６の表面とエッチングペースト２１との間の接触角は４５°以上であるため、エッチングペースト２１が設計の範囲を超えて撥液層１６上に濡れ広がることが抑制され得る。撥液層１６の表面とエッチングペースト２１との間の接触角は１３５°以下であるため、撥液層１６の表面に塗布されたエッチングペースト２１が大きく後退して、エッチングペースト２１によって除去される第１の非晶質半導体層１３が過度に小さくなることが抑制され得る。本実施の形態の光電変換素子１の製造方法によれば、第１の導電型を有する第１の非晶質半導体層１３が精度よくパターニングされ得る。

　本実施の形態の光電変換素子１の製造方法では、エッチングペースト２１は、リン酸を含んでもよい。リン酸は、常温及び加熱処理の加熱温度においても、気化しにくいため、エッチングペースト２１が形成された部分以外の撥液層１６及び第１の非晶質半導体層１３がエッチングされることが抑制され得る。本実施の形態の光電変換素子１の製造方法によれば、リン酸を含むエッチングペースト２１を用いることによって、高いアスペクト比で、撥液層１６及び第１の非晶質半導体層１３がエッチングされ得て、第１の導電型を有する第１の非晶質半導体層１３が精度よくパターニングされ得る。また、リン酸は気化しにくいため、撥液層１６及び第１の非晶質半導体層１３をエッチングするために加熱装置が用いられる場合には、この加熱装置がリン酸を含むエッチングペースト２１によって腐食されることが抑制され得る。

　本実施の形態の光電変換素子１の製造方法は、半導体基板１１と第１の非晶質半導体層１３との間に第１のｉ型非晶質半導体層１２を形成することをさらに備えてもよい。第１のｉ型非晶質半導体層１２は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが半導体基板１１の第２の表面１１ｂにおいて再結合することを低減することができる。本実施の形態の光電変換素子１の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子が製造され得る。

　本実施の形態の光電変換素子１の製造方法は、半導体基板１１と第２の非晶質半導体層１５との間に第２のｉ型非晶質半導体層１４を形成することをさらに備えてもよい。第２のｉ型非晶質半導体層１４は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが半導体基板１１の第２の表面１１ｂにおいて再結合することを低減することができる。本実施の形態の光電変換素子１の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子が製造され得る。また、第１の非晶質半導体層１３と第２の非晶質半導体層１５とは、第２のｉ型非晶質半導体層１４によって分離されている。第１の非晶質半導体層１３は第２の非晶質半導体層１５に接触していない。そのため、本実施の形態の光電変換素子１の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子が製造され得る。

　本実施の形態の光電変換素子１の製造方法は、半導体基板１１の第１の表面１１ａに、第１の表面１１ａにおける光反射率を低下させる凹凸構造を形成することをさらに備えてもよい。光の入射面である半導体基板１１の第１の表面１１ａ上に凹凸構造を設けることによって、より多くの光が光電変換素子１内に入射され得る。本実施の形態の光電変換素子１の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子が製造され得る。

　（実施の形態２）
　図２から図４、図１４から図２２を参照して、実施の形態２の光電変換素子１ａ及びその製造方法について説明する。図１４に示す本実施の形態の光電変換素子１ａは、基本的には、図１に示す実施の形態１の光電変換素子１と同様の構成を備え、図２から図４、図１５から図２２に示す本実施の形態の光電変換素子１ａの製造方法は、基本的には、図２から図１３に示す実施の形態１の光電変換素子１の製造方法と同様の工程を備えるが、以下の点で異なる。

　実施の形態１では、撥液層１６としてｎ型シリコン層のようなｎ型半導体層が用いられていた。これに対し、図１４を参照して、本実施の形態の光電変換素子１ａでは、撥液層１６ａとして、ｉ型シリコン層のようなｉ型半導体層が用いられている。ｉ型半導体層である撥液層１６ａは、第１の導電型を有する第１の非晶質半導体層１３よりも、その表面にエッチングペースト２１が濡れ広がりにくい材料で形成される。撥液層１６ａの表面とエッチングペースト２１との接触角が、第１の非晶質半導体層１３の表面とエッチングペースト２１との接触角よりも大きくなるような材料によって、撥液層１６ａは形成される。

　図２から図４、図１５から図２２を参照して、本実施の形態の光電変換素子１ａの製造方法の一例について以下説明する。

　図２から図４に示す工程によって、半導体基板１１の第１の表面１１ａに凹凸構造が形成されるとともに、半導体基板１１の第２の表面１１ｂ上に、第１の導電型を有する第１の非晶質半導体層１３が形成される。半導体基板１１と第１の非晶質半導体層１３との間に第１のｉ型非晶質半導体層１２を備える光電変換素子１ａを製造する場合には、第１の非晶質半導体層１３を形成する前に、半導体基板１１の第２の表面１１ｂ上に第１のｉ型非晶質半導体層１２が形成され、それから、第１のｉ型非晶質半導体層１２上に第１の非晶質半導体層１３が形成されてもよい。

　図１５を参照して、第１の非晶質半導体層１３上に、撥液層１６ａが形成される。撥液層１６ａは、第１の非晶質半導体層１３よりも、その表面にエッチングペースト２１が濡れ広がりにくい材料で形成される。撥液層１６ａは、撥液層１６ａの表面とエッチングペースト２１との接触角が、第１の非晶質半導体層１３の表面とエッチングペースト２１との接触角よりも大きくなるような材料によって形成される。撥液層１６ａとして、ｉ型シリコン層のようなｉ型半導体層が用いられ得る。撥液層１６ａの形成方法は、特に限定されないが、たとえばプラズマ化学的気相堆積（ＣＶＤ）法などであり得る。

　図１６を参照して、撥液層１６ａ上の一部に、撥液層１６ａ及び第１の非晶質半導体層１３をエッチングすることができる成分を含有するエッチングペースト２１が形成される。第１のｉ型非晶質半導体層１２を備える光電変換素子１ａを製造する場合には、エッチングペースト２１は、撥液層１６ａ、第１の非晶質半導体層１３及び第１のｉ型非晶質半導体層１２をエッチングすることができる成分を含有する。エッチングペースト２１は、スクリーン印刷法などによって、撥液層１６ａ上に形成されてもよい。本実施の形態の光電変換素子１ａの製造方法では、撥液層１６ａ上にエッチングペースト２１が形成されるため、エッチングペースト２１が設計の範囲を超えて撥液層１６ａ上に濡れ広がることが抑制され得る。第１の導電型を有する第１の非晶質半導体層１３が精度よくパターニングされ得る。図１７を参照して、撥液層１６ａの表面とエッチングペースト２１との接触角θは、４５°以上１３５°以下であってもよい。

　エッチングペースト２１に含まれる、撥液層１６ａ、第１の非晶質半導体層１３及び第１のｉ型非晶質半導体層１２をエッチングすることができる成分として、リン酸が例示され得る。本実施の形態のエッチングペースト２１は、実施の形態１のエッチングペースト２１と同様であってもよい。

　図１８を参照して、エッチングペースト２１を用いて、撥液層１６ａ及び第１の非晶質半導体層１３の一部が除去される。第１のｉ型非晶質半導体層１２を備える光電変換素子１ａを製造する場合には、エッチングペースト２１を用いて、撥液層１６ａ、第１の非晶質半導体層１３及び第１のｉ型非晶質半導体層１２の一部が除去される。図１８に示す工程は、図９に示す工程と同様であってもよい。

　図１９を参照して、第１の非晶質半導体層１３上と、第１の非晶質半導体層１３が除去された半導体基板１１の第２の表面１１ｂ上とに、第１の導電型とは異なる第２の導電型を有する第２の非晶質半導体層１５が形成される。図１９に示す工程は、撥液層１６を除いて、図１０に示す工程と同様であってもよい。

　図２０から図２２を参照して、第２の非晶質半導体層１５の一部が除去される。本実施の形態の光電変換素子１ａの製造方法では、第２の非晶質半導体層１５の一部が除去される際に、撥液層１６ａの一部も除去される。第２のｉ型非晶質半導体層１４を備える光電変換素子１ａを製造する場合には、撥液層１６ａ、第２の非晶質半導体層１５及び第２のｉ型非晶質半導体層１４の一部が除去される。図２０から図２２に示す工程は、それぞれ、図１１から図１３に示す工程と同様であってもよい。

　それから、半導体基板１１の第２の表面１１ｂ上に、第１の非晶質半導体層１３と電気的に接続される第１の電極１７が設けられる。半導体基板１１の第２の表面１１ｂ上に、第２の非晶質半導体層１５上に第２の電極１８が設けられる。こうして、図１４に示される本実施の形態の光電変換素子１ａが製造され得る。

　本実施の形態の光電変換素子１ａの製造方法の変形例として、図１８の工程の後、図１９の工程の前に、第１の非晶質半導体層１３上の撥液層１６ａが全て除去されてもよい。この変形例の製造方法によって製造された光電変換素子１ａは、撥液層１６ａを備えていない。

　本実施の形態の光電変換素子１ａ及びその製造方法は、実施の形態１の光電変換素子１及びその製造方法と同様の効果を有するが、以下の点で異なる。

　本実施の形態の光電変換素子１ａは、撥液層１６ａはｉ型半導体層であってもよい。ｉ型半導体層である撥液層１６ａは、第１の非晶質半導体層１３上に位置するため、撥液層１６ａ上に形成されたエッチングペースト２１等の流動性を有するパターニング剤を用いて、第１の導電型を有する第１の非晶質半導体層１３がパターニングされ得る。また、ｉ型半導体層である撥液層１６ａは、第１の導電型を有する第１の非晶質半導体層１３よりも、その表面にエッチングペースト２１等の流動性を有するパターニング剤が濡れ広がりにくい。エッチングペースト２１等の流動性を有するパターニング剤が設計の範囲を超えて撥液層１６ａ上に濡れ広がることが抑制され得る。本実施の形態の光電変換素子１ａによれば、第１の導電型を有する第１の非晶質半導体層１３が精度よくパターニングされた光電変換素子が提供され得る。

　本実施の形態の光電変換素子１ａは、第１の表面１１ａと第１の表面１１ａと反対側の第２の表面１１ｂとを有する半導体基板１１と、第２の表面１１ｂ上に設けられるとともに、第１の導電型を有する第１の非晶質半導体層１３と、第２の表面１１ｂ上に設けられるとともに、第１の導電型とは異なる第２の導電型を有する第２の非晶質半導体層１５とを備える。第１の非晶質半導体層１３の縁部上に第２の非晶質半導体層１５の縁部が位置する。本実施の形態の光電変換素子１ａは、さらに、第１の非晶質半導体層１３の縁部と第２の非晶質半導体層１５の縁部との間に設けられるｉ型半導体層（１６ａ）を備える。ｉ型半導体層（１６ａ）は、第１の非晶質半導体層１３の縁部と第２の非晶質半導体層１５の縁部との間を除く第１の非晶質半導体層１３と第２の非晶質半導体層１５との間に設けられない。本実施の形態の光電変換素子１ａは、さらに、第２の表面１１ｂ上に設けられるとともに、第１の非晶質半導体層１３と電気的に接続される第１の電極１７と、第２の表面１１ｂ上に設けられるとともに、第２の非晶質半導体層１５と電気的に接続される第２の電極１８とを備える。

　ｉ型半導体層（１６ａ）は、第１の非晶質半導体層１３上に位置するため、ｉ型半導体層（１６ａ）上に形成されたエッチングペースト２１等の流動性を有するパターニング剤を用いて、第１の導電型を有する第１の非晶質半導体層１３がパターニングされ得る。また、ｉ型半導体層（１６ａ）は、第１の導電型を有する第１の非晶質半導体層１３よりも、その表面にエッチングペースト２１等の流動性を有するパターニング剤が濡れ広がりにくい。エッチングペースト２１等の流動性を有するパターニング剤が、設計の範囲を超えてｉ型半導体層（１６ａ）上に濡れ広がることが抑制され得る。本実施の形態の光電変換素子１ａによれば、第１の導電型を有する第１の非晶質半導体層１３が精度よくパターニングされた光電変換素子が提供され得る。

　本実施の形態の光電変換素子１ａの製造方法では、撥液層１６ａはｉ型半導体層であってもよい。ｉ型半導体層である撥液層１６ａは、第１の導電型を有する第１の非晶質半導体層１３よりも、その表面にエッチングペースト２１が濡れ広がりにくい。言い換えると、ｉ型半導体層である撥液層１６ａの表面とエッチングペースト２１との接触角は、第１の導電型を有する第１の非晶質半導体層１３の表面とエッチングペースト２１との接触角よりも大きい。エッチングペースト２１が設計の範囲を超えて撥液層１６ａ上に濡れ広がることが抑制され得る。本実施の形態の光電変換素子１ａの製造方法によれば、第１の導電型を有する第１の非晶質半導体層１３が精度よくパターニングされ得る。

　（実施の形態３）
　図２から図４、図１４から図２２を参照して、実施の形態３の光電変換素子１ｂ及びその製造方法について説明する。本実施の形態の光電変換素子１ｂ及びその製造方法は、基本的には、実施の形態２の光電変換素子１ａ及びその製造方法と同様であるが、以下の点で異なる。

　実施の形態２では、撥液層１６ａとしてｉ型シリコン層のようなｉ型半導体層が用いられていた。これに対し、本実施の形態の光電変換素子１ｂでは、撥液層１６ａとして、窒化シリコン層が用いられている。窒化シリコン層である撥液層１６ａは、第１の導電型を有する第１の非晶質半導体層１３よりも、その表面にエッチングペースト２１が濡れ広がりにくい材料で形成される。撥液層１６ａの表面とエッチングペースト２１との接触角が、第１の非晶質半導体層１３の表面とエッチングペースト２１との接触角よりも大きくなるような材料によって、撥液層１６ａは形成される。

　本実施の形態の光電変換素子１ｂ及びその製造方法は、実施の形態２の光電変換素子１ａ及びその製造方法と同様の効果を有するが、以下の点で異なる。

　本実施の形態の光電変換素子１ｂは、撥液層１６ａは窒化シリコン層であってもよい。窒化シリコン層である撥液層１６ａは、第１の非晶質半導体層１３上に位置するため、撥液層１６ａ上に形成されたエッチングペースト２１等の流動性を有するパターニング剤を用いて、第１の導電型を有する第１の非晶質半導体層１３がパターニングされ得る。また、窒化シリコン層である撥液層１６ａは、第１の導電型を有する第１の非晶質半導体層１３よりも、その表面にエッチングペースト２１等の流動性を有するパターニング剤が濡れ広がりにくい。エッチングペースト２１等の流動性を有するパターニング剤が設計の範囲を超えて撥液層１６ａ上に濡れ広がることが抑制され得る。本実施の形態の光電変換素子１ｂによれば、第１の導電型を有する第１の非晶質半導体層１３が精度よくパターニングされた光電変換素子が提供され得る。

　本実施の形態の光電変換素子１ｂは、第１の表面１１ａと第１の表面１１ａと反対側の第２の表面１１ｂとを有する半導体基板１１と、第２の表面１１ｂ上に設けられるとともに、第１の導電型を有する第１の非晶質半導体層１３と、第２の表面１１ｂ上に設けられるとともに、第１の導電型とは異なる第２の導電型を有する第２の非晶質半導体層１５とを備える。第１の非晶質半導体層１３の縁部上に第２の非晶質半導体層１５の縁部が位置する。本実施の形態の光電変換素子１ｂは、さらに、第１の非晶質半導体層１３の縁部と第２の非晶質半導体層１５の縁部との間に設けられる窒化シリコン層（１６ａ）を備える。窒化シリコン層（１６ａ）は、第１の非晶質半導体層１３の縁部と第２の非晶質半導体層１５の縁部との間を除く第１の非晶質半導体層１３と第２の非晶質半導体層１５との間に設けられない。本実施の形態の光電変換素子１ｂは、さらに、第２の表面１１ｂ上に設けられるとともに、第１の非晶質半導体層１３と電気的に接続される第１の電極１７と、第２の表面１１ｂ上に設けられるとともに、第２の非晶質半導体層１５と電気的に接続される第２の電極１８とを備える。

　窒化シリコン層（１６ａ）は、第１の非晶質半導体層１３上に位置するため、窒化シリコン層（１６ａ）上に形成されたエッチングペースト２１等の流動性を有するパターニング剤を用いて、第１の導電型を有する第１の非晶質半導体層１３がパターニングされ得る。また、窒化シリコン層（１６ａ）は、第１の導電型を有する第１の非晶質半導体層１３よりも、その表面にエッチングペースト２１等の流動性を有するパターニング剤が濡れ広がりにくい。エッチングペースト２１等の流動性を有するパターニング剤が設計の範囲を超えて窒化シリコン層（１６ａ）上に濡れ広がることが抑制され得る。本実施の形態の光電変換素子１ｂによれば、第１の導電型を有する第１の非晶質半導体層１３が精度よくパターニングされた光電変換素子が提供され得る。

　本実施の形態の光電変換素子１ｂの製造方法では、撥液層１６ａは窒化シリコン層であってもよい。窒化シリコン層である撥液層１６ａは、第１の導電型を有する第１の非晶質半導体層１３よりも、その表面にエッチングペースト２１が濡れ広がりにくい。言い換えると、窒化シリコン層である撥液層１６ａの表面とエッチングペースト２１との接触角は、第１の導電型を有する第１の非晶質半導体層１３の表面とエッチングペースト２１との接触角よりも大きい。エッチングペースト２１が設計の範囲を超えて撥液層１６ａ上に濡れ広がることが抑制され得る。本実施の形態の光電変換素子１ｂの製造方法によれば、第１の導電型を有する第１の非晶質半導体層１３が精度よくパターニングされ得る。

　（実施の形態４）
　図２から図４、図２３から図３２を参照して、実施の形態４の光電変換素子１ｃの製造方法について説明する。本実施の形態の光電変換素子１ｃの製造方法は、基本的には、図２から図１３に示す実施の形態１の光電変換素子１の製造方法と同様の工程を備えるが、以下の点で異なる。

　実施の形態１では、撥液層１６としてｎ型半導体層が用いられていた。これに対し、本実施の形態の光電変換素子１ｃの製造方法では、第１の非晶質半導体層１３の表面を撥液処理することによって、第１の非晶質半導体層１３上に撥液層１６ｂが形成されている。

　図２から図４、図２３から図３２を参照して、本実施の形態の光電変換素子１ｃの製造方法の一例について以下説明する。

　図２３を参照して、第１の非晶質半導体層１３上に、撥液層１６ｂが形成される。撥液層１６ｂは、第１の非晶質半導体層１３よりも、その表面にエッチングペースト２１が濡れ広がりにくい。撥液層１６ｂの表面とエッチングペースト２１との接触角は、第１の非晶質半導体層１３の表面とエッチングペースト２１との接触角よりも大きい。

　第１の非晶質半導体層１３上に撥液層１６ｂを形成することは、第１の非晶質半導体層１３の表面を撥液処理することを含む。エッチングペースト２１の溶媒が水のような親水性溶媒を主に含む場合には、第１の非晶質半導体層１３の表面に疎水性を付与するように、第１の非晶質半導体層１３の表面が撥液処理される。エッチングペースト２１の溶媒が疎水性溶媒を主に含む場合には、第１の非晶質半導体層１３の表面に親水性を付与するように、第１の非晶質半導体層１３の表面が撥液処理される。

　第１の非晶質半導体層１３の表面を撥液処理することの一例として、第１の非晶質半導体層１３の表面を、シリル化剤で撥水処理してもよい。シリル化剤は、ヘキサメチルジシラザン（ＨＭＤＳ）、トリメチルシリルジエチルアミン（ＴＭＳＤＥＡ）またはトリメチルシリルジメチルアミン（ＴＭＳＤＭＡ）を含んでもよい。

　具体的には、最初に、第１の非晶質半導体層１３を有する半導体基板１１が、例えば１００℃以上２００℃以下の温度でベーキングされる。このベーキング処理によって、第１の非晶質半導体層１３の表面に付着していた水分子などが除去される。

　次に、第１の非晶質半導体層１３の表面がシリル化剤に曝される。例えば、第１の非晶質半導体層１３の表面に液体のシリル化剤が塗布されてもよいし、第１の非晶質半導体層１３の表面が気体のシリル化剤に曝されてもよい。第１の非晶質半導体層１３の表面をシリル化剤に曝すことによって、第１の非晶質半導体層１３の表面が疎水基で修飾されて、第１の非晶質半導体層１３の表面は疎水性を付与される。第１の非晶質半導体層１３の表面の疎水基で修飾された部分は、その溶媒が水であるエッチングペースト２１に対して、撥液層１６ｂとして機能する。

　最後に、シリル化剤に曝された第１の非晶質半導体層１３を有する半導体基板１１が、例えば１００℃以上２００℃以下の温度でベーキングされる。このベーキング処理によって、未反応のシリル化剤及び副反応物が除去される。

　図２４を参照して、撥液層１６ｂ上の一部に、撥液層１６ｂ及び第１の非晶質半導体層１３をエッチングすることができる成分を含有するエッチングペースト２１が形成される。第１のｉ型非晶質半導体層１２を備える光電変換素子１ｃを製造する場合には、エッチングペースト２１は、撥液層１６ｂ、第１の非晶質半導体層１３及び第１のｉ型非晶質半導体層１２をエッチングすることができる成分を含有する。エッチングペースト２１は、スクリーン印刷法などによって、撥液層１６ｂ上に形成されてもよい。

　図２５を参照して、本実施の形態の光電変換素子１ｃの製造方法では、撥液層１６ｂ上にエッチングペースト２１が形成されるため、エッチングペースト２１が設計の範囲を超えて撥液層１６ｂ上に濡れ広がることが抑制され得る。第１の導電型を有する第１の非晶質半導体層１３が精度よくパターニングされ得る。図２６を参照して、撥液層１６ｂの表面とエッチングペースト２１との接触角θは、４５°以上１３５°以下であってもよい。

　エッチングペースト２１に含まれる、撥液層１６ｂ、第１の非晶質半導体層１３及び第１のｉ型非晶質半導体層１２をエッチングすることができる成分として、リン酸が例示され得る。本実施の形態のエッチングペースト２１は、実施の形態１のエッチングペースト２１と同様であってもよい。

　図２７を参照して、エッチングペースト２１を用いて、撥液層１６ｂ及び第１の非晶質半導体層１３の一部が除去される。第１のｉ型非晶質半導体層１２を備える光電変換素子１ｃを製造する場合には、エッチングペースト２１を用いて、撥液層１６ｂ、第１の非晶質半導体層１３及び第１のｉ型非晶質半導体層１２の一部が除去される。図２７に示す工程は、図９に示す工程と同様であってもよい。本実施の形態の光電変換素子１ｃの製造方法では、第１の非晶質半導体層１３の一部が除去された後に、撥液層１６ｂは全て除去されてもよい。

　図２８を参照して、第１の非晶質半導体層１３上と、第１の非晶質半導体層１３が除去された半導体基板１１の第２の表面１１ｂ上とに、第１の導電型とは異なる第２の導電型を有する第２の非晶質半導体層１５が形成される。図２８に示す工程は、撥液層１６を除いて、図１０に示す工程と同様であってもよい。

　図２９から図３１を参照して、第２の非晶質半導体層１５の一部が除去される。第２のｉ型非晶質半導体層１４を備える光電変換素子１ｃを製造する場合には、第２の非晶質半導体層１５及び第２のｉ型非晶質半導体層１４の一部が除去される。

　具体的には、図２９を参照して、第２の非晶質半導体層１５の一部の上に、エッチングマスク２３が形成される。エッチングマスク２３は、図２７に示される開口部上と、第１の非晶質半導体層１３の縁部上とに設けられる。エッチングマスク２３は、フォトリソグラフィまたはマスキングペーストを塗布する方法などによって、第２の非晶質半導体層１５の一部の上に形成されてもよい。

　図３０を参照して、エッチングマスク２３によって覆われていない領域にある、第２の非晶質半導体層１５及び第２のｉ型非晶質半導体層１４を、ドライエッチングまたはウエットエッチングなどの方法によって、除去する。図３１を参照して、エッチングマスク２３を除去して、第２の非晶質半導体層１５の表面を露出させる。第２の非晶質半導体層１５の縁部は、第１の非晶質半導体層１３の縁部を覆っている。第２の非晶質半導体層１５の縁部は、第１の非晶質半導体層１３の縁部上に積層されている。

　図３２を参照して、半導体基板１１の第２の表面１１ｂ上に、第１の非晶質半導体層１３と電気的に接続される第１の電極１７が設けられる。半導体基板１１の第２の表面１１ｂ上に、第２の非晶質半導体層１５上に第２の電極１８が設けられる。こうして、図３２に示される本実施の形態の光電変換素子１ｃが製造され得る。

　本実施の形態の光電変換素子１ｃの製造方法は、実施の形態１の光電変換素子１の製造方法と同様の効果を有するが、以下の点で異なる。

　本実施の形態の光電変換素子１ｃの製造方法では、第１の非晶質半導体層１３上に撥液層１６ｂを形成することは、第１の非晶質半導体層１３の表面を撥液処理することを含んでもよい。第１の非晶質半導体層の表面を撥液処理することによって形成された撥液層１６ｂは、撥液処理されていない第１の非晶質半導体層１３よりも、その表面にエッチングペースト２１が濡れ広がりにくい。言い換えると、第１の非晶質半導体層１３の表面を撥液処理することによって形成された撥液層１６ｂの表面とエッチングペースト２１との接触角は、撥液処理されていない第１の非晶質半導体層１３の表面とエッチングペースト２１との接触角よりも大きい。エッチングペースト２１が設計の範囲を超えて撥液層１６ｂ上に濡れ広がることが抑制され得る。本実施の形態の光電変換素子１ｃの製造方法によれば、第１の導電型を有する第１の非晶質半導体層１３が精度よくパターニングされ得る。

　本実施の形態の光電変換素子１ｃの製造方法では、第１の非晶質半導体層１３の表面を撥液処理することは、第１の非晶質半導体層１３の表面をシリル化剤に曝すことを含んでもよい。第１の非晶質半導体層１３の表面をシリル化剤に曝すことによって形成された撥液層１６ｂは、シリル化剤に曝されていない第１の非晶質半導体層１３よりも、その表面にエッチングペースト２１が濡れ広がりにくい。言い換えると、第１の非晶質半導体層１３の表面をシリル化剤に曝すことによって形成された撥液層１６ｂの表面とエッチングペースト２１との接触角は、シリル化剤に曝されていない第１の非晶質半導体層１３の表面とエッチングペースト２１との接触角よりも大きい。エッチングペースト２１が設計の範囲を超えて撥液層１６ｂ上に濡れ広がることが抑制され得る。本実施の形態の光電変換素子１ｃの製造方法によれば、第１の導電型を有する第１の非晶質半導体層１３が精度よくパターニングされ得る。

　本実施の形態の光電変換素子１ｃの製造方法では、シリル化剤は、ヘキサメチルジシラザン（ＨＭＤＳ）を含んでもよい。第１の非晶質半導体層１３の表面をヘキサメチルジシラザン（ＨＭＤＳ）に曝すことによって形成された撥液層１６ｂは、ヘキサメチルジシラザン（ＨＭＤＳ）に曝されていない第１の非晶質半導体層１３よりも、その表面にエッチングペースト２１が濡れ広がりにくい。言い換えると、第１の非晶質半導体層１３の表面をヘキサメチルジシラザン（ＨＭＤＳ）に曝すことによって形成された撥液層１６ｂの表面とエッチングペースト２１との接触角は、ヘキサメチルジシラザン（ＨＭＤＳ）に曝されていない第１の非晶質半導体層１３の表面とエッチングペースト２１との接触角よりも大きい。エッチングペースト２１が設計の範囲を超えて撥液層１６ｂ上に濡れ広がることが抑制され得る。本実施の形態の光電変換素子１ｃの製造方法によれば、第１の導電型を有する第１の非晶質半導体層１３が精度よくパターニングされ得る。

　［付記］
　（１）ここで開示された実施形態の光電変換素子は、第１の表面と第１の表面と反対側の第２の表面とを有する半導体基板と、第２の表面上に設けられるとともに、第１の導電型を有する第１の非晶質半導体層と、第２の表面上に設けられるとともに、第１の導電型とは異なる第２の導電型を有する第２の非晶質半導体層とを備える。ここで開示された実施形態の光電変換素子は、第１の非晶質半導体層の縁部上に第２の非晶質半導体層の縁部が位置する。ここで開示された実施形態の光電変換素子は、さらに、第１の非晶質半導体層の縁部と第２の非晶質半導体層の縁部との間に設けられる撥液層を備える。撥液層は、第１の非晶質半導体層の縁部と第２の非晶質半導体層の縁部との間を除く第１の非晶質半導体層と第２の非晶質半導体層との間に設けられない。ここで開示された実施形態の光電変換素子は、さらに、第２の表面上に設けられるとともに、第１の非晶質半導体層と電気的に接続される第１の電極と、第２の表面上に設けられるとともに、第２の非晶質半導体層と電気的に接続される第２の電極とを備える。

　撥液層は、第１の非晶質半導体層上に位置するため、撥液層上に形成されたエッチングペースト等の流動性を有するパターニング剤を用いて、第１の導電型を有する第１の非晶質半導体層がパターニングされ得る。また、撥液層は、第１の導電型を有する第１の非晶質半導体層よりも、その表面にエッチングペースト等の流動性を有するパターニング剤が濡れ広がりにくい。エッチングペースト等の流動性を有するパターニング剤が設計の範囲を超えて撥液層上に濡れ広がることが抑制され得る。ここで開示された実施形態の光電変換素子によれば、第１の導電型を有する第１の非晶質半導体層が精度よくパターニングされた光電変換素子が提供され得る。

　（２）ここで開示された実施形態の光電変換素子において、第１の導電型は、ｐ型であってもよく、撥液層は、ｎ型半導体層であってもよい。ｎ型半導体層である撥液層は、第１の非晶質半導体層上に位置するため、撥液層上に形成されたエッチングペースト等の流動性を有するパターニング剤を用いて、ｐ型を有する第１の非晶質半導体層がパターニングされ得る。また、ｎ型半導体層である撥液層は、ｐ型を有する第１の非晶質半導体層よりも、その表面にエッチングペースト等の流動性を有するパターニング剤が濡れ広がりにくい。エッチングペースト等の流動性を有するパターニング剤が設計の範囲を超えて撥液層上に濡れ広がることが抑制され得る。ここで開示された実施形態の光電変換素子によれば、ｐ型を有する第１の非晶質半導体層が精度よくパターニングされた光電変換素子が提供され得る。

　（３）ここで開示された実施形態の光電変換素子において、撥液層は、ｉ型半導体層であってもよい。ｉ型半導体層である撥液層は、第１の非晶質半導体層上に位置するため、撥液層上に形成されたエッチングペースト等の流動性を有するパターニング剤を用いて、第１の導電型を有する第１の非晶質半導体層がパターニングされ得る。また、ｉ型半導体層である撥液層は、第１の導電型を有する第１の非晶質半導体層よりも、その表面にエッチングペースト２１等の流動性を有するパターニング剤が濡れ広がりにくい。エッチングペースト等の流動性を有するパターニング剤が設計の範囲を超えて撥液層上に濡れ広がることが抑制され得る。ここで開示された実施形態の光電変換素子によれば、第１の導電型を有する第１の非晶質半導体層１３が精度よくパターニングされた光電変換素子が提供され得る。

　（４）ここで開示された実施形態の光電変換素子において、撥液層は、窒化シリコン層であってもよい。窒化シリコン層である撥液層は、第１の非晶質半導体層上に位置するため、撥液層上に形成されたエッチングペースト等の流動性を有するパターニング剤を用いて、第１の導電型を有する第１の非晶質半導体層がパターニングされ得る。また、窒化シリコン層である撥液層は、第１の導電型を有する第１の非晶質半導体層よりも、その表面にエッチングペースト等の流動性を有するパターニング剤が濡れ広がりにくい。エッチングペースト等の流動性を有するパターニング剤が設計の範囲を超えて撥液層上に濡れ広がることが抑制され得る。ここで開示された実施形態の光電変換素子によれば、第１の導電型を有する第１の非晶質半導体層が精度よくパターニングされた光電変換素子が提供され得る。

　（５）ここで開示された実施形態の光電変換素子は、第１の表面と第１の表面と反対側の第２の表面とを有する半導体基板と、第２の表面上に設けられるとともに、ｐ型の第１の非晶質半導体層と、第２の表面上に設けられるとともに、ｎ型の第２の非晶質半導体層とを備える。ここで開示された実施形態の光電変換素子は、第１の非晶質半導体層の縁部上に第２の非晶質半導体層の縁部が位置する。ここで開示された実施形態の光電変換素子は、さらに、第１の非晶質半導体層の縁部と第２の非晶質半導体層の縁部との間に設けられるｎ型半導体層を備える。ｎ型半導体層は、第１の非晶質半導体層の縁部と第２の非晶質半導体層の縁部との間を除く第１の非晶質半導体層と第２の非晶質半導体層との間に設けられない。ここで開示された実施形態の光電変換素子は、さらに、第２の表面上に設けられるとともに、第１の非晶質半導体層と電気的に接続される第１の電極と、第２の表面上に設けられるとともに、第２の非晶質半導体層と電気的に接続される第２の電極とを備える。

　ｎ型半導体層は、第１の非晶質半導体層上に位置するため、ｎ型半導体層上に形成されたエッチングペースト等の流動性を有するパターニング剤を用いて、ｐ型の第１の非晶質半導体層がパターニングされ得る。また、ｎ型半導体層は、ｐ型の第１の非晶質半導体層よりも、その表面にエッチングペースト等の流動性を有するパターニング剤が濡れ広がりにくい。エッチングペースト等の流動性を有するパターニング剤が設計の範囲を超えてｎ型半導体層上に濡れ広がることが抑制され得る。ここで開示された実施形態の光電変換素子によれば、ｐ型の第１の非晶質半導体層が精度よくパターニングされた光電変換素子が提供され得る。

　（６）ここで開示された実施形態の光電変換素子は、第１の表面と第１の表面と反対側の第２の表面とを有する半導体基板と、第２の表面上に設けられるとともに、第１の導電型を有する第１の非晶質半導体層と、第２の表面上に設けられるとともに、第１の導電型とは異なる第２の導電型を有する第２の非晶質半導体層とを備える。第１の非晶質半導体層の縁部上に第２の非晶質半導体層の縁部が位置する。ここで開示された実施形態の光電変換素子は、さらに、第１の非晶質半導体層の縁部と第２の非晶質半導体層の縁部との間に設けられるｉ型半導体層を備える。ｉ型半導体層は、第１の非晶質半導体層の縁部と第２の非晶質半導体層の縁部との間を除く第１の非晶質半導体層と第２の非晶質半導体層との間に設けられない。ここで開示された実施形態の光電変換素子は、さらに、第２の表面上に設けられるとともに、第１の非晶質半導体層と電気的に接続される第１の電極と、第２の表面上に設けられるとともに、第２の非晶質半導体層と電気的に接続される第２の電極とを備える。

　ｉ型半導体層は、第１の非晶質半導体層上に位置するため、ｉ型半導体層上に形成されたエッチングペースト等の流動性を有するパターニング剤を用いて、第１の導電型を有する第１の非晶質半導体層がパターニングされ得る。また、ｉ型半導体層は、第１の導電型を有する第１の非晶質半導体層よりも、その表面にエッチングペースト等の流動性を有するパターニング剤が濡れ広がりにくい。エッチングペースト等の流動性を有するパターニング剤が設計の範囲を超えてｉ型半導体層上に濡れ広がることが抑制され得る。ここで開示された実施形態の光電変換素子によれば、第１の導電型を有する第１の非晶質半導体層が精度よくパターニングされた光電変換素子が提供され得る。

　（７）ここで開示された実施形態の光電変換素子は、第１の表面と第１の表面と反対側の第２の表面とを有する半導体基板と、第２の表面上に設けられるとともに、第１の導電型を有する第１の非晶質半導体層と、第２の表面上に設けられるとともに、第１の導電型とは異なる第２の導電型を有する第２の非晶質半導体層とを備える。第１の非晶質半導体層の縁部上に第２の非晶質半導体層の縁部が位置する。ここで開示された実施形態の光電変換素子は、さらに、第１の非晶質半導体層の縁部と第２の非晶質半導体層の縁部との間に設けられる窒化シリコン層を備える。窒化シリコン層は、第１の非晶質半導体層の縁部と第２の非晶質半導体層の縁部との間を除く第１の非晶質半導体層と第２の非晶質半導体層との間に設けられない。ここで開示された実施形態の光電変換素子は、さらに、第２の表面上に設けられるとともに、第１の非晶質半導体層上と電気的に接続される第１の電極と、第２の表面上に設けられるとともに、第２の非晶質半導体層上と電気的に接続される第２の電極とを備える。

　窒化シリコン層は、第１の非晶質半導体層上に位置するため、窒化シリコン層上に形成されたエッチングペースト等の流動性を有するパターニング剤を用いて、第１の導電型を有する第１の非晶質半導体層がパターニングされ得る。また、窒化シリコン層は、第１の導電型を有する第１の非晶質半導体層よりも、その表面にエッチングペースト等の流動性を有するパターニング剤が濡れ広がりにくい。エッチングペースト等の流動性を有するパターニング剤が設計の範囲を超えて窒化シリコン層上に濡れ広がることが抑制され得る。ここで開示された実施形態の光電変換素子によれば、第１の導電型を有する第１の非晶質半導体層が精度よくパターニングされた光電変換素子が提供され得る。

　（８）ここで開示された実施形態の光電変換素子は、半導体基板と第１の非晶質半導体層との間に第１のｉ型非晶質半導体層をさらに備えてもよい。第１のｉ型非晶質半導体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアが半導体基板の第２の表面において再結合することを低減することができる。ここで開示された実施形態の光電変換素子によれば、光エネルギーを電気エネルギーに変換する効率が向上され得る。

　（９）ここで開示された実施形態の光電変換素子は、半導体基板と第２の非晶質半導体層との間に第２のｉ型非晶質半導体層をさらに備えてもよい。第２のｉ型非晶質半導体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアが半導体基板の第２の表面において再結合することを低減することができる。ここで開示された実施形態の光電変換素子によれば、光エネルギーを電気エネルギーに変換する効率が向上され得る。また、第１の非晶質半導体層と第２の非晶質半導体層とは、第２のｉ型非晶質半導体層によって分離されている。第１の非晶質半導体層は第２の非晶質半導体層に接触していない。そのため、ここで開示された実施形態の光電変換素子によれば、光エネルギーを電気エネルギーに変換する効率が向上され得る。

　（１０）ここで開示された実施形態の光電変換素子において、半導体基板の第１の表面に、第１の表面における光反射率を低下させる凹凸構造が設けられてもよい。光の入射面である半導体基板の第１の表面上に凹凸構造を設けることによって、より多くの光が光電変換素子内に入射され得る。ここで開示された実施形態の光電変換素子によれば、光エネルギーを電気エネルギーに変換する効率が向上され得る。

　（１１）ここで開示された実施の形態の光電変換素子の製造方法は、第１の表面と第１の表面と反対側の第２の表面とを有する半導体基板を用意することと、半導体基板の第２の表面上に、第１の導電型を有する第１の非晶質半導体層を形成することとを備える。ここで開示された実施の形態の光電変換素子の製造方法は、第１の非晶質半導体層上に、撥液層を形成することと、撥液層上に、エッチングペーストを形成することと、エッチングペーストを用いて、撥液層及び第１の非晶質半導体層の一部を除去することとをさらに備える。ここで開示された実施の形態の光電変換素子の製造方法は、第１の非晶質半導体層上と、第１の非晶質半導体層が除去された半導体基板の第２の表面上とに、第１の導電型とは異なる第２の導電型を有する第２の非晶質半導体層を形成することと、第２の非晶質半導体層の一部を除去することと、撥液層の一部を除去することとをさらに備える。ここで開示された実施の形態の光電変換素子の製造方法は、第２の表面上に、第１の非晶質半導体層と電気的に接続される第１の電極を設けることと、第２の表面上に、第２の非晶質半導体層と電気的に接続される第２の電極を設けることとをさらに備える。

　撥液層は、第１の非晶質半導体層よりも、その表面にエッチングペーストが濡れ広がりにくい。言い換えると、撥液層の表面とエッチングペーストとの接触角は、第１の非晶質半導体層の表面とエッチングペーストとの接触角よりも大きい。エッチングペーストが設計の範囲を超えて撥液層上に濡れ広がることが抑制され得る。ここで開示された実施の形態の光電変換素子の製造方法によれば、第１の導電型を有する第１の非晶質半導体層が精度よくパターニングされ得る。

　（１２）ここで開示された実施の形態の光電変換素子の製造方法において、第１の導電型は、ｐ型であってもよく、撥液層は、ｎ型半導体層であってもよい。ｎ型半導体層である撥液層は、ｐ型を有する第１の非晶質半導体層よりも、その表面にエッチングペーストが濡れ広がりにくい。言い換えると、ｎ型半導体層である撥液層の表面とエッチングペーストとの接触角は、ｐ型を有する第１の非晶質半導体層の表面とエッチングペーストとの接触角よりも大きい。エッチングペーストが設計の範囲を超えて撥液層上に濡れ広がることが抑制され得る。ここで開示された実施の形態の光電変換素子の製造方法によれば、ｐ型を有する第１の非晶質半導体層が精度よくパターニングされ得る。

　（１３）ここで開示された実施の形態の光電変換素子の製造方法において、撥液層は、ｉ型半導体層であってもよい。ｉ型半導体層である撥液層は、第１の導電型を有する第１の非晶質半導体層よりも、その表面にエッチングペーストが濡れ広がりにくい。言い換えると、ｉ型半導体層である撥液層の表面とエッチングペーストとの接触角は、第１の導電型を有する第１の非晶質半導体層の表面とエッチングペーストとの接触角よりも大きい。エッチングペーストが設計の範囲を超えて撥液層上に濡れ広がることが抑制され得る。ここで開示された実施の形態の光電変換素子の製造方法によれば、第１の導電型を有する第１の非晶質半導体層が精度よくパターニングされ得る。

　（１４）ここで開示された実施の形態の光電変換素子の製造方法において、撥液層は、窒化シリコン層であってもよい。窒化シリコン層である撥液層は、第１の導電型を有する第１の非晶質半導体層よりも、その表面にエッチングペーストが濡れ広がりにくい。言い換えると、窒化シリコン層である撥液層の表面とエッチングペーストとの接触角は、第１の導電型を有する第１の非晶質半導体層の表面とエッチングペーストとの接触角よりも大きい。エッチングペーストが設計の範囲を超えて撥液層上に濡れ広がることが抑制され得る。ここで開示された実施の形態の光電変換素子の製造方法によれば、第１の導電型を有する第１の非晶質半導体層が精度よくパターニングされ得る。

　（１５）ここで開示された実施の形態の光電変換素子の製造方法において、第１の非晶質半導体層上に撥液層を形成することは、第１の非晶質半導体層の表面を撥液処理することを含んでもよい。第１の非晶質半導体層の表面を撥液処理することによって形成された撥液層は、撥液処理されていない第１の非晶質半導体層よりも、その表面にエッチングペーストが濡れ広がりにくい。言い換えると、第１の非晶質半導体層の表面を撥液処理することによって形成された撥液層の表面とエッチングペーストとの接触角は、撥液処理されていない第１の非晶質半導体層の表面とエッチングペーストとの接触角よりも大きい。エッチングペーストが設計の範囲を超えて撥液層上に濡れ広がることが抑制され得る。ここで開示された実施の形態の光電変換素子の製造方法によれば、第１の導電型を有する第１の非晶質半導体層が精度よくパターニングされ得る。

　（１６）ここで開示された実施の形態の光電変換素子の製造方法において、第１の非晶質半導体層の表面を撥液処理することは、第１の非晶質半導体層の表面をシリル化剤に曝すことを含んでもよい。第１の非晶質半導体層の表面をシリル化剤に曝すことによって形成された撥液層は、シリル化剤に曝されていない第１の非晶質半導体層よりも、その表面にエッチングペーストが濡れ広がりにくい。言い換えると、第１の非晶質半導体層の表面をシリル化剤に曝すことによって形成された撥液層の表面とエッチングペーストとの接触角は、シリル化剤に曝されていない第１の非晶質半導体層の表面とエッチングペーストとの接触角よりも大きい。エッチングペーストが設計の範囲を超えて撥液層上に濡れ広がることが抑制され得る。ここで開示された実施の形態の光電変換素子の製造方法によれば、第１の導電型を有する第１の非晶質半導体層が精度よくパターニングされ得る。

　（１７）ここで開示された実施の形態の光電変換素子の製造方法において、シリル化剤は、ヘキサメチルジシラザン（ＨＭＤＳ）を含んでもよい。第１の非晶質半導体層の表面をヘキサメチルジシラザンに曝すことによって形成された撥液層は、ヘキサメチルジシラザンに曝されていない第１の非晶質半導体層よりも、その表面にエッチングペーストが濡れ広がりにくい。言い換えると、第１の非晶質半導体層の表面をヘキサメチルジシラザンに曝すことによって形成された撥液層の表面とエッチングペーストとの接触角は、ヘキサメチルジシラザンに曝されていない第１の非晶質半導体層の表面とエッチングペーストとの接触角よりも大きい。エッチングペーストが設計の範囲を超えて撥液層上に濡れ広がることが抑制され得る。ここで開示された実施の形態の光電変換素子の製造方法によれば、第１の導電型を有する第１の非晶質半導体層が精度よくパターニングされ得る。

　（１８）ここで開示された実施の形態の光電変換素子の製造方法において、撥液層の表面とエッチングペーストとの間の接触角は、４５°以上１３５°以下であってもよい。撥液層の表面とエッチングペーストとの間の接触角は４５°以上であるため、エッチングペーストが設計の範囲を超えて撥液層上に濡れ広がることが抑制され得る。撥液層の表面とエッチングペーストとの間の接触角は１３５°以下であるため、撥液層の表面に塗布されたエッチングペーストが大きく後退して、エッチングペーストによって除去される第１の非晶質半導体層が過度に小さくなることが抑制され得る。ここで開示された実施の形態の光電変換素子の製造方法によれば、第１の導電型を有する第１の非晶質半導体層が精度よくパターニングされ得る。

　（１９）ここで開示された実施の形態の光電変換素子の製造方法において、エッチングペーストは、リン酸を含んでもよい。リン酸は、常温及び加熱処理の加熱温度においても、気化しにくい。エッチングペーストが形成された部分以外の撥液層及び第１の非晶質半導体層がエッチングされることが抑制され得る。ここで開示された実施の形態の光電変換素子の製造方法によれば、リン酸を含むエッチングペーストを用いることによって、高いアスペクト比で、撥液層及び第１の非晶質半導体層がエッチングされ得て、第１の導電型を有する第１の非晶質半導体層が精度よくパターニングされ得る。また、リン酸は気化しにくいため、撥液層及び第１の非晶質半導体層をエッチングするために加熱装置が用いられる場合には、この加熱装置がリン酸を含むエッチングペーストによって腐食されることが抑制され得る。

　（２０）ここで開示された実施の形態の光電変換素子の製造方法は、半導体基板と第１の非晶質半導体層との間に第１のｉ型非晶質半導体層を形成することをさらに備えてもよい。第１のｉ型非晶質半導体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアが半導体基板の第２の表面において再結合することを低減することができる。ここで開示された実施の形態の光電変換素子の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子が製造され得る。

　（２１）ここで開示された実施の形態の光電変換素子の製造方法は、半導体基板と第２の非晶質半導体層との間に第２のｉ型非晶質半導体層を形成することをさらに備えてもよい。第２のｉ型非晶質半導体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアが半導体基板の第２の表面において再結合することを低減することができる。ここで開示された実施の形態の光電変換素子の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子が製造され得る。また、第１の非晶質半導体層と第２の非晶質半導体層とは、第２のｉ型非晶質半導体層によって分離されている。第１の非晶質半導体層は第２の非晶質半導体層に接触していない。そのため、ここで開示された実施の形態の光電変換素子の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子が製造され得る。

　（２２）ここで開示された実施の形態の光電変換素子の製造方法は、半導体基板の第１の表面に、第１の表面における光反射率を低下させる凹凸構造を形成することをさらに備えてもよい。光の入射面である半導体基板の第１の表面上に凹凸構造を設けることによって、より多くの光が光電変換素子内に入射され得る。ここで開示された実施の形態の光電変換素子の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子が製造され得る。

　今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。例えば、実施の形態１から実施の形態４の第１の変形例では、半導体基板１１、第１の非晶質半導体層１３、第２の非晶質半導体層１５として、それぞれ、ｎ型半導体基板、ｎ型非晶質半導体層、ｐ型非晶質半導体層が用いられてもよい。実施の形態１から実施の形態４の第２の変形例では、半導体基板１１、第１の非晶質半導体層１３、第２の非晶質半導体層１５として、それぞれ、ｐ型半導体基板、ｐ型非晶質半導体層、ｎ型非晶質半導体層が用いられてもよい。実施の形態１から実施の形態４の第３の変形例では、半導体基板１１、第１の非晶質半導体層１３、第２の非晶質半導体層１５として、それぞれ、ｐ型半導体基板、ｎ型非晶質半導体層、ｐ型非晶質半導体層が用いられてもよい。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

　１，１ａ，１ｂ，１ｃ　光電変換素子、１１　半導体基板、１１ａ　第１の表面、１１ｂ　第２の表面、１２　第１のｉ型非晶質半導体層、１３　第１の非晶質半導体層、１４　第２のｉ型非晶質半導体層、１５　第２の非晶質半導体層、１６，１６ａ，１６ｂ　撥液層、１７　第１の電極、１８　第２の電極、１９　縁部領域、２１　エッチングペースト、２３　エッチングマスク。

Claims

　第１の表面と前記第１の表面と反対側の第２の表面とを有する半導体基板と、
　前記第２の表面上に設けられるとともに、第１の導電型を有する第１の非晶質半導体層と、
　前記第２の表面上に設けられるとともに、前記第１の導電型とは異なる第２の導電型を有する第２の非晶質半導体層とを備え、前記第１の非晶質半導体層の縁部上に前記第２の非晶質半導体層の縁部が位置し、さらに、
　前記第１の非晶質半導体層の前記縁部と前記第２の非晶質半導体層の前記縁部との間に設けられる撥液層を備え、前記撥液層は、前記第１の非晶質半導体層の前記縁部と前記第２の非晶質半導体層の前記縁部との間を除く前記第１の非晶質半導体層と前記第２の非晶質半導体層との間に設けられず、さらに、
　前記第２の表面上に設けられるとともに、前記第１の非晶質半導体層と電気的に接続される第１の電極と、
　前記第２の表面上に設けられるとともに、前記第２の非晶質半導体層と電気的に接続される第２の電極とを備える、光電変換素子。
　第１の表面と前記第１の表面と反対側の第２の表面とを有する半導体基板と、
　前記第２の表面上に設けられるとともに、ｐ型の第１の非晶質半導体層と、
　前記第２の表面上に設けられるとともに、ｎ型の第２の非晶質半導体層とを備え、前記第１の非晶質半導体層の縁部上に前記第２の非晶質半導体層の縁部が位置し、さらに、
　前記第１の非晶質半導体層の前記縁部と前記第２の非晶質半導体層の前記縁部との間に設けられるｎ型半導体層を備え、前記ｎ型半導体層は、前記第１の非晶質半導体層の前記縁部と前記第２の非晶質半導体層の前記縁部との間を除く前記第１の非晶質半導体層と前記第２の非晶質半導体層との間に設けられず、さらに、
　前記第２の表面上に設けられるとともに、前記第１の非晶質半導体層と電気的に接続される第１の電極と、
　前記第２の表面上に設けられるとともに、前記第２の非晶質半導体層と電気的に接続される第２の電極とを備える、光電変換素子。
　第１の表面と前記第１の表面と反対側の第２の表面とを有する半導体基板と、
　前記第２の表面上に設けられるとともに、第１の導電型を有する第１の非晶質半導体層と、
　前記第２の表面上に設けられるとともに、前記第１の導電型とは異なる第２の導電型を有する第２の非晶質半導体層とを備え、前記第１の非晶質半導体層の縁部上に前記第２の非晶質半導体層の縁部が位置し、さらに、
　前記第１の非晶質半導体層の前記縁部と前記第２の非晶質半導体層の前記縁部との間に設けられるｉ型半導体層を備え、前記ｉ型半導体層は、前記第１の非晶質半導体層の前記縁部と前記第２の非晶質半導体層の前記縁部との間を除く前記第１の非晶質半導体層と前記第２の非晶質半導体層との間に設けられず、さらに、
　前記第２の表面上に設けられるとともに、前記第１の非晶質半導体層と電気的に接続される第１の電極と、
　前記第２の表面上に設けられるとともに、前記第２の非晶質半導体層と電気的に接続される第２の電極とを備える、光電変換素子。
　第１の表面と前記第１の表面と反対側の第２の表面とを有する半導体基板と、
　前記第２の表面上に設けられるとともに、第１の導電型を有する第１の非晶質半導体層と、
　前記第２の表面上に設けられるとともに、前記第１の導電型とは異なる第２の導電型を有する第２の非晶質半導体層とを備え、前記第１の非晶質半導体層の縁部上に前記第２の非晶質半導体層の縁部が位置し、さらに、
　前記第１の非晶質半導体層の前記縁部と前記第２の非晶質半導体層の前記縁部との間に設けられる窒化シリコン層を備え、前記窒化シリコン層は、前記第１の非晶質半導体層の前記縁部と前記第２の非晶質半導体層の前記縁部との間を除く前記第１の非晶質半導体層と前記第２の非晶質半導体層との間に設けられず、さらに、
　前記第２の表面上に設けられるとともに、前記第１の非晶質半導体層上と電気的に接続される第１の電極と、
　前記第２の表面上に設けられるとともに、前記第２の非晶質半導体層上と電気的に接続される第２の電極とを備える、光電変換素子。
　前記半導体基板と前記第１の非晶質半導体層との間に第１のｉ型非晶質半導体層をさらに備える、請求項１から請求項４のいずれか一項に記載の光電変換素子。
　前記半導体基板と前記第２の非晶質半導体層との間に第２のｉ型非晶質半導体層をさらに備える、請求項１から請求項５のいずれか一項に記載の光電変換素子。
　前記半導体基板の前記第１の表面に、前記第１の表面における光反射率を低下させる凹凸構造が設けられる、請求項１から請求項６のいずれか一項に記載の光電変換素子。
　第１の表面と前記第１の表面と反対側の第２の表面とを有する半導体基板を用意することと、
　前記半導体基板の前記第２の表面上に、第１の導電型を有する第１の非晶質半導体層を形成することと、
　前記第１の非晶質半導体層上に、撥液層を形成することと、
　前記撥液層上に、エッチングペーストを形成することと、
　前記エッチングペーストを用いて、前記撥液層及び前記第１の非晶質半導体層の一部を除去することと、
　前記第１の非晶質半導体層上と、前記第１の非晶質半導体層が除去された前記半導体基板の前記第２の表面上とに、前記第１の導電型とは異なる第２の導電型を有する第２の非晶質半導体層を形成することと、
　前記第２の非晶質半導体層の一部を除去することと、
　前記撥液層の一部を除去することと、
　前記第２の表面上に、前記第１の非晶質半導体層と電気的に接続される第１の電極を設けることと、
　前記第２の表面上に、前記第２の非晶質半導体層と電気的に接続される第２の電極を設けることとを備える、光電変換素子の製造方法。