WO2016199475A1

WO2016199475A1 - 低雑音増幅器および電子機器

Info

Publication number: WO2016199475A1
Application number: PCT/JP2016/059650
Authority: WO
Inventors: 仁章有海
Original assignee: 株式会社村田製作所
Priority date: 2015-06-11
Filing date: 2016-03-25
Publication date: 2016-12-15
Also published as: US10361663B2; US20180102745A1

Abstract

　入力信号に含まれるノイズを効果的に抑制することができる低雑音増幅器を提供する。本発明の一実施形態に係る低雑音増幅器（１）は、アンテナからの所定の周波数帯の受信信号を増幅する。低雑音増幅器（１）は、入力端子（Ｔｉｎ）と、出力端子（Ｔｏｕｔ）と、電界効果トランジスタ（１１）と、分岐回路（８１）とを備える。分岐回路（８１）は、入力端子（Ｔｉｎ）または出力端子（Ｔｏｕｔ）と、電界効果トランジスタ（１１）と、を結ぶ回路から分岐されている。分岐回路（８１）は、弾性波共振子（３１）と接続される。

Description

低雑音増幅器および電子機器

　本発明は、低雑音増幅器およびそれを備える電子機器に関する。

　低雑音増幅器は、通信装置においてアンテナからの所定の周波数帯の受信信号を増幅する。低雑音増幅器においては、入力される受信信号が微弱である場合が多い。したがって、低雑音増幅器の利得は大きく設定される。ノイズが低雑音増幅器の入力信号に含まれると当該ノイズが大きく増幅されてしまう。そのため、当該入力信号に含まれるノイズをできるだけ抑制する必要がある。

　特開平１１－２３４０６３号公報（特許文献１）は、インダクタンス素子とコンデンサとで構成され、所定の周波数帯に含まれる使用周波数で共振するＬＣ共振回路を備える低雑音増幅器を開示する。このような構成により、高い周波数で生じていた負性抵抗が減衰され、増幅器としての安定性が良好となる。

特開平１１－２３４０６３号公報

　ＬＣ共振回路はＱ値が低く、半値幅が広いという特性を有する。したがって、ＬＣ共振回路の通過帯域は広い。このため、低雑音増幅器に対する入力信号に含まれるノイズを効果的に抑制することができない可能性がある。

　本発明の目的は、低雑音増幅器に対する入力信号に含まれるノイズを効果的に抑制することができる低雑音増幅器を提供することである。

　本発明の一実施形態に係る低雑音増幅器は、アンテナからの所定の周波数帯の受信信号を増幅するための低雑音増幅器である。低雑音増幅器は、入力端子と、出力端子と、電界効果トランジスタと、分岐回路とを備える。分岐回路は、入力端子または出力端子と、電界効果トランジスタと、を結ぶ回路から分岐されている。分岐回路は、弾性波共振子と接続される。

　「接続」とは、直接接続されている場合、および他の素子を介して接続されている場合の両方を含む。

　好ましくは、弾性波共振子は、デュプレクサの外部にある。
　好ましくは、低雑音増幅器は、第１の整合用線路と、第２の整合用線路とを、さらに備える。電界効果トランジスタは、ゲート端子とソース端子とを含む。第１の整合用線路は、ゲート端子および分岐回路に接続される。第２の整合用線路は、一方端がソース端子に接続され、他方端が接地される。第１の整合用線路と第２の整合用線路との長さの合計が、送信信号の位相または妨害波の位相の絶対値５０度に相当する長さ以下、または、５０／３６０λ以下である。

　「妨害波」としては、たとえば送信信号の高調波、受信周波数帯に相互変調波を生成する周波数の異なる複数の送信信号、あるいは送信信号との相互変調波が受信周波数帯となる信号を挙げることができる。

　好ましくは、低雑音増幅器は、第１の整合用線路と、第２の整合用線路とを、さらに備える。電界効果トランジスタは、ドレイン端子とソース端子とを含む。第１の整合用線路は、ドレイン端子および分岐回路に接続される。第２の整合用線路は、一方端がソース端子に接続され、他方端が接地される。第１の整合用線路と第２の整合用線路との長さの合計が、送信信号の位相または妨害波の位相の絶対値５０度に相当する長さ以下、または、５０／３６０λ以下である。

　好ましくは、低雑音増幅器は、ＣＭＯＳ回路とともにシリコン基板上に形成されている。

　「シリコン基板」としては、たとえばバルクシリコン基板、或いは絶縁膜を含むＳＯＩ（Silicon　on　Insulator）基板を挙げることができる。

　好ましくは、分岐回路は、弾性波共振子と直列に接続された第１の可変容量素子をさらに備える。

　「可変容量素子」としては、たとえばＤＴＣ（Digitally　Tunable　Capacitors）を挙げることができる。

　好ましくは、分岐回路は、第１の可変容量素子と並列に接続された第２の可変容量素子をさらに備える。

　好ましくは、弾性波共振子は、支持基板と、高音速膜と、低音速膜と、圧電膜と、ＩＤＴ（Interdigital　Transducer）電極とを含む。高音速膜は、支持基板上に積層されている。低音速膜は、高音速膜上に積層されている。圧電膜は、低音速膜上に積層されている。ＩＤＴ電極は、圧電膜上に形成されている。高音速膜を伝搬するバルク波の音速は、圧電膜を伝搬する表面弾性波の音速よりも高い。低音速膜を伝搬するバルク波の音速は、圧電膜を伝搬するバルク波の音速よりも低い。

　本発明の一実施形態に係る電子機器は、デュプレクサと、弾性波共振子と、上記した低雑音増幅器とを備える。弾性波共振子は、デュプレクサを通過した信号をフィルタする。低雑音増幅器は、弾性波共振子と接続されている。

　本発明に係る低雑音増幅器によれば、入力信号におけるノイズを効果的に抑制することができる。

第１の実施の形態に従う低雑音増幅器を備える電子機器の機能を説明するための機能ブロック図である。図１の低雑音増幅器の構成を説明するための回路図である。図２の弾性波共振子の構造を模式的に示す断面図である。入力信号の周波数を変化させた場合の（ａ）低雑音増幅器のＳパラメータＳ１１および（ｂ）低雑音増幅器のＹパラメータＹ１１の変化をシミュレーションした結果を示す図である。図２の整合用線路を通過することによる送信信号の位相シフトと、図２の低雑音増幅器の３次相互変調歪み（ＩＭ３）および３次相互変調歪みの傾きの関係をシミュレーションした結果とを併せて示す図である。送信信号と妨害波について、図２の整合用線路を通過することによる位相シフトと図２の低雑音増幅器の３次相互変調歪み（ＩＭ３）との関係を、それぞれシミュレーションした結果を併せて示した図である。第１の実施の形態の変形例１に従う低雑音増幅器の構成を説明するための回路図である。第１の実施の形態の変形例２に従う低雑音増幅器の構成を説明するための回路図である。第１の実施の形態の変形例３に従う低雑音増幅器の構成を説明するための回路図である。第２の実施の形態に従う低雑音増幅器の構成を説明するための回路図である。図１０の整合用線路を通過することによる位相シフトと図１０の低雑音増幅器の３次相互変調歪み（ＩＭ３）との関係を、送信信号と妨害波についてそれぞれシミュレーションした結果を併せて示した図である。第３の実施の形態に従う低雑音増幅器の構成を説明するための回路図である。第４の実施の形態に従う低雑音増幅器の構成を説明するための回路図である。

　［第１の実施の形態］
　以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

　図１は、第１の実施の形態に従う低雑音増幅器１を備える電子機器１００の機能を説明するための機能ブロック図である。電子機器１００は無線による通信を行なう機器である。電子機器１００には、たとえばスマートフォンが含まれる。図１を参照して、電子機器１００は、低雑音増幅器（ＬＮＡ：Low　Noise　Amplifier）１と、弾性波共振子３１と、デュプレクサ５と、アンテナ６と、制御部７と、電力増幅器（ＰＡ：Power　Amplifier）８とを備える。

　制御部７は、電子機器１００を統合的に制御する。制御部７は、送信時には送信信号を電力増幅器８に出力し、受信時には低雑音増幅器１から受信信号を受ける。制御部７は、図示はしないが、ＣＭＯＳ回路、ＣＰＵ（Central　Processing　Unit）および記憶素子を含む。記憶素子は、たとえばＳＲＡＭ（Static　Random　Access　Memory）またはＤＲＡＭ（Dynamic　Random　Access　Memory）である。

　アンテナ６は、送信信号の送信と受信信号の受信とを行なうように構成されている。デュプレクサ５は、送信時にはアンテナ６と電力増幅器８とを接続し、受信時にはアンテナ６と低雑音増幅器１とを接続する。デュプレクサ５はアンテナスイッチ、ダイプレクサ、またはサーキュレータであってもよい。なお、アンテナ６に送信アンテナと受信アンテナの２つの機能を持たせるのではなく、アンテナ６を２つに分けて、それぞれを、送信アンテナと、受信アンテナにしてもよい。

　電力増幅器８は、制御部７からの送信信号を増幅してアンテナ６へ出力する。低雑音増幅器１は、アンテナ６から受けた受信信号を増幅して制御部７へ出力する。

　アンテナ６から低雑音増幅器１に入力される受信信号は微弱である場合が多い。一般に低雑音増幅器の利得は大きく設定される。これにより、Ｓ／Ｎ比を高めることができる。しかし、ノイズが入力信号に含まれると当該ノイズが大きく増幅されてしまい、Ｓ／Ｎ比を高めることが難しくなる。

　低雑音増幅器１に入力されるノイズとしては、たとえば送信側の回路から受信側の回路に回り込んできた送信信号、送信信号の高調波、受信周波数帯に相互変調波を生成する周波数の異なる複数の送信信号、あるいは送信信号との相互変調波が受信周波数帯となる信号を挙げることができる。

　第１の実施の形態に従う電子機器１００においては、弾性波共振子を用いて、低雑音増幅器１に対する入力信号に含まれるノイズを抑制する。弾性波共振子は、ＬＣ共振回路に比べて、共振する周波数帯が狭い。すなわち、ＬＣ共振回路に比べて、通過帯域を狭くすることができる。そのため、弾性波共振子が共振する周波数帯を、増幅したい受信信号の周波数帯に含めることにより、低雑音増幅器１に対する入力信号に含まれるノイズを効果的に抑制することができる。

　なお、図１に示すように、弾性波共振子３１は、デュプレクサ５の外部にある。この理由は、以下の通りである。デュプレクサ５の中にある受信フィルタは、通常５０Ω系で設計されているので、電力を減衰させる。一方、低雑音増幅器１は、電圧で歪む。

　したがって、デュプレクサ５の中にある受信フィルタで、送信信号等のノイズの電力を減衰させたとしても、送信信号等のノイズの電圧部分を減衰しきれない場合がある。そのため、デュプレクサ５の外部に弾性波共振子３１を置くことで、低雑音増幅器１に入力される送信信号等のノイズの電圧部分を減衰させることができるようになるので、より一層、低雑音増幅器１に対する入力信号に含まれるノイズを効果的に抑制することができる。

　図２は、図１の低雑音増幅器１の構成を説明するための回路図である。図２を参照して、低雑音増幅器１は、電界効果トランジスタ（ＦＥＴ：Field　Effect　Transistor）１１と、整合用線路２１，２２，２３，２４，２６と、インピーダンス要素６０と、分岐回路８１とを備える。

　電界効果トランジスタ１１と、整合用線路２１，２２，２３，２４，２６と、インピーダンス要素６０と、分岐回路８１とは、ＣＭＯＳ回路３００と共にシリコン基板７０上に形成されている。シリコン基板７０は、低雑音増幅器１が形成される半導体基板の１つの実施形態である。ＣＭＯＳ回路３００は、たとえば図１に示した制御部７の一部または全体を構成する。ＣＭＯＳ回路３００は、送信信号および受信信号の変復調処理、送信信号および受信信号の符号化・復号化処理、並びに低雑音増幅器１および電力増幅器８等の制御を行なっている。

　低雑音増幅器１は、ＣＭＯＳ回路３００と共にＲＦＩＣ（Radio　Frequency　Integrated　Circuit）２００を形成している。低雑音増幅器１は、シリコン基板７０上に形成されることによりＣＭＯＳ回路３００と一体的に形成することができる。そのため、これによりＲＦＩＣ２００を小型化することができる。さらにＲＦＩＣ２００の製造コストの低減を図ることができる。

　電界効果トランジスタ１１は、ゲート端子Ｇと、ソース端子Ｓと、ドレイン端子Ｄとを含む。整合用線路２１の一方の端部はゲート端子Ｇと接続されている。整合用線路２１の他方の端部は分岐回路８１（整合用線路２４の一方の端部）と接続されている。整合用線路２４の他方の端部は入力端子Ｔｉｎと接続されている。入力端子Ｔｉｎは、デュプレクサ５と接続されている。

　分岐回路８１は、整合用線路２５と、ＤＴＣ４１，４２と、シャント端子５１とを含む。分岐回路８１は、電界効果トランジスタ１１と入力端子Ｔｉｎとを結ぶ回路から分岐された回路である。分岐回路８１は、整合用線路２１および整合用線路２４を結ぶ線路上にある点とシャント端子５１とを結ぶ回路であり、シャント端子５１を含んでいる。

　整合用線路２５の一方の端部は、整合用線路２１と整合用線路２４とを結ぶ線路の途中に接続されている。

　ＤＴＣ４１は整合用線路２５とシャント端子５１との間に配置されている。ＤＴＣ４２の一方の端部は、整合用線路２５に接続されている線路の途中に接続されている。ＤＴＣ４２は、ＤＴＣ４１と並列に接続されている。ＤＴＣ４２の他方の端部は接地されている。

　シャント端子５１には、低雑音増幅器１の外部から弾性波共振子３１の一方の端部が接続されている。弾性波共振子３１の他方の端部は接地されている。弾性波共振子３１と分岐回路８１とはシャント端子５１を介して直列に接続されている。

　ＤＴＣ４１は弾性波共振子３１の共振周波数を変化させる。これにより低雑音増幅器１の入力信号において抑制される信号の周波数を変化させることができる。ＤＴＣ４２は弾性波共振子３１の***振周波数を変化させる。これにより低雑音増幅器１を通過させる信号の周波数を変化させることができる。ＤＴＣ４１，４２は、低雑音増幅器１の内部に形成される。したがって、配線での損失を低減することができる。以下で説明する変形例および実施の形態においても同様に、ＤＴＣをＲＦＩＣの内部に形成することにより、配線での損失を低減することができる。

　インピーダンス要素６０の一方の端部は、電界効果トランジスタ１１のドレイン端子Ｄと接続されている。インピーダンス要素６０の他方の端部は、ドレイン側電源Ｖｄｄと接続されている。整合用線路２２の一方の端部は、ドレイン端子Ｄとインピーダンス要素６０とを結ぶ線路の途中に接続されている。整合用線路２２の他方の端部は、整合用線路２６の一方の端部と接続されている。整合用線路２６の他方の端部は出力端子Ｔｏｕｔに接続されている。出力端子Ｔｏｕｔは、制御部７に接続されている。

　整合用線路２３の一方の端部は、電界効果トランジスタ１１のソース端子Ｓに接続されている。整合用線路２３の他方の端部は接地されている。

　なお、整合用線路２３の他方の端部が接地されている上記接地部分は、低雑音増幅器１の内部にあってもよいし、低雑音増幅器１の外部にあってもよいが、第１の実施の形態のように低雑音増幅器１の内部にあった方が好ましい。上記接地部分が低雑音増幅器１の外部にある場合、実装基板の接地配線の距離が実装基板毎に異なるため、実装基板によって低雑音増幅器１の特性が変わってしまう可能性があるためである。低雑音増幅器１の内部にある方が、実装基板による影響を受けにくく、低雑音増幅器１の特性が安定する。

　図３は、図２の弾性波共振子３１の構造を模式的に示す構造図である。図３を参照して、弾性波共振子３１は、支持基板３１５と、支持基板３１５上に積層された高音速膜３１４と、高音速膜３１４上に積層された低音速膜３１３と、低音速膜３１３上に積層された圧電膜３１２と、圧電膜３１２上に形成されたＩＤＴ電極３１１とを含む。高音速膜３１４を伝搬するバルク波の音速は、圧電膜３１２を伝搬する表面弾性波の音速よりも高い。低音速膜３１３を伝搬するバルク波の音速は、圧電膜３１２を伝搬するバルク波の音速よりも低い。弾性波共振子３１は、上記した構造をもつＳＡＷ（Surface　Acoustic　Wave）共振子である。このような構造により、弾性波共振子３１のＱ値を高くすることができる。その結果、ＤＴＣ４１，４２によりそれぞれ変化させることのできる共振周波数および***振周波数の範囲を広くすることができる。

　図４は、入力信号の周波数を変化させた場合の（ａ）低雑音増幅器１のＳパラメータＳ１１および（ｂ）低雑音増幅器１のＹパラメータＹ１１の変化をシミュレーションした結果を示す図である。図４においては、整合用線路２１，２３の長さの合計がＤ１，Ｄ２，Ｄ３，Ｄ４（Ｄ１＜Ｄ２＜Ｄ３＜Ｄ４）の場合のＳパラメータＳ１１およびＹパラメータＹ１１の変化をそれぞれ示している。

　図４（ａ）を参照して、整合用線路２１，２３の長さの合計がＤ１からＤ４へと変化するに従って、ＳパラメータＳ１１がスミスチャート上で描く曲線は、抵抗およびリアクタンスが増加する方向に回転する。これは、低雑音増幅器１のインピーダンスが増加することを意味する。

　図４（ｂ）を参照して、整合用線路２１，２３の長さの合計が長くなるほど、ＹパラメータＹ１１のピーク値が下がる。このことも図４（ａ）と同様に低雑音増幅器１のインピーダンスが増加することを意味する。

　低雑音増幅器１のインピーダンスが増加すると、入力電圧が増加するので、その結果、増幅された出力信号が歪みやすくなる。

　第１の実施の形態においては、整合用線路２１，２３の長さの合計が「所定の長さ」よりも小さい。具体的には、「所定の長さ」は送信信号の位相または妨害波の位相の絶対値５０度に相当する長さである。このことは、以下で説明する第１の実施の形態の変形例１～３においても同様である。

　図５は、図２の整合用線路２１，２３を通過することによる送信信号の位相シフトと、図２の低雑音増幅器１の３次相互変調歪み（ＩＭ３）および３次相互変調歪みの傾きの関係をシミュレーションした結果とを併せて示す図である。図５において、曲線Ｃ１は位相シフトに対するＩＭ３の変化を示し、曲線Ｃ２は位相シフトに対するＩＭ３の傾きの変化を示す。図５を参照して、送信信号の位相シフトの絶対値が５０度を超えると、曲線Ｃ１の傾きが急激に増加していることがわかる。これは、送信信号の位相シフトの絶対値が５０度を超えるとＩＭ３が急激に増加していくことを意味する。したがって、整合用線路２１，２３の長さの合計が送信信号の位相の絶対値５０度に相当する長さよりも小さくすることにより、低雑音増幅器１はＩＭ３を抑制することができる。

　図６は、送信信号と妨害波について、図２の整合用線路２１，２３を通過することによる位相シフトと図２の低雑音増幅器１の３次相互変調歪み（ＩＭ３）との関係を、それぞれシミュレーションした結果を併せて示した図である。図６を参照して、妨害波についての位相シフトとＩＭ３との関係は、送信信号と同様の傾向を示していることがわかる。したがって、妨害波についても送信信号と同様に、整合用線路２１，２３の長さの合計が送信信号の位相の絶対値５０度に相当する長さよりも小さくすることにより、低雑音増幅器１はＩＭ３を抑制することができる。

　以上から、第１の実施の形態に従う低雑音増幅器１は、弾性波共振子３１を備えることにより、入力信号に含まれるノイズを効果的に抑制することができる。

　第１の実施の形態に従う低雑音増幅器１は、２つのＤＴＣ４１，４２を備える。低雑音増幅器１は、ＤＴＣ４１，４２のいずれか１つのみを備える構成でもよく、ＤＴＣ４１，４２のいずれも備えない構成であってもよい。ＤＴＣは低雑音増幅器の必須の構成要素ではない。このことは、以下で説明する変形例および実施の形態においても同様である。

　［第１の実施の形態の変形例１］
　第１の実施の形態に従う低雑音増幅器１は、低雑音増幅器１の外部に配置された１つの弾性波共振子３１と接続されている。本発明の実施の形態に従う低雑音増幅器が接続される弾性波共振子の数は２つ以上であってもよい。

　図７は、第１の実施の形態の変形例１に従う低雑音増幅器１Ａの構成を説明するための回路図である。図７を参照して、低雑音増幅器１Ａは、低雑音増幅器１の構成に加えて、さらにシャント端子５２、およびＤＴＣ４３を備える。また、低雑音増幅器１Ａは、低雑音増幅器１Ａの外部に配置された弾性波共振子３２と接続されている。これら以外の点については第１の実施の形態と同様であるため説明を繰り返さない。

　弾性波共振子３２の一方の端部は入力端子Ｔｉｎに接続され、他方の端部はシャント端子５２に接続されている。整合用線路２４の一方の端部はシャント端子５２に接続されている。ＤＴＣ４３は整合用線路２１と整合用線路２４との間に配置されて弾性波共振子３２と直列に接続されている。ＤＴＣ４３は、弾性波共振子３２の共振周波数を変化させる。これにより低雑音増幅器１Ａの入力信号において抑制される信号の周波数を変化させることができる。

　第１の実施の形態の変形例１に従う低雑音増幅器１Ａは、弾性波共振子３１，３２を備えることにより、第１の実施の形態と同様に入力信号に含まれるノイズを効果的に抑制することができる。

　［第１の実施の形態の変形例２］
　第１の実施の形態の変形例１においては、第２の弾性波共振子３２が入力端子Ｔｉｎと整合用線路２４との間に配置される。第２の弾性波共振子の配置は、第１の実施の形態の変形例１における配置に限られるものではない。

　図８は、第１の実施の形態の変形例２に従う低雑音増幅器１Ｂの構成を説明するための回路図である。図８を参照して、低雑音増幅器１Ｂは、低雑音増幅器１の構成に加えて、さらにシャント端子５３，５４、およびＤＴＣ４３，４４を備える。また、低雑音増幅器１Ｂは、低雑音増幅器１Ｂの外部に配置された弾性波共振子３３と接続されている。これら以外の点については第１の実施の形態と同様であるため説明を繰り返さない。

　弾性波共振子３３の一方の端部はシャント端子５３に接続され、他方の端部はシャント端子５４に接続されている。シャント端子５３，５４は、整合用線路２１と整合用線路２４とを結ぶ線路の途中にそれぞれ接続されている。ＤＴＣ４４の一方の端部はシャント端子５３に接続され、他方の端部は整合用線路２１と整合用線路２４とを結ぶ線路の途中に接続されている。ＤＴＣ４３は整合用線路２１と整合用線路２４との間に配置されている。

　ＤＴＣ４４は弾性波共振子３３の共振周波数を変化させる。これにより低雑音増幅器１Ｂの入力信号において抑制される信号の周波数を変化させることができる。ＤＴＣ４３は弾性波共振子３３の***振周波数を変化させて低雑音増幅器１Ｂを通過させる信号の周波数を変化させることができる。

　第１の実施の形態の変形例２に従う低雑音増幅器１Ｂは、弾性波共振子３１，３３を備えることにより、第１の実施の形態と同様に入力信号に含まれるノイズを効果的に抑制することができる。

　［第１の実施の形態の変形例３］
　以下では、第２の弾性波共振子の配置が、第１の実施の形態の変形例１，２における配置とは異なる場合について説明する。

　図９は、第１の実施の形態の変形例３に従う低雑音増幅器１Ｃの構成を説明するための回路図である。図９を参照して、低雑音増幅器１Ｃは、低雑音増幅器１の構成に加えて、さらに分岐回路８２を備える。これら以外の点については第１の実施の形態と同様であるため説明を繰り返さない。

　分岐回路８２は、整合用線路２７と、ＤＴＣ４５，４６と、シャント端子５５とを含む。分岐回路８２は、電界効果トランジスタ１１と入力端子Ｔｉｎとを結ぶ回路に並列に接続された回路である。分岐回路８２は、整合用線路２１および整合用線路２４を結ぶ線路上にある点とシャント端子５５とを結ぶ回路である。

　整合用線路２７の一方の端部は、整合用線路２１と整合用線路２４とを結ぶ線路の途中に接続されている。ＤＴＣ４５は整合用線路２７とシャント端子５５との間に配置されている。ＤＴＣ４６の一方の端部は、整合用線路２７に接続されている線路の途中に接続されている。ＤＴＣ４６はＤＴＣ４５と並列に接続されている。ＤＴＣ４６の一方の端部は接地されている。

　シャント端子５５には、低雑音増幅器１Ｃの外部から弾性波共振子３４の一方の端部が接続されている。弾性波共振子３４の他方の端部は接地されている。弾性波共振子３４と分岐回路８２とはシャント端子５５を介して直列に接続されている。

　ＤＴＣ４５は弾性波共振子３４の共振周波数を変化させる。これにより低雑音増幅器１Ｃの入力信号において抑制される信号の周波数を変化させることができる。ＤＴＣ４６は弾性波共振子３４の***振周波数を変化させる。これにより低雑音増幅器１を通過させる信号の周波数を変化させることができる。

　第１の実施の形態の変形例３に従う低雑音増幅器１Ｃは、弾性波共振子３１，３４により、第１の実施の形態と同様に、入力信号に含まれるノイズを効果的に抑制することができる。

　［第２の実施の形態］
　第１の実施の形態においては、弾性波共振子が電界効果トランジスタのゲート側に設けられる。弾性波共振子が設けられるのは電界効果トランジスタ１１のゲート側に限られない。以下では、弾性波共振子が電界効果トランジスタ１１のドレイン側に設けられる場合について説明する。

　図１０は、第２の実施の形態に従う低雑音増幅器２の構成を説明するための回路図である。図１０を参照して、低雑音増幅器２は、低雑音増幅器１において電界効果トランジスタ１１のゲート側に配置されている分岐回路８１に替えて、電界効果トランジスタ１１のドレイン側に分岐回路８３を備える。これら以外の構成については第１の実施の形態と同様であるため説明を繰り返さない。

　分岐回路８３は、整合用線路２８、ＤＴＣ４７，４８、およびシャント端子５６を含む。分岐回路８３は、電界効果トランジスタ１１と出力端子Ｔｏｕｔとを結ぶ回路に並列に接続された回路である。分岐回路８３は、整合用線路２２および整合用線路２６を結ぶ線路上にある点とシャント端子５６とを結ぶ回路である。

　整合用線路２８の一方の端部は、整合用線路２２と整合用線路２６とを結ぶ線路の途中に接続されている。ＤＴＣ４７は整合用線路２８とシャント端子５６との間に配置されている。ＤＴＣ４８の一方の端部は、整合用線路２８に接続されている線路の途中に接続されている。ＤＴＣ４８はＤＴＣ４７と並列に接続されている。ＤＴＣ４８の一方の端部は接地されている。

　シャント端子５６には、低雑音増幅器２の外部から弾性波共振子３５の一方の端部が接続されている。弾性波共振子３５の他方の端部は接地されている。つまり、シャント端子５６は、弾性波共振子３５と接続するために使用される。

　また、弾性波共振子３５と分岐回路８３とはシャント端子５６を介して直列に接続されている。

　ＤＴＣ４７は弾性波共振子３５の共振周波数を変化させることにより低雑音増幅器２の入力信号において抑制される信号の周波数を変化させることができる。ＤＴＣ４８は弾性波共振子３５の***振周波数を変化させて低雑音増幅器２を通過させる信号の周波数を変化させることができる。

　図１１は、図１０の整合用線路２２，２３を通過することによる位相シフトと図１０の低雑音増幅器２の３次相互変調歪み（ＩＭ３）との関係を、送信信号と妨害波についてそれぞれシミュレーションした結果を併せて示した図である。図１１を参照して、送信信号と妨害波とは、位相シフトとＩＭ３との関係について同様の傾向を示している。位相シフトの絶対値が５０度以下の範囲におけるＩＭ３は、位相シフトの絶対値が５０度より大きい範囲のＩＭ３よりも小さくなる。

　第２の実施の形態に従う低雑音増幅器２においては、整合用線路２２，２３の長さの合計が送信信号の位相または妨害波の位相の絶対値５０度に相当する長さよりも小さい。このことにより、低雑音増幅器２はＩＭ３を抑制することができる。

　低雑音増幅器２は、電界効果トランジスタ１１のドレイン側に配置された弾性波共振子３５を含む。第２の実施の形態によれば、第１の実施の形態ほどではないが、入力信号に含まれるノイズを効果的に抑制することができる。

　さらに、弾性波共振子３５が電界効果トランジスタ１１のドレイン側に配置されていることにより、低雑音増幅器２は、第１の実施の形態と比べて雑音指数をより抑制することができる。

　［第３の実施の形態］
　第１の実施の形態および第２の実施の形態においては、弾性波共振子は電界効果トランジスタのゲート側またはドレイン側のいずれか一方に配置される。以下では、弾性波共振子が電界効果トランジスタのゲート側およびドレイン側の双方に配置される場合について説明する。

　図１２は、第３の実施の形態に従う低雑音増幅器３の構成を説明するための回路図である。低雑音増幅器３は、第１の実施の形態の構成のドレイン側に、第２の実施の形態の分岐回路８３を加えた構成である。各構成要素は、いずれも既に説明しているため、以降では説明を繰り返さない。

　第３の実施の形態に従う低雑音増幅器３においては、整合用線路２１，２３の長さの合計が送信信号の位相または妨害波の位相の絶対値５０度に相当する長さよりも小さい。加えて、整合用線路２２，２３の長さの合計は送信信号の位相または妨害波の位相の絶対値５０度に相当する長さよりも小さい。このことにより、低雑音増幅器２はＩＭ３を抑制することができる。

　第３の実施の形態に従う低雑音増幅器３は、入力信号に含まれるノイズの抑制と雑音指数の抑制とをバランスよく実現することができる。

　［第４の実施の形態］
　第１の実施の形態、第２の実施の形態、および第３の実施の形態に従う低雑音増幅器は、１つの電界効果トランジスタを備える。実施の形態に従う低雑音増幅器が備える電界効果トランジスタは２つ以上であっても構わない。以下では、電界効果トランジスタを２つ備える場合について説明する。

　第４の実施の形態が第３の実施の形態と異なるのは、第２の電界効果トランジスタ１２を備える点である。その他の点については第３の実施の形態と同様であるため説明を繰り返さない。

　図１３は、第４の実施の形態に従う低雑音増幅器４の構成を説明するための回路図である。図１３を参照して、電界効果トランジスタ１２は、ゲート端子Ｇと、ソース端子Ｓと、ドレイン端子Ｄとを含む。電界効果トランジスタ１２のドレイン端子Ｄはインピーダンス要素６０に接続されている。電界効果トランジスタ１２のソース端子Ｓは、電界効果トランジスタ１１のドレイン端子Ｄに接続されている。電界効果トランジスタ１１と電界効果トランジスタ１２とはカスコード段（インターステージ）を形成している。

　第４の実施の形態に従う低雑音増幅器４は、２つの電界効果トランジスタがカスコード段を形成している場合であっても、弾性波共振子３１，３５により第１～第３の実施の形態と同様の効果を得ることができる。３つ以上の電界効果トランジスタがカスコード段を形成している場合も同様である。

　複数の電界効果トランジスタがカスコード段を形成している場合であっても、弾性波共振子は電界効果トランジスタ１１のゲート側およびドレイン側の双方に配置されている必要はなく、電界効果トランジスタ１１のゲート側またはドレイン側のいずれか一方に配置されていれば足りる。

　第１～４の実施の形態に従う低雑音増幅器においては、「所定の長さ」として送信信号の位相または妨害波の位相の絶対値５０度に相当する長さを用いる。位相の絶対値は５０度に限定されるものではなく、たとえば、シミュレーション結果、あるいは実機実験の結果に基づいて適宜決定されることが望ましい。

　なお、送信信号の位相または妨害波の位相の絶対値５０度に相当する長さとは、λを送信信号または妨害波の信号の波長であると定義した場合に、送信信号の波長または妨害波の波長の３６０分の５０（０．１３９λ）となる。ただし、波長の割合は０．１３９に限定されるものではなく、たとえば、シミュレーション結果、あるいは実機実験の結果に基づいて適宜決定されることが望ましい。

　第１～４の実施の形態に従う低雑音増幅器は、シリコン基板７０を備え、ＲＦＩＣと一体として形成される。実施の形態に従う低雑音増幅器は、シリコン基板を備える必要はなく、たとえばガリウムヒ素（ＧａＡｓ）を含む基板を備えていてもよい。低雑音増幅器はガリウムヒ素を含む基板を備えることにより消費電力を抑えることができる。この場合、低雑音増幅器は、シリコン基板上に形成できないため、ＲＦＩＣに含まれるＣＭＯＳ回路とは別の回路を形成する。すなわち、低雑音増幅器はＲＦＩＣに含まれなくなる。

　第１～４の実施の形態に従う低雑音増幅器においては、弾性波共振子としてＳＡＷ共振子を用いる。弾性波共振子はＳＡＷ共振子以外であってもよく、たとえばＢＡＷ（Bulk　Acoustic　Wave）共振子であっても構わない。

　今回開示された各実施の形態は、適宜組合わせて実施することも予定されている。そして、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

　１，１Ａ，１Ｂ，１Ｃ，２，３，４　低雑音増幅器、５　デュプレクサ、６　アンテナ、７　制御部、８　電力増幅器、１１，１２　電界効果トランジスタ、２１，２２，２３，２４，２５，２６，２７，２８　整合用線路、３１，３２，３３，３４，３５　弾性波共振子、５１，５２，５３，５４，５５，５６　シャント端子、６０　インピーダンス要素、７０　シリコン基板、８１，８２，８３　分岐回路、１００　電子機器、２００　ＲＦＩＣ、３００　ＣＭＯＳ回路、３１１　電極、３１２　圧電膜、３１３　低音速膜、３１４　高音速膜、３１５　支持基板、Ｄ　ドレイン端子、Ｇ　ゲート端子、Ｓ　ソース端子、Ｔｉｎ　入力端子、Ｔｏｕｔ　出力端子、Ｖｄｄ　ドレイン側電源。

Claims

　アンテナからの所定の周波数帯の受信信号を増幅するための低雑音増幅器であって、
　入力端子と、
　出力端子と、
　電界効果トランジスタと、
　前記入力端子または前記出力端子と、前記電界効果トランジスタと、を結ぶ回路から分岐された分岐回路と、を備え、前記分岐回路は、弾性波共振子と接続される、低雑音増幅器。
　前記弾性波共振子は、デュプレクサの外部にある、請求項１に記載の低雑音増幅器。
　前記低雑音増幅器は、第１の整合用線路と、第２の整合用線路とを、さらに備え、
　前記電界効果トランジスタは、ゲート端子とソース端子とを含み、
　前記第１の整合用線路は、前記ゲート端子および前記分岐回路に接続され、
　前記第２の整合用線路は、一方端が前記ソース端子に接続され、他方端が接地され、
　前記第１の整合用線路と前記第２の整合用線路との長さの合計が、送信信号の位相または妨害波の位相の絶対値５０度に相当する長さ以下、または、５０／３６０λ以下である、請求項１に記載の低雑音増幅器。
　前記低雑音増幅器は、第１の整合用線路と、第２の整合用線路とを、さらに備え、
　前記電界効果トランジスタは、ドレイン端子とソース端子とを含み、
　前記第１の整合用線路は、前記ドレイン端子および前記分岐回路に接続され、
　前記第２の整合用線路は、一方端が前記ソース端子に接続され、他方端が接地され、
　前記第１の整合用線路と前記第２の整合用線路との長さの合計が、送信信号の位相または妨害波の位相の絶対値５０度に相当する長さ以下、または、５０／３６０λ以下である、請求項１に記載の低雑音増幅器。
　前記低雑音増幅器は、ＣＭＯＳ回路とともにシリコン基板上に形成されている、請求項３または請求項４のいずれか１項に記載の低雑音増幅器。
　前記分岐回路は、前記弾性波共振子と直列に接続された第１の可変容量素子を含む、請求項３から請求項５のいずれか１項に記載の低雑音増幅器。
　前記分岐回路は、前記第１の可変容量素子と並列に接続された第２の可変容量素子をさらに含む、請求項６に記載の低雑音増幅器。
　前記弾性波共振子は、
　支持基板と、
　前記支持基板上に積層された高音速膜と、
　前記高音速膜上に積層された低音速膜と、
　前記低音速膜上に積層された圧電膜と、
　前記圧電膜上に形成されたＩＤＴ（Interdigital　Transducer）電極とを含み、
　前記高音速膜を伝搬するバルク波の音速は、前記圧電膜を伝搬する表面弾性波の音速よりも高く、
　前記低音速膜を伝搬するバルク波の音速は、前記圧電膜を伝搬するバルク波の音速よりも低い、請求項１から請求項７のいずれか１項に記載の低雑音増幅器。
　デュプレクサと、
　前記デュプレクサを通過した信号をフィルタする弾性波共振子と、
　前記弾性波共振子と接続された、請求項１から請求項８のいずれか１項に記載の前記低雑音増幅器と、を備える、電子機器。