WO2016185559A1 - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
WO2016185559A1
WO2016185559A1 PCT/JP2015/064316 JP2015064316W WO2016185559A1 WO 2016185559 A1 WO2016185559 A1 WO 2016185559A1 JP 2015064316 W JP2015064316 W JP 2015064316W WO 2016185559 A1 WO2016185559 A1 WO 2016185559A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode lands
board
electrode
land
parent
Prior art date
Application number
PCT/JP2015/064316
Other languages
English (en)
French (fr)
Inventor
佳郎 西中
亮平 川端
裕一郎 財部
佐々木　俊介
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2015/064316 priority Critical patent/WO2016185559A1/ja
Publication of WO2016185559A1 publication Critical patent/WO2016185559A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits

Definitions

  • the present invention relates to a printed wiring board formed by joining at least two substrates with solder.
  • a conventional printed wiring board in which a slit-shaped slit hole is provided in a parent board, and an insertion end portion of a child board is inserted into the slit hole from one surface side of the parent board and combined.
  • electrode lands On the above-described parent substrate, electrode lands whose one ends are opposed to each other on the other side of the slit hole in the longitudinal direction are arranged.
  • electrode lands facing each other with the insertion end portion interposed are arranged.
  • the slit holes provided in the parent substrate for example, a first slit width portion for electrically connecting to the child substrate and a second slit width for holding the child substrate substantially perpendicular to the parent substrate.
  • the first slit width is larger than the second slit width (for example, see Patent Document 1).
  • electrode lands are arranged in a horizontal row at predetermined intervals on both surfaces of the insertion end portion of the sub board, and the electrodes of the main board that are solder-connected to the electrode lands of the sub board that require solder connection It is proposed that lands are arranged on both side edges of the slit hole on the main board, and solder relief parts are formed on both side edges of the slit hole corresponding to electrode lands that do not require solder connection among the electrode lands on the sub board. (For example, refer to Patent Document 2).
  • the pitch between adjacent electrode lands should be minimized and the land width of the electrode lands should be minimized. It is required to make it smaller.
  • soldering the electrode land of the parent board and the electrode land of the opposite child board with the electrode lands having a narrow pitch that is, when the board is automatically conveyed by the automatic solder flow device and dipped in the molten solder, it is adjacent A so-called solder bridge is generated in which the electrode lands to be short-circuited with each other by solder.
  • the land width of the electrode land is reduced, the amount of solder to be bonded to the electrode land is reduced, so that the solder of the electrode land on the parent board side and the solder of the electrode land on the child board side are separated, so-called solder unattached There is a problem that occurs.
  • Patent Document 1 a first slit width part for electrical connection with the sub board and a second slit width part for holding the sub board substantially perpendicular to the parent board are provided. Therefore, in Patent Document 2, solder relief parts for preventing solder bridges are provided at both side edges of the slit holes corresponding to electrode lands that do not require solder connection among the electrode lands on the child board side. Therefore, in any case, there is a restriction on the number of electrode lands that require electrical connection, which is an obstacle to maximizing the number of electrode lands.
  • the present invention has been made in order to solve the above-described problems, and can prevent the occurrence of solder bridges and solder unattachment, and can prevent an electrode on a child board facing an electrode land on a parent board that requires electrical bonding.
  • the purpose is to obtain a printed wiring board that can arrange the land as much as possible.
  • the printed wiring board according to the present invention has a master board having a slit hole and an insertion part on one side, and the insertion part is inserted into the slit hole from one side of both surfaces of the parent board and combined with the parent board.
  • a plurality of first electrode lands arranged at equal intervals along both side edges in the longitudinal direction of the slit hole, and the other substrate side of the parent substrate,
  • a plurality of second electrode lands disposed on both sides at the same interval as the plurality of first electrode lands, and a plurality of first electrode lands, and a plurality of second electrode lands and gaps between adjacent first electrode lands.
  • the gap between the second electrode lands adjacent to each other is set to a minimum of 0.5 mm, and the land length in the direction perpendicular to the slit holes of the plurality of first electrode lands and the insertion portion of the sub board are inserted into the slit holes of the parent board.
  • the gap between the first electrode lands adjacent to each other in the plurality of first electrode lands and the gap between the second electrode lands adjacent to each other in the plurality of second electrode lands are set to 0.5 mm.
  • the land length of the land and the protruding land length of the second electrode land are set so that the dimensional ratio is 0.8 to 1.0.
  • the gap between the first electrode lands and the gap between the second electrode lands are initially set to 0.5 mm. Therefore, even in the soldering by the automatic soldering dipping device, the gap between the first electrode lands and the second electrode lands. It is possible to prevent solder bridges that are likely to occur.
  • the land length of the first electrode land and the protruding land length of the second electrode land are set so as to have a dimensional ratio of 0.8 to 1.0, it is possible to prevent solder non-adhesion. Furthermore, since the solder bridge and the solder non-attachment can be prevented, the first electrode land and the second electrode land can be formed on the parent substrate and the child substrate without being restricted by the number of the first electrode lands and the second electrode lands. It can be arranged to the maximum.
  • FIG. 4 is a data diagram showing solder jointability between the parent substrate and the child substrate in FIG. 3.
  • the fragmentary sectional view which shows the protrusion insertion length of the sub-board
  • FIG. 1 is a plan view showing an arrangement example of electrode lands at wiring pattern end portions of a mother board and a child board in the printed wiring board according to the embodiment of the present invention
  • FIG. FIG. 3 is an enlarged partial cross-sectional view showing soldering of the electrode lands of the mother board and the child board in FIG.
  • the printed wiring board according to the present embodiment is used for, for example, an outdoor unit and an indoor unit of an air conditioner, and includes a parent substrate 1 and a child substrate 2 that is inserted into the parent substrate 1 and combined.
  • the sub board 2 is, for example, a two-layer board in which wiring patterns are provided on both sides of the board.
  • the sub-board 2 is a two-layer board, but may be a multi-layer board in which a plurality of boards are stacked.
  • the parent substrate 1 is a substrate having a thickness of 1.6 mm, for example, and has slit-shaped slit holes 3 into which the child substrate 2 is inserted from one side as shown in FIGS. 1 and 2.
  • a plurality of first electrode lands 5 are arranged on the parent substrate 1 at equal intervals along both side edges in the longitudinal direction of the slit hole 3 on the other surface side of the parent substrate 1.
  • one slit hole 3 is provided in the parent substrate 1
  • two or more slit holes 3 may be provided.
  • the sub board 2 is prepared according to the number of the slit holes 3.
  • the plurality of first electrode lands 5 are provided at the end of the wiring pattern of the parent substrate 1. As shown in FIG. 1, the land width of the first electrode land 5 is A, and the slit holes 3 of the first electrode land 5 It is formed in a quadrilateral with C as the land length in the orthogonal direction.
  • the plurality of first electrode lands 5 are arranged at an arrangement interval B longer than the land width A.
  • one surface of the parent substrate 1 is referred to as a front surface, and the other surface is referred to as a back surface.
  • the arrangement interval B is referred to as pitch B.
  • the child board 2 is a board having a thickness of 1.6 mm, similar to the parent board 1, and is provided with an insertion portion 2a that protrudes from one of the long sides.
  • the back surface of the plurality of second electrode lands 4 is arranged on both surfaces of the insertion portion 2a so as to face each other.
  • Each 2nd electrode land 4 is provided in the edge part of the wiring pattern of the sub-substrate 2, and is formed long in the protrusion direction of the insertion part 2a.
  • the insertion part 2a protruded from one side of the long side among the four sides of the child substrate 2, one side of the long side itself was inserted into the insertion part 2a. It is good.
  • the land widths of the second electrode lands 4 are the same as the land width A of the first electrode lands 5 of the parent substrate 1, and are arranged at equal intervals with the same pitch B as the first electrode lands 5. With this pitch B, when the insertion portion 2a is inserted into the slit hole 3, the second electrode lands 4 arranged on both sides of the insertion portion 2a are respectively arranged on both side edges of the slit hole 3. It is interposed between one electrode land 5.
  • FIG. 3 is a partial cross-sectional view showing enlarged soldering of the electrode lands of the mother board and the child board in FIG. 2
  • FIG. 4 is a data diagram showing solderability between the mother board and the child board in FIG.
  • the numerical values shown in FIG. 4 are based on the experimental results, and are the land width A, the pitch B of the first and second electrode lands 5, 4, and the land length of the first and second electrode lands 5, 4. It is a confirmation result of the solderability by the dimensional ratio of C and protruding land length D.
  • the protruding land length D is the length of the second electrode land 4 protruding from the back surface of the parent substrate 1 when the insertion portion 2a of the child substrate 2 is inserted into the slit hole 3 of the parent substrate 1.
  • each of the second electrode lands 4 disposed opposite to both surfaces of the insertion portion 2 a is in a state of being interposed between the first electrode lands 5 disposed on both side edges of the slit hole 3.
  • the back surface of the mother board 1 is dipped in molten solder, and the second electrode lands 4 arranged on both surfaces of the insertion part 2a of the child board 2 and the first electrodes arranged on both side edges of the slit hole 3 are used.
  • the electrode land 5 is joined to the solder 6.
  • solder 6 used for the printed wiring board By the way, in recent years, lead-free solder containing no lead has become mainstream as the solder 6 used for the printed wiring board.
  • the melting point is generally as high as about 217 ° C.
  • the working temperature during solder dipping is generally about 250 ° C., due to the heat-resistant temperature characteristics of the electronic components mounted on the printed wiring board. It has become. That is, the working temperature and the solidification temperature of the solder are close.
  • solder bridge is likely to occur between the adjacent second electrode lands 4 (or the first electrode lands 5).
  • solder 6 is generally poorly spread on the first electrode land 5 and the second electrode land 4 using a copper material. For this reason, solder is not easily attached to the first electrode land 5 and the second electrode land 4.
  • the land width A of the first electrode land 5 and the second electrode land 4 is set to a minimum of 1.5 mm, and the adjacent first electrode lands 5 and the second electrode Each pitch B between the lands 4 is set to a minimum of 2.0 mm.
  • the projecting land length D of the land 4 is set so that its dimensional ratio is 0.8 to 1.0.
  • the gap between the first electrode lands adjacent to each other of the first electrode lands 5 and the second electrode lands adjacent to each other of the second electrode lands 4 can be obtained.
  • the gap between them is 0.5 mm.
  • the land width A of the first electrode land 5 and the second electrode land 4 is 2.04 mm
  • the pitch B between the adjacent first electrode lands 5 and the second electrode lands 4 is
  • the land length C of the first electrode land 5 of the parent substrate 1 and the protruding land length D of the second electrode land 4 of the child substrate 2 protruding from the slit hole 3 of the parent substrate 1 are 2.54 mm, respectively.
  • the dimensional ratio is set to 0.8.
  • each land width A of the plurality of first electrode lands 5 and the plurality of second electrode lands 4 is set to a minimum of 1.5 mm, and the pitch B (arrangement) of the plurality of first electrode lands 5 is arranged.
  • the pitch B (arrangement interval) of the plurality of second electrode lands 4 are set to a minimum of 2.0 mm, and the land length C of the plurality of first electrode lands 5 and the protrusion of the plurality of second electrode lands 4 are both set.
  • the land length C is set such that the dimensional ratio is 0.8 to 1.0.
  • the first electrode land 5 and the second electrode land 5 are not restricted by the number of the first electrode lands 5 and the second electrode lands 4 on the parent substrate 1 and the child substrate 2, respectively.
  • the 2nd electrode land 4 can be arrange
  • the land length C of the first electrode land 5 and the protruding land length C of the second electrode land 4 are set so that the dimensional ratio is 0.8 to 1.0.
  • the protrusion insertion length E of the insertion portion 2a may be set to 3.0 mm or less.
  • FIG. 5 is a partial cross-sectional view showing the protrusion insertion length of the sub board protruding from the main board in FIG. As shown in the drawing, by setting the protrusion insertion length E of the insertion portion 2a protruding from the slit hole 3 on the back surface of the mother board 1 to 3.0 mm or less, the first electrode land 5 of the mother board 1 is reached. It is possible to further prevent solder from being attached.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

スリット穴３を有する親基板１と、一辺に差込部２ａを有し、差込部２ａを親基板１の表面からスリット穴３に差し込んで親基板１と組み合わされる子基板２と、親基板１の裏面であって、スリット穴３の長手方向の両側縁部に沿って等間隔に配置された複数の第１電極ランド５と、子基板２の差込部２ａの両面に、複数の第１電極ランド５と同じ間隔で配置された複数の第２電極ランド４とを備え、複数の第１電極ランド５と複数の第２電極ランド４の各ランド幅を最小１．５ｍｍとし、複数の第１電極ランド５の配置間隔および複数の第２電極ランド４の配置間隔を共に最小２．０ｍｍとし、さらに、複数の第１電極ランド５のランド長さと、複数の第２電極ランド４の突出ランド長さとが、その寸法比で０．８～１．０となるように設定されている。

Description

プリント配線板
　本発明は、少なくとも２つの基板を半田にて接合して構成されるプリント配線板に関するものである。
　従来のプリント配線板として、親基板にスリット形状のスリット穴を設け、そのスリット穴に親基板の一方の面側から子基板の差込端部を差し込んで組み合わせるものがある。前述の親基板には、もう一方の面側であって、スリット穴の長手方向の両側縁部に一端が互いに対向する電極ランドが配置されている。子基板の差込端部の両面には、差込端部を介在して互いに対向する電極ランドが配置されている。前述のように、子基板の差込端部を親基板の一方の面側からスリット穴に差し込んだ場合、スリット穴の両側縁部に配置された電極ランドの間に差込端部が介在し、親基板側の電極ランドと子基板側の電極ランドとが半田にて接合可能な状態となる。
　親基板に設けられたスリット穴として、例えば、子基板と電気的に接続するための第１スリット幅の部位と、子基板を親基板に対して略垂直に保持するための第２スリット幅の部位とで形成し、第１スリット幅を第２スリット幅よりも大きくしたものがある（例えば、特許文献１参照）。
　また、子基板の差込端部の両面に所定間隔を開けて横一列に電極ランドを配置し、この子基板の電極ランドのうち半田接続が必要な電極ランドと半田接続される親基板の電極ランドを親基板のスリット穴の両側縁部に配置し、子基板の電極ランドのうち半田接続が不要な電極ランドに対応してスリット穴の両側縁部に半田逃がし部を形成したものが提案されている（例えば、特許文献２参照）。
特開２００４－１５３１７８号公報 特開２００８－１９８８１４号公報
　組合せ基板においては、親基板および子基板の半田接合すべき電極ランドを最大数設けようとした場合、隣接する電極ランドのピッチを最小限に狭ピッチとすること、電極ランドのランド幅を最小限に小さくすることが求められる。
　しかしながら、電極ランドを狭ピッチにして、親基板の電極ランドおよび相対する子基板の電極ランドを半田接合する場合、つまり、自動半田フロー装置により基板を自動搬送し溶融した半田にディップした場合、隣接する電極ランド同士が半田で短絡する所謂、半田ブリッジが生じる。また、電極ランドのランド幅を小さくした場合には、電極ランドに接合する半田量が少なくなり、親基板側の電極ランドの半田と子基板側の電極ランドの半田が分離する所謂、半田未着が生じるという課題がある。
　前述の特許文献１においては、子基板と電気的に接続するための第１スリット幅の部位と子基板を親基板に対して略垂直に保持するための第２スリット幅の部位とを設けているため、また、特許文献２においては、子基板側の電極ランドのうち半田接続が不要な電極ランドに対応してスリット穴の両側縁部に半田ブリッジを防止するための半田逃がし部を設けているため、何れにおいても電気的な接続を必要とする電極ランドの配置数に制約を設けることとなり、電極ランドの配置数の最大化の阻害要因となる。
　本発明は、前記のような課題を解決するためになされたもので、半田ブリッジおよび半田未着の発生を防止でき、かつ電気的な接合を要する親基板の電極ランドと相対する子基板の電極ランドを最大限配置できるプリント配線板を得ることを目的とする。
　本発明に係るプリント配線板は、スリット穴を有する親基板と、一辺に差込部を有し、差込部を親基板の両面のうち一方の面側からスリット穴に差し込んで親基板と組み合わされる子基板と、親基板のもう一方の面側であって、スリット穴の長手方向の両側縁部に沿って等間隔に配置された複数の第１電極ランドと、子基板の差込部の両面に、複数の第１電極ランドと同じ間隔で配置された複数の第２電極ランドとを備え、複数の第１電極ランドの互いに隣接する第１電極ランド間の隙間および複数の第２電極ランドの互いに隣接する第２電極ランド間の隙間を最小０．５ｍｍとし、複数の第１電極ランドのスリット穴と直交する方向のランド長さと、子基板の差込部を親基板のスリット穴に差し込んだ際に親基板のもう一方の面から突出する複数の第２電極ランドの突出ランド長さとが、その寸法比で０．８～１．０となるように設定されている。
　本発明によれば、複数の第１電極ランドの互いに隣接する第１電極ランド間の隙間および複数の第２電極ランドの互いに隣接する第２電極ランド間の隙間を０．５ｍｍとし、第１電極ランドのランド長さと第２電極ランドの突出ランド長さとが、その寸法比で０．８～１．０となるように設定されている。このように第１電極ランド間の隙間および第２電極ランド間の隙間を最初０．５ｍｍとしているので、自動半田ディップ装置での半田付けにおいても、第１電極ランド間と第２電極ランド間に生じやすい半田ブリッジを防止できる。
　また、第１電極ランドのランド長さと第２電極ランドの突出ランド長さとが、その寸法比で０．８～１．０となるように設定されているので、半田未着を防止できる。
　さらに、半田ブリッジおよび半田未着を防止できるため、親基板および子基板において、それぞれ第１電極ランドと第２電極ランドの配置数の制約を受けることなく、第１電極ランドと第２電極ランドを最大限に配置することができる。
本発明の実施の形態に係るプリント配線板における親基板と子基板の配線パターン端部の電極ランドの配置例を示す平面図。 図１の親基板と子基板の組み合わせ形態を示す斜視図。 図２の親基板と子基板の電極ランドの半田付けを拡大して示す部分断面図。 図３の親基板と子基板における半田接合性を示すデータ図。 図３において親基板から突出する子基板の突出差込長さを示す部分断面図。
　図１は本発明の実施の形態に係るプリント配線板における親基板と子基板の配線パターン端部の電極ランドの配置例を示す平面図、図２は図１の親基板と子基板の組み合わせ形態を示す斜視図、図３は図２の親基板と子基板の電極ランドの半田付けを拡大して示す部分断面図である。
　本実施の形態に係るプリント配線板は、例えば空気調和機の室外機および室内機に使用され、親基板１と、親基板１に差し込んで組み合わされる子基板２とで構成されている。この子基板２は、例えば、基板の両面に配線パターンが施された２層基板である。なお、子基板２として、２層基板としているが、複数の基板が積層された多層基板でもよい。
　親基板１は、例えば厚みが１．６ｍｍの基板で、図１および図２に示すように、一方の面側から子基板２が差し込まれるスリット形状のスリット穴３を有している。また、親基板１には、親基板１のもう一方の面側であって、スリット穴３の長手方向の両側縁部に沿って複数の第１電極ランド５が等間隔に配置されている。なお、親基板１に、１つのスリット穴３を設けた例を示したが、２つ以上のスリット穴３を設けてもよい。その場合、子基板２はスリット穴３の数に応じて用意される。
　複数の第１電極ランド５は、親基板１の配線パターンの端部に設けられ、図１に示すように、第１電極ランド５のランド幅をＡ、第１電極ランド５のスリット穴３と直交する方向のランド長さをＣとする四辺形に形成されている。また、複数の第１電極ランド５は、ランド幅Ａよりも長い配置間隔Ｂで配置されている。なお、これ以降、親基板１の一方の面を表面と称し、もう一方の面を裏面と称する。また、配置間隔ＢをピッチＢと称する。
　子基板２は、厚みが親基板１と同様に１．６ｍｍの基板で、四辺のうち長辺の一方の辺から突出する差込部２ａが設けられている。この差込部２ａの両面には、図２に示すように、複数の第２電極ランド４の裏面が互いに対向するように配置されている。各第２電極ランド４は、子基板２の配線パターンの端部に設けられ、差込部２ａの突出方向に長く形成されている。なお、差込部２ａは、子基板２の四辺のうち長辺の一方の辺から突出していることを述べたが、子基板２の四辺のうち長辺の一方の辺そのものを差込部２ａとしてもよい。
　各第２電極ランド４は、ランド幅が親基板１の第１電極ランド５のランド幅Ａと同一で、第１電極ランド５と同じピッチＢで等間隔に配置されている。このピッチＢにより、差込部２ａをスリット穴３に差し込んだ際に、差込部２ａの両面に配置された各第２電極ランド４は、それぞれスリット穴３の両側縁部に配置された第１電極ランド５の間に介在する。
　次に、本実施の形態における第１電極ランド５と第２電極ランド４の半田の接合性について、図３および図４を用いて説明する。
　図３は図２の親基板と子基板の電極ランドの半田付けを拡大して示す部分断面図、図４は図３の親基板と子基板における半田接合性を示すデータ図である。
　なお、図４に示す数値は、実験結果に基づくものであって、ランド幅Ａ、第１および第２電極ランド５、４のピッチＢ、第１および第２電極ランド５、４のランド長さＣと突出ランド長さＤの寸法比による半田の接合性の確認結果である。突出ランド長さＤは、子基板２の差込部２ａを親基板１のスリット穴３に差し込んだ際に、親基板１の裏面から突出する第２電極ランド４の長さである。
　図２に示すように、子基板２の差込部２ａを親基板１の表面側からスリット穴３に対向させて、その差込部２ａをスリット穴３に差し込むと、差込部２ａの第２電極ランド４の一部（Ｄの部分）が差込部２ａと共に親基板１の裏面から突出する（図３参照）。この時、差込部２ａの両面に対向配置された各第２電極ランド４は、それぞれスリット穴３の両側縁部に配置された第１電極ランド５の間に介在する状態となる。この状態において、親基板１の裏面を溶融半田にディップし、子基板２の差込部２ａの両面に配置された第２電極ランド４と、スリット穴３の両側縁部に配置された第１電極ランド５とが半田６で接合される。
　ところで、近年、プリント配線板に使用される半田６として、鉛を含まない鉛フリー半田が主流となっている。この鉛フリー半田では、融点が一般的に略２１７℃と高温化し、それに対してプリント配線板に実装される電子部品の耐熱温度特性より半田ディップ時の作業温度も一般的に略２５０℃程度となっている。即ち、作業温度と半田の凝固温度とが近いものとなっている。
　このことにより、半田ディップ方式による半田接合においては、隣接する第２電極ランド４（又は第１電極ランド５）間で半田ブリッジが発生しやすいものとなっている。また、鉛フリー半田のもう一つの特性として、一般的に銅材料を用いた第１電極ランド５および第２電極ランド４への半田６の濡れ広がりが悪い点もある。このため、第１電極ランド５および第２電極ランド４への半田未着も発生しやすいものとなっている。
　そこで本実施の形態においては、図４に示すように、第１電極ランド５および第２電極ランド４のランド幅Ａを最小で１．５ｍｍとし、隣接する第１電極ランド５間および第２電極ランド４間の各ピッチＢをそれぞれ最小で２．０ｍｍとし、さらに、親基板１の第１電極ランド５のランド長さＣと親基板１のスリット穴３から突出する子基板２の第２電極ランド４の突出ランド長さＤとが、その寸法比で０．８～１．０となるように設定されている。
　なお、ランド幅Ａを１．５ｍｍ、ピッチＢを２．０ｍｍとした場合、第１電極ランド５の互いに隣接する第１電極ランド間の隙間および第２電極ランド４の互いに隣接する第２電極ランド間の隙間は０．５ｍｍとなる。
　また、図４に示すように、第１電極ランド５および第２電極ランド４のランド幅Ａを２．０４ｍｍとし、隣接する第１電極ランド５間および第２電極ランド４間の各ピッチＢをそれぞれ２．５４ｍｍとし、さらに、親基板１の第１電極ランド５のランド長さＣと親基板１のスリット穴３から突出する子基板２の第２電極ランド４の突出ランド長さＤとが、その寸法比で０．８となるように設定されている。
　なお、ランド幅Ａを２．０４ｍｍ、ピッチＢを２．５４ｍｍとした場合、第１電極ランド５の互いに隣接する第１電極ランド間の隙間および第２電極ランド４の互いに隣接する第２電極ランド間の隙間は０．５ｍｍとなる。
　以上のように実施の形態によれば、複数の第１電極ランド５と複数の第２電極ランド４の各ランド幅Ａを最小１．５ｍｍとし、複数の第１電極ランド５のピッチＢ（配置間隔）および複数の第２電極ランド４のピッチＢ（配置間隔）を共に最小２．０ｍｍとし、さらに、複数の第１電極ランド５のランド長さＣと、複数の第２電極ランド４の突出ランド長さＣとが、その寸法比で０．８～１．０となるように設定されている。この構成により、自動半田ディップ装置での半田付けにおいても、第１電極ランド間と第２電極ランド間に生じやすい半田ブリッジを防止できると共に、半田未着を防止できる。
　また、半田ブリッジおよび半田未着を防止できるため、親基板１および子基板２において、それぞれ第１電極ランド５と第２電極ランド４の配置数の制約を受けることなく、第１電極ランド５と第２電極ランド４を最大限に配置することができる。
　本実施の形態においては、第１電極ランド５のランド長さＣと、第２電極ランド４の突出ランド長さＣとを、その寸法比で０．８～１．０となるように設定したが、これに加えて、図５に示すように、差込部２ａの突出差込長さＥを３．０ｍｍ以下としてもよい。なお、図５は図３において親基板から突出する子基板の突出差込長さを示す部分断面図である。図中に示すように、親基板１の裏面のスリット穴３から突出する差込部２ａの突出差込長さＥを３．０ｍｍ以下とすることで、親基板１の第１電極ランド５への半田未着をより防止できる。
　１　親基板、２　子基板、２ａ　差込部、３　スリット穴、４　第２電極ランド、５　第１電極ランド、６　半田、Ａ　ランド幅、Ｂ　ピッチ、Ｃ　ランド長さ、Ｄ　突出ランド長さ、Ｅ　突出差込長さ。

Claims (5)

  1. 　スリット穴を有する親基板と、
    　一辺に差込部を有し、該差込部を前記親基板の両面のうち一方の面側から前記スリット穴に差し込んで当該親基板と組み合わされる子基板と、
    　前記親基板のもう一方の面側であって、前記スリット穴の長手方向の両側縁部に沿って等間隔に配置された複数の第１電極ランドと、
    　前記子基板の差込部の両面に、前記複数の第１電極ランドと同じ間隔で配置された複数の第２電極ランドと
    を備え、
    　前記複数の第１電極ランドの互いに隣接する第１電極ランド間の隙間および前記複数の第２電極ランドの互いに隣接する第２電極ランド間の隙間を最小０．５ｍｍとし、
    　前記複数の第１電極ランドの前記スリット穴と直交する方向のランド長さと、前記子基板の差込部を前記親基板のスリット穴に差し込んだ際に前記親基板のもう一方の面から突出する前記複数の第２電極ランドの突出ランド長さとが、その寸法比で０．８～１．０となるように設定されたプリント配線板。
  2. 　前記複数の第１電極ランドと前記複数の第２電極ランドの各ランド幅を最小１．５ｍｍとし、前記複数の第１電極ランドの配置間隔および前記複数の第２電極ランドの配置間隔を共に最小２．０ｍｍとし、さらに、前記複数の第１電極ランドのランド長さと、前記複数の第２電極ランドの突出ランド長さとが、その寸法比で０．８～１．０となるように設定された請求項１に記載のプリント配線板。
  3. 　前記複数の第１電極ランドと前記複数の第２電極ランドを接合する半田材として、鉛フリー半田を用いた請求項１又は２に記載のプリント配線板。
  4. 　前記子基板の差込部を前記親基板の一方の面側から前記スリット穴に差し込んだときに、当該親基板のもう一方の面から突出する前記差込部の突出長さを３．０ｍｍ以下とする請求項１～３の何れか１項に記載のプリント配線板。
  5. 　空気調和機の室外機および室内機に使用される請求項１～４の何れか１項に記載のプリント配線板。
PCT/JP2015/064316 2015-05-19 2015-05-19 プリント配線板 WO2016185559A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/064316 WO2016185559A1 (ja) 2015-05-19 2015-05-19 プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/064316 WO2016185559A1 (ja) 2015-05-19 2015-05-19 プリント配線板

Publications (1)

Publication Number Publication Date
WO2016185559A1 true WO2016185559A1 (ja) 2016-11-24

Family

ID=57319714

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/064316 WO2016185559A1 (ja) 2015-05-19 2015-05-19 プリント配線板

Country Status (1)

Country Link
WO (1) WO2016185559A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159004A1 (ja) * 2017-03-02 2018-09-07 三菱電機株式会社 プリント配線板
JP7110610B2 (ja) 2018-02-06 2022-08-02 三菱電機株式会社 プリント回路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3110160U (ja) * 2005-02-02 2005-06-16 船井電機株式会社 プリント基板の接続構造
JP3111232U (ja) * 2005-03-14 2005-07-14 船井電機株式会社 基板実装構造
JP2011003621A (ja) * 2009-06-17 2011-01-06 Sanyo Electric Co Ltd 基板の組付け構造およびそれを備えるピックアップ装置ならびにディスク装置
JP2011103378A (ja) * 2009-11-11 2011-05-26 Sharp Corp 基板接続構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3110160U (ja) * 2005-02-02 2005-06-16 船井電機株式会社 プリント基板の接続構造
JP3111232U (ja) * 2005-03-14 2005-07-14 船井電機株式会社 基板実装構造
JP2011003621A (ja) * 2009-06-17 2011-01-06 Sanyo Electric Co Ltd 基板の組付け構造およびそれを備えるピックアップ装置ならびにディスク装置
JP2011103378A (ja) * 2009-11-11 2011-05-26 Sharp Corp 基板接続構造

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159004A1 (ja) * 2017-03-02 2018-09-07 三菱電機株式会社 プリント配線板
CN110326371A (zh) * 2017-03-02 2019-10-11 三菱电机株式会社 印刷布线板
JPWO2018159004A1 (ja) * 2017-03-02 2019-11-07 三菱電機株式会社 プリント配線板
EP3592120A4 (en) * 2017-03-02 2020-03-11 Mitsubishi Electric Corporation PRINTED CIRCUIT BOARD
US10757807B2 (en) 2017-03-02 2020-08-25 Mitsubishi Electric Corporation Printed wiring board and method for manufacturing printed wiring board
US11089679B2 (en) 2017-03-02 2021-08-10 Mitsubishi Electric Corporation Printed wiring board and method for manufacturing printed wiring board
CN110326371B (zh) * 2017-03-02 2022-12-06 三菱电机株式会社 印刷布线板以及印刷布线板的制造方法
JP7110610B2 (ja) 2018-02-06 2022-08-02 三菱電機株式会社 プリント回路板

Similar Documents

Publication Publication Date Title
JP2015135906A (ja) プリント配線板および情報処理装置
WO2016185559A1 (ja) プリント配線板
JP2008198814A (ja) 立ち基板の取付構造
JP2009130147A (ja) チップ状電子部品およびチップ状電子部品の実装方法
JP2012064797A (ja) プリント配線板およびプリント基板
JP5938953B2 (ja) プリント配線基板の反り低減構造および回路基板の製造方法
US20190335583A1 (en) Three-dimensional printed wiring board and method for manufacturing the same
JP7110610B2 (ja) プリント回路板
JP7522973B2 (ja) チップ部品の実装構造
JPH06164120A (ja) プリント配線基板
JP6091824B2 (ja) 回路基板の表面実装構造、該表面実装構造を備えたプリント基板
JP2001308503A (ja) はんだ付け用電極構造
JP4748455B2 (ja) 電子部品モジュール
JP2012243796A (ja) 電子部品の実装構造
JP2008103547A (ja) 半田ペースト塗布方法及び電子回路基板
JP6727115B2 (ja) 電子制御装置の配線基板
JP5073569B2 (ja) プリント配線板
WO2022249408A1 (ja) 半田接続方法
JPS625690A (ja) 電子部品の半田付け方法
JP2008066411A (ja) 電子部品の実装構造
JP2005045110A (ja) リフロー半田付け行程における電子部品の位置決め構造
JP2528436B2 (ja) 回路基板装置の製造方法
JP2006287262A (ja) 積層セラミック電子部品
JP2020004772A (ja) ジャンパ部を有するプリント配線基板
US8270179B2 (en) Printed circuit board and method for mounting electronic components

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15892559

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15892559

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP