WO2016084998A1 - 레이크 수신기 및 그 수신 방법 - Google Patents

레이크 수신기 및 그 수신 방법 Download PDF

Info

Publication number
WO2016084998A1
WO2016084998A1 PCT/KR2014/011461 KR2014011461W WO2016084998A1 WO 2016084998 A1 WO2016084998 A1 WO 2016084998A1 KR 2014011461 W KR2014011461 W KR 2014011461W WO 2016084998 A1 WO2016084998 A1 WO 2016084998A1
Authority
WO
WIPO (PCT)
Prior art keywords
time
power metric
late
value
oscillator
Prior art date
Application number
PCT/KR2014/011461
Other languages
English (en)
French (fr)
Inventor
허중관
송재욱
정형성
윤석현
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020167034960A priority Critical patent/KR101869638B1/ko
Priority to EP14906838.9A priority patent/EP3226427B1/en
Priority to US15/322,706 priority patent/US9793946B2/en
Priority to PCT/KR2014/011461 priority patent/WO2016084998A1/ko
Priority to JP2016573567A priority patent/JP6277291B2/ja
Priority to CN201480080308.XA priority patent/CN106664117B/zh
Publication of WO2016084998A1 publication Critical patent/WO2016084998A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/711—Interference-related aspects the interference being multi-path interference
    • H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1081—Reduction of multipath noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/711—Interference-related aspects the interference being multi-path interference
    • H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
    • H04B1/7117—Selection, re-selection, allocation or re-allocation of paths to fingers, e.g. timing offset control of allocated fingers

Definitions

  • the present invention relates to a terminal for mobile communication.
  • 1 shows a mobile communication system.
  • a wireless communication system includes at least one base station (BS) 20.
  • Each base station 20 provides a service to a terminal 10 in a particular geographic area (generally called a cell) 20a, 20b, 20c.
  • the terminal 100 has evolved from a mobile phone that was capable of only a traditional call, to a smart phone that can improve a user experience through various functions.
  • MTC Machine Type Communication
  • IoT Internet of Things
  • devices for MTC or IoT has a specificity that the amount of transmission data is small and the up / down link data transmission and reception occurs occasionally.
  • WCDMA the third generation of mobile communication
  • MTC or IoT the third generation of mobile communication
  • Rake reception function means that when signals transmitted from a base station arrive at a receiver with a time difference (ie, phase difference) due to fading caused by multipaths, two received signals with the time difference are received. It is a function that can be separated. Therefore, time synchronization is important for the rake reception function. If the timing is not correct and a timing offset occurs, performance deterioration occurs.
  • the WCDMA receiver performs over sampling to reduce the timing offset.
  • the oversampling rate can be doubled again to 8 times oversampling, but the complexity is greatly increased. Also, even with 8x oversampling, timing offsets as small as 1 / 16th of a chip still cannot be overcome.
  • the present disclosure aims to solve the above-mentioned problem.
  • one disclosure of the present specification proposes a receiver structure that can reduce the timing offset without oversampling.
  • the receiver structure according to the present disclosure can control the oscillator using information on timing positions, thereby preventing performance degradation due to timing offset.
  • a rake receiver includes an oscillator; A radio frequency integrated circuit (RFIC) for processing analog signals received after a multipath according to a sampling clock and a carrier frequency clock by the oscillator; After assigning a finger to each signal for the signals output from the RFIC and decoding the signal, information about a timing position through time tracking, a power metric sampled at an on-time, And a rake processing unit for outputting the power metric difference between the half- chip early- (Early-time) and the half-chip late (late-time); And adjusting the sampling clock of the oscillator according to a ratio of a power metric difference between the half-chip early-time and half-chip late-late with respect to the power metric sampled at the on-time. It may include an AFC (Auto Frequency Controller) for calculating the ( ⁇ ) value.
  • RFIC radio frequency integrated circuit
  • a rake receiving method comprises the steps of: processing analog signals received after undergoing multiple paths according to a sampling clock and a carrier frequency clock by an oscillator; Time tracking using the signals provides information on timing position, power metrics sampled at on-time, and early- and late-late late-times. Outputting a power metric difference therebetween; Calculating a beta value according to a ratio of a power metric difference between the half-chip early-time and the half-chip late-late with respect to the power metric sampled at the on-time; ; And adjusting the sampling clock of the oscillator according to the beta ( ⁇ ) value.
  • timing offset can be reduced without oversampling, complexity can be reduced compared to using oversampling.
  • the disclosure of the present specification by controlling the oscillator using information on timing positions, performance degradation due to timing offset can be prevented.
  • 1 shows a mobile communication system.
  • FIG. 2 shows a structure of a general RF unit.
  • FIG 3 shows a structure of an RF unit according to one disclosure of the present specification.
  • FIG. 4 shows a detailed structure of the rake processing unit of FIG.
  • FIG. 5 shows an example of the output of the filter shown in FIG. 4.
  • FIG. 6 is a block diagram illustrating a wireless communication system in which an embodiment of the present invention is implemented.
  • first and second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.
  • first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component.
  • the wireless device to be used may be fixed or mobile, and may include a terminal, a mobile terminal (MT), a user equipment (UE), a mobile equipment (ME), a mobile station (MS), a user terminal (UT), It may be called in other terms such as subscriber station (SS), handheld device, and access terminal (AT).
  • MT mobile terminal
  • UE user equipment
  • ME mobile equipment
  • MS mobile station
  • UT user terminal
  • SS subscriber station
  • AT access terminal
  • base station refers to a fixed station (fixed station) to communicate with the wireless device, in other terms such as eNB (evolved-NodeB), BTS (Base Transceiver System), Access Point (Access Point) Can be called.
  • eNB evolved-NodeB
  • BTS Base Transceiver System
  • Access Point Access Point
  • FIG. 2 shows a structure of a general RF unit.
  • a radio frequency integrated circuit (RFIC) 11, an oscillator 12, a rake processor 13, and an auto frequency controller (AFC) 15 may be included.
  • the AFC 15 includes an accumulator 15-1, a phase-to-frequency converter 15-2, an alpha ( ⁇ ) processor 15-7, an adder 15-8, and a delay unit Z -1 . (15-9).
  • the AFC 15 measures the frequency difference with the transmitter and then controls the oscillator 12 in a direction to reduce the frequency difference.
  • the inventor of the present patent applies an offset value that can utilize the aforementioned phenomenon to control the oscillator, thereby improving the timing position in the direction to obtain the maximum SNR.
  • the oscillator is controlled to obtain the maximum SNR of the timing position, thereby minimizing performance degradation due to the timing offset. do.
  • FIG. 3 a description will be given with reference to FIG. 3.
  • FIG. 3 illustrates a structure of an RF unit according to one disclosure of the present specification
  • FIG. 4 illustrates a detailed structure of the rake processing unit of FIG. 3.
  • a rake receiver includes a radio frequency integrated circuit (RFIC) 131, an oscillator 132, a rake processor 133, and a rake receiver. It may include an Auto Frequency Controller (AFC) 135.
  • RFIC radio frequency integrated circuit
  • AFC Auto Frequency Controller
  • the RFIC 131 receives analog signals that have undergone multiple paths. To this end, the RFIC 131 obtains a sampling clock and a carrier frequency clock from the oscillator 132.
  • the rake processor 133 assigns a finger to each signal from signals received through a multipath, and digitally decodes each signal. Through this finger assignment operation, the rake processing unit 133 estimates a phase metric and transfers it to the AFC. In addition, the rake processing unit 133 performs time tracking to obtain information on a timing position.
  • the AFC 135 measures the frequency difference with the transmitter and then controls the oscillator 132 in a direction to reduce the frequency difference.
  • the AFC includes an accumulator 135-1, a phase-to-frequency converter 135-2, a beta ( ⁇ ) processor 135-4, an alpha ( ⁇ ) processor 135-7, and an adder 15-8. And a delay unit Z -1 135-9.
  • the accumulation unit 135-1 accumulates the phase metric transmitted from the rake processing unit 133 for a predetermined period of time.
  • the phase-to-frequency converter 135-2 calculates a frequency offset using the accumulated phase metric. To this end, the phase-to-frequency converter 135-2 may use an arc tangent function.
  • the beta ( ⁇ ) processing unit 135-4 obtains information on the timing position from the rake processing unit 133, and then obtains beta ( ⁇ ) matching the timing position information.
  • the rake processing unit 133 may be improved as shown in FIG.
  • the rake processing unit 133 includes a finger unit 133-1, a plurality of down sampling units 133-2, and a plurality of descrambling and despreading units 133-. 3), a plurality of matched filter units 133-4, and the like.
  • the plurality of down sampling units 133-2 may include a time-point down-sampling unit for sampling at a point in time, a half-chip fast down sampling unit for sampling at a half-chip fast time point, and a half-chip for sampling at a half-chip late time point. It includes a late down sampling section.
  • the rake processing unit 133 calculates the ratio according to Equation 1 below.
  • M ontime is a metric at the on-time.
  • M early is a metric half-chip early compared to a point in time
  • M late is a metric half-chip slower than a point in time.
  • the rake processing unit 133 calculates information on the timing position based on the difference between the power at the half time earlier than the power at the right time and the power difference at the half time later. ⁇ ) to the processing unit 135-4.
  • the structure of the rake processor 133 shown in FIG. 4 is exemplary, and if there is a separate timing tracker, the structure of the rake processor 133 may not be improved as shown in FIG. 4.
  • the beta ( ⁇ ) processor 135-4 when the beta ( ⁇ ) processor 135-4 obtains information on the timing position from the rake processor 133, the beta ( ⁇ ) processor 135-4 may be matched with the timing position information. Find ⁇ ). Subsequently, the beta ( ⁇ ) processor 135-4 compensates the frequency offset by adding the beta ( ⁇ ) to the frequency offset obtained from the phase-to-frequency converter 135-2.
  • the alpha processor ⁇ 135-8 is an alpha ⁇ that is a scaling factor with respect to the frequency offset compensation. Multiply by a lot.
  • the adder 135-8 adds an output of the delay unit Z- 1 135-9 and an output of the alpha ( ⁇ ) processor 135-8 to output the result to the oscillator 132.
  • the AFC controls the oscillator 132 to minimize the timing offset, thereby minimizing performance degradation due to the timing offset.
  • FIG. 5 shows an example of the output of the filter shown in FIG . 4 .
  • the output power of the matched filter unit 133-3 may be as shown in FIG. 5.
  • the x-axis is a section of one chip and a unit is 1/64 chips.
  • the value of the timing offset and the M EL_Diff / M Ontime ratio is one-to-one mapping, and the values of the M EL_Diff / M Ontime ratio for the specific timing offset are shown in Table 1 below.
  • the current timing position is 1/16 chips ahead of the position representing the maximum SNR. Since the sampling clock frequency is lowered, the timing position flows backward.
  • the beta ( ⁇ ) processing unit 135-4 can obtain the value of the beta ( ⁇ ) according to the following equation.
  • the x value is a constant for determining the speed of moving to the timing position representing the maximum SNR.
  • the auto-correlation characteristic is different according to the scrambling code so that even if the actual frequency offset is 0, the timing offset is measured as if the frequency offset exists by ICI.
  • a positive frequency offset may be measured, and a negative frequency offset may be measured.
  • the sampling clock frequency is controlled by the AFC 135 so that the sampling clock frequency is lowered.
  • the AFC 135 moves to a timing position indicating the maximum SNR, but the latter case moves away from the timing position indicating the maximum SNR.
  • the value x must be determined to be larger than the maximum value at which the frequency offset occurs in a direction away from the timing position representing the maximum SNR. This makes it possible to move to the timing position representing the maximum SNR for all scrambling codes.
  • the frequency offset measured by the auto-correlation characteristic of the scrambling code is 20 Hz
  • the constant x value must be greater than 48.2 because M EL_diff / M Ontime value is 0.4150 at 1/8 chip offset. That is, in the above example, when the x value is set larger than 48.2, the timing position is moved on-time by the oscillator 132.
  • Embodiments of the present invention described so far may be implemented through various means.
  • embodiments of the present invention may be implemented by hardware, firmware, software, or a combination thereof. Specifically, it will be described with reference to the drawings.
  • FIG. 6 is a block diagram illustrating a wireless communication system in which an embodiment of the present invention is implemented.
  • the base station 200 includes a processor 210, a memory 220, and an RF unit 230.
  • the memory 220 is connected to the processor 210 and stores various information for driving the processor 210.
  • the RF unit 230 is connected to the processor 210 to transmit and / or receive a radio signal.
  • the processor 210 implements the proposed functions, processes and / or methods. In the above-described embodiment, the operation of the base station may be implemented by the processor 210.
  • the wireless device 100 includes a processor 110, a memory 120, and an RF unit 130.
  • the memory 120 is connected to the processor 110 and stores various information for driving the processor 110.
  • the RF unit 130 is connected to the processor 110 and transmits and / or receives a radio signal.
  • Processor 119 implements the proposed functions, processes, and / or methods. In the above-described embodiment, the operation of the wireless device may be implemented by the processor 110.
  • the processor may include application-specific integrated circuits (ASICs), other chipsets, logic circuits, and / or data processing devices.
  • the memory may include read-only memory (ROM), random access memory (RAM), flash memory, memory card, storage medium and / or other storage device.
  • the RF unit may include a baseband circuit for processing a radio signal.
  • the above-described technique may be implemented as a module (process, function, etc.) for performing the above-described function.
  • the module may be stored in memory and executed by a processor.
  • the memory may be internal or external to the processor and may be coupled to the processor by various well known means.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

본 명세서의 일 개시에 의하면, 레이크 수신기가 제공된다. 상기 레이크 수신기는 오실레이터와; 상기 오실레이터에 의한 샘플링 클럭 및 반송파 주파수 클럭에 따라, 다중 경로를 겪은 후 수신되는 아날로그 신호들을 처리하는 RFIC(Radio Frequency Integrated Circuit)와; 상기 RFIC로부터 출력되는 신호들에 대해서 경로 별로 핑거(finger)를 할당한 뒤 디코딩하되, 시간 추적을 통한 타이밍 위치(timing position)에 대한 정보와, 정시점(On-time)에서 샘플링된 파워 메트릭, 그리고 반칩 이른 시점(Early-time)과 반칩 늦은 시점(late-time) 간의 파워 메트릭 차이를 출력하는 레이크 처리부와; 그리고 상기 정시점(On-time)에서 샘플링된 파워 메트릭 대비 상기 반칩 이른 시점(Early-time)과 반칩 늦은 시점(late-time) 간의 파워 메트릭 차이의 비율에 따라 상기 오실레이터의 상기 샘플링 클럭을 조정할 베타(β) 값을 산출하는 AFC(Auto Frequency Controller)를 포함할 수 있다.

Description

레이크 수신기 및 그 수신 방법
본 발명은 이동통신을 위한 단말기에 관한 것이다.
이동통신 기술은 2세대, 3세대를 거쳐 현재 4세대까지 진화해왔다.
도 1은 이동통신 시스템을 나타낸다.
도 1을 참조하여 알 수 있는 바와 같이, 무선 통신 시스템은 적어도 하나의 기지국(20; base station, BS)을 포함한다. 각 기지국(20)은 특정한 지리적 영역(일반적으로 셀이라고 함)(20a, 20b, 20c) 내의 단말(10)에게 서비스를 제공한다.
이동통신 기술이 발전함에 따라, 현재에는 무선으로 데이터를 매우 고속을 송수신할 수 있게 되었다.
나아가, 단말(100)은 전통적인 통화만 가능하던 휴대폰에서 벗어나, 다양한 기능을 통해 사용자 경험(User Experience)을 향상시킬 수 있는 스마트 폰(Smart Phone)으로 까지 발전하였다.
다른 한편, 근래에는 사람과의 상호 작용(human interaction) 없이, 즉 사람의 개입 없이 장치간 또는 장치와 서버간에 일어나는 통신, 즉 MTC(Machine Type Communication) 혹은 사물 인터넷 통신(Internet of Things; IoT)에 대한 연구가 활발히 되고 있다. 상기 MTC 혹은 IoT는 인간이 사용하는 단말이 아닌 기계 장치가 기존 무선 통신 네트워크를 이용하여 통신하는 개념을 일컫는다. 이와 같은 MTC 혹은 IoT는 추적(Tracking), 계량(Metering), 지불(Payment), 의료 분야 서비스, 원격 조정 등 다양한 범주의 서비스를 위해 사용될 수 있다.
한편, MTC 혹은 IoT를 위한 기기는 전송 데이터 량이 적고 상/하향 링크 데이터 송수신이 가끔씩 발생하는 특이성이 있다.
이러한 특이성 고려하면, MTC 혹은 IoT를 위해 3세대 이동통신인 WCDMA를 다시 활용할 수 있고, 그로 인해 기기의 단가를 낮추고 배터리 소모를 줄일 수도 있다.
여기서 WCDMA의 근간인 CDMA 방식의 중요한 특징중의 하나는 레이크(Rake) 수신 기능이 있다는 것이다. 레이크(Rake) 수신 기능이라 함은 기지국에서 송신된 신호가 다중 경로에 의한 페이딩(fadding) 현상으로 서로 시간차(즉, 위상 차이)를 두고 수신기에 도달할 때, 상기 시차를 두고 수신된 두 신호를 분리해 낼 수 있는 기능을 말하는 것이다. 따라서, 레이크 수신 기능을 위해서는 시간 동기가 중요하다. 타이밍이 맞지 않아, 타이밍 오프셋(timing offset)이 발생하면, 성능 열화가 일어난다.
따라서, WCDMA 수신기에서는 타이밍 오프셋을 줄이기 위하여 오버 샘플링(over sampling)을 하게 된다. 그러나, 예컨대 4배 오버 샘플링을 하더라도, 1/8 칩 만큼 타이밍 오프셋이 발생한다면, 이를 해결할 수 있는 문제점이 발생한다. 이러한 1/8 칩 만큼의 타이밍 오프셋을 1/2로 줄이기 위해서는 다시 오버 샘플링 레이트를 두 배 증가시켜 8배 오버 샘플링을 할 순 있겠으나, 그로 인해 복잡성(complexity)은 매우 크게 증가하게 된다. 또한 8배 오버 샘플링을 하더라도, 여전히 1/16 칩 만큼의 타이밍 오프셋은 극복할 수 없다.
정리하면, 오버 샘플링을 증가시키는 것은 복잡도를 증가시키고, 메모리 사용만만 늘릴 뿐, 근본적인 해결방안이 아닌바, 1/(오버 샘플링 레이트*2) 만큼의 타이밍 오프셋은 해결하지 못한다는 단점이 있다.
따라서, 본 명세서의 개시는 전술한 문제점을 해결하는 것을 목적으로 한다.
전술한 목적을 달성하기 위해서, 본 명세서의 일 개시는 오버 샘플링을 하지 않으면서도 타이밍 오프셋을 줄일 수 있도록 하는 수신기 구조를 제시한다. 특히, 본 명세서의 개시에 의한 수신기 구조는 타이밍 위치에 대한 정보를 이용하여 오실레이터를 제어함으로써, 타이밍 오프셋에 의한 성능 열화를 방지할 수 있다.
구체적으로, 본 명세서의 일 개시에 의하면, 레이크 수신기가 제공된다. 상기 레이크 수신기는 오실레이터와; 상기 오실레이터에 의한 샘플링 클럭 및 반송파 주파수 클럭에 따라, 다중 경로를 겪은 후 수신되는 아날로그 신호들을 처리하는 RFIC(Radio Frequency Integrated Circuit)와; 상기 RFIC로부터 출력되는 신호들에 대해서 경로 별로 핑거(finger)를 할당한 뒤 디코딩하되, 시간 추적을 통한 타이밍 위치(timing position)에 대한 정보와, 정시점(On-time)에서 샘플링된 파워 메트릭, 그리고 반칩 이른 시점(Early-time)과 반칩 늦은 시점(late-time) 간의 파워 메트릭 차이를 출력하는 레이크 처리부와; 그리고 상기 정시점(On-time)에서 샘플링된 파워 메트릭 대비 상기 반칩 이른 시점(Early-time)과 반칩 늦은 시점(late-time) 간의 파워 메트릭 차이의 비율에 따라 상기 오실레이터의 상기 샘플링 클럭을 조정할 베타(β) 값을 산출하는 AFC(Auto Frequency Controller)를 포함할 수 있다.
또한, 본 명세서의 일 개시에 의하면, 레이크 수신 방법이 제시된다. 상기 레이크 수신 방법은 오실레이터에 의한 샘플링 클럭 및 반송파 주파수 클럭에 따라, 다중 경로를 겪은 후 수신되는 아날로그 신호들을 처리하는 단계와; 상기 신호들을 이용한 시간 추적을 통해 타이밍 위치(timing position)에 대한 정보와, 정시점(On-time)에서 샘플링된 파워 메트릭, 그리고 반칩 이른 시점(Early-time)과 반칩 늦은 시점(late-time) 간의 파워 메트릭 차이를 출력하는 단계와; 상기 정시점(On-time)에서 샘플링된 파워 메트릭 대비 상기 반칩 이른 시점(Early-time)과 반칩 늦은 시점(late-time) 간의 파워 메트릭 차이의 비율에 따라 베타(β) 값을 산출하는 단계와; 그리고 상기 베타(β) 값에 따라 상기 오실레이터의 상기 샘플링 클럭을 조정하는 단계를 포함할 수 있다.
본 명세서의 개시에 의하면, 오버 샘플링을 하지 않으면서도 타이밍 오프셋을 줄일 수 있으므로, 오버 샘플링을 사용하는 것 대비 복잡도가 감소될 수 있다. 특히, 본 명세서의 개시에 의하면, 타이밍 위치에 대한 정보를 이용하여 오실레이터를 제어함으로써, 타이밍 오프셋에 의한 성능 열화를 방지할 수 있다.
도 1은 이동통신 시스템을 나타낸다.
도 2은 일반적인 RF부의 구조를 나타낸다.
도 3은 본 명세서의 일 개시에 의한 RF부의 구조를 나타낸다.
도 4는 도 3의 레이크 처리부의 상세 구조를 나타낸다.
도 5은 도 4에 도시된 필터의 출력의 예를 나타낸다.
도 6은 본 발명의 실시예가 구현되는 무선통신 시스템을 나타낸 블록도이다.
본 명세서에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 명세서에서 사용되는 기술적 용어는 본 명세서에서 특별히 다른 의미로 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미로 해석되어야 하며, 과도하게 포괄적인 의미로 해석되거나, 과도하게 축소된 의미로 해석되지 않아야 한다. 또한, 본 명세서에서 사용되는 기술적인 용어가 본 발명의 사상을 정확하게 표현하지 못하는 잘못된 기술적 용어일 때에는, 당업자가 올바르게 이해할 수 있는 기술적 용어로 대체되어 이해되어야 할 것이다. 또한, 본 발명에서 사용되는 일반적인 용어는 사전에 정의되어 있는 바에 따라, 또는 전후 문맥상에 따라 해석되어야 하며, 과도하게 축소된 의미로 해석되지 않아야 한다.
또한, 본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서 상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.
또한, 본 명세서에서 사용되는 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 또한, 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 발명의 사상을 쉽게 이해할 수 있도록 하기 위한 것일뿐, 첨부된 도면에 의해 본 발명의 사상이 제한되는 것으로 해석되어서는 아니됨을 유의해야 한다. 본 발명의 사상은 첨부된 도면외에 모든 변경, 균등물 내지 대체물에 까지도 확장되는 것으로 해석되어야 한다.
이하, 사용되는 무선기기는 고정되거나 이동성을 가질 수 있으며, 단말(Terminal), MT(mobile terminal), UE(User Equipment), ME(Mobile Equipment), MS(mobile station), UT(user terminal), SS(subscriber station), 휴대기기(Handheld Device), AT(Access Terminal)등 다른 용어로 불릴 수 있다.
그리고 이하에서 사용되는 기지국이라는 용어는 일반적으로 무선기기와 통신하는 고정된 지점(fixed station)을 말하며, eNB(evolved-NodeB), BTS(Base Transceiver System), 액세스 포인트(Access Point) 등 다른 용어로 불릴 수 있다.
도 2은 일반적인 RF부의 구조를 나타낸다.
도 2를 참고하여 알 수 있는 바와 같이, 일반적인 레이크 수신기는
무선 주파수 집적 회로(Radio Frequency Integrated Circuit: RFIC)(11)와, 오실레이터(12)와, 레이크 처리부(13)와, 자동 주파수 제어기(Auto Frequency Controller: AFC) (15)를 포함할 수 있다.
상기 AFC(15)는 누적부(15-1), 위상대주파수 변환부(15-2), 알파(α) 처리부(15-7), 덧셈기(15-8) 그리고 지연부(Z-1)(15-9)를 포함한다. 상기 AFC(15)는 송신기와의 주파수 차이를 측정한 뒤, 상기 주파수차이를 줄이는 방향으로 상기 오실레이터(12)를 제어한다.
한편, 상기 오실레이터(12)의 클럭 레이트(clock rate)가 상기 AFC(15)에 의해 수정이 되면 동시에 샘플링 클럭도 영향을 받게 되어 타이밍 위치(timing position)도 마치 이동하는 것과 같은 현상이 나타나는 데, 본 특허의 발명자는 이러한 현상에 주목하였다.
그 결과, 본 특허의 발명자는 언급한 현상을 활용할 수 있는 오프셋 값을 적용하여 오실레이터를 제어함으로써, 타이밍 위치(timing position)를 최대 SNR 을 얻을 수 있는 방향으로 보낼 수 있도록 개선한다.
즉, 본 명세서의 개시에 의하면, 일반적인 레이크 수신기의 단점을 보완하고, 성능을 향상시키기 위해, 타이밍 위치(timing position)를 최대 SNR 을 얻을 수 있도록 오실레이터를 제어함으로써, 타이밍 오프셋에 의한 성능 열화를 최소화한다. 이하 도 3을 참조하여 설명하기로 한다.
도 3은 본 명세서의 일 개시에 의한 RF부의 구조를 나타내고, 도 4는 도 3의 레이크 처리부의 상세 구조를 나타낸다.
도 3을 참고하여 알 수 있는 바와 같이, 본 명세서의 일 개시에 의한 레이크 수신기는 무선 주파수 집적 회로(Radio Frequency Integrated Circuit: RFIC)(131)과, 오실레이터(132)와, 레이크 처리부(133)와, 자동 주파수 제어기(Auto Frequency Controller: AFC)(135)를 포함할 수 있다.
상기 RFIC(131)는 다중 경로를 겪은 아날로그 신호들 수신한다. 이를 위해, 상기 RFIC(131)은 상기 오실레이터(132)로부터 샘플링 클럭과 반송파 주파수 클럭을 얻어낸다.
상기 레이크 처리부(133)는 다중 경로(path)를 통해 수신되는 신호들에서 각 신호 별로 핑거(finger)를 할당한 뒤, 각 신호를 디지털 디코딩한다. 이러한 핑거 할당 동작을 통해, 상기 레이크 처리부(133)는 위상 메트릭(phase metric)을 추정한 뒤, 상기 AFC로 전달한다. 또한, 상기 레이크 처리부(133)은 시간 추적을 수행하여 타이밍 위치(timing position)에 대한 정보를 얻어낸다.
상기 AFC(135)는 송신기와의 주파수 차이를 측정한 뒤, 상기 주파수차이를 줄이는 방향으로 상기 오실레이터(132)를 제어한다. 상기 AFC는 누적부(135-1), 위상대주파수 변환부(135-2), 베타(β) 처리부(135-4), 알파(α) 처리부(135-7), 덧셈기(15-8) 그리고 지연부(Z-1)(135-9)를 포함한다.
상기 누적부(135-1)은 상기 레이크 처리부(133)로부터 전달된 위상 메트릭을 일정 기간 동안 누적한다. 상기 위상대주파수 변환부(135-2)는 상기 누적된 위상 메트릭을 이용하여 주파수 오프셋을 산출한다. 이를 위해, 상기 위상대주파수 변환부(135-2)는 아크 탄젠트(arc tangent) 함수를 이용할 수 있다.
상기 베타(β) 처리부(135-4)는 상기 레이크 처리부(133)로부터 상기 타이밍 위치(timing position)에 대한 정보를 획득한 뒤, 상기 타이밍 위치 정보와 매칭되는 베타(β)을 구해낸다.
여기서 상기 베타(β)의 값을 결정하기 위해서는 앞서 설명한 바와 같이 상기 레이크 처리부(133)로부터 상기 타이밍 위치(timing position)에 대한 정보를 획득해야 한다. 이를 위해, 상기 레이크 처리부(133)는 도 4와 같이 개선될 수 있다.
도 4를 참조하여 알 수 있는 바와 같이, 상기 레이크 처리부(133)는 핑거부(133-1), 다수의 다운 샘플링부(133-2)와, 다수의 디크램블링 및 역확산부(133-3), 다수의 정합 필터부(133-4) 등을 포함할 수 있다.
상기 다수의 다운 샘플링부(133-2)는 정시점에 샘플링을 수행하는 정시점 다운샘플링부, 반 칩 빠른 시점에 샘플링을 수행하는 반칩 빠른 다운 샘플링부, 반 칩 늦은 시점에 샘플링을 수행하는 반칩 늦은 다운 샘플링부를 포함한다.
따라서, 상기 레이크 처리부(133)는 아래 수학식 1에 따른 비율을 산출한다.
수학식 1
Figure PCTKR2014011461-appb-M000001
여기서, Montime 는 정시점(On-time)에서의 메트릭이다. 그리고, MEL_diff는 정시점(Montime)과 정시점 대비 반칩(1/2칩) 전후의 메트릭 파워 차이로서, 즉, MEL_diff=(Mearly Mlate) 이다. 여기서, Mearly는 점시점 대비 반칩 이른 시점에서의 메트릭이고, Mlate는 점시점 대비 반칩 느른 시점에서의 메트릭이다.
결국, 상기 레이크 처리부(133)는 정시점에서의 파워 대비 반칩 이른 시점에서의 파워와 반칩 늦은 시점에서의 파워차에 기초하여, 상기 타이밍 위치(timing position)에 대한 정보를 산출하여, 상기 베타(β) 처리부(135-4)로 전달할 수 있다.
도 4에 도시된 레이크 처리부(133)의 구조는 예시적인 것으로서, 만약 별도의 타이밍 트래커(timing tracker)가 있다면, 상기 레이크 처리부(133)의 구조가 도 4와 같이 개선되지 않을 수도 있다.
다시 도 3을 참조하면, 상기 베타(β) 처리부(135-4)는 상기 레이크 처리부(133)로부터 상기 타이밍 위치(timing position)에 대한 정보를 획득하면 뒤, 상기 타이밍 위치 정보와 매칭되는 베타(β)을 구해낸다. 이어서, 상기 베타(β) 처리부(135-4)는 상기 위상대주파수 변환부(135-2)로부터 얻어진 상기 주파수 오프셋에 대해 상기 베타(β)를 더함으로써 주파수 오프셋을 보상한다.
상기 알파(α) 처리부(135-8)는 상기 주파수 오프셋 보상에 대해 스케일링 펙터인 알파(α) 만큽 곱해준다. 상기 덧셈기(135-8)은 상기 지연부(Z-1)(135-9)의 출력과 상기 알파(α) 처리부(135-8)의 출력을 더하여, 상기 오실레이터(132)로 출력한다.
이와 같이, 상기 AFC는 타이밍 오프셋이 최소화되도록 상기 오실레이터(132)를 제어함으로써, 타이밍 오프셋에 의한 성능 열화를 최소화할 수 있다.
도 5은 도 4에 도시된 필터의 출력의 예를 나타낸다 .
도 4에 도시된 정합 필터부(133-3)가 SRRC(Square Root Raised Cosine) 필터를 사용하는 경우, 상기 정합 필터부(133-3)의 출력 파워는 도 5에 도시된 바와 같을 수 있다. 도 5에서 x축은 한 칩의 구간이고, 단위는 1/64 칩이다. 타이밍 오프셋과 MEL_Diff/MOntime 비의 값이 1대 1 매핑이 되고, 특정 타이밍 오프셋에 대한 MEL_Diff/MOntime 비의 값은 아래 표 1과 같다.
예를 들어, 간섭과 잡음이 없다고 가정하면 MEL_Diff/MOntime 비 값이 -0.2038이라면, 표 2를 참고하여 알 수 있는 바와 같이 현재의 타이밍 위치가 최대 SNR을 나타내는 위치 보다 1/16 칩만큼 앞쪽에 있으므로 샘플링 클럭 주파수를 낮추어 준다면 타이밍 위치(timing position)이 뒤로 흐르는 현상을 보이게 된다.
따라서, 상기 베타(β) 처리부(135-4)는 베타(β)의 값을 아래 수학식에 따라 구할 수 있다.
수학식 2
Figure PCTKR2014011461-appb-M000002
위 수학식에서 x 값은 최대 SNR을 나타내는 타이밍 위치로 이동시키는 속도를 결정하기 위한 상수이다.
표 1
샘플 오프셋 SRRC 출력 파워 샘플 오프셋 SRRC 출력 파워 샘플 오프셋 SRRC 출력 파워 샘플 오프셋 SRRC 출력 파워
0 1 8/32 0.8061 16/32 0.3965 24/32 0.0857
1/32 0.9967 9/32 0.7601 17/32 0.3468 25/32 0.0633
2/32 0.9869 10/32 0.7111 18/32 0.2996 26/32 0.0447
3/32 0.9707 11/32 0.6600 19/32 0.2552 27/32 0.0297
4/32 0.9483 12/32 0.6074 20/32 0.2139 28/32 0.0181
5/32 0.9202 13/32 0.5541 21/32 0.1762 29/32 0.0097
6/32 0.8868 14/32 0.5007 22/32 0.1422 30/32 0.0041
7/32 0.8486 15/32 0.4479 23/32 0.1120 31/32 0.0010
표 2
MEL_Diff/MOntime비율
타이밍 오프셋 1/16 칩 빠름 1/16 칩 늦음 1/8 칩 빠름 1/18 칩 늦음 1/4 칩 빠름 1/4 칩 늦음 1/2 칩 빠름 1/2 칩 늦음
Ratio -0.2038 0.2038 -0.4150 0.4150 -0.8937 0.8937 -2.5221 2.5221
다른 한편, 상기 수학식 1에서 사용되는 x를 결정함에 있어서 다음과 같은 추가적인 고려사항이 있다.
스크램블링 코드에 따라 자동 상관(auto-correlation) 특성이 달라서 실제 주파수 오프셋이 0이더라도 타이밍 오프셋(timing offset)이 있는 경우 ICI에 의해 주파수 오프셋이 존재하는 것처럼 측정이 된다. 스크램블링 코드에 따라 최대 SNR 위치 대비 앞쪽으로 오프셋이 있는 경우 양(+)의 주파수 오프셋이 측정되는 경우도 있고, 음(-)의 주파수 오프셋이 측정되는 경우도 있다. 전자의 경우 상기 AFC(135)에 의해 샘플링 클럭 주파수가 낮아지도록 제어되므로 최대 SNR을 나타내는 타이밍 위치로 이동하겠지만 후자의 경우 최대 SNR을 나타내는 타이밍 위치로부터 멀어지게 이동하게 된다. 따라서 감안해야 하는 모든 스크램블링 코드들 중에서 최대 SNR을 나타내는 타이밍 위치로부터 멀어지는 방향으로 주파수 오프셋이 발생하는 최대값보다 큰 x값으로 결정해야 한다. 이로써, 모든 스크램블링 코드들에 대해서 최대 SNR을 나타내는 타이밍 위치로 이동시킬 수 있게 된다.
예를 들어 3.84 Mcps WCDMA 시스템에서 주파수 오프셋이 0라고 가정하고 1/8 칩 만큼의 타이밍 오프셋이 발생했을 때 스크램블링 코드의 자동-상관(auto-correlation) 특성에 의하여 측정되는 주파수 오프셋이 20Hz라면,
Figure PCTKR2014011461-appb-I000001
에서 상수 x값은 1/8 칩 오프셋에서 MEL_diff/MOntime 값은 0.4150이므로 48.2 보다 커야 한다. 즉, 위와 같은 예에서 x값을 48.2보다 크게 설정하면 오실레이터(132)에 의해 타이밍 위치는 정시점(on-time)으로 이동하게 된다.
지금까지 설명한, 본 발명의 실시예들은 다양한 수단을 통해 구현될 수 있다. 예를 들어, 본 발명의 실시예들은 하드웨어, 펌웨어(firmware), 소프트웨어 또는 그것들의 결합 등에 의해 구현될 수 있다. 구체적으로는 도면을 참조하여 설명하기로 한다.
도 6은 본 발명의 실시예가 구현되는 무선통신 시스템을 나타낸 블록도이다.
기지국(200)은 프로세서(processor, 210), 메모리(memory, 220) 및 RF부(RF(radio frequency) unit, 230)을 포함한다. 메모리(220)는 프로세서(210)와 연결되어, 프로세서(210)를 구동하기 위한 다양한 정보를 저장한다. RF부(230)는 프로세서(210)와 연결되어, 무선 신호를 송신 및/또는 수신한다. 프로세서(210)는 제안된 기능, 과정 및/또는 방법을 구현한다. 전술한 실시 예에서 기지국의 동작은 프로세서(210)에 의해 구현될 수 있다.
무선기기(100)는 프로세서(110), 메모리(120) 및 RF부(130)을 포함한다. 메모리(120)는 프로세서(110)와 연결되어, 프로세서(110)를 구동하기 위한 다양한 정보를 저장한다. RF부(130)는 프로세서(110)와 연결되어, 무선 신호를 송신 및/또는 수신한다. 프로세서(119)는 제안된 기능, 과정 및/또는 방법을 구현한다. 전술한 실시 예에서 무선기기의 동작은 프로세서(110)에 의해 구현될 수 있다.
프로세서는 ASIC(application-specific integrated circuit), 다른 칩셋, 논리 회로 및/또는 데이터 처리 장치를 포함할 수 있다. 메모리는 ROM(read-only memory), RAM(random access memory), 플래쉬 메모리, 메모리 카드, 저장 매체 및/또는 다른 저장 장치를 포함할 수 있다. RF부는 무선 신호를 처리하기 위한 베이스밴드 회로를 포함할 수 있다. 실시 예가 소프트웨어로 구현될 때, 상술한 기법은 상술한 기능을 수행하는 모듈(과정, 기능 등)로 구현될 수 있다. 모듈은 메모리에 저장되고, 프로세서에 의해 실행될 수 있다. 메모리는 프로세서 내부 또는 외부에 있을 수 있고, 잘 알려진 다양한 수단으로 프로세서와 연결될 수 있다.
상술한 예시적인 시스템에서, 방법들은 일련의 단계 또는 블록으로써 순서도를 기초로 설명되고 있지만, 본 발명은 단계들의 순서에 한정되는 것은 아니며, 어떤 단계는 상술한 바와 다른 단계와 다른 순서로 또는 동시에 발생할 수 있다. 또한, 당업자라면 순서도에 나타낸 단계들이 배타적이지 않고, 다른 단계가 포함되거나 순서도의 하나 또는 그 이상의 단계가 본 발명의 범위에 영향을 미치지 않고 삭제될 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 오실레이터와;
    상기 오실레이터에 의한 샘플링 클럭 및 반송파 주파수 클럭에 따라, 다중 경로를 겪은 후 수신되는 아날로그 신호들을 처리하는 RFIC(Radio Frequency Integrated Circuit)와;
    상기 RFIC로부터 출력되는 신호들에 대해서 경로 별로 핑거(finger)를 할당한 뒤 디코딩하되, 시간 추적을 통한 타이밍 위치(timing position)에 대한 정보와, 정시점(On-time)에서 샘플링된 파워 메트릭, 그리고 반칩 이른 시점(Early-time)과 반칩 늦은 시점(late-time) 간의 파워 메트릭 차이를 출력하는 레이크 처리부와;
    상기 정시점(On-time)에서 샘플링된 파워 메트릭 대비 상기 반칩 이른 시점(Early-time)과 반칩 늦은 시점(late-time) 간의 파워 메트릭 차이의 비율에 따라 상기 오실레이터의 상기 샘플링 클럭을 조정할 베타(β) 값을 산출하는 AFC(Auto Frequency Controller)를 포함하는 것을 특징으로 하는 레이크 수신기.
  2. 제1항에 있어서, 상기 베타(β) 값은
    Figure PCTKR2014011461-appb-I000002
    에 의해서 산출되고,
    상기 Montime은 상기 정시점(On-time)에서 샘플링된 파워 메트릭이고, 상기 MEL_diff는 상기 반칩 이른 시점(Early-time)과 반칩 늦은 시점(late-time) 간의 파워 메트릭 차이이고, 상기 x는 속도 조절 상수인 것을 특징으로 하는 레이크 수신기.
  3. 제2항에 있어서, 상기 상기 베타(β) 값은
    상기
    Figure PCTKR2014011461-appb-I000003
    비율에 따른 타이밍 오프셋에 의해서 결정되고,
    상기 타이밍 오프셋은 아래의 표에 의해서
    Figure PCTKR2014011461-appb-I000004
    정의되는 것을 특징으로 하는 레이크 수신기.
  4. 제2항에 있어서, 상기 오실레이터의 샘플링 클럭을 조정하기 위한 상기 베타(β) 값은
    최대 SNR을 나타내는 정시점(On-time)에서 샘플링이 수행되게끔 결정되는 것을 특징으로 하는 레이크 수신기.
  5. 제4항에 있어서, 상기 AFC는
    실제 주파수 오프셋은 0이지만, 스크램블링 코드에 따라 자기 상관이 달라져 타이밍 오프셋에 따라 음(0)의 주파수 오프셋이 존재하는 것으로 확인되는 경우, 상기 x의 값을 더 크게 설정하는 것을 특징으로 하는 레이크 수신기.
  6. 오실레이터에 의한 샘플링 클럭 및 반송파 주파수 클럭에 따라, 다중 경로를 겪은 후 수신되는 아날로그 신호들을 처리하는 단계와;
    상기 신호들을 이용한 시간 추적을 통해 타이밍 위치(timing position)에 대한 정보와, 정시점(On-time)에서 샘플링된 파워 메트릭, 그리고 반칩 이른 시점(Early-time)과 반칩 늦은 시점(late-time) 간의 파워 메트릭 차이를 출력하는 단계와;
    상기 정시점(On-time)에서 샘플링된 파워 메트릭 대비 상기 반칩 이른 시점(Early-time)과 반칩 늦은 시점(late-time) 간의 파워 메트릭 차이의 비율에 따라 베타(β) 값을 산출하는 단계와;
    상기 베타(β) 값에 따라 상기 오실레이터의 상기 샘플링 클럭을 조정하는 단계를 포함하는 것을 특징으로 하는 레이크 수신 방법.
  7. 제6항에 있어서, 상기 베타(β) 값은
    Figure PCTKR2014011461-appb-I000005
    에 의해서 산출되고,
    상기 Montime은 상기 정시점(On-time)에서 샘플링된 파워 메트릭이고, 상기 MEL_diff는 상기 반칩 이른 시점(Early-time)과 반칩 늦은 시점(late-time) 간의 파워 메트릭 차이이고, 상기 x는 속도 조절 상수인 것을 특징으로 하는 레이크 수신 방법.
  8. 제7항에 있어서, 상기 상기 베타(β) 값은
    상기
    Figure PCTKR2014011461-appb-I000006
    비율에 따른 타이밍 오프셋에 의해서 결정되고,
    상기 타이밍 오프셋은 아래의 표에 의해서
    Figure PCTKR2014011461-appb-I000007
    정의되는 것을 특징으로 하는 레이크 수신 방법.
  9. 제7항에 있어서, 상기 오실레이터의 샘플링 클럭을 조정하기 위한 상기 베타(β) 값은
    최대 SNR을 나타내는 정시점(On-time)에서 샘플링이 수행되게끔 결정되는 것을 특징으로 하는 레이크 수신 방법.
  10. 제9항에 있어서,
    실제 주파수 오프셋은 0이지만, 스크램블링 코드에 따라 자기 상관이 달라져 타이밍 오프셋에 따라 음(-)의 주파수 오프셋이 존재하는 것으로 확인되는 경우, 상기 x의 값을 더 크게 설정되는 것을 특징으로 하는 레이크 수신 방법.
PCT/KR2014/011461 2014-11-27 2014-11-27 레이크 수신기 및 그 수신 방법 WO2016084998A1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020167034960A KR101869638B1 (ko) 2014-11-27 2014-11-27 레이크 수신기 및 그 수신 방법
EP14906838.9A EP3226427B1 (en) 2014-11-27 2014-11-27 Rake receiver and receiving method thereof
US15/322,706 US9793946B2 (en) 2014-11-27 2014-11-27 Rake receiver and receiving method thereof
PCT/KR2014/011461 WO2016084998A1 (ko) 2014-11-27 2014-11-27 레이크 수신기 및 그 수신 방법
JP2016573567A JP6277291B2 (ja) 2014-11-27 2014-11-27 レーク受信機及びその受信方法
CN201480080308.XA CN106664117B (zh) 2014-11-27 2014-11-27 耙式接收机及其接收方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2014/011461 WO2016084998A1 (ko) 2014-11-27 2014-11-27 레이크 수신기 및 그 수신 방법

Publications (1)

Publication Number Publication Date
WO2016084998A1 true WO2016084998A1 (ko) 2016-06-02

Family

ID=56074539

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2014/011461 WO2016084998A1 (ko) 2014-11-27 2014-11-27 레이크 수신기 및 그 수신 방법

Country Status (6)

Country Link
US (1) US9793946B2 (ko)
EP (1) EP3226427B1 (ko)
JP (1) JP6277291B2 (ko)
KR (1) KR101869638B1 (ko)
CN (1) CN106664117B (ko)
WO (1) WO2016084998A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261528A (ja) * 1998-01-26 1999-09-24 Nokia Mobile Phones Ltd Ｒａｋｅ受信機、並びにｒａｋｅ受信機におけるフィンガ―処理要素の割当て及び調整方法
KR20030081503A (ko) * 2001-03-12 2003-10-17 콸콤 인코포레이티드 병합을 방지하는 타이밍 판별기
US20060072650A1 (en) * 2004-10-06 2006-04-06 Mark Kent Method and system for managing, controlling, and combining signals in a frequency selective multipath fading channel
KR20080076414A (ko) * 2007-02-16 2008-08-20 이오넥스 주식회사 이동　통신 시스템의 인접한　다중　경로　환경에서 레이크핑거 제어 방법 및 장치
US20110002366A1 (en) * 2009-07-01 2011-01-06 Harris Corporation Rake receiver for spread spectrum chaotic communications systems

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654979A (en) * 1995-01-13 1997-08-05 Qualcomm Incorporated Cell site demodulation architecture for a spread spectrum multiple access communication systems
US6278725B1 (en) * 1998-12-18 2001-08-21 Philips Electronics North America Corporation Automatic frequency control loop multipath combiner for a rake receiver
US6735242B1 (en) * 1999-08-30 2004-05-11 Nokia Corporation Time tracking loop for pilot aided direct sequence spread spectrum systems
EP1117186A1 (en) * 2000-01-14 2001-07-18 Lucent Technologies Inc. Adaptive code-tracking RAKE receiver for direct-sequence code-division multiple access (cdma) communications
JP2001237742A (ja) * 2000-02-25 2001-08-31 Sanyo Electric Co Ltd 同期追従回路、及び同期追従方法
KR100373338B1 (ko) * 2000-06-24 2003-02-25 주식회사 팬택앤큐리텔 부호분할 다중접속 코드 타이밍 추적장치
GB2369275B (en) * 2000-11-21 2004-07-07 Ubinetics Ltd A rake receiver and a method of providing a frequency error estimate
US6771692B2 (en) * 2001-01-11 2004-08-03 Qualcomm Incorporated Time tracking in a non-negligible multipath spacing environment
US6456648B1 (en) * 2001-10-01 2002-09-24 Interdigital Technology Corporation Code tracking loop with automatic power normalization
US7372892B2 (en) * 2002-04-29 2008-05-13 Interdigital Technology Corporation Simple and robust digital code tracking loop for wireless communication systems
KR100547737B1 (ko) * 2003-06-10 2006-01-31 삼성전자주식회사 직접시퀀스 부호분할다중접속 이동통신시스템에서 레이크수신장치 및 방법
US7369534B2 (en) * 2003-08-27 2008-05-06 Qualcomm Incorporated Reducing search time using known scrambling code offsets
KR100651505B1 (ko) * 2004-08-30 2006-11-29 삼성전자주식회사 직접시퀀스 부호분할다중접속 통신시스템에서 다중 경로환경에서의 코드 추적 장치 및 방법
US7639766B2 (en) * 2004-09-27 2009-12-29 Via Telecom Co., Ltd. Combined automatic frequency correction and time track system to minimize sample timing errors
CN1333533C (zh) * 2005-05-16 2007-08-22 北京北方烽火科技有限公司 直接序列扩频移动通信***的频率补偿方法
JP2010178103A (ja) * 2009-01-30 2010-08-12 Mitsubishi Electric Corp スペクトル拡散受信装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261528A (ja) * 1998-01-26 1999-09-24 Nokia Mobile Phones Ltd Ｒａｋｅ受信機、並びにｒａｋｅ受信機におけるフィンガ―処理要素の割当て及び調整方法
KR20030081503A (ko) * 2001-03-12 2003-10-17 콸콤 인코포레이티드 병합을 방지하는 타이밍 판별기
US20060072650A1 (en) * 2004-10-06 2006-04-06 Mark Kent Method and system for managing, controlling, and combining signals in a frequency selective multipath fading channel
KR20080076414A (ko) * 2007-02-16 2008-08-20 이오넥스 주식회사 이동　통신 시스템의 인접한　다중　경로　환경에서 레이크핑거 제어 방법 및 장치
US20110002366A1 (en) * 2009-07-01 2011-01-06 Harris Corporation Rake receiver for spread spectrum chaotic communications systems

Also Published As

Publication number Publication date
US20170155422A1 (en) 2017-06-01
EP3226427B1 (en) 2019-06-26
KR20170008791A (ko) 2017-01-24
EP3226427A4 (en) 2018-08-01
JP2017525212A (ja) 2017-08-31
EP3226427A1 (en) 2017-10-04
US9793946B2 (en) 2017-10-17
JP6277291B2 (ja) 2018-02-07
CN106664117A (zh) 2017-05-10
CN106664117B (zh) 2019-06-14
KR101869638B1 (ko) 2018-06-20

Similar Documents

Publication Publication Date Title
US20060258382A1 (en) Method and apparatus for supporting p2p communication in tdd cdma communication systems
JP2002540686A (ja) Ｃｄｍａ無線通信システムにおける干渉測定のための符号予約
WO2011021897A2 (en) Method for transmitting channel quality indicator
WO2011037345A2 (en) Method for multi-point cooperation considering delay in wireless communication system
EP0779755A3 (en) Base station selection scheme for CDMA cellular system using perch channel and received SIR
KR19980071640A (ko) Cdma 수신기에서 파일롯 신호를 획득하기 위한 방법 및 그 장치
CN1424863A (zh) 移动通信终端、干扰消除***、干扰消除方法和基站
WO2012008786A2 (ko) 무선통신 시스템에서 네트워크 진입 후 초기 데이터 전송을 위한 상향링크 전송 전력을 제어하는 단말 장치 및 그 방법
EP1692776A1 (en) Method and apparatus for supporting downlink joint detection in tdd cdma systems
JP2001197548A (ja) 移動体通信システム
JP2023081964A (ja) 方法、送信デバイス、及び受信デバイス
CN104718784A (zh) 用于以最佳延迟来控制上行链路发射功率的方法和装置
WO2017179915A2 (ko) 동일한 자원으로 광대역 트래픽과 기계간 통신 트래픽 또는 초저지연 통신 트래픽을 동시에 다중화하여 전송하는 장치 및 그 방법
JP2001086035A (ja) Ｃｄｍａにおけるセルサーチ方法
CN1848708A (zh) Cdma移动通信***及其接收功率测量方法
US6466565B1 (en) Measurement of spatial signature information in CDMA wireless communication systems
WO2022078804A1 (en) Pdcch-based adaptation of uplink activity
WO2016084998A1 (ko) 레이크 수신기 및 그 수신 방법
TW591908B (en) Methods and communications terminals for increasing capacity CDMA communications networks
CN114765847B (zh) Rrc不活动状态定位srs网络辅助发射功率控制机制
CN113170483A (zh) 多trp传输
US20130028296A1 (en) Chip x2 correlation hypotheses using chip x1 samples
CN102084609A (zh) 便于为在td-scdma***中移交而进行的测量的共用信道配置
CN111165038B (zh) 用于同步信号和***信息的发送的方法和设备
US9307500B2 (en) Wireless apparatus, baseband processing apparatus, and communication method

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14906838

Country of ref document: EP

Kind code of ref document: A1

REEP Request for entry into the european phase

Ref document number: 2014906838

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20167034960

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2016573567

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15322706

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE