WO2016058347A1 - 一种实现时间和时钟同步的方法及装置 - Google Patents

一种实现时间和时钟同步的方法及装置 Download PDF

Info

Publication number
WO2016058347A1
WO2016058347A1 PCT/CN2015/076910 CN2015076910W WO2016058347A1 WO 2016058347 A1 WO2016058347 A1 WO 2016058347A1 CN 2015076910 W CN2015076910 W CN 2015076910W WO 2016058347 A1 WO2016058347 A1 WO 2016058347A1
Authority
WO
WIPO (PCT)
Prior art keywords
clock
time
time information
modulated signal
signal
Prior art date
Application number
PCT/CN2015/076910
Other languages
English (en)
French (fr)
Inventor
向雄
Original Assignee
中兴通讯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中兴通讯股份有限公司 filed Critical 中兴通讯股份有限公司
Publication of WO2016058347A1 publication Critical patent/WO2016058347A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements

Definitions

  • This document relates to the field of communications, and in particular to a method and apparatus for implementing time and clock synchronization.
  • GPS Global Positioning System
  • IEEE 1588 is commonly referred to as the Precision Time Protocol, or PTP protocol, and its full name is: the precision clock synchronization protocol standard for network measurement and control systems.
  • the IEEE1588 system only needs a high-precision clock source input bearer network, and can automatically realize the time synchronization of sub-microsecond time precision of the whole network according to the clock quality and the system master-slave relationship, thereby reducing the system cost and enhancing the clock time information of the base station.
  • the security and stability of the communication network Based on these considerations, the current 1588 technology is being widely adopted in the field of transmission.
  • the 1588 technology is generally implemented by the time clock unit in the network element through a separate bus.
  • the clock synchronization sends the system clock to one or more boards in the network element through the clock unit, and the time synchronization is generally the time unit.
  • the 1PPS signal distributes the time information to the board and maintains the time synchronization of the internal boards of the NE. Therefore, the boards inside the network element need two or more buses to complete the time clock synchronization.
  • time synchronization if the time of the time unit changes, it takes about 1 second to synchronize to each time. Single board.
  • the embodiment of the invention provides a method and a device for realizing time and clock synchronization, so that only one bus is needed between the boards in the network element to complete time clock synchronization.
  • a method of implementing time and clock synchronization including:
  • the clock board acquires time information
  • the clock board modulates the time information into a clock signal in a pulse width modulation manner to obtain a modulated signal
  • the modulated signal is distributed to one or more service boards, so that the service board analyzes the time information and the system clock from the modulated signal, and synchronizes the time and the clock.
  • the step of acquiring time information includes:
  • the first count value t1 and the frame synchronization signal are grouped to obtain time information.
  • the time information is modulated onto the clock signal in a pulse width modulation manner, and the step of obtaining the modulated signal includes:
  • each clock signal transmission period it is judged whether the time information bit corresponding to the transmitted time information is "1" or "0", wherein the time information is represented by a plurality of "1" and "0" encoded binary numbers, each The number of bits of a binary number is formed as a time information bit;
  • the output duty ratio of the modulated signal in the transmission period is the first duty ratio
  • the output duty ratio of the modulated signal in the transmission period is the second duty ratio.
  • the clock signal is a divide-by-8 frequency of the system clock signal.
  • a clock board comprising means for effecting time and clock synchronization, the apparatus comprising:
  • a first obtaining module configured to acquire time information
  • a modulation module configured to modulate the time information onto a clock signal in a pulse width modulated manner to obtain a modulated signal
  • the distribution module is configured to distribute the modulated signal to one or more service boards, so that the service board analyzes the time information and the system clock from the modulated signal, and synchronizes the time and the clock.
  • the obtaining module includes:
  • a first acquiring submodule configured to acquire a first count value t1 of the local time counter at a frame header generation time of the frame synchronization signal
  • the group packet sub-module is configured to group the first count value t1 and the frame synchronization signal to obtain time information that needs to be transmitted.
  • the modulation module includes:
  • the first determining sub-module is configured to determine, according to each clock signal transmission period, whether the time information bit corresponding to the transmitted time information is “1” or “0”, wherein the time information is composed of multiple “1”s and “0s” "The encoded binary number indicates that the number of bits per binary number is formed as a time information bit;
  • a first output submodule configured to: when the first determining submodule determines that the transmitted time information bit is “1”, causing an output duty ratio of the modulated signal in the transmission period to be a first duty ratio;
  • the second output sub-module is configured to: when the first determining sub-module determines that the transmitted time information bit is “0”, the output duty ratio of the modulated signal in the transmission period is the second duty ratio.
  • the clock signal is a divide-by-8 frequency of the system clock signal.
  • a method of implementing time and clock synchronization including:
  • the service board acquires a modulated signal from a clock board, and the modulated signal is obtained by modulating time information onto a clock signal;
  • the service board analyzes the received modulated signal to obtain system clock and time information
  • the service board implements time synchronization in the network element according to the time information.
  • the step of analyzing the received modulated signal to obtain a system clock includes:
  • the signal multiplication after the frequency division operation is performed to obtain the system clock.
  • the step of analyzing the received modulated signal to obtain time information includes:
  • the duty ratio of the received modulated signal is the first duty ratio, determining that the time information of the modulated signal of this period is "1";
  • the duty ratio of the received modulated signal is the second duty ratio, it is determined that the clock information included in the clock signal of this period is "0".
  • the step of implementing time synchronization in the network element according to the time information includes:
  • the deviation ⁇ t is written into the local time counter, and a time correction operation is initiated to implement one time synchronization in the network element.
  • a service board includes a device for implementing time and clock synchronization, and the device includes:
  • a second acquisition module configured to acquire a modulated signal from a clock board, the modulated signal being obtained by modulating time information onto a clock signal
  • An analysis module configured to analyze the received modulated signal to obtain system clock and time information
  • the synchronization module is configured to implement time synchronization within the network element according to the time information.
  • the analyzing module includes:
  • a frequency dividing sub-module configured to divide the modulated signal by a divide-by-2 process
  • the frequency multiplication sub-module is set to multiply the signal after the frequency division processing to obtain the system clock.
  • the analyzing module further includes:
  • a second determining submodule configured to determine, at each transmission period of the modulated signal, whether the duty ratio of the modulated signal of the period is the first duty ratio or the second duty ratio;
  • a first determining submodule configured to: when the second determining submodule determines that the duty ratio of the modulated signal is the first duty ratio, determining that the time information included in the modulated signal of the period is “1”;
  • the second determining submodule is configured to determine that the clock information included in the clock signal of the period is “0” when the second determining submodule determines that the duty ratio of the modulated signal is the second duty ratio.
  • the synchronization module includes:
  • a third obtaining submodule configured to obtain a second time value t2 of the local counter when the frame header in the time information is found
  • a fourth obtaining submodule configured to obtain a first time value t1 from the time information
  • the correction submodule is configured to write the deviation ⁇ t into the local time counter, initiate a time correction operation, and implement a time synchronization in the network element.
  • a network element device includes the clock board and the service board.
  • time information is modulated onto a clock signal by a clock board to obtain a modulated signal, which is sent to each service board, and the modulated signal is passed through each service board.
  • the system clock and time information are obtained, and only a single bus is required to be transmitted between the clock board and each service board during the internal time and clock synchronization of the network element.
  • the time-fast synchronization can be realized by the pulse width modulation.
  • FIG. 1 is a flow chart showing the basic steps of a method for implementing time and clock synchronization applied to a clock board according to an embodiment of the present invention
  • FIG. 2 is a schematic structural diagram of an apparatus for implementing time and clock synchronization applied to a clock board according to an embodiment of the present invention
  • FIG. 3 is a flowchart of basic steps of a method for implementing time synchronization and clock synchronization applied to a service board according to an embodiment of the present invention
  • FIG. 4 is a schematic structural diagram of an apparatus for implementing time synchronization and clock synchronization applied to a service board according to an embodiment of the present invention
  • FIG. 5 is a schematic diagram of a modulation implementation process in step 2 according to an embodiment of the present invention.
  • a system clock
  • b clock signal
  • c time information
  • d modulated signal
  • e 6.43 ns
  • f 51.44 ns
  • c1 time information bits are "1"
  • c0 time information bits It is "0".
  • the embodiment of the present invention provides a method and device for realizing time and clock synchronization by implementing time and clock synchronization between a clock element and a plurality of service boards in the related art.
  • the board modulates the time information to the clock signal, and obtains the modulated signal, which is sent to multiple service boards.
  • the service board then processes the modulated signal to obtain the system clock and time information to implement internal time and clock synchronization of the network element. In the process, only a single bus is required to be transmitted between the clock board and multiple service boards, and the time synchronization can be realized in a pulse width modulation manner.
  • an embodiment of the present invention provides a method for implementing time and clock synchronization, which should Used for clock boards, including:
  • Step 1 Obtain time information
  • Step 2 modulating the time information into a clock signal in a pulse width modulation manner to obtain a modulated signal
  • Step 3 The modulated signal is distributed to the service board, so that the service board analyzes the time information and the system clock from the modulated signal, and synchronizes the time and the clock.
  • the clock board first modulates the time information into a clock signal in a pulse width modulation manner to obtain a modulated signal, and the clock board will be modulated. It is distributed to the service board.
  • the service board processes the modulated signal to obtain the time information and the system clock.
  • the time and clock synchronization between the network element can be realized only by a single bus between the clock board and the service board.
  • step 1 includes:
  • the first count value t1 and the frame synchronization signal are grouped to obtain time information.
  • the service board needs a frame synchronization signal to implement backplane frame synchronization, and the clock board needs to transmit a frame synchronization signal to the service board, so the local time counter can be latched at the frame header generation time of the frame synchronization signal. , the obtained first count value t1 and the frame synchronization signal group packet.
  • step 2 includes:
  • the time information bit corresponding to the transmitted time information is "1" or "0", wherein the time information is represented by a plurality of "1" and "0" encoded binary numbers, each The number of bits of a binary number is formed as a time information bit;
  • the output duty ratio of the modulated signal in the transmission period is the first duty ratio
  • the output duty ratio of the modulated signal in the transmission period is the second duty ratio
  • the above steps are sequentially performed, and the entire time information is modulated onto the clock signal to obtain a modulated signal.
  • the duty ratio refers to the ratio of the high level in the transmission period.
  • the time information may be composed of a plurality of first count values t1 and a plurality of frames Synchronous signal grouping is implemented.
  • the frame header signal is represented by the information code “1”, and then there are 512 pieces of information indicating time information, and the coded information is 702 consecutive “0”s, and one frame of information has a total of 1215 time information bits, wherein 512 information codes indicating time information, a total of 64 bytes, the first byte contains the information of the first count value t1, and the second 63-byte bytes are the information payload area, which can transmit the internal real-time requirements of the network element.
  • the message information, the 64th byte is the check code of the message.
  • the clock signal is the divide-by-8 frequency of the system clock signal.
  • the system clock a is 155.52 MHz, and the clock signal b is 19.44 MHz.
  • the counter counts the system clock a.
  • the counter increments by one on the rising edge of each system clock a.
  • the count value is "111”, it returns to zero on the rising edge of the next clock and becomes "000” to realize the transmitted
  • the frequency of the modulated signal d and the clock signal b are the same, that is, the frequency of the system clock a is divided by eight, and one time information bit is determined to be transmitted in one clock cycle, and the time information corresponding to the transmitted time information is determined in the current clock cycle.
  • the output duty ratio of the modulated signal d is the second duty ratio, and in the embodiment of the present invention, the second duty ratio is 75%, of course.
  • the values of the first duty ratio and the second duty ratio are not limited to one value, and the first duty ratio and the second duty ratio can be counted from “000” to "111” by the counter.
  • high and low levels are output on different counting segments to achieve different values, as long as the first duty ratio and the second duty ratio are different values to distinguish whether the transmitted time information is “0” or “1”. can.
  • the above steps are repeated to complete the transfer of the entire time information.
  • an embodiment of the present invention further provides an apparatus for implementing time and clock synchronization.
  • Applied to the clock board including:
  • the first obtaining module 10 is configured to acquire time information.
  • the modulation module 20 is configured to modulate the time information into a clock signal in a pulse width modulation manner to obtain a modulated signal;
  • the distribution module 30 is configured to distribute the modulated signals to the plurality of service boards, so that the plurality of service boards analyze and obtain the time information and the system clock from the modulated signals, so as to synchronize the time and the clock.
  • the first obtaining module 10 includes:
  • the first acquisition sub-module 101 is configured to acquire a first count value t1 of the local time counter at a frame header generation time of the frame synchronization signal;
  • the packet sub-module 102 is configured to group the first count value t1 and the frame synchronization signal to obtain time information that needs to be transmitted.
  • the modulation module 20 includes:
  • the first determining sub-module 201 is configured to determine, in the current clock signal transmission period, whether the time information bit corresponding to the transmitted time information is “1” or “0”, wherein the time information is composed of multiple “1”s and “ The binary code of the 0" code indicates that the number of bits of each binary number is formed as a time information bit;
  • the first output sub-module 202 is configured to: when the first determining sub-module determines that the transmitted time information bit is “1”, the output duty ratio of the modulated signal in the transmission period is a first duty ratio;
  • the second output sub-module 203 is configured to: when the first determining sub-module determines that the transmitted time information bit is “0”, the output duty of the modulated signal in the transmission period is a second duty ratio;
  • the first determining sub-module, the first output sub-module, and the second output sub-module respectively perform corresponding functions for each clock signal transmission period, and modulate the entire time information onto the clock signal to obtain The signal is modulated.
  • the clock signal is a divide-by-eight of the system clock signal.
  • the embodiment of the present invention further includes a method for implementing time and clock synchronization, which is applied to a service board, and includes:
  • Step 4 Acquire a modulated signal from a clock board, where the modulated signal is obtained by modulating time information onto a clock signal;
  • Step 5 analyzing the received modulated signal to obtain system clock and time information
  • Step 6 Implement time synchronization in the network element according to the time information.
  • the service board receives the modulated signal transmitted by the clock board, and then the service board processes the received modulated signal in step 5 to obtain a system clock, which implements internal clock synchronization of the network element, and the service board.
  • the received modulated signal is demodulated to obtain time information, and in step 6, time synchronization inside the network element is implemented according to the obtained time information.
  • step 5 includes:
  • the signal multiplication after the frequency division operation is performed to obtain the system clock.
  • the duty ratio of the modulated signal received by the service board is not 50% and is changing, so a divide-by-two operation is required, that is, when the rising edge of the clock comes, a clock flip is triggered, due to the clock.
  • the rising edge position is always fixed and is not affected by the pulse width modulation, so the duty cycle of the divided clock can be kept constant.
  • the clock obtained after frequency division is a 9.72 MHz clock with a duty ratio of 50%. Use this clock as the clock source of the system clock and multiply it to the 155.52MHz system clock.
  • step 5 further includes:
  • the duty ratio of the received modulated signal is the first duty ratio, determining that the time information of the modulated signal of this period is "1";
  • the duty ratio of the received modulated signal is the second duty ratio, determining that the clock information included in the clock signal of this period is “0”;
  • the above steps are sequentially performed, and all periods of the received modulated signal are demodulated to obtain time information.
  • the received modulated signal is also sampled by a ternary counter and a system clock.
  • the counter performs the clear operation. If the modulated signal is high, the counter adds 1 to the rising edge of each system clock. If the modulated signal is low, the count value remains unchanged, and the modulated signal decreases. When the edge is followed, the counter value is latched. If the counter value is greater than or equal to "011", the duty ratio of the modulated signal is the second duty ratio, and the demodulated The time information bit corresponding to the time information is “0”.
  • the counter value is less than “011”, it indicates that the duty ratio of the modulated signal is the first duty ratio, and the time information bit corresponding to the demodulated time information is "1", repeating the above steps demodulates the entire modulated signal to obtain time information. It can be understood that the process of demodulation and the process of modulation are corresponding. During the modulation process, the counter obtains different first duty ratios and second duty ratios, and the corresponding modulation process counter counts in the demodulation process. The first duty cycle and the second duty cycle.
  • step 6 includes:
  • the deviation ⁇ t is written into the local time counter, and a time correction operation is initiated to implement one time synchronization in the network element.
  • the frame header when demodulating the modulated signal, the frame header is simultaneously searched, and when the frame header is found, the second time value t2 of the local time counter is immediately latched, if the current packet is time information and the CRC is checked.
  • Implement a time synchronization within the network element When demodulating the modulated signal, repeat the above steps to achieve time synchronization in the network element.
  • the delay inside the network element is constant, the internal delay t0 of each slot can be obtained through calculation, and no bidirectional is needed.
  • the packet is exchanged to measure the link delay.
  • the embodiment of the invention further provides a device for realizing time and clock synchronization, which is applied to a service board, and includes:
  • a second obtaining module 40 configured to acquire a modulated signal from a clock board, the modulated signal being obtained by modulating time information onto a clock signal;
  • the analyzing module 50 is configured to analyze the received modulated signal to obtain system clock and time information
  • the synchronization module 60 is configured to implement time synchronization within the network element according to the time information.
  • the analyzing module 50 includes:
  • the frequency dividing sub-module 501 is configured to perform a frequency division process on the modulated signal
  • the frequency multiplication sub-module 502 is configured to perform frequency multiplication processing on the signal after the frequency division operation to obtain a system clock.
  • the analyzing module 50 further includes:
  • the determining sub-module 503 is configured to determine, in the current transmission period of the modulated signal, whether the duty ratio of the modulated signal of the period is the first duty ratio or the second duty ratio;
  • the first determining sub-module 504 is configured to: when the determining sub-module determines that the duty ratio of the modulated signal is the first duty ratio, determining that the time information included in the modulated signal of the period is “1”;
  • the second determining sub-module 505 is configured to: when the duty ratio of the received modulated signal is the second duty ratio, determine that the clock information included in the clock signal of this period is “0”;
  • the second determining sub-module, the first determining sub-module and the second determining sub-module respectively perform corresponding functions, respectively, to the received modulated signal All cycles are demodulated to obtain time information.
  • the synchronization module 60 includes:
  • the third obtaining sub-module 601 is configured to acquire a second time value t2 of the local counter when the frame header in the time information is found;
  • the fourth obtaining sub-module 602 is configured to obtain the first time value t1 from the time information
  • the correction sub-module 604 is configured to write the deviation into the local time counter, initiate a time correction operation, and implement a time synchronization in the network element.
  • the apparatus for implementing time and clock synchronization provided by the embodiments of the present invention is a device applying the foregoing method, and all embodiments of the foregoing methods are applicable to the apparatus, and all of the same or similar beneficial effects can be achieved.
  • All or part of the steps of the above embodiments may also be implemented using an integrated circuit. These steps may be separately fabricated into individual integrated circuit modules, or a plurality of modules or steps may be implemented as a single integrated circuit module. Thus, the invention is not limited to any specific combination of hardware and software.
  • the devices/function modules/functional units in the above embodiments may be implemented by a general-purpose computing device, which may be centralized on a single computing device or distributed over a network of multiple computing devices.
  • each device/function module/functional unit in the above embodiment When each device/function module/functional unit in the above embodiment is implemented in the form of a software function module and sold or used as a stand-alone product, it can be stored in a computer readable storage medium.
  • the above mentioned computer readable storage medium may be a read only memory, a magnetic disk or an optical disk or the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electric Clocks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种实现时间和时钟同步的方法及装置，涉及通信领域，所述方法包括：获取需要传输的时间信息；以脉宽调制的方式将所述时间信息调制到时钟信号上，得到被调制的时钟信号；将被调制的时钟信号分发给业务单板，使业务单板从所述时钟信号中分析获得时间信息和***时钟，实现时间和时钟的同步。

Description

一种实现时间和时钟同步的方法及装置 技术领域
本文涉及通信领域，具体涉及一种实现时间和时钟同步的方法和装置。
背景技术
在现代移动通讯网络中，多个通讯设备之间需要保持时间同步，以保证用户在移动过程中基站的切换不会出现掉线等故障，当前已部署的网络通常采用全球定位***(GPS)来实现，直接将时间信息注入基站等需要时间同步的节点，由于GPS受限于***成本和安全问题，因此不适宜于大面积部署，而IEEE 1588可以满足这一需求。IEEE1588通常称为Precision Time Protocol，即PTP协议，其全称是：网络测量和控制***的精密时钟同步协议标准。IEEE1588***仅需要高精度时钟源输入承载网，就可以将基站的时钟时间信息根据时钟质量、***主从关系，自动实现全网亚微秒级时间精度的时间同步，减少了***成本，增强了通信网络的安全性和稳定性。基于这些考虑，目前1588技术在传输领域正被广泛采用。
目前，1588技术在网元内部一般是时间时钟单元通过独立的总线分别实现的，时钟同步通过时钟单元将***时钟发送给网元内部的一个或多个单板，而时间同步一般是时间单元通过1PPS信号将时间信息分发给单板，维持网元内部单板的时间同步。因此，网元内部的单板均需要两根甚至更多的总线来完成时间时钟同步，而且，对于时间同步来说，如果时间单元的时间出现变化，则需要1秒左右的时间才能同步到每个单板。
发明内容
本发明实施例提供一种实现时间和时钟同步的方法和装置，实现网元内部的各单板之间只需要一根总线就可完成时间时钟同步。
一种实现时间和时钟同步的方法，包括：
时钟板获取时间信息；
所述时钟板以脉宽调制的方式将所述时间信息调制到时钟信号上，得到被调制信号；
将被调制信号分发给一个或多个业务单板，使所述业务单板从被调制信号中分析获得时间信息和***时钟，实现时间和时钟的同步。
可选地，所述获取时间信息的步骤包括：
在帧同步信号的帧头产生时刻，获取本地时间计数器的第一计数值t1；
将第一计数值t1和所述帧同步信号组包，获得时间信息。
可选地，以脉宽调制的方式将所述时间信息调制到时钟信号上，得到被调制信号的步骤包括：
在每一时钟信号传输周期，判断所传输的时间信息对应的时间信息比特为“1”还是“0”，其中所述时间信息由多个“1”和“0”编码的二进制数表示，每一二进制数的位数形成为一个时间信息比特；
若所传输的时间信息比特为“1”时，使被调制信号在该传输周期的输出占空比为第一占空比；
若所传输的时间信息比特为“0”时，使被调制信号在该传输周期的输出占空比为第二占空比。
可选地，所述时钟信号是***时钟信号的八分频。
一种时钟板，包括实现时间和时钟同步的装置，所述装置包括：
第一获取模块，设置为获取时间信息；
调制模块，设置为以脉宽调制的方式将所述时间信息调制到时钟信号上，得到被调制信号；以及
分发模块，设置为将被调制信号分发给一个或多个业务单板，使所述业务单板从被调制信号中分析获得时间信息和***时钟，实现时间和时钟的同步。
可选地，所述获取模块包括：
第一获取子模块，设置为在帧同步信号的帧头产生时刻，获取本地时间计数器的第一计数值t1；以及
组包子模块，设置为将第一计数值t1和所述帧同步信号组包，获得需要传输的时间信息。
可选地，所述调制模块包括：
第一判断子模块，设置为在每一时钟信号传输周期，判断所传输的时间信息对应的时间信息比特为“1”还是“0”，其中所述时间信息由多个“1”和“0”编码的二进制数表示，每一二进制数的位数形成为一个时间信息比特；
第一输出子模块，设置为当所述第一判断子模块判断所传输的时间信息比特为“1”时，使被调制信号在该传输周期的输出占空比为第一占空比；以及
第二输出子模块，设置为当所述第一判断子模块判断所传输的时间信息比特为“0”时，使被调制信号在该传输周期的输出占空比为第二占空比。
可选地，所述时钟信号是***时钟信号的八分频。
一种实现时间和时钟同步的方法，包括：
业务单板获取来自时钟板的被调制信号，所述被调制信号是通过将时间信息调制到时钟信号上得到的；
所述业务单板对接收到的被调制信号进行分析获取***时钟和时间信息；
所述业务单板根据所述时间信息，实现网元内的时间同步。
可选地，对接收到的被调制信号进行分析获取***时钟的步骤包括：
获取被调制的信号进行二分频操作后的信号；
对二分频操作后的信号倍频处理，获取***时钟。
可选地，对接收到的被调制信号进行分析获取时间信息的步骤包括：
在每一被调制信号的传输周期，判断该周期的被调制信号的占空比为第一占空比还是第二占空比；
若所述接收到的被调制信号的占空比为第一占空比，则确定这个周期的被调制信号包含的时间信息为“1”；
若所述接收到的被调制信号的占空比为第二占空比，则确定这个周期的时钟信号包含的时间信息为“0”。
可选地，根据所述时间信息，实现网元内的时间同步的步骤包括：
获取查找到时间信息中的帧头时的本地计数器的第二时间值t2；
从所述时间信息中获取第一时间值t1；
利用公式Δt＝t2-t1-t0，计算业务单板和时钟板之间的时间偏差Δt，其中t0表示网元内部槽位的内部延时；
将所述偏差Δt写入本地时间计数器，启动一次时间修正操作，实现网元内的一次时间同步。
一种业务单板，包括实现时间和时钟同步的装置，所述装置包括：
第二获取模块，设置为获取来自时钟板的被调制信号，所述被调制信号是通过将时间信息调制到时钟信号上得到的；
分析模块，设置为对接收到的被调制信号进行分析获取***时钟和时间信息；以及
同步模块，设置为根据所述时间信息，实现网元内的时间同步。
可选地，所述分析模块包括：
分频子模块，设置为将被调制的信号进行二分频处理；以及
倍频子模块，设置为对二分频处理后的信号做倍频处理，获取***时钟。
可选地，所述分析模块还包括：
第二判断子模块，设置为在每个的被调制信号的传输周期，判断该周期的被调制信号的占空比为第一占空比还是第二占空比；
第一确定子模块，设置为当所述第二判断子模块判断被调制信号的占空比为第一占空比，则确定这个周期的被调制信号包含的时间信息为“1”；以及
第二确定子模块，设置为当所述第二判断子模块判断被调制信号的占空比为第二占空比，则确定这个周期的时钟信号包含的时间信息为“0”。
可选地，所述同步模块包括：
第三获取子模块，设置为获取查找到时间信息中的帧头时的本地计数器的第二时间值t2；
第四获取子模块，设置为从所述时间信息中获取第一时间值t1；
计算子模块，设置为利用公式Δt＝t2-t1-t0，计算业务单板和时钟板之间的时间偏差Δt，其中t0表示网元内部槽位的内部延时；以及
修正子模块，设置为将所述偏差Δt写入本地时间计数器，启动一次时间修正操作，实现网元内的一次时间同步。
一种网元设备，包括所述时钟板和所述业务单板。
一种计算机可读存储介质，存储有程序指令，当该程序指令被执行时可实现上面所述的方法。本发明实施例的实现时间和时钟同步的方法中，通过时钟板将时间信息调制到时钟信号上，得到被调制信号，下发到各业务单板上，在各业务单板通过对被调制信号处理得到***时钟和时间信息，实现网元内部时间和时钟同步的过程中在时钟板和各业务单板之间只需要单根总线传递，同时以脉宽调制的方式可以实现时间快速同步。
附图概述
图1为本发明实施例应用于时钟板的实现时间和时钟同步的方法的基本步骤流程图；
图2为本发明实施例应用于时钟板的实现时间和时钟同步的装置的结构示意图；
图3为本发明实施例应用于业务单板的实现时间和时钟同步的方法的基本步骤流程图；
图4为本发明实施例应用于业务板的实现时间和时钟同步的装置的结构示意图；
图5为本发明实施例所述的步骤2中调制实现过程示意图。
附图说明：a、***时钟；b、时钟信号；c、时间信息；d、被调制信号；e、6.43ns；f、51.44ns；c1、时间信息比特为“1”；c0、时间信息比特为“0”。
本发明的实施方式
本发明实施例针对相关技术中网元内部实现时间和时钟的同步在时钟板和多个业务单板之间需要多根总线的问题，提供一种实现时间和时钟同步的方法和装置，通过时钟板将时间信息调制到时钟信号上，得到被调制信号，下发到多个业务单板上，业务单板再通过对被调制信号处理得到***时钟和时间信息，实现网元内部时间和时钟同步的过程中在时钟板和多个业务单板之间只需要单根总线传递，同时以脉宽调制的方式可以实现时间快速同步。
如图1所示，本发明实施例提供了一种实现时间和时钟同步的方法，应 用于时钟板，包括：
步骤1，获取时间信息；
步骤2，以脉宽调制的方式将所述时间信息调制到时钟信号上，得到被调制信号；
步骤3，将被调制信号分发给业务单板，使业务单板从被调制信号中分析获得时间信息和***时钟，实现时间和时钟的同步。
本发明的上述实施例中，若要实现网元内部时间和时钟的同步，首先时钟板以脉宽调制的方式将时间信息调制到时钟信号，得到被调制的信号，时钟板将被调制的信号分发给业务板，业务板将被调制的信号进行处理得到时间信息和***时钟，在时钟板和业务板之间只需单根总线就可实现网元内部的时间和时钟的同步。
本发明的上述实施例中，步骤1包括：
在帧同步信号的帧头产生时刻，获取本地时间计数器的第一计数值t1；
将第一计数值t1和所述帧同步信号组包，获得时间信息。
本发明的具体实施例中，业务板需要帧同步信号来实现背板帧同步，时钟板需要向业务板传输帧同步信号，因此可以将在帧同步信号的帧头产生时刻，锁存本地时间计数器，得到的第一计数值t1和帧同步信号组包。
本发明的上述实施例中，步骤2包括：
在当前的时钟信号传输周期，判断所传输的时间信息对应的时间信息比特为“1”还是“0”，其中所述时间信息由多个“1”和“0”编码的二进制数表示，每一二进制数的位数形成为一个时间信息比特；
若所传输的时间信息比特为“1”时，使被调制信号在该传输周期的输出占空比为第一占空比；
若所传输的时间信息比特为“0”时，使被调制信号在该传输周期的输出占空比为第二占空比；
其中对于每一时钟信号传输周期，依次执行上述步骤，把整个时间信息调制到时钟信号上，得到被调制信号。
其中，占空比是指高电平在传输周期内所占的比值。
在本发明的具体实施例中，时间信息可以由多个第一计数值t1和多个帧 同步信号组包实现。
可选地，帧头信号由信息编码“1”表示，后续有512个表示时间信息的信息编码，编码信息后为702个连续的“0”，一帧信息总共有1215个时间信息比特，其中512个表示时间信息的信息编码，共64个字节，首字节包含第一计数值t1的信息，第2-63字节为信息净荷区域，可以传递网元内部对实时性要求较高的报文信息，第64字节为信息的校验码。
本发明的上述实施例中，时钟信号是***时钟信号的八分频。
本发明的实施例中，可选地，如图5所示，***时钟a是155.52MHZ，时钟信号b即为19.44MHZ，在将时间信息c调制到时钟信号b上时，采用一个三进制计数器对***时钟a进行计数，计数器在每个***时钟a的上升沿进行加1操作，当计数值为“111”时，在下一个时钟上升沿归零，变为“000”，实现所传输的被调制信号d和时钟信号b的频率相同，即都为***时钟a的八分频，确定了一个时钟周期传输一个时间信息比特，在当前的时钟周期，判断所传输的时间信息对应的时间信息比特是“1”还是“0”，当所传输的时间信息比特为“1”时，即如图5中的c1时，在计数器从“000”计数到“001”时，对应输出的被调制信号d为高电平，当计数器从“010”计数到“111”时，对应输出的被调制信号d为低电平，实现传输时间信息比特为“1”即如图5中的c1时，被调制信号d的输出占空比为第一占空比，在本发明的实施例中第一占空比为25％，当所传输的时间信息比特为“0”时，即如图5中的c0时，在计数器从“000”计数到“101”时，对应输出的被调制信号d为高电平，当计数器从“110”计数到“111”时，对应输出的被调制信号d为低电平，实现所传输的时间信息比特为“0”时，即如图5中的c0时，被调制信号d的输出占空比为第二占空比，在本发明的实施例中第二占空比为75％，当然可以理解的是，第一占空比和第二占空比的数值并不限定于一个值，第一占空比和第二占空比可以通过计数器在从“000”计数到“111”的过程中在不同的计数段上输出高电平和低电平实现不同数值，只要第一占空比和第二占空比是不同的数值进行区分所传输时间信息是“0”还是“1”即可。在每一个时钟周期，重复上述的步骤，完成整个时间信息的传送。
如图2所示，本发明实施例还提供了一种实现时间和时钟同步的装置， 应用于时钟板，包括：
第一获取模块10，设置为获取时间信息；
调制模块20，设置为以脉宽调制的方式将所述时间信息调制到时钟信号上，得到被调制信号；
分发模块30，设置为将被调制信号分发给多个业务单板，使多个业务单板从被调制信号中分析获得时间信息和***时钟，实现时间和时钟的同步。
本发明的上述实施例中，所述第一获取模块10包括：
第一获取子模块101，设置为在帧同步信号的帧头产生时刻，获取本地时间计数器的第一计数值t1；
组包子模块102，设置为将第一计数值t1和所述帧同步信号组包，获得需要传输的时间信息。
本发明的上述实施例中，所述调制模块20包括：
第一判断子模块201，设置为在当前的时钟信号传输周期，判断所传输的时间信息对应的时间信息比特为“1”还是“0”，其中所述时间信息由多个“1”和“0”编码的二进制数表示，每一二进制数的位数形成为一个时间信息比特；
第一输出子模块202，设置为当所述第一判断子模块判断所传输的时间信息比特为“1”时，使被调制信号在该传输周期的输出占空比为第一占空比；
第二输出子模块203，设置为当所述第一判断子模块判断所传输的时间信息比特为“0”时，使被调制信号在该传输周期的输出占空比为第二占空比；
其中对于每一时钟信号传输周期，所述第一判断子模块、所述第一输出子模块和所述第二输出子模块分别依次执行相应的功能，把整个时间信息调制到时钟信号上，得到被调制信号。
本发明的上述实施例中，所述时钟信号是***时钟信号的八分频。
如图3所示，本发明实施例还包括一种实现时间和时钟同步的方法，应用于业务单板，包括：
步骤4，获取来自时钟板的被调制信号，所述被调制信号是将时间信息调制到时钟信号上得到的；
步骤5，对接收到的被调制信号进行分析获取***时钟和时间信息；
步骤6，根据所述时间信息，实现网元内的时间同步。
本发明的具体实施例中，业务单板接收时钟板传递来的被调制信号，然后步骤5中业务板对接收到的被调制信号进行处理得到***时钟，实现网元内部时钟同步，同时业务板对接收到的被调制信号进行解调得到时间信息，步骤6中根据得到的时间信息，实现网元内部的时间同步。
本发明的上述实施例中，其中，步骤5包括：
获取被调制的信号进行二分频操作后的信号；
对二分频操作后的信号倍频处理，获取***时钟。
本发明的具体实施例中，业务板接收到的被调制信号占空比不是50％且在变化中，因此需要二分频操作，即在时钟上升沿来临时，触发一次时钟的翻转，由于时钟的上升沿位置始终固定，不受脉宽调制的影响，因此分频得到的时钟占空比能够保持不变。具体如本实施例中的19.44MHz被调制信号来说，分频后所得到的时钟是占空比为50％的9.72MHz时钟。用该时钟作为***时钟的时钟源，倍频成155.52MHz***时钟。
本发明的上述实施例中，步骤5还包括：
在当前的被调制信号的传输周期，判断该周期的被调制信号的占空比为第一占空比还是第二占空比；
若所述接收到的被调制信号的占空比为第一占空比，则确定这个周期的被调制信号包含的时间信息为“1”；
若所述接收到的被调制信号的占空比为第二占空比，则确定这个周期的时钟信号包含的时间信息为“0”；
对于每一被调制信号的传输周期，依次执行上述步骤，把所述接收到的被调制信号的所有周期进行解调，获得时间信息。
业务单板在将接收到的被调制信号进行解调获取时间信息时，同样采用一个三进制计数器和***时钟对接收到的被调制信号进行采样，当采样到被调制信号的上升沿时，计数器进行清零操作，若被调制信号为高电平时，则计数器在每个***时钟上升沿进行加1操作，若被调制信号为低电平，则保持计数值不变，在被调制信号下降沿来时，对计数器值进行锁存，若计数器值大于或等于“011”，则表示被调制的信号占空比为第二占空比，解调出的 时间信息对应的时间信息比特为“0”，若计数器值小于“011”，则表示被调制的信号的占空比为第一占空比，则解调出的时间信息对应的时间信息比特为“1”，重复上述步骤把整个被调制信号解调得到时间信息。当然可以理解的是，解调的过程和调制的过程是对应的，调制过程中计数器通过计数得到的不同的第一占空比和第二占空比，解调过程中对应调制过程计数器计数判断第一占空比和第二占空比。
本发明的上述实施例中，步骤6包括：
获取查找到时间信息中的帧头时的本地计数器的第二时间值t2；
从所述时间信息中获取第一时间值t1；
利用公式Δt＝t2-t1-t0，计算业务单板和时钟板之间的时间偏差Δt，其中t0表示网元内部各槽位的内部延时；
将所述偏差Δt写入本地时间计数器，启动一次时间修正操作，实现网元内的一次时间同步。
本发明的实施例中，在解调被调制的信号时，同时查找帧头，找到帧头时，立即锁存本地时间计数器的第二时间值t2，若当前信息包为时间信息且CRC校验正确时，将t1，t2导出，利用公式Δt＝t2-t1-t0，计算业务单板和时钟板之间的时间偏差Δt，将所述偏差Δt写入本地时间计数器，启动一次时间修正操作，实现网元内的一次时间同步。在解调被调制的信号时，不断重复上述步骤实现网元内的时间同步，另外需要说明的是由于网元内部的延迟恒定，通过计算可以得到各槽位的内部延时t0，不需要双向报文交互来测量链路延迟，时钟板发出的帧头经过固定的时延到达业务单板，因此业务单板和时钟板的时间偏差为Δt＝t2-t1-t0。
本发明实施例还提供一种实现时间和时钟同步的装置，应用于业务单板，包括：
第二获取模块40，设置为获取来自时钟板的被调制信号，该被调制信号是通过将时间信息调制到时钟信号上得到的；
分析模块50，设置为对接收到的被调制信号进行分析获取***时钟和时间信息；
同步模块60，设置为根据所述时间信息，实现网元内的时间同步。
本发明的上述实施例中，所述分析模块50包括：
分频子模块501，设置为将被调制的信号进行二分频处理；
倍频子模块502，设置为对二分频操作后的信号做倍频处理，获取***时钟。
本发明的上述实施例中，所述分析模块50还包括：
判断子模块503，设置为在当前的被调制信号的传输周期，判断该周期的被调制信号的占空比为第一占空比还是第二占空比；
第一确定子模块504，设置为当所述判断子模块判断被调制信号的占空比为第一占空比，则确定这个周期的被调制信号包含的时间信息为“1”；
第二确定子模块505，设置为当所述接收到的被调制信号的占空比为第二占空比，则确定这个周期的时钟信号包含的时间信息为“0”；
对于每一被调制信号的传输周期，所述第二判断子模块、所述第一确定子模块和所述第二确定子模块分别依次执行相应的功能，把所述接收到的被调制信号的所有周期进行解调，获得时间信息。
本发明的上述实施例中，所述同步模块60包括：
第三获取子模块601，设置为获取查找到时间信息中的帧头时的本地计数器的第二时间值t2；
第四获取子模块602，设置为从所述时间信息中获取第一时间值t1；
计算子模块603，设置为利用公式Δt＝t2-t1-t0，计算业务单板和时钟板之间的时间偏差，其中t0表示网元内部槽位的内部延时；
修正子模块604，设置为将所述偏差写入本地时间计数器，启动一次时间修正操作，实现网元内的一次时间同步。
需要说明的是，本发明实施例提供的实现时间和时钟同步的装置是应用上述方法的装置，则上述方法的所有实施例均适用于该装置，且均能达到相同或相似的有益效果。
本领域普通技术人员可以理解上述实施例的全部或部分步骤可以使用计算机程序流程来实现，所述计算机程序可以存储于一计算机可读存储介质中，所述计算机程序在相应的硬件平台上(如***、设备、装置、器件等)执行，在执行时，包括方法实施例的步骤之一或其组合。
上述实施例的全部或部分步骤也可以使用集成电路来实现，这些步骤可以被分别制作成一个个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
上述实施例中的各装置/功能模块/功能单元可以采用通用的计算装置来实现，它们可以集中在单个的计算装置上，也可以分布在多个计算装置所组成的网络上。
上述实施例中的各装置/功能模块/功能单元以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。上述提到的计算机可读取存储介质可以是只读存储器，磁盘或光盘等。
工业实用性
本发明的实施例实现网元内部时间和时钟同步的过程中在时钟板和业务单板之间只需要单根总线传递，同时以脉宽调制的方式可以实现时间快速同步。

Claims (18)

  1. 一种实现时间和时钟同步的方法，包括：
    时钟板获取时间信息；
    所述时钟板以脉宽调制的方式将所述时间信息调制到时钟信号上，得到被调制信号；
    将被调制信号分发给一个或多个业务单板，使所述业务单板从被调制信号中分析获得时间信息和***时钟，实现时间和时钟的同步。
  2. 如权利要求1所述的实现时间和时钟同步的方法，其中，所述获取时间信息的步骤包括：
    在帧同步信号的帧头产生时刻，获取本地时间计数器的第一计数值t1；
    将第一计数值t1和所述帧同步信号组包，获得时间信息。
  3. 如权利要求1所述的实现时间和时钟同步的方法，其中，以脉宽调制的方式将所述时间信息调制到时钟信号上，得到被调制信号的步骤包括：
    在每一时钟信号传输周期，判断所传输的时间信息对应的时间信息比特为“1”还是“0”，其中所述时间信息由多个“1”和“0”编码的二进制数表示，每一二进制数的位数形成为一个时间信息比特；
    若所传输的时间信息比特为“1”时，使被调制信号在该传输周期的输出占空比为第一占空比；
    若所传输的时间信息比特为“0”时，使被调制信号在该传输周期的输出占空比为第二占空比。
  4. 如权利要求1所述的实现时间和时钟同步的方法，其中，所述时钟信号是***时钟信号的八分频。
  5. 一种时钟板，包括实现时间和时钟同步的装置，所述装置包括：
    第一获取模块，设置为获取时间信息；
    调制模块，设置为以脉宽调制的方式将所述时间信息调制到时钟信号上，得到被调制信号；以及
    分发模块，设置为将被调制信号分发给一个或多个业务单板，使所述业务单板从被调制信号中分析获得时间信息和***时钟，实现时间和时钟的同 步。
  6. 如权利要求5所述的时钟板，其中，所述获取模块包括：
    第一获取子模块，设置为在帧同步信号的帧头产生时刻，获取本地时间计数器的第一计数值t1；以及
    组包子模块，设置为将第一计数值t1和所述帧同步信号组包，获得需要传输的时间信息。
  7. 如权利要求5所述的时钟板，其中，所述调制模块包括：
    第一判断子模块，设置为在每一时钟信号传输周期，判断所传输的时间信息对应的时间信息比特为“1”还是“0”，其中所述时间信息由多个“1”和“0”编码的二进制数表示，每一二进制数的位数形成为一个时间信息比特；
    第一输出子模块，设置为当所述第一判断子模块判断所传输的时间信息比特为“1”时，使被调制信号在该传输周期的输出占空比为第一占空比；以及
    第二输出子模块，设置为当所述第一判断子模块判断所传输的时间信息比特为“0”时，使被调制信号在该传输周期的输出占空比为第二占空比。
  8. 如权利要求5所述的时钟板，其中，所述时钟信号是***时钟信号的八分频。
  9. 一种实现时间和时钟同步的方法，包括：
    业务单板获取来自时钟板的被调制信号，所述被调制信号是通过将时间信息调制到时钟信号上得到的；
    所述业务单板对接收到的被调制信号进行分析获取***时钟和时间信息；
    所述业务单板根据所述时间信息，实现网元内的时间同步。
  10. 如权利要求9所述的实现时间和时钟同步的方法，其中，对接收到的被调制信号进行分析获取***时钟的步骤包括：
    获取被调制的信号进行二分频操作后的信号；
    对二分频操作后的信号倍频处理，获取***时钟。
  11. 如权利要求9所述的实现时间和时钟同步的方法，其中，对接收到的被调制信号进行分析获取时间信息的步骤包括：
    在每一被调制信号的传输周期，判断该周期的被调制信号的占空比为第一占空比还是第二占空比；
    若所述接收到的被调制信号的占空比为第一占空比，则确定这个周期的被调制信号包含的时间信息为“1”；
    若所述接收到的被调制信号的占空比为第二占空比，则确定这个周期的时钟信号包含的时间信息为“0”。
  12. 如权利要求9所述的实现时间和时钟同步的方法，其中，根据所述时间信息，实现网元内的时间同步的步骤包括：
    获取查找到时间信息中的帧头时的本地计数器的第二时间值t2；
    从所述时间信息中获取第一时间值t1；
    利用公式Δt＝t2-t1-t0，计算业务单板和时钟板之间的时间偏差Δt，其中t0表示网元内部槽位的内部延时；
    将所述偏差Δt写入本地时间计数器，启动一次时间修正操作，实现网元内的一次时间同步。
  13. 一种业务单板，包括实现时间和时钟同步的装置，所述装置包括：
    第二获取模块，设置为获取来自时钟板的被调制信号，所述被调制信号是通过将时间信息调制到时钟信号上得到的；
    分析模块，设置为对接收到的被调制信号进行分析获取***时钟和时间信息；以及
    同步模块，设置为根据所述时间信息，实现网元内的时间同步。
  14. 如权利要求13所述的业务单板，其中，所述分析模块包括：
    分频子模块，设置为将被调制的信号进行二分频处理；以及
    倍频子模块，设置为对二分频处理后的信号做倍频处理，获取***时钟。
  15. 如权利要求13所述的业务单板，其中，所述分析模块还包括：
    第二判断子模块，设置为在每个的被调制信号的传输周期，判断该周期的被调制信号的占空比为第一占空比还是第二占空比；
    第一确定子模块，设置为当所述第二判断子模块判断被调制信号的占空比为第一占空比，则确定这个周期的被调制信号包含的时间信息为“1”；以及
    第二确定子模块，设置为当所述第二判断子模块判断被调制信号的占空比为第二占空比，则确定这个周期的时钟信号包含的时间信息为“0”。
  16. 如权利要求13所述的业务单板，其中，所述同步模块包括：
    第三获取子模块，设置为获取查找到时间信息中的帧头时的本地计数器的第二时间值t2；
    第四获取子模块，设置为从所述时间信息中获取第一时间值t1；
    计算子模块，设置为利用公式Δt＝t2-t1-t0，计算业务单板和时钟板之间的时间偏差Δt，其中t0表示网元内部槽位的内部延时；以及
    修正子模块，设置为将所述偏差Δt写入本地时间计数器，启动一次时间修正操作，实现网元内的一次时间同步。
  17. 一种网元设备，包括如权利要求5-8任一项所述的时钟板和权利要求13-16任一项所述的业务单板。
  18. 一种计算机可读存储介质，存储有程序指令，当该程序指令被执行时可实现权利要求1-4或9-12任一项所述的方法。
PCT/CN2015/076910 2014-10-14 2015-04-17 一种实现时间和时钟同步的方法及装置 WO2016058347A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410542067.8A CN105577307A (zh) 2014-10-14 2014-10-14 一种实现时间和时钟同步的方法及装置
CN201410542067.8 2014-10-14

Publications (1)

Publication Number Publication Date
WO2016058347A1 true WO2016058347A1 (zh) 2016-04-21

Family

ID=55746057

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2015/076910 WO2016058347A1 (zh) 2014-10-14 2015-04-17 一种实现时间和时钟同步的方法及装置

Country Status (2)

Country Link
CN (1) CN105577307A (zh)
WO (1) WO2016058347A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107579795A (zh) * 2017-10-23 2018-01-12 广州供电局有限公司 分布式多端口设备的时间同步方法以及分布式多端口***
CN113110369A (zh) * 2021-03-09 2021-07-13 广东安朴电力技术有限公司 一种层级控制***时间同步方法及通讯架构

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107528654B (zh) * 2016-06-21 2020-06-05 中兴通讯股份有限公司 一种基于1588的时间同步方法及装置
CN107104749A (zh) * 2017-04-05 2017-08-29 北京航天自动控制研究所 时钟同步方法及装置
CN109245842A (zh) * 2017-07-10 2019-01-18 中兴通讯股份有限公司 时钟时间同步的方法、设备及计算机可读存储介质
CN111342851A (zh) * 2018-11-30 2020-06-26 宁波方太厨具有限公司 一种射频信号的高准确率接收方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1198857A (zh) * 1995-09-29 1998-11-11 西门子公司 无绳多小区电信***的需同步的基站
EP1806923A1 (en) * 2004-10-27 2007-07-11 Sony Corporation Information reproduction device, buffer control method, and program
CN101741853A (zh) * 2009-12-11 2010-06-16 中兴通讯股份有限公司 时钟时间同步的方法、线卡单板和网络设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE502005009756D1 (de) * 2005-04-29 2010-07-29 Tektronix Int Sales Gmbh Zeitlich synchronisiertes Messsystem und Verfahren zum zeitlichen Synchronisieren von mindestens einer Master- und einer Slave-Vorrichtung
CN101425865B (zh) * 2007-10-31 2013-04-24 电信科学技术研究院 传输网中的时钟同步方法、***和从时钟侧实体
CN102202386B (zh) * 2010-03-24 2014-05-07 华为技术有限公司 一种时钟同步的方法、装置和***

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1198857A (zh) * 1995-09-29 1998-11-11 西门子公司 无绳多小区电信***的需同步的基站
EP1806923A1 (en) * 2004-10-27 2007-07-11 Sony Corporation Information reproduction device, buffer control method, and program
CN101741853A (zh) * 2009-12-11 2010-06-16 中兴通讯股份有限公司 时钟时间同步的方法、线卡单板和网络设备

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107579795A (zh) * 2017-10-23 2018-01-12 广州供电局有限公司 分布式多端口设备的时间同步方法以及分布式多端口***
CN107579795B (zh) * 2017-10-23 2019-01-22 广州供电局有限公司 分布式多端口设备的时间同步方法以及分布式多端口***
CN113110369A (zh) * 2021-03-09 2021-07-13 广东安朴电力技术有限公司 一种层级控制***时间同步方法及通讯架构
CN113110369B (zh) * 2021-03-09 2022-09-09 广东安朴电力技术有限公司 一种层级控制***时间同步方法及通讯***

Also Published As

Publication number Publication date
CN105577307A (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
WO2016058347A1 (zh) 一种实现时间和时钟同步的方法及装置
US11177896B2 (en) Time synchronization device and time synchronization method
US9178637B2 (en) Method and devices for synchronization using linear programming
CN104836630B (zh) Ieee1588时钟同步***及其实现方法
KR102031268B1 (ko) 시간-인식 디바이스들 사이에 시간 정보를 통신하는 방법 및 장치
CN102244603B (zh) 传输承载时间的报文的方法、设备及***
US11588568B2 (en) Packet processing method and network device
WO2018205542A1 (zh) 一种1pps+tod信息单总线传送同步***及方法
US20120275501A1 (en) Pluggable synchronization clocks, networks, systems and methods related thereto
KR20150143801A (ko) 타임스탬프를 생성하는 방법, 장치, 그리고 시스템
CN110324889A (zh) 时钟同步方法、通信装置及通信设备
US9813174B2 (en) Time correction method and apparatus for slave clock device
US20150163154A1 (en) Method and devices for packet selection
CN111193567B (zh) 一种时间同步的方法、设备及存储介质
WO2016045340A1 (zh) 时钟同步方法及光网络单元、存储介质
CN101247169A (zh) 一种在通信网络中实现时间同步的方法和***以及设备
CN102932083A (zh) 一种微波同步对时的方法和装置
CN106712885A (zh) 时钟同步方法、网络设备和网络***
WO2018027704A1 (zh) 时间同步的方法和设备
CN108738127A (zh) 射频拉远单元、基带处理单元、分布式基站及其同步方法
CN109921871A (zh) 一种时间同步方法、装置及网络***
CN113424466B (zh) 时钟同步的方法和装置
CN106162856A (zh) 一种无线AdHoc网络中的节点同步方法
CN105323053B (zh) 业务时钟透传的方法及装置
WO2016000423A1 (zh) 一种延时补偿的方法及装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15851009

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15851009

Country of ref document: EP

Kind code of ref document: A1