CN111193567B - 一种时间同步的方法、设备及存储介质 - Google Patents

Abstract

本申请实施例公开了一种时间同步的方法、设备及存储介质，其中，所述方法包括：在SERDES并行接口中搜索数据流中的与预设码型相匹配的同步块；确定所述同步块在所述SERDES并行接口中的比特位的位置为第一位置；确定所述同步块中经过所述SERDES并行接口的时刻点为第一时刻点；在PHY层与MAC层接口中搜索所述同步块和所述数据流中的PTP包，并确定所述同步块与所述PTP包之间的距离；根据所述第一位置、所述第一时刻点和所述距离，确定第二时刻点，所述第二时刻点为PTP包经过SERDES串行接口的时刻点。

Description

一种时间同步的方法、设备及存储介质

技术领域

本申请涉及网络通信技术，涉及但不限于一种时间同步的方法、设备及存储介质。

背景技术

基于高精度时间同步协议(Precision Time Protocol，PTP)包处理的1588时间同步技术在4G通信网络中广泛应用。运营商***(4Generation，4G)商用网络的时间同步精度指标为：基本业务正负几个微秒，相邻单点设备间在正负25纳秒范围。而第五代(5Generation，5G)通信网络有更高要求：基本业务正负1微秒，协同业务正负100纳秒，相邻单点设备间正负15纳秒。特别地，在5G集中式接入网络中，高密度基站端到端时间同步精度要求正负100纳秒，其中从远端射频模块天线单元(Remote Radio Unit，RRU)到分布单元(Distributed Unit，DU)的前传承载网络，单点间要求小于正负10纳秒。5G前传业务通常使用以太网口接入，因此接入以太网业务的通信设备需要解决高精度时间同步问题。而4G通信网中的以太网1588技术，决定同步精度的主要因素是PTP包收发时间戳，PTP包获得时戳的参考平面为以太网物理层(Port Physical Layer，PHY)与媒体访问控制层(MediaAccess Control，MAC)接口，这样得到的时戳由于参考平面与物理接口间路径上的延时抖动会影响同步精度，从而无法满足5G高精度需求。

发明内容

有鉴于此，本申请实施例提供一种时间同步的方法、设备及存储介质。

本申请实施例的技术方案是这样实现的：

本申请实施例提供一种时间同步的方法，所述方法包括：

在接口串并转换器(Serializer Deserializer，SERDES)并行接口中搜索数据流中的与预设码型相匹配的同步块；

确定所述同步块在所述SERDES并行接口中的比特位的位置为第一位置；

确定所述同步块中经过所述SERDES并行接口的时刻点为第一时刻点；

在PHY层与MAC层接口中搜索所述同步块和所述数据流中的PTP包，并确定所述同步块与所述PTP包之间的距离；

根据所述第一位置、所述第一时刻点和所述距离，确定第二时刻点，所述第二时刻点为所述PTP包经过SERDES串行接口的时刻点。

本申请实施例提供一种时间同步的设备，所述设备至少包括：处理器和配置为存储可执行指令的存储介质，其中：

处理器配置为执行存储的可执行指令，所述可执行指令配置为执行上述的时间同步的方法。

本申请实施例提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机可执行指令，该计算机可执行指令配置为执行上述的时间同步的方法。

本申请实施例提供一种时间同步的方法、设备及存储介质，首先，在SERDES并行接口中搜索数据流中的与预设码型相匹配的同步块；然后，确定所述同步块在所述SERDES并行接口中的比特位的位置为第一位置；确定所述同步块中经过所述SERDES并行接口的时刻点为第一时刻点；在PHY层与MAC层接口中搜索所述同步块和所述数据流中的PTP包，并确定所述同步块与所述PTP包之间的距离；最后，根据所述第一位置、所述第一时刻点和所述距离，确定第二时刻点，所述第二时刻点为所述PTP包经过SERDES串行接口的时刻点；如此，通过一个间接的方式，在SERDES串行接口到PHY层与MAC层接口业务处理过程中，首先，得到同步块中的第一个比特在SERDES并行接口的时戳、同步块在并行接口上的偏移位置，和PHY层与MAC层接口包头和同步块之间的距离，然后，基于这些参数，确定PTP包经过SERDES串行接口的时刻点，从而有效的提升了同步精度，满足5G高精度需求。

附图说明

在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。

图1为本申请实施例时间同步的方法的实现流程示意图；

图2为本申请实施例另一种时间同步的方法的实现流程示意图；

图3为本申请实施例又一种时间同步的方法的实现流程示意图；

图4为本申请实施例实现时间同步的方法的装置的组成结构示意图；

图5为本申请实施例时间同步的设备的组成结构示意图。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”、“部件”或“单元”可以混合地使用。

设备可以以各种形式来实施。例如，本申请中描述的设备可以包括诸如手机、平板电脑、笔记本电脑、掌上电脑、个人数字助理(Personal Digital Assistant，PDA)、便捷式媒体播放器(Portable Media Player，PMP)、导航装置、可穿戴设备、智能手环、计步器等移动设备，以及诸如数字TV、台式计算机等固定设备。

后续描述中将以移动设备为例进行说明，本领域技术人员将理解的是，除了特别用于移动目的的元件之外，根据本申请的实施方式的构造也能够应用于固定类型的设备。

本申请实施例提供一种时间同步的方法，图1为本申请实施例时间同步的方法的实现流程示意图，如图1所示，所述方法包括以下步骤：

步骤S101，在SERDES并行接口中搜索数据流中的与预设码型相匹配的同步块。

这里，所述预设码型可以是IEEE802.3协议中规定的码型。所述步骤S101可以理解为，在SERDES并行接口中，当搜索到同步块时，先判断该同步块码型是否与预设码型相匹配，如果匹配，那么将该同步块确定为要搜索的同步块。

步骤S102，确定所述同步块在所述SERDES并行接口中的比特位的位置为第一位置。

这里，所述第一位置即同步块中的第一个比特在所述SERDES并行接口中对应的比特位的位置。比如，同步块的第一个比特位于SERDES并行接口中的第8位比特处。

步骤S103，确定所述同步块中经过所述SERDES并行接口的时刻点为第一时刻点。

这里，所述第一时刻点可以理解为是，同步块的第一个比特经过SERDES并行接口的时刻点。即当同步块的第一个比特经过SERDES并行接口时，打时戳，将该时戳作为第一时刻点。

步骤S104，在PHY层与MAC层接口中搜索所述同步块和所述数据流中的PTP包，并确定所述同步块与所述PTP包之间的距离。

这里，所述PHY层与MAC层接口为PHY层与MAC层接口。所述在PHY层与MAC层接口中搜索所述同步块的方法包括两种：

一是：如果所述数据流传输到PHY层与MAC层接口时，数据流中仍然包含该同步块，那么直接搜索同步块码型，如果同步块码型与预设码型相匹配，即为搜索到了所述同步块。

二是：如果所述数据流传输到PHY层与MAC层接口时，数据流中已经不存在该同步块(比如，在业务处理过程中，在数据流中删除了该同步块)，那么为了保证能够确定到同步块的位置信息，所以在数据流中删除该同步块时，需要保存同步块的第一个比特在数据总线中的位置信息，然后将该位置信息随着数据流一起传输到PHY层与MAC层接口；如此，即便在传输的过程中，数据流中删除了该同步块，由于已经将同步块的第一个比特在数据总线中的位置信息保存在数据流中，所以仍然可以在PHY层与MAC层接口搜索到该同步块的位置信息。

所述同步块与所述PTP包之间的距离，可以理解为是PTP包的包头第一个比特与同步块中的第一个比特间隔的比特数。

步骤S105，根据所述第一位置、所述第一时刻点和所述距离，确定第二时刻点，所述第二时刻点为所述PTP包经过SERDES串行接口的时刻点。

这里，所述第二时刻点为所述PTP包的第一个比特经过SERDES串行接口的时刻点；所述步骤S105可以理解为是，根据在SERDES并行接口和PHY层与MAC层接口中得到的第一时刻点、第一位置、距离等参数，然后构建一个数据模型，通过构建的数学模型来计算所述PTP包的第一个比特经过SERDES串行接口的时刻点；这样能够较为准确的得到PTP包在SERDES串行接口的时戳。

在本申请实施例中，通过得到同步块的第一个比特在SERDES并行接口的时戳、同步块在并行接口上的偏移位置，和PHY层与MAC层接口包头和同步块之间的距离，然后基于这些参数，确定PTP包经过SERDES串行接口的时刻点，从而在不牺牲搜索代价的基础上，通过间接的方式获取PTP包经过SERDES串行接口的时刻点，从而提高同步精度。

本申请实施例提供一种时间同步的方法，图2为本申请实施例另一种时间同步的方法的实现流程示意图，如图2所示，所述方法包括以下步骤：

步骤S201，在SERDES并行接口中搜索数据流中的与预设码型相匹配的同步块。

步骤S202，确定所述同步块中的第一个比特在所述SERDES并行接口中对应的比特位的位置为第一位置。

这里，所述步骤S202可以理解为，当搜索到同步块之后，再确定同步块中的第一个比特经过SERDES并行接口的时刻点，以及该同步块的第一个比特在SERDES并行接口中的比特位的位置。

步骤S203，确定所述同步块中的第一个比特经过所述SERDES并行接口的时刻点为第一时刻点。

步骤S204，确定所述同步块的第一个比特在所述PHY层与MAC层接口中对应的比特位的位置为第二位置。

这里，首先在PHY层与MAC层接口中搜索到满足预设码型的同步块，然后再确定该同步块的第一个比特在所述PHY层与MAC层接口中对应的比特位的位置。

步骤S205，确定所述PTP包的第一个比特在所述PHY层与MAC层接口中对应的比特位的位置为第三位置。

这里，首先确定PTP包的包头，然后确定该PTP包的包头在所述PHY层与MAC层接口中对应的比特位的位置。

步骤S206，根据所述第二位置和所述第三位置，确定所述同步块的第一个比特与所述PTP包的第一个比特之间间隔的比特数。

这里，通过该同步块的第一个比特在所述PHY层与MAC层接口中对应的比特位的位置和该PTP包的包头PTP包的包头在所述PHY层与MAC层接口中对应的比特位的位置，确定同步块的第一个比特与PTP包的第一个比特之间间隔的比特数。

步骤S207，将所述间隔的比特数确定为所述同步块与所述PTP包之间的距离。

步骤S208，将所述距离对应的比特数分别按照M个预设比例调整，将得到的M个调整后的数值作为数值集。

这里，M为大于1的整数，所述距离对应的比特数即是同步块的第一个比特与PTP包的第一个比特之间间隔的比特数，比如，在PHY层与MAC层接口的100GE介质无关接口(100Gigabit Media Independent Interface，C GMII)搜索包头的第一个比特，累加器计算PTP包头的第一个比特与同步块中的第一个比特间隔比特数。由于CGMII接口上是以64比特(bit)块为单位，所以将PTP包头的第一个比特与同步块中的第一个比特间隔比特数以64bit为单位进行表示，可以表示为N。所述数值集，可以包含多个数，比如，当MII(改为MII，MII表示介质无关接口，CG表示速率为100GE，GMII表示速率为1GE)接口的类型是CGMII接口，当SERDES串行接口到PHY层与MAC层接口本身的业务的处理过程中包含里所码(Reed-Solomon，RS)(544，514)前向纠错码(Forward Error Correction，FEC)编解码时，数值集中包含的参数可以是：将所述距离对应的比特数N按照预设比例调整，对于N/4＝A的结果取整，得到A；对于N mod 4＝B的结果取余，得到B；然后，定义TEMP＝257*A+64*B+1+(A/20)*300；对TEMP/40＝C的结果取整，得到C，对TEMP mod 40＝D的结果取余，得到D；然后对于D/10＝E的结果取整，得到E，对于D mod 10＝F的结果取余，得到F。

步骤S209，从所述调整后的数值集中，确定与PHY层与MAC层接口中MII接口的类型相匹配的匹配比特数。

这里，所述MII接口的类型是由IEEE 802.3协议规定的，比如，如CGMII，25GMII等。当MII接口的类型是CGMII接口时，从数值集中确定与CGMII接口匹配的匹配比特数，将数值集中的C和F确定出来，并且根据IEEE 802.3协议的规定，对C和F进行一定的数学的计算，比如，将(C*10+F)作为匹配比特数。

步骤S210，根据所述匹配比特数、所述第一时刻点和所述第一位置，确定所述第二时刻点。

在本申请实施中，通过一个间接的方式，在第一位置到PHY层与MAC层接口本身的业务处理过程中，将比特流的分发和变化的过程用数学模型表示出来，通过搜集到的信息，将同步块中的第一个比特在SERDES并行接口的时戳、同步块在并行接口上的偏移位置，和PHY层与MAC层接口包头和同步块之间的距离，通过流量模型计算，间接的计算得到PTP包在SERDES串行接口的时戳，最后得到的是PTP包头在SERDES串行接口的时戳；如此，提高了以太网时戳的精度，满足相邻单点设备间对时精度满足5G高精度时间同步的需求。

在其他实施例中，所步骤S203，确定所述同步块中的第一个比特经过所述SERDES并行接口的时刻点为第一时刻点，可以通过以下过程实现：

首先，将采用计时时钟的上升沿确定的所述同步块中的第一个比特经过所述SERDES并行接口的时刻点，确定为第三时刻点。然后，将采用计时时钟的下升沿确定的所述同步块中的第一个比特经过所述SERDES并行接口的时刻点，确定为第四时刻点。最后，将所述第三时刻点和第四时刻点中的较小值，作为所述同步块中的第一个比特经过所述SERDES并行接口的时刻点。即，通过比较计时时钟的上升沿和下降沿分别得到的计时时刻点，取二者中的较小值，作为第一时刻点，这样使得到的第一时刻点更精确。

在本实施例中，在确定同步块中的第一个比特经过所述SERDES并行接口的时刻点时，分别采用计时时钟的上升沿和下降沿来进行计时，然后将其中的较小值，作为最终结果，这样能够有效降低由于时钟计时引起的时刻误差。

在其他实施例中，所述步骤S210，可以通过以下步骤实现：

步骤A，将预设比特数按照所述第一位置对应的比特数进行调整，得到第一比特数。

这里，所述预设比特数为所述SERDES并行接口的位宽；比如，根据IEEE802.3协议的规定SERDES并行接口对应的比特数为40bit，所述第一位置为m，那么匹配比特数可以是(40-m)。

步骤B，根据所述匹配比特数和所述第一比特数，确定第二比特数。

这里，所述第二比特数为在SERDES串行接口中，同步块的第一个比特与所述PTP包的第一个比特之间间隔的比特数，所述第二比特数可以是，将匹配比特数与第一比特数进行相加，比如，当采用CGMII接口时，将数值集中的C和F确定出来，并且根据IEEE 802.3协议的规定，对C和F进行一定的数学的计算，比如，当数据流从SERDES串行接口经过SERDES并行接口流向PHY层与MAC层接口(即接收PTP包的方向)时，将(C*10+F)作为匹配比特数。然后将(C*10+F)与第一比特数(40-m)进行相加，得到(C*10+F)-(40-m)为第二比特数。

步骤C，将SERDES串行接口对应的标准速率按照速率偏差量进行调整，得到所述第二比特数在所述SERDES串行接口中传输的实际速率。

这里，所述速率偏差量为所述同步块在SERDES串行接口中的实际比特速率与所述SERDES串行接口的标准比特速率之间的差值。当业务类型为100GE RS(544，514)时，每条通道的标准比特速率为26.5625Gbps，将该信号在所述通道中的实际比特速率与标准比特速率之间的偏差，表示为参数P。将(26.5625*P)作为同步块在SERDES串行接口中传输的实际速率。

步骤D，将所述第二比特数与所述实际速率相除，得到第一延时。

这里，所述第一延时为，所述PTP的第一个比特经过SERDES串行接口的时刻点与所述同步块经过SERDES串行接口的时刻点之间的时间段，可以理解为，PTP的第一个比特经过SERDES串行接口的时刻点与同步块的第一个比特经过SERDES串行接口的时刻点，之间的差值；当数据流从SERDES串行接口经过SERDES并行接口流向PHY层与MAC层接口(即接收PTP包的方向)时，且业务类型为100GE RS(544，514)时，第二比特数为(C*10+F)-(40-m)，实际速率为(26.5625*P)，那么第一延时为[(C*10+F)-(40-m)]/(26.5625*P)。步骤E，根据所述第一延时、所述第一时刻点和所述同步块从SERDES串行接口到所述SERDES并行接口对应的延时，确定所述第二时刻点。

这里，所述步骤E根据数据流的流向的不同，可以分为两种情况：

一是：当所述数据流从所述SERDES串行接口经过所述SERDES并行接口流向所述PHY层与MAC层接口(即接收PTP包的方向)，首先，将所述第一时刻点与所述同步块从SERDES串行接口到所述SERDES并行接口对应的延时相减，得到第五时刻点；而且，第五时刻点为所述同步块的第一个比特经过SERDES串行接口的待校准的时刻点；然后，将所述第一延时与所述第五时刻点相加，得到所述第二时刻点。

这里，将所述第一时刻点表示为Tam，将所述同步块从SERDES串行接口到所述SERDES并行接口对应的延时，表示为Tsds，那么第五时刻点即为：Tam-Tsds。那么当数据流从SERDES串行接口经过SERDES并行接口流向PHY层与MAC层接口(即接收PTP包的方向)，PTP包经过SERDES串行接口的时刻点，可以表示为：Tam-Tsds+[(C*10+F)-(40-m)]/(26.5625*P)。

二是：当所述数据流从所述PHY层与MAC层接口经过所述SERDES并行接口流向所述SERDES串行接口时(即发送PTP包的方向)，首先，将所述第一时刻点与所述同步块从SERDES串行接口到所述SERDES并行接口对应的延时相加，得到第六时刻点；这里，所述第六时刻点为所述同步块的第一个比特经过SERDES串行接口的待校准的时刻点；然后，将所述第六时刻点与所述第一时延相加，得到所述第二时刻点。

这里，将所述时间信息中包含的比特数表示为Tam，将所述同步块从SERDES串行接口到所述SERDES并行接口对应的延时，表示为Tsds，那么第六时刻点即为：Tam+Tsds。那么当所述数据流从所述PHY层与MAC层接口经过所述SERDES并行接口流向所述SERDES串行接口时(即发送PTP包的方向)，所述PTP包经过SERDES串行接口的时刻点，可以表示为：Tam+Tsds+[(C*10+F)+m]/(26.5625*P)。

在本申请实施例中，无论数据流的流向如何，均能够通过将第一到PHY层与MAC层接口本身的业务的处理过程，得到同步块中的第一个比特在SERDES并行接口的时戳、同步块在并行接口上的偏移位置，和PHY层与MAC层接口包头和同步块之间的距离，基于此，确定PTP包经过SERDES串行接口的时刻点，从而提升同步精度。

本申请实施例提供一种时间同步的方法，通过流量模型间接获得在以太网业务近传输介质物理接口的SERDES串口为参考平面的PTP包时戳，从而实现高精度时间同步。图3为本申请实施例又一种时间同步的方法的实现流程示意图，如图3所示，所述方法包括以下步骤：

步骤S301，数据流从SERDES串行接口将传送到SERDES并行接口。

步骤S302，在SERDES并行接口搜索以太网同步。

步骤S303，确定该同步块中的第一个比特经过SERDES并行接口的时刻点以及该同步块的第一个比特在SERDES并行接口中的比特位的位置。

这里，所述步骤S302中得到的时刻点即为第一时刻点，所述比特位的位置即为第一位置；在SERDES并行接口(即SERDES并行接口)上搜索同步块码型，并记录该同步块的第一个比特在SERDES并行接口上的偏移位置。其中，同步块码型由以太网标准802.3系列协议所定义。

步骤S304，在PHY层与MAC层接口搜索同步块位置和PTP包头的帧起始定界符(Start of Frame Delimiter，SFD)字节，并确定PTP包中的第一个比特与同步块中的第一个比特的距离。

这里，所述PTP包头的SFD字节即为PTP包的第一个比特，所述距离即是PTP包中的第一个比特与同步块中的第一个比特间隔的比特数。

步骤S305，将所述距离对应的比特数按照M个预设比例调整，得到调整后的数值集。

这里，所述调整后的数值集中可以不止是包含一个参数，在本实施例中，调整后的第一参数能够精确反映以太网业务从SERDES串行接口到PHY层与MAC层接口过程中比特流的分发及比特数量变化情况。

步骤S306，根据所述调整后的数值集、所述第一时刻点和所述第一位置，确定所述PTP包经过SERDES串行接口的时刻点。

本申请实施例中，以SERDES串行接口为参考平面，获得PTP包时戳，图4为本申请实施例实现时间同步的方法的装置的组成结构示意图，如图4所示，所述装置400包括以下模块：SERDES模块401、PHY模块402、MAC模块403、同步块搜索模块404、采时戳模块405、比特计数模块406、流量模型模块407及时戳处理器408，其中：

SERDES模块401，用于完成标准的以太网数据包处理。

PHY模块402，用于PTP包的接收和发送处理。

MAC模块403，用于实现以太网业务和1588协议中PTP包的承载功能，并将以太网业务类型通知流量模型模块407及时戳处理器408。

同步块搜索模块404和采时戳模块405，用于实时获取同步块的第一个比特经过SERDES并行接口的时戳。

比特计数模块406，用于获取PHY层与MAC层接口包头中的第一个比特与同步块中的第一个比特之间间隔比特数，并将实时信息传送给流量模型模块407及时戳处理器408。

流量模型模块407及时戳处理器408，用于由所获得的信息计算PTP包头经过SERDES串行接口的时戳，并返回给MAC模块403进行PTP包处理。

在本实施例中，通过将第一到PHY层与MAC层接口本身的业务的处理过程，得到同步块中的第一个比特在SERDES并行接口的时戳、同步块在并行接口上的偏移位置，和PHY层与MAC层接口包头和同步块之间的距离，然后基于这个参数，确定PTP包经过SERDES串行接口的时刻点，取得了显著提高以太网1588协议时戳精度的进步，达到了相邻单点设备间对时精度满足5G高精度时间同步的效果。

当采用以太网的CGMII时(即速率为100GE)，确定PTP包经过SERDES串行接口的时刻点，可以通过以下步骤实现：

首先，在本实施例中使用的SERDES并行接口为40bit。同步块码型参见IEEE802.3ba协议。

第一步，在SERDES并行接口上搜索同步块，当同步块的码型预设码型匹配成功时，输出指示信号1，记录同步块的第一个比特在SERDES并行接口上比特位的位置(第一位置)，表示为m。

第二步，使用计时时钟上升沿和下降沿分别采样所述指示信号1，分别得到两个时刻点，将所述两个时刻点中较小值作为同步块时戳(第一时刻点)，表示为Tam。

其中，所述计时时钟为1吉赫兹(GHz)，步进为1纳秒的时钟。所述同步块时戳即为所述同步块中的第一个比特经过所述SERDES并行接口的时刻点。

第三步，在PHY层与MAC层接口的CGMII接口上搜索同步块位置，锁定同步块中的第一个比特。

这里，如果CGMII接口数据流中无同步块。当所述数据流从所述SERDES串行接口经过所述SERDES并行接口流向所述PHY层与MAC层接口时，由PHY层内删除同步块逻辑给出同步块中的第一个比特在数据总线上的位置并传送到CGMII接口。当所述数据流从所述PHY层与MAC层接口经过所述SERDES并行接口流向所述SERDES串行接口时，由MAC层内预先给出同步块***位置指示并传送到CGMII接口。

第四步，在PHY层与MAC层接口中的CGMII接口搜索PTP包头的第一个比特，累加器计算PTP包头中的第一个比特与同步块中的第一个比特间隔比特数，即同步块与PTP包之间的距离。

这里，由于CGMII接口上是以64bit块为单位，所以PTP包头中的第一个比特与同步块中的第一个比特间隔比特数，可表示为以64bit为单位的数量N。

第五步，建立流量模型(即得到调整后的数值集)。

这里，建立流量模型是为了表明SERDES串行接口到PHY层与MAC层接口比特流的分发和比特量变化情况，比如：

根据IEEE 802.3协议中的规定，因为CGMII接口以16384*20个64bit块为周期，周期内前20个64bit块为同步块AM0至AM19，后16383*20个64b块为数据块。

20个同步块转换为1285bit CM块，组成5个257bit块。每4个64bit数据块转换为1个257bit块。一个周期共有81920个257bit块。

每20个257bit块组成1个5140bit前向纠错码(Forward Error Correction，FEC)码字，一个周期共有4096个FEC码字。在IEEE 802.3协议中，5140bit FEC码字经过FEC编码为5440IEEE 802.3协议中码字。编码后比特速率为106.25兆比特每秒(Gbps)。

将FEC码字按10bit的信号分发给4条物理通道，对应4个SERDES接口。每条通道的标准比特速率为26.5625Gbps，将该信号在所述通道中的实际比特速率与标准比特速率之间的偏差，表示为参数P。

将PTP包从SERDES串口传输到SERDES并口之间的延时，表示为参数Tsds，基于此，采用预设参数对所述距离包含的比特数(N)进行调整，得到调整后的数值集，即流量模型：

对于N/4＝A的结果取整，得到A；对于N mod 4＝B的结果取余，得到B；然后，定义TEMP＝257*A+64*B+1+(A/20)*300；对TEMP/40＝C的结果取整，得到C，对TEMP mod 40＝D的结果取余，得到D；然后对于D/10＝E的结果取整，得到E，对于D mod 10＝F的结果取余，得到F(特别地，当F等于0时取值10)。

第六步，基于调整后的数值集(即流量模型)、所述第一时刻点和第一位置，确定所述PTP包中的第一个比特经过SERDES串行接口的时刻点(即第二时刻点)。

当所述数据流从所述SERDES串行接口经过所述SERDES并行接口流向所述PHY层与MAC层接口时，PTP包头经过SERDES串行接口的时戳计算公式为：

Tam-Tsds+[(C*10+F)-(40-m)]/(26.5625*P)

＝Tam-Tsds+[(C*10+F)-(40-m)]*[(32/34/25)*P] (1)；

在上述公式(1)中，单位为纳秒。

当所述数据流从所述PHY层与MAC层接口经过所述SERDES并行接口流向所述SERDES串行接口时，PTP包头经过SERDES串行接口的时戳计算公式为：

Tam+Tsds+[(C*10+F)+m]/(26.5625*P)

＝Tam+Tsds+[(C*10+F)+m]*[(32/34/25)*P] (2)；

在上述公式(2)中，单位为纳秒。

根据此公式确定时戳并返回给MAC模块进行PTP包处理。

当采用以太网的25GE RS(528，514)时，确定PTP包经过SERDES串行接口的时刻点，可以通过以下步骤实现：

首先，在本实施例中使用的SERDES并行接口为40比特(bit)。

第一步，在SERDES并行接口上搜索同步块，当同步块的码型预设码型匹配成功时，输出指示信号1，记录同步块的第一个比特在SERDES并行接口上比特位的位置(即第一位置)，表示为m。

第二步，使用计时时钟上升沿和下降沿分别采样所述指示信号1，分别得到两个时刻点，将所述两个时刻点中较小值作为同步块时戳(即第一时刻点)，表示为Tam。

其中，所述计时时钟为1吉赫兹(GHz)，步进为1纳秒的时钟。所述同步块时戳即为所述同步块中的第一个比特经过所述SERDES并行接口的时刻点。

第三步，在PHY层与MAC层接口的25GMII接口上搜索同步块位置，锁定同步块中的第一个比特。

这里，如果25GMII接口数据流中无同步块。当所述数据流从所述SERDES串行接口经过所述SERDES并行接口流向所述PHY层与MAC层接口时，由PHY层内删除同步块逻辑给出同步块中的第一个比特在数据总线上的位置并传送到15GMII接口。当所述数据流从所述PHY层与MAC层接口经过所述SERDES并行接口流向所述SERDES串行接口时，由MAC层内预先给出同步块***位置指示并传送到25GMII接口。

第四步，在PHY层与MAC层接口CGMII接口搜索PTP包头的第一个比特，累加器计算PTP包头中的第一个比特与同步块中的第一个比特间隔比特数，即同步块与PTP包之间的距离。

这里，由于25GMII接口上是以64bit块为单位，所以PTP包头中的第一个比特与同步块中的第一个比特间隔比特数，可表示为以64bit为单位的数量N。

第五步，建立流量模型(即得到调整后的数值集)。

这里，建立流量模型是为了表明SERDES串行接口到PHY层与MAC层接口比特流分发和比特量变化情况，比如：

根据IEEE 802.3协议中的规定，因为25GMII接口以81916个64bit块为周期，一个周期插一个257bit同步块，每4个64bit数据块转换为1个257bit块。一个周期共有20480个257bit块。

每20个257bit块组成1个5140bit FEC码字，一个周期共有1024个FEC码字。在IEEE802.3协议中，在25GMII接口中，5140bit FEC码字经过FEC编码为5280IEEE 802.3协议中码字。编码后比特速率为103.125Gbps。

将FEC码字按10bit的信号分发给1条物理通道，对应1个SERDES接口。该通道的标准比特速率为25.78125Gbps，将该信号在所述通道中的实际比特速率与标准比特速率之间的偏差，表示为参数P。

将PTP包从SERDES串口传输到SERDES并口之间的延时，表示为参数Tsds，基于此，采用预设参数对所述距离包含的比特数(N)进行调整，得到调整后的数值集，即流量模型：

对于N/4＝A的结果取整，得到A；对于N mod 4＝B的结果取余，得到B；然后，定义TEMP＝257*A+64*B+1+(A/20)*140。在本实施例中，基于这些调整后的数值集，来精确反映以太网业务从SERDES串行接口到PHY层与MAC层接口过程中比特流的分发及比特数量变化情况。

第六步，基于调整后的数值集(即流量模型)、所述第一时刻点和所述比特位的位置，确定所述PTP包经过SERDES串行接口的时刻点(即第二时刻点)。

当所述数据流从所述SERDES串行接口经过所述SERDES并行接口流向所述PHY层与MAC层接口时，PTP包头经过SERDES串行接口的时戳计算公式为：

Tam-Tsds+[(TEMP)-(40-m)]/(25.78125*P)

＝Tam-Tsds+[(TEMP)-(40-m)]*[(32/33/25)*P] (3)；

在上述公式(3)中，单位为纳秒。

当所述数据流从所述PHY层与MAC层接口经过所述SERDES并行接口流向所述SERDES串行接口时，PTP包头经过SERDES串行接口的时戳计算公式为：

在上述公式(4)中，单位为纳秒。

根据此公式确定时戳并返回给MAC模块进行PTP包处理。

在本申请实施例中，通过一个间接的方式，将第一到PHY层与MAC层接口本身的业务的处理过程，比特流的分发和变化的过程用数学模型表示出来，通过搜集到的信息，同步块中的第一个比特在SERDES并行接口的时戳、同步块在并行接口上的偏移位置，和PHY层与MAC层接口包头和同步块之间的距离，通过流量模型计算，间接的计算得到PTP包在SERDES串行接口的时戳，最后得到的是PTP在SERDES串行接口的时戳，如此，既不会增加搜索代价，还可以克服时戳从SERDES串行接口到PHY层与MAC层接口路径上的延时抖动对精度的影响，从而提高以太网1588协议中时戳精度，达到了相邻单点设备间对时精度满足5G高精度时间同步的效果。

本申请实施例提供一种时间同步的设备，图5为本申请实施例时间同步的设备的组成结构示意图，如图5所示，所述设备500至少包括：处理器501和配置为存储可执行指令的存储介质502，其中：

处理器501配置为执行存储的可执行指令，所述可执行指令用于实现下面的步骤：

在SERDES并行接口中搜索数据流中的与预设码型相匹配的同步块；

确定所述同步块在所述SERDES并行接口中的比特位的位置为第一位置；

确定所述同步块中经过所述SERDES并行接口的时刻点为第一时刻点；

在PHY层与MAC层接口中搜索所述同步块和所述数据流中的PTP包，并确定所述同步块与所述PTP包之间的距离；

根据所述第一位置、所述第一时刻点和所述距离，确定第二时刻点，所述第二时刻点为所述PTP包经过SERDES串行接口的时刻点

需要说明的是，在本申请实施例中，如果以软件功能模块的形式实现上述的时间同步的方法，并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机、服务器等)执行本申请各个实施例所述方法的全部或部分。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read Only Memory，ROM)、磁碟或者光盘等各种可以存储程序代码的介质。这样，本申请实施例不限制于任何特定的硬件和软件结合。

对应地，本申请实施例提供一种计算机存储介质，所述计算机存储介质中存储有计算机可执行指令，该计算机可执行指令配置为执行本申请其他实施例提供的时间同步的方法。

本领域内的技术人员应明白，本申请的实施例可提供为方法、***、或计算机程序产品。因此，本申请可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的设备。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令设备的制造品，该指令设备实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

以上所述，仅为本申请的较佳实施例而已，并非用于限定本申请的保护范围。

Claims (9)

1.一种时间同步的方法，其特征在于，所述方法包括：

在接口串并转换器SERDES并行接口中搜索数据流中的与预设码型相匹配的同步块；

确定所述同步块在所述SERDES并行接口中的比特位的位置为第一位置；

确定所述同步块中经过所述SERDES并行接口的时刻点为第一时刻点；

在物理PHY层与媒体访问控制MAC层接口中搜索所述同步块和所述数据流中的高精度时间同步PTP包，并确定所述同步块与所述PTP包之间的距离；

根据所述第一位置、所述第一时刻点和所述距离，确定第二时刻点，所述第二时刻点为所述PTP包经过SERDES串行接口的时刻点；

其中，所述在PHY层与MAC层接口中搜索所述同步块和所述数据流中的PTP包，并确定所述同步块与所述PTP包之间的距离，包括：

确定所述同步块的第一个比特在所述PHY层与MAC层接口中对应的比特位的位置为第二位置；

确定所述PTP包的第一个比特在所述PHY层与MAC层接口中对应的比特位的位置第三位置；

根据所述第二位置和所述第三位置，确定所述同步块的第一个比特与所述PTP包的第一个比特之间间隔的比特数；

将所述间隔的比特数确定为所述同步块与所述PTP包之间的距离。

2.根据权利要求1的方法，其特征在于，所述确定所述同步块在所述SERDES并行接口中的比特位的位置为第一位置，包括：确定所述同步块中的第一个比特在所述SERDES并行接口中的比特位的位置为第一位置；

所述确定所述同步块中经过所述SERDES并行接口的时刻点为第一时刻点，包括：确定所述同步块中的第一个比特经过所述SERDES并行接口的时刻点为第一时刻点；

对应地，所述第二时刻点为所述PTP包中的第一个比特经过SERDES串行接口的时刻点。

3.根据权利要求2的方法，其特征在于，所述确定所述同步块中的第一个比特经过所述SERDES并行接口的时刻点为第一时刻点，包括：

将采用计时时钟的上升沿确定的所述同步块中的第一个比特经过所述SERDES并行接口的时刻点，确定为第三时刻点；

将采用计时时钟的下升沿确定的所述同步块中的第一个比特经过所述SERDES并行接口的时刻点，确定为第四时刻点；

将所述第三时刻点和第四时刻点中的较小值，作为所述第一时刻点。

4.根据权利要求1的方法，其特征在于，所述根据所述第一位置、所述第一时刻点和所述距离，确定第二时刻点，包括：

将所述距离对应的比特数分别按照M个预设比例调整，将得到的M个调整后的数值作为数值集，M为大于1的整数；

从所述数值集中，确定与PHY层与MAC层接口中介质无关MII接口的类型相匹配的比特数为匹配比特数；

根据所述匹配比特数、所述第一时刻点和所述第一位置，确定所述第二时刻点。

5.根据权利要求4的方法，其特征在于，所述根据所述匹配比特数、所述第一时刻点和所述第一位置，确定所述第二时刻点，还包括：

将预设比特数按照所述第一位置对应的比特数进行调整，得到第一比特数；其中，所述预设比特数为所述SERDES并行接口的位宽；

根据所述匹配比特数和所述第一比特数，确定第二比特数；其中，所述第二比特数为在SERDES串行接口中，同步块的第一个比特与所述PTP包的第一个比特之间间隔的比特数；

将SERDES串行接口对应的标准速率按照速率偏差量进行调整，得到所述第二比特数在所述SERDES串行接口中传输的实际速率；其中，所述速率偏差量为所述SERDES串行接口中的实际比特速率与所述SERDES串行接口的标准比特速率之间的差值；

将所述第二比特数与所述实际速率相除，得到第一延时；其中，所述第一延时为，所述PTP包的第一个比特经过SERDES串行接口的时刻点与所述同步块第一比特经过SERDES串行接口的时刻点之间的时间段；

根据所述第一延时、所述第一时刻点和所述同步块从SERDES串行接口到所述SERDES并行接口对应的延时，确定所述第二时刻点。

6.根据权利要求5的方法，其特征在于，所述根据所述第一延时、所述第一时刻点和所述同步块从SERDES串行接口到所述SERDES并行接口对应的延时，确定所述第二时刻点，包括：

当所述数据流从所述SERDES串行接口经过所述SERDES并行接口流向所述PHY层与MAC层接口时，将所述第一时刻点与所述同步块从SERDES串行接口到所述SERDES并行接口对应的延时相减，得到第五时刻点；其中，所述第五时刻点为所述同步块的第一个比特经过SERDES串行接口的时刻点；

将所述第一延时与所述第五时刻点相加，得到所述第二时刻点。

7.根据权利要求5的方法，其特征在于，所述根据所述第一延时、所述第一时刻点和所述同步块从SERDES串行接口到所述SERDES并行接口对应的延时，确定所述第二时刻点，包括：

当所述数据流从所述PHY层与MAC层接口经过所述SERDES并行接口流向所述SERDES串行接口时，将所述第一时刻点与所述同步块从SERDES串行接口到所述SERDES并行接口对应的延时相加，得到第六时刻点；其中，所述第六时刻点为所述同步块的第一个比特经过SERDES串行接口的时刻点；

将所述第六时刻点与所述第一延时相加，得到所述第二时刻点。

8.一种时间同步的设备，其特征在于，所述设备至少包括：处理器和配置为存储可执行指令的存储介质，其中：

处理器配置为执行存储的可执行指令，所述可执行指令配置为执行上述权利要求1至7任一项提供的时间同步的方法。

9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机可执行指令，该计算机可执行指令配置为执行上述权利要求1至7任一项提供的时间同步的方法。