WO2016027611A1 - 放射線検出器、撮像装置、および撮像システム - Google Patents
放射線検出器、撮像装置、および撮像システム Download PDFInfo
- Publication number
- WO2016027611A1 WO2016027611A1 PCT/JP2015/070956 JP2015070956W WO2016027611A1 WO 2016027611 A1 WO2016027611 A1 WO 2016027611A1 JP 2015070956 W JP2015070956 W JP 2015070956W WO 2016027611 A1 WO2016027611 A1 WO 2016027611A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- photoelectric conversion
- conversion element
- light
- radiation detector
- shielding film
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
- G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
- G01T1/16—Measuring radiation intensity
- G01T1/20—Measuring radiation intensity with scintillation detectors
Definitions
- This technology relates to a radiation detector that detects radiation such as ⁇ rays, ⁇ rays, ⁇ rays, or X rays.
- the present technology also relates to an imaging apparatus and an imaging system including the radiation detector.
- the dark current image for image correction changes with time.
- a layer (light-shielding layer) that always shields light incident on the photoelectric conversion element is provided for some pixels, and can be obtained from the pixels. It has been proposed to use dark current for image correction (see, for example, Patent Documents 1 and 2).
- dark current for image correction see, for example, Patent Documents 1 and 2.
- coupling occurs between the light shielding layer and the signal line for reading out an electric signal from the photoelectric conversion element, and the coupling capacity of the signal line increases. As a result, there is a problem that noise occurs in the image.
- a radiation detector capable of suppressing an increase in coupling capacity of a signal line, and an imaging apparatus and an imaging system provided with such a radiation detector.
- the radiation detector according to the first embodiment of the present technology includes a plurality of pixels, a scintillator layer, and a light shielding film.
- Each pixel includes a photoelectric conversion element arranged with a node facing the upper surface, and a field effect transistor electrically connected to the node.
- the scintillator layer is disposed above the photoelectric conversion element and converts radiation into light.
- the light shielding film blocks incident light from entering the photoelectric conversion element.
- the light shielding film is disposed in the gap between the photoelectric conversion element and the scintillator layer in some of the plurality of pixels and is electrically connected to the upper surface of the photoelectric conversion element.
- the imaging device includes the radiation detector according to the first embodiment and a drive unit that drives the radiation detector according to the first embodiment. .
- the imaging display system displays an image based on the imaging signal obtained by the imaging apparatus according to the first embodiment and the imaging apparatus according to the first embodiment. And a display device to perform.
- the imaging device according to the first embodiment of the present technology In the radiation detector according to the first embodiment of the present technology, the imaging device according to the first embodiment of the present technology, and the imaging system according to the first embodiment of the present technology, light incident on the photoelectric conversion element is blocked.
- the light shielding film is disposed in the gap between the node of the photoelectric conversion element and the scintillator layer, and is electrically connected to the node of the photoelectric conversion element.
- the radiation detector according to the second embodiment of the present technology includes a plurality of pixels, a scintillator layer, and a light shielding film.
- Each pixel includes a photoelectric conversion element and a field-effect transistor electrically connected to the node of the photoelectric conversion element.
- the scintillator layer is disposed above the photoelectric conversion element and converts radiation into light.
- the light shielding film blocks incident light from entering the photoelectric conversion element.
- the light shielding film is disposed in the gap between the photoelectric conversion element and the scintillator layer in some of the plurality of pixels and is electrically connected to the upper surface of the photoelectric conversion element.
- Each photoelectric conversion element is formed in a layer above a signal line for reading signal charges from the photoelectric conversion element.
- An imaging apparatus includes the radiation detector according to the second embodiment described above and a driving unit that drives the radiation detector according to the second embodiment. .
- the imaging display system displays an image based on the imaging signal obtained by the imaging device according to the second embodiment and the imaging device according to the second embodiment. And a display device to perform.
- each photoelectric conversion element is formed in a layer above a signal line for reading signal charges from the photoelectric conversion element.
- the light-shielding film includes the node and the scintillator layer. And an electrical connection to the node, it is possible to suppress an increase in the coupling capacitance of the signal line. As a result, noise generated in the image can be reduced.
- the effect of this technique is not necessarily limited to the effect described here, Any effect described in this specification may be sufficient.
- the light-shielding film includes the node and the scintillator layer. And is electrically connected to the upper surface of the photoelectric conversion element, and each photoelectric conversion element is formed in a layer above the signal line, thereby increasing the coupling capacity of the signal line. Can be suppressed. As a result, noise generated in the image can be reduced.
- the effect of this technique is not necessarily limited to the effect described here, Any effect described in this specification may be sufficient.
- FIG. 6 is a diagram illustrating an example of a cross-sectional configuration that crosses a light-shielded pixel in the radiation detector of FIG. 5.
- First embodiment radiation detector
- Modified example of first embodiment (radiation detector) 2.
- Second embodiment radiation detector
- Modified example of second embodiment (radiation detector) 4.
- Example in which the photoelectric conversion element is arranged above the signal line with the node facing upward.
- FIG. 1 and 2 illustrate an example of a cross-sectional configuration of the radiation detector 1 according to the present embodiment.
- FIG. 1 shows an example of a cross-sectional configuration that traverses an imaging pixel Px1 (described later) in the radiation detector 1.
- FIG. 2 illustrates an example of a cross-sectional configuration that crosses a light-shielded pixel Px2 (described later) in the radiation detector 1.
- the radiation detector 1 detects radiation such as ⁇ rays, ⁇ rays, ⁇ rays, or X-rays, and is an indirect conversion type radiation detector.
- the indirect conversion method refers to a method in which radiation is converted into an optical signal and then converted into an electrical signal.
- the radiation detector 1 includes, for example, a circuit board 10, a scintillator layer 20, and a reflection plate 30.
- the reflector 30 can be omitted as necessary.
- FIG. 3 illustrates an example of a circuit configuration of a portion that converts an optical signal into an electrical signal in the radiation detector 1.
- the circuit board 10 includes a plurality of imaging pixels Px1 and one or a plurality of light shielding pixels Px2 arranged in a matrix on the support substrate 11.
- the imaging pixel Px1 outputs an electrical signal used for generating a captured image.
- the light shielding pixel Px2 outputs an electrical signal used for image correction caused by dark current.
- the imaging pixel Px1 includes a photoelectric conversion element 13 arranged with the node N facing the upper surface, and a transistor 12 electrically connected to the node N.
- the light-shielding pixel Px2 also includes the photoelectric conversion element 13 arranged with the node N facing the upper surface, and the transistor 12 electrically connected to the node N.
- the light-shielding pixel Px2 further includes a light-shielding film 15 described later, and is different from the configuration of the imaging pixel Px1 in that respect.
- the support substrate 11 is composed of, for example, a semiconductor substrate or a glass substrate.
- the photoelectric conversion element 13 generates a signal charge having an amount corresponding to the amount of light (incident light) incident on the upper surface (light receiving surface 10A) of the photoelectric conversion element 13 from the scintillator layer 20 side and accumulates the signal charge therein. is there.
- the photoelectric conversion element 13 is configured by, for example, a PIN (Positive Intrinsic Negative) photodiode or a MIS (Metal-Insulator-Semiconductor) type sensor.
- the transistor 12 is turned on in response to a control signal input to the gate, and thereby outputs a signal charge generated by the photoelectric conversion element 13 to a signal line DTL (described later).
- the transistor 12 is composed of, for example, a field effect thin film transistor (TFT).
- the photoelectric conversion element 13 is configured by, for example, stacking a p-type semiconductor layer 13A, an i-type semiconductor layer 13B, an n-type semiconductor layer 13C, and a light transmission electrode 13D in this order.
- the p-type semiconductor layer 13A is made of, for example, low-temperature polysilicon.
- the p-type semiconductor layer 13A has a low resistivity, and there is no need to separately provide a lower electrode made of a metal material. That is, in this case, the p-type semiconductor layer 13A functions as a lower electrode.
- the p-type semiconductor layer 13A may be made of, for example, microcrystalline silicon or amorphous silicon.
- the p-type semiconductor layer 13A is formed on the same surface (the upper surface of a gate oxide film 12B described later) as the source / drain layers 12D and 12E of the transistor 12 described later.
- the i-type semiconductor layer 13B is a non-doped intrinsic semiconductor layer, and is made of, for example, amorphous silicon.
- the i-type semiconductor layer 13B has a thickness of 400 nm to 2000 nm, for example.
- the n-type semiconductor layer 13C is made of amorphous silicon, for example.
- the n-type semiconductor layer 13C functions as a node N that accumulates charges.
- the light transmissive electrode 13D is made of a transparent conductive film such as ITO (Indium Tin Oxide).
- the transistor 12 includes, for example, a gate 12A and a gate insulating film 12B formed on the support substrate 11 so as to cover the gate 12A.
- the transistor 12 further includes, for example, a channel layer (active layer) 12C on the gate insulating film 12B and a pair of LDD (light Doped Drain) layers (not shown) formed on both sides of the channel layer 12C. It has a pair of source / drain layers 12D and 12E formed with the channel layer 12C and the LDD layer interposed therebetween.
- the channel layer 12C, the pair of LDD layers, and the pair of source / drain layers 12D, 12E are formed on the same surface as the p-type semiconductor layer 13A (the upper surface of the gate oxide film 12B).
- the transistor 12 further includes, for example, a gate insulating film 12G formed so as to cover the channel layer 12C, the pair of LDD layers, and the pair of source / drain layers 12D and 12E.
- a gate 12F is provided in a region facing the gate 12A.
- the transistor 12 may be a double gate type transistor as shown in FIGS. 1 and 2, or may be a single gate type transistor in which the gate 12A or the gate 12F is omitted.
- the gates 12A and 12F are composed of, for example, a single layer film made of any one of Ti, Al, Mo, W, Cr, or a stacked film in which two or more of these are stacked.
- the gate insulating films 12B and 12G are formed of a single layer film such as a silicon oxide (SiO 2 ) film, a silicon nitride (SiN) film, or a silicon oxynitride (SiON) film, for example.
- the gate insulating films 12B and 12G may be formed of a stacked film in which at least two of a silicon oxide film, a silicon nitride film, and a silicon oxynitride film are stacked.
- the channel layer 12C, the pair of LDD layers, and the pair of source / drain layers 12D and 12E are made of, for example, low-temperature polysilicon.
- the p-type semiconductor layer 13A is made of low-temperature polysilicon
- the channel layer 12C, the pair of LDD layers, and the pair of source / drain layers 12D and 12E are also made of low-temperature polysilicon from the viewpoint of simplifying the manufacturing process. It is preferable to be configured.
- the circuit board 10 further has a plurality of signal lines DTL extending in the in-layer direction on the support substrate 11 and in the in-plane direction and intersecting (for example, orthogonal to) each signal line DTL.
- a plurality of gate lines GTL extending.
- the circuit board 10 further includes a plurality of bias lines BSL extending in the in-plane direction and extending in a direction substantially parallel to each signal line DTL.
- the plurality of imaging pixels Px1 are disposed, for example, at locations where each signal line DTL and each gate line GTL intersect each other.
- one or a plurality of light-shielding pixels Px2 are also arranged at locations where each signal line DTL and each gate line GTL intersect each other.
- the signal line DTL is a wiring for reading a signal charge from the photoelectric conversion element 13.
- the gate line GTL is a wiring for inputting a control signal for controlling on / off of the transistor 12 to the gate of the transistor 12.
- the bias line BSL is a wiring for determining the anode potential of the photoelectric conversion element 13.
- the gate of the transistor 12 is connected to the gate line GTL
- the source or drain of the transistor 12 is connected to the node N (for example, the light transmission electrode 13D) of the photoelectric conversion element 13, and Of the source and drain, an electrode not connected to the node N is connected to the signal line DTL.
- the node N for example, the light transmission electrode 13D
- the anode for example, the p-type semiconductor layer 13A
- the circuit board 10 further includes interlayer insulating films 14A and 14B, a planarizing film 14C, and a protective film 16.
- the interlayer insulating film 14A is for protecting the transistor 12 and providing a formation surface for the signal line DTL, the bias line BSL, and the like.
- the interlayer insulating film 14 ⁇ / b> A is formed so as to cover the transistor 12.
- the interlayer insulating film 14A is formed of a single layer film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film, for example.
- the interlayer insulating film 14A may be formed of a laminated film in which at least two of a silicon oxide film, a silicon nitride film, and a silicon oxynitride film are laminated together.
- the gate insulating film 12G and the interlayer insulating film 14A have contact holes on the source / drain layers 12D and 12E, respectively.
- the source / drain layer 12D formed near the photoelectric conversion element 13 is connected to the conductive contact CNT formed in the contact hole of the gate insulating film 12G and the interlayer insulating film 14A.
- the source / drain layer 12E formed away from the photoelectric conversion element 13 is connected to the signal line DTL formed in the contact hole of the gate insulating film 12G and the interlayer insulating film 14A. Yes.
- Each of the gate insulating film 12G and the interlayer insulating film 14A has a contact hole on an exposed surface of the upper surface of the p-type semiconductor layer 13A where the i-type semiconductor layer 13B is not formed.
- the p-type semiconductor layer 13A is connected to a bias line BSL formed in the contact hole of the gate insulating film 12G and the interlayer insulating film 14A.
- the interlayer insulating film 14B is for protecting the signal line DTL, the bias line BSL, the contact CNT, and the like.
- the interlayer insulating film 14B is formed so as to cover each signal line DTL, each contact CNT, and each bias line BSL.
- the interlayer insulating film 14B is composed of a single layer film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film, for example.
- the interlayer insulating film 14B may be configured by, for example, a stacked film in which at least two of a silicon oxide film, a silicon nitride, and a silicon oxynitride film are stacked on each other.
- the interlayer insulating film 14B may be made of a planarizing film (for example, an acrylic resin or a polyimide resin).
- the interlayer insulating film 14B has a contact hole on each contact CNT.
- Each contact CNT is connected to the light transmission electrode 13D through a contact hole in the interlayer insulating film 14B. That is, the light transmission electrode 13D is formed in a different layer from each contact CNT and each signal line DTL.
- the gate insulating film 12G and the interlayer insulating films 14A and 14B have contact holes at locations where the photoelectric conversion elements 13 are formed.
- An i-type semiconductor layer 13B of the photoelectric conversion element 13 is formed in a contact hole formed in the gate insulating film 12G and the interlayer insulating films 14A and 14B.
- the flattening film 14C is for reducing surface irregularities caused by the transistor 12, the photoelectric conversion element 13, and the like.
- the planarization film 14C is made of, for example, a planarization film (for example, an acrylic resin or a polyimide resin).
- the thickness of the planarizing film 14C is, for example, 2.4 ⁇ m or more.
- the planarization film 14C is formed between the signal line DTL, the light transmission electrode 13D, and the light shielding film 15, and is formed so as to cover the interlayer insulating film 14B, the i-type semiconductor layer 13B, and the n-type semiconductor layer 13C. ing.
- the planarization film 14C has contact holes on the contact CNT and the n-type semiconductor layer 13C, respectively.
- the contact CNT and the n-type semiconductor layer 13C are connected to the light transmissive electrode 13D through the contact hole of the planarization film 14C.
- the protective film 16 protects the transistor 12, the photoelectric conversion element 13, and the like from the outside.
- the upper surface of the protective film 16 serves as a surface on which the scintillator layer 20 is formed or a surface on which the scintillator layer 20 and the circuit board 10 are bonded to each other.
- the protective film 16 is composed of a single layer film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film, for example.
- the protective film 16 may be formed of, for example, a stacked film in which at least two of a silicon oxide film, a silicon nitride, and a silicon oxynitride film are stacked on each other.
- the circuit board 10 further includes a light shielding film 15 in each light shielding pixel Px2.
- the light shielding film 15 blocks light from the scintillator layer 20 from entering the photoelectric conversion element 13.
- the light shielding film 15 has conductivity.
- the light shielding film 15 is configured by, for example, stacking Mo, Al, and Mo in this order.
- the light shielding film 15 is disposed in the gap between the photoelectric conversion element 13 and the scintillator layer 20 and is electrically connected to the upper surface of the photoelectric conversion element 13.
- the light shielding film 15 is stacked on the light transmissive electrode 13D, and functions as a wiring that electrically connects the n-type semiconductor layer 13C and the transistor 12 together with the light transmissive electrode 13D.
- the circuit board 10 further has a reflective film 17 on the lower surface side of the photoelectric conversion element 13 in the circuit board 10.
- the circuit board 10 has a reflective film 17 in a region between the support substrate 11 and the gate insulating film 12 ⁇ / b> B and facing the photoelectric conversion element 13.
- the reflective film 17 reflects the light transmitted through the photoelectric conversion element 13 to the photoelectric conversion element 13 side.
- the reflective film 17 is made of Mo, for example.
- the reflective film 17 can be omitted as necessary.
- the scintillator layer 20 converts the wavelength of the incident radiation into the sensitivity range of the photoelectric conversion element 13, and specifically converts the incident radiation into light.
- the scintillator layer 20 is made of, for example, a phosphor that converts radiation such as ⁇ rays, ⁇ rays, ⁇ rays, or X rays into visible light.
- a phosphor that converts radiation such as ⁇ rays, ⁇ rays, ⁇ rays, or X rays into visible light.
- Examples of such phosphors include those obtained by adding thallium (Tl) or sodium (Na) to cesium iodide (CsI), and those obtained by adding thallium (Tl) to sodium iodide (NaI).
- Examples of the phosphor include those obtained by adding europium (Eu) to cesium bromide (CsBr) and those obtained by adding europium (Eu) to cesium fluoride bromide
- the scintillator layer 20 is disposed above the photoelectric conversion element 13.
- the scintillator layer 20 is formed by using, for example, the upper surface of the circuit board 10 (for example, the upper surface of the protective film 16) as a crystal growth surface, and is formed by, for example, forming a film using a vacuum evaporation method. It is.
- the scintillator layer 20 may be bonded to the upper surface of the circuit board 10 (for example, the upper surface of the protective film 16) via, for example, an adhesive or an adhesive.
- the reflector 30 is disposed on the upper surface of the scintillator layer 20.
- the reflector 30 has a role of returning light emitted from the scintillator layer 20 in the direction opposite to the photoelectric conversion element 13 to the photoelectric conversion element 13 side.
- the reflector 30 may be made of a moisture impermeable material that does not substantially transmit moisture. In such a case, the reflector 30 can prevent moisture from intervening in the scintillator layer 20.
- the reflecting plate 30 is made of thin glass, for example.
- the reflector 30 may be omitted.
- the reflection structure provided on the scintillator layer 20 may have a configuration other than the reflection plate 30 as described above, and may be configured by, for example, an Al vapor deposition film.
- a light shielding film 15 that blocks light incident on the photoelectric conversion element 13 is disposed in the gap between the node N of the photoelectric conversion element 13 and the scintillator layer 20, and is disposed at the node N of the photoelectric conversion element 13. Electrically connected. Thereby, coupling is less likely to occur between the photoelectric conversion element 13 and the light shielding film 15.
- a planarization film 14C exists between the light transmission electrode 13D and the light shielding film 15 and the signal line DTL.
- the light transmitting electrode 13D and the light shielding film 15 are equivalent to the thickness of the planarizing film 14C. Since the distance from the line DTL is increased, the coupling capacitance generated between the light shielding film 15 and the signal line DTL can be reduced. As a result, for example, when the radiation detector 1 is continuously used, noise generated in the image can be reduced.
- planarization film 14C when a thick planarization film 14C is provided between the light transmission electrode 13D and the light shielding film 15 and the signal line DTL, the planarization film 14C Instead, the coupling capacitance generated between the light shielding film 15 and the signal line DTL can be effectively reduced as compared with the case where a thin interlayer insulating film or the like is provided.
- the light shielding film 15 functions as a wiring that electrically connects the n-type semiconductor layer 13C and the transistor 12 together with the light transmission electrode 13D is exemplified.
- the light shielding film 15 may not have a function as a wiring.
- an interlayer insulating film 18 having a contact hole is provided between the light shielding film 15 and the light transmitting electrode 13D at a position facing the i-type semiconductor layer 13B. It may be in contact with only a part of the upper surface of the light transmission electrode 13D through the contact hole of the insulating film 18.
- FIG. 5 and 6 show an example of a cross-sectional configuration of the radiation detector 2 of the present embodiment.
- FIG. 5 illustrates an example of a cross-sectional configuration that traverses an imaging pixel Px3 (described later) in the radiation detector 2.
- FIG. 6 illustrates an example of a cross-sectional configuration that crosses a light-shielded pixel Px4 (described later) in the radiation detector 2.
- the radiation detector 2 detects radiation such as ⁇ rays, ⁇ rays, ⁇ rays, or X-rays, and is an indirect conversion type radiation detector.
- the radiation detector 2 includes, for example, a circuit board 40, a scintillator layer 20, and a reflection plate 30.
- the reflector 30 can be omitted as necessary.
- FIG. 7 illustrates an example of a circuit configuration of a portion that converts an optical signal into an electrical signal in the radiation detector 2.
- the circuit board 40 includes a plurality of imaging pixels Px3 and one or a plurality of light-shielding pixels Px4 arranged in a matrix on the support substrate 11.
- the imaging pixel Px3 outputs an electrical signal used for generating a captured image.
- the light-shielding pixel Px4 outputs an electric signal used for image correction caused by dark current.
- the imaging pixel Px3 includes a photoelectric conversion element 22 arranged with the node N facing the lower surface (the surface opposite to the light receiving surface 40A), and the transistor 12 electrically connected to the node N.
- the light-shielding pixel Px4 also includes the photoelectric conversion element 22 arranged with the node N facing the lower surface, and the transistor 12 electrically connected to the node N.
- the light-shielding pixel Px4 further includes a light-shielding film 23 described later, and is different from the configuration of the imaging pixel Px3 in that respect.
- the photoelectric conversion element 22 generates a signal charge having an amount corresponding to the amount of light (incident light) incident on the upper surface (light receiving surface 40A) of the photoelectric conversion element 22 from the scintillator layer 20 side and accumulates the signal charge therein. is there.
- the photoelectric conversion element 22 is configured by, for example, a PIN photodiode or a MIS type sensor.
- the transistor 12 outputs the signal charge generated by the photoelectric conversion element 22 to the signal line DTL by being turned on in response to a control signal input to the gate.
- the photoelectric conversion element 22 is configured, for example, by stacking a lower electrode 22A, an n-type semiconductor layer 22B, an i-type semiconductor layer 22C, a p-type semiconductor layer 22D, and a light transmission electrode 22E in this order.
- the lower electrode 22A is configured, for example, by stacking Mo, Al, and Mo in this order.
- the lower electrode 22A is formed in a layer above the contact CNT and the signal line DTL. That is, the photoelectric conversion element 22 is formed in a layer above the contact CNT and the signal line DTL.
- the n-type semiconductor layer 22B is made of, for example, amorphous silicon.
- the n-type semiconductor layer 22B functions as a node N that accumulates charges.
- the i-type semiconductor layer 22C is a non-doped intrinsic semiconductor layer and is made of, for example, amorphous silicon.
- the thickness of the i-type semiconductor layer 22C is, for example, 400 nm to 2000 nm.
- the p-type semiconductor layer 22D is made of, for example, amorphous silicon.
- the light transmissive electrode 22E is made of, for example, a transparent conductive film such as ITO.
- the circuit board 40 is further provided on the support substrate 11 with a plurality of signal lines DTL extending in the in-layer direction and in the in-plane direction and in a direction intersecting (for example, orthogonal to) each signal line DTL.
- a plurality of gate lines GTL extending.
- the circuit board 40 further includes a plurality of bias lines BSL extending in the in-plane direction and in a direction substantially parallel to each signal line DTL.
- the plurality of imaging pixels Px3 are disposed, for example, at locations where each signal line DTL and each gate line GTL intersect each other.
- one or a plurality of light-shielding pixels Px4 are also arranged at locations where each signal line DTL and each gate line GTL intersect each other.
- the signal line DTL is a wiring for reading a signal charge from the photoelectric conversion element 22.
- the gate line GTL is a wiring for inputting a control signal for controlling on / off of the transistor 12 to the gate of the transistor 12.
- the bias line BSL is a wiring for determining the anode potential of the photoelectric conversion element 22.
- the gate of the transistor 12 is connected to the gate line GTL, the source or drain of the transistor 12 is connected to the node N of the photoelectric conversion element 22, and the node N of the source and drain of the transistor 12 is connected to the node N.
- An unconnected electrode is connected to the signal line DTL.
- the node N of the photoelectric conversion element 22 is connected to the source or drain of the transistor 12, and the anode of the photoelectric conversion element 22 is connected to the bias line BSL.
- the circuit board 40 further includes an interlayer insulating film 21A, a planarizing film 21B, an interlayer insulating film 21C, and a planarizing film 21D.
- the interlayer insulating film 21A is for protecting the transistor 12 and providing a formation surface for the signal line DTL and the like.
- the interlayer insulating film 21A is formed so as to cover the transistor 12.
- the interlayer insulating film 21A is formed of a single layer film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film, for example.
- the interlayer insulating film 21A may be formed of, for example, a laminated film in which at least two of a silicon oxide film, a silicon nitride film, and a silicon oxynitride film are laminated together.
- the gate insulating film 12G and the interlayer insulating film 21A have contact holes on the source / drain layers 12D and 12E, respectively.
- the source / drain layer 12D formed near the photoelectric conversion element 22 is connected to the conductive contact CNT formed in the contact hole of the gate insulating film 12G and the interlayer insulating film 21A.
- the source / drain layer 12E formed away from the photoelectric conversion element 22 is connected to the signal line DTL formed in the contact hole of the gate insulating film 12G and the interlayer insulating film 21A. Yes.
- the planarizing film 21B is for relaxing the surface irregularities caused by the signal lines DTL, the contacts CNT, and the like, and providing a formation surface of the photoelectric conversion element 22.
- the planarization film 21B is formed so as to cover each signal line DTL and each contact CNT.
- the planarization film 21B is made of, for example, a polyimide resin.
- the planarization film 21B has a contact hole on each contact CNT.
- Each contact CNT is connected to the lower electrode 22A through a contact hole in the planarization film 21B. That is, the lower electrode 22A is formed in a layer different from each contact CNT and each signal line DTL.
- the interlayer insulating film 21C is for protecting the photoelectric conversion element 22 and providing a formation surface for the bias line BSL and the like.
- the interlayer insulating film 21 ⁇ / b> C is formed so as to cover the photoelectric conversion element 22.
- the interlayer insulating film 21C is formed of a single layer film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film, for example.
- the interlayer insulating film 21C may be formed of a laminated film in which at least two of a silicon oxide film, a silicon nitride film, and a silicon oxynitride film are laminated together.
- the interlayer insulating film 21C has a contact hole on the light transmission electrode 22E.
- the light transmission electrode 22E is connected to the bias line BSL through a contact hole in the interlayer insulating film 21C.
- the bias line BSL is disposed above the photoelectric conversion element 22 and on the interlayer insulating film 21C. That is, the bias line BSL is arranged in the gap between the photoelectric conversion element 22 and the scintillator layer 20.
- the planarizing film 21D protects the photoelectric conversion element 22 and the like from the outside.
- the upper surface of the planarizing film 21D serves as a surface on which the scintillator layer 20 is formed or a surface on which the scintillator layer 20 and the circuit board 40 are bonded to each other.
- the planarization film 21D is made of, for example, polyimide resin.
- the circuit board 40 further has a light shielding film 23 in contact with the light transmission electrode 22E in each light shielding pixel Px4.
- the light shielding film 23 blocks light from the scintillator layer 20 from entering the photoelectric conversion element 22.
- the light shielding film 23 has conductivity.
- the light shielding film 23 also serves as the bias line BSL provided corresponding to each light shielding pixel Px4.
- the light shielding film 23 is configured by, for example, laminating Mo, Al, and Mo in this order.
- the light shielding film 23 extends in a direction substantially parallel to each signal line DTL, and is formed so as to cover the upper surface of the photoelectric conversion element 22 at least in a region facing the photoelectric conversion element 22.
- Each bias line BSL provided corresponding to each imaging pixel Px3 is formed so as not to cover the entire upper surface of the photoelectric conversion element 22 in a region facing the photoelectric conversion element 22. Therefore, each bias line BSL provided corresponding to each imaging pixel Px3 is configured not to prevent light from the scintillator layer 20 from entering the photoelectric conversion element 22 as much as possible.
- the scintillator layer 20 is disposed above the photoelectric conversion element 22.
- the scintillator layer 20 converts the wavelength of incident radiation into the sensitivity range of the photoelectric conversion element 22, and specifically converts incident radiation into light.
- the scintillator layer 20 is formed, for example, by using the upper surface of the circuit board 40 (for example, the upper surface of the planarizing film 21D) as a crystal growth surface, and is formed by, for example, forming a film using a vacuum evaporation method. Is.
- the scintillator layer 20 may be bonded to the upper surface of the circuit board 40 (for example, the upper surface of the planarizing film 21D) via, for example, an adhesive or an adhesive.
- the reflector 30 has a role of returning light emitted from the scintillator layer 20 in a direction opposite to the photoelectric conversion element 22 to the photoelectric conversion element 22 side.
- a light shielding film 23 that blocks light incident on the photoelectric conversion element 22 is disposed in the gap between the photoelectric conversion element 22 and the scintillator layer 20 and is electrically connected to the upper surface of the photoelectric conversion element 22.
- Each photoelectric conversion element 22 is formed in a layer above each signal line DTL.
- the light transmission electrode 22E and the light blocking electrode 22E are shielded by the amount of movement of each photoelectric conversion element 22 into the layer above each signal line DTL. Since the film 23 moves away from the signal line DTL, the coupling capacitance generated between the light shielding film 23 and the signal line DTL can be reduced. As a result, for example, when the radiation detector 2 is continuously used, noise generated in the image can be reduced.
- the photoelectric conversion element 22 is arranged with the node N facing the lower surface (the surface opposite to the light receiving surface 40A).
- the node N faces the upper surface (the light receiving surface 40A). You may arrange
- the lower electrode 22A is disposed on the light receiving surface 40A side, the lower electrode 22A is configured by a light transmitting electrode (for example, a transparent conductive film such as ITO).
- the light shielding film 15 of the first embodiment is arranged on the lower electrode 22A.
- the bias line BSL is formed beside the photoelectric conversion element 22 and in the same layer as the signal line DTL, for example.
- the light shielding film 15 is provided instead of the light shielding film 23, and the light shielding film 15 is provided separately from the bias line BSL. Even in this case, the coupling capacitance generated between the light shielding film 15 and the signal line DTL can be reduced as in the second embodiment. As a result, for example, when the radiation detector 2 is continuously used, noise generated in the image can be reduced.
- FIG. 8 and 9 show an example of a cross-sectional configuration of the radiation detector 3 according to the present embodiment.
- FIG. 8 illustrates an example of a cross-sectional configuration that traverses an imaging pixel Px5 (described later) in the radiation detector 3.
- FIG. 9 illustrates an example of a cross-sectional configuration that crosses a light-shielded pixel Px6 (described later) in the radiation detector 3.
- the radiation detector 3 detects radiation such as ⁇ rays, ⁇ rays, ⁇ rays, or X-rays, and is an indirect conversion type radiation detector.
- the radiation detector 3 includes, for example, a circuit board 50, a scintillator layer 20, and a reflection plate 30.
- the reflector 30 can be omitted as necessary.
- FIG. 10 illustrates an example of a circuit configuration of a portion that converts an optical signal into an electrical signal in the radiation detector 3.
- the circuit board 50 includes a plurality of imaging pixels Px5 and one or a plurality of light shielding pixels Px6 arranged in a matrix on the support substrate 11.
- the imaging pixel Px5 outputs an electrical signal used for generating a captured image.
- the light-shielding pixel Px6 outputs an electrical signal used for image correction caused by dark current.
- the imaging pixel Px5 includes a photoelectric conversion element 24 arranged with the node N facing the lower surface (the surface opposite to the light receiving surface 50A), and the transistor 12 electrically connected to the node N.
- the light-shielding pixel Px6 also includes the photoelectric conversion element 24 arranged with the node N facing the lower surface, and the transistor 12 electrically connected to the node N.
- the light-shielding pixel Px6 further includes a light-shielding film 25 described later, and is different from the configuration of the imaging pixel Px5 in that respect.
- the photoelectric conversion element 24 generates a signal charge having an amount corresponding to the amount of light (incident light) incident on the upper surface (light receiving surface 50A) of the photoelectric conversion element 24 from the scintillator layer 20 side, and accumulates the signal charge therein. is there.
- the photoelectric conversion element 24 is configured by, for example, a PIN photodiode or a MIS type sensor.
- the transistor 12 outputs the signal charge generated by the photoelectric conversion element 24 to the signal line DTL by being turned on according to a control signal input to the gate.
- the photoelectric conversion element 24 is configured, for example, by stacking an n-type semiconductor layer 24A, an i-type semiconductor layer 24B, a p-type semiconductor layer 24C, and a light transmission electrode 24D in this order.
- the n-type semiconductor layer 24A is made of, for example, low-temperature polysilicon.
- the n-type semiconductor layer 24A has a low resistivity, and it is not necessary to separately provide a lower electrode made of a metal material. That is, in this case, the n-type semiconductor layer 24A functions as a lower electrode.
- the n-type semiconductor layer 24A may be made of, for example, microcrystalline silicon or amorphous silicon.
- the n-type semiconductor layer 24A is formed on the same surface (the upper surface of the gate oxide film 12B) as the source / drain layers 12D and 12E of the transistor 12.
- the i-type semiconductor layer 24B is a non-doped intrinsic semiconductor layer, and is made of, for example, amorphous silicon.
- the i-type semiconductor layer 24B has a thickness of 400 nm to 2000 nm, for example.
- the p-type semiconductor layer 24C is made of, for example, amorphous silicon.
- the light transmissive electrode 24D is made of, for example, a transparent conductive film such as ITO.
- the circuit board 50 further has a plurality of signal lines DTL extending in the in-layer direction on the support substrate 11 and in the in-plane direction and intersecting each signal line DTL (for example, orthogonal). A plurality of gate lines GTL extending.
- the circuit board 50 further includes a plurality of bias lines BSL extending in the in-plane direction and in a direction substantially parallel to each signal line DTL.
- the plurality of imaging pixels Px5 are disposed, for example, at locations where each signal line DTL and each gate line GTL intersect each other.
- one or a plurality of light-shielding pixels Px6 are also arranged at locations where each signal line DTL and each gate line GTL intersect each other.
- the signal line DTL is a wiring for reading signal charges from the photoelectric conversion element 24.
- the gate line GTL is a wiring for inputting a control signal for controlling on / off of the transistor 12 to the gate of the transistor 12.
- the bias line BSL is a wiring for determining the anode potential of the photoelectric conversion element 24.
- the gate of the transistor 12 is connected to the gate line GTL, the source or drain of the transistor 12 is connected to the node N (for example, the n-type semiconductor layer 24A) of the photoelectric conversion element 24, and the transistor 12
- the electrode not connected to the node N is connected to the signal line DTL.
- the node N (for example, the n-type semiconductor layer 24A) of the photoelectric conversion element 24 is connected to the source or drain of the transistor 12, and the anode (for example, the light transmission electrode 24D) of the photoelectric conversion element 24. Is connected to the bias line BSL.
- the circuit board 50 further includes interlayer insulating films 14A and 14B, a planarizing film 14C, and a protective film 16.
- the circuit board 10 further includes a light shielding film 25 in contact with the light transmission electrode 24D in each light shielding pixel Px6.
- the light shielding film 25 blocks light from the scintillator layer 20 from entering the photoelectric conversion element 24.
- the light shielding film 25 has conductivity.
- the light shielding film 25 also serves as the bias line BSL provided corresponding to each light shielding pixel Px6.
- the light shielding film 25 is configured by, for example, laminating Mo, Al, and Mo in this order.
- the light shielding film 25 extends in a direction substantially parallel to each signal line DTL, and is formed so as to cover the upper surface of the photoelectric conversion element 24 at least in a region facing the photoelectric conversion element 24.
- Each bias line BSL provided corresponding to each imaging pixel Px5 is formed so as not to cover the entire upper surface of the photoelectric conversion element 24 in a region facing the photoelectric conversion element 24. Therefore, each bias line BSL provided corresponding to each imaging pixel Px5 is configured not to prevent light from the scintillator layer 20 from entering the photoelectric conversion element 24 as much as possible.
- a light shielding film 25 that blocks light incident on the photoelectric conversion element 24 is disposed in the gap between the photoelectric conversion element 24 and the scintillator layer 20, and is electrically connected to the upper surface of the photoelectric conversion element 24. Has been. Thereby, coupling is less likely to occur between the photoelectric conversion element 24 and the light shielding film 25.
- Each photoelectric conversion element 24 is formed in a layer above each signal line DTL.
- the light transmission electrode 24D and the light-shielding electrode 24D are shielded by the amount by which each photoelectric conversion element 24 is moved into a layer above each signal line DTL. Since the film 25 moves away from the signal line DTL, the coupling capacitance generated between the light shielding film 25 and the signal line DTL can be reduced. As a result, for example, when the radiation detector 3 is continuously used, noise generated in the image can be reduced.
- FIG. 11 illustrates an example of a schematic configuration of the imaging device 4.
- the imaging device 4 uses the above-described radiation detectors 1 to 3 for the imaging unit 41, and is suitably used as an imaging device for medical use and other nondestructive inspections such as baggage inspection.
- the imaging device 4 includes, for example, an imaging unit 41 on a substrate, and a driving unit that drives the imaging unit 41 in a peripheral region of the imaging unit 41.
- the drive unit includes, for example, a row scanning unit 42, an A / D conversion unit 43, a column scanning unit 44, and a system control unit 45.
- the imaging unit 41 is an imaging area in the imaging device 4.
- the imaging unit 41 is configured by the radiation detector 1, the radiation detector 2, or the radiation detector 3.
- the imaging unit 41 includes an imaging pixel area 41A and a light-shielding pixel area 41B.
- a plurality of imaging pixels Px1, Px3, or Px5 arranged in a matrix are provided in the imaging pixel area 41A.
- One or a plurality of light shielding pixels Px2, Px4, or Px6 are provided in the light shielding pixel region 41B.
- a plurality of gate lines GTL extend in the row direction, and a plurality of signal lines DTL and a plurality of bias lines BSL extend in the column direction.
- Each gate line GTL is connected to the row scanning unit 42, each signal line DTL is connected to the A / D conversion unit 43, and each bias line BSL is connected to the column scanning unit 44.
- the row scanning unit 42 includes a shift register, an address decoder, and the like. Driven in units.
- the signal charge output from each pixel in the pixel row that has been selectively scanned by the row scanning unit 42 is supplied to the A / D conversion unit 43 via each signal line DTL.
- the A / D conversion unit 43 performs A / D conversion based on signal charges input via each signal line DTL.
- the A / D conversion unit 43 is provided with an amplifier, a horizontal selection switch, or the like provided for each signal line DTL. It is configured.
- the column scanning unit 44 includes, for example, a shift register, an address decoder, and the like, and drives the horizontal selection switches of the A / D conversion unit 43 in order while scanning. By the selective scanning by the column scanning unit 44, the imaging signal Dout corresponding to the signal charge output from each pixel of the pixel row selected by the row scanning unit 42 is serially output to the outside.
- the circuit portion including the row scanning unit 42, the A / D conversion unit 43, and the column scanning unit 44 may be formed directly on the common substrate together with the imaging unit 41, or is provided in the external control IC. May be.
- the circuit portion may be formed on another substrate connected by a cable or the like.
- the system control unit 45 receives an externally supplied clock, data for instructing an operation mode, and the like, and outputs data such as internal information of the imaging device 4.
- the system control unit 45 further includes a timing generator that generates various timing signals, and the row scanning unit 42, the A / D conversion unit 43, and the column scanning unit based on the various timing signals generated by the timing generator. Drive control of peripheral circuits such as 44 is performed.
- the above-described radiation detectors 1, 2, and 3 are used in the imaging unit 41. Therefore, for example, even when the imaging unit 41 is used continuously, a high-quality image with little noise can be obtained.
- FIG. 12 illustrates an example of a schematic configuration of the imaging system 5.
- the imaging system 5 includes an imaging device 4 in which the above-described radiation detectors 1, 2, and 3 are used for the pixel unit 41.
- the imaging system 5 includes, for example, an imaging device 4, an image processing unit 6, and a display device 7. Note that the display device 6 may be omitted as necessary.
- the image processing unit 6 performs predetermined image processing on the imaging signal Dout obtained by the imaging device 4. Specifically, the image processing unit 6 performs display by performing predetermined image processing on the imaging signal Dout. A signal D1 is generated.
- the display device 7 performs image display based on the imaging signal Dout obtained by the imaging device 4, and specifically, based on the imaging signal (display signal D1) after being processed by the image processing unit 6. The video is displayed.
- the component that has passed through the subject 200 out of the radiation emitted from the radiation source 100 toward the subject 200 is detected by the imaging device 4.
- the imaging signal Dout obtained by being detected by the imaging device 4 is subjected to predetermined processing by the image processing unit 6.
- the imaging signal (display signal D1) after the predetermined processing is output to the display device 7, and an image corresponding to the display signal D1 is displayed on the monitor screen of the display device 7.
- the above-described radiation detectors 1, 2, and 3 are used in the imaging device 4. Therefore, for example, even when the imaging device 4 is used continuously, a high-quality image with little noise can be obtained.
- the imaging system 5 forms a three-dimensional object (not shown) based on an imaging signal (3D CAD (computer-aided design) signal) processed by the image processing unit 6. ) May be further provided.
- the molding apparatus is, for example, a 3D printer.
- the image processing unit 6 generates a 3D CAD signal by performing predetermined image processing on the imaging signal Dout.
- the above-described radiation detectors 1, 2, and 3 are used in the imaging device 4. Therefore, a highly accurate three-dimensional object can be formed.
- the present technology has been described with the embodiment and its modifications.
- the present technology is not limited to the above-described embodiment and the like, and various modifications are possible.
- the effect described in this specification is an illustration to the last.
- the effect of this technique is not limited to the effect described in this specification.
- the present technology may have effects other than those described in the present specification.
- this technique can take the following composition.
- a plurality of pixels each including a photoelectric conversion element arranged with a node facing the upper surface, and a field-effect transistor electrically connected to the node;
- a scintillator layer disposed above the photoelectric conversion element for converting radiation into light;
- the photoelectric conversion element is disposed in a gap between the photoelectric conversion element and the scintillator layer and is electrically connected to an upper surface of the photoelectric conversion element, so that incident light is incident on the photoelectric conversion element.
- Radiation detector equipped with a light-shielding film that blocks incidence on the light.
- the said light shielding film is laminated
- the photoelectric conversion element is configured by stacking a p-type semiconductor layer, an i-type semiconductor layer, an n-type semiconductor layer, and a light transmission electrode in this order, The radiation detector according to any one of (1) to (5), wherein the light shielding film is formed in contact with the light transmission electrode.
- the p-type semiconductor layer is formed on the same surface as the source and drain of the transistor, The radiation detector according to (6), wherein the p-type semiconductor layer and the source and drain of the transistor are made of low-temperature polysilicon.
- a plurality of pixels each including a photoelectric conversion element and a field effect transistor electrically connected to a node of the photoelectric conversion element; A scintillator layer disposed above the photoelectric conversion element for converting radiation into light;
- the photoelectric conversion element is disposed in a gap between the photoelectric conversion element and the scintillator layer and is electrically connected to an upper surface of the photoelectric conversion element, so that incident light is incident on the photoelectric conversion element.
- a light-shielding film that blocks incident on the Each of the photoelectric conversion elements is formed in a layer above a signal line for reading signal charges from the photoelectric conversion elements.
- the photoelectric conversion element is configured by laminating a lower electrode, an n-type semiconductor layer, an i-type semiconductor layer, a p-type semiconductor layer, and a light transmission electrode in this order, The radiation detector according to (8) or (9), wherein the light shielding film is in contact with the light transmission electrode.
- the radiation detector is A plurality of pixels each including a photoelectric conversion element arranged with a node facing the upper surface, and a field-effect transistor electrically connected to the node;
- a scintillator layer disposed above the photoelectric conversion element for converting radiation into light;
- the photoelectric conversion element is disposed in a gap between the photoelectric conversion element and the scintillator layer and is electrically connected to an upper surface of the photoelectric conversion element, so that incident light is incident on the photoelectric conversion element.
- An image pickup apparatus comprising: a light shielding film that blocks incidence on the light.
- a radiation detector A drive unit for driving the radiation detector,
- the radiation detector is A plurality of pixels each including a photoelectric conversion element and a field effect transistor electrically connected to a node of the photoelectric conversion element;
- a scintillator layer disposed above the photoelectric conversion element for converting radiation into light;
- the photoelectric conversion element is disposed in a gap between the photoelectric conversion element and the scintillator layer and is electrically connected to an upper surface of the photoelectric conversion element, so that incident light is incident on the photoelectric conversion element.
- a light shielding film that blocks incidence on the Each said photoelectric conversion element is formed in the layer above the signal line for reading a signal charge from the said photoelectric conversion element.
- An imaging device A display device for displaying an image based on an imaging signal obtained by the imaging device, The imaging device A radiation detector; A drive unit for driving the radiation detector, The radiation detector is A plurality of pixels each including a photoelectric conversion element arranged with a node facing the upper surface, and a field-effect transistor electrically connected to the node; A scintillator layer disposed above the photoelectric conversion element for converting radiation into light; In some of the plurality of pixels, the photoelectric conversion element is disposed in a gap between the photoelectric conversion element and the scintillator layer and is electrically connected to an upper surface of the photoelectric conversion element, so that incident light is incident on the photoelectric conversion element.
- An imaging system having a light-shielding film that blocks incidence on the light.
- An imaging device A display device for displaying an image based on an imaging signal obtained by the imaging device,
- the imaging device A radiation detector;
- the radiation detector is A plurality of pixels each including a photoelectric conversion element and a field effect transistor electrically connected to a node of the photoelectric conversion element;
- a scintillator layer disposed above the photoelectric conversion element for converting radiation into light;
- the photoelectric conversion element is disposed in a gap between the photoelectric conversion element and the scintillator layer and is electrically connected to an upper surface of the photoelectric conversion element, so that incident light is incident on the photoelectric conversion element.
- a light shielding film that blocks incidence on the Each said photoelectric conversion element is formed in the layer above the signal line for reading a signal charge from the said photoelectric conversion element.
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- General Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Molecular Biology (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Measurement Of Radiation (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本技術の一実施の形態の放射線検出器は、複数の画素と、シンチレータ層と、導電性の遮光膜とを備える。各画素は、ノードを上面に向けて配置された光電変換素子と、ノードに電気的に接続された電界効果型のトランジスタとを含む。シンチレータ層は、光電変換素子の上方に配置されており、放射線を光に変換する。遮光膜は、入射光の、光電変換素子への入射を遮る。遮光膜は、複数の画素のうち一部の画素において、光電変換素子とシンチレータ層との間隙に配置されると共に光電変換素子の上面に電気的に接続されている。
Description
本技術は、α線、β線、γ線またはX線などの放射線を検出する放射線検出器に関する。また、本技術は、上記放射線検出器を備えた撮像装置および撮像システムに関する。
近年、放射線写真フィルムを介さずに、放射線に基づく画像を電気信号として得る撮像装置が開発されている。このような撮像装置では、各画素に、光電変換素子と、電界効果型の薄膜トランジスタ(TFT:Thin Film Transistor)が配置されている。画素内に蓄積された信号電荷が、トランジスタを含む画素回路を用いて読み出されることにより、放射線量に基づく電気信号が得られる(例えば、特許文献1,2参照)。
ところで、上記撮像装置では、一般に、温度変化によって暗電流が変化するので、上記撮像装置を連続して使用する場合には、画像補正用の暗電流画像が経時変化する。暗電流に起因する画像補正を逐次、行うための方策として、例えば、光電変換素子に入射する光を常時遮蔽する層(遮光層)を、一部の画素に対して設け、その画素から得られる暗電流を画像補正に用いることが提案されている(例えば、特許文献1,2参照)。しかし、従来の方策では、遮光層と、光電変換素子から電気信号を読み出すための信号線との間でカップリングが起き、信号線のカップリング容量が増加する。その結果、画像にノイズが生じてしまうという問題があった。
したがって、信号線のカップリング容量の増加を抑制することの可能な放射線検出器、ならびにそのような放射線検出器を備えた撮像装置および撮像システムを提供することが望ましい。
本技術の第1の実施の形態の放射線検出器は、複数の画素、シンチレータ層および遮光膜を備えている。各画素は、ノードを上面に向けて配置された光電変換素子と、ノードに電気的に接続された電界効果型のトランジスタとを含んでいる。シンチレータ層は、光電変換素子の上方に配置されており、放射線を光に変換するようになっている。遮光膜は、入射光の、光電変換素子への入射を遮るものである。遮光膜は、複数の画素のうち一部の画素において、光電変換素子とシンチレータ層との間隙に配置されると共に光電変換素子の上面に電気的に接続されている。
本技術の第1の実施の形態の撮像装置は、上記の第1の実施の形態の放射線検出器と、上記の第1の実施の形態の放射線検出器を駆動する駆動部とを備えている。
本技術の第1の実施の形態の撮像表示システムは、上記の第1の実施の形態の撮像装置と、上記の第1の実施の形態の撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備えている。
本技術の第1の実施の形態の放射線検出器、本技術の第1の実施の形態の撮像装置および本技術の第1の実施の形態の撮像システムでは、光電変換素子への光入射を遮る遮光膜が、光電変換素子のノードとシンチレータ層との間隙に配置されており、かつ光電変換素子のノードに電気的に接続されている。これにより、光電変換素子と遮光膜との間でカップリングが生じ難くなり、さらに、光電変換素子のノードが受光面とは反対側に配置されている場合と比べて、遮光膜と信号線との間で生じるカップリング容量を低減することができる。
本技術の第2の実施の形態の放射線検出器は、複数の画素、シンチレータ層および遮光膜を備えている。各画素は、光電変換素子と、光電変換素子のノードに電気的に接続された電界効果型のトランジスタとを含んでいる。シンチレータ層は、光電変換素子の上方に配置されており、放射線を光に変換するようになっている。遮光膜は、入射光の、光電変換素子への入射を遮るものである。遮光膜は、複数の画素のうち一部の画素において、光電変換素子とシンチレータ層との間隙に配置されると共に光電変換素子の上面に電気的に接続されている。各光電変換素子は、光電変換素子から信号電荷を読み出すための信号線よりも上の層内に形成されている。
本技術の第2の実施の形態の撮像装置は、上記の第2の実施の形態の放射線検出器と、上記の第2の実施の形態の放射線検出器を駆動する駆動部とを備えている。
本技術の第2の実施の形態の撮像表示システムは、上記の第2の実施の形態の撮像装置と、上記の第2の実施の形態の撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備えている。
本技術の第2の実施の形態の放射線検出器、本技術の第2の実施の形態の撮像装置および本技術の第2の実施の形態の撮像システムでは、光電変換素子への光入射を遮る遮光膜が、光電変換素子とシンチレータ層との間隙に配置されており、かつ光電変換素子の上面に電気的に接続されている。さらに、本技術では、各光電変換素子が、光電変換素子から信号電荷を読み出すための信号線よりも上の層内に形成されている。これにより、光電変換素子と遮光膜との間でカップリングが生じ難くなり、さらに、光電変換素子が信号線と同一の層内に形成されている場合と比べて、遮光膜と信号線との間で生じるカップリング容量を低減することができる。
本技術の第1の実施の形態の放射線検出器、本技術の第1の実施の形態の撮像装置および本技術の第1の実施の形態の撮像システムによれば、遮光膜をノードとシンチレータ層との間隙に配置し、かつノードに電気的に接続するようにしたので、信号線のカップリング容量の増加を抑制することができる。その結果、画像に生じるノイズを低減することができる。なお、本技術の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
本技術の第2の実施の形態の放射線検出器、本技術の第2の実施の形態の撮像装置および本技術の第2の実施の形態の撮像システムによれば、遮光膜をノードとシンチレータ層との間隙に配置すると共に光電変換素子の上面に電気的に接続し、さらに、各光電変換素子を信号線よりも上の層内に形成するようにしたので、信号線のカップリング容量の増加を抑制することができる。その結果、画像に生じるノイズを低減することができる。なお、本技術の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
以下、本技術を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.第1の実施の形態(放射線検出器)
ノードを上面に向けて光電変換素子を配置した例
2.第1の実施の形態の変形例(放射線検出器)
遮光膜を光透過電極の一部分だけに接触させた例
3.第2の実施の形態(放射線検出器)
ノードを下面に向けて、信号線よりも上層に光電変換素子を
配置した例
4.第2の実施の形態の変形例(放射線検出器)
ノードを上面に向けて、信号線よりも上層に光電変換素子を
配置した例
5.第3の実施の形態(放射線検出器)
ノードを下面に向けて、信号線と同層に光電変換素子を配置した例
6.第4の実施の形態(撮像装置)
上記各実施の形態およびそれらの変形例に係る放射線検出器を
撮像装置の撮像部として用いた例
7.第5の実施の形態(撮像システム)
上記撮像装置を撮像システムに組み込んだ例
8.第6の実施の形態の変形例(撮像システム)
成型装置をさらに設けた例
1.第1の実施の形態(放射線検出器)
ノードを上面に向けて光電変換素子を配置した例
2.第1の実施の形態の変形例(放射線検出器)
遮光膜を光透過電極の一部分だけに接触させた例
3.第2の実施の形態(放射線検出器)
ノードを下面に向けて、信号線よりも上層に光電変換素子を
配置した例
4.第2の実施の形態の変形例(放射線検出器)
ノードを上面に向けて、信号線よりも上層に光電変換素子を
配置した例
5.第3の実施の形態(放射線検出器)
ノードを下面に向けて、信号線と同層に光電変換素子を配置した例
6.第4の実施の形態(撮像装置)
上記各実施の形態およびそれらの変形例に係る放射線検出器を
撮像装置の撮像部として用いた例
7.第5の実施の形態(撮像システム)
上記撮像装置を撮像システムに組み込んだ例
8.第6の実施の形態の変形例(撮像システム)
成型装置をさらに設けた例
<1.第1の実施の形態>
[構成]
まず、本技術の第1の実施の形態に係る放射線検出器1について説明する。図1、図2は、本実施の形態の放射線検出器1の断面構成の一例を表したものである。図1は、放射線検出器1において撮像画素Px1(後述)を横断する断面構成の一例を表したものである。図2は、放射線検出器1において遮光画素Px2(後述)を横断する断面構成の一例を表したものである。放射線検出器1は、α線、β線、γ線またはX線などの放射線を検出するものであり、間接変換方式の放射線検出器である。間接変換方式とは、放射線を光信号に変換した後に電気信号に変換する方式を指す。放射線検出器1は、例えば、回路基板10、シンチレータ層20および反射板30を備えている。なお、反射板30は、必要に応じて省略することが可能である。
[構成]
まず、本技術の第1の実施の形態に係る放射線検出器1について説明する。図1、図2は、本実施の形態の放射線検出器1の断面構成の一例を表したものである。図1は、放射線検出器1において撮像画素Px1(後述)を横断する断面構成の一例を表したものである。図2は、放射線検出器1において遮光画素Px2(後述)を横断する断面構成の一例を表したものである。放射線検出器1は、α線、β線、γ線またはX線などの放射線を検出するものであり、間接変換方式の放射線検出器である。間接変換方式とは、放射線を光信号に変換した後に電気信号に変換する方式を指す。放射線検出器1は、例えば、回路基板10、シンチレータ層20および反射板30を備えている。なお、反射板30は、必要に応じて省略することが可能である。
(回路基板10)
図3は、放射線検出器1において光信号を電気信号に変換する部分の回路構成の一例を表したものである。回路基板10は、支持基板11上に、行列状に配置された複数の撮像画素Px1と、1または複数の遮光画素Px2とを備えている。撮像画素Px1は、撮像画像の生成に用いられる電気信号を出力するものである。遮光画素Px2は、暗電流に起因する画像補正に用いられる電気信号を出力するものである。撮像画素Px1は、ノードNを上面に向けて配置された光電変換素子13と、ノードNに電気的に接続されたトランジスタ12とを含んでいる。遮光画素Px2も、ノードNを上面に向けて配置された光電変換素子13と、ノードNに電気的に接続されたトランジスタ12とを含んでいる。遮光画素Px2は、さらに、後述する遮光膜15を有しており、その点で、撮像画素Px1の構成と相違している。
図3は、放射線検出器1において光信号を電気信号に変換する部分の回路構成の一例を表したものである。回路基板10は、支持基板11上に、行列状に配置された複数の撮像画素Px1と、1または複数の遮光画素Px2とを備えている。撮像画素Px1は、撮像画像の生成に用いられる電気信号を出力するものである。遮光画素Px2は、暗電流に起因する画像補正に用いられる電気信号を出力するものである。撮像画素Px1は、ノードNを上面に向けて配置された光電変換素子13と、ノードNに電気的に接続されたトランジスタ12とを含んでいる。遮光画素Px2も、ノードNを上面に向けて配置された光電変換素子13と、ノードNに電気的に接続されたトランジスタ12とを含んでいる。遮光画素Px2は、さらに、後述する遮光膜15を有しており、その点で、撮像画素Px1の構成と相違している。
支持基板11は、例えば、半導体基板、または、ガラス基板で構成されている。光電変換素子13は、シンチレータ層20側から光電変換素子13の上面(受光面10A)に入射する光(入射光)の光量に応じた電荷量の信号電荷を生成して内部に蓄積するものである。光電変換素子13は、例えば、PIN(Positive Intrinsic Negative)フォトダイオード、または、MIS(Metal-Insulator-Semiconductor)型センサで構成されている。トランジスタ12は、ゲートに入力される制御信号に応じてオン状態となることにより、光電変換素子13で生成された信号電荷を信号線DTL(後述)に出力するものである。トランジスタ12は、例えば、電界効果型の薄膜トランジスタ(TFT)で構成されている。
光電変換素子13は、例えば、p型半導体層13A、i型半導体層13B、n型半導体層13Cおよび光透過電極13Dをこの順に積層して構成されている。p型半導体層13Aは、例えば、低温ポリシリコンで構成されている。p型半導体層13Aが低温ポリシリコンで構成されている場合、p型半導体層13Aが低抵抗率となり、金属材料からなる下部電極を別途設ける必要がなくなる。つまり、この場合には、p型半導体層13Aが下部電極として機能する。なお、p型半導体層13Aは、例えば、微結晶シリコンあるいはアモルファスシリコンで構成されていてもよい。この場合、金属材料からなる下部電極を別途設けることが好ましい。p型半導体層13Aは、後述のトランジスタ12のソース・ドレイン層12D,12Eと同一の面(後述のゲート酸化膜12Bの上面)上に形成されている。i型半導体層13Bは、ノンドープの真性半導体層であり、例えば、アモルファスシリコンで構成されている。i型半導体層13Bの厚みは、例えば、400nm~2000nmとなっている。n型半導体層13Cは、例えば、アモルファスシリコンで構成されている。n型半導体層13Cは、電荷を蓄積するノードNとして機能する。光透過電極13Dは、例えば、ITO(Indium Tin Oxide)等の透明導電膜により構成されている。
トランジスタ12は、例えば、支持基板11上に、ゲート12Aと、ゲート12Aを覆うように形成されたゲート絶縁膜12Bとを有している。トランジスタ12は、さらに、例えば、ゲート絶縁膜12B上に、チャネル層(活性層)12Cと、チャネル層12Cの両脇に形成された一対のLDD(light Doped Drain)層(図示せず)と、チャネル層12CおよびLDD層を挟んで形成された一対のソース・ドレイン層12D,12Eとを有している。チャネル層12C、一対のLDD層および一対のソース・ドレイン層12D,12Eは、p型半導体層13Aと同一の面(ゲート酸化膜12Bの上面)上に形成されている。
トランジスタ12は、さらに、例えば、チャネル層12C、一対のLDD層および一対のソース・ドレイン層12D,12Eを覆うように形成されたゲート絶縁膜12Gを有しており、ゲート絶縁膜12G上であって、かつゲート12Aと対向する領域にゲート12Fを有している。トランジスタ12は、図1、図2に示したようなダブルゲート型のトランジスタであってもよいし、ゲート12Aまたはゲート12Fが省略されたシングルゲート型のトランジスタであってもよい。
ゲート12A,12Fは、例えば、Ti、Al、Mo、W、Cr等のいずれかよりなる単層膜、または、これらのうちの2つ以上を積層した積層膜で構成されている。ゲート絶縁膜12B,12Gは、例えば、酸化シリコン(SiO2)膜、窒化シリコン(SiN)膜もしくは酸窒化シリコン(SiON)膜等の単層膜で構成されている。ゲート絶縁膜12B,12Gは、例えば、酸化シリコン膜、窒化シリコンおよび酸窒化シリコン膜のうちの少なくとも2つを互いに積層させた積層膜で構成されていてもよい。チャネル層12C、一対のLDD層および一対のソース・ドレイン層12D,12Eは、例えば、低温ポリシリコンで構成されている。p型半導体層13Aが低温ポリシリコンで構成されている場合、製造プロセスの簡略化の観点からは、チャネル層12C、一対のLDD層および一対のソース・ドレイン層12D,12Eも、低温ポリシリコンで構成されていることが好ましい。
回路基板10は、さらに、支持基板11上に、積層面内方向に延在する複数の信号線DTLと、積層面内方向であって、かつ各信号線DTLと交差(例えば直交)する方向に延在する複数のゲート線GTLとを有している。回路基板10は、さらに、積層面内方向であって、かつ各信号線DTLと略平行な方向に延在する複数のバイアス線BSLを有している。複数の撮像画素Px1は、例えば、各信号線DTLと、各ゲート線GTLとが互いに交差する箇所に配置されている。1または複数の遮光画素Px2も、例えば、各信号線DTLと、各ゲート線GTLとが互いに交差する箇所に配置されている。
信号線DTLは、光電変換素子13から信号電荷を読み出すための配線である。ゲート線GTLは、トランジスタ12をオンオフ制御する制御信号をトランジスタ12のゲートに入力するための配線である。バイアス線BSLは、光電変換素子13のアノード電位を決めるための配線である。撮像画素Px1および遮光画素Px2において、トランジスタ12のゲートがゲート線GTLに接続され、トランジスタ12のソースまたはドレインが光電変換素子13のノードN(例えば、光透過電極13D)に接続され、トランジスタ12のソースおよびドレインのうちノードNに未接続の電極が信号線DTLに接続されている。撮像画素Px1および遮光画素Px2において、光電変換素子13のノードN(例えば、光透過電極13D)がトランジスタ12のソースまたはドレインに接続され、光電変換素子13のアノード(例えば、p型半導体層13A)がバイアス線BSLに接続されている。
回路基板10は、さらに、層間絶縁膜14A,14Bと、平坦化膜14Cと、保護膜16とを有している。
層間絶縁膜14Aは、トランジスタ12を保護するとともに、信号線DTLやバイアス線BSL等の形成面を設けるためのものである。層間絶縁膜14Aは、トランジスタ12を覆うように形成されている。層間絶縁膜14Aは、例えば、酸化シリコン膜、窒化シリコン膜もしくは酸窒化シリコン膜等の単層膜で構成されている。層間絶縁膜14Aは、例えば、酸化シリコン膜、窒化シリコンおよび酸窒化シリコン膜のうちの少なくとも2つを互いに積層させた積層膜で構成されていてもよい。ゲート絶縁膜12Gおよび層間絶縁膜14Aは、ソース・ドレイン層12D,12E上にコンタクトホールをそれぞれ有している。ソース・ドレイン層12D,12Eのうち、光電変換素子13寄りに形成されたソース・ドレイン層12Dは、ゲート絶縁膜12Gおよび層間絶縁膜14Aのコンタクトホールに形成された導電性のコンタクトCNTと接続されている。ソース・ドレイン層12D,12Eのうち、光電変換素子13から離れて形成されたソース・ドレイン層12Eは、ゲート絶縁膜12Gおよび層間絶縁膜14Aのコンタクトホールに形成された信号線DTLと接続されている。ゲート絶縁膜12Gおよび層間絶縁膜14Aは、p型半導体層13Aの上面のうちi型半導体層13Bの形成されていない露出面上にコンタクトホールをそれぞれ有している。p型半導体層13Aは、ゲート絶縁膜12Gおよび層間絶縁膜14Aのコンタクトホールに形成されたバイアス線BSLと接続されている。
層間絶縁膜14Bは、信号線DTL、バイアス線BSLおよびコンタクトCNT等を保護するためのものである。層間絶縁膜14Bは、各信号線DTL、各コンタクトCNTおよび各バイアス線BSLを覆うように形成されている。層間絶縁膜14Bは、例えば、酸化シリコン膜、窒化シリコン膜もしくは酸窒化シリコン膜等の単層膜で構成されている。層間絶縁膜14Bは、例えば、酸化シリコン膜、窒化シリコンおよび酸窒化シリコン膜のうちの少なくとも2つを互いに積層させた積層膜で構成されていてもよい。層間絶縁膜14Bは、平坦化膜(例えば、アクリル系樹脂やポリイミド系樹脂等)で構成されていてもよい。層間絶縁膜14Bは、各コンタクトCNT上にコンタクトホールを有している。各コンタクトCNTは、層間絶縁膜14Bのコンタクトホールを介して光透過電極13Dと接続されている。つまり、光透過電極13Dは、各コンタクトCNTや各信号線DTLとは別層で形成されている。ゲート絶縁膜12Gおよび層間絶縁膜14A,14Bは、光電変換素子13が形成される箇所にコンタクトホールを有している。光電変換素子13のうちi型半導体層13Bが、ゲート絶縁膜12Gおよび層間絶縁膜14A,14Bに形成されたコンタクトホール内に形成されている。
平坦化膜14Cは、トランジスタ12や光電変換素子13等によって生じる表面の凹凸を緩和するためのものである。平坦化膜14Cは、例えば、平坦化膜(例えば、アクリル系樹脂やポリイミド系樹脂等)で構成されている。平坦化膜14Cの厚さは、例えば、2.4μm以上となっている。平坦化膜14Cは、信号線DTLと、光透過電極13Dおよび遮光膜15との間に形成されており、層間絶縁膜14B、i型半導体層13Bおよびn型半導体層13Cを覆うように形成されている。平坦化膜14Cは、コンタクトCNT上と、n型半導体層13C上とに、コンタクトホールをそれぞれ有している。コンタクトCNTおよびn型半導体層13Cは、平坦化膜14Cのコンタクトホールを介して、光透過電極13Dと接続されている。
保護膜16は、トランジスタ12や光電変換素子13等を外部から保護するものである。保護膜16の上面は、シンチレータ層20の形成面、またはシンチレータ層20と回路基板10とを互いに貼り合わせる面としての役割を有している。保護膜16は、例えば、酸化シリコン膜、窒化シリコン膜もしくは酸窒化シリコン膜等の単層膜で構成されている。保護膜16は、例えば、酸化シリコン膜、窒化シリコンおよび酸窒化シリコン膜のうちの少なくとも2つを互いに積層させた積層膜で構成されていてもよい。
回路基板10は、さらに、各遮光画素Px2において、遮光膜15を有している。遮光膜15は、シンチレータ層20からの光が光電変換素子13に入射するのを遮るものである。遮光膜15は、導電性を有している。遮光膜15は、例えば、Mo、AlおよびMoをこの順に積層して構成されている。遮光膜15は、光電変換素子13とシンチレータ層20との間隙に配置されると共に、光電変換素子13の上面に電気的に接続されている。遮光膜15は、光透過電極13D上に積層されており、光透過電極13Dと共にn型半導体層13Cとトランジスタ12とを電気的に接続する配線として機能する。
回路基板10は、さらに、回路基板10のうち光電変換素子13の下面側に反射膜17を有している。具体的には、回路基板10は、支持基板11とゲート絶縁膜12Bとの間であって、かつ光電変換素子13と対向する領域に反射膜17を有している。反射膜17は、光電変換素子13を透過してきた光を光電変換素子13側に反射するものである。反射膜17は、例えば、Moにより構成されている。なお、反射膜17は、必要に応じて省略することが可能である。
(シンチレータ層20)
シンチレータ層20は、入射した放射線を光電変換素子13の感度域に波長変換するものであり、具体的には、入射した放射線を光に変換するものである。シンチレータ層20は、例えば、α線、β線、γ線またはX線などの放射線を可視光に変換する蛍光体で構成されている。このような蛍光体としては、例えば、ヨウ化セシウム(CsI)にタリウム(Tl)またはナトリウム(Na)を添加したもの、ヨウ化ナトリウム(NaI)にタリウム(Tl)を添加したものが挙げられる。また、上記蛍光体としては、例えば、臭化セシウム(CsBr)にユウロピウム(Eu)を添加したもの、弗化臭化セシウム(CsBrF)にユウロピウム(Eu)を添加したものが挙げられる。
シンチレータ層20は、入射した放射線を光電変換素子13の感度域に波長変換するものであり、具体的には、入射した放射線を光に変換するものである。シンチレータ層20は、例えば、α線、β線、γ線またはX線などの放射線を可視光に変換する蛍光体で構成されている。このような蛍光体としては、例えば、ヨウ化セシウム(CsI)にタリウム(Tl)またはナトリウム(Na)を添加したもの、ヨウ化ナトリウム(NaI)にタリウム(Tl)を添加したものが挙げられる。また、上記蛍光体としては、例えば、臭化セシウム(CsBr)にユウロピウム(Eu)を添加したもの、弗化臭化セシウム(CsBrF)にユウロピウム(Eu)を添加したものが挙げられる。
シンチレータ層20は、光電変換素子13の上方に配置されている。シンチレータ層20は、例えば、回路基板10の上面(例えば、保護膜16の上面)を結晶成長面として形成されたものであり、例えば、真空蒸着法を用いて成膜することにより形成されたものである。シンチレータ層20は、例えば、接着剤もしくは粘着剤を介して、回路基板10の上面(例えば、保護膜16の上面)に貼り合わされたものであってもよい。
(反射板30)
反射板30は、シンチレータ層20の上面に配置されている。反射板30は、シンチレータ層20から光電変換素子13とは反対方向へ発光した光を光電変換素子13側に返す役割を持つ。反射板30は、実質的に水分を透過しない水分不透過材料によって構成されていてもよい。このようにした場合には、反射板30によって、シンチレータ層20への水分の介入を防ぐことができる。反射板30は、例えば、薄板ガラスからなる。反射板30は省略されていてもよい。シンチレータ層20上に設ける反射構造は、上記のような反射板30以外の構成となっていてもよく、例えば、Alの蒸着膜によって構成されていてもよい。
反射板30は、シンチレータ層20の上面に配置されている。反射板30は、シンチレータ層20から光電変換素子13とは反対方向へ発光した光を光電変換素子13側に返す役割を持つ。反射板30は、実質的に水分を透過しない水分不透過材料によって構成されていてもよい。このようにした場合には、反射板30によって、シンチレータ層20への水分の介入を防ぐことができる。反射板30は、例えば、薄板ガラスからなる。反射板30は省略されていてもよい。シンチレータ層20上に設ける反射構造は、上記のような反射板30以外の構成となっていてもよく、例えば、Alの蒸着膜によって構成されていてもよい。
[効果]
次に、放射線検出器1の効果について説明する。放射線検出器1では、光電変換素子13への光入射を遮る遮光膜15が、光電変換素子13のノードNとシンチレータ層20との間隙に配置されており、かつ光電変換素子13のノードNに電気的に接続されている。これにより、光電変換素子13と遮光膜15との間でカップリングが生じ難くなる。また、光透過電極13Dおよび遮光膜15と、信号線DTLとの間に、平坦化膜14Cが存在する。これにより、光電変換素子13のノードNが受光面10Aとは反対側に配置されている場合と比べて、平坦化膜14Cの厚さの分だけ、光透過電極13Dおよび遮光膜15が、信号線DTLから遠ざかるので、遮光膜15と信号線DTLとの間で生じるカップリング容量を低減することができる。その結果、例えば、放射線検出器1を連続して使用する場合に、画像に生じるノイズを低減することができる。
次に、放射線検出器1の効果について説明する。放射線検出器1では、光電変換素子13への光入射を遮る遮光膜15が、光電変換素子13のノードNとシンチレータ層20との間隙に配置されており、かつ光電変換素子13のノードNに電気的に接続されている。これにより、光電変換素子13と遮光膜15との間でカップリングが生じ難くなる。また、光透過電極13Dおよび遮光膜15と、信号線DTLとの間に、平坦化膜14Cが存在する。これにより、光電変換素子13のノードNが受光面10Aとは反対側に配置されている場合と比べて、平坦化膜14Cの厚さの分だけ、光透過電極13Dおよび遮光膜15が、信号線DTLから遠ざかるので、遮光膜15と信号線DTLとの間で生じるカップリング容量を低減することができる。その結果、例えば、放射線検出器1を連続して使用する場合に、画像に生じるノイズを低減することができる。
特に、図2に示したように、光透過電極13Dおよび遮光膜15と、信号線DTLとの間に、膜厚の厚い平坦化膜14Cが設けられている場合には、平坦化膜14Cの代わりに膜厚の薄い層間絶縁膜などが設けられている場合と比べて、遮光膜15と信号線DTLとの間で生じるカップリング容量を効果的に低減することができる。
<2.第1の実施の形態の変形例>
上記実施の形態では、遮光膜15が、光透過電極13Dと共にn型半導体層13Cとトランジスタ12とを電気的に接続する配線として機能する場合が例示されていた。しかし、遮光膜15が、配線としての機能を有していなくてもよい。例えば、図4に示したように、遮光膜15と光透過電極13Dとの間に、i型半導体層13Bと対向する位置にコンタクトホールを有する層間絶縁膜18が設けられ、遮光膜15が層間絶縁膜18のコンタクトホールを介して、光透過電極13Dの上面の一部だけに接していてもよい。
上記実施の形態では、遮光膜15が、光透過電極13Dと共にn型半導体層13Cとトランジスタ12とを電気的に接続する配線として機能する場合が例示されていた。しかし、遮光膜15が、配線としての機能を有していなくてもよい。例えば、図4に示したように、遮光膜15と光透過電極13Dとの間に、i型半導体層13Bと対向する位置にコンタクトホールを有する層間絶縁膜18が設けられ、遮光膜15が層間絶縁膜18のコンタクトホールを介して、光透過電極13Dの上面の一部だけに接していてもよい。
<3.第2の実施の形態>
[構成]
次に、本技術の第2の実施の形態に係る放射線検出器2について説明する。なお、以下では、上記の実施の形態と共通する構成要素に対しては、同一の符号が付されている。上記の実施の形態と相違する構成について主に説明し、上記の実施の形態と共通する構成についての説明は適宜、省略するものとする。
[構成]
次に、本技術の第2の実施の形態に係る放射線検出器2について説明する。なお、以下では、上記の実施の形態と共通する構成要素に対しては、同一の符号が付されている。上記の実施の形態と相違する構成について主に説明し、上記の実施の形態と共通する構成についての説明は適宜、省略するものとする。
図5、図6は、本実施の形態の放射線検出器2の断面構成の一例を表したものである。図5は、放射線検出器2において撮像画素Px3(後述)を横断する断面構成の一例を表したものである。図6は、放射線検出器2において遮光画素Px4(後述)を横断する断面構成の一例を表したものである。放射線検出器2は、α線、β線、γ線またはX線などの放射線を検出するものであり、間接変換方式の放射線検出器である。放射線検出器2は、例えば、回路基板40、シンチレータ層20および反射板30を備えている。なお、反射板30は、必要に応じて省略することが可能である。
(回路基板40)
図7は、放射線検出器2において光信号を電気信号に変換する部分の回路構成の一例を表したものである。回路基板40は、支持基板11上に、行列状に配置された複数の撮像画素Px3と、1または複数の遮光画素Px4とを備えている。撮像画素Px3は、撮像画像の生成に用いられる電気信号を出力するものである。遮光画素Px4は、暗電流に起因する画像補正に用いられる電気信号を出力するものである。撮像画素Px3は、ノードNを下面(受光面40Aとは反対側の面)に向けて配置された光電変換素子22と、ノードNに電気的に接続されたトランジスタ12とを含んでいる。遮光画素Px4も、ノードNを下面に向けて配置された光電変換素子22と、ノードNに電気的に接続されたトランジスタ12とを含んでいる。遮光画素Px4は、さらに、後述する遮光膜23を有しており、その点で、撮像画素Px3の構成と相違している。
図7は、放射線検出器2において光信号を電気信号に変換する部分の回路構成の一例を表したものである。回路基板40は、支持基板11上に、行列状に配置された複数の撮像画素Px3と、1または複数の遮光画素Px4とを備えている。撮像画素Px3は、撮像画像の生成に用いられる電気信号を出力するものである。遮光画素Px4は、暗電流に起因する画像補正に用いられる電気信号を出力するものである。撮像画素Px3は、ノードNを下面(受光面40Aとは反対側の面)に向けて配置された光電変換素子22と、ノードNに電気的に接続されたトランジスタ12とを含んでいる。遮光画素Px4も、ノードNを下面に向けて配置された光電変換素子22と、ノードNに電気的に接続されたトランジスタ12とを含んでいる。遮光画素Px4は、さらに、後述する遮光膜23を有しており、その点で、撮像画素Px3の構成と相違している。
光電変換素子22は、シンチレータ層20側から光電変換素子22の上面(受光面40A)に入射する光(入射光)の光量に応じた電荷量の信号電荷を生成して内部に蓄積するものである。光電変換素子22は、例えば、PINフォトダイオード、または、MIS型センサで構成されている。トランジスタ12は、ゲートに入力される制御信号に応じてオン状態となることにより、光電変換素子22で生成された信号電荷を信号線DTLに出力するものである。
光電変換素子22は、例えば、下部電極22A、n型半導体層22B、i型半導体層22C、p型半導体層22Dおよび光透過電極22Eをこの順に積層して構成されている。下部電極22Aは、例えば、Mo、AlおよびMoをこの順に積層して構成されている。下部電極22Aは、コンタクトCNTおよび信号線DTLよりも上の層内に形成されている。つまり、光電変換素子22が、コンタクトCNTおよび信号線DTLよりも上の層内に形成されている。n型半導体層22Bは、例えば、アモルファスシリコンで構成されている。n型半導体層22Bは、電荷を蓄積するノードNとして機能する。i型半導体層22Cは、ノンドープの真性半導体層であり、例えば、アモルファスシリコンで構成されている。i型半導体層22Cの厚みは、例えば、400nm~2000nmとなっている。p型半導体層22Dは、例えば、アモルファスシリコンで構成されている。光透過電極22Eは、例えば、ITO等の透明導電膜により構成されている。
回路基板40は、さらに、支持基板11上に、積層面内方向に延在する複数の信号線DTLと、積層面内方向であって、かつ各信号線DTLと交差(例えば直交)する方向に延在する複数のゲート線GTLとを有している。回路基板40は、さらに、積層面内方向であって、かつ各信号線DTLと略平行な方向に延在する複数のバイアス線BSLを有している。複数の撮像画素Px3は、例えば、各信号線DTLと、各ゲート線GTLとが互いに交差する箇所に配置されている。1または複数の遮光画素Px4も、例えば、各信号線DTLと、各ゲート線GTLとが互いに交差する箇所に配置されている。
信号線DTLは、光電変換素子22から信号電荷を読み出すための配線である。ゲート線GTLは、トランジスタ12をオンオフ制御する制御信号をトランジスタ12のゲートに入力するための配線である。バイアス線BSLは、光電変換素子22のアノード電位を決めるための配線である。
撮像画素Px3および遮光画素Px4において、トランジスタ12のゲートがゲート線GTLに接続され、トランジスタ12のソースまたはドレインが光電変換素子22のノードNに接続され、トランジスタ12のソースおよびドレインのうちノードNに未接続の電極が信号線DTLに接続されている。撮像画素Px3および遮光画素Px4において、光電変換素子22のノードNがトランジスタ12のソースまたはドレインに接続され、光電変換素子22のアノードがバイアス線BSLに接続されている。
回路基板40は、さらに、層間絶縁膜21A、平坦化膜21B、層間絶縁膜21Cおよび平坦化膜21Dを有している。
層間絶縁膜21Aは、トランジスタ12を保護するとともに、信号線DTL等の形成面を設けるためのものである。層間絶縁膜21Aは、トランジスタ12を覆うように形成されている。層間絶縁膜21Aは、例えば、酸化シリコン膜、窒化シリコン膜もしくは酸窒化シリコン膜等の単層膜で構成されている。層間絶縁膜21Aは、例えば、酸化シリコン膜、窒化シリコンおよび酸窒化シリコン膜のうちの少なくとも2つを互いに積層させた積層膜で構成されていてもよい。ゲート絶縁膜12Gおよび層間絶縁膜21Aは、ソース・ドレイン層12D,12E上にコンタクトホールをそれぞれ有している。ソース・ドレイン層12D,12Eのうち、光電変換素子22寄りに形成されたソース・ドレイン層12Dは、ゲート絶縁膜12Gおよび層間絶縁膜21Aのコンタクトホールに形成された導電性のコンタクトCNTと接続されている。ソース・ドレイン層12D,12Eのうち、光電変換素子22から離れて形成されたソース・ドレイン層12Eは、ゲート絶縁膜12Gおよび層間絶縁膜21Aのコンタクトホールに形成された信号線DTLと接続されている。
平坦化膜21Bは、信号線DTLおよびコンタクトCNT等によって生じる表面の凹凸を緩和するとともに、光電変換素子22の形成面を設けるためのものである。平坦化膜21Bは、各信号線DTLおよび各コンタクトCNTを覆うように形成されている。平坦化膜21Bは、例えば、ポリイミド系樹脂等により構成されている。平坦化膜21Bは、各コンタクトCNT上にコンタクトホールを有している。各コンタクトCNTは、平坦化膜21Bのコンタクトホールを介して下部電極22Aと接続されている。つまり、下部電極22Aは、各コンタクトCNTおよび各信号線DTLとは別層で形成されている。
層間絶縁膜21Cは、光電変換素子22を保護するとともに、バイアス線BSL等の形成面を設けるためのものである。層間絶縁膜21Cは、光電変換素子22を覆うように形成されている。層間絶縁膜21Cは、例えば、酸化シリコン膜、窒化シリコン膜もしくは酸窒化シリコン膜等の単層膜で構成されている。層間絶縁膜21Cは、例えば、酸化シリコン膜、窒化シリコンおよび酸窒化シリコン膜のうちの少なくとも2つを互いに積層させた積層膜で構成されていてもよい。層間絶縁膜21Cは、光透過電極22E上にコンタクトホールを有している。光透過電極22Eは、層間絶縁膜21Cのコンタクトホールを介してバイアス線BSLと接続されている。バイアス線BSLは、光電変換素子22の上方であって、かつ層間絶縁膜21C上に配置されている。つまり、バイアス線BSLは、光電変換素子22とシンチレータ層20との間隙に配置されている。
平坦化膜21Dは、光電変換素子22等を外部から保護するものである。平坦化膜21Dの上面は、シンチレータ層20の形成面、またはシンチレータ層20と回路基板40とを互いに貼り合わせる面としての役割を有している。平坦化膜21Dは、例えば、ポリイミド系樹脂等により構成されている。
回路基板40は、さらに、各遮光画素Px4において、光透過電極22Eに接する遮光膜23を有している。遮光膜23は、シンチレータ層20からの光が光電変換素子22に入射するのを遮るものである。遮光膜23は、導電性を有している。本実施の形態では、遮光膜23が、各遮光画素Px4に対応して設けられたバイアス線BSLを兼ねている。遮光膜23は、例えば、Mo、AlおよびMoをこの順に積層して構成されている。遮光膜23は、各信号線DTLと略平行な方向に延在しており、少なくとも、光電変換素子22と対向する領域において、光電変換素子22の上面を覆うように形成されている。なお、各撮像画素Px3に対応して設けられた各バイアス線BSLは、光電変換素子22と対向する領域において、光電変換素子22の上面を全て覆わないように形成されている。従って、各撮像画素Px3に対応して設けられた各バイアス線BSLは、シンチレータ層20からの光が光電変換素子22に入射するのをできるだけ妨げないように構成されている。
(シンチレータ層20)
シンチレータ層20は、光電変換素子22の上方に配置されている。シンチレータ層20は、入射した放射線を光電変換素子22の感度域に波長変換するものであり、具体的には、入射した放射線を光に変換するものである。シンチレータ層20は、例えば、回路基板40の上面(例えば、平坦化膜21Dの上面)を結晶成長面として形成されたものであり、例えば、真空蒸着法を用いて成膜することにより形成されたものである。シンチレータ層20は、例えば、接着剤もしくは粘着剤を介して、回路基板40の上面(例えば、平坦化膜21Dの上面)に貼り合わされたものであってもよい。
シンチレータ層20は、光電変換素子22の上方に配置されている。シンチレータ層20は、入射した放射線を光電変換素子22の感度域に波長変換するものであり、具体的には、入射した放射線を光に変換するものである。シンチレータ層20は、例えば、回路基板40の上面(例えば、平坦化膜21Dの上面)を結晶成長面として形成されたものであり、例えば、真空蒸着法を用いて成膜することにより形成されたものである。シンチレータ層20は、例えば、接着剤もしくは粘着剤を介して、回路基板40の上面(例えば、平坦化膜21Dの上面)に貼り合わされたものであってもよい。
(反射板30)
反射板30は、シンチレータ層20から光電変換素子22とは反対方向へ発光した光を光電変換素子22側に返す役割を持つ。
反射板30は、シンチレータ層20から光電変換素子22とは反対方向へ発光した光を光電変換素子22側に返す役割を持つ。
[効果]
次に、放射線検出器2の効果について説明する。放射線検出器2では、光電変換素子22への光入射を遮る遮光膜23が、光電変換素子22とシンチレータ層20との間隙に配置されており、かつ光電変換素子22の上面に電気的に接続されている。これにより、光電変換素子22と遮光膜23との間でカップリングが生じ難くなる。また、各光電変換素子22が、各信号線DTLよりも上の層内に形成されている。これにより、各信号線DTLと同一の層内に形成されている場合と比べて、各光電変換素子22を各信号線DTLよりも上の層内に移動した分だけ、光透過電極22Eおよび遮光膜23が、信号線DTLから遠ざかるので、遮光膜23と信号線DTLとの間で生じるカップリング容量を低減することができる。その結果、例えば、放射線検出器2を連続して使用する場合に、画像に生じるノイズを低減することができる。
次に、放射線検出器2の効果について説明する。放射線検出器2では、光電変換素子22への光入射を遮る遮光膜23が、光電変換素子22とシンチレータ層20との間隙に配置されており、かつ光電変換素子22の上面に電気的に接続されている。これにより、光電変換素子22と遮光膜23との間でカップリングが生じ難くなる。また、各光電変換素子22が、各信号線DTLよりも上の層内に形成されている。これにより、各信号線DTLと同一の層内に形成されている場合と比べて、各光電変換素子22を各信号線DTLよりも上の層内に移動した分だけ、光透過電極22Eおよび遮光膜23が、信号線DTLから遠ざかるので、遮光膜23と信号線DTLとの間で生じるカップリング容量を低減することができる。その結果、例えば、放射線検出器2を連続して使用する場合に、画像に生じるノイズを低減することができる。
<4.第2の実施の形態の変形例>
第2の実施の形態では、光電変換素子22が、ノードNを下面(受光面40Aとは反対側の面)に向けて配置されていたが、例えば、ノードNを上面(受光面40A)に向けて配置されていてもよい。ただし、この場合には、下部電極22Aが受光面40A側に配置されるので、下部電極22Aが、光透過電極(例えば、ITOなどの透明導電膜)で構成され、遮光画素Px4においては、さらに、下部電極22A上に、上記第1の実施の形態の遮光膜15が配置されることになる。また、バイアス線BSLは、例えば、光電変換素子22の脇であって、かつ信号線DTLと同一の層内に形成されることになる。従って、本変形例では、遮光膜23の代わりに遮光膜15が設けられ、遮光膜15がバイアス線BSLとは別体で設けられることになる。このようにした場合であっても、上記第2の実施の形態と同様、遮光膜15と信号線DTLとの間で生じるカップリング容量を低減することができる。その結果、例えば、放射線検出器2を連続して使用する場合に、画像に生じるノイズを低減することができる。
第2の実施の形態では、光電変換素子22が、ノードNを下面(受光面40Aとは反対側の面)に向けて配置されていたが、例えば、ノードNを上面(受光面40A)に向けて配置されていてもよい。ただし、この場合には、下部電極22Aが受光面40A側に配置されるので、下部電極22Aが、光透過電極(例えば、ITOなどの透明導電膜)で構成され、遮光画素Px4においては、さらに、下部電極22A上に、上記第1の実施の形態の遮光膜15が配置されることになる。また、バイアス線BSLは、例えば、光電変換素子22の脇であって、かつ信号線DTLと同一の層内に形成されることになる。従って、本変形例では、遮光膜23の代わりに遮光膜15が設けられ、遮光膜15がバイアス線BSLとは別体で設けられることになる。このようにした場合であっても、上記第2の実施の形態と同様、遮光膜15と信号線DTLとの間で生じるカップリング容量を低減することができる。その結果、例えば、放射線検出器2を連続して使用する場合に、画像に生じるノイズを低減することができる。
<5.第3の実施の形態>
[構成]
次に、本技術の第3の実施の形態に係る放射線検出器3について説明する。なお、以下では、上記の実施の形態と共通する構成要素に対しては、同一の符号が付されている。上記の実施の形態と相違する構成について主に説明し、上記の実施の形態と共通する構成についての説明は適宜、省略するものとする。
[構成]
次に、本技術の第3の実施の形態に係る放射線検出器3について説明する。なお、以下では、上記の実施の形態と共通する構成要素に対しては、同一の符号が付されている。上記の実施の形態と相違する構成について主に説明し、上記の実施の形態と共通する構成についての説明は適宜、省略するものとする。
図8、図9は、本実施の形態の放射線検出器3の断面構成の一例を表したものである。図8は、放射線検出器3において撮像画素Px5(後述)を横断する断面構成の一例を表したものである。図9は、放射線検出器3において遮光画素Px6(後述)を横断する断面構成の一例を表したものである。放射線検出器3は、α線、β線、γ線またはX線などの放射線を検出するものであり、間接変換方式の放射線検出器である。放射線検出器3は、例えば、回路基板50、シンチレータ層20および反射板30を備えている。なお、反射板30は、必要に応じて省略することが可能である。
(回路基板50)
図10は、放射線検出器3において光信号を電気信号に変換する部分の回路構成の一例を表したものである。回路基板50は、支持基板11上に、行列状に配置された複数の撮像画素Px5と、1または複数の遮光画素Px6とを備えている。撮像画素Px5は、撮像画像の生成に用いられる電気信号を出力するものである。遮光画素Px6は、暗電流に起因する画像補正に用いられる電気信号を出力するものである。撮像画素Px5は、ノードNを下面(受光面50Aとは反対側の面)に向けて配置された光電変換素子24と、ノードNに電気的に接続されたトランジスタ12とを含んでいる。遮光画素Px6も、ノードNを下面に向けて配置された光電変換素子24と、ノードNに電気的に接続されたトランジスタ12とを含んでいる。遮光画素Px6は、さらに、後述する遮光膜25を有しており、その点で、撮像画素Px5の構成と相違している。
図10は、放射線検出器3において光信号を電気信号に変換する部分の回路構成の一例を表したものである。回路基板50は、支持基板11上に、行列状に配置された複数の撮像画素Px5と、1または複数の遮光画素Px6とを備えている。撮像画素Px5は、撮像画像の生成に用いられる電気信号を出力するものである。遮光画素Px6は、暗電流に起因する画像補正に用いられる電気信号を出力するものである。撮像画素Px5は、ノードNを下面(受光面50Aとは反対側の面)に向けて配置された光電変換素子24と、ノードNに電気的に接続されたトランジスタ12とを含んでいる。遮光画素Px6も、ノードNを下面に向けて配置された光電変換素子24と、ノードNに電気的に接続されたトランジスタ12とを含んでいる。遮光画素Px6は、さらに、後述する遮光膜25を有しており、その点で、撮像画素Px5の構成と相違している。
光電変換素子24は、シンチレータ層20側から光電変換素子24の上面(受光面50A)に入射する光(入射光)の光量に応じた電荷量の信号電荷を生成して内部に蓄積するものである。光電変換素子24は、例えば、PINフォトダイオード、または、MIS型センサで構成されている。トランジスタ12は、ゲートに入力される制御信号に応じてオン状態となることにより、光電変換素子24で生成された信号電荷を信号線DTLに出力するものである。
光電変換素子24は、例えば、n型半導体層24A、i型半導体層24B、p型半導体層24Cおよび光透過電極24Dをこの順に積層して構成されている。n型半導体層24Aは、例えば、低温ポリシリコンで構成されている。n型半導体層24Aが低温ポリシリコンで構成されている場合、n型半導体層24Aが低抵抗率となり、金属材料からなる下部電極を別途設ける必要がなくなる。つまり、この場合には、n型半導体層24Aが下部電極として機能する。なお、n型半導体層24Aは、例えば、微結晶シリコンあるいはアモルファスシリコンで構成されていてもよい。この場合、金属材料からなる下部電極を別途設けることが好ましい。n型半導体層24Aは、トランジスタ12のソース・ドレイン層12D,12Eと同一の面(ゲート酸化膜12Bの上面)上に形成されている。i型半導体層24Bは、ノンドープの真性半導体層であり、例えば、アモルファスシリコンで構成されている。i型半導体層24Bの厚みは、例えば、400nm~2000nmとなっている。p型半導体層24Cは、例えば、アモルファスシリコンで構成されている。光透過電極24Dは、例えば、ITO等の透明導電膜により構成されている。
回路基板50は、さらに、支持基板11上に、積層面内方向に延在する複数の信号線DTLと、積層面内方向であって、かつ各信号線DTLと交差(例えば直交)する方向に延在する複数のゲート線GTLとを有している。回路基板50は、さらに、積層面内方向であって、かつ各信号線DTLと略平行な方向に延在する複数のバイアス線BSLを有している。複数の撮像画素Px5は、例えば、各信号線DTLと、各ゲート線GTLとが互いに交差する箇所に配置されている。1または複数の遮光画素Px6も、例えば、各信号線DTLと、各ゲート線GTLとが互いに交差する箇所に配置されている。
信号線DTLは、光電変換素子24から信号電荷を読み出すための配線である。ゲート線GTLは、トランジスタ12をオンオフ制御する制御信号をトランジスタ12のゲートに入力するための配線である。バイアス線BSLは、光電変換素子24のアノード電位を決めるための配線である。
撮像画素Px5および遮光画素Px6において、トランジスタ12のゲートがゲート線GTLに接続され、トランジスタ12のソースまたはドレインが光電変換素子24のノードN(例えば、n型半導体層24A)に接続され、トランジスタ12のソースおよびドレインのうちノードNに未接続の電極が信号線DTLに接続されている。撮像画素Px5および遮光画素Px6において、光電変換素子24のノードN(例えば、n型半導体層24A)がトランジスタ12のソースまたはドレインに接続され、光電変換素子24のアノード(例えば、光透過電極24D)がバイアス線BSLに接続されている。
回路基板50は、さらに、層間絶縁膜14A,14Bと、平坦化膜14Cと、保護膜16とを有している。回路基板10は、さらに、各遮光画素Px6において、光透過電極24Dに接する遮光膜25を有している。遮光膜25は、シンチレータ層20からの光が光電変換素子24に入射するのを遮るものである。遮光膜25は、導電性を有している。本実施の形態では、遮光膜25が、各遮光画素Px6に対応して設けられたバイアス線BSLを兼ねている。遮光膜25は、例えば、Mo、AlおよびMoをこの順に積層して構成されている。遮光膜25は、各信号線DTLと略平行な方向に延在しており、少なくとも、光電変換素子24と対向する領域において、光電変換素子24の上面を覆うように形成されている。なお、各撮像画素Px5に対応して設けられた各バイアス線BSLは、光電変換素子24と対向する領域において、光電変換素子24の上面を全て覆わないように形成されている。従って、各撮像画素Px5に対応して設けられた各バイアス線BSLは、シンチレータ層20からの光が光電変換素子24に入射するのをできるだけ妨げないように構成されている。
[効果]
次に、放射線検出器3の効果について説明する。放射線検出器23は、光電変換素子24への光入射を遮る遮光膜25が、光電変換素子24とシンチレータ層20との間隙に配置されており、かつ光電変換素子24の上面に電気的に接続されている。これにより、光電変換素子24と遮光膜25との間でカップリングが生じ難くなる。また、各光電変換素子24が、各信号線DTLよりも上の層内に形成されている。これにより、各信号線DTLと同一の層内に形成されている場合と比べて、各光電変換素子24を各信号線DTLよりも上の層内に移動した分だけ、光透過電極24Dおよび遮光膜25が、信号線DTLから遠ざかるので、遮光膜25と信号線DTLとの間で生じるカップリング容量を低減することができる。その結果、例えば、放射線検出器3を連続して使用する場合に、画像に生じるノイズを低減することができる。
次に、放射線検出器3の効果について説明する。放射線検出器23は、光電変換素子24への光入射を遮る遮光膜25が、光電変換素子24とシンチレータ層20との間隙に配置されており、かつ光電変換素子24の上面に電気的に接続されている。これにより、光電変換素子24と遮光膜25との間でカップリングが生じ難くなる。また、各光電変換素子24が、各信号線DTLよりも上の層内に形成されている。これにより、各信号線DTLと同一の層内に形成されている場合と比べて、各光電変換素子24を各信号線DTLよりも上の層内に移動した分だけ、光透過電極24Dおよび遮光膜25が、信号線DTLから遠ざかるので、遮光膜25と信号線DTLとの間で生じるカップリング容量を低減することができる。その結果、例えば、放射線検出器3を連続して使用する場合に、画像に生じるノイズを低減することができる。
<6.第4の実施の形態>
次に、第4の実施の形態に係る撮像装置4について説明する。図11は、撮像装置4の概略構成の一例を表したものである。撮像装置4は、上述の放射線検出器1~3を撮像部41に用いたものであり、医療用をはじめ、手荷物検査等のその他の非破壊検査用の撮像装置として好適に用いられるものである。撮像装置4は、例えば、基板上に撮像部41を備え、この撮像部41の周辺領域に、撮像部41を駆動する駆動部を備えている。駆動部は、例えば、行走査部42、A/D変換部43、列走査部44およびシステム制御部45を有している。
次に、第4の実施の形態に係る撮像装置4について説明する。図11は、撮像装置4の概略構成の一例を表したものである。撮像装置4は、上述の放射線検出器1~3を撮像部41に用いたものであり、医療用をはじめ、手荷物検査等のその他の非破壊検査用の撮像装置として好適に用いられるものである。撮像装置4は、例えば、基板上に撮像部41を備え、この撮像部41の周辺領域に、撮像部41を駆動する駆動部を備えている。駆動部は、例えば、行走査部42、A/D変換部43、列走査部44およびシステム制御部45を有している。
撮像部41は、撮像装置4における撮像エリアとなるものである。撮像部41は、放射線検出器1、放射線検出器2または放射線検出器3によって構成されている。撮像部41は、撮像画素領域41Aと、遮光画素領域41Bとを有している。撮像画素領域41Aには、行列状に配置された複数の撮像画素Px1、Px3もしくはPx5が設けられている。遮光画素領域41Bには、1または複数の遮光画素Px2、Px4もしくはPx6が設けられている。
撮像部41では、複数のゲート線GTLが行方向に延在しており、複数の信号線DTLおよび複数のバイアス線BSLが列方向に延在している。各ゲート線GTLが行走査部42に接続され、各信号線DTLがA/D変換部43に接続され、各バイアス線BSLが列走査部44に接続されている。
行走査部42は、シフトレジスタやアドレスデコーダ等によって構成され、各撮像画素Px1、各撮像画素Px3もしくは各撮像画素Px5、および各遮光画素Px2、各遮光画素Px4もしくは各遮光画素Px6を、例えば行単位で駆動するようになっている。行走査部42によって選択走査された画素行の各画素から出力された信号電荷は、各信号線DTLを介してA/D変換部43に供給される。A/D変換部43は、各信号線DTLを介して入力された信号電荷に基づいてA/D変換を行うものであり、例えば、信号線DTLごとに設けられたアンプや水平選択スイッチ等によって構成されている。
列走査部44は、例えば、シフトレジスタやアドレスデコーダ等によって構成され、A/D変換部43の各水平選択スイッチを走査しつつ順番に駆動するものである。列走査部44による選択走査により、行走査部42で選択された画素行の各画素から出力された信号電荷に対応する撮像信号Doutがシリアルで外部へ出力される。
行走査部42、A/D変換部43および列走査部44からなる回路部分は、撮像部41と共に共通の基板上に直に形成されていてもよいし、あるいは外部制御ICに配設されていてもよい。また、当該回路部分は、ケーブル等により接続された他の基板に形成されていてもよい。
システム制御部45は、外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、撮像装置4の内部情報などのデータを出力するものである。システム制御部45は、さらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部42、A/D変換部43および列走査部44などの周辺回路の駆動制御を行うようになっている。
本実施の形態では、上述の放射線検出器1,2,3が撮像部41に用いられている。従って、例えば、撮像部41を連続して使用した場合であっても、ノイズの少ない高画質な画像を得ることができる。
<7.第5の実施の形態>
次に、第5の実施の形態に係る撮像システム5について説明する。図12は、撮像システム5の概略構成の一例を表したものである。撮像システム5は、上述の放射線検出器1,2,3が画素部41に用いられた撮像装置4を備えている。撮像システム5は、例えば、撮像装置4と、画像処理部6と、表示装置7とを備えている。なお、必要に応じて表示装置6が省略されてもよい。
次に、第5の実施の形態に係る撮像システム5について説明する。図12は、撮像システム5の概略構成の一例を表したものである。撮像システム5は、上述の放射線検出器1,2,3が画素部41に用いられた撮像装置4を備えている。撮像システム5は、例えば、撮像装置4と、画像処理部6と、表示装置7とを備えている。なお、必要に応じて表示装置6が省略されてもよい。
画像処理部6は、撮像装置4により得られた撮像信号Doutに対して所定の画像処理を施すものであり、具体的には、撮像信号Doutに対して所定の画像処理を施すことにより、表示信号D1を生成する。表示装置7は、撮像装置4により得られた撮像信号Doutに基づく画像表示を行うものであり、具体的には、画像処理部6で処理された後の撮像信号(表示信号D1)に基づいて、映像を表示するものである。
本実施の形態では、放射線源100から被写体200に向けて照射された放射線のうち、被写体200を透過した成分が撮像装置4によって検出される。撮像装置4で検出されることにより得られた撮像信号Doutには、画像処理部6によって所定の処理がなされる。所定の処理がなされた後の撮像信号(表示信号D1)は、表示装置7に出力され、表示信号D1に応じた映像が、表示装置7のモニタ画面に表示される。
このように、本実施の形態では、撮像装置4において上述の放射線検出器1,2,3が用いられている。従って、例えば、撮像装置4を連続して使用した場合であっても、ノイズの少ない高画質化な画像を得ることができる。
<8.第5の実施の形態の変形例>
上記第5の実施の形態において、撮像システム5が、画像処理部6で処理された後の撮像信号(3DCAD(computer-aided design)信号)に基づいて立体物を成型する成型装置(図示せず)をさらに備えていてもよい。成型装置は、例えば、3Dプリンタである。画像処理部6は、撮像信号Doutに対して所定の画像処理を施すことにより、3DCAD信号を生成するものである。
上記第5の実施の形態において、撮像システム5が、画像処理部6で処理された後の撮像信号(3DCAD(computer-aided design)信号)に基づいて立体物を成型する成型装置(図示せず)をさらに備えていてもよい。成型装置は、例えば、3Dプリンタである。画像処理部6は、撮像信号Doutに対して所定の画像処理を施すことにより、3DCAD信号を生成するものである。
本変形例では、撮像装置4において上述の放射線検出器1,2,3が用いられている。従って、高精度な立体物を形成することができる。
以上、実施の形態およびその変形例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本技術の効果は、本明細書中に記載された効果に限定されるものではない。本技術が、本明細書中に記載された効果以外の効果を持っていてもよい。
また、例えば、本技術は以下のような構成を取ることができる。
(1)
各々が、ノードを上面に向けて配置された光電変換素子と、前記ノードに電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と、
複数の前記画素のうち一部の前記画素において、前記光電変換素子と前記シンチレータ層との間隙に配置されると共に前記光電変換素子の上面に電気的に接続され、入射光の、前記光電変換素子への入射を遮る遮光膜と
を備えた
放射線検出器。
(2)
前記光電変換素子から信号電荷を読み出すための複数の信号線をさらに備え、
各前記信号線は、前記トランジスタのソースおよびドレインのうち前記ノードに未接続の方の電極と接続されている
(1)に記載の放射線検出器。
(3)
前記遮光膜と前記信号線との間に平坦化膜をさらに備えた
(2)に記載の放射線検出器。
(4)
前記遮光膜は、前記光電変換素子の上面に積層されており、前記光電変換素子の上面と前記トランジスタとを電気的に接続する配線として機能する
(1)ないし(3)のいずれか一項に記載の放射線検出器。
(5)
前記遮光膜は、前記光電変換素子の上面の一部だけに接している
(1)ないし(3)のいずれか一項に記載の放射線検出器。
(6)
前記光電変換素子は、p型半導体層、i型半導体層、n型半導体層および光透過電極をこの順に積層して構成され、
前記遮光膜は、前記光透過電極に接して形成されている
(1)ないし(5)のいずれか一項に記載の放射線検出器。
(7)
前記p型半導体層は、前記トランジスタのソースおよびドレインと同一の面上に形成されており、
前記p型半導体層、ならびに前記トランジスタのソースおよびドレインは、低温ポリシリコンで構成されている
(6)に記載の放射線検出器。
(8)
各々が、光電変換素子と、前記光電変換素子のノードに電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と、
複数の前記画素のうち一部の前記画素において、前記光電変換素子と前記シンチレータ層との間隙に配置されると共に前記光電変換素子の上面に電気的に接続され、入射光の、前記光電変換素子への入射を遮る遮光膜と
を備え、
各前記光電変換素子は、前記光電変換素子から信号電荷を読み出すための信号線よりも上の層内に形成されている
放射線検出器。
(9)
前記遮光膜は、積層面内に延在しており、前記光電変換素子の上面の電位を決めるためのバイアス線を兼ねている
(8)に記載の放射線検出器。
(10)
前記光電変換素子は、下部電極、n型半導体層、i型半導体層、p型半導体層および光透過電極をこの順に積層して構成され、
前記遮光膜は、前記光透過電極に接している
(8)または(9)に記載の放射線検出器。
(11)
放射線検出器と、
前記放射線検出器を駆動する駆動部と
を備え、
前記放射線検出器は、
各々が、ノードを上面に向けて配置された光電変換素子と、前記ノードに電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と、
複数の前記画素のうち一部の前記画素において、前記光電変換素子と前記シンチレータ層との間隙に配置されると共に前記光電変換素子の上面に電気的に接続され、入射光の、前記光電変換素子への入射を遮る遮光膜と
を有する
撮像装置。
(12)
放射線検出器と、
前記放射線検出器を駆動する駆動部と
を備え、
前記放射線検出器は、
各々が、光電変換素子と、前記光電変換素子のノードに電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と、
複数の前記画素のうち一部の前記画素において、前記光電変換素子と前記シンチレータ層との間隙に配置されると共に前記光電変換素子の上面に電気的に接続され、入射光の、前記光電変換素子への入射を遮る遮光膜と
を有し、
各前記光電変換素子は、前記光電変換素子から信号電荷を読み出すための信号線よりも上の層内に形成されている
撮像装置。
(13)
撮像装置と、
前記撮像装置により得られた撮像信号に基づく画像表示を行う表示装置と
を備え、
前記撮像装置は、
放射線検出器と、
前記放射線検出器を駆動する駆動部と
を有し、
前記放射線検出器は、
各々が、ノードを上面に向けて配置された光電変換素子と、前記ノードに電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と、
複数の前記画素のうち一部の前記画素において、前記光電変換素子と前記シンチレータ層との間隙に配置されると共に前記光電変換素子の上面に電気的に接続され、入射光の、前記光電変換素子への入射を遮る遮光膜と
を有する
撮像システム。
(14)
撮像装置と、
前記撮像装置により得られた撮像信号に基づく画像表示を行う表示装置と
を備え、
前記撮像装置は、
放射線検出器と、
前記放射線検出器を駆動する駆動部と
を有し、
前記放射線検出器は、
各々が、光電変換素子と、前記光電変換素子のノードに電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と、
複数の前記画素のうち一部の前記画素において、前記光電変換素子と前記シンチレータ層との間隙に配置されると共に前記光電変換素子の上面に電気的に接続され、入射光の、前記光電変換素子への入射を遮る遮光膜と
を有し、
各前記光電変換素子は、前記光電変換素子から信号電荷を読み出すための信号線よりも上の層内に形成されている
撮像システム。
(1)
各々が、ノードを上面に向けて配置された光電変換素子と、前記ノードに電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と、
複数の前記画素のうち一部の前記画素において、前記光電変換素子と前記シンチレータ層との間隙に配置されると共に前記光電変換素子の上面に電気的に接続され、入射光の、前記光電変換素子への入射を遮る遮光膜と
を備えた
放射線検出器。
(2)
前記光電変換素子から信号電荷を読み出すための複数の信号線をさらに備え、
各前記信号線は、前記トランジスタのソースおよびドレインのうち前記ノードに未接続の方の電極と接続されている
(1)に記載の放射線検出器。
(3)
前記遮光膜と前記信号線との間に平坦化膜をさらに備えた
(2)に記載の放射線検出器。
(4)
前記遮光膜は、前記光電変換素子の上面に積層されており、前記光電変換素子の上面と前記トランジスタとを電気的に接続する配線として機能する
(1)ないし(3)のいずれか一項に記載の放射線検出器。
(5)
前記遮光膜は、前記光電変換素子の上面の一部だけに接している
(1)ないし(3)のいずれか一項に記載の放射線検出器。
(6)
前記光電変換素子は、p型半導体層、i型半導体層、n型半導体層および光透過電極をこの順に積層して構成され、
前記遮光膜は、前記光透過電極に接して形成されている
(1)ないし(5)のいずれか一項に記載の放射線検出器。
(7)
前記p型半導体層は、前記トランジスタのソースおよびドレインと同一の面上に形成されており、
前記p型半導体層、ならびに前記トランジスタのソースおよびドレインは、低温ポリシリコンで構成されている
(6)に記載の放射線検出器。
(8)
各々が、光電変換素子と、前記光電変換素子のノードに電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と、
複数の前記画素のうち一部の前記画素において、前記光電変換素子と前記シンチレータ層との間隙に配置されると共に前記光電変換素子の上面に電気的に接続され、入射光の、前記光電変換素子への入射を遮る遮光膜と
を備え、
各前記光電変換素子は、前記光電変換素子から信号電荷を読み出すための信号線よりも上の層内に形成されている
放射線検出器。
(9)
前記遮光膜は、積層面内に延在しており、前記光電変換素子の上面の電位を決めるためのバイアス線を兼ねている
(8)に記載の放射線検出器。
(10)
前記光電変換素子は、下部電極、n型半導体層、i型半導体層、p型半導体層および光透過電極をこの順に積層して構成され、
前記遮光膜は、前記光透過電極に接している
(8)または(9)に記載の放射線検出器。
(11)
放射線検出器と、
前記放射線検出器を駆動する駆動部と
を備え、
前記放射線検出器は、
各々が、ノードを上面に向けて配置された光電変換素子と、前記ノードに電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と、
複数の前記画素のうち一部の前記画素において、前記光電変換素子と前記シンチレータ層との間隙に配置されると共に前記光電変換素子の上面に電気的に接続され、入射光の、前記光電変換素子への入射を遮る遮光膜と
を有する
撮像装置。
(12)
放射線検出器と、
前記放射線検出器を駆動する駆動部と
を備え、
前記放射線検出器は、
各々が、光電変換素子と、前記光電変換素子のノードに電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と、
複数の前記画素のうち一部の前記画素において、前記光電変換素子と前記シンチレータ層との間隙に配置されると共に前記光電変換素子の上面に電気的に接続され、入射光の、前記光電変換素子への入射を遮る遮光膜と
を有し、
各前記光電変換素子は、前記光電変換素子から信号電荷を読み出すための信号線よりも上の層内に形成されている
撮像装置。
(13)
撮像装置と、
前記撮像装置により得られた撮像信号に基づく画像表示を行う表示装置と
を備え、
前記撮像装置は、
放射線検出器と、
前記放射線検出器を駆動する駆動部と
を有し、
前記放射線検出器は、
各々が、ノードを上面に向けて配置された光電変換素子と、前記ノードに電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と、
複数の前記画素のうち一部の前記画素において、前記光電変換素子と前記シンチレータ層との間隙に配置されると共に前記光電変換素子の上面に電気的に接続され、入射光の、前記光電変換素子への入射を遮る遮光膜と
を有する
撮像システム。
(14)
撮像装置と、
前記撮像装置により得られた撮像信号に基づく画像表示を行う表示装置と
を備え、
前記撮像装置は、
放射線検出器と、
前記放射線検出器を駆動する駆動部と
を有し、
前記放射線検出器は、
各々が、光電変換素子と、前記光電変換素子のノードに電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と、
複数の前記画素のうち一部の前記画素において、前記光電変換素子と前記シンチレータ層との間隙に配置されると共に前記光電変換素子の上面に電気的に接続され、入射光の、前記光電変換素子への入射を遮る遮光膜と
を有し、
各前記光電変換素子は、前記光電変換素子から信号電荷を読み出すための信号線よりも上の層内に形成されている
撮像システム。
本出願は、日本国特許庁において2014年8月19日に出願された日本特許出願番号第2014-166663号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。
Claims (14)
- 各々が、ノードを上面に向けて配置された光電変換素子と、前記ノードに電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と、
複数の前記画素のうち一部の前記画素において、前記光電変換素子と前記シンチレータ層との間隙に配置されると共に前記光電変換素子の上面に電気的に接続され、入射光の、前記光電変換素子への入射を遮る遮光膜と
を備えた
放射線検出器。 - 前記光電変換素子から信号電荷を読み出すための複数の信号線をさらに備え、
各前記信号線は、前記トランジスタのソースおよびドレインのうち前記ノードに未接続の方の電極と接続されている
請求項1に記載の放射線検出器。 - 前記遮光膜と前記信号線との間に平坦化膜をさらに備えた
請求項2に記載の放射線検出器。 - 前記遮光膜は、前記光電変換素子の上面に積層されており、前記光電変換素子の上面と前記トランジスタとを電気的に接続する配線として機能する
請求項3に記載の放射線検出器。 - 前記遮光膜は、前記光電変換素子の上面の一部だけに接している
請求項3に記載の放射線検出器。 - 前記光電変換素子は、p型半導体層、i型半導体層、n型半導体層および光透過電極をこの順に積層して構成され、
前記遮光膜は、前記光透過電極に接して形成されている
請求項3に記載の放射線検出器。 - 前記p型半導体層は、前記トランジスタのソースおよびドレインと同一の面上に形成されており、
前記p型半導体層、ならびに前記トランジスタのソースおよびドレインは、低温ポリシリコンで構成されている
請求項6に記載の放射線検出器。 - 各々が、光電変換素子と、前記光電変換素子のノードに電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と、
複数の前記画素のうち一部の前記画素において、前記光電変換素子と前記シンチレータ層との間隙に配置されると共に前記光電変換素子の上面に電気的に接続され、入射光の、前記光電変換素子への入射を遮る遮光膜と
を備え、
各前記光電変換素子は、前記光電変換素子から信号電荷を読み出すための信号線よりも上の層内に形成されている
放射線検出器。 - 前記遮光膜は、積層面内に延在しており、前記光電変換素子の上面の電位を決めるためのバイアス線を兼ねている
請求項8に記載の放射線検出器。 - 前記光電変換素子は、下部電極、n型半導体層、i型半導体層、p型半導体層および光透過電極をこの順に積層して構成され、
前記遮光膜は、前記光透過電極に接している
請求項8に記載の放射線検出器。 - 放射線検出器と、
前記放射線検出器を駆動する駆動部と
を備え、
前記放射線検出器は、
各々が、ノードを上面に向けて配置された光電変換素子と、前記ノードに電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と、
複数の前記画素のうち一部の前記画素において、前記光電変換素子と前記シンチレータ層との間隙に配置されると共に前記光電変換素子の上面に電気的に接続され、入射光の、前記光電変換素子への入射を遮る遮光膜と
を有する
撮像装置。 - 放射線検出器と、
前記放射線検出器を駆動する駆動部と
を備え、
前記放射線検出器は、
各々が、光電変換素子と、前記光電変換素子のノードに電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と、
複数の前記画素のうち一部の前記画素において、前記光電変換素子と前記シンチレータ層との間隙に配置されると共に前記光電変換素子の上面に電気的に接続され、入射光の、前記光電変換素子への入射を遮る遮光膜と
を有し、
各前記光電変換素子は、前記光電変換素子から信号電荷を読み出すための信号線よりも上の層内に形成されている
撮像装置。 - 撮像装置と、
前記撮像装置により得られた撮像信号に基づく画像表示を行う表示装置と
を備え、
前記撮像装置は、
放射線検出器と、
前記放射線検出器を駆動する駆動部と
を有し、
前記放射線検出器は、
各々が、ノードを上面に向けて配置された光電変換素子と、前記ノードに電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と、
複数の前記画素のうち一部の前記画素において、前記光電変換素子と前記シンチレータ層との間隙に配置されると共に前記光電変換素子の上面に電気的に接続され、入射光の、前記光電変換素子への入射を遮る遮光膜と
を有する
撮像システム。 - 撮像装置と、
前記撮像装置により得られた撮像信号に基づく画像表示を行う表示装置と
を備え、
前記撮像装置は、
放射線検出器と、
前記放射線検出器を駆動する駆動部と
を有し、
前記放射線検出器は、
各々が、光電変換素子と、前記光電変換素子のノードに電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と、
複数の前記画素のうち一部の前記画素において、前記光電変換素子と前記シンチレータ層との間隙に配置されると共に前記光電変換素子の上面に電気的に接続され、入射光の、前記光電変換素子への入射を遮る遮光膜と
を有し、
各前記光電変換素子は、前記光電変換素子から信号電荷を読み出すための信号線よりも上の層内に形成されている
撮像システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014166663A JP2016044968A (ja) | 2014-08-19 | 2014-08-19 | 放射線検出器、撮像装置、および撮像システム |
JP2014-166663 | 2014-08-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2016027611A1 true WO2016027611A1 (ja) | 2016-02-25 |
Family
ID=55350557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2015/070956 WO2016027611A1 (ja) | 2014-08-19 | 2015-07-23 | 放射線検出器、撮像装置、および撮像システム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2016044968A (ja) |
WO (1) | WO2016027611A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019004194A1 (ja) * | 2017-06-27 | 2019-01-03 | シャープ株式会社 | 撮像パネル及びその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012045044A (ja) * | 2010-08-24 | 2012-03-08 | Fujifilm Corp | 放射線画像検出装置 |
JP2013258314A (ja) * | 2012-06-13 | 2013-12-26 | Sony Corp | 撮像装置および撮像表示システム |
-
2014
- 2014-08-19 JP JP2014166663A patent/JP2016044968A/ja active Pending
-
2015
- 2015-07-23 WO PCT/JP2015/070956 patent/WO2016027611A1/ja active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012045044A (ja) * | 2010-08-24 | 2012-03-08 | Fujifilm Corp | 放射線画像検出装置 |
JP2013258314A (ja) * | 2012-06-13 | 2013-12-26 | Sony Corp | 撮像装置および撮像表示システム |
Also Published As
Publication number | Publication date |
---|---|
JP2016044968A (ja) | 2016-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5043373B2 (ja) | 変換装置、放射線検出装置、及び放射線検出システム | |
JP5043374B2 (ja) | 変換装置、放射線検出装置、及び放射線検出システム | |
US8803210B2 (en) | X-ray detector | |
JP5439984B2 (ja) | 光電変換装置および放射線撮像装置 | |
US9357143B2 (en) | Image pickup unit and image pickup display system | |
JP5757096B2 (ja) | 放射線撮像装置および放射線撮像表示システム | |
JP5328169B2 (ja) | 撮像装置及び放射線撮像システム | |
JP5739359B2 (ja) | 撮像装置およびその製造方法ならびに撮像表示システム | |
JP2013012696A (ja) | 光電変換素子および光電変換装置 | |
JP5874201B2 (ja) | 放射線撮像装置および放射線撮像表示システム | |
JP2013161810A (ja) | 撮像装置およびその製造方法ならびに撮像表示システム | |
JP2014116429A (ja) | 撮像装置及び撮像表示システム | |
JP2015025665A (ja) | 放射線撮像装置および放射線撮像表示システム | |
KR102670831B1 (ko) | 광차단층을 구비한 디지털 엑스레이 검출장치 및 그 제조방법 | |
US20120248318A1 (en) | Radiographic image-pickup device and radiographic image-pickup display system | |
KR20180044681A (ko) | 검출효율이 향상된 디지털 엑스레이 검출장치 및 그 제조방법 | |
JP2012079820A (ja) | 検出装置及び放射線検出システム | |
WO2016031599A1 (ja) | 放射線検出器、撮像装置、および撮像システム | |
WO2016027611A1 (ja) | 放射線検出器、撮像装置、および撮像システム | |
JP2013156119A (ja) | 放射線撮像装置およびその製造方法ならびに放射線撮像表示システム | |
JP5504661B2 (ja) | 光電変換装置 | |
WO2017169220A1 (ja) | 受光装置、撮像装置および電子機器 | |
JP5442087B2 (ja) | 放射線検出装置および放射線撮像システム | |
JP2016046283A (ja) | 撮像パネル、撮像装置および撮像システム | |
JP2006186031A (ja) | 光電変換装置及び放射線撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 15833106 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 15833106 Country of ref document: EP Kind code of ref document: A1 |