WO2016002057A1 - 半導体装置、パワーモジュール、電力変換装置、3相モータシステム、自動車、並びに鉄道車両 - Google Patents
半導体装置、パワーモジュール、電力変換装置、3相モータシステム、自動車、並びに鉄道車両 Download PDFInfo
- Publication number
- WO2016002057A1 WO2016002057A1 PCT/JP2014/067840 JP2014067840W WO2016002057A1 WO 2016002057 A1 WO2016002057 A1 WO 2016002057A1 JP 2014067840 W JP2014067840 W JP 2014067840W WO 2016002057 A1 WO2016002057 A1 WO 2016002057A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- guard ring
- silicon carbide
- epitaxial layer
- semiconductor device
- depth
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 117
- 238000006243 chemical reaction Methods 0.000 title claims description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 168
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 168
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 230000002093 peripheral effect Effects 0.000 claims abstract description 33
- 230000007423 decrease Effects 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 143
- 230000007480 spreading Effects 0.000 description 27
- 238000003892 spreading Methods 0.000 description 27
- 239000012535 impurity Substances 0.000 description 24
- 239000000463 material Substances 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 238000009826 distribution Methods 0.000 description 7
- 230000002441 reversible effect Effects 0.000 description 6
- 239000006185 dispersion Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000002040 relaxant effect Effects 0.000 description 3
- 208000025174 PANDAS Diseases 0.000 description 2
- 208000021155 Paediatric autoimmune neuropsychiatric disorders associated with streptococcal infection Diseases 0.000 description 2
- 240000004718 Panda Species 0.000 description 2
- 235000016496 Panda oleosa Nutrition 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
Definitions
- the present invention relates to a semiconductor device, a power module, a power conversion device, a three-phase motor system, an automobile, and a railway vehicle.
- Patent Document 1 Japanese Patent Application Laid-Open No. 2014-038937
- Patent Document 2 Japanese Patent No. 4640436
- Patent Document 3 Japanese Patent Application Laid-Open No. 2013-074148
- Non-Patent Document 3 Applied Physics Letters Volume 80, No. 5 (2002), pages 749 to 751
- Patent Document 1 describes a technique of forming a transition region and a surf region in a p-type termination region surrounding a semiconductor element formed on an n-type semiconductor substrate.
- the transition region has a p-type impurity concentration that decreases as the p-type impurity concentration increases from the outer peripheral side of the semiconductor element toward the outer peripheral side of the semiconductor substrate, and the p-type impurity concentration per unit length in a direction perpendicular to the thickness direction of the semiconductor substrate.
- the amount of change is formed so as to decrease from the outer peripheral side of the semiconductor element toward the outer peripheral side of the semiconductor substrate.
- Patent Document 2 discloses a structure in which a p-type deep layer and a p-type base layer are connected by dividing a p-type deep layer into a lower layer portion and an upper layer portion and forming them by ion implantation twice. However, a technique is described that can reliably form a p-type deep layer deeper than a trench. Furthermore, in such a structure, a manufacturing method is described in which an n-type current spreading layer is formed between an n ⁇ -type drift layer and a p-type base layer in order to reduce on-resistance.
- a Schottky diode element region is formed to surround the element region in plan view, and the element region is formed to surround at least the first impurity layer from the plan view outside.
- a semiconductor device comprising a second impurity layer and an anode electrode formed on the element region so as to extend to the surface layer of the first impurity layer, wherein the impurity concentration of the first impurity layer is 1 ⁇ 10 20 cm ⁇ 3 or more.
- Non-Patent Document 1 describes a problem that when a forward current is passed through a pn junction in ohmic contact, a stacking fault is formed in silicon carbide and the on-resistance is increased.
- a current spreading layer is formed in order to reduce on-resistance.
- a part where the current density is locally generated occurs, which is disadvantageous in surge resistance.
- the present invention provides a silicon carbide semiconductor device having a silicon carbide JBS diode with low on-resistance and excellent surge current resistance.
- the present invention provides a silicon carbide semiconductor device having a silicon carbide JBS diode, wherein a current spreading layer is formed in an active region of an epitaxial layer formed on the surface of an n-type silicon carbide substrate, A p-type annular guard ring is formed in the epitaxial layer around the substrate.
- the guard ring is composed of an annular first guard ring portion that is shallower than the depth of the current spreading layer and an annular second guard ring portion that is deeper than the depth of the current spreading layer.
- the first guard ring part is located 0.05 ⁇ m or more and 1.0 ⁇ m or less away from the inner circumference of the guard ring in the outer circumference direction of the n-type silicon carbide substrate, and the first guard ring part is the inner circumference of the guard ring and the second guard ring part.
- the current spreading layer is in contact with the inner circumferential side surface and the bottom surface of the first guard ring and the inner circumferential side surface of the second guard ring portion.
- a silicon carbide semiconductor device having a silicon carbide JBS diode with low on-resistance and excellent surge current resistance can be provided.
- FIG. 3 is a plan view of a principal portion showing an example of a silicon carbide semiconductor device having a silicon carbide JBS diode according to Example 1.
- FIG. 2 is a main-portion cross-sectional view of the silicon carbide semiconductor device along the line A-A 'of FIG.
- FIG. 6 is a main-portion cross-sectional view showing an example of a manufacturing process of a silicon carbide semiconductor device having a silicon carbide JBS diode according to Example 1.
- FIG. 4 is a main part cross-sectional view showing the manufacturing process of the silicon carbide semiconductor device, following FIG. 3.
- FIG. 5 is a main-portion cross-sectional view showing the silicon carbide semiconductor device manufacturing process following FIG. 4;
- FIG. 5 is a main-portion cross-sectional view showing the silicon carbide semiconductor device manufacturing process following FIG. 4; FIG.
- FIG. 6 is a main-portion cross-sectional view illustrating the manufacturing process of the silicon carbide semiconductor device continued from FIG. 5.
- FIG. 7 is a main-portion cross-sectional view showing the manufacturing process of the silicon carbide semiconductor device continued from FIG. 6.
- FIG. 8 is a main part cross-sectional view showing the manufacturing process of the silicon carbide semiconductor device, following FIG. 7.
- FIG. 12 is a plan view of a principal portion showing an example of a silicon carbide semiconductor device having a silicon carbide JBS diode according to Example 2.
- FIG. 10 is a main part cross-sectional view of the silicon carbide semiconductor device taken along line B-B ′ of FIG. 9.
- FIG. 10 is a main part cross-sectional view showing an example of a silicon carbide semiconductor device having a silicon carbide JBS diode according to Example 3.
- FIG. 10 is a main part cross-sectional view showing an example of a silicon carbide semiconductor device in which a switching element and a silicon carbide JBS diode according to Example 4 are mixedly mounted.
- It is a circuit diagram which shows an example of the power converter device (inverter) which connected the silicon carbide JBS diode by Example 5 to the switching element as a freewheeling diode.
- FIG. 10 is a schematic diagram illustrating an example of a configuration of an electric vehicle according to a sixth embodiment.
- FIG. 10 is a circuit diagram illustrating an example of a boost converter according to a sixth embodiment.
- FIG. 10 is a circuit diagram illustrating an example of a converter and an inverter provided in a railway vehicle according to a seventh embodiment. It is a principal part top view which shows an example of the silicon carbide semiconductor device which has a silicon carbide JBS diode examined by the present inventors.
- FIG. 19 is a main part cross-sectional view of the silicon carbide semiconductor device taken along the line C-C ′ of FIG. 18. It is a principal part top view which shows the other example of the silicon carbide semiconductor device which has a silicon carbide JBS diode examined by the present inventors.
- the constituent elements are not necessarily indispensable unless otherwise specified and clearly considered essential in principle. Needless to say.
- a silicon carbide JBS diode has a structure that suppresses leakage current during reverse operation by relaxing an electric field applied to an interface between a metal and a semiconductor (hereinafter referred to as a Schottky interface) when a voltage is applied in the reverse direction. Prepare.
- FIG. 18 and 19 show an example of a silicon carbide semiconductor device having a silicon carbide JBS diode studied by the present inventors.
- FIG. 18 is a plan view of a principal part showing one example of a silicon carbide semiconductor device having a silicon carbide JBS diode examined by the present inventors
- FIG. 19 is a diagram of silicon carbide taken along the line CC ′ of FIG. It is principal part sectional drawing of a semiconductor device.
- epitaxial layer 10 functioning as an n ⁇ type drift layer is formed on the surface of n + type silicon carbide substrate 9.
- a plurality of p-type regions 5 which are p-type stripe-shaped semiconductor regions are formed in a central region which is an active region on the upper surface of the epitaxial layer 10, and a pn junction region is provided in addition to the Schottky region. ing.
- a guard ring 4 that is a p-type annular semiconductor region is formed on the upper surface of the epitaxial layer 10 around the active region. Further, the maximum depth from the upper surface of epitaxial layer 10 is substantially the same as the depth of guard ring 4 so as to be in contact with the outer periphery of guard ring 4, and the depth toward the outer periphery of n + -type silicon carbide substrate 9.
- the termination structure 3 is formed on the upper surface of the epitaxial layer 10. Further, a channel stopper 2, which is an n-type semiconductor region, is formed on the outer peripheral portion of the n + -type silicon carbide substrate 9 so as to be separated from the termination structure 3.
- the guard ring 4 has a function of relaxing electric field concentration at the outer peripheral end of the anode electrode 7 described later.
- the termination structure 3 forms a depletion layer on the n + -type silicon carbide substrate 9 when a voltage is applied in the reverse direction.
- the channel stopper 2 has a function of extending in the outer peripheral direction, and the channel stopper 2 has a function of suppressing extension of the surface channel in the outer peripheral direction of the n + -type silicon carbide substrate 9.
- anode electrode (Schottky electrode) 7 that forms a Schottky junction with the epitaxial layer 9 is formed in the active region, and an outer peripheral end portion of the anode electrode 7 is located on the guard ring 4.
- n + on the back surface of -type silicon carbide substrate 9, a cathode electrode (ohmic electrode) 8 in ohmic and the n + -type silicon carbide substrate 9 junction is connected.
- a silicon carbide JBS diode is configured in the semiconductor chip 1a.
- the impurity concentration of the guard ring 4 is less than 1 ⁇ 10 20 cm ⁇ 3 in order to avoid the generation of stacking faults during forward energization.
- a structure in which 4 does not form ohmic contact with the anode electrode 7 is desirable.
- FIG. 20 is a plan view of relevant parts showing another example of a silicon carbide semiconductor device having a silicon carbide JBS diode studied by the present inventors.
- the present invention provides a silicon carbide semiconductor device having a silicon carbide JBS diode that is excellent in surge current resistance even when a current dispersion layer is formed in order to reduce on-resistance.
- FIG. 1 is a plan view of a principal portion showing an example of a silicon carbide semiconductor device having a silicon carbide JBS diode according to Example 1.
- FIG. 2 is a main-portion cross-sectional view of the silicon carbide semiconductor device taken along the line A-A 'of FIG.
- a silicon carbide semiconductor device includes a silicon carbide JBS diode and a guard ring formed around the silicon carbide JBS diode, and is formed on one semiconductor chip.
- the n ⁇ type drift layer is formed on the surface of the n + type silicon carbide substrate 110 whose surface is inclined at an off angle of 4 degrees from the (0001) plane of the crystal main surface in the [11-20] direction.
- An n ⁇ -type silicon carbide epitaxial layer 111 is formed which functions as:
- a plurality of p-type regions 107 which are p-type stripe-shaped semiconductor regions are formed in the central region serving as an active region on the upper surface of the epitaxial layer 111, and a pn junction region is provided in addition to the Schottky region. ing.
- an n-type current distribution layer 112 having an impurity concentration higher than the impurity concentration of the epitaxial layer 111 is formed on the upper surface of the epitaxial layer 111 in the active region in order to suppress the spread of excess electron current in the horizontal direction.
- the depth of the current spreading layer 112 from the top surface of the epitaxial layer 111 is also deep from the top surface of the epitaxial layer 111 of the p-type region 107, and the current spreading layer 112 is formed so as to surround the plurality of p-type regions 107. Yes.
- a guard ring GR1 which is a p-type annular semiconductor region, is formed on the upper surface of the epitaxial layer 111 around the active region so as to be separated from the p-type region 107 located on the outermost side of the active region.
- the guard ring GR1 has a function of relaxing electric field concentration at the outer peripheral end of the anode electrode 108, which will be described later.
- the guard ring GR1 has a shallower depth from the upper surface of the epitaxial layer 111 than the depth of the current spreading layer 112 from the upper surface of the epitaxial layer 111 (sometimes referred to as a deep guard ring portion). Part (sometimes called a shallow guard ring part).
- the guard ring GR1 includes a first guard ring 104 located on the inner peripheral side thereof, an annular second guard ring 105 formed so as to be in contact with the outer periphery of the first guard ring 104, and a second guard ring GR1.
- An annular third guard ring 106 is formed so as to be in contact with and surround the outer periphery of the guard ring 105.
- the first guard ring 104, the second guard ring 105, and the third guard ring 106 each have a predetermined depth from the upper surface of the epitaxial layer 111.
- the depth of the second guard ring 105 is the first guard ring 104. And deeper than the depth of the third guard ring 106.
- the depth of the second guard ring 105 is deeper than the depth of the current spreading layer 112, and the depth of the first guard ring 104 and the third guard ring 106 is shallower than the depth of the current spreading layer 112. Furthermore, the current spreading layer 112 is in contact with the side surface and the bottom surface on the inner peripheral side (the inner peripheral side of the guard ring GR1) of the first guard ring 104 and the inner peripheral side surface of the second guard ring 105.
- the second guard ring 105 deeper than the depth of the current spreading layer 112 is formed so as to surround the current spreading layer 112 in a plan view, so that an outward electron current due to the provision of the current spreading layer 112 is obtained. Is suppressed, and local current concentration due to an increase in current density can be prevented. Thereby, surge current tolerance can be increased.
- the maximum current density increases and sufficient surge current resistance is achieved. May not be obtained.
- the inner periphery of second guard ring 105 is close to the inner periphery of guard ring GR1 or located on the inner side (the direction opposite to the outer periphery direction of n + -type silicon carbide substrate 110) from the inner periphery of guard ring GR1, Since the p-type region 107 and the second guard ring 105 are close to each other, the current density flowing between them increases.
- the distance L from the inner periphery of the guard ring GR1 to the second guard ring 105 is set in a range of 0.05 ⁇ m or more and 1.0 ⁇ m or less. Within this range, as shown in the simulation results shown in FIG.
- the maximum depth from the upper surface of epitaxial layer 111 is substantially the same as the depth of second guard ring 105 so as to be in contact with and surround the outer periphery of guard ring GR1, and toward the outer periphery of n + -type silicon carbide substrate 110.
- a termination structure 103 having a gradually decreasing depth is formed on the upper surface of the epitaxial layer 111.
- a channel stopper 102 which is an n-type semiconductor region is formed on the outer peripheral portion of the n + -type silicon carbide substrate 110 so as to be separated from the termination structure 103.
- Termination structure 103 has a function of extending a depletion layer toward the outer periphery of n + -type silicon carbide substrate 110 when a voltage is applied in the opposite direction, and channel stopper 102 is an outer periphery of surface channel n + -type silicon carbide substrate 110. It has a function to prevent extension in the direction.
- anode electrode (Schottky electrode) 108 that forms a Schottky junction with the current spreading layer 112 in the active region is formed, and an outer peripheral end portion of the anode electrode 108 is located on the first guard ring 104.
- n + on the back surface of -type silicon carbide substrate 110 a cathode electrode (ohmic electrode) 109 which is in ohmic and the n + -type silicon carbide substrate 110 junction is connected.
- a silicon carbide JBS diode is configured in the semiconductor chip 101a.
- an interlayer insulating film is formed on the semiconductor chip 101a in order to protect the upper surface of the epitaxial layer 111.
- the interlayer insulating film is provided with an opening for exposing the anode electrode 108.
- FIGS. 3 to 8 are cross-sectional views of the manufacturing process of the semiconductor chip 101a.
- an n + -type silicon carbide substrate 110 whose surface is inclined at an off angle of 4 degrees from the (0001) plane of the crystal main surface in the [11-20] direction is prepared.
- the n type impurity of the n + type silicon carbide substrate 110 is, for example, nitrogen.
- the impurity concentration of n + -type silicon carbide substrate 110 is, for example, about 1 ⁇ 10 18 to 1 ⁇ 10 19 cm ⁇ 3 .
- an epitaxial layer 111 of n ⁇ type silicon carbide that functions as an n ⁇ type drift layer is formed on the surface of the n + type silicon carbide substrate 110 by an epitaxial growth method.
- the n-type impurity of the epitaxial layer 111 is, for example, nitrogen.
- the impurity concentration of epitaxial layer 111 is lower than that of n + -type silicon carbide substrate 110, for example, about 1 ⁇ 10 15 to 4 ⁇ 10 16 cm ⁇ 3 .
- the thickness of the epitaxial layer 111 is, for example, about 3 to 80 ⁇ m.
- Each condition of the epitaxial layer 111 described above is set according to a required breakdown voltage.
- a mask material layer 113 is formed on the upper surface of the epitaxial layer 111, and the mask material layer 113 is patterned by a photolithography technique. Then, an n-type impurity is ion-implanted into the upper surface of the epitaxial layer 111 exposed from the mask material layer 113, thereby forming a channel stopper 102 on the outer peripheral portion of the upper surface of the epitaxial layer 111.
- the implantation angle may be arbitrary, for example, perpendicular incidence to the surface of the epitaxial layer 111.
- the n-type impurity of the channel stopper 102 is, for example, nitrogen
- the impurity concentration is, for example, 8 ⁇ 10 19 cm ⁇ 3
- the implantation depth is, for example, 0.2 ⁇ m.
- a mask material layer 114 is formed on the upper surface of the epitaxial layer 111, and the mask material layer 114 is patterned by photolithography.
- a p-type impurity for example, aluminum is ion-implanted into the upper surface of the epitaxial layer 111 exposed from the mask material layer 114, so that a p-type stripe-shaped semiconductor region is formed in the central region serving as an active region on the upper surface of the epitaxial layer 111.
- a plurality of p-type regions 107 are formed, and at the same time, a guard ring 124 made of a p-type annular semiconductor region is formed around the active region.
- a mask material layer 115 is formed on the upper surface of the epitaxial layer 111, and the mask material layer 115 is patterned by photolithography.
- aluminum is ion-implanted as a p-type impurity into the upper surface of the epitaxial layer 111 exposed from the mask material layer 115.
- a distance L is separated from the inner periphery of guard ring 124 toward the outer periphery of n + -type silicon carbide substrate 110 to form second guard ring 105 that is deeper than guard ring 124 and made of a p-type annular semiconductor region.
- a termination structure 103 made of a p-type annular semiconductor region is formed so as to be in contact with the outer periphery of the guard ring 124.
- the guard ring 124 is formed in the outer peripheral direction of the n + -type silicon carbide substrate 110 of the second guard ring 105 and in the opposite direction, and the outer peripheral side of the n + -type silicon carbide substrate 110 is the above-described third.
- the side opposite to the outer peripheral direction of the guard ring 106 and the n + -type silicon carbide substrate 110 is the first guard ring 104 described above. That is, a guard ring GR1 including the first guard ring 104, the second guard ring 105, and the third guard ring 106 is formed.
- the distance L from the inner periphery of the guard ring GR1 to the second guard ring 105 is in the range of 0.05 ⁇ m or more and 1.0 ⁇ m or less, and within this range, as shown in the simulation results shown in FIG. A remarkable reduction effect of the maximum current density is recognized. Further, the termination structure 103 is discretely formed by processing the mask material layer 115 discretely.
- the second guard ring 105 is formed in the same process as the termination structure 103, a new process for forming the second guard ring 105 does not increase. Therefore, the second guard ring 105 can be formed without increasing the manufacturing cost and the manufacturing TAT.
- a mask material layer 116 is formed on the upper surface of the epitaxial layer 111, and the mask material layer 116 is patterned by photolithography. Then, for example, nitrogen is ion-implanted as an n-type impurity on the upper surface of the epitaxial layer 111 exposed from the mask material layer 116 to form the n-type current distribution layer 112. At this time, the current spreading layer 112 is in contact with the inner peripheral side surface and the bottom surface of the first guard ring 104 and the inner peripheral side surface of the second guard ring 105. By adopting such a configuration, it is possible to suppress the horizontal spread of excess electron current in the silicon carbide JBS diode.
- a protective film (not shown) is formed. Subsequently, activation annealing of the ion-implanted n-type impurity and p-type impurity is performed, and then the protective film is removed.
- an anode electrode 108 is formed on the upper surface of the epitaxial layer 111 by, for example, a sputtering method so as to be in contact with the plurality of p-type regions 107 and the current spreading layer 112.
- the anode electrode 108 is formed so that the outer peripheral end portion of the anode electrode 108 is positioned on the first guard ring 104.
- the cathode electrode 109 is formed on the back surface of the n + type silicon carbide substrate 110 by, for example, a sputtering method.
- an interlayer insulating film (not shown) is formed on the upper surface of the epitaxial layer 111 so that the upper surface of the anode electrode 108 is exposed.
- an interlayer insulating film (not shown) is formed on the upper surface of the epitaxial layer 111 so that the upper surface of the anode electrode 108 is exposed.
- the generation of the outward electron current due to the provision of the current distribution layer 112 is formed deeper than the depth of the current distribution layer 112. Further, local current concentration caused by the increase in current density can be prevented by being suppressed by the second guard ring 105. Thereby, a silicon carbide semiconductor device having a silicon carbide JBS diode having low on-resistance and excellent surge current resistance can be provided.
- the first guard ring (shallow guard ring portion) 104 is formed around the active region, and the second guard ring (deep guard ring portion) 105 is surrounded so as to be in contact with the outer periphery of the first guard ring 104.
- the third guard ring 106 is formed so as to be in contact with and surround the outer periphery of the second guard ring 105, the shape of the guard ring is not limited to this. For example, as shown in FIG. 9 and FIG.
- FIG. 9 is a plan view of a principal portion showing an example of a silicon carbide semiconductor device having a silicon carbide JBS diode according to the second embodiment. 10 is a main-portion cross-sectional view of the silicon carbide semiconductor device taken along line B-B 'of FIG.
- FIG. 11 shows a simulation result for explaining the relationship between the maximum current density at the rated voltage and the distance L from the inner periphery of the guard ring to the deep guard ring portion.
- the maximum current density is smallest when the distance L is near 0.2 ⁇ m.
- the maximum current density is mainly determined by the distance L, and is a shallow guard ring portion (for example, shown in Example 1) located on the outer peripheral side of the n + type silicon carbide substrate with respect to the deep guard ring portion. It can be seen that the influence of the presence or absence of the third guard ring 106) is small.
- the method for manufacturing the silicon carbide semiconductor device having the silicon carbide JBS diode according to the second embodiment is the same as the method for manufacturing the silicon carbide semiconductor device having the silicon carbide JBS diode according to the first embodiment.
- Example 2 similarly to Example 1 described above, it is possible to provide a silicon carbide semiconductor device having a silicon carbide JBS diode with low on-resistance and excellent surge current resistance.
- Example 1 and Example 2 an example of a silicon carbide semiconductor device having a silicon carbide JBS diode provided with a current spreading layer was shown.
- the n-type impurity in the epitaxial layer is 1 ⁇ 10 16 cm for a withstand voltage of 1200 V or less.
- the current spreading layer is unnecessary. Therefore, for example, as shown in FIG. 12, the current spreading layer may be removed from the silicon carbide semiconductor device having the silicon carbide JBS diode shown in FIG. 12 is a main-portion cross-sectional view showing an example of a silicon carbide semiconductor device having a silicon carbide JBS diode according to Example 3.
- FIG. 12 is a main-portion cross-sectional view showing an example of a silicon carbide semiconductor device having a silicon carbide JBS diode according to Example 3.
- the method for manufacturing a silicon carbide semiconductor device having a silicon carbide JBS diode according to Example 3 is obtained by removing the steps related to the current dispersion layer from the method for manufacturing a silicon carbide semiconductor device having a silicon carbide JBS diode according to Example 1.
- Example 3 a silicon carbide semiconductor device having a silicon carbide JBS diode with low on-resistance and excellent surge current resistance can be provided.
- Example 1 Example 2 and Example 3, an example of a silicon carbide semiconductor device having a silicon carbide JBS diode is shown.
- Example 4 a silicon carbide semiconductor device in which a switching element and a silicon carbide JBS diode are mixedly mounted is shown.
- the switching element for example, a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) formed on an n + type silicon carbide substrate whose surface is inclined at an off angle of 4 degrees from the (0001) plane of the crystal main surface in the [11-20] direction. (Hereinafter referred to as silicon carbide MOSFET).
- a large number of silicon carbide MOSFETs are connected in parallel to form one switching element.
- FIG. 13 is a main part cross-sectional view showing an example of a silicon carbide semiconductor device in which a switching element and a silicon carbide JBS diode are mixedly mounted.
- a guard ring is provided around the active region where the switching element and the silicon carbide JBS diode are formed.
- n ⁇ type silicon carbide epitaxial layer 111 is formed on the surface of n + type silicon carbide substrate 110.
- the epitaxial layer 111 functions as an n ⁇ type drift layer that plays a role of securing a breakdown voltage.
- a p-type body layer 121 having a predetermined depth from the upper surface of the epitaxial layer 111 is formed in the epitaxial layer 111. Further, in the p-type body layer 121, an n + -type source layer 119 having a predetermined depth from the upper surface of the epitaxial layer 111 and being separated from the end of the p-type body layer 121 is formed. Yes.
- the n + -type source layer 119 has a predetermined distance from the upper surface of the epitaxial layer 111 in the p-type body layer 121 between the end of the p-type body layer 121 and the n + -type source layer 119.
- the epitaxial layer 111 functioning as an n ⁇ type drift layer is electrically connected through a channel formed in this manner.
- JFET Joint Field Effct Transistor
- a gate insulating film 117 is formed on the p-type body layer 121 where a channel between the end of the p-type body layer 121 and the n + -type source layer 119 is formed, and on the gate insulating film 117.
- a gate electrode 118 is formed.
- a source electrode 120 is formed so as to be connected to a part of the upper surface of the n + -type source layer 119, and the source electrode 120 is made of the same conductive layer as the anode electrode 108 of the silicon carbide JBS diode.
- drain electrode 123 is formed on the back surface of n + type silicon carbide substrate 110, and drain electrode 123 also serves as cathode electrode 109 of the silicon carbide JBS diode.
- a silicon carbide MOSFET is configured.
- the structure of the silicon carbide JBS diode is the same as that of the silicon carbide JBS diode shown in Example 1, for example. That is, a plurality of p-type regions 107 which are p-type stripe semiconductor regions are formed on the upper surface of the epitaxial layer 111 in the active region, and a pn junction region is provided in addition to the Schottky region. Further, a current spreading layer 112 is formed on the upper surface of the epitaxial layer 111 in the active region so as to surround the plurality of p-type regions 107 in order to suppress the spread of excess electron current in the horizontal direction.
- the guard ring GR1 (the first guard ring 104, the second guard ring 105, and the third guard ring 106) is provided as in the first embodiment.
- a termination structure 103 and a channel stopper 102 are formed.
- Example 3 since the generation of the outward electron current due to the provision of the current dispersion layer 112 is suppressed, local current concentration due to the increase in current density can be prevented. . Thereby, a silicon carbide semiconductor device in which a switching element having a low on-resistance and excellent surge current resistance and a silicon carbide JBS diode are mounted together can be provided.
- Example 4 silicon carbide MOSFET was illustrated as a switching element, IGBT (Insulated (Gate) Bipolar (Transistor)) or junction FET etc. can be used besides this.
- IGBT Insulated (Gate) Bipolar (Transistor)
- junction FET junction FET
- FIG. 14 is a circuit diagram showing an example of a power conversion device (inverter) in which the silicon carbide diode according to Example 1, Example 2 or Example 3 is connected to a switching element as a freewheeling diode.
- the inverter includes a control circuit 1701 and a power module 1702.
- the control circuit 1701 and the power module 1702 are connected by a terminal 1703 and a terminal 1704.
- the power module 1702 is connected to the power supply potential (Vcc) via a terminal 1705 and to the ground potential (GND) via a terminal 1706.
- the output of the power module is connected to a three-phase motor 1710 via terminals 1707, 1708, and 1709.
- an IGBT 1711 is mounted as a switching element.
- a semiconductor chip having a silicon carbide JBS diode according to the first embodiment is mounted.
- an IGBT 1711 and a freewheeling diode 1712 are connected in antiparallel between the power supply potential (Vcc) and the input potential of the three-phase motor 1710, and the input potential of the three-phase motor 1710 and the ground potential (GND).
- the IGBT 1711 and the freewheeling diode 1712 are also connected in reverse parallel to each other. That is, two IGBTs 1711 and two free wheeling diodes 1712 are provided in each single phase of the three-phase motor 1710, and six IGBTs 1711 and six free wheeling diodes 1712 are provided in three phases.
- a control circuit 1701 is connected to the gate electrode of each IGBT 1711, and the IGBT 1711 is controlled by the control circuit 1701. Therefore, the three-phase motor 1710 can be driven by controlling the current flowing through the IGBT 1711 of the power module 1702 by the control circuit 1701.
- the silicon carbide semiconductor device having the silicon carbide diode according to the first, second, and third embodiments has a low on-resistance and excellent surge current resistance as described above, a high-performance and highly reliable power module 1702 is provided. Can be realized. Therefore, the power module 1702 and the inverter according to the fifth embodiment, and further, the three-phase motor system including the three-phase motor 1710 in the inverter according to the fifth embodiment can be manufactured at low cost.
- the IGBT is used as the switching element, but the silicon carbide MOSFET according to the fourth embodiment can be used instead of the IGBT.
- a silicon carbide element as the switching element, it is possible to operate at a higher temperature and to realize a high current density.
- FIG. 15 is a schematic diagram illustrating an example of a configuration of an electric vehicle according to the sixth embodiment
- FIG. 16 is a circuit diagram illustrating an example of a boost converter according to the sixth embodiment.
- the electric vehicle according to the sixth embodiment drives a three-phase motor 1803 and a three-phase motor 1803 that allow power to be input / output to / from a drive shaft 1802 to which the drive wheels 1801a and 1801b are connected.
- An inverter 1804 and a battery 1805 are provided.
- the electric vehicle according to the sixth embodiment includes a boost converter 1808, a relay 1809, and an electronic control unit 1810.
- the boost converter 1808 is connected to a power line 1806 to which an inverter 1804 is connected and to a power to which a battery 1805 is connected. It is connected to the line 1807.
- the three-phase motor 1803 is a synchronous generator motor including a rotor embedded with permanent magnets and a stator wound with a three-phase coil.
- the inverter 1804 the inverter according to the fifth embodiment is used.
- the boost converter 1808 has a configuration in which a reactor 1911 and a smoothing capacitor 1912 are connected to an inverter 1913.
- the inverter 1913 is the same as the inverter described in the fifth embodiment, and the configuration of the switching element 1914 and the diode 1915 in the inverter is the same as that described in the fifth embodiment.
- the electronic control unit 1810 includes a microprocessor, a storage device, and an input / output port, and receives a signal from a sensor that detects the rotor position of the three-phase motor 1803, a charge / discharge value of the battery 1805, and the like. Then, a signal for controlling inverter 1804, boost converter 1808, and relay 1809 is output.
- Example 6 by using a silicon carbide semiconductor device with low on-resistance and excellent surge current resistance, an automobile having a high-performance and highly reliable power conversion device can be realized.
- the electric vehicle has been described in the sixth embodiment, the three-phase motor system according to the fifth embodiment can be similarly applied to a hybrid vehicle that also uses an engine.
- the three-phase motor system according to Example 5 can be used for a railway vehicle.
- a railway vehicle using the three-phase motor system according to the fifth embodiment will be described with reference to FIG.
- a railway vehicle having a low-cost power conversion device can be realized by a silicon carbide semiconductor device having excellent withstand voltage characteristics.
- FIG. 17 is a circuit diagram illustrating an example of a converter and an inverter provided in the railway vehicle according to the seventh embodiment.
- electric power is supplied from the overhead line OW (for example, 25 kV) to the railway vehicle according to the seventh embodiment via the panda graph PG.
- the voltage is stepped down to 1.5 kV through the transformer 2009, and the converter 2007 converts alternating current into direct current.
- the inverter 2002 converts the direct current input via the capacitor 2008 into alternating current, and drives the wheel WH with a three-phase motor that is the load 2001.
- the configuration of the switching element 2004 and the diode 2005 in the converter 2007 and the configuration of the switching element 2004 and the diode 2005 in the inverter 2002 are the configurations described in the fifth embodiment.
- the control circuit 1701 described in the fifth embodiment is omitted.
- the symbol RT indicates a line.
- a railway vehicle having a high-performance and highly reliable power conversion device can be realized.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
オン抵抗が低く、かつ、サージ電流耐性に優れる炭化珪素JBSダイオードを有する炭化珪素半導体装置を提供する。上記課題を解決するために、本発明は、炭化珪素JBSダイオードを有する炭化珪素半導体装置において、n型炭化珪素基板の表面に形成されたエピタキシャル層のアクティブ領域に電流分散層が形成され、アクティブ領域の周囲のエピタキシャル層にp型の環状のガードリングが形成されている。そして、ガードリングは、電流分散層の深さよりも浅い環状の第1ガードリング部分と、電流分散層の深さよりも深い環状の第2ガードリング部分とから構成され、第2ガードリング部分は、ガードリングの内周からn型炭化珪素基板の外周方向に0.05μm以上、1.0μm以下離れて位置し、第1ガードリング部分は、ガードリングの内周と第2ガードリング部分の内周との間に位置する。さらに、電流分散層は、第1ガードリングの内周側の側面および底面と、第2ガードリング部分の内周側の側面に接している。
Description
本発明は、半導体装置、パワーモジュール、電力変換装置、3相モータシステム、自動車、並びに鉄道車両に関する。
本技術分野の背景技術として、特開2014-038937号公報(特許文献1)、特許第4640436号公報(特許文献2)、特開2013-074148号公報(特許文献3)およびアプライド・フィジックス・レターズ 第80巻 第5号(2002年)第749頁~第751頁(非特許文献1)がある。
特許文献1には、n型の半導体基板に形成される半導体素子を囲繞するp型の終端領域に、遷移領域とりサーフ領域とを形成する技術が記載されている。遷移領域は、p型不純物濃度が半導体素子の外周部側から半導体基板の外周部側に向かうに従って減少し、かつ、半導体基板の厚み方向に垂直な方向における単位長さあたりのp型不純物濃度の変化量が、半導体素子の外周部側から半導体基板の外周部側に向かうに従って小さくなるように形成されている。
また、特許文献2には、p型ディープ層を下層部分と上層部分とに分け、これらを2度のイオン注入により形成することで、p型ディープ層とp型ベース層とを接続する構造にしつつ、p型ディープ層を確実にトレンチよりも深く形成できる技術が記載されている。さらに、このような構造において、オン抵抗の低減を図るべく、n-型ドリフト層とp型ベース層との間にn型電流分散層を形成する製造方法が記載されている。
また、特許文献3には、ショットキー・ダイオードの素子領域を平面視上囲んで形成された第1不純物層と、素子領域を、少なくとも第1不純物層の平面視上外側から囲んで形成された第2不純物層と、第1不純物層表層まで延設して素子領域上に形成されたアノード電極とを備え、第1不純物層の不純物濃度が1×1020cm-3以上である半導体装置が記載されている。
一方、非特許文献1には、オーミック接触させたpn接合に順方向電流を流すと、炭化珪素中に積層欠陥が形成され、オン抵抗が増加する課題が記載されている。
アプライド・フィジックス・レターズ 第80巻 第5号(2002年)第749頁~第751頁(Applied Physics Letters Vol. 80 No. 5 (2002) pp. 749-751)
炭化珪素基板に形成されたジャンクション・バリア・ショットキー(Junction Barrier Schottky)ダイオード(以下、炭化珪素JBSダイオードと記す)を有する炭化珪素半導体装置において、オン抵抗を低減するため、電流分散層を形成したところ、局所的に電流密度が高くなる箇所が生じて、サージ耐量において不利になるという問題が生じた。
そこで、本発明は、オン抵抗が低く、かつ、サージ電流耐性に優れる炭化珪素JBSダイオードを有する炭化珪素半導体装置を提供する。
上記課題を解決するために、本発明は、炭化珪素JBSダイオードを有する炭化珪素半導体装置において、n型炭化珪素基板の表面に形成されたエピタキシャル層のアクティブ領域に電流分散層が形成され、アクティブ領域の周囲のエピタキシャル層にp型の環状のガードリングが形成されている。そして、ガードリングは、電流分散層の深さよりも浅い環状の第1ガードリング部分と、電流分散層の深さよりも深い環状の第2ガードリング部分とから構成され、第2ガードリング部分は、ガードリングの内周からn型炭化珪素基板の外周方向に0.05μm以上、1.0μm以下離れて位置し、第1ガードリング部分は、ガードリングの内周と第2ガードリング部分の内周との間に位置する。さらに、電流分散層は、第1ガードリングの内周側の側面および底面と、第2ガードリング部分の内周側の側面に接している。
本発明によれば、オン抵抗が低く、かつ、サージ電流耐性に優れる炭化珪素JBSダイオードを有する炭化珪素半導体装置を提供することができる。
上記した以外の課題、構成および効果は、以下の実施の形態の説明により明らかにされる。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
また、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、「Aからなる」、「Aよりなる」、「Aを有する」、「Aを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本実施の形態を図面に基づいて詳細に説明する。
まず、本発明に先立って本発明者らによって検討された炭化珪素JBSダイオードについて説明する。
炭化珪素JBSダイオードは、逆方向に電圧を印加した時に、金属と半導体との界面(以下、ショットキー界面と呼ぶ)にかかる電界を緩和することで逆方向動作時の漏れ電流を抑制する構造を備える。
図18および図19に、本発明者らによって検討された炭化珪素JBSダイオードを有する炭化珪素半導体装置の一例を示す。図18は、本発明者らによって検討された炭化珪素JBSダイオードを有する炭化珪素半導体装置の一例を示す要部平面図であり、図19は、図18のC-C’線に沿った炭化珪素半導体装置の要部断面図である。
図18および図19に示すように、n+型炭化珪素基板9の表面に、n-型ドリフト層として機能するエピタキシャル層10が形成されている。このエピタキシャル層10の上面のアクティブ領域となる中央領域には、p型のストライプ状の半導体領域である複数のp型領域5が形成されており、ショットキー領域に加えてpn接合領域が設けられている。このようにpn接合領域を設けることによって、逆方向に電圧を印加した時に、ショットキー界面で最大電界が生じ難くなり、リーク電流を低減することができる。
また、アクティブ領域の周囲のエピタキシャル層10の上面には、p型の環状の半導体領域であるガードリング4が形成されている。さらに、ガードリング4の外周に接して囲むように、エピタキシャル層10の上面からの最大深さがガードリング4の深さとほぼ同じであり、n+型炭化珪素基板9の外周に向かって深さが徐々に浅くなる、終端構造3がエピタキシャル層10の上面に形成されている。さらに、終端構造3と離間して、n+型炭化珪素基板9の外周部分にn型の半導体領域であるチャネルストッパ2が形成されている。
ガードリング4は、後述するアノード電極7の外周端部での電界集中を緩和する機能を有し、終端構造3は、逆方向に電圧を印加した時に空乏層をn+型炭化珪素基板9の外周方向へ延ばす機能を有し、チャネルストッパ2は、表面チャネルのn+型炭化珪素基板9の外周方向への延長を抑止する機能を有している。
さらに、アクティブ領域においてエピタキシャル層9とショットキー接合するアノード電極(ショットキー電極)7が形成されており、アノード電極7の外周端部は、ガードリング4上に位置している。また、n+型炭化珪素基板9の裏面には、n+型炭化珪素基板9とオーミック接合するカソード電極(オーミック電極)8が接続されている。以上により、半導体チップ1aには、炭化珪素JBSダイオードが構成されている。
ところで、特許文献3と非特許文献1とを合わせて考えると、順方向通電時の積層欠陥生成を回避するうえで、ガードリング4の不純物濃度は1×1020cm-3未満とし、ガードリング4がアノード電極7とオーミック接合を取らない構造が望ましい。
そこで、オン抵抗を低減するため、特許文献2に記載された電流分散層を形成した炭化珪素JBSダイオードを本発明者らは試作した。図20は、本発明者らによって検討された炭化珪素JBSダイオードを有する炭化珪素半導体装置の他の例を示す要部平面図である。
しかしながら、厚さを極薄としたアノード電極7を通して、半導体チップ1bの順方向通電時の発光を観察したところ、図20に「×」で示す電流分散層6のD位置およびD’位置で、発光強度が極端に高くなる現象が見出された。デバイスシミュレーションにより解析した結果、電流分散層6を備える炭化珪素JBSダイオードでは、電流分散層6を備えない炭化珪素JBSダイオードでは存在しなかった外向きの電子電流(図20に矢印で示す)が発生し、それが原因となって電流分散層6のD位置およびD’位置において電流密度が高くなることが分かった。電流分散層6を備える炭化珪素JBSダイオードにおいて、このような局所的な電流集中が生じると、サージ耐量において不利になる。
そこで、本発明は、オン抵抗を低減するために電流分散層を形成しても、サージ電流耐性に優れる炭化珪素JBSダイオードを有する炭化珪素半導体装置を提供する。
実施例1による炭化珪素JBSダイオードを有する炭化珪素半導体装置を図1および図2を用いて説明する。図1は、実施例1による炭化珪素JBSダイオードを有する炭化珪素半導体装置の一例を示す要部平面図である。図2は、図1のA-A’線に沿った炭化珪素半導体装置の要部断面図である。炭化珪素半導体装置は、炭化珪素JBSダイオードと、その周囲に形成されたガードリングなどから構成され、1つの半導体チップに形成されている。
実施例1による半導体チップ101aでは、表面が結晶主面の(0001)面から[11-20]方向にオフ角4度で傾いたn+型炭化珪素基板110の表面に、n-型ドリフト層として機能するn-型炭化珪素のエピタキシャル層111が形成されている。このエピタキシャル層111の上面のアクティブ領域となる中央領域には、p型のストライプ状の半導体領域である複数のp型領域107が形成されており、ショットキー領域に加えてpn接合領域が設けられている。このようにpn接合領域を設けることによって、逆方向に電圧を印加した時に、ショットキー界面で最大電界が生じ難くなり、リーク電流を低減することができる。
また、アクティブ領域のエピタキシャル層111の上面には、過剰電子電流の水平方向の広がりを抑制するため、エピタキシャル層111の不純物濃度よりも高い不純物濃度を有するn型の電流分散層112が形成されている。電流分散層112のエピタキシャル層111の上面からの深さは、p型領域107のエピタキシャル層111の上面からの深さも深く、電流分散層112は複数のp型領域107を取り囲むように形成されている。
また、アクティブ領域の周囲のエピタキシャル層111の上面には、アクティブ領域の最も外側に位置するp型領域107から離間して、p型の環状の半導体領域であるガードリングGR1が形成されている。ガードリングGR1は、後述するアノード電極108の外周端部での電界集中を緩和する機能を有する。
ここで、ガードリングGR1は、エピタキシャル層111の上面からの深さが、電流分散層112のエピタキシャル層111の上面からの深さよりも深い部分(深いガードリング部分と言うこともある)と、浅い部分(浅いガードリング部分と言うこともある)とを有している。
実施例1によるガードリングGR1は、その内周側に位置する第1ガードリング104と、第1ガードリング104の外周に接して囲むように形成された環状の第2ガードリング105と、第2ガードリング105の外周に接して囲むように形成された環状の第3ガードリング106とから構成される。そして、第1ガードリング104、第2ガードリング105および第3ガードリング106は、それぞれエピタキシャル層111の上面から所定の深さを有するが、第2ガードリング105の深さは第1ガードリング104および第3ガードリング106の深さよりも深い。
そして、第2ガードリング105の深さは電流分散層112の深さよりも深く、第1ガードリング104および第3ガードリング106の深さは電流分散層112の深さよりも浅くなっている。さらに、電流分散層112は、第1ガードリング104の内周側(ガードリングGR1の内周側)の側面および底面と、第2ガードリング105の内周側の側面とに接していいる。
このように、電流分散層112の深さよりも深い第2ガードリング105を、平面視において電流分散層112を囲むように形成することにより、電流分散層112を設けたことによる外向きの電子電流の発生が抑制されて、電流密度が高くなることによる局所的な電流集中を防止することができる。これにより、サージ電流耐性を高くすることができる。
ところで、第2ガードリング105の内周がガードリングGR1の内周からn+型炭化珪素基板110の外周方向に1.0μmよりも大きく離れると、最大電流密度が増加して十分なサージ電流耐性が得られない可能性がある。また、第2ガードリング105の内周がガードリングGR1の内周と近接する、またはガードリングGR1の内周よりも内側(n+型炭化珪素基板110の外周方向と反対方向)に位置すると、p型領域107と第2ガードリング105とが近づくため、両者間に流れる電流密度が増加する。そこで、ガードリングGR1の内周から第2ガードリング105までの距離Lは、0.05μm以上、1.0μm以下の範囲に設定される。この範囲であれば、後記図11に示すシミュレーション結果に示すように、最大電流密度の顕著な低減効果が認められる。
さらに、ガードリングGR1の外周に接して囲むように、エピタキシャル層111の上面からの最大深さが第2ガードリング105の深さとほぼ同じであり、n+型炭化珪素基板110の外周に向かって深さが徐々に浅くなる、終端構造103がエピタキシャル層111の上面に形成されている。さらに、終端構造103と離間して、n+型炭化珪素基板110の外周部分にn型の半導体領域であるチャネルストッパ102が形成されている。
終端構造103は、逆方向に電圧を印加した時に空乏層をn+型炭化珪素基板110の外周方向へ延ばす機能を有し、チャネルストッパ102は、表面チャネルのn+型炭化珪素基板110の外周方向への延長を抑止する機能を有している。
さらに、アクティブ領域において電流分散層112とショットキー接合するアノード電極(ショットキー電極)108が形成されており、アノード電極108の外周端部は、第1ガードリング104上に位置している。また、n+型炭化珪素基板110の裏面には、n+型炭化珪素基板110とオーミック接合するカソード電極(オーミック電極)109が接続されている。以上により、半導体チップ101aには、炭化珪素JBSダイオードが構成されている。
さらに、図1および図2には図示していないが、半導体チップ101aには、エピタキシャル層111の上面を保護するために、層間絶縁膜が形成されている。この層間絶縁膜には、アノード電極108を露出させるための開口部が設けられている。
次に、実施例1による半導体チップ101aの製造方法を図3~図8を用いて工程順に説明する。図3~8は、半導体チップ101aの製造過程の断面図である。
まず、図3に示すように、表面が結晶主面の(0001)面から[11-20]方向にオフ角4度で傾いたn+型炭化珪素基板110を準備する。n+型炭化珪素基板110のn型不純物は、例えば窒素である。n+型炭化珪素基板110の不純物濃度は、例えば1×1018~1×1019cm-3程度である。
続いて、n+型炭化珪素基板110の表面に、n-型ドリフト層として機能するn-型炭化珪素のエピタキシャル層111をエピタキシャル成長法により形成する。エピタキシャル層111のn型不純物は、例えば窒素である。エピタキシャル層111の不純物濃度はn+型炭化珪素基板110よりも低く、例えば1×1015~4×1016cm-3程度である。また、エピタキシャル層111の厚さは、例えば3~80μm程度である。以上のエピタキシャル層111の各条件は、必要な耐圧に応じて設定される。
次に、図4に示すように、エピタキシャル層111の上面にマスク材料層113を形成し、フォトリソグラフィ技術によりマスク材料層113をパターニングする。そして、マスク材料層113から露出するエピタキシャル層111の上面にn型不純物をイオン注入することにより、エピタキシャル層111の上面の外周部分にチャネルストッパ102を形成する。この際、注入角は任意でよく、例えばエピタキシャル層111の表面に垂直入射とする。チャネルストッパ102のn型不純物は、例えば窒素であり、不純物濃度は、例えば8×1019cm-3であり、注入深さは、例えば0.2μmである。
次に、図5に示すように、マスク材料層113を除去した後、エピタキシャル層111の上面にマスク材料層114を形成し、フォトリソグラフィ技術によりマスク材料層114をパターニングする。そして、マスク材料層114から露出するエピタキシャル層111の上面にp型不純物として、例えばアルミニウムをイオン注入することにより、エピタキシャル層111の上面のアクティブ領域となる中央領域にp型のストライプ状の半導体領域からなる複数のp型領域107を形成し、同時に、アクティブ領域の周囲にp型の環状の半導体領域からなるガードリング124を形成する。
次に、図6に示すように、マスク材料層114を除去した後、エピタキシャル層111の上面にマスク材料層115を形成し、フォトリソグラフィ技術によりマスク材料層115をパターニングする。そして、マスク材料層115から露出するエピタキシャル層111の上面にp型不純物として、例えばアルミニウムをイオン注入する。これにより、ガードリング124の内周からn+型炭化珪素基板110の外周方向に距離Lを離して、ガードリング124よりも深く、p型の環状の半導体領域からなる第2ガードリング105を形成し、同時に、ガードリング124の外周に接して囲むように、p型の環状の半導体領域からなる終端構造103を形成する。
この際、第2ガードリング105のn+型炭化珪素基板110の外周方向およびその反対方向には、ガードリング124が形成されており、n+型炭化珪素基板110の外周方向側が前述の第3ガードリング106、n+型炭化珪素基板110の外周方向と反対側が前述の第1ガードリング104である。すなわち、第1ガードリング104、第2ガードリング105および第3ガードリング106からなるガードリングGR1が形成される。ガードリングGR1の内周から第2ガードリング105までの距離Lは、0.05μm以上、1.0μm以下の範囲であり、この範囲であれば、後記図11に示すシミュレーション結果に示すように、最大電流密度の顕著な低減効果が認められる。また、終端構造103は、マスク材料層115を離散的に加工することにより、終端構造103が離散的に形成されるようにする。
第2ガードリング105は、終端構造103と同一工程において形成されるので、第2ガードリング105を形成するための新たな工程が増えることはない。従って、製造コストおよび製造TATを増加させることなく、第2ガードリング105を形成することができる。
次に、図7に示すように、マスク材料層115を除去した後、エピタキシャル層111の上面にマスク材料層116を形成し、フォトリソグラフィ技術によりマスク材料層116をパターニングする。そして、マスク材料層116から露出するエピタキシャル層111の上面にn型不純物として、例えば窒素をイオン注入することにより、n型の電流分散層112を形成する。この際、電流分散層112が、第1ガードリング104の内周側の側面および底面と、第2ガードリング105の内周側の側面と接するようにする。このような構成とすることにより、炭化珪素JBSダイオードにおける、過剰電子電流の水平方向広がりを抑制することができる。
次に、マスク材料層116を除去した後、保護膜(図示せず)を形成する。続いて、イオン注入したn型不純物およびp型不純物の活性化アニールを行い、その後、上記保護膜を除去する。
次に、図8に示すように、複数のp型領域107および電流分散層112と接するように、エピタキシャル層111の上面にアノード電極108を、例えばスパッタリング法により形成する。ここで、アノード電極108の外周端部が第1ガードリング104上に位置するように、アノード電極108は形成される。また、n+型炭化珪素基板110の裏面にカソード電極109を、例えばスパッタリング法により形成する。続いて、アノード電極108の上面を露出するようにエピタキシャル層111の上面に層間絶縁膜(図示は省略)を形成する。以上により、実施例1による炭化珪素JBSダイオードを有する炭化珪素半導体装置が略完成する。
このように、実施例1によれば、電流分散層112を形成しても、電流分散層112を設けたことによる外向きの電子電流の発生が、電流分散層112の深さよりも深く形成された第2ガードリング105により抑制されて、電流密度が高くなることによる局所的な電流集中を防止することができる。これにより、オン抵抗が低く、かつ、サージ電流耐性に優れる炭化珪素JBSダイオードを有する炭化珪素半導体装置を提供することができる。
実施例1では、アクティブ領域の周囲に第1ガードリング(浅いガードリング部分)104を形成し、第1ガードリング104の外周に接して囲むように第2ガードリング(深いガードリング部分)105を形成し、第2ガードリング105の外周に接して囲むように第3ガードリング106を形成したが、ガードリングの形状はこれに限定されるものではない。例えば図9および図10に示すように、アクティブ領域の周囲に第1ガードリング(浅いガードリング部分)104と、第1ガードリング104の外周に接して囲むように形成された第2ガードリング(深いガードリング部分)105とによってガードリングGR2を構成してもよい。図9は、実施例2による炭化珪素JBSダイオードを有する炭化珪素半導体装置の一例を示す要部平面図である。図10は、図9のB-B’線に沿った炭化珪素半導体装置の要部断面図である。
図11に、定格電圧時の最大電流密度と、ガードリングの内周から深いガードリング部分までの距離Lとの関係を説明するシミュレーション結果を示す。図11に示すように、距離Lが0.2μm近傍で最大電流密度は最も小さくなるが、距離Lが1.0μmまでであれば、最大電流密度の低減効果が認められる。また、最大電流密度を主に決定しているのは距離Lであって、深いガードリング部分よりもn+型炭化珪素基板の外周側に位置する浅いガードリング部分(例えば実施例1に示した第3ガードリング106)の有無の影響は小さいことが分かる。
実施例2による炭化珪素JBSダイオードを有する炭化珪素半導体装置の製造方法は、実施例1による炭化珪素JBSダイオードを有する炭化珪素半導体装置の製造方法と同様である。
このように、実施例2においても、前述の実施例1と同様に、オン抵抗が低く、かつ、サージ電流耐性に優れる炭化珪素JBSダイオードを有する炭化珪素半導体装置を提供することができる。
実施例1および実施例2では、電流分散層を備えた炭化珪素JBSダイオードを有する炭化珪素半導体装置の一例を示したが、耐圧1200V以下向けで、エピタキシャル層のn型不純物が1×1016cm-3以上の場合、電流分散層は不要である。そこで、例えば図12に示すように、前記図1に示した炭化珪素JBSダイオードを有する炭化珪素半導体装置から電流分散層を除いてもよい。図12は、実施例3による炭化珪素JBSダイオードを有する炭化珪素半導体装置の一例を示す要部断面図である。
実施例3による炭化珪素JBSダイオードを有する炭化珪素半導体装置の製造方法は、実施例1による炭化珪素JBSダイオードを有する炭化珪素半導体装置の製造方法から、電流分散層に関する工程を除いたものである。
このように、実施例3においても、オン抵抗が低く、かつ、サージ電流耐性に優れる炭化珪素JBSダイオードを有する炭化珪素半導体装置を提供することができる。
実施例1、実施例2および実施例3では、炭化珪素JBSダイオードを有する炭化珪素半導体装置の一例を示したが、実施例4ではスイッチング素子と炭化珪素JBSダイオードとを混載した炭化珪素半導体装置の一例を示す。スイッチング素子としては、例えば表面が結晶主面の(0001)面から[11-20]方向にオフ角4度で傾いたn+型炭化珪素基板に形成されたMOSFET(Metal Oxide Semiconductor Field Effect Transistor)(以下、炭化珪素MOSFETと記す)を用いる。炭化珪素MOSFETが多数並列接続されて、1つのスイッチング素子が構成される。図13は、スイッチング素子と炭化珪素JBSダイオードとを混載した炭化珪素半導体装置の一例を示す要部断面図である。スイッチング素子および炭化珪素JBSダイオードが形成されたアクティブ領域の周囲には、ガードリングが設けられている。
炭化珪素MOSFETの構造を以下に説明する。図13に示すように、n+型炭化珪素基板110の表面に、n-型炭化珪素のエピタキシャル層111が形成されている。このエピタキシャル層111は、耐圧を確保する役目を担うn-型ドリフト層として機能する。
エピタキシャル層111内には、エピタキシャル層111の上面から所定の深さを有してp型のボディ層121が形成されている。さらに、p型のボディ層121内には、エピタキシャル層111の上面から所定の深さを有し、p型のボディ層121の端部と離間してn+型のソース層119が形成されている。n+型のソース層119は、p型のボディ層121の端部とn+型のソース層119との間のp型のボディ層121内にエピタキシャル層111の上面から所定の距離を有して形成されるチャネルを介して、n-型ドリフト層として機能するエピタキシャル層111と電気的に接続する。
また、p型のボディ層121の周囲には、JFET(Junction Field Effct Transistor)領域122が形成されている。このJFET領域122は、炭化珪素JBSダイオードのオン抵抗を下げるために導入する電流分散層を兼ねている。
p型のボディ層121の端部とn+型のソース層119との間のチャネルが形成されるp型のボディ層121上にはゲート絶縁膜117が形成され、ゲート絶縁膜117上にはゲート電極118が形成されている。また、n+型のソース層119の上面の一部と接続してソース電極120が形成されているが、ソース電極120は、炭化珪素JBSダイオードのアノード電極108と同一の導電層からなる。また、n+型炭化珪素基板110の裏面にドレイン電極123が形成されているが、ドレイン電極123は、炭化珪素JBSダイオードのカソード電極109を兼ねている。以上により、炭化珪素MOSFETが構成されている。
炭化珪素JBSダイオードの構造は、例えば実施例1に示した炭化珪素JBSダイオードと同様である。すなわち、アクティブ領域のエピタキシャル層111の上面には、p型のストライプ状の半導体領域である複数のp型領域107が形成されており、ショットキー領域に加えてpn接合領域が設けられている。また、アクティブ領域のエピタキシャル層111の上面には、過剰電子電流の水平方向の広がりを抑制するため、複数のp型領域107を取り囲むように電流分散層112が形成されている。
さらに、炭化珪素MOSFETおよび炭化珪素JBSダイオードが形成されたアクティブ領域の周囲には、実施例1と同様に、ガードリングGR1(第1ガードリング104、第2ガードリング105および第3ガードリング106)、終端構造103およびチャネルストッパ102が形成されている。
このように、実施例3においても、電流分散層112を設けたことによる外向きの電子電流の発生が抑制されるので、電流密度が高くなることによる局所的な電流集中を防止することができる。これにより、オン抵抗が低く、かつ、サージ電流耐性に優れるスイッチング素子と炭化珪素JBSダイオードとを混載した炭化珪素半導体装置を提供することができる。
なお、実施例4では、スイッチング素子として炭化珪素MOSFETを例示したが、この他にもIGBT(Insulated Gate Bipolar Transistor)または接合FETなどを用いることができる。
実施例1、実施例2および実施例3に示した炭化珪素ダイオードを有する炭化珪素半導体装置は、電力変換装置に用いることができる。図14は、実施例1、実施例2または実施例3による炭化珪素ダイオードを還流ダイオードとしてスイッチング素子に接続した電力変換装置(インバータ)の一例を示す回路図である。
図14に示すように、実施例5によるインバータは、制御回路1701と、パワーモジュール1702とを有する。制御回路1701とパワーモジュール1702とは、端子1703および端子1704で接続されている。パワーモジュール1702は、電源電位(Vcc)とは端子1705を介して、接地電位(GND)とは端子1706を介して接続されている。パワーモジュールの出力は、端子1707,1708,1709を介して3相モータ1710に接続されている。
パワーモジュール1702には、スイッチング素子としてIGBT1711が搭載されている。また、各IGBTに接続される還流ダイオード1712として、例えば実施例1による炭化珪素JBSダイオードを有する半導体チップが搭載されている。
各単相において、電源電位(Vcc)と3相モータ1710の入力電位との間にIGBT1711と還流ダイオード1712とが逆並列に接続されており、3相モータ1710の入力電位と接地電位(GND)との間にもIGBT1711と還流ダイオード1712とが逆並列に接続されている。つまり、3相モータ1710の各単相に2つのIGBT1711と2つの還流ダイオード1712が設けられており、3相で6つのIGBT1711と6つの還流ダイオード1712が設けられている。そして、個々のIGBT1711のゲート電極には制御回路1701が接続されており、この制御回路1701によってIGBT1711が制御される。従って、制御回路1701でパワーモジュール1702のIGBT1711に流れる電流を制御することにより、3相モータ1710を駆動することができる。
実施例1、実施例2および実施例3による炭化珪素ダイオードを有する炭化珪素半導体装置は、上述のようにオン抵抗が低く、かつ、サージ電流耐性に優れるので、高性能・高信頼なパワーモジュール1702を実現することができる。従って、パワーモジュール1702および実施例5によるインバータ、さらには実施例5によるインバータに3相モータ1710を含めた3相モータシステムを低コストで製造することが可能となる。
また、実施例5ではスイッチング素子にIGBTを用いたが、IGBTの代わりに実施例4による炭化珪素MOSFETなどを用いることもできる。スイッチング素子も炭化珪素素子とすることで、より高温での動作が可能となり、高い電流密度が実現可能となる。
実施例5による3相モータシステムは、ハイブリッド車、電気自動車などの自動車に用いることができる。実施例5による3相モータシステムを用いた自動車を図15および図16を用いて説明する。図15は、実施例6による電気自動車の構成の一例を示す概略図であり、図16は、実施例6による昇圧コンバータの一例を示す回路図である。
図15に示すように、実施例6による電気自動車は、駆動輪1801aおよび駆動輪1801bが接続された駆動軸1802に動力を入出力可能とする3相モータ1803と、3相モータ1803を駆動するためのインバータ1804と、バッテリ1805と、を備える。さらに、実施例6による電気自動車は、昇圧コンバータ1808と、リレー1809と、電子制御ユニット1810とを備え、昇圧コンバータ1808は、インバータ1804が接続された電力ライン1806と、バッテリ1805が接続された電力ライン1807とに接続されている。
3相モータ1803は、永久磁石が埋め込まれたロータと、3相コイルが巻回されたステータとを備えた同期発電電動機である。インバータ1804には、実施例5によるインバータを用いる。
昇圧コンバータ1808は、図16に示すように、インバータ1913に、リアクトル1911および平滑用コンデンサ1912が接続された構成からなる。インバータ1913は、実施例5で説明したインバータと同様であり、インバータ内のスイッチング素子1914およびダイオード1915の構成も実施例5において説明した構成にする。
電子制御ユニット1810は、マイクロプロセッサと、記憶装置と、入出力ポートとを備えており、3相モータ1803のロータ位置を検出するセンサからの信号、またはバッテリ1805の充放電値などを受信する。そして、インバータ1804、昇圧コンバータ1808、およびリレー1809を制御するための信号を出力する。
実施例6では、オン抵抗が低く、サージ電流耐性に優れる炭化珪素半導体装置を用いることにより、高性能・高信頼な電力変換装置を有する自動車を実現できる。なお、実施例6では、電気自動車について説明したが、エンジンも併用するハイブリッド自動車にも同様に、実施例5による3相モータシステムを適用することができる。
実施例5による3相モータシステムは、鉄道車両に用いることができる。実施例5による3相モータシステムを用いた鉄道車両を、図17を用いて説明する。実施例7では、耐圧特性に優れる炭化珪素半導体装置により、低コストの電力変換装置を有する鉄道車両を実現できる。図17は、実施例7による鉄道車両に備えられるコンバータおよびインバータの一例を示す回路図である。
図17に示すように、実施例7による鉄道車両には架線OW(例えば25kV)からパンダグラフPGを介して電力が供給される。トランス2009を介して電圧が1.5kVまで降圧され、コンバータ2007で交流が直流に変換される。さらに、インバータ2002が、キャパシタ2008を介して入力された直流を交流に変換し、負荷2001である3相モータで車輪WHを駆動する。コンバータ2007内のスイッチング素子2004およびダイオード2005の構成、およびインバータ2002内のスイッチング素子2004およびダイオード2005の構成は、実施例5において説明した構成である。なお、図17では、実施例5において説明した制御回路1701は省略している。また、図中、符号RTは線路を示す。
実施例7によれば、オン抵抗が低く、かつ、サージ電流耐性に優れる炭化珪素半導体装置を用いることにより、高性能・高信頼な電力変換装置を有する鉄道車両を実現することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
1a,1b 半導体チップ
2 チャネルストッパ
3 終端構造
4 ガードリング
5 p型領域
6 電流分散層
7 アノード電極
8 カソード電極
9 n型炭化珪素基板
10 エピタキシャル層
101a 半導体チップ
102 チャネルストッパ
103 終端構造
104 第1ガードリング
105 第2ガードリング
106 第3ガードリング
107 p型領域
108 アノード電極
109 カソード電極
110 n+型炭化珪素基板
111 エピタキシャル層
112 電流分散層
113,114,115,116 マスク材料層
117 ゲート絶縁膜
118 ゲート電極
119 n+型のソース層
120 ソース電極
121 p型のボディ層
122 JFET領域
123 ドレイン電極
124 ガードリング
1701 制御回路
1702 パワーモジュール
1703~1709 端子
1710 3相モータ
1711 IGBT
1712 還流ダイオード
1801a,1801b 駆動輪
1802 駆動軸
1803 3相モータ
1804 インバータ
1805 バッテリー
1806,1807 電力ライン
1808 昇圧コンバータ
1809 リレー
1810 電子制御ユニット
1911 リアクトル
1912 平滑用コンデンサ
1913 インバータ
1914 スイッチング素子
1915 ダイオード
2001 負荷
2002 インバータ
2004 スイッチング素子
2005 ダイオード
2007 コンバータ
2008 キャパシタ
2009 トランス
G1,G2 ガードリング
OW 架線
PG パンダグラフ
RT 線路
WH 車輪
2 チャネルストッパ
3 終端構造
4 ガードリング
5 p型領域
6 電流分散層
7 アノード電極
8 カソード電極
9 n型炭化珪素基板
10 エピタキシャル層
101a 半導体チップ
102 チャネルストッパ
103 終端構造
104 第1ガードリング
105 第2ガードリング
106 第3ガードリング
107 p型領域
108 アノード電極
109 カソード電極
110 n+型炭化珪素基板
111 エピタキシャル層
112 電流分散層
113,114,115,116 マスク材料層
117 ゲート絶縁膜
118 ゲート電極
119 n+型のソース層
120 ソース電極
121 p型のボディ層
122 JFET領域
123 ドレイン電極
124 ガードリング
1701 制御回路
1702 パワーモジュール
1703~1709 端子
1710 3相モータ
1711 IGBT
1712 還流ダイオード
1801a,1801b 駆動輪
1802 駆動軸
1803 3相モータ
1804 インバータ
1805 バッテリー
1806,1807 電力ライン
1808 昇圧コンバータ
1809 リレー
1810 電子制御ユニット
1911 リアクトル
1912 平滑用コンデンサ
1913 インバータ
1914 スイッチング素子
1915 ダイオード
2001 負荷
2002 インバータ
2004 スイッチング素子
2005 ダイオード
2007 コンバータ
2008 キャパシタ
2009 トランス
G1,G2 ガードリング
OW 架線
PG パンダグラフ
RT 線路
WH 車輪
Claims (12)
- 第1導電型の炭化珪素基板と、
前記炭化珪素基板の表面に形成された前記第1導電型のエピタキシャル層と、
前記エピタキシャル層の上面から第1深さを有して、前記エピタキシャル層内に形成された前記第1導電型の第1半導体領域と、
前記第1半導体領域の前記第1深さよりも浅い、前記エピタキシャル層の上面から第2深さを有して、前記第1半導体領域内に互いに離間して形成された前記第1導電型とは異なる第2導電型の複数の第2半導体領域と、
前記エピタキシャル層の上面上に形成され、前記第1半導体領域および前記複数の第2半導体領域と接続するアノード電極と、
前記炭化珪素基板の裏面と接続するカソード電極と、
前記アノード電極の外周端部と接続し、前記第1半導体領域の外周に接して前記エピタキシャル層内の前記第1半導体領域の周囲に形成された前記第2導電型の環状のガードリングと、
を含むダイオード備える半導体装置であって、
前記ガードリングは、
前記第1半導体領域の前記第1深さよりも浅い、前記エピタキシャル層の上面から第3深さを有する環状の第1ガードリング部分と、
前記第1半導体領域の前記第1深さよりも深い、前記エピタキシャル層の上面から第4深さを有する環状の第2ガードリング部分と、
を有し、
前記第2ガードリング部分は、前記ガードリングの内周から前記炭化珪素基板の外周方向に第1距離を離れて位置し、
前記第1ガードリング部分は、前記ガードリングの内周と前記2ガードリング部分の内周との間に位置し、
前記第1半導体領域は、前記第1ガードリング部分の内周側の側面および底面と、前記第2ガードリング部分の内周側の側面に接している、半導体装置。 - 請求項1記載の半導体装置において、
前記第1距離は、0.05μm以上、1.0μm以下である、半導体装置。 - 請求項1記載の半導体装置において、
前記ガードリングは、
前記第1半導体領域の前記第1深さよりも浅い、前記エピタキシャル層の上面から第5深さを有する環状の第3ガードリング部分、
をさらに有し、
前記第3ガードリング部分は、前記第2ガードリング部分の外周と前記ガードリングの外周との間に位置する、半導体装置。 - 請求項1記載の半導体装置において、
前記ガードリングの外周に接して前記エピタキシャル層内の前記ガードリングの周囲に、前記炭化珪素基板の外周に向かって前記エピタキシャル層の上面からの深さが徐々に浅くなる前記第2導電型の第3半導体領域が形成されている、半導体装置。 - 請求項1記載の半導体装置において、
前記エピタキシャル層の上面から第6深さを有して、前記エピタキシャル層内に形成された前記第2導電型のボディ層と、
前記エピタキシャル層の上面から前記第6深さよりも浅い第7深さを有して、前記ボディ層の端部と離間して前記ボディ層内に形成された前記第1導電型のソース層と、
前記ボディ層の端部と前記ソース層との間の前記ボディ層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ソース層と接続し、前記アノード電極と同一導電層からなるソース電極と、
を含むトランジスタをさらに備えた、半導体装置。 - 請求項1記載の半導体装置を備える、パワーモジュール。
- 請求項6記載のパワーモジュールを備える、電力変換装置。
- 請求項7記載の電力変換装置で三相モータを駆動する、3相モータシステム。
- 請求項8記載の3相モータシステムで車輪を駆動する、自動車。
- 請求項8記載の3相モータシステムで車輪を駆動する、鉄道車両。
- 第1導電型の炭化珪素基板と、
前記炭化珪素基板の表面に形成された前記第1導電型のエピタキシャル層と、
前記エピタキシャル層の上面から第1深さを有して、前記エピタキシャル層内に互いに離間して設けられた前記第1導電型とは異なる第2導電型の複数の第1半導体領域と、
前記エピタキシャル層の上面上に形成され、前記エピタキシャル層および前記複数の第1半導体領域と接続するアノード電極と、
前記炭化珪素基板の裏面と接続するカソード電極と、
前記第アノード電極の外周端部と接続し、前記エピタキシャル層内の前記複数の第1半導体領域が形成されたアクティブ領域の周囲に形成された前記第2導電型の環状のガードリングと、
を含むダイオード備える半導体装置であって、
前記ガードリングは、
前記エピタキシャル層の上面から第2深さを有する環状の第1ガードリング部分と、
前記第2深さよりも深い、前記エピタキシャル層の上面から第3深さを有する環状の第2ガードリング部分と、
を有し、
前記第2ガードリング部分は、前記ガードリングの内周から前記炭化珪素基板の外周方向に第1距離を離れて位置し、
前記第1ガードリング部分は、前記ガードリングの内周と前記2ガードリング部分の内周との間に位置する、半導体装置。 - 請求項11記載の半導体装置において、
前記第1距離は、0.05μm以上、1.0μm以下である、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2014/067840 WO2016002057A1 (ja) | 2014-07-03 | 2014-07-03 | 半導体装置、パワーモジュール、電力変換装置、3相モータシステム、自動車、並びに鉄道車両 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2014/067840 WO2016002057A1 (ja) | 2014-07-03 | 2014-07-03 | 半導体装置、パワーモジュール、電力変換装置、3相モータシステム、自動車、並びに鉄道車両 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2016002057A1 true WO2016002057A1 (ja) | 2016-01-07 |
Family
ID=55018655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2014/067840 WO2016002057A1 (ja) | 2014-07-03 | 2014-07-03 | 半導体装置、パワーモジュール、電力変換装置、3相モータシステム、自動車、並びに鉄道車両 |
Country Status (1)
Country | Link |
---|---|
WO (1) | WO2016002057A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110379863A (zh) * | 2019-08-07 | 2019-10-25 | 派恩杰半导体(杭州)有限公司 | 一种碳化硅结势垒肖特基二极管 |
US10742141B2 (en) | 2017-10-23 | 2020-08-11 | Audi Ag | Electrical drive system |
CN113451298A (zh) * | 2020-03-24 | 2021-09-28 | 株式会社东芝 | 半导体装置 |
CN114203829A (zh) * | 2021-11-30 | 2022-03-18 | 深圳基本半导体有限公司 | 一种frd结构及其制作方法和应用 |
JP7407252B2 (ja) | 2017-01-25 | 2023-12-28 | ローム株式会社 | 半導体装置 |
EP4340035A1 (en) * | 2022-09-15 | 2024-03-20 | Nexperia B.V. | Mps diode having non-uniformly spaced wells and method for manufacturing the same |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0575100A (ja) * | 1991-09-13 | 1993-03-26 | Hitachi Ltd | 半導体整流素子 |
JP2000031505A (ja) * | 1998-07-10 | 2000-01-28 | Sanyo Electric Co Ltd | ショットキーバリアダイオード |
JP2003510817A (ja) * | 1999-09-22 | 2003-03-18 | サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト | 炭化珪素からなる半導体装置とその製造方法 |
JP2005191227A (ja) * | 2003-12-25 | 2005-07-14 | Sanyo Electric Co Ltd | 半導体装置 |
JP2009016603A (ja) * | 2007-07-05 | 2009-01-22 | Denso Corp | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
JP2009535849A (ja) * | 2006-04-29 | 2009-10-01 | アルファ アンド オメガ セミコンダクター,リミテッド | 集積化mosfet−ショットキーデバイスのレイアウトに影響を与えずにショットキーブレークダウン電圧(bv)を高める |
WO2011141981A1 (ja) * | 2010-05-10 | 2011-11-17 | 株式会社日立製作所 | 半導体装置 |
JP2012182404A (ja) * | 2011-03-03 | 2012-09-20 | Toshiba Corp | 半導体整流装置 |
US20120248530A1 (en) * | 2011-04-04 | 2012-10-04 | Sik Lui | Approach to intergrate schottky in mosfet |
JP2013254858A (ja) * | 2012-06-07 | 2013-12-19 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2014508411A (ja) * | 2011-02-10 | 2014-04-03 | クリー インコーポレイテッド | 保護リング延長部を含む接合部終端構造及びそれを組み込む電子デバイスの製作方法 |
-
2014
- 2014-07-03 WO PCT/JP2014/067840 patent/WO2016002057A1/ja active Application Filing
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0575100A (ja) * | 1991-09-13 | 1993-03-26 | Hitachi Ltd | 半導体整流素子 |
JP2000031505A (ja) * | 1998-07-10 | 2000-01-28 | Sanyo Electric Co Ltd | ショットキーバリアダイオード |
JP2003510817A (ja) * | 1999-09-22 | 2003-03-18 | サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト | 炭化珪素からなる半導体装置とその製造方法 |
JP2005191227A (ja) * | 2003-12-25 | 2005-07-14 | Sanyo Electric Co Ltd | 半導体装置 |
JP2009535849A (ja) * | 2006-04-29 | 2009-10-01 | アルファ アンド オメガ セミコンダクター,リミテッド | 集積化mosfet−ショットキーデバイスのレイアウトに影響を与えずにショットキーブレークダウン電圧(bv)を高める |
JP2009016603A (ja) * | 2007-07-05 | 2009-01-22 | Denso Corp | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
WO2011141981A1 (ja) * | 2010-05-10 | 2011-11-17 | 株式会社日立製作所 | 半導体装置 |
JP2014508411A (ja) * | 2011-02-10 | 2014-04-03 | クリー インコーポレイテッド | 保護リング延長部を含む接合部終端構造及びそれを組み込む電子デバイスの製作方法 |
JP2012182404A (ja) * | 2011-03-03 | 2012-09-20 | Toshiba Corp | 半導体整流装置 |
US20120248530A1 (en) * | 2011-04-04 | 2012-10-04 | Sik Lui | Approach to intergrate schottky in mosfet |
JP2013254858A (ja) * | 2012-06-07 | 2013-12-19 | Hitachi Ltd | 半導体装置およびその製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7407252B2 (ja) | 2017-01-25 | 2023-12-28 | ローム株式会社 | 半導体装置 |
US10742141B2 (en) | 2017-10-23 | 2020-08-11 | Audi Ag | Electrical drive system |
CN110379863A (zh) * | 2019-08-07 | 2019-10-25 | 派恩杰半导体(杭州)有限公司 | 一种碳化硅结势垒肖特基二极管 |
CN113451298A (zh) * | 2020-03-24 | 2021-09-28 | 株式会社东芝 | 半导体装置 |
US11502205B2 (en) * | 2020-03-24 | 2022-11-15 | Kabushiki Kaisha Toshiba | Semiconductor device having Schottky barrier diode |
CN114203829A (zh) * | 2021-11-30 | 2022-03-18 | 深圳基本半导体有限公司 | 一种frd结构及其制作方法和应用 |
CN114203829B (zh) * | 2021-11-30 | 2023-02-28 | 深圳基本半导体有限公司 | 一种frd结构及其制作方法和应用 |
EP4340035A1 (en) * | 2022-09-15 | 2024-03-20 | Nexperia B.V. | Mps diode having non-uniformly spaced wells and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7068916B2 (ja) | 炭化珪素半導体装置、電力変換装置、および炭化珪素半導体装置の製造方法 | |
US9711600B2 (en) | Semiconductor device and method of manufacturing the same, power conversion device, three-phase motor system, automobile, and railway vehicle | |
US10290704B2 (en) | Semiconductor device and method for manufacturing same, power conversion device, three-phase motor system, automobile, and railway carriage | |
WO2016002057A1 (ja) | 半導体装置、パワーモジュール、電力変換装置、3相モータシステム、自動車、並びに鉄道車両 | |
JP6514338B2 (ja) | 半導体装置、パワーモジュール、電力変換装置、自動車および鉄道車両 | |
US11063122B2 (en) | Silicon carbide semiconductor device and power conversion device | |
US9960259B2 (en) | Semiconductor device, method for manufacturing same, power conversion device, three-phase motor system, automobile, and railway carriage | |
JP6336055B2 (ja) | 半導体装置、半導体装置の製造方法、電力変換装置、3相モータシステム、自動車、および鉄道車両 | |
US10367090B2 (en) | Silicon carbide semiconductor device, power module, and power conversion device | |
JP6255111B2 (ja) | 半導体装置、インバータモジュール、インバータ、鉄道車両、および半導体装置の製造方法 | |
JP2019125760A (ja) | 炭化ケイ素半導体装置およびその製造方法、電力変換装置、自動車並びに鉄道車両 | |
US10236370B2 (en) | Semiconductor device and method of manufacturing the same, power converter, three-phase motor system, automobile and railway vehicle | |
JP6283122B2 (ja) | 半導体スイッチング素子および炭化珪素半導体装置の製造方法 | |
JP2017174969A (ja) | 半導体装置およびその製造方法並びに電力変換装置 | |
WO2015040675A1 (ja) | 半導体装置、電力変換装置、鉄道車両、および半導体装置の製造方法 | |
JP6273020B2 (ja) | 半導体装置、パワーモジュール、電力変換装置、自動車および鉄道車両 | |
JP2018037621A (ja) | 半導体装置およびその製造方法、電力変換装置 | |
JP6282346B2 (ja) | 半導体装置の製造方法 | |
JP6473073B2 (ja) | 半導体装置、パワーモジュール、電力変換装置、自動車および鉄道車両 | |
JP2018046127A (ja) | 半導体装置、パワーモジュールおよび電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 14896795 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 14896795 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: JP |