WO2015145411A1 - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2015145411A1
WO2015145411A1 PCT/IB2015/053547 IB2015053547W WO2015145411A1 WO 2015145411 A1 WO2015145411 A1 WO 2015145411A1 IB 2015053547 W IB2015053547 W IB 2015053547W WO 2015145411 A1 WO2015145411 A1 WO 2015145411A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
silicon carbide
impurity
main surface
contact
Prior art date
Application number
PCT/IB2015/053547
Other languages
English (en)
French (fr)
Inventor
塩見弘
Original Assignee
国立研究開発法人産業技術総合研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立研究開発法人産業技術総合研究所 filed Critical 国立研究開発法人産業技術総合研究所
Priority to US15/129,542 priority Critical patent/US10707299B2/en
Priority to EP15769856.4A priority patent/EP3125297B1/en
Publication of WO2015145411A1 publication Critical patent/WO2015145411A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Definitions

  • the present invention relates to a silicon carbide semiconductor device and a method for manufacturing the same, and more particularly to a silicon carbide semiconductor device in which a trench is formed on a main surface and a method for manufacturing the same.
  • silicon carbide has been increasingly adopted as a material constituting semiconductor devices in order to enable higher breakdown voltage, lower loss, and use in high-temperature environments.
  • Silicon carbide is a wide band gap semiconductor having a larger band gap than silicon that has been widely used as a material for forming semiconductor devices. Therefore, by adopting silicon carbide as a material constituting the semiconductor device, it is possible to achieve high breakdown voltage of the semiconductor device, reduction of on-resistance, and the like.
  • a semiconductor device that employs silicon carbide as a material has an advantage that a decrease in characteristics when used in a high temperature environment is small as compared with a semiconductor device that employs silicon as a material.
  • Patent Document 1 Japanese Unexamined Patent Application Publication No. 2008-147232 (Patent Document 1) describes a trench type MOSFET (Metal Oxide Semiconductor Field Effect Transistor) made of silicon carbide.
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • the thickness of the channel layer is not less than the length obtained by a predetermined calculation formula so that punch-through due to the short channel effect does not occur, and the lower end of the base layer is more drain electrode than the lower end of the gate trench. It is provided so that it may be located in the side.
  • Non-patent Document 1 Y. Nakano et al. "690V, 1.00 m ⁇ cm 2 4H-SiC Double-Trench MOSFETs", Materials Science Forum Vols. In 717-720 (2012) page 1069-1072 (Non-patent Document 1), a withstand voltage holding trench is formed adjacent to the switching trench, and the bottom of the withstanding voltage holding trench is the bottom of the switching trench. Further, a MOSFET provided on the drain electrode side is described. A p-type base layer is provided below the breakdown voltage holding trench.
  • the p-type region is provided in contact with the bottom of the gate trench.
  • Vertical power transistor achieves high breakdown voltage by pn junction between base layer and drift layer.
  • the withstand voltage is designed by suppressing the electric field in the semiconductor to a predetermined value.
  • the insulating film is also exposed to a high electric field.
  • silicon carbide has a high dielectric breakdown electric field
  • the trench type transistor can reduce the cell pitch, the cell integration can be increased and the on-resistance can be decreased.
  • the electric field strength in the protruding region of the trench portion is increased, the breakdown voltage is reduced as compared with the planar transistor.
  • the bottom of the trench is provided closer to the source electrode than the end of the p-type base layer on the drain electrode side so that the electric field does not concentrate on the trench.
  • the depletion layer extending under the p-type base layer prevents an electric field from being applied to the bottom of the trench.
  • a withstand voltage holding trench is formed adjacent to the switching trench, and a lower portion of the withstand voltage holding trench is formed. Is provided with a p-type base layer, and a depletion layer is formed at a deep position to protect the trench structure of the current control unit.
  • each of the above structures hinders the effect that the current flowing out of the current control unit spreads to the drift layer when it is turned on, so that the on-resistance increases.
  • the impurity concentration of the drift layer decreases.
  • the depletion layer of the p-type base layer is expanded, and the on-resistance is increased because the current output from the channel is not effectively expanded to the drift layer.
  • the distance between the trench and the p-type base layer is increased, the electric field in the trench cannot be sufficiently relaxed, and the breakdown voltage of the MOSFET is deteriorated.
  • shortening the distance between the gate trench and the p-type base layer increases the on-resistance of the MOSFET. That is, there is a trade-off relationship between on-resistance and breakdown voltage.
  • the electric field at the bottom of the trench is reduced by forming a p-type region at the bottom of the trench.
  • the electric field concentrates on the side of the trench, it is difficult to maintain a sufficiently high breakdown voltage.
  • An object of one embodiment of the present invention is to provide a silicon carbide semiconductor device capable of reducing on-resistance and improving breakdown voltage, and a method for manufacturing the same.
  • a silicon carbide semiconductor device includes a silicon carbide substrate and a gate insulating film.
  • the silicon carbide substrate has a first main surface and a second main surface opposite to the first main surface.
  • the silicon carbide substrate has a first impurity region having a first conductivity type, a second impurity region in contact with the first impurity region and having a second conductivity type different from the first conductivity type, and a first conductivity type.
  • a third impurity region separated from the first impurity region by the second impurity region.
  • the first impurity region is in contact with the first impurity region, is in contact with the first region, is located on the opposite side of the first impurity region as viewed from the first region, and has a higher impurity concentration than the first region.
  • a third region in contact with the second region, located on the opposite side of the first region as viewed from the second region, and having a lower impurity concentration than the second region.
  • a trench having a side portion connected to the first main surface and a bottom portion connected to the side portion is formed on the first main surface of the silicon carbide substrate.
  • the gate insulating film is in contact with the first region, the second impurity region, and the third impurity region at the side of the trench.
  • a method for manufacturing a silicon carbide semiconductor device includes the following steps.
  • a silicon carbide substrate having a first main surface and a second main surface opposite to the first main surface is formed.
  • the silicon carbide substrate has a first impurity region having a first conductivity type, a second impurity region in contact with the first impurity region and having a second conductivity type different from the first conductivity type, and a first conductivity type.
  • a third impurity region separated from the first impurity region by the second impurity region.
  • the first impurity region is in contact with the first impurity region, is in contact with the first region, is located on the opposite side of the first impurity region as viewed from the first region, and has a higher impurity concentration than the first region.
  • a third region in contact with the second region located on the opposite side of the first region as viewed from the second region, and having a lower impurity concentration than the second region.
  • a trench having a side portion connected to the first main surface and a bottom portion connected to the side portion is formed on the first main surface of the silicon carbide substrate.
  • a gate insulating film in contact with the first region, the second impurity region, and the third impurity region is formed on the side portion of the trench.
  • the present invention it is possible to provide a silicon carbide semiconductor device that can reduce on-resistance and improve breakdown voltage, and a method for manufacturing the same.
  • FIG. 5 is a flowchart for schematically illustrating the method for manufacturing the silicon carbide semiconductor device according to the first embodiment of the present invention.
  • FIG. 3 is a schematic cross sectional view for schematically illustrating a first step of the method for manufacturing the silicon carbide semiconductor device according to the first embodiment of the present invention.
  • FIG. 5 is a schematic cross sectional view for schematically illustrating a second step of the method for manufacturing the silicon carbide semiconductor device according to the first embodiment of the present invention.
  • FIG. 5 is a schematic cross sectional view for schematically illustrating a third step of the method for manufacturing the silicon carbide semiconductor device according to the first embodiment of the present invention.
  • FIG. 6 is a schematic cross sectional view for schematically illustrating a fourth step of the method for manufacturing the silicon carbide semiconductor device according to the first embodiment of the present invention.
  • FIG. 10 is a schematic cross sectional view for schematically illustrating a fifth step of the method for manufacturing the silicon carbide semiconductor device according to the first embodiment of the present invention.
  • FIG. 10 is a schematic cross sectional view for schematically illustrating a sixth step of the method for manufacturing the silicon carbide semiconductor device according to the first embodiment of the present invention.
  • FIG. 10 is a schematic cross sectional view for schematically illustrating a seventh step of the method for manufacturing the silicon carbide semiconductor device according to the first embodiment of the present invention.
  • FIG. 10 is a schematic cross sectional view for schematically illustrating an eighth step of the method for manufacturing the silicon carbide semiconductor device according to the first embodiment of the present invention.
  • FIG. 10 is a schematic cross sectional view for schematically illustrating a ninth step of the method for manufacturing the silicon carbide semiconductor device according to the first embodiment of the present invention.
  • FIG. 10 is a schematic cross sectional view for schematically illustrating a tenth step of the method for manufacturing the silicon carbide semiconductor device according to the first embodiment of the present invention.
  • a silicon carbide semiconductor device 1 includes a silicon carbide substrate and a gate insulating film.
  • Silicon carbide substrate 10 has a first main surface 10a and a second main surface 10b opposite to the first main surface 10a.
  • Silicon carbide substrate 10 includes first impurity region 12 having a first conductivity type, second impurity region 13 in contact with first impurity region 12 and having a second conductivity type different from the first conductivity type, A third impurity region having a conductivity type and separated from the first impurity region by a second impurity region;
  • the first impurity region 12 is in contact with the second impurity region 13, the first region 12a is in contact with the first region 12a, is located on the opposite side of the second impurity region 13 when viewed from the first region 12a, and the first region A second region 12b having an impurity concentration higher than 12a, and a second region 12b that is in contact with the second region 12b, is located on the opposite side of the first region 12a when viewed from the
  • a trench TR having a side portion SW connected to the first main surface 10a and a bottom portion BT connected to the side portion SW is formed in the first main surface 10a of the silicon carbide substrate 10.
  • Gate insulating film 15 is in contact with first region 12a, second impurity region 13, and third impurity region 14 at side SW of trench TR.
  • first impurity region 12 has a first region 12a in contact with second impurity region 13, a first region 12a in contact with first region 12a, and a first region 12a as viewed from first region 12a.
  • the second region 12b located on the opposite side of the second impurity region 13 and having a higher impurity concentration than the first region 12a.
  • the gate insulating film 15 is formed in the first region 12a in the side SW of the trench TR. To touch. As a result, when the switch is off, the depletion layer spreads in the first region 12a having a low impurity concentration, and the electric field in the trench TR is relaxed, so that a high breakdown voltage can be maintained.
  • the impurity concentration of first region 12a is 1.5 ⁇ 10 16 cm ⁇ 3 or less.
  • the breakdown voltage can be improved by effectively relaxing the electric field in the trench TR.
  • the impurity concentration of second region 12b is 2 ⁇ 10 16 cm ⁇ 3 or more.
  • the on-resistance can be reduced by effectively collecting carriers around the trench.
  • the thickness of first region 12a along the normal direction of first main surface 10a is 0.1 ⁇ m or more. 0.5 ⁇ m or less.
  • the breakdown voltage can be improved by effectively suppressing the electric field concentration in the trench TR.
  • an increase in on-resistance can be suppressed.
  • the thickness of second region 12b along the normal direction of first main surface 10a is 0.3 ⁇ m or more. 2 ⁇ m or less.
  • the on-resistance can be reduced by effectively collecting carriers in the trench TR.
  • an increase in on-resistance can be suppressed.
  • silicon carbide substrate 10 has the second conductivity type, and has a higher impurity concentration than second impurity region 13. And a buried region 17 extending from a part of the end 13a of the second impurity region 13 on the second main surface 10b side toward the second main surface 10b.
  • a pn junction is formed by the buried region 17 having the second conductivity type and the first impurity region 12 having the first conductivity type, and a withstand voltage is ensured in a JFET (junction field effect transistor) region sandwiched between the pn junctions. Form. Thereby, a proof pressure can be improved more.
  • silicon carbide substrate 10 has the second conductivity type and has a higher impurity concentration than second impurity region 13. And a buried region 17 extending from bottom BT of trench TR toward second main surface 10b. As a result, the bottom portion BT of the trench TR is effectively shielded from a high electric field, whereby the breakdown voltage can be improved.
  • the width of buried region 17 in the direction parallel to first main surface 10a is smaller than the width of bottom portion BT of trench TR.
  • gate insulating film 15 is in contact with second region 12b at bottom BT of trench TR.
  • Silicon carbide substrate 10 has the second conductivity type, has an impurity concentration higher than that of second impurity region 13, and extends from the end of second region 12b opposite to bottom BT to second main surface 10b. Further included is a buried region 17 extending toward the surface.
  • silicon carbide substrate 10 has the first conductivity type and has a higher impurity concentration than third region 12c. And a buffer layer 22 in contact with the third region 12c on the second main surface 10b side. Thereby, the film quality of the third region 12c formed on the buffer layer 22 can be improved.
  • the method for manufacturing silicon carbide semiconductor device 1 includes the following steps. Silicon carbide substrate 10 having first main surface 10a and second main surface 10b opposite to first main surface 10a is formed. Silicon carbide substrate 10 includes first impurity region 12 having a first conductivity type, second impurity region 13 in contact with first impurity region 12 and having a second conductivity type different from the first conductivity type, A third impurity region having a conductivity type and separated from the first impurity region by the second impurity region.
  • the first impurity region 12 is in contact with the second impurity region 13, the first region 12a is in contact with the first region 12a, is located on the opposite side of the second impurity region 13 when viewed from the first region 12a, and the first region A second region 12b having an impurity concentration higher than 12a, and a second region 12b that is in contact with the second region 12b, is located on the opposite side of the first region 12a when viewed from the second region 12b, and has an impurity concentration lower than that of the second region 12b. And a third region 12c.
  • a trench TR having a side portion SW connected to the first main surface 10a and a bottom portion BT connected to the side portion SW is formed in the first main surface 10a of the silicon carbide substrate 10.
  • Gate insulating film 15 in contact with first region 12a, second impurity region 13, and third impurity region 14 is formed in side portion SW of trench TR.
  • first impurity region 12 is in contact with second impurity region 13
  • first region 12 a is in contact with first region 12 a
  • first region 12 a is Silicon carbide substrate 10 having second region 12b located on the opposite side to second impurity region 13 and having a higher impurity concentration than first region 12a is formed
  • a gate insulating film 15 in contact with the first region 12a is formed.
  • the step of forming silicon carbide substrate 10 includes a step of forming third region 12c by epitaxial growth, and a step of forming third region 12c. Forming a buried region 17 having a second conductivity type and having an impurity concentration higher than that of the second impurity region 13 by performing ion implantation. Thereby, the buried region 17 having a high impurity concentration can be formed effectively.
  • the step of forming silicon carbide substrate 10 includes performing ion implantation on both buried region 17 and third region 12c.
  • ion implantation can be performed without forming the mask again, it is possible to suppress the occurrence of positional displacement of each of the first region 12a and the second region 12b due to mask displacement.
  • the ion implantation energy in the step of forming second region 12b is greater than the ion implantation energy in the step of forming first region 12a. .
  • ions implanted to form second region 12b can be prevented from being knocked on and pushed into the silicon carbide substrate.
  • the step of forming silicon carbide substrate 10 includes the step of forming second impurity in contact with buried region 17 and first region 12a. Forming the region 13 by epitaxial growth. Thereby, the buried region 17 having a high impurity concentration can be formed with low energy near the bottom portion BT of the trench TR. Further, by forming the second impurity region 13 by epitaxial growth, a high-quality channel region can be formed.
  • the impurity concentration of first region 12a is 1.5 ⁇ 10 16 cm ⁇ 3 or less.
  • the breakdown voltage can be improved by effectively relaxing the electric field in the trench TR.
  • the impurity concentration of second region 12b is 2 ⁇ 10 16 cm ⁇ 3 or more.
  • the on-resistance can be reduced by effectively collecting carriers around the trench.
  • the thickness of first region 12a along the normal direction of first main surface 10a is 0 .1 ⁇ m or more and 0.5 ⁇ m or less.
  • the thickness H2 of the first region 12a is 0.1 ⁇ m or more, the breakdown voltage can be improved by effectively suppressing the electric field concentration in the trench TR.
  • an increase in on-resistance can be suppressed.
  • the thickness of second region 12b along the normal direction of first main surface 10a is 0. .3 ⁇ m or more and 2 ⁇ m or less.
  • the on-resistance can be reduced by effectively collecting carriers in the trench TR.
  • an increase in on-resistance can be suppressed.
  • MOSFET 1 includes a silicon carbide substrate 10, a gate electrode 27, a gate insulating film 15, an interlayer insulating film 21, a source electrode 16, a source wiring 19, and a drain.
  • the electrode 20 and the protective film 24 are mainly included.
  • Silicon carbide substrate 10 has a first main surface 10a and a second main surface 10b opposite to first main surface 10a, and includes silicon carbide single crystal substrate 11 and silicon carbide single crystal substrate 11. And the silicon carbide epitaxial layer 5 provided in the main part.
  • Silicon carbide single crystal substrate 11 is made of, for example, a polytype 4H hexagonal silicon carbide single crystal.
  • the maximum diameter of first main surface 10a of silicon carbide substrate 10 is, for example, 150 mm, and preferably 150 mm or more.
  • First main surface 10a of silicon carbide substrate 10 is, for example, a surface that is off by 8 ° or less from a ⁇ 0001 ⁇ plane or a ⁇ 0001 ⁇ plane.
  • Silicon carbide single crystal substrate 11 has a thickness of, for example, 400 ⁇ m.
  • the resistivity of silicon carbide single crystal substrate 11 is, for example, 0.017 ⁇ cm.
  • Silicon carbide epitaxial layer 5 includes first impurity region 12, base region 13 (second impurity region 13), source region 14 (third impurity region 14), contact region 18, and buried region 17.
  • the first impurity region 12 is an n-type (first conductivity type) region containing an n-type impurity (donor) for imparting an n-type such as nitrogen.
  • the first impurity region 12 includes a buffer layer 22 provided on the silicon carbide single crystal substrate 11, a third region 12c provided on the buffer layer 22, and a second region 12b provided on the third region 12c. And a first region 12a provided on the second region 12b. The first region 12 a is in contact with the base region 13.
  • the second region 12b is in contact with the first region 12a and is located on the side opposite to the base region 13 when viewed from the first region 12a.
  • the third region 12c is in contact with the second region 12b and is located on the opposite side of the first region 12a when viewed from the second region 12b.
  • Buffer layer 22 has an impurity concentration higher than that of third region 12c, for example, and is in contact with third region 12c on the second main surface 10b side.
  • the buffer layer 22, the first region 12a, the second region 12b, and the third region 12c contain an n-type impurity such as nitrogen, for example, and have an n-type.
  • the second region 12b has a higher impurity concentration than the first region 12a.
  • the third region 12c has a lower impurity concentration than the second region 12b.
  • the concentration of impurities such as nitrogen included in the first region 12a is 1.5 ⁇ 10 16 cm ⁇ 3 or less.
  • the concentration of impurities such as nitrogen included in the first region 12a may be higher than the concentration of impurities such as nitrogen included in the third region 12c.
  • the concentration of impurities such as nitrogen included in the second region 12b is 2 ⁇ 10 16 cm ⁇ 3 or more.
  • the concentration of impurities such as nitrogen included in the second region 12b may be 2 ⁇ 10 17 cm ⁇ 3 or less. If the concentration of an impurity such as nitrogen contained in the second region 12b is 2 ⁇ 10 17 cm ⁇ 3 or less, it is possible to suppress destruction of the buried region 17 due to electric field concentration in the buried region 17. .
  • the thickness H2 of the first region 12a along the normal line direction of the first main surface 10a is not less than 0.1 ⁇ m and not more than 0.5 ⁇ m, more preferably not less than 0.1 ⁇ m and not more than 0.4 ⁇ m.
  • the thickness of second region 12b along the normal direction of first main surface 10a is not less than 0.3 ⁇ m and not more than 2 ⁇ m.
  • the concentration of impurities such as nitrogen contained in the third region 12c and the thickness of the third region 12c vary depending on the breakdown voltage.
  • the thickness of the third region 12c is, for example, about 10 ⁇ m, and the nitrogen concentration contained in the third region 12c is about 1 ⁇ 10 16 cm ⁇ 3 .
  • the thickness of the third region 12c is, for example, about 20 ⁇ m, and the nitrogen concentration contained in the third region 12c is about 5 ⁇ 10 15 cm ⁇ 3 .
  • the thickness of the third region 12c is, for example, about 30 ⁇ m, and the nitrogen concentration contained in the third region 12c is about 3 ⁇ 10 15 cm ⁇ 3 .
  • the concentration of n-type impurities such as nitrogen contained in buffer layer 22 is lower than the concentration of n-type impurities such as nitrogen contained in silicon carbide single crystal substrate 11.
  • the concentration of n-type impurities such as nitrogen contained in silicon carbide single crystal substrate 11 is, for example, 5 ⁇ 10 18 cm ⁇ 3 or more and 9 ⁇ 10 18 cm ⁇ 3 or less.
  • the concentration of n-type impurities such as nitrogen contained in the buffer layer 22 is, for example, 1 ⁇ 10 18 cm ⁇ 3 or more and 2 ⁇ 10 18 cm ⁇ 3 or less.
  • Base region 13 (second impurity region 13) is provided on each of first impurity region 12 and buried region 17 so as to be in contact with first impurity region 12.
  • the base region 13 is a region having a p-type (second conductivity type) different from the n-type.
  • Base region 13 includes a p-type impurity (acceptor) for imparting a p-type, such as Al (aluminum) or B (boron).
  • the concentration of the p-type impurity such as aluminum in the base region 13 is, for example, 7 ⁇ 10 15 cm ⁇ 3 .
  • Base region 13 is an epitaxial layer formed by, for example, epitaxial growth.
  • the base region 13 has a thickness of 0.5 ⁇ m, for example.
  • the source region 14 (third impurity region 14) is provided on the base region 13 so as to be separated from the first impurity region 12 by the base region 13.
  • the source region 14 includes an n-type impurity for imparting an n-type such as phosphorus and has the n-type.
  • the concentration of the n-type impurity included in the source region 14 is higher than the concentration of the n-type impurity included in each of the first region 12a, the second region 12b, and the third region 12c.
  • the concentration of n-type impurities such as phosphorus included in the source region 14 is, for example, 1 ⁇ 10 20 cm ⁇ 3 .
  • Contact region 18 is a p-type region containing a p-type impurity such as aluminum or boron.
  • the contact region 18 is provided so as to penetrate the source region 14 and the base region 13 and reach the buried region 17 so as to be sandwiched between the source region 14 and the base region 13.
  • contact region 18 is formed to connect first main surface 10a of silicon carbide substrate 10 and buried region 17.
  • the concentration of the p-type impurity included in the contact region 18 is higher than the concentration of the p-type impurity included in the base region 13.
  • the concentration of the p-type impurity such as aluminum included in the contact region 18 is, for example, 1 ⁇ 10 20 cm ⁇ 3 .
  • Buried region 17 includes a p-type impurity such as aluminum or boron and has p-type.
  • the buried region 17 has a higher impurity concentration than the base region 13.
  • the concentration of the p-type impurity such as aluminum included in the buried region 17 is, for example, 5 ⁇ 10 17 cm ⁇ 3 or more and 8 ⁇ 10 18 cm ⁇ 3 or less.
  • the impurity element and concentration contained in each region can be measured by, for example, SCM (Scanning Capacitance Microscope) or SIMS (Secondary Lon Mass Spectrometry).
  • the buried region 17 is in contact with each of the contact region 18 and the base region 13.
  • the silicon carbide substrate 10 is provided so as to extend from a part of the end portion 13a of the base region 13 on the second main surface 10b side of the silicon carbide substrate 10 toward the second main surface 10b.
  • the buried region 17 is located on the side opposite to the source region 14 when viewed from the base region 13 and is located on the side opposite to the source electrode 16 when viewed from the contact region 18.
  • the width of the buried region 17 in the direction parallel to the first main surface 10 a may be larger than the width of the contact region 18.
  • the end of the buried region 17 on the second main surface 10b side is in contact with the second region 12b.
  • a side portion of the buried region 17 is in contact with each of the first region 12a and the second region 12b.
  • the thickness of the buried region 17 along the normal direction of the first main surface 10a is larger than the thickness of the first region 12a.
  • a part of the first region 12a and the second region 12b are two embedded regions. It is formed so as to be sandwiched between regions 17.
  • the end portion of the buried region 17 on the second main surface 10b side may be located closer to the second main surface 10b than the boundary between the second region 12b and the third region 12c. That is, the end of the buried region 17 on the second main surface 10b side may be in contact with the third region 12c.
  • a trench TR having a side part SW connected to the first main surface 10a and a bottom part BT connected to the side part SW is formed on the first main surface 10a of the silicon carbide substrate 10.
  • Side SW of trench TR penetrates each of source region 14 and base region 13 to reach first region 12a, and bottom portion BT of trench TR is located in first region 12a. That is, the first region 12a, the base region 13, and the source region 14 are in contact with the side SW of the trench, and the first region 12a is in contact with the bottom BT of the trench TR.
  • Side portion SW of trench TR extends along a direction substantially parallel to the normal direction of first main surface 10a of silicon carbide substrate 10, and bottom portion BT of trench TR is formed on silicon carbide substrate 10.
  • Buried region 17 is provided to face a corner where side SW of trench TR contacts bottom BT.
  • Bottom portion BT of trench TR is located on the second main surface 10b side with respect to the surface along the end of embedded region 17 on the first main surface 10a side, and the buried region on the second main surface 10b side. It is located closer to the first main surface 10a than the surface along the end portion of 17.
  • the depth H1 of the trench TR is preferably not less than 0.3 ⁇ m and not more than 3 ⁇ m. More preferably, the depth H1 of the trench TR is not less than 0.3 ⁇ m and not more than 2 ⁇ m, and more preferably not less than 0.8 ⁇ m and not more than 1.5 ⁇ m.
  • the depth H1 of the trench TR is preferably smaller than the width of the trench TR.
  • the distance D between the side part SW of the trench TR and the side surface of the buried region 17 is smaller than 0.2 ⁇ m, the current spreading from the channel is prevented and the on-resistance is increased.
  • distance D between side SW of trench TR and the side surface of buried region 17 is greater than 5 ⁇ m, the effect of shielding the electric field at bottom portion BT of trench TR by buried region 17 is reduced. Therefore, the distance D between side portion SW of trench TR and the side surface of buried region 17 facing side portion SW in the direction parallel to first main surface 10a of silicon carbide substrate 10 is 0.2 ⁇ m or more and 5 ⁇ m. The following is preferable. More preferably, the distance D between the side portion SW of the trench TR and the side surface of the buried region 17 facing the side portion SW is 1 ⁇ m or more and 2 ⁇ m or less.
  • a withstand voltage channel is formed in the JFET region sandwiched between the pn junctions of the first impurity region 12 having the n-type region and the buried region 17 having the p-type.
  • a current control channel is formed in the base region 13 in contact with the side portion SW of the trench TR.
  • the gate insulating film 15 is made of, for example, silicon dioxide, and is provided in contact with the side SW of the trench TR and the bottom BT. Gate insulating film 15 is in contact with first region 12a, base region 13 and source region 14 at side SW of trench TR, and is in contact with first region 12a at bottom BT of trench TR. A channel region CH can be formed in the base region 13 in contact with the gate insulating film 15.
  • the gate electrode 27 is disposed in contact with the gate insulating film 15 and is provided so as to fill a groove formed by the gate insulating film 15.
  • the gate electrode 27 may be provided so as to be exposed from the source region 14.
  • the gate electrode 27 is made of a conductor such as polysilicon doped with impurities.
  • the source electrode 16 is made of a material containing, for example, Ni and Ti. Source electrode 16 is in contact with each of source region 14 and contact region 18 on first main surface 10a of silicon carbide substrate 10.
  • the source electrode 16 includes an alloy layer that is in ohmic contact with the source region 14.
  • the alloy layer is, for example, silicide with a metal included in the source electrode 16.
  • the source electrode 16 is made of a material containing Ti, Al, and Si.
  • Interlayer insulating film 21 is provided at a position facing first main surface 10a of silicon carbide substrate 10. Specifically, the interlayer insulating film 21 is provided in contact with each of the gate electrode 27 and the gate insulating film 15 so as to cover the gate electrode 27. Interlayer insulating film 21 includes, for example, TEOS (Tetra Ethyl Ortho Silicate) oxide film and PSG (Phosphorus Silicon Glass). The interlayer insulating film 21 electrically insulates the gate electrode 27 and the source electrode 16 from each other.
  • the source wiring 19 is provided so as to cover the interlayer insulating film 21 and to be in contact with the source electrode 16. The source wiring 19 is electrically connected to the source region 14 through the source electrode 16. Source wiring 19 is made of a material containing, for example, AlSiCu.
  • the protective film 24 is provided on the source wiring 19 so as to cover the source wiring 19.
  • the protective film 24 includes, for example, a nitride film and polyimide.
  • Drain electrode 20 is provided in contact with second main surface 10b of silicon carbide substrate 10.
  • the drain electrode 20 is made of a material capable of ohmic contact with the n-type silicon carbide single crystal substrate 11 such as NiSi (nickel silicide). Thereby, drain electrode 20 is electrically connected to silicon carbide single crystal substrate 11.
  • MOSFET 1 in a state where the voltage applied to gate electrode 27 is less than the threshold voltage, that is, in the off state, even if a voltage is applied between source electrode 16 and drain electrode 20, A pn junction formed with one impurity region 12 is reverse-biased and becomes non-conductive.
  • a voltage equal to or higher than the threshold voltage is applied to the gate electrode 27
  • an inversion layer is formed in the channel region CH in the vicinity of the base region 13 in contact with the gate insulating film 15.
  • the source region 14 and the first impurity region 12 are electrically connected, and a current flows between the source electrode 16 and the drain electrode 20.
  • the MOSFET 1 operates.
  • MOSFET 1 as the silicon carbide semiconductor device according to the first embodiment will be described.
  • a silicon carbide single crystal substrate 11 is prepared by slicing a silicon carbide single crystal ingot grown by an improved Rayleigh method, cutting the substrate, and performing mirror polishing on the surface of the substrate.
  • the Silicon carbide single crystal substrate 11 is, for example, polytype 4H hexagonal silicon carbide.
  • the diameter of the main surface of silicon carbide single crystal substrate 11 is, for example, 150 mm, and the thickness is, for example, 400 ⁇ m.
  • the main surface of silicon carbide single crystal substrate 11 is, for example, a surface that is off by about 8 ° or less from the ⁇ 0001 ⁇ plane or ⁇ 0001 ⁇ plane.
  • an n-type epitaxial layer forming step (S10: FIG. 2) is performed.
  • a carrier gas containing hydrogen, a source gas containing silane and propane, and a dopant gas containing nitrogen are supplied onto the silicon carbide single crystal substrate 11, and the silicon carbide single crystal substrate 11 is subjected to a pressure of 100 mbar (10 kPa). However, it is heated to about 1550 ° C., for example.
  • silicon carbide epitaxial layer 5 having n-type is formed on silicon carbide single crystal substrate 11.
  • Silicon carbide epitaxial layer 5 has a buffer layer 22 formed on silicon carbide single crystal substrate 11 and a third region 12 c formed on buffer layer 22.
  • the third region 12c is doped with nitrogen, and the concentration of nitrogen is, for example, 1.0 ⁇ 10 16 cm ⁇ 2 .
  • the thickness of the third region 12c is, for example, 10 ⁇ m.
  • a p-type buried region forming step (S20: FIG. 2) is performed. Specifically, referring to FIG. 5, ion implantation mask 31 is formed on third region 12 c of silicon carbide epitaxial layer 5.
  • the ion implantation mask is made of a material including a TEOS oxide film, and the thickness of the ion implantation mask 31 is, for example, 1.6 ⁇ m.
  • RF (Radio Frequency) etching is performed on the ion implantation mask 31 using CHF 3 and O 2 . As a result, a through film of, for example, about 80 nm is left on the portion where ion implantation is to be performed.
  • ion implantation is performed on third region 12 c of silicon carbide epitaxial layer 5 using ion implantation mask 31 having a through film.
  • Al (aluminum) ions are implanted into the silicon carbide epitaxial layer 5 through the through film in the direction of the arrow, thereby having a p-type and an impurity concentration higher than that of the base region 13.
  • Region 17 is formed (see FIG. 6).
  • Conditions for ion implantation such as acceleration voltage and dose so that the impurity concentration of the buried region 17 on the second main surface 10b side is higher than the impurity concentration of the buried region 17 on the first main surface 10a side. Is adjusted.
  • an n-type second region forming step (S25: FIG. 2) is performed. Specifically, a portion of the ion implantation mask 31 on the region where the second region 12b is to be formed is removed, and the through film 32 having a thickness of, for example, 80 nm is left. Next, for example, nitrogen ions are implanted into both the buried region 17 and the third region 12c in the direction of the arrow from above the through film 32. Thereby, the second region 12b is formed in a region sandwiched between the two embedded regions 17 in a cross-sectional view.
  • the n-type first region forming step (S30: FIG. 2) is performed. Specifically, for example, nitrogen ions are implanted into both the buried region 17 and the second region 12b in the direction of the arrow from above the through film 32. Thereby, the first region 12a is formed in a region sandwiched between the through film 32 and the second region 12b (see FIG. 7).
  • the ion implantation energy (acceleration voltage) in the step of forming the second region 12b is larger than the ion implantation energy (acceleration voltage) in the step of forming the first region 12a.
  • the second region 12b is applied using the second acceleration voltage smaller than the first acceleration voltage.
  • nitrogen ions are implanted.
  • the through film 32 is removed from the surfaces of the buried region 17 and the first region 12a.
  • the impurity concentration of the first region 12a is 1.5 ⁇ 10 16 cm ⁇ 3 or less.
  • the impurity concentration of the second region 12b is 2 ⁇ 10 16 cm ⁇ 3 or more.
  • the thickness of the first region 12a along the normal direction of the first main surface 10a is not less than 0.1 ⁇ m and not more than 0.5 ⁇ m.
  • the thickness of second region 12b along the normal direction of first main surface 10a is not less than 0.3 ⁇ m and not more than 2 ⁇ m.
  • the n-type second region forming step and the n-type first region forming step are performed after the p-type buried region forming step has been described.
  • the n-type second region forming step is performed.
  • the p-type buried region forming step may be performed.
  • a p-type epitaxial layer forming step (S40: FIG. 2) is performed.
  • base region 13 having p type doped with aluminum at an impurity concentration of 7 ⁇ 10 15 cm ⁇ 3 is formed by epitaxial growth.
  • the base region is formed by epitaxial growth so as to contact the buried region 17 and the first region 12a (see FIG. 8).
  • the base region 13 has a thickness of 0.5 ⁇ m, for example.
  • ion implantation mask 33 is formed on base region 13.
  • the ion implantation mask is made of, for example, a material including a TEOS oxide film, and the thickness of the ion implantation mask 31 is, for example, 1.6 ⁇ m.
  • RF etching is performed on the ion implantation mask 33 using CHF 3 and O 2 . Thereby, a through film of about 80 nm is left on the region where the source region 14 is formed.
  • ion implantation is performed on base region 13 of silicon carbide epitaxial layer 5 using ion implantation mask 33 having a through film.
  • P (phosphorus) ions are ion-implanted into the base region 13 of the silicon carbide epitaxial layer 5 through the through film in the direction of the arrow, so that the source region 14 having n-type is formed (see FIG. 9).
  • a p-type contact region forming step (S60: FIG. 2) is performed.
  • ion implantation mask 34 is formed on base region 13 and source region 14.
  • the ion implantation mask is made of, for example, a material including a TEOS oxide film, and the thickness of the ion implantation mask 31 is, for example, 1.6 ⁇ m.
  • RF etching is performed on the ion implantation mask 34 using CHF 3 and O 2 . As a result, a through film of, for example, about 80 nm is left on the region where the contact region 18 is formed.
  • ion implantation is performed on base region 13 of silicon carbide epitaxial layer 5 using ion implantation mask 34 having a through film.
  • the contact region 18 is formed between the source region 14 and the base region 13 so as to connect the first main surface 10a of the silicon carbide substrate 10 and the buried region 17 and has a p-type conductivity type. Is formed (see FIG. 10).
  • an activation annealing step is performed. After ion implantation mask 34 is removed from first main surface 10a of silicon carbide substrate 10, first main surface 10a of silicon carbide substrate 10 is covered with a protective film. Next, silicon carbide substrate 10 is heated in an argon atmosphere at a temperature of, for example, 1650 ° C. or higher and 1750 ° C. or lower for about 30 minutes.
  • the p-type impurity such as aluminum contained in the base region 13
  • the n-type impurity such as phosphorus contained in the source region 14
  • the p-type impurity such as aluminum contained in the contact region 18, and the first region 12a.
  • the n-type impurities such as nitrogen included in each of the second regions 12b are activated.
  • a trench formation step (S70: FIG. 2) is performed.
  • an etching mask 35 is formed on source region 14 and contact region 18.
  • the etching mask 35 is made of a material including, for example, a TEOS oxide film, and the thickness of the etching mask 35 is 1.6 ⁇ m, for example.
  • an opening is formed in the etching mask 35 by performing RF etching on the etching mask 35 on the inclined region where the trench TR is formed using CHF 3 and O 2 .
  • etching is performed on silicon carbide substrate 10 using etching mask 35 having an opening formed in a region where trench TR is to be formed.
  • ECR Electro Cyclotron Resonance plasma etching is performed on silicon carbide substrate 10 using SF 6 and O 2 .
  • trench TR having side portion SW connected to first main surface 10a of silicon carbide substrate 10 and bottom portion BT connected to side portion SW is formed.
  • Source region 14, base region 13, and first region 12a are exposed at side SW of trench TR, and first region 12a is exposed at bottom BT of trench TR.
  • silicon carbide substrate 10 having first main surface 10a and second main surface 10b opposite to first main surface 10a is formed.
  • a trench TR having a side portion SW connected to the first main surface 10a and a bottom portion BT connected to the side portion SW is formed in the first main surface 10a of the silicon carbide substrate 10.
  • Silicon carbide substrate 10 has a first impurity region 12 having an n type, a base region 13 in contact with first impurity region 12 and having a p type different from the n type, an n type, and And a source region 14 separated from the first impurity region 12.
  • the first impurity region 12 is in contact with the first region 12a in contact with the base region 13, and is in contact with the first region 12a, is located on the side opposite to the base region 13 when viewed from the first region 12a, and is higher than the first region 12a.
  • a gate oxide film forming step (S80: FIG. 2) is performed. Specifically, silicon carbide substrate 10 in which trench TR is formed in first main surface 10a is arranged in the heating furnace. By introducing oxygen into the heating furnace and, for example, dry-oxidizing silicon carbide substrate 10 at a temperature of 1100 ° C. or higher and 1200 ° C. or lower, gate insulating film 15 in contact with side SW and bottom BT of trench TR is formed. . Gate insulating film 15 is in contact with first region 12a, base region 13, and source region 14 at side SW of trench TR, and is in contact with first region 12a at bottom BT of trench TR (see FIG. 12). ). The thickness of the gate insulating film 15 is, for example, about 90 nm.
  • silicon carbide substrate 10 having gate insulating film 15 formed on first main surface 10a in an atmosphere containing nitrogen is heat-treated at a temperature of 1250 ° C. or higher and 1350 ° C., for example.
  • the gas containing nitrogen is, for example, dinitrogen monoxide diluted 10% with nitrogen.
  • silicon carbide substrate 10 on which gate insulating film 15 is formed is held in a gas containing nitrogen for about 60 minutes, for example.
  • a gate electrode forming step (S90: FIG. 2) is performed. Specifically, the gate electrode 27 is formed so as to fill the trench formed by the gate insulating film 15.
  • the gate electrode 27 is made of, for example, a material containing polysilicon containing impurities.
  • interlayer insulating film 21 is formed to cover gate electrode 27 and to be in contact with contact region 18 and source region 14.
  • Interlayer insulating film 21 includes, for example, a TEOS oxide film and PSG.
  • source electrode 16 is formed by sputtering, for example, so as to be in contact with both source region 14 and contact region 18 on first main surface 10a of silicon carbide substrate 10.
  • Source electrode 16 includes, for example, Ni and Ti.
  • the source electrode 16 is made of a material containing TiAlSi.
  • RTA Rapid Thermal Anneal
  • source wiring 19 is formed so as to be in contact with source electrode 16 and cover interlayer insulating film 21.
  • the source wiring 19 is preferably made of a material containing Al, for example, a material containing AlSiCu.
  • a protective film 24 is formed so as to cover the source wiring 19.
  • the protective film 24 is made of a material including, for example, a nitride film and polyimide.
  • drain electrode 20 made of, for example, NiSi is formed in contact with second main surface 10b of silicon carbide substrate 10.
  • the drain electrode 20 may be TiAlSi, for example.
  • the formation of the drain electrode 20 is preferably performed by a sputtering method, but may be performed by vapor deposition.
  • the drain electrode 20 is heated by, for example, laser annealing. As a result, at least a part of the drain electrode 20 is silicided, and the drain electrode 20 that is in ohmic contact with the silicon carbide single crystal substrate 11 is formed. As described above, MOSFET 1 shown in FIG. 1 is manufactured.
  • MOSFET 1 as the silicon carbide semiconductor device according to the first embodiment and the manufacturing method thereof will be described.
  • the first impurity region 12 is in contact with the first region 12a in contact with the base region 13, the first region 12a, and on the opposite side to the base region 13 when viewed from the first region 12a. And a second region 12b having an impurity concentration higher than that of the first region 12a.
  • Gate insulating film 15 is in contact with first region 12a at side SW of trench TR.
  • the impurity concentration of first region 12a is 1.5 ⁇ 10 16 cm ⁇ 3 or less. Therefore, the breakdown voltage can be improved by effectively relaxing the electric field in the trench TR.
  • the impurity concentration of second region 12b is 2 ⁇ 10 16 cm ⁇ 3 or more. Therefore, the on-resistance can be reduced by effectively collecting carriers around the trench TR.
  • the thickness of first region 12a along the normal direction of first main surface 10a is not less than 0.1 ⁇ m and not more than 0.5 ⁇ m.
  • the thickness H2 of the first region 12a is set to 0.1 ⁇ m or more, the breakdown voltage can be improved by effectively suppressing the electric field concentration in the trench TR.
  • an increase in on-resistance can be suppressed.
  • the thickness of second region 12b along the normal direction of first main surface 10a is not less than 0.3 ⁇ m and not more than 2 ⁇ m.
  • the thickness H3 of the second region 12b is set to 0.3 ⁇ m or more, the on-resistance can be reduced by effectively collecting carriers in the trench TR.
  • an increase in on-resistance can be suppressed.
  • silicon carbide substrate 10 is p-type, has an impurity concentration higher than that of base region 13, and is the end of base region 13 on the second main surface 10b side. It further includes a buried region 17 extending from a part of the portion 13a toward the second main surface 10b. A pn junction is formed by the buried region 17 having the p-type and the first impurity region 12 having the n-type, and a channel for ensuring a breakdown voltage is formed in the JFET region sandwiched between the pn junctions. Thereby, a proof pressure can be improved more.
  • the end of buried region 17 on the second main surface 10b side is in contact with second region 12b. Therefore, the electric field in the corner portion of trench TR can be effectively reduced.
  • silicon carbide substrate 10 has the first conductivity type, has a higher impurity concentration than third region 12c, and is third on the second main surface 10b side.
  • a buffer layer 22 in contact with the region 12c is further included. Thereby, the film quality of the third region 12c formed on the buffer layer 22 can be improved.
  • the first impurity region 12 includes the first region 12a in contact with the base region 13, the first region 12a in contact with the first region 12a, and the second impurity region as viewed from the first region 12a.
  • Silicon carbide substrate 10 having second region 12b located on the opposite side to 13 and having an impurity concentration higher than that of first region 12a is formed.
  • a gate insulating film 15 in contact with the first region 12a is formed in the side portion SW of the trench TR.
  • the step of forming silicon carbide substrate 10 includes the step of forming third region 12c by epitaxial growth and the ion implantation to third region 12c. Forming a buried region 17 having a p-type and a higher impurity concentration than the base region 13. Thereby, the buried region 17 having a high impurity concentration can be formed effectively.
  • the step of forming silicon carbide substrate 10 includes forming second region 12b by implanting ions into both buried region 17 and third region 12c. Forming the first region 12a by performing ion implantation on both the buried region 17 and the second region 12b. Thereby, since ion implantation can be performed without forming the mask again, it is possible to suppress the occurrence of positional displacement of each of the first region 12a and the second region 12b due to mask displacement.
  • the ion implantation energy in the step of forming second region 12b is larger than the ion implantation energy in the step of forming first region 12a. Therefore, ions implanted to form second region 12b can be prevented from being knocked on and pushed into the silicon carbide substrate.
  • the step of forming silicon carbide substrate 10 includes the step of forming base region 13 in contact with buried region 17 and first region 12a by epitaxial growth.
  • the buried region 17 having a high impurity concentration can be formed with low energy near the bottom portion BT of the trench TR.
  • the base region 13 by epitaxial growth, a high quality channel region can be formed.
  • the impurity concentration of first region 12a is 1.5 ⁇ 10 16 cm ⁇ 3 or less. Therefore, the breakdown voltage can be improved by effectively relaxing the electric field in the trench TR.
  • the impurity concentration of second region 12b is 2 ⁇ 10 16 cm ⁇ 3 or more. Therefore, the on-resistance can be reduced by effectively collecting carriers around the trench TR.
  • the thickness of first region 12a along the normal direction of first main surface 10a is not less than 0.1 ⁇ m and not more than 0.5 ⁇ m.
  • the thickness H2 of the first region 12a is set to 0.1 ⁇ m or more, the breakdown voltage can be improved by effectively suppressing the electric field concentration in the trench TR.
  • an increase in on-resistance can be suppressed.
  • the thickness of second region 12b along the normal direction of first main surface 10a is not less than 0.3 ⁇ m and not more than 2 ⁇ m.
  • the thickness H3 of the second region 12b is set to 0.3 ⁇ m or more, the on-resistance can be reduced by effectively collecting carriers in the trench TR.
  • an increase in on-resistance can be suppressed.
  • MOSFET according to the second embodiment is different from the MOSFET according to the first embodiment in that the buried region 17 is in contact with the bottom BT of the trench TR, and the other configuration is the same as that of the MOSFET according to the first embodiment. It is the same. Therefore, the same or corresponding parts are denoted by the same reference numerals, and the description thereof will not be repeated.
  • buried region 17 is provided to extend from bottom BT of trench TR toward second main surface 10b.
  • the buried region 17 penetrates the first region 12a, and the bottom of the buried region 17 reaches the second region 12b.
  • the buried region 17 is p-type and has a higher impurity concentration than the base region 13.
  • Buried region 17 is short-circuited (connected) with contact region 18 in a part of silicon carbide substrate 10.
  • Gate insulating film 15 is in contact with both buried region 17 and first region 12a at bottom BT of trench TR.
  • Contact region 18 does not penetrate base region 13, and the lower end portion of contact region 18 is located closer to first main surface 10 a than the lower end portion of base region 13.
  • the width W1 of the buried region 17 in the direction parallel to the first main surface 10a is smaller than the width W2 of the bottom portion BT of the trench TR.
  • a value obtained by subtracting the width W1 of the buried region 17 from the width W2 of the bottom portion BT of the trench TR is, for example, not less than 0.1 ⁇ m and not more than 0.4 ⁇ m.
  • the buried region 17 is preferably formed so as not to protrude from the bottom portion BT of the trench.
  • the width W2 of the bottom portion BT of the trench TR 0.1 ⁇ m or more larger than the width W1 of the buried region 17, the current flowing from the channel spreads without being disturbed by the depletion layer from the side surface of the buried region 17.
  • the on-resistance can be reduced.
  • the width W2 of the bottom portion BT of the trench TR by 0.4 ⁇ m or less than the width W1 of the buried region 17, the electric field is prevented from concentrating at the corner portion where the side portion SW and the bottom portion BT of the trench TR are connected. can do.
  • trench TR has the same symmetry axis as buried region 17 in a cross-sectional view (a visual field along a direction parallel to first main surface 10 a of silicon carbide substrate 10, that is, a visual field in FIG. 13). It is preferable that it is symmetrical with respect to the symmetry axis. Since the shape of the trench TR is bilaterally symmetrical, it is possible to suppress the local concentration of the electric field.
  • MOSFET 1 as the silicon carbide semiconductor device according to the second embodiment
  • silicon carbide substrate 10 is p-type, has an impurity concentration higher than base region 13, and extends from bottom BT of trench TR toward second main surface 10b. In addition, it further includes a buried region 17 extending. As a result, the bottom portion BT of the trench TR is effectively shielded from a high electric field, whereby the breakdown voltage can be improved.
  • the width W1 of the buried region 17 in the direction parallel to the first main surface 10a is smaller than the width W2 of the bottom portion BT of the trench TR.
  • MOSFET according to the third embodiment is different from the first embodiment in that the second region 12b is provided in contact with the bottom BT of the trench TR and the buried region 17 is provided in contact with the lower portion of the second region 12b.
  • This is different from the MOSFET, and the other configuration is the same as the MOSFET according to the first embodiment. Therefore, the same or corresponding parts are denoted by the same reference numerals, and the description thereof will not be repeated.
  • second region 12b of first impurity region 12 is provided in contact with substantially the entire bottom portion BT of trench TR.
  • the buried region 17 is provided so as to contact the end of the second region 12b opposite to the bottom BT (that is, the lower portion of the second region 12b) and extend from the lower portion toward the second main surface 10b. ing.
  • the buried region 17 is p-type and has a higher impurity concentration than the base region 13.
  • the width W1 of the buried region 17 along the direction parallel to the first main surface 10a may be larger than the width W2 of the bottom portion BT of the trench TR.
  • the width of the second region 12b is substantially the same as the width W1 of the buried region 17. That is, each of second region 12b and buried region 17 is formed so as to cover bottom portion BT of trench TR.
  • the first region 12a may be in contact with the third region 12c.
  • the buried region 17 may be in contact with the third region 12c.
  • MOSFET 1 as the silicon carbide semiconductor device according to the third embodiment will be described.
  • gate insulating film 15 is in contact with second region 12b at bottom BT of trench TR.
  • Silicon carbide substrate 10 is p-type, has a higher impurity concentration than base region 13, and extends from the end of second region 12b opposite to bottom BT toward second main surface 10b.
  • An embedded region 17 is further included.
  • MOSFET according to the fourth embodiment is different from the MOSFET according to the second embodiment in that the buried region 17 in contact with the base region 13 and the contact region 18 is not provided, and other configurations are the same as those in the second embodiment. It is the same as that of MOSFET concerning. Therefore, the same or corresponding parts are denoted by the same reference numerals, and the description thereof will not be repeated.
  • silicon carbide substrate 10 may not have embedded region 17. That is, the entire surface of the bottom portion BT of the trench TR is in contact with the first region 12 a of the first impurity region 12. In other words, the first region 12a is sandwiched between the bottom portion BT of the trench TR and the second region 12b. The second region 12b may cover the entire bottom portion BT of the trench TR via the first region 12a.
  • the first conductivity type is n-type and the second conductivity type is p-type.
  • the first conductivity type is p-type and the second conductivity type is n-type. It is good.
  • the MOSFET has been described as an example of the silicon carbide semiconductor device, the silicon carbide semiconductor device may be an IGBT (Insulated Gate Bipolar Transistor) or the like.
  • side portion SW of trench TR is substantially perpendicular to first main surface 10a of silicon carbide substrate 10 has been described, side portion SW of trench TR is inclined with respect to first main surface 10a. It may be.
  • SYMBOLS 1 Silicon carbide semiconductor device (MOSFET), 5 Silicon carbide epitaxial layer, 10 Silicon carbide substrate, 10a 1st main surface, 10b 2nd main surface, 11 Silicon carbide single crystal substrate, 12 1st impurity region, 12a 1st Region, 12b second region, 12c third region, 13 base region (second impurity region), 13a end, 14 source region (third impurity region), 15 gate insulating film, 16 source electrode, 17 buried region, 18 contact region, 19 source wiring, 20 drain electrode, 21 interlayer insulating film, 22 buffer layer, 24 protective film 27 gate electrode, 31, 33, 34 ion implantation mask, 32 through film, 35 etching mask, BT bottom, CH channel Area, SW side, TR trench.
  • MOSFET Metal Organic semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

炭化珪素半導体装置（１）は、炭化珪素基板（１０）と、ゲート絶縁膜（１５）と を備えている。炭化珪素基板（１０）は、第１不純物領域（１２）と、第２不純物領 域（１３）と、第３不純物領域（１４）とを含む。第１不純物領域（１２）は、第２ 不純物領域（１３）と接する第１領域（１２ａ）と、第１領域（１２ａ）と接し、第 １領域（１２ａ）から見て第２不純物領域（１３）と反対側に位置し、かつ第１領域 （１２ａ）よりも高い不純物濃度を有する第２領域（１２ｂ）と、第２領域（１２ｂ ）と接し、第２領域（１２ｂ）から見て第１領域（１２ａ）と反対側に位置し、かつ 第２領域（１２ｂ）よりも低い不純物濃度を有する第３領域（１２ｃ）とを有する。 ゲート絶縁膜（１５）は、トレンチ（ＴＲ）の側部（ＳＷ）において、第１領域（１ ２ａ）と、第２不純物領域（１３）と、第３不純物領域（１４）とに接する。オン抵 抗を低減し、かつ耐圧を向上可能な炭化珪素半導体装置およびその製造方法を提供す る。

Description

炭化珪素半導体装置およびその製造方法
　本発明は、炭化珪素半導体装置およびその製造方法に開し、特定的には、主面にトレンチが形成された炭化珪素半導体装置およびその製造方法に関する。
　近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
　たとえば、特開２００８−１４７２３２号公報（特許文献１）には、炭化珪素からなるトレンチ型のＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）が記載されている。当該ＭＯＳＦＥＴによれば、短チャネル効果によるパンチスルーが発生しないようにチャネル層の厚さを所定の計算式で求められる長さ以上とし、かつベース層の下端は、ゲートトレンチの下端よりもドレイン電極側に位置するように設けられている。
　また、Ｙ．Ｎａｋａｎｏ　ｅｔ　ａｌ．，”６９０Ｖ，１．００ｍΩｃｍ２４Ｈ−ＳｉＣ　Ｄｏｕｂｌｅ−Ｔｒｅｎｃｈ　ＭＯＳＦＥＴｓ”，Ｍａｔｅｒｉａｌｓ　Ｓｃｉｅｎｃｅ　Ｆｏｒｕｍ　Ｖｏｌｓ．７１７−７２０（２０１２）ｐａｇｅ　１０６９−１０７２（非特許文献１）には、スイッチング用のトレンチに隣接して耐圧保持用のトレンチを作成し、耐圧保持用のトレンチの底部をスイッチング用のトレンチの底部よりもドレイン電極側に設けているＭＯＳＦＥＴが記載されている。耐圧保持用のトレンチの下部にはｐ型ベース層を設けられている。
　さらに、国際公開第２０１３／１５７２５９号（特許文献２）に記載のトレンチ型のＭＯＳＦＥＴによれば、ｐ型領域が、ゲートトレンチの底部に接して設けられている。
特開２００８−１４７２３２号公報 国際公開第２０１３／１５７２５９号
Ｙ．Ｎａｋａｎｏ　ｅｔ　ａｌ．，"６９０Ｖ，１．００ｍΩｃｍ２４Ｈ−ＳｉＣ　Ｄｏｕｂｌｅ−Ｔｒｅｎｃｈ　ＭＯＳＦＥＴｓ"，Ｍａｔｅｒｉａｌｓ　Ｓｃｉｅｎｃｅ　Ｆｏｒｕｍ　Ｖｏｌｓ．７１７−７２０（２０１２）ｐａｇｅ　１０６９−１０７２
　縦型パワートランジスタは、ベース層とドリフト層とのｐｎ接合で高耐圧を実現する。ドリフト層の濃度と厚みを調整することにより、半導体中の電界を所定の値に抑えることで耐圧を設計する。半導体および絶縁膜の界面でスイッチングする場合、絶縁膜も高電界にさらされることになる。特に、炭化珪素は絶縁破壊電界が高いため、半導体中の電界を高めて高耐圧を実現できる設計が可能となる一方、スイッチング部にはその高い電界を緩和する構造が必要となる。トレンチ型トランジスタは、セルピッチを小さくできるため、セルの集積度を上げ、オン抵抗を下げることができる。しかしながら、トレンチ部の突出した領域における電界強度が高くなるため、平面型トランジスタに比べて耐圧が低下する。
　特開２００８−１４７２３２号公報に記載のＭＯＳＦＥＴによれば、トレンチ部に電界が集中しないように、トレンチの底部を、ドレイン電極側のｐ型ベース層の端部よりもソース電極側に設けて、ｐ型ベース層の下部に拡がる空乏層によりトレンチ底部に電界がかからないようにしている。またＹ．Ｎａｋａｎｏ　ｅｔ　ａｌ．，”６９０Ｖ，１．００ｍΩｃｍ２４Ｈ−ＳｉＣ　Ｄｏｕｂｌｅ−Ｔｒｅｎｃｈ　ＭＯＳＦＥＴｓ”，Ｍａｔｅｒｉａｌｓ　Ｓｃｉｅｎｃｅ　Ｆｏｒｕｍ　Ｖｏｌｓ．７１７−７２０（２０１２）ｐａｇｅ　１０６９−１０７２に記載のＭＯＳＦＥＴによれば、上記構造を作製するために、スイッチング用のトレンチに隣接して耐圧保持用のトレンチを作成し、耐圧保持用のトレンチの下部にｐ型ベース層を設け、深い位置に空乏層を形成して電流制御部のトレンチ構造を保護している。
　しかしながら、上記各構造は、オン時において電流制御部から流れ出る電流がドリフト層に拡がる効果を妨げるため、オン抵抗が増加する。たとえば１２００Ｖ以上の高耐圧のデバイス、特に３３００Ｖ以上の高耐圧デバイスになるとドリフト層の不純物濃度が下がる。そのため、ｐ型ベース層の空乏層が拡がり、チャネルから出た電流がドリフト層に効果的に拡がらないためオン抵抗が高くなる。またトレンチとｐ型ベース層との距離を長くすると、トレンチにおける電界を十分に緩和することができずＭＯＳＦＥＴの耐圧が劣化する。一方、ゲートトレンチとｐ型ベース層との距離を短くすると、ＭＯＳＦＥＴのオン抵抗が増加する。つまり、オン抵抗と耐圧とはトレードオフの関係にある。
　さらに、国際公開第２０１３／１５７２５９号に記載のＭＯＳＦＥＴによれば、トレンチの底部にｐ型領域を形成することにより、トレンチの底部の電界を緩和している。しかしながら、トレンチの側部において電界が集中するため、耐圧を十分に高く維持することが困難である。
　本発明の一態様の目的は、オン抵抗を低減し、かつ耐圧を向上可能な炭化珪素半導体装置およびその製造方法を提供することである。
　本発明の一態様に係る炭化珪素半導体装置は、炭化珪素基板と、ゲート絶縁膜とを備えている。炭化珪素基板は、第１の主面と、第１の主面と反対側の第２の主面とを有する。炭化珪素基板は、第１導電型を有する第１不純物領域と、第１不純物領域と接し、かつ第１導電型とは異なる第２導電型を有する第２不純物領域と、第１導電型を有し、第２不純物領域によって第１不純物領域から隔てられた第３不純物領域とを含む。第１不純物領域は、第２不純物領域と接する第１領域と、第１領域と接し、第１領域から見て第１不純物領域と反対側に位置し、かつ第１領域よりも高い不純物濃度を有する第２領域と、第２領域と接し、第２領域から見て第１領域と反対側に位置し、かつ第２領域よりも低い不純物濃度を有する第３領域とを有する。炭化珪素基板の第１の主面には、第１の主面と連接する側部と、側部と連接する底部とを有するトレンチが形成されている。ゲート絶縁膜は、トレンチの側部において、第１領域と、第２不純物領域と、第３不純物領域とに接する。
　本発明の一態様に係る炭化珪素半導体装置の製造方法は以下の工程を備える。第１の主面と、第１の主面と反対側の第２の主面とを有する炭化珪素基板が形成される。炭化珪素基板は、第１導電型を有する第１不純物領域と、第１不純物領域と接し、かつ第１導電型とは異なる第２導電型を有する第２不純物領域と、第１導電型を有し、第２不純物領域によって第１不純物領域から隔てられた第３不純物領域とを含む。第１不純物領域は、第２不純物領域と接する第１領域と、第１領域と接し、第１領域から見て第１不純物領域と反対側に位置し、かつ第１領域よりも高い不純物濃度を有する第２領域と、第２領域と接し、第２領域から見て第１領域と反対側に位置し、かつ第２領域よりも低い不純物濃度を有する第３領域とを有する。炭化珪素基板の第１の主面には、第１の主面と連接する側部と、側部と連接する底部とを有するトレンチが形成されている。トレンチの側部において、第１領域と、第２不純物領域と、第３不純物領域とに接するゲート絶縁膜が形成される。
　本発明の一態様によれば、オン抵抗を低減し、かつ耐圧を向上可能な炭化珪素半導体装置およびその製造方法を提供することができる。
本発明の実施の形態１に係る炭化珪素半導体装置の構造を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法を概略的に説明するためのフロー図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第１の工程を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第２の工程を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第３の工程を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第４の工程を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第５の工程を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第６の工程を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第７の工程を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第８の工程を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第９の工程を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第１０の工程を概略的に説明するための断面模式図である。 本発明の実施の形態２に係る炭化珪素半導体装置の構造を概略的に説明するための断面模式図である。 本発明の実施の形態３に係る炭化珪素半導体装置の構造を概略的に説明するための断面模式図である。 本発明の実施の形態４に係る炭化珪素半導体装置の構造を概略的に説明するための断面模式図である。
［本発明の実施形態の説明］
　最初に本発明の実施態様を列記して説明する。
　（１）本発明の一態様に係る炭化珪素半導体装置１は、炭化珪素基板と、ゲート絶縁膜とを備えている。炭化珪素基板１０は、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有する。炭化珪素基板１０は、第１導電型を有する第１不純物領域１２と、第１不純物領域１２と接し、かつ第１導電型とは異なる第２導電型を有する第２不純物領域１３と、第１導電型を有し、第２不純物領域１３によって第１不純物領域１２から隔てられた第３不純物領域１４とを含む。第１不純物領域１２は、第２不純物領域１３と接する第１領域１２ａと、第１領域１２ａと接し、第１領域１２ａから見て第２不純物領域１３と反対側に位置し、かつ第１領域１２ａよりも高い不純物濃度を有する第２領域１２ｂと、第２領域１２ｂと接し、第２領域１２ｂから見て第１領域１２ａと反対側に位置し、かつ第２領域１２ｂよりも低い不純物濃度を有する第３領域１２ｃとを有する。炭化珪素基板１０の第１の主面１０ａには、第１の主面１０ａと連接する側部ＳＷと、側部ＳＷと連接する底部ＢＴとを有するトレンチＴＲが形成されている。ゲート絶縁膜１５は、トレンチＴＲの側部ＳＷにおいて、第１領域１２ａと、第２不純物領域１３と、第３不純物領域１４とに接する。
　上記（１）に係る炭化珪素半導体装置１によれば、第１不純物領域１２は、第２不純物領域１３と接する第１領域１２ａと、第１領域１２ａと接し、第１領域１２ａから見て第２不純物領域１３と反対側に位置し、かつ第１領域１２ａよりも高い不純物濃度を有する第２領域１２ｂとを有し、ゲート絶縁膜１５は、トレンチＴＲの側部ＳＷにおいて、第１領域１２ａに接する。これにより、オフ時には、低い不純物濃度を有する第１領域１２ａに空乏層が広がることでトレンチＴＲにおける電界が緩和されることにより、高い耐圧を維持することができる。オン時には、ゲート電極２７に印加される電圧により、高い不純物濃度を有する第２領域１２ｂからキャリアをトレンチＴＲの周りに集めることができる。結果として、高い導電性を実現することができるのでオン抵抗を低減することができる。つまり、オン抵抗を低減し、かつ耐圧を向上可能な炭化珪素半導体装置１を提供することができる。
　（２）上記（１）に係る炭化珪素半導体装置１において好ましくは、第１領域１２ａの不純物濃度は、１．５×１０１６ｃｍ−３以下である。これにより、効果的にトレンチＴＲにおける電界を緩和することで耐圧を向上させることができる。
　（３）上記（１）または（２）に係る炭化珪素半導体装置１において好ましくは、第２領域１２ｂの不純物濃度は、２×１０１６ｃｍ−３以上である。これにより、効果的にキャリアをトレンチの周りに集めることによりオン抵抗を低減することができる。
　（４）上記（１）~（３）のいずれかに係る炭化珪素半導体装置１において好ましくは、第１の主面１０ａの法線方向に沿った第１領域１２ａの厚みは、０．１μｍ以上０．５μｍ以下である。第１領域１２ａの厚みＨ２を０．１μｍ以上とすることにより、トレンチＴＲにおける電界集中を効果的に抑制することで耐圧を向上することができる。第１領域１２ａの厚みＨ２を０．５μｍ以下とすることにより、オン抵抗が増加することを抑制することができる。
　（５）上記（１）~（４）のいずれかに係る炭化珪素半導体装置１において好ましくは、第１の主面１０ａの法線方向に沿った第２領域１２ｂの厚みは、０．３μｍ以上２μｍ以下である。第２領域１２ｂの厚みＨ３を０．３μｍ以上とすることにより、キャリアを効果的にトレンチＴＲに集めることにより、オン抵抗を低減することができる。第２領域１２ｂの厚みＨ３を２μｍ以下とすることにより、オン抵抗が増加することを抑制することができる。
　（６）上記（１）~（５）のいずれかに係る炭化珪素半導体装置１において好ましくは、炭化珪素基板１０は、第２導電型を有し、第２不純物領域１３よりも高い不純物濃度を有し、かつ第２の主面１０ｂ側の第２不純物領域１３の端部１３ａの一部から第２の主面１０ｂに向かって延在する埋込領域１７をさらに含む。第２導電型を有する埋込領域１７と、第１導電型を有する第１不純物領域１２とによりｐｎ接合を形成し、ｐｎ接合で挟まれたＪＦＥＴ（Ｊｕｎｃｔｉｏｎ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）領域で耐圧確保のチャネルを形成する。これにより、耐圧をより向上させることができる。
　（７）上記（６）に係る炭化珪素半導体装置１において好ましくは、第２の主面１０ｂ側の埋込領域１７の端部は、第２領域１２ｂに接している。これにより、効果的にトレンチＴＲの角部における電界を緩和することができる。
　（８）上記（１）~（５）のいずれかに係る炭化珪素半導体装置１において好ましくは、炭化珪素基板１０は、第２導電型を有し、第２不純物領域１３よりも高い不純物濃度を有し、かつトレンチＴＲの底部ＢＴから第２の主面１０ｂに向かって延在する埋込領域１７をさらに含む。これにより、トレンチＴＲの底部ＢＴが効果的に高電界から遮蔽されることにより、耐圧を向上させることができる。
　（９）上記（８）に係る炭化珪素半導体装置１において好ましくは、第１の主面１０ａと平行な方向における、埋込領域１７の幅は、トレンチＴＲの底部ＢＴの幅よりも小さい。これにより、埋込領域１７の側面から広がる空乏層によって電流の流れが妨げられることを抑制することができる。結果として、オン抵抗を低減することができる。
　（１０）上記（１）~（５）のいずれかに係る炭化珪素半導体装置１において好ましくは、ゲート絶縁膜１５は、トレンチＴＲの底部ＢＴにおいて第２領域１２ｂに接している。炭化珪素基板１０は、第２導電型を有し、第２不純物領域１３よりも高い不純物濃度を有し、かつ底部ＢＴと反対側の第２領域１２ｂの端部から第２の主面１０ｂに向かって延在する埋込領域１７をさらに含む。第１導電型を有する第２領域１２ｂ上にゲート絶縁膜１５を形成することにより、ゲート絶縁膜１５を十分厚くすることができる。
　（１１）上記（１）~（１０）のいずれかに係る炭化珪素半導体装置において好ましくは、炭化珪素基板１０は、第１導電型を有し、第３領域１２ｃよりも高い不純物濃度を有し、かつ第２の主面１０ｂ側の第３領域１２ｃに接するバッファ層２２をさらに含む。これにより、バッファ層２２上に形成される第３領域１２ｃの膜質を向上させることができる。
　（１２）本発明の一態様に係る炭化珪素半導体装置１の製造方法は以下の工程を備えている。第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有する炭化珪素基板１０が形成される。炭化珪素基板１０は、第１導電型を有する第１不純物領域１２と、第１不純物領域１２と接し、かつ第１導電型とは異なる第２導電型を有する第２不純物領域１３と、第１導電型を有し、第２不純物領域によって第１不純物領域から隔てられた第３不純物領域１４とを含む。第１不純物領域１２は、第２不純物領域１３と接する第１領域１２ａと、第１領域１２ａと接し、第１領域１２ａから見て第２不純物領域１３と反対側に位置し、かつ第１領域１２ａよりも高い不純物濃度を有する第２領域１２ｂと、第２領域１２ｂと接し、第２領域１２ｂから見て第１領域１２ａと反対側に位置し、かつ第２領域１２ｂよりも低い不純物濃度を有する第３領域１２ｃとを有する。炭化珪素基板１０の第１の主面１０ａには、第１の主面１０ａと連接する側部ＳＷと、側部ＳＷと連接する底部ＢＴとを有するトレンチＴＲが形成されている。トレンチＴＲの側部ＳＷにおいて、第１領域１２ａと、第２不純物領域１３と、第３不純物領域１４とに接するゲート絶縁膜１５が形成される。
　上記（１２）に係る炭化珪素半導体装置１の製造方法によれば、第１不純物領域１２は、第２不純物領域１３と接する第１領域１２ａと、第１領域１２ａと接し、第１領域１２ａから見て第２不純物領域１３と反対側に位置し、かつ第１領域１２ａよりも高い不純物濃度を有する第２領域１２ｂとを有する炭化珪素基板１０が形成され、かつトレンチＴＲの側部ＳＷにおいて、第１領域１２ａに接するゲート絶縁膜１５が形成される。これにより、オフ時には、低い不純物濃度を有する第１領域１２ａに空乏層が広がることでトレンチＴＲにおける電界が緩和されることにより、高い耐圧を維持することができる。オン時には、ゲート電極２７に印加される電圧により、高い不純物濃度を有する第２領域１２ｂからキャリアをトレンチＴＲの周りに集めることができる。結果として、高い導電性を実現することができるのでオン抵抗を低減することができる。つまり、オン抵抗を低減し、かつ耐圧を向上可能な炭化珪素半導体装置１を製造することができる。
　（１３）上記（１２）に係る炭化珪素半導体装置１の製造方法において好ましくは、炭化珪素基板１０を形成する工程は、エピタキシャル成長により第３領域１２ｃを形成する工程と、第３領域１２ｃに対してイオン注入を行うことにより、第２導電型を有し、かつ第２不純物領域１３よりも高い不純物濃度を有する埋込領域１７を形成する工程とを含む。これにより、効果的に高い不純物濃度を有する埋込領域１７を形成することができる。
　（１４）上記（１３）に係る炭化珪素半導体装置１の製造方法において好ましくは、炭化珪素基板１０を形成する工程は、埋込領域１７および第３領域１２ｃの双方に対してイオン注入を行うことにより第２領域１２ｂを形成する工程と、埋込領域１７および第２領域１２ｂの双方に対してイオン注入を行うことにより第１領域１２ａを形成する工程とを含む。これにより、マスクを再度形成することなくイオン注入を行うことができるので、マスクずれにより第１領域１２ａおよび第２領域１２ｂの各々の位置ずれが発生することを抑制することができる。
　（１５）上記（１４）に係る炭化珪素半導体装置１の製造方法において好ましくは、第２領域１２ｂを形成する工程におけるイオン注入エネルギーは、第１領域１２ａを形成する工程におけるイオン注入エネルギーよりも大きい。これにより、第２領域１２ｂを形成するために注入されたイオンがノックオンされて炭化珪素基板内部に押し込まれることを抑制することができる。
　（１６）上記（１４）または（１５）に係る炭化珪素半導体装置１の製造方法において好ましくは、炭化珪素基板１０を形成する工程は、埋込領域１７と第１領域１２ａとに接する第２不純物領域１３をエピタキシャル成長により形成する工程とを含む。これにより、トレンチＴＲの底部ＢＴの近くに、高い不純物濃度を有する埋込領域１７を低いエネルギーで形成することができる。また第２不純物領域１３をエピタキシャル成長により形成することにより、高品質のチャネル領域を形成することができる。
　（１７）上記（１２）~（１６）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、第１領域１２ａの不純物濃度は、１．５×１０１６ｃｍ−３以下である。これにより、効果的にトレンチＴＲにおける電界を緩和することで耐圧を向上させることができる。
　（１８）上記（１２）~（１７）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、第２領域１２ｂの不純物濃度は、２×１０１６ｃｍ−３以上である。これにより、効果的にキャリアをトレンチの周りに集めることによりオン抵抗を低減することができる。
　（１９）上記（１２）~（１８）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、第１の主面１０ａの法線方向に沿った第１領域１２ａの厚みは、０．１μｍ以上０．５μｍ以下である。第１領域１２ａの厚みＨ２を０．１μｍ以上とすることにより、トレンチＴＲにおける電界集中を効果的に抑制することで耐圧を向上することができる。第１領域１２ａの厚みＨ２を０．５μｍ以下とすることにより、オン抵抗が増加することを抑制することができる。
　（２０）上記（１２）~（１９）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、第１の主面１０ａの法線方向に沿った第２領域１２ｂの厚みは、０．３μｍ以上２μｍ以下である。第２領域１２ｂの厚みＨ３を０．３μｍ以上とすることにより、キャリアを効果的にトレンチＴＲに集めることにより、オン抵抗を低減することができる。第２領域１２ｂの厚みＨ３を２μｍ以下とすることにより、オン抵抗が増加することを抑制することができる。
［本発明の実施形態の詳細］
　以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
　（実施の形態１）
　まず、本発明の実施の形態１に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの構成について説明する。
　図１を参照して、実施の形態１に係るＭＯＳＦＥＴ１は、炭化珪素基板１０と、ゲート電極２７と、ゲート絶縁膜１５と、層間絶縁膜２１と、ソース電極１６と、ソース配線１９と、ドレイン電極２０と、保護膜２４とを主に有している。炭化珪素基板１０は、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有し、炭化珪素単結晶基板１１と、炭化珪素単結晶基板１１上に設けられた炭化珪素エピタキシャル層５とを主に含む。
　炭化珪素単結晶基板１１は、たとえばポリタイプ４Ｈの六方晶炭化珪素単結晶からなる。炭化珪素基板１０の第１の主面１０ａの最大径は、たとえば１５０ｍｍであり、好ましくは１５０ｍｍ以上である。炭化珪素基板１０の第１の主面１０ａは、たとえば｛０００１｝面または｛０００１｝面から８°以下オフした面である。炭化珪素単結晶基板１１の厚みは、たとえば４００μｍである。炭化珪素単結晶基板１１の抵抗率はたとえば０．０１７Ωｃｍである。
　炭化珪素エピタキシャル層５は、第１不純物領域１２と、ベース領域１３（第２不純物領域１３）と、ソース領域１４（第３不純物領域１４）と、コンタクト領域１８と、埋込領域１７とを主に有している。第１不純物領域１２は、窒素などのｎ型を付与するためのｎ型不純物（ドナー）を含むｎ型（第１導電型）の領域である。第１不純物領域１２は、炭化珪素単結晶基板１１上に設けられたバッファ層２２と、バッファ層２２上に設けられた第３領域１２ｃと、第３領域１２ｃ上に設けられた第２領域１２ｂと、第２領域１２ｂ上に設けられた第１領域１２ａとを有する。第１領域１２ａは、ベース領域１３と接する。第２領域１２ｂは、第１領域１２ａと接し、第１領域１２ａから見てベース領域１３と反対側に位置する。第３領域１２ｃは、第２領域１２ｂと接し、第２領域１２ｂから見て第１領域１２ａと反対側に位置する。バッファ層２２は、たとえば第３領域１２ｃよりも高い不純物濃度を有し、かつ第２の主面１０ｂ側の第３領域１２ｃに接する。
　バッファ層２２と、第１領域１２ａと、第２領域１２ｂと、第３領域１２ｃとは、たとえば窒素などのｎ型不純物を含んでおり、ｎ型を有する。第２領域１２ｂは、第１領域１２ａよりも高い不純物濃度を有する。第３領域１２ｃは、第２領域１２ｂよりも低い不純物濃度を有する。好ましくは、第１領域１２ａが含む窒素などの不純物の濃度は、１．５×１０１６ｃｍ−３以下である。第１領域１２ａが含む窒素などの不純物の濃度は、第３領域１２ｃが含む窒素などの不純物の濃度よりも高くてもよい。好ましくは、第２領域１２ｂが含む窒素などの不純物の濃度は、２×１０１６ｃｍ−３以上である。第２領域１２ｂが含む窒素などの不純物の濃度は、２×１０１７ｃｍ−３以下であってもよい。第２領域１２ｂが含む窒素などの不純物の濃度が２×１０１７ｃｍ−３以下であれば、埋込領域１７において電界集中することで埋込領域１７が破壊されることを抑制することができる。
　好ましくは、第１の主面１０ａの法線方向に沿った第１領域１２ａの厚みＨ２は、０．１μｍ以上０．５μｍ以下であり、より好ましくは０．１μｍ以上０．４μｍ以下である。好ましくは、第１の主面１０ａの法線方向に沿った第２領域１２ｂの厚みは、０．３μｍ以上２μｍ以下である。
　第３領域１２ｃが含む窒素などの不純物の濃度および第３領域１２ｃの厚みは、耐圧によって変化する。耐圧が１２００Ｖの場合、第３領域１２ｃの厚みは、たとえば１０μｍ程度であり、かつ第３領域１２ｃが含む窒素濃度は１×１０１６ｃｍ−３程度である。また耐圧が１７００Ｖの場合、第３領域１２ｃの厚みは、たとえば２０μｍ程度であり、かつ第３領域１２ｃが含む窒素濃度は５×１０１５ｃｍ−３程度である。さらに耐圧が３３００Ｖの場合、第３領域１２ｃの厚みは、たとえば３０μｍ程度であり、かつ第３領域１２ｃが含む窒素濃度は３×１０１５ｃｍ−３程度である。
　好ましくは、バッファ層２２が含む窒素などのｎ型不純物の濃度は、炭化珪素単結晶基板１１が含む窒素などのｎ型不純物の濃度よりも低い。炭化珪素単結晶基板１１が含む窒素などのｎ型不純物の濃度は、たとえば５×１０１８ｃｍ−３以上９×１０１８ｃｍ−３以下である。バッファ層２２が含む窒素などのｎ型不純物の濃度は、たとえば１×１０１８ｃｍ−３以上２×１０１８ｃｍ−３以下である。
　ベース領域１３（第２不純物領域１３）は、第１不純物領域１２と接するように第１不純物領域１２および埋込領域１７の各々上に設けられている。ベース領域１３は、ｎ型とは異なるｐ型（第２導電型）を有する領域である。ベース領域１３は、たとえばＡｌ（アルミニウム）またはＢ（ホウ素）などのｐ型を付与するためのｐ型不純物（アクセプタ）を含んでいる。ベース領域１３におけるアルミニウムなどのｐ型不純物の濃度は、たとえば７×１０１５ｃｍ−３である。ベース領域１３は、たとえばエピタキシャル成長により形成されたエピタキシャル層である。ベース領域１３の厚みは、たとえば０．５μｍである。
　ソース領域１４（第３不純物領域１４）は、ベース領域１３によって第１不純物領域１２から隔てられるようにベース領域１３上に設けられている。ソース領域１４は、リンなどのｎ型を付与するためのｎ型不純物を含んでおり、ｎ型を有する。ソース領域１４が含むｎ型不純物の濃度は、第１領域１２ａ、第２領域１２ｂおよび第３領域１２ｃの各々が含むｎ型不純物の濃度よりも高い。ソース領域１４が含むリンなどのｎ型不純物の濃度は、たとえば１×１０２０ｃｍ−３である。
　コンタクト領域１８は、たとえばアルミニウムまたはホウ素などのｐ型不純物を含むｐ型領域である。コンタクト領域１８は、ソース領域１４およびベース領域１３の各々に挟まれるように、ソース領域１４およびベース領域１３の各々を貫通して埋込領域１７に達するように設けられている。言い換えれば、コンタクト領域１８は、炭化珪素基板１０の第１の主面１０ａと埋込領域１７とを繋ぐように形成されている。コンタクト領域１８が含むｐ型不純物の濃度は、ベース領域１３が含むｐ型不純物の濃度よりも高い。コンタクト領域１８が含むアルミニウムなどのｐ型不純物の濃度は、たとえば１×１０２０ｃｍ−３である。
　埋込領域１７は、たとえばアルミニウムまたはホウ素などのｐ型不純物を含み、ｐ型を有する。埋込領域１７は、ベース領域１３よりも高い不純物濃度を有する。埋込領域１７が含むたとえばアルミニウムなどのｐ型不純物の濃度は、たとえば５×１０１７ｃｍ−３以上８×１０１８ｃｍ−３以下である。なお上記各領域に含まれている不純物の元素および濃度は、たとえばＳＣＭ（Ｓｃａｎｎｉｎｇ　Ｃａｐａｃｉｔａｎｃｅ　Ｍｉｃｒｏｓｃｏｐｅ）またはＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ　ｌｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）などにより測定可能である。
　埋込領域１７は、コンタクト領域１８およびベース領域１３の各々と接する。炭化珪素基板１０の第２の主面１０ｂ側のベース領域１３の端部１３ａの一部から第２の主面１０ｂに向かって延在するように設けられている。言い換えれば、埋込領域１７は、ベース領域１３から見てソース領域１４とは反対側に位置しており、かつコンタクト領域１８から見てソース電極１６とは反対側に位置している。第１の主面１０ａに平行な方向における埋込領域１７の幅は、コンタクト領域１８の幅よりも大きくてもよい。
　好ましくは、第２の主面１０ｂ側の埋込領域１７の端部は、第２領域１２ｂに接している。埋込領域１７の側部は、第１領域１２ａおよび第２領域１２ｂの各々と接している。第１の主面１０ａの法線方向に沿った埋込領域１７の厚みは、第１領域１２ａの厚みよりも大きい。断面視（炭化珪素基板１０の第１の主面１０ａと平行な方向に沿った視野、つまり図１の視野）において、第１領域１２ａと、第２領域１２ｂの一部は、２つの埋込領域１７の部分に挟まれるように形成されている。第２の主面１０ｂ側の埋込領域１７の端部は、第２領域１２ｂと第３領域１２ｃとの境界部よりも第２の主面１０ｂ側に位置していてもよい。つまり、第２の主面１０ｂ側の埋込領域１７の端部は、第３領域１２ｃに接していてもよい。
　炭化珪素基板１０の第１の主面１０ａには、第１の主面１０ａと連接する側部ＳＷと、側部ＳＷと連接する底部ＢＴとを有するトレンチＴＲが形成されている。トレンチＴＲの側部ＳＷは、ソース領域１４およびベース領域１３の各々を貫通し、第１領域１２ａに至り、トレンチＴＲの底部ＢＴは、第１領域１２ａに位置する。つまり、第１領域１２ａと、ベース領域１３と、ソース領域１４とはトレンチの側部ＳＷに接し、第１領域１２ａはトレンチＴＲの底部ＢＴに接する。トレンチＴＲの側部ＳＷは、炭化珪素基板１０の第１の主面１０ａの法線方向とほぼ平行な方向に沿って延在しており、かつトレンチＴＲの底部ＢＴは、炭化珪素基板１０の第１の主面１０ａとほぼ平行である。トレンチＴＲの側部ＳＷと底部ＢＴとの境界は曲率を有するように形成されていてもよい。埋込領域１７は、トレンチＴＲの側部ＳＷと底部ＢＴとが接する角部に対向して設けられる。トレンチＴＲの底部ＢＴは、第１の主面１０ａ側の埋込領域１７の端部に沿った面よりも第２の主面１０ｂ側に位置し、第２の主面１０ｂ側の埋込領域１７の端部に沿った面よりも第１の主面１０ａ側に位置する。
　トレンチＴＲの深さＨ１が０．３μｍよりも小さい場合、チャネルの形成が困難となる。トレンチＴＲの深さＨ１が３μｍよりも大きい場合、トレンチの形状を制御することが困難となる。そのため、トレンチＴＲの深さＨ１は、０．３μｍ以上３μｍ以下であることが好ましい。より好ましくは、トレンチＴＲの深さＨ１は、０．３μｍ以上２μｍ以下であり、さらに好ましくは０．８μｍ以上１．５μｍ以下である。トレンチＴＲの深さＨ１は、トレンチＴＲの幅よりも小さいことが好ましい。トレンチＴＲの深さＨ１がトレンチＴＲの幅よりも小さい場合、トレンチＴＲの側部ＳＷおよび底部ＢＴに接して均一な厚みのゲート絶縁膜１５を容易に形成することができる。
　トレンチＴＲの側部ＳＷと埋込領域１７の側面との距離Ｄが０．２μｍよりも小さい場合、チャネルからの電流の拡がりが妨げられオン抵抗が増加する。トレンチＴＲの側部ＳＷと埋込領域１７の側面との距離Ｄが５μｍよりも大きい場合、埋込領域１７によってトレンチＴＲの底部ＢＴにおける電界が遮蔽される効果が低減する。そのため、炭化珪素基板１０の第１の主面１０ａと平行な方向における、トレンチＴＲの側部ＳＷと、側部ＳＷに対向する埋込領域１７の側面との距離Ｄは、０．２μｍ以上５μｍ以下であることが好ましい。より好ましくは、トレンチＴＲの側部ＳＷと、側部ＳＷに対向する埋込領域１７の側面との距離Ｄは、１μｍ以上２μｍ以下である。
　以上のように、ｎ型領域を有する第１不純物領域１２と、ｐ型を有する埋込領域１７とによるｐｎ接合で挟まれたＪＦＥＴ領域で耐圧確保のチャネルが形成される。トレンチＴＲの側部ＳＷに接するベース領域１３において電流制御のチャネルが形成される。電流制御のチャネルに流れる電流と、ＪＦＥＴ領域を流れる電流の方向とをほぼ同じ方向にすることで、ゲート絶縁膜１５に接するゲート電極２７で電流を制御すると同時に、ＪＦＥＴ領域で耐圧を確保する。
　ゲート絶縁膜１５は、たとえば二酸化珪素からなり、トレンチＴＲの側部ＳＷと、底部ＢＴとに接するように設けられている。ゲート絶縁膜１５は、トレンチＴＲの側部ＳＷにおいて、第１領域１２ａと、ベース領域１３と、ソース領域１４とに接し、トレンチＴＲの底部ＢＴにおいて、第１領域１２ａと接する。ゲート絶縁膜１５に接するベース領域１３にチャネル領域ＣＨが形成可能に構成されている。
　ゲート電極２７は、ゲート絶縁膜１５に接触して配置され、ゲート絶縁膜１５により形成される溝を埋めるように設けられている。ゲート電極２７は、ソース領域１４から露出して設けられていてもよい。ゲート電極２７は、たとえば不純物がドーピングされたポリシリコンなどの導電体からなっている。
　ソース電極１６は、たとえばＮｉとＴｉとを含む材料からなる。ソース電極１６は、炭化珪素基板１０の第１の主面１０ａにおいてソース領域１４およびコンタクト領域１８の各々と接する。ソース電極１６は、ソース領域１４とオーミック接合している合金層を含む。合金層は、たとえばソース電極１６が含む金属とのシリサイドである。好ましくは、ソース電極１６は、Ｔｉと、Ａｌと、Ｓｉを含む材料からなる。
　層間絶縁膜２１は、炭化珪素基板１０の第１の主面１０ａに対向する位置に設けられている。具体的には、層間絶縁膜２１は、ゲート電極２７を覆うようにゲート電極２７およびゲート絶縁膜１５の各々に接して設けられている。層間絶縁膜２１は、たとえばＴＥＯＳ（Ｔｅｔｒａ　Ｅｔｈｙｌ　Ｏｒｔｈｏ　Ｓｉｌｉｃａｔｅ）酸化膜と、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ　Ｓｉｌｉｃｏｎ　Ｇｌａｓｓ）とを含む。層間絶縁膜２１は、ゲート電極２７とソース電極１６とを電気的に絶縁している。ソース配線１９は、層間絶縁膜２１を覆い、かつソース電極１６に接するように設けられている。ソース配線１９は、ソース電極１６を介してソース領域１４と電気的に接続されている。ソース配線１９は、たとえばＡｌＳｉＣｕを含む材料からなる。保護膜２４は、ソース配線１９を覆うように、ソース配線１９上に設けられている。保護膜２４は、たとえば窒化膜とポリイミドとを含む。
　ドレイン電極２０は、炭化珪素基板１０の第２の主面１０ｂに接して設けられている。このドレイン電極２０は、たとえばＮｉＳｉ（ニッケルシリサイド）など、ｎ型の炭化珪素単結晶基板１１とオーミック接合可能な材料からなっている。これにより、ドレイン電極２０は炭化珪素単結晶基板１１と電気的に接続されている。
　次に、実施の形態１に係るＭＯＳＦＥＴ１の動作について説明する。図１を参照して、ゲート電極２７に印加された電圧が閾値電圧未満の状態、すなわちオフ状態では、ソース電極１６とドレイン電極２０との間に電圧が印加されても、ベース領域１３と第１不純物領域１２との間に形成されるｐｎ接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極２７に閾値電圧以上の電圧が印加されると、ベース領域１３のゲート絶縁膜１５と接触する付近であるチャネル領域ＣＨにおいて反転層が形成される。その結果、ソース領域１４と第１不純物領域１２とが電気的に接続され、ソース電極１６とドレイン電極２０との間に電流が流れる。以上のようにして、ＭＯＳＦＥＴ１は動作する。
　次に、実施の形態１に係る炭化珪素半導体装置としてのＭＯＳＦＥＴ１の製造方法について説明する。
　図３を参照して、たとえば改良レーリー法により成長させた炭化珪素単結晶インゴットをスライスして基板を切り出し、基板の表面に対して鏡面研磨を行うことにより、炭化珪素単結晶基板１１が準備される。炭化珪素単結晶基板１１は、たとえばポリタイプ４Ｈの六方晶炭化珪素である。炭化珪素単結晶基板１１の主面の直径はたとえば１５０ｍｍであり、厚みはたとえば４００μｍである。炭化珪素単結晶基板１１の主面は、たとえば｛０００１｝面または｛０００１｝面から８°以下程度オフした面である。
　次に、ｎ型エピタキシャル層形成工程（Ｓ１０：図２）が実施される。たとえば、炭化珪素単結晶基板１１上に、水素を含むキャリアガスと、シラン、プロパンを含む原料ガスと、窒素を含むドーパントガスが供給され、１００ｍｂａｒ（１０ｋＰａ）の圧力下、炭化珪素単結晶基板１１が、たとえば１５５０℃程度に加熱される。これにより、図４に示すように、ｎ型を有する炭化珪素エピタキシャル層５が炭化珪素単結晶基板１１上に形成される。炭化珪素エピタキシャル層５は、炭化珪素単結晶基板１１に形成されたバッファ層２２と、バッファ層２２上に形成された第３領域１２ｃとを有する。第３領域１２ｃには窒素がドーピングされており、窒素の濃度は、たとえば１．０×１０１６ｃｍ−２である。第３領域１２ｃの厚みは、たとえば１０μｍである。
　次に、ｐ型埋込領域形成工程（Ｓ２０：図２）が実施される。具体的には、図５を参照して、炭化珪素エピタキシャル層５の第３領域１２ｃ上にイオン注入マスク３１が形成される。イオン注入マスクは、ＴＥＯＳ酸化膜を含む材料からなり、イオン注入マスク３１の厚みはたとえば１．６μｍである。次に、ＣＨＦ３およびＯ２を用いてイオン注入マスク３１に対してＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）エッチングが行われる。これにより、イオン注入が行われる予定の部分上に、たとえば８０ｎｍ程度のスルー膜が残される。次に、スルー膜を有するイオン注入マスク３１を用いて、炭化珪素エピタキシャル層５の第３領域１２ｃに対してイオン注入が実施される。たとえばＡｌ（アルミニウム）イオンが、スルー膜を通して炭化珪素エピタキシャル層５内に対して矢印の方向にイオン注入されることにより、ｐ型を有し、かつベース領域１３よりも高い不純物濃度を有する埋込領域１７が形成される（図６参照）。第２の主面１０ｂ側の埋込領域１７の不純物濃度が、第１の主面１０ａ側の埋込領域１７の不純物濃度よりも高くなるように、加速電圧およびドーズ量などのイオン注入の条件が調整される。
　次に、ｎ型第２領域形成工程（Ｓ２５：図２）が実施される。具体的には、イオン注入マスク３１の中で第２領域１２ｂが形成される予定の領域上の部分が除去され、たとえば８０ｎｍの厚みを有するスルー膜３２が残される。次に、スルー膜３２上から矢印の方向に、埋込領域１７および第３領域１２ｃの双方に対してたとえば窒素イオンが注入される。これにより、断面視において、２つの埋込領域１７の部分に挟まれた領域に第２領域１２ｂが形成される。
　次に、ｎ型第１領域形成工程（Ｓ３０：図２）が実施される。具体的には、スルー膜３２上から矢印の方向に、埋込領域１７および第２領域１２ｂの双方に対してたとえば窒素イオンが注入される。これにより、スルー膜３２と第２領域１２ｂとに挟まれた領域に第１領域１２ａが形成される（図７参照）。好ましくは、第２領域１２ｂを形成する工程におけるイオン注入エネルギー（加速電圧）は、第１領域１２ａを形成する工程におけるイオン注入エネルギー（加速電圧）よりも大きい。言い換えれば、第１の加速電圧を用いて第３領域１２ｃに対してたとえば窒素イオンが注入された後に、第１の加速電圧よりも小さい第２の加速電圧を用いて第２領域１２ｂに対してたとえば窒素イオンが注入される。次に、埋込領域１７および第１領域１２ａの表面からスルー膜３２が除去される。
　以上のようにして、埋込領域１７に挟まれた領域において、第１領域１２ａと、第１領域１２ａよりも不純物濃度の高い第２領域１２ｂとが形成される。好ましくは、第１領域１２ａの不純物濃度は、１．５×１０１６ｃｍ−３以下である。好ましくは、第２領域１２ｂの不純物濃度は、２×１０１６ｃｍ−３以上である。好ましくは、第１の主面１０ａの法線方向に沿った第１領域１２ａの厚みは、０．１μｍ以上０．５μｍ以下である。好ましくは、第１の主面１０ａの法線方向に沿った第２領域１２ｂの厚みは、０．３μｍ以上２μｍ以下である。なお、上記では、ｐ型埋込領域形成工程が実施された後に、ｎ型第２領域形成工程およびｎ型第１領域形成工程が実施される場合について説明したが、ｎ型第２領域形成工程およびｎ型第１領域形成工程が実施された後に、ｐ型埋込領域形成工程が実施されてもよい。
　次に、ｐ型エピタキシャル層形成工程（Ｓ４０：図２）が実施される。具体的には、たとえばアルミニウムが７×１０１５ｃｍ−３の不純物濃度でドーピングされたｐ型を有するベース領域１３がエピタキシャル成長により形成される。ベース領域は、埋込領域１７と第１領域１２ａとに接するようにエピタキシャル成長により形成される（図８参照）。ベース領域１３の厚みは、たとえば０．５μｍである。
　次に、ｎ型ソース領域形成工程（Ｓ５０：図２）が実施される。図９を参照して、ベース領域１３上にイオン注入マスク３３が形成される。イオン注入マスクは、たとえばＴＥＯＳ酸化膜を含む材料からなり、イオン注入マスク３１の厚みはたとえば１．６μｍである。次に、ＣＨＦ３およびＯ２を用いてイオン注入マスク３３に対してＲＦエッチングが行われる。これにより、ソース領域１４が形成される領域上に、たとえば８０ｎｍ程度のスルー膜が残される。次に、スルー膜を有するイオン注入マスク３３を用いて、炭化珪素エピタキシャル層５のベース領域１３に対してイオン注入が実施される。たとえばＰ（リン）イオンが、矢印の方向にスルー膜を通して炭化珪素エピタキシャル層５のベース領域１３内にイオン注入されることにより、ｎ型を有するソース領域１４が形成される（図９参照）。
　次に、ｐ型コンタクト領域形成工程（Ｓ６０：図２）が実施される。図１０を参照して、ベース領域１３およびソース領域１４上にイオン注入マスク３４が形成される。イオン注入マスクは、たとえばＴＥＯＳ酸化膜を含む材料からなり、イオン注入マスク３１の厚みはたとえば１．６μｍである。次に、ＣＨＦ３およびＯ２を用いてイオン注入マスク３４に対してＲＦエッチングが行われる。これにより、コンタクト領域１８が形成される領域上に、たとえば８０ｎｍ程度のスルー膜が残される。次に、スルー膜を有するイオン注入マスク３４を用いて、炭化珪素エピタキシャル層５のベース領域１３に対してイオン注入が実施される。たとえばアルミニウムイオンが、埋込領域１７に達する深さまで、ベース領域１３に対して注入される。これにより、ソース領域１４およびベース領域１３の各々に挟まれ、炭化珪素基板１０の第１の主面１０ａと埋込領域１７とを繋ぐように形成され、かつ導電型がｐ型のコンタクト領域１８が形成される（図１０参照）。
　次に、活性化アニール工程が実施される。イオン注入マスク３４が、炭化珪素基板１０の第１の主面１０ａから除去された後、炭化珪素基板１０の第１の主面１０ａが保護膜により覆われる。次に、炭化珪素基板１０が、アルゴン雰囲気中において、たとえば１６５０℃以上１７５０℃以下の温度で３０分間程度加熱される。これにより、ベース領域１３が含んでいるアルミニウムなどのｐ型不純物と、ソース領域１４が含んでいるリンなどのｎ型不純物と、コンタクト領域１８が含むアルミニウムなどのｐ型不純物と、第１領域１２ａおよび第２領域１２ｂの各々が含む窒素などのｎ型不純物とが活性化される。
　次に、トレンチ形成工程（Ｓ７０：図２）が実施される。図１１を参照して、ソース領域１４およびコンタクト領域１８上にエッチングマスク３５が形成される。エッチングマスク３５、たとえばＴＥＯＳ酸化膜を含む材料からなり、エッチングマスク３５の厚みはたとえば１．６μｍである。次に、ＣＨＦ３およびＯ２を用いて、トレンチＴＲが形成される傾域上のエッチングマスク３５に対してＲＦエッチングが行われるによりエッチングマスク３５に開口が形成される。次に、トレンチＴＲが形成される領域上に開口が形成されたエッチングマスク３５を用いて、炭化珪素基板１０に対してエッチングが行われる。たとえば、ＳＦ６およびＯ２を用いて、炭化珪素基板１０に対してＥＣＲ（Ｅｌｅｃｔｒｏｎ　Ｃｙｃｌｏｔｒｏｎ　Ｒｅｓｏｎａｎｃｅ）プラズマエッチングが行われる。これにより、炭化珪素基板１０の第１の主面１０ａに連接する側部ＳＷと、側部ＳＷと連接する底部ＢＴとを有するトレンチＴＲが形成される。ソース領域１４と、ベース領域１３と、第１領域１２ａとはトレンチＴＲの側部ＳＷに露出し、かつ第１領域１２ａはトレンチＴＲの底部ＢＴに露出する。
　以上のようにして、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有する炭化珪素基板１０が形成される。炭化珪素基板１０の第１の主面１０ａには、第１の主面１０ａと連接する側部ＳＷと、側部ＳＷと連接する底部ＢＴとを有するトレンチＴＲが形成されている。炭化珪素基板１０は、ｎ型を有する第１不純物領域１２と、第１不純物領域１２と接し、かつｎ型とは異なるｐ型を有するベース領域１３と、ｎ型を有し、ベース領域１３によって第１不純物領域１２から隔てられたソース領域１４とを含む。第１不純物領域１２は、ベース領域１３と接する第１領域１２ａと、第１領域１２ａと接し、第１領域１２ａから見てベース領域１３と反対側に位置し、かつ第１領域１２ａよりも高い不純物濃度を有する第２領域１２ｂと、第２領域１２ｂと接し、第２領域１２ｂから見て第１領域１２ａと反対側に位置し、かつ第２領域１２ｂよりも低い不純物濃度を有する第３領域１２ｃとを有する。
　次に、ゲート酸化膜形成工程（Ｓ８０：図２）が実施される。具体的には、第１の主面１０ａにトレンチＴＲが形成された炭化珪素基板１０が加熱炉内に配置される。加熱炉に対して酸素を導入し、たとえば１１００℃以上１２００℃以下の温度で炭化珪素基板１０をドライ酸化することにより、トレンチＴＲの側部ＳＷおよび底部ＢＴに接するゲート絶縁膜１５が形成される。ゲート絶縁膜１５は、トレンチＴＲの側部ＳＷにおいて、第１領域１２ａと、ベース領域１３と、ソース領域１４とに接し、かつ前記トレンチＴＲの底部ＢＴにおいて第１領域１２ａと接する（図１２参照）。ゲート絶縁膜１５の厚みは、たとえば９０ｎｍ程度である。
　次に、ＮＯアニール工程が実施される。具体的には、窒素を含む雰囲気中において第１の主面１０ａにおいてゲート絶縁膜１５が形成された炭化珪素基板１０が、たとえば１２５０℃以上１３５０℃の温度で熱処理される。窒素を含む気体とは、たとえば窒素で１０％希釈された一酸化二窒素などである。好ましくは、ゲート絶縁膜１５が形成された炭化珪素基板１０が、窒素を含む気体中においてたとえば６０分程度保持される。
　次に、ゲート電極形成工程（Ｓ９０：図２）が実施される。具体的には、ゲート絶縁膜１５により形成された溝を埋めるようにゲート電極２７が形成される。ゲート電極２７は、たとえば不純物を含むポリシリコンを含む材料からなる。次に、ゲート電極２７を覆い、かつコンタクト領域１８とソース領域１４とに接するように層間絶縁膜２１が形成される。層間絶縁膜２１は、たとえばＴＥＯＳ酸化膜と、ＰＳＧとを含む。
　次に、ソース電極１６が形成される予定の領域において層間絶縁膜２１が除去されることにより、ソース領域１４およびコンタクト領域１８の各々が、層間絶縁膜２１から露出する。次に、ソース電極１６が、炭化珪素基板１０の第１の主面１０ａにおいて、ソース領域１４およびコンタクト領域１８の双方と接するように、たとえばスパッタリングにより形成される。ソース電極１６は、たとえばＮｉおよびＴｉを含む。好ましくは、ソース電極１６は、ＴｉＡｌＳｉを含む材料からなる。次に、炭化珪素基板１０の第１の主面１０ａにおいて、ソース領域１４およびコンタクト領域１８の各々に接して設けられたソース電極１６が形成された炭化珪素基板１０に対して、たとえば９００℃以上１１００℃以下のＲＴＡ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌ）が２分程度実施される。これにより、ソース電極１６の少なくとも一部が、炭化珪素基板が含む珪素と反応してシリサイド化する。これにより、ソース領域１４とオーミック接合するソース電極１６が形成される。好ましくは、ソース電極１６は、ソース領域１４およびコンタクト領域１８の各々とオーミック接合する。
　図１を参照して、ソース電極１６に接し、かつ層間絶縁膜２１を覆うようにソース配線１９が形成される。ソース配線１９は、好ましくはＡｌを含む材料からなり、たとえばＡｌＳｉＣｕを含む材料からなる。次に、ソース配線１９を覆うように保護膜２４が形成される。保護膜２４は、たとえば窒化膜とポリイミドとを含む材料からなる。次に、炭化珪素基板１０の第２の主面１０ｂと接して、たとえばＮｉＳｉからなるドレイン電極２０が形成される。ドレイン電極２０は、たとえばＴｉＡｌＳｉなどであっても構わない。ドレイン電極２０の形成は、好ましくはスパッタリング法により実施されるが、蒸着により実施されても構わない。当該ドレイン電極２０が形成された後、当該ドレイン電極２０がたとえばレーザーアニールにより加熱される。これにより、当該ドレイン電極２０の少なくとも一部がシリサイド化し、炭化珪素単結晶基板１１とオーミック接合するドレイン電極２０が形成される。以上のように、図１に示すＭＯＳＦＥＴ１が製造される。
　次に、実施の形態１に係る炭化珪素半導体装置としてのＭＯＳＦＥＴ１およびその製造方法の作用効果について説明する。
　実施の形態１に係るＭＯＳＦＥＴ１によれば、第１不純物領域１２は、ベース領域１３と接する第１領域１２ａと、第１領域１２ａと接し、第１領域１２ａから見てベース領域１３と反対側に位置し、かつ第１領域１２ａよりも高い不純物濃度を有する第２領域１２ｂとを有する。ゲート絶縁膜１５は、トレンチＴＲの側部ＳＷにおいて、第１領域１２ａに接する。これにより、オフ時には、低い不純物濃度を有する第１領域１２ａに空乏層が広がることでトレンチＴＲにおける電界が緩和されることにより、高い耐圧を維持することができる。オン時には、ゲート電極２７に印加される電圧により、高い不純物濃度を有する第２領域１２ｂからキャリアをトレンチＴＲの周りに集めることができる。結果として、高い導電性を実現することができるのでオン抵抗を低減することができる。つまり、オン抵抗を低減し、かつ耐圧を向上可能なＭＯＳＦＥＴ１を提供することができる。
　また実施の形態１に係るＭＯＳＦＥＴ１によれば、第１領域１２ａの不純物濃度は、１．５×１０１６ｃｍ−３以下である。これにより、効果的にトレンチＴＲにおける電界を緩和することで耐圧を向上させることができる。
　さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、第２領域１２ｂの不純物濃度は、２×１０１６ｃｍ−３以上である。これにより、効果的にキャリアをトレンチＴＲの周りに集めることによりオン抵抗を低減することができる。
　さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、第１の主面１０ａの法線方向に沿った第１領域１２ａの厚みは、０．１μｍ以上０．５μｍ以下である。第１領域１２ａの厚みＨ２を０．１μｍ以上とすることにより、トレンチＴＲにおける電界集中を効果的に抑制することで耐圧を向上することができる。第１領域１２ａの厚みＨ２を０．５μｍ以下とすることにより、オン抵抗が増加することを抑制することができる。
　さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、第１の主面１０ａの法線方向に沿った第２領域１２ｂの厚みは、０．３μｍ以上２μｍ以下である。第２領域１２ｂの厚みＨ３を０．３μｍ以上とすることにより、キャリアを効果的にトレンチＴＲに集めることにより、オン抵抗を低減することができる。第２領域１２ｂの厚みＨ３を２μｍ以下とすることにより、オン抵抗が増加することを抑制することができる。
　さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、炭化珪素基板１０は、ｐ型を有し、ベース領域１３よりも高い不純物濃度を有し、かつ第２の主面１０ｂ側のベース領域１３の端部１３ａの一部から第２の主面１０ｂに向かって延在する埋込領域１７をさらに含む。ｐ型を有する埋込領域１７と、ｎ型を有する第１不純物領域１２とによりｐｎ接合を形成し、ｐｎ接合で挟まれたＪＦＥＴ領域で耐圧確保のチャネルを形成する。これにより、耐圧をより向上させることができる。
　さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、第２の主面１０ｂ側の埋込領域１７の端部は、第２領域１２ｂに接している。これにより、効果的にトレンチＴＲの角部における電界を緩和することができる。
　さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、炭化珪素基板１０は、第１導電型を有し、第３領域１２ｃよりも高い不純物濃度を有し、かつ第２の主面１０ｂ側の第３領域１２ｃに接するバッファ層２２をさらに含む。これにより、バッファ層２２上に形成される第３領域１２ｃの膜質を向上させることができる。
　実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、第１不純物領域１２は、ベース領域１３と接する第１領域１２ａと、第１領域１２ａと接し、第１領域１２ａから見て第２不純物領域１３と反対側に位置し、かつ第１領域１２ａよりも高い不純物濃度を有する第２領域１２ｂとを有する炭化珪素基板１０が形成される。トレンチＴＲの側部ＳＷにおいて、第１領域１２ａに接するゲート絶縁膜１５が形成される。これにより、オフ時には、低い不純物濃度を有する第１領域１２ａに空乏層が広がることでトレンチＴＲにおける電界が緩和されることにより、高い耐圧を維持することができる。オン時には、ゲート電極２７に印加される電圧により、高い不純物濃度を有する第２領域１２ｂからキャリアをトレンチＴＲの周りに集めることができる。結果として、高い導電性を実現することができるのでオン抵抗を低減することができる。つまり、オン抵抗を低減し、かつ耐圧を向上可能なＭＯＳＦＥＴ１を製造することができる。
　また実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、炭化珪素基板１０を形成する工程は、エピタキシャル成長により第３領域１２ｃを形成する工程と、第３領域１２ｃに対してイオン注入を行うことにより、ｐ型を有し、かつベース領域１３よりも高い不純物濃度を有する埋込領域１７を形成する工程とを含む。これにより、効果的に高い不純物濃度を有する埋込領域１７を形成することができる。
　さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、炭化珪素基板１０を形成する工程は、埋込領域１７および第３領域１２ｃの双方に対してイオン注入を行うことにより第２領域１２ｂを形成する工程と、埋込領域１７および第２領域１２ｂの双方に対してイオン注入を行うことにより第１領域１２ａを形成する工程とを含む。これにより、マスクを再度形成することなくイオン注入を行うことができるので、マスクずれにより第１領域１２ａおよび第２領域１２ｂの各々の位置ずれが発生することを抑制することができる。
　さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、第２領域１２ｂを形成する工程におけるイオン注入エネルギーは、第１領域１２ａを形成する工程におけるイオン注入エネルギーよりも大きい。これにより、第２領域１２ｂを形成するために注入されたイオンがノックオンされて炭化珪素基板内部に押し込まれることを抑制することができる。
　さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、炭化珪素基板１０を形成する工程は、埋込領域１７と第１領域１２ａとに接するベース領域１３をエピタキシャル成長により形成する工程とを含む。これにより、トレンチＴＲの底部ＢＴの近くに、高い不純物濃度を有する埋込領域１７を低いエネルギーで形成することができる。またベース領域１３をエピタキシャル成長により形成することにより、高品質のチャネル領域を形成することができる。
　さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、第１領域１２ａの不純物濃度は、１．５×１０１６ｃｍ−３以下である。これにより、効果的にトレンチＴＲにおける電界を緩和することで耐圧を向上させることができる。
　さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、第２領域１２ｂの不純物濃度は、２×１０１６ｃｍ−３以上である。これにより、効果的にキャリアをトレンチＴＲの周りに集めることによりオン抵抗を低減することができる。
　さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、第１の主面１０ａの法線方向に沿った第１領域１２ａの厚みは、０．１μｍ以上０．５μｍ以下である。第１領域１２ａの厚みＨ２を０．１μｍ以上とすることにより、トレンチＴＲにおける電界集中を効果的に抑制することで耐圧を向上することができる。第１領域１２ａの厚みＨ２を０．５μｍ以下とすることにより、オン抵抗が増加することを抑制することができる。
　さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、第１の主面１０ａの法線方向に沿った第２領域１２ｂの厚みは、０．３μｍ以上２μｍ以下である。第２領域１２ｂの厚みＨ３を０．３μｍ以上とすることにより、キャリアを効果的にトレンチＴＲに集めることにより、オン抵抗を低減することができる。第２領域１２ｂの厚みＨ３を２μｍ以下とすることにより、オン抵抗が増加することを抑制することができる。
　（実施の形態２）
　次に、本発明の実施の形態２に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの構成について説明する。実施の形態２に係るＭＯＳＦＥＴは、埋込領域１７がトレンチＴＲの底部ＢＴに接している点において実施の形態１に係るＭＯＳＦＥＴと異なっており、他の構成は、実施の形態１に係るＭＯＳＦＥＴと同様である。そのため、同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
　図１３を参照して、埋込領域１７は、トレンチＴＲの底部ＢＴから第２の主面１０ｂに向かって延在するように設けられている。埋込領域１７は、第１領域１２ａを貫通し、埋込領域１７の底部は第２領域１２ｂに達する。埋込領域１７は、ｐ型を有し、ベース領域１３よりも高い不純物濃度を有する。埋込領域１７は、炭化珪素基板１０内の一部の領域においてコンタクト領域１８と短絡（接続）されている。ゲート絶縁膜１５は、トレンチＴＲの底部ＢＴにおいて、埋込領域１７および第１領域１２ａの双方に接している。コンタクト領域１８は、ベース領域１３を貫通しておらず、コンタクト領域１８の下端部は、ベース領域１３の下端部よりも第１の主面１０ａ側に位置する。
　好ましくは、第１の主面１０ａと平行な方向における、埋込領域１７の幅Ｗ１は、トレンチＴＲの底部ＢＴの幅Ｗ２よりも小さい。トレンチＴＲの底部ＢＴの幅Ｗ２から埋込領域１７の幅Ｗ１を差し引いた値は、たとえば０．１μｍ以上０．４μｍ以下である。第１の主面１０ａの法線方向から見た場合、埋込領域１７は、トレンチの底部ＢＴからはみ出ないように形成されていることが好ましい。トレンチＴＲの底部ＢＴの幅Ｗ２を埋込領域１７の幅Ｗ１よりも０．１μｍ以上大きくすることにより、埋込領域１７の側面からの空乏層に妨げられることなく、チャネルから流れる電流が広がるのでオン抵抗を低減することができる。トレンチＴＲの底部ＢＴの幅Ｗ２を埋込領域１７の幅Ｗ１よりも０．４μｍ以下小さくすることにより、トレンチＴＲの側部ＳＷと底部ＢＴとが接続する角部に電界が集中することを抑制することができる。
　図１３を参照して、断面視（炭化珪素基板１０の第１の主面１０ａと平行な方向に沿った視野、つまり図１３の視野）において、トレンチＴＲは、埋込領域１７と同じ対称軸を有し、当該対称軸に対して線対称（左右対称）であることが好ましい。トレンチＴＲの形状が左右対称であることにより、電界が局所的に集中することを抑制することができる。
　次に、実施の形態２に係る炭化珪素半導体装置としてのＭＯＳＦＥＴ１の作用効果について説明する。
　実施の形態２に係るＭＯＳＦＥＴ１によれば、炭化珪素基板１０は、ｐ型を有し、ベース領域１３よりも高い不純物濃度を有し、かつトレンチＴＲの底部ＢＴから第２の主面１０ｂに向かって延在する埋込領域１７をさらに含む。これにより、トレンチＴＲの底部ＢＴが効果的に高電界から遮蔽されることにより、耐圧を向上させることができる。
　また実施の形態２に係るＭＯＳＦＥＴ１によれば、第１の主面１０ａと平行な方向における、埋込領域１７の幅Ｗ１は、トレンチＴＲの底部ＢＴの幅Ｗ２よりも小さい。これにより、埋込領域１７の側面から広がる空乏層によって電流の流れが妨げられることを抑制することができる。結果として、オン抵抗を低減することができる。
　（実施の形態３）
　次に、本発明の実施の形態３に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの構成について説明する。実施の形態３に係るＭＯＳＦＥＴは、トレンチＴＲの底部ＢＴに接して第２領域１２ｂが設けられ、第２領域１２ｂの下部に接して埋込領域１７が設けられている点において実施の形態１に係るＭＯＳＦＥＴと異なっており、他の構成は、実施の形態１に係るＭＯＳＦＥＴと同様である。そのため、同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
　図１４を参照して、第１不純物領域１２の第２領域１２ｂは、トレンチＴＲの底部ＢＴのほぼ全体に接して設けられている。埋込領域１７は、底部ＢＴと反対側の第２領域１２ｂの端部（つまり第２領域１２ｂの下部）に接し、当該下部から第２の主面１０ｂに向かって延在するように設けられている。埋込領域１７は、ｐ型を有し、ベース領域１３よりも高い不純物濃度を有する。
　第１不純物領域１２の第１領域１２ａは、第１の主面１０ａと平行な方向に沿った埋込領域１７の幅Ｗ１は、トレンチＴＲの底部ＢＴの幅Ｗ２よりも大きくてもよい。第２領域１２ｂの幅は、埋込領域１７の幅Ｗ１とほぼ同じである。つまり、第２領域１２ｂおよび埋込領域１７の各々は、トレンチＴＲの底部ＢＴを覆うように形成されている。第１領域１２ａは、第３領域１２ｃと接していてもよい。埋込領域１７は、第３領域１２ｃと接していてもよい。
　次に、実施の形態３に係る炭化珪素半導体装置としてのＭＯＳＦＥＴ１の作用効果について説明する。
　実施の形態３に係るＭＯＳＦＥＴ１によれば、ゲート絶縁膜１５は、トレンチＴＲの底部ＢＴにおいて第２領域１２ｂに接している。炭化珪素基板１０は、ｐ型を有し、ベース領域１３よりも高い不純物濃度を有し、かつ底部ＢＴと反対側の第２領域１２ｂの端部から第２の主面１０ｂに向かって延在する埋込領域１７をさらに含む。ｎ型を有する第２領域１２ｂ上にゲート絶縁膜１５を形成することにより、ゲート絶縁膜１５を十分厚くすることができる。
　（実施の形態４）
　次に、本発明の実施の形態４に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの構成について説明する。実施の形態４に係るＭＯＳＦＥＴは、ベース領域１３およびコンタクト領域１８に接する埋込領域１７が設けられていない点において実施の形態２に係るＭＯＳＦＥＴと異なっており、他の構成は、実施の形態２に係るＭＯＳＦＥＴと同様である。そのため、同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
　図１５を参照して、炭化珪素基板１０は、埋込領域１７を有していなくてもよい。つまり、トレンチＴＲの底部ＢＴの全面は、第１不純物領域１２の第１領域１２ａに接している。言い換えれば、第１領域１２ａは、トレンチＴＲの底部ＢＴと第２領域１２ｂとに挟まれている。第２領域１２ｂは、第１領域１２ａを介してトレンチＴＲの底部ＢＴ全体を覆っていてもよい。
　なお上記各実施の形態において、第１導電型はｎ型であり、かつ第２導電型はｐ型であるとして説明したが、第１導電型をｐ型とし、かつ第２導電型をｎ型としてもよい。炭化珪素半導体装置としてＭＯＳＦＥＴを例に挙げて説明したが、炭化珪素半導体装置は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）などであってもよい。トレンチＴＲの側部ＳＷは、炭化珪素基板１０の第１の主面１０ａに対してほぼ垂直の場合について説明したが、トレンチＴＲの側部ＳＷは、第１の主面１０ａに対して傾斜していてもよい。
　今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
　１　炭化珪素半導体装置（ＭＯＳＦＥＴ）、５　炭化珪素エピタキシャル層、１０　炭化珪素基板、１０ａ　第１の主面、１０ｂ　第２の主面、１１　炭化珪素単結晶基板、１２　第１不純物領域、１２ａ　第１領域、１２ｂ　第２領域、１２ｃ　第３領域、１３　ベース領域（第２不純物領域）、１３ａ　端部、１４　ソース領域（第３不純物領域）、１５　ゲート絶縁膜、１６　ソース電極、１７　埋込領域、１８　コンタクト領域、１９　ソース配線、２０　ドレイン電極、２１　層間絶縁膜、２２　バッファ層、２４保護膜２７　ゲート電極、３１，３３，３４　イオン注入マスク、３２　スルー膜、３５　エッチングマスク、ＢＴ　底部、ＣＨ　チャネル領域、ＳＷ　側部、ＴＲ　トレンチ。

Claims (20)

  1. 　第１の主面と、前記第１の主面と反対側の第２の主面とを有する炭化珪素基板を備え、
    　前記炭化珪素基板は、第１導電型を有する第１不純物領域と、前記第１不純物領域と接し、かつ前記第１導電型とは異なる第２導電型を有する第２不純物領域と、前記第１導電型を有し、前記第２不純物領域によって前記第１不純物領域から隔てられた第３不純物領域とを含み、
    　前記第１不純物領域は、前記第２不純物領域と接する第１領域と、前記第１領域と接し、前記第１領域から見て前記第２不純物領域と反対側に位置し、かつ前記第１領域よりも高い不純物濃度を有する第２領域と、前記第２領域と接し、前記第２領域から見て前記第１領域と反対側に位置し、かつ前記第２領域よりも低い不純物濃度を有する第３領域とを有し、
    　前記炭化珪素基板の前記第１の主面には、前記第１の主面と連接する側部と、前記側部と連接する底部とを有するトレンチが形成されており、さらに、
    　前記トレンチの前記側部において、前記第１領域と、前記第２不純物領域と、前記第３不純物領域とに接するゲート絶縁膜とを備えた、炭化珪素半導体装置。
  2. 　前記第１領域の不純物濃度は、１．５×１０１６ｃｍ−３以下である、請求項１に記載の炭化珪素半導体装置。
  3. 　前記第２領域の不純物濃度は、２×１０１６ｃｍ−３以上である、請求項１または請求項２に記載の炭化珪素半導体装置。
  4. 　前記第１の主面の法線方向に沿った前記第１領域の厚みは、０．１μｍ以上０．５μｍ以下である、請求項１~請求項３のいずれか１項に記載の炭化珪素半導体装置。
  5. 　前記第１の主面の法線方向に沿った前記第２領域の厚みは、０．３μｍ以上２μｍ以下である、請求項１~請求項４のいずれか１項に記載の炭化珪素半導体装置。
  6. 　前記炭化珪素基板は、前記第２導電型を有し、前記第２不純物領域よりも高い不純物濃度を有し、かつ前記第２の主面側の前記第２不純物領域の端部の一部から前記第２の主面に向かって延在する埋込領域をさらに含む、請求項１~請求項５のいずれか１項に記載の炭化珪素半導体装置。
  7. 　前記第２の主面側の前記埋込領域の端部は、前記第２領域に接している、請求項６に記載の炭化珪素半導体装置。
  8. 　前記炭化珪素基板は、前記第２導電型を有し、前記第２不純物領域よりも高い不純物濃度を有し、かつ前記トレンチの前記底部から前記第２の主面に向かって延在する埋込領域をさらに含む、請求項１~請求項５のいずれか１項に記載の炭化珪素半導体装置。
  9. 　前記第１の主面と平行な方向における、前記埋込領域の幅は、前記トレンチの前記底部の幅よりも小さい、請求項８に記載の炭化珪素半導体装置。
  10. 　前記ゲート絶縁膜は、前記トレンチの前記底部において前記第２領域に接しており、
    　前記炭化珪素基板は、前記第２導電型を有し、前記第２不純物領域よりも高い不純物濃度を有し、かつ前記底部と反対側の前記第２領域の端部から前記第２の主面に向かって延在する埋込領域をさらに含む、請求項１~請求項５のいずれか１項に記載の炭化珪素半導体装置。
  11. 　前記炭化珪素基板は、前記第１導電型を有し、前記第３領域よりも高い不純物濃度を有し、かつ前記第２の主面側の前記第３領域に接するバッファ層をさらに含む、請求項１~請求項１０のいずれか１項に記載の炭化珪素半導体装置。
  12. 　第１の主面と、前記第１の主面と反対側の第２の主面とを有する炭化珪素基板を形成する工程を備え、
    　前記炭化珪素基板は、第１導電型を有する第１不純物領域と、前記第１不純物領域と接し、かつ前記第１導電型とは異なる第２導電型を有する第２不純物領域と、前記第１導電型を有し、前記第２不純物領域によって前記第１不純物領域から隔てられた第３不純物領域とを含み、
    　前記第１不純物領域は、前記第２不純物領域と接する第１領域と、前記第１領域と接し、前記第１領域から見て前記第２不純物領域と反対側に位置し、かつ前記第１領域よりも高い不純物濃度を有する第２領域と、前記第２領域と接し、前記第２領域から見て前記第１領域と反対側に位置し、かつ前記第２領域よりも低い不純物濃度を有する第３領域とを有し、
    　前記炭化珪素基板の前記第１の主面には、前記第１の主面と連接する側部と、前記側部と連接する底部とを有するトレンチが形成されており、さらに、
    　前記トレンチの前記側部において、前記第１領域と、前記第２不純物領域と、前記第３不純物領域とに接するゲート絶縁膜を形成する工程を備えた、炭化珪素半導体装置の製造方法。
  13. 　前記炭化珪素基板を形成する工程は、
    　エピタキシャル成長により前記第３領域を形成する工程と、
    　前記第３領域に対してイオン注入を行うことにより、前記第２導電型を有し、かつ前記第２不純物領域よりも高い不純物濃度を有する埋込領域を形成する工程とを含む、請求項１２に記載の炭化珪素半導体装置の製造方法。
  14. 　前記炭化珪素基板を形成する工程は、前記埋込領域および前記第３領域の双方に対してイオン注入を行うことにより前記第２領域を形成する工程と、
    　前記埋込領域および前記第２領域の双方に対してイオン注入を行うことにより前記第１領域を形成する工程とを含む、請求項１３に記載の炭化珪素半導体装置の製造方法。
  15. 　前記第２領域を形成する工程におけるイオン注入エネルギーは、前記第１領域を形成する工程におけるイオン注入エネルギーよりも大きい、請求項１４に記載の炭化珪素半導体装置の製造方法。
  16. 　前記炭化珪素基板を形成する工程は、
    　前記埋込領域と前記第１領域とに接する前記第２不純物領域をエピタキシャル成長により形成する工程とを含む、請求項１４または請求項１５に記載の炭化珪素半導体装置の製造方法。
  17. 　前記第１領域の不純物濃度は、１．５×１０１６ｃｍ−３以下である、請求項１２~請求項１６のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  18. 　前記第２領域の不純物濃度は、２×１０１６ｃｍ−３以上である、請求項１２~請求項１７のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  19. 　前記第１の主面の法線方向に沿った前記第１領域の厚みは、０．１μｍ以上０．５μｍ以下である、請求項１２~請求項１８のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  20. 　前記第１の主面の法線方向に沿った前記第２領域の厚みは、０．３μｍ以上２μｍ以下である、請求項１２~請求項１９のいずれか１項に記載の炭化珪素半導体装置の製造方法。
PCT/IB2015/053547 2014-03-28 2015-05-14 炭化珪素半導体装置およびその製造方法 WO2015145411A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/129,542 US10707299B2 (en) 2014-03-28 2015-05-14 Silicon carbide semiconductor device, and method for manufacturing same
EP15769856.4A EP3125297B1 (en) 2014-03-28 2015-05-14 Silicon carbide semiconductor device, and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014068301A JP6237408B2 (ja) 2014-03-28 2014-03-28 炭化珪素半導体装置およびその製造方法
JP2014-068301 2014-03-28

Publications (1)

Publication Number Publication Date
WO2015145411A1 true WO2015145411A1 (ja) 2015-10-01

Family

ID=54194061

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2015/053547 WO2015145411A1 (ja) 2014-03-28 2015-05-14 炭化珪素半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US10707299B2 (ja)
EP (1) EP3125297B1 (ja)
JP (1) JP6237408B2 (ja)
WO (1) WO2015145411A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558616B (zh) 2015-09-24 2019-11-12 丰田合成株式会社 纵型场效应晶体管以及电力转换装置
JP6561874B2 (ja) * 2015-09-24 2019-08-21 豊田合成株式会社 縦型トランジスタおよび電力変換装置
JP6729523B2 (ja) * 2017-08-31 2020-07-22 株式会社デンソー 炭化珪素半導体装置およびその製造方法
SE541402C2 (en) * 2017-09-15 2019-09-17 Ascatron Ab Integration of a schottky diode with a mosfet
CN109698237A (zh) * 2017-10-23 2019-04-30 株洲中车时代电气股份有限公司 一种沟槽栅碳化硅mosfet器件及其制造方法
JP7046026B2 (ja) * 2019-03-01 2022-04-01 三菱電機株式会社 ＳｉＣエピタキシャルウエハ、半導体装置、電力変換装置
US20210399128A1 (en) * 2020-06-19 2021-12-23 Cree, Inc. Power devices with a hybrid gate structure
CN114695518B (zh) * 2022-06-02 2022-08-26 中芯越州集成电路制造(绍兴)有限公司 沟槽型mos器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140086A (ja) * 2002-10-16 2004-05-13 Toyota Central Res & Dev Lab Inc トレンチゲート型半導体装置
JP2011253837A (ja) * 2010-05-31 2011-12-15 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2013149798A (ja) * 2012-01-19 2013-08-01 Fuji Electric Co Ltd 炭化珪素半導体装置

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5202750A (en) * 1990-04-09 1993-04-13 U.S. Philips Corp. MOS-gated thyristor
US5282018A (en) * 1991-01-09 1994-01-25 Kabushiki Kaisha Toshiba Power semiconductor device having gate structure in trench
GB9313843D0 (en) * 1993-07-05 1993-08-18 Philips Electronics Uk Ltd A semiconductor device comprising an insulated gate field effect transistor
US5674766A (en) * 1994-12-30 1997-10-07 Siliconix Incorporated Method of making a trench MOSFET with multi-resistivity drain to provide low on-resistance by varying dopant concentration in epitaxial layer
US6008520A (en) * 1994-12-30 1999-12-28 Siliconix Incorporated Trench MOSFET with heavily doped delta layer to provide low on- resistance
JPH08213607A (ja) * 1995-02-08 1996-08-20 Ngk Insulators Ltd 半導体装置およびその製造方法
US6001678A (en) * 1995-03-14 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
US6768168B1 (en) * 1995-03-14 2004-07-27 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device with low on voltage and manufacturing method thereof
JP3158973B2 (ja) * 1995-07-20 2001-04-23 富士電機株式会社 炭化けい素縦型ｆｅｔ
JP3384198B2 (ja) * 1995-07-21 2003-03-10 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
US5877515A (en) * 1995-10-10 1999-03-02 International Rectifier Corporation SiC semiconductor device
US5637898A (en) * 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
US6570185B1 (en) * 1997-02-07 2003-05-27 Purdue Research Foundation Structure to reduce the on-resistance of power transistors
US6057558A (en) * 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
US6303410B1 (en) * 1998-06-01 2001-10-16 North Carolina State University Methods of forming power semiconductor devices having T-shaped gate electrodes
US6313482B1 (en) * 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
US6191447B1 (en) * 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
JP3906076B2 (ja) * 2001-01-31 2007-04-18 株式会社東芝 半導体装置
US6569738B2 (en) * 2001-07-03 2003-05-27 Siliconix, Inc. Process for manufacturing trench gated MOSFET having drain/drift region
JP3964819B2 (ja) * 2003-04-07 2007-08-22 株式会社東芝 絶縁ゲート型半導体装置
EP1671374B1 (en) * 2003-10-08 2018-05-09 Toyota Jidosha Kabushiki Kaisha Insulated gate type semiconductor device and manufacturing method thereof
JP4723816B2 (ja) * 2003-12-24 2011-07-13 株式会社豊田中央研究所 半導体装置
JP4899405B2 (ja) * 2004-11-08 2012-03-21 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US7569900B2 (en) 2004-11-16 2009-08-04 Kabushiki Kaisha Toshiba Silicon carbide high breakdown voltage semiconductor device
JP2008016747A (ja) * 2006-07-10 2008-01-24 Fuji Electric Holdings Co Ltd トレンチｍｏｓ型炭化珪素半導体装置およびその製造方法
JP5037103B2 (ja) 2006-12-06 2012-09-26 三菱電機株式会社 炭化珪素半導体装置
US7615847B2 (en) * 2007-03-23 2009-11-10 Infineon Technologies Austria Ag Method for producing a semiconductor component
JP4798119B2 (ja) * 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8274109B2 (en) * 2007-12-26 2012-09-25 Infineon Technologies Ag Semiconductor device with dynamical avalanche breakdown characteristics and method for manufacturing a semiconductor device
EP2091083A3 (en) * 2008-02-13 2009-10-14 Denso Corporation Silicon carbide semiconductor device including a deep layer
JP4640436B2 (ja) * 2008-04-14 2011-03-02 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4640439B2 (ja) * 2008-04-17 2011-03-02 株式会社デンソー 炭化珪素半導体装置
JP2009302436A (ja) * 2008-06-17 2009-12-24 Denso Corp 炭化珪素半導体装置の製造方法
JP5588671B2 (ja) * 2008-12-25 2014-09-10 ローム株式会社 半導体装置の製造方法
US8067800B2 (en) * 2009-12-28 2011-11-29 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with resurf step oxide and the method to make the same
US8648413B2 (en) * 2009-12-28 2014-02-11 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with multiple trenched source-body contacts
US8354711B2 (en) * 2010-01-11 2013-01-15 Maxpower Semiconductor, Inc. Power MOSFET and its edge termination
JP4957840B2 (ja) * 2010-02-05 2012-06-20 株式会社デンソー 絶縁ゲート型半導体装置
JP5762689B2 (ja) * 2010-02-26 2015-08-12 株式会社東芝 半導体装置
JP5136674B2 (ja) * 2010-07-12 2013-02-06 株式会社デンソー 半導体装置およびその製造方法
US8525254B2 (en) * 2010-08-12 2013-09-03 Infineon Technologies Austria Ag Silicone carbide trench semiconductor device
IT1401754B1 (it) * 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato e relativo metodo di fabbricazione.
IT1401755B1 (it) * 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato a conduzione verticale e relativo metodo di fabbricazione.
IT1401756B1 (it) * 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato con struttura di terminazione di bordo e relativo metodo di fabbricazione.
WO2012056536A1 (ja) * 2010-10-27 2012-05-03 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2012169384A (ja) * 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置およびその製造方法
JP5717661B2 (ja) * 2011-03-10 2015-05-13 株式会社東芝 半導体装置とその製造方法
JP5729331B2 (ja) * 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置
JP6037499B2 (ja) * 2011-06-08 2016-12-07 ローム株式会社 半導体装置およびその製造方法
CN107068733B (zh) * 2011-07-27 2020-08-11 丰田自动车株式会社 半导体器件
JP5869291B2 (ja) * 2011-10-14 2016-02-24 富士電機株式会社 半導体装置
JP5844656B2 (ja) * 2012-02-20 2016-01-20 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5884617B2 (ja) 2012-04-19 2016-03-15 株式会社デンソー 炭化珪素半導体装置およびその製造方法
ITTO20120742A1 (it) * 2012-08-24 2014-02-25 St Microelectronics Srl Dispositivo a semiconduttore con modalita' operative lineare e a commutazione migliorate, metodo di fabbricazione del dispositivo a semiconduttore, e metodo di polarizzazione del dispositivo a semiconduttore
US8975136B2 (en) * 2013-02-18 2015-03-10 Infineon Technologies Austria Ag Manufacturing a super junction semiconductor device
US9142668B2 (en) * 2013-03-13 2015-09-22 Cree, Inc. Field effect transistor devices with buried well protection regions
JP6177154B2 (ja) * 2013-07-16 2017-08-09 株式会社東芝 半導体装置
US9666663B2 (en) * 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9099320B2 (en) * 2013-09-19 2015-08-04 Force Mos Technology Co., Ltd. Super-junction structures having implanted regions surrounding an N epitaxial layer in deep trench
JP6400545B2 (ja) * 2015-09-11 2018-10-03 株式会社東芝 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140086A (ja) * 2002-10-16 2004-05-13 Toyota Central Res & Dev Lab Inc トレンチゲート型半導体装置
JP2011253837A (ja) * 2010-05-31 2011-12-15 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2013149798A (ja) * 2012-01-19 2013-08-01 Fuji Electric Co Ltd 炭化珪素半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3125297A4 *

Also Published As

Publication number Publication date
JP6237408B2 (ja) 2017-11-29
US10707299B2 (en) 2020-07-07
EP3125297A4 (en) 2017-11-22
US20170110534A1 (en) 2017-04-20
EP3125297B1 (en) 2021-06-30
JP2015192027A (ja) 2015-11-02
EP3125297A1 (en) 2017-02-01

Similar Documents

Publication Publication Date Title
US9954054B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
US9978840B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
JP6287469B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6237408B2 (ja) 炭化珪素半導体装置およびその製造方法
US9362121B2 (en) Method of manufacturing a silicon carbide semiconductor device
US9716157B2 (en) Silicon carbide semiconductor device
JP6508369B2 (ja) 炭化珪素半導体装置およびその製造方法
US9786741B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
WO2017051616A1 (ja) 炭化珪素半導体装置およびその製造方法
US9806167B2 (en) Method for manufacturing silicon carbide semiconductor device
US8829605B2 (en) Semiconductor device having deep and shallow trenches
US20160181374A1 (en) Silicon Carbide Semiconductor Device and Method for Manufacturing the Same
WO2015076020A1 (ja) 半導体装置
JP2021077787A (ja) 炭化珪素半導体装置
WO2021095609A1 (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15769856

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2015769856

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015769856

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 15129542

Country of ref document: US