WO2015107735A1 - 入出力ユニット - Google Patents
入出力ユニット Download PDFInfo
- Publication number
- WO2015107735A1 WO2015107735A1 PCT/JP2014/077162 JP2014077162W WO2015107735A1 WO 2015107735 A1 WO2015107735 A1 WO 2015107735A1 JP 2014077162 W JP2014077162 W JP 2014077162W WO 2015107735 A1 WO2015107735 A1 WO 2015107735A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- unit
- input
- data
- output
- cpu
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
Definitions
- a programmable logic controller including a CPU unit and an I / O unit.
- the I / O unit transmits a signal input from a load to the CPU unit, and the CPU unit processes the signal and transmits the result to the I / O unit.
- the I / O unit controls the load by outputting the processing result received from the CPU unit to the load (see, for example, Patent Document 1).
- a plurality of I / O units are generally connected to the CPU unit, and the CPU unit accesses each I / O unit in turn. Therefore, when viewed from one I / O unit, a signal transmitted to the CPU unit itself is processed by the CPU unit and the result is received after the CPU unit accesses a plurality of I / O units. There is a problem that it takes time until the result is received after the I / O unit transmits a signal to the CPU unit.
- the processing of the signal received from the I / O unit is also slowed down, so that the I / O unit sends a signal to the CPU unit. In some cases, it takes time to transmit the result after transmission.
- the data processing procedure is rewritten while suppressing various signals processing from being performed at a high speed and not being able to communicate with the control unit without depending on the overall processing time of the control unit.
- a technique that can be disclosed is disclosed.
- the input / output unit disclosed in this specification includes a communication unit that is communicably connected to the control unit, an input / output interface unit that is communicably connected to an external device, the communication unit, and the input / output interface unit. And a communication unit communicably connected to the communication unit, wherein the communication unit stores the first data processing procedure in a non-rewritable manner and communicates with the control unit based on the first data processing procedure.
- the processing unit stores the second data processing procedure in a rewritable manner, and processes data input from the external device via at least the input / output interface unit based on the second data processing procedure.
- the processing result can be output to the external device through the input / output interface unit.
- the above input / output unit can process various signal processing at high speed without depending on the entire processing time of the control unit.
- the communication unit and the processing unit are configured separately, the first data processing procedure executed by the communication unit is not rewritable, and the second data processing procedure executed by the processing unit is Since rewriting is possible, it is possible to prevent the first data processing procedure from being rewritten. Thereby, it is possible to rewrite the second data processing procedure executed by the processing unit while suppressing the communication with the control unit from being lost.
- processing unit may transmit the processing result to the control unit via the communication unit based on the second data processing procedure.
- the processing result of the input / output unit since the processing result of the input / output unit is transmitted to the control unit, the processing result of the input / output unit can be managed by the control unit.
- processing unit based on the second data processing procedure, data received from the control unit via the communication unit and data input from the external device via the input / output interface unit And processing results may be output to the external device via the input / output interface unit.
- processing unit may be an FPGA.
- the processing can be executed at a higher speed than the case of using a CPU.
- the input / output unit includes a housing, a display unit provided in the housing, and a communication provided in the housing to which an external connector for rewriting the second data processing procedure is connected.
- An opening for connecting the external connector to the communication terminal portion may be formed on a surface of the housing on which the display portion is provided.
- the display unit is provided on a surface that is easy to see from the outside in order to ensure visibility. For this reason, if an opening is formed on the surface on which the display unit is provided, the user can easily access the communication terminal unit. This makes it easier to rewrite the second data processing procedure than when the opening is formed on a surface different from the surface on which the display unit is provided.
- the display unit includes a light source unit and a display terminal unit provided in the housing to which the light source unit is connected, and the light source unit is connected to the display terminal through the opening from the outside of the housing. May be connected to the unit.
- the opening for connecting the external connector to the communication terminal portion and the opening for connecting the light source portion to the display terminal portion can be made common. Therefore, compared with the case where the opening for connecting an external connector to a communication terminal part and the opening for connecting a light source part to a display terminal part are provided separately, an input / output unit can be reduced in size.
- the communication terminal unit and the display terminal unit are configured as a common terminal unit, and include a changeover switch for switching whether the terminal unit functions as the communication terminal unit or the display terminal unit. May be.
- the input / output unit since the opening can be made smaller than when the communication terminal portion and the display terminal portion are separate terminal portions, the communication terminal portion and the display terminal portion are separate terminal portions. Compared to the case, the input / output unit can be downsized.
- FIG. 1 is a perspective view of a programmable logic controller according to Embodiment 1.
- FIG. The block diagram which simplifies and shows the electrical structure of an I / O unit.
- FIG. 4 is an exploded perspective view of an I / O unit according to the second embodiment.
- the schematic diagram which shows the connection terminal of the connector of a LED board, and the connection terminal of the port of a main board
- FIG. 6 is an exploded perspective view of an I / O unit according to a third embodiment.
- the schematic diagram which shows the connection terminal of the connector of the LED board which concerns on other embodiment, and the connection terminal of the port of a main board
- the programmable logic controller 1 As shown in FIG. 1, the programmable logic controller 1 according to the first embodiment is configured by connecting a power supply unit 10, a CPU unit 11, and one or more I / O units 12A to 12N. This is a so-called stacking type programmable logic controller. In the following description, when the I / O units 12A to 12N are not distinguished from each other, they are simply referred to as I / O units 12.
- the power supply unit 10 is a unit that supplies power to other connected units.
- the CPU unit 11 is a unit incorporating a CPU or the like.
- the CPU unit 11 is an example of a control unit.
- the I / O unit 12 is a unit for communicating with external devices such as sensors and actuators.
- the I / O unit 12 is passive with respect to the CPU unit 11, and transmits / receives data to / from the CPU unit 11 when the CPU unit 11 accesses the I / O unit 12.
- the I / O unit 12 is an example of an input / output unit.
- the power supply unit 10 is provided with, for example, a male power connector for connecting with the CPU unit 11.
- the CPU unit 11 is provided with two types of connectors, a female power connector for connection to the power supply unit 10 and a male bus connection connector for connection to the I / O unit 12, for example.
- the I / O unit 12 includes a male bus connection connector 17 for connecting to a male bus connection connector of the CPU unit 11 or a male bus connection connector of another I / O unit 12, and other I / O units. Two connectors, a male bus connector 18 (see FIG. 2) for connecting to the female bus connector of the O unit 12 are provided.
- a control bus 19 see FIG. 2
- each I / O unit 12 can communicate with each other.
- the I / O unit 12 includes a female bus connector 17, a male bus connector 18, a bus control unit 20, a processing unit 21, an input An output interface unit 22, a display unit 23, and the like are provided.
- the bus control unit 20 is an example of a communication unit.
- the I / O unit 12 also includes a main board 25 (see FIG. 4) on which components such as the bus control unit 20 are mounted.
- the bus control unit 20 includes a communication circuit 20A, an input buffer 20B, and an output buffer 20C.
- a data processing procedure for communicating with the CPU unit 11 is stored in advance so as not to be rewritten.
- the data processing procedure stored in the communication circuit 20A in an unrewritable manner is an example of a first data processing procedure.
- the communication circuit 20A is communicably connected to the CPU unit 11 via the control bus 19, and communicates with the CPU unit 11 based on a data processing procedure stored in advance so as not to be rewritten. Specifically, for example, the communication circuit 20 ⁇ / b> A decodes data stored in the input buffer 20 ⁇ / b> B by the processing unit 21 and transmits it to the CPU unit 11. The communication circuit 20A receives data from the CPU unit 11, encodes the received data, and stores the encoded data in the output buffer 20C. The data stored in the output buffer 20C is read by the processing unit 21.
- the bus control unit 20 described above may be configured by an FPGA (Field Programmable Gate Array) or an ASIC.
- the FPGA is an integrated circuit whose configuration can be set after manufacturing.
- a configuration for rewriting the data processing procedure is not provided. For this reason, even when the bus control unit 20 is constituted by an FPGA, the data processing procedure cannot be rewritten.
- the processing unit 21 includes a CPU, an EEPROM, and a ROM.
- the CPU executes a data processing program stored in the EEPROM so as to be rewritable.
- the data processing program stored in an rewritable manner in the EEPROM is an example of a second data processing procedure.
- the data processing program will be described later.
- the EEPROM is a nonvolatile memory that can rewrite data.
- the RAM is used as a main storage device for the CPU to execute processing.
- the input / output interface unit 22 includes an input / output connector used for transmitting input / output signals, an input / output connector 22A having a shape corresponding to a communication standard such as RS-232C, Ethernet (registered trademark), an interface circuit 22B, and the like. Has been.
- the input / output connector 22A is connected to an external device via a communication cable or the like, and inputs / outputs data to / from the external device.
- the display unit 23 notifies the user of various types of information by turning on the LEDs.
- the display unit 23 includes an LED substrate 23A (see FIG. 4) on which a plurality of LEDs are mounted, and a display terminal unit 23B (see FIG. 4) to which the LED substrate 23A is connected. .
- the display terminal portion 23B is provided on the main substrate 25 described above.
- the LED substrate 23A is an example of a light source unit.
- FIG. 3 Process of Programmable Logic Controller
- the CPU unit 11 is connected with three conventional I / O units 30 (30A to 30C) and one I / O unit 12 according to this embodiment. Shows the case.
- the conventional I / O unit 30 does not include the processing unit 21, and the input / output interface unit 22 and the display unit 23 are directly connected to the bus control unit 20.
- I / O units 30A to 30C when the I / O units 30A to 30C are not distinguished from each other, they are simply referred to as I / O units 30, and when the I / O unit 30 and the I / O unit 12 are not distinguished from each other, they are simply referred to as I / O units. .
- FIG. 3 shows data input from the external device to the I / O unit 30A as X1a and X1b.
- the input data is indicated as X2a and X2b
- the input data is indicated as X3a and X3b.
- the input data is indicated as X4a and X4b. Note that the number of input data and the number of data output to an external device are not limited to this.
- the conventional I / O unit 30 transmits data input from an external device to the CPU unit 11, and an operation result performed by the CPU unit 11 using the data is externally transmitted. Output to other devices.
- the calculation results output from the I / O unit 30 to an external device are indicated as Y1, Y2, and Y4.
- the I / O unit 12 according to the present embodiment performs the calculation by itself and outputs the calculation result Y3 to the external device, and the CPU unit 11 does not receive the data input from the external device, but itself.
- the calculation result Y3 is transmitted. This will be specifically described below.
- the CPU unit 11 executes arithmetic processing.
- the calculation process is a process for performing a predetermined calculation using data received from the I / O unit 30. Specifically, for example, taking the I / O unit 30A as an example, the CPU unit 11 uses the data X1a and X1b received from the I / O unit 30A by executing the data processing program stored in itself. The average value is calculated, and the average value is stored in the RAM as the calculation result Y1. The same applies to the I / O units 30B and 30C.
- the calculation result is an example of the processing result.
- the content of the calculation can be arbitrarily determined by the user through programming, and is not limited to the process of calculating the average value. For example, it may be a process of adding X1a and X1b. Alternatively, the number of times X1a is output may be added to the counter to determine whether the counter value has reached 500 times. When the counter value reaches 500 times, some data may be output to an external device as a processing result in the next I / O access (S102) to be executed. Thus, even if the external device does not count the number of times of outputting data to the I / O unit 30, it can know the timing when the number of times reaches 500 times.
- the CPU unit 11 does not perform calculations for the I / O unit 12. This is because, as described above, the I / O unit 12 performs calculations on its own. A description of the processing executed by the I / O unit 12 will be given later.
- the CPU unit 11 executes I / O access.
- the I / O access is a process of accessing each I / O unit in order and communicating with each I / O unit. Specifically, for example, taking the I / O unit 30A as an example, the CPU unit 11 accesses the I / O unit 30A via the control bus 19 and receives data X1a and X1b from the I / O unit 30A. Then, the CPU unit 11 transmits the calculation result Y1 calculated in the calculation process (S101) to the I / O unit 30A.
- the CPU unit 11 does not receive the data X3a and X3b for the I / O unit 12. The reason is that, as described above, since the I / O unit 12 performs calculations by itself, the CPU unit 11 does not need to receive the data X3a and X3b. Instead, the CPU unit 11 receives the calculation result Y3 performed by the I / O unit 12. This is because the CPU unit 11 manages the calculation result Y3 performed by the I / O unit 12. If this management is not necessary, it is not necessary to receive the calculation result Y3.
- the data received from the I / O unit 30 by the CPU unit 11 in S102 is used for the calculation the next time S101 is executed, and the calculation result is transmitted to the I / O unit 30 the next time S102 is executed.
- the cycle in which the CPU unit 11 receives data from the I / O unit 30 and the cycle in which the CPU unit 11 transmits the calculation result using the data to the I / O unit 30 are shifted by one cycle. For this reason, in the case of the I / O unit 30, there is a delay between the time when data is input from an external device and the time when the calculation result is output to the external device.
- the I / O unit 30 is connected to the CPU unit 11 until the order of communication with the CPU unit 11 turns even if data is input from an external device. You have to wait for the data to be sent. Also, when receiving the calculation result from the CPU unit 11, the I / O unit 30 has to wait until the order of communication with the CPU unit 11 comes around. For this reason, in the case of the I / O unit 30, a delay due to the CPU unit 11 sequentially accessing the I / O unit also occurs. As the number of connected I / O units increases, this delay increases.
- the CPU unit 11 and the I / O unit communicate with each other via the control bus 19.
- the communication via the control bus 19 takes a margin for noise countermeasures and the timing of accessing each I / O unit.
- the communication speed tends to be slow. For this reason, in the case of the I / O unit 30, a delay due to such a reason also occurs.
- the I / O unit 30 performs the calculation by itself and outputs the calculation result Y3 to the external device. Therefore, compared with the I / O unit 30, the I / O unit 12 receives the data from the external device before the external device. The time until the calculation result is transmitted to can be shortened.
- the CPU unit 11 executes other processing.
- the other processes are processes determined according to the data processing program, and the CPU can execute processes according to the user's needs.
- the processing unit 21 of the I / O unit 12 executes the data processing program stored in the EEPROM, and uses the data X3a and X3b input from the external device to perform arithmetic processing (S101). An operation corresponding to the operation to be executed is executed.
- the data processing program executed by the I / O unit 12 can be developed by diverting the data processing program executed by the CPU unit 11.
- the arithmetic processing performed by the I / O unit 12 corresponds to the arithmetic processing performed by the CPU unit 11, and therefore by deleting unnecessary processing from the data processing program executed by the CPU unit 11, I A data processing program executed by the / O unit 12 can be developed.
- the development man-hour of the data processing program which the I / O unit 12 performs can be suppressed.
- the data processing program executed by the I / O unit 12 can be made smaller in data size than the data processing program executed by the CPU unit 11.
- the processing unit 21 outputs the calculation result Y3 in S201 to an external device via the input / output interface unit 22.
- the bus control unit 20 of the I / O unit 12 waits until the CPU unit 11 executes the I / O access (S102) and accesses the I / O unit 12, and the CPU unit 11 waits for the I / O unit 12 to be accessed.
- the calculation result Y3 is transmitted to the CPU unit 11.
- the I / O unit 12 transmits the data X3a and X3b to the CPU unit 11 in addition to the calculation result Y3. May be. Or, conversely, when the data X3a and X3b need to be managed by the CPU unit 11, while the calculation result Y3 does not need to be managed by the CPU unit 11, the I / O unit 12 is input from an external device. Only the data X3a and X3b may be transmitted to the CPU unit 11.
- the bus control unit 20 and the processing unit 21 are configured separately, and the data processing procedure (first data processing procedure) executed by the bus control unit 20 is not rewritable. Since the data processing program (second data processing procedure) executed by 21 can be rewritten, it is possible to prevent the user from rewriting the first data processing procedure. Accordingly, the user can rewrite the data processing program executed by the processing unit 21 while suppressing the communication with the CPU unit 11 from being disabled.
- the processing result obtained by processing the data input from the external device is transmitted to the CPU unit 11, so that the processing result of the I / O unit 12 can be managed by the CPU unit 11. .
- the second embodiment will be described with reference to FIGS.
- the data processing program stored in the processing unit 21 can be rewritten.
- the data processing program is rewritten by connecting the other end of the communication cable having a maintenance connector at one end to an external computer and providing the maintenance connector on the main board 25 of the I / O unit 12. This is done by connecting to a port.
- the connector for maintenance is an example of an external connector.
- the maintenance connector is provided with a plurality of connection terminals.
- the port provided on the main board 25 is provided with a plurality of connection terminals for maintenance.
- the connection terminal for maintenance of the port of the main board 25 is electrically connected to the processing unit 21, so that the user can rewrite the data processing program from an external computer.
- an opening is provided on the surface where the display unit 23 is provided (see FIG. 1).
- the display unit 23 is provided on a surface that is easy to see from the outside in order to ensure visibility. Therefore, if an opening is formed on the surface on which the display unit 23 is provided, the user can easily access the port of the main board 25. Because it becomes.
- stacking type programmable logic controller each unit is downsized with emphasis on extensibility.
- stacking type programmable logic controllers are often provided with an input / output connector 22A of the input / output interface unit 22 on the surface on which the display unit 23 is provided. For this reason, it is often difficult to secure a region for forming an opening on the surface on which the display unit 23 is provided.
- an opening 24 ⁇ / b> B for attaching the LED substrate 23 ⁇ / b> A is formed on the surface 24 ⁇ / b> A on which the display unit 23 is provided, and the LED substrate 23 ⁇ / b> A is attached from the outside of the housing 24.
- the opening 24B is also used as a maintenance opening. This will be specifically described below.
- FIG. 4 shows a case where the casing 24 of the I / O unit 12 can be separated into a front portion 24C and a rear portion (not shown).
- An opening 24B for inserting the connector 23C of the LED board 23A is formed in the front portion 24C.
- the connector 23 ⁇ / b> C of the LED board 23 ⁇ / b> A is inserted into the opening 24 ⁇ / b> B from the front of the housing 24 and fitted into the port 26 of the main board 25.
- the main board 25 and the LED board 23A are electrically connected.
- a transparent protective cover 23D for protecting the LEDs is attached to the housing 24 from the front of the LED substrate 23A.
- the port 26 of the main board 25 is a port to which the connector 23C of the LED board 23A is connected, and is also a port to which the above-described maintenance connector is connected.
- the contact terminals to be contacted are different when the connector 23C of the LED substrate 23A is connected and when the connector for maintenance is connected.
- connection terminal of the connector 23C of the LED board 23A and the connection terminal of the port 26 of the main board 25 will be described.
- a direct lighting type capable of individually supplying current to a plurality of LEDs and lighting the plurality of LEDs simultaneously, and by lighting the plurality of LEDs in a time-sharing manner, an afterimage Therefore, a scanning type that makes it appear that the plurality of LEDs are lit simultaneously is known.
- FIG. 5 shows a case where 10 LEDs are lit by the direct lighting method.
- 10 drive lines for driving the LEDs and a ground wire are required.
- the number of ground wires is not limited to one and can be determined as appropriate.
- FIG. 5 shows a case where there are two ground wires.
- the port 26 of the main board 25 only needs to have 12 connection terminals.
- 18 connection terminals are provided in the port 26 of the main board 25. That is, the port 26 of the main board 25 is provided with six connection terminals 26A that are not used when the connector 23C of the LED board 23A is fitted. These six connection terminals 26A are the connection terminals for maintenance described above.
- connection terminal 23B used in a state in which the connector 23C of the LED board 23A is fitted is an example of a display terminal portion.
- connection terminals 26A for maintenance of the port 26 of the main board 25 are an example of a communication terminal portion.
- connection terminals of the connector for maintenance will be described with reference to FIG.
- the shape of the connector 40 for maintenance is the same as that of the connector 23C of the LED board 23A, but only six connection terminals are provided as shown in FIG.
- the opening for fitting the maintenance connector 40 to the port 26 of the main board 25 on the surface of the housing 24 on which the display unit 23 is provided Since 24B is formed, it is easier for the user to rewrite the data processing program than when the opening 24B is formed on a surface different from the surface on which the display unit 23 is provided.
- the opening for connecting the connector 40 for maintenance to the main board 25 and the opening for connecting the LED board 23A to the main board 25 can be made common.
- the I / O unit 12 can be reduced in size as compared with the case where the opening for connecting the connector for maintenance to the main board 25 and the opening for connecting the LED board 23A to the main board 25 are provided separately. Can do.
- the opening 24B is exposed by removing the LED board 23A even if the I / O unit 12 is connected. Can do. Thereby, the data processing program can be rewritten without disconnecting the I / O unit 12.
- the connector 23C of the LED board 23A and the connector 40 for maintenance have the same shape, the connector 23C of the LED board 23A can be diverted to manufacture the connector 40 for maintenance. it can. Thereby, the manufacturing cost of the connector 40 for maintenance can be suppressed.
- connection terminal of the connector 23C of the LED board 23A and the connection terminal of the connector 40 for maintenance are connected to different connection terminals of the port 26 of the main board 25 .
- the communication terminal portion and the display terminal portion are configured as a common terminal portion, and the connection terminal of the connector 23C of the LED board 23A and the connection terminal of the connector 40 for maintenance are the same connection of the port 26 of the main board 25. It may be connected to a terminal.
- a changeover switch 50 may be provided in the I / O unit 12 as shown in FIG.
- the connection terminal (common terminal portion) of the port 26 of the main board 25 and the LED control terminal group provided in the processing portion 21 are electrically connected to each other for switching.
- the connection terminal (common terminal part) of the port 26 of the main board 25 is connected to a terminal group through which a signal for rewriting the data processing program provided in the processing part 21 is transmitted and received. You may do it.
- the port 26 of the main board 25 is compared with the case where the communication terminal portion 26A and the display terminal portion 23B are separate terminal portions as shown in the second embodiment. Therefore, the connector 23C of the LED board 23A and the connector 40 for maintenance can be reduced. As a result, the opening 24B can be made smaller, so that the I / O unit 12 can be made smaller than when the communication terminal portion 26A and the display terminal portion 23B are separate terminal portions.
- the direct lighting method has been described as an example of the method of lighting the LED.
- the method of lighting the LED may be a scanning type.
- FIG. 8 shows a case where eight LEDs are divided into two groups of four, and the four LEDs are turned on with a 1 ⁇ 4 duty for each group to be lit in a time division manner.
- connection terminals of the port 26 of the main board 25 when the number of connection terminals of the port 26 of the main board 25 is 18, six connection terminals are left in the example shown in FIG. 8, so these six connection terminals are used for maintenance. It can be used as a connection terminal.
- the processing unit 21 is configured by a CPU, an EEPROM, and a RAM has been described as an example.
- the processing unit 21 may be an FPGA. When FPGA is used, processing can be executed at higher speed than when CPU is used.
- the processing unit 21 may be a CPLD (Complex Programmable Logic Device).
- the processing unit 21 of the I / O unit 12 has been described with respect to an example in which the processing is executed using the data X3a and X3b input from the external device in S201.
- the processing unit 21 processes data received from the CPU unit 11 via the bus control unit 20 and data input from an external device via the input / output interface unit 22, and causes the input / output interface unit 22 to be processed.
- the processing result may be output to an external device.
- the CPU unit 11 transmits data received from the I / O unit 30 to the I / O unit 12, and the I / O unit 12 inputs data received from the I / O unit 30 by the CPU unit 11.
- Data input from an external device via the output interface unit 22 may be processed.
- the I / O unit 12 can reflect the data received by the CPU unit 11 from the I / O unit 30 in the processing of data input to the I / O unit 12 from an external device.
- the I / O unit 12 can control the external apparatus connected to the I / O unit 30 and the external apparatus connected to the I / O unit 12 in cooperation with each other.
- the CPU unit 11 has been described as an example in which the same calculation is performed for any I / O unit 30 in the calculation process (S101). On the other hand, the calculation performed by the CPU unit 11 may be different for each I / O unit 30.
- the I / O unit 12 executes a calculation corresponding to the calculation executed in the calculation process (S101) in S201 has been described as an example.
- the I / O unit 12 may perform an operation different from the operation executed in the operation process (S101).
- the connector 40 for maintenance is connected to the port 26 of the main board 25 in order to rewrite the data processing program stored in the I / O unit 12 has been described as an example.
- the maintenance connector 40 may be connected to the port 26 for the purpose of obtaining various information from the I / O unit 12.
- the stacking type programmable logic controller 1 has been described as an example.
- the programmable logic controller may be a backplane type.
- a control bus is provided in a long plate-like member called a backplane, and the CPU unit 11 and the I / O unit 12 are connected to the backplane respectively.
- the technique described in the second embodiment is applied to the CPU unit 11 when the CPU unit 11 includes a processing unit and a display unit that process data based on a rewritable data processing procedure, for example. You can also. Further, when a maintenance connector is connected to the CPU unit 11 for the purpose of obtaining various information from the CPU unit 11, the data processing procedure stored in the CPU unit 11 may not be rewritable. . That is, the technique described in the second embodiment can be grasped as the following invention.
- [Claim A] A unit constituting a programmable logic controller, A housing, A display unit provided in the housing; A communication terminal portion provided in the housing and connected to an external connector; With A unit in which an opening for connecting the external connector to the communication terminal portion is formed on a surface of the housing where the display portion is provided.
- the display unit is provided on a surface that is easy to see from the outside in order to ensure visibility. For this reason, if an opening is formed on the surface on which the display unit is provided, the user can easily access the communication terminal unit. For this reason, according to the said unit, compared with the case where opening is formed in the surface different from the surface in which the display part is provided, it becomes easy to perform the operation
- the units here include both the CPU unit 11 and the I / O unit 12.
- a unit according to claim A A processing unit that processes data based on a data processing procedure stored in a rewritable manner
- the communication terminal unit is a unit to which an external connector for rewriting the data processing procedure is connected.
- the second data processing procedure described in the first embodiment is an example of a data processing procedure.
- the display unit includes a light source unit and a display terminal unit provided in the housing and connected to the light source unit, and the light source unit is connected to the display terminal unit through the opening from the outside of the housing. Connected unit.
- the opening for connecting the external connector to the communication terminal part and the opening for connecting the light source part to the display terminal part can be made common.
- a unit can be reduced in size compared with the case where the opening for connecting an external connector to a communication terminal part and the opening for connecting a light source part to a display terminal part are provided separately.
- a unit according to claim C The communication terminal part and the display terminal part are configured as a common terminal part, An input / output unit comprising a change-over switch for switching whether the terminal unit functions as the communication terminal unit or the display terminal unit.
- the opening can be made smaller than when the communication terminal portion and the display terminal portion are separate terminal portions, so when the communication terminal portion and the display terminal portion are separate terminal portions.
- the unit can be reduced in size.
- SYMBOLS 1 Programmable logic controller, 10 ... Power supply unit, 11 ... CPU unit, 12 ... I / O unit, 20 ... Bus control unit, 20A ... Communication circuit, 20B ... Input buffer, 20C ... Output buffer, 21 ... Processing part, 22 ... I / O interface section, 22A ... Input / output connector, 22B ... Interface circuit, 23 ... Display section, 23A ... LED board, 23B ... Display terminal section, 23C ... Connector, 24 ... Housing, 24B ... Opening, 25 ... Main board , 26 ... port, 26 A ... communication terminal section, 40 ... connector for maintenance, 50 ... changeover switch
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
制御ユニットと通信可能に接続される通信部(20)と、外部の機器と通信可能に接続される入出力インタフェース部(22)と、通信部(20)と入出力インタフェース部(22)とに通信可能に接続されている処理部(21)と、を備え、通信部(20)は、第1のデータ処理手順を書き換え不能に記憶し、第1のデータ処理手順に基づいて制御ユニットと通信し、処理部(21)は、第2のデータ処理手順を書き換え可能に記憶し、第2のデータ処理手順に基づいて、少なくとも入出力インタフェース部(22)を介して外部の機器から入力されたデータを処理し、入出力インタフェース部(22)を介して外部の機器に処理結果を出力可能である、入出力ユニット。
Description
入出力ユニットに関する。
従来、CPUユニットとI/Oユニットとを備えるプログラマブルロジックコントローラが知られている。一般にI/Oユニットは負荷から入力された信号をCPUユニットに送信し、CPUユニットはその信号を処理してその結果をI/Oユニットに送信する。そして、I/OユニットはCPUユニットから受信した処理結果を負荷に出力することによって負荷を制御する(例えば、特許文献1参照)。
ところで、一般にCPUユニットには複数のI/Oユニットが接続され、CPUユニットは各I/Oユニットに順番にアクセスする。このため一つのI/Oユニットから見ると、自身がCPUユニットに送信した信号がCPUユニットで処理されてその結果を受信するのはCPUユニットが複数のI/Oユニットにアクセスした後となるので、I/OユニットがCPUユニットに信号を送信してからその結果を受信するまでに時間がかかるという問題がある。
それ以外にも、CPUユニットで実行される処理が複雑になると全体の処理が遅くなるので、I/Oユニットから受信した信号の処理も遅くなることにより、I/OユニットがCPUユニットに信号を送信してからその結果を受信するまでに時間がかかる場合もある。
このような問題を解決するために、データ処理手順を書き換え可能なプログラマブルデバイスをI/Oユニットに設け、CPUユニットとは独立してプログラマブルデバイスに信号を処理させるようにすることも考えられる。しかしながら、プログラマブルデバイスに信号を処理させる場合、CPUユニットと通信する処理までプログラマブルデバイスに実行させると、当該処理に不具合があるデータ処理手順に書き換えられてしまった場合に、CPUユニットと通信できなくなってしまう。
本明細書では、制御ユニットの全体処理時間に依存せず、多様な信号処理を高速に処理することができ、かつ、制御ユニットと通信できなくなってしまうことを抑制しつつ、データ処理手順を書き換えることができる技術を開示する。
本明細書によって開示される入出力ユニットは、制御ユニットと通信可能に接続される通信部と、外部の機器と通信可能に接続される入出力インタフェース部と、前記通信部と前記入出力インタフェース部とに通信可能に接続されている処理部と、を備え、前記通信部は、第1のデータ処理手順を書き換え不能に記憶し、前記第1のデータ処理手順に基づいて前記制御ユニットと通信し、前記処理部は、第2のデータ処理手順を書き換え可能に記憶し、前記第2のデータ処理手順に基づいて、少なくとも前記入出力インタフェース部を介して前記外部の機器から入力されたデータを処理し、前記入出力インタフェース部を介して前記外部の機器に処理結果を出力可能である。
上記入出力ユニットによると、制御ユニットの全体処理時間に依存せず、多様な信号処理を高速に処理することができる。また、上記入出力ユニットによると、通信部と処理部とを別構成とし、通信部が実行する第1のデータ処理手順については書き換え不能とし、処理部が実行する第2のデータ処理手順については書き換え可能としたので、第1のデータ処理手順が書き換えられてしまわないようにすることができる。これにより、制御ユニットと通信できなくなってしまうことを抑制しつつ、処理部が実行する第2のデータ処理手順を書き換えることができる。
また、前記処理部は、前記第2のデータ処理手順に基づいて、前記通信部を介して前記処理結果を前記制御ユニットに送信してもよい。
上記入出力ユニットによると、入出力ユニットの処理結果を制御ユニットに送信するので、入出力ユニットの処理結果を制御ユニットで管理することができる。
また、前記処理部は、前記第2のデータ処理手順に基づいて、前記通信部を介して前記制御ユニットから受信したデータと前記入出力インタフェース部を介して前記外部の機器から入力されたデータとを処理し、前記入出力インタフェース部を介して前記外部の機器に処理結果を出力してもよい。
上記入出力ユニットによると、制御ユニットから受信したデータについても処理できるので、制御ユニットから受信したデータを処理できない場合に比べ、より多様な処理を実行することができる。
また、前記処理部はFPGAであってもよい。
上記入出力ユニットによると、CPUを用いる場合に比べて処理をより高速に実行することができる。
また、上記入出力ユニットは、筐体と、前記筐体に設けられている表示部と、前記筐体内に設けられ、前記第2のデータ処理手順を書き換えるための外部のコネクタが接続される通信端子部と、を備え、前記筐体の前記表示部が設けられている面に、前記外部のコネクタを前記通信端子部に接続するための開口が形成されていてもよい。
一般に表示部は視認性を確保するために外部から見易い面に設けられる。このため表示部が設けられている面に開口を形成すると、ユーザは通信端子部にアクセスし易くなる。これにより、表示部が設けられている面とは異なる面に開口を形成する場合に比べ、第2のデータ処理手順を書き換える作業を行い易くなる。
また、前記表示部は、光源部と、前記筐体内に設けられ前記光源部が接続される表示端子部とを有し、前記光源部は前記筐体の外から前記開口を介して前記表示端子部に接続されてもよい。
上記入出力ユニットによると、外部のコネクタを通信端子部に接続するための開口と、光源部を表示端子部に接続するための開口とを共通化することができる。これにより、外部のコネクタを通信端子部に接続するための開口と光源部を表示端子部に接続するための開口とを別々に設ける場合に比べ、入出力ユニットを小型化することができる。
また、前記通信端子部と前記表示端子部とは共通の端子部として構成されており、前記端子部を前記通信端子部として機能させるか又は前記表示端子部として機能させるかを切り替える切り替えスイッチを備えてもよい。
上記入出力ユニットによると、通信端子部と表示端子部とを別々の端子部とする場合に比べて開口を小さくすることができるので、通信端子部と表示端子部とを別々の端子部とする場合に比べ、入出力ユニットを小型化することができる。
なお、本明細書によって開示される技術は、プログラマブルロジックコントローラ、入出力方法等の種々の態様で実現することができる。
上記の入出力ユニットによると、制御ユニットの全体処理時間に依存せず、多様な信号処理を高速に処理することができ、かつ、制御ユニットと通信できなくなってしまうことを抑制しつつ、データ処理手順を書き換えることができる。
<実施形態1>
実施形態1を図1ないし図3によって説明する。
(1)プログラマブルロジックコントローラの構成
図1に示すように、実施形態1に係るプログラマブルロジックコントローラ1は電源ユニット10、CPUユニット11、及び、1以上のI/Oユニット12A~12Nが連結されてなるいわゆるスタッキング型のプログラマブルロジックコントローラである。以降の説明ではI/Oユニット12A~12Nを互いに区別しない場合は単にI/Oユニット12というものとする。
実施形態1を図1ないし図3によって説明する。
(1)プログラマブルロジックコントローラの構成
図1に示すように、実施形態1に係るプログラマブルロジックコントローラ1は電源ユニット10、CPUユニット11、及び、1以上のI/Oユニット12A~12Nが連結されてなるいわゆるスタッキング型のプログラマブルロジックコントローラである。以降の説明ではI/Oユニット12A~12Nを互いに区別しない場合は単にI/Oユニット12というものとする。
電源ユニット10は連結されている他のユニットに電力を供給するユニットである。CPUユニット11はCPU等が内蔵されたユニットである。CPUユニット11は制御ユニットの一例である。
I/Oユニット12はセンサやアクチュエータなどの外部の機器と通信するためのユニットである。I/Oユニット12はCPUユニット11に対して受け身の状態であり、CPUユニット11がI/Oユニット12にアクセスしたときにCPUユニット11との間でデータを送受信する。I/Oユニット12は入出力ユニットの一例である。
電源ユニット10にはCPUユニット11と連結するための例えば雄型の電源コネクタが設けられている。CPUユニット11には電源ユニット10に連結するための雌型の電源コネクタと、I/Oユニット12に連結するための例えば雄型のバス連結コネクタとの二種類のコネクタが設けられている。
I/Oユニット12にはCPUユニット11の雄型のバス連結コネクタ又は他のI/Oユニット12の雄型のバス連結コネクタに連結するための雌型のバス連結コネクタ17と、他のI/Oユニット12の雌型のバス連結コネクタに連結するための雄型のバス連結コネクタ18(図2参照)との二つのコネクタが設けられている。CPUユニット11と1以上のI/Oユニット12とを連結させると、CPUユニット11とそれら1以上のI/Oユニット12とが制御バス19(図2参照)によって連結され、これによりCPUユニット11と各I/Oユニット12とが通信可能になる。
(2)I/Oユニットの電気的構成
図2に示すように、I/Oユニット12は雌型のバス連結コネクタ17、雄型のバス連結コネクタ18、バスコントロールユニット20、処理部21、入出力インタフェース部22、表示部23などを備えている。バスコントロールユニット20は通信部の一例である。また、図2では示していないが、I/Oユニット12はバスコントロールユニット20などの構成部品が実装されている主基板25(図4参照)も備えている。
図2に示すように、I/Oユニット12は雌型のバス連結コネクタ17、雄型のバス連結コネクタ18、バスコントロールユニット20、処理部21、入出力インタフェース部22、表示部23などを備えている。バスコントロールユニット20は通信部の一例である。また、図2では示していないが、I/Oユニット12はバスコントロールユニット20などの構成部品が実装されている主基板25(図4参照)も備えている。
バスコントロールユニット20は通信回路20A、入力バッファ20B、及び、出力バッファ20Cを備えている。通信回路20AにはCPUユニット11と通信するためのデータ処理手順が予め書き換え不能に記憶されている。通信回路20Aに書き換え不能に記憶されているデータ処理手順は第1のデータ処理手順の一例である。
通信回路20Aは制御バス19を介してCPUユニット11と通信可能に接続され、予め書き換え不能に記憶しているデータ処理手順に基づいてCPUユニット11と通信する。具体的には例えば、通信回路20Aは処理部21によって入力バッファ20Bに記憶されたデータをデコードしてCPUユニット11に送信する。また、通信回路20AはCPUユニット11からデータを受信し、受信したデータをエンコードして出力バッファ20Cに記憶させる。出力バッファ20Cに記憶されたデータは処理部21によって読み出される。
上述したバスコントロールユニット20はFPGA(Field Programmable Gate Array)によって構成されてもよいし、ASICによって構成されてもよい。FPGAは製造後に構成を設定できる集積回路である。ただし、バスコントロールユニット20をFPGAによって構成する場合であってもデータ処理手順を書き換えられるようにするための構成は設けないものとする。このためバスコントロールユニット20をFPGAによって構成した場合もデータ処理手順は書き換え不能である。
処理部21はCPU、EEPROM、及び、ROMを備えて構成されている。CPUはEEPROMに書き換え可能に記憶されているデータ処理プログラムを実行する。EEPROMに書き換え可能に記憶されているデータ処理プログラムは第2のデータ処理手順の一例である。データ処理プログラムについての説明は後述する。EEPROMはデータを書き換え可能な不揮発性のメモリである。RAMはCPUが処理を実行するための主記憶装置として用いられる。
入出力インタフェース部22は、入出力信号の伝達に用いる入出力コネクタや、RS-232C、Ethernet(登録商標)などの通信規格に応じた形状の入出力コネクタ22A、インタフェース回路22Bなどを備えて構成されている。入出力コネクタ22Aは通信ケーブルなどを介して外部の機器と接続され、外部の機器との間でデータの入出力を行う。
表示部23はLEDを点灯させることによってユーザに各種の情報を報知する。詳しくは後述するが、表示部23は複数のLEDが実装されているLED基板23A(図4参照)と、LED基板23Aが接続される表示端子部23B(図4参照)とを有している。表示端子部23Bは前述した主基板25に設けられている。LED基板23Aは光源部の一例である。
(3)プログラマブルロジックコントローラの処理
次に、図3を参照して、プログラマブルロジックコントローラ1によって実行される処理の一例について説明する。ここで、図1とは異なり、図3ではCPUユニット11に従来のI/Oユニット30が3台(30A~30C)、及び、本実施形態に係るI/Oユニット12が1台連結されている場合を示している。従来のI/Oユニット30とは、処理部21を備えず、入出力インタフェース部22と表示部23とがそれぞれバスコントロールユニット20に直接接続されているものである。以降の説明ではI/Oユニット30A~30Cを互いに区別しない場合は単にI/Oユニット30といい、I/Oユニット30とI/Oユニット12とを互いに区別しない場合は単にI/Oユニットという。
次に、図3を参照して、プログラマブルロジックコントローラ1によって実行される処理の一例について説明する。ここで、図1とは異なり、図3ではCPUユニット11に従来のI/Oユニット30が3台(30A~30C)、及び、本実施形態に係るI/Oユニット12が1台連結されている場合を示している。従来のI/Oユニット30とは、処理部21を備えず、入出力インタフェース部22と表示部23とがそれぞれバスコントロールユニット20に直接接続されているものである。以降の説明ではI/Oユニット30A~30Cを互いに区別しない場合は単にI/Oユニット30といい、I/Oユニット30とI/Oユニット12とを互いに区別しない場合は単にI/Oユニットという。
図3では外部の機器からI/Oユニット30Aに入力されるデータをX1a及びX1bとして示している。他のI/Oユニットについても同様であり、I/Oユニット30Bの場合は入力されるデータをX2a及びX2bとして示しており、I/Oユニット12の場合は入力されるデータをX3a及びX3bとして示している。また、I/Oユニット30Cの場合は入力されるデータをX4a及びX4bとして示している。なお、入力されるデータの数や外部の機器に出力するデータの数はこれに限られるものではない。
図3に示すプログラマブルロジックコントローラ1では、従来のI/Oユニット30は、外部の機器から入力されたデータをCPUユニット11に送信し、CPUユニット11がそのデータを用いて行った演算結果を外部の機器に出力する。図3ではI/Oユニット30が外部の機器に出力する演算結果をY1、Y2、Y4として示している。これに対し、本実施形態に係るI/Oユニット12は、自身で演算を行って演算結果Y3を外部の機器に出力し、CPUユニット11には外部の機器から入力されたデータではなく自身が行った演算結果Y3を送信する。以下、具体的に説明する。
(3-1)CPUユニットによって実行される処理
先ず、CPUユニット11の処理について説明する。CPUユニット11は演算処理(S101)、I/Oアクセス(S102)、及び、その他の処理(S103)をこの順で繰り返し実行する。ここでは一度の繰り返しのことを1サイクルというものとする。
先ず、CPUユニット11の処理について説明する。CPUユニット11は演算処理(S101)、I/Oアクセス(S102)、及び、その他の処理(S103)をこの順で繰り返し実行する。ここでは一度の繰り返しのことを1サイクルというものとする。
S101では、CPUユニット11は演算処理を実行する。演算処理はI/Oユニット30から受信したデータを用いて所定の演算を行う処理である。具体的には例えば、I/Oユニット30Aを例に説明すると、CPUユニット11は自身が記憶しているデータ処理プログラムを実行することにより、I/Oユニット30Aから受信したデータX1a及びX1bを用いて平均値を算出し、その平均値を演算結果Y1としてRAMに記憶する。I/Oユニット30B及び30Cについても同様である。演算結果は処理結果の一例である。
なお、演算の内容はユーザがプログラミングによって任意に決定することができるものであり、平均値を算出する処理に限定されるものではない。例えばX1aとX1bとを加算する処理であってもよい。また、X1aが出力された回数をカウンタに加算し、カウンタの値が500回に達したか否かを判断するという処理でもよい。そして、カウンタの値が500回に達した場合は次に実行するI/Oアクセス(S102)において何らかのデータを処理結果として外部の機器に出力してもよい。これにより外部の機器はI/Oユニット30にデータを出力した回数を自身でカウントしていなくてもその回数が500回に達したタイミングを知ることができる。
ここで、CPUユニット11は、I/Oユニット12については演算を行わない。これは、前述したようにI/Oユニット12は自身で演算を行うからである。I/Oユニット12によって実行される処理についての説明は後述する。
S102では、CPUユニット11はI/Oアクセスを実行する。I/Oアクセスは各I/Oユニットに順にアクセスして各I/Oユニットと通信する処理である。具体的には例えば、I/Oユニット30Aを例に説明すると、CPUユニット11は制御バス19を介してI/Oユニット30Aにアクセスし、I/Oユニット30AからデータX1a及びX1bを受信する。そして、CPUユニット11は演算処理(S101)で演算を行った演算結果Y1をI/Oユニット30Aに送信する。
ただし、CPUユニット11は、I/Oユニット12についてはデータX3a及びX3bの受信は行わない。その理由は、前述したようにI/Oユニット12は自身で演算を行うのでCPUユニット11はデータX3a及びX3bを受信する必要がないからである。その替りとして、CPUユニット11はI/Oユニット12で行われた演算結果Y3を受信する。これは、I/Oユニット12で行われた演算結果Y3をCPUユニット11で管理するためである。なお、この管理が不要である場合は演算結果Y3の受信は不要である。
ここで、S102でCPUユニット11がI/Oユニット30から受信したデータは次回S101を実行したときに演算に用いられ、その演算結果は次回S102を実行したときにI/Oユニット30に送信される。つまり、CPUユニット11がI/Oユニット30からデータを受信するサイクルと、CPUユニット11がそのデータを用いた演算の結果をI/Oユニット30に送信するサイクルとは1サイクルずれることになる。このため、I/Oユニット30の場合は外部の機器からデータが入力されてから演算結果を外部の機器に出力するまでに遅延が生じる。
また、CPUユニット11はI/Oユニットに順にアクセスするので、I/Oユニット30は外部の機器からデータが入力されてもCPUユニット11との通信の順番が回ってくるまでCPUユニット11へのデータの送信を待たなければならない。また、CPUユニット11から演算結果を受信する場合もI/Oユニット30はCPUユニット11との通信の順番が回ってくるまで待たなければならない。このため、I/Oユニット30の場合はCPUユニット11がI/Oユニットに順にアクセスすることによる遅延も生じる。連結されるI/Oユニットの数が多くなるとこの遅延はより大きくなることになる。
また、CPUユニット11とI/Oユニットとは制御バス19を介して通信するが、制御バス19を介した通信ではノイズ対策や各I/Oユニットにアクセスするタイミングにマージンなどを取っており、CPUユニット11内の内部バスと比較すると通信速度が遅くなる傾向がある。このため、I/Oユニット30の場合はそのような理由による遅延も生じる。
このため、I/Oユニット30の場合は外部の機器からデータが入力されてから外部の機器に演算結果を出力するまでに時間がかかる。これに対し、I/Oユニット12は自身で演算を行ってその演算結果Y3を外部の機器に出力するので、I/Oユニット30に比べ、外部の機器からデータが入力されてから外部の機器に演算結果を送信するまでの時間を短縮できる。
S103では、CPUユニット11はその他の処理を実行する。その他の処理はデータ処理プログラムに応じて決まる処理であり、ユーザの必要に応じた処理をCPUに実行させることができる。
(3-2)I/Oユニットによって実行される処理
次に、I/Oユニット12によって実行される処理について説明する。本処理は外部の機器からI/Oユニット12にデータX3a及びX3bが入力されると開始される。つまり、本処理はCPUユニット11によって実行される処理とは独立して開始される。
次に、I/Oユニット12によって実行される処理について説明する。本処理は外部の機器からI/Oユニット12にデータX3a及びX3bが入力されると開始される。つまり、本処理はCPUユニット11によって実行される処理とは独立して開始される。
S201では、I/Oユニット12の処理部21は、EEPROMに記憶されているデータ処理プログラムを実行することにより、外部の機器から入力されたデータX3a及びX3bを用いて、演算処理(S101)で実行される演算に相当する演算を実行する。
ここで、I/Oユニット12が実行するデータ処理プログラムは、CPUユニット11が実行するデータ処理プログラムを流用して開発することができる。具体的には、I/Oユニット12が行う演算処理はCPUユニット11が行う演算処理に相当するものであるので、CPUユニット11が実行するデータ処理プログラムから不要な処理を削除することにより、I/Oユニット12が実行するデータ処理プログラムを開発することができる。これにより、I/Oユニット12が実行するデータ処理プログラの開発工数を抑制することができる。また、不要な処理を削除するのでI/Oユニット12が実行するデータ処理プログラムはCPUユニット11が実行するデータ処理プログラムよりデータサイズを小さくすることができる。
S202では、処理部21は入出力インタフェース部22を介してS201での演算結果Y3を外部の機器に出力する。
S203では、I/Oユニット12のバスコントロールユニット20はCPUユニット11がI/Oアクセス(S102)を実行してI/Oユニット12にアクセスするまで待機し、CPUユニット11がI/Oユニット12にアクセスしたときに、演算結果Y3をCPUユニット11に送信する。
S203では、I/Oユニット12のバスコントロールユニット20はCPUユニット11がI/Oアクセス(S102)を実行してI/Oユニット12にアクセスするまで待機し、CPUユニット11がI/Oユニット12にアクセスしたときに、演算結果Y3をCPUユニット11に送信する。
なお、外部の機器から入力されたデータX3a及びX3bについてもCPUユニット11で管理する必要がある場合は、I/Oユニット12は演算結果Y3に加えてデータX3a及びX3bもCPUユニット11に送信してもよい。あるいは逆に、データX3a及びX3bについてはCPUユニット11で管理する必要がある一方、演算結果Y3についてはCPUユニット11で管理する必要がない場合は、I/Oユニット12は外部の機器から入力されたデータX3a及びX3bだけをCPUユニット11に送信してもよい。
(4)実施形態の効果
以上説明した実施形態1に係るI/Oユニット12によると、CPUユニット11とは独立して処理を実行するので、CPUユニット11の全体処理時間に依存せず、多様な信号処理を高速に処理することができる。また、I/Oユニット12によると、バスコントロールユニット20と処理部21とを別構成とし、バスコントロールユニット20が実行するデータ処理手順(第1のデータ処理手順)については書き換え不能とし、処理部21が実行するデータ処理プログラム(第2のデータ処理手順)については書き換え可能としたので、ユーザが第1のデータ処理手順を書き換えてしまわないようにすることができる。これにより、CPUユニット11と通信できなくなってしまうことを抑制しつつ、処理部21が実行するデータ処理プログラムをユーザが書き換えることができる。
以上説明した実施形態1に係るI/Oユニット12によると、CPUユニット11とは独立して処理を実行するので、CPUユニット11の全体処理時間に依存せず、多様な信号処理を高速に処理することができる。また、I/Oユニット12によると、バスコントロールユニット20と処理部21とを別構成とし、バスコントロールユニット20が実行するデータ処理手順(第1のデータ処理手順)については書き換え不能とし、処理部21が実行するデータ処理プログラム(第2のデータ処理手順)については書き換え可能としたので、ユーザが第1のデータ処理手順を書き換えてしまわないようにすることができる。これにより、CPUユニット11と通信できなくなってしまうことを抑制しつつ、処理部21が実行するデータ処理プログラムをユーザが書き換えることができる。
更に、I/Oユニット12によると、外部の機器から入力されたデータを処理した処理結果をCPUユニット11に送信するので、I/Oユニット12の処理結果をCPUユニット11で管理することができる。
<実施形態2>
次に、実施形態2を図4ないし図6によって説明する。
前述したように、処理部21に記憶されているデータ処理プログラムは書き換えることができる。データ処理プログラムの書き換えは、一端にメンテナンス用のコネクタが設けられている通信ケーブルの他端を外部のコンピュータに接続し、そのメンテナンス用のコネクタをI/Oユニット12の主基板25に設けられているポートに接続することによって行われる。メンテナンス用のコネクタは外部のコネクタの一例である。
次に、実施形態2を図4ないし図6によって説明する。
前述したように、処理部21に記憶されているデータ処理プログラムは書き換えることができる。データ処理プログラムの書き換えは、一端にメンテナンス用のコネクタが設けられている通信ケーブルの他端を外部のコンピュータに接続し、そのメンテナンス用のコネクタをI/Oユニット12の主基板25に設けられているポートに接続することによって行われる。メンテナンス用のコネクタは外部のコネクタの一例である。
詳しくは後述するが、メンテナンス用のコネクタには複数の接続端子が設けられている。また、主基板25に設けられているポートには複数のメンテナンス用の接続端子が設けられている。メンテナンス用のコネクタを主基板25のポートに嵌合させると対応する接続端子同士が接触して外部のコンピュータと主基板25とが電気的に接続される。主基板25のポートのメンテナンス用の接続端子は処理部21と電気的に接続されており、これによりユーザは外部のコンピュータからデータ処理プログラムを書き換えることができる。
ところで、図1に示すように既に左右にCPUユニット11や別のI/Oユニット12などが連結されている状態のI/Oユニット12のデータ処理プログラムを書き換える場合、一端連結を外して上述したメンテナンス用のコネクタを主基板25のポートに接続するという方法も考えられる。しかしながら、そのようにすると連結を外さなければならないのでユーザの負担が大きくなる。そのため、連結を外さずにメンテナンス用のコネクタを主基板25に接続できることが望ましい。
連結を外さずにメンテナンス用のコネクタを主基板25のポートに接続する方法としては、I/Oユニット12の筐体を構成している面のうち別のユニットと対向しない面に開口を設け、その開口から接続するという方法が考えられる。しかしながら、別のユニットと対向しない面であるからといって必ずしもユーザがアクセスし易いとは限らない。なぜなら、I/Oユニット12の背面に開口を形成したとすると、背面が工場などの施設の壁に密着するようにI/Oユニット12が配置された場合には、ユーザは主基板25のポートにアクセスできないからである。
そこで、実施形態2では、表示部23が設けられている面(図1参照)に開口を設ける。これは、一般に表示部23は視認性を確保するために外部から見易い面に設けられるので、表示部23が設けられている面に開口を形成すると、ユーザが主基板25のポートにアクセスし易くなるからである。
しかしながら、スタッキング型のプログラマブルロジックコントローラでは拡張性を重視して各ユニットが小型化されている。また、一般にスタッキング型のプログラマブルロジックコントローラでは表示部23が設けられている面に入出力インタフェース部22の入出力コネクタ22Aが設けられることが多い。このため表示部23が設けられている面には開口を形成するための領域を確保することが困難である場合が多い。
そこで、実施形態2では、図4に示すように、表示部23が設けられる面24AにLED基板23Aを取り付けるための開口24Bを形成し、LED基板23Aを筐体24の外から取り付ける構造とする。そして、その開口24Bをメンテナンス用の開口としても利用する。以下、具体的に説明する。
図4ではI/Oユニット12の筐体24が前方部分24Cと図示しない後方部分とに分離可能である場合を示している。前方部分24CにはLED基板23Aのコネクタ23Cを挿入するための開口24Bが形成されている。そして、LED基板23Aのコネクタ23Cが筐体24の前方から開口24Bに挿入されて主基板25のポート26に嵌合される。これにより主基板25とLED基板23Aとが電気的に接続される。そして、LEDを保護するための透明な保護カバー23DがLED基板23Aの前方から筐体24に取り付けられる。
ここで、主基板25のポート26はLED基板23Aのコネクタ23Cが接続されるポートであるとともに、前述したメンテナンス用のコネクタが接続されるポートでもある。ただし、LED基板23Aのコネクタ23Cを接続した場合とメンテナンス用のコネクタを接続した場合とでは接触する接続端子が異なる。
図5を参照して、LED基板23Aのコネクタ23Cの接続端子、及び、主基板25のポート26の接続端子について説明する。ここで、LEDを点灯させる方式としては、複数のLEDに個別に電流を供給してそれら複数のLEDを同時に点灯可能な直接点灯式、及び、複数のLEDを時分割で点灯させることにより、残像によってそれら複数のLEDが同時に点灯しているように見せかける走査式が知られている。図5では直接点灯式によって10個のLEDを点灯させる場合を示している。
10個のLEDを直接点灯式によって点灯させる場合は、LEDを駆動する駆動線が10本とアース線とが必要となる。なお、アース線の数は1本に限られず適宜に決定することができる。図5ではアース線が2本である場合を示している。
上述した構成の場合、主基板25のポート26には接続端子が12個あればよいことになる。しかしながら、本実施形態では図5に示すように主基板25のポート26に18個の接続端子が設けられている。つまり、主基板25のポート26には、LED基板23Aのコネクタ23Cを嵌合させた状態では利用されない接続端子26Aが6個設けられている。これら6個の接続端子26Aが前述したメンテナンス用の接続端子である。
主基板25のポート26の接続端子のうちLED基板23Aのコネクタ23Cが嵌合された状態で利用される接続端子23Bは表示端子部の一例である。また、主基板25のポート26の6個のメンテナンス用の接続端子26Aは通信端子部の一例である。
次に、図6を参照して、メンテナンス用のコネクタの接続端子について説明する。メンテナンス用のコネクタ40の形状はLED基板23Aのコネクタ23Cと同形状であるが、設けられている接続端子は図6に示すように6個だけである。メンテナンス用のコネクタ40を主基板25のポート26に嵌合させると、メンテナンス用のコネクタ40の6個の接続端子と主基板25のポート26の6個のメンテナンス用の接続端子26Aとが接触する。これによりデータ処理プログラムを書き換えることができる。
以上説明した実施形態2に係るI/Oユニット12によると、筐体24の表示部23が設けられている面に、メンテナンス用のコネクタ40を主基板25のポート26に嵌合するための開口24Bが形成されているので、表示部23が設けられている面とは異なる面に開口24Bを形成する場合に比べ、ユーザがデータ処理プログラムを書き換える作業を行い易くなる。
更に、I/Oユニット12によると、メンテナンス用のコネクタ40を主基板25に接続するための開口とLED基板23Aを主基板25に接続するための開口とを共通化することができる。これにより、メンテナンス用のコネクタを主基板25に接続するための開口とLED基板23Aを主基板25に接続するための開口とを別々に設ける場合に比べ、I/Oユニット12を小型化することができる。
更に、I/Oユニット12によると、LED基板23Aを筐体24の外から取り付ける構造としたので、I/Oユニット12が連結されていてもLED基板23Aを外すことによって開口24Bを露出させることができる。これにより、I/Oユニット12の連結を外さずにデータ処理プログラムを書き換えることができる。
更に、I/Oユニット12によると、LED基板23Aのコネクタ23Cとメンテナンス用のコネクタ40とが同形状であるので、LED基板23Aのコネクタ23Cを流用してメンテナンス用のコネクタ40を製造することができる。これによりメンテナンス用のコネクタ40の製造コストを抑制できる。
<実施形態3>
次に、実施形態3を図7によって説明する。
上記実施形態ではLED基板23Aのコネクタ23Cの接続端子とメンテナンス用のコネクタ40の接続端子とが主基板25のポート26の互いに異なる接続端子に接続される場合を例に説明した。これに対し、通信端子部と表示端子部とを共通の端子部として構成し、LED基板23Aのコネクタ23Cの接続端子とメンテナンス用のコネクタ40の接続端子とが主基板25のポート26の同じ接続端子に接続されてもよい。
次に、実施形態3を図7によって説明する。
上記実施形態ではLED基板23Aのコネクタ23Cの接続端子とメンテナンス用のコネクタ40の接続端子とが主基板25のポート26の互いに異なる接続端子に接続される場合を例に説明した。これに対し、通信端子部と表示端子部とを共通の端子部として構成し、LED基板23Aのコネクタ23Cの接続端子とメンテナンス用のコネクタ40の接続端子とが主基板25のポート26の同じ接続端子に接続されてもよい。
具体的には例えば、図7に示すようにI/Oユニット12に切り替えスイッチ50を設けてもよい。そして、例えば切り替えスイッチ50がオンのときは主基板25のポート26の接続端子(共通の端子部)と処理部21に設けられているLED制御用の端子群とが電気的に接続され、切り替えスイッチ50がオフのときは主基板25のポート26の接続端子(共通の端子部)と処理部21に設けられているデータ処理プログラムを書き換えるための信号が送受信される端子群とが接続されるようにしてもよい。
以上説明した実施形態3に係るI/Oユニット12によると、実施形態2に示すように通信端子部26Aと表示端子部23Bとを別々の端子部とする場合に比べて主基板25のポート26の接続端子の数を減らすことができるので、LED基板23Aのコネクタ23Cやメンテナンス用のコネクタ40を小さくすることができる。これにより開口24Bをより小さくすることができるので、通信端子部26Aと表示端子部23Bとを別々の端子部とする場合に比べ、I/Oユニット12を小型化することができる。
<他の実施形態>
上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も技術的範囲に含まれる。
上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も技術的範囲に含まれる。
(1)上記実施形態2ではLEDを点灯させる方式として直接点灯式を例に説明した。これに対し、前述したようにLEDを点灯させる方式は走査式であってもよい。図8では8個のLEDを4個ずつ二つの組に分け、組毎に4個のLEDを1/4デューティで点灯させることによって時分割で点灯させる場合を示している。図8に示す例では各LEDを駆動する駆動線が8本、アース線が4本である。なお、LEDの数やアース線の数は適宜に決定することができる。
実施形態2の場合と同様に主基板25のポート26の接続端子の数を18とした場合、図8に示す例でも6個の接続端子が余るので、それら6個の接続端子をメンテナンス用の接続端子として用いることができる。
(2)上記実施形態では処理部21がCPU、EEPROM、及び、RAMによって構成されている場合を例に説明した。これに対し、処理部21はFPGAであってもよい。FPGAを用いると、CPUを用いる場合に比べて処理をより高速に実行することができる。また、処理部21はCPLD(Complex Programmable Logic Device)であってもよい。
(3)上記実施形態では、I/Oユニット12の処理部21は、S201において、外部の機器から入力されたデータX3a及びX3bを用いて演算を実行する場合を例に説明した。これに対し、処理部21はバスコントロールユニット20を介してCPUユニット11から受信したデータと入出力インタフェース部22を介して外部の機器から入力されたデータとを処理し、入出力インタフェース部22を介して外部の機器に処理結果を出力してもよい。
具体的には例えば、CPUユニット11はI/Oユニット30から受信したデータをI/Oユニット12に送信し、I/Oユニット12はCPUユニット11がI/Oユニット30から受信したデータと入出力インタフェース部22を介して外部の機器から入力されたデータとを処理してもよい。このようにすると、I/Oユニット12は、CPUユニット11がI/Oユニット30から受信したデータを、外部の機器からI/Oユニット12に入力されたデータの処理に反映することができる。これにより、I/Oユニット12はI/Oユニット30に接続されている外部の装置とI/Oユニット12に接続されている外部の装置とを連携させて制御することができる。
このように、バスコントロールユニット20を介してCPUユニット11から受信したデータと入出力インタフェース部22を介して外部の機器から入力されたデータとを処理するようにすると、CPUユニット11から受信したデータを処理できない場合に比べ、より多様な処理を実行することができる。
(4)上記実施形態ではCPUユニット11は演算処理(S101)においていずれのI/Oユニット30についても同じ演算を実行する場合を例に説明した。これに対し、CPUユニット11が行う演算はI/Oユニット30ごとに異なるものであってもよい。
また、上記実施形態ではI/Oユニット12はS201において演算処理(S101)で実行される演算に相当する演算を実行する場合を例に説明した。これに対し、I/Oユニット12は演算処理(S101)で実行される演算とは異なる演算を行ってもよい。
(5)上記実施形態ではI/Oユニット12に記憶されているデータ処理プログラムを書き換えるためにメンテナンス用のコネクタ40を主基板25のポート26に接続する場合を例に説明した。これに対し、メンテナンス用のコネクタ40はI/Oユニット12から各種の情報を得るためなどの目的でポート26に接続されてもよい。
(6)上記実施形態ではスタッキング型のプログラマブルロジックコントローラ1を例に説明した。これに対し、プログラマブルロジックコントローラはバックプレーン型であってもよい。バックプレーン型はバックプレーンと呼ばれる長板状の部材に制御バスを設け、CPUユニット11やI/Oユニット12をそれぞれバックプレーンに接続することによって連結するものである。
(7)上記実施形態2に記載した技術は、例えばCPUユニット11が書き換え可能なデータ処理手順に基づいてデータを処理する処理部や表示部を備えている場合には、CPUユニット11に適用することもできる。また、CPUユニット11から各種の情報を得るためなどの目的でメンテナンス用のコネクタをCPUユニット11に接続する場合には、CPUユニット11に記憶されているデータ処理手順は書き換え可能でなくてもよい。すなわち、実施形態2に記載した技術は次のような発明として把握することもできる。
[請求項A]
プログラマブルロジックコントローラを構成するユニットであって、
筐体と、
前記筐体に設けられている表示部と、
前記筐体内に設けられ、外部のコネクタが接続される通信端子部と、
を備え、
前記筐体の前記表示部が設けられている面に、前記外部のコネクタを前記通信端子部に接続するための開口が形成されている、ユニット。
プログラマブルロジックコントローラを構成するユニットであって、
筐体と、
前記筐体に設けられている表示部と、
前記筐体内に設けられ、外部のコネクタが接続される通信端子部と、
を備え、
前記筐体の前記表示部が設けられている面に、前記外部のコネクタを前記通信端子部に接続するための開口が形成されている、ユニット。
一般に表示部は視認性を確保するために外部から見易い面に設けられる。このため表示部が設けられている面に開口を形成すると、ユーザは通信端子部にアクセスし易くなる。このため上記ユニットによると、表示部が設けられている面とは異なる面に開口を形成する場合に比べ、外部のコネクタを接続する作業を行い易くなる。なお、ここでいうユニットにはCPUユニット11もI/Oユニット12も含まれる。
[請求項B]
請求項Aに記載のユニットであって、
書き換え可能に記憶しているデータ処理手順に基づいてデータを処理する処理部を備え、
前記通信端子部は、前記データ処理手順を書き換えるための外部のコネクタが接続される、ユニット。
請求項Aに記載のユニットであって、
書き換え可能に記憶しているデータ処理手順に基づいてデータを処理する処理部を備え、
前記通信端子部は、前記データ処理手順を書き換えるための外部のコネクタが接続される、ユニット。
上記ユニットによると、処理部に記憶されているデータ処理手順を書き換えるための外部のコネクタを接続するための作業を行い易くなる。実施形態1に記載の第2のデータ処理手順はデータ処理手順の一例である。
[請求項C]
請求項A又は請求項Bに記載のユニットであって、
前記表示部は、光源部と、前記筐体内に設けられ前記光源部が接続される表示端子部とを有し、前記光源部は前記筐体の外から前記開口を介して前記表示端子部に接続される、ユニット。
請求項A又は請求項Bに記載のユニットであって、
前記表示部は、光源部と、前記筐体内に設けられ前記光源部が接続される表示端子部とを有し、前記光源部は前記筐体の外から前記開口を介して前記表示端子部に接続される、ユニット。
上記ユニットによると、外部のコネクタを通信端子部に接続するための開口と、光源部を表示端子部に接続するための開口とを共通化することができる。これにより、外部のコネクタを通信端子部に接続するための開口と光源部を表示端子部に接続するための開口とを別々に設ける場合に比べ、ユニットを小型化することができる。
[請求項D]
請求項Cに記載のユニットであって、
前記通信端子部と前記表示端子部とは共通の端子部として構成されており、
前記端子部を前記通信端子部として機能させるか又は前記表示端子部として機能させるかを切り替える切り替えスイッチを備える、入出力ユニット。
請求項Cに記載のユニットであって、
前記通信端子部と前記表示端子部とは共通の端子部として構成されており、
前記端子部を前記通信端子部として機能させるか又は前記表示端子部として機能させるかを切り替える切り替えスイッチを備える、入出力ユニット。
上記ユニットによると、通信端子部と表示端子部とを別々の端子部とする場合に比べて開口を小さくすることができるので、通信端子部と表示端子部とを別々の端子部とする場合に比べ、ユニットを小型化することができる。
1…プログラマブルロジックコントローラ、10…電源ユニット、11…CPUユニット、12…I/Oユニット、20…バスコントロールユニット、20A…通信回路、20B…入力バッファ、20C…出力バッファ、21…処理部、22…入出力インタフェース部、22A…入出力コネクタ、22B…インタフェース回路、23…表示部、23A…LED基板、23B…表示端子部、23C…コネクタ、24…筐体、24B…開口、25…主基板、26…ポート、26A…通信端子部、40…メンテナンス用のコネクタ、50…切り替えスイッチ
Claims (7)
- 制御ユニットと通信可能に接続される通信部と、
外部の機器と通信可能に接続される入出力インタフェース部と、
前記通信部と前記入出力インタフェース部とに通信可能に接続されている処理部と、
を備え、
前記通信部は、第1のデータ処理手順を書き換え不能に記憶し、前記第1のデータ処理手順に基づいて前記制御ユニットと通信し、
前記処理部は、第2のデータ処理手順を書き換え可能に記憶し、前記第2のデータ処理手順に基づいて、少なくとも前記入出力インタフェース部を介して前記外部の機器から入力されたデータを処理し、前記入出力インタフェース部を介して前記外部の機器に処理結果を出力可能である、入出力ユニット。 - 請求項1に記載の入出力ユニットであって、
前記処理部は、前記第2のデータ処理手順に基づいて、前記通信部を介して前記処理結果を前記制御ユニットに送信する、入出力ユニット。 - 請求項1又は請求項2に記載の入出力ユニットであって、
前記処理部は、前記第2のデータ処理手順に基づいて、前記通信部を介して前記制御ユニットから受信したデータと前記入出力インタフェース部を介して前記外部の機器から入力されたデータとを処理し、前記入出力インタフェース部を介して前記外部の機器に処理結果を出力する、入出力ユニット。 - 請求項1乃至請求項3のいずれか一項に記載の入出力ユニットであって、
前記処理部はFPGAである、入出力ユニット。 - 請求項1乃至請求項4のいずれか一項に記載の入出力ユニットであって、
筐体と、
前記筐体に設けられている表示部と、
前記筐体内に設けられ、前記第2のデータ処理手順を書き換えるための外部のコネクタが接続される通信端子部と、
を備え、
前記筐体の前記表示部が設けられている面に、前記外部のコネクタを前記通信端子部に接続するための開口が形成されている、入出力ユニット。 - 請求項5に記載の入出力ユニットであって、
前記表示部は、光源部と、前記筐体内に設けられ前記光源部が接続される表示端子部とを有し、前記光源部は前記筐体の外から前記開口を介して前記表示端子部に接続される、入出力ユニット。 - 請求項6に記載の入出力ユニットであって、
前記通信端子部と前記表示端子部とは共通の端子部として構成されており、
前記端子部を前記通信端子部として機能させるか又は前記表示端子部として機能させるかを切り替える切り替えスイッチを備える、入出力ユニット。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014007262A JP6351273B2 (ja) | 2014-01-17 | 2014-01-17 | 入出力ユニット |
JP2014-007262 | 2014-01-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2015107735A1 true WO2015107735A1 (ja) | 2015-07-23 |
Family
ID=53542645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2014/077162 WO2015107735A1 (ja) | 2014-01-17 | 2014-10-10 | 入出力ユニット |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6351273B2 (ja) |
WO (1) | WO2015107735A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101864783B1 (ko) * | 2017-01-16 | 2018-06-05 | 천일계전(주) | Pcb 회로에 엘이디램프 콘몬 스위칭을 적용한 컨트롤 스위치 모듈 |
JP2020003847A (ja) * | 2018-06-25 | 2020-01-09 | アズビル株式会社 | I/oモジュールおよび盤 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06324722A (ja) * | 1993-05-14 | 1994-11-25 | Omron Corp | プログラマブルコントローラ |
JPH07152314A (ja) * | 1993-11-30 | 1995-06-16 | Rika Kogyo Kk | 制御装置 |
JP2004280303A (ja) * | 2003-03-13 | 2004-10-07 | Omron Corp | プログラマブルコントローラ及びユニット |
-
2014
- 2014-01-17 JP JP2014007262A patent/JP6351273B2/ja active Active
- 2014-10-10 WO PCT/JP2014/077162 patent/WO2015107735A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06324722A (ja) * | 1993-05-14 | 1994-11-25 | Omron Corp | プログラマブルコントローラ |
JPH07152314A (ja) * | 1993-11-30 | 1995-06-16 | Rika Kogyo Kk | 制御装置 |
JP2004280303A (ja) * | 2003-03-13 | 2004-10-07 | Omron Corp | プログラマブルコントローラ及びユニット |
Also Published As
Publication number | Publication date |
---|---|
JP2015135634A (ja) | 2015-07-27 |
JP6351273B2 (ja) | 2018-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120239845A1 (en) | Backplane controller for managing serial interface configuration based on detected activity | |
WO2005041023A3 (en) | System and method using embedded microprocessor as a node in an adaptable computing machine | |
JP6351273B2 (ja) | 入出力ユニット | |
US20130145071A1 (en) | Electronic device and method for switching modes of thunderbolt connector thereof | |
JP2012190347A (ja) | 電子機器システム、電子機器及び接続機器 | |
CN106793928A (zh) | 通信*** | |
JP5554320B2 (ja) | 光通信モジュール、及びこの光通信モジュールが使用される光通信システム | |
US11392519B2 (en) | Method and apparatus for configuring I/O modules connected to a fieldbus controller | |
CN109683593B (zh) | 一种脉冲型伺服驱动器基本功能测试方法及设备 | |
US20130073774A1 (en) | Electric device with multiple data connection ports | |
US11209785B2 (en) | Front adapter for connecting to a control device and automation system | |
TWI469118B (zh) | 顯示裝置及其源極驅動器 | |
US9317024B2 (en) | Automation system | |
KR20030053061A (ko) | 프로그램 가능 콘트롤러를 위한 범용 기능 회로와 범용 유니트 | |
JP2017068663A (ja) | プログラマブルコントローラ | |
JP2012129862A (ja) | 通信モジュール | |
JP2002169602A (ja) | プログラマブルコントローラの汎用機能回路及び汎用ユニット | |
JP2008287618A (ja) | プログラマブルコントローラ | |
JP2014130582A (ja) | マザーボード | |
US20130326287A1 (en) | Programmable logic controller | |
JP5336796B2 (ja) | 保護リレー装置 | |
JP2013150666A (ja) | 内視鏡装置 | |
CN115916601A (zh) | 用于车辆的双端口传感器 | |
JP2007193499A (ja) | 通信ポート用の接続ケーブル | |
US20120079152A1 (en) | Method for connecting slave cards to a bus system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 14879159 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 14879159 Country of ref document: EP Kind code of ref document: A1 |