WO2015104084A1 - Trench-mosfet-transistorvorrichtung und entsprechendes herstellungsverfahren - Google Patents

Trench-mosfet-transistorvorrichtung und entsprechendes herstellungsverfahren Download PDF

Info

Publication number
WO2015104084A1
WO2015104084A1 PCT/EP2014/075092 EP2014075092W WO2015104084A1 WO 2015104084 A1 WO2015104084 A1 WO 2015104084A1 EP 2014075092 W EP2014075092 W EP 2014075092W WO 2015104084 A1 WO2015104084 A1 WO 2015104084A1
Authority
WO
WIPO (PCT)
Prior art keywords
trench
region
substrate
transistor device
mosfet transistor
Prior art date
Application number
PCT/EP2014/075092
Other languages
English (en)
French (fr)
Inventor
Christian Tobias Banzhaf
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Publication of WO2015104084A1 publication Critical patent/WO2015104084A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Definitions

  • the present invention relates to a trench MOSFET transistor device, a substrate for a trench MOSFET transistor device and a corresponding manufacturing method.
  • Substrates comprising a silicon carbide layer are finding increasing use for standard components.
  • power semiconductors which block voltages of more than 1.2 kV are realized as a trench metal-oxide-semiconductor field-effect transistor (trench MOSFET) using such substrates.
  • trench MOSFET trench metal-oxide-semiconductor field-effect transistor
  • Such power semiconductors find, for example, in electromobile applications, ie
  • Automotive vehicles with batteries such as lithium-ion cell based batteries or in photovoltaic systems use.
  • microelectromechanical systems can be realized with such substrates.
  • a substrate (n-doped 4H-) for example, a substrate (n-doped 4H-
  • SiC substrate whose silicon carbide layer has a hexagonal crystal structure.
  • a trench is patterned perpendicular to the substrate surface in a dry chemical plasma etching process.
  • the ditch is going through
  • FIG. 7 is a schematic cross-sectional view of a trench type MOSFET transistor device known from JP2010-258385 A.
  • reference numeral 1 denotes a silicon carbide substrate, which is a
  • Front V and a back R has.
  • the reverse side R has the substrate 1 which has a basic doping of the n + type, a drain terminal portion 1 a n + -type.
  • the back R is on the drain connection area 1 a a
  • Drain metallization 10 is provided.
  • an epitaxial drift region 1 b includes the n "type in.
  • On the front side V is provided in connection to the drift region 1 b is a p-doped region 1c, which is formed for example by epitaxy or implantation.
  • From the A trench G extends into the interior of the substrate 1 as far as into the drift region 1b in the interior of the trench G.
  • a gate dielectric layer 3 is deposited in the interior of the trench G and a gate metallization 30 is provided on the side of the trench G in the p-doped region 1c is an n + -type source region 5 with a source metallization 20. Will become a
  • FIG. 8 shows a schematic cross-sectional representation of a trench MOSFET transistor device described in DE 10 2013 209 256.3.
  • an additional p + -doped separation region 1d is provided between adjacent trenches G to reduce the stress of the gate dielectric 3 specifically in the lower corners of the trench G, and thus a sufficient blocking capability of the transistor device to ensure.
  • this requires ion implantation with high ion energy in order to achieve a sufficiently deep extension of the p + separation region 1 d into the interior of the substrate 1, preferably to at least the depth extent of the trench G or even more deeper.
  • Such an implantation is very time-consuming, because multiple ionized ions must be used, whereby only a very small implantation current comes about.
  • such an implantation requires very high acceleration voltages, which only a few implantation devices or production environments can provide.
  • such a large collision energy leads to
  • the present invention provides a trench MOSFET transistor device according to claim 1, a substrate for a trench MOSFET transistor device according to claim 6 and a corresponding manufacturing method according to claim 10.
  • Dry etch processes which structure narrow trenches with a high aspect ratio at a lower etching rate than wide trenches with a low
  • the deep implantation for the separation regions which takes place in the narrow trenches according to the invention, can separate adjacent trenches with gate structures in such a way that a field can no longer act on the gate dielectric, since it is about the
  • the body diode can be designed as a pure pn diode.
  • the inventive trench MOSFET transistor device the corresponding substrate for a trench MOSFET transistor device and the corresponding
  • Manufacturing processes make it possible to minimize the cost of further process steps and at the same time greatly increase the quality of the component.
  • a source metallization is provided on the front side of the substrate and the second trench with a
  • the buried doped separation region can advantageously be electrically connected.
  • a buried third doping region of the second conductivity type is provided below the first trench. This allows the short circuit risk to be further reduced.
  • a plurality of spaced-apart second trenches having the second depth extension are arranged from the front side in the first doping region laterally from the source connection region, below which a contiguous buried second doping region of the second conductivity type is arranged with the third depth extension.
  • the substrate is a
  • Silicon carbide substrate Such a substrate is of good short-circuit strength.
  • 1 is a schematic cross-sectional view of a trench MOSFET
  • Fig. 2a), b) are schematic cross-sectional views of a substrate for a trench MOSFET transistor device according to the first embodiment of the present invention in successive stages of manufacture; 3 is a schematic cross-sectional view of a trench MOSFET
  • Fig. 4a), b) are schematic cross-sectional views of a substrate for a trench MOSFET transistor device according to the second embodiment of the present invention in successive stages of manufacture; a schematic cross-sectional view of a trench MOSFET transistor device according to a third embodiment of the present invention;
  • FIG. 6a), b) show schematic cross-sectional views of a substrate for a trench MOSFET transistor device according to the third embodiment of the present invention in successive stages of manufacture;
  • FIG. 7 is a schematic cross-sectional view of a trench MOSFET transistor device known from JP2010-258385 A;
  • FIG. 8 shows a schematic cross-sectional representation of a trench MOSFET transistor device described in DE 10 2013 209 256.3.
  • FIG. 1 is a schematic cross-sectional view of a trench MOSFET transistor device according to a first embodiment of the present invention.
  • the first embodiment in contrast to the known trench MOSFET
  • Transistor device shown in FIG. 7 or FIG. 8 a buried, preferably annular, separation region I provided in the substrate 1, which are of the p + -type and has been generated by an ion implantation in the narrow trenches G '.
  • the buried separation region I adjoins that of the front side V of the
  • Substrate 1 outgoing narrow trench G ' which has a smaller depth extension T' than a depth extension T of the trench G for the gate structure is.
  • the separation region I adjoining the underside of the trench G ' in turn, has a depth extent T "which is at least as great as the depth extent T of the trench G (see FIG. 2a), b)).
  • the narrow trench G ' is filled with a metallization region 20a which corresponds to the source metallization 20, whereby the separation region I is set to the same potential as the source region 5.
  • the metallization region 20a for the trench G 'could also be realized with a different metallization which is then in electrical contact with the source metallization 20. Due to the fact that for the production of the separation region I, which is carried out by implantation of the unfilled narrow trench G ', a lower implantation depth and thus a lower implantation energy is necessary, the damage to the crystal structure in the region of the separation region I is much lower than in the prior art and can thus be healed much easier, for example in a corresponding Anneal polish.
  • FIG. 2a), b) are schematic cross-sectional views of a substrate for a trench MOSFET transistor device according to the first embodiment of the present invention in successive stages of manufacture.
  • the silicon carbide substrate 1 is patterned to make the trenches G and G 'in a single anisotropic plasma etching step AE using a mask M, taking advantage of the ARDE effect.
  • the depth extent T of the trench G for the gate structure is low
  • the ratio of the depth extents T '/ T can be adjusted accordingly.
  • the mask M for the plasma etching step is replaced by a mask M 'for the implantation of the separation region I, which in particular protects the gate G for the gate structure.
  • the implantation step IS which is carried out to produce the separation region I, only the region below the trench G 'is implanted and thus the p + -type separation region I is produced, which has the depth extent T "which is at least as great as that Depth extension T of the trench G.
  • the remaining process steps for producing the trench MOSFET transistor device according to FIG. 1 are carried out in a known manner, as known, for example, from JP 2010/258385 A.
  • FIG. 3 shows a schematic cross-sectional view of a trench MOSFET transistor device according to a second embodiment of the present invention.
  • an additional p + -type separation region 11 below the trench G for the second embodiment is provided.
  • Gate structure provided. This additionally reduces field effects at the lower corners of the trench G.
  • the representation according to FIG. 4a) corresponds to the representation according to FIG. 2a). Still referring to Fig. 4b), in the second embodiment, however, the mask M for the plasma etching step after the simultaneous formation of the trenches G, G 'is left on the front side V of the substrate 1, followed by the implantation step IS, simultaneously the separation region I below the narrow trench G 'and the separation region 11 below the trench G for the
  • the further masking step is omitted, which leads to a further simplification of the method.
  • 5 shows a schematic cross-sectional representation of a trench MOSFET
  • Transistor device according to a third embodiment of the present invention.
  • the third embodiment relates to the case in which the p + -doped separation region ⁇ should have a greater width extension.
  • a plurality of adjacent narrow trenches GT, G2 ', G3' are provided, through which the implantation step IE can take place. Due to the lateral extent of the implantation region, a laterally widened contiguous separation region ⁇ thus forms in the periphery of the trench G for the gate structure.
  • the trenches G1 ', G2', G3 ' are filled with corresponding metallization regions 20a', 20a ", 20a '", which correspond to either the source metallization 20 or a separate one
  • Metallization in electrical contact with the source metalization are 20.
  • an additional separation region 11 is provided below the trench G for the gate structure.
  • the third embodiment is the same as the second embodiment.
  • 6a), b) are schematic cross-sectional views of a substrate for a trench MOSFET transistor device according to the third embodiment of the present invention in successive stages of manufacture.
  • Gate structure also in the third embodiment simultaneously with the trenches GT, G2 ', G3' for the implantation of the separation region ⁇ produced.
  • the mask M1 used in this case can, as shown in FIG. 6b), also be used for the ion implantation step IS, in which the contiguous p + -type separation region ⁇ below the trenches GT, G2 ', G3' simultaneously with the additional separation region 11 below the trench G for the gate structure.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die vorliegende Erfindung schafft eine Trench-MOSFET- Transistorvorrichtung und ein entsprechendes Herstellungsverfahren. Die Trench-MOSFET-Transistorvorrichtung umfasst ein Substrat (1) eines ersten Leitungstyps (n+) mit einer Vorderseite (V) und einer Rückseite (R); einen Drainanschlussbereich (1a) des ersten Leitungstyps (n+) an der Rückseite (R) des Substrats (1), einen sich an den Drainanschlussbereich (la) anschließenden Driftbereich (1 b) des ersten Leitungstyps (n-), einen sich an den Driftbereich (1b) anschließenden ersten Dotierungsbereich (1c) des zweiten Leitungstyps (p) und einen Sourceanschlussbereich (5) des ersten Leitungstyps (n+) an der Vorderseite (V) des Substrats (1); einen ersten Graben (G) mit einer ersten Tiefenerstreckung (T), der ausgehend von der Vorderseite (V) des Substrats (1) in dem Sourceanschlussbereich (5), dem ersten Dotierungsbereich (1c) und dem Driftbereich (1b) gebildet ist und in dem eine Gatestruktur (3, 30) so angeordnet sind, dass durch Anlegen einer Spannung ein Kanalbereich (K) zwischen dem Driftbereich (1 b) und dem Sourceanschlussbereich (5) in dem ersten Dotierungsbereich (1c) bildbar ist; einen zweiten Graben (G'; G1', G2', G3') mit einer zweiten Tiefenerstreckung (Τ'), welche geringer als die erste Tiefenerstreckung (T) ist, welcher ausgehend von der Vorderseite (V) in dem ersten Dotierungsbereich (1c) seitlich vom Sourceanschlussbereich (5) angeordnet ist; und einen unterhalb des zweiten Grabens (G'; G1', G2', G3') vergrabenen zweiten Dotierungsbereich (I; I') des zweiten Leitungstyps (p+) mit einer dritten Tiefenerstreckung (T"), welche mindestens so groß wie die erste Tiefenerstreckung (T) ist.

Description

Beschreibung Titel
TRENCH-MOSFET-TRANSISTORVORRICHTUNG UND ENTSPRECHENDES HERSTELLUNGSVERFAHREN
Die vorliegende Erfindung betrifft eine Trench-MOSFET-Transistorvorrichtung, ein Substrat für eine Trench-MOSFET-Transistorvorrichtung und ein entsprechendes Herstellungsverfahren.
Obwohl auf beliebige Trench-MOSFET-Transistorvorrichtungen anwendbar, werden die vorliegende Erfindung und die ihr zugrundeliegende Problematik anhand von Trench- MOSFET-Transistorvorrichtungen auf Basis von einem Siliziumcarbid-Substrat erläutert.
Stand der Technik Substrate, die eine Siliziumcarbidschicht umfassen, finden zunehmend Verwendung für Standardbauteile. Beispielsweise werden Leistungshalbleiter, die bis Spannungen von mehr als 1 ,2 kV sperren, als Graben-Metall-Oxid-Halbleiter-Feldeffekttransistor (Trench- MOSFET) unter Verwendung von solchen Substraten realisiert. Solche Leistungshalbleiter finden beispielsweise in elektromobilen Anwendungen, also
Kraftfahrzeugen mit Batterien, beispielsweise Lithium-Ionen-Zellen basierten Batterien oder in Photovoltaikanlagen Verwendung. Auch mikroelektromechanische Systeme können mit solchen Substraten realisiert werden. Zur Realisierung eines Trench-MOSFET wird beispielsweise ein Substrat (n-dotiertes 4H-
SiC-Substrat) verwendet, dessen Siliziumcarbidschicht eine hexagonale Kristallstruktur aufweist.
In einem derartigen Substrat wird senkrecht zur Substratoberfläche ein Graben in einem trockenchemischen Plasmaätzprozess strukturiert. Der Graben wird durch ein
Gatedielektrikum und eine darüberliegende Gatemetallisierungsschicht zumindest teilweise gefüllt. Durch die vertikale Anordnung des Trench-MOSFET-Kanals kann die Packungsdichte von parallel verschalteten Transistoren z.B. im Vergleich mit lateral angeordneten VD-MOSFETs deutlich erhöht werden. Fig. 7 zeigt eine schematische Querschnittsdarstellung einer aus der JP2010-258385 A bekannten Trench-MOSFET-Transistorvorrichtung.
In Fig. 7 bezeichnet Bezugszeichen 1 ein Siliziumcarbid-Substrat, welches eine
Vorderseite V und eine Rückseite R aufweist. Auf der Rückseite R weist das Substrat 1 , welches eine Grunddotierung vom n+-Typ aufweist, einen Drainanschlussbereich 1 a vom n+-Typ auf. Auf der Rückseite R ist auf dem Drainanschlussbereich 1 a eine
Drainmetallisierung 10 vorgesehen. An den Drainanschlussbereich 1 a schließt sich ein epitaktischer Driftbereich 1 b vom n"-Typ an. Auf der Vorderseite V ist im Anschluss an den Driftbereich 1 b ein p-dotierter Bereich 1c vorgesehen, welcher beispielsweise durch Epitaxie oder Implantation gebildet ist. Von der Vorderseite V ausgehend erstreckt sich ein Graben G in das Innere des Substrats 1 bis in den Driftbereich 1 b hinein. Im Inneren des Grabens G abgeschieden ist eine Gatedielektrikumsschicht 3 und darüber eine Gatemetallisierung 30. Seitlich des Grabens G in dem p-dotierten Bereich 1c vorgesehen ist ein Sourcebereich 5 vom n+-Typ mit einer Sourcemetallisierung 20. Wird eine
Spannung an die Gatemetallisierung 30 angelegt, so bildet sich an der Seitenwand des Grabens G ein Kanalbereich K aus.
Üblicherweise werden Anordnungen mit einer Vielzahl von derartigen benachbarten Trench-MOSFET-Transistorvorrichtungen gebildet, von denen die Figuren jeweils nur eine einzige zeigen.
Bei der Trench-MOSFET-Transistorvorrichtung gemäß Fig. 7 kann der strukturbedingte Übergang von der Seitenwand des Grabens G zum Boden des Grabens G in der
Anwendung zu sehr hohen Feldstärken in diesem Bereich führen, die höher sind als eine Durchbruchschwelle, bei der die Gatedielektrikumsschicht 3 im Sperrfall elektrisch durchbrochen und das Bauelement beschädigt wird.
Fig. 8 zeigt eine schematische Querschnittsdarstellung einer in der DE 10 2013 209 256.3 beschriebenen Trench-MOSFET-Transistorvorrichtung. Bei der in Fig. 8 gezeigten Trench-MOSFET-Transistorvorrichtung ist ein zusätzlicher p+- dotierter Separationsbereich 1d zwischen benachbarten Gräben G vorgesehen, um die Belastung des Gatedielektrikums 3 speziell in den unteren Ecken des Grabens G zu reduzieren und somit eine ausreichende Sperrfähigkeit der Transistorvorrichtung zu gewährleisten.
Im Fall eines Siliziumcarbid-Substrats 1 muss hierfür eine Ionenimplantation mit großer lonenenergie erfolgen, um eine ausreichend tiefe Erstreckung des p+-Separationsbereichs 1 d ins Innere des Substrats 1 hinein zu erreichen, und zwar vorzugsweise bis mindestens zur Tiefenerstreckung des Grabens G oder sogar noch tiefer.
Solch eine Implantation ist sehr zeitaufwendig, denn mehrfach ionisierte Ionen müssen verwendet werden, wodurch nur ein sehr geringer Implantationsstrom zustande kommt. Zudem erfordert solch eine Implantation sehr große Beschleunigungsspannungen, welche nur wenige Implantationsvorrichtungen bzw. Produktionsumgebungen zur Verfügung stellen können. Des Weiteren führt eine derart große Kollisionsenergie der zu
implantierenden Spezies zu extremen Kristallschäden, welche nur schwer durch
Annealprozesse auszuheilen sind. Offenbarung der Erfindung
Die vorliegende Erfindung schafft eine Trench-MOSFET-Transistorvorrichtung nach Anspruch 1 , ein Substrat für eine Trench-MOSFET-Transistorvorrichtung nach Anspruch 6 und ein entsprechendes Herstellungsverfahren nach Anspruch 10.
Bevorzugte Weiterbildungen sind Gegenstand der jeweiligen Unteransprüche. Vorteile der Erfindung Die der vorliegenden Erfindung zugrunde liegende Idee besteht darin, in einem einzelnen trockenchemischen Plasmaätzschritt breitere, tiefere Gräben für die Gatestrukturen und schmalere, flachere Gräben zur Tiefenimplantation der Separationsbereiche anzulegen. Mit anderen Worten ist für die simultane Strukturierung aller Gräben nur ein einziger Plasmaätzschritt erforderlich. Der für die Strukturierung der Gräben verwendete Plasmaätzschritt bedient sich des ARDE-Effekts (Aspect Ratio Dependent Etching) bzw. des RIE-Lags in
Trockenätzprozessen, wodurch schmale Gräben mit hohem Aspektverhältnis mit einer geringeren Ätzrate strukturiert werden als breite Gräben mit einem niedrigen
Aspektverhältnis. Bedingt ist dies durch die geringere Dichte an Radikalen und Ionen in schmalen Gräben. Bei einer bevorzugten Weiterbildung kann die nach dem
Plasmaätzschritt verbleibende (teilweise verbrauchte) Maskierungsschicht beim
Durchführen der anschließenden Tiefenimplantation für die Separationsgebiete als Implantationsmaske für alle angelegten Gräben gleichzeitig verwendet werden.
Die in die erfindungsgemäßen schmalen Gräben erfolgte Tiefenimplantation für die Separationsgebiete kann benachbarte Gräben mit Gatestrukturen derart separieren, dass ein Feld nicht mehr an das Gatedielektrikum angreifen kann, da es um das
Gatedielektrikum herumgeleitet wird. Zudem kann die Bodydiode als reine pn-Diode ausgeführt werden.
Die erfindungsgemäße Trench-MOSFET-Transistorvorrichtung, das entsprechende Substrat für eine Trench-MOSFET-Transistorvorrichtung und das entsprechende
Herstellungsverfahren erlauben es, den Aufwand für weitere Prozessschritte gering zu halten und gleichzeitig die Qualität des Bauelements stark zu erhöhen.
Gemäß einer bevorzugten Ausführungsform ist auf der Vorderseite des Substrats eine Sourcemetallisierung vorgesehen ist und der zweite Graben mit einem
Metallisierungsbereich gefüllt, der in elektrischem Kontakt mit der Sourcemetallisierung steht. So läßt sich der vergrabene dotierte Separationsbereich vorteilhaft elektrisch anschließen.
Gemäß einer weiteren bevorzugten Ausführungsform ist unterhalb des ersten Grabens ein vergrabener dritter Dotierungsbereich des zweiten Leitungstyps vorgesehen. So läßt sich das Kurzschlussrisiko weiter reduzieren.
Gemäß einer weiteren bevorzugten Ausführungsform sind mehrere beabstandete zweite Gräben mit der zweiten Tiefenerstreckung ausgehend von der Vorderseite in dem ersten Dotierungsbereich seitlich vom Sourceanschlussbereich angeordnet, unter denen ein zusammenhängender vergrabener zweiter Dotierungsbereich des zweiten Leitungstyps mit der dritten Tiefenerstreckung angeordnet ist. So läßt sich ein breiter Separationsbereich bilden.
Gemäß einer weiteren bevorzugten Ausführungsform ist das Substrat ein
Siliziumcarbidsubstrat. Ein derartiges Substrat ist von guter Kurzschlussfestigkeit.
Kurze Beschreibung der Zeichnungen
Die vorliegende Erfindung wird nachfolgend anhand der in den schematischen Figuren der Zeichnungen angegebenen Ausführungsbeispiele näher erläutert. Es zeigen
Fig. 1 eine schematische Querschnittsdarstellung einer Trench-MOSFET-
Transistorvorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
Fig. 2a), b) schematische Querschnittsdarstellungen eines Substrats für eine Trench- MOSFET-Transistorvorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung in aufeinanderfolgenden Herstellungsstadien; Fig. 3 eine schematische Querschnittsdarstellung einer Trench-MOSFET-
Transistorvorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
Fig. 4a), b) schematische Querschnittsdarstellungen eines Substrats für eine Trench- MOSFET-Transistorvorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung in aufeinanderfolgenden Herstellungsstadien; eine schematische Querschnittsdarstellung einer Trench-MOSFET- Transistorvorrichtung gemäß einer dritten Ausführungsform der vorliegend Erfindung;
Fig. 6a), b) schematische Querschnittsdarstellungen eines Substrats für eine Trench- MOSFET-Transistorvorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung in aufeinanderfolgenden Herstellungsstadien; Fig. 7 eine schematische Querschnittsdarstellung einer aus der JP2010-258385 A bekannten Trench-MOSFET-Transistorvorrichtung; und
Fig. 8 eine schematische Querschnittsdarstellung einer in der DE 10 2013 209 256.3 beschriebenen Trench-MOSFET-Transistorvorrichtung.
Ausführungsformen der Erfindung
In den Figuren bezeichnen gleiche Bezugszeichen gleiche bzw. funktionsgleiche
Elemente.
Fig. 1 zeigt eine schematische Querschnittsdarstellung einer Trench-MOSFET- Transistorvorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Bei der ersten Ausführungsform ist im Unterschied zur bekannten Trench-MOSFET-
Transistorvorrichtung nach Fig. 7 bzw. Fig. 8 ein vergrabener, vorzugsweise ringförmiger, Separationsbereich I im Substrat 1 vorgesehen, welcher vom p+-Typ sind und durch eine Ionenimplantation in die schmalen Gräben G' erzeugt worden ist. Der vergrabene Separationsbereich I schließt sich an den von der Vorderseite V des
Substrats 1 ausgehenden schmalen Graben G' an, der eine geringere Tiefenerstreckung T' aufweist als eine Tiefenerstreckung T des Grabens G für die Gatestruktur ist. Der sich an die Unterseite des Grabens G' angrenzende Separationsbereich I seinerseits weist eine Tiefenerstreckung T" auf, welche mindestens so groß ist wie die Tiefenerstreckung T des Grabens G (vgl. Fig. 2a), b)).
Verfüllt ist der schmale Graben G' mit einem Metallisierungsbereich 20a, welche der Sourcemetallisierung 20 entspricht, wodurch der Separationsbereich I auf das gleiche Potenzial wie der Sourcebereich 5 gelegt ist.
Alternativ dazu könnte der Metallisierungsbereich 20a für den Graben G' auch mit einer anderen Metallisierung realisiert werden, welche dann in elektrischem Kontakt mit der Sourcemetallisierung 20 steht. Aufgrund der Tatsache, dass zur Herstellung des Separationsbereichs I, welcher durch Implantation der ungefüllten schmalen Graben G' erfolgt, eine geringere Implantationstiefe und hiermit eine geringere Implantationsenergie notwendig ist, ist die Schädigung der Kristallstruktur im Bereich des Separationsbereichs I wesentlich geringer als beim Stand der Technik und kann somit wesentlich einfacher ausgeheilt werden, beispielsweise in einem entsprechenden Annealprozess.
Fig. 2a), b) sind schematische Querschnittsdarstellungen eines Substrats für eine Trench- MOSFET-Transistorvorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung in aufeinanderfolgenden Herstellungsstadien. Mit Bezug auf Fig. 2a) erfolgt die Strukturierung des Substrats 1 aus Siliziumcarbid zur Herstellung der Gräben G und G' in einem einzelnen anisotropen Plasmaätzschritt AE unter Verwendung einer Maske M, wobei der ARDE-Effekt ausgenutzt wird. Demzufolge ist die Tiefenerstreckung T des Grabens G für die Gatestruktur mit geringem
Aspektverhältnis größer als die Tiefenerstreckung T' des schmalen Grabens G' für die Tiefenimplantation mit höherem Aspektverhältnis, also vorliegend geringerer Breite.
Durch geeignete Wahl der Prozessparameter des Plasmaätzprozesses lässt sich das Verhältnis der Tiefenerstreckungen T'/T entsprechend einstellen. Weiter mit Bezug auf Fig. 2b) wird bei der ersten Ausführungsform die Maske M für den Plasmaätzschritt durch eine Maske M' für die Implantation des Separationsbereichs I ersetzt, welche insbesondere den Graben G für die Gatestruktur schützt.
Bei dem Implantationsschritt IS, welcher zur Herstellung des Separationsbereichs I erfolgt, wird demzufolge nur der Bereich unterhalb des Grabens G' implantiert und somit der Separationsbereich I vom p+-Typ erzeugt, welcher die Tiefenerstreckung T" aufweist, die mindestens so groß ist wie die Tiefenerstreckung T des Grabens G.
Die übrigen Prozessschritte zur Herstellung der Trench-MOSFET-Transistorvorrichtung gemäß Fig. 1 erfolgen in bekannter Weise, wie beispielsweise aus der JP 2010/258385 A bekannt.
Fig. 3 zeigt eine schematische Querschnittsdarstellung einer Trench-MOSFET- Transistorvorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Bei der zweiten Ausführungsform ist im Vergleich zur ersten Ausführungsform ein zusätzlicher Separationsbereich 11 vom p+-Typ unterhalb des Grabens G für die
Gatestruktur vorgesehen. Dies vermindert zusätzlich Feldeffekte an den unteren Ecken des Grabens G.
Ansonsten ist die zweite Ausführungsform gleich der oben beschriebenen ersten
Ausführungsform.
Fig. 4a), b) sind schematische Querschnittsdarstellungen eines Substrats für eine Trench- MOSFET-Transistorvorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung in aufeinanderfolgenden Herstellungsstadien.
Die Darstellung gemäß Fig. 4a) entspricht der Darstellung gemäß Fig. 2a). Weiter mit Bezug auf Fig. 4b) wird bei der zweiten Ausführungsform jedoch die Maske M für den Plasmaätzschritt nach der simultanen Herstellung der Gräben G, G' auf der Vorderseite V des Substrats 1 belassen, woran anschließend der Implantationsschritt IS durchgeführt wird, durch den simultan der Separationsbereich I unterhalb des schmalen Grabens G' sowie der Separationsbereich 11 unterhalb des Grabens G für die
Gatestruktur erzeugt werden.
Somit entfällt bei der zweiten Ausführungsform der weitere Maskierungsschritt, was zu einer weiteren Vereinfachung des Verfahrens führt. Fig. 5 zeigt eine schematische Querschnittsdarstellung einer Trench-MOSFET-
Transistorvorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
Die dritte Ausführungsform betrifft den Fall, in dem der p+-dotierte Separationsbereich Γ eine größere Breitenerstreckung aufweisen soll.
In diesem Fall werden mehrere benachbarte schmale Gräben GT, G2', G3' vorgesehen, durch die der Implantationsschritt IE erfolgen kann. Aufgrund der lateralen Ausdehnung des Implantationsbereichs bildet sich somit ein lateral verbreiterter zusammenhängender Separationsbereich Γ in der Peripherie des Grabens G für die Gatestruktur. Die Gräben G1 ', G2', G3' sind mit entsprechenden Metallisierungsbereichen 20a', 20a", 20a'" verfüllt, welche entweder der Sourcemetallisierung 20 entsprechen oder eine separate
Metallisierung in elektrischem Kontakt mit der Sourcemetallisierung 20 sind.
Auch bei der dritten Ausführungsform ist unterhalb des Grabens G für die Gatestruktur ein zusätzlicher Separationsbereich 11 vorgesehen.
Ansonsten ist die dritte Ausführungsform gleich wie die zweite Ausführungsform aufgebaut. Fig. 6a), b) sind schematische Querschnittsdarstellungen eines Substrats für eine Trench- MOSFET-Transistorvorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung in aufeinanderfolgenden Herstellungsstadien.
Wie in Fig. 6a) dargestellt, wird beim Plasmaätzschritt AE der Graben G für die
Gatestruktur auch bei der dritten Ausführungsform simultan mit den Gräben GT, G2', G3' für die Implantation des Separationsbereichs Γ hergestellt. Die dabei verwendete Maske M1 kann, wie in Fig. 6b) gezeigt, auch für den lonenimplantationsschritt IS verwendet werden, in dem der zusammenhängende breite Separationsbereich Γ vom p+-Typ unterhalb der Gräben GT, G2', G3' simultan mit dem zusätzlichen Separationsbereich 11 unterhalb des Grabens G für die Gatestruktur hergestellt wird.
Die sich an Fig. 6b) anschließenden Prozessschritte zur Fertigstellung der Trench- MOSFET-Transistorvorrichtung gemäß Fig. 5 erfolgen in an sich bekannter Weise nach Entfernen der Maske M 1 für den Plasmaätzschritt AE und dem Implantationsschritt IS.
Obwohl die vorliegende Erfindung anhand bevorzugter Ausführungsbeispiele vorstehend vollständig beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar. Inbesondere sind die verwendeten Materialien und Topologien nur beispielshaft.

Claims

Ansprüche
Patentansprüche 1. Trench-MOSFET-Transistorvorrichtung mit: einem Substrat (1) eines ersten Leitungstyps (n+) mit einer Vorderseite (V) und einer Rückseite (R); einem Drainanschlussbereich (1 a) des ersten Leitungstyps (n+) an der Rückseite (R) des Substrats (1), einem sich an den Drainanschlussbereich (1a) anschließenden Driftbereich (1 b) des ersten Leitungstyps (n"), einem sich an den Driftbereich (1 b) anschließenden ersten Dotierungsbereich (1 c) des zweiten Leitungstyps (p) und einem
Sourceanschlussbereich (5) des ersten Leitungstyps (n+) an der Vorderseite (V) des Substrats (1); einem ersten Graben (G) mit einer ersten Tiefenerstreckung (T), der ausgehend von der Vorderseite (V) des Substrats (1) in dem Sourceanschlussbereich (5), dem ersten Dotierungsbereich (1 c) und dem Driftbereich (1 b) gebildet ist und in dem eine
Gatestruktur (3, 30) so angeordnet sind, dass durch Anlegen einer Spannung ein
Kanalbereich (K) zwischen dem Driftbereich (1 b) und dem Sourceanschlussbereich (5) in dem ersten Dotierungsbereich (1c) bildbar ist; einem zweiten Graben (G'; G1\ G2', G3') mit einer zweiten Tiefenerstreckung (T), welche geringer als die erste Tiefenerstreckung (T) ist, welcher ausgehend von der Vorderseite
(V) in dem ersten Dotierungsbereich (1 c) seitlich vom Sourceanschlussbereich (5) angeordnet ist; und einem unterhalb des zweiten Grabens (G'; G1', G2', G3') vergrabenen zweiten
Dotierungsbereich (I; Γ) des zweiten Leitungstyps (p+) mit einer dritten Tiefenerstreckung
(T"), welche mindestens so groß wie die erste Tiefenerstreckung (T) ist.
2. Trench-MOSFET-Transistorvorrichtung nach Anspruch 1 , wobei auf der Vorderseite (V) des Substrats (1) eine Sourcemetallisierung (20) vorgesehen ist und der zweite Graben (G'; G1 ', G2', G3') mit einem Metallisierungsbereich (20a; 20a', 20a"; 20a'") gefüllt ist, der in elektrischem Kontakt mit der Sourcemetallisierung (20) steht.
3. Trench-MOSFET-Transistorvorrichtung nach Anspruch 1 oder 2, wobei unterhalb des ersten Grabens (G) ein vergrabener dritter Dotierungsbereich (11 ) des zweiten
Leitungstyps (p+) vorgesehen ist.
4. Trench-MOSFET-Transistorvorrichtung nach Anspruch 1 oder 2, wobei mehrere beabstandete zweite Gräben (G1 '; G2'; G3') mit der zweiten Tiefenerstreckung (T) ausgehend von der Vorderseite (V) in dem ersten Dotierungsbereich (1c) seitlich vom Sourceanschlussbereich (5) angeordnet sind, unter denen ein zusammenhängender vergrabener zweiter Dotierungsbereich (I; Γ) des zweiten Leitungstyps (p+) mit der dritten Tiefenerstreckung (T')angeordnet ist.
5. Trench-MOSFET-Transistorvorrichtung nach einem der vorhergehenden Ansprüche, wobei das Substrat (1) ein Siliziumcarbidsubstrat ist.
6. Substrat für eine Trench-MOSFET-Transistorvorrichtung mit: einer Vorderseite (V) und einer Rückseite (R); einem ersten Graben (G) mit einer ersten Tiefenerstreckung (T), der ausgehend von der Vorderseite (V) des Substrats (1) gebildet ist; einem zweiten Graben (G'; G1', G2', G3') mit einer zweiten Tiefenerstreckung (T), welche geringer als die erste Tiefenerstreckung (T) ist, welcher ausgehend von der Vorderseite (V) seitlich des ersten Grabens (G) gebildet ist; und einem unterhalb des zweiten Grabens (G'; G1 ', G2', G3') vergrabenen Dotierungsbereich (I; Γ) des zweiten Leitungstyps (p+) mit einer dritten Tiefenerstreckung (T"), welche mindestens so groß wie die erste Tiefenerstreckung (T) ist.
7. Substrat für eine Trench-MOSFET-Transistorvorrichtung nach Anspruch 6, wobei unterhalb des ersten Grabens (G) ein vergrabener weiterer Dotierungsbereich (11) des zweiten Leitungstyps (p+) vorgesehen ist.
8. Substrat für eine Trench-MOSFET-Transistorvorrichtung nach Anspruch 6 oder 7, wobei mehrere beabstandete zweite Gräben (G1 '; G2'; G3') mit der zweiten Tiefenerstreckung (T) ausgehend von der Vorderseite (V) in dem ersten Dotierungsbereich (1c) seitlich vom ersten Graben (G) angeordnet sind, unter denen ein zusammenhängender vergrabener zweiter Dotierungsbereich (I; Γ) des zweiten
Leitungstyps (p+) mit der dritten Tiefenerstreckung (T')angeordnet ist.
9. Substrat für eine Trench-MOSFET-Transistorvorrichtung nach einem der Ansprüche 6 bis 8, wobei das Substrat (1) ein Siliziumcarbidsubstrat ist.
10. Herstellungsverfahren für eine Trench-MOSFET-Transistorvorrichtung mit den Schritten:
Bereitstellen von einem Substrat (1) eines ersten Leitungstyps (n+) mit einer Vorderseite (V) und einer Rückseite (R); Bilden von einem Drainanschlussbereich (1a) des ersten Leitungstyps (n+) an der Rückseite (R) des Substrats (1), einem sich an den Drainanschlussbereich (1 a) anschließenden Driftbereich (1 b) des ersten Leitungstyps (n"), einem sich an den Driftbereich (1 b) anschließenden ersten Dotierungsbereich (1 c) des zweiten Leitungstyps (p) und einem Sourceanschlussbereich (5) des ersten Leitungstyps (n+) an der
Vorderseite (V) des Substrats (1);
Ätzen von einem ersten Graben (G) mit einer ersten Tiefenerstreckung (T) in einem Ätzschritt (AE), der ausgehend von der Vorderseite (V) des Substrats (1) in dem
Sourceanschlussbereich (5), dem ersten Dotierungsbereich (1 c) und dem Driftbereich (1 b) gebildet ist; gleichzeitiges Ätzen von einem zweiten Graben (G'; G1', G2', G3') in dem mit einer zweiten Tiefenerstreckung (T), welche geringer als die erste Tiefenerstreckung (T) ist, welcher ausgehend von der Vorderseite (V) in dem ersten Dotierungsbereich (1 c) seitlich vom Sourceanschlussbereich (5) angeordnet ist; und
Bilden von einem unterhalb des zweiten Grabens (G'; G1\ G2', G3') vergrabenen zweiten Dotierungsbereich (I; Γ) des zweiten Leitungstyps (p+) mit einer dritten Tiefenerstreckung (T"), welche mindestens so groß wie die erste Tiefenerstreckung (T) ist, in einem durch den zweiten Graben (G'; G1', G2', G3') hindurch ausgeführten lonenimplantationsschritt (IS); wobei in dem ersten Graben (G) eine Gatestruktur (3, 30) so angeordnet wird, dass durch Anlegen einer Spannung ein Kanalbereich (K) zwischen dem Driftbereich (1 b) und dem Sourceanschlussbereich (5) in dem ersten Dotierungsbereich (1 c) bildbar ist.
1 1. Herstellungsverfahren für eine Trench-MOSFET-Transistorvorrichtung nach Anspruch 10, wobei auf der Vorderseite (V) des Substrats (1) eine Sourcemetallisierung (20) vorgesehen wird und der zweite Graben (G'; G1', G2', G3') mit einem
Metallisierungsbereich (20a; 20a', 20a"; 20a'") gefüllt wird, der in elektrischem Kontakt mit der Sourcemetallisierung (20) steht.
12. Herstellungsverfahren für eine Trench-MOSFET-Transistorvorrichtung nach Anspruch 10 oder 11 , wobei unterhalb des ersten Grabens (G) ein vergrabener dritter
Dotierungsbereich (11) des zweiten Leitungstyps (p+) in dem parallel durch den ersten Graben (G) hindurch ausgeführten lonenimplantationsschritt (IS) vorgesehen wird.
13. Herstellungsverfahren für eine Trench-MOSFET-Transistorvorrichtung nach Anspruch 10, 11 oder 12, wobei mehrere beabstandete zweite Gräben (G1 '; G2'; G3') mit der zweiten Tiefenerstreckung (T) ausgehend von der Vorderseite (V) in dem ersten
Dotierungsbereich (1 c) seitlich vom Sourceanschlussbereich (5) in dem Ätzschritt (AE) simultan geätzt werden, unter denen ein zusammenhängender vergrabener zweiter Dotierungsbereich (I; Γ) des zweiten Leitungstyps (p+) mit der dritten Tiefenerstreckung (T") in dem durch die zweiten Graben (G'; G1', G2', G3') hindurch ausgeführten lonenimplantationsschritt (IS) gebildet wird.
14. Herstellungsverfahren für eine Trench-MOSFET-Transistorvorrichtung nach einem der Ansprüche 10 bis 13, wobei das Substrat (1) ein Siliziumcarbidsubstrat ist.
PCT/EP2014/075092 2014-01-13 2014-11-20 Trench-mosfet-transistorvorrichtung und entsprechendes herstellungsverfahren WO2015104084A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014200429.2 2014-01-13
DE102014200429.2A DE102014200429A1 (de) 2014-01-13 2014-01-13 Trench-MOSFET-Transistorvorrichtung, Substrat für Trench-MOSFET-Transistorvorrichtung und entsprechendes Herstellungsverfahren

Publications (1)

Publication Number Publication Date
WO2015104084A1 true WO2015104084A1 (de) 2015-07-16

Family

ID=51945876

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2014/075092 WO2015104084A1 (de) 2014-01-13 2014-11-20 Trench-mosfet-transistorvorrichtung und entsprechendes herstellungsverfahren

Country Status (2)

Country Link
DE (1) DE102014200429A1 (de)
WO (1) WO2015104084A1 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3264470A1 (de) 2016-06-29 2018-01-03 ABB Schweiz AG Graben-leistungs-mosfet mit kurzem kanal
WO2019053199A1 (en) 2017-09-15 2019-03-21 Ascatron Ab CONCEPT FOR SILICON CARBIDE POWER DEVICES
US11114557B2 (en) 2017-09-15 2021-09-07 Ii-Vi Delaware, Inc. Integration of a Schottky diode with a MOSFET
US11158706B2 (en) 2017-09-15 2021-10-26 II-VI Delaware, Inc Feeder design with high current capability
US11342423B2 (en) 2017-09-15 2022-05-24 Ii-Vi Delaware, Inc. Method for manufacturing a grid
WO2023231502A1 (zh) * 2022-06-02 2023-12-07 中芯越州集成电路制造(绍兴)有限公司 沟槽型mos器件及其制造方法
US12034001B2 (en) 2017-09-15 2024-07-09 Ii-Vi Advanced Materials, Llc Concept for silicon carbide power devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997047045A1 (en) * 1996-06-06 1997-12-11 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
DE102005020075A1 (de) * 2005-04-29 2006-11-09 Infineon Technologies Ag Verfahren zum Herstellen einer Grabenstrukturhalbleitereinrichtung
US20100117142A1 (en) * 2008-11-10 2010-05-13 Wei-Chieh Lin Semiconductor Device for Improving the Peak Induced Voltage in Switching Converter
EP2276066A1 (de) * 2008-03-26 2011-01-19 Rohm Co., Ltd. Halbleiterbauelement und verfahren zu seiner herstellung
US20130181229A1 (en) * 2012-01-13 2013-07-18 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5463725B2 (ja) 2009-04-28 2014-04-09 富士電機株式会社 炭化珪素半導体装置およびその製造方法
DE102013209256A1 (de) 2013-05-17 2014-11-20 Robert Bosch Gmbh Metall-Oxid-Halbleiter-Feldeffekttransistor und Verfahren zur Herstellung eines Metall-Oxid-Halbleiter-Feldeffekttransistors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997047045A1 (en) * 1996-06-06 1997-12-11 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
DE102005020075A1 (de) * 2005-04-29 2006-11-09 Infineon Technologies Ag Verfahren zum Herstellen einer Grabenstrukturhalbleitereinrichtung
EP2276066A1 (de) * 2008-03-26 2011-01-19 Rohm Co., Ltd. Halbleiterbauelement und verfahren zu seiner herstellung
US20100117142A1 (en) * 2008-11-10 2010-05-13 Wei-Chieh Lin Semiconductor Device for Improving the Peak Induced Voltage in Switching Converter
US20130181229A1 (en) * 2012-01-13 2013-07-18 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3264470A1 (de) 2016-06-29 2018-01-03 ABB Schweiz AG Graben-leistungs-mosfet mit kurzem kanal
WO2018002048A1 (en) 2016-06-29 2018-01-04 Abb Schweiz Ag Short channel trench power mosfet
US11342423B2 (en) 2017-09-15 2022-05-24 Ii-Vi Delaware, Inc. Method for manufacturing a grid
US11114557B2 (en) 2017-09-15 2021-09-07 Ii-Vi Delaware, Inc. Integration of a Schottky diode with a MOSFET
US11158706B2 (en) 2017-09-15 2021-10-26 II-VI Delaware, Inc Feeder design with high current capability
US11276681B2 (en) 2017-09-15 2022-03-15 Ii-Vi Delaware, Inc. Concept for silicon carbide power devices
WO2019053199A1 (en) 2017-09-15 2019-03-21 Ascatron Ab CONCEPT FOR SILICON CARBIDE POWER DEVICES
US11575007B2 (en) 2017-09-15 2023-02-07 Ii-Vi Delaware, Inc. Feeder design with high current capability
US11581431B2 (en) 2017-09-15 2023-02-14 Ii-Vi Delaware, Inc. Integration of a Schottky diode with a MOSFET
US11652099B2 (en) 2017-09-15 2023-05-16 Ii-Vi Delaware, Inc. Concept for silicon for carbide power devices
US11869940B2 (en) 2017-09-15 2024-01-09 Ii-Vi Delaware, Inc. Feeder design with high current capability
US11876116B2 (en) 2017-09-15 2024-01-16 Ii-Vi Delaware, Inc. Method for manufacturing a grid
US11984497B2 (en) 2017-09-15 2024-05-14 Ii-Vi Advanced Materials, Llc Integration of a Schottky diode with a MOSFET
US12034001B2 (en) 2017-09-15 2024-07-09 Ii-Vi Advanced Materials, Llc Concept for silicon carbide power devices
WO2023231502A1 (zh) * 2022-06-02 2023-12-07 中芯越州集成电路制造(绍兴)有限公司 沟槽型mos器件及其制造方法

Also Published As

Publication number Publication date
DE102014200429A1 (de) 2015-07-16

Similar Documents

Publication Publication Date Title
DE102013007685B4 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
WO2015104084A1 (de) Trench-mosfet-transistorvorrichtung und entsprechendes herstellungsverfahren
DE102010042971B4 (de) Transistorbauelement mit einer Feldelektrode
DE102009028485B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit vertikalen Dielektrikumsschichten und Halbleiterbauelement
DE4212829A1 (de) Verfahren zur herstellung von metall-oxid-halbleiter-feldeffekttransistoren
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102012217073A1 (de) Vertikales mikroelektronisches Bauelement und entsprechendes Herstellungsverfahren
DE102012004085B4 (de) MOSFET-Vorrichtung mit dickem Grabenbodenoxid
DE112007002739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102005035153A1 (de) Halbleiterbauelement mit hoher Durchbruchsspannung und niedrigem Durchlasswiderstand
DE102004024885A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102010046213B3 (de) Verfahren zur Herstellung eines Strukturelements und Halbleiterbauelement mit einem Strukturelement
DE112015003603T5 (de) Split-Gate-Halbleitervorrichtung mit L-förmigem Gate
DE112013005837T5 (de) Halbleitervorrichtung mit einem vertikalen Mosfet mit Super-Junction-Struktur und Verfahren zur Herstellung davon
DE102016100128A1 (de) LDMOS-Hochspannungstransistor und Verfahren zu dessen Herstellung
DE10207740B4 (de) Verfahren zur Herstellung eines p-Kanal-Feldeffekttransistors auf einem Halbleitersubstrat
WO2015032577A1 (de) Verfahren zur herstellung eines substrats, substrat, metall-oxid-halbleiter-feldeffekttransistor mit einem substrat, mikroelektromechanisches system mit einem substrat, und kraftfahrzeug
WO2015150268A1 (de) Verfahren zur herstellung eines substrats, substrat, metall-oxid-halbleiter-feldeffekttransistor mit einem substrat und mikroelektromechanisches system mit einem substrat
EP1734582B1 (de) Integrierter Schaltkreis und Verfahren zur Herstellung eines integrierten Schaltkreises
DE102004014928A1 (de) Hochvolttransistor und Verfahren zu seiner Herstellung
DE102013213007B4 (de) Halbleiterbauelement, Trench-Feldeffekttransistor, Verfahren zur Herstellung eines Trench-Feldeffekttransistors und Verfahren zur Herstellung eines Halbleiterbauelements
EP1670052B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer spannungsfesten PMOSFET-Halbleiterstruktur und einer NMOSFET-Halbleiterstruktur
DE102009023420B3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung (z.B. Doppelgate-Transistor)
WO2019042811A1 (de) Vertikaler leistungstransistor mit hoher leitfähigkeit und hohem sperrverhalten

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14802018

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14802018

Country of ref document: EP

Kind code of ref document: A1