WO2015083868A1 - 이종 접합 구조를 가지는 발광 다이오드 및 이의 제조방법 - Google Patents

이종 접합 구조를 가지는 발광 다이오드 및 이의 제조방법 Download PDF

Info

Publication number
WO2015083868A1
WO2015083868A1 PCT/KR2013/011660 KR2013011660W WO2015083868A1 WO 2015083868 A1 WO2015083868 A1 WO 2015083868A1 KR 2013011660 W KR2013011660 W KR 2013011660W WO 2015083868 A1 WO2015083868 A1 WO 2015083868A1
Authority
WO
WIPO (PCT)
Prior art keywords
type semiconductor
semiconductor layer
layer
gallium nitride
substrate
Prior art date
Application number
PCT/KR2013/011660
Other languages
English (en)
French (fr)
Inventor
장수환
김현웅
백광현
Original Assignee
단국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 단국대학교 산학협력단 filed Critical 단국대학교 산학협력단
Publication of WO2015083868A1 publication Critical patent/WO2015083868A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region

Definitions

  • the present invention relates to a light emitting diode and a method for manufacturing the same, and more particularly, to a light emitting diode and a method for manufacturing the heterojunction is implemented using a hydrothermal synthesis method.
  • the light emitting diode is a device in which a light emitting operation is performed by recombination of electrons and holes in the active layer.
  • a typical light emitting diode is formed of an n-type semiconductor layer and a p-type semiconductor layer using gallium nitride, and employs a multi-quantum well structure between the n-type semiconductor layer and the p-type semiconductor layer.
  • MOCVD metal organic chemical vapor deposition
  • gallium nitride thin film grown in the c-axis direction causes a problem of lowering the internal quantum efficiency due to generation of an internal electric field due to piezoelectric polarization or the like.
  • the a plane (11-20) or the m plane (1-100), which is a nonpolar crystal plane of gallium nitride is used.
  • the r surface (1-102) is also used for the sapphire substrate on which the gallium nitride thin film crystal is grown.
  • the n-type semiconductor layer, the multi-quantum well layer and the p-type semiconductor layers using the a side of the nitride semiconductor there is a certain limit to the growth of the n-type semiconductor layer, the multi-quantum well layer and the p-type semiconductor layers using the a side of the nitride semiconductor.
  • the (11-22) or (1-101) plane which is a semipolar crystal plane of gallium nitride
  • the semipolar crystal plane is used as the surface of the gallium nitride thin film growth, there is a problem that an internal electric field occurs somewhat unlike the nonpolar gallium nitride thin film.
  • the first technical problem to be achieved by the present invention is to provide a light emitting diode having a heterojunction structure, the internal quantum efficiency is improved through a non-polar thin film.
  • the second technical problem to be achieved by the present invention is to provide a method of manufacturing a light emitting diode used to achieve the first technical problem.
  • the present invention for solving the first technical problem, the buffer layer formed on a substrate; A p-type semiconductor layer formed on the buffer layer; And an n-type semiconductor layer formed on the p-type semiconductor layer, wherein the p-type semiconductor layer has gallium nitride, the a-axis has an orientation in which the substrate is perpendicular to the substrate, and the n-type semiconductor layer is zinc oxide And a surface of a surface according to the crystal orientation of the p-type semiconductor layer.
  • the first technical problem of the present invention is a buffer layer formed on a substrate; An n-type semiconductor layer formed on the buffer layer; And a p-type semiconductor layer formed on the n-type semiconductor layer, wherein the n-type semiconductor layer has zinc oxide, the a-axis has an orientation in which the substrate is perpendicular to the substrate, and the p-type semiconductor layer is gallium nitride It can also be achieved through the provision of a light emitting diode, characterized in that having a surface of the a surface according to the crystal orientation of the n-type semiconductor layer.
  • the present invention for achieving the second technical problem, forming a buffer layer of gallium nitride material on the substrate; Forming a p-type semiconductor layer having gallium nitride on the buffer layer; And forming an n-type semiconductor layer of zinc oxide grown on the p-type semiconductor layer based on a surface of the n-type semiconductor layer by hydrothermal synthesis, wherein the n-type semiconductor layer is perpendicular to the substrate. It provides a method for manufacturing a light emitting diode, characterized in that the a-axis is oriented in the direction.
  • the second technical problem of the present invention is to form a buffer layer of gallium nitride on a substrate; Forming an n-type semiconductor layer of zinc oxide grown on the buffer layer based on surface a of the buffer layer through hydrothermal synthesis; Forming a p-type semiconductor layer including gallium nitride on the n-type semiconductor layer, wherein the n-type semiconductor layer has an a-axis of zinc oxide crystals oriented in a vertical direction of the substrate, and the p-type semiconductor
  • the layer is also achieved through the provision of a method of manufacturing a light emitting diode, characterized in that the a-axis is oriented in the vertical direction of the substrate.
  • the light emitting diode has a nonpolar characteristic by crystal structural features. Therefore, since the internal electric field is not generated in each of the membranes due to the piezoelectric phenomenon, it may have a high internal quantum efficiency.
  • formation of a zinc oxide layer is based on a hydrothermal synthesis method. During formation by the hydrothermal synthesis method, the zinc oxide layer is grown along the a-axis direction of the gallium nitride crystal. This is due to the a surface of the surface of gallium nitride, which is the base material for growth. Therefore, the zinc oxide crystals formed on the surface a through hydrothermal synthesis follow the same crystal orientation. As a result, a single zinc oxide thin film grown in the a-axis direction can be obtained by performing hydrothermal synthesis.
  • the gallium nitride-based p-type semiconductor layer or active layer and the zinc oxide-based n-type semiconductor layer form a heterojunction structure, and the interface of the junction is set in the c-axis direction of the crystal structure. Therefore, the direction perpendicular to the interface becomes the a-axis of the crystal structure, and electromagnetic distortion of the carrier due to the generation of the internal electric field is prevented.
  • FIG. 1 is a cross-sectional view showing a light emitting diode according to a preferred embodiment of the present invention.
  • FIG. 2 is a cross-sectional view showing another light emitting diode according to a preferred embodiment of the present invention.
  • 3 to 5 are cross-sectional views illustrating a method of manufacturing the light emitting diode of FIG. 1 according to a preferred embodiment of the present invention.
  • 6 to 8 are cross-sectional views illustrating a method of manufacturing the light emitting diode of FIG. 2 in accordance with a preferred embodiment of the present invention.
  • FIG. 9 is an image showing an n-type semiconductor layer of zinc oxide described in FIG. 5 according to a preferred embodiment of the present invention.
  • FIG. 1 is a cross-sectional view showing a light emitting diode according to a preferred embodiment of the present invention.
  • a buffer layer 110 is formed on a substrate 100.
  • a p-type semiconductor layer 120 and an n-type semiconductor layer 130 are formed on the buffer layer 110.
  • an active layer having a multi-quantum well structure may be formed between the p-type semiconductor layer 120 and the n-type semiconductor layer 130.
  • the substrate 100 is a sapphire substrate, and the interface of the substrate 100 in contact with the buffer layer 100 is r surface (1-102).
  • the buffer layer 110 has undoped gallium nitride
  • the p-type semiconductor layer 120 has gallium nitride doped with Mg or the like.
  • the growth direction of the buffer layer 110 and the p-type semiconductor layer 120 is set to the a-axis rather than the c-axis. That is, the vertical growth of the buffer layer 110 and the p-type semiconductor layer 120 is performed in the a-axis direction of gallium nitride, the c-axis direction of gallium nitride is set in the lateral direction, and the growth is performed.
  • the buffer layer 110 is composed of undoped gallium nitride, and comprises a nuclear growth layer 111 and a filling buffer layer 112.
  • the nuclear growth layer 111 is formed in an island type having a distance from each other, and the filling buffer layer 112 is formed on the nuclear growth layer 111 while filling the gap between the nuclear growth layer 111.
  • the p-type semiconductor layer 120 based on gallium nitride is formed on the buffer layer 110.
  • Mg is used as the dopant of the p-type semiconductor layer 120, and growth in the a-axis direction is performed.
  • an n-type semiconductor layer 130 having an n-type conductivity is formed on the gallium nitride-based p-type semiconductor layer 120.
  • the n-type semiconductor layer 130 has zinc oxide and has an aspect grown in the a-axis direction. That is, zinc oxide is arranged in the c-axis direction in the interface direction of the p-type semiconductor layer 120, and is arranged in the a-axis direction in a direction perpendicular to the interface.
  • an active layer may be provided between the p-type semiconductor layer 120 and the n-type semiconductor layer 130. That is, a structure in which a barrier layer and a well layer in which the ratio of indium to gallium nitride is controlled may be alternately formed may be formed.
  • the interface of the barrier layer becomes a pattern parallel to the c-axis direction of the gallium nitride crystal, and the a-axis of the gallium nitride crystal is arranged in the direction perpendicular to the interface.
  • the interface of the well layer is parallel to the c-axis direction of the gallium nitride crystal, and the a-axis of the gallium nitride crystal is arranged in the direction perpendicular to the interface.
  • FIG. 2 is a cross-sectional view showing another light emitting diode according to a preferred embodiment of the present invention.
  • a buffer layer 210 is formed on a substrate 200, and an n-type semiconductor layer 220 made of zinc oxide is formed on the buffer layer 210.
  • the active layer 230 is formed on the n-type semiconductor layer 220, the gallium nitride-based p-type semiconductor layer 240 is formed on the active layer 230.
  • the buffer layer 210 is formed of undoped gallium nitride as shown in FIG. 1, and is formed of a nuclear growth layer 211 and a filling buffer layer 212.
  • the surface of the buffer layer 210 has a surface, and the c-axis direction of the gallium nitride crystal is formed to be parallel to the surface of the buffer layer 210.
  • the n-type semiconductor layer 220 of zinc oxide is provided on the buffer layer 210.
  • the n-type semiconductor layer 220 is configured to grow vertically in the a-axis direction.
  • the c-axis direction is configured to be parallel to the interface with the buffer layer 210.
  • an active layer 230 is formed on the n-type semiconductor layer 220 of zinc oxide.
  • the active layer 230 includes gallium nitride, and has a structure in which a well layer and a barrier layer are alternately formed according to the composition of indium.
  • the well layer has a vertical growth in the a-axis direction of the gallium nitride crystals, and has a characteristic of growing in parallel with the interface in the c-axis direction. This applies in the same way as the barrier layer.
  • the p-type semiconductor layer 240 is formed on the active layer 230, Mg is preferably used as the dopant.
  • the p-type semiconductor layer 240 is formed by vertically growing in the a-axis direction of the gallium nitride single crystal and horizontally growing in the c-axis direction corresponding to the crystallinity of the active layer 230 or the n-type semiconductor layer 220 of zinc oxide. .
  • the active layer 230 may be omitted in FIG. 2. That is, the crystal orientation of the p-type semiconductor layer 240 is determined according to the crystal orientation of the n-type semiconductor layer 220 of zinc oxide, and a vertical growth pattern in the a-axis direction appears.
  • 3 to 5 are cross-sectional views illustrating a method of manufacturing the light emitting diode of FIG. 1 according to a preferred embodiment of the present invention.
  • a buffer layer 110 is formed on a substrate 100.
  • the surface of the sapphire substrate 100 is preferably the r surface in the crystal structure of sapphire.
  • a nucleus growth layer 111 of gallium nitride is formed on the r surface. Therefore, the nucleus growth layer 111 is formed along the crystal orientation of the r plane of sapphire.
  • the nuclear growth layer 111 has a crystal orientation in the a-axis direction of gallium nitride in the direction perpendicular to the substrate surface.
  • the nuclear growth layer 111 in the a-axis direction exhibits nonpolarity in the a plane.
  • the nuclear growth layer 111 may be formed through a conventional MOCVD process.
  • the nuclear growth layer 111 may be formed of an island type.
  • the filling buffer layer 112 is formed based on the surface crystal structure of the nucleus growth layer 111 or the exposed substrate 100.
  • the filling buffer layer 112 may be formed through a MOCVD process, and the flow rate ratio of the nitrogen precursor to the gallium precursor is set to 1500, and the deposition process may be performed at 1000 ° C.
  • an additional buffer layer may be formed on the filling buffer layer 112 to secure high crystallinity.
  • the additional buffer layer may set the flow rate ratio of the nitrogen precursor to the gallium precursor to 400, and the deposition process may be performed at 1000 ° C. Through this, the additional buffer layer may secure a high lateral growth rate.
  • the provision of the nuclear growth layer 111 at the initial stage of the buffer layer 110 formation is to ensure the crystallinity of the filling buffer layer 112 formed later. That is, in order to minimize crystal defects generated at the interface between the substrate 100 and the gallium nitride layer having different lattice constants, the nucleation growth layer 111 having a somewhat low crystallinity is formed first. Subsequently, the growth of the filling buffer layer 112 is induced based on the previously formed nuclear growth layer 111 through the MOCVD process. Through this, the buffer layer 110 may secure high crystallinity.
  • the side surface of the nuclear growth layer 111 formed of an island type becomes the c plane of gallium nitride. Therefore, when the filling buffer layer 112 is formed, the filling buffer layer 112 is preferentially formed based on the exposed c plane, so that the space between the nuclear growth layers 111 may be quickly filled.
  • a p-type semiconductor layer 120 is formed on the buffer layer 110.
  • the p-type semiconductor layer 120 is formed based on gallium nitride, and a Group 2 material such as Mg may be used as the dopant.
  • the p-type semiconductor layer 120 is formed according to a conventional MOCVD process.
  • an active layer having a multi-quantum well structure may be formed on the p-type semiconductor layer 120.
  • an n-type semiconductor layer 130 of zinc oxide is formed on the p-type semiconductor layer 120.
  • the n-type semiconductor layer 130 is composed of zinc oxide, has an n-type conductivity type, and is formed through hydrothermal synthesis.
  • the surface of the formed p-type semiconductor layer 120 becomes a plane due to the crystal orientation of the buffer layer 110. Therefore, the n-type semiconductor layer 130 formed through the hydrothermal synthesis method has a vertical growth in the a-axis direction.
  • Culture solutions are formed to use hydrothermal synthesis.
  • the culture solution is formed by mixing a solution of zinc nitrate hexahydrate (Zn (NO 3 ) 2 .6H 2 O) in demineralized water at a concentration of 25 mM and a 25 mM solution of metheneamine (C 6 H 12 H 4 ). .
  • heat is applied to induce synthesis. For example, heat is applied to an oven at 90 ° C. for 90 minutes.
  • the n-type semiconductor layer 130 formed through the hydrothermal synthesis method has an n-type conductivity and has a characteristic of following the crystal orientation of the p-type semiconductor layer 120 of gallium nitride. Therefore, a zinc oxide layer shows the orientation characteristic whose surface a surface of a crystal structure turns into a surface.
  • the zinc oxide grown by hydrothermal synthesis is characterized by being formed of nanorods. That is, since zinc oxide has higher growth potential on the c-axis than the a-axis, zinc oxide is not filled in the gap in the a-axis direction, which is a space between the c-axes, and is perpendicular to the surface of the synthetic base material. First grow in the axial direction. Therefore, if the surface of the synthetic base material is c plane, the zinc oxide formed is formed of nanorods.
  • the surface of the synthetic base material becomes a plane which is nonpolar. Therefore, it becomes the a surface of the shaved zinc oxide crystal which grows perpendicularly from the surface of a base material. Therefore, the growth proceeds in the a-axis direction and can be formed of a single zinc oxide film.
  • 6 to 8 are cross-sectional views illustrating a method of manufacturing the light emitting diode of FIG. 2 in accordance with a preferred embodiment of the present invention.
  • a buffer layer 210 is formed on a substrate 200.
  • the formation of the buffer layer 210 is the same as described with reference to FIG. 3.
  • the surface of the buffer layer 210 becomes the a side of the undoped gallium nitride crystal.
  • an n-type semiconductor layer 220 of zinc oxide is formed on the buffer layer 210.
  • the n-type semiconductor layer 220 has an n-type conductivity type and is formed by hydrothermal synthesis.
  • the hydrothermal synthesis is performed by immersing the buffer layer 210 in the culture solution described in FIG. 5 or introducing the culture solution into the buffer layer 210 and applying a predetermined heat to synthesize zinc oxide single crystals. By repeating the above process, a single film-like zinc oxide layer can be obtained. Therefore, the surface of the n-type semiconductor layer 220 becomes the a plane of the zinc oxide crystals.
  • the active layer 230 is formed on the formed n-type semiconductor layer 220 of zinc oxide.
  • the active layer 230 includes gallium nitride, and preferably has a multi-quantum well structure. Therefore, the active layer in which the barrier layer and the well layer are alternately formed may be formed through a conventional process of controlling the fraction of indium through the MOCVD process.
  • the p-type semiconductor layer 240 is formed on the active layer 230 through a conventional MOCVD process.
  • the formed p-type semiconductor layer 240 has a composition in which Mg is doped in gallium nitride.
  • the formed p-type semiconductor layer 240 follows the crystal orientation of the surface of the active layer 230. Therefore, the p-type semiconductor layer 240 grows in the a-axis direction of the active layer 230 or the n-type semiconductor layer 220.
  • the light emitting diode formed by the present invention has a nonpolar characteristic by crystal structural features. Therefore, since the internal electric field is not generated in each of the membranes due to the piezoelectric phenomenon, it may have a high internal quantum efficiency.
  • formation of a zinc oxide layer is based on a hydrothermal synthesis method. During formation by the hydrothermal synthesis method, the zinc oxide layer is grown along the a-axis direction of the gallium nitride crystal. This is due to the a surface of the surface of gallium nitride, which is the base material for growth. Therefore, the zinc oxide crystals formed on the surface a through hydrothermal synthesis follow the same crystal orientation. As a result, a single zinc oxide thin film grown in the a-axis direction can be obtained by performing hydrothermal synthesis.
  • the gallium nitride-based p-type semiconductor layer or active layer and the zinc oxide-based n-type semiconductor layer form a heterojunction structure, and the interface of the junction is set in the c-axis direction of the crystal structure. Therefore, the direction perpendicular to the interface becomes the a-axis of the crystal structure, and electromagnetic distortion of the carrier due to the generation of the internal electric field is prevented.
  • FIG. 9 is an image showing an n-type semiconductor layer of zinc oxide described in FIG. 5 according to a preferred embodiment of the present invention.
  • the n-type semiconductor layer of zinc oxide formed using the culture solution disclosed in FIG. 5 is formed of a single film without pores between the zinc oxide crystals. Through this, it is possible to manufacture a non-polar light emitting diode, thereby achieving high internal quantum efficiency, and avoiding the use of an expensive MOCVD process.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

질화갈륨과 산화아연의 이종접합 구조를 가지는 발광 다이오드 및 이의 제조방법이 개시된다. 질화갈륨의 성장 표면은 a면으로 배향되며, 질화갈륨과 접하는 산화아연은 수열합성법에 의해 형성된다. 수열합성법의 수행시 산화아연의 결정은 질화갈륨의 배향을 추종하여, 기판에 수직한 방향으로 a축이 배향된다. 따라서, 단일막질의 치밀한 산화아연층을 형성할 수 있으며, 이를 발광 다이오드의 n형 반도체로 이용할 수 있다. a면을 이용하는 발광 다이오드의 막질들의 형성을 통해 내부양자효율은 상승된다.

Description

이종 접합 구조를 가지는 발광 다이오드 및 이의 제조방법
본 발명은 발광 다이오드 및 이의 제작방법에 관한 것으로, 더욱 상세하게는 수열 합성법을 이용하여 이종 접합이 구현된 발광 다이오드 및 이의 제조방법에 관한 것이다.
발광 다이오드는 활성층 내에서 전자와 정공의 재결합에 의한 발광 동작이 수행되는 소자이다. 대표적인 발광 다이오드는 질화갈륨를 이용하여 n형 반도체층, p형 반도체층을 형성하고, n형 반도체층과 p형 반도체층 사이에 다중양자우물 구조를 채용하고 있다. 발광 다이오드의 제조과정에서 MOCVD(metal organic chemical vapor deposition)이 필수적으로 사용되고 있으며, 이를 통해 양질의 질화갈륨 박막이 형성된다.
질화갈륨 육방정계의 결정구조를 가지고 있으며 화합물 반도체이므로 단결정의 형성이 용이하지 않고, c면인 (0001)면 상에 성장이 활성화되는 특징이 있다. 따라서, 결정의 성장시 c축을 중심으로 성장이 유도되고 있으며, 최근에는 특정의 온도, 압력 및 전구체의 비율의 조절을 통해 측면성장도 유도된다. 따라서, 성장이 완료된 질화갈륨 박막의 표면은 c면이 되고 있으며, 이후 형성되는 다른 질화물 계열의 박막도 c면 상에서 성장되며, c축 방향으로의 성장이 진행되는 특징이 있다. c축 방향으로의 성장이 이루어진 질화갈륨 박막은 압전 현상(piezoelectric polarization) 등에 기인한 내부 전계의 발생으로 인해 내부양자효율을 저하시키는 문제를 발생시킨다.
이를 해결하기 위해 질화갈륨의 비극성 결정면인 a면(11-20) 또는 m면(1-100)이 이용된다. 이를 위해서는 질화갈륨 박막 결정 성장의 기반이 되는 사파이어 기판도 r면(1-102)이 사용되기도 한다. 그러나, n형 반도체층, 다중양자우물층 및 p형 반도체층들을 질화물 반도체의 a 면을 이용하여 성장하는데는 일정한 한계가 있다.
또 다른 시도로 질화갈륨의 반극성 결정면인 (11-22) 또는 (1-101)면이 이용되기도 한다. 다만, 반극성 결정면을 질화갈륨 박막 성장의 표면으로 사용하는 경우, 비극성 질화갈륨 박막과는 달리 내부 전계가 다소 발생하는 문제가 상존한다.
본 발명이 이루고자 하는 제1 기술적 과제는 이종접합 구조를 가지고, 무극성 박막을 통해 내부양자효율이 향상된 발광 다이오드를 제공하는데 있다.
본 발명이 이루고자 하는 제2 기술적 과제는 상기 제1 기술적 과제를 달성하기 위해 사용되는 발광 다이오드의 제조방법을 제공하는데 있다.
상기 제1 기술적 과제를 해결하기 위한 본 발명은, 기판 상에 형성된 버퍼층; 상기 버퍼층 상에 형성된 p형 반도체층; 및 상기 p형 반도체층 상에 형성된 n형 반도체층을 포함하고, 상기 p형 반도체층은 질화갈륨을 가지며, a축이 상기 기판의 수직 방향이 되는 배향을 가지며, 상기 n형 반도체층은 산화아연을 가지며, 상기 p형 반도체층의 결정 배향에 따라 a면의 표면을 가지는 것을 특징으로 하는 발광 다이오드를 제공한다.
본 발명의 상기 제1 기술적 과제는, 기판 상에 형성된 버퍼층; 상기 버퍼층 상에 형성된 n형 반도체층; 및 상기 n형 반도체층 상에 형성된 p형 반도체층을 포함하고, 상기 n형 반도체층은 산화아연을 가지며, a축이 상기 기판의 수직 방향이 되는 배향을 가지며, 상기 p형 반도체층은 질화갈륨을 가지며, 상기 n형 반도체층의 결정 배향에 따라 a면의 표면을 가지는 것을 특징으로 하는 발광 다이오드의 제공을 통해서도 달성될 수 있다.
상기 제2 기술적 과제를 달성하기 위한 본 발명은, 기판 상에 질화갈륨 재질의 버퍼층을 형성하는 단계; 상기 버퍼층 상에 질화갈륨을 가지는 p형 반도체층을 형성하는 단계; 및 상기 p형 반도체층 상에 수열합성법을 통해 상기 n형 반도체층의 a면을 근거로 성장된 산화아연의 n형 반도체층을 형성하는 단계를 포함하고, 상기 n형 반도체층은 상기 기판의 수직방향으로 a축이 배향되는 것을 특징으로 하는 발광 다이오드의 제조방법을 제공한다.
본 발명의 상기 제2 기술적 과제는, 기판 상에 질화갈륨 재질의 버퍼층을 형성하는 단계; 상기 버퍼층 상에 수열합성법을 통해 상기 버퍼층의 a면을 근거로 성장된 산화아연의 n형 반도체층을 형성하는 단계; 상기 n형 반도체층 상에 질화갈륨을 포함하는 p형 반도체층을 형성하는 단계를 포함하고, 상기 n형 반도체층은 상기 기판의 수직방향으로 산화아연 결정의 a축이 배향하고, 상기 p형 반도체층은 상기 기판의 수직방향으로 a축이 배향되는 것을 특징으로 하는 발광 다이오드의 제조방법의 제공을 통해서도 달성된다.
상술한 본 발명에 따르면, 발광 다이오드는 결정 구조적 특징에 의해 비극성의 특징을 가진다. 따라서, 각각의 막질들 내부에는 압전 현상 등에 의한 내부 전계가 발생되지 않으므로 높은 내부양자효율을 가질 수 있다. 또한, 산화아연층의 형성은 수열합성법에 따른다. 수열합성법에 의한 형성시, 질화갈륨 결정의 a축 방향에 따라 산화아연층은 성장된다. 이는 성장의 기저 물질인 질화갈륨의 표면이 a면인 것에 기인한다. 따라서, a면 상에 수열합성을 통해 형성되는 산화아연 결정은 동일한 결정 배향을 따른다. 결국, 수열합성의 수행을 통해 a축 방향으로 성장된 단일의 산화아연 박막을 얻을 수 있다.
또한, 질화갈륨 기반의 p형 반도체층 또는 활성층과 산화아연 기반의 n형 반도체층은 이종 접합 구조를 형성하고, 접합의 계면은 결정구조의 c축 방향으로 설정된다. 따라서, 계면에 수직한 방향은 결정구조의 a축이 되며, 내부전계의 발생에 따른 캐리어의 전자기적 왜곡은 방지된다.
도 1은 본 발명의 바람직한 실시예에 따른 발광 다이오드를 도시한 단면도이다.
도 2는 본 발명의 바람직한 실시예에 따른 다른 발광 다이오드를 도시한 단면도이다.
도 3 내지 도 5는 본 발명의 바람직한 실시예에 따라 상기 도 1의 발광 다이오드의 제작 방법을 설명하기 위한 단면도들이다.
도 6 내지 도 8은 본 발명의 바람직한 실시예에 따라 상기 도 2의 발광 다이오드의 제작방법을 설명하기 위한 단면도들이다.
도 9는 본 발명의 바람직한 실시예에 따라, 상기 도 5에 설명된 산화아연의 n형 반도체층을 도시한 이미지이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
실시예
도 1은 본 발명의 바람직한 실시예에 따른 발광 다이오드를 도시한 단면도이다.
도 1을 참조하면, 기판(100) 상에 버퍼층(110)이 형성된다. 또한, 버퍼층(110) 상부에는 p형 반도체층(120) 및 n형 반도체층(130)이 형성된다. 또한, p형 반도체층(120)과 n형 반도체층(130) 사이에는 다중양자우물 구조를 가지는 활성층이 형성될 수 있다.
상기 기판(100)은 사파이어 기판임이 바람직하며, 버퍼층(100)과 접하는 기판(100)의 계면은 r면(1-102)임이 바람직하다.
버퍼층(110)은 도핑되지 않은 질화갈륨을 가지고, p형 반도체층(120)은 Mg 등으로 도핑된 질화갈륨을 가진다. 버퍼층(110) 및 p형 반도체층(120)의 성장 방향은 c축이 아닌 a축으로 설정된다. 즉, 질화갈륨의 a축 방향으로 버퍼층(110) 및 p형 반도체층(120)의 수직 성장이 수행되며, 측면 방향으로는 질화갈륨의 c축 방향이 설정되고, 성장이 수행된다.
상기 버퍼층(110)은 도핑되지 않은 질화갈륨으로 구성되며, 핵성장층(111) 및 충진 버퍼층(112)으로 이루어진다. 핵성장층(111)은 상호간에 이격거리를 가지는 아일랜드 타입으로 형성되고, 충진 버퍼층(112)은 핵성장층(111) 사이를 매립하면서 핵성장층(111) 상에 형성된다.
또한, 버퍼층(110) 상에는 질화갈륨 기반의 p형 반도체층(120)이 형성된다. 상기 p형 반도체층(120)의 도판트로는 Mg가 사용되며, a축 방향으로의 성장이 수행된다.
계속해서 상기 질화갈륨 기반의 p형 반도체층(120) 상부에는 n형의 도전형을 가진 n형 반도체층(130)이 형성된다. n형 반도체층(130)은 산화아연을 가지며, a축 방향으로 성장된 양상을 가진다. 즉, p형 반도체층(120)의 계면 방향으로 산화아연은 c축 방향으로 배열하며, 계면에 수직한 방향으로 a축 방향으로 배열한다.
또한, 실시의 형태에 따라서, 상기 p형 반도체층(120)과 n형 반도체층(130) 사이에는 활성층이 구비될 수 있다. 즉, 질화갈륨에 인듐의 비율이 조절된 장벽층과 우물층이 교대로 형성된 구조가 형성될 수 있다. 활성층이 형성된 경우, 장벽층의 계면은 질화갈륨 결정의 c축 방향과 평행한 양상이 되며, 계면에 수직한 방향으로는 질화갈륨 결정의 a축이 배열된다. 마찬가지로 우물층의 계면은 질화갈륨 결정의 c축 방향과 평행한 양상이 되며, 계면에 수직한 방향으로는 질화갈륨 결정의 a축이 배열된다.
도 2는 본 발명의 바람직한 실시예에 따른 다른 발광 다이오드를 도시한 단면도이다.
도 2를 참조하면, 기판(200) 상에 버퍼층(210)이 형성되고, 버퍼층(210)의 상부에는 산화아연 재질의 n형 반도체층(220)이 형성된다. 또한, n형 반도체층(220) 상부에는 활성층(230)이 형성되며, 활성층(230)의 상부에는 질화갈륨 기반의 p형 반도체층(240)이 형성된다.
기판(200)은 도 1에서 도시된 바와 같은 사파이어가 사용됨이 바람직하며, 표면은 r면이 노출되도록 함이 바람직하다. 또한, 버퍼층(210)은 상기 도 1에 도시된 바와 같이 도핑되지 않은 질화갈륨으로 형성되며, 핵성장층(211) 및 충진 버퍼층(212)으로 형성된다. 버퍼층(210)의 표면은 a면으로 구성되며, 질화갈륨 결정의 c축 방향은 버퍼층(210)의 표면과 평행하도록 형성된다.
상기 버퍼층(210) 상에는 산화아연의 n형 반도체층(220)이 구비된다. 또한, n형 반도체층(220)은 a축 방향으로 수직으로 성장하는 양상으로 구성된다. 또한, c축 방향은 버퍼층(210)과의 계면에 평행하도록 구성된다.
계속해서, 상기 산화아연의 n형 반도체층(220) 상에는 활성층(230)이 형성된다. 상기 활성층(230)은 질화갈륨을 포함하고, 인듐의 조성에 따라 우물층과 장벽층이 교대로 형성된 구조로 이루어진다. 또한, 우물층은 질화갈륨 결정의 a축 방향으로 수직성장한 양상을 가지고, c축 방향으로는 계면과 평행하게 성장된 특성을 가진다. 이는 장벽층과 동일하게 적용된다.
또한, 활성층(230) 상에는 p형 반도체층(240)이 형성되며, 사용되는 도판트로는 Mg이 바람직하다. 상기 p형 반도체층(240)은 활성층(230) 또는 산화아연의 n형 반도체층(220)의 결정성에 상응하여 질화갈륨 단결정의 a축 방향으로 수직 성장하고, c축 방향으로 수평 성장하여 형성된다.
또한, 상기 도 2에서 활성층(230)은 생략될 수 있다. 즉, 산화아연의 n형 반도체층(220)의 결정 배향에 따라 p형 반도체층(240)의 결정 배향이 결정되고, a축 방향으로의 수직 성장 양상이 나타난다.
상술한 상기 도 1 및 도 2에 개시된 발광 다이오드는 질화갈륨의 결정 또는 산화아연의 결정의 a축 방향으로 수직성장하여 형성된다. 따라서, 압전 현상에 기인한 내부 전계의 발생이 억제되어 내부양자효율의 향상을 유도할 수 있다.
도 3 내지 도 5는 본 발명의 바람직한 실시예에 따라 상기 도 1의 발광 다이오드의 제작 방법을 설명하기 위한 단면도들이다.
도 3을 참조하면, 기판(100) 상에 버퍼층(110)이 형성된다.
먼저, 사파이어 재질의 기판(100)의 표면은 사파이어의 결정 구조에서 r면이 됨이 바람직하다. r면 상에는 질화갈륨의 핵성장층(111)이 형성된다. 따라서, 형성되는 핵성장층(111)은 사파이어의 r면의 결정배향을 따라 형성되는 특징을 가진다. 따라서, 핵성장층(111)은 기판 표면과 수직방향으로 질화갈륨의 a축 방향의 결정배향을 가진다. a축 방향의 핵성장층(111)은 a면에서 무극성의 특성을 나타낸다. 상기 핵성장층(111)은 통상의 MOCVD 공정을 통해 형성될 수 있다. 또한, 약 150nm 이하의 두께로 형성되는 경우, 핵성장층(111)은 아일랜드 타입으로 형성될 수 있다.
어어서 핵성장층(111) 또는 노출된 기판(100)의 표면 결정구조를 근거로 충진 버퍼층(112)이 형성된다. 상기 충진 버퍼층(112)은 MOCVD 공정을 통해 형성될 수 있으며, 갈륨 전구체 대비 질소 전구체의 유량 비율을 1500으로 설정하고, 1000℃에서 증착 공정이 수행될 수 있다. 이외에 형성된 충진 버퍼층(112) 상부에 높은 결정성을 확보하기 위해 추가 버퍼층이 형성될 수 있다. 추가 버퍼층은 갈륨 전구체 대비 질소 전구체의 유량 비율을 400으로 설정하고, 1000℃에서 증착 공정이 수행될 수 있다. 이를 통해 추가 버퍼층은 높은 수평 성장률(lateral growth rate)을 확보할 수 있다.
버퍼층(110) 형성의 초기 단계에서 핵성장층(111)을 구비하는 것은 이후에 형성되는 충진 버퍼층(112)의 결정성을 확보하기 위한 것이다. 즉, 서로 다른 격자상수를 가지는 기판(100)과 질화갈륨층의 계면에서 발생되는 결정 결함을 최소화하기 위해 결정성이 다소 낮은 핵성장층(111)이 먼저 형성된다. 이후에는 MOCVD 공정을 통해 기 형성된 핵성장층(111)을 근거로 충진 버퍼층(112)의 성장을 유도한다. 이를 통해 버퍼층(110)은 높은 결정성을 확보할 수 있다.
또한, 아일랜드 타입으로 형성된 핵성장층(111)의 측면은 질화갈륨의 c면이 된다. 따라서, 충진 버퍼층(112)의 형성시, 노출된 c면을 근거로 충진 버퍼층(112)이 우선적으로 형성되어, 핵성장층(111) 사이의 이격공간을 빠르게 매립할 수 있다.
도 4를 참조하면, 상기 버퍼층(110) 상부에는 p형 반도체층(120)이 형성된다. p형 반도체층(120)은 질화갈륨을 기반물질로 하여 형성되며, Mg 등의 2족 물질이 도판트로 사용될 수 있다. 형성되는 p형 반도체층(120)은 통상의 MOCVD 공정에 따른다.
또한, 도시되지 아니하나 p형 반도체층(120) 상에는 다중양자우물 구조를 가지는 활성층이 형성될 수 있다.
도 5를 참조하면, p형 반도체층(120) 상에는 산화아연의 n형 반도체층(130)이 형성된다.
n형 반도체층(130)은 산화아연으로 구성되고, n형의 도전형을 가지며, 수열합성법을 통해 형성된다. 형성된 p형 반도체층(120)의 표면은 버퍼층(110)의 결정 배향에 의해 a면이 된다. 따라서, 수열합성법을 통해 형성된 n형 반도체층(130)은 a축 방향으로 수직 성장된 양상을 가진다.
수열합성법을 사용하기 위해 배양 용액이 형성된다. 배양 용액은 아연 나이트레이트 헥사하이드레이트(Zn(NO3)2·6H2O)가 탈염수에 25mM의 농도로 용해된 용액과 25mM의 메텐아민(C6H12H4) 용액의 혼합을 통해 형성된다. 형성된 배양 용액에 상기 도 4의 구조물을 침지 및 이탈시킨 후, 열을 가하여 합성을 유도한다. 예컨대, 90℃의 오븐에 90분간 열을 가한다. 상술한 과정을 수차례 반복하면, 소정의 두께를 가진 산화아연의 n형 반도체층(130)을 형성할 수 있다.
수열합성법을 통해 형성된 n형 반도체층(130)은 n형의 도전형을 가지며, 질화갈륨의 p형 반도체층(120)의 결정 배향을 추종하는 특징이 있다. 따라서, 산화아연층은 결정구조의 a면이 표면이 되는 배향 특성을 나타낸다.
통상의 수열합성에서 합성의 기저물질의 표면이 c면인 경우, 수열합성에 의해 성장된 산화아연은 나노 로드로 형성되는 특징이 있다. 즉, 산화아연은 a축에 비해 c축으로의 높은 성장성을 가지므로, 성장의 과정에서 c축 사이의 이격 공간인 a축 방향의 간극을 매립하지 못하고, 합성의 기저물질의 표면에 수직인 c축 방향으로 우선 성장한다. 따라서, 합성의 기저물질의 표면이 c면이면, 형성되는 산화아연은 나노 로드로 형성된다. 그러나, 본 발명에서는 합성의 기저물질의 표면은 무극성인 a면이 된다. 따라서, 기저물질의 표면으로부터 수직으로 성장하는 면도 산화아연 결정의 a면이 된다. 따라서, 성장은 a축 방향으로 진행되며, 단일의 산화아연 막질로 형성될 수 있다.
도 6 내지 도 8은 본 발명의 바람직한 실시예에 따라 상기 도 2의 발광 다이오드의 제작방법을 설명하기 위한 단면도들이다.
도 6을 참조하면, 기판(200) 상에 버퍼층(210)이 형성된다. 상기 버퍼층(210)의 형성은 상기 도 3에서 설명된 바와 동일하다. 따라서, 버퍼층(210)의 표면은 도핑되지 않은 질화갈륨 결정의 a면이 된다.
도 7을 참조하면, 상기 버퍼층(210) 상부에 산화아연의 n형 반도체층(220)이 형성된다. 상기 n형 반도체층(220)은 n형의 도전형을 가지며, 수열합성법에 의해 형성된다. 수열합성법의 수행은 상기 도 5에 설명된 배양 용액에 버퍼층(210)을 침지하거나 버퍼층(210)에 배양 용액을 도입하고, 소정의 열을 가해 산화아연 단결정을 합성하는 과정을 통해 수행된다. 상술한 과정의 반복을 통해 단일 막질의 산화아연층을 얻을 수 있다. 따라서, n형 반도체층(220)의 표면은 산화아연 결정의 a면이 된다.
형성된 산화아연의 n형 반도체층(220) 상에는 활성층(230)이 형성된다. 활성층(230)은 질화갈륨을 포함하고, 다중양자우물 구조를 가짐이 바람직하다. 따라서, MOCVD 공정을 통해 인듐의 분률을 조절하는 통상의 공정을 통해 장벽층과 우물층이 교대로 형성된 활성층이 형성될 수 있다.
도 8을 참조하면, 활성층(230)의 상부에 통상의 MOCVD 공정을 통해 p형 반도체층(240)을 형성한다. 형성된 p형 반도체층(240)은 질화갈륨에 Mg가 도핑된 조성을 가진다. 또한, 형성된 p형 반도체층(240)은 활성층(230) 표면의 결정 배향을 추종한다. 따라서, p형 반도체층(240)은 활성층(230) 또는 n형 반도체층(220)의 a축 방향으로 성장한다.
본 발명에 의해 형성된 발광 다이오드는 결정 구조적 특징에 의해 비극성의 특징을 가진다. 따라서, 각각의 막질들 내부에는 압전 현상 등에 의한 내부 전계가 발생되지 않으므로 높은 내부양자효율을 가질 수 있다. 또한, 산화아연층의 형성은 수열합성법에 따른다. 수열합성법에 의한 형성시, 질화갈륨 결정의 a축 방향에 따라 산화아연층은 성장된다. 이는 성장의 기저 물질인 질화갈륨의 표면이 a면인 것에 기인한다. 따라서, a면 상에 수열합성을 통해 형성되는 산화아연 결정은 동일한 결정 배향을 따른다. 결국, 수열합성의 수행을 통해 a축 방향으로 성장된 단일의 산화아연 박막을 얻을 수 있다.
또한, 질화갈륨 기반의 p형 반도체층 또는 활성층과 산화아연 기반의 n형 반도체층은 이종 접합 구조를 형성하고, 접합의 계면은 결정구조의 c축 방향으로 설정된다. 따라서, 계면에 수직한 방향은 결정구조의 a축이 되며, 내부전계의 발생에 따른 캐리어의 전자기적 왜곡은 방지된다.
도 9는 본 발명의 바람직한 실시예에 따라, 상기 도 5에 설명된 산화아연의 n형 반도체층을 도시한 이미지이다.
도 5에서 개시된 배양 용액을 사용하여 형성된 산화아연의 n형 반도체층은 각각의 산화아연 결정들 사이의 공극이 없는 단일의 막질로 형성됨을 알 수 있다. 이를 통해 무극성의 발광 다이오드의 제작이 가능하여 높은 내부양자효율을 달성할 수 있으며, 고가의 MOCVD 공정의 사용이 회피될 수 있다.

Claims (13)

  1. 기판 상에 형성된 버퍼층;
    상기 버퍼층 상에 형성된 p형 반도체층; 및
    상기 p형 반도체층 상에 형성된 n형 반도체층을 포함하고,
    상기 p형 반도체층은 질화갈륨을 가지며, a축이 상기 기판의 수직 방향이 되는 배향을 가지며,
    상기 n형 반도체층은 산화아연을 가지며, 상기 p형 반도체층의 결정 배향에 따라 a면의 표면을 가지는 것을 특징으로 하는 발광 다이오드.
  2. 제1항에 있어서, 상기 버퍼층은,
    상기 기판 상에 형성되고 도핑되지 않은 질화갈륨으로 구성되며, 아일랜드 타입으로 형성된 핵성장층;
    상기 핵성장층의 결정배향을 근거로 a축 방향이 상기 기판의 수직 방향으로 배향되고, 상기 핵성장층 상에 형성된 충진 버퍼층을 포함하는 것을 특징으로 하는 발광 다이오드.
  3. 제1항에 있어서, 상기 p형 반도체층과 n형 반도체층 사이에는 다중양자우물 구조를 가지는 활성층이 더 포함된 것을 특징으로 하는 발광 다이오드.
  4. 기판 상에 형성된 버퍼층;
    상기 버퍼층 상에 형성된 n형 반도체층; 및
    상기 n형 반도체층 상에 형성된 p형 반도체층을 포함하고,
    상기 n형 반도체층은 산화아연을 가지며, a축이 상기 기판의 수직 방향이 되는 배향을 가지며,
    상기 p형 반도체층은 질화갈륨을 가지며, 상기 n형 반도체층의 결정 배향에 따라 a면의 표면을 가지는 것을 특징으로 하는 발광 다이오드.
  5. 제4항에 있어서, 상기 버퍼층은,
    상기 기판 상에 형성되고 도핑되지 않은 질화갈륨으로 구성되며, 아일랜드 타입으로 형성된 핵성장층;
    상기 핵성장층의 결정배향을 근거로 a축 방향이 상기 기판의 수직 방향으로 배향되고, 상기 핵성장층 상에 형성된 충진 버퍼층을 포함하는 것을 특징으로 하는 발광 다이오드.
  6. 제4항에 있어서, 상기 p형 반도체층과 n형 반도체층 사이에는 다중양자우물 구조를 가지는 활성층이 더 포함된 것을 특징으로 하는 발광 다이오드.
  7. 기판 상에 질화갈륨 재질의 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 질화갈륨을 가지는 p형 반도체층을 형성하는 단계; 및
    상기 p형 반도체층 상에 수열합성법을 통해 상기 n형 반도체층의 a면을 근거로 성장된 산화아연의 n형 반도체층을 형성하는 단계를 포함하고,
    상기 n형 반도체층은 상기 기판의 수직방향으로 a축이 배향되는 것을 특징으로 하는 발광 다이오드의 제조방법.
  8. 기판 상에 질화갈륨 재질의 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 수열합성법을 통해 상기 버퍼층의 a면을 근거로 성장된 산화아연의 n형 반도체층을 형성하는 단계;
    상기 n형 반도체층 상에 질화갈륨을 포함하는 p형 반도체층을 형성하는 단계를 포함하고,
    상기 n형 반도체층은 상기 기판의 수직방향으로 산화아연 결정의 a축이 배향하고,
    상기 p형 반도체층은 상기 기판의 수직방향으로 a축이 배향되는 것을 특징으로 하는 발광 다이오드의 제조방법.
  9. 제7항 또는 제8항에 있어서, 상기 버퍼층을 형성하는 단계는,
    r면의 상기 기판 상에 아일랜드 타입의 핵성장층을 형성하는 단계; 및
    상기 핵성장층의 노출된 측면인 질화갈륨의 c면을 근거로 상기 핵성장층의 이격공간을 매립하고, 상기 핵성장층 상에 형성되는 충진 버퍼층을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드의 제조방법.
  10. 제9항에 있어서, 상기 산화아연의 n형 반도체층을 형성하는 단계는,
    아연 나이트레이트 헥사하이드레이트(Zn(NO3)2·6H2O)가 탈염수에 용해된 용액과 메텐아민(C6H12H4) 용액의 혼합을 통해 배양 용액을 형성하는 단계; 및
    상기 배양 용액에 상기 기판을 침지 및 이탈시킨 후, 열을 가하여 산화아연 단결정의 형성을 유도하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드의 제조방법.
  11. 제10항에 있어서, 상기 기판의 침지, 이탈 및 열을 가하는 단계는 복수로 반복되어, 단일 막질의 산화아연의 상기 n형 반도체가 형성되는 것을 특징으로 하는 발광 다이오드의 제조방법.
  12. 제11항에 있어서, 상기 수열합성법에 의해 산화아연의 c축 사이의 이격공간은 매립되는 것을 특징으로 하는 발광 다이오드의 제조방법.
  13. 제8항에 있어서, 상기 n형 반도체층을 형성하는 단계 이후에 상기 n형 반도체 상에 질화갈륨을 포함하는 다중양자우물 구조를 가지는 활성층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드의 제조방법.
PCT/KR2013/011660 2013-12-02 2013-12-16 이종 접합 구조를 가지는 발광 다이오드 및 이의 제조방법 WO2015083868A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0148725 2013-12-02
KR1020130148725A KR101439064B1 (ko) 2013-12-02 2013-12-02 이종 접합 구조를 가지는 발광 다이오드 및 이의 제조방법

Publications (1)

Publication Number Publication Date
WO2015083868A1 true WO2015083868A1 (ko) 2015-06-11

Family

ID=51759733

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2013/011660 WO2015083868A1 (ko) 2013-12-02 2013-12-16 이종 접합 구조를 가지는 발광 다이오드 및 이의 제조방법

Country Status (2)

Country Link
KR (1) KR101439064B1 (ko)
WO (1) WO2015083868A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102118907B1 (ko) 2018-09-07 2020-06-05 한양대학교 산학협력단 발광 다이오드 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223385A (ja) * 2000-02-14 2001-08-17 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子
JP2005005421A (ja) * 2003-06-11 2005-01-06 Sharp Corp 酸化物半導体発光素子
JP2007066986A (ja) * 2005-08-29 2007-03-15 National Univ Corp Shizuoka Univ 半導体発光素子、半導体発光素子実装体及び半導体発光素子の製造方法
JP2010533371A (ja) * 2007-07-13 2010-10-21 サン−ゴバン グラス フランス 窒化ガリウムのエピタキシャル成長用基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101971364B (zh) 2008-11-06 2013-05-15 松下电器产业株式会社 氮化物类半导体元件及其制造方法
KR101246832B1 (ko) * 2011-02-18 2013-04-01 한국광기술원 무극성 또는 반극성 ｉｉｉ족 질화물 기반 발광 다이오드 및 이의 제조방법
KR101904048B1 (ko) * 2011-12-26 2018-10-04 엘지이노텍 주식회사 발광 소자
JP5319810B2 (ja) * 2012-03-08 2013-10-16 株式会社東芝 窒化物半導体層の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223385A (ja) * 2000-02-14 2001-08-17 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子
JP2005005421A (ja) * 2003-06-11 2005-01-06 Sharp Corp 酸化物半導体発光素子
JP2007066986A (ja) * 2005-08-29 2007-03-15 National Univ Corp Shizuoka Univ 半導体発光素子、半導体発光素子実装体及び半導体発光素子の製造方法
JP2010533371A (ja) * 2007-07-13 2010-10-21 サン−ゴバン グラス フランス 窒化ガリウムのエピタキシャル成長用基板

Also Published As

Publication number Publication date
KR101439064B1 (ko) 2014-09-05

Similar Documents

Publication Publication Date Title
WO2011046292A2 (ko) 다공성 질화물 반도체 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
WO2012057512A2 (ko) 화합물 반도체 장치 및 그 제조 방법
WO2014168339A1 (ko) 자외선 발광 소자
KR20090015934A (ko) 에피택셜 측방향 과도성장 질화갈륨 템플릿 상에 성장된 산화아연막의 방법
CN103681985A (zh) 一种发光二极管的外延片及其制作方法
CN103430334A (zh) 氮化物半导体发光元件和具备该氮化物半导体发光元件的光源
CN104091873A (zh) 一种发光二极管外延片及其制作方法
CN114927601B (zh) 一种发光二极管及其制备方法
WO2010147357A2 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
WO2013012232A2 (ko) 자외선 발광 다이오드용 다중 양자 우물 및 그의 제조 방법
CN107871803B (zh) 一种氮化物半导体发光二极管及其制作方法
TWI755306B (zh) Ｌｅｄ前驅物以及製造彼之方法
WO2015083868A1 (ko) 이종 접합 구조를 가지는 발광 다이오드 및 이의 제조방법
CN101728244A (zh) 阻断半导体差排缺陷的方法
KR100998234B1 (ko) 질화물 반도체 발광 소자 및 그 제조 방법
EP2945186B1 (en) Semiconductor substrate
KR101391960B1 (ko) 저결함 질화물 반도체층을 갖는 고품질 반도체 소자용 기판의 제조 방법
CN115084329A (zh) 一种应用于Si衬底上的LED外延片及其生长方法
CN111525003B (zh) 一种在m面氮化镓基板上生长蓝色发光二极管的外延方法
US8828751B2 (en) Method of manufacturing light emitting device
WO2014092320A1 (en) Method of growing gallium nitride based semiconductor layers and method of fabricating light emitting device therewith
WO2015102344A1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
WO2013147453A1 (ko) 질화갈륨계 발광 다이오드
KR100988478B1 (ko) 비극성 또는 반극성 질화물 반도체 기판 및 제조방법
CN109904287A (zh) 发光二极管外延片及其生长方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13898552

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13898552

Country of ref document: EP

Kind code of ref document: A1