WO2015027656A1 - 氮化镓基发光二极管的制作方法及氮化镓基发光二极管 - Google Patents

氮化镓基发光二极管的制作方法及氮化镓基发光二极管 Download PDF

Info

Publication number
WO2015027656A1
WO2015027656A1 PCT/CN2013/091160 CN2013091160W WO2015027656A1 WO 2015027656 A1 WO2015027656 A1 WO 2015027656A1 CN 2013091160 W CN2013091160 W CN 2013091160W WO 2015027656 A1 WO2015027656 A1 WO 2015027656A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
gallium nitride
conductive layer
type gallium
emitting diode
Prior art date
Application number
PCT/CN2013/091160
Other languages
English (en)
French (fr)
Inventor
王强
王磊
李国琪
涂招莲
巩春梅
Original Assignee
无锡华润华晶微电子有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 无锡华润华晶微电子有限公司 filed Critical 无锡华润华晶微电子有限公司
Publication of WO2015027656A1 publication Critical patent/WO2015027656A1/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Definitions

  • a conductive layer 57 is formed, then patterned to form an N-type gallium nitride platform, and the conductive layer 57 and the additional conductive layer 561 are collectively etched to expose the P-type gallium nitride layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

公开了一种氮化镓(GaN)基发光二极管(LED)的制作方法以及氮化镓基发光二极管,该方法包含,在衬底(41)上依次形成N型氮化镓缓冲层(42),N型氮化镓层(43),多量子阱层(44)以及P型氮化镓层(45);在P型氮化镓层(45)上形成附加导电层(461);在附加导电层(461)上形成电流阻挡层(46)并进行蚀刻;形成导电层(47),然后进行图案化以形成N型氮化镓平台;形成电极层(48)和钝化层(49)。通过在电流阻挡层前先形成附加导电层作为保护层,从而避免电流阻挡层形成时的反应功率和气体离子对P型氮化镓表面产生影响而造成的电压升高问题,并且能够保证电流阻挡层薄膜的质量。

Description

氮化镓基发光二极管的制作方法及氮化镓基发光二极管 本专利申请要求于 2013年 8月 27 日提交的、 申请号为 201310379719.6、 申请人为无锡华润华晶微电子有限公司、 发明名称为 "氮化镓基发光二极管的 制作方法及氮化镓基发光二极管" 的中国专利申请的优先权, 该申请的全文以 引用的方式并入本申请中。 说 技术领域
本发明涉及发光二极管技术领域, 尤其涉及一种氮化镓基发光二极管的制 作方法以及氮化镓基发光二极管。
背景技术 图 la是现有技术的氮化镓基发光二极管的制作方法的流程图, 图 lb-图 Id 是现有技术的氮化镓基发光二极管的制作方法中不同阶段的晶圆截面示意图。 如图 la和图 lb-图 Id所示, 在氮化镓基发光二极管芯片制作中, 现有氮化镓 (GaN) 基发光二极管的电流阻挡层的制作方法包含以下歩骤:
S110, 在衬底 11上依次形成 N型氮化镓缓冲层 12, N型氮化镓层 13, 多 量子阱层 14以及 P型氮化镓层 15, 如图 lb所示。
S120, 在所述 P型氮化镓层 15上形成电流阻挡层 16并进行蚀刻, 如图 lc 所示。
S130, 形成导电层 17, 然后进行图案化以形成 N型氮化镓平台, 如图 Id 所示。
S140, 形成电极层 18和钝化层 19, 如图 Id所示。 该方法直接在 P型氮化镓上先形成电流阻挡层 (通常为 SiC 等绝缘薄膜) 图形, 然后在电流阻挡层上蒸镀导电层 ατο)薄膜, 再进行后续的电极蒸镀工 艺和钝化层工艺。
如图 Id所示, 经过上述制作方法所形成的结构包含:
具有 N型氮化镓平台的底层部分, 包含衬底 11, N型氮化镓缓冲层 12, N 型氮化镓层 13, 多量子阱层 14以及 P型氮化镓层 15, 其中 N型氮化镓层 13、 多量子阱层 14以及 P型氮化镓层 15的一边具有一个 N型氮化镓平台;
P型部分, 位于 P型氮化镓层 15上, 包含电流阻挡层 16、 导电层 17、 电极 层 18和钝化层 19;
N型部分, 位于 N型氮化镓平台上, 包含电极层 18和钝化层 19。
这种制作方法由于需要先在 P型氮化镓层 15上形成电流阻挡层薄膜, 而在 形成时的功率和气体离子等会在一定程度上改变 P型氮化镓层 15的表面空穴浓 度, 从而影响到了导电层 17与 P型氮化镓层 15的接触, 比如容易引起正向电 压升高的问题。
目前, 对此问题通常的解决方案为调整电流阻挡层 16生长过程中的功率或 者气流参数, 降低其对 P型氮化镓层 15表面的影响。 但是这种方式带来的负作 用是使电流阻挡层 16的膜质发生变化, 芯片的抗静电性能会降低, 工艺加工时 间也会增加。
因此, 现有技术没有合适的制作方法在能够解决正向电压升高的问题, 并 且能够保证电流阻挡层薄膜的质量。 发明内容
有鉴于此, 本发明提出 发光二极管, 能够避免导电层与 P型氮化镓的直接接触所造成的正向电压升高 的问题, 并且能够保证电流阻挡层薄膜的质量。
本发明提供了一种氮化镓(GaN)基发光二极管(LED)的制作方法, 包含, 在衬底上依次形成 N型氮化镓缓冲层, N型氮化镓层, 多量子阱层以及 P 型氮化镓层;
在所述 P型氮化镓层上形成附加导电层;
在所述附加导电层上形成电流阻挡层并进行蚀刻;
形成导电层, 然后进行图案化以形成 N型氮化镓平台;
形成电极层和钝化层。
优选地, 在所述附加导电层上形成电流阻挡层并进行蚀刻包含:
在所述附加导电层上形成电流阻挡层, 对所述附加导电层和所述阻挡层进 行蚀刻以露出所述 P型氮化镓层。
优选地, 形成导电层, 然后进行图案化以形成 N型氮化镓平台包含: 形成导电层, 然后进行图案化以形成 N型氮化镓平台, 并且对所述导电层 和所述附加导电层共同进行蚀刻以露出所述 P型氮化镓层。
优选地, 所述附加导电层由氧化铟锡和氧化锌之一或其组合或其叠层所组 成。
优选地, 所述附加导电层的厚度在 100-1000A之间。
本发明还提供了一种氮化镓 (GaN) 基发光二极管 (LED) , 包含具有 N 型氮化镓平台的底层部分, P型部分和 N型部分, 其中, 所述 P型部分包含: 附加导电层, 位于所述底层部分的 P型氮化镓层的上表面的预定位置; 电流阻挡层, 位于所述附加导电层上;
导电层, 位于所述电流阻挡层上, 并且覆盖所述电流阻挡层。 优选地, 所述附加导电层与所述电流阻挡层的水平宽度相同。
优选地, 所述附加导电层与所述导电层的底部宽度相同。
优选地, 所述附加导电层由氧化铟锡和氧化锌之一或其组合或其叠层所组 成。
优选地, 所述附加导电层的厚度在 100-1000A之间。
本发明通过在电流阻挡层前先形成附加导电层作为保护层, 从而避免电流 阻挡层形成时的反应功率和气体离子对 P型氮化镓表面产生影响而造成的电压 升高问题, 并且能够保证电流阻挡层薄膜的质量。 附图说明
图 la是现有技术的氮化镓基发光二极管的制作方法的流程图;
图 lb-图 Id是现有技术的氮化镓基发光二极管的制作方法中不同阶段的晶 圆截面示意图;
图 2是本发明第一实施例的氮化镓基发光二极管的制作方法的流程图; 图 3a是本发明第二实施例的氮化镓基发光二极管的制作方法的流程图; 图 3b是本发明第三实施例的氮化镓基发光二极管的制作方法的流程图; 图 4a-图 4c是本发明第二实施例的氮化镓基发光二极管的制作方法中不同 阶段的晶圆截面示意图;
图 5a-图 5c是本发明第三实施例的氮化镓基发光二极管的制作方法中不同 阶段的晶圆截面示意图。 具体实施方式
下面结合附图并通过具体实施方式来进一歩说明本发明的技术方案。 可以 理解的是, 此处所描述的具体实施例仅仅用于解释本发明, 而非对本发明的限 定。 另外还需要说明的是, 为了便于描述, 附图中仅示出了与本发明相关的部 分而非全部内容。
图 2 是本发明第一实施例的氮化镓基发光二极管的制作方法的流程图。 如 图 2所示, 本发明第一实施例提供了一种氮化镓 (GaN) 基发光二极管 (LED) 的制作方法, 包含,
S210, 在衬底上依次形成 N型氮化镓缓冲层, N型氮化镓层, 多量子阱层 以及 P型氮化镓层。
其中, 所述衬底可以为蓝宝石, 硅或氮化硅材料, 所述多量子阱层的量子 阱数可以为 3-10。 该歩骤中, N型氮化镓缓冲层, N型氮化镓层 (N-GaN) , 多量子阱层(MQW) 以及 P型氮化镓层的形成可以利用本领域公知的沉积或外 延生长技术, 包括但不限于物理气相沉积 (PVD) 或化学气相沉积 (CVD) 。
S220, 在所述 P型氮化镓层上形成附加导电层。
其中, 所述附加导电层可以利用本领域公知的沉积或外延生长技术, 包括 但不限于物理气相沉积 (PVD) 或化学气相沉积 (CVD) , 所述附加导电层可 以由氧化铟锡(ITO)或氧化锌之一或其组合或其叠层所组成, 所述附加导电层 的厚度在 100-1000A之间。
S230, 在所述附加导电层上形成电流阻挡层并进行蚀刻。
其中, 在所述附加导电层上形成电流阻挡层后, 通过图案化工艺以形成 电流阻挡层图形。 在该歩骤中, 可以将电流阻挡层和附加导电层共同蚀刻, 也 可以只对电流阻挡层进行蚀刻。 其中, 图案化工艺可以利用本领域公知的图案 制造方法, 包括但不限于光刻和蚀刻, 本发明的实施例的 "图案化" 皆可理解 为此。 S240, 形成导电层, 然后进行图案化以形成 N型氮化镓平台。
其中, 在所述电流阻挡层上形成一层透明导电层(ITO) , 在透明导电层上 涂布光刻胶, 并通过光刻技术制作 ITO图形, 用 ITO腐蚀溶液腐蚀掉显影后露 出来的 ITO, 进行感应耦合等离子体蚀刻(ICP)刻蚀至 N型氮化镓的表面, 然 后去除光刻胶, 形成 N型氮化镓平台。 所述导电层的形成可以利用本领域公知 的沉积或外延生长技术, 包括但不限于物理气相沉积 (PVD) 或化学气相沉积 (CVD)o 然后, 再次对导电层的 ITO图形进行图案化, 形成最终的 ITO图形。
需要注意的是, 如果前面没有对附加导电层进行蚀刻, 这里将导电层和附 加导电层共同进行蚀刻制作出最终的图形。 为了工艺的便捷性, 附加导电层通 常不需要单独的蚀刻工艺过程来实现, 可以在电流阻挡层的蚀刻过程中实现, 也可以在导电层的蚀刻过程中实现。
S250, 形成电极层和钝化层。
其中, 进行电极层的形成和剥离, 然后进行钝化层的制作。 所述电极层的 形成可以利用本领域公知的沉积或外延生长技术, 包括但不限于物理气相沉积 (PVD) 或化学气相沉积 (CVD) 。
本发明第一实施例通过在电流阻挡层前先形成附加导电层作为保护层, 避 免了电流阻挡层生长时其化学生长过程对 P型氮化镓表面的影响, 从而防止电 流阻挡层形成时反应功率和气体离子对 P型氮化镓表面产生影响造成的电压升 高问题, 并且在不降低电流阻挡层本身膜质的前提下, 保证了正向电压的正常 水平。
图 3a是本发明第二实施例的氮化镓基发光二极管的制作方法的流程图, 图 4a-图 4c 是本发明第二实施例的氮化镓基发光二极管的制作方法中不同阶段的 晶圆截面示意图。 如图 3a和图 4a-图 4c所示, 本发明第二实施例提供了一种氮 化镓 (GaN) 基发光二极管 (LED ) 的制作方法, 包含,
S310 , 在衬底 41上依次形成 N型氮化镓缓冲层 42, N型氮化镓层 43, 多 量子阱层 44以及 P型氮化镓层 45。
依次形成 N型氮化镓缓冲层 42, N型氮化镓层 43, 多量子阱层 44以及 P 型氮化镓层 45后的晶圆截面如图 4a所示。 其中, 所述衬底 41可以为蓝宝石、 硅或氮化硅材料, 所述多量子阱 44的量子阱数可以为 3-10。 在该歩骤中, N型 氮化镓缓冲层 42, N型氮化镓层(N-GaN) 43 , 多量子阱层(MQW) 44以及 P 型氮化镓层 45的形成可以利用本领域公知的沉积或外延生长技术, 包括但不限 于物理气相沉积 (PVD ) 或化学气相沉积 (CVD ) 。
S320 , 在所述 P型氮化镓层 45上形成附加导电层 461。
其中, 所述附加导电层 461 的形成可以利用本领域公知的沉积或外延生长 技术, 包括但不限于物理气相沉积 (PVD ) 或化学气相沉积 (CVD ) , 所述附 加导电层 461为氧化铟锡(ITO )或氧化锌, 所述附加导电层的厚度在 100-1000A 之间。
S330 , 在所述附加导电层 461 上形成电流阻挡层 46, 对所述附加导电层 461和所述电流阻挡层 46共同进行蚀刻以露出所述 P型氮化镓层。
其中, 形成附加导电层后的晶圆截面如图 4b所示。 在所述附加导电层 461 上形成电流阻挡层 46后, 通过图案化工艺以形成附加导电层图形 461以及电流 阻挡层图形 46 (图中仍以图案化工艺前相应的附图标号表示图案化后的对应图 形, 这对于本领域技术人员理解该技术方案并不存在困难) 。
需要注意的是, 在该歩骤中, 将电流阻挡层 46和附加导电层 461共同蚀刻 以露出所述 P型氮化镓层, 因此蚀刻后的附加导电层 461和电流阻挡层 46即附 加导电层图形 461和电流阻挡层图形 46的宽度相同。 S340, 形成导电层 47, 然后进行图案化以形成 N型氮化镓平台。 其中, 在所述电流阻挡层图形 46和露出的 P型氮化镓层上形成一层透明导 电层(ITO)。 在透明导电层上涂布光刻胶, 并通过光刻技术制作 ΙΤΟ图形, 用 ΙΤΟ腐蚀溶液腐蚀掉显影后露出来的 ΙΤΟ, 进行感应耦合等离子体蚀刻 (ICP) 刻蚀至 Ν型氮化镓的表面, 然后去除光刻胶, 形成 Ν型氮化镓平台。 所述导电 层的形成可以利用本领域公知的沉积或外延生长技术, 包括但不限于物理气相 沉积 (PVD) 或化学气相沉积 (CVD) 。 然后, 再次对导电层的 ΙΤΟ图形进行 图案化, 形成最终的 ΙΤΟ图形。
S350, 形成电极层 48和钝化层 49。
其中, 进行电极层 48的形成和剥离, 然后进行钝化层 49的制作, 钝化层 49完成后的晶圆截面如图 4c所示。 所述电极层 48的形成可以利用本领域公知 的沉积或外延生长技术, 包括但不限于物理气相沉积 (PVD) 或化学气相沉积 (CVD) 。
本发明第二实施例通过在电流阻挡层前先形成附加导电层作为保护层, 避 免了电流阻挡层生长时其化学生长过程对 P型氮化镓表面的影响, 从而防止电 流阻挡层形成时反应功率和气体离子对 P型氮化镓表面产生影响造成的电压升 高问题, 并且在不降低电流阻挡层本身膜质的前提下, 保证了正向电压的正常 水平。
图 3b是本发明第三实施例的氮化镓基发光二极管的制作方法的流程图, 图 5a-图 5c 是本发明第三实施例的氮化镓基发光二极管的制作方法中不同阶段的 晶圆截面示意图。 如图 3b和图 5a-图 5c所示, 本发明第三实施例提供了一种氮 化镓 (GaN) 基发光二极管 (LED) 的制作方法, 包含,
S310' , 在衬底 51上依次形成 N型氮化镓缓冲层 52, N型氮化镓层 53, 多 量子阱层 54以及 P型氮化镓层 55。
依次形成 N型氮化镓缓冲层 52, N型氮化镓层 53, 多量子阱层 54以及 P 型氮化镓层 55后的晶圆截面如图 5a所示。 其中, 所述衬底 51可以为蓝宝石, 硅或氮化硅材料, 所述多量子阱 54的量子阱数可以为 3-10。 在该歩骤中, N型 氮化镓缓冲层 52, N型氮化镓层(N-GaN) 53, 多量子阱层(MQW) 54以及 P 型氮化镓层 55的形成可以利用本领域公知的沉积或外延生长技术, 包括但不限 于物理气相沉积 (PVD ) 或化学气相沉积 (CVD) 。
S320' , 在所述 P型氮化镓层 55上形成附加导电层 561。
其中, 所述附加导电层 561 的形成可以利用本领域公知的沉积或外延生长 技术, 包括但不限于物理气相沉积 (PVD) 或化学气相沉积 (CVD) , 所述附 加导电层 561 为氧化铟锡 (ITO ) 或氧化锌, 所述附加导电层 561 的厚度在 100-lOOOA之间。
S330', 在所述附加导电层 561上形成电流阻挡层 56并对电流阻挡层进行蚀 刻。
其中, 形成附加导电层后的晶圆截面如图 5b所示。 在所述附加导电层 561 上形成电流阻挡层 56后, 通过图案化工艺以形成电流阻挡层图形 56 (图中仍以 图案化工艺前相应的附图标号表示图案化后的对应图形, 这对于本领域技术人 员理解该技术方案并不存在困难) 。
需要注意的是, 在该歩骤中, 只对电流阻挡层 56进行蚀刻, 而不对附加导 电层 561进行蚀刻。
S340', 形成导电层 57, 然后进行图案化以形成 N型氮化镓平台, 并且对 所述导电层 57和附加导电层 561共同进行蚀刻以露出所述 P型氮化镓层。
其中, 在所述电流阻挡层图形 56和露出的附加导电层上形成一层透明导电 层 ατο)。 在透明导电层上涂布光刻胶, 并通过光刻技术制作 ιτο图形, 用 ιτο 腐蚀溶液腐蚀掉显影后露出来的 ιτο, 进行感应耦合等离子体蚀刻 (ICP) 刻蚀 至 Ν型氮化镓的表面, 然后去除光刻胶, 形成 Ν型氮化镓平台。 所述导电层的 形成可以利用本领域公知的沉积或外延生长技术, 包括但不限于物理气相沉积
(PVD)或化学气相沉积(CVD) 。 然后, 再次对导电层 57的 ΙΤΟ图形进行图 案化, 形成最终的 ΙΤΟ图形。
需要注意的是, 前面没有对附加导电层 561进行蚀刻, 这里将导电层 57和 附加导电层 561—起进行蚀刻以露出所述 Ρ型氮化镓层, 因此蚀刻后的附加导 电层 561的底部和导电层 57 (即附加导电层图形 561的底部和导电层图形 57) 的宽度相同。
S350' , 形成电极层 58和钝化层 59。
其中, 进行电极层的形成和剥离, 然后进行钝化层的制作, 钝化层 59完成 后的晶圆截面如图 5c所示。 所述电极层 58的形成可以利用本领域公知的沉积 或外延生长技术, 包括但不限于物理气相沉积(PVD)或化学气相沉积(CVD)。
本发明第三实施例通过在电流阻挡层前先形成附加导电层作为保护层, 避 免了电流阻挡层生长时其化学生长过程对 P型氮化镓表面的影响, 从而防止电 流阻挡层形成时反应功率和气体离子对 P型氮化镓表面产生影响造成的电压升 高问题, 并且在不降低电流阻挡层本身膜质的前提下, 保证了正向电压的正常 水平。
本发明还提供了一种氮化镓 (GaN) 基发光二极管 (LED) , 包含, 一种 氮化镓(GaN)基发光二极管(LED), 包含具有 N型氮化镓平台的底层部分, P型部分和 N型部分, 其中, 所述 P型部分包含: 附加导电层, 位于所述底层 部分的 P型氮化镓层的上表面的预定位置; 电流阻挡层, 位于所述附加导电层 的上表面上; 导电层, 位于所述电流阻挡层上, 并且覆盖在所述电流阻挡层的 上表面和侧面。
其中, 具有 N型氮化镓平台的底层部分包含: 衬底, N型氮化镓缓冲层, N型氮化镓层, 多量子阱层以及 P型氮化镓层, 其中 N型氮化镓层、 多量子阱 层以及 P型氮化镓层的一边具有一个 N型氮化镓平台; P型部分位于 P型氮化 镓层上, 包含电流阻挡层、 导电层、 电极层和钝化层; N型部分位于 N型氮化 镓平台上, 包含电极层和钝化层。
优选地, 如图 4c 所示, 所述附加导电层与所述电流阻挡层的水平宽度相 同。 或者如图 5c所示, 所述附加导电层与所述导电层的底部宽度相同。 为了工 艺的便捷性, 附加导电层可以在电流阻挡层或导电层的蚀刻过程中实现。 其 中, 所述附加导电层由氧化铟锡和氧化锌之一或其组合或其叠层所组成。 所述 附加导电层的厚度在 100-1000A之间。 所述衬底可以为蓝宝石, 硅或氮化硅材 料, 所述多量子阱 54的量子阱数可以为 3-10。
本发明的氮化镓(GaN)基发光二极管(LED)在电流阻挡层前具有附加导 电层作为保护层, 避免了电流阻挡层生长时其化学生长过程对 P型氮化镓表面 的影响, 从而防止电流阻挡层形成时反应功率和气体离子对 P型氮化镓表面产 生影响造成的电压升高问题, 并且在不降低电流阻挡层本身膜质的前提下, 保 证了正向电压的正常水平。
以上仅为本发明的较佳实施例, 并不用以限制本发明, 凡在本发明的精神 和原则之内, 所作的任何修改、 等同替换、 改进等, 均应包含在本发明的保护 范围之内。

Claims

权 利 要 求 书
1、 一种氮化镓 (GaN) 基发光二极管 (LED) 的制作方法, 包含, 在衬底上依次形成 N型氮化镓缓冲层, N型氮化镓层, 多量子阱层以及 P 型氮化镓层;
在所述 P型氮化镓层上形成附加导电层;
在所述附加导电层上形成电流阻挡层并进行蚀刻;
形成导电层, 然后进行图案化以形成 N型氮化镓平台;
形成电极层和钝化层。
2、 根据权利要求 1所述的氮化镓 (GaN) 基发光二极管 (LED) 的制作方 法, 在所述附加导电层上形成电流阻挡层并进行蚀刻包含:
在所述附加导电层上形成电流阻挡层, 对所述附加导电层和所述阻挡层进 行蚀刻以露出所述 P型氮化镓层。
3、 根据权利要求 1所述的氮化镓 (GaN) 基发光二极管 (LED) 的制作方 法, 形成导电层, 然后进行图案化以形成 N型氮化镓平台包含:
形成导电层, 然后进行图案化以形成 N型氮化镓平台, 并且对所述导电层 和所述附加导电层进行蚀刻以露出所述 P型氮化镓层。
4、 根据权利要求 1所述的氮化镓 (GaN) 基发光二极管 (LED) 的制作方 法, 所述附加导电层由氧化铟锡和氧化锌之一或其组合或其叠层所组成。
5、 根据权利要求 1所述的氮化镓 (GaN) 基发光二极管 (LED) 的制作方 法, 所述附加导电层的厚度在 100-1000A之间。
6、 一种氮化镓(GaN)基发光二极管(LED) , 包含具有 N型氮化镓平台 的底层部分, P型部分和 N型部分, 其中, 所述 P型部分包含:
附加导电层, 位于所述底层部分的 P型氮化镓层的上表面的预定位置; 电流阻挡层, 位于所述附加导电层上; 导电层, 位于所述电流阻挡层上, 并且覆盖所述电流阻挡层 (
7、 根据权利要求 6所述的氮化镓基发光二极管 (LED) ,
所述附加导电层与所述电流阻挡层的水平宽度相同。
8、 根据权利要求 6所述的氮化镓基发光二极管 (LED) ,
所述附加导电层与所述导电层的底部宽度相同。
9、 根据权利要求 6所述的氮化镓 (GaN) 基发光二极管 (LED) , 所述附 加导电层由氧化铟锡和氧化锌之一或其组合或其叠层所组成。
10、 根据权利要求 6所述的氮化镓(GaN)基发光二极管(LED) , 所述附 加导电层的厚度在 100-1000A之间。
PCT/CN2013/091160 2013-08-27 2013-12-31 氮化镓基发光二极管的制作方法及氮化镓基发光二极管 WO2015027656A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310379719.6A CN104425662A (zh) 2013-08-27 2013-08-27 氮化镓基发光二极管的制作方法及氮化镓基发光二极管
CN201310379719.6 2013-08-27

Publications (1)

Publication Number Publication Date
WO2015027656A1 true WO2015027656A1 (zh) 2015-03-05

Family

ID=52585478

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2013/091160 WO2015027656A1 (zh) 2013-08-27 2013-12-31 氮化镓基发光二极管的制作方法及氮化镓基发光二极管

Country Status (2)

Country Link
CN (1) CN104425662A (zh)
WO (1) WO2015027656A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113838816A (zh) * 2021-09-29 2021-12-24 太原理工大学 一种具有金刚石钝化层的氮化镓基二极管器件的制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113838817A (zh) * 2021-09-29 2021-12-24 太原理工大学 一种金刚石基氮化镓异质结二极管器件的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101969089A (zh) * 2010-09-06 2011-02-09 厦门市三安光电科技有限公司 一种具有电流阻挡层氮化镓基发光二极管的制作方法
CN102074629A (zh) * 2010-12-16 2011-05-25 厦门市三安光电科技有限公司 具有夹心式电流阻挡结构的发光二极管

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437263A (zh) * 2011-12-16 2012-05-02 映瑞光电科技(上海)有限公司 发光二极管及其制造方法
CN202384390U (zh) * 2011-12-31 2012-08-15 聚灿光电科技(苏州)有限公司 高电流取出效率led

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101969089A (zh) * 2010-09-06 2011-02-09 厦门市三安光电科技有限公司 一种具有电流阻挡层氮化镓基发光二极管的制作方法
CN102074629A (zh) * 2010-12-16 2011-05-25 厦门市三安光电科技有限公司 具有夹心式电流阻挡结构的发光二极管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113838816A (zh) * 2021-09-29 2021-12-24 太原理工大学 一种具有金刚石钝化层的氮化镓基二极管器件的制备方法
CN113838816B (zh) * 2021-09-29 2024-02-02 太原理工大学 一种具有金刚石钝化层的氮化镓基二极管器件的制备方法

Also Published As

Publication number Publication date
CN104425662A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
TWI377696B (zh)
US8217417B2 (en) Antistatic gallium nitride based light emitting device and method for fabricating the same
JP4874155B2 (ja) 垂直構造窒化物系半導体発光素子及びその製造方法
KR100833313B1 (ko) 질화갈륨계 발광다이오드 소자 및 그의 제조방법
US20070221927A1 (en) Light-emitting diode and method for manufacturing the same
CN102812566B (zh) 半导体发光元件制造方法
KR101537330B1 (ko) 질화물 반도체 발광 소자 제조 방법
KR101482526B1 (ko) 질화물 반도체 발광 소자 제조 방법
TWI506814B (zh) 半導體發光組件及其製造方法
US20110253972A1 (en) LIGHT-EMITTING DEVICE BASED ON STRAIN-ADJUSTABLE InGaAIN FILM
TWI474507B (zh) 固態發光元件之製作方法
KR100568830B1 (ko) Ⅲ-질화물 반도체 발광소자
TW200933936A (en) Optoelectronic semiconductor body and method for production of optoelectronic semiconductor body
JP2008270616A (ja) 半導体発光装置の製造方法および半導体発光装置
WO2015027656A1 (zh) 氮化镓基发光二极管的制作方法及氮化镓基发光二极管
WO2015027654A1 (zh) 一种氮化镓基高压发光二极管的制作方法
CN106449922B (zh) 一种发光二极管的制作方法
KR101028345B1 (ko) 3족 질화물 반도체 발광소자의 제조 방법
JP2013074245A (ja) 発光ダイオードの製造方法及び発光ダイオード
KR102397226B1 (ko) 성장 기판의 후면을 에칭하는 단계를 포함하는 광전자 디바이스를 생성하기 위한 방법.
US20150087097A1 (en) Method for manufacturing a light-emitting diode
JP2010226085A (ja) 発光装置およびその製造方法
JP2006066892A (ja) 発光素子およびその製造方法
JP2010092903A (ja) 窒化物系半導体発光素子の製造方法
JP2022172366A (ja) 半導体発光素子および半導体発光素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13892441

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13892441

Country of ref document: EP

Kind code of ref document: A1