CN113838816B - 一种具有金刚石钝化层的氮化镓基二极管器件的制备方法 - Google Patents

一种具有金刚石钝化层的氮化镓基二极管器件的制备方法 Download PDF

Info

Publication number
CN113838816B
CN113838816B CN202111149330.3A CN202111149330A CN113838816B CN 113838816 B CN113838816 B CN 113838816B CN 202111149330 A CN202111149330 A CN 202111149330A CN 113838816 B CN113838816 B CN 113838816B
Authority
CN
China
Prior art keywords
gallium nitride
layer
diamond
type
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111149330.3A
Other languages
English (en)
Other versions
CN113838816A (zh
Inventor
周兵
于盛旺
黑鸿君
高洁
吴艳霞
马永
王永胜
郑可
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyuan University of Technology
Original Assignee
Taiyuan University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyuan University of Technology filed Critical Taiyuan University of Technology
Priority to CN202111149330.3A priority Critical patent/CN113838816B/zh
Publication of CN113838816A publication Critical patent/CN113838816A/zh
Application granted granted Critical
Publication of CN113838816B publication Critical patent/CN113838816B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732Diamonds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/564Details not otherwise provided for, e.g. protection against moisture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种具有金刚石钝化层的氮化镓基二极管器件的制备方法,包括以下步骤:首先将非掺杂本征氮化镓晶片与金刚石衬底结合,并在本征氮化镓晶片正面依次外延生长n型氮化镓层和过渡介质层;然后对过渡介质层进行处理形成图形化的n型氮化镓层凹形台面;接着在露出的n型氮化镓层表面依次外延生长本征氮化镓层或量子阱层结构、p型氮化镓层、介质保护层和金刚石钝化层;最后通过光刻、显影、刻蚀、薄膜沉积等工艺在p型氮化镓层和n型氮化镓层上形成p型和n型金属电极,从而得到具有金刚石衬底和钝化层的氮化镓基二极管。所得产品满足氮化镓基高频高功率器件的高散热需求,同时降低了氮化镓基探测器器件的表面漏电流和抗辐射性。

Description

一种具有金刚石钝化层的氮化镓基二极管器件的制备方法
技术领域
本发明涉及一种具有金刚石钝化层的氮化镓基二极管器件的制备方法,属于电子材料与器件技术领域。
背景技术
宽禁带氮化镓基半导体材料具有高饱和电子迁移率、高击穿场强、良好物理化学稳定性、强自发极化效应等优异性能,使其成为第三代半导体材料中的首选,被广泛应用在pn结二极管等微电子材料与器件方面,如功率二极管、发光二极管、激光二极管、异质结晶体管等。然而,氮化镓基二极管器件在应用过程中常因器件结构设计与制造、氮化镓材料表界面缺陷等问题受到限制,降低了其电气性能和可靠性,影响其高频、高温、大功率应用性能发挥。
目前常用的氮化镓基器件外延衬底主要以碳化硅、蓝宝石、硅等材料为主,中国专利“一种外延结构的GaN基材料发光二极管及其制备方法”(CN201010622204.0)中,通过图形化衬底技术与外延技术,使蓝宝石衬底暴露出来,进而提高出光效率,但是该方法在大功率发光器件中由于蓝宝石衬底的低热导率而明显受到限制,影响其发光效率。金刚石是目前导热率最高的材料(可达2200 W·m-1·K-1),中国专利CN201610479524.2的“一种带有电极的新型金刚石薄膜/GaN异质结的制备方法”中公开一种简单的p型纳米金刚石薄膜/n型GaN异质结制备方法,具有很好的整流特性,然而该方法是在氮化镓衬底上直接生长纳米金刚石薄膜,生长过程中的高温等离子体不仅会破坏氮化镓晶片衬底,而且金刚石膜与氮化镓具有较低的界面结合强度,影响异质pn结器件的电气性能。另外,表面钝化层结构对氮化镓基器件二维电子气和表面漏电流有明显改善作用。因此,开发一种具有金刚石衬底和钝化层的氮化镓基二极管,对于降低氮化镓基器件界面热阻、提升其光电器件应用和可靠性具有重要意义。
发明内容
本发明旨在提供一种具有金刚石钝化层的氮化镓基二极管器件及其制备方法,利用金刚石高导热性能、高硬耐磨、化学稳定性高和粗糙生长面结构等特性,通过设计和优化金刚石衬底和钝化层以及氮化镓半导体的结构,提升了氮化镓基功率器件的散热效果和表面态特性,从而获得高质量的具有金刚石衬底和钝化层的氮化镓基二极管。
本发明在保持氮化镓基二极管结构和性能的基础上,利用金刚石材料的高导热性能、高硬耐磨、良好化学稳定性和粗糙生长面结构等特性,在氮化镓基器件中设计优化金刚石衬底、钝化层以及中间介质层和功能层(本征半导体层或量子阱层)的结构和组成,不仅可以降低界面热阻、提升氮化镓基高功率器件的散热效果,而且金刚石钝化层引入有利于减少p型氮化镓层表面或界面中的缺陷位错,改善其表面态特性,降低氮化镓基二极管作为探测器器件的表面漏电流和抗辐射性,同时对氮化镓基器件起到耐磨耐腐蚀保护作用,因此,本发明方法对于提高氮化镓基二极管器件的使用性能和应用推广有重要意义。
本发明提供了一种具有金刚石钝化层的氮化镓基二极管器件的制备方法,将非掺杂本征氮化镓晶片背面和金刚石衬底结合,并在本征氮化镓晶片正面依次外延生长n型氮化镓层和过渡介质层;对过渡介质层进行光刻、显影、腐蚀等工艺处理形成图形化的n型氮化镓层凹形台面;在n型氮化镓层表面依次外延生长本征氮化镓层或量子阱层结构、p型氮化镓层、介质保护层和金刚石钝化层;分别在p型氮化镓层和n型氮化镓层上形成p型和n型金属电极,从而得到具有金刚石衬底和钝化层的氮化镓基二极管。
上述具有金刚石钝化层的氮化镓基二极管器件的制备方法,具体包括以下步骤:
(1)将非掺杂本征氮化镓晶片背面和金刚石衬底结合,得到以金刚石为衬底的本征氮化镓晶片;
(2)采用金属有机化学气相沉积技术在以金刚石为衬底的本征氮化镓晶片表面掺杂外延生长n型氮化镓层;
(3)通过等离子体增强化学气相沉积、电子束蒸发、脉冲激光熔融等技术在n型氮化镓层表面沉积过渡介质层;
(4)对过渡介质层依次进行常规光刻、显影、湿法腐蚀或干法刻蚀等工艺处理,形成图形化的n型氮化镓层台面;
(5)在露出的n型氮化镓层表面采用金属有机化学气相沉积技术依次外延生长本征氮化镓层或量子阱层结构、p型氮化镓层;
(6)去除剩余过渡介质层,在p型氮化镓层表面自下而上依次沉积介质保护层和金刚石钝化层;
(7)依次通过常规光刻、显影、湿法腐蚀或干法刻蚀等工艺在p型氮化镓层和n型氮化镓层上形成p型和n型电极区域;
(8)采用电子束蒸发或磁控溅射等技术在p型和n型电极区域沉积金属多层薄膜,并剥离出p型和n型金属电极,最后对金属电极进行保护气氛退火处理,得到具有金刚石衬底和钝化层的氮化镓基二极管器件。
上述制备方法中,所述步骤(1)中,氮化镓与金刚石结合方式包括键合、异质外延生长等方法,氮化镓晶片包括自支撑氮化镓晶片或蓝宝石基氮化镓厚膜晶片,金刚石衬底包括金刚石自支撑多晶膜或金刚石单晶片;
上述制备方法中,所述步骤(2)中,掺杂元素为磷或硅,n型氮化镓层厚度为2~20 µm,电子浓度为1018~1021 cm-3
上述制备方法中,所述步骤(3)中,过渡介质层薄膜包括氧化硅、氮化硅、镍等单层或多层结构的刻蚀掩膜层,厚度为100~800 nm;
上述制备方法中,所述步骤(4)中,过渡介质层腐蚀后露出n型氮化镓层中间部分圆形或方形顶面;
上述制备方法中,所述步骤(5)中,本征氮化镓层厚度为5~20 µm,量子阱层厚度为10~100 nm;p型氮化镓层掺杂元素为镁,厚度为200~800 nm,空穴浓度为1015~1018 cm-3
上述制备方法中,所述步骤(6)中,介质保护层包括氮化硅、氧化硅、氮氧化硅、氮化铝薄膜中的一种,制备方法包括等离子体增强化学气相沉积、电子束蒸发、激光熔融蒸发或磁控溅射技术;金刚石钝化层制备方法包括微波等离子体化学气相沉积或热丝化学气相沉积技术;介质层保护厚度为50~500 nm,金刚石层厚度为200~800 nm;
上述制备方法中,所述步骤(8)中,金属电极材料包括钛/铂/金、钛/铝/金、铬/铂/金多层薄膜,多层膜电极厚度为1~10 µm;保护气氛为氩气或氮气,退火温度为300~800 ℃。
本发明的有益效果如下:
(1)本发明在保持氮化镓基二极管结构和性能的基础上,引入高导热金刚石衬底材料,可降低氮化镓基器件界面热阻,提升其高功率器件应用时的散热效果和使用性能。
(2)本发明在氮化镓基器件中引入金刚石钝化层,有利于减少p型氮化镓层表面或界面中的缺陷位错,改善其表面态特性,降低氮化镓基二极管作为探测器器件的表面漏电流和抗辐射性,对于提高氮化镓基二极管器件性能有着重要意义。
(3)本发明所得氮化镓基二极管器件表面的金刚石钝化层具有耐磨耐腐蚀防护作用。
附图说明
图1为金刚石衬底与本征氮化镓晶片结合的示意图;
图2为本征氮化镓晶片外延生长n型氮化镓层示意图;
图3为n型氮化镓层表面沉积过渡介质层示意图;
图4为过渡介质层表面形成图形化的n型氮化镓层台面示意图;
图5为n型氮化镓层台面外延生长本征氮化镓层或量子阱层结构、p型氮化镓层示意图;
图6为p型氮化镓层表面依次沉积介质保护层和金刚石钝化层示意图;
图7为p型氮化镓层和n型氮化镓层上形成p型和n型电极区域示意图;
图8为p型氮化镓层和n型氮化镓层上形成p型和n型金属电极示意图。
图中:1、金刚石衬底;2、结合介质;3、本征氮化镓晶片;4、n型氮化镓层;5、过渡介质层;6、本征氮化镓层或量子阱层结构;7、p型氮化镓层;8、介质保护层;9、金刚石钝化层;10、n型电极区域;11、p型电极区域;12、n型金属电极;13、p型金属电极。
具体实施方式
本发明基于具有金刚石钝化层的氮化镓基二极管器件的制备方法,具体包括以下步骤:
(1)将非掺杂本征氮化镓晶片3背面和金刚石衬底1通过结合介质2结合,得到以金刚石为衬底的本征氮化镓晶片。所述步骤(1)中,氮化镓与金刚石结合方式包括键合、异质外延生长等方法,氮化镓晶片包括自支撑氮化镓晶片或蓝宝石基氮化镓厚膜晶片,金刚石衬底包括金刚石自支撑多晶膜或金刚石单晶;
(2)采用金属有机化学气相沉积技术在以金刚石为衬底1的本征氮化镓晶片3表面掺杂外延生长n型氮化镓层4。所述步骤(2)中,掺杂元素为磷或硅,n型氮化镓层厚度为2~20µm,电子浓度为1018~1021 cm-3
(3)通过等离子体增强化学气相沉积、电子束蒸发、脉冲激光熔融等技术在n型氮化镓层4表面沉积过渡介质层5。所述步骤(3)中,过渡介质层4薄膜包括氧化硅、氮化硅、镍等单层或多层结构的刻蚀掩膜层,厚度为100~800 nm。
(4)对过渡介质层5进行常规光刻、显影、湿法腐蚀/干法刻蚀等工艺处理,形成图形化的n型氮化镓层台面。所述步骤(4)中,过渡介质层腐蚀后露出n型氮化镓层中间部分圆形或方形顶面。
(5)在露出的n型氮化镓层4表面采用金属有机化学气相沉积技术依次外延生长本征氮化镓层或量子阱层结6、p型氮化镓层7,去除剩余过渡介质层。所述步骤(5)中,本征氮化镓层厚度为5~20 µm,量子阱层厚度为10~100 nm;p型氮化镓层掺杂元素为镁,厚度为200~800 nm,空穴浓度为1015~1018 cm-3
(6)在p型氮化镓层表面自下而上依次沉积介质保护层8和金刚石钝化层9。所述步骤(6)中,介质保护层包括氮化硅、氧化硅、氮氧化硅、氮化铝薄膜,制备方法包括等离子体增强化学气相沉积、电子束蒸发、激光熔融蒸发或磁控溅射技术;金刚石钝化层制备方法包括微波等离子体化学气相沉积或热丝化学气相沉积技术;介质层保护厚度为50~500 nm,金刚石层厚度为200~800 nm。
(7)通过常规光刻、显影、湿法腐蚀/干法刻蚀等工艺在p型氮化镓层和n型氮化镓层上形成p型电极区域11和n型电极区域10。
(8)采用电子束蒸发或磁控溅射等技术在p型和n型电极区域沉积金属多层薄膜,并剥离出p型金属电极13和n型金属电极12,最后对金属电极进行保护气氛退火处理,得到具有金刚石钝化层的氮化镓基二极管器件。所述步骤(8)中,金属电极材料包括钛/铂/金、钛/铝/金、铬/铂/金多层薄膜,多层膜电极厚度为1~10 µm;保护气氛为氩气或氮气,退火温度为300~800 ℃。
下面通过实施例来进一步说明本发明,但不局限于以下实施例。
实施例1:
本实施例提供了一种具有金刚石钝化层的氮化镓基二极管器件的制备方法,其操作步骤如下:
(1)将非掺杂本征氮化镓自支撑晶片和金刚石自支撑多晶膜衬底用稀盐酸溶液和去离子水清洗后吹干,在氮化镓晶片背面和金刚石衬底的生长面均匀涂覆适量的键合材料进行键合,得到以金刚石自支撑多晶膜为衬底的氮化镓晶片,如图1所示。
(2)采用金属有机化学气相沉积(MOCVD)技术在以金刚石为衬底的本征氮化镓晶片表面掺入硅元素,外延生长厚度为5 µm的n型氮化镓层,电子浓度为2.5×1019 cm-3,如图2所示。
(3)通过等离子体增强化学气相沉积技术在n型氮化镓层表面沉积厚度为200 nm的单层氧化硅或氮化硅过渡介质层,如图3所示。
(4)对氧化硅或氮化硅过渡介质层进行常规光刻、显影、曝光、湿法腐蚀/干法刻蚀等工艺处理,露出n型氮化镓层中间部分的圆形顶面,形成图形化的n型氮化镓层台面,如图4所示。
(5)在露出的n型氮化镓层表面采用金属有机化学气相沉积(MOCVD)技术外延生长6 µm厚的本征氮化镓层,然后通过掺入镁元素外延生长厚度为300 nm的p型氮化镓层,空穴浓度为2.5×1017 cm-3,腐蚀去除氧化硅或氮化硅剩余过渡介质层,并刻蚀去除本征氮化镓层和p型氮化镓层台面侧壁的残留物形成光滑侧面,如图5所示。
(6)在p型氮化镓层表面首先采用等离子体增强化学气相沉积方法制备厚度为100nm的氮化硅介质保护层,然后采用微波等离子体化学气相沉积生长厚度为400 nm的金刚石钝化层,如图6所示。
(7)通过常规光刻、显影、曝光、湿法腐蚀/等离子体刻蚀等工艺在p型氮化镓层和n型氮化镓层台阶处上形成p型电极区域和n型电极区域,如图7所示。
(8)采用电子束蒸发技术在p型和n型电极区域分别沉积钛/铂/金多层金属薄膜,多层膜厚度为3 µm,并通过常规正胶剥离出p型金属电极和n型金属电极,在氮气保护气氛下对金属电极进行500 ℃合金化退火处理,得到具有金刚石钝化层的氮化镓基二极管器件,如图8所示。
实施例2:
本实施例提供了一种具有金刚石钝化层的氮化镓基二极管器件的制备方法,其操作步骤如下:
(1)将非掺杂本征氮化镓自支撑晶片和金刚石自支撑多晶膜衬底用稀盐酸溶液和去离子水清洗后吹干,在氮化镓晶片背面和金刚石衬底的生长面均匀涂覆适量的键合材料进行键合,得到以金刚石自支撑多晶膜为衬底的氮化镓晶片,如图1所示。
(2)采用金属有机化学气相沉积(MOCVD)技术在以金刚石为衬底的本征氮化镓晶片表面掺入硅元素,外延生长厚度为4 µm的n型氮化镓层,电子浓度为6×1019 cm-3,如图2所示。
(3)通过等离子体增强化学气相沉积技术在n型氮化镓层表面沉积厚度为300 nm的单层氧化硅或氮化硅过渡介质层,如图3所示。
(4)对氧化硅或氮化硅过渡介质层进行常规光刻、显影、曝光、湿法腐蚀/干法刻蚀等工艺处理,露出n型氮化镓层中间部分的圆形顶面,形成图形化的n型氮化镓层台面,如图4所示。
(5)在露出的n型氮化镓层表面采用金属有机化学气相沉积(MOCVD)技术外延生长6 µm厚的本征氮化镓层,然后通过掺入镁元素外延生长厚度为300 nm的p型氮化镓层,空穴浓度为5×1017 cm-3,腐蚀去除氧化硅或氮化硅剩余过渡介质层,并刻蚀去除本征氮化镓层和p型氮化镓层台面侧壁的残留物形成光滑侧面,如图5所示。
(6)在p型氮化镓层表面首先采用等离子体增强化学气相沉积方法制备厚度为150nm的氮化硅介质保护层,然后采用微波等离子体化学气相沉积生长厚度为600 nm的金刚石钝化层,如图6所示。
(7)通过常规光刻、显影、曝光、湿法腐蚀/等离子体刻蚀等工艺在p型氮化镓层和n型氮化镓层台阶处上形成p型电极区域和n型电极区域,如图7所示。
(8)采用电子束蒸发技术在p型和n型电极区域分别沉积钛/铂/金多层金属薄膜,多层膜厚度为3 µm,并通过常规正胶剥离出p型金属电极和n型金属电极,在氮气保护气氛下对金属电极进行500 ℃合金化退火处理,得到具有金刚石钝化层的氮化镓基二极管器件,如图8所示。
实施例3:
本实施例提供了一种具有金刚石钝化层的氮化镓基二极管器件的制备方法,其操作步骤如下:
(1)将非掺杂本征氮化镓自支撑晶片和金刚石单晶片衬底用稀盐酸溶液和去离子水清洗后吹干,在氮化镓晶片背面和金刚石衬底的生长面均匀涂覆适量的键合材料进行键合,得到以金刚石单晶片为衬底的氮化镓晶片,如图1所示。
(2)采用金属有机化学气相沉积(MOCVD)技术在以金刚石单晶片为衬底的本征氮化镓晶片表面掺入硅元素,外延生长厚度为5 µm的n型氮化镓层,电子浓度为3×1019 cm-3,如图2所示。
(3)通过等离子体增强化学气相沉积技术在n型氮化镓层表面沉积厚度为200 nm的单层氧化硅或氮化硅过渡介质层,如图3所示。
(4)对氧化硅或氮化硅过渡介质层进行常规光刻、显影、曝光、湿法腐蚀/干法刻蚀等工艺处理,露出n型氮化镓层中间部分的圆形顶面,形成图形化的n型氮化镓层台面,如图4所示。
(5)在露出的n型氮化镓层表面采用金属有机化学气相沉积(MOCVD)技术外延生长5 µm厚的本征氮化镓层,然后通过掺入镁元素外延生长厚度为300 nm的p型氮化镓层,空穴浓度为5×1017 cm-3,腐蚀去除氧化硅或氮化硅剩余过渡介质层,并刻蚀去除本征氮化镓层和p型氮化镓层台面侧壁的残留物形成光滑侧面,如图5所示。
(6)在p型氮化镓层表面首先采用等离子体增强化学气相沉积方法制备厚度为150nm的氮化硅介质保护层,然后采用微波等离子体化学气相沉积生长厚度为500 nm的金刚石钝化层,如图6所示。
(7)通过常规光刻、显影、曝光、湿法腐蚀/等离子体刻蚀等工艺在p型氮化镓层和n型氮化镓层台阶处上形成p型电极区域和n型电极区域,如图7所示。
(8)采用电子束蒸发技术在p型和n型电极区域分别沉积钛/铂/金多层金属薄膜,多层膜厚度为3 µm,并通过常规正胶剥离出p型金属电极和n型金属电极,在氮气保护气氛下对金属电极进行450 ℃合金化退火处理,得到具有金刚石钝化层的氮化镓基二极管器件,如图8所示。

Claims (9)

1.一种具有金刚石钝化层的氮化镓基二极管器件的制备方法,其特征在于包括下列步骤:将非掺杂本征氮化镓晶片背面和金刚石衬底结合,并在本征氮化镓晶片正面依次外延生长n型氮化镓层和过渡介质层;对过渡介质层进行光刻、显影、腐蚀的工艺处理,形成图形化的n型氮化镓层凹形台面;接着在露出的n型氮化镓层表面依次外延生长本征氮化镓层或量子阱层结构、p型氮化镓层、介质保护层和金刚石钝化层;最后通过光刻、显影、刻蚀、薄膜沉积的工艺在p型氮化镓层和n型氮化镓层上形成p型和n型金属电极,从而得到具有金刚石钝化层的氮化镓基二极管器件。
2.根据权利要求1所述的具有金刚石钝化层的氮化镓基二极管器件的制备方法,其特征在于包括以下步骤:
(1)将非掺杂本征氮化镓晶片背面和金刚石衬底结合,得到以金刚石为衬底的本征氮化镓晶片;
(2)采用金属有机化学气相沉积技术在以金刚石为衬底的本征氮化镓晶片表面掺杂外延生长n型氮化镓层;
(3)通过等离子体增强化学气相沉积、电子束蒸发、脉冲激光熔融在n型氮化镓层表面沉积过渡介质层;
(4)对过渡介质层依次进行常规光刻、显影、湿法腐蚀或干法刻蚀的工艺处理,形成图形化的n型氮化镓层台面;
(5)在露出的n型氮化镓层表面采用金属有机化学气相沉积技术依次外延生长本征氮化镓层或量子阱层结构、p型氮化镓层;
(6)去除剩余过渡介质层,在p型氮化镓层表面自下而上依次沉积介质保护层和金刚石钝化层;
(7)依次通过常规光刻、显影、湿法腐蚀或干法刻蚀的工艺在p型氮化镓层和n型氮化镓层上形成p型和n型电极区域;
(8)采用电子束蒸发或磁控溅射技术在p型和n型电极区域沉积金属多层薄膜,并剥离出p型和n型金属电极,最后对金属电极进行保护气氛退火处理,得到具有金刚石钝化层的氮化镓基二极管器件。
3.根据权利要求2所述的具有金刚石钝化层的氮化镓基二极管器件的制备方法,其特征在于:所述步骤(1)中,氮化镓与金刚石结合方式包括键合、异质外延生长的方法,氮化镓晶片包括自支撑氮化镓晶片或蓝宝石基氮化镓厚膜晶片,金刚石衬底包括金刚石自支撑多晶膜或金刚石单晶片。
4.根据权利要求2所述的具有金刚石钝化层的氮化镓基二极管器件的制备方法,其特征在于:所述步骤(2)中,掺杂元素为磷或硅,n型氮化镓层厚度为2~20µm,电子浓度为1018~1021 cm-3
5.根据权利要求2所述的具有金刚石钝化层的氮化镓基二极管器件的制备方法,其特征在于:所述步骤(3)中,过渡介质层薄膜包括氧化硅、氮化硅、镍的单层或多层结构的刻蚀掩膜层,厚度为100~800 nm。
6.根据权利要求2所述的具有金刚石钝化层的氮化镓基二极管器件的制备方法,其特征在于:所述步骤(4)中,过渡介质层腐蚀后露出n型氮化镓层中间部分圆形或方形顶面。
7.根据权利要求2所述的具有金刚石钝化层的氮化镓基二极管器件的制备方法,其特征在于:所述步骤(5)中,本征氮化镓层厚度为5~20µm,量子阱层厚度为10~100nm;p型氮化镓层掺杂元素为镁,厚度为200~800nm,空穴浓度为1015~1018 cm-3
8.根据权利要求2所述的具有金刚石钝化层的氮化镓基二极管器件的制备方法,其特征在于:所述步骤(6)中,介质保护层包括氮化硅、氧化硅、氮氧化硅、氮化铝薄膜,制备方法包括等离子体增强化学气相沉积、电子束蒸发、激光熔融蒸发或磁控溅射技术;金刚石钝化层制备方法包括微波等离子体化学气相沉积或热丝化学气相沉积技术;介质层保护厚度为50~500nm,金刚石层厚度为200~800nm。
9.根据权利要求2所述的具有金刚石钝化层的氮化镓基二极管器件的制备方法,其特征在于:所述步骤(8)中,金属电极材料包括钛/铂/金、钛/铝/金、铬/铂/金多层薄膜,多层膜电极厚度为1~10µm;保护气氛为氩气或氮气,退火温度为300~800 ℃。
CN202111149330.3A 2021-09-29 2021-09-29 一种具有金刚石钝化层的氮化镓基二极管器件的制备方法 Active CN113838816B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111149330.3A CN113838816B (zh) 2021-09-29 2021-09-29 一种具有金刚石钝化层的氮化镓基二极管器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111149330.3A CN113838816B (zh) 2021-09-29 2021-09-29 一种具有金刚石钝化层的氮化镓基二极管器件的制备方法

Publications (2)

Publication Number Publication Date
CN113838816A CN113838816A (zh) 2021-12-24
CN113838816B true CN113838816B (zh) 2024-02-02

Family

ID=78967484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111149330.3A Active CN113838816B (zh) 2021-09-29 2021-09-29 一种具有金刚石钝化层的氮化镓基二极管器件的制备方法

Country Status (1)

Country Link
CN (1) CN113838816B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115425091B (zh) * 2022-10-09 2023-10-10 弘大芯源(深圳)半导体有限公司 一种半导体器件薄膜结构及制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101027138B1 (ko) * 2009-12-24 2011-04-05 페어차일드코리아반도체 주식회사 다이아몬드상 카본 박막 패시배이션을 적용한 질화물계 반도체 소자 및 그 제조 방법
WO2015027656A1 (zh) * 2013-08-27 2015-03-05 无锡华润华晶微电子有限公司 氮化镓基发光二极管的制作方法及氮化镓基发光二极管
CN109256336A (zh) * 2018-09-18 2019-01-22 北京科技大学 一种制备金刚石基衬底氮化镓晶体管的方法
CN110517950A (zh) * 2019-07-29 2019-11-29 太原理工大学 一种在金刚石衬底上制备闪锌矿GaN薄膜的方法
CN111900140A (zh) * 2020-06-30 2020-11-06 中国电子科技集团公司第五十五研究所 基于金刚石钝化结构的高效散热氮化镓晶体管及其制造方法
CN113410312A (zh) * 2021-06-11 2021-09-17 西安电子科技大学 一种氮极性面氮化镓共振隧穿二极管及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101027138B1 (ko) * 2009-12-24 2011-04-05 페어차일드코리아반도체 주식회사 다이아몬드상 카본 박막 패시배이션을 적용한 질화물계 반도체 소자 및 그 제조 방법
WO2015027656A1 (zh) * 2013-08-27 2015-03-05 无锡华润华晶微电子有限公司 氮化镓基发光二极管的制作方法及氮化镓基发光二极管
CN109256336A (zh) * 2018-09-18 2019-01-22 北京科技大学 一种制备金刚石基衬底氮化镓晶体管的方法
CN110517950A (zh) * 2019-07-29 2019-11-29 太原理工大学 一种在金刚石衬底上制备闪锌矿GaN薄膜的方法
CN111900140A (zh) * 2020-06-30 2020-11-06 中国电子科技集团公司第五十五研究所 基于金刚石钝化结构的高效散热氮化镓晶体管及其制造方法
CN113410312A (zh) * 2021-06-11 2021-09-17 西安电子科技大学 一种氮极性面氮化镓共振隧穿二极管及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
金刚石/氧化锌透明异质结的研制;杨洁, 高春晓;硅酸盐学报(03);全文 *

Also Published As

Publication number Publication date
CN113838816A (zh) 2021-12-24

Similar Documents

Publication Publication Date Title
EP1848026B1 (en) LED having vertical structure
US7611992B2 (en) Semiconductor light emitting element and method of manufacturing the same
CN102067346B (zh) 具有钝化层的半导体发光器件及其制造方法
JP3700872B2 (ja) 窒化物系iii−v族化合物半導体装置およびその製造方法
US20090078943A1 (en) Nitride semiconductor device and manufacturing method thereof
JP3914615B2 (ja) 半導体発光素子及びその製造方法
KR20050062280A (ko) 질화물 반도체 제조 방법과 이를 이용한 질화물 반도체
KR20080102028A (ko) 실리콘 기판 상에 GaN 단결정의 성장 방법, GaN기반의 발광소자의 제조방법 및 GaN 기반의 발광소자
JP3712770B2 (ja) 3族窒化物半導体の製造方法及び半導体素子
JP2012500479A (ja) 両面不動態化を伴う半導体発光デバイスを製造するための方法
JP2002164570A (ja) 窒化ガリウム系化合物半導体装置
CN113838816B (zh) 一种具有金刚石钝化层的氮化镓基二极管器件的制备方法
KR101428066B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
KR101203137B1 (ko) GaN계 화합물 반도체 발광 소자 및 그 제조 방법
KR101480551B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
CN102067340B (zh) 具有在p-型层内钝化的半导体发光器件
KR101239852B1 (ko) GaN계 화합물 반도체 발광 소자
TWI509828B (zh) 製造氮化物半導體裝置的方法
CN117080183A (zh) 一种金刚石-单晶AlN-GaNAlGaN复合晶圆及其制备方法和应用
JP2000208813A (ja) GaN系半導体素子およびその製造方法
CN106328776B (zh) 一种垂直结构紫光led芯片的制备方法
JP5598321B2 (ja) 半導体デバイスの製造方法
JP7389472B2 (ja) 半導体デバイスの製造方法及び半導体デバイス
CN113838817A (zh) 一种金刚石基氮化镓异质结二极管器件的制备方法
KR100838756B1 (ko) 질화물계 반도체 발광소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant