WO2015019627A1 - 過電流保護装置 - Google Patents

過電流保護装置 Download PDF

Info

Publication number
WO2015019627A1
WO2015019627A1 PCT/JP2014/050843 JP2014050843W WO2015019627A1 WO 2015019627 A1 WO2015019627 A1 WO 2015019627A1 JP 2014050843 W JP2014050843 W JP 2014050843W WO 2015019627 A1 WO2015019627 A1 WO 2015019627A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
current amount
fuse
output voltage
output
Prior art date
Application number
PCT/JP2014/050843
Other languages
English (en)
French (fr)
Inventor
黒田　和人
小杉　伸一郎
関野　正宏
滋 野澤
行田　稔
洋介 佐伯
冬樹 神戸
Original Assignee
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社東芝 filed Critical 株式会社東芝
Publication of WO2015019627A1 publication Critical patent/WO2015019627A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H33/00—High-tension or heavy-current switches with arc-extinguishing or arc-preventing means
    • H01H33/02—Details
    • H01H33/59—Circuit arrangements not adapted to a particular application of the switch and not otherwise provided for, e.g. for ensuring operation of the switch at a predetermined point in the ac cycle
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
    • H02H7/12—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
    • H02H7/122—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for inverters, i.e. dc/ac converters
    • H02H7/1227—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for inverters, i.e. dc/ac converters responsive to abnormalities in the output circuit, e.g. short circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment

Definitions

  • Embodiments of the present invention relate to an overcurrent protection device.
  • Protecting the storage battery (an example of a power supply) against overcurrent is using both electronic circuit protection and fuse protection.
  • the protection by the electronic circuit is performed by cutting off the current flowing from the storage battery to the main circuit (an example of the load unit) within a range where the fuse is not blown.
  • the fuse used for protection of the storage battery is a fuse that blows in a short time for protection of the storage battery in the event of an overcurrent. It is necessary to set a high threshold corresponding to the flowing short-time large current (overcurrent), and to cut off the connection between the storage battery and the main circuit when a short-time large current exceeding the threshold is generated. is there. However, in the protection by the electronic circuit in which the high threshold is set, the fuse is blown when a steady current (overcurrent) having a current amount lower than the threshold is generated for a long time.
  • the fuse is blown when a short time large current having a current amount larger than the threshold value is generated for a short time.
  • the overcurrent protection device of the embodiment includes a fuse, a switch element, a detection unit, a control unit, and a filter circuit.
  • the fuse is connected between the power source and the load unit.
  • the switch element is connected between the power source and the load unit.
  • the detection unit detects the amount of current flowing from the power source to the load unit, and outputs an output voltage indicating the amount of current.
  • the control unit has an input terminal to which an output voltage is applied, and turns off the switch element when the amount of current indicated by the output voltage applied to the input terminal is equal to or greater than a predetermined overcurrent detection current amount.
  • the filter circuit has N low-pass filters connected in series with the output terminal from which the output voltage is output by the detection unit, and the output of the first-stage low-pass filter is connected to the input terminal.
  • the N low-pass filters are arranged in one stage so that the effective predetermined overcurrent detection current amount becomes the current amount-breaking time characteristic of the switch element having a predetermined margin with respect to the current amount-fusing time characteristic of the fuse.
  • the time constant increases in order from the low-pass filter of the eye.
  • FIG. 1 is a block diagram illustrating the configuration of the storage battery device according to the first embodiment.
  • FIG. 2 is a diagram illustrating a change in the output voltage output from the filter circuit included in the storage battery device according to the first embodiment.
  • FIG. 3 is a diagram showing the fuse blowing characteristic and the overcurrent detection characteristic.
  • FIG. 4 is a diagram illustrating a configuration of a filter circuit included in the storage battery device according to the modification.
  • FIG. 1 is a block diagram illustrating the configuration of the storage battery device according to the first embodiment.
  • a storage battery device 100 (an example of an overcurrent protection device) according to the present embodiment includes a battery module 101, a fuse 102, a current detection circuit 103, a charge control FET (Field Effect Transistor) 104, a discharge control FET 105, and a power source.
  • FET Field Effect Transistor
  • the storage battery device 100 is connected to a storage battery utilization device 117 (an example of a load unit) that charges and discharges the battery module 101.
  • the positive electrode main circuit terminal TP is connected to the positive terminal (positive main circuit) of the storage battery utilization device 117.
  • the negative electrode main circuit terminal TM is connected to the negative side terminal (negative side main circuit) of the storage battery utilization device 117. Further, the storage battery utilization device 117 is connected to the control arithmetic circuit 108 via the communication line 115.
  • the power supply circuit 106 supplies power from the battery module 101 or the storage battery utilization device 117 to the entire storage battery device 100.
  • a plurality of battery cells 101a (for example, secondary batteries such as a lithium ion battery and a lead storage battery) are connected in series.
  • the positive main circuit terminal TP is connected to the high potential side of the battery module 101 and is a terminal for supplying power from the battery module 101 to the storage battery utilization device 117.
  • the negative electrode main circuit terminal TM is a terminal that is connected to the low potential side of the battery module 101 and supplies power from the battery module 101 to the storage battery utilization device 117.
  • the fuse 102 is connected between the battery module 101 and the storage battery utilization device 117.
  • the fuse 102 is connected to the high potential side of the battery module 101, and when an overcurrent flows from the battery module 101 to the storage battery utilization device 117, the fuse 102 is connected to the storage battery utilization device 117. Cut off.
  • the charge control FET 104 is composed of an NMOS (Negative channel Metal Oxide Semiconductor) -FET, and is connected between the battery module 101 and the storage battery using device 117.
  • the charge control FET 104 is connected in parallel with a rectifying diode D1 that flows current when power is supplied from the battery module 101 to the storage battery utilization device 117.
  • the discharge control FET 105 (an example of a switch element) is composed of an NMOS-FET and is connected between the battery module 101 and the storage battery utilization device 117.
  • the discharge control FET 105 is connected in parallel with a rectifying diode D ⁇ b> 2 that allows current to flow when the battery module 101 is charged with power from the storage battery utilization device 117.
  • the battery voltage monitoring circuit 107 includes a battery voltage (hereinafter referred to as “battery voltage”) of each of the plurality of battery cells 101a via a voltage detection line 114 connected to the low potential side and the high potential side of each of the plurality of battery cells 101a included in the battery module 101. , Cell voltage).
  • the battery voltage monitoring circuit 107 is connected to the control arithmetic circuit 108 via the communication line 116. Then, the battery monitoring circuit 107 notifies the control arithmetic circuit 108 of the detection results of the cell voltages of the plurality of battery cells 101a.
  • the control arithmetic circuit 108 is connected to the battery voltage monitoring circuit 107 via the communication line 116.
  • the control arithmetic circuit 108 controls charging and discharging of the battery module 101 based on the cell voltage notified from the battery voltage monitoring circuit 107.
  • the control arithmetic circuit 108 when the control arithmetic circuit 108 receives a power supply instruction for instructing power supply from the battery module 101 from the storage battery utilization device 117, the control arithmetic circuit 108 instructs to discharge the battery module 101 according to the power supply instruction.
  • the low-level discharge permission signal is output to the NAND circuit 113.
  • the control arithmetic circuit 108 when the output of the power supply instruction by the storage battery utilization device 117 stops, the control arithmetic circuit 108 outputs a high level discharge permission signal instructing the battery module 101 to stop discharging to the NAND circuit 113.
  • the control arithmetic circuit 108 outputs a high-level charge instruction signal for instructing charging of the battery module 101 to the first FET driver 109 when charging the battery module 101.
  • the control arithmetic circuit 108 applies a reference voltage indicating a predetermined overcurrent detection current amount (for example, 200 A) to an input terminal (minus terminal) of the comparator 11 described later.
  • the predetermined overcurrent detection current amount is a current amount smaller than a current amount at which the fuse 102 is blown in a steady operation state in which a steady current flows from the battery module 101 to the storage battery utilization device 117.
  • the discharge permission signal input from the control arithmetic circuit 108 is a low level signal instructing the discharge of the battery module 101, and the overcurrent non-detection signal output from the flip-flop 112 described later is an overcurrent. If the signal is a low level signal indicating that it has not been detected, a high level discharge instruction signal for instructing discharge of the battery module 101 is output to the second FET driver 110.
  • the first FET driver 109 applies a charge control FET drive signal (drive voltage) to the gate of the charge control FET 104 in response to the charge instruction signal (high level) from the control arithmetic circuit 108, and turns on the charge control FET 104.
  • the battery module 101 is charged.
  • the second FET driver 110 In response to the discharge instruction signal (high level) from the NAND circuit 113, the second FET driver 110 outputs (applies) a discharge control FET drive signal (drive voltage) to the gate of the discharge control FET 105 to turn on the discharge control FET 105. Then, power is supplied from the battery module 101 to the storage battery utilization device 117.
  • the current detection circuit 103 detects the amount of current flowing from the battery module 101 to the storage battery utilization device 117, and outputs an output voltage indicating the detected amount of current.
  • the current detection circuit 103 includes a shunt resistor 103a and an operational amplifier 103b.
  • the shunt resistor 103a is connected to the low potential side of the battery module 101.
  • the operational amplifier 103b detects the amount of current flowing from the battery module 101 to the storage battery utilization device 117 based on the voltage across the shunt resistor 103a, and outputs an output voltage representing the detected amount of current via the output terminal 103c. Output to the comparator 111.
  • the comparator 111 has a non-inverting input terminal to which the output voltage of the current detection circuit 103 is applied and an inverting input terminal to which the reference voltage is applied by the control arithmetic circuit 108.
  • the output voltage applied to the non-inverting input terminal is equal to or higher than the reference voltage applied to the inverting input terminal (that is, the amount of current indicated by the output voltage is a predetermined excess value indicated by the reference voltage).
  • the current detection current amount an overcurrent is detected, and a high level overcurrent detection signal indicating that the overcurrent has been detected is output to a set terminal S of a flip-flop 112 described later.
  • the flip-flop 112 includes a set terminal S to which an overcurrent detection signal is input from the comparator 111, a reset terminal R to which a discharge permission signal output from the control arithmetic circuit 108 is input, and an excess input to the set terminal S.
  • the current detection signal is a high level signal indicating that an overcurrent has been detected
  • the discharge permission signal input to the reset terminal R is a low level signal instructing power supply from the battery module 101
  • an output terminal Q that outputs a high-level overcurrent non-detection signal indicating that a current has been detected to the NAND circuit 113.
  • the flip-flop 112 sets the discharge instruction signal output from the NAND circuit 113 to the second FET driver 110 to a low level and turns off the discharge control FET 105, whereby an overcurrent flows from the battery module 101 to the storage battery utilization device 117. To prevent that.
  • control arithmetic circuit 108, the second FET driver 110, the comparator 111, the flip-flop 112, and the NAND circuit 113 are connected to the input terminal to which the output voltage is applied (in this embodiment, the non-inversion of the comparator 111). And a control unit that turns off the discharge control FET 105 when the amount of current indicated by the output voltage applied to the input terminal is equal to or greater than a predetermined overcurrent detection current amount.
  • the filter circuit F includes low-pass filters RC1 and RC2 that are connected in multiple stages in series to the output terminal 103c of the current detection circuit 103.
  • the output of the first-stage low-pass filter RC1 is connected to the non-inverting input terminal of the comparator 111.
  • the first-stage low-pass filter RC1 includes a resistor R1 (for example, 10 k ⁇ ) and a capacitor C1 (for example, 0.15 ⁇ F) connected in series between the output terminal 103c of the current detection circuit 103 and the ground terminal.
  • the first-stage low-pass filter RC1 applies the voltage at the connection point between the resistor R1 and the capacitor C1 to the non-inverting input terminal of the comparator 111 as an output voltage.
  • the second-stage low-pass filter RC2 includes a resistor R2 (for example, 4.7 k ⁇ ) and a capacitor C2 connected in series between the resistor R1 and the capacitor C1 of the first-stage low-pass filter RC1 and the ground terminal. (For example, 2.2 ⁇ F).
  • the discharge control FET 105 in which the effective predetermined overcurrent detection current amount has a predetermined margin with respect to the current amount-fusing time characteristic of the fuse 102.
  • the time constant of the first-stage low-pass filter RC1 is shorter than the time constant of the second-stage low-pass filter RC2 so that the current amount-breaking time characteristic is satisfied.
  • the current amount-breaking time characteristic of the fuse 102 is a characteristic indicating a correspondence relationship between the current amount at which the fuse 102 is blown and the fusing time which is the time until the fuse 102 is blown by the current of the current amount. Yes (see FIG. 3).
  • the current amount-cutoff time characteristic of the discharge control FET 105 is a characteristic showing a correspondence relationship between the amount of current flowing through the discharge control FET 105 and the cut-off time, which is the time until the discharge control FET 105 is cut off by the current of the current amount. Yes (see FIG. 3).
  • the current amount-breaking time characteristic of the discharge control FET 105 is that a predetermined overcurrent detection current amount indicated by a reference voltage applied to the inverting input terminal of the comparator 111 is a current amount at which the fuse 102 is blown in a steady operation state. Since the current amount is smaller, a predetermined margin is provided for the current amount-fusing time characteristic of the fuse 102 (see FIG. 3).
  • FIG. 2 is a diagram illustrating a change in the output voltage output from the filter circuit included in the storage battery device according to the first embodiment.
  • FIG. 3 is a diagram showing a current amount-fusing time characteristic of a fuse and a current amount-breaking time characteristic of a discharge control FET.
  • the filter circuit F has ( 2 until the capacitor C1 of the first-stage low-pass filter RC1 is saturated), as shown in FIG. 2, the output voltage is applied to the non-inverting input of the comparator 111 according to the time constant (0.15 ms) of the first-stage low-pass filter RC1. Apply to terminal. Therefore, the comparator 111 starts supplying power from the battery module 101 to the storage battery using device 117 for a short time, which is a large current that flows in a short time when the output of the output voltage by the current detection circuit 103 is started.
  • Inrush current generated at the time of detection is detected as an overcurrent, and a high-level overcurrent detection signal indicating that the overcurrent is detected can be output to the set terminal S of the flip-flop 112.
  • the NAND circuit 113 outputs the high-level overcurrent non-detection signal indicating that the overcurrent is detected. To turn off the discharge control FET 105.
  • the filter circuit F is connected to the resistor R1 of the first-stage low-pass filter RC1 and the second stage until the capacitor C1 of the first-stage low-pass filter RC1 is saturated (0.001 to 0.01 s shown in FIG. 3).
  • the output voltage divided by the resistor R2 of the low-pass filter RC2 of the eye is applied to the non-inverting input terminal of the comparator 111. Therefore, even if the current amount of the short-time high current detected by the current detection circuit 103 exceeds a predetermined overcurrent detection current amount (for example, 200 A), the comparator 111 detects the resistance R of the first-stage low-pass filter RC1.
  • the amount of current represented by the output voltage divided by the resistor R of the second-stage low-pass filter RC2 is not equal to or greater than a predetermined overcurrent detection current amount, a high level overcurrent indicating that an overcurrent has been detected is obtained.
  • the current detection signal is not output, and the discharge control FET 105 is not turned off. More specifically, in the storage battery device 100 according to the present embodiment, a predetermined overcurrent detection serving as a reference when the discharge control FET 105 is turned off until the capacitor C1 of the first-stage low-pass filter RC1 is saturated.
  • the amount of current apparently becomes (R1 + R2) / R1 times the predetermined overcurrent detection current amount.
  • the filter circuit F obtains an effective predetermined overcurrent detection current amount until the capacitor C1 of the first-stage low-pass filter RC1 is saturated (0.001 to 0.01 s shown in FIG. 3).
  • the current amount-breaking time characteristic of the discharge control FET 105 having a predetermined margin to the current amount-fusing time characteristic of the fuse 102, which indicates that the fuse 102 is not easily blown by a short time large current.
  • the filter circuit F converts the output voltage of the comparator 111 with the time constant (10 ms) of the second-stage low-pass filter RC2, as shown in FIG. Apply to non-inverting input terminal. Therefore, the comparator 111 detects a steady current as an overcurrent in a steady operation state in which a steady current flows from the battery module 101 to the storage battery utilization device 117, and indicates a high level overcurrent detection indicating that the overcurrent has been detected. A signal can be output to the set terminal of the flip-flop 112.
  • the NAND circuit 113 When the high-level overcurrent detection signal indicating that the overcurrent is detected is input to the flip-flop 112, the NAND circuit 113 outputs the high-level overcurrent non-detection signal indicating that the overcurrent is detected. To turn off the discharge control FET 105.
  • the filter circuit F follows the output voltage output from the output terminal 103c of the current detection circuit 103 as the capacitor C2 of the second-stage low-pass filter RC2 approaches the saturated state (after 0.01 s shown in FIG. 3).
  • the voltage is applied to the non-inverting input terminal of the comparator 111 as it is (that is, without being divided by the resistor R1 of the first-stage low-pass filter RC1 and the resistor R2 of the second-stage low-pass filter RC2). For this reason, the comparator 111 outputs a high-level overcurrent detection signal indicating that an overcurrent has been detected when the current amount of the steady current detected by the current detection circuit 103 exceeds a predetermined overcurrent detection current amount. Then, the discharge control FET 105 is turned off.
  • the filter circuit F changes the effective predetermined overcurrent detection current amount to the steady current.
  • the discharge control FET 105 is turned off by a steady current by approximating the current amount-breaking time characteristic of the discharge control FET 105 having a predetermined margin with respect to the current amount-fusing time characteristic of the fuse 102 indicating that the fuse 102 is blown by To be.
  • the effective predetermined overcurrent detection current amount is determined by the discharge control FET 105 having a predetermined margin with respect to the current amount-fusing time characteristic of the fuse 102. Since the current amount-breaking time characteristic can be approximated, when a large current is generated for a short time, the discharge control FET 105 can be prevented from being immediately turned off, and a steady current that blows the fuse 102 flows. Can turn off the discharge control FET 105 before the fuse 102 is blown.
  • the charge control FET 104 is configured by an NMOS-FET, but is not limited thereto.
  • a PMOS (Positive channel Metal Oxide Semiconductor) -FET or IGBT (Insulated Gate Bipolar Transistors) is used. May be.
  • a bipolar transistor can be used as the charge control FET 104. In this case, a current limiting circuit for controlling on / off of the bipolar transistor is provided by changing the amount of current flowing through the base of the bipolar transistor.
  • the discharge control FET 105 (an example of a switch element) is configured by an NMOS-FET.
  • NMOS-FET a PMOS-FET or IGBT may be used.
  • a bipolar transistor can be used as the discharge control FET 105.
  • a current limiting circuit for controlling on / off of the bipolar transistor is provided by changing the amount of current flowing through the base of the bipolar transistor.
  • Modification is an example in which the filter circuit has three or more low-pass filters connected in series to the output terminal from which the output voltage is output by the current detection circuit. In the following description, description of the same parts as those in the first embodiment is omitted.
  • FIG. 4 is a diagram illustrating a configuration of a filter circuit included in the storage battery device according to the modification.
  • the filter circuit FA includes N (three or more in this embodiment) low-pass filters RC1 to RCN connected in series to the output terminal 103c of the current detection circuit 103 in series.
  • the N-th stage low-pass filter RCN includes a resistor RN and a capacitor CN connected in series between the resistor and the capacitor of the (N ⁇ 1) -th low-pass filter and between the ground terminal.
  • the N low-pass filters RC1 to RCN have an effective predetermined overcurrent detection current amount having a predetermined margin with respect to the current amount-fusing time characteristic of the fuse 102. The time constant becomes longer in order from the first-stage low-pass filter RC1 so as to be characteristic.
  • the filter circuit FA even when the filter circuit FA includes three or more low-pass filters RC1 to RCN, an effective predetermined overcurrent is obtained as in the first embodiment. Since the detected current amount can be approximated to the current amount-breaking time characteristic of the discharge control FET 105 having a predetermined margin with respect to the current amount-fusing time characteristic of the fuse 102, when a large current is generated for a short time, The discharge control FET 105 can be prevented from being immediately turned off, and the discharge control FET 105 can be turned off when a steady current that blows the fuse 102 flows.
  • the discharge control FET 105 when a large current is generated for a short time, the discharge control FET 105 can be prevented from being immediately turned off, and a steady current that blows the fuse 102 flows. In such a case, the discharge control FET 105 can be turned off before the fuse 102 is blown.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Protection Of Static Devices (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Driving Mechanisms And Operating Circuits Of Arc-Extinguishing High-Tension Switches (AREA)

Abstract

　実施形態の過電流保護装置は、ヒューズと、スイッチ素子と、検出部と、制御部と、フィルタ回路と、を備える。ヒューズは、電源と負荷部との間に接続される。スイッチ素子は、電源と負荷部との間に接続される。検出部は、電源から負荷部に流れる電流量を検出し、当該電流量を示す出力電圧を出力する。制御部は、出力電圧が印加される入力端子を有し、当該入力端子に印加された出力電圧が示す電流量が所定の過電流検出電流量以上である場合にスイッチ素子をオフする。フィルタ回路は、検出部により出力電圧が出力される出力端子に対して直列に多段接続されたＮ個のローパスフィルタを有し、一段目のローパスフィルタの出力が入力端子に接続される。Ｎ個のローパスフィルタは、実効的な所定の過電流検出電流量が、ヒューズの電流量－溶断時間特性に対して所定のマージンを有するスイッチ素子の電流量－遮断時間特性となるように、一段目のローパスフィルタから順に時定数が長くなる。

Description

過電流保護装置
　本発明の実施形態は、過電流保護装置に関する。
　過電流に対する蓄電池（電源の一例）の保護として、電子回路による保護およびヒューズによる保護の２つが併用されている。電子回路による保護は、ヒューズが溶断されない範囲で、蓄電池から主回路（負荷部の一例）へ流れる電流を遮断することにより行われる。
特開２０１２－１３７３３４号公報
　ところで、蓄電池の出力インピーダンスが低い場合、蓄電池の保護として用いられるヒューズには、過電流発生時の蓄電池の保護のために短い時間で切れるヒューズが用いられるため、電子回路による保護は、短い時間に流れる短時間大電流（過電流）に対応させて高い閾値を設定し、当該閾値を超える電流量の短時間大電流が発生した場合に蓄電池と主回路との接続を遮断することにより行う必要がある。しかしながら、高い閾値が設定された電子回路による保護においては、当該閾値より低い電流量の定常電流（過電流）が長い時間発生した場合に、ヒューズが溶断される。一方、長い時間発生する定常電流に対応させて低い閾値が設定された電子回路による保護においては、当該閾値より大きい電流量の短時間大電流が短時間発生した場合に、ヒューズが溶断される。
　実施形態の過電流保護装置は、ヒューズと、スイッチ素子と、検出部と、制御部と、フィルタ回路と、を備える。ヒューズは、電源と負荷部との間に接続される。スイッチ素子は、電源と負荷部との間に接続される。検出部は、電源から負荷部に流れる電流量を検出し、当該電流量を示す出力電圧を出力する。制御部は、出力電圧が印加される入力端子を有し、当該入力端子に印加された出力電圧が示す電流量が所定の過電流検出電流量以上である場合にスイッチ素子をオフする。フィルタ回路は、検出部により出力電圧が出力される出力端子に対して直列に多段接続されたＮ個のローパスフィルタを有し、一段目のローパスフィルタの出力が入力端子に接続される。Ｎ個のローパスフィルタは、実効的な所定の過電流検出電流量が、ヒューズの電流量－溶断時間特性に対して所定のマージンを有するスイッチ素子の電流量－遮断時間特性となるように、一段目のローパスフィルタから順に時定数が長くなる。
図１は、第１の実施形態にかかる蓄電池装置の構成を示すブロック図である。 図２は、第１の実施形態にかかる蓄電池装置が有するフィルタ回路から出力される出力電圧の変化を示す図である。 図３は、ヒューズ溶断特性および過電流検出特性を示す図である。 図４は、変形例にかかる蓄電池装置が有するフィルタ回路の構成を示す図である。
　以下、添付の図面を用いて、本実施形態にかかる過電流保護装置を適用した蓄電池装置の構成について説明する。
（第１の実施形態）
　図１は、第１の実施形態にかかる蓄電池装置の構成を示すブロック図である。本実施形態にかかる蓄電池装置１００（過電流保護装置の一例）は、電池モジュール１０１と、ヒューズ１０２と、電流検出回路１０３と、充電制御ＦＥＴ（Field　Effect　Transistor）１０４と、放電制御ＦＥＴ１０５と、電源回路１０６と、電池電圧監視回路１０７と、制御演算回路１０８と、第１ＦＥＴドライバ１０９と、第２ＦＥＴドライバ１１０と、比較器１１１と、フリップフロップ１１２と、ＮＡＮＤ回路１１３と、電流制限抵抗１１４と、正極主回路端子ＴＰと、負極主回路端子ＴＭと、整流用ダイオードＤ１，Ｄ２と、フィルタ回路Ｆと、を備えている。蓄電池装置１００は、電池モジュール１０１に対して充放電を行う蓄電池利用装置１１７（負荷部の一例）に接続されている。具体的には、蓄電池装置１００は、正極主回路端子ＴＰが蓄電池利用装置１１７の正側端子（正側主回路）に接続されている。また、蓄電池装置１００は、負極主回路端子ＴＭが蓄電池利用装置１１７の負側端子（負側主回路）に接続されている。また、蓄電池利用装置１１７は、通信線１１５を介して制御演算回路１０８と接続されている。
　電源回路１０６は、電池モジュール１０１または蓄電池利用装置１１７からの電力を蓄電池装置１００全体に供給する。
　電池モジュール１０１（電源の一例）は、複数の電池セル１０１ａ（例えば、リチウムイオン電池や鉛蓄電池などの二次電池）が直列接続されている。正極主回路端子ＴＰは、電池モジュール１０１の高電位側に接続されて、電池モジュール１０１から蓄電池利用装置１１７に電力を供給するための端子である。負極主回路端子ＴＭは、電池モジュール１０１の低電位側に接続されて、電池モジュール１０１から蓄電池利用装置１１７に電力を供給するための端子である。
　ヒューズ１０２は、電池モジュール１０１と蓄電池利用装置１１７との間に接続されている。本実施形態では、ヒューズ１０２は、電池モジュール１０１の高電位側に接続され、電池モジュール１０１から蓄電池利用装置１１７に過電流が流れた場合に、電池モジュール１０１と、蓄電池利用装置１１７との接続を遮断する。
　充電制御ＦＥＴ１０４は、ＮＭＯＳ（Negative　channel　Metal　Oxide　Semiconductor）－ＦＥＴで構成され、電池モジュール１０１と蓄電池利用装置１１７との間に接続されている。また、本実施形態では、充電制御ＦＥＴ１０４には、電池モジュール１０１から蓄電池利用装置１１７に電力を供給する際に電流を流す整流用ダイオードＤ１が並列接続されている。
　放電制御ＦＥＴ１０５（スイッチ素子の一例）は、ＮＭＯＳ－ＦＥＴで構成され、電池モジュール１０１と蓄電池利用装置１１７との間に接続されている。また、本実施形態では、放電制御ＦＥＴ１０５には、蓄電池利用装置１１７からの電力により電池モジュール１０１を充電する際に電流を流す整流用ダイオードＤ２が並列接続されている。
　電池電圧監視回路１０７は、電池モジュール１０１が有する複数の電池セル１０１ａそれぞれの低電位側および高電位側に接続された電圧検出線１１４を介して、当該複数の電池セル１０１ａそれぞれの電池電圧（以下、セル電圧と言う）を検出する。また、電池電圧監視回路１０７は、通信線１１６を介して制御演算回路１０８と接続されている。そして、電池監視回路１０７は、複数の電池セル１０１ａそれぞれのセル電圧の検出結果を当該制御演算回路１０８に通知する。
　制御演算回路１０８は、通信線１１６を介して電池電圧監視回路１０７と接続されている。そして、制御演算回路１０８は、電池電圧監視回路１０７から通知されたセル電圧に基づいて、電池モジュール１０１の充電および放電を制御する。
　本実施形態では、制御演算回路１０８は、電池モジュール１０１からの電力供給を指示する電力供給指示を蓄電池利用装置１１７から受信した場合に、当該電力供給指示に応じて、電池モジュール１０１の放電を指示するロウレベルの放電許可信号をＮＡＮＤ回路１１３に出力する。一方、制御演算回路１０８は、蓄電池利用装置１１７による電力供給指示の出力が停止した場合、電池モジュール１０１の放電停止を指示するハイレベルの放電許可信号をＮＡＮＤ回路１１３に出力する。また、本実施形態では、制御演算回路１０８は、電池モジュール１０１を充電する場合に、電池モジュール１０１の充電を指示するハイレベルの充電指示信号を第１ＦＥＴドライバ１０９に出力する。
　さらに、本実施形態では、制御演算回路１０８は、後述する比較器１１の入力端子（マイナス端子）に、所定の過電流検出電流量（例えば、２００Ａ）を示す基準電圧を印加する。ここで、所定の過電流検出電流量は、電池モジュール１０１から蓄電池利用装置１１７に対して定常電流が流れる定常動作状態においてヒューズ１０２が溶断される電流量より少ない電流量である。これにより、所定の過電流検出電流量以上の電流が電池モジュール１０１から蓄電池利用装置１１７に流れた場合に、当該電流によりヒューズ１０２が溶断される前に、過電流を検出して、放電制御ＦＥＴ１０５をオフすることができる。
　ＮＡＮＤ回路１１３は、制御演算回路１０８から入力された放電許可信号が電池モジュール１０１の放電を指示するロウレベルの信号であり、かつ後述するフリップフロップ１１２から出力される過電流非検出信号が過電流が検出されていないことを示すロウレベルの信号である場合に、電池モジュール１０１の放電を指示するハイレベルの放電指示信号を第２ＦＥＴドライバ１１０に出力する。
　第１ＦＥＴドライバ１０９は、制御演算回路１０８からの充電指示信号（ハイレベル）に応じて、充電制御ＦＥＴ１０４のゲートに充電制御ＦＥＴ駆動信号（駆動電圧）を印加して、充電制御ＦＥＴ１０４をオンして電池モジュール１０１の充電を行わせる。
　第２ＦＥＴドライバ１１０は、ＮＡＮＤ回路１１３からの放電指示信号（ハイレベル）に応じて、放電制御ＦＥＴ１０５のゲートに放電制御ＦＥＴ駆動信号（駆動電圧）を出力（印加）して、放電制御ＦＥＴ１０５をオンして電池モジュール１０１から蓄電池利用装置１１７への電力供給を行わせる。
　電流検出回路１０３（検出部の一例）は、電池モジュール１０１から蓄電池利用装置１１７に流れる電流の電流量を検出して、当該検出した電流量を示す出力電圧を出力する。本実施形態では、電流検出回路１０３は、シャント抵抗１０３ａおよびオペアンプ１０３ｂを有している。シャント抵抗１０３ａは、電池モジュール１０１の低電位側に接続されている。オペアンプ１０３ｂは、当該シャント抵抗１０３ａの両端の電圧に基づいて電池モジュール１０１から蓄電池利用装置１１７に流れる電流の電流量を検出して、検出した電流量を表す出力電圧を、出力端子１０３ｃを介して比較器１１１に出力する。
　比較器１１１は、電流検出回路１０３の出力電圧が印加される非反転入力端子および制御演算回路１０８により基準電圧が印加される反転入力端子を有する。そして、比較器１１１は、非反転入力端子に印加された出力電圧が反転入力端子に印加された基準電圧以上である場合に（すなわち、出力電圧が示す電流量が、基準電圧が示す所定の過電流検出電流量以上である場合に）、過電流を検出して、過電流が検出されたことを示すハイレベルの過電流検出信号を、後述するフリップフロップ１１２のセット端子Ｓに出力する。
　フリップフロップ１１２は、比較器１１１から過電流検出信号が入力されるセット端子Ｓと、制御演算回路１０８から出力された放電許可信号が入力されるリセット端子Ｒと、セット端子Ｓに入力された過電流検出信号が過電流が検出されたことを示すハイレベルの信号でありかつリセット端子Ｒに入力された放電許可信号が電池モジュール１０１からの電力供給を指示するロウレベルの信号である場合に、過電流が検出されたことを示すハイレベルの過電流非検出信号をＮＡＮＤ回路１１３に出力する出力端子Ｑと、を有する。これにより、フリップフロップ１１２は、ＮＡＮＤ回路１１３から第２ＦＥＴドライバ１１０へ出力される放電指示信号をロウレベルにして、放電制御ＦＥＴ１０５をオフすることにより、電池モジュール１０１から蓄電池利用装置１１７に過電流が流れることを防止する。
　すなわち、本実施形態では、制御演算回路１０８、第２ＦＥＴドライバ１１０、比較器１１１、フリップフロップ１１２およびＮＡＮＤ回路１１３が、出力電圧が印加される入力端子（本実施形態では、比較器１１１の非反転入力端子）を有するとともに、当該入力端子に印加された出力電圧が示す電流量が所定の過電流検出電流量以上である場合に放電制御ＦＥＴ１０５をオフする制御部として機能する。
　フィルタ回路Ｆは、電流検出回路１０３の出力端子１０３ｃに対して直列に多段接続されているローパスフィルタＲＣ１，ＲＣ２を有している。そして、一段目のローパスフィルタＲＣ１の出力が、比較器１１１の非反転入力端子に接続されている。具体的には、一段目のローパスフィルタＲＣ１は、電流検出回路１０３の出力端子１０３ｃと接地端子との間に直列接続された抵抗Ｒ１（例えば、１０ｋΩ）およびコンデンサＣ１（例えば、０．１５μＦ）を有する。そして、一段目のローパスフィルタＲＣ１は、抵抗Ｒ１とコンデンサＣ１との接続点の電圧を出力電圧として比較器１１１の非反転入力端子に印加する。また、二段目のローパスフィルタＲＣ２は、一段目のローパスフィルタＲＣ１の抵抗Ｒ１とコンデンサＣ１との間と、接地端子との間に直列接続された抵抗Ｒ２（例えば、４．７ｋΩ）およびコンデンサＣ２（例えば、２．２μＦ）を有する。
　また、一段目のローパスフィルタＲＣ１および二段目のローパスフィルタＲＣ２は、実効的な所定の過電流検出電流量が、ヒューズ１０２の電流量－溶断時間特性に対して所定のマージンを有する放電制御ＦＥＴ１０５の電流量－遮断時間特性となるように、一段目のローパスフィルタＲＣ１の時定数が二段目のローパスフィルタＲＣ２の時定数より短くなっている。ここで、ヒューズ１０２の電流量－遮断時間特性は、ヒューズ１０２が溶断される電流量と当該電流量の電流によりヒューズ１０２が溶断されるまでの時間である溶断時間との対応関係を示す特性である（図３参照）。また、放電制御ＦＥＴ１０５の電流量－遮断時間特性は、放電制御ＦＥＴ１０５に流れる電流量と当該電流量の電流により放電制御ＦＥＴ１０５が遮断されるまでの時間である遮断時間との対応関係を示す特性である（図３参照）。そして、放電制御ＦＥＴ１０５の電流量－遮断時間特性は、比較器１１１の反転入力端子に印加される基準電圧が示す所定の過電流検出電流量が、定常動作状態においてヒューズ１０２が溶断される電流量より少ない電流量となっていることにより、ヒューズ１０２の電流量－溶断時間特性に対して所定のマージンを有している（図３参照）。
　次に、図１～３を用いて、本実施形態にかかる蓄電池装置１００において過電流が発生した場合に放電制御ＦＥＴ１０５をオフする処理について説明する。図２は、第１の実施形態にかかる蓄電池装置が有するフィルタ回路から出力される出力電圧の変化を示す図である。図３は、ヒューズの電流量－溶断時間特性および放電制御ＦＥＴの電流量－遮断時間特性を示す図である。
　フィルタ回路Ｆは、上述したように、一段目のローパスフィルタＲＣ１の時定数が二段目のローパスフィルタＲＣ２の時定数より短くなっているため、電流検出回路１０３による出力電圧の印加開始時は（一段目のローパスフィルタＲＣ１のコンデンサＣ１が飽和状態になるまでは）、図２に示すように、一段目のローパスフィルタＲＣ１の時定数（０．１５ｍｓ）に従って出力電圧を比較器１１１の非反転入力端子に印加する。よって、比較器１１１は、電流検出回路１０３による出力電圧の印加開始時においては、短い時間に流れる大電流である短時間大電流（例えば、電池モジュール１０１から蓄電池利用装置１１７への電力供給を開始した際に生じる突入電流など）を過電流として検出して、過電流を検出したことを示すハイレベルの過電流検出信号をフリップフロップ１１２のセット端子Ｓに出力することが可能となる。そして、フリップフロップ１１２は、過電流が検出されたことを示すハイレベルの過電流検出信号が入力されると、過電流が検出されたことを示すハイレベルの過電流非検出信号をＮＡＮＤ回路１１３に出力して、放電制御ＦＥＴ１０５をオフする。
　その際、フィルタ回路Ｆは、一段目のローパスフィルタＲＣ１のコンデンサＣ１が飽和状態となるまでは（図３に示す０．００１～０．０１ｓ）、一段目のローパスフィルタＲＣ１の抵抗Ｒ１と二段目のローパスフィルタＲＣ２の抵抗Ｒ２により分圧された出力電圧を比較器１１１の非反転入力端子に印加する。そのため、比較器１１１は、電流検出回路１０３により検出された短時間大電流の電流量が所定の過電流検出電流量（例えば、２００Ａ）を超えたとしても、一段目のローパスフィルタＲＣ１の抵抗Ｒと二段目のローパスフィルタＲＣ２の抵抗Ｒにより分圧された出力電圧が表す電流量が、所定の過電流検出電流量以上とならなければ、過電流が検出されたことを示すハイレベルの過電流検出信号を出力せず、放電制御ＦＥＴ１０５をオフされない。より具体的には、本実施形態にかかる蓄電池装置１００においては、一段目のローパスフィルタＲＣ１のコンデンサＣ１が飽和状態となるまでは、放電制御ＦＥＴ１０５をオフする場合に基準となる所定の過電流検出電流量が、見かけ上、当該所定の過電流検出電流量の（Ｒ１＋Ｒ２）／Ｒ１倍になる。
　これにより、フィルタ回路Ｆは、一段目のローパスフィルタＲＣ１のコンデンサＣ１が飽和状態になるまでは（図３に示す０．００１～０．０１s）、実効的な所定の過電流検出電流量を、短時間大電流によってヒューズ１０２が溶断され難いことを表すヒューズ１０２の電流量－溶断時間特性に対して所定のマージンを有する放電制御ＦＥＴ１０５の電流量－遮断時間特性に近似させて、短時間大電流が発生した場合に、直ちに放電制御ＦＥＴ１０５がオフされることを防止している。
　その後、フィルタ回路Ｆは、一段目のローパスフィルタＲＣ１のコンデンサＣ１が飽和状態になると、図２に示すように、二段目のローパスフィルタＲＣ２の時定数（１０ｍｓ）で出力電圧を比較器１１１の非反転入力端子に印加する。よって、比較器１１１は、電池モジュール１０１から蓄電池利用装置１１７に定常電流が流れる定常動作状態においては、定常電流を過電流として検出して、過電流が検出したことを示すハイレベルの過電流検出信号をフリップフロップ１１２のセット端子に出力することが可能となる。そして、フリップフロップ１１２は、過電流が検出されたことを示すハイレベルの過電流検出信号が入力されると、過電流が検出されたことを示すハイレベルの過電流非検出信号をＮＡＮＤ回路１１３に出力して、放電制御ＦＥＴ１０５をオフする。
　その際、フィルタ回路Ｆは、二段目のローパスフィルタＲＣ２のコンデンサＣ２が飽和状態に近づく従い（図３に示す０．０１ｓ以降）、電流検出回路１０３の出力端子１０３ｃから出力された出力電圧をそのまま（すなわち、一段目のローパスフィルタＲＣ１の抵抗Ｒ１および二段目のローパスフィルタＲＣ２の抵抗Ｒ２により分圧せずに）比較器１１１の非反転入力端子に印加する。そのため、比較器１１１は、電流検出回路１０３により検出された定常電流の電流量が所定の過電流検出電流量を超えると、過電流が検出されたことを示すハイレベルの過電流検出信号を出力して放電制御ＦＥＴ１０５をオフする。
　これにより、フィルタ回路Ｆは、一段目のローパスフィルタＲＣ１のコンデンサＣ１が飽和状態となった後（図３に示す０．０１ｓ以降）は、実効的な所定の過電流検出電流量を、定常電流によってヒューズ１０２が溶断されることを表すヒューズ１０２の電流量－溶断時間特性に対して所定のマージンを有する放電制御ＦＥＴ１０５の電流量－遮断時間特性に近似させて、定常電流によって放電制御ＦＥＴ１０５がオフされるようにしている。
　このように、第１の実施形態の蓄電池装置１００によれば、実効的な所定の過電流検出電流量を、ヒューズ１０２の電流量－溶断時間特性に対して所定のマージンを有する放電制御ＦＥＴ１０５の電流量－遮断時間特性に近似させることができるので、短時間大電流が発生した場合には直ちに放電制御ＦＥＴ１０５がオフされることを防止でき、かつヒューズ１０２を溶断する定常電流が流れた場合には、ヒューズ１０２が溶断する前に放電制御ＦＥＴ１０５をオフすることができる。
　本実施形態では、充電制御ＦＥＴ１０４は、ＮＭＯＳ－ＦＥＴで構成されているが、これに限定するものではなく、例えば、ＰＭＯＳ（Positive　channel　Metal　Oxide　Semiconductor）－ＦＥＴやＩＧＢＴ（Insulated　Gate　Bipolar　Transistors）を用いても良い。また、充電制御ＦＥＴ１０４としてバイポーラトランジスタを用いることも可能である。この場合、バイポーラトランジスタのベースに流す電流量を変更することにより、バイポーラトランジスタのオンおよびオフを制御する電流制限回路を設ける。
　また、本実施形態では、放電制御ＦＥＴ１０５（スイッチ素子の一例）は、ＮＭＯＳ－ＦＥＴで構成されているが、これに限定するものではなく、例えば、ＰＭＯＳ－ＦＥＴやＩＧＢＴを用いても良い。また、放電制御ＦＥＴ１０５としてバイポーラトランジスタを用いることも可能である。この場合、バイポーラトランジスタのベースに流す電流量を変更することにより、バイポーラトランジスタのオンおよびオフを制御する電流制限回路を設ける。
（変形例）
　本変形例は、フィルタ回路が、電流検出回路により出力電圧が出力される出力端子に対して直列に多段接続された３以上のローパスフィルタを有する例である。以下の説明では、第１の実施形態と同様の箇所については説明を省略する。
　図４は、変形例にかかる蓄電池装置が有するフィルタ回路の構成を示す図である。本実施形態では、フィルタ回路ＦＡは、電流検出回路１０３の出力端子１０３ｃに対して直列に多段接続されたＮ個（本実施形態では、３個以上）のローパスフィルタＲＣ１～ＲＣＮを有する。また、Ｎ段目のローパスフィルタＲＣＮは、Ｎ－１段目のローパスフィルタの抵抗とコンデンサとの間と、接地端子との間に直列接続された抵抗ＲＮおよびコンデンサＣＮを有する。さらに、Ｎ個のローパスフィルタＲＣ１～ＲＣＮは、実効的な所定の過電流検出電流量が、ヒューズ１０２の電流量－溶断時間特性に対して所定のマージンを有する放電制御ＦＥＴ１０５の電流量－遮断時間特性となるように、一段目のローパスフィルタＲＣ１から順に時定数が長くなる。
　このように、変形例にかかるフィルタ回路ＦＡによれば、フィルタ回路ＦＡが３個以上のローパスフィルタＲＣ１～ＲＣＮを有する場合においても、第１の実施形態と同様に、実効的な所定の過電流検出電流量を、ヒューズ１０２の電流量－溶断時間特性に対して所定のマージンを有する放電制御ＦＥＴ１０５の電流量－遮断時間特性に近似させることができるので、短時間大電流が発生した場合には直ちに放電制御ＦＥＴ１０５がオフされることを防止でき、かつヒューズ１０２を溶断する定常電流が流れた場合には、放電制御ＦＥＴ１０５をオフすることができる。
　以上説明したとおり、第１の実施形態および変形例によれば、短時間大電流が発生した場合には直ちに放電制御ＦＥＴ１０５がオフされることを防止でき、かつヒューズ１０２を溶断する定常電流が流れた場合には、ヒューズ１０２が溶断する前に放電制御ＦＥＴ１０５をオフすることができる。
　本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、請求の範囲に記載された発明とその均等の範囲に含まれる。

Claims (2)

  1. 　電源と負荷部との間に接続されたヒューズと、
    　前記電源と前記負荷部との間に接続されたスイッチ素子と、
    　前記電源から前記負荷部に流れる電流量を検出し、当該電流量を示す出力電圧を出力する検出部と、
    　前記出力電圧が印加される入力端子を有し、当該入力端子に印加された前記出力電圧が示す電流量が所定の過電流検出電流量以上である場合に前記スイッチ素子をオフする制御部と、
    　前記検出部により前記出力電圧が出力される出力端子に対して直列に多段接続されたＮ個のローパスフィルタを有し、一段目の前記ローパスフィルタの出力が前記入力端子に接続されたフィルタ回路と、を備え、
    　前記Ｎ個のローパスフィルタは、実効的な前記所定の過電流検出電流量が、前記ヒューズの電流量－溶断時間特性に対して所定のマージンを有する前記スイッチ素子の電流量－遮断時間特性となるように、一段目の前記ローパスフィルタから順に時定数が長くなる過電流保護装置。
  2. 　前記所定の過電流検出電流量は、前記負荷部に定常電流が流れる定常動作状態において前記ヒューズが溶断される電流量より少ない請求項１に記載の過電流保護装置。
PCT/JP2014/050843 2013-08-09 2014-01-17 過電流保護装置 WO2015019627A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-166692 2013-08-09
JP2013166692A JP2015035924A (ja) 2013-08-09 2013-08-09 過電流保護装置

Publications (1)

Publication Number Publication Date
WO2015019627A1 true WO2015019627A1 (ja) 2015-02-12

Family

ID=52460976

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/050843 WO2015019627A1 (ja) 2013-08-09 2014-01-17 過電流保護装置

Country Status (2)

Country Link
JP (1) JP2015035924A (ja)
WO (1) WO2015019627A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3573211A1 (en) * 2018-05-23 2019-11-27 Quanta Computer Inc. Battery device and operating method thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6607049B2 (ja) * 2016-01-13 2019-11-20 富士電機株式会社 半導体装置およびスイッチング電源装置
EP3933874A4 (en) * 2019-02-26 2022-04-20 Sanyo Electric Co., Ltd. POWER SUPPLY DEVICE

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06289943A (ja) * 1993-04-02 1994-10-18 Yamaha Corp 負荷保護装置
JP2011161545A (ja) * 2010-02-08 2011-08-25 Hitachi Koki Co Ltd 電動工具

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06289943A (ja) * 1993-04-02 1994-10-18 Yamaha Corp 負荷保護装置
JP2011161545A (ja) * 2010-02-08 2011-08-25 Hitachi Koki Co Ltd 電動工具

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3573211A1 (en) * 2018-05-23 2019-11-27 Quanta Computer Inc. Battery device and operating method thereof

Also Published As

Publication number Publication date
JP2015035924A (ja) 2015-02-19

Similar Documents

Publication Publication Date Title
KR101435316B1 (ko) 2차 전지 감시 장치 및 전지 팩
KR102005703B1 (ko) 배터리 보호 ｉｃ 및 배터리 장치
KR101512535B1 (ko) 배터리 상태 감시 회로 및 배터리 장치
JP6301188B2 (ja) 充放電制御回路およびバッテリ装置
JP2009152129A (ja) 電池パック
KR102521404B1 (ko) 배터리 장치
US8896270B2 (en) Semiconductor integrated circuit, protection circuit, and battery pack
US9748789B2 (en) Charging/discharging control circuit, charging/discharging control device, and battery device
CN106100008B (zh) 电池装置以及电池装置的制造方法
CN106067684B (zh) 电池装置
JP5770979B2 (ja) バッテリー状態監視回路およびバッテリー装置
US20160308377A1 (en) Semiconductor device for battery control and battery pack
US9374077B2 (en) Switch circuit, semiconductor device, and battery device
US20180358806A1 (en) Power supply control apparatus
KR102365804B1 (ko) 충방전 제어 회로 및 이것을 구비한 배터리 장치
JP5588370B2 (ja) 出力回路、温度スイッチｉｃ、及び、電池パック
JP2009044823A (ja) 電池パック
WO2015019627A1 (ja) 過電流保護装置
JP2009183050A (ja) 電池パック
JP2015220771A (ja) 充放電制御回路およびバッテリ装置
JP3886501B2 (ja) 電池の過電流保護回路
WO2015033585A1 (ja) 過電流保護装置
JPH1189099A (ja) 充放電制御回路
JP2017189430A (ja) 充放電保護システムおよび充電式電気掃除機
JP2005045967A (ja) 電池充電制御回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14834823

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14834823

Country of ref document: EP

Kind code of ref document: A1