WO2014141634A1 - 負荷制御装置 - Google Patents
負荷制御装置 Download PDFInfo
- Publication number
- WO2014141634A1 WO2014141634A1 PCT/JP2014/001221 JP2014001221W WO2014141634A1 WO 2014141634 A1 WO2014141634 A1 WO 2014141634A1 JP 2014001221 W JP2014001221 W JP 2014001221W WO 2014141634 A1 WO2014141634 A1 WO 2014141634A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- circuit
- voltage
- control device
- varistor
- load control
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/22—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for distribution gear, e.g. bus-bar systems; for switching devices
- H02H7/222—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for distribution gear, e.g. bus-bar systems; for switching devices for switches
Definitions
- This invention relates to the load control apparatus provided with the main opening / closing part provided in the electric power feeding path from AC power supply to load.
- the load control device 60 includes a main opening / closing unit 61, a rectifying unit 62, a control unit 63, a first power supply unit 64, a second power supply unit 71, and a third power supply unit 65.
- Document 1 describes that the load control device 60 is provided in the power supply path from the AC power supply 69 to the load 70.
- the main switching unit 61 is configured to control the supply of power to the load 70.
- the main opening / closing part 61 includes a switch element 66 having a transistor structure.
- the control unit 63 is configured to control the entire load control device 60.
- the first power supply unit 64 is configured to supply stable power to the control unit 63.
- the second power supply unit 71 supplies power to the first power supply unit 64 when the power to the load 70 is stopped.
- the third power supply unit 65 supplies power to the first power supply unit 64 when power is supplied to the load 70.
- Document 1 describes that the control unit 63 makes the main opening / closing unit 61 conductive or non-conductive.
- Reference 1 also describes that a varistor 67 is connected in parallel to the main opening / closing part 61.
- Reference 1 describes that a capacitor 68 is connected in parallel to a varistor 67.
- the varistor 67 is connected in parallel to the main switching unit 61, for example, when a lightning surge voltage is applied to the load control device 60, the lightning surge current that flows through the switch element 66 of the main switching unit 61 Can be diverted to the varistor 67.
- the varistor 67 generally has a response time to a lightning surge in the range of 1 ⁇ s to several ⁇ s. For this reason, in the load control device 60, when a lightning surge voltage is applied, the switch element 66 may break down before the lightning surge current is diverted to the varistor 67.
- an object of the present invention is to provide a load control device that can suppress surge breakdown of a semiconductor switching element caused by lightning surge.
- the load control device of the present invention is a load control device including a main switching unit provided in a power supply path from an AC power source to a load, and the main switching unit including a semiconductor switching element, and turning on and off the main switching unit.
- a control circuit for controlling and a protection circuit for suppressing application of an overvoltage to the semiconductor switching element are provided.
- the protection circuit includes a varistor circuit and a diode circuit.
- the varistor circuit includes a parallel circuit of a varistor and a first capacitor.
- the diode circuit includes a series circuit of a second capacitor, a first Zener diode, and a second Zener diode.
- the anode side of the first Zener diode is connected to the anode side of the second Zener diode via the second capacitor.
- Each of the varistor circuit and the diode circuit is connected in parallel to the main switching part.
- the response time to the lightning surge in the diode circuit is set shorter than the response time to the lightning surge in the
- the Zener voltage of the first Zener diode is the same as the Zener voltage of the second Zener diode, is smaller than the varistor voltage of the varistor, and is from the AC power source. It is preferable that it is set larger than the peak value of the AC voltage.
- the varistor voltage is preferably set to be smaller than the withstand voltage of the semiconductor switching element.
- the capacitance of the second capacitor has a time constant determined by the first Zener diode, the second Zener diode, and the second capacitor shorter than the response time of the varistor. It is preferable that the setting is made.
- FIG. 1 is a circuit diagram of a load control device according to a first embodiment.
- FIG. 3 is an operation explanatory diagram of the load control device according to the first embodiment. It is a circuit diagram of the load control apparatus of a comparative example. It is explanatory drawing of a lightning surge test regarding the load control apparatus of a comparative example. It is operation
- FIG. 10 is an operation explanatory diagram of the load control device according to the second embodiment. It is a circuit diagram of the load control apparatus of a prior art example.
- the load control device 10 is a load control device including a main switching unit 1 provided in a power supply path from an AC power supply 20 to a load 21.
- the AC power supply 20 is a commercial power supply, for example.
- the load 21 is, for example, an illumination load.
- the main opening / closing part 1 is configured to open and close the feeding path.
- the load control device 10 includes the main opening / closing unit 1, the control circuit 4, and the protection circuit 5 described above.
- the main opening / closing part 1 includes two semiconductor switching elements 17 and 17.
- the semiconductor switching element 17 may be, for example, an enhancement type (normally off type) n-channel MOSFET (Metal-Oxide-Semiconductor-Field-Effect-Transistor).
- the main opening / closing unit 1 may be, for example, a bidirectional semiconductor switching element.
- the bidirectional semiconductor switching element means a switching element having two main terminals and two control terminals for controlling the direction of current flowing between the two main terminals.
- the two semiconductor switching elements 17 and 17 are connected in anti-series, but the two semiconductor switching elements 17 and 17 may be connected in anti-parallel.
- the control circuit 4 is electrically connected to the main switching unit 1. More specifically, the control circuit 4 is electrically connected to the gate electrode of each semiconductor switching element 17.
- control circuit 4 is configured to control on / off of the main opening / closing part 1.
- the control circuit 4 closes the feeding path by turning on the main opening / closing part 1. Further, the control circuit 4 opens the power feeding path by turning off the main opening / closing part 1.
- the control circuit 4 is, for example, a microcomputer mounted with an appropriate program.
- the program is stored in a memory (not shown) provided in advance in the microcomputer.
- the protection circuit 5 is configured to suppress application of an overvoltage to each semiconductor switching element 17.
- the protection circuit 5 includes a varistor circuit 18 and a first diode circuit 8.
- the varistor circuit 18 includes a parallel circuit of the varistor 7 and the first capacitor 6.
- the varistor circuit 18 is connected in parallel to the main opening / closing part 1.
- the first diode circuit 8 includes a second capacitor 9 and two Zener diodes 11 and 12.
- the Zener diode 11 is a first Zener diode.
- the Zener diode 12 is a second Zener diode.
- the first diode circuit 8 includes a series circuit of a second capacitor 9, a first Zener diode 11, and a second Zener diode 12.
- the anode side of the first Zener diode 11 is connected to the anode side of the second Zener diode 12 via the second capacitor 9.
- the Zener voltages of the Zener diodes 11 and 12 are set to be equal to each other.
- the first diode circuit 8 is connected to the main switching unit 1 in parallel.
- the load control device 10 includes a rectifying / smoothing circuit 2 and a power supply circuit 3.
- the rectifying / smoothing circuit 2 is provided in a power supply path from the AC power supply 20 to the load 21.
- the rectifying / smoothing circuit 2 is configured to rectify and smooth the AC voltage of the AC power supply 20.
- the rectifying / smoothing circuit 2 can be constituted by, for example, a diode bridge (not shown) constituted by four diodes and a smoothing capacitor (not shown).
- the power supply circuit 3 is electrically connected to the rectifying / smoothing circuit 2.
- the power supply circuit 3 is electrically connected to the control circuit 4.
- the power supply circuit 3 is configured to generate a predetermined DC voltage from the DC voltage rectified and smoothed by the rectifying / smoothing circuit 2 and supply it to the control circuit 4.
- the power supply circuit 3 is, for example, a DC / DC converter.
- the response time to the lightning surge in the first diode circuit 8 is set shorter than the response time to the lightning surge in the varistor 7.
- the Zener voltages of the Zener diodes 11 and 12 are set to be smaller than the varistor voltage of the varistor 7 and larger than the peak value of the AC voltage of the AC power supply 20.
- the varistor voltage of the varistor 7 is set smaller than the withstand voltage of each semiconductor switching element 17.
- the time constant determined by the first Zener diode 11, the second Zener diode 12, and the second capacitor 9 is set to the capacitance of the second capacitor 9 from the response time to the lightning surge in the varistor 7. Is set to be shorter.
- FIG. 2 shows a characteristic example of the load control device 10 obtained using a circuit simulator when a lightning surge voltage is superimposed on the AC voltage (200 V in the present embodiment) of the AC power supply 20.
- the left vertical axis in FIG. 2 represents the voltage value.
- the vertical axis on the right side in FIG. 2 represents the current value.
- the horizontal axis in FIG. 2 represents the time from when the lightning surge voltage is superimposed on the AC voltage of the AC power supply 20.
- A1, A2, A3, A4 and A5 are the voltage applied to the main switching unit 1, the current flowing through the load 21, the current flowing through the main switching unit 1, the current flowing through the varistor 7, and the first diode. Each current flowing through the circuit 8 is shown.
- the lightning surge voltage is set to +1 kV according to the standard defined in IEC60669-2-1-1996.
- the normal mode is applied as a condition for superimposing the lightning surge voltage on the AC voltage of the AC power supply 20.
- the phase angle for synchronizing the lightning surge voltage to the AC voltage of the AC power supply 20 is set to + 90 ° in accordance with the standard specified in IEC60669-2-1-1996.
- the standard wavefront length of the voltage waveform of the lightning surge voltage is set to 1.2 ⁇ s.
- the normal wave tail length of the voltage waveform of the lightning surge voltage is set to 50 ⁇ s.
- the regulation wave head length and the regulation wave tail length are, for example, IEC61000-4-5-ED. 2 is defined. As for normal mode application, for example, IEC61000-4-5-ED. 2 is exemplified.
- the load control device 10 for example, when a lightning surge voltage is applied, current flows in the order of the main switching unit 1, the first diode circuit 8, and the varistor 7, as shown in FIG. More specifically, in the load control device 10, for example, when a lightning surge voltage is applied, the voltage applied to the main switching unit 1 (the voltage across the main switching unit 1) as shown by A1 in FIG. ) Will rise. Thereby, in the load control apparatus 10, each semiconductor switching element 17 of the main switching part 1 changes from an OFF state to an ON state, and a current (lightning surge current) flows through the main switching part 1 (see A3 in FIG. 2). In the present embodiment, when a lightning surge voltage of +1 kV is applied, the voltage applied to the main switching unit 1 rises by about 300V.
- the first diode circuit 8 when a lightning surge voltage of +1 kV is applied, when the voltage applied to the main switching unit 1 rises, the second diode is forward with respect to the lightning surge current flowing through the main switching unit 1.
- the Zener voltage of the Zener diode 12 decreases.
- the Zener voltage of the second Zener diode 12 decreases by about 1V.
- the first diode circuit 8 when a lightning surge voltage of +1 kV is applied, when the voltage applied to the main switching unit 1 rises, the first diode circuit 8 is in the reverse direction to the lightning surge current flowing through the main switching unit 1. A voltage across the main switching unit 1 is applied across the first Zener diode 11. In the first diode circuit 8, when the voltage across the main switching unit 1 becomes larger than the Zener voltage of the first Zener diode 11, a current (Zener current) flows through the first Zener diode 11 (in FIG. 2). (See A5). Thereby, in the load control device 10, the lightning surge current flowing through the main switching unit 1 can be shunted to the first diode circuit 8.
- the Zener current flowing through the first Zener diode 11 when a Zener current flows through the first Zener diode 11, charges are accumulated in the second capacitor 9 and the second capacitor 9 is charged.
- the Zener current flowing through the first Zener diode 11 when the second capacitor 9 is fully charged, the Zener current flowing through the first Zener diode 11 does not flow more than the current value of the Zener current when the second capacitor 9 is fully charged.
- the peak value of the Zener current flowing through the first Zener diode 11 is 10A.
- the peak value of the Zener current flowing through the first Zener diode 11 is determined by the amount of charge accumulated in the second capacitor 9. In short, the peak value of the Zener current flowing through the first Zener diode 11 is determined by the capacitance of the second capacitor 9.
- the capacitance of the second capacitor 9 is set so that the current value of the current flowing through the first diode circuit 8 is equal to or less than a specified value (10 A in this embodiment). It is possible to suppress the failure of the diode circuit 8.
- the load control device 10 of the present embodiment when a lightning surge voltage of +1 kV is applied, if the voltage applied to the main switching unit 1 rises, the Zener current flows through the first Zener diode 11. When the voltage across the main switching unit 1 becomes larger than the varistor voltage of the varistor 7, a current (varistor current) flows through the varistor 7 (see A4 in FIG. 2). Thereby, in the load control device 10, the lightning surge current flowing in the main switching unit 1 can be shunted to the varistor circuit 18.
- the load control device 10 when a varistor current flows through the varistor 7, the impedance of the varistor 7 becomes smaller than the impedances of the main switching unit 1 and the first diode circuit 8. Thereby, in the load control device 10, most of the lightning surge current flowing through the main switching unit 1 can be shunted to the varistor 7. Therefore, the load control device 10 can suppress surge breakdown (specifically, avalanche breakdown or dielectric breakdown) of each semiconductor switching element 17 when a lightning surge voltage is applied.
- surge breakdown specifically, avalanche breakdown or dielectric breakdown
- the response time to the lightning surge in the first diode circuit 8 is shorter than the response time to the lightning surge in the varistor 7.
- the first diode circuit 8 can be caused to respond before the varistor 7 responds. Therefore, in the load control device 10, surge breakdown of each semiconductor switching element 17 can be suppressed as compared with the conventional load control device 60 having the configuration shown in FIG. 8.
- the Zener voltage of the Zener diodes 11 and 12 and the varistor voltage of the varistor 7 are set larger than the peak value of the AC voltage of the AC power supply 20.
- the load control device 10 can prevent the first diode circuit 8 and the varistor circuit 18 from operating erroneously when no lightning surge voltage is applied.
- the load control device 10 when a lightning surge voltage of ⁇ 1 kV is applied, when the voltage applied to the main switching unit 1 rises, the voltage across the main switching unit 1 is changed between both ends of the second Zener diode 12. Applied. Further, in the load control device 10, a Zener current flows through the second Zener diode 12 when the voltage across the main switching unit 1 becomes larger than the Zener voltage of the second Zener diode 12. Therefore, in the load control device 10, even if a lightning surge voltage of ⁇ 1 kV is applied, the lightning surge current flowing through the main switching unit 1 can be shunted to the first diode circuit 8.
- the inventors of the present application considered a load control device 30 of a comparative example having the configuration shown in FIG.
- the load control device 30 is different from the load control device 10 only in the protection circuit 5A that does not include the first diode circuit 8 in the load control device 10.
- the inventors of the present application conducted a lightning surge test in which a lightning surge voltage is applied to the load control device 30 using a lightning surge tester 31 that generates a lightning surge in a pseudo manner.
- the lightning surge voltage is set to +1 kV in accordance with the standard defined in IEC60669-2-1-1996.
- normal mode application is used as a method of superimposing the lightning surge voltage on the AC voltage of the AC power supply 20 (200 V in this embodiment).
- the phase angle for synchronizing the lightning surge voltage to the AC voltage of the AC power supply 20 is set to + 90 ° in accordance with the standard defined in IEC60669-2-1-1996.
- B1, B2, B3, and B4 represent the voltage applied to the main switching unit 1, the current flowing through the load 21, the current flowing through the varistor 7, and the current flowing through the main switching unit 1, respectively.
- the lightning surge voltage is superimposed on the AC voltage of the AC power supply 20 at 0 ⁇ s in FIG.
- the load control device 30 of the comparative example when a lightning surge voltage is applied by the lightning surge tester 31, current flows in the order of the main switching unit 1 and the varistor 7, as shown in FIG. In the load control device 30, the lightning surge current flowing through the main switching unit 1 can be shunted to the varistor 7.
- the load control device 30 of the comparative example when a lightning surge voltage is applied, the lightning surge current flowing through the main switching unit 1 is changed to the main switching unit 1 in the load control device 10 as indicated by B4 in FIG. It becomes larger than the lightning surge current flowing through (see A3 in FIG. 2).
- the first diode circuit 8 is connected in parallel to the main switching unit 1.
- the response time for the lightning surge in the first diode circuit 8 is shorter than the response time for the lightning surge in the varistor 7.
- the time during which the lightning surge current flowing through the main switching unit 1 is shunted to the first diode circuit 8 is set to about several ⁇ s. It is. In the load control device 10, the time during which the lightning surge current flowing through the main switching unit 1 is shunted to the first diode circuit 8 is set by the impedance of the first diode circuit 8. More specifically, in the load control device 10, the time during which the lightning surge current flowing in the main switching unit 1 is shunted to the first diode circuit 8 is set to the time constant of the first diode circuit 8 (the electrostatic capacity of the second capacitor 9). The product of the capacitance and the combined resistance of the Zener diodes 11 and 12).
- a MOSFET is used as the semiconductor switching element 17, but this is not particularly limited.
- the semiconductor switching element 17 may be, for example, a JFET (Junction Field Effect Transistor), an HFET (Hetero junction Field Effect Transistor), or the like.
- the load control apparatus 10 is provided with the illumination load as the load 21, this is not specifically limited.
- the three elements in the first diode circuit 8 are configured in the order of the first Zener diode 11, the second capacitor 9, and the second Zener diode 12, but this order is particularly limited. Not what you want.
- the load control device 10 of the present embodiment described above includes the main opening / closing unit 1 provided in the power supply path from the AC power supply 20 to the load 21.
- the load control device 10 includes a main switching unit 1 including a semiconductor switching element 17, a control circuit 4 that controls on / off of the main switching unit 1, and a protection circuit 5 that suppresses application of an overvoltage to the semiconductor switching element 17.
- the protection circuit 5 includes a varistor circuit 18 and a diode circuit (first diode circuit) 8.
- the varistor circuit 18 includes a parallel circuit of the varistor 7 and the first capacitor 6.
- the diode circuit 8 includes a series circuit of a second capacitor 9, a first Zener diode 11, and a second Zener diode 12.
- the anode side of the first Zener diode 11 is connected to the anode side of the second Zener diode 12 via the second capacitor 9.
- Each of the varistor circuit 18 and the diode circuit 8 is connected to the main switching unit 1 in parallel.
- the response time to the lightning surge in the diode circuit 8 is set shorter than the response time to the lightning surge in the varistor 7.
- the basic configuration of the load control device 19 of the present embodiment is the same as that of the load control device 10 of the first embodiment, and the protection circuit 5B includes a second diode circuit 13 as shown in FIG. This is different from the first embodiment.
- the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
- the second diode circuit 13 includes a third capacitor 14 and two Zener diodes 15 and 16.
- the Zener diode 15 is a third Zener diode.
- the Zener diode 16 is a fourth Zener diode.
- the second diode circuit 13 includes a series circuit of a third capacitor 14, a third Zener diode 15, and a fourth Zener diode 16.
- the anode side of the third Zener diode 15 is connected to the anode side of the fourth Zener diode 16 via the third capacitor 14.
- the Zener voltages of the Zener diodes 15 and 16 are set to be equal to each other.
- the second diode circuit 13 is connected to the main switching unit 1 in parallel.
- the Zener voltages of the Zener diodes 15 and 16 are set smaller than the varistor voltage of the varistor 7 and larger than the peak value of the AC voltage of the AC power supply 20.
- the response time for the lightning surge in the second diode circuit 13 is set shorter than the response time for the lightning surge in the first diode circuit 8.
- the Zener voltage of each of the third Zener diode 15 and the fourth Zener diode 16 is set smaller than the Zener voltage of each of the first Zener diode 11 and the second Zener diode 12. is there.
- each semiconductor switching element 17 is assumed to be in an off state.
- the operation of the second diode circuit 13 is the same as the operation of the first diode circuit 8
- the operation when the lightning surge voltage is superimposed on the AC voltage of the AC power supply 20 in the load control device 19 will be described. Briefly described.
- FIG. 7 shows a characteristic example of the load control device 19 obtained by using a circuit simulator when a lightning surge voltage is superimposed on the AC voltage of the AC power supply 20 (200 V in this embodiment).
- the left vertical axis in FIG. 7 represents the voltage value.
- the vertical axis on the right side in FIG. 7 represents the current value.
- the horizontal axis in FIG. 7 represents the time from when the lightning surge voltage is superimposed on the AC voltage of the AC power supply 20.
- C1, C2, C3, C4, C5 and C6 in FIG. 7 are the voltage applied to the main switching unit 1, the current flowing through the load 21, the current flowing through the varistor 7, the current flowing through the main switching unit 1, The current flowing through the two-diode circuit 13 and the current flowing through the first diode circuit 8 are shown.
- the lightning surge voltage is set to +1 kV according to the standard defined in IEC60669-2-1-1996.
- the normal mode is applied as a condition for superimposing the lightning surge voltage on the AC voltage of the AC power supply 20.
- the phase angle for synchronizing the lightning surge voltage to the AC voltage of the AC power supply 20 is set to + 90 ° in accordance with the standard specified in IEC60669-2-1-1996.
- the standard wavefront length of the voltage waveform of the lightning surge voltage is set to 1.2 ⁇ s.
- the normal wave tail length of the voltage waveform of the lightning surge voltage is set to 50 ⁇ s.
- the lightning surge voltage is superimposed on the AC voltage of the AC power supply 20 at 0 ⁇ s in FIG.
- the load control device 19 for example, when a lightning surge voltage is applied, current flows in the order of the main switching unit 1, the second diode circuit 13, the first diode circuit 8, and the varistor 7, as shown in FIG. More specifically, in the load control device 19, for example, when a lightning surge voltage is applied, as shown by C ⁇ b> 1 in FIG. 7, the voltage applied to the main switching unit 1 (the voltage across the main switching unit 1). ) Will rise. Thereby, in the load control device 19, each semiconductor switching element 17 of the main switching unit 1 is switched from the OFF state to the ON state, and a lightning surge current flows through the main switching unit 1 (see C4 in FIG. 7). In the load control device 19, when a lightning surge voltage of +1 kV is applied, the voltage applied to the main switching unit 1 rises by about 300V.
- the response time to the lightning surge in the second diode circuit 13 is set shorter than the response time to the lightning surge in the first diode circuit 8.
- the response time to the lightning surge in the first diode circuit 8 is set longer than the response time to the lightning surge in the second diode circuit 13 and shorter than the response time to the lightning surge in the varistor 7. is doing. Thereby, in the load control apparatus 19, the lightning surge current which flows into the main switching part 1 is shunted also to the 1st diode circuit 8 (refer C6 in FIG. 7).
- the current is also diverted to the varistor circuit 18 (see C3 in FIG. 7).
- the impedance of the varistor 7 becomes smaller than the impedance of the main switching unit 1 and the diode circuits 8 and 13.
- most of the lightning surge current flowing in the main switching unit 1 can be shunted to the varistor 7. Therefore, in the load control device 19, when a lightning surge voltage is applied, the lightning surge current flowing through the main switching unit 1 can be absorbed by the varistor 7, thereby suppressing the surge breakdown of each semiconductor switching element 17. It becomes possible to do.
- the response time for the lightning surge in the second diode circuit 13 is set shorter than the response time for the lightning surge in the first diode circuit 8.
- the Zener voltage of the Zener diodes 15 and 16 is set larger than the peak value of the AC voltage of the AC power supply 20, so that when the lightning surge voltage is not applied, the second diode circuit 13 It is possible to prevent erroneous operation.
- the Zener voltages of the third Zener diode 15 and the fourth Zener diode 16 are set smaller than the Zener voltages of the first Zener diode 11 and the second Zener diode 12, respectively.
- the Zener voltages of the third Zener diode 15 and the fourth Zener diode 16 may be set to the same magnitude as the Zener voltages of the first Zener diode 11 and the second Zener diode 12, respectively.
- the Zener voltage of the Zener diodes 11, 12, 15, 16 is higher than the varistor voltage of the varistor 7 in order to make the response time to the lightning surge in the diode circuits 8, 13 shorter than the response time to the lightning surge in the varistor 7. Needs to be set smaller than the peak value of the AC voltage of the AC power supply 20.
- the protection circuit 5B includes the varistor circuit 18 and the two diode circuits 8 and 13. Further, in the load control device 19, the second diode circuit 13 is connected in parallel to the main switching unit 1. In the load control device 19, the response time for the lightning surge in the second diode circuit 13 is set shorter than the response time for the lightning surge in the first diode circuit 8. Thereby, in the load control device 19 of the present embodiment, for example, when a lightning surge voltage is applied, the second diode circuit 18 can be made to respond before the first diode circuit 8 responds. Therefore, in the load control device 19, surge breakdown of each semiconductor switching element 17 can be further suppressed as compared with the load control device 10 of the first embodiment.
- the protection circuit 5B includes two diode circuits 8 and 13, and the response time for the lightning surge in the second diode circuit 13 is set to the lightning surge in the first diode circuit 8. It is set shorter than the response time.
- the load control apparatus 19 of this embodiment compared with the load control apparatus 10 of Embodiment 1, it suppresses the surge destruction of the protection circuit 5B while suppressing the surge destruction of each semiconductor switch element 17 more. Is possible.
- the number of diode circuits is two, but is not limited to this, and may be three or more.
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
負荷制御装置10は、主開閉部1、制御回路4、保護回路5を備える。保護回路5は、バリスタ回路18、ダイオード回路8を備える。バリスタ回路18は、バリスタ7および第1コンデンサ6の並列回路を備える。ダイオード回路8は、第2コンデンサ9、第1および第2ツェナーダイオード11,12の直列回路を備える。第1ツェナーダイオード11のアノードは、第2コンデンサ9を介して第2ツェナーダイオード12のアノードに接続される。バリスタ回路18およびダイオード回路8は、主開閉部1に並列接続される。ダイオード回路8における雷サージに対する応答時間は、バリスタ7における前記雷サージに対する応答時間よりも短い。
Description
本発明は、交流電源から負荷までの給電路に設ける主開閉部を備えた負荷制御装置に関する。
従来、図8に示す構成を備えた負荷制御装置60が提案されている(日本国特許出願公開番号2010-146527(以下、「文献1」という))。
負荷制御装置60は、主開閉部61と、整流部62と、制御部63と、第1電源部64と、第2電源部71と、第3電源部65とを備えている。文献1には、負荷制御装置60が、交流電源69から負荷70への給電路に設けられている旨が記載されている。
主開閉部61は、負荷70に対して電源の供給を制御するように構成されている。また、主開閉部61は、トランジスタ構造のスイッチ素子66を備えている。制御部63は、負荷制御装置60の全体を制御するように構成されている。第1電源部64は、制御部63に安定した電源を供給するように構成されている。第2電源部71は、負荷70への電力停止状態のときに第1電源部64へ電力を供給する。第3電源部65は、負荷70への電力供給が行われているときに第1電源部64へ電力を供給する。文献1には、制御部63が、主開閉部61を導通または非導通とさせる旨が記載されている。また、文献1には、主開閉部61に、バリスタ67が並列接続されている旨が記載されている。そして、文献1には、バリスタ67に、コンデンサ68が並列接続されている旨が記載されている。
負荷制御装置60では、バリスタ67を主開閉部61に並列接続しているので、例えば、負荷制御装置60に雷サージ電圧が印加されたとき、主開閉部61のスイッチ素子66に流れる雷サージ電流を、バリスタ67に分流することが可能となる。
しかしながら、バリスタ67は、一般的に、雷サージに対する応答時間が1μs~数μsの範囲内である。このため、負荷制御装置60では、雷サージ電圧が印加されたとき、バリスタ67に雷サージ電流が分流する前に、スイッチ素子66がサージ破壊する可能性がある。
そこで、本発明の目的は、雷サージに起因する半導体スイッチング素子のサージ破壊を抑制可能な負荷制御装置を提供することにある。
本発明の負荷制御装置は、交流電源から負荷までの給電路に設ける主開閉部を備えた負荷制御装置であって、半導体スイッチング素子を具備する前記主開閉部と、前記主開閉部のオンオフを制御する制御回路と、前記半導体スイッチング素子に過電圧が印加されるのを抑制する保護回路とを備えている。前記保護回路は、バリスタ回路とダイオード回路とを備えている。前記バリスタ回路は、バリスタおよび第1コンデンサの並列回路を備えている。前記ダイオード回路は、第2コンデンサ、第1ツェナーダイオードおよび第2ツェナーダイオードの直列回路を備えている。前記第1ツェナーダイオードのアノード側は、前記第2コンデンサを介して、前記第2ツェナーダイオードのアノード側に接続されている。前記バリスタ回路および前記ダイオード回路の各々は、前記主開閉部に並列接続されている。前記ダイオード回路における雷サージに対する応答時間は、前記バリスタにおける前記雷サージに対する応答時間よりも短く設定されている。
本発明の別の特徴において、前記第1ツェナーダイオードのツェナー電圧は、前記第2ツェナーダイオードのツェナー電圧と同じ大きさで、且つ、前記バリスタのバリスタ電圧よりも小さく、且つ、前記交流電源からの交流電圧の波高値よりも大きく設定されていることが好ましい。前記バリスタ電圧は、前記半導体スイッチング素子の耐圧よりも小さく設定されていることが好ましい。
本発明の別の特徴において、前記第2コンデンサの静電容量は、前記第1ツェナーダイオードおよび前記第2ツェナーダイオードと前記第2コンデンサとで決まる時定数が、前記バリスタの前記応答時間よりも短くなるように、設定されていることが好ましい。
本発明の負荷制御装置においては、雷サージに起因する半導体スイッチング素子のサージ破壊を抑制可能となる。
本発明の好ましい実施形態をさらに詳細に記述する。本発明の他の特徴および利点は、以下の詳細な記述および添付図面に関連して一層良く理解されるものである。
実施形態1の負荷制御装置の回路図である。
実施形態1の負荷制御装置の動作説明図である。
比較例の負荷制御装置の回路図である。
比較例の負荷制御装置に関し、雷サージ試験の説明図である。
比較例の負荷制御装置の動作説明図である。
実施形態2の負荷制御装置の回路図である。
実施形態2の負荷制御装置の動作説明図である。
従来例の負荷制御装置の回路図である。
(実施形態1)
以下、本実施形態の負荷制御装置について、図1を参照しながら説明する。
以下、本実施形態の負荷制御装置について、図1を参照しながら説明する。
本実施形態の負荷制御装置10は、交流電源20から負荷21への給電路に設ける主開閉部1を備えた負荷制御装置である。交流電源20は、例えば、商用電源である。負荷21は、例えば、照明負荷である。主開閉部1は、上記給電路を開閉するように構成されている。
負荷制御装置10は、上述の主開閉部1と、制御回路4と、保護回路5とを備えている。
主開閉部1は、2個の半導体スイッチング素子17,17を備えている。半導体スイッチング素子17としては、例えば、エンハンスメント型(ノーマリオフ型)のnチャネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)などであってもよい。
負荷制御装置10では、2個の半導体スイッチング素子17,17が、互いのソース電極同士を接続して逆直列に接続されている。また、負荷制御装置10では、各半導体スイッチング素子17の耐圧が、互いに等しくなるように設定されている。なお、負荷制御装置10では、各半導体スイッチング素子17のソース電極同士を接続しているが、各半導体スイッチング素子17のドレイン電極同士を接続してもよい。また、主開閉部1としては、例えば、双方向半導体スイッチング素子などであってもよい。双方向半導体スイッチング素子とは、2個の主端子と、これら2個の主端子間に流れる電流の向きを制御するための2個の制御端子とを備えたスイッチング素子を意味する。また、負荷制御装置10では、2個の半導体スイッチング素子17,17を逆直列に接続しているが、2個の半導体スイッチング素子17,17を逆並列に接続してもよい。
制御回路4は、主開閉部1と電気的に接続されている。具体的に説明すると、制御回路4は、各半導体スイッチング素子17のゲート電極と電気的に接続されている。
また、制御回路4は、主開閉部1のオンオフを制御するように構成されている。制御回路4は、主開閉部1をオンさせることで上記給電路を閉成させる。また、制御回路4は、主開閉部1をオフさせることで上記給電路を開成させる。制御回路4は、例えば、適宜のプログラムが搭載されたマイクロコンピュータなどである。プログラムは、例えば、マイクロコンピュータに予め設けられたメモリ(図示せず)に記憶されている。
保護回路5は、各半導体スイッチング素子17に過電圧が印加されるのを抑制するように構成されている。また、保護回路5は、バリスタ回路18と第1ダイオード回路8とを備えている。
バリスタ回路18は、バリスタ7および第1コンデンサ6の並列回路を備えている。また、バリスタ回路18は、主開閉部1に並列接続されている。
第1ダイオード回路8は、第2コンデンサ9と2個のツェナーダイオード11,12とを備えている。なお、本実施形態では、ツェナーダイオード11が、第1ツェナーダイオードである。また、本実施形態では、ツェナーダイオード12が、第2ツェナーダイオードである。
また、第1ダイオード回路8は、第2コンデンサ9、第1ツェナーダイオード11および第2ツェナーダイオード12の直列回路を備えている。
第1ツェナーダイオード11のアノード側は、第2コンデンサ9を介して、第2ツェナーダイオード12のアノード側に接続されている。負荷制御装置10では、ツェナーダイオード11,12のツェナー電圧が、互いに等しくなるように設定されている。
第1ダイオード回路8は、主開閉部1に並列接続されている。
また、負荷制御装置10は、整流平滑回路2と、電源回路3とを備えている。
整流平滑回路2は、交流電源20から負荷21への給電路に設けられる。整流平滑回路2は、交流電源20の交流電圧を整流および平滑するように構成されている。整流平滑回路2は、例えば、4個のダイオードにより構成されたダイオードブリッジ(図示せず)と、平滑コンデンサ(図示せず)とで構成することができる。
電源回路3は、整流平滑回路2と電気的に接続されている。また、電源回路3は、制御回路4と電気的に接続されている。
電源回路3は、整流平滑回路2により整流および平滑された直流電圧から所定の直流電圧を生成して制御回路4に供給するように構成されている。電源回路3は、例えば、DC/DCコンバータなどである。
ところで、負荷制御装置10では、第1ダイオード回路8における雷サージに対する応答時間を、バリスタ7における雷サージに対する応答時間よりも短く設定してある。具体的に説明すると、負荷制御装置10では、ツェナーダイオード11,12のツェナー電圧を、バリスタ7のバリスタ電圧よりも小さく、且つ、交流電源20の交流電圧の波高値よりも大きく設定している。また、負荷制御装置10では、バリスタ7のバリスタ電圧を、各半導体スイッチング素子17の耐圧よりも小さく設定している。
また、負荷制御装置10では、第2コンデンサ9の静電容量を、第1ツェナーダイオード11および第2ツェナーダイオード12と第2コンデンサ9とで決まる時定数が、バリスタ7における雷サージに対する応答時間よりも短くなるように、設定してある。
以下、本実施形態の負荷制御装置10において交流電源20の交流電圧に雷サージ電圧が重畳されたときの動作について、図2に基づいて説明する。以下では、各半導体スイッチング素子17がオフ状態であるものとして説明する。図2は、交流電源20の交流電圧(本実施形態では、200V)に雷サージ電圧が重畳されたときに関し、回路シミュレータを用いて求めた負荷制御装置10の特性例を表している。また、図2中の左側の縦軸は、電圧値を表している。また、図2中の右側の縦軸は、電流値を表している。また、図2中の横軸は、交流電源20の交流電圧に雷サージ電圧が重畳されたときからの時間を表している。また、図2中のA1、A2、A3、A4およびA5は、主開閉部1に印加された電圧、負荷21に流れる電流、主開閉部1に流れる電流、バリスタ7に流れる電流および第1ダイオード回路8に流れる電流をそれぞれ表している。
上記回路シミュレータでは、IEC60669-2-1-1996に規定された規格に準じて、雷サージ電圧を、+1kVに設定している。また、上記回路シミュレータでは、交流電源20の交流電圧に雷サージ電圧を重畳させる条件として、ノーマルモード印加としている。また、上記回路シミュレータでは、IEC60669-2-1-1996に規定された規格に準じて、交流電源20の交流電圧に雷サージ電圧を同期させる位相角を、+90°に設定している。また、上記回路シミュレータでは、雷サージ電圧の電圧波形の規約波頭長を、1.2μsに設定している。また、上記回路シミュレータでは、雷サージ電圧の電圧波形の規約波尾長を、50μsに設定している。また、上記回路シミュレータでは、図2中の0μsの時点で、交流電源20の交流電圧に雷サージ電圧を重畳している。なお、規約波頭長および規約波尾長は、例えば、IEC61000-4-5-ED.2に定義されている。また、ノーマルモード印加については、例えば、IEC61000-4-5-ED.2に例示されている。
負荷制御装置10では、例えば、雷サージ電圧が印加されたとき、図2に示すように、主開閉部1、第1ダイオード回路8、バリスタ7という順番で電流が流れる。具体的に説明すると、負荷制御装置10では、例えば、雷サージ電圧が印加されたとき、図2中のA1に示すように、主開閉部1に印加された電圧(主開閉部1の両端電圧)が上昇する。これにより、負荷制御装置10では、主開閉部1の各半導体スイッチング素子17がオフ状態からオン状態となり、主開閉部1に電流(雷サージ電流)が流れる(図2中のA3参照)。本実施形態では、+1kVの雷サージ電圧が印加されると、主開閉部1に印加された電圧が、略300V程度、上昇する。
第1ダイオード回路8では、+1kVの雷サージ電圧が印加された場合に、主開閉部1に印加された電圧が上昇すると、主開閉部1に流れる雷サージ電流に対して順方向である第2ツェナーダイオード12のツェナー電圧が、低下する。負荷制御装置10では、主開閉部1に印加された電圧が上昇すると、第2ツェナーダイオード12のツェナー電圧が、1V程度、低下する。
また、第1ダイオード回路8では、+1kVの雷サージ電圧が印加された場合に、主開閉部1に印加された電圧が上昇すると、主開閉部1に流れる雷サージ電流に対して逆方向である第1ツェナーダイオード11の両端間に、主開閉部1の両端電圧が印加される。そして、第1ダイオード回路8では、主開閉部1の両端電圧が第1ツェナーダイオード11のツェナー電圧よりも大きくなったとき、第1ツェナーダイオード11に電流(ツェナー電流)が流れる(図2中のA5参照)。これにより、負荷制御装置10では、主開閉部1に流れる雷サージ電流を、第1ダイオード回路8に分流することが可能となる。
また、第1ダイオード回路8では、第1ツェナーダイオード11にツェナー電流が流れると、第2コンデンサ9に電荷が蓄積され、第2コンデンサ9が充電される。そして、第1ダイオード回路8では、第2コンデンサ9が満充電されると、第1ツェナーダイオード11に流れるツェナー電流が、第2コンデンサ9が満充電された時のツェナー電流の電流値以上流れなくなる。ここにおいて、第1ツェナーダイオード11に流れるツェナー電流の波高値は、10Aである。また、第1ツェナーダイオード11に流れるツェナー電流の波高値は、第2コンデンサ9に蓄積される電荷量によって決まる。要するに、第1ツェナーダイオード11に流れるツェナー電流の波高値は、第2コンデンサ9の静電容量によって決まる。
負荷制御装置10では、第2コンデンサ9の静電容量を、第1ダイオード回路8に流れる電流の電流値が規定値(本実施形態では、10A)以下となるように設定することによって、第1ダイオード回路8が故障するのを抑制することが可能となる。
また、本実施形態の負荷制御装置10では、+1kVの雷サージ電圧が印加された場合に、主開閉部1に印加された電圧が上昇すると、第1ツェナーダイオード11にツェナー電流が流れた後で、主開閉部1の両端電圧がバリスタ7のバリスタ電圧よりも大きくなったとき、バリスタ7に電流(バリスタ電流)が流れる(図2中のA4参照)。これにより、負荷制御装置10では、主開閉部1に流れる雷サージ電流を、バリスタ回路18にも分流することが可能となる。
また、負荷制御装置10では、バリスタ7にバリスタ電流が流れると、バリスタ7のインピーダンスが、主開閉部1および第1ダイオード回路8それぞれのインピーダンスよりも小さくなる。これにより、負荷制御装置10では、主開閉部1に流れる雷サージ電流のほとんどを、バリスタ7に分流することが可能となる。よって、負荷制御装置10では、雷サージ電圧が印加されたとき、各半導体スイッチング素子17のサージ破壊(具体的には、アバランシェ破壊、または絶縁破壊)を抑制することが可能となる。
また、負荷制御装置10では、第1ダイオード回路8における雷サージに対する応答時間を、バリスタ7における雷サージに対する応答時間よりも短くしている。これにより、負荷制御装置10では、例えば、雷サージ電圧が印加されたとき、バリスタ7が応答する前に、第1ダイオード回路8を応答させることが可能となる。よって、負荷制御装置10では、図8に示す構成を備えた従来例の負荷制御装置60に比べて、各半導体スイッチング素子17のサージ破壊を抑制することが可能となる。
また、負荷制御装置10では、ツェナーダイオード11,12のツェナー電圧と、バリスタ7のバリスタ電圧とを、交流電源20の交流電圧の波高値よりも大きく設定している。これにより、負荷制御装置10では、雷サージ電圧が印加されない場合に、第1ダイオード回路8およびバリスタ回路18それぞれが誤って動作するのを防止することが可能となる。
負荷制御装置10では、-1kVの雷サージ電圧が印加された場合に、主開閉部1に印加された電圧が上昇すると、第2ツェナーダイオード12の両端間に、主開閉部1の両端電圧が印加される。また、負荷制御装置10では、主開閉部1の両端電圧が第2ツェナーダイオード12のツェナー電圧よりも大きくなったとき、第2ツェナーダイオード12にツェナー電流が流れる。よって、負荷制御装置10では、-1kVの雷サージ電圧が印加された場合であっても、主開閉部1に流れる雷サージ電流を、第1ダイオード回路8に分流することが可能となる。
本願発明者らは、図3に示す構成を備えた比較例の負荷制御装置30を考えた。なお、負荷制御装置30は、負荷制御装置10における第1ダイオード回路8を備えていない保護回路5Aのみが、負荷制御装置10と相違する。
また、本願発明者らは、図4に示すように、雷サージを擬似的に発生する雷サージ試験機31を用いて、負荷制御装置30に雷サージ電圧を印加する雷サージ試験を行った。上述の雷サージ試験では、IEC60669-2-1-1996に規定された規格に準じて、雷サージ電圧を+1kVに設定している。また、上述の雷サージ試験では、交流電源20の交流電圧(本実施形態では、200V)に雷サージ電圧を重畳する方法として、ノーマルモード印加を用いている。また、上述の雷サージ試験では、IEC60669-2-1-1996に規定された規格に準じて、交流電源20の交流電圧に雷サージ電圧を同期させる位相角を+90°に設定している。
また、本願発明者らは、上述の雷サージ試験における負荷制御装置30の特性例を、図5に表している。図5中のB1、B2、B3およびB4は、主開閉部1に印加された電圧、負荷21に流れる電流、バリスタ7に流れる電流および主開閉部1に流れる電流をそれぞれ表している。また、上述の雷サージ試験では、図5中の0μsの時点で、交流電源20の交流電圧に雷サージ電圧を重畳している。
比較例の負荷制御装置30では、雷サージ試験機31により雷サージ電圧が印加されると、図5に示すように、主開閉部1、バリスタ7という順番で電流が流れる。また、負荷制御装置30では、主開閉部1に流れる雷サージ電流を、バリスタ7に分流することが可能となっている。
しかしながら、比較例の負荷制御装置30では、雷サージ電圧が印加されたとき、主開閉部1に流れる雷サージ電流が、図5中のB4に示すように、負荷制御装置10における主開閉部1に流れる雷サージ電流(図2中のA3参照)に比べて、大きくなる。
本実施形態の負荷制御装置10では、第1ダイオード回路8を主開閉部1に並列接続している。また、負荷制御装置10では、第1ダイオード回路8における雷サージに対する応答時間を、バリスタ7における雷サージに対する応答時間よりも短くしている。これにより、負荷制御装置10では、雷サージ電圧が印加されたとき、主開閉部1に流れる雷サージ電流を、図2中のA3に示すように、負荷制御装置30における主開閉部1に流れる雷サージ電流(図5中のB4参照)に比べて、小さくすることが可能となる。よって、本実施形態の負荷制御装置10では、比較例の負荷制御装置30に比べて、各半導体スイッチング素子17のサージ破壊を抑制することが可能となる。
また、負荷制御装置10では、第1ダイオード回路8のサージ耐量を確保するために、主開閉部1に流れる雷サージ電流が第1ダイオード回路8に分流される時間を、数μs程度に設定してある。負荷制御装置10では、主開閉部1に流れる雷サージ電流が第1ダイオード回路8に分流される時間を、第1ダイオード回路8のインピーダンスにより設定している。具体的に説明すると、負荷制御装置10では、主開閉部1に流れる雷サージ電流が第1ダイオード回路8に分流される時間を、第1ダイオード回路8の時定数(第2コンデンサ9の静電容量と、ツェナーダイオード11,12の合成抵抗との積)により設定している。
なお、負荷制御装置10では、半導体スイッチング素子17として、MOSFETを用いているが、これを特に限定するものではない。半導体スイッチング素子17としては、例えば、JFET(Junction Field Effect Transistor)、HFET(Hetero junction Field Effect Transistor)などであってもよい。また、負荷制御装置10は、負荷21として、照明負荷を備えているが、これを特に限定するものではない。また、負荷制御装置10では、第1ダイオード回路8における3個の素子を、第1ツェナーダイオード11、第2コンデンサ9、第2ツェナーダイオード12の順序で構成しているが、この順序を特に限定するものではない。
以上説明した本実施形態の負荷制御装置10は、交流電源20から負荷21への給電路に設ける主開閉部1を備えている。負荷制御装置10は、半導体スイッチング素子17を具備する主開閉部1と、主開閉部1のオンオフを制御する制御回路4と、半導体スイッチング素子17に過電圧が印加されるのを抑制する保護回路5とを備えている。保護回路5は、バリスタ回路18とダイオード回路(第1ダイオード回路)8とを備えている。バリスタ回路18は、バリスタ7および第1コンデンサ6の並列回路を備えている。ダイオード回路8は、第2コンデンサ9、第1ツェナーダイオード11および第2ツェナーダイオード12の直列回路を備えている。第1ツェナーダイオード11のアノード側は、第2コンデンサ9を介して、第2ツェナーダイオード12のアノード側に接続されている。バリスタ回路18およびダイオード回路8の各々は、主開閉部1に並列接続されている。ダイオード回路8における雷サージに対する応答時間は、バリスタ7における雷サージに対する応答時間よりも短く設定されている。これにより、負荷制御装置10では、図8に示す構成を備えた従来例の負荷制御装置60に比べて、各半導体スイッチング素子17のサージ破壊を抑制することが可能となる。
(実施形態2)
本実施形態の負荷制御装置19の基本構成は、実施形態1の負荷制御装置10と同じであり、図6に示すように、保護回路5Bが、第2ダイオード回路13を備えている点などが実施形態1と相違する。なお、本実施形態では、実施形態1と同様の構成要素には同一の符号を付して説明を適宜省略する。
本実施形態の負荷制御装置19の基本構成は、実施形態1の負荷制御装置10と同じであり、図6に示すように、保護回路5Bが、第2ダイオード回路13を備えている点などが実施形態1と相違する。なお、本実施形態では、実施形態1と同様の構成要素には同一の符号を付して説明を適宜省略する。
第2ダイオード回路13は、第3コンデンサ14と、2個のツェナーダイオード15,16とを備えている。なお、本実施形態では、ツェナーダイオード15が、第3ツェナーダイオードである。また、本実施形態では、ツェナーダイオード16が、第4ツェナーダイオードである。
また、第2ダイオード回路13は、第3コンデンサ14、第3ツェナーダイオード15および第4ツェナーダイオード16の直列回路を備えている。
第3ツェナーダイオード15のアノード側は、第3コンデンサ14を介して、第4ツェナーダイオード16のアノード側に接続されている。負荷制御装置19では、ツェナーダイオード15,16のツェナー電圧が、互いに等しくなるように設定されている。
第2ダイオード回路13は、主開閉部1に並列接続されている。
負荷制御装置19では、ツェナーダイオード15,16のツェナー電圧を、バリスタ7のバリスタ電圧よりも小さく、且つ、交流電源20の交流電圧の波高値よりも大きく設定してある。
また、負荷制御装置19では、第2ダイオード回路13における雷サージに対する応答時間を、第1ダイオード回路8における雷サージに対する応答時間よりも短く設定してある。具体的に説明すると、負荷制御装置19では、第3ツェナーダイオード15および第4ツェナーダイオード16それぞれのツェナー電圧を、第1ツェナーダイオード11および第2ツェナーダイオード12それぞれのツェナー電圧よりも小さく設定してある。
以下、本実施形態の負荷制御装置19において交流電源20の交流電圧に雷サージ電圧が重畳されたときの動作について、図7に基づいて説明する。以下では、各半導体スイッチング素子17がオフ状態であるものとして説明する。また、以下では、第2ダイオード回路13の動作が、第1ダイオード回路8の動作と同じであるため、負荷制御装置19において交流電源20の交流電圧に雷サージ電圧が重畳されたときの動作を簡単に説明する。
図7は、交流電源20の交流電圧(本実施形態では、200V)に雷サージ電圧が重畳されたときに関し、回路シミュレータを用いて求めた負荷制御装置19の特性例を表している。また、図7中の左側の縦軸は、電圧値を表している。また、図7中の右側の縦軸は、電流値を表している。また、図7中の横軸は、交流電源20の交流電圧に雷サージ電圧が重畳されたときからの時間を表している。また、図7中のC1、C2、C3、C4、C5およびC6は、主開閉部1に印加された電圧、負荷21に流れる電流、バリスタ7に流れる電流、主開閉部1に流れる電流、第2ダイオード回路13に流れる電流および第1ダイオード回路8に流れる電流をそれぞれ表している。
上記回路シミュレータでは、IEC60669-2-1-1996に規定された規格に準じて、雷サージ電圧を、+1kVに設定している。また、上記回路シミュレータでは、交流電源20の交流電圧に雷サージ電圧を重畳させる条件として、ノーマルモード印加としている。また、上記回路シミュレータでは、IEC60669-2-1-1996に規定された規格に準じて、交流電源20の交流電圧に雷サージ電圧を同期させる位相角を、+90°に設定している。また、上記回路シミュレータでは、雷サージ電圧の電圧波形の規約波頭長を、1.2μsに設定している。また、上記回路シミュレータでは、雷サージ電圧の電圧波形の規約波尾長を、50μsに設定している。また、上記回路シミュレータでは、図7中の0μsの時点で、交流電源20の交流電圧に雷サージ電圧を重畳している。
負荷制御装置19では、例えば、雷サージ電圧が印加されたとき、図7に示すように、主開閉部1、第2ダイオード回路13、第1ダイオード回路8、バリスタ7という順番で電流が流れる。具体的に説明すると、負荷制御装置19では、例えば、雷サージ電圧が印加されたとき、図7中のC1に示すように、主開閉部1に印加された電圧(主開閉部1の両端電圧)が上昇する。これにより、負荷制御装置19では、主開閉部1の各半導体スイッチング素子17がオフ状態からオン状態となり、主開閉部1に雷サージ電流が流れる(図7中のC4参照)。負荷制御装置19では、+1kVの雷サージ電圧が印加されると、主開閉部1に印加された電圧が、略300V程度、上昇する。
また、負荷制御装置19では、第2ダイオード回路13における雷サージに対する応答時間を、第1ダイオード回路8における雷サージに対する応答時間よりも短く設定している。これにより、負荷制御装置19では、主開閉部1に印加された電圧が上昇すると、主開閉部1に流れる雷サージ電流が、第2ダイオード回路13に分流する(図7中のC5参照)。負荷制御装置19では、主開閉部1に流れる雷サージ電流が第2ダイオード回路13に分流される時間を、1μs未満に設定してある。
また、負荷制御装置19では、第2ダイオード回路13に電流が流れると、第3コンデンサ14に電荷が蓄積され、第3コンデンサ14が充電される。そして、負荷制御装置19では、第3コンデンサ14が満充電されると、第2ダイオード回路13に流れる電流が、第3コンデンサ14が満充電された時の電流の電流値以上流れなくなる。
また、負荷制御装置19では、第1ダイオード回路8における雷サージに対する応答時間を、第2ダイオード回路13における雷サージに対する応答時間よりも長く、且つ、バリスタ7における雷サージに対する応答時間よりも短く設定している。これにより、負荷制御装置19では、主開閉部1に流れる雷サージ電流が、第1ダイオード回路8にも分流する(図7中のC6参照)。
また、負荷制御装置19では、第1ダイオード回路8に電流が流れた後で、主開閉部1の両端電圧がバリスタ7のバリスタ電圧よりも大きくなったとき、主開閉部1に流れる雷サージ電流が、バリスタ回路18にも分流する(図7中のC3参照)。そして、負荷制御装置19では、バリスタ7にバリスタ電流が流れると、バリスタ7のインピーダンスが、主開閉部1およびダイオード回路8,13それぞれのインピーダンスよりも小さくなる。これにより、負荷制御装置19では、主開閉部1に流れる雷サージ電流のほとんどを、バリスタ7に分流することが可能となる。よって、負荷制御装置19では、雷サージ電圧が印加されたとき、主開閉部1に流れる雷サージ電流を、バリスタ7により吸収することが可能となるので、各半導体スイッチング素子17のサージ破壊を抑制することが可能となる。
本実施形態の負荷制御装置19では、第2ダイオード回路13における雷サージに対する応答時間を、第1ダイオード回路8における雷サージに対する応答時間よりも短く設定している。これにより、負荷制御装置19では、例えば、雷サージ電圧が印加されたとき、第1ダイオード回路8が応答する前に、第2ダイオード回路18を応答させることが可能となる。これにより、負荷制御装置19では、負荷制御装置10に比べて、各半導体スイッチング素子17のサージ破壊をより抑制することが可能となる。
また、負荷制御装置19では、ツェナーダイオード15,16のツェナー電圧を、交流電源20の交流電圧の波高値よりも大きく設定しているので、雷サージ電圧が印加されない場合、第2ダイオード回路13が誤って動作するのを防止することが可能となる。
ここにおいて、負荷制御装置19では、第3ツェナーダイオード15および第4ツェナーダイオード16それぞれのツェナー電圧を、第1ツェナーダイオード11および第2ツェナーダイオード12それぞれのツェナー電圧よりも小さく設定しているが、これに限らない。第3ツェナーダイオード15および第4ツェナーダイオード16それぞれのツェナー電圧は、例えば、第1ツェナーダイオード11および第2ツェナーダイオード12それぞれのツェナー電圧と同じ大きさに設定してもよい。ただし、ツェナーダイオード11,12,15,16のツェナー電圧は、ダイオード回路8,13における雷サージに対する応答時間を、バリスタ7における雷サージに対する応答時間よりも短くするために、バリスタ7のバリスタ電圧よりも小さく、且つ、交流電源20の交流電圧の波高値よりも大きく設定する必要がある。
以上説明した本実施形態の負荷制御装置19では、保護回路5Bが、バリスタ回路18と、2個のダイオード回路8,13とを備えている。また、負荷制御装置19では、第2ダイオード回路13を、主開閉部1に並列接続している。また、負荷制御装置19では、第2ダイオード回路13における雷サージに対する応答時間を、第1ダイオード回路8における雷サージに対する応答時間よりも短く設定している。これにより、本実施形態の負荷制御装置19では、例えば、雷サージ電圧が印加されたとき、第1ダイオード回路8が応答する前に、第2ダイオード回路18を応答させることが可能となる。よって、負荷制御装置19では、実施形態1の負荷制御装置10に比べて、各半導体スイッチング素子17のサージ破壊をより抑制することが可能となる。
また、本実施形態の負荷制御装置19では、保護回路5Bが、2個のダイオード回路8,13を備え、第2ダイオード回路13における雷サージに対する応答時間を、第1ダイオード回路8における雷サージに対する応答時間よりも短く設定している。これにより、本実施形態の負荷制御装置19では、実施形態1の負荷制御装置10に比べて、各半導体スイッチ素子17のサージ破壊をより抑制しながらも、保護回路5Bのサージ破壊を抑制することが可能となる。なお、負荷制御装置19では、ダイオード回路の個数を、2個としているが、これに限らず、3個以上であってもよい。
本発明を幾つかの好ましい実施形態によって記述したが、この発明の本来の精神および範囲、即ち請求の範囲を逸脱することなく、当業者によって様々な修正および変形が可能である。
Claims (3)
- 交流電源から負荷までの給電路に設ける主開閉部を備えた負荷制御装置であって、
半導体スイッチング素子を具備する前記主開閉部と、前記主開閉部のオンオフを制御する制御回路と、前記半導体スイッチング素子に過電圧が印加されるのを抑制する保護回路とを備え、
前記保護回路は、バリスタ回路とダイオード回路とを備え、
前記バリスタ回路は、バリスタおよび第1コンデンサの並列回路を備え、
前記ダイオード回路は、第2コンデンサ、第1ツェナーダイオードおよび第2ツェナーダイオードの直列回路を備え、
前記第1ツェナーダイオードのアノード側は、前記第2コンデンサを介して、前記第2ツェナーダイオードのアノード側に接続され、
前記バリスタ回路および前記ダイオード回路の各々は、前記主開閉部に並列接続され、
前記ダイオード回路における雷サージに対する応答時間は、前記バリスタにおける前記雷サージに対する応答時間よりも短く設定されている
ことを特徴とする負荷制御装置。 - 前記第1ツェナーダイオードのツェナー電圧は、前記第2ツェナーダイオードのツェナー電圧と同じ大きさで、且つ、前記バリスタのバリスタ電圧よりも小さく、且つ、前記交流電源からの交流電圧の波高値よりも大きく設定され、
前記バリスタ電圧は、前記半導体スイッチング素子の耐圧よりも小さく設定されている
ことを特徴とする請求項1記載の負荷制御装置。 - 前記第2コンデンサの静電容量は、前記第1ツェナーダイオードおよび前記第2ツェナーダイオードと前記第2コンデンサとで決まる時定数が、前記バリスタの前記応答時間よりも短くなるように、設定されている
ことを特徴とする請求項1または請求項2記載の負荷制御装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013-049510 | 2013-03-12 | ||
JP2013049510A JP2014176267A (ja) | 2013-03-12 | 2013-03-12 | 負荷制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2014141634A1 true WO2014141634A1 (ja) | 2014-09-18 |
Family
ID=51536314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2014/001221 WO2014141634A1 (ja) | 2013-03-12 | 2014-03-05 | 負荷制御装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2014176267A (ja) |
WO (1) | WO2014141634A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015177714A (ja) * | 2014-03-18 | 2015-10-05 | パナソニックIpマネジメント株式会社 | 負荷制御装置 |
JP6296409B1 (ja) * | 2017-10-26 | 2018-03-20 | 株式会社コンド電機 | サージ防護装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05207647A (ja) * | 1990-07-20 | 1993-08-13 | Nippon Denki Gijutsu Joho Syst Kaihatsu Kk | サージ吸収回路 |
JP2000069664A (ja) * | 1998-08-26 | 2000-03-03 | Kotobueeru:Kk | 過電圧保護回路 |
JP2010146527A (ja) * | 2008-12-22 | 2010-07-01 | Panasonic Electric Works Co Ltd | 負荷制御装置 |
-
2013
- 2013-03-12 JP JP2013049510A patent/JP2014176267A/ja active Pending
-
2014
- 2014-03-05 WO PCT/JP2014/001221 patent/WO2014141634A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05207647A (ja) * | 1990-07-20 | 1993-08-13 | Nippon Denki Gijutsu Joho Syst Kaihatsu Kk | サージ吸収回路 |
JP2000069664A (ja) * | 1998-08-26 | 2000-03-03 | Kotobueeru:Kk | 過電圧保護回路 |
JP2010146527A (ja) * | 2008-12-22 | 2010-07-01 | Panasonic Electric Works Co Ltd | 負荷制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2014176267A (ja) | 2014-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10027220B2 (en) | Interleaved power supplies and corresponding control methods | |
EP3038223B1 (en) | Load driving circuit | |
US10176950B2 (en) | Latching relay drive circuit | |
US20150062986A1 (en) | Power factor correction circuit | |
US20240106323A1 (en) | Systems and methods for active discharge for inverter for electric vehicle | |
TWI431882B (zh) | Electric shock protection device | |
US9025302B2 (en) | Ionizer | |
WO2014141634A1 (ja) | 負荷制御装置 | |
JP2002252980A (ja) | 変流器入力型電源装置 | |
JP5126241B2 (ja) | 過電圧保護回路、及び過電圧保護方法 | |
JP6685465B2 (ja) | 電子式回路遮断器 | |
WO2015141119A1 (ja) | 負荷制御装置 | |
US9246379B1 (en) | Current limit protection circuits for use with depletion MOSFET | |
CN108141030B (zh) | 保护电路 | |
JP5929424B2 (ja) | Led点灯装置及びそれを用いた照明装置 | |
JP6319456B2 (ja) | 漏電遮断器 | |
JP2004104852A (ja) | 突入電流防止回路 | |
CN105098705B (zh) | 一种漏电保护器 | |
JP2016101034A (ja) | 過電圧保護回路およびそれを備えた電気機器 | |
JP6371226B2 (ja) | 逆電流保護付きスイッチング電源装置 | |
JP7181485B2 (ja) | 電源回路 | |
TWI704737B (zh) | 過功率保護電路、充電器及過功率保護方法 | |
JP2019068639A (ja) | 放電装置 | |
JP5238658B2 (ja) | Dc−dcコンバータ及びdc−dcコンバータの短絡診断方法 | |
US10474172B2 (en) | Current limiter for AC load |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 14764314 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 14764314 Country of ref document: EP Kind code of ref document: A1 |