WO2014098131A1 - 透明電極付き基板およびその製造方法 - Google Patents

透明電極付き基板およびその製造方法 Download PDF

Info

Publication number
WO2014098131A1
WO2014098131A1 PCT/JP2013/083905 JP2013083905W WO2014098131A1 WO 2014098131 A1 WO2014098131 A1 WO 2014098131A1 JP 2013083905 W JP2013083905 W JP 2013083905W WO 2014098131 A1 WO2014098131 A1 WO 2014098131A1
Authority
WO
WIPO (PCT)
Prior art keywords
transparent electrode
substrate
electrode layer
amorphous
film
Prior art date
Application number
PCT/JP2013/083905
Other languages
English (en)
French (fr)
Inventor
弘毅 早川
崇 口山
山本　憲治
Original Assignee
株式会社カネカ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社カネカ filed Critical 株式会社カネカ
Priority to CN201380066868.5A priority Critical patent/CN104871258B/zh
Priority to JP2014553180A priority patent/JP6270738B2/ja
Priority to US14/653,805 priority patent/US9903015B2/en
Publication of WO2014098131A1 publication Critical patent/WO2014098131A1/ja
Priority to US15/880,470 priority patent/US10662521B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/40—Properties of the layers or laminate having particular optical properties
    • B32B2307/412—Transparent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/702—Amorphous
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/208—Touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0326—Inorganic, non-metallic conductor, e.g. indium-tin oxide [ITO]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10053—Switch
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1194—Thermal treatment leading to a different chemical state of a material, e.g. annealing for stress-relief, aging

Definitions

  • the present invention relates to a substrate with a transparent electrode provided with a transparent electrode layer on a transparent film substrate, and more particularly to a substrate with a transparent electrode layer for a capacitive touch panel and a method for manufacturing the same.
  • a substrate with a transparent electrode in which a transparent electrode layer made of a conductive oxide thin film is formed on a transparent substrate such as a transparent film or glass is widely used as a transparent electrode for displays, touch panels and the like.
  • the main factors that determine the performance of a substrate with a transparent electrode are the electrical resistance and light transmittance of the transparent electrode layer.
  • Indium-tin composite oxide (ITO) is widely used as a material that achieves both low resistance and high transmittance. ing.
  • Patent Document 1 describes that increasing the tin oxide concentration of ITO on a glass substrate increases the carrier density and lowers the resistance of the ITO transparent electrode layer. More specifically, in Patent Document 1, film formation is performed in a substrate temperature range of 230 to 250 ° C. using a target having a tin oxide content of about 10% by mass.
  • the time necessary for crystallization can be shortened by annealing at a high temperature of 200 ° C. or higher.
  • the film substrate cannot withstand such a high temperature, the ITO film formed on the transparent film substrate must be crystallized at a relatively low temperature of about 150 ° C. It is not easy to shorten and increase productivity.
  • Patent Document 3 describes a method of shortening the time required for crystallization by laminating ITO having a high tin oxide concentration and ITO having a low tin oxide concentration.
  • ITO having a low tin oxide concentration is partially used, it is difficult to sufficiently reduce the resistance of the ITO film after crystallization.
  • the time required for crystallization of the ITO film is reduced by extremely reducing the water pressure in the chamber before the start of the ITO film formation and during the film formation to 1.0 ⁇ 10 ⁇ 4 Pa or less. It can be shortened. In order to realize such a low partial pressure, it is necessary to lower the chamber pressure and remove moisture and gas adsorbed on the substrate film before starting the ITO film formation. When the inside of the chamber is evacuated by a vacuum pump, the time required for evacuation increases exponentially as the ultimate pressure is low (the ultimate vacuum is high). In order to reduce the moisture pressure in the chamber to 1.0 ⁇ 10 ⁇ 4 Pa or less before the start of ITO film formation, it is necessary to evacuate for a long time before film formation, and a film substrate is introduced into the chamber. As a result, the time required for film formation to be completed (occupation time of the film forming apparatus) becomes long, so that the overall productivity tends to decrease even if the crystallization time is shortened.
  • an object of the present invention is to provide a substrate with a transparent electrode having an ITO film with excellent productivity and low resistance. More specifically, the provision of a substrate with a transparent electrode using an ITO target having a high tin oxide concentration and having an amorphous transparent electrode layer that can be crystallized in a short time by relatively low-temperature annealing on a transparent film substrate. With the goal.
  • the inventors have made it possible to reduce the activation energy required for crystallization by increasing the amount of low-resistance grains in the amorphous transparent electrode layer before crystallization, which is necessary for crystallization. It has been found that the required time can be shortened.
  • the present invention relates to a substrate with a transparent electrode provided with an amorphous transparent electrode layer made of an amorphous indium-tin composite oxide having a tin oxide content of 6.5% by mass or more and less than 16% by mass on a transparent film substrate.
  • the amorphous transparent electrode layer has 50 / ⁇ m 2 or more of regions having a continuous area of 100 nm 2 or more with a current value on the applied voltage surface of 50 nA or more.
  • the tin oxide content of the amorphous transparent electrode layer is larger than 8% by mass and smaller than 16% by mass.
  • a crystalline transparent electrode layer having a lower resistance can be obtained when the amorphous transparent electrode layer is crystallized by heating.
  • the tin oxide content of the amorphous transparent electrode layer is 6.5% by mass to 8% by mass. If the content of tin oxide is within this range, the low resistivity can be maintained and the time required for crystallization can be further shortened.
  • the film thickness of the amorphous transparent electrode layer is preferably 10 nm to 35 nm.
  • the time required for crystallization is preferably 30 minutes or less.
  • the amorphous transparent electrode layer preferably has an activation energy for crystallization of 1.3 eV or less.
  • the resistivity after the amorphous transparent electrode layer is heated at 150 ° C. for 30 minutes is preferably 1.5 ⁇ 10 ⁇ 4 to 3.0 ⁇ 10 ⁇ 4 ⁇ cm.
  • this invention relates to the manufacturing method of a board
  • a transparent electrode layer made of an amorphous indium-tin composite oxide is formed on a transparent film substrate by sputtering (transparent electrode layer forming step).
  • transparent electrode layer forming step a composite oxide target of indium oxide and tin oxide having a tin oxide content of 6.5% by mass or more and less than 16% by mass is used.
  • the tin oxide content of the target is preferably greater than 8% by mass and less than 16% by mass.
  • the power source power density at the time of forming the transparent electrode layer is 2.0 W / cm 2 or more.
  • pre-sputtering is performed at a power source power density of 2.0 W / cm 2 or more before starting the film formation of the transparent electrode layer.
  • the power source power density at the time of pre-sputtering is preferably equal to or higher than the power source power density at the time of forming the transparent electrode layer.
  • pre-sputtering may be performed before starting film formation, and film formation may be performed at a power density of 2.0 W / cm 2 or more.
  • the moisture pressure in the chamber becomes 2 ⁇ 10 ⁇ 4 Pa to 1 ⁇ 10 ⁇ 3 Pa before forming the transparent electrode layer.
  • the moisture pressure in the chamber at the time of forming the transparent electrode layer is preferably 3 ⁇ 10 ⁇ 4 Pa to 3 ⁇ 10 ⁇ 3 Pa.
  • this invention relates to the manufacturing method of a board
  • the amorphous transparent electrode layer By heating the amorphous transparent electrode layer, the amorphous ITO is crystallized to obtain a crystalline transparent electrode layer.
  • the resistivity of the crystalline transparent electrode layer is preferably 1.5 ⁇ 10 ⁇ 4 to 3.0 ⁇ 10 ⁇ 4 ⁇ cm.
  • the tin oxide concentration of the amorphous transparent electrode layer is large, the resistance of the transparent electrode layer after crystallization is reduced. Moreover, since the density of the low resistance grains in the amorphous transparent electrode layer is large, the time required for completing the crystallization of ITO is short. Furthermore, since it is not necessary to excessively depressurize the chamber before the start of film formation, the time required for evacuation is shortened.
  • the substrate with a transparent electrode of the present invention can be reduced in resistance, and the time required from the introduction of the film substrate into the film forming chamber to the completion of film formation (occupation time of the film forming apparatus), Further, after the film formation is completed, both the time required for crystallization is short and the time required for the entire manufacturing process can be shortened, so that the productivity is excellent.
  • FIG. 1 is a schematic cross-sectional view of a substrate 100 with a transparent electrode comprising a transparent electrode layer 20 on a transparent film substrate 10.
  • the transparent electrode layer 20 is an amorphous film, and includes low-resistance grains 22 in the amorphous phase 21.
  • the transparent film substrate a transparent and colorless substrate is used in the visible light region.
  • the material of the transparent film substrate is, for example, a general-purpose resin such as a polyester resin such as polyethylene terephthalate (PET), polybutylene terephthalate (PBT), or polyethylene naphthalate (PEN), a cycloolefin resin, a polycarbonate resin, or a cellulose resin.
  • the glass transition temperature of the transparent film made of these general-purpose resins is generally about 50 ° C. to 150 ° C.
  • resin, such as transparent polyimide has a high glass transition temperature of 200 degreeC or more, the film which consists of such super heat resistant resin is very expensive. Therefore, from the viewpoint of reducing the manufacturing cost of the substrate with a transparent electrode, the material for the transparent film is preferably a general-purpose resin as described above.
  • polyethylene phthalate and cycloolefin resin are preferably used.
  • the thickness of the transparent film substrate is not particularly limited, but is preferably 0.01 to 0.4 mm, more preferably 0.02 to 0.3 mm.
  • the thicker the film substrate the less susceptible to deformation due to film formation.
  • the film substrate is too thick, the flexibility is lost and it is difficult to form the transparent electrode layer by the roll-to-roll method.
  • the transparent electrode layer can be formed by a roll-to-roll method with high productivity while suppressing deformation of the film substrate due to heat.
  • the transparent film substrate 10 may have a base layer 12 on a transparent film 11.
  • the underlayer 12 serves as a film formation base when the transparent electrode layer 20 is formed on the transparent film substrate 10.
  • the adhesiveness between the transparent film substrate 10 and the transparent electrode layer 20 can be improved by providing an inorganic insulating layer such as silicon oxide (SiOx) as the base layer 12.
  • the transparent film substrate 10 may have an organic material layer or an organic-inorganic composite material layer as the base layer 12.
  • the organic material layer or the organic-inorganic composite material layer can act as an easy adhesion layer or a stress buffer layer.
  • the underlayer 12 may be composed of one layer or may be a laminated structure of two or more layers.
  • the base layer 12 of the transparent film substrate can also have a function as an optical adjustment layer.
  • a middle refractive index layer made of SiOx (x 1.8 to 2.0)
  • a high refractive index layer made of niobium oxide, and a low refractive index layer made of SiO 2 are laminated in this order.
  • the configuration of the optical adjustment layer is not limited to such a three-layer configuration. Further, the film thickness of each layer can be appropriately set in consideration of the refractive index of the material and the like.
  • the film forming method can form a homogeneous film with few impurities, the film forming speed is large and the productivity is high.
  • the sputtering method is desirable because of its excellent point.
  • metal, metal oxide, or metal carbide can be used as the sputtering target.
  • the substrate surface may be subjected to a surface treatment.
  • a surface treatment means for example, there is a method of increasing the adhesion force by giving the substrate surface electrical polarity. Specific examples include corona discharge and plasma treatment.
  • a transparent electrode layer 20 made of ITO is formed on the transparent film substrate 10.
  • the transparent electrode layer 20 is preferably formed by sputtering.
  • the film thickness of the transparent electrode layer is not particularly limited and is appropriately set according to the required resistance value and the like.
  • the thickness of the transparent electrode layer 20 is preferably 10 nm to 35 nm, and more preferably 15 nm to 30 nm.
  • the ITO transparent electrode layer formed on the transparent film substrate by the sputtering method is an amorphous film in an as-deposited state immediately after the film formation.
  • the amorphous transparent electrode layer 20 preferably includes low resistance grains 22 in the amorphous phase 21.
  • a crystal having a crystallization rate of 30% or less is defined as amorphous. The crystallization rate is determined from the ratio of the area occupied by the crystal grains in the observation field during microscopic observation.
  • the tin oxide concentration of the amorphous transparent electrode layer is 6.5% by mass or more and less than 16% by mass with respect to the total of indium oxide and tin oxide.
  • the tin oxide concentration of the amorphous transparent electrode layer is preferably 6.5% by mass to 8% by mass.
  • the tin oxide concentration of the amorphous transparent electrode layer is preferably larger than 8% by mass and smaller than 16% by mass, larger than 8% by mass and 14% by mass. % Or less, more preferably 9% by mass to 12% by mass.
  • the amorphous transparent electrode layer 20 preferably has a large number of regions having a large current value on the applied voltage surface when a bias voltage is applied. More specifically, when a bias voltage of 0.1 V is applied, the number of regions where the current value on the applied voltage surface is 50 nA or more is preferably 50 / ⁇ m 2 or more.
  • the current on the applied voltage surface is measured by using a scanning probe microscope equipped with a conductive cantilever, bringing the conductive cantilever into contact with the applied voltage surface, and scanning the measurement region while monitoring the current flowing into the cantilever.
  • a two-dimensional current distribution (current image) is obtained.
  • the portion where the current is large is low resistance. That is, it can be said that the current image (current value distribution) represents the distribution of resistance.
  • the obtained current image is binarized at a threshold value of 50 nA, and a continuous region in which the area of a current amount of 50 nA or more (low resistance region) is 100 nm 2 or more is regarded as one low resistance grain.
  • a threshold value of 50 nA a current amount of 50 nA or more
  • a continuous region in which the area of a current amount of 50 nA or more (low resistance region) is 100 nm 2 or more is regarded as one low resistance grain.
  • the amorphous transparent electrode layer 20 before crystallization (annealing) by heating is in a state where the low resistance grains 22 are buried in the high resistance amorphous phase 21.
  • the distribution of the low resistance grains can be evaluated. As the density of the region (low resistance grain) where the current value on the applied voltage surface of the amorphous transparent electrode layer is large is large, the activation energy required for crystallization tends to decrease and the crystallization time tends to be shortened.
  • the density of the region where the amount of current is 50 nA or more is preferably 50 / ⁇ m 2 or more, more preferably 80 / ⁇ m 2 or more, further preferably 100 / ⁇ m 2 or more, and most preferably 120 / ⁇ m 2 or more.
  • the upper limit of the density of the low resistance grains is not particularly limited.
  • the density of the low-resistance grains in the amorphous transparent electrode layer is generally 1000 / ⁇ m 2 or less, preferably 500 / ⁇ m. 2 or less, more preferably 400 / ⁇ m 2 or less.
  • the transparent electrode layer 20 is formed on the transparent film substrate 10 by a roll-to-roll method using a winding type sputtering apparatus.
  • the power source used for sputtering film formation is not particularly limited, and a DC power source, an MF power source, an RF power source, or the like is used.
  • the power source used for the sputter deposition of the transparent electrode layer is preferably a DC power source or an MF power source, and particularly preferably a DC power source.
  • the use of a DC power source can increase the low-resistance grain density in the transparent electrode layer with a short time of pre-sputtering.
  • the sputter target it is desirable to use a composite sintered body in which tin oxide is dissolved in indium oxide.
  • the content of tin oxide in the target is preferably 6.5% by mass or more and less than 16% by mass with respect to the total of indium oxide and tin oxide.
  • the content of tin oxide in the target is selected within the above range so that the tin oxide concentration of the amorphous transparent electrode layer is within the above range.
  • the sputtering film forming conditions for the transparent electrode layer are not particularly limited as long as the low-resistance grain density of the as-deposited material is within the above range.
  • the low resistance grain density is increased by performing pre-sputtering before starting the film formation of the transparent electrode layer, increasing the power source power density during film formation, increasing the substrate temperature, and the like. More specifically, before the start of film, 2.0 W / cm 2 or more, more preferably carried out pre-sputtering at 3.0 W / cm 2 or more power power density; power power density during casting 2 0.0 W / cm 2 or more, more preferably 3.0 W / cm 2 or more; the heating temperature (substrate temperature) during film formation is 100 ° C. to 150 ° C., more preferably 100 ° C. to 120 ° C .; Alternatively, by combining these conditions, an amorphous transparent electrode layer having a low resistance grain density of 50 particles / ⁇ m 2 or more is formed.
  • the moisture pressure in the chamber is preferably 1 ⁇ 10 ⁇ 3 Pa or less, more preferably 8 ⁇ 10 ⁇ 4 Pa or less, and 6 ⁇ 10 ⁇ 4 Pa or less. More preferably.
  • the time required for evacuation increases exponentially as the ultimate pressure decreases. Therefore, if the water pressure before the start of film formation is set too small, the pre-process of film formation (with the film substrate in the chamber) The time required from the introduction to the start of film formation) becomes longer, which can be a factor for reducing productivity. Therefore, the moisture pressure in the chamber by vacuum evacuation before the start of film formation is preferably 2 ⁇ 10 ⁇ 4 Pa or more.
  • the moisture pressure in the chamber before the start of film formation and during film formation can be measured by quadrupole mass spectrometry (Qmass).
  • pre-sputtering when pre-sputtering is performed before starting the film formation of the transparent electrode layer, it is preferable to perform vacuum evacuation before the pre-sputtering so that the moisture pressure in the chamber is within the above range.
  • an inorganic insulating layer such as silicon oxide as the underlayer 12 and the transparent electrode layer 20 are continuously formed using a sputtering film forming apparatus including a plurality of chambers, before the inorganic insulating layer is formed.
  • evacuation so that the water pressure in the chamber is within the above range.
  • pre-sputtering means that before the ITO transparent electrode layer is formed, sputter discharge is performed on a portion that does not become a product on the transparent film substrate.
  • base layer 12 such as silicon oxide
  • discharge is performed before the ITO transparent electrode layer is formed.
  • the pressure in the chamber is equal to the pressure during transparent electrode layer deposition or from the viewpoint of exhaust removal of impurities on the target.
  • a lower pressure is preferable.
  • the optimum amount of oxygen introduced during pre-sputtering varies depending on the oxidation state of the target surface and the like. Therefore, it is preferable that the oxygen partial pressure is set so that the crystallization time after the formation of the transparent electrode layer is shortened according to the properties of the target.
  • the power source power density at the time of pre-sputtering is preferably equal to or higher than the power source power density at the time of forming the transparent electrode layer.
  • the power density at the time of pre-sputtering is preferably 1 to 10 times, more preferably 1.5 to 5 times, and further preferably 2 to 4 times the power density at the time of forming the transparent electrode layer.
  • a transparent electrode layer After pre-sputtering at a high power density, a transparent electrode layer is formed at a power density equal to or lower than that to increase the density of low-resistance grains while suppressing damage to the film substrate due to film formation. it can. Therefore, an amorphous transparent electrode layer having a short crystallization time and a low resistivity after crystallization can be obtained.
  • pre-sputtering is not particularly limited, it is generally performed within the range of room temperature (about 20 ° C.) to 150 ° C. Note that pre-sputtering may be performed at a temperature lower than room temperature (for example, while cooling the film forming roll).
  • the pre-sputtering time can be appropriately set according to the condition of the target surface, pre-sputtering temperature, power density, and the like, but is preferably 3 minutes or more, and more preferably 5 minutes or more.
  • a transparent electrode layer is formed while introducing an inert gas such as argon and oxygen into the chamber.
  • the film forming pressure after introducing the process gas is preferably 0.2 Pa to 0.6 Pa.
  • the amount of introduction of process gas such as argon or oxygen at the time of forming the transparent electrode layer is set in consideration of the balance with the chamber volume, film forming pressure, film forming power density and the like.
  • the introduction amount of an inert gas such as argon is preferably 200 sccm to 1000 sccm, more preferably 250 sccm to 500 sccm.
  • the amount of oxygen gas introduced is preferably 1 sccm to 10 sccm, more preferably 2 sccm to 5 sccm.
  • Water partial pressure of the transparent electrode layer formation time in the chamber 3 ⁇ less preferably 10 -3 Pa, 2 ⁇ 10 -3 Pa or less is more preferable.
  • the smaller the moisture pressure during film formation the shorter the crystallization time.
  • the water pressure during film formation it is necessary to reduce the water pressure before the start of film formation, and the time required for evacuation tends to be long.
  • the moisture pressure during film formation is kept small, it is difficult to increase the size of the device or the types of film substrates that can be used are limited (it is difficult to use films with a high water content). There is. Therefore, the water pressure during film formation is preferably 3 ⁇ 10 ⁇ 4 Pa or more, more preferably 5 ⁇ 10 ⁇ 4 Pa or more.
  • the power density at the time of film formation is not particularly limited as long as spatter discharge can occur, and is, for example, an arbitrary range of 0.4 W / cm 2 or more. And can.
  • the film forming power density of the transparent electrode layer is preferably 2 W / cm 2 or more, and more preferably 2.5 W / cm 2 or more.
  • the film forming power density is preferably 10 W / cm 2 or less from the viewpoint of suppressing film forming damage. If the power density is excessively high, the crystallization speed increases, but the resistivity after crystallization may not be sufficiently lowered due to the influence of film-forming damage.
  • the power density during film formation may be less than 2 W / cm 2.
  • the power density during film formation may be 0.4 W / cm 2 to 0.8 W. Even at about / cm 2 , an amorphous transparent electrode layer having a high density of low-resistance grains and a short time required for crystallization can be obtained.
  • the substrate temperature at the time of forming the transparent electrode layer is higher, the density of the low-resistance particles is increased and the crystallization time tends to be shortened. Therefore, the substrate temperature is preferably 20 ° C. or higher, and more preferably 30 ° C. or higher.
  • the substrate temperature is the temperature of the film substrate during film formation. When pre-sputtering is performed before the transparent electrode layer is formed, or when the film forming power density is 2 W / cm 2 or more, the density of 50 low-resistance grains is 50 even when forming at room temperature without heating during film formation. / ⁇ m 2 or more.
  • the film formation roll and the film substrate are heated by sputtering discharge, so that the substrate temperature may rise to about 50 ° C. If the power density at the time of pre-sputtering is increased or the pre-sputtering time is lengthened, the density of the low-resistance grains is 50 particles / ⁇ m 2 or more even when the substrate temperature is lower than 20 ° C. can do.
  • the substrate temperature at the time of forming the transparent electrode layer is 100 ° C. or higher, the density of the low-resistance grains further increases and the crystallization time tends to be further shortened.
  • the substrate temperature during film formation of the transparent electrode layer is preferably 100 ° C. or less, and more preferably 90 ° C. or less. As described above, in the present invention, it is possible to form a transparent electrode layer that can be crystallized in a short time without excessively increasing the substrate temperature by performing pre-sputtering or increasing the film forming power density. .
  • an amorphous transparent electrode layer is formed on a transparent film substrate by sputtering to obtain a substrate with a transparent electrode.
  • a transparent electrode layer capable of crystallization in a short time is formed without excessive evacuation or high-temperature heating. Therefore, the process window of the film forming conditions is wide, and variations in characteristics within the film forming surface are suppressed, so that a large-area substrate with a transparent electrode can be obtained.
  • the resistivity of the amorphous transparent electrode layer is preferably in the range of about 5 ⁇ 10 ⁇ 4 ⁇ ⁇ cm to 9 ⁇ 10 ⁇ 4 ⁇ ⁇ cm, and preferably 6 ⁇ 10 ⁇ 4 ⁇ ⁇ cm to 8 ⁇ 10 ⁇ 4. More preferably, ⁇ ⁇ cm.
  • the carrier density of the amorphous transparent electrode layer is preferably about 3 ⁇ 10 ⁇ 20 / cm 3 to 5 ⁇ 10 ⁇ 20 / cm 3 . As the tin oxide concentration in the ITO film increases, the carrier density in the film tends to increase.
  • the substrate with a transparent electrode of the present invention having an amorphous transparent electrode layer on a transparent film substrate is preferably reduced in resistance by crystallization of the transparent electrode layer.
  • Asdepo's amorphous transparent electrode layer is mostly made of amorphous ITO.
  • the resistance of the transparent electrode layer is reduced.
  • an amorphous transparent electrode layer is converted into a crystalline transparent electrode layer by annealing a substrate with a transparent electrode by heating in the presence of oxygen.
  • the “heating annealing” in the above means a process in which heat from a heat source is positively applied to the transparent electrode for a certain period of time, such as ITO crystallization or heating during electrode formation.
  • the temperature of the heat annealing for crystallization is preferably 180 ° C. or lower, and more preferably 160 ° C. or lower.
  • the time required for crystallization is short. Specifically, when heat annealing is performed at 150 ° C., the time required to complete crystallization is preferably 30 minutes or less. In the present invention, the time required to complete the crystallization of the amorphous transparent electrode layer may be adjusted to 20 minutes or less, 15 minutes or less, 10 minutes or less, or 5 minutes or less by adjusting the film forming conditions. it can. Whether or not the crystallization is completed is evaluated by a change in resistance value before and after immersion when the substrate with a transparent electrode is immersed in 7% hydrochloric acid at room temperature for 30 seconds.
  • the resistance after immersion is 1.3 times or less of the resistance before immersion, crystallization is considered complete.
  • the acid treatment is performed under the above conditions, the amorphous ITO is completely dissolved and removed. If the crystallization is not sufficient, the undissolved crystal part remains in an island shape and is electrically insulated. Increase significantly.
  • the magnitude of the crystallization speed can be judged by the crystallization time as described above, but more strictly, it is evaluated by the activation energy necessary for crystallization.
  • the activation energy for crystallizing the amorphous transparent electrode layer is preferably 1.3 eV or less, more preferably 1.1 eV or less, and 1.0 eV or less. More preferably.
  • the activation energy tends to decrease as the density of the low-resistance particles in the amorphous transparent electrode layer increases. The smaller the activation energy, the shorter the crystallization time.
  • k A ⁇ exp ( ⁇ E / RT), which is a relational expression between the rate constant and the temperature.
  • k is a rate constant
  • E is an activation energy
  • A is a constant
  • R is a gas constant
  • T is an absolute temperature.
  • the activation energy E can be obtained from the slope of the straight line (Arrhenius plot).
  • ln represents a natural logarithm.
  • the activation energy E is calculated by obtaining the reaction rate constant k at three temperatures of 130 ° C., 140 ° C., and 150 ° C. and performing an Arrhenius plot.
  • x the reaction rate
  • t the elapsed time from the start of the reaction.
  • the resistance decreases with crystallization, and when the crystallization is completely completed, the temporal change in resistance is completed. That is, the amount of change in resistance reflects the amount of amorphous material that has changed into crystals, and the time change in the crystallization process can be examined by examining the time change in resistance during the heat annealing. Therefore, the reaction rate constant k is obtained by monitoring the amount of change in resistance instead of the reaction rate (crystallization rate) x.
  • the resistance is an average value R h of the resistance value R0 before annealing and the resistance value RC after annealing.
  • the present invention by forming an amorphous transparent electrode layer having a large density of low-resistance grains on the transparent film substrate, even when the tin oxide content in the film is larger than 8% by mass, Crystallization in a short time becomes possible. Moreover, since the tin oxide content in the film is large, the carrier density in the film is high, and the resistance of the transparent electrode layer after crystallization is lowered. That is, according to the present invention, a low-resistance substrate with a transparent electrode can be obtained with high productivity. In the present invention, a transparent electrode layer that can be crystallized in a short time can be obtained even when the water pressure before film formation is 2 ⁇ 10 ⁇ 4 Pa or more. Therefore, the total productivity including film formation to ITO heat crystallization is improved.
  • the resistivity of the transparent electrode layer after crystallization is preferably 3.0 ⁇ 10 ⁇ 4 ⁇ cm or less, more preferably 2.7 ⁇ 10 ⁇ 4 ⁇ cm or less. More preferably, it is 2.5 ⁇ 10 ⁇ 4 ⁇ cm or less.
  • the substrate with a transparent electrode of the present invention can be used as a transparent electrode for a display, a light emitting element, a photoelectric conversion element, etc., and is suitably used as a transparent electrode for a touch panel. Especially, since the transparent electrode layer after crystallization has low resistance, it is preferably used for a capacitive touch panel.
  • the sheet resistance of the transparent electrode layer was measured by four-probe pressure contact measurement using a low resistivity meter Loresta GP (MCP-T710, manufactured by Mitsubishi Chemical Corporation).
  • the resistivity of the transparent electrode layer was calculated by the product of the sheet resistance value and the film thickness.
  • the resistivity after crystallization was measured after taking out the sample after crystallization from the oven and cooling it to room temperature.
  • Heating temperature Arrhenius plot (horizontal axis: 1 / RT, vertical axis: ln (1 / k)) from reaction rate constant k and heating temperature at 130 ° C, 140 ° C, 150 ° C, respectively, and the slope of the straight line Activation energy E was designated.
  • the number of low resistance regions is measured by a scanning probe microscope system (NanoNaviReal, manufactured by SII Nanotechnology, scanner model number: FS20N) equipped with a scanning probe microscope unit (Nanocute) and a measurement control unit (NanoNavi probe station).
  • Current image measurement using a 30 nm rhodium-coated conductive cantilever (SI-DF3R, manufactured by SII Nanotechnology, spring constant: 1.6 N / m) and evaluation of the low resistance region from the distribution of the current image Went.
  • the substrate with a transparent electrode was cut into a 5 mm square, and the ITO film surface and the sample holder were made conductive through a copper tape. After bringing the probe into contact with the sample, a bias voltage of 1 V was applied from the holder, and the range of 2 ⁇ m 2 was scanned to remove static electricity. Next, with the probe kept in contact, the applied voltage was changed to 0.1 V, the area of 1 ⁇ m 2 was scanned near the center of the area where static electricity was removed, and a shape image and a current image were obtained by two-screen measurement. Obtained. The measurement was performed in a room temperature environment. Detailed measurement conditions are as follows.
  • Measurement mode AFM Deflection amount: -1mm Scanning frequency: 1.08Hz I gain: 0.45 P gain: 0.11 A gain: 0 DIF sensitivity: 40.00 mV / nm Resolution (X ⁇ Y): 256 ⁇ 256 Image quality: Standard
  • FIG. 6 is a result of binarizing the current image of the first embodiment.
  • a continuous region in which the area of the portion where the current value is 50 nm or more (the white portion in FIG. 5) is 100 nm 2 or more is regarded as one low-resistance grain. The number was counted. From FIG. 6, the number of low resistance grains can be read as 51 / ⁇ m 2 .
  • Example 1 A silicon oxide layer and a transparent electrode layer were formed on a PET film substrate having a glass transition temperature of 80 ° C. on which hard coat layers were formed on both sides using a roll-to-roll type sputtering apparatus.
  • the film was transported in the film forming apparatus and evacuated until the water pressure in the chamber reached 4 ⁇ 10 ⁇ 4 Pa. At this time, evacuation took 2 hours.
  • the substrate temperature was 40 ° C.
  • Pre-sputtering was performed for 15 minutes at a power density of 3.0 W / cm 2 using a DC power source under conditions of an internal pressure of 0.3 Pa and a moisture pressure of 1 ⁇ 10 ⁇ 3 Pa.
  • the oxygen flow rate was changed to 2.0 sccm, and sputtering film formation was performed at a power density of 0.6 W / cm 2 of a DC power source to form an ITO transparent electrode layer on the silicon oxide layer.
  • the film thickness of the obtained transparent electrode layer was 26 nm.
  • the substrate temperature during film formation was determined by pasting a thermolabel (TEMP-PLATE, manufactured by IP Giken) on a transparent film substrate in advance, and reading the maximum temperature of the thermolabel after film formation.
  • the thermo label selected and stuck the area
  • the film thickness of the transparent electrode layer is a value obtained by observing the cross section with a transmission electron microscope (TEM). The water pressure before and during film formation was measured using a quadrupole mass spectrometer.
  • Example 2 Pre-sputtering before forming the transparent electrode layer was not performed, and the oxygen flow rate during film formation of the transparent electrode layer was 4.0 sccm and the power density was 3.0 W / cm 2 . Other than that was carried out similarly to Example 1, and produced the board
  • Example 3 After performing the pre-sputtering for 15 minutes before forming the transparent electrode layer, the ITO transparent electrode layer was formed under the same conditions as the pre-sputtering. Other than that was carried out similarly to Example 1, and produced the board
  • Example 4 The degassing temperature before film formation and the substrate temperature during film formation were 120 ° C. Other than that was carried out similarly to Example 3, and produced the board
  • Example 5 The degassing temperature before film formation and the substrate temperature during film formation were 120 ° C. Other than that was carried out similarly to Example 1, and produced the board
  • Example 1 A substrate with a transparent electrode was produced in the same manner as in Example 1 except that pre-sputtering was not performed before forming the transparent electrode layer.
  • the film thickness of the obtained transparent electrode layer was 26 nm.
  • Example 2 A substrate with a transparent electrode was produced in the same manner as in Example 5 except that pre-sputtering was not performed before forming the transparent electrode layer.
  • the film thickness of the obtained transparent electrode layer was 26 nm.
  • Table 1 shows the film forming conditions of the transparent electrode layers of the above Examples and Comparative Examples, the characteristics of the amorphous film after film formation, the crystallization conditions (crystallization time and activation energy), and the characteristics after crystallization.
  • the annealing time required for crystallization depends on the density of the low resistance grains, and that the crystallization can be performed in a shorter time as the number of the low resistance grains in the amorphous film is larger. Specifically, it can be seen that if the low resistance grain density is 50 particles / ⁇ m 2 or more, crystallization is completed in 30 minutes or less. It can also be seen that the activation energy required for crystallization at that time is 1.3 eV or less. That is, it can be seen that when the amorphous transparent electrode layer of the as-deposited film after deposition contains many low-resistance grains, the activation energy E for crystallization is small and crystallization is possible in a short time.
  • Example 1 From the comparison between Example 1 and Comparative Example 1, it can be seen that the number of low-resistance grains is increased and the crystallization rate is increased by performing pre-sputtering before ITO film formation. In addition, it can be seen from the comparison between Example 2 and Comparative Example 1 that the same effect as that of pre-sputtering can also be obtained by forming the transparent electrode layer at a high power density. From the comparison between Example 1 and Example 2 and Example 3, it can be seen that, after pre-sputtering, the film acceleration is further increased by film formation at a high power density.
  • Example 1 and Example 5 From the comparison between Example 1 and Example 5 and the comparison between Example 3 and Example 4, it can be seen that the crystallization rate is further increased by increasing the substrate temperature at the time of forming the transparent electrode layer.
  • pre-sputtering and high power are used rather than increasing the substrate temperature (film formation temperature). It can be seen that the film acceleration at the density can increase the crystal acceleration more effectively.
  • the number of low-resistance grains is increased by a combination of film formation conditions such as pre-sputtering before film formation of the transparent electrode layer, power density increase during film formation, and substrate temperature rise. It can be seen that the crystallization time can be further shortened.
  • Comparative Example 2 and Comparative Example 3 require a longer time for crystallization than Examples 1-5. From these results, the shortening of the crystallization time of the transparent electrode layer according to the present invention is due to a mechanism different from the conventionally known shortening of the crystallization time by reducing the water pressure, which improves the productivity and reduces the resistance. It can be seen that there is an advantage over the prior art in both.
  • Example 6 A silicon oxide layer and a transparent electrode layer were formed on a PET film substrate having a glass transition temperature of 80 ° C. on which hard coat layers were formed on both sides using a roll-to-roll type sputtering apparatus.
  • the film forming roll temperature (Preset temperature) ⁇ 20 ° C., chamber internal pressure 0.2 Pa, moisture pressure 1 ⁇ 10 ⁇ 3 Pa
  • pre-sputtering was performed for 180 minutes at a power density of 5.0 W / cm 2 using an MF power source.
  • sputtering was performed under the same conditions as in pre-sputtering to form an ITO transparent electrode layer on the silicon oxide layer.
  • the film thickness of the obtained transparent electrode layer was 26 nm
  • the resistivity was 6.0 ⁇ 10 ⁇ 4 ⁇ ⁇ cm
  • the number of low-resistance grains per 1 ⁇ m 2 was 56.
  • Example 6 From the results of Example 6 above, even when the tin oxide content is 8% by mass or less, it is possible to form an amorphous transparent electrode layer having low resistance grains of 50 / ⁇ m 2 or more, and within 30 minutes. It can be seen that crystallization is possible in time.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Physical Vapour Deposition (AREA)
  • Non-Insulated Conductors (AREA)
  • Laminated Bodies (AREA)

Abstract

　本発明の透明電極付き基板（１００）は、透明フィルム基板（１０）上に、アモルファス透明電極層（２０）を備える。アモルファス透明電極層（２０）は、０．１Ｖのバイアス電圧が印加された場合に、加電圧面における電流値が５０ｎＡ以上の連続した面積１００ｎｍ２以上の領域を５０個／μｍ２以上有する。一実施形態において、アモルファス透明電極層（２０）は、酸化スズの含有量が８質量％より大きく１６質量％より小さい。別の実施形態において、アモルファス透明電極層（２０）は、酸化スズの含有量が６．５質量％～８質量％である。本発明の透明電極付き基板は、短時間の加熱で透明電極層の結晶化が可能である。

Description

透明電極付き基板およびその製造方法
　本発明は、透明フィルム基板上に透明電極層を備える透明電極付き基板に関し、特に、静電容量式タッチパネル用の透明電極層付き基板およびその製造方法に関する。
　透明フィルムやガラス等の透明基板上に導電性酸化物薄膜からなる透明電極層が形成された透明電極付き基板は、ディスプレイ、タッチパネル等の透明電極として広く用いられている。透明電極付き基板の性能を決める主な要素は、透明電極層の電気抵抗と光透過率であり、低抵抗と高透過率を両立する材料としてインジウム－スズ複合酸化物（ＩＴＯ）が広く利用されている。
　近年、ディスプレイやタッチパネルの大画面化に伴い、従来よりも低抵抗の透明導電層を備える透明電極付き基板が必要とされている。特許文献１には、ガラス基板上のＩＴＯの酸化スズ濃度を増加させることで、キャリア密度が増加し、ＩＴＯ透明電極層が低抵抗化されることが記載されている。より具体的には、特許文献１では、酸化スズ含有量が１０質量％程度のターゲットを用い、基板温度２３０～２５０℃の範囲で製膜が行われている。
　一方、透明基板としてフィルムが用いられる場合は、基板の耐熱性の問題から、製膜時の基板温度を高くすることができない。そのため、フィルム基板が用いられる場合は、低温（例えば１５０℃以下）のスパッタ法により、フィルム基板上にアモルファスのＩＴＯ膜を形成した後、酸素雰囲気下で加熱アニールすることにより、ＩＴＯをアモルファスから結晶へ転換させる方法が広く用いられている。しかしながら、特許文献２に記載のように、ＩＴＯ膜中の酸化スズの濃度が大きくなるにつれて、結晶化に必要な時間が長くなるため、透明電極付き基板の生産性が低下したり、結晶化が不十分となり低抵抗化が妨げられるという問題があった。
　このような問題に対し、ガラス基板上に製膜されたＩＴＯ膜であれば、２００℃以上の高温でアニールすることで結晶化に必要な時間を短縮することができる。しかしながら、フィルム基板はこのような高温に耐えることができないため、透明フィルム基板上に製膜されたＩＴＯ膜は、１５０℃程度の比較的低温で結晶化させる必要があり、結晶化に要する時間を短縮して生産性を高めることは容易ではない。
　特許文献３には、酸化スズ濃度の高いＩＴＯと、酸化スズ濃度の低いＩＴＯとを積層することで、結晶化に必要な時間を短縮する方法が記載されている。しかしながら、特許文献３の方法では、部分的に酸化スズ濃度の低いＩＴＯが使用されるため、結晶化後のＩＴＯ膜の十分な低抵抗化が妨げられる。また、酸化スズ濃度の異なる複数のＩＴＯ膜を積層するためには、酸化スズ濃度の異なる複数のターゲットを使用する必要があり、生産性の低下や、生産設備のコストを増大させる原因となり得る。
　特許文献４には、ＩＴＯ膜の製膜開始前および製膜中のチャンバー内の水分圧を１．０×１０－４Ｐａ以下と極端に低くすることで、ＩＴＯ膜の結晶化に必要な時間を短縮できることが記載されている。このような低い分圧を実現するためには、ＩＴＯの製膜開始前に、チャンバー圧力を低くして、基板フィルムに吸着している水分やガスを除去する必要がある。真空ポンプによりチャンバー内を排気する場合、到達圧力が低い（到達真空度が高い）ほど、排気に要する時間が指数関数的に増加する。ＩＴＯの製膜開始前に、チャンバー内の水分圧を１．０×１０－４Ｐａ以下とするためには、製膜前に長時間の真空排気が必要となり、チャンバー内にフィルム基板を導入してから製膜が完了するまでに要する時間（製膜装置の占有時間）が長くなるため、結晶化時間が短縮されるとしても全体としての生産性は低下する傾向がある。
特開２０１１－１８６２３号公報 特開２０１０－８０２９０号公報 特開２０１２－１１４０７０号公報 特開２０１２－１３４０８５号公報
本発明が解決しようとする課題
　上記課題に鑑み、本発明は、生産性に優れ、かつ低抵抗のＩＴＯ膜を備える透明電極付き基板の提供を目的とする。より具体的には、酸化スズ濃度が高いＩＴＯターゲットを使用し、透明フィルム基板上に、比較的低温のアニールで短時間の結晶化が可能なアモルファスの透明電極層を備える透明電極付き基板の提供を目的とする。
　本発明者らは鋭意検討した結果、結晶化前のアモルファス透明電極層中の低抵抗粒の量を増加させることにより、結晶化に必要な活性化エネルギーを低下させることが可能となり、結晶化に必要な時間を短縮することができることを見出した。
　すなわち、本発明は、透明フィルム基板上に、酸化スズ含有量が６．５質量％以上１６質量％未満であるアモルファスのインジウム－スズ複合酸化物からなるアモルファス透明電極層を備える透明電極付き基板に関する。アモルファス透明電極層は、０．１Ｖのバイアス電圧が印加された場合に、加電圧面における電流値が５０ｎＡ以上の連続した面積１００ｎｍ２以上の領域を５０個／μｍ２以上有する。
　本発明の透明電極付き基板の一実施形態では、アモルファス透明電極層の酸化スズ含有量が、８質量％より大きく１６質量％より小さい。酸化スズの含有量がこの範囲であれば、アモルファス透明電極層を加熱により結晶化した際に、より低抵抗の結晶質透明電極層が得られる。本発明の透明電極付き基板の別の実施形態では、アモルファス透明電極層の酸化スズ含有量が６．５質量％～８質量％である。酸化スズの含有量がこの範囲であれば、低抵抗率を保持できるとともに、結晶化に要する時間をさらに短縮できる。
　アモルファス透明電極層の膜厚は、１０ｎｍ～３５ｎｍが好ましい。アモルファス透明電極層は、１５０℃で加熱した場合に、結晶化に要する時間が３０分以下であることが好ましい。また、アモルファス透明電極層は、結晶化のための活性化エネルギーが１．３ｅＶ以下であることが好ましい。アモルファス透明電極層が１５０℃で３０分加熱処理された後の抵抗率は、１．５×１０－４～３．０×１０－４Ωｃｍであることが好ましい。
　さらに、本発明は、透明フィルム基板上に、酸化スズ含有量が６．５質量％以上１６質量％未満であるＩＴＯからなるアモルファス透明電極層を備える透明電極付き基板の製造方法に関する。本発明の製造方法では、透明フィルム基板上に、スパッタ法により、アモルファスのインジウム－スズ複合酸化物からなる透明電極層が製膜される（透明電極層製膜工程）。透明導電層製膜工程では、酸化スズ含有量が６．５質量％以上１６質量％未満である酸化インジウムと酸化スズの複合酸化物ターゲットが用いられる。当該ターゲットの酸化スズ含有量は、好ましくは８質量％より大きく１６質量％より小さい。
　本発明の製造方法の一形態では、透明電極層製膜時の電源パワー密度が２．０Ｗ／ｃｍ２以上である。本発明の製造方法の別の一形態では、透明電極層の製膜開始前に、電源パワー密度が２．０Ｗ／ｃｍ２以上でプレスパッタが行われる。プレスパッタの際の電源パワー密度は、透明電極層の製膜時の電源パワー密度以上であることが好ましい。また、製膜開始前にプレスパッタを行い、さらにパワー密度２．０Ｗ／ｃｍ２以上で製膜を行ってもよい。
　本発明の製造方法では、透明電極層の製膜前に、チャンバー内の水分圧が２×１０－４Ｐａ～１×１０－３Ｐａとなるまで真空排気が行われることが好ましい。透明電極層製膜時のチャンバー内の水分圧は、３×１０－４Ｐａ～３×１０－３Ｐａが好ましい。
　さらに、本発明は、透明フィルム基板上に低抵抗の結晶質透明電極層を備える透明電極付き基板の製造方法に関する。上記のアモルファス透明電極層を加熱することにより、アモルファスＩＴＯが結晶化され、結晶質透明電極層が得られる。結晶質透明電極層の抵抗率は、１．５×１０－４～３．０×１０－４Ωｃｍであることが好ましい。
　本発明の透明電極付き基板は、アモルファス透明電極層の酸化スズ濃度が大きいため、結晶化後の透明電極層が低抵抗化される。また、アモルファス透明電極層中の低抵抗粒の密度が大きいため、ＩＴＯの結晶化完了に必要な時間が短い。さらには、製膜開始前にチャンバー内を過度に減圧する必要がないため、真空排気に要する時間が短縮される。すなわち、本発明の透明電極付き基板は、低抵抗化が可能であり、かつ製膜チャンバー内にフィルム基板を導入してから製膜が完了するまでに要する時間（製膜装置の占有時間）、および製膜完了後、結晶化に要する時間の両方が短く、製造工程全体に要する時間を短縮できるため、生産性に優れる。
一実施形態の透明電極付き基板の模式断面図である。 アニール中の抵抗率変化の測定のために平行電極が取り付けられた透明電極付き基板の模式図である。 アニール中のＩＴＯ膜の抵抗の時間変化グラフから、反応速度定数を求める方法を説明するための図である。 アニール中のＩＴＯ膜の抵抗の時間変化を表すグラフである。 アモルファス透明電極層の結晶化のための活性化エネルギーを求める際のグラフ（アレニウスプロット）である。 実施例の透明電極層表面の電流像（二値化処理済）を示す図である。 比較例の透明電極層表面の電流像（二値化処理済）を示す図である。
　以下において、本発明の好ましい実施の形態について説明する。なお、図面の明瞭化と簡略化のため、本願の各図において、厚さ等の寸法関係は適宣変更されており、実際の寸法関係を表していない。
　図１は、透明フィルム基板１０上に透明電極層２０を備える透明電極付き基板１００の模式断面図である。透明電極層２０はアモルファス膜であり、アモルファス相２１中に、低抵抗粒２２を含んでいる。
［透明フィルム基板］
　透明フィルム基板としては、可視光領域で無色透明なものが利用される。透明フィルム基板の材料は、例えば、ポリエチレンテレフタレート（ＰＥＴ）やポリブチレンテレフテレート（ＰＢＴ）やポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂やシクロオレフィン系樹脂、ポリカーボネート樹脂、セルロース系樹脂等の汎用樹脂が好ましい。これらの汎用樹脂からなる透明フィルムのガラス転移温度は、一般に５０℃～１５０℃程度である。なお、透明ポリイミド等の樹脂は、２００℃以上の高いガラス転移温度を持つが、このような超耐熱性の樹脂からなるフィルムは、非常に高価である。そのため、透明電極付き基板の製造コストを削減する観点から、透明フィルムの材料は、上記のような汎用樹脂が好ましい。中でも、ポリエチレンレフタレートやシクロオレフィン系樹脂が好ましく用いられる。
　透明フィルム基板の厚みは特に限定されないが、０．０１～０．４ｍｍが好ましく、０．０２～０．３ｍｍがより好ましい。フィルム基板は厚いほど製膜による変形を受けにくい。一方、フィルム基板が厚すぎると、柔軟性が失われロール・トゥ・ロール方式での透明電極層の製膜が困難となる傾向がある。透明フィルム基板の厚みが上記範囲内であれば、熱によるフィルム基板の変形を抑え、生産性良くロール・トゥ・ロール方式で透明電極層を製膜することができる。
　図１に示すように、透明フィルム基板１０は、透明フィルム１１上に下地層１２を有していてもよい。下地層１２は、透明フィルム基板１０上に透明電極層２０を製膜する際の製膜下地となる。例えば、下地層１２として、シリコン酸化物（ＳｉＯｘ）等の無機絶縁層を備えることで、透明フィルム基板１０と透明電極層２０との密着性を向上できる。また、透明フィルム基板１０は、下地層１２として、有機材料層や、有機無機複合材料層を有していてもよい。有機材料層や有機無機複合材料層は、易接着層や応力緩衝層として作用し得る。下地層１２は１層からなるものでもよく、２層以上の積層構成であってもよい。
　透明フィルム基板の下地層１２に、光学調整層としての機能を持たせることもできる。例えば、透明フィルム１１側から、ＳｉＯｘ（ｘ＝１．８～２．０）からなる中屈折率層、酸化ニオブからなる高屈折率層、およびＳｉＯ２からなる低屈折率層がこの順に積層された下地層１２を用いることで、透明電極層がパターニングされた際のパターン視認を抑制できる。光学調整層の構成はこのような３層構成に限定されない。また、各層の膜厚は、材料の屈折率等を考慮して適宜に設定され得る。
　透明フィルム上に下地層１２としてシリコン酸化物や酸化ニオブ等の無機絶縁層を形成する場合、その製膜方法としては、不純物が少なく均質な膜を形成できる点、製膜速度が大きく生産性に優れる点から、スパッタ法が望ましい。スパッタターゲットとしては、金属や金属酸化物、金属炭化物を用いることができる。
　透明フィルム基板１０と透明電極層２０との付着性を向上させる目的で、基板表面に表面処理を施してもよい。表面処理の手段としては、例えば、基板表面に電気的極性を持たせることで、付着力を高める方法等がある。具体的にはコロナ放電、プラズマ処理等が挙げられる。
［透明電極層］
　透明フィルム基板１０上には、ＩＴＯからなる透明電極層２０が形成される。透明電極層２０は、スパッタ法により製膜されることが好ましい。透明電極層の膜厚は特に制限されず、必要とされる抵抗値等に応じて適宜に設定される。透明電極付き基板がタッチパネルの位置検出電極に用いられる場合、透明電極層２０の膜厚は、１０ｎｍ～３５ｎｍが好ましく、１５ｎｍ～３０ｎｍがより好ましい。
　透明フィルム基板上にスパッタ法により製膜されたＩＴＯ透明電極層は、製膜直後のアズデポ（as deposit）状態では、アモルファス膜である。アモルファス透明電極層２０は、アモルファス相２１中に低抵抗粒２２を含むことが好ましい。なお、本明細書では、結晶化率が３０％以下のものをアモルファスと定義する。結晶化率は、顕微鏡観察時に観察視野内で結晶粒が占める面積の割合から求められる。
　アモルファス透明電極層の酸化スズ濃度は、酸化インジウムと酸化スズの合計に対して、６．５質量％以上１６質量％未満である。酸化スズ濃度を上記範囲とすることで、結晶化後の透明電極層を低抵抗化できる。酸化スズ含有量が小さすぎると、結晶化後の透明電極層のキャリア密度が小さく、十分な低抵抗化が期待できなくなる。一方、酸化スズ濃度が大きすぎると、酸化スズが電子を散乱するために移動度が低下し、抵抗が増大する傾向がある。また、酸化スズ濃度が大きすぎると、膜中のキャリア濃度が極端に大きくなって、長波長の光が吸収され、可視光の透過率が低下する場合がある。そのため、より短時間での結晶化を可能とするためには、アモルファス透明電極層の酸化スズ濃度は、６．５質量％～８質量％が好ましい。一方、結晶化後の透明電極層をより低抵抗とするためには、アモルファス透明電極層の酸化スズ濃度は、８質量％より大きく１６質量％より小さいことが好ましく、８質量％より大きく１４質量％以下がより好ましく、９質量％～１２質量％がさらに好ましい。
　本発明において、アモルファス透明電極層２０は、バイアス電圧を印加した際に、加電圧面における電流値が大きい領域を多数有することが好ましい。より具体的には、０．１Ｖのバイアス電圧が印加された場合に、加電圧面における電流値が５０ｎＡ以上となる領域の数が５０個／μｍ２以上であることが好ましい。
　加電圧面の電流は、導電性カンチレバーを備える走査型プローブ顕微鏡を用い、導電性カンチレバーを加電圧面に接触させ、カンチレバーに流れ込む電流をモニタしながら、測定領域を走査することにより測定される。本測定により、電流の２次元的な分布（電流像）が得られる。本測定において、透明電極層にはバイアス電圧が一定電圧で印加されているため、電流の大きい個所は低抵抗である。すなわち、電流像（電流値の分布）は抵抗の分布を表しているといえる。
　得られた電流像を、閾値５０ｎＡで二値化処理し、電流量が５０ｎＡ以上の領域（低抵抗領域）の面積が１００ｎｍ２以上となる連続した領域を１つの低抵抗粒とみなし、この低抵抗粒の個数を数えることで、加電圧面における電流値が５０ｎＡ以上となる領域の数が求められる（図６および図７参照）。
　上述のように、加熱による結晶化（アニール）を行う前のアモルファス透明電極層２０は、高抵抗のアモルファス相２１の中に、低抵抗粒２２が埋もれている状態である。微小領域の抵抗分布を測定することで、低抵抗粒の分布を評価することができる。アモルファス透明電極層の加電圧面における電流値が大きい領域（低抵抗粒）の密度が大きいほど、結晶化に要する活性化エネルギーが低下し、結晶化時間が短縮される傾向がある。電流量が５０ｎＡ以上の領域の密度は、５０個／μｍ２以上が好ましく、８０個／μｍ２以上がより好ましく、１００個／μｍ２以上がさらに好ましく、１２０個／μｍ２以上が最も好ましい。低抵抗粒の密度の上限は特に限定されない。フィルム基板の耐熱温度の範囲内（１５０℃以下）で製膜が行われる場合、アモルファス透明電極層中の低抵抗粒の密度は、一般に１０００個／μｍ２以下であり、好ましくは５００個／μｍ２以下、より好ましくは４００個／μｍ２以下である。
　透明電極付き基板の生産性を高める観点から、透明フィルム基板１０上への透明電極層２０の製膜は、巻取式スパッタ装置を用いて、ロール・トゥ・ロール方式で行われることが好ましい。スパッタ製膜に用いられる電源は特に限定されず、ＤＣ電源、ＭＦ電源、ＲＦ電源等が用いられる。透明電極付き基板の生産性を高める観点から、透明電極層のスパッタ製膜に用いられる電源は、ＤＣ電源またはＭＦ電源が好ましく、ＤＣ電源が特に好ましい。特に、透明電極層の製膜前にプレスパッタが行われる場合、ＤＣ電源を用いると、短時間のプレスパッタで、透明電極層中の低抵抗粒密度を大きくすることができる。
　スパッタターゲットとしては、酸化インジウムに酸化スズを固溶させた複合焼結体を用いることが望ましい。ターゲット中の酸化スズの含有量は、酸化インジウムと酸化スズの合計に対して、６．５質量％以上１６質量％未満であることが好ましい。ターゲット中の酸化スズの含有量は、アモルファス透明電極層の酸化スズ濃度が前述の範囲内となるように、上記範囲内で選択される。
　透明電極層のスパッタ製膜条件は、アズデポの低抵抗粒密度を上記範囲とできる限りにおいて特に限定されない。透明電極層の製膜開始前にプレスパッタを行うことや、製膜時の電源パワー密度を高めること、基板温度を高めること等により、低抵抗粒密度が大きくなる傾向がある。より具体的には、製膜開始前に、２．０Ｗ／ｃｍ２以上、より好ましくは３．０Ｗ／ｃｍ２以上の電源パワー密度でプレスパッタを行うこと；製膜時の電源パワー密度を２．０Ｗ／ｃｍ２以上、より好ましくは３．０Ｗ／ｃｍ２以上とすること；製膜時の加熱温度（基板温度）を１００℃～１５０℃、より好ましくは１００℃～１２０℃とすること；あるいはこれらの条件を組み合わせることによって、低抵抗粒の密度が５０個／μｍ２以上のアモルファス透明電極層が形成される。
　大気開放したチャンバーには水分子が吸着することが知られている。チャンバー内の水分子は、ＩＴＯ等の透明導電性酸化物層形成時に、膜中に取り込まれ、結晶化を阻害する因子として作用し得る。そのため、膜中に水分子が取り込まれると、アモルファス透明電極層の結晶化時間が長くなる傾向がある。したがって、本発明においては、スパッタ製膜装置内にフィルム基板を投入後、透明電極層の製膜前に、チャンバーの真空排気を行い、チャンバー内の水分圧を低下させることが好ましい。フィルム基板を搬送させながら真空排気を行うことにより、チャンバーに吸着した水に加えて、フィルム基板の内部や表面に存在する水分も除去できるため、アモルファス透明電極層の結晶化時間を短縮できる。
　製膜開始前の真空排気により、チャンバーの水分圧を１×１０－３Ｐａ以下とすることが好ましく、８×１０－４Ｐａ以下とすることがより好ましく、６×１０－４Ｐａ以下とすることがさらに好ましい。製膜開始前の水分圧が小さいほど、結晶化時間が短縮される傾向がある。一方、真空排気に要する時間は、到達圧力の減少に伴って指数関数的に増加するため、製膜開始前の水分圧を過度に小さく設定すると、製膜の前工程（チャンバー内にフィルム基板を導入してから製膜を開始するまで）に要する時間が長くなり、生産性を低下させる要因となり得る。そのため、製膜開始前の真空排気によるチャンバー内の水分圧は、２×１０－４Ｐａ以上が好ましい。なお、製膜開始前および製膜時のチャンバー内の水分圧は、四重極質量分析（Ｑｍａｓｓ）により測定できる。
　なお、透明電極層の製膜開始前にプレスパッタが行われる場合は、プレスパッタ前に、チャンバー内の水分圧が上記範囲内となるように真空排気が行われることが好ましい。また、複数のチャンバーを備えるスパッタ製膜装置を用い、下地層１２としてのシリコン酸化物等の無機絶縁層と透明電極層２０とを連続製膜する場合には、無機絶縁層の製膜開始前に、チャンバー内の水分圧が上記範囲内となるように真空排気が行われることが好ましい。
　本発明においては、製膜開始前の水分圧を過度に小さくしなくても、前述のようにプレスパッタを実施することや、製膜時のパワー密度や基板温度を調整することにより、アモルファス透明電極の低抵抗粒密度を増大させ、結晶化時間を短縮できる。ここでの「プレスパッタ」とは、ＩＴＯ透明電極層を製膜する前に、透明フィルム基板上の製品とならない部分に対してスパッタ放電を行うことを意味する。例えば、透明フィルム１１上にシリコン酸化物等の下地層１２が形成される場合、下地層を製膜後、ＩＴＯ透明電極層を製膜する前に放電を行うことを意味する。
　透明電極層の製膜開始前にプレスパッタが行われる場合、ターゲット上の不純物を排気除去する観点から、チャンバー内の圧力は、透明電極層製膜時の圧力と同等あるいは透明電極層製膜時よりも低圧であることが好ましい。プレスパッタ時の酸素導入量は、ターゲット表面の酸化状態等によって、その最適値が異なる。そのため、ターゲットの性状等に応じて、透明電極層製膜後の結晶化時間が短くなるように、酸素分圧が設定されることが好ましい。
　プレスパッタ時のパワー密度の最適値は、装置サイズ（チャンバー容積）等によって多少変わることも予想されるが、前述のように、２．０Ｗ／ｃｍ２以上が好ましく、３．０Ｗ／ｃｍ２以上がより好ましい。また、プレスパッタ時の電源パワー密度は、透明電極層製膜時の電源パワー密度と同等またはそれ以上であることが好ましい。プレスパッタ時のパワー密度は、透明電極層製膜時のパワー密度の１～１０倍が好ましく、１．５～５倍がより好ましく、２～４倍がさらに好ましい。高パワー密度でプレスパッタを行った後、それと同等またはより低いパワー密度で透明電極層を製膜することにより、製膜によるフィルム基板等へのダメージを抑制しつつ、低抵抗粒の密度を大きくできる。そのため、結晶化時間が短く、かつ結晶化後の抵抗率が低いアモルファス透明電極層が得られる。
　プレスパッタ時の温度は特に限定されないが、一般には室温（２０℃程度）～１５０℃の範囲内で行われる。なお、室温よりも低温で（例えば製膜ロールを冷却しながら）プレスパッタが行われてもよい。プレスパッタ時間は、ターゲット表面の状態や、プレスパッタの温度、パワー密度等の条件に応じて適宜に設定され得るが、３分以上が好ましく、５分以上がより好ましい。
　必要に応じてプレスパッタが行われた後、チャンバー内にアルゴン等の不活性ガスおよび酸素を導入しながら、透明電極層の製膜が行われる。プロセスガス導入後の製膜圧力は０．２Ｐａ～０．６Ｐａが好ましい。透明電極層製膜時のアルゴンや酸素等プロセスガスの導入量は、チャンバー体積や製膜圧力、製膜パワー密度等との兼ね合いを考慮して設定される。アルゴン等の不活性ガスの導入量は、好ましくは２００ｓｃｃｍ～１０００ｓｃｃｍ、より好ましくは２５０ｓｃｃｍ～５００ｓｃｃｍである。酸素ガスの導入量は、好ましくは１ｓｃｃｍ～１０ｓｃｃｍであり、より好ましくは２ｓｃｃｍ～５ｓｃｃｍである。
　透明電極層製膜時のチャンバー内の水分圧は、３×１０－３Ｐａ以下が好ましく、２×１０－３Ｐａ以下がより好ましい。製膜時の水分圧が小さいほど、結晶化時間が短縮される傾向がある。一方、製膜時の水分圧を小さくするためには、製膜開始前の水分圧を小さくする必要があり、真空排気に要する時間が長くなる傾向がある。また、製膜時の水分圧を小さく保とうとすれば、装置の大型化が困難となったり、使用できるフィルム基板の種類が限定される（水分含有量の大きいフィルムの使用が困難となる）場合がある。そのため、製膜時の水分圧は、好ましくは３×１０－４Ｐａ以上、より好ましくは５×１０－４Ｐａ以上である。
　透明電極層の製膜前にプレスパッタが行われる場合、製膜時のパワー密度は、スパッタ放電を生じ得る範囲であれば特に制限されず、例えば、０．４Ｗ／ｃｍ２以上の任意の範囲とできる。透明電極層の製膜前にプレスパッタが行われない場合、透明電極層の製膜パワー密度は、２Ｗ／ｃｍ２以上が好ましく、２．５Ｗ／ｃｍ２以上がより好ましい。
　一方、製膜ダメージを抑制する観点から、製膜パワー密度は１０Ｗ／ｃｍ２以下が好ましい。パワー密度が過度に高いと、結晶化速度が上昇する反面、製膜ダメージ等の影響により、結晶化後の抵抗率が十分に低くならない場合がある。前述のように、製膜前のプレスパッタが行われる場合、製膜時のパワー密度は２Ｗ／ｃｍ２未満でもよく、例えば、製膜時のパワー密度が０．４Ｗ／ｃｍ２～０．８Ｗ／ｃｍ２程度でも、低抵抗粒の密度が大きく、結晶化に要する時間の短いアモルファス透明電極層が得られる。
　透明電極層製膜時の基板温度が高いほど、低抵抗粒の密度が大きくなり、結晶化時間が短縮される傾向がある。そのため、基板温度は２０℃以上が好ましく、３０℃以上がより好ましい。なお、基板温度は、製膜時のフィルム基板の温度である。透明電極層の製膜前にプレスパッタが行われる場合や、製膜パワー密度が２Ｗ／ｃｍ２以上の場合は、製膜時に加熱を行わない室温製膜でも、低抵抗粒の密度を５０個／μｍ２以上とすることができる。なお、室温製膜でも、スパッタ放電により、製膜ロールおよびフィルム基板が加熱されるため、基板温度が５０℃程度まで上昇する場合がある。なお、プレスパッタ時のパワー密度を大きくしたり、プレスパッタ時間を長くすれば、基板温度が２０℃よりも低温で製膜を行っても、低抵抗粒の密度を５０個／μｍ２以上とすることができる。
　透明電極層製膜時の基板温度が１００℃以上の場合には、低抵抗粒の密度がさらに増大し、結晶化時間がより短縮される傾向がある。一方、フィルム基板の熱変形等のダメージを抑制する観点から、透明電極層製膜時の基板温度は、１００℃以下が好ましく、９０℃以下がより好ましい。前述のように、本発明では、プレスパッタを実施することや製膜パワー密度を上昇させることにより、基板温度を過度に高くしなくとも、短時間で結晶化可能な透明電極層を製膜できる。
　上記のように、透明フィルム基板上に、アモルファス透明電極層がスパッタ製膜されることにより、透明電極付き基板が得られる。本発明では、過度の真空排気や高温の加熱を行わなくても、短時間での結晶化が可能な透明電極層が形成される。そのため、製膜条件のプロセスウィンドウが広く、製膜面内での特性のバラツキが抑制されるため、大面積の透明電極付き基板が得られる。
　アモルファス透明電極層の抵抗率は、５×１０－４Ω・ｃｍ～９×１０－４Ω・ｃｍ程度の範囲内であることが好ましく、６×１０－４Ω・ｃｍ～８×１０－４Ω・ｃｍがより好ましい。アモルファス透明電極層のキャリア密度は、３×１０－２０／ｃｍ３～５×１０－２０／ｃｍ３程度が好ましい。ＩＴＯ膜中の酸化スズ濃度が高いほど、膜中キャリア密度が高くなる傾向がある。
［透明電極層の結晶化］
　透明フィルム基板上にアモルファス透明電極層を備える本発明の透明電極付き基板は、透明電極層の結晶化により低抵抗化されることが好ましい。アズデポのアモルファス透明電極層は大部分がアモルファスのＩＴＯからなる。このアモルファスＩＴＯが結晶に変化することで、透明電極層が低抵抗化される。例えば、透明電極付き基板を、酸素存在下で加熱アニールすることにより、アモルファス透明電極層が結晶質透明電極層に転換される。上記における「加熱アニール」とは、ＩＴＯの結晶化や電極形成時の加熱等、熱源による熱を透明電極に対して積極的に一定時間加える処理を意味する。フィルム基板の耐熱性の観点から、結晶化のための加熱アニールの温度は、１８０℃以下が好ましく、１６０℃以下がより好ましい。
　上述のように、本発明の透明電極付き基板は、アモルファス透明電極層中の低抵抗粒の密度が大きいため、結晶化に要する時間が短い。具体的には、１５０℃で加熱アニールを行った場合に、結晶化完了までに要する時間は、３０分以下が好ましい。また、本発明では、製膜条件等を調整することにより、アモルファス透明電極層の結晶化完了までに要する時間を、２０分以下、１５分以下、１０分以下、あるいは５分以下とすることもできる。結晶化が完了しているか否かは、透明電極付き基板を、室温で７％の塩酸に３０秒浸した際に、浸漬前後の抵抗値の変化により評価され。浸漬後の抵抗が浸漬前の抵抗の１．３倍以下でれば、結晶化が完了しているとみなされる。上記条件で酸処理を行うと、アモルファスＩＴＯは完全に溶解除去されるため、結晶化が十分でない場合は、未溶解の結晶部分が島状に残存して電気的に絶縁されるため、抵抗が大幅に増大する。
　結晶化速度の大小は、上記のように結晶化時間によっても判断できるが、より厳密には結晶化に必要な活性化エネルギーによって評価される。本発明の透明電極付き基板は、アモルファス透明電極層を結晶化するための活性化エネルギーが１．３ｅＶ以下であることが好ましく、１．１ｅＶ以下であることがより好ましく、１．０ｅＶ以下であることがさらに好ましい。アモルファス透明電極層中の低抵抗粒の密度が大きいほど、活性化エネルギーが小さくなる傾向がある。活性化エネルギーが小さいほど、結晶化時間が短くなる。
　結晶化に必要な活性化エネルギーの計算には、速度定数と温度の関係式であるアレニウスの式：ｋ＝Ａ×ｅｘｐ（－Ｅ／ＲＴ）　を利用する。ｋは速度定数、Ｅは活性化エネルギー、Ａは定数、Ｒは気体定数、Ｔは絶対温度である。
　上記式の両辺の対数をとって整理することで、ｌｎ（１／ｋ）＝－Ｅ×１／（ＲＴ）－ｌｎ（Ａ）という形に変形でき、縦軸をｌｎ（１／ｋ）、横軸を１／（ＲＴ）でプロットすることで、直線の傾きから、活性化エネルギーＥを求めることができる（アレニウスプロット）。ここで、ｌｎは自然対数を表す。本願においては、温度１３０℃、１４０℃および１５０℃の３つの温度で反応速度定数ｋを求め、アレニウスプロットを行うことにより、活性化エネルギーＥが算出される。
　上記の反応速度定数ｋは、反応率をｘ、反応開始からの経過時間をｔとしたとき、ｘ＝ｅｘｐ（－ｋｔ）という反応速度理論の関係から求めることができる。ここで、透明電極層の結晶化過程では、結晶化に伴い抵抗が低下し、結晶化が完全に完了すると、抵抗の時間変化は終了する。すなわち、抵抗の変化量は、結晶に変化したアモルファスの量を反映しており、加熱アニール中の抵抗の時間変化を調べることで、結晶化過程の時間変化を調べることができる。そのため、反応率（結晶化率）ｘの代わりに抵抗の変化量をモニタすることにより、反応速度定数ｋが求められる。加熱アニール前の結晶化率を０％、結晶化完了後の結晶化率を１００％と仮定し、抵抗が、アニール前の抵抗値Ｒ０とアニール後の抵抗値ＲＣとの平均値Ｒｈとなった時の結晶化率が５０％であると仮定し、それまでの時間ｔｈを求め、ｘ＝ｅｘｐ（－ｋｔ）に、ｘ＝０．５、ｔ＝ｔｈを代入することにより、反応速度定数ｋが算出される。
　上記のように、本発明では、透明フィルム基板上に、低抵抗粒の密度が大きいアモルファス透明電極層を製膜することにより、膜中の酸化スズ含有量が８質量％よりも大きい場合でも、短時間での結晶化が可能となる。また、膜中の酸化スズ含有量が大きいため、膜中キャリア密度が高く、結晶化後の透明電極層は低抵抗化される。すなわち、本発明によれば、低抵抗の透明電極付き基板を生産性高く得ることができる。また、本発明では、製膜前の水分圧が２×１０－４Ｐａ以上の場合でも、短時間で結晶化可能な透明電極層が得られる。そのため、製膜からＩＴＯの加熱結晶化までを含めたトータルの生産性が改善される。
　さらに、本発明によって得られた透明電極付き基板は、結晶化後の透明電極層の抵抗率が、好ましくは３．０×１０－４Ωｃｍ以下、より好ましくは２．７×１０－４Ωｃｍ以下、さらに好ましくは、２．５×１０－４Ωｃｍ以下である。
　本発明の透明電極付き基板は、ディスプレイや発光素子、光電変換素子等の透明電極として用いることができ、タッチパネル用の透明電極として好適に用いられる。中でも、結晶化後の透明電極層が低抵抗であることから、静電容量方式タッチパネルに好ましく用いられる。
　以下に、実施例を挙げて本発明を具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
［抵抗率測定］
　透明電極層のシート抵抗は、低抵抗率計ロレスタＧＰ（ＭＣＰ‐Ｔ７１０、三菱化学社製）を用いて四探針圧接測定により測定した。透明電極層の抵抗率は、シート抵抗の値と膜厚との積により算出した。なお、結晶後の抵抗率は、結晶化が終了したサンプルをオーブンから取り出し、室温まで冷却した後に測定した。
［結晶化時間の測定］
　図２に示すように、アニール前の透明電極付き基板１００の透明電極層２０側の面の向かい合う２辺に平行電極を取り付け、アニール中の抵抗測定を行った。平行電極を取り付ける際、電極間距離Ｄと電極を取り付けた辺の長さＬとを等しくすることにより、抵抗値からシート抵抗を計算できる状態とした。抵抗の時間変化が無くなった時の抵抗値ＲＣとの差が２Ω／□以内になった時間を結晶化完了時間ｔｃとした。例えば、図３（実施例１、加熱温度１５０℃）では、抵抗の時間変化が無くなった時の抵抗値ＲＣは１００Ω／□、結晶化完了時間ｔＣは１５分であることが読み取れる。
［活性化エネルギー測定］
　アモルファス透明電極層を結晶化する際の活性化エネルギーＥは、非晶質透明電極層付き基板を所定温度で加熱アニールして結晶化した際の反応速度定数ｋの温度依存性から算出した。各加熱温度について、横軸に加熱時間、縦軸に透明電極層の表面抵抗をプロットし、表面抵抗値が、初期値（測定開始時）と終端値（結晶化が完全に進行し、結晶化度がほぼ１００％となった状態）との平均値となった時間ｔを求めた。この時間ｔにおいて反応率が５０％であるとみなして、式：　反応率＝１－ｅｘｐ（ｋｔ）　に、反応率＝０．５を代入し、各加熱温度における反応速度定数ｋを算出した。
　加熱温度：１３０℃、１４０℃、１５０℃のそれぞれにおける反応速度定数ｋと加熱温度から、アレニウスプロット（横軸：１／ＲＴ、縦軸：ｌｎ（１／ｋ））を行い、直線の傾きを活性化エネルギーＥとした。実施例１のアレニウスプロットを図５に示す。図５のグラフの傾きから、結晶化の活性化エネルギーＥ＝１．２５ｅＶが求められた。
［低抵抗粒測定］
　低抵抗領域の数の測定は、走査型プローブ顕微鏡ユニット（Ｎａｎｏｃｕｔｅ）および測定制御ユニット（ＮａｎｏＮａｖｉプローブステーション）を備える走査型プローブ顕微鏡システム（ＮａｎｏＮａｖｉＲｅａｌ、ＳＩＩナノテクノロジー製、スキャナ型番：ＦＳ２０Ｎ）により、接触面に３０ｎｍのロジウムコートが施された導電性カンチレバー（ＳＩ－ＤＦ３Ｒ、ＳＩＩナノテクノロジー製、ばね定数：１．６Ｎ／ｍ）を用いて電流像測定を行い、電流像の分布から低抵抗領域の評価を行った。
　透明電極付き基板を５ｍｍ角に切り出し、ＩＴＯ膜面と試料ホルダーとを銅テープを介して導通させた。探針を試料に接触させた後、ホルダーから１Ｖのバイアス電圧を印加して、２μｍ２の範囲を走査して、静電気除去を行った。次いで、探針を接触させたまま、印加電圧を０．１Ｖに変更して、静電気除去を行った領域の中心付近で１μｍ２の範囲を走査し、２画面測定により、形状像と電流像を得た。測定は、室温環境下で行った。詳細な測定条件は以下の通りである。
　測定モード：ＡＦＭ
　たわみ量：－１ｍｍ
　走査周波数：１．０８Ｈｚ
　Ｉゲイン：０．４５
　Ｐゲイン：０．１１
　Ａゲイン：０
　ＤＩＦ感度：４０．００ｍＶ／ｎｍ
　解像度（Ｘ×Ｙ）：２５６×２５６
　画質：標準
　装置付属の解析プログラム（ＮａｎｏＮａｖｉＳｔａｔｉｏｎ　ｖｅｒ６．００Ｂ）を利用して、電流値５０ｎＡを閾値として、電流像を二値化処理した。この際、傾斜補正は行わなかった。図６は、実施例１の電流像を二値化処理したものである。二値化処理された電流像において、電流値が５０ｎｍ以上の部分（図５において白色の部分）の面積が１００ｎｍ２以上となる連続した領域を１つの低抵抗粒とみなし、この低抵抗粒の個数をカウントした。図６から、低抵抗粒の数は、５１個／μｍ２と読み取れる。
［結晶化率測定］
　アニールを行う前の透明電極層に含まれる結晶成分の総量は、アモルファス成分を完全にエッチングし、残った結晶粒の面積を計算することで評価した。エッチング条件としては、室温で１．７％の塩酸に９０秒浸漬し、その後流水洗浄を行った。このサンプルの表面を走査型電子顕微鏡で撮影し、画像から残った結晶成分の量を求めた。
［実施例１］
　両面にハードコート層が形成されたガラス転移温度８０℃のＰＥＴフィルム基板上に、ロール・トゥ・ロール方式のスパッタ装置を用いて、シリコン酸化物層および透明電極層を製膜した。
　まず、製膜装置にフィルム基板を投入後、製膜装置内でフィルムを搬送させながら、チャンバーの水分圧が４×１０－４Ｐａとなるまで真空排気を行った。この際、真空排気に、２時間を要した。
　チャンバー内を真空排気後に、Ｓｉをターゲットとして用い、酸素を２０ｓｃｃｍ、アルゴンを１００ｓｃｃｍの流量で供給しながら、基板温度４０℃、チャンバー内圧力０．２Ｐａの条件下で、ＭＦ電源を用いて３．０Ｗ／ｃｍ２のパワー密度でスパッタを行い、シリコン酸化物層を形成した。得られたシリコン酸化物層の膜厚は４５ｎｍであった。
　酸化インジウムと酸化スズの複合酸化物焼結ターゲット（スズ酸化物含量１０質量％）を用い、チャンバー内へ、酸素を４．０ｓｃｃｍ、アルゴンを２５０ｓｃｃｍの流量で供給しながら、基板温度４０℃、チャンバー内圧力０．３Ｐａ、水分圧１×１０－３Ｐａの条件下で、ＤＣ電源を用い、パワー密度３．０Ｗ／ｃｍ２で１５分間のプレスパッタを行った。プレスパッタ後に、酸素流量を２．０ｓｃｃｍに変更し、ＤＣ電源のパワー密度０．６Ｗ／ｃｍ２でスパッタ製膜を行い、シリコン酸化物層上へ、ＩＴＯ透明電極層を形成した。得られた透明電極層の膜厚は２６ｎｍであった。
　なお、透明電極層製膜時の酸素流量は、酸素流量以外の条件が同等の場合に、結晶化に必要な時間が最小となるように設定した（以下の実施例および比較例においても同様）。製膜中の基板温度は、透明フィルム基板にあらかじめサーモラベル(ＴＥＭＰ－ＰＬＡＴＥ、アイピー技研製)を貼り付け、製膜終了後にサーモラベルの最高温度を読み取ることにより求めた。なお、サーモラベルは、真空排気の際に加熱されない領域を選択して貼りつけた。透明電極層の膜厚は、断面の透過型電子顕微鏡（ＴＥＭ）観察により求めた値である。製膜開始前および製膜中の水分圧は、四重極質量分析計を用いて測定した。
［実施例２］
　透明電極層製膜前のプレスパッタを行わず、透明電極層製膜時の酸素流量を４．０ｓｃｃｍ、パワー密度を３．０Ｗ／ｃｍ２とした。それ以外は実施例１と同様にして透明電極付き基板を作製した。得られた透明電極層の膜厚は２６ｎｍであった。
［実施例３］
　透明電極層製膜前に１５分間のプレスパッタを行った後、プレスパッタと同じ条件でＩＴＯ透明電極層の製膜を行った。それ以外は実施例１と同様にして透明電極付き基板を作製した。得られた透明電極層の膜厚は２６ｎｍであった。
［実施例４］
　製膜前の脱ガス温度、および製膜時の基板温度を１２０℃とした。それ以外は実施例３と同様にして透明電極付き基板を作製した。得られた透明電極層の膜厚は２６ｎｍであった。
［実施例５］
　製膜前の脱ガス温度、および製膜時の基板温度を１２０℃とした。それ以外は実施例１と同様にして透明電極付き基板を作製した。得られた透明電極層の膜厚は２６ｎｍであった。
［比較例１］
　透明電極層製膜前のプレスパッタを行わなかったこと以外は実施例１と同様にして透明電極付き基板を作製した。得られた透明電極層の膜厚は２６ｎｍであった。
［比較例２］
　透明電極層製膜前のプレスパッタを行わなかったこと以外は実施例５と同様にして透明電極付き基板を作製した。得られた透明電極層の膜厚は２６ｎｍであった。
［比較例３］
　製膜前に、チャンバーの水分圧が１×１０－４Ｐａとなるまで真空排気を行った。透明電極層製膜時の水分圧は２×１０－４Ｐａまで低下していた。それ以外は、比較例２と同様にして透明電極付き基板を作製した。得られた透明電極層の膜厚は２６ｎｍであった。ただし、比較例３において、製膜前にチャンバー内の水分圧を１×１０－４とするために要した時間は、３０時間であった。なお、比較例３において、アモルファス透明電極層を製膜後、１５０℃で加熱アニールを行った際、加熱開始から３０分後では結晶化は完了しておらず、抵抗率は４．４×１０－４Ω・ｃｍであった。
　上記各実施例および比較例の透明電極層の製膜条件、製膜後のアモルファス膜の特性、結晶化条件（結晶化時間および活性化エネルギー）、ならびに結晶化後の特性を表１に記す。
Figure JPOXMLDOC01-appb-T000001
　表１の結果から、結晶化に必要なアニール時間は低抵抗粒の密度に依存し、アモルファス膜中の低抵抗粒の数が多いほど短時間で結晶化が可能であることが分かる。具体的には、低抵抗粒密度が５０個／μｍ２以上であれば、３０分以下で結晶化が完了することがわかる。また、その際の結晶化に必要な活性化エネルギーは１．３ｅＶ以下であることがわかる。すなわち、製膜後アズデポのアモルファス透明電極層が多くの低抵抗粒を含有している場合、結晶化のための活性化エネルギーＥが小さく、短時間で結晶化が可能となることがわかる。
　実施例１と比較例１との対比から、ＩＴＯの製膜前にプレスパッタを行うことにより、低抵抗粒の数が増加し、結晶化速度が上昇することがわかる。また、実施例２と比較例１との対比から、透明電極層を高パワー密度で製膜することによっても、プレスパッタと同様の効果を得られることが分かる。実施例１および実施例２と実施例３との対比から、プレスパッタを行った後、高パワー密度で製膜することによって、さらに結晶加速度が上昇することがわかる。
　実施例１と実施例５との対比および実施例３と実施例４との対比から、透明電極層製膜時の基板温度を高温にすることで、さらに結晶化速度が上昇することがわかる。一方、実施例１および実施例２と比較例２との対比、および比較例１と比較例２との対比から、基板温度（製膜温度）を高温にすることよりも、プレスパッタや高パワー密度で製膜を行う方が、より効果的に結晶加速度を上昇できることがわかる。また、実施例１～５によれば、透明電極層製膜前のプレスパッタ、製膜時のパワー密度増大、基板温度上昇等の製膜条件の組み合わせにより、低抵抗粒の数を増大させ、結晶化時間をより短縮できることがわかる。
　比較例２と比較例３との対比から、製膜開始前の排気時間を長くすることにより、製膜開始前および製膜時の水分圧が減少し、結晶加速度が上昇することがわかる。しかし、比較例３では、チャンバー内の水分圧を減少させるために、製膜開始前の真空排気に多大な時間を要する。そのため、結晶化時間の短縮による生産性向上効果よりも、製膜開始前の排気時間（製膜装置の占有時間）の増大による生産性低下が顕著となり、結果として生産性を悪化させてしまう。
　比較例２と比較例３の低抵抗粒密度は略同等であり、比較例３では、実施例１～５に比べると結晶化に要する時間が長い。これらの結果から、本発明による透明電極層の結晶化時間の短縮は、従来より知られている水分圧低減による結晶化時間の短縮とは異なるメカニズムによるものであり、生産性の向上と低抵抗化の両方において従来技術よりも優位であることがわかる。
［実施例６］
　両面にハードコート層が形成されたガラス転移温度８０℃のＰＥＴフィルム基板上に、ロール・トゥ・ロール方式のスパッタ装置を用いて、シリコン酸化物層および透明電極層を製膜した。
　まず、製膜装置にフィルム基板を投入後、製膜装置内でフィルムを搬送させながら、チャンバーの水分圧が２×１０－４Ｐａとなるまで真空排気を行った。チャンバー内を真空排気後に、実施例１と同様の条件で、膜厚３ｎｍのシリコン酸化物層を形成した。
　酸化インジウムと酸化スズの複合酸化物焼結ターゲット（スズ酸化物含量７．５質量％）を用い、チャンバー内へ、酸素を１．２ｓｃｃｍ、アルゴンを４００ｓｃｃｍの流量で供給しながら、製膜ロール温度（設定温度）－２０℃、チャンバー内圧力０．２Ｐａ、水分圧１×１０－３Ｐａの条件下で、ＭＦ電源を用い、パワー密度５．０Ｗ／ｃｍ２で１８０分間のプレスパッタを行った。プレスパッタ後に、プレスパッタ時と同条件でスパッタ製膜を行い、シリコン酸化物層上へ、ＩＴＯ透明電極層を形成した。得られた透明電極層の膜厚は２６ｎｍ、抵抗率は６．０×１０－４Ω・ｃｍ、１μｍ２あたりの低抵抗粒の数は５６個であった。
　この透明電極層を１５０℃で加熱して結晶化を行ったところ、結晶化が完了するまでに要した時間は２０分であり、結晶化後の透明電極層の抵抗率は２．２×１０－４Ω・ｃｍであった。また、結晶化のための活性化エネルギーは１．２７ｅＶであった。
　上記実施例６の結果から、酸化スズ含有量が８質量％以下の場合においても、５０個／μｍ２以上の低抵抗粒を有するアモルファス透明電極層が製膜可能であり、３０分以内の短時間で結晶化が可能であることが分かる。

Claims (19)

  1. 　透明フィルム基板上にアモルファス透明電極層を備える透明電極付き基板であって、
    　前記アモルファス透明電極層は、酸化スズ含有量が８質量％より大きく１６質量％より小さいアモルファスのインジウム－スズ複合酸化物からなり、かつ、０．１Ｖのバイアス電圧が印加された場合に、加電圧面における電流値が５０ｎＡ以上の連続した面積１００ｎｍ２以上の領域を５０個／μｍ２以上有する、透明電極付き基板。
  2. 　前記アモルファス透明電極層は、１５０℃で加熱した場合に、結晶化に要する時間が３０分以下である、請求項１に記載の透明電極付き基板。
  3. 　前記アモルファス透明電極層は、結晶化のための活性化エネルギーが１．３ｅＶ以下である、請求項１または２に記載の透明電極付き基板。
  4. 　前記アモルファス透明電極層は、１５０℃で３０分加熱処理された後の抵抗率が１．５×１０－４～３．０×１０－４Ωｃｍである、請求項１～３のいずれか１項に記載の透明電極付き基板。
  5. 　前記アモルファス透明電極層の膜厚が１０ｎｍ～３５ｎｍである、請求項１～４のいずれか１項に記載の透明電極付き基板。
  6. 　透明フィルム基板上にアモルファス透明電極層を備える透明電極付き基板であって、
    　前記アモルファス透明電極層は、
    　　膜厚が１０ｎｍ～３５ｎｍであり、
    　　酸化スズ含有量が８質量％より大きく１６質量％より小さいアモルファスのインジウム－スズ複合酸化物からなり、かつ、
    　　結晶化のための活性化エネルギーが１．３ｅＶ以下である、
    　透明電極付き基板。
  7. 　請求項１～６のいずれか１項に記載の透明電極付き基板を製造する方法であって、
    　透明フィルム基板上に、スパッタ法により、アモルファスのインジウム－スズ複合酸化物からなる透明電極層が製膜される透明電極層製膜工程を有し、
    　前記透明導電層製膜工程において、酸化スズ含有量が８質量％より大きく１６質量％より小さい酸化インジウムと酸化スズの複合酸化物ターゲットが用いられ、製膜時の電源パワー密度が２．０Ｗ／ｃｍ２以上である、透明電極付き基板の製造方法。
  8. 　請求項１～６のいずれか１項に記載の透明電極付き基板を製造する方法であって、
    　透明フィルム基板上に、スパッタ法により、アモルファスのインジウム－スズ複合酸化物からなる透明電極層が製膜される透明電極層製膜工程を有し、
    　前記透明導電層製膜工程において、酸化スズ含有量が８質量％より大きく１６質量％より小さい酸化インジウムと酸化スズの複合酸化物ターゲットが用いられ、透明電極層の製膜開始前に、電源パワー密度が２．０Ｗ／ｃｍ２以上でプレスパッタが行われる、透明電極付き基板の製造方法。
  9. 　前記プレスパッタ時の電源パワー密度が、透明電極層の製膜時の電源パワー密度以上である、請求項８に記載の透明電極付き基板の製造方法。
  10. 　透明電極層の製膜時の電源パワー密度が２．０Ｗ／ｃｍ２以上である、請求項８または９に記載の透明電極付き基板の製造方法。
  11. 　チャンバー内の水分圧が２×１０－４Ｐａ～１×１０－３Ｐａとなるまで真空排気が行われた後、前記透明電極層製膜工程が行われる、請求項７～１０のいずれか１項に記載の透明電極付き基板の製造方法。
  12. 　透明電極層の成膜時のチャンバー内の水分圧が、３×１０－４Ｐａ～３×１０－３Ｐａである、請求項７～１１のいずれか１項に記載の透明電極付き基板の製造方法。
  13. 　透明フィルム基板上に、抵抗率が１．５×１０－４～３．０×１０－４Ωｃｍである結晶質透明電極層を備える透明電極付き基板を製造する方法であって、
    　請求項１～６のいずれか１項に記載の透明電極付き基板を加熱することにより、前記アモルファス透明電極層が結晶化されることを特徴とする、透明電極付き基板の製造方法。
  14. 　透明フィルム基板上に、抵抗率が１．５×１０－４～３．０×１０－４Ωｃｍである結晶質透明電極層を備える透明電極付き基板を製造する方法であって、
    　請求項７～１２のいずれか１項に記載の方法により得られた透明電極付き基板を加熱することにより、前記アモルファス透明電極層が結晶化されることを特徴とする、透明電極付き基板の製造方法。
  15. 　透明フィルム基板上にアモルファス透明電極層を備える透明電極付き基板を製造する方法であって、
    　透明フィルム基板上に、スパッタ法により、アモルファスのインジウム－スズ複合酸化物からなる透明電極層が製膜される透明電極層製膜工程を有し、
    　前記透明導電層製膜工程において、酸化スズ含有量が８質量％より大きく１６質量％より小さい酸化インジウムと酸化スズの複合酸化物ターゲットが用いられ、透明電極層の製膜開始前に、電源パワー密度が２．０Ｗ／ｃｍ２以上でプレスパッタが行われ、透明電極層の製膜時の電源パワー密度が２．０Ｗ／ｃｍ２以上である、透明電極付き基板の製造方法。
  16. 　透明フィルム基板上にアモルファス透明電極層を備える透明電極付き基板であって、
    　前記アモルファス透明電極層は、酸化スズ含有量が６．５質量％～８質量％であるアモルファスのインジウム－スズ複合酸化物からなり、かつ、０．１Ｖのバイアス電圧が印加された場合に、加電圧面における電流値が５０ｎＡ以上の連続した面積１００ｎｍ２以上の領域を５０個／μｍ２以上有する、透明電極付き基板。
  17. 　前記アモルファス透明電極層は、１５０℃で加熱した場合に、結晶化に要する時間が３０分以下である、請求項１６に記載の透明電極付き基板。
  18. 　前記アモルファス透明電極層は、結晶化のための活性化エネルギーが１．３ｅＶ以下である、請求項１６または１７に記載の透明電極付き基板。
  19. 　前記アモルファス透明電極層は、１５０℃で３０分加熱処理された後の抵抗率が１．５×１０－４～３．０×１０－４Ωｃｍである、請求項１６～１８のいずれか１項に記載の透明電極付き基板。

     
PCT/JP2013/083905 2012-12-19 2013-12-18 透明電極付き基板およびその製造方法 WO2014098131A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201380066868.5A CN104871258B (zh) 2012-12-19 2013-12-18 带透明电极的基板及其制造方法
JP2014553180A JP6270738B2 (ja) 2012-12-19 2013-12-18 透明電極付き基板およびその製造方法
US14/653,805 US9903015B2 (en) 2012-12-19 2013-12-18 Substrate with transparent electrode and method for manufacturing same
US15/880,470 US10662521B2 (en) 2012-12-19 2018-01-25 Substrate with transparent electrode and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-277453 2012-12-19
JP2012277453 2012-12-19

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/653,805 A-371-Of-International US9903015B2 (en) 2012-12-19 2013-12-18 Substrate with transparent electrode and method for manufacturing same
US15/880,470 Continuation US10662521B2 (en) 2012-12-19 2018-01-25 Substrate with transparent electrode and method for manufacturing same

Publications (1)

Publication Number Publication Date
WO2014098131A1 true WO2014098131A1 (ja) 2014-06-26

Family

ID=50978451

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/083905 WO2014098131A1 (ja) 2012-12-19 2013-12-18 透明電極付き基板およびその製造方法

Country Status (5)

Country Link
US (2) US9903015B2 (ja)
JP (1) JP6270738B2 (ja)
CN (1) CN104871258B (ja)
TW (1) TWI601163B (ja)
WO (1) WO2014098131A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105719733A (zh) * 2014-10-20 2016-06-29 远东新世纪股份有限公司 导电透明层合体、图案化的导电透明层合体及触控面板
JP2017008380A (ja) * 2015-06-23 2017-01-12 株式会社カネカ 透明電極付き基板およびその製造方法
WO2018047977A1 (ja) * 2016-09-12 2018-03-15 株式会社アルバック 透明導電膜付き基板の製造方法、透明導電膜付き基板の製造装置、及び透明導電膜付き基板
JP2020088152A (ja) * 2018-11-26 2020-06-04 日新電機株式会社 薄膜トランジスタの製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104714698A (zh) * 2015-04-09 2015-06-17 合肥鑫晟光电科技有限公司 触摸基板及其制作方法、触摸显示面板
US10133428B2 (en) * 2015-05-29 2018-11-20 Samsung Display Co., Ltd. Flexible display device including a flexible substrate having a bending part and a conductive pattern at least partially disposed on the bending part
CN113225900B (zh) * 2021-04-30 2021-11-23 深圳市启新智能电子集团有限公司 一种散热的复合线路板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0728098A (ja) * 1993-07-14 1995-01-31 Asahi Glass Co Ltd エレクトロクロミック調光体の製造方法および製造装置
JP2010170530A (ja) * 2008-12-26 2010-08-05 Sumitomo Metal Mining Co Ltd 静電容量式タッチパネルとその製造方法及び該タッチパネルを備えた液晶表示装置
WO2010140275A1 (ja) * 2009-06-03 2010-12-09 東洋紡績株式会社 透明導電性積層フィルム
WO2011048648A1 (ja) * 2009-10-19 2011-04-28 東洋紡績株式会社 透明導電性積層フィルム
WO2012105644A1 (ja) * 2011-02-02 2012-08-09 東洋紡績株式会社 積層体
WO2013081106A1 (ja) * 2011-11-30 2013-06-06 東洋紡株式会社 透明導電性フィルム
WO2013118693A1 (ja) * 2012-02-10 2013-08-15 東洋紡株式会社 透明導電性フィルム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3257913B2 (ja) * 1994-12-21 2002-02-18 住友ベークライト株式会社 透明電極
JP3689524B2 (ja) * 1996-03-22 2005-08-31 キヤノン株式会社 酸化アルミニウム膜及びその形成方法
JP2000238178A (ja) * 1999-02-24 2000-09-05 Teijin Ltd 透明導電積層体
JP2002042582A (ja) * 2000-07-25 2002-02-08 Nippon Sheet Glass Co Ltd 透明導電膜付き基板の製造方法、及び該製造方法により製造された透明導電膜付き基板、並びに該基板を用いたタッチパネル
JP4940949B2 (ja) * 2004-08-17 2012-05-30 東レ株式会社 タッチパネル用複合透明導電性基材およびタッチパネル
JP4043044B2 (ja) * 2006-03-31 2008-02-06 三井金属鉱業株式会社 酸化インジウム系透明導電膜及びその製造方法
US20110011731A1 (en) * 2007-03-30 2011-01-20 Mitsui Mining & Smelting Co., Ltd Process for producing indium oxide-type transparent electroconductive film
JP5099893B2 (ja) * 2007-10-22 2012-12-19 日東電工株式会社 透明導電性フィルム、その製造方法及びそれを備えたタッチパネル
US9096921B2 (en) * 2008-09-26 2015-08-04 Toyo Boseki Kabushiki Kaisha Transparent conductive film and touch panel
JP5374998B2 (ja) 2008-09-26 2013-12-25 東洋紡株式会社 透明導電性フィルムの製造方法
JP5492479B2 (ja) 2009-07-10 2014-05-14 ジオマテック株式会社 透明導電膜の製造方法
CN102024507A (zh) * 2009-09-15 2011-04-20 迎辉科技股份有限公司 具有结晶的透明导电薄膜
JP5122670B2 (ja) 2010-11-05 2013-01-16 日東電工株式会社 透明導電性フィルムの製造方法
JP5101719B2 (ja) 2010-11-05 2012-12-19 日東電工株式会社 透明導電性フィルム、その製造方法及びそれを備えたタッチパネル
CN103238128B (zh) * 2010-12-02 2016-04-06 日东电工株式会社 透明导电性薄膜及触摸面板
JP5543907B2 (ja) * 2010-12-24 2014-07-09 日東電工株式会社 透明導電性フィルムおよびその製造方法
JP2012223904A (ja) * 2011-04-15 2012-11-15 Nitto Denko Corp 粘着剤層付き透明樹脂フィルム、積層フィルムおよびタッチパネル

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0728098A (ja) * 1993-07-14 1995-01-31 Asahi Glass Co Ltd エレクトロクロミック調光体の製造方法および製造装置
JP2010170530A (ja) * 2008-12-26 2010-08-05 Sumitomo Metal Mining Co Ltd 静電容量式タッチパネルとその製造方法及び該タッチパネルを備えた液晶表示装置
WO2010140275A1 (ja) * 2009-06-03 2010-12-09 東洋紡績株式会社 透明導電性積層フィルム
WO2011048648A1 (ja) * 2009-10-19 2011-04-28 東洋紡績株式会社 透明導電性積層フィルム
WO2012105644A1 (ja) * 2011-02-02 2012-08-09 東洋紡績株式会社 積層体
WO2013081106A1 (ja) * 2011-11-30 2013-06-06 東洋紡株式会社 透明導電性フィルム
WO2013118693A1 (ja) * 2012-02-10 2013-08-15 東洋紡株式会社 透明導電性フィルム

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105719733A (zh) * 2014-10-20 2016-06-29 远东新世纪股份有限公司 导电透明层合体、图案化的导电透明层合体及触控面板
CN105719733B (zh) * 2014-10-20 2017-08-25 远东新世纪股份有限公司 导电透明层合体、图案化的导电透明层合体及触控面板
JP2017008380A (ja) * 2015-06-23 2017-01-12 株式会社カネカ 透明電極付き基板およびその製造方法
WO2018047977A1 (ja) * 2016-09-12 2018-03-15 株式会社アルバック 透明導電膜付き基板の製造方法、透明導電膜付き基板の製造装置、及び透明導電膜付き基板
JP2020088152A (ja) * 2018-11-26 2020-06-04 日新電機株式会社 薄膜トランジスタの製造方法
JP7247546B2 (ja) 2018-11-26 2023-03-29 日新電機株式会社 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
US10662521B2 (en) 2020-05-26
CN104871258B (zh) 2017-05-17
US20180187300A1 (en) 2018-07-05
TWI601163B (zh) 2017-10-01
US20150345009A1 (en) 2015-12-03
JPWO2014098131A1 (ja) 2017-01-12
JP6270738B2 (ja) 2018-01-31
CN104871258A (zh) 2015-08-26
TW201447926A (zh) 2014-12-16
US9903015B2 (en) 2018-02-27

Similar Documents

Publication Publication Date Title
JP6270738B2 (ja) 透明電極付き基板およびその製造方法
TWI595512B (zh) Transparent conductive film and its manufacturing method
JP5492479B2 (ja) 透明導電膜の製造方法
TWI621726B (zh) Transparent conductive film and method of producing the same
JP6530118B2 (ja) 調光フィルム
TWI621724B (zh) Transparent conductive film and method of producing the same
US10138541B2 (en) Method for producing substrate with transparent electrode, and substrate with transparent electrode
TWI621725B (zh) Method for producing transparent conductive film
WO2015146292A1 (ja) 透明導電フィルムおよびその製造方法
JP4687733B2 (ja) 透明電極、透明導電性基板および透明タッチパネル
JP5560064B2 (ja) Ｉｇｚｏ系アモルファス酸化物薄膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法
JP6464042B2 (ja) 透明電極付き基板およびその製造方法
TWI625739B (zh) Transparent conductive film and method of producing the same
JP6285911B2 (ja) 透明導電積層フィルムおよびその製造方法
JP6126395B2 (ja) 透明電極付き基板の製造方法
JP2011181802A (ja) Ｉｇｚｏ系アモルファス酸化物半導体膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法
JPH08132554A (ja) 透明導電性フィルム
JP5357808B2 (ja) Ｉｇｚｏ系アモルファス酸化物絶縁膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法
JP6841149B2 (ja) 金属酸化物透明導電膜及びその製造方法
JP2017037581A (ja) 複合酸化物透明導電膜及び透明導電膜付基材
TW201326443A (zh) 透明導電膜及其製造方法
JP2012119113A (ja) 透明導電性積層膜

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13865843

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014553180

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14653805

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13865843

Country of ref document: EP

Kind code of ref document: A1