WO2014097844A1 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- WO2014097844A1 WO2014097844A1 PCT/JP2013/082019 JP2013082019W WO2014097844A1 WO 2014097844 A1 WO2014097844 A1 WO 2014097844A1 JP 2013082019 W JP2013082019 W JP 2013082019W WO 2014097844 A1 WO2014097844 A1 WO 2014097844A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- switching elements
- voltage
- bridge circuit
- power supply
- supply device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
- H02M3/33584—Bidirectional converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Definitions
- the present invention relates to a bidirectional power supply device including a dual active bridge (DAB) circuit.
- DAB dual active bridge
- a DAB circuit is known as a circuit for a bidirectional DC-DC converter (see Patent Document 1).
- the DAB circuit includes primary and secondary smoothing capacitors, primary and secondary full bridge circuits each composed of four switching elements, and a transformer.
- the normal operation of the DAB circuit is as follows.
- the primary-side full bridge circuit outputs an alternating voltage to the transformer by alternately switching a pair of switching elements arranged diagonally.
- the secondary-side full bridge circuit converts the alternating voltage output from the transformer into direct current by alternately switching the pair of switching elements arranged diagonally.
- An object of this invention is to provide the power supply device which reduces the burden of a circuit at the time of a change of an operating state.
- a power supply device includes a pair of first terminals, a first capacitor, a first bridge circuit, a transformer, a pair of second terminals, a second capacitor, and a second bridge circuit. And a controller.
- the first capacitor is connected between the pair of first terminals.
- the first bridge circuit converts the DC voltage input to the pair of first terminals into an AC voltage and outputs the AC voltage by a plurality of first switching elements connected in a full bridge.
- the transformer inputs the AC voltage output from the first bridge circuit to the primary side and outputs it to the secondary side.
- the second capacitor is connected between the pair of second terminals.
- the second bridge circuit converts the AC voltage output from the transformer into a DC voltage by a plurality of second switching elements connected in a full bridge, and outputs the DC voltage to the pair of second terminals.
- the controller shifts from an operation mode in which the second bridge circuit outputs a DC voltage to a sleep mode in which the second bridge circuit pauses the output of the DC voltage, the DC voltage output by the second bridge circuit is 0.
- the plurality of first switching elements and the plurality of second switching elements are controlled so as to shift to the sleep mode after reaching a state that can be considered.
- FIG. 1 is a schematic circuit block diagram illustrating a basic configuration when a power supply device according to an embodiment of the present invention is applied to a vehicle.
- FIG. 2 is a circuit diagram illustrating a DAB circuit included in the power supply device according to the embodiment of the present invention.
- FIG. 3 is an example illustrating load voltage versus energy transfer efficiency characteristics of the power supply device according to the embodiment of the present invention.
- FIG. 4 is a circuit diagram illustrating a basic configuration of the power supply device according to the embodiment of the present invention.
- FIG. 5 is a circuit diagram illustrating the configuration of the controller provided in the power supply device according to the embodiment of the present invention.
- FIG. 6 is a diagram for explaining the operation of the controller provided in the power supply device according to the embodiment of the present invention.
- FIG. 1 is a schematic circuit block diagram illustrating a basic configuration when a power supply device according to an embodiment of the present invention is applied to a vehicle.
- FIG. 2 is a circuit diagram illustrating a DAB circuit included in the power
- FIG. 7 is an equivalent control model of the power supply device according to the embodiment of the present invention.
- FIG. 8 is a diagram for explaining the transition time used in the power supply device according to the embodiment of the present invention.
- FIG. 9 is a diagram for explaining the transition time used in the power supply device according to the embodiment of the present invention.
- FIG. 10 is a diagram for explaining the effect of the power supply device according to the embodiment of the present invention.
- FIG. 11 is a circuit diagram illustrating a DAB circuit included in a power supply device according to another embodiment of the present invention.
- the power supply apparatus includes a DAB circuit 1, a controller 2 that controls the operation of the DAB circuit 1, and a process that processes an operation necessary for the operation of the controller 2. Part 7.
- the DAB circuit 1 is mounted on the vehicle C, for example, and receives a DC power supply voltage from a pair of power supply terminals B P and B N of the battery (power supply) 3 and outputs a DC voltage according to the control of the controller 2. .
- the power supply device according to the embodiment of the present invention is used by being connected to the drive unit 4 with the drive unit 4 of the vehicle C as a load.
- the DAB circuit 1 includes a pair of first terminals T P 1 and T N 1, a pair of second terminals T P 2 and T N 2, a first capacitor C in, and a second capacitor. C out , a first bridge circuit 11, a second bridge circuit 12, and a transformer 13 are provided.
- the DAB circuit 1 is a bidirectional DC-DC converter circuit.
- the first capacitor C in is connected between a pair of primary terminals T P 1 and T N 1 on the primary side.
- the first bridge circuit 11 is a full bridge circuit composed of four first switching elements Q1, Q2, Q3, and Q4. Between the first terminals T P 1 and T N 1, the first switching elements Q1 and Q2 and the first switching elements Q3 and Q4 are connected in series, respectively.
- Free wheel diodes D1, D2, D3, and D4 are connected in parallel to the four first switching elements Q1, Q2, Q3, and Q4, respectively.
- the first bridge circuit 11 includes a DC voltage E input from the power supply terminals B P and B N to the pair of first terminals T P 1 and T N 1 by four first switching elements Q1 to Q4 connected in a full bridge. 1 is converted into an AC voltage and output to the transformer 13.
- the transformer 13 includes a primary coil and a secondary coil that is magnetically coupled to the primary coil via a core.
- the primary coil of the transformer 13 is connected between a contact N1 between the first switching elements Q1 and Q2 and a contact N2 between the first switching elements Q3 and Q4.
- the transformer 13 receives the AC voltage output from the first bridge circuit 11 from the primary side coil, and transmits the AC voltage to the secondary side coil in accordance with the winding ratio of the primary side and secondary side coil. Output to the bridge circuit 12.
- the primary side and the secondary side are galvanically insulated.
- the second capacitor C out is connected between a pair of secondary terminals T P 2 and T N 2 on the secondary side.
- the second bridge circuit 12 is a full bridge circuit composed of four second switching elements Q5, Q6, Q7, and Q8. Between the second terminals T P 2 and T N 2, second switching elements Q5 and Q6 and second switching elements Q7 and Q8 are connected in series, respectively.
- a secondary coil of the transformer 13 is connected between a contact N3 between the second switching elements Q5 and Q6 and a contact N4 between the second switching elements Q7 and Q8.
- Free wheel diodes D5, D6, D7, and D8 are connected in parallel to the four second switching elements Q5, Q6, Q7, and Q8, respectively.
- DC voltage E 2 which is output from the pair of second terminal T P 2, T N 2 is smoothed by the second capacitor C out.
- the low potential side terminal T N 2 is connected to the high potential side terminal T P 1 of the first terminal.
- the drive unit 4 includes a pair of input terminals L P and L N , an inverter 41 that converts a DC voltage input to the pair of input terminals L P and L N into a three-phase AC and outputs the output, and the inverter 41 outputs And a motor 42 that is driven according to the three-phase alternating current.
- the high potential side input terminal L P is connected to the high potential side terminal T P 2 of the second terminal of the DAB circuit 1.
- the low potential side input terminal L N is connected to the low potential side power supply terminal B N of the battery 3.
- the power supply device has two operation modes, an operation mode and a sleep mode, according to the control of the processing unit 7.
- the operation mode the first bridge circuit 11 alternately switches the first switching elements Q1 and Q4 and the first switching elements Q2 and Q3, which are arranged diagonally, at a duty ratio of 50%.
- AC voltage is output to the secondary coil.
- the second bridge circuit 12 switches the second switching elements Q5, Q8 and the second switching elements Q6, Q7, which are arranged diagonally, from the secondary coil of the transformer 13 by alternately switching the second switching elements Q5, Q8 with a duty ratio of 50%. converting the output AC voltage into a DC voltage E 2.
- DAB circuit 1 the phase difference between the switching by the control of the first controller and the second controller to be described later, and in accordance with the winding ratio of the transformer 13, to output a DC voltage E 2.
- the low voltage side terminal T N 2 of the second terminal of the DAB circuit 1 is connected to the high potential side terminal T P 1 of the first terminal, whereby the load voltage between the pair of input terminals L P and L N of the drive unit 4.
- E L is the sum of the power supply voltage of the battery 3 E B and the secondary side direct-current voltage E 2.
- the load voltage E L is an optimum voltage that maximizes the energy transfer efficiency between the DC voltage E 1 on the primary side and the DC voltage E 2 on the secondary side according to the winding ratio of the transformer 13.
- Has ELO a region R where the current flowing through the transformer 13 increases and the efficiency becomes poor.
- the power supply device shifts the circuit element from the inrush current by shifting to the sleep mode after the DC voltage E 2 between the second terminals T P 2 and T N 2 can be regarded as 0. It can protect and reduce the load on the circuit.
- the controller 2 controls the first controller 21 that controls the first switching elements Q1 to Q4 of the first bridge circuit 11 and the second switching elements Q5 to Q8 of the second bridge circuit 12.
- the second controller 22 and the compensator 5 are provided.
- the compensator 5 is an integral compensator including a subtractor 51, an amplifier 52, an integrator 53, an adder 54, a divider 55, and a limiter 56.
- the compensator 5 receives the secondary side DC voltage E 2 of the DAB circuit 1, and the first voltage is sequentially applied so that the DC voltage E 2 becomes the secondary side target voltage E 2REF input from the processing unit 7.
- Feedback control is performed by outputting a phase to the controller 21 and the second controller 22.
- the secondary side DC voltage E 2 is detected by the detector 15 connected between the pair of second terminals T P 2 and T N 2.
- Subtractor 51 receives the detector 15 2-side DC voltage E 2 detected calculates the deviation between the target voltage E 2ref.
- the amplifier 52 amplifies the deviation calculated by the subtractor 51 as an amplification factor 2 ⁇ f C C ⁇ L and outputs the amplified deviation.
- f C is the bandwidth [Hz] of the control band of the compensator 5 (however, sufficiently smaller than the drive frequency of the transformer 13)
- C is the capacitance [F] of the second capacitor C out
- ⁇ is the angular frequency 2 ⁇ f of the carrier frequency f. [rad / s],
- L is the leakage inductance [H] of the transformer 13.
- the integrator 53 integrates the deviation calculated by the subtractor 51 using the integration operator 1 / Ts to calculate an integrated value.
- the adder 54 adds the values calculated by the amplifier 52 and the integrator 53.
- the divider 55 divides the value calculated by the adder 54 by using the primary side DC voltage E 1 detected by the detector 16 connected between the pair of first terminals T P 1 and T N 1 as a divisor. .
- the limiter 56 limits the upper limit value and the lower limit value of the value calculated by the divider 55 and outputs the result to the amplifier 57 and the amplifier 58 as a phase.
- the amplifier 57 and the amplifier 58 shift the phase output from the limiter 56 by 0.5 and ⁇ 0.5, respectively, and input to the first controller 21 and the second controller 22, respectively.
- the processing unit 7 inputs the target voltage E 2REF to the subtractor 51 of the compensator 5 and outputs a pause signal S to the integrator 53, the first controller 21, and the second controller 22.
- the pause signal S is a signal for instructing transition to the pause mode.
- the integrator 53 receives the pause signal S output from the processing unit 7 as a reset signal, and erases (clears) the calculated integral value in response to the input of the reset signal.
- the processing unit 7 outputs the carrier frequency f to the first controller 21 and the second controller 22.
- the first controller 21 inputs the pause signal S output from the processing unit 7 as a full-off signal.
- the first controller 21 turns off all the first switching elements Q1 to Q4 with the input of the full-off signal.
- the first controller 21 controls all the first switching elements Q1 to Q4 not to be turned on at the same time.
- the second controller 22 inputs the pause signal S output from the processing unit 7 as a full-on signal.
- the second controller 22 turns on all the second switching elements Q5 to Q8 in response to the input of the full-on signal.
- the second controller 22 controls so that all the second switching elements Q5 to Q8 are not turned off at the same time.
- the first controller 21 includes a carrier wave generator 201, a comparator 202, logical sum (OR) gates 203 and 205, negative (NOT) gates 204 and 206, and logical product (AND) gates 207 and 208. And amplifiers 209, 210, 211, 212 and a compensator 6.
- the compensator 6 includes a subtractor 61, a PI processing unit 62, and a low pass filter (LPF) 63.
- the compensator 6 is an integral compensator for performing feedback control of the first switching elements Q1 to Q4 so that the DC current component of the transformer 13 becomes zero.
- the current flowing through the primary coil of the transformer 13 is detected by the detector 17 and is fed back to the compensator 6 through the LPF 18 as a DC component.
- the subtractor 61 inputs a DC component of the current flowing through the transformer 13 and calculates a deviation from the target value 0.
- the PI processing unit 62 performs a proportional operation and an integral operation on the deviation calculated by the subtractor 61.
- the LPF 63 performs a filter process on the value calculated by the PI processing unit 62.
- the signal that has passed through the LPF 63 is input to the non-inverting input terminal of the comparator 202 as a modulation factor.
- the carrier wave generator 201 generates a carrier wave that is a triangular wave based on the carrier frequency f input from the processing unit 7 and the phase output from the compensator 6, and outputs the carrier wave to the inverting input terminal of the comparator 202.
- the comparator 202 generates a rectangular wave based on inputs from the carrier wave generator 201 and the compensator 6.
- the rectangular wave generated by the comparator 202 is output to one input terminal of the OR gate 203 and one input terminal of the OR gate 205 via the NOT gate 204.
- 0 (low) is input as a full-on signal to the other input terminal of each of the OR gates 203 and 205.
- the output terminals of the OR gates 203 and 205 are connected to one input terminal of the AND gates 207 and 208, respectively.
- a pause signal S is input as a full-off signal to each of the other input terminals of the AND gates 207 and 208 via the NOT gate 206.
- the output signal of the AND gate 207 is amplified by the amplifiers 209 and 210 and input to the gate electrodes (control electrodes) of the first switching elements Q1 and Q4.
- the output signal of the AND gate 208 is amplified by the amplifiers 211 and 212 and input to the gate electrodes of the first switching elements Q3 and Q2.
- the second controller 22 that controls the secondary side of the DAB circuit 1 is different from the first controller 21 in that the pause signal S is input as a full-on signal and 0 (low) is input as a full-off signal. Since the operation of is substantially the same as that of the first controller 21, the overlapping description is omitted.
- the full-off signal is not always set to 0, and a signal to command full-off is input according to the situation. You may comprise.
- the controller 2 controls the secondary DC voltage E 2 of the DAB circuit 1 to be a target voltage E 2REF output from the processing unit 7 in accordance with the control of the processing unit 7. .
- the control unit 2 in the state of sleep mode time t 1, the process proceeds to operation mode.
- the control unit 2 as the standby time for a predetermined time from the time t 1 to t 2, the secondary-side direct-current voltage E 2 to hold the state can be regarded as 0, the first bridge circuit 11 and the second bridge circuit 12 Control.
- the controller 2 uses the first bridge circuit 11 of the DAB circuit 1 and the second DC voltage E 2 to increase based on the target voltage E 2REF with the transition time from time t 2 to t 3 as a transition time.
- the second bridge circuit 12 is controlled.
- the control unit 2 during the time t 3 to t 4, the DAB circuit 1 to operate with a higher efficiency than the energy transfer efficiency of the primary side and the secondary side in the pause mode.
- the driving frequency f T of the transformer 13 is sufficiently faster than the rate of change of the DC voltage E 2 at the transition time.
- the control unit 2 a transition time of lowering the secondary side DC voltage E 2 between from the time t 4 to t 5, based on the target voltage E 2ref, so as to lower the secondary side DC voltage E 2,
- the first bridge circuit 11 and the second bridge circuit 12 of the DAB circuit 1 are controlled.
- the control unit 2 at time t 5, When the secondary-side direct-current voltage E 2 is a state regarded as 0, as the waiting time for a predetermined time from the time t 5 to t 6, the secondary-side direct-current voltage E 2 0
- the first bridge circuit 11 and the second bridge circuit 12 are controlled so as to be held in a state that can be regarded as being.
- a state in which the DC voltage E 2 can be regarded as 0 means that even if the second switching elements Q 5 to Q 8 are turned on and the voltage by the second capacitor C out is applied to the second bridge circuit 12, the circuit element Is in a state that can be regarded as substantially zero without fear of being destroyed.
- the DC voltage E 2 is in a state where it is equal to or lower than the critical voltage E C shown in Formula (2).
- E C I a ⁇ (L P / C) (2)
- I a is the maximum instantaneous permissible current of the second switching element Q5 ⁇ Q8
- L P is the parasitic inductance or the second switching element Q5 ⁇ Q8 between the second switching element Q5 ⁇ Q8 second capacitor C out
- C is the capacitance of the second capacitor Cout .
- the transition time end condition may be, for example, a case where a predetermined time has elapsed from the start of the transition time.
- the controller 2 controls the first bridge circuit 11 and the second bridge circuit 12 so as to shift to the sleep mode after the transition time t 4 to t 5 and the standby time t 5 to t 6 from the state of the operation mode. To do.
- the controller 2 controls the first switching elements Q1 to Q4 and the second switching elements Q5 to Q8 so that the energy stored in the second capacitor Cout is consumed as Joule heat in the transformer 13 during the transition time. be able to.
- the controller 2 turns off all the first switching elements Q1 to Q4 in accordance with the control of the processing unit 7, and the second switching elements Q5 and Q8 and the second switching elements Q6 and Q6, which are arranged diagonally, respectively. Q7 may be switched alternately.
- the controller 2 transmits the energy stored in the second capacitor C out to the first terminals T P 1 and T N 1 during the transition time, and the first switching elements Q1 to Q4 and the second switching elements Q5 to Q8 can be controlled.
- the controller 2 switches the second capacitor C5 by alternately switching the second switching elements Q5 and Q8 and the second switching elements Q6 and Q7 arranged diagonally according to the control of the processing unit 7.
- AC voltage is generated from the energy stored by out .
- the AC voltage transmitted through the transformer 13 is alternately switched between the first switching elements Q1 and Q4 and the first switching elements Q2 and Q3 that are arranged diagonally, thereby rectifying the AC voltage, and outputs it as DC voltage to the first terminal T P 1, T N 1.
- the DAB circuit 1 and the compensator 5 can be represented by a control model as shown in FIG.
- the compensator 5 includes function elements 501 and 502, and the DAB circuit 1 includes function elements 101 and 102.
- the transfer function of the function element 501 is 1 / Ts.
- the transfer function of the function element 101 is I LOAD / sC, and the transfer function of the function element 101 is E 1 / sC ⁇ L.
- I LOAD is a direct current that flows from the power supply device according to the embodiment of the present invention to the drive unit 4 that is a load.
- T >> 1 / 2 ⁇ f C k F (4)
- the secondary side direct-current voltage E 2 is expressed by the equation (5).
- E 2 [(E 1 / ⁇ L) ⁇ (1 ⁇ / ⁇ ) ⁇ I LOAD ] / C (5)
- the impedance of the secondary load (drive unit 4) is sufficiently higher than the impedance of the second capacitor Cout in the frequency band in the transition time.
- the range of the transition time in the case of shifting from the operation mode to the sleep mode can be set to the lower limit time t L or more and the upper limit time t U or less.
- the lower limit time t L of the transition time set by the processing unit 7 with respect to the controller 2 can be expressed as Equation (6).
- t L E 2 C / (I a + I 2 ) (6)
- I 2 is a direct current output from the second bridge circuit 12.
- Upper limit time t U of the transition time is allowable operating time of the effective current I e at the transition time shown in Equation (7).
- Upper limit time t U in order to shift rapidly to dormant mode, a predetermined time or more, a threshold value for the transition time is not lengthened.
- I e (180 / ⁇ max ) / ⁇ 3 (7)
- ⁇ max is a phase difference between the first bridge circuit 11 and the second bridge circuit 12 when the direct current output from the second bridge circuit 12 is maximized.
- the controller 2 causes the first switching elements Q1 to Q4 and the plurality of switching elements Q1 to Q4 and the plurality of switching elements to shift to the sleep mode after the transition time and the standby time.
- the second switching elements Q5 to Q8 are controlled.
- the secondary side DC voltage is controlled in advance so that the circuit element can be changed when the operating state is changed. Can be protected from inrush current, and the load on the circuit can be reduced.
- the inrush current I PEAK was 7500A.
- the inrush current I PEAK with control in the transition time is 20 A, and the effect of the power supply device in the embodiment of the present invention can be understood.
- the low potential side terminal T N 2 of the second terminal is connected to the high potential side terminal T P 1 of the first terminal, so that in the sleep mode
- the power supply voltage V B can be output, and highly efficient energy transmission becomes possible.
- the burden on the circuit can be reliably reduced.
- the transition to the sleep mode is made after the transition time and the standby time have elapsed, so that the burden on the circuit can be further reliably reduced.
- the power supply device since the energy to which the second capacitor C out store can be consumed in the transformer 13, by a simple process, it is possible to control the transition time.
- the energy stored in the second capacitor C out is transmitted to the first terminals T P 1 and T N 1 to perform the regenerative operation and to reduce the energy utilization rate. It can be improved.
- the power supply device by defining the range of the transition time, it is possible to reduce the time for shifting to the sleep mode while reliably reducing the load on the circuit.
- the idle mode when the lower limit time of the transition time t L and an upper limit time t U match, by starting the transition process to the idle mode, the idle mode It is possible to prevent the inability to migrate.
- the DC voltage E 2 when the DC voltage E 2 becomes equal to or lower than the critical voltage E C , the DC voltage E 2 is regarded as having become 0, so that It is possible to reduce the transition time to the sleep mode while reducing the load on the circuit.
- the load on the circuit can be more reliably reduced by erasing the integral value of the compensator 5 when shifting to the sleep mode.
- the DAB circuit 1 of the power supply device includes capacitors C1 to C8 connected in parallel to the first and second switching elements Q1 to Q8, respectively, as shown in FIG. It is good also as a structure to be made. Accordingly, the resonant soft switching operation can be performed using the DAB circuit 1, and the switching loss of the first and second switching elements Q1 to Q8 can be reduced.
- the soft switching operation is described in, for example, Japanese Patent Application Laid-Open No. 2009-112142.
- control unit 2 the processing unit 7 secondary side DC voltage E 2 to be input is a not necessary that the actual measurement value may be a theoretical value.
- the present invention when the output voltage on the secondary side is paused, it is possible to provide a power supply device that reduces the burden on the circuit when the operating state is changed by controlling the output voltage in advance.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
第1端子TP1,TN1の間に接続された第1コンデンサCinと、フルブリッジ接続された第1スイッチング素子Q1~Q4により、入力された直流電圧を交流電圧に変換して出力する第1ブリッジ回路11と、トランス13と、第2端子TP2,TN2の間に接続された第2コンデンサCoutと、フルブリッジ接続された第2スイッチング素子Q5~Q8により、トランス13が出力する交流電圧を直流電圧に変換して、出力する第2ブリッジ回路12と、運転モードから、休止モードに移行する場合において、第2ブリッジ回路12が出力する直流電圧が0とみなせる状態となった後に休止モードに移行するように、第1スイッチング素子Q1~Q4及び第2スイッチング素子Q5~Q8を制御する制御器とを備える。
Description
本発明は、デュアルアクティブブリッジ(DAB)回路を備える双方向電源装置に関する。
双方向DC-DCコンバータ用の回路として、DAB回路が知られている(特許文献1参照)。DAB回路は、1次側及び2次側の平滑コンデンサと、それぞれ4つのスイッチング素子から構成される1次側及び2次側のフルブリッジ回路と、トランスとを備える。DAB回路の通常の動作は以下の通りである。1次側のフルブリッジ回路は、対角に配置されたスイッチング素子の組を交互に切り替えることによりトランスに交流電圧を出力する。2次側のフルブリッジ回路は、対角に配置されたスイッチング素子の組を交互に切り替えることにより、トランスから出力された交流電圧を直流に変換する。
しかしながら、DAB回路の動作時において、2次側の平滑コンデンサが充電された状態で、2次側のフルブリッジ回路の4つのスイッチング素子を同時にオンにする場合、大電流が2次側の回路素子に流れ、電気的な衝撃により回路に負担がかかる恐れがある。
本発明は、動作状態の変更時に、回路の負担を低減する電源装置を提供することを目的とする。
本発明は、動作状態の変更時に、回路の負担を低減する電源装置を提供することを目的とする。
本発明の第1の態様に係る電源装置は、一対の第1端子と、第1コンデンサと、第1ブリッジ回路と、トランスと、一対の第2端子と、第2コンデンサと、第2ブリッジ回路と、制御器とを備える。第1コンデンサは、一対の第1端子の間に接続される。第1ブリッジ回路は、フルブリッジ接続された複数の第1スイッチング素子により、一対の第1端子に入力された直流電圧を交流電圧に変換して出力する。トランスは、第1ブリッジ回路が出力する交流電圧を1次側に入力し、2次側に出力する。第2コンデンサは、一対の第2端子の間に接続される。第2ブリッジ回路は、フルブリッジ接続された複数の第2スイッチング素子により、トランスが出力する交流電圧を直流電圧に変換して、一対の第2端子に出力する。制御器は、第2ブリッジ回路が直流電圧を出力する運転モードから、第2ブリッジ回路が直流電圧の出力を休止する休止モードに移行する場合において、第2ブリッジ回路が出力する直流電圧が0とみなせる状態となった後に休止モードに移行するように、複数の第1スイッチング素子及び複数の第2スイッチング素子を制御する。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
(電源装置)
本発明の実施の形態に係る電源装置は、図1に示すように、DAB回路1と、DAB回路1の動作を制御する制御器2と、制御器2の動作に必要な演算を処理する処理部7とを備える。DAB回路1は、例えば車両Cに搭載され、バッテリ(電源)3の一対の電源端子BP,BNから直流の電源電圧を入力し、制御器2の制御に応じて、直流電圧を出力する。本発明の実施の形態に係る電源装置は、車両Cの駆動部4を負荷として、駆動部4に接続されて使用される。
本発明の実施の形態に係る電源装置は、図1に示すように、DAB回路1と、DAB回路1の動作を制御する制御器2と、制御器2の動作に必要な演算を処理する処理部7とを備える。DAB回路1は、例えば車両Cに搭載され、バッテリ(電源)3の一対の電源端子BP,BNから直流の電源電圧を入力し、制御器2の制御に応じて、直流電圧を出力する。本発明の実施の形態に係る電源装置は、車両Cの駆動部4を負荷として、駆動部4に接続されて使用される。
DAB回路1は、図2に示すように、一対の第1端子TP1,TN1と、一対の第2端子TP2,TN2と、第1コンデンサCinと、第2コンデンサCoutと、第1ブリッジ回路11と、第2ブリッジ回路12と、トランス13とを備える。DAB回路1は、双方向DC-DCコンバータ回路である。
第1コンデンサCinは、1次側の一対の第1端子TP1,TN1の間に接続される。第1ブリッジ回路11は、4つの第1スイッチング素子Q1,Q2,Q3,Q4から構成されるフルブリッジ回路である。第1端子TP1,TN1の間には、第1スイッチング素子Q1,Q2と、第1スイッチング素子Q3,Q4とが、それぞれ直列に接続される。
4つの第1スイッチング素子Q1,Q2,Q3,Q4は、それぞれ、フリーホイールダイオードD1,D2,D3,D4が並列に接続されている。第1ブリッジ回路11は、フルブリッジ接続された4つの第1スイッチング素子Q1~Q4により、電源端子BP,BNから一対の第1端子TP1,TN1に入力された直流電圧E1を交流電圧に変換してトランス13に出力する。
トランス13は、1次側コイルと、1次側コイルとコアを介して磁気的に結合する2次側コイルとを備える。トランス13の1次側コイルは、第1スイッチング素子Q1,Q2の間の接点N1と、第1スイッチング素子Q3,Q4の間の接点N2との間に接続される。トランス13は、第1ブリッジ回路11が出力する交流電圧を1次側コイルから入力し、1次側及び2次側コイルの巻線比に応じて、2次側コイルに伝達して、第2ブリッジ回路12に出力する。トランス13は、1次側と2次側とが直流的に絶縁されている。
第2コンデンサCoutは、2次側の一対の第2端子TP2,TN2の間に接続される。第2ブリッジ回路12は、4つの第2スイッチング素子Q5,Q6,Q7,Q8から構成されるフルブリッジ回路である。第2端子TP2,TN2の間には、第2スイッチング素子Q5,Q6と、第2スイッチング素子Q7,Q8とが、それぞれ直列に接続される。第2スイッチング素子Q5,Q6の間の接点N3と、第2スイッチング素子Q7,Q8の間の接点N4との間に、トランス13の2次側コイルが接続される。
4つの第2スイッチング素子Q5,Q6,Q7,Q8は、それぞれ、フリーホイールダイオードD5,D6,D7,D8が並列に接続されている。第2ブリッジ回路12は、フルブリッジ接続された4つの第2スイッチング素子Q5~Q8により、トランス13が出力する交流電圧を整流し、直流電圧E2に変換して、一対の第2端子TP2,TN2から出力する。一対の第2端子TP2,TN2から出力される直流電圧E2は、第2コンデンサCoutにより平滑化される。
バッテリ3の一対の電源端子BP,BNは、高電位側の電源端子BP、低電位側の電源端子BNからなり、それぞれ、DAB回路1の一対の第1端子TP1,TN1に接続される。DAB回路1の一対の第2端子TP2,TN2のうち、低電位側端子TN2は、第1端子の高電位側端子TP1に接続される。
駆動部4は、一対の入力端子LP,LNと、一対の入力端子LP,LNに入力された直流電圧を、三相交流に変換して出力するインバータ41と、インバータ41が出力する三相交流に応じて駆動するモータ42とを備える。一対の入力端子LP,LNのうち、高電位側の入力端子LPは、DAB回路1の第2端子の高電位側端子TP2に接続される。低電位側の入力端子LNは、バッテリ3の低電位側の電源端子BNに接続される。
本発明の実施の形態に係る電源装置は、処理部7の制御に応じて、運転モード、休止モードの2つの動作モードを有する。運転モードにおいて、第1ブリッジ回路11は、それぞれ対角に配置された第1スイッチング素子Q1,Q4及び第1スイッチング素子Q2,Q3を、デューティ比50%で交互に切り替えることにより、トランス13の1次側コイルに交流電圧を出力する。第2ブリッジ回路12は、それぞれ対角に配置された第2スイッチング素子Q5,Q8及び第2スイッチング素子Q6,Q7を、デューティ比50%で交互に切り替えることにより、トランス13の2次側コイルから出力された交流電圧を直流電圧E2に変換する。
DAB回路1は、後述する第1制御器及び第2制御器の制御によるスイッチングの位相差、及びトランス13の巻線比に応じて、直流電圧E2を出力する。DAB回路1第2端子の低電位側端子TN2が第1端子の高電位側端子TP1に接続されることにより、駆動部4の一対の入力端子LP,LN間の負荷電圧ELは、バッテリ3の電源電圧EBと2次側直流電圧E2との和となる。
図3に示すように、負荷電圧ELは、トランス13の巻線比に応じて1次側の直流電圧E1及び2次側の直流電圧E2間のエネルギー伝達効率が最大となる最適電圧ELOを有する。負荷電圧ELが最適電圧ELOから離れると、トランス13に流れる電流が増加し、効率が悪くなる領域Rが存在する。
一方、第2ブリッジ回路12の第2スイッチング素子Q5~Q8を全てオンにし、第2端子TP2,TN2間を短絡させた場合において、負荷電圧ELは、図3に示す休止時電圧ELD(=EB)のようになり、効率が領域Rの効率より高くなる。このため、運転モードにおいて、領域Rでの動作となった場合、第1ブリッジ回路11の第1スイッチング素子Q1~Q4を全てオフ(開放)にし、第2スイッチング素子Q5~Q8を全てオンにする休止モードに切り替えた方が、効率の高い動作条件を増加させることができる。
しかしながら、運転モードにおいて、2次側の第2コンデンサCoutが充電された状態のまま突然休止モードに切り替えると、第2ブリッジ回路12に大電流が流れ、第2スイッチング素子Q5~Q8、第2コンデンサCoutに負担がかかる恐れがある。本発明の実施の形態における電源装置は、第2端子TP2,TN2間の直流電圧E2が0とみなせる状態になった後に休止モードに移行することにより、突入電流から回路素子を保護し、回路の負担を低減できる。
制御器2は、図4に示すように、第1ブリッジ回路11の第1スイッチング素子Q1~Q4を制御する第1制御器21と、第2ブリッジ回路12の第2スイッチング素子Q5~Q8を制御する第2制御器22と、補償器5を備える。
補償器5は、減算器51と、増幅器52と、積分器53と、加算器54と、除算器55と、リミッタ56とを備える積分補償器である。補償器5は、DAB回路1の2次側直流電圧E2を入力し、直流電圧E2が、処理部7から入力される2次側の目標電圧E2REFとなるように、逐次、第1制御器21及び第2制御器22に位相を出力することによりフィードバック制御する。2次側直流電圧E2は、一対の第2端子TP2,TN2の間に接続された検出器15により検出される。
減算器51は、検出器15が検出した2次側直流電圧E2を入力し、目標電圧E2REFとの偏差を算出する。増幅器52は、減算器51が算出した偏差を、増幅率2πfCCωLとして増幅して出力する。fCは補償器5の制御帯域のバンド幅[Hz](但し、トランス13の駆動周波数より十分小さい)、Cは第2コンデンサCoutの容量[F]、ωはキャリア周波数fの角周波数2πf[rad/s]、Lはトランス13の漏れインダクタンス[H]である。積分器53は、減算器51が算出した偏差を、積分演算子1/Tsを用いて積分し、積分値を算出する。加算器54は、増幅器52及び積分器53が算出した値を加算する。
除算器55は、加算器54が算出した値を、一対の第1端子TP1,TN1の間に接続された検出器16が検出した1次側直流電圧E1を除数として除算する。リミッタ56は、除算器55が算出した値の上限値及び下限値を制限して、位相として増幅器57及び増幅器58に出力する。増幅器57及び増幅器58は、リミッタ56が出力した位相をそれぞれ0.5、-0.5ずらし、それぞれ第1制御器21、第2制御器22に入力する。
処理部7は、補償器5の減算器51に目標電圧E2REFを入力する他、積分器53、第1制御器21及び第2制御器22に休止信号Sを出力する。休止信号Sは、休止モードへの移行を指示する信号である。積分器53は、処理部7が出力した休止信号Sをリセット信号として入力し、リセット信号の入力に応じて、算出する積分値を消去(クリア)する。また、処理部7は、第1制御器21及び第2制御器22にキャリア周波数fを出力する。
第1制御器21は、処理部7が出力した休止信号Sをフルオフ信号として入力する。第1制御器21は、フルオフ信号の入力に伴い、第1スイッチング素子Q1~Q4を全てオフにする。また、第1制御器21は、全ての第1スイッチング素子Q1~Q4が同時にオンしないように制御している。
第2制御器22は、処理部7が出力した休止信号Sをフルオン信号として入力する。第2制御器22は、フルオン信号の入力に伴い、第2スイッチング素子Q5~Q8を全てオンにする。また、第2制御器22は、全ての第2スイッチング素子Q5~Q8が同時にオフしないように制御している。
第1制御器21は、図5に示すように、搬送波生成器201、コンパレータ202、論理和(OR)ゲート203,205、否定(NOT)ゲート204,206、論理積(AND)ゲート207,208と、増幅器209,210,211,212と、補償器6とを備える。
補償器6は、減算器61と、PI処理部62と、ローパスフィルタ(LPF)63とを備える。補償器6は、トランス13の直流電流成分が0となるように、第1スイッチング素子Q1~Q4をフィードバック制御するための積分補償器である。トランス13の1次側コイルに流れる電流は、検出器17によって検出され、LPF18を介して直流成分となって補償器6にフィードバックされる。
減算器61は、トランス13に流れる電流の直流成分を入力し、目標値0との偏差を算出する。PI処理部62は、減算器61が算出した偏差に対して、比例演算及び積分演算を行う。LPF63は、PI処理部62が算出した値についてフィルタ処理を行う。LPF63を通過した信号は、変調率としてコンパレータ202の非反転入力端子に入力される。
搬送波生成器201は、処理部7から入力されたキャリア周波数fと、補償器6から出力された位相とに基づいて、三角波であるキャリア波を生成し、コンパレータ202の反転入力端子に出力する。コンパレータ202は、搬送波生成器201及び補償器6からの入力に基づいて、矩形波を生成する。
コンパレータ202が生成した矩形波は、ORゲート203の一方の入力端子と、NOTゲート204を介したORゲート205の一方の入力端子とに出力される。ORゲート203,205の、それぞれ他方の入力端子には、フルオン信号として0(ロー)が入力される。ORゲート203,205の出力端子は、それぞれ、ANDゲート207,208の一方の入力端子に接続される。ANDゲート207,208のそれぞれ他方の入力端子には、フルオフ信号として休止信号Sが、NOTゲート206を介して入力される。ANDゲート207の出力信号は、増幅器209,210において増幅され、第1スイッチング素子Q1,Q4のゲート電極(制御電極)に入力される。ANDゲート208の出力信号は、増幅器211,212において増幅され、第1スイッチング素子Q3,Q2のゲート電極に入力される。
DAB回路1の2次側を制御する第2制御器22は、休止信号Sがフルオン信号として入力され、フルオフ信号として0(ロー)が入力される点で第1制御器21と異なるが、他の動作は、第1制御器21と実質的に同様であるので、重複する説明を省略する。尚、電源装置の失陥時等、第2スイッチング素子Q5~Q8をフルオフする必要があることが想定される場合は、フルオフ信号を常に0とせず、状況に応じてフルオフを指令する信号を入力するように構成してもよい。
運転モードにおいて、第1ブリッジ回路11及び第2ブリッジ回路12のキャリア波の位相差をφとすると、DAB回路1の1次側及び2次側の間の伝達電力Pは式(1)の様に表される。
P=(E1E2/ωL)φ(1-φ/π) …(1)
休止モードにおいて、DAB回路1の1次側直流電流I1=0、2次側直流電圧E2=0であり、1次側及び2次側の間の伝達電力Pは、0である。
P=(E1E2/ωL)φ(1-φ/π) …(1)
休止モードにおいて、DAB回路1の1次側直流電流I1=0、2次側直流電圧E2=0であり、1次側及び2次側の間の伝達電力Pは、0である。
制御器2は、図6に示すように、処理部7の制御に応じて、DAB回路1の2次側直流電圧E2が、処理部7が出力する目標電圧E2REFとなるように制御する。制御器2は、休止モードの状態から時間t1において、運転モードに移行する。制御器2は、時間t1からt2までの所定時間を待機時間として、2次側直流電圧E2を0とみなせる状態に保持するように、第1ブリッジ回路11及び第2ブリッジ回路12を制御する。制御器2は、時間t2からt3までの間を遷移時間として、目標電圧E2REFに基づいて、2次側直流電圧E2を上昇させるように、DAB回路1の第1ブリッジ回路11及び第2ブリッジ回路12を制御する。
制御器2は、時間t3からt4までの間、DAB回路1を、休止モードにおける1次側及び2次側のエネルギー伝達効率よりも高い効率で動作させる。トランス13の駆動周波数fTは、遷移時間における直流電圧E2の変化速度よりも十分高速である。
制御器2は、時間t4からt5までの間を2次側直流電圧E2を下降させる遷移時間として、目標電圧E2REFに基づいて、2次側直流電圧E2を下降させるように、DAB回路1の第1ブリッジ回路11及び第2ブリッジ回路12を制御する。制御器2は、時間t5において、2次側直流電圧E2が0とみなせる状態となったら、時間t5からt6までの所定時間を待機時間として、2次側直流電圧E2を0とみなせる状態に保持するように、第1ブリッジ回路11及び第2ブリッジ回路12を制御する。
本発明において、「直流電圧E2が0とみなせる状態」とは、第2スイッチング素子Q5~Q8がオンし、第2ブリッジ回路12に第2コンデンサCoutによる電圧が印加されても、回路素子が破壊される恐れがなく、実質的に0とみなせる状態であることをいう。具体的には、例えば直流電圧E2が、式(2)に示す臨界電圧EC以下となる状態である。
EC=Ia√(LP/C) …(2)
EC=Ia√(LP/C) …(2)
但し、Iaは第2スイッチング素子Q5~Q8の最大瞬時許容電流、LPは第2スイッチング素子Q5~Q8と第2コンデンサCoutとの間の寄生インダクタンスあるいは、第2スイッチング素子Q5~Q8と第2コンデンサCoutの間にインダクタを直列に配置した場合にはそのインダクタンス値と寄生インダクタンス値の和、Cは第2コンデンサCoutの容量である。
その他、遷移時間の終了条件は、例えば、遷移時間の開始から所定時間経過した場合であってもよい。
その他、遷移時間の終了条件は、例えば、遷移時間の開始から所定時間経過した場合であってもよい。
制御器2は、運転モードの状態から、遷移時間t4~t5、待機時間t5~t6を経た後に、休止モードに移行するように第1ブリッジ回路11及び第2ブリッジ回路12を制御する。
その他、制御器2は、遷移時間において、第2コンデンサCoutが蓄えるエネルギーを、トランス13においてジュール熱として消費させるように、第1スイッチング素子Q1~Q4及び第2スイッチング素子Q5~Q8を制御することができる。この場合、制御器2は、処理部7の制御に応じて、第1スイッチング素子Q1~Q4を全てオフにし、それぞれ対角に配置された第2スイッチング素子Q5,Q8及び第2スイッチング素子Q6,Q7を交互に切り替えればよい。
また、制御器2は、遷移時間において、第2コンデンサCoutが蓄えるエネルギーを第1端子TP1,TN1に伝達するように、第1スイッチング素子Q1~Q4及び第2スイッチング素子Q5~Q8を制御することができる。この場合、制御器2は、処理部7の制御に応じて、それぞれ対角に配置された第2スイッチング素子Q5,Q8及び第2スイッチング素子Q6,Q7を交互に切り替えることにより、第2コンデンサCoutが蓄えるエネルギーから交流電圧を発生する。そして、トランス13を介して伝達された交流電圧を、それぞれ対角に配置された第1スイッチング素子Q1,Q4及び第1スイッチング素子Q2,Q3を交互に切り替えることにより、交流電圧を整流し、第1端子TP1,TN1に直流電圧として出力する。
DAB回路1及び補償器5は、図7に示すような制御モデルで表すことができる。図7において、補償器5は、関数要素501,502を備え、DAB回路1は、関数要素101,102を備える。関数要素501の伝達関数は1/Tsである。関数要素502の関数kFは式(3)のように表される。
kF=2πfCCωL/E1 …(3)
kF=2πfCCωL/E1 …(3)
関数要素101の伝達関数はILOAD/sCであり、関数要素101の伝達関数はE1/sCωLである。ILOADは、本発明の実施の形態に係る電源装置から、負荷である駆動部4に流れる直流電流である。このとき制御系安定化の条件は、式(4)のように表される。
T>>1/2πfCkF …(4)
また、2次側直流電圧E2は、式(5)のように表される。
E2=[(E1/ωL)φ(1-φ/π)-ILOAD]/C …(5)
T>>1/2πfCkF …(4)
また、2次側直流電圧E2は、式(5)のように表される。
E2=[(E1/ωL)φ(1-φ/π)-ILOAD]/C …(5)
但し、遷移時間における周波数帯域において、2次側の負荷(駆動部4)のインピーダンスは、第2コンデンサCoutのインピーダンスよりも十分に高いと仮定している。
運転モードから休止モードに移行する場合の遷移時間の範囲は、例えば、図8に示すように、下限時間tL以上、上限時間tU以下とすることができる。処理部7が制御器2に対して設定する遷移時間の下限時間tLは、式(6)のように表すことができる。
tL=E2C/(Ia+I2) …(6)
但し、I2は第2ブリッジ回路12が出力する直流電流である。
tL=E2C/(Ia+I2) …(6)
但し、I2は第2ブリッジ回路12が出力する直流電流である。
遷移時間が早すぎると、第2コンデンサCoutにチャージされた電荷により、第2ブリッジ回路12に大電流が流れ、回路が破損してしまう恐れがある。従って、下限時間tLを設定することにより、回路の破損を低減することができる。
遷移時間の上限時間tUは、式(7)に示す遷移時間での実効電流Ieにおける許容運転時間である。上限時間tUは、速やかに休止モードに移行するために、所定時間以上、遷移時間が長くならないための閾値である。
Ie=(180/φmax)/√3 …(7)
但し、φmaxは第2ブリッジ回路12が出力する直流電流が最大になるときの、第1ブリッジ回路11と第2ブリッジ回路12の位相差である。
Ie=(180/φmax)/√3 …(7)
但し、φmaxは第2ブリッジ回路12が出力する直流電流が最大になるときの、第1ブリッジ回路11と第2ブリッジ回路12の位相差である。
図9に示すように、条件によっては、下限時間tLの値が上限時間tUを超えてしまい、遷移時間を決定できなくなる場合が考えられる。すると、本発明の実施の形態に係る電源装置は、休止モードに移行することができなくなってしまう。このため、制御器2は、下限時間tLと上限時間tUとが一致した場合において、遷移時間及び待機時間を経た後、休止モードに移行するように、第1スイッチング素子Q1~Q4及び複数の第2スイッチング素子Q5~Q8を制御する。
本発明の実施の形態に係る電源装置によれば、DAB回路の2次側直流電圧の出力を休止する場合に、予め2次側直流電圧を制御することにより、動作状態の変更時に、回路素子を突入電流から保護し、回路の負担を低減することができる。具体的には、制御器2による遷移時間における制御なしに、第2スイッチング素子Q5~Q8を同時にオンにした場合、第2ブリッジ回路12への突入電流IPEAKは、式(8)のように表すことができる。
IPEAK=E2√(C/LP) …(8)
IPEAK=E2√(C/LP) …(8)
これに対して、本発明の実施の形態に係る電源装置が備える制御器2による、遷移時間における制御ありの場合、第2ブリッジ回路12への突入電流IPEAKは、Imaxを2次側直流電流I2の最大値とすると、式(9)のように表すことができる。
IPEAK=Imaxπ/φmax …(9)
IPEAK=Imaxπ/φmax …(9)
図10に示すように、第2コンデンサCoutの容量Cが100μF、第2スイッチング素子Q5~Q8と第2コンデンサCoutとの間の寄生インダクタンスLPが10nHのとき、遷移時間における制御なしの場合の突入電流IPEAKは7500Aとなった。これに対して、遷移時間における制御ありの場合の突入電流IPEAKは、20Aとなり、本発明の実施の形態における電源装置による効果が理解できる。
また、本発明の実施の形態に係る電源装置によれば、第2端子の低電位側端子TN2が、第1端子の高電位側端子TP1に接続されることにより、休止モードにおいて、電源電圧VBを出力することができ、高効率なエネルギー伝達が可能になる。
また、本発明の実施の形態に係る電源装置によれば、遷移時間を経た後に休止モードに移行するので、確実に回路の負担を低減することができる。
また、本発明の実施の形態に係る電源装置によれば、遷移時間と待機時間を経た後に休止モードに移行するので、更に確実に回路の負担を低減することができる。
また、本発明の実施の形態に係る電源装置によれば、第2コンデンサCoutが蓄えるエネルギーをトランス13において消費させることができるので、簡単な処理により、遷移時間における制御が可能となる。
また、本発明の実施の形態に係る電源装置によれば、第2コンデンサCoutが蓄えるエネルギーを第1端子TP1,TN1に伝達することにより、回生動作を行い、エネルギー利用率を向上できる。
また、本発明の実施の形態に係る電源装置によれば、遷移時間の範囲を規定することにより、確実に回路の負担を低減しつつ、休止モードへの移行時間を低減させることができる。
また、本発明の実施の形態に係る電源装置によれば、遷移時間の下限時間tLと上限時間tUとが一致した場合において、休止モードへの移行処理を開始することにより、休止モードに移行できなくなることを未然に防止できる。
また、本発明の実施の形態に係る電源装置によれば、直流電圧E2が、臨界電圧EC以下となった場合において、直流電圧E2が0になったものとみなすことにより、確実に回路の負担を低減しつつ、休止モードへの移行時間を低減させることができる。
また、本発明の実施の形態に係る電源装置によれば、休止モードに移行する時に、補償器5の積分値を消去することにより、より確実に回路の負担を低減できる。
(その他の実施の形態)
上記のように、本発明を実施の形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
上記のように、本発明を実施の形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
例えば、既に述べた実施の形態の説明においては、電源装置のDAB回路1は、図11に示すように、第1及び第2スイッチング素子Q1~Q8に、それぞれ、コンデンサC1~C8が並列に接続される構成としてもよい。これにより、DAB回路1を用いて、共振型ソフトスイッチング動作を行うことができ、第1及び第2スイッチング素子Q1~Q8のスイッチング損失を低減することができる。ソフトスイッチング動作については、例えば特開2009-112142号公報に説明されている。
また、既に述べた実施の形態の説明においては、制御器2、処理部7が入力する2次側直流電圧E2は、実測値である必要ななく、理論値であってもよい。
この様に、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
特願2012-275457号(出願日:2012年12月18日)の全内容は、ここに援用される。
本発明によれば、2次側の出力電圧を休止する場合に、予め出力電圧を制御することにより、動作状態の変更時に、回路の負担を低減する電源装置を提供することができる。
Cin 第1コンデンサ
Cout 第2コンデンサ
Q1~Q4 第1スイッチング素子
Q5~Q8 第2スイッチング素子
TP1,TN1 第1端子
TP2,TN2 第2端子
2 制御器
5 補償器(積分補償器)
11 第1ブリッジ回路
12 第2ブリッジ回路
13 トランス
Cout 第2コンデンサ
Q1~Q4 第1スイッチング素子
Q5~Q8 第2スイッチング素子
TP1,TN1 第1端子
TP2,TN2 第2端子
2 制御器
5 補償器(積分補償器)
11 第1ブリッジ回路
12 第2ブリッジ回路
13 トランス
Claims (11)
- 一対の第1端子と、
前記一対の第1端子の間に接続された第1コンデンサと、
フルブリッジ接続された複数の第1スイッチング素子により、前記一対の第1端子に入力された直流電圧を交流電圧に変換して出力する第1ブリッジ回路と、
前記第1ブリッジ回路が出力する交流電圧を1次側に入力し、2次側に出力するトランスと、
一対の第2端子と、
前記一対の第2端子の間に接続された第2コンデンサと、
フルブリッジ接続された複数の第2スイッチング素子により、前記トランスが出力する交流電圧を直流電圧に変換して、前記一対の第2端子に出力する第2ブリッジ回路と、
前記第2ブリッジ回路が直流電圧を出力する運転モードから、前記第2ブリッジ回路が直流電圧の出力を休止する休止モードに移行する場合において、前記第2ブリッジ回路が出力する直流電圧が0とみなせる状態となった後に休止モードに移行するように、前記複数の第1スイッチング素子及び前記複数の第2スイッチング素子を制御する制御器と
を備えることを特徴とする電源装置。 - 前記第2端子の低電位側端子は、前記第1端子の高電位側端子に接続されることを特徴とする請求項1に記載の電源装置。
- 前記制御器は、前記第2ブリッジ回路が出力する直流電圧を下降させる遷移時間を経た後に休止モードに移行するように、前記複数の第1スイッチング素子及び前記複数の第2スイッチング素子を制御することを特徴とする請求項1又は2に記載の電源装置。
- 前記制御器は、前記遷移時間と、前記第2ブリッジ回路が出力する直流電圧を0に保持する待機時間とを経た後に休止モードに移行するように、前記複数の第1スイッチング素子及び前記複数の第2スイッチング素子を制御することを特徴とする請求項3に記載の電源装置。
- 前記制御器は、前記遷移時間において、前記第2コンデンサが蓄えるエネルギーを前記トランスにおいて消費させるように、前記複数の第1スイッチング素子及び前記複数の第2スイッチング素子を制御することを特徴とする請求項3又は4に記載の電源装置。
- 前記制御器は、前記遷移時間において、前記第2コンデンサが蓄えるエネルギーを前記一対の第1端子に伝達するように、前記複数の第1スイッチング素子及び前記複数の第2スイッチング素子を制御することを特徴とする請求項3~5のいずれか1項に記載の電源装置。
- 前記遷移時間は、式(A)に示す下限時間tL以上、前記第1及び第2スイッチング素子の、式(B)に示す前記遷移時間での実効電流Ieにおける許容運転時間である上限時間以下であることを特徴とする請求項3~6のいずれか1項に記載の電源装置。
tL=E2C/(Ia+I2) …(A)
Ie=(180/φmax)/√3 …(B)
但し、E2は前記第2ブリッジ回路が出力する直流電圧、Cは前記第2コンデンサの容量、Iaは前記複数の第2スイッチング素子の最大瞬時許容電流、I2は前記第2ブリッジ回路が出力する直流電流、φmaxは前記第2ブリッジ回路が出力する直流電流が最大になるときの、前記複数の第1スイッチング素子及び前記複数の第2スイッチング素子のスイッチング周波数の位相差である。 - 前記制御器は、前記下限時間tLと前記上限時間とが一致した場合において、前記休止モードに移行するように、前記複数の第1スイッチング素子及び前記複数の第2スイッチング素子を制御することを特徴とする請求項7に記載の電源装置。
- 前記第2ブリッジ回路が出力する直流電圧に基づいて、前記遷移時間における前記第2ブリッジ回路が出力する直流電圧を、前記制御器を介してフィードバック制御する積分補償器を更に備え、
前記積分補償器は、前記休止モードに移行する時に、積分値を消去することを特徴とする請求項3~8のいずれか1項に記載の電源装置。 - 前記第1スイッチング素子と前記第2スイッチング素子のそれぞれに、コンデンサを並列接続すると共に、前記制御器は、前記第1スイッチング素子と前記第2スイッチング素子をソフトスイッチング動作させることを特徴とする請求項1~9のいずれか1項に記載の電源装置。
- 前記制御器は、前記第2ブリッジ回路が出力する直流電圧が、式(C)に示す臨界電圧EC以下となった場合において、前記第2ブリッジ回路が出力する直流電圧が0となったものとみなすことを特徴とする請求項1~10のいずれか1項に記載の電源装置。
EC=Ia√(LP/C) …(C)
但し、Iaは前記複数の第2スイッチング素子の最大瞬時許容電流、LPは前記複数の第2スイッチング素子と前記第2コンデンサとの間の寄生インダクタンス、Cは前記第2コンデンサの容量である。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012-275457 | 2012-12-18 | ||
JP2012275457A JP6070153B2 (ja) | 2012-12-18 | 2012-12-18 | 電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2014097844A1 true WO2014097844A1 (ja) | 2014-06-26 |
Family
ID=50978185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2013/082019 WO2014097844A1 (ja) | 2012-12-18 | 2013-11-28 | 電源装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6070153B2 (ja) |
WO (1) | WO2014097844A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104242664A (zh) * | 2014-09-25 | 2014-12-24 | 西安交通大学 | 一种双pwm下的三相隔离型双向直流变换器的调制方法 |
US11121634B2 (en) * | 2018-12-07 | 2021-09-14 | Sharp Kabushiki Kaisha | Bidirectional DC-to-DC converter with inrush current suppression |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9232952B2 (en) | 2012-04-16 | 2016-01-12 | Medtronic Ps Medical, Inc. | Surgical bur with non-paired flutes |
US9883873B2 (en) | 2013-07-17 | 2018-02-06 | Medtronic Ps Medical, Inc. | Surgical burs with geometries having non-drifting and soft tissue protective characteristics |
US9444183B2 (en) | 2014-02-10 | 2016-09-13 | Yazaki North America, Inc. | Bused electrical center for electric or hybrid electric vehicle |
US10335166B2 (en) | 2014-04-16 | 2019-07-02 | Medtronics Ps Medical, Inc. | Surgical burs with decoupled rake surfaces and corresponding axial and radial rake angles |
EP3446665B1 (en) | 2014-10-06 | 2021-12-15 | 3M Innovative Properties Company | Ion exchange absorbent systems, apparatuses |
JP6502088B2 (ja) * | 2014-12-25 | 2019-04-17 | 国立大学法人横浜国立大学 | 電源システム、車両及び電圧制御方法 |
US9955981B2 (en) | 2015-03-31 | 2018-05-01 | Medtronic Xomed, Inc | Surgical burs with localized auxiliary flutes |
KR102421163B1 (ko) * | 2015-05-19 | 2022-07-14 | 엘지이노텍 주식회사 | 양방향 직류-직류 컨버터 |
US10265082B2 (en) | 2015-08-31 | 2019-04-23 | Medtronic Ps Medical, Inc. | Surgical burs |
JP6848255B2 (ja) | 2016-08-10 | 2021-03-24 | Tdk株式会社 | スイッチング電源装置 |
JP6896607B2 (ja) * | 2017-12-27 | 2021-06-30 | 株式会社東芝 | 変換器、電力制御方法、及びプログラム |
JP7298448B2 (ja) * | 2019-11-12 | 2023-06-27 | 株式会社明電舎 | 絶縁型dc/dc変換器 |
JP6747569B1 (ja) * | 2019-11-21 | 2020-08-26 | 富士電機株式会社 | 電力変換装置、制御方法、および制御プログラム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012065511A (ja) * | 2010-09-17 | 2012-03-29 | Shindengen Electric Mfg Co Ltd | Dc/dcコンバータ |
JP2012196089A (ja) * | 2011-03-17 | 2012-10-11 | Sinfonia Technology Co Ltd | Dc−dcコンバータ |
WO2013121665A1 (ja) * | 2012-02-14 | 2013-08-22 | 三菱電機株式会社 | Dc/dcコンバータ |
JP2014007942A (ja) * | 2012-06-01 | 2014-01-16 | Denso Corp | 双方向電力伝送装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4534786B2 (ja) * | 2005-02-16 | 2010-09-01 | 株式会社豊田自動織機 | スイッチング電源回路 |
JP2010093952A (ja) * | 2008-10-08 | 2010-04-22 | Shindengen Electric Mfg Co Ltd | 双方向dc/dcコンバータ |
JP2011130521A (ja) * | 2009-12-15 | 2011-06-30 | Yokogawa Electric Corp | Dcdcコンバータ |
JP5815939B2 (ja) * | 2010-02-17 | 2015-11-17 | 株式会社豊田中央研究所 | 電力変換回路及び電力変換回路システム |
JP5632191B2 (ja) * | 2010-04-28 | 2014-11-26 | パナソニック株式会社 | 双方向dc/dcコンバータ |
-
2012
- 2012-12-18 JP JP2012275457A patent/JP6070153B2/ja active Active
-
2013
- 2013-11-28 WO PCT/JP2013/082019 patent/WO2014097844A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012065511A (ja) * | 2010-09-17 | 2012-03-29 | Shindengen Electric Mfg Co Ltd | Dc/dcコンバータ |
JP2012196089A (ja) * | 2011-03-17 | 2012-10-11 | Sinfonia Technology Co Ltd | Dc−dcコンバータ |
WO2013121665A1 (ja) * | 2012-02-14 | 2013-08-22 | 三菱電機株式会社 | Dc/dcコンバータ |
JP2014007942A (ja) * | 2012-06-01 | 2014-01-16 | Denso Corp | 双方向電力伝送装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104242664A (zh) * | 2014-09-25 | 2014-12-24 | 西安交通大学 | 一种双pwm下的三相隔离型双向直流变换器的调制方法 |
US11121634B2 (en) * | 2018-12-07 | 2021-09-14 | Sharp Kabushiki Kaisha | Bidirectional DC-to-DC converter with inrush current suppression |
Also Published As
Publication number | Publication date |
---|---|
JP6070153B2 (ja) | 2017-02-01 |
JP2014121194A (ja) | 2014-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6070153B2 (ja) | 電源装置 | |
US10541549B2 (en) | Power supply apparatus | |
JP6103445B2 (ja) | 非接触充電装置の給電装置 | |
CN102801328B (zh) | 电源装置 | |
US10461553B2 (en) | Power source device | |
JP4910078B1 (ja) | Dc/dc変換器およびac/dc変換器 | |
JP6136025B2 (ja) | 非接触充電装置の給電装置 | |
WO2015004989A1 (ja) | 双方向dc/dcコンバータ | |
JP5757344B2 (ja) | スイッチング電源装置およびac−dc電力変換システム | |
CN103023128A (zh) | 一种用于ups服务器的电源*** | |
JP2014128060A (ja) | 充電装置 | |
WO2018073961A1 (ja) | 電源システム及びその制御方法 | |
CN104242655A (zh) | 具有初级侧动态负载检测和初级侧反馈控制的开关功率变换器 | |
JP7209868B2 (ja) | Dc/dcコンバータ及び電力変換装置 | |
EP2393194A1 (en) | Device, method of voltage conversion and power supply system | |
US8830701B2 (en) | DC-DC converter | |
JP2020182367A (ja) | Dc−dcコンバータ | |
US20110241424A1 (en) | Voltage transforming device and method and power supply system | |
CN107800185B (zh) | 在线式不间断电源 | |
WO2015019908A1 (ja) | ワイヤレス電力伝送システム | |
JP2012100374A (ja) | 充電器の電流制御装置 | |
JP6270753B2 (ja) | 電力変換装置 | |
JP2019004613A (ja) | 非接触充電システム | |
CN107888093A (zh) | 一种多功能便携式充电电源 | |
US20150124503A1 (en) | Power converter and power conversion method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 13866261 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 13866261 Country of ref document: EP Kind code of ref document: A1 |