WO2014024407A1

WO2014024407A1 - 検出装置

Info

Publication number: WO2014024407A1
Application number: PCT/JP2013/004535
Authority: WO
Inventors: 厚志長谷川; 容隆澁谷
Original assignee: ルネサスエレクトロニクス株式会社
Priority date: 2012-08-08
Filing date: 2013-07-25
Publication date: 2014-02-13

Abstract

　検出装置（１００）において、分割相関検出部（１１０）は、１つ目の分割パターンについて、相関ピークが検出されるまで、入力信号（ＤＳ）に対して、１つ目の分割パターンに対応する分割相関処理を繰り返す。２つ目以降の夫々の分割パターンについて、分割相関検出部（１１０）は、１つ前の分割パターンに対応する分割相関処理により相関ピークが検出されたことを条件に、入力信号（ＤＳ）に対して、該分割パターンに対応する分割相関処理を該分割パターンのサンプル数分行うと共に、該分割相関処理により相関ピークが検出されなかったときに、１つ目の分割パターンに対応する分割相関処理を再び開始する。こすうることにより、入力信号から自己相関を持たない目的信号パターンを検出する際の電力消費を削減できる。

Description

検出装置

　本発明は、信号パターン、特に自己相関を持たない信号パターンの検出技術に関する。

　種々の分野において、受信信号中の所定の信号パターン（以下「目的信号パターン」という）を検出することが行われている。例えば、通信の分野では、受信装置は、受信信号から目的信号パターンに相当する同期信号パターンの検出を行う。

　特許文献１には、ＣＤＭＡ方式のスペクトラム拡散通信における同期検出回路の一部をマッチドフィルタにより構成された技術が開示されている。該マッチドフィルタは、目的信号パターンと線形相似のフィルタ係数を有するＦＩＲフィルタ（ＦＩＲ：Ｆｉｎｉｔｅ　Ｉｍｐｕｌｓｅ　Ｒｅｓｐｏｎｓｅ）であり、入力信号に対して畳込積分を行う。同期検出回路は、マッチドフィルタにより畳込積分された信号のピーク（相関ピーク）を検出することにより目的信号パターン（同期信号パターン）を検出する。

　同期信号パターンは、様々な種類があり、概して、自己相関を持つ信号パターンと、自己相関を持たない信号パターンに分けることができる。

　自己相関を持つ信号パターンとは、周期性のあるパターンを意味し、時間軸に沿って同一のパターンを複数回繰り返してなるものである。対して、自己相関を持たない信号パターンとは、言い換えると、周期性のないパターンであり、時間軸に沿ったパターンの再現性が無いものである。

　そのため、自己相関を持たない同期信号パターンの検出に際しては、入力信号に対して、同期信号パターンの先頭から末尾までの全体についての相関を検出する必要がある。

　昨今、既にある電力線を利用した通信を行うＰＬＣ（Ｐｏｗｅｒ　Ｌｉｎｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ）システムが注目されている。図９は、ＰＬＣシステムにおいて、受信側が受信した信号を示す。図中におけるアイドル期間は、送信側と受信側間で通信が行われていない期間を示す。

　ＰＬＣシステムにおいて、送信側は、受信側に送信したいデータを示す信号（以下「通信信号」という）の前に、まず、チャープ信号（「スイープトーン信号」ともいう）を送信することにより受信側に通信の開始を通知する。そして、チャープ信号に続いて通信信号を送信する。

　そのため、ＰＬＣシステムの受信側は、アイドル期間においてチャープ信号の検出を常時行う必要があり、チャープ信号を検出したことを条件に、ペイロード信号の受信処理を行い、送信側との通信を実行する。このように、チャープ信号検出に通信の実行を判断するため、チャープ信号は、上述の同期信号に相当する信号であると言える。

　上記チャープ信号は、自己相関を持たない信号パターンを有する。従って、ＰＬＣシステムにおいて、受信装置は、チャープ信号の検出に際し、入力信号に対して、チャープ信号の信号パターンの先頭から末尾までの全体の相関検出を行う。

　なお、ＰＬＣの規格としては、Ｇ３－ＰＬＣやＰＲＩＭＥ（ＰｏｗｅＲｌｉｎｅ　Ｉｎｔｅｌｌｉｇｅｎｔ　Ｍｅｔｅｒｉｎｇ　Ｅｖｏｌｕｔｉｏｎ）が知られている。いずれの規格にも、チャープ信号の検出アルゴリズムについては、詳細に規定されておらず、ＰＬＣソリューション提供業者が独自のアルゴリズムを実装している。

特開２００３－２３４６７７号公報特開２０１０－１１３０６号公報

　アイドル期間においてチャープ信号の検出が常時行われるため、アイドル期間に比べ、送信側と受信側の通信が行われている期間（通信期間）の比率が低いＰＬＣシステムは、通信量に対して、消費電力のコストが高いシステムとなってしまう。

　スマートグリッドのような電力線を利用した、１つのベースノードに対してターミナルノードが多数あるＰＬＣシステムにおいて、例えば1つのターミナルノードに対して１５分の周期内に合計１秒の通信が行われる場合、そのターミナルノードのアイドル時間と通信時間の比率は、ほぼ９９．９％である。

　受信装置が例えば特許文献１に開示された手法でチャープ信号の検出を行う場合、チャープ信号のサンプル数を５１２サンプルとすると、受信装置は、1サンプルの入力毎に相関検出で５１２タップのＦＩＲ処理を行う必要がある。タップとはＦＩＲフィルタの処理を示す単位であり、この数値と処理量とは、比例関係にある。

　シンプルな例として上記相関検出をプロセッサで行う場合を考える。プロセッサが１ステップで１タップのＦＩＲ処理を実行可能であり、受信信号に対するサンプリングレートが５００ｋＨｚであると仮定する。

　この場合において、チャープ信号についての１度の相関検出でプロセッサが行う演算量は、２５６ＭＩＰＳ（Ｍｉｌｌｉｏｎ　Ｉｎｓｔｒｕｃｔｉｏｎｓ　Ｐｅｒ　Ｓｅｃｏｎｄ）になる。対して、１秒の通信時に要求されるプロセッサの演算速度が例えば５０ＭＩＰＳ程度である。すなわち、通信期間よりもアイドル期間において受信装置の消費電力が大きいケースが起こり得る。

　従って、受信装置の消費電力の削減は、アイドル期間の消費電力つまりチャープ信号の検出にかかる消費電力の削減無しでは成り立たない。この点は、アイドル期間と通信期間の比率が高いほど、チャープ信号のパターンが長いほど、顕著である。

　その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

　一実施の形態は、入力信号がサンプル毎に順次入力され、前記入力信号から自己相関を持たない目的信号パターンを検出する検出装置である。該検出装置は、ｍ個（ｍ≧２）の分割相関処理のうちの１つを実行する分割相関検出部を備える。

　前記ｍ個の分割相関処理は、前記目的信号パターンを時系列に分割して得たｍ個の分割パターンに夫々対応する。夫々の前記分割相関処理は、前記入力信号に対して、対応する前記分割パターンとの相関を検出する処理である。

　前記分割相関検出部は、１つ目の前記分割パターンについて、前記入力信号に対して、相関ピークが検出されるまで、対応する前記分割相関処理を繰り返す。

　また、前記分割相関検出部は、２つ目以降の夫々の前記分割パターンについて、１つ前の前記分割パターンに対応する前記分割相関処理により相関ピークが検出されたことを条件に、前記入力信号に対して、該分割パターンに対応する前記分割相関処理を分割パターンのサンプル数分行う。そして、該分割相関処理により相関ピークが検出されなかったときに、１つ目の前記分割パターンに対応する前記分割相関処理を再び開始する。

　なお、上記実施の形態の検出装置を方法やシステムに置き換えて表現したもの、該装置または該装置の一部の処理をコンピュータに実行せしめるプログラム、該装置を備えた受信装置なども、本発明の態様としては有効である。

　上記一実施の形態の検出装置によれば、入力信号から自己相関を持たない目的信号パターンを検出する際の電力消費を削減することができる。

一実施の形態にかかる検出装置を示す図である。図１に示す検出装置による処理の流れを示すフローチャートである。第１の実施例にかかる受信装置を示す図である。図３に示す受信装置における検出装置を詳細に示す図である。図４に示す検出装置から出力された畳込積分信号の波形を示す図である。第２の実施例にかかる受信装置における検出装置を示す図である。図６に示す検出装置から出力された波形を示す図である。第３の実施例にかかる受信装置における検出装置を示す図である。ＰＬＣシステムにおける受信信号を示す図である。

　説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

　また、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体（ｎｏｎ－ｔｒａｎｓｉｔｏｒｙ　ｃｏｍｐｕｔｅｒ　ｒｅａｄａｂｌｅ　ｍｅｄｉｕｍ）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（ｔａｎｇｉｂｌｅ　ｓｔｏｒａｇｅ　ｍｅｄｉｕｍ）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ－ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）ＣＤ－Ｒ、ＣＤ－Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ　ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ　ＰＲＯＭ）、フラッシュＲＯＭ、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（ｔｒａｎｓｉｔｏｒｙ　ｃｏｍｐｕｔｅｒ　ｒｅａｄａｂｌｅ　ｍｅｄｉｕｍ）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。

　図１は、一実施の形態にかかる検出装置１００を示す。検出装置１００は、入力信号ＤＳがサンプル毎に順次入力され、該入力信号ＤＳに対して、自己相関を持たない目的信号パターンの検出を行うと共に、該目的信号パターンを検出したときに、その旨を示す検出結果Ｒを出力するものであり、分割相関検出部１１０を有する。

　分割相関検出部１１０は、ｍ個（ｍ≧２）の分割相関処理のうちの１つを行うものである。該ｍ個の分割相関処理は、目的信号パターンを時系列に分割して得たｍ個の分割パターンに夫々対応し、夫々の分割相関処理が、入力信号ＤＳに対して、対応する分割パターンとの相関を検出する処理である。

　以下の説明においては、便宜的に、１個目の分割パターン（先頭の分割パターン）～ｍ個目の分割パターン（末尾の分割パターン）を夫々第１の分割パターン～第ｍの分割パターンという。また、第１の分割パターン～第ｍの分割パターンに夫々対応する分割相関処理を、第１の分割相関処理～第ｍ個の分割相関処理という。

　分割相関検出部１１０は、具体的には、まず、入力信号ＤＳに対して、相関ピークが検出されるまで、第１の分割相関処理を繰り返す。なお、この第１の分割相関処理は、前述したように、第１の分割パターンに対応する。

　分割相関検出部１１０は、第２の分割パターン以降の各分割パターンについて、１つ前の分割パターンに対応する分割相関処理により相関ピークが検出されたことを条件に、該分割パターンに対応する分割相関処理を第２の分割パターンのサンプル数分行うと共に、該分割相関処理により相関ピークが検出されなかったときに、第１の分割相関処理を再び開始する。

　例えば、第１の分割パターンに対応する第１の分割相関処理により相関ピークが検出されたときに、分割相関検出部１１０は、第２の分割パターンに対応する第２の分割相関処理を第２の分割パターンのサンプル数分だけ行う。

　そして、該第２の分割相関処理により相関ピークが検出されたときに、分割相関検出部１１０は、第３の分割パターンに対応する第３の分割相関処理を第３の分割パターンのサンプル数分だけ行う。

　一方、第２の分割相関処理により相関ピークが検出されなかったときに、分割相関検出部１１０は、第１の分割相関処理に戻り、相関ピークが検出されるまで該第１の分割相関処理を繰り返す。

　図２のフローチャートを参照して、検出装置１００における分割相関検出部１１０の処理の流れをより詳細に説明する。例として、分割パターンの数ｍが４であるとする。

　検出装置１００において、分割相関検出部１１０は、まず、入力信号ＤＳに対して、相関ピークが検出されるまで、第１の分割パターンに対応する第１の分割相関処理を繰り返す（Ｓ１００、Ｓ１１０：Ｎｏ、Ｓ１００～）。

　第１の分割相関処理により相関ピークが検出されると、分割相関検出部１１０は、第２の分割パターンに対応する第２の分割相関処理を第２の分割パターンのサンプル数分行う（Ｓ１１２、Ｓ１１４）。

　ステップＳ１１４における上記一度だけの第２の分割相関処理により、相関ピークが検出されなかった場合に、分割相関検出部１１０は、ステップＳ１００に戻り、第１の分割相関処理を再び行う（Ｓ１２０：Ｎｏ、Ｓ１００～）。

　一方、ステップＳ１１４における第２の分割相関処理により相関ピークが検出された場合に、分割相関検出部１１０は、第３の分割パターンに対応する第３の分割相関処理を第３の分割パターンのサンプル数分行う（Ｓ１２０：Ｙｅｓ、Ｓ１３０：Ｎｏ、Ｓ１３２、Ｓ１１４）。

　ステップＳ１１４における上記一度だけの第３の分割相関処理により、相関ピークが検出されなかった場合に、分割相関検出部１１０は、ステップＳ１００に戻り、第１の分割相関処理を再び行う（Ｓ１２０：Ｎｏ、Ｓ１００～）。

　一方、ステップＳ１１４における第３の分割相関処理により相関ピークが検出された場合に、分割相関検出部１１０は、第４の分割パターンに対応する第４の分割相関処理を第４の分割パターンのサンプル数分行う（Ｓ１２０：Ｙｅｓ、Ｓ１３０：Ｎｏ、Ｓ１３２、Ｓ１１４）。

　ステップＳ１１４における上記一度だけの第４の分割相関処理により、相関ピークが検出されなかった場合に、分割相関検出部１１０は、ステップＳ１００に戻り、第１の分割相関処理を再び行う（Ｓ１２０：Ｎｏ、Ｓ１００～）。

　一方、ステップＳ１１４における第４の分割相関処理により相関ピークが検出された場合に、分割相関検出部１１０は、目的信号パターンが検出されたことを示す検出結果Ｒを出力する（Ｓ１２０：Ｙｅｓ、Ｓ１３０：Ｙｅｓ、Ｓ１３４）。
　これにて、検出装置１００による目的信号パターンの検出が完了する。

　このような、本実施の形態の検出装置１００は、入力信号ＤＳに対して目的信号パターンの検出を行う際に、一度の検出につき、１つの分割パターンに対応する分割相関処理のみを行う。そして、該分割相関処理により相関ピークが検出されたときにのみ、次の分割パターンに対応する分割相関処理を次の分割パターンのサンプル数分行う。

　つまり、従来のこの種の検出装置においては、1サンプルの入力毎に、相関検出の対象を、目的信号パターンの先頭から末尾までの全体としているのに対し、検出装置１００では、１度の相関検出（分割相関処理）が、１つの分割パターンのみを対象とする。分割パターンが、分割パターンよりサンプル数が少ないため、検出装置１００の消費電力は、削減される。

　勿論、消費電力の削減効果は、分割パターンのサンプル数が少ないほど大きくなる。しかし、分割パターンのサンプル数が少なすぎると、分割相関処理による相関ピークの検出感度が低くなってしまう。これについて、検出装置１００の設計者は、消費電力の削減効果と、入力信号のＳＮ比（信号／ノイズ）等に依存がある相関ピークの検出感度とのトレードオフや、目的信号パターンのサンプル総数などに応じて、分割パターンのサンプル数を決めればよい。

　また、目的信号パターンの分割態様は、等分割に限定されるものではなく、後述するように、等分割の場合とそうではない場合において、夫々のメリットがある。

　目的信号パターンを等分割した場合に、各分割相関処理が対象とする分割パターンのサンプル数が同一であるため、特に分割相関処理を担うマッチドフィルタやＦＩＲフィルタなどをハードウェアで実現するときに、設計及び制御が簡略化できるというメリットがある。

　次に、目的信号パターンを等分割しない場合の一例について説明する。電力消費の削減を優先させたい場合には、ｍ個の分割相関処理のうちに第１の分割相関処理の実行回数が最も多いため、例えば、第１の分割パターンのサンプル数が他の分割パターンより少なくなるように目的信号パターンを分割することで、電力消費の削減効果をより高めることができる。とりわけ、目的信号パターンのサンプル数が多い、または、入力信号のＳＮ比が良い場合など、相関ピークの検出感度に与える影響を小さくできるケースにおいて、有用である。

　該特許文献２には、受信信号を複数に分割して部分相関検出を行う技術が開示されている（［０００８］～［００１５］）。

　しかし、この技術は、双方向無線通信システムにおいて、親機と子機との間で、使用しているローカル周波数が違うことによりキャリア周波数ズレ成分が発生し、そのキャリア周波数ズレ成分が受信側のキャリア復調データに重畳して相関ピークの検出が困難になる問題を解決するためのものである。

　該技術は、受信信号を複数に分割して部分相関を行うものの、各回の相関ピークの検出では、全ての部分相関と、該全ての部分相関の結果の加算と、加算結果からの相関ピークの判定が行われる。

　つまり、特許文献２には、本願発明が課題としている「消費電力の削減」についての示唆が無い。加えて、全ての部分相関を行わないと相関ピークの検出ができないため、たとえ本願発明の当業者が該特許文献２を知り得たとしても、本願発明を容易に想到できるものではない。

　以上を踏まえて、具体的な実施例をいくつか説明する。
＜第１の実施例＞
　図３は、第１の実施例にかかる受信装置２００を示す。受信装置２００は、ＰＬＣシステムにおける受信側であり、検出装置２１０、通信信号処理部２５０を備える。

　検出装置２１０は、入力回路２２０、スイッチ２３０、分割相関検出部３００を備える。

　入力回路２２０は、アナログ信号である受信信号ＡＳが入力され、Ａ／Ｄ変換を含む処理を行ってデジタル信号となる入力信号ＤＳを得る。この入力信号ＤＳは、スイッチ２３０に出力される。

　スイッチ２３０は、入力信号ＤＳを通信信号処理部２５０と分割相関検出部３００のいずれか一方に出力する。具体的には、分割相関検出部３００からの検出結果Ｒを受信したときには、通信信号処理部２５０から通信完了信号Ｅを受信するまで、入力信号ＤＳを通信信号処理部２５０に出力する。また、通信信号処理部２５０から通信完了信号Ｅを受信すると、分割相関検出部３００から検出結果Ｒを受信するまで、入力信号ＤＳを分割相関検出部３００に出力する。

　分割相関検出部３００は、入力信号ＤＳから目的信号パターンを検出するものである。ここでは、目的信号パターンは、チャープ信号のパターンである。なお、分割相関検出部３００は、入力信号ＤＳが入力されているときには動作し、入力信号ＤＳが入力されていないときには動作を停止する。

　分割相関検出部３００は、入力信号ＤＳから目的信号パターンを検出すると、検出結果Ｒをスイッチ２３０に出力する。これに応じて、入力信号ＤＳが通信信号処理部２５０に出力され、分割相関検出部３００は、動作を停止する。

　また、分割相関検出部３００は、入力回路２２０が使用するパラメータＱを生成して入力回路２２０に供する。パラメータＱの詳細例に関しては後述する。

　通信信号処理部２５０には、分割相関検出部３００からスイッチ２３０への検出結果Ｒの出力に応じて、入力信号ＤＳが通信信号処理部２５０に入力される。通信信号処理部２５０は、入力信号ＤＳの入力をもって、通信信号の開始タイミングを確定し、スイッチ２３０からの入力信号ＤＳに対して通信処理を開始する。そして、通信処理が完了すると、通信信号処理部２５０は、その旨を示す通信完了信号Ｅをスイッチ２３０に出力する。これに応じて、入力信号ＤＳが再び分割相関検出部３００に出力されるようになり、分割相関検出部３００は動作を開始する。

　なお、通信信号処理部２５０は、送信側からの信号に含まれる通信信号の処理を含む処理を行うものであり、ＰＬＣシステムにおける通常の受信装置の相対応する機能ブロックと同様のものである。

　図４は、検出装置２１０に対して、入力回路２２０と分割相関検出部３００の構成例を詳細に示すものである。

　入力回路２２０は、受信信号ＡＳを増幅する増幅器２２２と、増幅器２２２が出力した信号に対してＡ／Ｄ変換を行って入力信号ＤＳを得るＡ／Ｄコンバータ（以下ＡＤＣと表記する）２２４を有する。

　本実施例において、入力回路２２０の増幅器２２２は、分割相関検出部３００から出力されたパラメータＱを用いて受信信号ＡＳを増幅する。以下、パラメータＱを増幅率ともいう。

　分割相関検出部３００は、チャープ信号のパターン（目的信号パターン）を等分割して得たｍ個（ｍ≧２）の分割パターンに対応するｍ個の分割相関処理を夫々行う検出ブロックを備える。本実施例において、ｍが４であるとし、目的信号パターンのサンプル数が５１２であるとする。従って、夫々の分割パターンのサンプル数は、１２８である。

　そのため、分割相関検出部３００は、４つの検出ブロック（検出ブロック３１２、検出ブロック３２２、検出ブロック３３２、検出ブロック３４２）を備える。検出ブロック３１２～検出ブロック３４２は、第１の分割パターン～第４の分割パターンに夫々対応する。

　検出ブロック３１２は、第１の分割パターンと線形相関の係数を持つＦＩＲフィルタ３１３と、ピーク判定回路３１４を有する。

　ＦＩＲフィルタ３１３は、自身に入力信号ＤＳが入力されている限り、該入力信号ＤＳに対して畳込積分を行って畳込積分信号Ｆ１を得る。この畳込積分信号Ｆ１は、ピーク判定回路３１４に出力される。ピーク判定回路３１４は、畳込積分信号Ｆ１に対して相関ピークの検出を行う。

　検出ブロック３２２は、第２の分割パターンと線形相関の係数を持つＦＩＲフィルタ３２３と、ピーク判定回路３２４を有する。ＦＩＲフィルタ３２３はＦＩＲフィルタ３１３と同様の動作をし、ピーク判定回路３２４はピーク判定回路３１４と同様の動作をする。

　検出ブロック３３２は、第３の分割パターンと線形相関の係数を持つＦＩＲフィルタ３３３と、ピーク判定回路３３４を有する。ＦＩＲフィルタ３３３はＦＩＲフィルタ３１３と同様の動作をし、ピーク判定回路３３４はピーク判定回路３１４と同様の動作をする。

　検出ブロック３４２は、第４の分割パターンと線形相関の係数を持つＦＩＲフィルタ３４３と、ピーク判定回路３４４を有する。ＦＩＲフィルタ３４３はＦＩＲフィルタ３１３と同様の動作をし、ピーク判定回路３４４はピーク判定回路３１４と同様の動作をする。

　分割相関検出部３００は、前述した検出装置１００における分割相関検出部１１０の処理を行うと共に、入力回路２２０における増幅器２２２に増幅率Ｑを供する。以下詳細に説明する。

　切替器３１０は、スイッチ２３０からの入力信号ＤＳを、ＦＩＲフィルタ３１３と、切替器３２０のいずれかに出力する。具体的には、切替器３１０は、入力信号ＤＳをＦＩＲフィルタ３１３に出力するように初期設定されており、その後、ピーク判定回路３１４の制御に従って出力先の切替えを行う。

　パラメータ調整回路３１５は、ＦＩＲフィルタ３１３からの畳込積分信号Ｆ１のレベルに基づいて、入力信号ＤＳのレベルが所定値以上になるように第１の増幅率Ｂ１を生成して切替器３１６に出力する。この第１の増幅率Ｂ１は、次の検出ブロックが適切なレベルで相関ピークの判定ができるように算出された増幅器２２２の増幅率である。

　切替器３１６は、増幅器２２２の増幅率の初期値（初期増幅率Ｐ０）と、パラメータ調整回路３１５からの第１の増幅率Ｂ１が入力され、いずれか一方を増幅率Ｐ１として選択して切替器３２６に出力する。切替器３１６は、初期増幅率Ｐ０を選択するように初期設定されており、その後、ピーク判定回路３１４の制御に従って選択を切り替える。

　ピーク判定回路３１４は、相関ピークの判定の度に、判定結果に基づいて切替器３１０と切替器３１６を制御する。具体的には、ピーク判定回路３１４は、相関ピークが検出されたと判定すると、入力信号ＤＳを切替器３２０に出力するように切替器３１０を制御し、第１の増幅率Ｂ１を選択するように切替器３１６を制御する。

　また、ピーク判定回路３１４は、相関ピークが検出されなかったと判定すると、リセット回路３５０に検出失敗を通知する信号（以下通知信号という）Ｈ１を出力する。

　分割相関検出部３００は、ピーク判定回路３１４を含む、検出ブロック３１２～検出ブロック３４２のいずれか１つのピーク判定回路から通知信号を受信するときに、これらの全てのピーク判定回路をリセットする。

　ピーク判定回路３１４は、リセットされる度に、入力信号ＤＳをＦＩＲフィルタ３１３に出力するように切替器３１０を制御し、初期増幅率Ｐ０を選択するように切替器３１６を制御する。

　切替器３２０は、切替器３１０から入力信号ＤＳが入力されているときに動作し、該入力信号ＤＳを、ＦＩＲフィルタ３２３と、切替器３３０のいずれかに出力する。具体的には、切替器３２０は、入力信号ＤＳをＦＩＲフィルタ３２３に出力するように初期設定されており、その後、ピーク判定回路３２４の制御に従って出力先の切替えを行う。

　パラメータ調整回路３２５は、ＦＩＲフィルタ３２３からの畳込積分信号Ｆ２のレベルに基づいて、入力信号ＤＳのレベルが所定値以上になるように第２の増幅率Ｂ２を生成して切替器３２６に出力する。この第２の増幅率Ｂ２は、次の検出ブロックが適切なレベルで相関ピークの判定ができるように算出された増幅器２２２の増幅率である。

　切替器３２６は、切替器３１６からの増幅率Ｐ１と、パラメータ調整回路３２５からの第２の増幅率Ｂ２が入力され、いずれか一方を増幅率Ｐ２として選択して切替器３３６に出力する。切替器３３６は、増幅率Ｐ１を選択するように初期設定されており、その後、ピーク判定回路３２４の制御に従って選択を切り替える。

　ピーク判定回路３２４は、相関ピークが検出されたと判定すると、入力信号ＤＳを切替器３３０に出力するように切替器３２０を制御し、第２の増幅率Ｂ２を選択するように切替器３２６を制御する。

　また、ピーク判定回路３２４は、相関ピークが検出されなかったと判定すると、リセット回路３５０に通知信号Ｈ２を出力する。また、リセットされる度に、入力信号ＤＳをＦＩＲフィルタ３２３に出力するように切替器３２０を制御し、増幅率Ｐ１を選択するように切替器３２６を制御する。

　切替器３３０は、切替器３２０から入力信号ＤＳが入力されているときに動作し、該入力信号ＤＳを、ＦＩＲフィルタ３３３と、ＦＩＲフィルタ３４３のいずれかに出力する。具体的には、切替器３３０は、入力信号ＤＳをＦＩＲフィルタ３３３に出力するように初期設定されており、その後、ピーク判定回路３２４の制御に従って出力先の切替えを行う。

　パラメータ調整回路３３５は、ＦＩＲフィルタ３３３からの畳込積分信号Ｆ３のレベルに基づいて、入力信号ＤＳのレベルが所定値以上になるように第３の増幅率Ｂ３を生成して切替器３２６に出力する。この第３の増幅率Ｂ３は、次の検出ブロックが適切なレベルで相関ピークの判定ができるように算出された、増幅器２２２の増幅率である。

　切替器３３６は、切替器３２６からの増幅率Ｐ１と、パラメータ調整回路３３５からの第３の増幅率Ｂ３が入力され、いずれか一方を増幅率Ｐ３として選択して増幅器２２２に出力する。この増幅率Ｐ３は、増幅率Ｑである。なお、切替器３３６は、増幅率Ｐ２を選択するように初期設定されており、その後、ピーク判定回路３３４の制御に従って選択を切り替える。

　ピーク判定回路３３４は、相関ピークが検出されたと判定すると、入力信号ＤＳをＦＩＲフィルタ３４３に出力するように切替器３３０を制御し、第３の増幅率Ｂ３を選択するように切替器３３６を制御する。

　また、ピーク判定回路３３４は、相関ピークが検出されなかったと判定すると、リセット回路３５０に通知信号Ｈ３を出力する。また、リセットされる度に、入力信号ＤＳをＦＩＲフィルタ３３３に出力するように切替器３３０を制御し、増幅率Ｐ２を選択するように切替器３３６を制御する。

　検出ブロック３４２のＦＩＲフィルタ３４３は、切替器３３０から入力信号ＤＳが入力されているときに動作し、畳込積分信号Ｆ４を生成して、ピーク判定回路３４４に出力する。

　ピーク判定回路３４４は、相関ピークが検出されたと判定したときに、目的信号パターンが検出されたとして検出結果Ｒをスイッチ２３０に出力する。

　また、ピーク判定回路３４４は、相関ピークが検出されなかったと判定したときに、通知信号Ｈ４をリセット回路３５０に出力する。

　以上の説明から分かるように、本実施例の受信装置２００の分割相関検出部３００において、検出ブロック３１２は、先頭の分割パターンすなわち第１の分割パターンについて、相関ピークが検出されるまで第１の分割相関処理を繰り返す。

　検出ブロック３１２により相関ピークが検出されると、入力信号ＤＳが検出ブロック３２２に出力される。検出ブロック３２２は、第２の分割パターンについて、第２の分割パターンのサンプル数分の分割相関処理を行う。

　検出ブロック３２２による上記の分割相関処理で相関ピークが検出されると、入力信号ＤＳが検出ブロック３３２に出力される。検出ブロック３３２は、第３の分割パターンについて、第３の分割パターンのサンプル数分の分割相関処理を行う。

　検出ブロック３３２による上記の分割相関処理で相関ピークが検出されると、入力信号ＤＳが検出ブロック３４２に出力される。検出ブロック３４２は、末尾の分割パターンすなわち第４の分割パターンについて、第４の分割パターンのサンプル数分の分割相関処理を行う。

　検出ブロック３４２による上記の分割相関処理で相関ピークが検出されると、ピーク判定回路３４４は、目的信号パターンが検出されたとして、通知信号Ｈ４をリセット回路３５０に出力すると同時に、検出結果Ｒをスイッチ２３０に出力する。これにより、入力信号ＤＳの出力先がスイッチ２３０により切り替えられ、分割相関検出部３００は処理を停止する。

　また、検出ブロック３１２～検出ブロック３４２により相関ピークの検出が失敗する度に、入力信号ＤＳの出力先が検出ブロック３１２に切り替わる。その後、第１の分割パターンについて相関ピークが検出されるまで、検出ブロック３１２による分割相関処理が繰り返される。

　図５は、分割相関検出部３００内の各ＦＩＲフィルタ３１３、３２３、３３３、３４３の出力信号の波形の例を示す。なお、この例は、検出ブロック３１２により相関ピークが検出された後に、検出ブロック３２２～検出ブロック３４２も相関ピークが検出された場合の例である。

　図示のように、分割相関検出部３００からの信号は、畳込積分信号Ｆ１、畳込積分信号Ｆ２、畳込積分信号Ｆ３、畳込積分信号Ｆ４の順に分割した個数分のピーク判定が行われることにより目的の信号パターンを検出ことと同意であることから、同期信号受信と判断して、通信処理へ切り替える。

　通信信号処理部２５０は、各畳込積分信号のピークタイミングに基づいて、通信信号の開始タイミングを確定する。

　なお、本実施例の受信装置２００は、ＰＬＣシステムの受信装置であるため、チャープ信号を検出すると共に、通信信号の開始タイミングを正確に取得する必要がある。従って、本実施例の受信装置２００における検出装置２１０は、目的信号パターンを等分割している。

　勿論、目的信号パターンの検出のみを目的とし、検出結果に応じて後続の入力信号の処理タイミングなどを取得する必要が無い装置においては、夫々の分割パターンのサンプル数は、同一でなくてもよい。

　本実施例の受信装置２００は、検出装置１００を具現化したものであり、検出装置１００が得られる全ての効果が得られる。

　また、分割相関処理により相関ピークが検出されたときに、次の検出ブロックが適切なレベルで相関ピークの判定ができるように増幅器２２２の増幅率を調整しているため、相関ピークの検出精度を高めることができ、ひいては目的信号パターンの検出精度も向上する。

　なお、本実施例において、１個目から（ｍ－１）個目（ここでは３個目）の夫々の検出ブロックの検出結果に応じて増幅率Ｑを調整する３個のパラメータ調整回路が設けられており、これらの検出ブロックで相関ピークが検出されたときに増幅率Ｑを調整している。例えば、検出ブロック３１２にのみ、または検出ブロック３１２と検出ブロック３３２にのみパラメータ調整回路を設けるようにしてもよい。

＜第２の実施例＞
　第２の実施例も、ＰＬＣシステムの受信装置である。該受信装置は、分割相関検出部４００が分割相関検出部３００と異なる点を除き、受信装置２００と同様である。そのため、その分割相関検出部４００のみを説明する。また、分割相関検出部４００の説明に際しても、分割相関検出部３００と異なる点について、重点的に説明する。

　図６は、分割相関検出部４００の回路構成例を示す。なお、図６においては、分割相関検出部４００が入力回路２２０に供する増幅率Ｑに関連する機能ブロックや信号線などを省略しているが、分割相関検出部４００に、分割相関検出部３００と同様に入力回路２２０のパラメータを調整する機能を備えてもよいことは、勿論である。

　図６に示すように、分割相関検出部４００において、検出ブロック３１２に対してバッファ４１８がさらに設けられている。

　バッファ４１８は、分割パターンのサンプル数（ここでは１２８）と同一の段数を有するシフトバッファであり、ＦＩＲフィルタ３１３が得た畳込積分信号Ｆ１を遅延させながら出力する。

　第２の分割パターンに対応する分割相関処理を担う検出ブロック４２２は、分割相関検出部３００における検出ブロック３２２と異なる。

　検出ブロック４２２において、加算器４２７は、ＦＩＲフィルタ３２３が得た畳込積分信号Ｆ２と、バッファ４１８からの信号（畳込積分信号Ｆ１を遅延させた信号）とを加算して加算信号Ｃ２を得る。

　ピーク判定回路４２４は、畳込積分信号Ｆ２の代わりに、加算信号Ｃ２に対して相関ピークの判定を行う点を除き、分割相関検出部３００におけるピーク判定回路３２４と同様である。

　ピーク判定回路４２４に対して、バッファ４２８が設けられている。このバッファ４２８は、分割パターンのサンプル数と同一の段数を有するシフトバッファであり、加算器４２７が得た加算信号Ｃ２を遅延させながら出力する。

　第３の分割パターンに対応する分割相関処理を担う検出ブロック４３２は、分割相関検出部３００における検出ブロック３３２と異なる。

　検出ブロック４３２において、加算器４３７は、ＦＩＲフィルタ３３３が得た畳込積分信号Ｆ３と、バッファ４２８からの信号（加算信号Ｃ２を遅延させた信号）とを加算して加算信号Ｃ３を得る。

　ピーク判定回路４３４は、畳込積分信号Ｆ３の代わりに、加算信号Ｃ３に対して相関ピークの判定を行う点を除き、分割相関検出部３００におけるピーク判定回路３３４と同様である。

　ピーク判定回路４３４に対して、バッファ４３８が設けられている。このバッファ４３８も、分割パターンのサンプル数と同一の段数を有するシフトバッファであり、加算器４３７が得た加算信号Ｃ３を遅延させながら出力する。

　第４の分割パターンに対応する分割相関処理を担う検出ブロック４４２は、分割相関検出部３００における検出ブロック３４２と異なる。

　検出ブロック４４２において、加算器４４７は、ＦＩＲフィルタ３３３が得た畳込積分信号Ｆ４と、バッファ４３８からの信号（加算信号Ｃ３を遅延させた信号）とを加算して加算信号Ｃ４を得る。

　ピーク判定回路４４４は、畳込積分信号Ｆ４の代わりに、加算信号Ｃ４に対して相関ピークの判定を行う点を除き、分割相関検出部３００におけるピーク判定回路３４４と同様である。

　図７は、分割相関検出部３００内のＦＩＲフィルタ３１３および、加算器４２７、４３７、４４７の出力信号の波形の例を示す。なお、この例は、検出ブロック３１２により相関ピークが検出された後に、検出ブロック４２２～検出ブロック４４２も相関ピークが検出された場合の例である。

　このように、本実施例の分割相関検出部４００は、分割相関検出部３００と同様の機能に加え、２つ目以降の各検出ブロック（検出ブロック４２２、４３２、４４２）は、自身のＦＩＲフィルタが得た畳込積分信号と、１つ前の検出ブロックが得た畳込積分信号とを加算して得た加算信号に対して相関ピークの検出を行う。これにより、これらの検出ブロックによるピーク検出の精度ないし目的信号パターンの検出精度を高めることができる。その結果、通信信号処理部２５０による通信処理の開始タイミングの制御精度も高まる。

＜第３の実施例＞
　第３の実施例も、ＰＬＣシステムの受信装置である。該受信装置は、分割相関検出部５００が分割相関検出部３００と異なる点を除き、受信装置２００と同様である。そのため、本実施例の受信装置についても、その分割相関検出部５００のみを説明する。

　図８は、分割相関検出部５００の回路例を示す。図示のように、分割相関検出部５００は、検出ブロック５１０と、切替器５２０を備える。

　検出ブロック５１０は、分割パターンのサンプル数（ここでは１２８）と同数のタップを有するＦＩＲフィルタ５１２と、ＦＩＲフィルタ５１２が得た畳込積分信号Ｆに対して相関ピークの判定を行うピーク判定回路５１４を備える。

　ＦＩＲフィルタ５１２が畳込積分を行う際の係数Ｘは、切替器５２０により供される。
　切替器５２０は、目的信号パターンを４分割して得た４つの分割パターンに夫々対応係数（第１の係数Ｘ１～第４の係数Ｘ４）のいずれか１つを選択してＦＩＲフィルタ５１２に出力する。切替器５２０は、第１の係数Ｘ１を選択するように初期設定されており、その後、ピーク判定回路５１４の制御に従って選択を切り替える。

　ＦＩＲフィルタ５１２は、スイッチ２３０から入力信号ＤＳを入力されている間、畳込積分を繰り返し、畳込積分信号Ｆをピーク判定回路５１４と通信信号処理部２５０に出力する。

　ピーク判定回路５１４は、１つ目の相関ピークが検出されるまで、相関検出処理を繰り返す。ここでの相関検出処理は、１つ目の分割パターンについての分割相関処理である。

　１つ目の相関ピークが検出されると、ピーク判定回路５１４は、係数Ｘを次の係数に切り替えるように切替器５２０に制御信号を出力する。

　そのため、ＦＩＲフィルタ５１２は、第２の分割パターンに対応する第２の係数Ｘ２で畳込積分信号Ｆを得る。

　ピーク判定回路５１４は、畳込積分信号Ｆに対して相関ピークの判定を行い、相関ピークが検出されると、係数Ｘを次の係数に切り替えるように切替器５２０に制御信号を出力する。

　ここで、ピーク判定回路５１４は、所定の時間が経過しても相関ピークが検出されていなかった場合に、係数Ｘを第１の係数Ｘ１に戻すように切替器５２０に制御信号を出力する。

　もし、第１の係数Ｘ１を用いて相関ピークを検出した際の対象となる入力信号ＤＳの部分が、チャープ信号の先頭の１２８サンプルであれば、後続の１２８サンプルの入力信号ＤＳに対して、第２の係数Ｘ２を用いて分割相関処理を行えば、相関ピークが検出されるはずである。この１２８サンプルの入力信号ＤＳが入力されている期間（上記所定の時間）に相関ピークが検出されていなければ、第１の係数Ｘ１を用いて相関ピークを検出した際の対象となる入力信号ＤＳの部分が、チャープ信号の先頭の１２８サンプルではないことが分かる。

　すなわち、検出ブロック５１０は、２つ目の分割パターンについて、分割相関処理を１２８サンプル分だけ行い、該分割相関処理により相関ピークが検出されていなければ、検出ブロック５１０は、再び１つ目の分割パターンについての分割相関処理を繰り返す。

　３つ目と４つ目の分割パターンについても、検出ブロック５１０は、同様の動作をする。

　なお、４つ目の分割パターンについて、分割相関処理を１２８サンプル分だけ行い、相関ピークが検出された場合、検出ブロック５１０は、目的信号パターンが検出したとして検出結果Ｒをスイッチ２３０に出力し、第１の係数Ｘ１を選択するように切替器５２０に制御信号を出力する。

　これにて、入力信号ＤＳの出力先は通信信号処理部２５０に切り変わる。
　本実施例において、分割相関検出部５００は、分割相関処理を行う検出ブロックとして検出ブロック５１０のみを備え、検出ブロック５１０が使用する係数Ｘを切り替えながら分割相関処理を行うことにより、小さな回路規模で分割相関検出部１１０の処理を実現している。勿論、電力消費を削減できる点においては、他の実施例と同様である。

　以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

　この出願は、２０１２年８月８日に出願された日本出願特願２０１２－１７６２１９を基礎とする優先権を主張し、その開示の全てをここに取り込む。

　１００　検出装置　１１０　分割相関検出部
　２００　受信装置　２１０　検出装置
　２２０　入力回路　２２２　増幅器
　２２４　Ａ／Ｄコンバータ　２３０　スイッチ
　２５０　通信信号処理部　３００　分割相関検出部
　３１０　切替器　３１２　検出ブロック
　３１３　ＦＩＲフィルタ　３１４　ピーク判定回路
　３１５　パラメータ調整回路　３１６　切替器
　３２０　切替器　３２２　検出ブロック
　３２３　ＦＩＲフィルタ　３２４　ピーク判定回路
　３２５　パラメータ調整回路　３２６　切替器
　３３０　切替器　３３２　検出ブロック
　３３３　ＦＩＲフィルタ　３３４　ピーク判定回路
　３３５　パラメータ調整回路　３３６　切替器
　３４２　検出ブロック　３４３　ＦＩＲフィルタ
　３４４　ピーク判定回路　３５０　リセット回路
　４００　分割相関検出部　４１８　バッファ
　４２２　検出ブロック　４２４　ピーク判定回路
　４２７　加算器　４２８　バッファ
　４３２　検出ブロック　４３４　ピーク判定回路
　４３７　加算器　４３８　バッファ
　４４２　検出ブロック　４４４　ピーク判定回路
　４４７　加算器　５００　分割相関検出部
　５１０　検出ブロック　５１２　ＦＩＲフィルタ
　５１４　ピーク判定回路　５２０　切替器
　ＡＳ　受信信号　Ｂ１　第１の増幅率
　Ｂ２　第２の増幅率　Ｂ３　第３の増幅率
　ＤＳ　入力信号　Ｃ２～Ｃ４　加算信号
　Ｅ　通信完了信号　Ｆ、Ｆ１～Ｆ４　畳込積分信号
　Ｈ１～Ｈ４　通知信号　Ｐ０　初期増幅率
　Ｐ１～Ｐ３（Ｑ）　増幅率　Ｒ　検出結果
　Ｘ　係数　Ｘ１～Ｘ４　第１～第４の係数

Claims

　入力信号がサンプル毎に順次入力され、前記入力信号から自己相関を持たない目的信号パターンを検出する検出装置であって、
　前記目的信号パターンを時系列に分割して得たｍ個（ｍ≧２）の分割パターンに夫々対応するｍ個の分割相関処理であって、夫々の前記分割相関処理が、前記入力信号に対して、対応する前記分割パターンとの相関を検出する処理である前記ｍ個の分割相関処理のうちの１つを実行する分割相関検出部を備え、
　前記分割相関検出部は、
　１つ目の前記分割パターンについて、相関ピークが検出されるまで、前記入力信号に対して、対応する前記分割相関処理を繰り返し、
　２つ目以降の夫々の前記分割パターンについて、１つ前の前記分割パターンに対応する前記分割相関処理により相関ピークが検出されたことを条件に、前記入力信号に対して、該分割パターンに対応する前記分割相関処理を該分割パターンのサンプル数分行うと共に、該分割相関処理により相関ピークが検出されなかったときに、１つ目の前記分割パターンに対応する前記分割相関処理を再び開始する、
検出装置。
　前記分割相関検出部は、前記ｍ個の分割相関処理を夫々行うｍ個の検出ブロックを有し、
　１つ目の前記検出ブロックは、１つ目の前記分割パターンについて、相関ピークが検出されるまで、対応する前記分割相関処理を繰り返し、他のいずれか１つの前記検出ブロックから通信信号を受信したときに、対応する前記分割相関処理を再び開始し、
　２つ目以降の前記検出ブロックは、１つ前の前記分割パターンに対応する前記検出ブロックにより相関ピークが検出されたことを条件に、前記入力信号に対して、対応する前記分割相関処理を該分割パターンのサンプル数分行うと共に、該分割相関処理により相関ピークが検出されなかったときに、１つ目の前記検出ブロックに前記通知信号を出力する、
請求項１に記載の検出装置。
　前記ｍ個の分割パターンは、前記目的信号パターンを等分割した得たものである、
請求項１または２に記載の検出装置。
　前記各検出ブロックは、
　前記入力信号に対して畳込積分を行う畳込積分回路と、
　前記畳込積分回路が得た畳込積分信号に対して相関ピークの判定を行うピーク判定回路を有する、
請求項１から３のいずれか１項に記載の検出装置。
　受信したアナログ信号に対してＡ／Ｄ変換を含む処理を行い、前記入力信号を得る入力回路と、
　１つ目から（ｍ－１）個までの前記検出ブロックのうちの少なくとも１つ目に対して設けられたパラメータ調整部とをさらに備え、
　前記パラメータ調整部は、対応する前記検出ブロックにより相関ピークが検出されたときに、前記畳込積分信号のレベルに応じて、前記入力信号のレベルが所定値以上になるように前記入力回路が用いるパラメータを生成して前記入力回路に出力する、
請求項４に記載の検出装置。
　１つ目の前記検出ブロックにおいて、
　前記ピーク判定回路は、前記畳込積分回路が得た畳込積分信号に対して相関ピークの判定を行い、
　２つ目以降の前記各検出ブロックにおいて、
　前記畳込積分回路が得た畳込積分信号と、１つ前の前記検出ブロックにおける前記畳込積分回路が得た畳込積分信号を所望数遅延させるバッファ回路を経由した信号とを加算して加算信号を得る加算回路がさらに設けられており、
　前記ピーク判定回路は、前記加算信号に対して相関ピークの判定を行う、
請求項１から５のいずれか１項に記載の検出装置。