WO2013154022A1 - 液晶表示装置 - Google Patents

Abstract

　液晶表示装置（１００）のＴＦＴ基板（１１０）は、第１ゲートバスライン（２Ａ）および第２ゲートバスライン（２Ｂ）と、第１データバスライン（４）と、第１および第２ゲートバスライン（２Ａ、２Ｂ）のそれぞれに接続され、かつ、第１データバスライン（４）に対して共通に接続される第１ＴＦＴ（８Ｒ）および第２ＴＦＴ（８Ｌ）と、第１ＴＦＴ（８Ｒ）および第２ＴＦＴ（８Ｌ）に、コンタクトホール（１９）を通りそれぞれ接続される第１画素電極（１８Ｒ）および第２画素電極（１８Ｌ）とを有し、第１および第２ゲートバスライン（２Ａ、２Ｂ）は、第１画素電極（１８Ｒ）および第２画素電極（１８Ｌ）を横切り、ブラックマトリクス（ＢＭ）は、第１ＴＦＴ（８Ｒ）とコンタクトホール（１９）とを一体的に覆う部分と、第２ＴＦＴ（８Ｌ）とコンタクトホール（１９）とを一体的に覆う部分とを有する。

Description

液晶表示装置

　本発明は、液晶表示装置に関する。

　薄型テレビジョン、あるいは、パーソナルコンピュータやスマートフォン用の表示装置などに、薄膜トランジスタ（ＴＦＴ）をスイッチング素子に用いるアクティブマトリクス型の液晶表示装置が利用されている。広視野角特性を有する液晶表示装置としては、垂直配向モードであるＶＡ（Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モードや、横電界モードであるＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モードやＦＦＳ（Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ）モードを利用した液晶表示装置などが開発されている。

　ＶＡモードの液晶表示装置として、液晶の配向方向が互いに異なる複数のドメインが１画素内に形成される、ＭＶＡ（Ｍｕｌｔｉ－ｄｏｍａｉｎ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モードの液晶表示装置が知られている。また、画素中心部に形成されたリベット等を中心として、液晶の配向方向を１画素内で連続的に異ならせる、ＣＰＡ（Ｃｏｎｔｉｎｕｏｕｓ　Ｐｉｎｗｈｅｅｌ　Ａｌｉｇｎｍｅｎｔ）モードの液晶表示装置も知られている。

　特許文献１には、４５°方向、１３５°方向、２２５°方向、及び３１５°方向（いずれも方位角）に延びる複数の微細なスリット（切り込み）が形成された画素電極を有する、ＭＶＡモードの液晶表示装置が記載されている。このような形状を有する画素電極は、フィッシュボーン型画素電極または櫛歯状画素電極などと呼ばれる。フィッシュボーン型画素電極を用い、電圧印加時にスリットに対して平行に液晶分子を配向させることによって、４分割配向構造を実現することができる。

　また、特許文献１には、画素領域内に突起状構造体を設ける構成も記載されている。突起状構造体は、液晶分子の配向を規制するためや、スペーサとしてセルギャップ（液晶層の厚さ）を維持するために用いられる。

国際公開第２０１１／０９６３９０号 特開２００８－７０７６３号公報

　一方、液晶表示装置の製造コストを低減するためなどの目的で、データバスラインおよびこれに接続されるデータドライバの数を減らす試みがなされている。一般に、データドライバは、ゲートバスラインに接続されるゲートドライバよりも高価である。従って、費用の観点からは、データドライバの使用数を減らすことができれば有利である。

　また、データバスラインの本数を減らすことで、額縁領域（液晶表示装置の表示領域外側に設けられる非表示領域）に設けられる配線用のスペースを狭く設計することができる。これによって、狭額縁領域を実現し得る。

　特許文献２には、液晶表示装置におけるデータバスラインの本数を減らすための構成が開示されている。この液晶表示装置では、水平方向に並ぶ２画素が、異なるゲートバスラインに接続されており、データバスラインがこれらの画素に共通に接続されている。このように１方向に並ぶ画素列に対して、２本のゲートバスラインを設ける方式は、２倍走査線方式と呼ばれることがある。２倍走査線方式では、ゲートバスラインの本数は２倍になるが、データバスラインの本数を１／２倍にすることができ、したがって、額縁領域におけるデータバスラインの引き出し線の数や、データドライバの数を少なくすることができる。

　しかし、特許文献２に記載の液晶表示装置は、隣接する２本のゲートバスラインを、垂直方向に並ぶ２画素の間隙に配置させる構成を有している。この場合、２本のゲートバスラインを設けるための領域を、画素と画素との間に確保するために、画素の開口率が低下してしまうことがあった。

　本発明は、上記課題を解決するためになされたものであり、データバスラインの本数を少なくしつつ、表示品位の向上した液晶表示装置を提供することをその目的とする。

　本発明の実施形態による液晶表示装置は、ＴＦＴ基板と、対向基板と、前記ＴＦＴ基板と前記対向基板との間に設けられた液晶層であって負の誘電異方性を有する液晶材料から形成される液晶層と、前記液晶層の外側に配置された遮光性を有するブラックマトリクスとを備える液晶表示装置であって、前記ＴＦＴ基板は、第１方向に沿って延びる第１ゲートバスライン、および、前記第１ゲートバスラインに平行にかつ隣接して延びる第２ゲートバスラインと、前記第１方向と交差する第２方向に沿って延びる第１データバスラインと、前記第１および第２ゲートバスラインのそれぞれに接続され、かつ、前記第１データバスラインに対して共通に接続される第１ＴＦＴおよび第２ＴＦＴであって、前記第１方向に沿って並んで配置される第１ＴＦＴおよび第２ＴＦＴと、前記第１ＴＦＴおよび第２ＴＦＴに、第１コンタクトホールおよび第２コンタクトホールを通ってそれぞれ接続される第１画素電極および第２画素電極であって、前記第１方向に沿って並んで配置される第１画素電極および第２画素電極とを有し、前記ＴＦＴ基板の法線方向から見たときに、前記第１ゲートバスラインおよび第２ゲートバスラインは、前記第１画素電極および第２画素電極を横切って、かつ、前記第１画素電極および第２画素電極と重なるように配置されており、前記ブラックマトリクスは、前記第１ＴＦＴと前記第１コンタクトホールとを一体的に覆う第１画素内遮光部分と、前記第２ＴＦＴと前記第２コンタクトホールとを一体的に覆う第２画素内遮光部分とを有する。

　ある実施形態において、前記第１および第２ＴＦＴと、前記第１および第２コンタクトホールとは、前記第１ゲートバスラインと前記第２ゲートバスラインとの間に挟まれるように配置されている。

　ある実施形態において、前記ＴＦＴ基板は、前記第１および第２ＴＦＴ上に形成された第１絶縁層と、前記第１絶縁層上に形成された補助容量電極であって前記第１および第２コンタクトホールに対応する位置に設けられた少なくとも１つの開口部を有する補助容量電極と、前記補助容量電極上に形成され、かつ、前記第１および第２画素電極の下に形成された第２絶縁層とをさらに有し、前記第１および第２コンタクトホールは、前記第１絶縁層と、前記補助容量電極の前記少なくとも１つの開口部と、前記第２絶縁層とを貫通する。

　ある実施形態において、前記補助容量電極は、前記ブラックマトリクスの前記第１画素内遮光部分と重なる第１部分と、前記第２画素内遮光部分と重なる第２部分とを有し、かつ、前記第１部分および第２部分の外側において前記第１および第２画素電極と重なる開口部を有する。

　ある実施形態において、前記補助容量電極は、非透明な導電性材料から形成される。

　ある実施形態において、上記の液晶表示装置は、前記ＴＦＴ基板と前記対向基板との間に設けられた少なくとも１つの突起構造体をさらに有し、前記ＴＦＴ基板の法線方向から見たときに、前記少なくとも１つの突起構造体は、前記ブラックマトリクスの前記第１画素内遮光部分および第２画素内遮光部分のうちの少なくとも一方と重なるように配置されている。

　ある実施形態において、前記少なくとも１つの突起構造体は、配向規制構造体として形成された突起構造体および柱状スペーサとして形成された突起構造体のうちの少なくともいずれかである。

　ある実施形態において、前記少なくとも１つの突起構造体は、前記第１画素電極の中央部に位置し、かつ、前記ＴＦＴ基板の法線方向から見たときに前記第１画素内遮光部分と重なる第１突起構造体と、前記第２画素電極の中央部に位置し、かつ、前記ＴＦＴ基板の法線方向から見たときに前記第２画素内遮光部分と重なる第２突起構造体とを含む。

　ある実施形態において、前記ＴＦＴ基板の法線方向から見たときに、前記第１突起構造体は、前記第１ＴＦＴおよび前記第１コンタクトホールと少なくとも部分的に重なるように配置されており、前記第２突起構造体は、前記第２ＴＦＴおよび前記第２コンタクトホールと少なくとも部分的に重なるように配置されている。

　ある実施形態において、前記第１および第２突起構造体のそれぞれは、電圧印加時に、前記液晶層の液晶分子を、前記第１および第２突起構造体のそれぞれの周りに放射状に配向させるように配向規制する。

　ある実施形態において、前記第１画素電極および第２画素電極のそれぞれは、第３方向に延びる複数の第１枝状電極と、第４方向に延びる複数の第２枝状電極と、第５方向に延びる複数の第３枝状電極と、第６方向に延びる複数の第４枝状電極とを備え、前記第３方向と前記第４方向と前記第５方向と前記第６方向とが互いに異なる。

　ある実施形態において、前記ＴＦＴ基板は、前記第２方向に沿って延び、前記第１データバスラインに隣り合う第２データバスラインと、前記第２データバスラインに接続され前記第１方向に沿って並ぶ一対のＴＦＴおよび一対の画素電極とをさらに有し、前記第１データバスラインに接続された前記第１および第２画素電極のいずれか一方と、前記第２データバスラインに接続された一対の画素電極のうちのいずれか一方との２つの画素電極が、前記第１データバスラインと前記第２データバスラインとに挟まれるようにして前記第１方向に沿って並んで配置される。

　ある実施形態において、前記ＴＦＴ基板は、前記第１データバスラインと前記第２データバスラインとに挟まれた前記２つの画素電極の間隙部において前記第２方向に沿って延びるように形成された遮光部材をさらに有する。

　ある実施形態において、前記遮光部材は、前記第１データバスラインと前記第２データバスラインと同じ材料、または、前記第１ゲートバスラインと前記第２ゲートバスラインと同じ材料から形成されている。

　ある実施形態において、上記の液晶表示装置は、前記第１データバスラインに接続されるデータドライバと、前記第１ゲートバスラインと第２ゲートバスラインとに接続されるゲートドライバとをさらに備え、前記データドライバと前記ゲートドライバとは、表示領域の外側周辺において、近接して、または、一体的に形成されている。

　本発明の実施形態による液晶表示装置によれば、データバスラインの本数を低減しながら良好な表示品位を実現することができる。

本発明の実施形態１による液晶表示装置を示す平面図である。 図１のＡ－Ａ線に沿った断面を示す断面図である。 図１における２本のデータバスラインに挟まれた２画素を拡大して示す平面図である。 実施形態１の液晶表示装置を示す平面図であり、（ａ）はＴＦＴや画素電極などを示し、（ｂ）は補助容量電極を示し、（ｃ）はブラックマトリクスや突起構造体を示す。 実施形態１にかかるＴＦＴ基板の全体を示す平面図であり、表示領域と、表示領域の外側に配置されるドライバチップなどを示す。 図５に示すＴＦＴ基板の変形例を示す。 本発明の実施形態２による液晶表示装置を示す平面図である。 図７における２本のデータバスラインに挟まれた２画素を拡大して示す平面図である。 実施形態２の変形例の液晶表示装置における２本のデータバスラインに挟まれた２画素を示す図であり、（ａ）は画素の全体構成を示し、（ｂ）は補助容量電極を示す。 本発明の実施形態３による液晶表示装置を示す平面図である。 図１０における２本のデータバスラインに挟まれた２画素を拡大して示す平面図である。 本発明の実施形態４による液晶表示装置を示す平面図である。 本発明の実施形態による液晶表示装置の回路構成を示す図であり、（ａ）は図１に示した実施形態１に対応する回路構成図であり、（ｂ）は実施形態５に対応する回路構成図である。 本発明のさらに別の実施形態による液晶表示装置の構成を示す平面図である。

　本発明の実施形態による液晶表示装置は、負の誘電異方性を有する液晶材料を用いて構成されるＶＡモード（例えばＣＰＡモードやＭＶＡモード）の液晶表示装置であって、２倍走査線方式を採用する。すなわち、ゲートバスラインの延びる方向（ここでは、水平方向）に沿って並ぶ１列の画素列に対して２本のゲートバスライン（走査線）が設けられ、かつ、垂直方向に沿って延びるデータバスライン（信号線）のそれぞれが上記画素列において隣接する２画素に対して共通に接続されている。この構成において、データバスラインは、上記画素列において、２画素毎に設けられる。

　この液晶表示装置によれば、データバスラインの本数を減らすことができるので、データドライバの数を減らすことができ、製造のコストを低減することができる。また、額縁領域において、データバスラインに接続される配線の数を少なくすることができ、この配線を設ける領域を狭く形成することができる。これによって、額縁領域の狭小化を実現し得る。

　また、本発明の実施形態による液晶表示装置では、遮光すべき領域を集約し、これらの領域を遮光部材（ブラックマトリクス）によって一体的に遮光する。このために、１つの画素列のために設けられた互いに隣接する２本のゲートバスラインを、画素電極と重なるように（典型的には、画素列の中央部を横切るように）配置している。このように配置された一対のゲートバスラインを含む帯状の領域（例えば、一対のゲートバスラインによって挟まれる領域）において、スイッチング素子としてのＴＦＴや、ＴＦＴと画素電極との接続に用いられるコンタクトホールなどを配置することができる。また、ＴＦＴとコンタクトホールとを、ブラックマトリクスで一体的に覆うようにして遮光することによって、画素の周辺にゲートバスラインやＴＦＴを設ける場合に比べて開口率を向上させ得る。

　ここで、遮光すべき領域について説明する。まず、遮光すべき領域として、ＴＦＴが設けられた領域が挙げられる。ＴＦＴのチャネル部に光が照射されると、特性変化（例えば、オフ状態でのリーク電流の大きさの変化）が生じる。特に、屋外で表示装置を用いる場合、外光が斜め方向から入射しやすい環境下で使用されるので、ＴＦＴをカバーする遮光領域は、大きく確保することが好ましい。

　また、コンタクトホール形成領域およびその周辺の領域も遮光されることが好ましい。コンタクトホールおよびその周辺は、液晶配向乱れが生じ易く、コントラスト低下の原因となる光漏れが起こりやすいからである。

　さらに、液晶表示装置には、セルギャップ（液晶層の厚さ）を維持するための柱状スペーサとしての、あるいは、液晶分子の配向規制部材としての突起構造体を設けることがある。この突起構造体の周辺も、液晶配向乱れが生じ易いので、遮光することが好ましい。

　このように、液晶表示装置には、遮光すべき領域が複数存在する。上記の本発明の実施形態による構成によれば、典型的には非透明な導電性材料から形成される２本のゲートバスラインを画素電極と重畳するように設けるとともに、これらの近傍に配置されるＴＦＴやコンタクトホールを、ブラックマトリクスによって一体的に遮光することができる。この場合、画素の境界にゲートバスラインを設け、ＴＦＴおよびコンタクトホールを別個に遮光する構成と比較して、開口率を向上させることができる。

　また、上記の突起構造体を設ける場合において、例えば２本のゲートバスラインによって挟まれた領域（ＴＦＴやコンタクトホールが形成された領域）に突起構造体を配置する構成を採用することができ、突起構造体のために別個に遮光領域を形成する必要がない。このため、突起構造体を設けることで、画素開口率が低下することが防止される。したがって、ＣＰＡモードやＭＶＡモードなどにおいて、配向規制部材あるいは柱状スペーサとして突起構造体を画素中央部に形成する場合において、上記の構成が有利である。

　さらに、以上のように構成された本発明の実施形態による液晶表示装置において、補助容量を、画素電極の直下に絶縁層を介して配置される電極（補助容量電極と呼ぶ）を用いて形成するようにしてもよい。この場合には、補助容量電極と画素電極とを用いて補助容量を得ることができるので、ゲートバスラインと同層に補助容量形成のための電極や配線を設ける必要はない。

　この補助容量電極は、上述の２本のゲートバスライン近傍の領域（例えば、２本のゲートバスライン間の領域）において電極部分（容量形成部）を有し、かつ、容量形成部の外側に位置する、画素電極に対応する領域において開口部（または補助容量電極の非存在領域）を有していてもよい。この構成において、補助容量電極を、モリブデンなどの導電率が比較的高く、かつ、非透明の電極材料を用いて形成してもよく、補助容量電極が非透明であっても開口率の低下は生じない。導電率が比較的高い材料を用いれば、ＩＴＯやＩＺＯなどの導電率が比較的低い透明電極材料を用いるときと比べて、信号遅延の発生を抑制することができる。

　なお、ＣＰＡモードなどの液晶表示装置において、ＴＦＴ、コンタクトホール、および、突起構造体を近接して配置させる構成が、本出願人による国際公開第２０１２／１４７７２２号に開示されている。ただし、国際公開第２０１２／１４７７２２号に記載の液晶表示装置では、本願発明の実施形態にかかる液晶表示装置とは異なり、１つの画素列に対して１本のゲートバスラインしか配置されていない。このため、本発明の実施形態による２倍走査線方式の液晶表示装置に比べて、データバスラインの本数が多くなっている。参考のため、国際公開第２０１２／１４７７２２号の開示内容の全てを本明細書に援用する。

　以下、図面を参照しながら本発明の実施形態を説明するが、本発明は以下に説明する実施形態に限定されない。

（実施形態１）
　図１～図３は、実施形態１に係る液晶表示装置１００の構成を示す。液晶表示装置１００は、図示しないバックライトからの光を変調して表示を行う透過型の液晶表示装置であり、ＣＰＡモードでの表示を行う。図１は、ＴＦＴ基板１１０の構成を主に示す平面図であり、図２は、図１のＡ－Ａ線に沿った断面図である。また、図３は、図１に示す液晶表示装置１００のうちの隣接する２本のデータバスライン４によって挟まれた２つの画素領域を拡大して示す図である。

　図２に示すように、液晶表示装置１００は、ＴＦＴ基板１１０と、対向基板１３０と、これらの間に設けられた液晶層１２０とから構成されている。液晶層１２０は、負の誘電率異方性（Δε＜０）を有する液晶材料を用いて形成されている。

　液晶層１２０の液晶分子は、ＴＦＴ基板１１０および対向基板１３０において液晶層１２０に接するように設けられた一対の垂直配向膜（図示せず）によって、液晶分子が９０°に近いプレチルト角（例えば、８５°以上～９０°未満：電圧無印加時）を有するように配向される。ここで、プレチルト角とは、基板主面に対して液晶分子の長軸方向がなす角をいう。

　このようして得られる垂直配向型の液晶層１２０を用いるとともに、ＴＦＴ基板１１０および対向基板１３０のそれぞれの外側においてクロスニコルに配置された偏光板（図示せず）を用いてノーマリブラックモードが実現される。なお、それぞれの偏光板と液晶層１２０との間に１／４λ板（４分の１波長板）を配置する場合もある。

　図１～図３に示すように、ＴＦＴ基板１１０は、ガラスなどから形成される透明基板１０、透明基板１０上に形成されたゲートバスライン２（２Ａ、２Ｂ）およびゲート電極１２、これらを覆うゲート絶縁膜２０、ゲート絶縁膜２０上に形成されたデータバスライン４およびソース電極１４、ソース電極１４と間隔を開けて設けられたドレイン電極１５などを有する。

　ゲートバスライン２とデータバスライン４とは異なる方向（本実施形態では、水平方向と垂直方向）に延びており、これらの交差部近傍においてＴＦＴ８が形成されている。

　ＴＦＴ８は、ゲート電極１２、ソース電極１４、ドレイン電極１５などから構成される。ソース電極１４とドレイン電極１５とは、ゲート絶縁膜２０を介在させてゲート電極１２の上方に配置された半導体層１３に接続されており、ゲート電極１２にオン電圧を印加してＴＦＴ８をオン状態にしたときに、ソース電極１４とドレイン電極１５とが半導体層１３を介して導通する。

　本実施形態のＴＦＴ基板１１０において、水平方向（すなわちゲートバスライン２が延びる方向）に並ぶ一群の画素ＰＲ（以下、水平画素列と呼ぶことがある）に対して、２本のゲートバスライン、すなわち、第１ゲートバスライン２Ａと第２ゲートバスライン２Ｂとが設けられている。第１ゲートバスライン２Ａと第２ゲートバスライン２Ｂとは、互いに平行に、かつ、互いに隣接して配置されている。なお、本明細書では、２本のゲートバスラインの間隔が、当該２本のゲートバスラインの一方からこれら以外の他のゲートバスラインまでの距離よりも小さいときに、当該２本のゲートバスラインを「隣接するゲートバスライン」と表現することがある。

　隣接する第１および第２ゲートバスライン２Ａ、２Ｂは、いずれも、水平画素列ＰＲの中央部を横切るように配置されている。なお、第１および第２ゲートバスライン２Ａ、２Ｂのそれぞれは、水平画素列ＰＲの中心線からオフセットされた位置を延びるように配置されていても良いことは言うまでもない。ただし、第１ゲートバスライン２Ａと第２ゲートバスライン２Ｂとの丁度中間に規定されるゲートバスライン中心線と、水平画素列ＰＲの中心線とが一致することが好ましい。

　また、本実施形態では、各画素が縦長の形状（例えば、横２５μｍ×縦７５μｍ）を有しており、一対のゲートバスライン２Ａ、２Ｂは、画素の長い方の辺を横切るように延びている。本実施形態の構成は、比較的アスペクト比（画素の水平方向（すなわち、ゲートバスラインの延びる方向）の長さに対する、垂直方向（すなわち、ゲートバスラインの延びる方向に垂直な方向）の長さの比率）が大きい画素形状を有する場合において特に好適に適用される。このように比較的細長い画素の長い方の辺の中央部を横切るように２本のゲートバスラインを配置させることで、画素における遮光が必要な領域をまとめて遮光しやすい。ただし、画素は、縦長の形状を有していなくてもよく、上記の画素のアスペクト比が１以上であることが好ましい。

　一方、データバスライン４は、垂直方向に延びており、垂直方向に並ぶ画素列ＰＣ（以下、垂直画素列と呼ぶことがある）の端部（隣接する画素電極１８の間隙）に配置されている。また、液晶表示装置１００において、データバスライン４は、データバスライン４を挟むようにして水平方向に並ぶ２つの画素ＰＸＬ、ＰＸＲに対して共通に設けられている。この構成において、データバスライン４は、１つの水平画素列ＰＲにおいて、２画素に１本の割合で配置されている。言い換えると、２列の垂直画素列ＰＣ毎にデータバスライン４が設けられており、１垂直画素列ＰＣごとにデータバスライン４を設ける従来の構成に比べて、データバスライン４の本数が半減している。

　本構成において、データバスライン４の右側および左側に位置する画素ＰＸＲ、ＰＸＬには、それぞれ、データバスライン４の右側および左側に位置するＴＦＴ８Ｒ、ＴＦＴ８Ｌが設けられており、これらのＴＦＴ８Ｒ、８Ｌは、第１ゲートバスライン２Ａおよび第２ゲートバスライン２Ｂにそれぞれ接続されている。

　ここで、右側ＴＦＴ８Ｒは、第１ゲートバスライン２Ａから下側（画素中央側）に分岐するように形成されたゲート電極１２Ａと、データバスライン４から右側（画素中央側）に分岐するように形成されたソース電極１４Ａと、これに対応するドレイン電極１５Ａと、半導体層１３とを含むように構成されている。また、左側ＴＦＴ８Ｌは、第２ゲートバスライン２Ｂから上側（画素中央側）に分岐するように形成されたゲート電極１２Ｂと、データバスライン４から左側（画素中央側）に分岐するように形成されたソース電極１４Ｂと、これに対応するドレイン電極１５Ｂと、半導体層１３とを含むように構成されている。

　このように、同じデータバスライン４に接続されるＴＦＴ８Ｒ、８Ｌに対して、異なるゲートバスライン２Ａ、２Ｂがそれぞれ接続されているので、これらの２つのＴＦＴ８Ｒ、８Ｌのオン／オフ状態を独立に制御することができる。したがって、共通するデータバスライン４を用いた場合にも、２つのＴＦＴ８Ｒ、８Ｌ（または２つの画素ＰＸＲ、ＰＸＬ）に対して、独立してデータ信号を入力することができる。

　また、図２に示すように、ＴＦＴ８上には、ＴＦＴ８を覆うパッシベーション膜（例えば、ＳｉＮｘ膜）２２およびパッシベーション膜２２上の平坦化膜（例えば、感光性有機膜）２４が形成されている。パッシベーション膜２２および平坦化膜２４をまとめて第１絶縁層と呼ぶことがある。

　第１絶縁層２２、２４上には、透明または非透明な導電性材料から形成される補助容量電極１６が設けられている。補助容量電極１６は、第２絶縁層（例えば、ＳｉＮｘ膜）２６によって覆われており、第２絶縁層２６上には、画素電極１８が形成されている。画素電極１８は、ＩＴＯやＩＺＯなどの透明導電性材料を用いて形成されている。

　画素電極１８と補助容量電極１６とは絶縁されており、画素電極１８、補助容量電極１６、および、第２絶縁層２６によって、補助容量（蓄積容量）が形成される。また、補助容量電極１６と、後述するドレイン接続部１５’周辺の電極部分（補助容量対向電極）と、これらの間に挟まれる第１絶縁層２２、２４とによっても、補助容量が形成される。

　なお、上述したように、画素電極１８上には、液晶層１２０と接する垂直配向膜（図示せず）が形成されている。垂直配向膜は、液晶層１２０に含まれる液晶分子の長軸が電圧無印加時に基板面に対して略垂直に配向するように配向規制する。

　ＴＦＴ８のドレイン電極１５は、ドレイン接続部１５’においてコンタクトホール１９を通して、画素電極１８に接続されている。コンタクトホール１９は、第１絶縁層２２、２４と、補助容量電極１６の開口部１６Ｈ（図４（ｂ）参照）と、第２絶縁層２６とを貫通するように設けられている。画素電極１８は、コンタクトホール１９の底面に露出したドレイン接続部１５’と接続される。また、コンタクトホール１９は、補助容量電極１６の開口部１６Ｈ内を通るように形成されているので、補助容量電極１６と、画素電極１８およびＴＦＴ８（ドレイン電極１５）とは、電気的に絶縁される。

　以上に説明したＴＦＴ基板１１０と対向するようにして、典型的には観察者側に配置される対向基板１３０が設けられている。対向基板１３０は、ガラスなどから形成される透明基板３０を用いて構成され、この透明基板３０上には、遮光部材であるブラックマトリクスＢＭ、カラーフィルタＣＦ、透明導電性材料から形成される対向電極３２などが設けられている。また、液晶層１２０と接するようにして垂直配向膜（図示せず）が設けられている。ブラックマトリクスＢＭは、例えば、黒色樹脂または金属膜から形成される。

　さらに、ＣＰＡモードでの動作のために、対向基板１３０には、配向制御のために用いられる突起構造体３４が設けられている。突起構造体３４は、各画素の中央部分に設けられており、電圧印加時において、液晶層１２０の液晶分子が突起構造体３４の周りに放射状に配向する。このようにして、配向規制構造としての突起構造体３４を用いることで、電圧印加時に画素内の液晶分子を放射状に配向させるＣＰＡモードでの動作を行うことができ、これにより、視野角特性を向上させることができる。

　ここで、図示する突起構造体３４は、その先端部を液晶層１２０中に有しており、ＴＦＴ基板１１０と接していない。しかし、突起構造体３４を、セルギャップ（液晶層１２０の厚さ）を維持するための柱状スペーサとして利用するために、先端部がＴＦＴ基板１１０と接する、あるいは、わずかな空隙を有する程度の高さを持つように突起構造体３４の高さを設定してもよい。配向規制構造として設ける突起構造体３４（リベットとも呼ばれる）は、例えば、０．７μｍの高さを有し、柱状スペーサとして設ける突起構造体３４は、例えば、３．２μｍの高さを有する。

　なお、柱状スペーサとして設ける突起構造体３４の高さは、複数の種類であっても良い。より低いスペーサ（サブ柱状スペーサ：例えば高さ２．７μｍ）は、外部からの圧力が生じた場合にのみ、セルギャップを維持するように機能し、例えば、タッチパネル等を有する液晶表示装置においてセル厚維持のために好適に利用される。また、より低い（すなわち、より体積の小さい）サブ柱状スペーサを設けることによって、温度変化時における液晶層とスペーサとの収縮率の違いが原因で生じる、セル内における真空気泡の発生を低減し得る。

　このように、本実施形態において、突起構造体３４は、配向制御のために設けられていても良く、スペーサとして設けられていても良い。もちろん、双方の機能を持つものとして設けられていても良い。なお、スペーサとして突起構造体３４が用いられる場合もあるので、コンタクトホール１９のサイズは、突起構造体３４が落ち込まないようなサイズとすることが望ましい。

　突起構造体３４の断面形状（基板法線方向から見た基板面への投射影）は、正八角形その他の多角形であってもよく、円形、楕円形などであってもよい。突起構造体３４は錐台形状であることが好ましく、下底面（対向基板１３０側）の面積より、上底面（ＴＦＴ基板１１０側）の面積が小さい方が好ましい。すなわち、対向基板１３０の表面と、突起構造体３４の側面のなす角度が９０度より小さい方が好ましい。

　また、柱状スペーサやリベット（突起構造体３４）の比誘電率は、液晶層１２０を形成する液晶材料の比誘電率より小さい方が好ましい。これは、柱状スペーサやリベットの側面形状が促す液晶分子の傾斜方位と、電界が液晶を傾斜させようとする方位とが逆にならないようにするためである。

　以下、図４（ａ）～（ｃ）を参照しながら、液晶表示装置１００の構成をさらに説明する。

　図４（ａ）は、ＴＦＴ基板１１０上の、ＴＦＴ８（８Ｒ、８Ｌ）、コンタクトホール１９、画素電極１８（１８Ｒ、１８Ｌ）の配置を示す。ここでは、２画素毎に設けられるデータバスライン４に挟まれた２つの画素を示す。より具体的には、図において左側のデータバスライン４１に接続された左右の画素ＰＸＬ１、ＰＸＲ１のうちの右側画素ＰＸＲ１と、右側のデータバスライン４２に接続された左右の画素ＰＸＬ２、ＰＸＲ２のうちの左側画素ＰＸＬ２とを主に示す。ただし、右側のデータバスライン４２に接続された左側画素ＰＸＬ２と、左側のデータバスライン４１に接続された左側画素ＰＸＬ１とは、実質的に同じ構成を有している。したがって、下記の左側画素ＰＸＬ２に関する説明は、別の左側画素ＰＸＬ１にも当てはまることは言うまでもない。

　図４（ａ）に示すように、本実施形態では、左側のデータバスライン４１に接続された右側画素ＰＸＲ１において、第１ゲートバスライン２Ａに接続されたＴＦＴ８Ｒと、画素電極１８Ｒとが、コンタクトホール１９を通って接続される。また、右側のデータバスライン４２に接続された左側画素ＰＸＬ２において、第２ゲートバスライン２Ｂに接続されたＴＦＴ８Ｌと、画素電極１８Ｌとが、コンタクトホール１９を通って接続される。

　いずれのＴＦＴ８Ｒ、８Ｌも、隣接する２本のゲートバスライン２Ａ、２Ｂとの間に挟まれるように配置されている。また、ＴＦＴ８Ｒ、８Ｌと画素電極１８Ｒ、１８Ｌとを接続するためのコンタクトホール１９も、隣接する２本のゲートバスライン２Ａ、２Ｂとの間に挟まれるように配置されている。

　上述したように、隣接する２本のゲートバスライン２Ａ、２Ｂは、水平画素列ＰＲの中央部を横切るように延びているので、これらの間に挟まれるＴＦＴ８Ｒ、８Ｌおよびコンタクトホール１９も、水平画素列ＰＲの中央部において近接して配置される。したがって、図４（ｃ）に示すように、ＴＦＴ８Ｒ、８Ｌおよびコンタクトホール１９を、対向基板１３０に形成されるブラックマトリクスＢＭによって一体的に遮光するようにすれば、別々の場所に設けられたＴＦＴやコンタクトホールを別個に遮光する場合に比べて、合計の遮光面積を小さくすることができる。このために、ブラックマトリクスＢＭは、右側画素ＰＸＲ１の中央部においてＴＦＴ８Ｒとコンタクトホール１９とを一体的に覆う中央遮光部ＢＭＲと、左側画素ＰＸＬ２の中央部においてＴＦＴ８Ｌとコンタクトホール１９とを一体的に覆う中央遮光部ＢＭＬとを有している。

　さらに、図４（ｃ）に示すように、液晶表示装置１００には、配向規制部材および柱状スペーサのうちの少なくともいずれかとしての突起構造体３４が、画素中央部に設けられている。この突起構造体３４が設けられた領域も、液晶分子の配向乱れが生じ易く、コントラストの低下を招きやすい領域である。これに対して、液晶表示装置１００のように、画素の中央部においてＴＦＴ８やコンタクトホール１９を遮光するための遮光部をブラックマトリクスＢＭが有していれば、突起構造体３４のための遮光部を別途設ける必要がないので、画素開口率を向上させることができる。

　この構成において、図３等からわかるように、ＴＦＴ基板１１０の法線方向から見たときに、突起構造体３４は、ＴＦＴ８およびコンタクトホール１９と少なくとも部分的に重なるように配置されている。このようにして、突起構造体３４、ＴＦＴ８、コンタクトホール１９を近接して配置させ、これらを、ブラックマトリクスＢＭの中央遮光部ＢＭＲまたはＢＭＬで一体的に覆うことで、開口率を向上させることができる。

　また、ブラックマトリクスＢＭは、互いに隣り合う２つのデータバスラインの間に挟まれた２つのＴＦＴ８Ｒ、８Ｌと２つのコンタクトホール１９とを一体的に覆うように（すなわち、上記中央遮光部ＢＭＲと中央遮光部ＢＭＬとが連続するように）形成されていても良い。本実施形態では、複数の画素における遮光すべき領域のそれぞれが、画素中央部を通る帯状の領域に集まっているので、ブラックマトリクスＢＭによってこれらを一体的に覆うことが容易である。例えば、これらの２つのＴＦＴ８Ｒ、８Ｌおよび２つのコンタクトホール１９だけでなく、図４（ｃ）に示すように、ブラックマトリクスＢＭは、２本の隣接ゲートバスライン２Ａ、２Ｂに挟まれた領域（水平画素列の中央部）に配置される多数のＴＦＴ８およびコンタクトホール１９を一体的に覆う、帯状の遮光部分を有していてよい。ただし、この帯状の遮光領域の外側において、ブラックマトリクスＢＭには、画素電極１８に対応する位置に開口部ＢＭＰが設けられている。

　なお、図４（ｃ）に示すブラックマトリクスＢＭは、データバスライン４を覆う遮光部分も有している。この遮光部分は、ＴＦＴ基板１１０と対向基板１２０との貼り合わせズレが生じた際などに混色が生じるのを避けるために用いられる。また、突起構造体３４から遠い領域（画素の周縁領域）における液晶分子の応答速度は低くなりがちであるので、残像発生の原因となりやすい。したがって、上記の遮光部分によって画素の周縁領域を遮光しておけば残像対策を講じることができる。

　次に、図４（ｂ）などを参照しながら、補助容量電極１６の構成を説明する。

　補助容量電極１６は、画素の中央部（すなわち、ＴＦＴ８やコンタクトホール１９が設けられた領域であり遮光すべき領域）において、画素電極１８との間に補助容量を形成するための主容量形成部１６ａを有している。主容量形成部１６ａは、ドレイン接続部１５’近傍の電極部分との間にも補助容量を形成することができる。

　また、補助容量電極１６には、コンタクトホール１９に対応する位置に形成された、コンタクトホール用の開口部１６Ｈが設けられている。これにより、補助容量電極１６と画素電極１８とを絶縁することができる。さらに、主容量形成部１６ａの外側の、画素電極１８に対応する領域において、画素開口部１６Ｐが設けられている。すなわち、補助容量電極１６は、画素電極１８の一部のみと重なる形状を有している。

　このように、補助容量電極１６が、遮光すべき領域（ＢＭによって覆われる領域）に対応する形状の主容量形成部１６ａと、その外側における画素開口部１６Ｐとを有している場合、補助容量電極１６を遮光性を有する金属材料から形成したとしても、画素開口率の低下はほとんど生じない。したがって、補助容量電極１６を、ＩＴＯやＩＺＯなどの透明電極材料から形成する必要がなくなる。

　このため、補助容量電極１６を、比較的高い導電率を有する非透明の金属材料を用いて形成することができ、例えば、モリブデン（Ｍｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タングステン（Ｗ）、銀（Ａｇ）等や、これらの合金を用いることができる。また、これらの金属膜を積層して補助容量電極１６を形成してもよい。より具体的には、Ｍｏ(厚さ８０ｎｍ)／Ａｌ(厚さ２０ｎｍ)の積層膜や、Ｍｏ（厚さ１００ｎｍ）単層膜を用いることができる。なお、膜厚の合計は、例えば、２０ｎｍ～４５０ｎｍの範囲に設定される。

　さらに、金属膜と透明導電膜とを積層することによって補助容量電極１６を形成してもよい。この場合、金属膜として、Ｍｏ、Ｃｕ、Ａｌ、Ｔｉ、Ｗ、Ａｇ等や、これらの合金を使用し、さらに透明電極として、ＩＴＯやＩＺＯ等を使用することができる。具体例としては、Ｍｏ(厚さ２０ｎｍ)／ＩＴＯ（厚さ５０ｎｍ）の積層膜を用いることができる。

　なお、金属膜（非透明導電膜）と透明導電膜とを積層して補助容量電極１６を形成する場合、図４（ｂ）に示すような開口部１６Ｐを有する形状に金属膜をパターニングするとともに、透明導電膜は画素全体（または表示領域全体）に広がるように形成しても良い。

　以上に説明したように、本実施形態の液晶表示装置１００では、非透明で、かつ、電気伝導度の高い電極材料を用いて補助容量電極１６を形成することができるので、補助容量電極１６に電圧を印加するときに生じ得る信号の遅延を、表示領域にわたって抑制することができる。特に、表示領域が大きい場合に、補助容量電極１６の導電性が高いことは、信号の遅延を防止するために有利である。

　また近年では、補助容量電極１６に対して、対向電極３２に印加する電圧と同じ電圧を、例えば各水平画素列毎に、極性を変えて印加する駆動方式も一般に利用されている。このように、補助容量電極１６に対して印加する電圧が頻繁に変化する場合、電気伝導度が高い電極材料を用いて補助容量電極１６を形成することが好ましい。

　なお、画素中央部における主容量形成部１６ａは、２本のゲートバスライン２と重なるように形成されていてもよい。この場合、ゲートバスライン２と画素電極１８との間に主容量形成部１６ａが存在することになる。これにより、画素電極１８とゲートバスライン２との間の電界をシールドできるので、ゲートバスライン２と画素電極１８との間に生じ得る寄生容量を低減することができる。

　また、補助容量電極１６は、画素の境界近傍において、垂直方向に延びる垂直接続部１６ｂと、水平方向に延びる水平接続部１６ｃとを有していてもよい。垂直接続部１６ｂの一部は、データバスライン４と重なるように配置されるので、画素電極１８とデータバスライン４との間の電界をシールドできる。これにより、データバスライン４と画素電極１８との間に生じ得る寄生容量を低減することができる。また、水平接続部１６ｃを設けることで、補助容量電極１６の面積を増加させ、導電性を向上させることができる。ただし、垂直接続部１６ｂおよび水平接続部１６ｃは設けられていなくても良い。

　以下、ＴＦＴ基板１１０の額縁領域Ｒ２における構成を説明する。

　図５は、ＴＦＴ基板１１０における表示領域（画素配置領域）Ｒ１と、その外側に設けられた非表示領域（額縁領域）Ｒ２とを示す。額縁領域Ｒ２には、データバスライン４に接続されたデータドライバ４Ｄと、ゲートバスライン２に接続されたゲートドライバ２Ｄとが設けられている。

　ＴＦＴ基板１１０では、ＴＦＴ基板１１０の左右の辺に位置する額縁領域Ｒ２において、ゲートドライバ２Ｄが、ＴＦＴ基板１１０上に直接的（モノリシック）に形成されている。ゲートドライバ２Ｄを構成する回路は、ゲートバスライン２、データバスライン４、ＴＦＴ８の半導体層１３、または、第１／第２絶縁層を形成する工程などを利用して、別工程を追加することなく形成することができる。このように構成されたゲートドライバ２Ｄには、ゲートドライバ駆動用信号配線２’に接続され、端子部を介してＴＦＴ基板の外側に設けられた駆動装置によって駆動される。

　また、ＴＦＴ基板１１０の下辺に位置する額縁領域Ｒ２において、データドライバ４Ｄが設けられている。データドライバ４Ｄは、例えば、ＩＣチップなどを用いて作製され、ＴＦＴ基板１１０上に実装されている。上述したように、ＴＦＴ基板１１０のデータバスライン４の本数は、２倍走査線方式ではない従来のＴＦＴ基板の構成に比べると半分になっている。このため、比較的コストが高いデータドライバ４Ｄの使用数を減らすことができ、コストを抑えて液晶表示装置を製造することができる。

　また、ＴＦＴ基板１１０の額縁領域Ｒ２には、補助容量電極幹配線６が設けられている。補助容量電極幹配線６は、補助容量電極１６に所定の電圧を印加するために用いられる。この補助容量電極幹配線６は、対向電極３２に電圧を印加するために用いられても良い。すなわち、補助容量電極１６と対向電極３２とには、補助容量電極幹配線６を介して同じ電圧が印加されて良い。

　図６は、変形例のＴＦＴ基板１１２を示す。ＴＦＴ基板１１２では、図５に示したＴＦＴ基板１１０とは異なり、ゲートドライバ２Ｄが、ＴＦＴ基板１１２の右辺の額縁領域Ｒ２においてＩＣチップなどを基板上に実装することによって設けられている。このように、ゲートドライバ２Ｄの配置形態として、任意の形態を採用することができる。

　また、図１に示したように、本実施形態の液晶表示装置１００では、画素によって画素内におけるコンタクトホール１９の位置が異なっており、画素中央部に配置される突起構造体３４との相対位置が異なる。この場合に、以下に説明する利点が得られる。

　ＴＦＴ基板１１０に対して対向基板１３０を貼り合わせる工程や、柱状スペーサとしての突起構造体３４を対向基板１３０に形成する工程において、位置ズレが生じることに起因して、突起構造体（柱状スペーサ）３４とコンタクトホール１９との相対位置が所定の位置と変わることがある。この場合、突起構造体３４とコンタクトホール１９との位置関係が、すべての画素で同じであると、位置ズレが特定方向で生じた場合に、突起構造体３４のＴＦＴ基板１１０への接地面積が大きく変動する。これに対して、上記位置関係を複数の形態にしておくことで、大量生産を行う場合などにおいて、各製造プロセスで異なる大きさの位置ずれが発生したとしても、突起構造体３４の接地面積が製品ごとにばらつかないようにすることができる。

　以上に説明した構成において、表示への寄与が小さい遮光領域が、画素中央の領域に集約されている。このため、これらの領域を分散させる場合に比べて、より効率的に遮光することができる。これらの領域を互いに近接するように配置することで、光漏れの発生などを抑制してコントラスト比を向上させながら、画素の開口率を向上することが可能になる。例えば、本実施形態のように、配向規制用の突起構造体３４を画素の中央部に配置させてＣＰＡモードを実現する場合にも、高い画素開口率を実現することができる。

　また、補助容量電極１６を、ＴＦＴ８と画素電極１８との間に設け、補助容量電極１６の一部をデータバスライン４やゲートバスライン２と画素電極１８との間に存在させることで、これらの間に発生する電界をシールドすることができるので、フリッカやシャドーイングの影響の小さい、高い表示品位が得られる。さらに、補助容量電極１６を、非透明で導電性の高い金属材料を用いて形成することで、表示領域の大きい場合であっても、開口率の低下なく、フリッカやシャドーイングの影響の小さい、高い表示品位が得られる。

（実施形態２）
　図７および図８は、実施形態２の液晶表示装置２００を示す。本実施形態の液晶表示装置２００が、実施形態１の液晶表示装置１００と異なる点は、画素電極として、フィッシュボーン型画素電極２８が用いられており、ＭＶＡモードで表示を行う点である。なお、実施形態１と同様の構成要素については同じ参照符号を付すとともに説明を省略する。

　図８に示すように、フィッシュボーン型画素電極２８は、方位角で表わすと４５°、１３５°、２２５°、および３１５°のそれぞれに延びる複数の細長電極部分（枝状電極）２８ｂを有している。細長電極部分２８ｂの間には、対応する方向に延びる細長い切り欠き（スリット）２８ｃが設けられている。また、細長電極部分２８ｂは、垂直方向（データバスラインの延びる方向）に沿って延びる背骨部（幹部）２８ａにそれぞれ接続されている。

　細長電極部分２８ｂ（またはスリット２８ｃ）の延びる方向は、画素を縦横に四分割して規定される４領域Ａ１～Ａ４のそれぞれで互いに異なっている。これらの４領域Ａ１～Ａ４は、１つの画素内における４つの液晶配向領域（液晶ドメイン）Ａ１～Ａ４に対応しており、各領域内では液晶分子の配向状態が同等であるとともに、異なるドメインでは液晶分子の配向状態が互いに異なる。

　より具体的には、画素電極２８と対向電極３２（図２参照）との間に電圧が印加されたとき、それぞれのドメインＡ１～Ａ４において、液晶分子は、スリット２８ｃの延びる方向に平行、且つ、液晶分子の上端部が画素の内側に向って倒れるように配向する。

　また、液晶表示装置２００においても、画素中央部に突起構造体３４が設けられている。突起構造体３４は、このＭＶＡモードの液晶表示装置２００においても、配向規制のために利用され得る。以下、具体的に説明する。

　突起構造体３４は、例えば、各ドメインＡ１～Ａ４における液晶分子の配向方向（方位角４５°、１３５°、２２５°、３１５°）のそれぞれに対して略垂直な４辺を有する正八角形等の平面視形状を有している。さらに、対向基板１３０の表面と、突起構造体３４の側面のなす角度が９０度より小さい錐台形を有している。

　突起構造体３４の側面にも垂直配向膜が形成されるため、突起構造体３４自体によっても液晶分子に対する配向規制力が働く。その配向規制の方向（液晶分子を倒そうとする方向）は突起構造体３４の側面に垂直な方向である。

　突起構造体３４の周囲のドメインＡ１～Ａ４の液晶分子は、突起構造体３４に向って配向しようとするが、突起構造体３４の側面がその配向方向に垂直な面を有しているため、突起構造体３４による配向規制の方向とドメインＡ１～Ａ４による配向規制の方向とが一致する（あるいは両者が近い方向となる）。さらに、液晶分子の配向方向が不安定なドメインＡ１～Ａ４の境界領域（すなわち背骨部２８ａ上の液晶分子）の配向方向を、突起構造体３４に向けることができる。よって、配向の乱れが生じにくく、透過率、コントラスト比、または視野角特性の良好な表示が得られる。

　また、ドメイン毎に透過率が異なることも防止され、ザラツキ等発生が防止されるので、高品質の表示を提供することができる。このように、画素領域の中心の周りに画素電極２８によって複数のドメインが規定される場合において、画素領域の中心に突起構造体３４を配置すると、配向の乱れが比較的生じにくいため好適である。

　なお、各ドメインＡ１～Ａ４における液晶分子の配向方向は、液晶パネルの外側に配置される偏光板の偏光軸（３時－９時方向および１２時－６時方向）と４５°の角度を為すことが好ましい。

　次に、液晶表示装置２００の補助容量電極１６について説明する。本実施形態においても、補助容量電極１６は、図４（ｂ）に示す形状と同様の形状を有しており、画素中央部に配置された主容量形成部１６ａと、フィッシュボーン型画素電極２８の画素中央部分とによって補助容量が形成される。ここで、図８に示すように、フィッシュボーン型画素電極２８の画素中央部分には、スリット２８ｃが形成されていない。したがって、画素中央部において、フィッシュボーン型画素電極２８と、補助容量電極の主容量形成部１６ａとの間で、比較的大きい（すなわち、実施形態１の液晶表示装置１００と同等の）補助容量を形成することができる。

　図９（ａ）および（ｂ）は、フィッシュボーン型画素電極２８に対応するように形成された別の形態の補助容量電極１６’を有する変形例の液晶表示装置２０２の構成を示す。

　フィッシュボーン型画素電極２８の背骨部２８ａは、液晶ドメインＡ１～Ａ４の境界に位置しており、背骨部２８ａ上に配置される液晶分子は表示に寄与しにくい。このため、図９（ｂ）に示すように、背骨部２８ａに沿ってこれに重なるように（あるいは、画素開口部１６Ｐの中心を通るように）設けられた追加的な容量形成部１６ｄを、補助容量電極１６’が備えていても良い。

　この変形例の液晶表示装置２０２においても、補助容量電極１６’は、非透明な金属（モリブデンなど）から形成されていてよい。上記の追加的な容量形成部１６ｄは、背骨部２８ａの下に配置されるので、この部分１６ｄが、表示の品位を大きく低下させることはないからである。

　このように背骨部２８ａの下に容量形成部１６ｄを設けることで、背骨部２８ａとの間にも追加的な補助容量が形成されるので、より大きい補助容量を確保することが可能になる。

　次に、ＰＳＡ（Ｐｏｌｙｍｅｒ　Ｓｕｓｔａｉｎｅｄ　Ａｌｉｇｎｍｅｎｔ）技術を用いる形態を説明する。

　ＰＳＡ技術は、電圧無印加時の液晶分子の配向方向を規制するための配向維持層を形成する技術である。配向維持層は、液晶セルを形成した後、液晶材料に予め混合しておいた光重合性モノマーを典型的には液晶層に電圧を印加した状態で光重合することによってポリマー層として形成される。配向維持層によって、電圧無印加時の液晶に、基板面に垂直な方向から若干（例えば２°～３°）傾いた方向のプレチルト角と、配向方位とを維持（記憶）させることができる。これにより、電圧印加時における液晶配向の応答速度を向上させることができる。

　本実施形態のように、画素電極２８のスリット２８ｃが促す液晶分子の配向方向と、突起構造体３４の促す液晶分子の配向方向とは、同様であることが好ましい。この場合には、ＰＳＡ処理を行う際に、より確実に、液晶配向を所望の配向に維持することができるので、製造した液晶表示装置におけるＰＳＡ処理が原因で生じるざらつきやムラの発生を抑制できる。また、応答速度を改善することができるので、特に、液晶パネル面を、指等で押した場合に生じる配向異常を、より早く正常な配向に戻すことができる。このため、タッチパネル等を液晶パネルの表面に設置する場合において好適である。

　なお、ＰＳＡ技術は、フィッシュボーン型画素電極２８との組み合わせだけでなく、実施形態１のＣＰＡモードの液晶表示装置１００においても実施可能であり、応答速度向上の効果を得ることができる。

（実施形態３）
　図１０および図１１は、実施形態３の液晶表示装置３００を示す。本実施形態の液晶表示装置３００が、実施形態１の液晶表示装置１００と異なる点は、２本の隣り合うデータバスライン４１、４２の間に挟まれ、水平方向に隣り合う２つの画素ＰＸ１、ＰＸ２の境界部において、遮光部材４４が設けられている点である。

　このように、データバスライン４が無い部分において、典型的には、ゲートバスライン２またはデータバスライン４と同材料を用いて同工程で遮光部材４４（このようにして形成された遮光部材をダミー電極と呼ぶことがある）を形成することで、以下の利点が得られる。

　例えば、画素電極１８を形成するためのフォトリソグラフィ工程において、画素電極１８がデータバスライン４に対して、大きく右側にズレて形成され（つまり、左側画素ＰＸＬ２の画素電極が、データバスライン４２にオーバラップするくらいのズレ量で形成され）、かつ、対向基板１３０（ＢＭ）も同様の方向にズレて貼り合わされることがある。このとき、遮光部材４４が存在しない場合には、右側画素ＰＸＲ１の画素電極とデータバスライン４１とは重ならないので、その開口率が低下しないが、左側画素ＰＸＬ２の開口率は低下することになる。このような隣り合うデータバスライン４１、４２間で水平方向に隣接する２画素ＰＸ１、ＰＸ２の開口率の差を、できるだけ小さくするためには、開口率調整用の遮光部材４４を設けることが好ましい。

　なお、遮光部材４４を設ける構成は、特に、補助容量電極１６を透明電極材料（ＩＴＯ等）から形成する場合において有効である。補助容量電極１６を非透明な電極材料から形成する場合には、垂直接続部１６ｂ（図４（ｂ）参照）を有するように補助容量電極１６を形成することで、垂直接続部１６ｂを遮光部材４４と同様に機能させ得るからである。

　以上に説明した遮光部材（ダミー電極）４４は、データバスライン４１、４２と分離して設けられていなくてもよい。例えば、データバスライン４１、４２とダミー電極４４とは、垂直方向に並ぶ２画素の間隙を水平方向に延びるデータバスラインの分岐部分を介して電気的に接続されていてもよい。ただし、ダミー電極４４が、隣接するデータバスライン４１、４２のいずれか一方のみに接続されることは言うまでもない。

（実施形態４）
　図１２は、実施形態４の液晶表示装置が備えるＴＦＴ基板４１０を示す。ＴＦＴ基板４１０では、図５、図６に示した形態と異なり、データドライバとゲートドライバとが一体的に形成されている。この一体型のドライバ２Ｄ４Ｄは、ＴＦＴ基板４１０の右辺に配置されている。このような構成において、ＴＦＴ基板４１０の他の３辺の額縁領域の幅を狭くすることができる。

　なお、ＴＦＴ基板４１０の一辺において一体型のドライバ２Ｄ４Ｄを設ける構成において、補助容量電極幹配線６は、図示するように一体型のドライバ２Ｄ４Ｄを実装する領域を経由して、ＴＦＴ基板４１０の外部の回路に接続されるように設けられていても良い。また、一体型のドライバ２Ｄ４Ｄから、補助容量電極幹配線６への信号が供給される場合には、補助容量電極幹配線６と一体型のドライバ２Ｄ４Ｄとを直接接続してもよい。

（実施形態５）
　図１３（ａ）は、実施形態１の液晶表示装置１００に対応する回路構成を示し、図１３（ｂ）は、本実施形態５の液晶表示装置５００に対応する回路構成を示す。

　実施形態１の液晶表示装置１００では、２本の隣り合うデータバスライン４の間に挟まれる２つの画素（水平方向に並ぶ２画素）のＴＦＴ８Ｒ、８Ｌが、異なるゲートバスライン２Ａ、２Ｂに接続されていた。

　しかし、本実施形態５の液晶表示装置５００のように、２本の隣り合うデータバスライン４の間に挟まれる２つの画素のＴＦＴ８Ｒ、８Ｌは、同じゲートバスライン（例えば第１ゲートバスライン２Ａ）に接続されていても良い。ただし、一本のデータバスライン４に共通に接続される左右の画素のＴＦＴ８Ｌ、８Ｒ（すなわち、データバスライン４を挟んで水平方向に並ぶ２つのＴＦＴ８Ｌ、８Ｒ）は、それぞれ異なるゲートバスライン２Ａ、２Ｂに接続される。

　このような形態であっても、それぞれの画素において、ゲートバスラインが画素を横切るように設けられ、かつ、ＴＦＴとコンタクトホールとを例えば２本のゲートバスライン間において近接して配置し、これらをブラックマトリクスを用いて一体的に遮光することで、画素の開口率を向上させることができる。

　以上、本発明の実施形態を説明したが、本発明は、その他の種々の態様を有していてよい。

　例えば、図１４に示すように、１水平画素列ＰＲに対して設けられる隣接する一対のゲートバスライン２Ａ’、２Ｂ’は、屈曲する部分を有していても良い。

　この図１４に示す形態において、ＴＦＴ８Ｌ、８Ｒとコンタクトホール１９とは、いずれも、ゲートバスライン２Ａ’、２Ｂ’間に挟まれるようには配置されていない。ただし、本実施形態においても、それぞれのゲートバスライン２Ａ’、２Ｂ’が有する最も外側に位置する線状部分２ＡＥ、２ＢＥによって挟まれた領域、すなわち、典型的には画素列の中央部を延びる帯状の領域ＢＲ内に、ＴＦＴ８Ｌ、８Ｒとコンタクトホール１９とが配置されていることが好ましい。

　このような構成によれば、ゲートバスライン２Ａ’、２Ｂ’と、ＴＦＴ８Ｌ、８Ｒと、コンタクトホール１９とが（本実施形態では突起構造体３４も含めて）近接して配置される。このため、図４（ｃ）に示すようなブラックマトリクスＢＭによって、これらを一体的に覆うことが可能である。これにより、遮光すべき領域（および遮光性の材料から形成される部分）のそれぞれを、離れた場所に配置するときに比べて、開口率を向上させることができる。

　また、図１４に示す構成において、コンタクトホール１９が、上記帯状領域ＢＲのエッジ部分に配置されることに対応して、補助容量電極１６のコンタクトホール用の開口部１６Ｈ’は、画素開口部１６Ｐと繋がっている。本明細書において、補助容量電極１６に設けられるコンタクトホール用の開口部１６Ｈ’は、このように、他の開口部１６Ｐとつながっていてもよく、いわば、切り欠き部として形成されていても良い。

　また、その他の態様として、カラーフィルタＣＦやブラックマトリクスＢＭを対向基板１３０上に設けることなく、これらを、ＴＦＴ基板１１０上に設けても良い。ブラックマトリクスＢＭは、液晶層１２０の外側における、任意の場所に配置されていてよい。また、配向規制突起または柱状スペーサなどとして利用される突起構造体３４も、対向基板１３０上に設ける必要はなく、ＴＦＴ基板１１０上に設けられていても良い。

　また、上記には、画素が、水平方向および垂直方向において一列に並んでいる形態を説明したが、画素配列はデルタ配列であっても良い。デルタ配列を採用する場合、１水平画素列ごとに画素ピッチの半分だけ画素の配列がずれ、データバスラインがクランク状に延びることになるが、隣接する２本のゲートバスラインを画素中央部を横切るように配置させるなどして、上記に説明した実施形態と同様の構成とすることができる。さらに、画素電極の周辺部などを反射電極とすることで半透過型液晶表示装置を構成することもできる。

　さらに、上述の国際公開第２０１２／１４７７２２号に記載されているように、ＴＦＴに直接接続された画素電極だけでなく、結合容量を介して接続されたフローティング状態のサブ画素を設けて、マルチ画素構成としてもよい。

　本発明の実施形態による液晶表示装置は、種々の液晶表示装置として広く用いられ、例えば、スマートフォンに利用される小型・高精細の液晶表示装置として利用される。

　１００　液晶表示装置
　１１０　ＴＦＴ基板
　１２０　液晶層
　１３０　対向基板
　２　ゲートバスライン
　２Ａ　第１ゲートバスライン
　２Ｂ　第２ゲートバスライン
　４、４１、４２　データバスライン
　６　補助容量電極幹配線
　８、８Ｒ、８Ｌ　ＴＦＴ（薄膜トランジスタ）
　１０、３０　透明基板
　１２　ゲート電極
　１４　ソース電極
　１５　ドレイン電極
　１５’　ドレイン接続部
　１６　補助容量電極
　１８、２８　画素電極
　１９　コンタクトホール
　２０　ゲート絶縁層
　２２　パッシベーション層（第１絶縁層）
　２４　平坦化層（第１絶縁層）
　２６　第２絶縁層
　３２　対向電極
　３４　突起構造体
　ＰＸＲ、ＰＸＬ　画素
　ＰＲ　水平画素列
　ＰＣ　垂直画素列
　ＢＭ　ブラックマトリクス（遮光部材）
　ＣＦ　カラーフィルタ

Claims (15)

1. 　ＴＦＴ基板と、対向基板と、前記ＴＦＴ基板と前記対向基板との間に設けられた液晶層であって負の誘電異方性を有する液晶材料から形成される液晶層と、前記液晶層の外側に配置された遮光性を有するブラックマトリクスとを備える液晶表示装置であって、
   　前記ＴＦＴ基板は、
   　　第１方向に沿って延びる第１ゲートバスライン、および、前記第１ゲートバスラインに平行にかつ隣接して延びる第２ゲートバスラインと、
   　　前記第１方向と交差する第２方向に沿って延びる第１データバスラインと、
   　　前記第１および第２ゲートバスラインのそれぞれに接続され、かつ、前記第１データバスラインに対して共通に接続される第１ＴＦＴおよび第２ＴＦＴであって、前記第１方向に沿って並んで配置される第１ＴＦＴおよび第２ＴＦＴと、
   　　前記第１ＴＦＴおよび第２ＴＦＴに、第１コンタクトホールおよび第２コンタクトホールを通ってそれぞれ接続される第１画素電極および第２画素電極であって、前記第１方向に沿って並んで配置される第１画素電極および第２画素電極と
   　を有し、
   　前記ＴＦＴ基板の法線方向から見たときに、前記第１ゲートバスラインおよび第２ゲートバスラインは、前記第１画素電極および第２画素電極を横切って、かつ、前記第１画素電極および第２画素電極と重なるように配置されており、
   　前記ブラックマトリクスは、前記第１ＴＦＴと前記第１コンタクトホールとを一体的に覆う第１画素内遮光部分と、前記第２ＴＦＴと前記第２コンタクトホールとを一体的に覆う第２画素内遮光部分とを有する、液晶表示装置。
2. 　前記第１および第２ＴＦＴと、前記第１および第２コンタクトホールとは、前記第１ゲートバスラインと前記第２ゲートバスラインとの間に挟まれるように配置されている、請求項１に記載の液晶表示装置。
3. 　前記ＴＦＴ基板は、前記第１および第２ＴＦＴ上に形成された第１絶縁層と、前記第１絶縁層上に形成された補助容量電極であって前記第１および第２コンタクトホールに対応する位置に設けられた少なくとも１つの開口部を有する補助容量電極と、前記補助容量電極上に形成され、かつ、前記第１および第２画素電極の下に形成された第２絶縁層とをさらに有し、
   　前記第１および第２コンタクトホールは、前記第１絶縁層と、前記補助容量電極の前記少なくとも１つの開口部と、前記第２絶縁層とを貫通する、請求項１または２に記載の液晶表示装置。
4. 　前記補助容量電極は、前記ブラックマトリクスの前記第１画素内遮光部分と重なる第１部分と、前記第２画素内遮光部分と重なる第２部分とを有し、かつ、前記第１部分および第２部分の外側において前記第１および第２画素電極と重なる開口部を有する、請求項３に記載の液晶表示装置。
5. 　前記補助容量電極は、非透明な導電性材料から形成されている、請求項４に記載の液晶表示装置。
6. 　前記ＴＦＴ基板と前記対向基板との間に設けられた少なくとも１つの突起構造体をさらに有し、
   　前記ＴＦＴ基板の法線方向から見たときに、前記少なくとも１つの突起構造体は、前記ブラックマトリクスの前記第１画素内遮光部分および第２画素内遮光部分のうちの少なくとも一方と重なるように配置されている、請求項１から５のいずれかに記載の液晶表示装置。
7. 　前記少なくとも１つの突起構造体は、配向規制構造体として形成された突起構造体および柱状スペーサとして形成された突起構造体のうちの少なくともいずれかである、請求項６に記載の液晶表示装置。
8. 　前記少なくとも１つの突起構造体は、
   　前記第１画素電極の中央部に位置し、かつ、前記ＴＦＴ基板の法線方向から見たときに前記第１画素内遮光部分と重なる第１突起構造体と、
   　前記第２画素電極の中央部に位置し、かつ、前記ＴＦＴ基板の法線方向から見たときに前記第２画素内遮光部分と重なる第２突起構造体とを含む、請求項６または７に記載の液晶表示装置。
9. 　前記ＴＦＴ基板の法線方向から見たときに、前記第１突起構造体は、前記第１ＴＦＴおよび前記第１コンタクトホールと少なくとも部分的に重なるように配置されており、前記第２突起構造体は、前記第２ＴＦＴおよび前記第２コンタクトホールと少なくとも部分的に重なるように配置されている、請求項８に記載の液晶表示装置。
10. 　前記第１および第２突起構造体のそれぞれは、電圧印加時に、前記液晶層の液晶分子を、前記第１および第２突起構造体のそれぞれの周りに放射状に配向させるように配向規制する、請求項８または９に記載の液晶表示装置。
11. 　前記第１画素電極および第２画素電極のそれぞれは、第３方向に延びる複数の第１枝状電極と、第４方向に延びる複数の第２枝状電極と、第５方向に延びる複数の第３枝状電極と、第６方向に延びる複数の第４枝状電極とを備え、前記第３方向と前記第４方向と前記第５方向と前記第６方向とは互いに異なる請求項１から９のいずれかに記載の液晶表示装置。
12. 　前記ＴＦＴ基板は、前記第２方向に沿って延び、前記第１データバスラインに隣り合う第２データバスラインと、前記第２データバスラインに接続され前記第１方向に沿って並ぶ一対のＴＦＴおよび一対の画素電極とをさらに有し、
    　前記第１データバスラインに接続された前記第１および第２画素電極のいずれか一方と、前記第２データバスラインに接続された一対の画素電極のうちのいずれか一方との２つの画素電極が、前記第１データバスラインと前記第２データバスラインとに挟まれるようにして前記第１方向に沿って並んで配置される請求項１から１１のいずれかに記載の液晶表示装置。
13. 　前記ＴＦＴ基板は、前記第１データバスラインと前記第２データバスラインとに挟まれた前記２つの画素電極の間隙部において前記第２方向に沿って延びるように形成された遮光部材をさらに有する請求項１２に記載の液晶表示装置。
14. 　前記遮光部材は、前記第１データバスラインと前記第２データバスラインと同じ材料、または、前記第１ゲートバスラインと前記第２ゲートバスラインと同じ材料から形成されている請求項１３に記載の液晶表示装置。
15. 　前記第１データバスラインに接続されるデータドライバと、前記第１ゲートバスラインと第２ゲートバスラインとに接続されるゲートドライバとをさらに備え、
    　前記データドライバと前記ゲートドライバとは、表示領域の外側周辺において、近接して、または、一体的に形成されている請求項１から１４のいずれかに記載の液晶表示装置。

Images