WO2013084280A1 - 通信システム - Google Patents

通信システム Download PDF

Info

Publication number
WO2013084280A1
WO2013084280A1 PCT/JP2011/078093 JP2011078093W WO2013084280A1 WO 2013084280 A1 WO2013084280 A1 WO 2013084280A1 JP 2011078093 W JP2011078093 W JP 2011078093W WO 2013084280 A1 WO2013084280 A1 WO 2013084280A1
Authority
WO
WIPO (PCT)
Prior art keywords
communication
cycle
bus
fixed
message
Prior art date
Application number
PCT/JP2011/078093
Other languages
English (en)
French (fr)
Inventor
智久 山口
信夫 菊地
藤島　光城
真充 服部
民樹 小林
橋本　茂
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2011/078093 priority Critical patent/WO2013084280A1/ja
Publication of WO2013084280A1 publication Critical patent/WO2013084280A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40169—Flexible bus arrangements
    • H04L12/40176—Flexible bus arrangements involving redundancy
    • H04L12/40189—Flexible bus arrangements involving redundancy by using a plurality of bus systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40143—Bus networks involving priority mechanisms
    • H04L12/40156—Bus networks involving priority mechanisms by using dedicated slots associated with a priority level

Definitions

  • the present invention relates to a communication system including a plurality of data processing devices.
  • each data processing device is an isochronous communication.
  • PLC Programmable logic controller
  • MC Motion Controller
  • NC Genetic Control
  • robot controller each data processing device is an isochronous communication.
  • bus IEEE 1394 or the like
  • phase regular communication phase
  • asynchronous communication phase asynchronous communication phase
  • the transmission timing of the cyclic trigger packet is determined by the time based on the planned total data amount, or the timing of the next asynchronous communication phase in which the transmission data in the asynchronous communication phase is interrupted. If the periodic data and the asynchronous data are mixed together, the interval at which the cyclic trigger packet is transmitted is not constant due to the nature of the asynchronous data, and there is a problem that the punctuality cannot be guaranteed.
  • the present invention has been made in view of the above, and an object of the present invention is to obtain a communication system in which the number of data processing devices capable of performing periodic communication is expanded.
  • the present invention connects a plurality of data processing devices, a first bus to which a part or all of the data processing devices are connected, and all the data processing devices.
  • the data processing device connected to the first bus is connected to the first bus by performing periodic communication in the first cycle via the first bus.
  • the data communicated on the first bus held by the storage area included in each of the data processing devices is updated to the same content every first cycle, and the data processing devices connected to the second bus communicate with each other via the second bus.
  • the data communicated on the second bus held in the storage area provided in each of the data processing devices connected to the second bus is updated to the same content every second cycle, and the second bus
  • the fixed-cycle communication is transmitted with priority over the non-fixed-cycle communication between the data processing devices connected to the second bus, and an upper limit is set for the data amount of the fixed-cycle communication during the second cycle in the second bus. It is characterized by.
  • the communication system according to the present invention is advantageous in that the number of data processing devices capable of performing periodic communication can be extended to controllers that are not compatible with the periodic communication bus.
  • FIG. 1 is a diagram showing a time chart showing the transmission timing of each communication node in a conventional cyclic communication cycle.
  • FIG. 2 is a diagram of a configuration example of the communication system according to the first embodiment of the present invention.
  • FIG. 3 is a diagram illustrating a configuration of an internal block of the controller according to the first embodiment of the present invention.
  • FIG. 4A is a diagram illustrating an example of the timing of data flowing on the bus when message periodic communication and message communication are mixed on the message communication bus in the first embodiment.
  • FIG. 4-2 is a diagram illustrating another timing example of data flowing on the bus when the message fixed period communication and the message communication are mixed on the message communication bus in the first embodiment.
  • FIG. 5 is a diagram illustrating an example of the data transmission timing of the fixed-cycle communication and the message fixed-cycle communication in the second embodiment.
  • FIG. 6 is a diagram illustrating an example of the data transmission timing of the fixed-cycle communication and the message fixed-cycle communication in the second embodiment.
  • FIG. 7 is a diagram illustrating an example of the data transmission timing of the fixed-cycle communication and the message fixed-cycle communication in the second embodiment.
  • FIG. 8 is a diagram illustrating an example of the data transmission timing of the fixed-cycle communication and the message fixed-cycle communication in the second embodiment.
  • FIG. 9 is a diagram showing a schematic configuration of a communication system by paying attention to the state of a fixed-cycle communication memory (shared memory) via a fixed-cycle communication bus.
  • FIG. 10 is a diagram showing a schematic configuration of a communication system by paying attention to the state of a fixed-cycle communication memory (shared memory) via a message communication bus.
  • FIG. 1 shows a time chart showing the transmission timing of each communication node in the cyclic communication cycle.
  • N1 to N6 are controllers (data processing devices) connected to one bus, N1 does not transmit data, and N2 to N6 perform data transmission.
  • a cyclic communication cycle is initially constituted by two isochronous cycles. That is, the cyclic communication cycle configured by the first and second cycles (actually included up to the third cycle) shows a case where the operation is performed without any problem.
  • the asynchronous data is transmitted in the third and fourth cycles, so the timing of the periodic data transmitted by N3, N4, and N5 is delayed, and the cyclic data is cyclic.
  • the communication cycle has been extended from the original two to three isochronous cycles.
  • the cyclic communication cycle started from the sixth cycle since asynchronous data is transmitted at the end of the sixth cycle, the start of the isochronous cycle itself is delayed, and accordingly, the next cyclic communication cycle is finally started.
  • the time has increased by t. In this way, when there is asynchronous data transmission, even if the timing for sending the cyclic communication cycle is devised, the period cannot be made constant due to the nature of asynchronous data.
  • FIG. 2 shows a configuration example of the communication system 100 according to the first embodiment of the present invention.
  • the communication system 100 includes a controller 1 to 8 as a plurality of controllers (data processing devices) and a fixed-cycle communication bus 10 and a message communication bus which are two buses connecting them.
  • 20 is a multi-controller system including an inter-controller synchronization signal line 30 for synchronizing the controllers 1-8.
  • the controllers 1 to 8, each of which is a data processing device, are, for example, a programmable logic controller (PLC), a motion controller (MC), an NC (Numerical Control) device, a robot controller, and the like.
  • PLC programmable logic controller
  • MC motion controller
  • NC Numerical Control
  • the fixed-cycle communication bus 10 is dedicated to fixed-cycle communication and is connected to the controllers 1 to 4 that are controllers compatible with the fixed-cycle communication bus, but the controllers 5 to 8 that are controllers not compatible with the fixed-cycle communication bus are connected. Absent. In order to guarantee punctuality, the communication cycle is time-divided, and a time slot that can be used by each of the controllers 1 to 4 is assigned for transmission / reception.
  • the fixed-cycle communication executed by the fixed-cycle communication bus is used to realize a fixed-cycle communication memory (shared memory) between the fixed-cycle communication bus-compatible controllers 1 to 4.
  • the fixed-cycle communication memory is a storage area secured in, for example, a DRAM provided in each of the controllers 1 to 4 as will be described later.
  • the contents of the fixed-cycle communication memory included in each of the controllers 1 to 4 are updated to a fixed period by fixed-cycle communication so that the contents are the same.
  • the message communication bus 20 is a bus for performing message communication (asynchronous communication), and all of the controllers 1 to 8 are connected, and each controller 1 to 8 can flow data of an arbitrary data size at an arbitrary timing. .
  • Message communication is non-periodic communication that is not fixed-period communication.
  • message fixed-cycle communication is also performed on the same message communication bus 20.
  • the priority control of the data flowing on the message communication bus 20 is made multicast> unicast, that is, priority is given to multicast data transmission over unicast data transmission.
  • a specific method of priority control is not particularly limited as long as it is a method capable of giving priority to multicast data transmission over unicast data transmission.
  • the data size that can be transmitted by one controller within the communication cycle is limited to the data size calculated from the bandwidth allocated for message fixed-cycle communication within the bandwidth of the message communication bus 20, and the restricted data size is multicast. By sending in.
  • FIG. 3 is a diagram showing the configuration of the internal blocks of the controllers 1 to 4 that are the fixed-cycle communication bus-compatible controllers according to the present embodiment, and shows the configuration of the internal blocks of the controller 1 as an example.
  • the controller 1 includes a CPU 3, a DRAM 4, a fixed-cycle communication bus I / F 50, and a message communication bus I / F 60 connected to the internal bus 2.
  • the fixed-cycle communication bus I / F 50 includes a fixed-cycle communication bus transmission memory 51 and a fixed-cycle communication bus reception memory 52
  • the message communication bus I / F 60 includes a message communication bus transmission memory 61 and a message communication bus.
  • Receiving memory 62 receives of the controllers 2 to 4 are the same.
  • controllers 5 to 8 which are controllers not corresponding to the fixed-cycle communication bus are the configurations excluding the fixed-cycle communication bus I / F 50 from FIG.
  • the controller 1 will be described as an example, but the same applies to the controllers 2 to 4.
  • the controller 1 refers to the data sent from the other controllers 2 to 4, performs calculation by the CPU 3, and transmits the result to the other controllers 2 to 4 to perform processing in cooperation between the controllers. be able to. Data exchange between controllers is performed using fixed-cycle communication and message fixed-cycle communication for fixed-cycle data, and message communication for asynchronous data.
  • the DRAM 4 stores the calculation result of the CPU 3 and data sent from another controller. That is, a fixed-cycle communication memory (shared memory) area between the fixed-cycle communication bus-compatible controllers 1 to 4 is secured in the DRAM 4. Specifically, as shown in FIG. 9, the area for each of the controllers 1 to 4 is divided into, for example, four in the fixed-cycle communication memory of the DRAM 4 of each of the controllers 1 to 4, and D1 ( Controller 1 area), D2 (Controller 2 area), D3 (Controller 3 area), and D4 (Controller 4 area) are secured from each controller 1 to 4 via the fixed-cycle communication bus 10. The data transmitted in the cycle (first cycle) is held.
  • FIG. 9 the area for each of the controllers 1 to 4 is divided into, for example, four in the fixed-cycle communication memory of the DRAM 4 of each of the controllers 1 to 4, and D1 ( Controller 1 area), D2 (Controller 2 area), D3 (Controller 3 area), and D4 (Controller 4 area) are secured from each controller 1 to 4 via
  • FIG. 9 is a diagram showing a schematic configuration of the communication system 100 by paying attention to the state of the fixed-cycle communication memory (shared memory) via the fixed-cycle communication bus 10.
  • the fixed-cycle communication memories (D1 to D4) provided in the respective DRAMs 4 of the respective controllers 1 to 4 are updated at a fixed cycle so as to have the same contents by the fixed-cycle communication. Therefore, the size of the fixed-cycle communication memory included in each of the controllers 1 to 4 is limited by the bus bandwidth that can be used for fixed-cycle communication.
  • the fixed-cycle communication bus I / F 50 is an I / F that connects the fixed-cycle communication bus 10 and the controller 1 and performs a fixed-cycle communication process.
  • the fixed-cycle communication bus transmission memory 51 is a buffer memory used when transmitting the calculation result of the CPU 3 stored in the DRAM 4 to another controller through the fixed-cycle communication bus 10.
  • the fixed-cycle communication bus reception memory 52 is a buffer memory used when receiving data sent from another controller through the fixed-cycle communication bus 10.
  • the message communication bus I / F 60 is an I / F that connects the message communication bus 20 and the controller 1, and performs message periodic communication and message communication processing.
  • the message communication bus transmission memory 61 is a buffer memory used when transmitting the calculation result of the CPU 3 stored in the DRAM 4 to another controller through the message communication bus 20.
  • the message communication bus reception memory 62 is a buffer memory used when receiving data sent from another controller through the message communication bus 20.
  • message periodic communication using the message communication bus I / F 60 in the present embodiment will be described.
  • message periodic communication the following 1. To 4. Is executed.
  • the CPU 3 copies data to be communicated with the message at regular intervals from the DRAM 4 to the message communication bus transmission memory 61, and transmits this data to the controllers (for example, the controllers 1 to 8 in FIG. 2) by multicast.
  • the message communication bus I / F 60 is notified.
  • the size of the data transmitted by the message fixed period communication is set to be equal to or smaller than the size that one controller can communicate within the communication period in the band of the message communication bus 20 allocated to the message fixed period communication. . This size is obtained by the following calculation formula.
  • the bandwidth of the message communication bus 20 is 1 Gbps (bit / second), of which 500 Mbps is a bandwidth allocated for message periodic communication, and the remaining 500 Mbps is allocated for message communication.
  • the communication cycle is 1 ms (second), for example, 500 Mbps ⁇ 1 ms is the upper limit value of the data amount of message fixed-cycle communication during one communication cycle in the message communication bus 20. Therefore, a value obtained by dividing 500 Mbps ⁇ 1 ms by the number of controllers that perform message periodic communication is the upper limit value of the size at which one controller can communicate within the communication period.
  • the value of (the size that one controller can communicate within the communication cycle) according to the above calculation formula is calculated by equalizing the size that each controller can transmit, but the total size of the data transmitted by each controller is ( It suffices to avoid exceeding (bandwidth allocated to message fixed-cycle communication) ⁇ (communication cycle), and it is possible to increase the size that can be transmitted by a certain controller and decrease the size that can be transmitted by another controller.
  • the message communication bus I / F 60 uses the multicast destination as the controller for performing the message fixed-cycle communication for each communication cycle synchronized with the synchronization signal of the inter-controller synchronization signal line 30, and transmits the data in the message communication bus transmission memory 61 to the message communication. Transmit to the bus 20. That is, data transmission in the message periodic communication is multicast transmission.
  • the message communication bus 20 controls priority control of multicast and unicast by multicast> unicast, that is, priority is given to multicast over unicast. Therefore, for example, since general message communication between the controller and the controller is unicast, the message communication bus 20 gives the message fixed-cycle communication data sent as multicast to the controller that performs the message fixed-cycle communication with the highest priority. To send.
  • FIG. 10 is a diagram showing a schematic configuration of the communication system 100 while paying attention to the state of the fixed-cycle communication memory (shared memory) via the message communication bus 20. Specifically, as shown in FIG.
  • the fixed-cycle message communication enables the fixed-cycle communication to be performed by the controllers 5 to 8 in FIG. 2 which are controllers not compatible with the fixed-cycle communication bus.
  • FIGS. 4A and 4B show examples of the timing of data flowing on the message communication bus 20 when message periodic communication and message communication are mixed on the message communication bus 20.
  • FIG. 4A and 4B show examples of the timing of data flowing on the message communication bus 20 when message periodic communication and message communication are mixed on the message communication bus 20.
  • cycle 1 in FIG. 4A shows the case of message fixed cycle communication only.
  • FIG. 4A shows a case where the controllers 1 to 4 transmit data simultaneously at the start of the communication cycle. Since the order of data flowing on the message communication bus 20 has the same priority during the message fixed period communication, it is possible to determine the order in random order, ID order, or the like. Here, in order to simplify the explanation, it is assumed that the transmission data of the message fixed-cycle communication is flowed on the message communication bus 20 in the order of the controller 1, the controller 2, the controller 3, and the controller 4.
  • cycle 2 in FIG. 4A shows a case where a request for message fixed cycle communication and message communication are issued within the same cycle.
  • Controllers 1 to 4 request message periodic communication, and controllers 5 and 6 request message communication.
  • the priority of transmission on the message communication bus 20 is controlled so that multicast is higher than unicast, and the message periodic communication is multicast and the message communication is unicast. Sent to. Then, message communication is transmitted after all message periodic communication is completed. In addition, since the transmission data of the message communication of the controller 6 is not completed in the period 2, the remaining transmission is shifted to the period 3.
  • the transmission of the remaining transmission data of the message communication of the controller 6 is shifted after all the message fixed-cycle communication is completed in the cycle 3 as well. Transmission of message communication data of the controller 5 in the cycle 3 is further thereafter.
  • Fig. 4-2 shows an example when there is a gap between the fixed-cycle message communications.
  • the message communication is performed during the time when the message fixed period communication is not performed.
  • the message communication data of the controller 5 is partially transmitted after transmission of the transmission data of the message fixed cycle communication of the controller 3 and before transmission of the transmission data of the message fixed cycle communication of the controller 4. Is transmitted after the transmission data of the message fixed period communication of the controller 4 is transmitted.
  • the message communication data is divided and transmitted using the gap between the message fixed cycle communications.
  • controllers 1 to 4 and the controllers 5 and 6 in FIGS. 4A and 4B are described as different controllers. However, the controllers 1 to 4 and the controllers 5 and 6 are duplicated. It doesn't matter. That is, for example, the controller 5 is the controller 1 and the controller 6 is the controller 2, and data transmission is executed at the same timing as described above even when message communication data is transmitted in addition to message periodic communication data. .
  • priority control on the message communication bus 20 is performed with priority given to multicast data transmission over unicast data transmission, and then message periodic communication is multicast and message communication. Is transmitted by unicast.
  • the data size that can be transmitted by one controller within a certain period is limited to, for example, the upper limit data size calculated from the band allocated to the message fixed period communication in the band of the message communication bus 20, Send data less than the size by multicast.
  • the number of data processing devices capable of fixed-cycle communication can be extended to controllers that do not support fixed-cycle communication buses.
  • the size of the fixed-cycle communication memory in the fixed-cycle communication bus compatible controller can be increased.
  • Embodiment 2 The system configuration and the operation of each bus in the second embodiment of the present invention are the same as those in the first embodiment. That is, the configuration example of the communication system according to the present embodiment is the same as that of the communication system 100 of FIG. In addition, the basic operation of the message fixed-cycle communication according to the present embodiment is the same as the basic operation of the message fixed-cycle communication described in the first embodiment. To 4. It is the same.
  • FIG. 5 shows data transmission timings of the fixed-cycle communication on the fixed-cycle communication bus 10 and the message fixed-cycle communication on the message communication bus 20 in the fixed-cycle communication bus compatible controller (controllers 1 to 4 in FIG. 2). .
  • FIG. 5 shows a case where the communication cycle (first cycle) of fixed cycle communication on the fixed cycle communication bus 10 and the communication cycle (second cycle) of message fixed cycle communication on the message communication bus 20 are the same.
  • the inter-controller synchronization signal line 30 is connected between the controllers 1 to 4 as shown in FIG. 2, and the timing of the communication cycle between the controllers 1 to 4 is synchronized by the synchronization signal that flows on the controller. Further, as shown in FIG. 5, each controller 1 to 4 performs fixed-cycle communication and message fixed-cycle communication for each communication cycle, so that data by fixed-cycle communication and data by message fixed-cycle communication are transmitted during the same communication cycle. Can be transmitted. As a result, each of the controllers 1 to 4 corresponding to the fixed-cycle communication bus can increase the data size that can be transmitted for each communication cycle compared to the case where fixed-cycle communication is performed only on the fixed-cycle communication bus 10. Thus, the size of the fixed-cycle communication memory (shared memory) can be increased.
  • fixed-cycle communication memory shared when fixed-cycle communication is performed only on the fixed-cycle communication bus 10.
  • the size of the memory is 100 kbytes
  • the reason why the increase of 100 kbytes does not occur is that the entire bandwidth of the message communication bus 20 is not used for the message periodic communication, and the portion of the message communication bus 20 excluding the bandwidth used for asynchronous message communication is the message. This is because the fixed-cycle communication can be used.
  • the message fixed cycle communication on the message communication bus 20 is performed between the controllers 1 to 4, but the message fixed cycle communication is performed between the controllers 1 to 8 as shown in FIG.
  • the number of controllers that perform message periodic communication may be increased. Also in this case, the communication cycle of the fixed-cycle communication and the communication cycle of the message fixed-cycle communication are the same. Assuming that the bandwidths of the fixed-cycle communication bus 10 and the message communication bus 20 are the same, and assuming that the bandwidth used for message fixed-cycle communication among the bandwidth of the message communication bus 20 is the same as in the case of FIG. The number of controllers that perform message periodic communication has doubled.
  • the fixed-cycle communication memory when performing fixed-cycle communication only on the fixed-cycle communication bus 10 is 100 kbytes as in the case of FIG. 5, the fixed-cycle communication memory increases. The amount of (shared memory) remains at 25 kbytes.
  • the communication cycle (second cycle) of the message fixed cycle communication on the message communication bus 20 is an integral multiple of the communication cycle (first cycle) of the fixed cycle communication on the fixed cycle communication bus 10, for example, as shown in FIG.
  • the message fixed period communication on the message communication bus 20 may be performed between the controllers 1 to 4.
  • the communication cycle (second cycle) of message fixed cycle communication on the message communication bus 20 is an integer fraction of the communication cycle (first cycle) of fixed cycle communication on the fixed cycle communication bus 10, for example, FIG.
  • the message fixed period communication on the message communication bus 20 may be performed between the controllers 1 to 4 by 1/2.
  • the number of controllers that perform message periodic communication may be increased so that message periodic communication is performed between controllers 1-8.
  • This also increases the amount of fixed-cycle communication memory (shared memory) by executing message fixed-cycle communication on the message communication bus 20 in addition to fixed-cycle communication on the fixed-cycle communication bus 10. Needless to say, this can be done.
  • the bandwidth of the message communication bus 20 is increased when the fixed-cycle communication bus 10 and the message communication bus 20 are speeded up, particularly when the message communication bus 20 is speeded up. It is the communication system which can utilize effectively. That is, by performing message fixed-cycle communication on the message communication bus 20, the data size that can be transmitted and received by message fixed-cycle communication is added to the fixed-cycle communication memory (shared memory) capacity that can be originally used by the controller corresponding to the fixed-cycle communication bus. It becomes possible to add.
  • fixed-cycle communication is performed per base (substrate having a bus) by performing fixed-cycle communication on the message communication bus 20 that can be used in common between the fixed-cycle communication bus compatible controller and the non-fixed-cycle communication bus compatible controller. It is possible to increase the number of controllers that can be used.
  • the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the invention in the implementation stage.
  • the above embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent requirements. For example, even if some constituent requirements are deleted from all the constituent requirements shown in the embodiment, the problem described in the column of the problem to be solved by the invention can be solved, and is described in the column of the effect of the invention. When an effect is obtained, a configuration from which this configuration requirement is deleted can be extracted as an invention.
  • the constituent elements over different embodiments may be appropriately combined.
  • the communication system according to the present invention is useful as a communication system in which a plurality of data processing devices such as a programmable logic controller are connected, and is particularly suitable for a multi-controller system.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Abstract

　複数のデータ処理装置と、前記データ処理装置の一部または全てが接続する第１バスと、全ての前記データ処理装置が接続する第２バスと、を備えた通信システムであって、第１バスに接続した前記データ処理装置同士が第１バスを介して第１周期で定周期通信することにより、第１バスに接続した前記データ処理装置それぞれが備える記憶領域が保持する第１バスで通信したデータは第１周期毎に同一内容に更新され、第２バスに接続した前記データ処理装置同士が第２バスを介して第２周期で定周期通信することにより、第２バスに接続した前記データ処理装置それぞれが備える記憶領域が保持する第２バスで通信したデータは第２周期毎に同一内容に更新され、第２バスを介した定周期通信は第２バスに接続した前記データ処理装置同士の非定周期通信より優先して送信され、第２バスにおける第２周期の間の定周期通信のデータ量に上限値を設ける。

Description

通信システム
　本発明は、複数のデータ処理装置を備えた通信システムに関する。
　プログラマブルロジックコントローラ（ＰＬＣ:Programmable Logic Controller）、モーションコントローラ（ＭＣ:Motion Controller）、ＮＣ（Numerical Control）機器、ロボットコントローラ等のデータ処理装置を複数備えた通信システムにおいては、各データ処理装置がアイソクロナス通信フェーズ（定時通信フェーズ）とアシンクロナス通信フェーズ（非同期通信フェーズ）を有するバス（ＩＥＥＥ１３９４など）で接続されている場合がある（例えば特許文献１参照）。
　従来このような通信システムにおいては、これらのバスを利用して、アイソクロナス通信フェーズに送信されるサイクリックトリガパケットに応答して、アシンクロナス通信フェーズにデータを送信することによって、一定時間（サイクリックトリガパケットが送信される間隔）内でデータ送信の到達を保証していた。
特開２００３－８５７９号公報
　しかしながら、上記従来の技術においては、同一バス上で定周期データ（従来技術のアシンクロナス通信フェーズで送信するデータ）と非同期データ（任意のタイミングで任意のサイズ送信されるデータ）を混在させることは想定されていなかった。即ち、サイクリックトリガパケットの送信タイミングは、予定されるデータ総量に基づいた時間により定められる、あるいは、アシンクロナス通信フェーズにおける送信データが途切れた次のアシンクロナス通信フェーズのタイミングとなるため、もし同一バス上で定周期データと非同期データを混在させようとすると、非同期データの性質からサイクリックトリガパケットが送信される間隔は一定ではなくなり、定時性を保証できなくなるという問題があった。
　本発明は、上記に鑑みてなされたものであって、定周期交信が可能なデータ処理装置の数を拡大した通信システムを得ることを目的とする。
　上述した課題を解決し、目的を達成するために、本発明は、複数のデータ処理装置と、前記データ処理装置の一部または全てが接続する第１バスと、全ての前記データ処理装置が接続する第２バスと、を備えた通信システムであって、第１バスに接続した前記データ処理装置同士が第１バスを介して第１周期で定周期通信することにより、第１バスに接続した前記データ処理装置それぞれが備える記憶領域が保持する第１バスで通信したデータは第１周期毎に同一内容に更新され、第２バスに接続した前記データ処理装置同士が第２バスを介して第２周期で定周期通信することにより、第２バスに接続した前記データ処理装置それぞれが備える記憶領域が保持する第２バスで通信したデータは第２周期毎に同一内容に更新され、第２バスを介した定周期通信は第２バスに接続した前記データ処理装置同士の非定周期通信より優先して送信され、第２バスにおける第２周期の間の定周期通信のデータ量に上限値を設けることを特徴とする。
　本発明にかかる通信システムは、定周期交信が可能なデータ処理装置の数を定周期通信バスに非対応なコントローラにまで拡張することができるという効果を奏する。
図１は、従来のサイクリック通信サイクル内における各通信ノードの送信タイミングを示すタイムチャートを示す図である。 図２は、本発明の実施の形態１にかかる通信システムの構成例を示す図である。 図３は、本発明の実施の形態１にかかるコントローラの内部ブロックの構成を示す図である。 図４－１は、実施の形態１においてメッセージ定周期通信とメッセージ通信がメッセージ通信バス上で混在した場合に、バス上を流れるデータのタイミング例を示した図である。 図４－２は、実施の形態１においてメッセージ定周期通信とメッセージ通信がメッセージ通信バス上で混在した場合に、バス上を流れるデータの別のタイミング例を示した図である。 図５は、実施の形態２における定周期通信とメッセージ定周期通信のデータ送信のタイミングの一例を示す図である。 図６は、実施の形態２における定周期通信とメッセージ定周期通信のデータ送信のタイミングの一例を示す図である。 図７は、実施の形態２における定周期通信とメッセージ定周期通信のデータ送信のタイミングの一例を示す図である。 図８は、実施の形態２における定周期通信とメッセージ定周期通信のデータ送信のタイミングの一例を示す図である。 図９は、定周期通信バスを介した定周期交信メモリ（共有メモリ）の様子に着目して通信システムの概略構成を示した図である。 図１０は、メッセージ通信バスを介した定周期交信メモリ（共有メモリ）の様子に着目して通信システムの概略構成を示した図である。
　以下に、本発明にかかる通信システムの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態１．       
　本実施の形態を説明する前に、アイソクロナス通信フェーズ（定時通信フェーズ）とアシンクロナス通信フェーズ（非同期通信フェーズ）を有するメッセージ通信バスにおける従来の送信タイミング例を説明する。図１にサイクリック通信サイクル内における各通信ノードの送信タイミングを示すタイムチャートを示す。Ｎ１～Ｎ６は一つのバスに接続されたコントローラ（データ処理装置）であり、Ｎ１はデータ送信は行わず、Ｎ２～Ｎ６がデータ送信を行う例を示している。図１において、最初は２つのアイソクロナスサイクルによってサイクリック通信サイクルが構成されている。即ち、第１、第２サイクルで構成される（実際には第３サイクルまで含まれるが）サイクリック通信サイクルは、問題なく動作する場合を示している。
　次に、第３サイクルから開始されるサイクリック通信サイクルでは、第３と第４サイクルに非同期データが送信されたため、Ｎ３、Ｎ４、Ｎ５が送信する定周期データのタイミングが遅れてしまい、サイクリック通信サイクルが本来の２つから３つのアイソクロナスサイクルの時間に伸びてしまっている。さらに、第６サイクルから開始されるサイクリック通信サイクルでは、第６サイクルの最後に非同期データが送信されたため、アイソクロナスサイクル自体の開始が遅れ、それにともなって最終的に次のサイクリック通信サイクルの開始時間がｔだけ伸びてしまっている。このように非同期データ送信がある場合にはサイクリック通信サイクルを送るタイミングを工夫しても非同期データの性質上、一定周期にすることはできない。
　図２に、本発明の実施の形態１にかかる通信システム１００の構成例を示す。本実施の形態にかかる通信システム１００は、図２に示すように複数のコントローラ（データ処理装置）であるコントローラ１～８とそれらを繋ぐ２本のバスである定周期通信バス１０およびメッセージ通信バス２０、各コントローラ１～８の同期をとるためのコントローラ間同期信号線３０を備えたマルチコントローラシステムである。各々がデータ処理装置であるコントローラ１～８は、例えば、プログラマブルロジックコントローラ（ＰＬＣ:Programmable Logic Controller）、モーションコントローラ（ＭＣ:Motion Controller）、ＮＣ（Numerical Control）機器、ロボットコントローラ等である。
　定周期通信バス１０は定周期通信専用のバスで、定周期通信バス対応コントローラであるコントローラ１～４が接続されているが、定周期通信バス非対応コントローラであるコントローラ５～８は接続されていない。定時性を保証するために交信周期を時分割し、各コントローラ１～４で使用できるタイムスロットを割り当てて送受信を行う。定周期通信バスで実行される定周期通信は、定周期通信バス対応コントローラ１～４間の定周期交信メモリ（共有メモリ）を実現するために使用する。定周期交信メモリは、物理的には後述するように各コントローラ１～４それぞれが備える例えばＤＲＡＭ内に確保される記憶領域である。各コントローラ１～４が備える定周期交信メモリの内容は同一の内容となるように定周期通信により定周期に更新される。
　一方メッセージ通信バス２０はメッセージ通信（非同期通信）を行うバスで、コントローラ１～８の全てが接続されており、各コントローラ１～８は任意のタイミングで任意のデータサイズのデータを流すことができる。メッセージ通信は、定周期通信でない非定周期通信である。
　本実施の形態においては、メッセージ通信バス２０上で非同期通信を行うメッセージ通信に加え、同じメッセージ通信バス２０上でメッセージ定周期通信も行う。
　これを実現するために本実施の形態においては、メッセージ通信バス２０上に流すデータの優先度制御をマルチキャスト＞ユニキャスト、即ちユニキャストのデータ送信に対してマルチキャストのデータ送信を優先させる。なお優先度制御の具体的な方法はユニキャストのデータ送信に対してマルチキャストのデータ送信を優先させることができる手法であれば特に限定しない。さらに、１台のコントローラが交信周期内で送信可能なデータサイズをメッセージ通信バス２０の帯域のうちメッセージ定周期通信に割り当てられた帯域から計算されるデータサイズに制限し、制限したデータサイズをマルチキャストで送信することによって行う。
　図３は、本実施の形態にかかる定周期通信バス対応コントローラであるコントローラ１～４の内部ブロックの構成を示す図であって、例としてコントローラ１の内部ブロックの構成を示す。コントローラ１は、内部バス２にそれぞれ接続されたＣＰＵ３、ＤＲＡＭ４、定周期通信バスＩ／Ｆ５０、およびメッセージ通信バスＩ／Ｆ６０を備える。さらに、定周期通信バスＩ／Ｆ５０は、定周期通信バス用送信メモリ５１および定周期通信バス用受信メモリ５２を備え、メッセージ通信バスＩ／Ｆ６０は、メッセージ通信バス用送信メモリ６１およびメッセージ通信バス用受信メモリ６２を備える。コントローラ２～４の構成も同様である。また、定周期通信バス非対応コントローラであるコントローラ５～８の構成は、図３から定周期通信バスＩ／Ｆ５０を除いた構成となる。以下では、コントローラ１を例に説明するがコントローラ２～４も同様である。
　コントローラ１では他のコントローラ２～４から送られてきたデータ等を参照し、ＣＰＵ３で演算を行い、その結果を他のコントローラ２～４に送信することにより各コントローラ間で連携して処理を行うことができる。コントローラ間のデータのやり取りは、定周期のデータは定周期通信およびメッセージ定周期通信、非同期のデータはメッセージ通信を使用して行われる。
　ＤＲＡＭ４はＣＰＵ３の演算結果および他のコントローラから送られてくるデータを格納する。即ち、ＤＲＡＭ４内には定周期通信バス対応コントローラ１～４間の定周期交信メモリ（共有メモリ）の領域が確保されている。具体的には、図９に示すように、コントローラ１～４のそれぞれのＤＲＡＭ４の定周期交信メモリ内には各コントローラ１～４用の領域が例えば４分割されて図９に示すようにＤ１（コントローラ１用領域）、Ｄ２（コントローラ２用領域）、Ｄ３（コントローラ３用領域）、Ｄ４（コントローラ４用領域）と確保されており、各コントローラ１～４から定周期通信バス１０を介して定周期（第１周期）に送信されたデータを保持する。図９は定周期通信バス１０を介した定周期交信メモリ（共有メモリ）の様子に着目して通信システム１００の概略構成を示した図である。各コントローラ１～４それぞれが自己のＤＲＡＭ４内に備えている定周期交信メモリ（Ｄ１～Ｄ４）は、定周期通信により同一の内容となるように定周期に更新される。従って、各コントローラ１～４が備える定周期交信メモリのサイズは定周期通信に利用できるバスの帯域によって制限を受ける。
　定周期通信バスＩ／Ｆ５０は定周期通信バス１０とコントローラ１を繋ぐＩ／Ｆであり、定周期通信の処理を行う。定周期通信バス用送信メモリ５１はＤＲＡＭ４に格納されたＣＰＵ３の演算結果を他のコントローラに定周期通信バス１０を通して送信する際に使用されるバッファメモリである。定周期通信バス用受信メモリ５２は他のコントローラから定周期通信バス１０を通して送られてくるデータを受信する際に使用されるバッファメモリである。
　メッセージ通信バスＩ／Ｆ６０はメッセージ通信バス２０とコントローラ１を繋ぐＩ／Ｆであり、メッセージ定周期通信とメッセージ通信の処理を行う。メッセージ通信バス用送信メモリ６１はＤＲＡＭ４に格納されたＣＰＵ３の演算結果を他のコントローラにメッセージ通信バス２０を通して送信する際に使用されるバッファメモリである。メッセージ通信バス用受信メモリ６２は他のコントローラからメッセージ通信バス２０を通して送られてくるデータを受信する際に使用されるバッファメモリである。
　ここで、本実施の形態におけるメッセージ通信バスＩ／Ｆ６０を使用したメッセージ定周期通信の動作について説明する。メッセージ定周期通信では、以下の１．から４．が実行される。
　１．まず、ＣＰＵ３はメッセージ定周期通信したいデータをＤＲＡＭ４からメッセージ通信バス用送信メモリ６１にコピーし、このデータをメッセージ定周期通信を行うコントローラ（例えば、図２のコントローラ１～８）にマルチキャストで送信する旨をメッセージ通信バスＩ／Ｆ６０に通知する。この時メッセージ定周期通信で送信するデータのサイズは、メッセージ通信バス２０の帯域のうちメッセージ定周期通信に割り当てられた帯域の中で１台のコントローラが交信周期内で通信可能なサイズ以下とする。このサイズは以下の計算式で求められる。
　（１台のコントローラが交信周期内で通信可能なサイズ）
　＝（メッセージ定周期通信に割り当てられた帯域）×（交信周期）／（メッセージ定周期通信を行うコントローラの数）
　具体的には、例えば、メッセージ通信バス２０の帯域が１Ｇｂｐｓ（bit／second）であって、そのうち半分の５００Ｍｂｐｓがメッセージ定周期通信に割り当てられた帯域で、残りの５００Ｍｂｐｓがメッセージ通信に割り当てられた帯域であるとする。交信周期が例えば１ｍｓ（second）であれば、５００Ｍｂｐｓ×１ｍｓがメッセージ通信バス２０における１交信周期の間のメッセージ定周期通信のデータ量の上限値である。従って、５００Ｍｂｐｓ×１ｍｓをメッセージ定周期通信を行うコントローラの数で割った値が一台のコントローラが交信周期内で通信可能なサイズの上限値となる。
　上記計算式による（１台のコントローラが交信周期内で通信可能なサイズ）の値は各コントローラが送信できるサイズを均等にして計算しているが、各コントローラが送信するデータの合計のサイズが（メッセージ定周期通信に割り当てられた帯域）×（交信周期）を超えないようにすればよく、あるコントローラが送信できるサイズを大きくし、他のコントローラが送信できるサイズを小さくすることも可能である。
　２．次にメッセージ通信バスＩ／Ｆ６０はコントローラ間同期信号線３０の同期信号に同期した交信周期毎にマルチキャストの宛先をメッセージ定周期通信を行うコントローラとして、メッセージ通信バス用送信メモリ６１のデータをメッセージ通信バス２０に対し送信する。即ち、メッセージ定周期通信におけるデータ送信はマルチキャストの送信とする。
　３．ここでメッセージ通信バス２０はマルチキャストとユニキャストの優先度制御をマルチキャスト＞ユニキャスト、即ちユニキャストに対してマルチキャストを優先させて制御する。従って、例えばコントローラ－コントローラ間の一般のメッセージ通信はユニキャストであるので、メッセージ通信バス２０は、マルチキャストとして送られてきたメッセージ定周期通信のデータを最優先でメッセージ定周期通信を行うコントローラに対して送信する。
　４．メッセージ定周期通信を行うコントローラのメッセージ通信バスＩ／Ｆ６０は、メッセージ通信バス用受信メモリ６２に送られてきたメッセージ定周期通信のデータをＤＲＡＭ４内の定周期交信メモリ（共有メモリ）にコピー（更新）する。図１０はメッセージ通信バス２０を介した定周期交信メモリ（共有メモリ）の様子に着目して通信システム１００の概略構成を示した図である。具体的には、図１０に示すように、コントローラ１～８のそれぞれのＤＲＡＭ４の定周期交信メモリ内には各コントローラ１～４用の領域Ｄ１～Ｄ４に加えてＤ５（コントローラ５用領域）、Ｄ６（コントローラ６用領域）、Ｄ７（コントローラ７用領域）、Ｄ８（コントローラ８用領域）がさらに確保されており、各コントローラ１～８からメッセージ通信バス２０を介して定周期（第２周期）に送信されたデータを保持する。このように、メッセージ通信バス２０を用いても定周期交信メモリ（Ｄ１～Ｄ８）のメッセージ定周期通信の交信周期での更新が可能となる。従って、定周期交信が可能なコントローラを定周期通信バス非対応コントローラにまで拡大して定周期交信が可能なデータ処理装置の数を増やすことができる。さらに、定周期通信バス１０で接続されているコントローラ１～４については定周期交信メモリのサイズの拡大が可能となる。
　以上の１．から４．がメッセージ定周期通信の基本的な動作となる。メッセージ定周期通信により、定周期通信バス非対応コントローラである図２のコントローラ５～８でも定周期通信が行えるようになる。
　次にメッセージ通信バス２０上でメッセージ定周期通信とメッセージ通信が混在した場合について説明する。図４－１および図４－２にメッセージ通信バス２０上にメッセージ定周期通信とメッセージ通信が混在した場合のメッセージ通信バス２０上に流れるデータのタイミング例を示す。
　まず、図４－１の周期１はメッセージ定周期通信のみの場合を示している。図４－１は、交信周期の開始時にコントローラ１～４が同時にデータを送信する場合を示している。メッセージ通信バス２０上に流れるデータの順番は、メッセージ定周期通信の間では優先度は同じなので、ランダム、ＩＤ順などで順番を決定することが可能である。ここでは説明を簡単にするためコントローラ１、コントローラ２、コントローラ３、コントローラ４の順番でメッセージ定周期通信の送信データがメッセージ通信バス２０上に流されるとする。
　次に、図４－１の周期２はメッセージ定周期通信とメッセージ通信の要求が同一の周期内で出された場合を示している。コントローラ１～４がメッセージ定周期通信を要求し、コントローラ５および６がメッセージ通信を要求している。ここで、メッセージ通信バス２０上での送信の優先度はマルチキャストがユニキャストより高くなるように制御されおり、メッセージ定周期通信はマルチキャスト、メッセージ通信はユニキャストであるので、メッセージ定周期通信が先に送信される。そして、全てのメッセージ定周期通信が終わった後にメッセージ通信が送信される。またコントローラ６のメッセージ通信の送信データは周期２の中で送信が終了しなかったため、周期３に残りの送信がずれ込んでしまう。しかし、メッセージ定周期通信の方が送信の優先度が高いため、周期３においてもさらに全てのメッセージ定周期通信が終了したあとに、コントローラ６のメッセージ通信の残りの送信データの送信はずれ込む。周期３におけるコントローラ５のメッセージ通信のデータの送信はさらにその後になる。
　図４－２はメッセージ定周期通信の間に隙間がある場合の例を示している。図４－２に示すようにメッセージ定周期通信が行われていない時間にはメッセージ通信が行われることになる。例えば周期４では、コントローラ５のメッセージ通信のデータは、コントローラ３のメッセージ定周期通信の送信データの送信後であってコントローラ４のメッセージ定周期通信の送信データの送信前に一部送信され、残りは、コントローラ４のメッセージ定周期通信の送信データの送信後に送信される。周期５でも同様に、メッセージ定周期通信の間の隙間を利用してメッセージ通信のデータが分割して送信されている。
　なお、上記説明においては、図４－１と図４－２におけるコントローラ１～４とコントローラ５および６は別のコントローラであるとして説明したが、コントローラ１～４とコントローラ５および６は重複していても構わない。即ち、例えばコントローラ５はコントローラ１で、コントローラ６はコントローラ２であって、共にメッセージ定周期通信のデータの他にメッセージ通信のデータを送信するとしても上述と同様なタイミングでデータ送信が実行される。
　以上説明したように、本実施の形態においては、メッセージ通信バス２０上での優先度制御をマルチキャストのデータ送信をユニキャストのデータ送信に優先させた上で、メッセージ定周期通信をマルチキャスト、メッセージ通信をユニキャストで送信する。さらに、１台のコントローラが一定周期内で送信可能なデータサイズを、例えば、メッセージ通信バス２０の帯域のうちメッセージ定周期通信に割り当てられた帯域から計算される上限のデータサイズに制限し、このサイズ未満のデータをマルチキャストで送信する。これにより、メッセージ通信バス２０において所定の帯域を確保したメッセージ定周期通信をメッセージ通信と混在させながら確実に実現することが可能となる。従って、定周期交信が可能なデータ処理装置の数を定周期通信バス非対応コントローラにまで拡張することができる。同時に定周期通信バス対応コントローラにおける定周期交信メモリのサイズの拡大も可能となる。
実施の形態２．
　本発明の実施の形態２のシステム構成および各バスの動作は実施の形態１と同じである。即ち、本実施の形態にかかる通信システムの構成例は例えば図２の通信システム１００と同様である。また、本実施の形態におけるメッセージ定周期通信の基本的な動作も実施の形態１にて説明したメッセージ定周期通信の基本的な動作１．から４．と同様である。
　本実施の形態における定周期通信とメッセージ定周期通信との連携について以下に説明する。図５は、定周期通信バス対応コントローラ（図２のコントローラ１～４）における定周期通信バス１０上での定周期通信とメッセージ通信バス２０上でのメッセージ定周期通信のデータ送信のタイミングを示す。図５では定周期通信バス１０上での定周期通信の交信周期（第１周期）とメッセージ通信バス２０上でのメッセージ定周期通信の交信周期（第２周期）が同じ場合を示している。
　各コントローラ１～４の間には図２に示したようにコントローラ間同期信号線３０が接続されており、この上を流れる同期信号によってコントローラ１～４間の交信周期のタイミングは同期される。また、各コントローラ１～４は図５に示すように、交信周期毎に定周期通信およびメッセージ定周期通信を行うことにより、同じ交信周期の間で定周期通信によるデータとメッセージ定周期通信によるデータを送信することが可能なる。これにより定周期通信バス対応の各コントローラ１～４は、定周期通信バス１０上でのみ定周期通信を行っていた場合に比べて、交信周期毎に送信可能なデータサイズを増やすことができるようになり、定周期交信メモリ（共有メモリ）のサイズを増やすことが可能となる。
　例えば、図５のケースで定周期通信バス１０とメッセージ通信バス２０の帯域幅が同じと仮定して、定周期通信バス１０上でのみ定周期通信を行っていた場合の定周期交信メモリ（共有メモリ）のサイズが１００ｋバイトであった場合、メッセージ通信バス２０上でのメッセージ定周期通信を加えることにより例えば５０ｋバイトだけ定周期交信メモリ（共有メモリ）のサイズを増やすことが可能となる。１００ｋバイトの増加とならないのはメッセージ通信バス２０の帯域の全てをメッセージ定周期通信に利用するわけではなく、メッセージ通信バス２０の帯域から非同期のメッセージ通信に使用される帯域を除いた部分がメッセージ定周期通信が利用できる帯域だからである。
　図５では、メッセージ通信バス２０上でのメッセージ定周期通信は、コントローラ１～４間で行われるとしたが、図６に示すように、メッセージ定周期通信がコントローラ１～８間で行われるようにメッセージ定周期通信を行うコントローラの数を増やしてもよい。この場合も、定周期通信の交信周期とメッセージ定周期通信の交信周期は同じである。定周期通信バス１０とメッセージ通信バス２０の帯域幅が同じと仮定して、メッセージ通信バス２０の帯域のうちメッセージ定周期通信に利用する帯域が図５の場合と同じであると仮定すれば、メッセージ定周期通信を行うコントローラの数が倍になっている。従って、定周期通信バス１０上でのみ定周期通信を行っていた場合の定周期交信メモリ（共有メモリ）のサイズが図５の場合と同様に１００ｋバイトであった場合、増加する定周期交信メモリ（共有メモリ）の量は２５ｋバイトにとどまる。
　さらに、メッセージ通信バス２０上でのメッセージ定周期通信の交信周期（第２周期）を定周期通信バス１０上の定周期通信の交信周期（第１周期）の整数倍、例えば図７に示すように２倍として、メッセージ通信バス２０上でのメッセージ定周期通信をコントローラ１～４間で行われるようにしてもよい。また逆に、メッセージ通信バス２０上でのメッセージ定周期通信の交信周期（第２周期）を定周期通信バス１０上の定周期通信の交信周期（第１周期）の整数分の１、例えば図８に示すように１／２として、メッセージ通信バス２０上でのメッセージ定周期通信をコントローラ１～４間で行われるようにしてもよい。さらに、図７および図８のいずれのケースでも、メッセージ定周期通信がコントローラ１～８間で行われるようにメッセージ定周期通信を行うコントローラの数を増やしてもよい。このようにすることによっても、定周期通信バス１０上の定周期通信に加えてメッセージ通信バス２０上でのメッセージ定周期通信が実行されることにより定周期交信メモリ（共有メモリ）の量を増加させることができることはいうまでもない。
　以上説明した実施の形態１および２にかかる通信システムは、定周期通信バス１０およびメッセージ通信バス２０が高速化された場合、特にメッセージ通信バス２０が高速化された場合にメッセージ通信バス２０の帯域を有効に活用することができる通信システムである。即ち、メッセージ通信バス２０でメッセージ定周期通信を行うことにより、元々定周期通信バス対応コントローラが利用可能な定周期交信メモリ（共有メモリ）容量に、メッセージ定周期通信で送受信可能なデータサイズ分を追加することが可能となる。また、定周期通信バス対応コントローラと定周期通信バス非対応コントローラ間で共通に利用可能なメッセージ通信バス２０でメッセージ定周期通信を行うことにより、１ベース（バスを有する基板）当たりに定周期通信が可能なコントローラの数を増やすことが可能となる。
　さらに、本願発明は上記実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。更に、異なる実施の形態にわたる構成要素を適宜組み合わせてもよい。
　以上のように、本発明にかかる通信システムは、プログラマブルロジックコントローラ等のデータ処理装置を複数接続した通信システムとして有用であり、特に、マルチコントローラシステムに適している。
　２　内部バス
　３　ＣＰＵ
　４　ＤＲＡＭ
　１０　定周期通信バス
　２０　メッセージ通信バス
　３０　コントローラ間同期信号線
　５０　定周期通信バスＩ／Ｆ
　５１　定周期通信バス用送信メモリ
　５２　定周期通信バス用受信メモリ
　６０　メッセージ通信バスＩ／Ｆ
　６１　メッセージ通信バス用送信メモリ
　６２　メッセージ通信バス用受信メモリ
　１００　通信システム

Claims (5)

  1. 　複数のデータ処理装置と、
    　前記データ処理装置の一部または全てが接続する第１バスと、
    　全ての前記データ処理装置が接続する第２バスと、
    　を備えた通信システムであって、
    　第１バスに接続した前記データ処理装置同士が第１バスを介して第１周期で定周期通信することにより、第１バスに接続した前記データ処理装置それぞれが備える記憶領域が保持する第１バスで通信したデータは第１周期毎に同一内容に更新され、
    　第２バスに接続した前記データ処理装置同士が第２バスを介して第２周期で定周期通信することにより、第２バスに接続した前記データ処理装置それぞれが備える記憶領域が保持する第２バスで通信したデータは第２周期毎に同一内容に更新され、
    　第２バスを介した定周期通信は第２バスに接続した前記データ処理装置同士の非定周期通信より優先して送信され、第２バスにおける第２周期の間の定周期通信のデータ量に上限値を設ける
    　ことを特徴とする通信システム。
  2. 　第２バスを介して第２周期で定周期通信する前記データ処理装置は第１バスに接続している
    　ことを特徴とする請求項１に記載の通信システム。
  3. 　第１周期と第２周期は等しい
    　ことを特徴とする請求項１に記載の通信システム。
  4. 　前記上限値を第２バスを介して第２周期で定周期通信する前記データ処理装置の数で割った値を、第２バスを介して第２周期で定周期通信する前記データ処理装置各々の第２周期の間における定周期通信のデータ量の上限値とする
    　ことを特徴とする請求項１に記載の通信システム。
  5. 　第２周期は第１周期の整数倍、あるいは整数分の１である
    　ことを特徴とする請求項１に記載の通信システム。
PCT/JP2011/078093 2011-12-05 2011-12-05 通信システム WO2013084280A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/078093 WO2013084280A1 (ja) 2011-12-05 2011-12-05 通信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/078093 WO2013084280A1 (ja) 2011-12-05 2011-12-05 通信システム

Publications (1)

Publication Number Publication Date
WO2013084280A1 true WO2013084280A1 (ja) 2013-06-13

Family

ID=48573688

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/078093 WO2013084280A1 (ja) 2011-12-05 2011-12-05 通信システム

Country Status (1)

Country Link
WO (1) WO2013084280A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018129613A (ja) * 2017-02-07 2018-08-16 オムロン株式会社 制御装置および通信装置
JP2019054418A (ja) * 2017-09-15 2019-04-04 トヨタ自動車株式会社 車載装置、情報処理装置、情報処理方法、及びプログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124927A (ja) * 1998-10-15 2000-04-28 Harness Syst Tech Res Ltd 車載データ通信装置及び車載データ通信方法
JP2003500960A (ja) * 1999-05-20 2003-01-07 ハネウェル・インコーポレーテッド クリティカルなアビオニクス・データバスを介して周期データおよび非周期データを伝送する方法およびシステム
WO2008041271A1 (fr) * 2006-09-29 2008-04-10 Fujitsu Microelectronics Limited Système d'émission/reception, noeud et procédé de communication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124927A (ja) * 1998-10-15 2000-04-28 Harness Syst Tech Res Ltd 車載データ通信装置及び車載データ通信方法
JP2003500960A (ja) * 1999-05-20 2003-01-07 ハネウェル・インコーポレーテッド クリティカルなアビオニクス・データバスを介して周期データおよび非周期データを伝送する方法およびシステム
WO2008041271A1 (fr) * 2006-09-29 2008-04-10 Fujitsu Microelectronics Limited Système d'émission/reception, noeud et procédé de communication

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018129613A (ja) * 2017-02-07 2018-08-16 オムロン株式会社 制御装置および通信装置
CN110169017A (zh) * 2017-02-07 2019-08-23 欧姆龙株式会社 控制装置以及通信装置
EP3582445A4 (en) * 2017-02-07 2021-03-03 Omron Corporation CONTROL DEVICE AND COMMUNICATION DEVICE
US11036205B2 (en) 2017-02-07 2021-06-15 Omron Corporation Control device and communication device
CN110169017B (zh) * 2017-02-07 2021-06-25 欧姆龙株式会社 控制装置以及通信装置
JP2019054418A (ja) * 2017-09-15 2019-04-04 トヨタ自動車株式会社 車載装置、情報処理装置、情報処理方法、及びプログラム

Similar Documents

Publication Publication Date Title
JP5113158B2 (ja) 直列バス間でデータ転送するためのゲートウェイ
KR100981461B1 (ko) 통신 칩 및 메시지 관리자에 의한 통신 칩의 메시지 메모리의 데이터에 대한 액세스 제어 방법
US8670460B2 (en) Method and system for optimized transmission of data between a control device and a plurality of field devices
JP5231400B2 (ja) マルチプロセッサ・ゲートウェイ
KR102119418B1 (ko) 통신 시스템, 통신 장치 및 통신 방법
JP4571671B2 (ja) 通信モジュールのメッセージメモリのデータへアクセスする方法および装置
US10992599B2 (en) Communication method of ethernet network for vehicle
CN110235418B (zh) 通信***、通信装置以及通信方法
KR20070037634A (ko) 플렉스레이 통신 구성 요소
CN113347048B (zh) 自适应调整网络组态的方法、节点设备和存储介质
US20150110126A1 (en) Cut through packet forwarding device
JP2008509463A (ja) メッセージをメッセージメモリに記憶する方法およびメッセージメモリ
WO2013084280A1 (ja) 通信システム
US11036205B2 (en) Control device and communication device
JP6152425B2 (ja) リアルタイムメッセージの送信方法およびリアルタイムメッセージを送信するためのコンピュータネットワーク
JP6854931B2 (ja) データを伝送する方法及び通信エンティティを備えるシステム
US8824333B2 (en) Method and apparatus for full duplex serial shifting mode and switch mode data transmission
JP5117432B2 (ja) リング型ネットワークシステム
JP7044081B2 (ja) 車載用通信システム
EP3582444B1 (en) Control device and communication device
TWI606738B (zh) Wireless communication device, wireless communication device, wireless communication method, and wireless communication program product
CN110601744B (zh) 一种afdx网络的发送虚拟链路调度方法
JP2007251576A (ja) 通信用スイッチ装置
Williams et al. ESCAN-An Open Source, High Bandwidth, Event Scheduled Controller Area Network
JPWO2017026180A1 (ja) 制御ネットワークシステム、そのノード装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11876997

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11876997

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP